TimeQuest Timing Analyzer report for Semesterarbeit_FPGA_VHDL
Thu Dec 06 20:26:48 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'g_clk'
 13. Slow 1200mV 85C Model Hold: 'g_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'g_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'g_clk'
 27. Slow 1200mV 0C Model Hold: 'g_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'g_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'g_clk'
 40. Fast 1200mV 0C Model Hold: 'g_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'g_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Semesterarbeit_FPGA_VHDL                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; g_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { g_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 280.03 MHz ; 250.0 MHz       ; g_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; g_clk ; -2.571 ; -106.085           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; g_clk ; 0.345 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; g_clk ; -3.000 ; -64.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'g_clk'                                                                                 ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.571 ; clock_divider[7]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.505      ;
; -2.571 ; clock_divider[7]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.505      ;
; -2.571 ; clock_divider[7]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.505      ;
; -2.571 ; clock_divider[7]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.505      ;
; -2.571 ; clock_divider[7]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.505      ;
; -2.571 ; clock_divider[7]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.505      ;
; -2.514 ; clock_divider[20] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 3.081      ;
; -2.514 ; clock_divider[20] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 3.081      ;
; -2.514 ; clock_divider[20] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 3.081      ;
; -2.514 ; clock_divider[20] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 3.081      ;
; -2.514 ; clock_divider[20] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 3.081      ;
; -2.514 ; clock_divider[20] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 3.081      ;
; -2.432 ; clock_divider[17] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.999      ;
; -2.432 ; clock_divider[17] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.999      ;
; -2.432 ; clock_divider[17] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.999      ;
; -2.432 ; clock_divider[17] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.999      ;
; -2.432 ; clock_divider[17] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.999      ;
; -2.432 ; clock_divider[17] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.999      ;
; -2.417 ; clock_divider[22] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.351      ;
; -2.417 ; clock_divider[22] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.351      ;
; -2.417 ; clock_divider[22] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.351      ;
; -2.417 ; clock_divider[22] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.351      ;
; -2.417 ; clock_divider[22] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.351      ;
; -2.417 ; clock_divider[22] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.351      ;
; -2.414 ; clock_divider[23] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.981      ;
; -2.414 ; clock_divider[23] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.981      ;
; -2.414 ; clock_divider[23] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.981      ;
; -2.414 ; clock_divider[23] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.981      ;
; -2.414 ; clock_divider[23] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.981      ;
; -2.414 ; clock_divider[23] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.981      ;
; -2.377 ; clock_divider[5]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.311      ;
; -2.377 ; clock_divider[5]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.311      ;
; -2.377 ; clock_divider[5]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.311      ;
; -2.377 ; clock_divider[5]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.311      ;
; -2.377 ; clock_divider[5]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.311      ;
; -2.377 ; clock_divider[5]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.311      ;
; -2.363 ; clock_divider[13] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.930      ;
; -2.363 ; clock_divider[13] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.930      ;
; -2.363 ; clock_divider[13] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.930      ;
; -2.363 ; clock_divider[13] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.930      ;
; -2.363 ; clock_divider[13] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.930      ;
; -2.363 ; clock_divider[13] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.930      ;
; -2.339 ; clock_divider[16] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.273      ;
; -2.339 ; clock_divider[16] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.273      ;
; -2.339 ; clock_divider[16] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.273      ;
; -2.339 ; clock_divider[16] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.273      ;
; -2.339 ; clock_divider[16] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.273      ;
; -2.339 ; clock_divider[16] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.273      ;
; -2.333 ; clock_divider[19] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.900      ;
; -2.333 ; clock_divider[19] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.900      ;
; -2.333 ; clock_divider[19] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.900      ;
; -2.333 ; clock_divider[19] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.900      ;
; -2.333 ; clock_divider[19] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.900      ;
; -2.333 ; clock_divider[19] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.900      ;
; -2.290 ; clock_divider[21] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; clock_divider[21] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; clock_divider[21] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; clock_divider[21] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; clock_divider[21] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.224      ;
; -2.290 ; clock_divider[21] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.224      ;
; -2.287 ; clock_divider[7]  ; clock_divider[0]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[1]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[2]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[3]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[4]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[5]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[6]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[7]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[8]  ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[10] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[11] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.287 ; clock_divider[7]  ; clock_divider[12] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.221      ;
; -2.263 ; clock_divider[4]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.197      ;
; -2.263 ; clock_divider[4]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.197      ;
; -2.263 ; clock_divider[4]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.197      ;
; -2.263 ; clock_divider[4]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.197      ;
; -2.263 ; clock_divider[4]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.197      ;
; -2.263 ; clock_divider[4]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.061     ; 3.197      ;
; -2.238 ; clock_divider[9]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.805      ;
; -2.238 ; clock_divider[9]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.805      ;
; -2.238 ; clock_divider[9]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.805      ;
; -2.238 ; clock_divider[9]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.805      ;
; -2.238 ; clock_divider[9]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.805      ;
; -2.238 ; clock_divider[9]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.805      ;
; -2.232 ; clock_divider[20] ; clock_divider[0]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[1]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[2]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[3]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[4]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[5]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[6]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[7]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[8]  ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[10] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[11] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.232 ; clock_divider[20] ; clock_divider[12] ; g_clk        ; g_clk       ; 1.000        ; -0.428     ; 2.799      ;
; -2.219 ; clock_divider[7]  ; clock_divider[25] ; g_clk        ; g_clk       ; 1.000        ; 0.291      ; 3.505      ;
; -2.219 ; clock_divider[7]  ; clock_divider[19] ; g_clk        ; g_clk       ; 1.000        ; 0.291      ; 3.505      ;
; -2.219 ; clock_divider[7]  ; clock_divider[13] ; g_clk        ; g_clk       ; 1.000        ; 0.291      ; 3.505      ;
; -2.219 ; clock_divider[7]  ; clock_divider[17] ; g_clk        ; g_clk       ; 1.000        ; 0.291      ; 3.505      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'g_clk'                                                                                 ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; blink             ; blink             ; g_clk        ; g_clk       ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; counter_min_1[0]  ; counter_min_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter_min_0[1]  ; counter_min_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter_min_0[3]  ; counter_min_0[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter_min_0[2]  ; counter_min_0[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter_min_1[2]  ; counter_min_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter_min_1[1]  ; counter_min_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; counter_min_1[3]  ; counter_min_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; counter_hr_1[3]   ; counter_hr_1[3]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_hr_1[1]   ; counter_hr_1[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_hr_1[2]   ; counter_hr_1[2]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_hr_1[0]   ; counter_hr_1[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_hr_0[1]   ; counter_hr_0[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_hr_0[3]   ; counter_hr_0[3]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_hr_0[2]   ; counter_hr_0[2]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_hr_0[0]   ; counter_hr_0[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; counter_min_0[0]  ; counter_min_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; index[0]          ; index[0]          ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.577      ;
; 0.383 ; clock_divider[25] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.616      ;
; 0.434 ; counter_sec_0[3]  ; counter_sec_0[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.652      ;
; 0.441 ; counter_min_1[0]  ; counter_min_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.660      ;
; 0.479 ; clock_divider[8]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.064      ;
; 0.481 ; clock_divider[18] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.066      ;
; 0.483 ; clock_divider[18] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.068      ;
; 0.491 ; clock_divider[12] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.076      ;
; 0.544 ; clock_divider[9]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.777      ;
; 0.546 ; clock_divider[23] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.779      ;
; 0.549 ; clock_divider[20] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.782      ;
; 0.555 ; clock_divider[13] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.788      ;
; 0.558 ; clock_divider[3]  ; clock_divider[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; clock_divider[8]  ; clock_divider[8]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; clock_divider[10] ; clock_divider[10] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; clock_divider[2]  ; clock_divider[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; clock_divider[1]  ; clock_divider[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; clock_divider[11] ; clock_divider[11] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; clock_divider[18] ; clock_divider[18] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; clock_divider[5]  ; clock_divider[5]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; clock_divider[6]  ; clock_divider[6]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; clock_divider[21] ; clock_divider[21] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; clock_divider[4]  ; clock_divider[4]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.781      ;
; 0.565 ; clock_divider[24] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.798      ;
; 0.570 ; clock_divider[12] ; clock_divider[12] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.788      ;
; 0.572 ; clock_divider[15] ; clock_divider[15] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; clock_divider[7]  ; clock_divider[7]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.791      ;
; 0.577 ; clock_divider[11] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.162      ;
; 0.579 ; clock_divider[21] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.164      ;
; 0.581 ; clock_divider[21] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.166      ;
; 0.584 ; sec_0_ena         ; counter_sec_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.802      ;
; 0.585 ; counter_sec_1[0]  ; counter_sec_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.803      ;
; 0.588 ; clock_divider[0]  ; clock_divider[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.806      ;
; 0.589 ; clock_divider[15] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.174      ;
; 0.590 ; clock_divider[7]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.175      ;
; 0.591 ; clock_divider[10] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.176      ;
; 0.594 ; clock_divider[6]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.179      ;
; 0.611 ; counter_sec_1[2]  ; counter_sec_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.829      ;
; 0.613 ; state.show_clock  ; index[0]          ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.831      ;
; 0.616 ; counter_sec_1[1]  ; counter_sec_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.834      ;
; 0.616 ; counter_sec_1[3]  ; counter_sec_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.834      ;
; 0.616 ; clock_divider[22] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.201      ;
; 0.618 ; clock_divider[22] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.203      ;
; 0.621 ; counter_sec_0[1]  ; counter_sec_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.839      ;
; 0.625 ; clock_divider[16] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.210      ;
; 0.627 ; counter_sec_0[0]  ; counter_sec_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.845      ;
; 0.687 ; clock_divider[17] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.920      ;
; 0.690 ; clock_divider[19] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 0.923      ;
; 0.690 ; clock_divider[5]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.275      ;
; 0.691 ; clock_divider[21] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.276      ;
; 0.695 ; clock_divider[22] ; clock_divider[22] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.913      ;
; 0.701 ; clock_divider[15] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.286      ;
; 0.702 ; clock_divider[14] ; clock_divider[14] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.920      ;
; 0.703 ; clock_divider[15] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.288      ;
; 0.703 ; clock_divider[8]  ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.288      ;
; 0.705 ; clock_divider[16] ; clock_divider[16] ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.923      ;
; 0.705 ; clock_divider[18] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.290      ;
; 0.707 ; clock_divider[18] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.292      ;
; 0.707 ; clock_divider[4]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.292      ;
; 0.711 ; hr_0_ena          ; counter_hr_0[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.930      ;
; 0.715 ; clock_divider[12] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.300      ;
; 0.728 ; clock_divider[22] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.313      ;
; 0.729 ; min_1_ena         ; counter_min_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.947      ;
; 0.731 ; counter_min_1[0]  ; counter_min_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.950      ;
; 0.734 ; counter_min_1[0]  ; counter_min_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.953      ;
; 0.734 ; clock_divider[14] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.319      ;
; 0.737 ; clock_divider[16] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.322      ;
; 0.739 ; counter_hr_0[0]   ; counter_hr_0[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.060      ; 0.956      ;
; 0.739 ; clock_divider[16] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.324      ;
; 0.752 ; counter_sec_0[2]  ; counter_sec_0[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.061      ; 0.970      ;
; 0.753 ; hr_1_ena          ; counter_hr_1[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.972      ;
; 0.778 ; counter_min_0[0]  ; counter_min_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.062      ; 0.997      ;
; 0.800 ; clock_divider[3]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.385      ;
; 0.801 ; clock_divider[11] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.386      ;
; 0.807 ; blink             ; show_LED~reg0     ; g_clk        ; g_clk       ; 0.000        ; -0.265     ; 0.699      ;
; 0.814 ; clock_divider[7]  ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.399      ;
; 0.815 ; clock_divider[10] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.400      ;
; 0.816 ; clock_divider[2]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.401      ;
; 0.817 ; clock_divider[18] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.402      ;
; 0.818 ; clock_divider[6]  ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.403      ;
; 0.820 ; clock_divider[23] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.076      ; 1.053      ;
; 0.827 ; sec_0_ena         ; blink             ; g_clk        ; g_clk       ; 0.000        ; 0.402      ; 1.386      ;
; 0.827 ; clock_divider[12] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.428      ; 1.412      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'g_clk'                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; g_clk ; Rise       ; g_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; blink             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; hr_0_ena          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; hr_1_ena          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; index[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; min_0_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; min_1_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; sec_0_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; sec_1_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; set_LED~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; show_LED~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; state.show_clock  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[13] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[17] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[19] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[20] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[23] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[24] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[25] ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; blink             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[10] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[11] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[12] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[14] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[15] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[16] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[18] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[1]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[21] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[22] ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[2]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[3]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[4]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[5]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[6]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[7]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[8]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[0]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[1]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[2]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[3]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[0]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[1]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[2]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[3]   ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_sec_0[0]  ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_sec_0[1]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; confirm      ; g_clk      ; 2.381 ; 2.811 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; 3.740 ; 4.274 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; 3.558 ; 4.084 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; 4.162 ; 4.665 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; 1.951 ; 2.427 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; confirm      ; g_clk      ; -1.969 ; -2.396 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; -2.152 ; -2.647 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; -2.413 ; -2.877 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; -1.853 ; -2.398 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; -1.564 ; -2.016 ; Rise       ; g_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 6.818 ; 6.802 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 6.818 ; 6.789 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 6.763 ; 6.802 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 6.074 ; 6.051 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 6.054 ; 6.069 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 6.049 ; 6.091 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 6.098 ; 6.077 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 6.057 ; 6.139 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 6.451 ; 6.473 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 6.019 ; 6.004 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 6.048 ; 5.946 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 6.095 ; 5.943 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 6.023 ; 6.008 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 5.986 ; 6.025 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 6.451 ; 6.473 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 6.186 ; 6.365 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 6.486 ; 6.673 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 6.481 ; 6.372 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 6.311 ; 6.257 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 6.241 ; 6.094 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 6.290 ; 6.186 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 6.198 ; 6.198 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 6.215 ; 6.215 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 6.486 ; 6.673 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 6.445 ; 6.483 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 6.262 ; 6.173 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 6.429 ; 6.372 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 6.282 ; 6.157 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 6.253 ; 6.169 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 6.307 ; 6.348 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 6.445 ; 6.367 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 6.420 ; 6.483 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 6.183 ; 6.317 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 6.540 ; 6.655 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 5.455 ; 5.432 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 6.375 ; 6.304 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 6.359 ; 6.318 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 5.575 ; 5.432 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 5.511 ; 5.448 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 5.534 ; 5.545 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 5.524 ; 5.532 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 5.455 ; 5.597 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 5.445 ; 5.372 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 5.445 ; 5.372 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 5.447 ; 5.453 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 5.449 ; 5.376 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 5.449 ; 5.376 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 5.445 ; 5.448 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 5.892 ; 5.817 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 5.664 ; 5.748 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 5.629 ; 5.549 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 5.826 ; 5.740 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 5.696 ; 5.600 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 5.663 ; 5.658 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 5.629 ; 5.549 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 5.645 ; 5.559 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 5.673 ; 5.671 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 5.948 ; 6.050 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 5.713 ; 5.640 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 5.716 ; 5.640 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 5.898 ; 5.891 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 5.766 ; 5.761 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 5.713 ; 5.641 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 5.896 ; 5.884 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 5.909 ; 5.826 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 5.877 ; 5.938 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 6.047 ; 6.175 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 6.389 ; 6.499 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 311.53 MHz ; 250.0 MHz       ; g_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; g_clk ; -2.210 ; -89.328           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; g_clk ; 0.301 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; g_clk ; -3.000 ; -64.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'g_clk'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.210 ; clock_divider[7]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.148      ;
; -2.210 ; clock_divider[7]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.148      ;
; -2.210 ; clock_divider[7]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.148      ;
; -2.210 ; clock_divider[7]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.148      ;
; -2.210 ; clock_divider[7]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.148      ;
; -2.210 ; clock_divider[7]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.148      ;
; -2.189 ; clock_divider[20] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.802      ;
; -2.189 ; clock_divider[20] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.802      ;
; -2.189 ; clock_divider[20] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.802      ;
; -2.189 ; clock_divider[20] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.802      ;
; -2.189 ; clock_divider[20] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.802      ;
; -2.189 ; clock_divider[20] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.802      ;
; -2.113 ; clock_divider[17] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.726      ;
; -2.113 ; clock_divider[17] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.726      ;
; -2.113 ; clock_divider[17] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.726      ;
; -2.113 ; clock_divider[17] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.726      ;
; -2.113 ; clock_divider[17] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.726      ;
; -2.113 ; clock_divider[17] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.726      ;
; -2.096 ; clock_divider[23] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.709      ;
; -2.096 ; clock_divider[23] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.709      ;
; -2.096 ; clock_divider[23] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.709      ;
; -2.096 ; clock_divider[23] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.709      ;
; -2.096 ; clock_divider[23] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.709      ;
; -2.096 ; clock_divider[23] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.709      ;
; -2.094 ; clock_divider[22] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 3.035      ;
; -2.094 ; clock_divider[22] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 3.035      ;
; -2.094 ; clock_divider[22] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 3.035      ;
; -2.094 ; clock_divider[22] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 3.035      ;
; -2.094 ; clock_divider[22] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 3.035      ;
; -2.094 ; clock_divider[22] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 3.035      ;
; -2.067 ; clock_divider[5]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.005      ;
; -2.067 ; clock_divider[5]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.005      ;
; -2.067 ; clock_divider[5]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.005      ;
; -2.067 ; clock_divider[5]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.005      ;
; -2.067 ; clock_divider[5]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.005      ;
; -2.067 ; clock_divider[5]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 3.005      ;
; -2.058 ; clock_divider[13] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.671      ;
; -2.058 ; clock_divider[13] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.671      ;
; -2.058 ; clock_divider[13] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.671      ;
; -2.058 ; clock_divider[13] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.671      ;
; -2.058 ; clock_divider[13] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.671      ;
; -2.058 ; clock_divider[13] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.671      ;
; -2.022 ; clock_divider[19] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.635      ;
; -2.022 ; clock_divider[19] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.635      ;
; -2.022 ; clock_divider[19] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.635      ;
; -2.022 ; clock_divider[19] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.635      ;
; -2.022 ; clock_divider[19] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.635      ;
; -2.022 ; clock_divider[19] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.382     ; 2.635      ;
; -2.001 ; clock_divider[16] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.942      ;
; -2.001 ; clock_divider[16] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.942      ;
; -2.001 ; clock_divider[16] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.942      ;
; -2.001 ; clock_divider[16] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.942      ;
; -2.001 ; clock_divider[16] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.942      ;
; -2.001 ; clock_divider[16] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.942      ;
; -1.982 ; clock_divider[21] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.923      ;
; -1.982 ; clock_divider[21] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.923      ;
; -1.982 ; clock_divider[21] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.923      ;
; -1.982 ; clock_divider[21] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.923      ;
; -1.982 ; clock_divider[21] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.923      ;
; -1.982 ; clock_divider[21] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.054     ; 2.923      ;
; -1.969 ; clock_divider[4]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.907      ;
; -1.969 ; clock_divider[4]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.907      ;
; -1.969 ; clock_divider[4]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.907      ;
; -1.969 ; clock_divider[4]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.907      ;
; -1.969 ; clock_divider[4]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.907      ;
; -1.969 ; clock_divider[4]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.907      ;
; -1.949 ; clock_divider[7]  ; clock_divider[0]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[1]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[2]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[3]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[4]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[5]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[6]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[7]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[8]  ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[10] ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[11] ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.949 ; clock_divider[7]  ; clock_divider[12] ; g_clk        ; g_clk       ; 1.000        ; -0.055     ; 2.889      ;
; -1.937 ; clock_divider[20] ; clock_divider[0]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[1]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[2]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[3]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[4]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[5]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[6]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[7]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[8]  ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[10] ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[11] ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.937 ; clock_divider[20] ; clock_divider[12] ; g_clk        ; g_clk       ; 1.000        ; -0.380     ; 2.552      ;
; -1.923 ; clock_divider[9]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.385     ; 2.533      ;
; -1.923 ; clock_divider[9]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.385     ; 2.533      ;
; -1.923 ; clock_divider[9]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.385     ; 2.533      ;
; -1.923 ; clock_divider[9]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.385     ; 2.533      ;
; -1.923 ; clock_divider[9]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.385     ; 2.533      ;
; -1.923 ; clock_divider[9]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.385     ; 2.533      ;
; -1.915 ; clock_divider[1]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.853      ;
; -1.915 ; clock_divider[1]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.853      ;
; -1.915 ; clock_divider[1]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.853      ;
; -1.915 ; clock_divider[1]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.057     ; 2.853      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'g_clk'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.301 ; blink             ; blink             ; g_clk        ; g_clk       ; 0.000        ; 0.066      ; 0.511      ;
; 0.312 ; counter_hr_1[3]   ; counter_hr_1[3]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_hr_1[1]   ; counter_hr_1[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_hr_1[2]   ; counter_hr_1[2]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_hr_1[0]   ; counter_hr_1[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_hr_0[1]   ; counter_hr_0[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_hr_0[3]   ; counter_hr_0[3]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_hr_0[2]   ; counter_hr_0[2]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_hr_0[0]   ; counter_hr_0[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_min_0[1]  ; counter_min_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_min_0[3]  ; counter_min_0[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_min_0[2]  ; counter_min_0[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; counter_min_0[0]  ; counter_min_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; index[0]          ; index[0]          ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; counter_min_1[0]  ; counter_min_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; counter_min_1[2]  ; counter_min_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; counter_min_1[1]  ; counter_min_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; counter_min_1[3]  ; counter_min_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.511      ;
; 0.340 ; clock_divider[25] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.552      ;
; 0.388 ; counter_sec_0[3]  ; counter_sec_0[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.587      ;
; 0.398 ; counter_min_1[0]  ; counter_min_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.596      ;
; 0.422 ; clock_divider[8]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.383      ; 0.949      ;
; 0.424 ; clock_divider[18] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 0.950      ;
; 0.431 ; clock_divider[18] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 0.957      ;
; 0.435 ; clock_divider[12] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 0.959      ;
; 0.489 ; clock_divider[9]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.701      ;
; 0.491 ; clock_divider[23] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.703      ;
; 0.493 ; clock_divider[20] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.705      ;
; 0.499 ; clock_divider[13] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; clock_divider[3]  ; clock_divider[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; clock_divider[10] ; clock_divider[10] ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; clock_divider[8]  ; clock_divider[8]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; clock_divider[11] ; clock_divider[11] ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; clock_divider[1]  ; clock_divider[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; clock_divider[2]  ; clock_divider[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; clock_divider[5]  ; clock_divider[5]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; clock_divider[18] ; clock_divider[18] ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.701      ;
; 0.504 ; clock_divider[21] ; clock_divider[21] ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.702      ;
; 0.505 ; clock_divider[4]  ; clock_divider[4]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; clock_divider[6]  ; clock_divider[6]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.704      ;
; 0.507 ; clock_divider[24] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.719      ;
; 0.510 ; clock_divider[11] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.034      ;
; 0.510 ; clock_divider[21] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.036      ;
; 0.511 ; clock_divider[12] ; clock_divider[12] ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.710      ;
; 0.514 ; clock_divider[7]  ; clock_divider[7]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; clock_divider[15] ; clock_divider[15] ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.712      ;
; 0.517 ; clock_divider[21] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.043      ;
; 0.520 ; clock_divider[15] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.046      ;
; 0.520 ; clock_divider[7]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.383      ; 1.047      ;
; 0.520 ; clock_divider[10] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.044      ;
; 0.522 ; clock_divider[6]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.383      ; 1.049      ;
; 0.526 ; clock_divider[0]  ; clock_divider[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.725      ;
; 0.527 ; sec_0_ena         ; counter_sec_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.726      ;
; 0.527 ; counter_sec_1[0]  ; counter_sec_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.726      ;
; 0.541 ; counter_sec_1[1]  ; counter_sec_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.740      ;
; 0.544 ; counter_sec_1[3]  ; counter_sec_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.743      ;
; 0.550 ; counter_sec_1[2]  ; counter_sec_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.749      ;
; 0.552 ; counter_sec_0[1]  ; counter_sec_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.751      ;
; 0.559 ; clock_divider[22] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.085      ;
; 0.561 ; state.show_clock  ; index[0]          ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.759      ;
; 0.562 ; clock_divider[16] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.088      ;
; 0.564 ; counter_sec_0[0]  ; counter_sec_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.763      ;
; 0.566 ; clock_divider[22] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.092      ;
; 0.604 ; clock_divider[5]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.383      ; 1.131      ;
; 0.606 ; clock_divider[21] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.132      ;
; 0.616 ; clock_divider[15] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.142      ;
; 0.616 ; clock_divider[18] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.142      ;
; 0.617 ; clock_divider[8]  ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.141      ;
; 0.618 ; clock_divider[4]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.383      ; 1.145      ;
; 0.623 ; clock_divider[15] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.149      ;
; 0.623 ; clock_divider[18] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.149      ;
; 0.627 ; clock_divider[12] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.151      ;
; 0.630 ; clock_divider[17] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.842      ;
; 0.633 ; clock_divider[19] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.845      ;
; 0.638 ; clock_divider[22] ; clock_divider[22] ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.836      ;
; 0.639 ; clock_divider[14] ; clock_divider[14] ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.837      ;
; 0.641 ; clock_divider[16] ; clock_divider[16] ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.839      ;
; 0.649 ; hr_0_ena          ; counter_hr_0[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.056      ; 0.849      ;
; 0.655 ; clock_divider[22] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.181      ;
; 0.656 ; clock_divider[14] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.182      ;
; 0.658 ; clock_divider[16] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.184      ;
; 0.660 ; counter_min_1[0]  ; counter_min_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.858      ;
; 0.665 ; counter_min_1[0]  ; counter_min_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.863      ;
; 0.665 ; clock_divider[16] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.191      ;
; 0.666 ; min_1_ena         ; counter_min_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.864      ;
; 0.675 ; counter_sec_0[2]  ; counter_sec_0[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.055      ; 0.874      ;
; 0.675 ; counter_hr_0[0]   ; counter_hr_0[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.054      ; 0.873      ;
; 0.684 ; hr_1_ena          ; counter_hr_1[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.056      ; 0.884      ;
; 0.687 ; counter_min_0[0]  ; counter_min_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.056      ; 0.887      ;
; 0.697 ; clock_divider[3]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.383      ; 1.224      ;
; 0.702 ; clock_divider[11] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.226      ;
; 0.711 ; clock_divider[2]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.383      ; 1.238      ;
; 0.712 ; clock_divider[18] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.382      ; 1.238      ;
; 0.712 ; clock_divider[10] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.236      ;
; 0.715 ; clock_divider[7]  ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.239      ;
; 0.717 ; clock_divider[6]  ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.241      ;
; 0.723 ; clock_divider[12] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.247      ;
; 0.724 ; blink             ; show_LED~reg0     ; g_clk        ; g_clk       ; 0.000        ; -0.236     ; 0.632      ;
; 0.730 ; clock_divider[12] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.380      ; 1.254      ;
; 0.736 ; clock_divider[23] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.068      ; 0.948      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'g_clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; g_clk ; Rise       ; g_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; blink             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; hr_0_ena          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; hr_1_ena          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; index[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; min_0_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; min_1_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; sec_0_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; sec_1_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; set_LED~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; show_LED~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; state.show_clock  ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[13] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[17] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[19] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[20] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[23] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[24] ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[25] ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[9]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[12] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[14] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[15] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[16] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[18] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[21] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[22] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[0]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[1]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[2]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[3]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[0]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[1]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[2]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[3]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[3]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; confirm      ; g_clk      ; 2.067 ; 2.400 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; 3.291 ; 3.726 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; 3.120 ; 3.552 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; 3.688 ; 4.109 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; 1.681 ; 2.051 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; confirm      ; g_clk      ; -1.704 ; -2.035 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; -1.871 ; -2.251 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; -2.104 ; -2.469 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; -1.611 ; -2.063 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; -1.339 ; -1.694 ; Rise       ; g_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 6.411 ; 6.359 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 6.411 ; 6.359 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 6.385 ; 6.351 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 5.725 ; 5.692 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 5.707 ; 5.712 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 5.716 ; 5.726 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 5.750 ; 5.719 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 5.697 ; 5.778 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 6.106 ; 6.057 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 5.681 ; 5.646 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 5.706 ; 5.593 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 5.753 ; 5.609 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 5.686 ; 5.650 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 5.670 ; 5.663 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 6.106 ; 6.057 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 5.835 ; 6.002 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 6.105 ; 6.280 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 6.105 ; 5.962 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 5.948 ; 5.881 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 5.884 ; 5.729 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 5.922 ; 5.807 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 5.851 ; 5.820 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 5.876 ; 5.848 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 6.075 ; 6.280 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 6.079 ; 6.121 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 5.911 ; 5.804 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 6.070 ; 5.986 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 5.933 ; 5.799 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 5.906 ; 5.812 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 5.968 ; 5.965 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 6.079 ; 5.986 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 6.010 ; 6.121 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 5.875 ; 5.953 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 6.222 ; 6.232 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 5.173 ; 5.154 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 6.052 ; 5.964 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 6.037 ; 5.957 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 5.290 ; 5.154 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 5.239 ; 5.173 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 5.257 ; 5.247 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 5.252 ; 5.240 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 5.173 ; 5.305 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 5.176 ; 5.087 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 5.176 ; 5.087 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 5.179 ; 5.154 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 5.185 ; 5.093 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 5.182 ; 5.092 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 5.178 ; 5.148 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 5.596 ; 5.478 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 5.361 ; 5.462 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 5.350 ; 5.252 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 5.534 ; 5.409 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 5.413 ; 5.306 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 5.383 ; 5.337 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 5.350 ; 5.252 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 5.368 ; 5.263 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 5.395 ; 5.370 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 5.602 ; 5.739 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 5.430 ; 5.336 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 5.432 ; 5.336 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 5.601 ; 5.559 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 5.477 ; 5.452 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 5.430 ; 5.346 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 5.599 ; 5.552 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 5.614 ; 5.506 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 5.537 ; 5.637 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 5.752 ; 5.826 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 6.084 ; 6.093 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; g_clk ; -0.970 ; -33.658           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; g_clk ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; g_clk ; -3.000 ; -67.665                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'g_clk'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.970 ; clock_divider[7]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; clock_divider[7]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; clock_divider[7]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; clock_divider[7]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; clock_divider[7]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; clock_divider[7]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.920      ;
; -0.934 ; clock_divider[20] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.688      ;
; -0.934 ; clock_divider[20] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.688      ;
; -0.934 ; clock_divider[20] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.688      ;
; -0.934 ; clock_divider[20] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.688      ;
; -0.934 ; clock_divider[20] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.688      ;
; -0.934 ; clock_divider[20] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.688      ;
; -0.904 ; clock_divider[22] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.856      ;
; -0.904 ; clock_divider[22] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.856      ;
; -0.904 ; clock_divider[22] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.856      ;
; -0.904 ; clock_divider[22] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.856      ;
; -0.904 ; clock_divider[22] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.856      ;
; -0.904 ; clock_divider[22] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.856      ;
; -0.889 ; clock_divider[17] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.643      ;
; -0.889 ; clock_divider[17] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.643      ;
; -0.889 ; clock_divider[17] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.643      ;
; -0.889 ; clock_divider[17] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.643      ;
; -0.889 ; clock_divider[17] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.643      ;
; -0.889 ; clock_divider[17] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.643      ;
; -0.881 ; clock_divider[23] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.635      ;
; -0.881 ; clock_divider[23] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.635      ;
; -0.881 ; clock_divider[23] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.635      ;
; -0.881 ; clock_divider[23] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.635      ;
; -0.881 ; clock_divider[23] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.635      ;
; -0.881 ; clock_divider[23] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.635      ;
; -0.863 ; clock_divider[5]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.863 ; clock_divider[5]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.863 ; clock_divider[5]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.863 ; clock_divider[5]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.863 ; clock_divider[5]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.863 ; clock_divider[5]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.813      ;
; -0.862 ; clock_divider[13] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.616      ;
; -0.862 ; clock_divider[13] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.616      ;
; -0.862 ; clock_divider[13] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.616      ;
; -0.862 ; clock_divider[13] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.616      ;
; -0.862 ; clock_divider[13] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.616      ;
; -0.862 ; clock_divider[13] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.616      ;
; -0.858 ; clock_divider[16] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.810      ;
; -0.858 ; clock_divider[16] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.810      ;
; -0.858 ; clock_divider[16] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.810      ;
; -0.858 ; clock_divider[16] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.810      ;
; -0.858 ; clock_divider[16] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.810      ;
; -0.858 ; clock_divider[16] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.810      ;
; -0.835 ; clock_divider[19] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.589      ;
; -0.835 ; clock_divider[19] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.589      ;
; -0.835 ; clock_divider[19] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.589      ;
; -0.835 ; clock_divider[19] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.589      ;
; -0.835 ; clock_divider[19] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.589      ;
; -0.835 ; clock_divider[19] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.589      ;
; -0.827 ; clock_divider[21] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; clock_divider[21] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; clock_divider[21] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; clock_divider[21] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; clock_divider[21] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.779      ;
; -0.827 ; clock_divider[21] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.779      ;
; -0.814 ; clock_divider[7]  ; clock_divider[0]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[1]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[2]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[3]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[4]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[5]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[6]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[7]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[8]  ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[10] ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[11] ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.814 ; clock_divider[7]  ; clock_divider[12] ; g_clk        ; g_clk       ; 1.000        ; -0.036     ; 1.765      ;
; -0.802 ; clock_divider[14] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.754      ;
; -0.802 ; clock_divider[14] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.754      ;
; -0.802 ; clock_divider[14] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.754      ;
; -0.802 ; clock_divider[14] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.754      ;
; -0.802 ; clock_divider[14] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.754      ;
; -0.802 ; clock_divider[14] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.754      ;
; -0.790 ; clock_divider[4]  ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.740      ;
; -0.790 ; clock_divider[4]  ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.740      ;
; -0.790 ; clock_divider[4]  ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.740      ;
; -0.790 ; clock_divider[4]  ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.740      ;
; -0.790 ; clock_divider[4]  ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.740      ;
; -0.790 ; clock_divider[4]  ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.037     ; 1.740      ;
; -0.785 ; clock_divider[18] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; clock_divider[18] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; clock_divider[18] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; clock_divider[18] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; clock_divider[18] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; clock_divider[18] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.035     ; 1.737      ;
; -0.783 ; clock_divider[24] ; clock_divider[14] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.537      ;
; -0.783 ; clock_divider[24] ; clock_divider[15] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.537      ;
; -0.783 ; clock_divider[24] ; clock_divider[16] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.537      ;
; -0.783 ; clock_divider[24] ; clock_divider[18] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.537      ;
; -0.783 ; clock_divider[24] ; clock_divider[21] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.537      ;
; -0.783 ; clock_divider[24] ; clock_divider[22] ; g_clk        ; g_clk       ; 1.000        ; -0.233     ; 1.537      ;
; -0.780 ; clock_divider[7]  ; clock_divider[25] ; g_clk        ; g_clk       ; 1.000        ; 0.153      ; 1.920      ;
; -0.780 ; clock_divider[7]  ; clock_divider[19] ; g_clk        ; g_clk       ; 1.000        ; 0.153      ; 1.920      ;
; -0.780 ; clock_divider[7]  ; clock_divider[13] ; g_clk        ; g_clk       ; 1.000        ; 0.153      ; 1.920      ;
; -0.780 ; clock_divider[7]  ; clock_divider[17] ; g_clk        ; g_clk       ; 1.000        ; 0.153      ; 1.920      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'g_clk'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; blink             ; blink             ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; counter_min_1[0]  ; counter_min_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_min_1[2]  ; counter_min_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_min_1[1]  ; counter_min_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; counter_min_1[3]  ; counter_min_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; counter_hr_1[3]   ; counter_hr_1[3]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_hr_1[1]   ; counter_hr_1[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_hr_1[2]   ; counter_hr_1[2]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_hr_1[0]   ; counter_hr_1[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_hr_0[1]   ; counter_hr_0[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_hr_0[3]   ; counter_hr_0[3]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_hr_0[2]   ; counter_hr_0[2]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_hr_0[0]   ; counter_hr_0[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_min_0[1]  ; counter_min_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_min_0[3]  ; counter_min_0[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_min_0[2]  ; counter_min_0[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; counter_min_0[0]  ; counter_min_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; index[0]          ; index[0]          ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.307      ;
; 0.203 ; clock_divider[25] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.330      ;
; 0.234 ; counter_sec_0[3]  ; counter_sec_0[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.353      ;
; 0.244 ; counter_min_1[0]  ; counter_min_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.364      ;
; 0.260 ; clock_divider[18] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.577      ;
; 0.260 ; clock_divider[8]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.577      ;
; 0.263 ; clock_divider[18] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.580      ;
; 0.267 ; clock_divider[12] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.232      ; 0.583      ;
; 0.291 ; clock_divider[9]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.418      ;
; 0.292 ; clock_divider[23] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.419      ;
; 0.293 ; clock_divider[20] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.420      ;
; 0.297 ; clock_divider[3]  ; clock_divider[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; clock_divider[5]  ; clock_divider[5]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clock_divider[10] ; clock_divider[10] ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clock_divider[11] ; clock_divider[11] ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clock_divider[13] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; clock_divider[1]  ; clock_divider[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clock_divider[2]  ; clock_divider[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clock_divider[6]  ; clock_divider[6]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clock_divider[8]  ; clock_divider[8]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; clock_divider[4]  ; clock_divider[4]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; clock_divider[18] ; clock_divider[18] ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; clock_divider[21] ; clock_divider[21] ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.420      ;
; 0.305 ; clock_divider[12] ; clock_divider[12] ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clock_divider[24] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.432      ;
; 0.306 ; clock_divider[7]  ; clock_divider[7]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clock_divider[15] ; clock_divider[15] ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.426      ;
; 0.312 ; counter_sec_1[0]  ; counter_sec_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; sec_0_ena         ; counter_sec_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.433      ;
; 0.314 ; clock_divider[0]  ; clock_divider[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.434      ;
; 0.314 ; clock_divider[11] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.232      ; 0.630      ;
; 0.315 ; clock_divider[21] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.632      ;
; 0.318 ; clock_divider[21] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.635      ;
; 0.321 ; clock_divider[15] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.638      ;
; 0.321 ; clock_divider[7]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.638      ;
; 0.326 ; clock_divider[10] ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.232      ; 0.642      ;
; 0.326 ; clock_divider[6]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.643      ;
; 0.327 ; counter_sec_1[2]  ; counter_sec_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.447      ;
; 0.327 ; clock_divider[22] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.644      ;
; 0.329 ; state.show_clock  ; index[0]          ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.448      ;
; 0.330 ; counter_sec_1[3]  ; counter_sec_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.450      ;
; 0.330 ; clock_divider[22] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.647      ;
; 0.331 ; counter_sec_1[1]  ; counter_sec_1[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.451      ;
; 0.331 ; clock_divider[16] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.648      ;
; 0.335 ; counter_sec_0[1]  ; counter_sec_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.454      ;
; 0.336 ; counter_sec_0[0]  ; counter_sec_0[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.455      ;
; 0.363 ; clock_divider[17] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.490      ;
; 0.365 ; clock_divider[19] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.492      ;
; 0.367 ; clock_divider[22] ; clock_divider[22] ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.486      ;
; 0.369 ; clock_divider[14] ; clock_divider[14] ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.488      ;
; 0.371 ; clock_divider[16] ; clock_divider[16] ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.490      ;
; 0.375 ; hr_0_ena          ; counter_hr_0[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.495      ;
; 0.379 ; clock_divider[5]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.696      ;
; 0.381 ; clock_divider[21] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.698      ;
; 0.382 ; min_1_ena         ; counter_min_1[0]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.501      ;
; 0.387 ; clock_divider[15] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.704      ;
; 0.389 ; counter_min_1[0]  ; counter_min_1[3]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.509      ;
; 0.390 ; clock_divider[15] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.707      ;
; 0.392 ; clock_divider[18] ; clock_divider[23] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.709      ;
; 0.393 ; clock_divider[8]  ; clock_divider[13] ; g_clk        ; g_clk       ; 0.000        ; 0.232      ; 0.709      ;
; 0.393 ; clock_divider[4]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.710      ;
; 0.393 ; clock_divider[22] ; clock_divider[25] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.710      ;
; 0.394 ; counter_hr_0[0]   ; counter_hr_0[1]   ; g_clk        ; g_clk       ; 0.000        ; 0.034      ; 0.512      ;
; 0.395 ; clock_divider[18] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.712      ;
; 0.395 ; clock_divider[14] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.712      ;
; 0.397 ; counter_min_1[0]  ; counter_min_1[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.517      ;
; 0.397 ; clock_divider[16] ; clock_divider[19] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.714      ;
; 0.399 ; counter_sec_0[2]  ; counter_sec_0[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.518      ;
; 0.399 ; clock_divider[12] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.232      ; 0.715      ;
; 0.400 ; hr_1_ena          ; counter_hr_1[0]   ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.520      ;
; 0.400 ; clock_divider[16] ; clock_divider[20] ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.717      ;
; 0.413 ; counter_min_0[0]  ; counter_min_0[1]  ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.532      ;
; 0.424 ; sec_0_ena         ; blink             ; g_clk        ; g_clk       ; 0.000        ; 0.219      ; 0.727      ;
; 0.431 ; blink             ; show_LED~reg0     ; g_clk        ; g_clk       ; 0.000        ; -0.140     ; 0.375      ;
; 0.441 ; clock_divider[23] ; clock_divider[24] ; g_clk        ; g_clk       ; 0.000        ; 0.043      ; 0.568      ;
; 0.442 ; state.show_clock  ; show_LED~reg0     ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.561      ;
; 0.444 ; clock_divider[3]  ; clock_divider[9]  ; g_clk        ; g_clk       ; 0.000        ; 0.233      ; 0.761      ;
; 0.446 ; clock_divider[3]  ; clock_divider[4]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; clock_divider[11] ; clock_divider[17] ; g_clk        ; g_clk       ; 0.000        ; 0.232      ; 0.762      ;
; 0.447 ; clock_divider[5]  ; clock_divider[6]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; clock_divider[11] ; clock_divider[12] ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; clock_divider[1]  ; clock_divider[2]  ; g_clk        ; g_clk       ; 0.000        ; 0.036      ; 0.568      ;
; 0.450 ; clock_divider[21] ; clock_divider[22] ; g_clk        ; g_clk       ; 0.000        ; 0.035      ; 0.569      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'g_clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; g_clk ; Rise       ; g_clk             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; blink             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; clock_divider[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_0[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_hr_1[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_min_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; counter_sec_1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; hr_0_ena          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; hr_1_ena          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; index[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; min_0_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; min_1_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; sec_0_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; sec_1_ena         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; set_LED~reg0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; show_LED~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; g_clk ; Rise       ; state.show_clock  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[13] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[17] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[19] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[20] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[23] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[24] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[25] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[9]  ;
; -0.073 ; 0.111        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; blink             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[10] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[11] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[12] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[2]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[4]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; clock_divider[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[0]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[1]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[2]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_0[3]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[0]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[1]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[2]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_hr_1[3]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; g_clk ; Rise       ; counter_min_0[2]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; confirm      ; g_clk      ; 1.323 ; 1.951 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; 2.093 ; 2.747 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; 1.976 ; 2.625 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; 2.392 ; 3.015 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; 1.090 ; 1.719 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; confirm      ; g_clk      ; -1.087 ; -1.714 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; -1.213 ; -1.860 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; -1.341 ; -1.936 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; -1.042 ; -1.698 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; -0.871 ; -1.485 ; Rise       ; g_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 4.046 ; 4.102 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 4.046 ; 4.102 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 4.025 ; 4.100 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 3.592 ; 3.637 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 3.582 ; 3.652 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 3.553 ; 3.662 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 3.603 ; 3.652 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 3.634 ; 3.630 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 3.762 ; 3.867 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 3.558 ; 3.594 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 3.577 ; 3.564 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 3.603 ; 3.540 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 3.562 ; 3.598 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 3.518 ; 3.608 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 3.762 ; 3.867 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 3.707 ; 3.748 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 3.895 ; 3.896 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 3.819 ; 3.812 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 3.720 ; 3.761 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 3.671 ; 3.644 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 3.707 ; 3.704 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 3.633 ; 3.725 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 3.660 ; 3.737 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 3.895 ; 3.896 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 3.846 ; 3.829 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 3.702 ; 3.713 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 3.785 ; 3.823 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 3.708 ; 3.721 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 3.704 ; 3.717 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 3.715 ; 3.822 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 3.802 ; 3.829 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 3.846 ; 3.809 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 3.776 ; 3.884 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 3.946 ; 4.069 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 3.263 ; 3.277 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 3.728 ; 3.765 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 3.729 ; 3.764 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 3.300 ; 3.277 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 3.263 ; 3.291 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 3.273 ; 3.346 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 3.263 ; 3.335 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 3.287 ; 3.308 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 3.219 ; 3.230 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 3.219 ; 3.230 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 3.220 ; 3.280 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 3.219 ; 3.231 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 3.222 ; 3.233 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 3.219 ; 3.275 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 3.453 ; 3.488 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 3.409 ; 3.385 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 3.312 ; 3.334 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 3.425 ; 3.443 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 3.354 ; 3.378 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 3.328 ; 3.398 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 3.312 ; 3.334 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 3.333 ; 3.360 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 3.362 ; 3.431 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 3.591 ; 3.537 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 3.379 ; 3.406 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 3.379 ; 3.406 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 3.467 ; 3.548 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 3.407 ; 3.484 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 3.386 ; 3.416 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 3.476 ; 3.559 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 3.483 ; 3.522 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 3.528 ; 3.481 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 3.694 ; 3.797 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 3.858 ; 3.976 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.571   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  g_clk           ; -2.571   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -106.085 ; 0.0   ; 0.0      ; 0.0     ; -67.665             ;
;  g_clk           ; -106.085 ; 0.000 ; N/A      ; N/A     ; -67.665             ;
+------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; confirm      ; g_clk      ; 2.381 ; 2.811 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; 3.740 ; 4.274 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; 3.558 ; 4.084 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; 4.162 ; 4.665 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; 1.951 ; 2.427 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; confirm      ; g_clk      ; -1.087 ; -1.714 ; Rise       ; g_clk           ;
; counter_down ; g_clk      ; -1.213 ; -1.860 ; Rise       ; g_clk           ;
; counter_up   ; g_clk      ; -1.341 ; -1.936 ; Rise       ; g_clk           ;
; reset        ; g_clk      ; -1.042 ; -1.698 ; Rise       ; g_clk           ;
; set_switch   ; g_clk      ; -0.871 ; -1.485 ; Rise       ; g_clk           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 6.818 ; 6.802 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 6.818 ; 6.789 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 6.763 ; 6.802 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 6.074 ; 6.051 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 6.054 ; 6.069 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 6.049 ; 6.091 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 6.098 ; 6.077 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 6.057 ; 6.139 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 6.451 ; 6.473 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 6.019 ; 6.004 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 6.048 ; 5.946 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 6.095 ; 5.943 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 6.023 ; 6.008 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 5.986 ; 6.025 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 6.451 ; 6.473 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 6.186 ; 6.365 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 6.486 ; 6.673 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 6.481 ; 6.372 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 6.311 ; 6.257 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 6.241 ; 6.094 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 6.290 ; 6.186 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 6.198 ; 6.198 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 6.215 ; 6.215 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 6.486 ; 6.673 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 6.445 ; 6.483 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 6.262 ; 6.173 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 6.429 ; 6.372 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 6.282 ; 6.157 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 6.253 ; 6.169 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 6.307 ; 6.348 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 6.445 ; 6.367 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 6.420 ; 6.483 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 6.183 ; 6.317 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 6.540 ; 6.655 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; segment0[*]  ; g_clk      ; 3.263 ; 3.277 ; Rise       ; g_clk           ;
;  segment0[0] ; g_clk      ; 3.728 ; 3.765 ; Rise       ; g_clk           ;
;  segment0[1] ; g_clk      ; 3.729 ; 3.764 ; Rise       ; g_clk           ;
;  segment0[2] ; g_clk      ; 3.300 ; 3.277 ; Rise       ; g_clk           ;
;  segment0[3] ; g_clk      ; 3.263 ; 3.291 ; Rise       ; g_clk           ;
;  segment0[4] ; g_clk      ; 3.273 ; 3.346 ; Rise       ; g_clk           ;
;  segment0[5] ; g_clk      ; 3.263 ; 3.335 ; Rise       ; g_clk           ;
;  segment0[6] ; g_clk      ; 3.287 ; 3.308 ; Rise       ; g_clk           ;
; segment1[*]  ; g_clk      ; 3.219 ; 3.230 ; Rise       ; g_clk           ;
;  segment1[0] ; g_clk      ; 3.219 ; 3.230 ; Rise       ; g_clk           ;
;  segment1[1] ; g_clk      ; 3.220 ; 3.280 ; Rise       ; g_clk           ;
;  segment1[2] ; g_clk      ; 3.219 ; 3.231 ; Rise       ; g_clk           ;
;  segment1[3] ; g_clk      ; 3.222 ; 3.233 ; Rise       ; g_clk           ;
;  segment1[4] ; g_clk      ; 3.219 ; 3.275 ; Rise       ; g_clk           ;
;  segment1[5] ; g_clk      ; 3.453 ; 3.488 ; Rise       ; g_clk           ;
;  segment1[6] ; g_clk      ; 3.409 ; 3.385 ; Rise       ; g_clk           ;
; segment2[*]  ; g_clk      ; 3.312 ; 3.334 ; Rise       ; g_clk           ;
;  segment2[0] ; g_clk      ; 3.425 ; 3.443 ; Rise       ; g_clk           ;
;  segment2[1] ; g_clk      ; 3.354 ; 3.378 ; Rise       ; g_clk           ;
;  segment2[2] ; g_clk      ; 3.328 ; 3.398 ; Rise       ; g_clk           ;
;  segment2[3] ; g_clk      ; 3.312 ; 3.334 ; Rise       ; g_clk           ;
;  segment2[4] ; g_clk      ; 3.333 ; 3.360 ; Rise       ; g_clk           ;
;  segment2[5] ; g_clk      ; 3.362 ; 3.431 ; Rise       ; g_clk           ;
;  segment2[6] ; g_clk      ; 3.591 ; 3.537 ; Rise       ; g_clk           ;
; segment3[*]  ; g_clk      ; 3.379 ; 3.406 ; Rise       ; g_clk           ;
;  segment3[0] ; g_clk      ; 3.379 ; 3.406 ; Rise       ; g_clk           ;
;  segment3[1] ; g_clk      ; 3.467 ; 3.548 ; Rise       ; g_clk           ;
;  segment3[2] ; g_clk      ; 3.407 ; 3.484 ; Rise       ; g_clk           ;
;  segment3[3] ; g_clk      ; 3.386 ; 3.416 ; Rise       ; g_clk           ;
;  segment3[4] ; g_clk      ; 3.476 ; 3.559 ; Rise       ; g_clk           ;
;  segment3[5] ; g_clk      ; 3.483 ; 3.522 ; Rise       ; g_clk           ;
;  segment3[6] ; g_clk      ; 3.528 ; 3.481 ; Rise       ; g_clk           ;
; set_LED      ; g_clk      ; 3.694 ; 3.797 ; Rise       ; g_clk           ;
; show_LED     ; g_clk      ; 3.858 ; 3.976 ; Rise       ; g_clk           ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; segment0[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment0[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment1[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment2[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segment3[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dec_point     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; set_LED       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; show_LED      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; g_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; counter_down            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; counter_up              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; set_switch              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; confirm                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segment0[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment0[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; segment3[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dec_point     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; set_LED       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; show_LED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segment0[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment0[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; segment3[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dec_point     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; set_LED       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; show_LED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; g_clk      ; g_clk    ; 1593     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; g_clk      ; g_clk    ; 1593     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 76    ; 76   ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 114   ; 114  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Dec 06 20:26:43 2018
Info: Command: quartus_sta Semesterarbeit_FPGA_VHDL -c Semesterarbeit_FPGA_VHDL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Semesterarbeit_FPGA_VHDL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name g_clk g_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.571
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.571            -106.085 g_clk 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.345               0.000 g_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.000 g_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.210
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.210             -89.328 g_clk 
Info (332146): Worst-case hold slack is 0.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.301               0.000 g_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.000 g_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.970
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.970             -33.658 g_clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 g_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.665 g_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Thu Dec 06 20:26:48 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


