# 페이징

## non-continuous allocation

사용자 프로그램을 여러개의 block로 분할

실행 시 필요한 block들로만 메모리에 적재 , 나머지는 swap device

Address mapping : virtual address → real address

## Paging System

프로그램을 같은 크기의 블록으로 분할, Page, Page frame

논리적 분할이 아니라 크기에 따른 분할이다. 그래서 페이지 공유, 및 보호 과정이 복잡하다 

외부 단편화가 없다. ( 외부단편화 : 실행할 프로세스의 크기보다 메모리의 공간이 더 큰데 올리지 못함) 

## Address Mapping

-virtual address : v=(p,d)

p: page number

d: displacement (offset)

-address mapping mechanism — 효율이 달라짐

direct mapping

associative mapping

Hybrid direct

![PMT](https://user-images.githubusercontent.com/46683113/172123437-58aa4798-d155-4616-8568-7ed7ff9af53f.jpg)


residence bit : 메모리에 적제 유무(1/0) , secondary storage address : swap device에서 위치

 

## direct mapping

-PMT를 커널 안에 저장, 사상함

<img width ="1000" alt ="direct mapping" src="https://user-images.githubusercontent.com/46683113/172123538-d8089485-9007-4595-a52b-b7bc7cc8b7a5.jpg">

1. 해당 프로세스의 PMT가 저장되어 있는 주소 b에 접근
2. 해당 PMT에서 page p에 대한 entry를 찾고 위치 계산
3. 찾아진 entry의 존재 비트 검사 (resident bit )
    1. 0 : page fault발생 , context switching 발생, 프로세스가 asleep 상태가 되고 io를 한다. 해당 페이지를 메모리로 적재후 PMT 갱신
        1. 1 : 해당 entry에서 page frame 번호 p’ 확인
4. p’과 가상 주소의 offset을 사용하여 실제 주소 r 계산
5. 실제 주소 r로 메모리에 접근

## 문제점

메모리 접근 횟수가 2배 (PMT/ r)

PMT를 위한 메모리 공간 필요 

## 해결방안

TLB(Translation Look-aside Buffer)

PMT를 위한 전용 기억장치 사용

Hierarchical paging

Hashed page table

Inverted page table

## TLB

-PMT를 위산 전용 하드웨어 , 병렬적으로 접근 가능하다

![associative mapping](https://user-images.githubusercontent.com/46683113/172123896-09bc774c-6256-4c79-a477-4dfbfd6832db.jpeg)


## Hybrid Direct/Associative Mapping

HW비용을 줄이고 Associative mapping의 장점 활용

작은 크기의 TLB 사용, (PMT는 메모리에 TLB는 PMT의 일부 메모리(최근사용) 들을 적재한다.), 지역성 활용

![hybrid mapping](https://user-images.githubusercontent.com/46683113/172123991-b5fcf48e-4921-40ba-8270-55cdc892ba7a.jpg)
