

================================================================
== Vivado HLS Report for 'dut_perform_conv_1'
================================================================
* Date:           Fri Nov  3 20:50:44 2017

* Version:        2016.2 (Build 1577090 on Thu Jun 02 16:59:10 MDT 2016)
* Project:        cnn.prj
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      8.13|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +--------+--------+--------+--------+---------+
    |     Latency     |     Interval    | Pipeline|
    |   min  |   max  |   min  |   max  |   Type  |
    +--------+--------+--------+--------+---------+
    |  104499|  104499|  104499|  104499|   none  |
    +--------+--------+--------+--------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-----------------+-------+-------+----------+-----------+-----------+-------+----------+
        |                 |    Latency    | Iteration|  Initiation Interval  |  Trip |          |
        |    Loop Name    |  min  |  max  |  Latency |  achieved |   target  | Count | Pipelined|
        +-----------------+-------+-------+----------+-----------+-----------+-------+----------+
        |- Loop 1         |    800|    800|         1|          -|          -|    800|    no    |
        |- L_Ln_Lm        |  92176|  92176|        22|          5|          1|  18432|    yes   |
        |- Loop 3         |  11520|  11520|       180|          -|          -|     64|    no    |
        | + Loop 3.1      |    177|    177|        59|          -|          -|      3|    no    |
        |  ++ Loop 3.1.1  |     57|     57|        19|          -|          -|      3|    no    |
        +-----------------+-------+-------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|     22|       -|      -|
|Expression       |        -|      -|       0|    892|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|    2566|   2837|
|Memory           |       24|      -|       9|      9|
|Multiplexer      |        -|      -|       -|    446|
|Register         |        -|      -|    1276|    137|
+-----------------+---------+-------+--------+-------+
|Total            |       24|     22|    3851|   4321|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        8|     10|       3|      8|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +--------------------------------+----------------------------+---------+-------+-----+-----+
    |            Instance            |           Module           | BRAM_18K| DSP48E|  FF | LUT |
    +--------------------------------+----------------------------+---------+-------+-----+-----+
    |dut_mux_5to1_sel32_14_1_U52     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U53     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U54     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U55     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U56     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U57     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U58     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U59     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_mux_5to1_sel32_14_1_U60     |dut_mux_5to1_sel32_14_1     |        0|      0|    0|   28|
    |dut_urem_10ns_4ns_10_14_U43     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U44     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U45     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U46     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U47     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U48     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U49     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U50     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_10ns_4ns_10_14_U51     |dut_urem_10ns_4ns_10_14     |        0|      0|  208|  208|
    |dut_urem_12ns_3ns_3_16_U40      |dut_urem_12ns_3ns_3_16      |        0|      0|  255|  255|
    |dut_urem_12ns_3ns_3_16_U42      |dut_urem_12ns_3ns_3_16      |        0|      0|  255|  255|
    |dut_urem_13ns_3ns_3_17_seq_U61  |dut_urem_13ns_3ns_3_17_seq  |        0|      0|  104|  123|
    |dut_urem_5ns_3ns_3_9_U41        |dut_urem_5ns_3ns_3_9        |        0|      0|   80|   80|
    +--------------------------------+----------------------------+---------+-------+-----+-----+
    |Total                           |                            |        0|      0| 2566| 2837|
    +--------------------------------+----------------------------+---------+-------+-----+-----+

    * DSP48: 
    +--------------------------------+----------------------------+-----------+
    |            Instance            |           Module           | Expression|
    +--------------------------------+----------------------------+-----------+
    |dut_mul_mul_12ns_10ns_22_1_U64  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U66  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U68  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U70  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U72  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U74  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U76  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U78  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_12ns_10ns_22_1_U80  |dut_mul_mul_12ns_10ns_22_1  |  i0 * i1  |
    |dut_mul_mul_14ns_12ns_26_1_U62  |dut_mul_mul_14ns_12ns_26_1  |  i0 * i1  |
    |dut_mul_mul_14ns_12ns_26_1_U81  |dut_mul_mul_14ns_12ns_26_1  |  i0 * i1  |
    |dut_mul_mul_14ns_12ns_26_1_U82  |dut_mul_mul_14ns_12ns_26_1  |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U63    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U65    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U67    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U69    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U71    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U73    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U75    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U77    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_14s_12s_26_1_U79    |dut_mul_mul_14s_12s_26_1    |  i0 * i1  |
    |dut_mul_mul_15ns_13ns_28_1_U83  |dut_mul_mul_15ns_13ns_28_1  |  i0 * i1  |
    +--------------------------------+----------------------------+-----------+

    * Memory: 
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |   Memory  |           Module           | BRAM_18K| FF| LUT| Words | Bits| Banks| W*Bits*Banks|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |b_conv2_U  |dut_perform_conv_1_b_conv2  |        0|  9|   9|     64|    9|     1|          576|
    |w_conv2_U  |dut_perform_conv_1_w_conv2  |       24|  0|   0|  18432|   12|     1|       221184|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+
    |Total      |                            |       24|  9|   9|  18496|   21|     2|       221760|
    +-----------+----------------------------+---------+---+----+-------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |            Variable Name            | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |grp_fu_1086_p0                       |     +    |      0|  0|  12|          12|          12|
    |grp_fu_1480_p0                       |     +    |      0|  0|  10|          10|          10|
    |grp_fu_1497_p0                       |     +    |      0|  0|  10|          10|          10|
    |grp_fu_1545_p0                       |     +    |      0|  0|  10|          10|          10|
    |grp_fu_1556_p0                       |     +    |      0|  0|  10|          10|          10|
    |grp_fu_1582_p0                       |     +    |      0|  0|  10|          10|          10|
    |i_1_fu_961_p2                        |     +    |      0|  0|  10|          10|           1|
    |i_index_1_2_fu_1562_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_2_1_fu_1572_p2               |     +    |      0|  0|  10|          10|          10|
    |i_index_2_fu_1567_p2                 |     +    |      0|  0|  10|          10|          10|
    |i_index_fu_1536_p2                   |     +    |      0|  0|  10|          10|          10|
    |index_fu_2608_p2                     |     +    |      0|  0|  13|          13|          13|
    |indvar_flatten47_op_fu_1186_p2       |     +    |      0|  0|  14|          14|           1|
    |indvar_flatten_next2_fu_1098_p2      |     +    |      0|  0|  15|           1|          15|
    |indvar_flatten_op_fu_1172_p2         |     +    |      0|  0|  13|          13|           1|
    |m_1_fu_1455_p2                       |     +    |      0|  0|   6|           6|           1|
    |n_1_fu_2504_p2                       |     +    |      0|  0|   7|           7|           1|
    |n_2_fu_1314_p2                       |     +    |      0|  0|   7|           1|           7|
    |next_mul_fu_971_p2                   |     +    |      0|  0|  21|          11|          21|
    |next_urem_fu_994_p2                  |     +    |      0|  0|  10|          10|           1|
    |o_index_mid1_fu_1382_p2              |     +    |      0|  0|  12|          12|          12|
    |p_Val2_2_fu_2668_p2                  |     +    |      0|  0|  14|          14|          14|
    |p_Val2_6_2_2_fu_2489_p2              |     +    |      0|  0|   7|          14|          14|
    |tmp19_fu_2471_p2                     |     +    |      0|  0|  14|          14|          14|
    |tmp1_0_1_fu_1469_p2                  |     +    |      0|  0|  10|           3|          10|
    |tmp1_0_2_fu_1486_p2                  |     +    |      0|  0|  10|           4|          10|
    |tmp1_fu_1431_p2                      |     +    |      0|  0|   8|           8|           8|
    |tmp20_fu_2479_p2                     |     +    |      0|  0|   7|          14|          14|
    |tmp21_fu_2452_p2                     |     +    |      0|  0|  14|          14|          14|
    |tmp22_fu_2475_p2                     |     +    |      0|  0|   7|          14|          14|
    |tmp23_fu_2456_p2                     |     +    |      0|  0|  14|          14|          14|
    |tmp24_fu_2485_p2                     |     +    |      0|  0|   7|          14|          14|
    |tmp25_fu_2462_p2                     |     +    |      0|  0|   7|          14|          14|
    |tmp26_fu_2466_p2                     |     +    |      0|  0|   7|          14|          14|
    |tmp2_fu_1040_p2                      |     +    |      0|  0|   7|           5|           5|
    |tmp2_mid1_fu_1284_p2                 |     +    |      0|  0|   7|           5|           5|
    |tmp3_fu_2551_p2                      |     +    |      0|  0|   7|           7|           7|
    |tmp4_fu_2599_p2                      |     +    |      0|  0|  11|          11|          11|
    |tmp5_fu_1421_p2                      |     +    |      0|  0|   6|           6|           6|
    |tmp6_fu_1449_p2                      |     +    |      0|  0|  10|          10|          10|
    |tmp9_fu_1070_p2                      |     +    |      0|  0|  10|          10|          10|
    |tmp9_mid1_fu_1372_p2                 |     +    |      0|  0|  10|          10|          10|
    |tmp_1_fu_1415_p2                     |     +    |      0|  0|  11|          11|          11|
    |tmp_24_2_cast_mid2_v_fu_1515_p2      |     +    |      0|  0|   3|           2|           3|
    |tmp_5_fu_1622_p2                     |     +    |      0|  0|  15|          15|          15|
    |w_index_0_1_fu_1628_p2               |     +    |      0|  0|  15|           2|          15|
    |w_index_0_2_fu_1651_p2               |     +    |      0|  0|  15|           3|          15|
    |w_index_1_1_fu_1756_p2               |     +    |      0|  0|  15|           3|          15|
    |w_index_1_2_fu_1826_p2               |     +    |      0|  0|  15|           3|          15|
    |w_index_1_fu_1746_p2                 |     +    |      0|  0|  15|           1|          15|
    |w_index_2_1_fu_1994_p2               |     +    |      0|  0|  15|           3|          15|
    |w_index_2_2_fu_1836_p2               |     +    |      0|  0|  15|           4|          15|
    |w_index_2_fu_1984_p2                 |     +    |      0|  0|  15|           2|          15|
    |x_1_fu_1200_p2                       |     +    |      0|  0|   2|           1|           2|
    |x_2_fu_2545_p2                       |     +    |      0|  0|   2|           2|           1|
    |y_1_fu_1240_p2                       |     +    |      0|  0|   2|           1|           2|
    |y_2_fu_2571_p2                       |     +    |      0|  0|   2|           2|           1|
    |tmp_3_fu_2589_p2                     |     -    |      0|  0|   5|           5|           5|
    |tmp_6_fu_1034_p2                     |     -    |      0|  0|   7|           5|           5|
    |tmp_6_mid1_fu_1278_p2                |     -    |      0|  0|   7|           5|           5|
    |exitcond9_mid1_fu_1166_p2            |    and   |      0|  0|   1|           1|           1|
    |exitcond9_mid_fu_1130_p2             |    and   |      0|  0|   1|           1|           1|
    |exitcond_flatten_mid_fu_1142_p2      |    and   |      0|  0|   1|           1|           1|
    |exitcond1_fu_955_p2                  |   icmp   |      0|  0|   4|          10|           9|
    |exitcond2_fu_1124_p2                 |   icmp   |      0|  0|   3|           6|           7|
    |exitcond7_fu_2539_p2                 |   icmp   |      0|  0|   1|           2|           2|
    |exitcond8_fu_2498_p2                 |   icmp   |      0|  0|   3|           7|           8|
    |exitcond_flatten1_fu_1136_p2         |   icmp   |      0|  0|   5|          13|          12|
    |exitcond_flatten2_fu_1092_p2         |   icmp   |      0|  0|   6|          15|          15|
    |exitcond_flatten_fu_1104_p2          |   icmp   |      0|  0|   5|          14|          13|
    |exitcond_fu_2565_p2                  |   icmp   |      0|  0|   1|           2|           2|
    |sel_tmp2_fu_1856_p2                  |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp2_mid1_fu_2198_p2             |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp2_mid4_fu_1919_p2             |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp2_mid_fu_1884_p2              |   icmp   |      0|  0|   1|           2|           1|
    |sel_tmp5_fu_2640_p2                  |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp7_fu_2654_p2                  |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp_fu_1850_p2                   |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp_mid1_fu_2192_p2              |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp_mid4_fu_1906_p2              |   icmp   |      0|  0|   2|           3|           1|
    |sel_tmp_mid_fu_1872_p2               |   icmp   |      0|  0|   1|           2|           1|
    |tmp_19_fu_1525_p2                    |   icmp   |      0|  0|   1|           2|           2|
    |tmp_40_fu_1000_p2                    |   icmp   |      0|  0|   4|          10|           2|
    |tmp_s_fu_2677_p2                     |   icmp   |      0|  0|   5|          14|           1|
    |not_exitcond_flatten_mid_fu_1160_p2  |    or    |      0|  0|   1|           1|           1|
    |tmp_23_fu_1148_p2                    |    or    |      0|  0|   1|           1|           1|
    |tmp_25_fu_1320_p2                    |    or    |      0|  0|   1|           1|           1|
    |tmp_26_fu_1324_p2                    |    or    |      0|  0|   1|           1|           1|
    |arrayNo2_cast_mid2_fu_2186_p3        |  select  |      0|  0|   3|           1|           3|
    |arrayNo2_cast_mid3_fu_1865_p3        |  select  |      0|  0|   3|           1|           3|
    |arrayNo2_cast_mid5_fu_1899_p3        |  select  |      0|  0|   3|           1|           3|
    |idx_urem_fu_1006_p3                  |  select  |      0|  0|  10|           1|          10|
    |indvar_flatten_next1_fu_1192_p3      |  select  |      0|  0|  14|           1|           1|
    |indvar_flatten_next_fu_1178_p3       |  select  |      0|  0|  13|           1|           1|
    |m_mid2_fu_1329_p3                    |  select  |      0|  0|   6|           1|           1|
    |n_mid2_fu_1388_p3                    |  select  |      0|  0|   7|           1|           7|
    |n_mid_fu_1245_p3                     |  select  |      0|  0|   7|           1|           1|
    |newIndex3_mid_cast_fu_2153_p3        |  select  |      0|  0|   1|           1|           1|
    |newIndex4_mid2102_v_fu_2160_p3       |  select  |      0|  0|  12|           1|          12|
    |newIndex4_mid240_v_fu_2175_p3        |  select  |      0|  0|  12|           1|          12|
    |newIndex4_mid2_v_fu_2308_p3          |  select  |      0|  0|  12|           1|          12|
    |p_Val2_4_0_0_phi_fu_2414_p3          |  select  |      0|  0|  14|           1|          14|
    |p_Val2_s_fu_2660_p3                  |  select  |      0|  0|  14|           1|          14|
    |p_s_fu_2682_p3                       |  select  |      0|  0|  13|           1|          13|
    |sel_tmp1_fu_2406_p3                  |  select  |      0|  0|  14|           1|          14|
    |sel_tmp2_mid2_fu_2392_p3             |  select  |      0|  0|   1|           1|           1|
    |sel_tmp2_mid3_fu_1889_p3             |  select  |      0|  0|   1|           1|           1|
    |sel_tmp2_mid5_fu_1925_p3             |  select  |      0|  0|   1|           1|           1|
    |sel_tmp6_fu_2646_p3                  |  select  |      0|  0|  14|           1|          14|
    |sel_tmp_mid2_fu_2387_p3              |  select  |      0|  0|   1|           1|           1|
    |sel_tmp_mid3_fu_1877_p3              |  select  |      0|  0|   1|           1|           1|
    |sel_tmp_mid5_fu_1912_p3              |  select  |      0|  0|   1|           1|           1|
    |tmp10_cast_cast_mid2_fu_1290_p3      |  select  |      0|  0|   5|           1|           5|
    |tmp10_cast_cast_mid3_fu_1234_p3      |  select  |      0|  0|   5|           1|           5|
    |tmp_21_fu_1530_p3                    |  select  |      0|  0|   2|           1|           2|
    |tmp_24_1_cast_mid2_fu_1503_p3        |  select  |      0|  0|   2|           1|           2|
    |tmp_2_mid2_fu_1353_p3                |  select  |      0|  0|  11|           1|          11|
    |tmp_2_mid_fu_1301_p3                 |  select  |      0|  0|  11|           1|           1|
    |x_cast1_mid2_fu_1213_p3              |  select  |      0|  0|   2|           1|           2|
    |y_cast_mid2_fu_1252_p3               |  select  |      0|  0|   2|           1|           2|
    |y_mid_fu_1110_p3                     |  select  |      0|  0|   2|           1|           1|
    |exitcond_flatten_not_fu_1154_p2      |    xor   |      0|  0|   2|           1|           2|
    |not_exitcond_flatten_fu_1118_p2      |    xor   |      0|  0|   2|           1|           2|
    |x_1_mid1_fu_1224_p2                  |    xor   |      0|  0|   5|           2|           3|
    +-------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                |          |      0|  0| 892|         656|         848|
    +-------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+----+-----------+-----+-----------+
    |              Name             | LUT| Input Size| Bits| Total Bits|
    +-------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                      |  24|         30|    1|         30|
    |ap_reg_ppiten_pp0_it1          |   1|          2|    1|          2|
    |ap_reg_ppiten_pp0_it3          |   1|          2|    1|          2|
    |ap_reg_ppiten_pp0_it4          |   1|          2|    1|          2|
    |i_reg_763                      |  10|          2|   10|         20|
    |indvar_flatten1_phi_fu_800_p4  |  15|          2|   15|         30|
    |indvar_flatten1_reg_796        |  15|          2|   15|         30|
    |indvar_flatten2_phi_fu_823_p4  |  14|          2|   14|         28|
    |indvar_flatten2_reg_819        |  14|          2|   14|         28|
    |indvar_flatten_phi_fu_845_p4   |  13|          2|   13|         26|
    |indvar_flatten_reg_841         |  13|          2|   13|         26|
    |input_V1_address0              |   8|          6|    8|         48|
    |input_V1_address1              |   8|          5|    8|         40|
    |input_V2_address0              |   8|          6|    8|         48|
    |input_V2_address1              |   8|          5|    8|         40|
    |input_V3_address0              |   8|          6|    8|         48|
    |input_V3_address1              |   8|          5|    8|         40|
    |input_V4_address0              |   8|          6|    8|         48|
    |input_V4_address1              |   8|          5|    8|         40|
    |input_V_address0               |   8|          6|    8|         48|
    |input_V_address1               |   8|          5|    8|         40|
    |m_phi_fu_868_p4                |   6|          2|    6|         12|
    |m_reg_864                      |   6|          2|    6|         12|
    |n1_reg_876                     |   7|          2|    7|         14|
    |n_phi_fu_856_p4                |   7|          2|    7|         14|
    |n_reg_852                      |   7|          2|    7|         14|
    |output_V5_address0             |   9|          6|    9|         54|
    |output_V5_d0                   |  14|          4|   14|         56|
    |output_V6_address0             |   9|          6|    9|         54|
    |output_V6_d0                   |  14|          4|   14|         56|
    |output_V_address0              |   9|          6|    9|         54|
    |output_V_d0                    |  14|          4|   14|         56|
    |phi_mul_reg_774                |  21|          2|   21|         42|
    |phi_urem_reg_785               |  10|          2|   10|         20|
    |reg_910                        |  14|          2|   14|         28|
    |reg_915                        |  14|          2|   14|         28|
    |reg_920                        |  14|          2|   14|         28|
    |reg_925                        |  14|          2|   14|         28|
    |reg_930                        |  14|          2|   14|         28|
    |w_conv2_address0               |  15|          6|   15|         90|
    |w_conv2_address1               |  15|          5|   15|         75|
    |x2_reg_888                     |   2|          2|    2|          4|
    |x_phi_fu_811_p4                |   2|          2|    2|          4|
    |x_reg_807                      |   2|          2|    2|          4|
    |y3_reg_899                     |   2|          2|    2|          4|
    |y_phi_fu_834_p4                |   2|          2|    2|          4|
    |y_reg_830                      |   2|          2|    2|          4|
    +-------------------------------+----+-----------+-----+-----------+
    |Total                          | 446|        182|  423|       1451|
    +-------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------+----+----+-----+-----------+
    |                     Name                     | FF | LUT| Bits| Const Bits|
    +----------------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                                     |  29|   0|   29|          0|
    |ap_reg_ppiten_pp0_it0                         |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1                         |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it2                         |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it3                         |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it4                         |   1|   0|    1|          0|
    |ap_reg_ppstg_arrayNo2_mid_reg_3095_pp0_iter2  |   3|   0|    3|          0|
    |arrayNo2_cast_mid2_reg_3506                   |   3|   0|    3|          0|
    |arrayNo2_cast_mid5_reg_3306                   |   3|   0|    3|          0|
    |arrayNo2_mid_reg_3095                         |   3|   0|    3|          0|
    |exitcond9_mid1_reg_2929                       |   1|   0|    1|          0|
    |exitcond_flatten2_reg_2885                    |   1|   0|    1|          0|
    |exitcond_flatten_mid_reg_2912                 |   1|   0|    1|          0|
    |exitcond_flatten_reg_2894                     |   1|   0|    1|          0|
    |i_index_0_1_reg_3023                          |  10|   0|   10|          0|
    |i_index_0_2_reg_3035                          |  10|   0|   10|          0|
    |i_index_1_1_reg_3065                          |  10|   0|   10|          0|
    |i_index_1_2_reg_3071                          |  10|   0|   10|          0|
    |i_index_1_reg_3059                            |  10|   0|   10|          0|
    |i_index_2_1_reg_3083                          |  10|   0|   10|          0|
    |i_index_2_2_reg_3089                          |  10|   0|   10|          0|
    |i_index_2_reg_3077                            |  10|   0|   10|          0|
    |i_index_reg_3053                              |  10|   0|   10|          0|
    |i_reg_763                                     |  10|   0|   10|          0|
    |index_reg_3684                                |  13|   0|   13|          0|
    |indvar_flatten1_reg_796                       |  15|   0|   15|          0|
    |indvar_flatten2_reg_819                       |  14|   0|   14|          0|
    |indvar_flatten_next1_reg_2945                 |  14|   0|   14|          0|
    |indvar_flatten_next2_reg_2889                 |  15|   0|   15|          0|
    |indvar_flatten_next_reg_2940                  |  13|   0|   13|          0|
    |indvar_flatten_reg_841                        |  13|   0|   13|          0|
    |m_1_reg_3007                                  |   6|   0|    6|          0|
    |m_reg_864                                     |   6|   0|    6|          0|
    |mul2_reg_3406                                 |  26|   0|   26|          0|
    |mul3_reg_3565                                 |  26|   0|   26|          0|
    |n1_reg_876                                    |   7|   0|    7|          0|
    |n_1_reg_3643                                  |   7|   0|    7|          0|
    |n_mid2_reg_2987                               |   7|   0|    7|          0|
    |n_reg_852                                     |   7|   0|    7|          0|
    |newIndex3_reg_3401                            |  12|   0|   12|          0|
    |newIndex4_mid240_v_reg_3501                   |  12|   0|   12|          0|
    |newIndex5_reg_3690                            |  13|   0|   13|          0|
    |o_index_mid1_reg_2981                         |  12|   0|   12|          0|
    |o_index_reg_2879                              |  12|   0|   12|          0|
    |output_V5_addr_1_reg_3590                     |   9|   0|    9|          0|
    |output_V5_addr_2_reg_3700                     |   9|   0|    9|          0|
    |output_V6_addr_1_reg_3580                     |   9|   0|    9|          0|
    |output_V6_addr_2_reg_3705                     |   9|   0|    9|          0|
    |output_V_addr_1_reg_3585                      |   9|   0|    9|          0|
    |output_V_addr_2_reg_3695                      |   9|   0|    9|          0|
    |p_Val2_1_cast_reg_3658                        |   9|   0|   14|          5|
    |p_Val2_2_reg_3714                             |  14|   0|   14|          0|
    |p_Val2_3_reg_3575                             |  26|   0|   26|          0|
    |p_Val2_5_0_1_reg_3416                         |  14|   0|   14|          0|
    |p_Val2_5_0_2_reg_3421                         |  14|   0|   14|          0|
    |p_Val2_5_1_1_reg_3600                         |  14|   0|   14|          0|
    |p_Val2_5_1_2_reg_3605                         |  14|   0|   14|          0|
    |p_Val2_5_1_reg_3595                           |  14|   0|   14|          0|
    |p_Val2_5_2_1_reg_3620                         |  14|   0|   14|          0|
    |p_Val2_5_2_2_reg_3610                         |  14|   0|   14|          0|
    |p_Val2_5_2_reg_3615                           |  14|   0|   14|          0|
    |p_shl5_cast_reg_3653                          |   6|   0|   11|          5|
    |phi_mul_reg_774                               |  21|   0|   21|          0|
    |phi_urem_reg_785                              |  10|   0|   10|          0|
    |reg_910                                       |  14|   0|   14|          0|
    |reg_915                                       |  14|   0|   14|          0|
    |reg_920                                       |  14|   0|   14|          0|
    |reg_925                                       |  14|   0|   14|          0|
    |reg_930                                       |  14|   0|   14|          0|
    |reg_935                                       |  14|   0|   14|          0|
    |reg_939                                       |  14|   0|   14|          0|
    |reg_943                                       |  14|   0|   14|          0|
    |reg_947                                       |  14|   0|   14|          0|
    |reg_951                                       |  14|   0|   14|          0|
    |sel_tmp2_mid1_reg_3515                        |   1|   0|    1|          0|
    |sel_tmp2_mid5_reg_3316                        |   1|   0|    1|          0|
    |sel_tmp_mid1_reg_3510                         |   1|   0|    1|          0|
    |sel_tmp_mid5_reg_3311                         |   1|   0|    1|          0|
    |tmp1_0_1_reg_3017                             |  10|   0|   10|          0|
    |tmp1_0_2_reg_3029                             |  10|   0|   10|          0|
    |tmp21_reg_3625                                |  14|   0|   14|          0|
    |tmp23_reg_3630                                |  14|   0|   14|          0|
    |tmp26_reg_3635                                |  14|   0|   14|          0|
    |tmp29_cast_cast_reg_3671                      |   7|   0|   13|          6|
    |tmp2_mid1_reg_2975                            |   5|   0|    5|          0|
    |tmp2_reg_2869                                 |   5|   0|    5|          0|
    |tmp6_reg_2998                                 |  10|   0|   10|          0|
    |tmp_11_reg_3346                               |  14|   0|   14|          0|
    |tmp_12_reg_3351                               |  14|   0|   14|          0|
    |tmp_13_reg_3426                               |  14|   0|   14|          0|
    |tmp_14_reg_3431                               |  14|   0|   14|          0|
    |tmp_15_reg_3530                               |  14|   0|   14|          0|
    |tmp_16_reg_3535                               |  14|   0|   14|          0|
    |tmp_17_reg_3570                               |  14|   0|   14|          0|
    |tmp_18_reg_3496                               |  14|   0|   14|          0|
    |tmp_19_reg_3041                               |   1|   0|    1|          0|
    |tmp_1_reg_2992                                |  11|   0|   11|          0|
    |tmp_21_reg_3046                               |   2|   0|    2|          0|
    |tmp_23_reg_2923                               |   1|   0|    1|          0|
    |tmp_30_reg_3146                               |   9|   0|    9|          0|
    |tmp_31_reg_3111                               |   9|   0|    9|          0|
    |tmp_32_reg_3121                               |   9|   0|    9|          0|
    |tmp_33_reg_3131                               |   9|   0|    9|          0|
    |tmp_34_reg_3136                               |   9|   0|    9|          0|
    |tmp_35_reg_3221                               |   9|   0|    9|          0|
    |tmp_36_reg_3226                               |   9|   0|    9|          0|
    |tmp_37_reg_3231                               |   9|   0|    9|          0|
    |tmp_38_reg_3141                               |   9|   0|    9|          0|
    |tmp_41_reg_3710                               |   3|   0|    3|          0|
    |tmp_42_reg_3719                               |  13|   0|   13|          0|
    |tmp_5_reg_3100                                |  15|   0|   15|          0|
    |tmp_9_reg_3520                                |  14|   0|   14|          0|
    |tmp_reg_2874                                  |   6|   0|    6|          0|
    |w_conv2_load_1_reg_3176                       |  12|   0|   12|          0|
    |w_conv2_load_2_reg_3206                       |  12|   0|   12|          0|
    |w_conv2_load_3_reg_3261                       |  12|   0|   12|          0|
    |w_conv2_load_4_reg_3291                       |  12|   0|   12|          0|
    |w_conv2_load_5_reg_3356                       |  12|   0|   12|          0|
    |w_conv2_load_6_reg_3486                       |  12|   0|   12|          0|
    |w_conv2_load_7_reg_3491                       |  12|   0|   12|          0|
    |w_conv2_load_8_reg_3396                       |  12|   0|   12|          0|
    |w_conv2_load_reg_3525                         |  12|   0|   12|          0|
    |x2_reg_888                                    |   2|   0|    2|          0|
    |x_1_mid1_reg_2964                             |   2|   0|    2|          0|
    |x_1_reg_2950                                  |   2|   0|    2|          0|
    |x_2_reg_3666                                  |   2|   0|    2|          0|
    |x_cast1_mid2_cast_reg_3012                    |   2|   0|   10|          8|
    |x_cast1_mid2_reg_2957                         |   2|   0|    2|          0|
    |x_reg_807                                     |   2|   0|    2|          0|
    |y3_reg_899                                    |   2|   0|    2|          0|
    |y_2_reg_3679                                  |   2|   0|    2|          0|
    |y_cast_mid2_reg_2970                          |   2|   0|    2|          0|
    |y_mid_reg_2906                                |   2|   0|    2|          0|
    |y_reg_830                                     |   2|   0|    2|          0|
    |exitcond9_mid1_reg_2929                       |   0|   1|    1|          0|
    |exitcond_flatten2_reg_2885                    |   0|   1|    1|          0|
    |exitcond_flatten_mid_reg_2912                 |   0|   1|    1|          0|
    |exitcond_flatten_reg_2894                     |   0|   1|    1|          0|
    |i_index_0_1_reg_3023                          |   0|  10|   10|          0|
    |i_index_0_2_reg_3035                          |   0|  10|   10|          0|
    |i_index_1_1_reg_3065                          |   0|  10|   10|          0|
    |i_index_1_2_reg_3071                          |   0|  10|   10|          0|
    |i_index_1_reg_3059                            |   0|  10|   10|          0|
    |i_index_2_1_reg_3083                          |   0|  10|   10|          0|
    |i_index_2_2_reg_3089                          |   0|  10|   10|          0|
    |i_index_2_reg_3077                            |   0|  10|   10|          0|
    |i_index_reg_3053                              |   0|  10|   10|          0|
    |o_index_mid1_reg_2981                         |   0|  12|   12|          0|
    |o_index_reg_2879                              |   0|  12|   12|          0|
    |tmp2_mid1_reg_2975                            |   0|   5|    5|          0|
    |tmp_19_reg_3041                               |   0|   1|    1|          0|
    |tmp_1_reg_2992                                |   0|  11|   11|          0|
    |tmp_21_reg_3046                               |   0|   2|    2|          0|
    +----------------------------------------------+----+----+-----+-----------+
    |Total                                         |1276| 137| 1437|         24|
    +----------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+--------------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+--------------------+-----+-----+------------+--------------------+--------------+
|ap_clk              |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_rst              |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_start            |  in |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_done             | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_idle             | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|ap_ready            | out |    1| ap_ctrl_hs | dut_perform_conv.1 | return value |
|input_V_address0    | out |    8|  ap_memory |       input_V      |     array    |
|input_V_ce0         | out |    1|  ap_memory |       input_V      |     array    |
|input_V_q0          |  in |   14|  ap_memory |       input_V      |     array    |
|input_V_address1    | out |    8|  ap_memory |       input_V      |     array    |
|input_V_ce1         | out |    1|  ap_memory |       input_V      |     array    |
|input_V_q1          |  in |   14|  ap_memory |       input_V      |     array    |
|input_V1_address0   | out |    8|  ap_memory |      input_V1      |     array    |
|input_V1_ce0        | out |    1|  ap_memory |      input_V1      |     array    |
|input_V1_q0         |  in |   14|  ap_memory |      input_V1      |     array    |
|input_V1_address1   | out |    8|  ap_memory |      input_V1      |     array    |
|input_V1_ce1        | out |    1|  ap_memory |      input_V1      |     array    |
|input_V1_q1         |  in |   14|  ap_memory |      input_V1      |     array    |
|input_V2_address0   | out |    8|  ap_memory |      input_V2      |     array    |
|input_V2_ce0        | out |    1|  ap_memory |      input_V2      |     array    |
|input_V2_q0         |  in |   14|  ap_memory |      input_V2      |     array    |
|input_V2_address1   | out |    8|  ap_memory |      input_V2      |     array    |
|input_V2_ce1        | out |    1|  ap_memory |      input_V2      |     array    |
|input_V2_q1         |  in |   14|  ap_memory |      input_V2      |     array    |
|input_V3_address0   | out |    8|  ap_memory |      input_V3      |     array    |
|input_V3_ce0        | out |    1|  ap_memory |      input_V3      |     array    |
|input_V3_q0         |  in |   14|  ap_memory |      input_V3      |     array    |
|input_V3_address1   | out |    8|  ap_memory |      input_V3      |     array    |
|input_V3_ce1        | out |    1|  ap_memory |      input_V3      |     array    |
|input_V3_q1         |  in |   14|  ap_memory |      input_V3      |     array    |
|input_V4_address0   | out |    8|  ap_memory |      input_V4      |     array    |
|input_V4_ce0        | out |    1|  ap_memory |      input_V4      |     array    |
|input_V4_q0         |  in |   14|  ap_memory |      input_V4      |     array    |
|input_V4_address1   | out |    8|  ap_memory |      input_V4      |     array    |
|input_V4_ce1        | out |    1|  ap_memory |      input_V4      |     array    |
|input_V4_q1         |  in |   14|  ap_memory |      input_V4      |     array    |
|output_V_address0   | out |    9|  ap_memory |      output_V      |     array    |
|output_V_ce0        | out |    1|  ap_memory |      output_V      |     array    |
|output_V_we0        | out |    1|  ap_memory |      output_V      |     array    |
|output_V_d0         | out |   14|  ap_memory |      output_V      |     array    |
|output_V_q0         |  in |   14|  ap_memory |      output_V      |     array    |
|output_V5_address0  | out |    9|  ap_memory |      output_V5     |     array    |
|output_V5_ce0       | out |    1|  ap_memory |      output_V5     |     array    |
|output_V5_we0       | out |    1|  ap_memory |      output_V5     |     array    |
|output_V5_d0        | out |   14|  ap_memory |      output_V5     |     array    |
|output_V5_q0        |  in |   14|  ap_memory |      output_V5     |     array    |
|output_V6_address0  | out |    9|  ap_memory |      output_V6     |     array    |
|output_V6_ce0       | out |    1|  ap_memory |      output_V6     |     array    |
|output_V6_we0       | out |    1|  ap_memory |      output_V6     |     array    |
|output_V6_d0        | out |   14|  ap_memory |      output_V6     |     array    |
|output_V6_q0        |  in |   14|  ap_memory |      output_V6     |     array    |
+--------------------+-----+-----+------------+--------------------+--------------+

