# 5. CPU 성능 향상 기법 요약

## 1. 클럭과 명령어 사이클

- **클럭(Clock)**: CPU의 동작 속도를 결정하는 기본 신호
- **클럭 속도**: CPU가 초당 처리할 수 있는 펄스의 수 (Hz 단위로 측정)
- **명령어 사이클**: CPU가 명령어를 실행하는 정해진 흐름(인출→해석→실행→저장)

## 2. 멀티코어와 멀티스레드

- **코어(Core)**: 명령어를 실행하는 CPU의 핵심 연산 장치
- **멀티코어**: 하나의 CPU에 여러 개의 코어를 탑재하여 병렬 처리 능력 향상
- **스레드(Thread)**:
  - **하드웨어적 스레드**: 하나의 코어가 동시에 처리하는 명령어 단위
  - **소프트웨어적 스레드**: 하나의 프로그램에서 독립적으로 실행되는 단위
  - CPU 컨텍스트에서는 주로 하드웨어적 스레드를 의미함
- **멀티스레드 프로세서**: 하나의 코어가 여러 개의 하드웨어 스레드를 동시에 처리
- **논리 프로세서**: 하드웨어 스레드가 운영체제에 인식되는 방식

## 3. 명령어 병렬처리 기법

- **명령어 파이프라인**: 명령어 처리 과정을 여러 단계로 나누어 병렬 처리
  - 기본 단계: 명령어 인출(F) → 해석(D) → 실행(E) → 저장(S)
- **파이프라인 위험(Pipeline Hazard)**:
  - **데이터 위험**: 이전 명령어의 결과가 다음 명령어에 필요한 경우
  - **제어 위험**: 분기 명령어로 인해 명령어 흐름이 변경되는 경우
  - **구조적 위험**: 하드웨어 자원이 충돌하는 경우
- **슈퍼스칼라(Superscalar)**: 여러 개의 명령어를 동시에 인출하고 실행하는 기술
  - 파이프라인 위험을 더욱 고도로 관리해야 함
- **비순차적 명령어 처리(Out-of-Order Execution)**:
  - 명령어 의존성을 고려하여 준비된 명령어를 먼저 실행하는 기법
  - '합법적인 새치기'와 같은 개념

## 4. CISC와 RISC

- **명령어 집합 구조(ISA: Instruction Set Architecture)**: CPU가 이해할 수 있는 명령어 집합
- **CISC(Complex Instruction Set Computer)**:
  - 예: x86 아키텍처
  - 복잡하고 다양한 명령어
  - 가변 길이 명령어
  - 다양한 주소 지정 방식
  - 명령어 실행에 여러 클럭 필요
  - 파이프라이닝 구현이 어려움
- **RISC(Reduced Instruction Set Computer)**:
  - 예: ARM 아키텍처
  - 단순하고 적은 수의 명령어
  - 고정 길이 명령어
  - 제한된 주소 지정 방식
  - 대부분 1클럭에 명령어 실행 가능
  - 파이프라이닝에 최적화됨
  - 메모리 접근 명령어는 load, store로 제한
  - 범용 레지스터를 적극 활용
- **코드 특성**: 동일한 프로그램도 RISC는 어셈블리 코드가 길고, CISC는 상대적으로 짧음
