▎Выполнение заданий по проектированию мультиплексоров и логических вентилей

В этом проекте я реализовал ряд заданий, связанных с проектированием мультиплексоров и логических вентилей на языке Verilog. Все задания выполнены самостоятельно и охватывают различные подходы к реализации.

▎Задания

1. 02_mux_if: Мультиплексор 4:1 с использованием оператора if.

   • В этом задании реализован мультиплексор, который выбирает один из четырех входов в зависимости от управляющих сигналов.

2. 03_mux_case: Мультиплексор 4:1 с использованием оператора case.

   • Здесь использован оператор case для выбора входа на основе управляющих сигналов.

3. 04_mux_index: Мультиплексор 4:1 с использованием индекса массива.

   • В этом решении применен массив для хранения входных данных, и выбор нужного входа осуществляется с помощью индекса.

4. 05_mux_gates: Мультиплексор 4:1, реализованный с использованием логических операторов &, | и ~.

   • Код написан без условных операторов, только с помощью базовых логических операций.

5. 06_mux_2n_using_muxes_n: Мультиплексор 4:1, созданный с использованием трех экземпляров мультиплексора 2:1.

   • В данном задании комбинируются несколько 2:1 мультиплексоров для создания более сложного 4:1 мультиплексора.

6. 07_mux_using_narrow_data_muxes: Мультиплексор 4:1 с шириной шины 4 бита, использующий два экземпляра 2-битного мультиплексора 4:1.

   • Здесь я использовал мультиплексоры с меньшей шириной для создания более широкого мультиплексора.

7. 08_not_gate_using_mux: Логический вентиль НЕ (NOT), реализованный с использованием мультиплексора и констант 0 и 1.

   • В этом задании мультиплексор используется для инверсии входного сигнала.

8. 09_and_gate_using_mux: Логический вентиль И (AND), созданный с использованием мультиплексора и констант 0 и 1.

   • Мультиплексор настроен так, чтобы выдавать 1 только при наличии двух входов, равных 1.

9. 10_or_gate_using_mux: Логический вентиль ИЛИ (OR), реализованный с использованием мультиплексора и констант 0 и 1.

   • В этом варианте мультиплексор выдает 1, если хотя бы один из входов равен 1.

10. 11_xor_gate_using_mux: Логический вентиль исключающее ИЛИ (XOR), созданный с использованием мультиплексора и констант 0 и 1.

    • Этот вентиль реализован так, чтобы выдавать 1, когда входы различны.

▎Заключение

Все задания демонстрируют различные методы проектирования цифровых схем и моё умение создавать мультиплексоры и логические вентили.

Задания взяты из Школы Синтеза Цифровых Схем: Школа Синтеза Цифровых Схем (https://engineer.yadro.com/chip-design-school/).