Fitter report for First
Fri Nov 24 10:09:48 2023
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. All Package Pins
 10. I/O Standard
 11. Dedicated Inputs I/O
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB External Interconnect
 19. LAB Macrocells
 20. Logic Cell Interconnection
 21. Fitter Device Options
 22. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Fitter Summary                                                              ;
+---------------------------+-------------------------------------------------+
; Fitter Status             ; Successful - Fri Nov 24 10:09:48 2023           ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name             ; First                                           ;
; Top-level Entity Name     ; TestBedt                                        ;
; Family                    ; MAX7000S                                        ;
; Device                    ; EPM7128SLC84-15                                 ;
; Timing Models             ; Final                                           ;
; Total macrocells          ; 73 / 128 ( 57 % )                               ;
; Total pins                ; 65 / 68 ( 96 % )                                ;
+---------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                              ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Option                                                                     ; Setting         ; Default Value ;
+----------------------------------------------------------------------------+-----------------+---------------+
; Device                                                                     ; EPM7128SLC84-15 ;               ;
; Fitter Effort                                                              ; Standard Fit    ; Auto Fit      ;
; Use smart compilation                                                      ; Off             ; Off           ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On              ; On            ;
; Enable compact report table                                                ; Off             ; Off           ;
; Optimize Multi-Corner Timing                                               ; Off             ; Off           ;
; Optimize Timing for ECOs                                                   ; Off             ; Off           ;
; Regenerate full fit report during ECO compiles                             ; Off             ; Off           ;
; Optimize IOC Register Placement for Timing                                 ; Normal          ; Normal        ;
; Fitter Initial Placement Seed                                              ; 1               ; 1             ;
; Slow Slew Rate                                                             ; Off             ; Off           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off             ; Off           ;
+----------------------------------------------------------------------------+-----------------+---------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Andrew/Desktop/System CD Updates/data/duodyne/GitHub/EPM7128S-Dev-Board/test-programs/First/First/output_files/First.pin.


+--------------------------------------------------+
; Fitter Resource Usage Summary                    ;
+------------------------------+-------------------+
; Resource                     ; Usage             ;
+------------------------------+-------------------+
; Logic cells                  ; 73 / 128 ( 57 % ) ;
; Registers                    ; 36 / 128 ( 28 % ) ;
; Number of pterms used        ; 150               ;
; I/O pins                     ; 65 / 68 ( 96 % )  ;
;     -- Clock pins            ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins  ; 0 / 2 ( 0 % )     ;
;                              ;                   ;
; Global signals               ; 1                 ;
; Shareable expanders          ; 0 / 128 ( 0 % )   ;
; Parallel expanders           ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit        ; 73 / 128 ( 57 % ) ;
; Maximum fan-out              ; 10                ;
; Highest non-global fan-out   ; 10                ;
; Total fan-out                ; 272               ;
; Average fan-out              ; 1.97              ;
+------------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                       ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Clock      ; 83    ; --       ; --  ; 5                     ; 0                  ; yes    ; no             ; TTL          ; User                 ;
; Switch_1_0 ; 4     ; --       ; 1   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_1_1 ; 5     ; --       ; 1   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_1_2 ; 6     ; --       ; 1   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_1_3 ; 8     ; --       ; 1   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_1_4 ; 9     ; --       ; 1   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_1_5 ; 10    ; --       ; 1   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_1_6 ; 11    ; --       ; 1   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_1_7 ; 12    ; --       ; 1   ; 3                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_0 ; 34    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_1 ; 33    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_2 ; 35    ; --       ; 4   ; 2                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_3 ; 37    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_4 ; 36    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_5 ; 39    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_6 ; 40    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
; Switch_2_7 ; 41    ; --       ; 4   ; 1                     ; 0                  ; no     ; no             ; TTL          ; User                 ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                   ;
+-----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+
; 100KHz    ; 64    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CK        ; 65    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CKDiv16   ; 70    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CKDiv2    ; 67    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CKDiv4    ; 68    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; CKDiv8    ; 69    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_0  ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_1  ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_10 ; 60    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_11 ; 58    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_12 ; 57    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_13 ; 56    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_14 ; 55    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_15 ; 54    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_16 ; 15    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_17 ; 16    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_18 ; 17    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_19 ; 18    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_2  ; 46    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_20 ; 20    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_21 ; 21    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_22 ; 22    ; --       ; 2   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_23 ; 74    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_24 ; 24    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_25 ; 25    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_26 ; 27    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_27 ; 28    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_28 ; 29    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_29 ; 30    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_3  ; 48    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_30 ; 31    ; --       ; 3   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_31 ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_32 ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_33 ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_34 ; 80    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_35 ; 81    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_36 ; 79    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_37 ; 73    ; --       ; 8   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_4  ; 49    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_5  ; 50    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_6  ; 51    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_7  ; 52    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_8  ; 63    ; --       ; 7   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
; Output_9  ; 61    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; 10 pF ; -                    ; -                   ;
+-----------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; Switch_1_0     ; input  ; TTL          ;         ; Y               ;
; 5        ; 4          ; --       ; Switch_1_1     ; input  ; TTL          ;         ; Y               ;
; 6        ; 5          ; --       ; Switch_1_2     ; input  ; TTL          ;         ; Y               ;
; 7        ; 6          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 8        ; 7          ; --       ; Switch_1_3     ; input  ; TTL          ;         ; Y               ;
; 9        ; 8          ; --       ; Switch_1_4     ; input  ; TTL          ;         ; Y               ;
; 10       ; 9          ; --       ; Switch_1_5     ; input  ; TTL          ;         ; Y               ;
; 11       ; 10         ; --       ; Switch_1_6     ; input  ; TTL          ;         ; Y               ;
; 12       ; 11         ; --       ; Switch_1_7     ; input  ; TTL          ;         ; Y               ;
; 13       ; 12         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 14       ; 13         ; --       ; TDI            ; input  ; TTL          ;         ; Y               ;
; 15       ; 14         ; --       ; Output_16      ; output ; TTL          ;         ; Y               ;
; 16       ; 15         ; --       ; Output_17      ; output ; TTL          ;         ; Y               ;
; 17       ; 16         ; --       ; Output_18      ; output ; TTL          ;         ; Y               ;
; 18       ; 17         ; --       ; Output_19      ; output ; TTL          ;         ; Y               ;
; 19       ; 18         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 20       ; 19         ; --       ; Output_20      ; output ; TTL          ;         ; Y               ;
; 21       ; 20         ; --       ; Output_21      ; output ; TTL          ;         ; Y               ;
; 22       ; 21         ; --       ; Output_22      ; output ; TTL          ;         ; Y               ;
; 23       ; 22         ; --       ; TMS            ; input  ; TTL          ;         ; Y               ;
; 24       ; 23         ; --       ; Output_24      ; output ; TTL          ;         ; Y               ;
; 25       ; 24         ; --       ; Output_25      ; output ; TTL          ;         ; Y               ;
; 26       ; 25         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 27       ; 26         ; --       ; Output_26      ; output ; TTL          ;         ; Y               ;
; 28       ; 27         ; --       ; Output_27      ; output ; TTL          ;         ; Y               ;
; 29       ; 28         ; --       ; Output_28      ; output ; TTL          ;         ; Y               ;
; 30       ; 29         ; --       ; Output_29      ; output ; TTL          ;         ; Y               ;
; 31       ; 30         ; --       ; Output_30      ; output ; TTL          ;         ; Y               ;
; 32       ; 31         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 33       ; 32         ; --       ; Switch_2_1     ; input  ; TTL          ;         ; Y               ;
; 34       ; 33         ; --       ; Switch_2_0     ; input  ; TTL          ;         ; Y               ;
; 35       ; 34         ; --       ; Switch_2_2     ; input  ; TTL          ;         ; Y               ;
; 36       ; 35         ; --       ; Switch_2_4     ; input  ; TTL          ;         ; Y               ;
; 37       ; 36         ; --       ; Switch_2_3     ; input  ; TTL          ;         ; Y               ;
; 38       ; 37         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 39       ; 38         ; --       ; Switch_2_5     ; input  ; TTL          ;         ; Y               ;
; 40       ; 39         ; --       ; Switch_2_6     ; input  ; TTL          ;         ; Y               ;
; 41       ; 40         ; --       ; Switch_2_7     ; input  ; TTL          ;         ; Y               ;
; 42       ; 41         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 43       ; 42         ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 44       ; 43         ; --       ; Output_0       ; output ; TTL          ;         ; Y               ;
; 45       ; 44         ; --       ; Output_1       ; output ; TTL          ;         ; Y               ;
; 46       ; 45         ; --       ; Output_2       ; output ; TTL          ;         ; Y               ;
; 47       ; 46         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 48       ; 47         ; --       ; Output_3       ; output ; TTL          ;         ; Y               ;
; 49       ; 48         ; --       ; Output_4       ; output ; TTL          ;         ; Y               ;
; 50       ; 49         ; --       ; Output_5       ; output ; TTL          ;         ; Y               ;
; 51       ; 50         ; --       ; Output_6       ; output ; TTL          ;         ; Y               ;
; 52       ; 51         ; --       ; Output_7       ; output ; TTL          ;         ; Y               ;
; 53       ; 52         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 54       ; 53         ; --       ; Output_15      ; output ; TTL          ;         ; Y               ;
; 55       ; 54         ; --       ; Output_14      ; output ; TTL          ;         ; Y               ;
; 56       ; 55         ; --       ; Output_13      ; output ; TTL          ;         ; Y               ;
; 57       ; 56         ; --       ; Output_12      ; output ; TTL          ;         ; Y               ;
; 58       ; 57         ; --       ; Output_11      ; output ; TTL          ;         ; Y               ;
; 59       ; 58         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 60       ; 59         ; --       ; Output_10      ; output ; TTL          ;         ; Y               ;
; 61       ; 60         ; --       ; Output_9       ; output ; TTL          ;         ; Y               ;
; 62       ; 61         ; --       ; TCK            ; input  ; TTL          ;         ; Y               ;
; 63       ; 62         ; --       ; Output_8       ; output ; TTL          ;         ; Y               ;
; 64       ; 63         ; --       ; 100KHz         ; output ; TTL          ;         ; Y               ;
; 65       ; 64         ; --       ; CK             ; output ; TTL          ;         ; Y               ;
; 66       ; 65         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 67       ; 66         ; --       ; CKDiv2         ; output ; TTL          ;         ; Y               ;
; 68       ; 67         ; --       ; CKDiv4         ; output ; TTL          ;         ; Y               ;
; 69       ; 68         ; --       ; CKDiv8         ; output ; TTL          ;         ; Y               ;
; 70       ; 69         ; --       ; CKDiv16        ; output ; TTL          ;         ; Y               ;
; 71       ; 70         ; --       ; TDO            ; output ; TTL          ;         ; Y               ;
; 72       ; 71         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 73       ; 72         ; --       ; Output_37      ; output ; TTL          ;         ; Y               ;
; 74       ; 73         ; --       ; Output_23      ; output ; TTL          ;         ; Y               ;
; 75       ; 74         ; --       ; Output_31      ; output ; TTL          ;         ; Y               ;
; 76       ; 75         ; --       ; Output_32      ; output ; TTL          ;         ; Y               ;
; 77       ; 76         ; --       ; Output_33      ; output ; TTL          ;         ; Y               ;
; 78       ; 77         ; --       ; VCCIO          ; power  ;              ; 5.0V    ;                 ;
; 79       ; 78         ; --       ; Output_36      ; output ; TTL          ;         ; Y               ;
; 80       ; 79         ; --       ; Output_34      ; output ; TTL          ;         ; Y               ;
; 81       ; 80         ; --       ; Output_35      ; output ; TTL          ;         ; Y               ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; Clock          ; input  ; TTL          ;         ; Y               ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; I/O Standard                                                                                     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+---------------------------------------------------------------------+
; Dedicated Inputs I/O                                                ;
+-------+-------+-------+-------+--------------+------------+---------+
; Name  ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+-------+-------+-------+-------+--------------+------------+---------+
; Clock ; 83    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+-------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL  ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS ; 10 pF ; Not Available          ;
; TTL          ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                             ;
+----------------------------+------------+------+-----------------------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name               ; Library Name ;
+----------------------------+------------+------+-----------------------------------+--------------+
; |TestBedt                  ; 73         ; 65   ; |TestBedt                         ; work         ;
;    |74163:inst11|          ; 4          ; 0    ; |TestBedt|74163:inst11            ; work         ;
;       |p74163:sub|         ; 4          ; 0    ; |TestBedt|74163:inst11|p74163:sub ; work         ;
;    |74163:inst1|           ; 4          ; 0    ; |TestBedt|74163:inst1             ; work         ;
;       |p74163:sub|         ; 4          ; 0    ; |TestBedt|74163:inst1|p74163:sub  ; work         ;
;    |74163:inst20|          ; 4          ; 0    ; |TestBedt|74163:inst20            ; work         ;
;       |p74163:sub|         ; 4          ; 0    ; |TestBedt|74163:inst20|p74163:sub ; work         ;
;    |74163:inst21|          ; 4          ; 0    ; |TestBedt|74163:inst21            ; work         ;
;       |p74163:sub|         ; 4          ; 0    ; |TestBedt|74163:inst21|p74163:sub ; work         ;
;    |74163:inst22|          ; 4          ; 0    ; |TestBedt|74163:inst22            ; work         ;
;       |p74163:sub|         ; 4          ; 0    ; |TestBedt|74163:inst22|p74163:sub ; work         ;
;    |74163:inst3|           ; 4          ; 0    ; |TestBedt|74163:inst3             ; work         ;
;       |p74163:sub|         ; 4          ; 0    ; |TestBedt|74163:inst3|p74163:sub  ; work         ;
;    |7447:inst23|           ; 7          ; 0    ; |TestBedt|7447:inst23             ; work         ;
;    |7447:inst27|           ; 7          ; 0    ; |TestBedt|7447:inst27             ; work         ;
;    |7490:inst25|           ; 4          ; 0    ; |TestBedt|7490:inst25             ; work         ;
;    |7490:inst5|            ; 4          ; 0    ; |TestBedt|7490:inst5              ; work         ;
;    |freqdiv:inst35|        ; 4          ; 0    ; |TestBedt|freqdiv:inst35          ; work         ;
+----------------------------+------------+------+-----------------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                   ;
+----------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                       ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------+----------+---------+--------------+--------+----------------------+------------------+
; 74163:inst11|p74163:sub|37 ; LC13     ; 8       ; Clock        ; no     ; --                   ; --               ;
; 74163:inst1|p74163:sub|37  ; LC99     ; 9       ; Clock        ; no     ; --                   ; --               ;
; 74163:inst20|p74163:sub|37 ; LC83     ; 6       ; Clock        ; no     ; --                   ; --               ;
; 74163:inst21|p74163:sub|37 ; LC6      ; 8       ; Clock        ; no     ; --                   ; --               ;
; 74163:inst22|p74163:sub|37 ; LC85     ; 9       ; Clock        ; no     ; --                   ; --               ;
; 74163:inst3|p74163:sub|37  ; LC98     ; 8       ; Clock        ; no     ; --                   ; --               ;
; 7490:inst25|7              ; LC34     ; 10      ; Clock        ; no     ; --                   ; --               ;
; 7490:inst5|19              ; LC44     ; 7       ; Clock        ; no     ; --                   ; --               ;
; 7490:inst5|7               ; LC89     ; 10      ; Clock        ; no     ; --                   ; --               ;
; Clock                      ; PIN_83   ; 5       ; Clock        ; yes    ; On                   ; --               ;
; freqdiv:inst35|21          ; LC104    ; 4       ; Clock enable ; no     ; --                   ; --               ;
; freqdiv:inst35|22          ; LC105    ; 3       ; Clock enable ; no     ; --                   ; --               ;
; freqdiv:inst35|23          ; LC107    ; 2       ; Clock enable ; no     ; --                   ; --               ;
; freqdiv:inst35|24          ; LC109    ; 5       ; Clock        ; no     ; --                   ; --               ;
+----------------------------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; Clock ; PIN_83   ; 5       ; On                   ; --               ;
+-------+----------+---------+----------------------+------------------+


+--------------------------------------+
; Non-Global High Fan-Out Signals      ;
+----------------------------+---------+
; Name                       ; Fan-Out ;
+----------------------------+---------+
; 7490:inst25|11             ; 10      ;
; 7490:inst25|7              ; 10      ;
; 7490:inst5|11              ; 10      ;
; 7490:inst5|7               ; 10      ;
; 74163:inst22|p74163:sub|37 ; 9       ;
; 74163:inst1|p74163:sub|37  ; 9       ;
; 7490:inst25|14             ; 8       ;
; 7490:inst5|14              ; 8       ;
; 74163:inst21|p74163:sub|37 ; 8       ;
; 74163:inst11|p74163:sub|37 ; 8       ;
; 74163:inst3|p74163:sub|37  ; 8       ;
; 7490:inst5|19              ; 7       ;
; 7490:inst25|19             ; 6       ;
; 74163:inst20|p74163:sub|37 ; 6       ;
; freqdiv:inst35|24          ; 5       ;
; 74163:inst20|p74163:sub|36 ; 4       ;
; 74163:inst20|p74163:sub|34 ; 4       ;
; 74163:inst22|p74163:sub|36 ; 4       ;
; 74163:inst22|p74163:sub|34 ; 4       ;
; 74163:inst21|p74163:sub|36 ; 4       ;
; 74163:inst21|p74163:sub|34 ; 4       ;
; 74163:inst11|p74163:sub|36 ; 4       ;
; 74163:inst11|p74163:sub|34 ; 4       ;
; 74163:inst3|p74163:sub|36  ; 4       ;
; 74163:inst3|p74163:sub|34  ; 4       ;
; 74163:inst1|p74163:sub|36  ; 4       ;
; 74163:inst1|p74163:sub|34  ; 4       ;
; freqdiv:inst35|21          ; 4       ;
; Switch_1_2                 ; 3       ;
; Switch_1_4                 ; 3       ;
; Switch_1_6                 ; 3       ;
; Switch_1_5                 ; 3       ;
; Switch_1_7                 ; 3       ;
; Switch_1_3                 ; 3       ;
; 74163:inst20|p74163:sub|35 ; 3       ;
; 74163:inst22|p74163:sub|35 ; 3       ;
; 74163:inst21|p74163:sub|35 ; 3       ;
; 74163:inst11|p74163:sub|35 ; 3       ;
; 74163:inst3|p74163:sub|35  ; 3       ;
; 74163:inst1|p74163:sub|35  ; 3       ;
; freqdiv:inst35|22          ; 3       ;
; Switch_2_0                 ; 2       ;
; Switch_1_0                 ; 2       ;
; Switch_1_1                 ; 2       ;
; Switch_2_2                 ; 2       ;
; Switch_2_1                 ; 2       ;
; freqdiv:inst35|23          ; 2       ;
; Switch_2_5                 ; 1       ;
; Switch_2_7                 ; 1       ;
; Switch_2_6                 ; 1       ;
; Switch_2_4                 ; 1       ;
; Switch_2_3                 ; 1       ;
; ~VCC~3                     ; 1       ;
; ~VCC~2                     ; 1       ;
; ~VCC~1                     ; 1       ;
; ~VCC~0                     ; 1       ;
; 7447:inst27|82~6           ; 1       ;
; 7447:inst27|84~7           ; 1       ;
; 7447:inst27|87~2           ; 1       ;
; 7447:inst27|86~5           ; 1       ;
; 7447:inst27|81~3           ; 1       ;
; 7447:inst27|83~2           ; 1       ;
; 7447:inst27|85~1           ; 1       ;
; 7447:inst23|82~6           ; 1       ;
; 7447:inst23|81~3           ; 1       ;
; 7447:inst23|87~2           ; 1       ;
; 7447:inst23|86~5           ; 1       ;
; 7447:inst23|83~2           ; 1       ;
; 7447:inst23|84~7           ; 1       ;
; 7447:inst23|85~1           ; 1       ;
; Clock~4                    ; 1       ;
; inst~2                     ; 1       ;
; NAND2_1~3                  ; 1       ;
; Switch_1_0~1               ; 1       ;
; Switch_1_5~1               ; 1       ;
; Switch_1_7~1               ; 1       ;
; Switch_1_6~1               ; 1       ;
; Switch_1_4~1               ; 1       ;
; Switch_1_3~1               ; 1       ;
; Switch_1_2~1               ; 1       ;
; Switch_1_1~1               ; 1       ;
; Switch_2_0~1               ; 1       ;
; Switch_2_5~1               ; 1       ;
; Switch_2_7~1               ; 1       ;
; Switch_2_6~1               ; 1       ;
; Switch_2_4~1               ; 1       ;
; Switch_2_3~1               ; 1       ;
; Switch_2_2~1               ; 1       ;
; Switch_2_1~1               ; 1       ;
+----------------------------+---------+


+-------------------------------------------------+
; Other Routing Usage Summary                     ;
+-----------------------------+-------------------+
; Other Routing Resource Type ; Usage             ;
+-----------------------------+-------------------+
; Output enables              ; 0 / 6 ( 0 % )     ;
; PIA buffers                 ; 80 / 288 ( 28 % ) ;
; PIAs                        ; 80 / 288 ( 28 % ) ;
+-----------------------------+-------------------+


+-----------------------------------------------------------------------------+
; LAB External Interconnect                                                   ;
+-----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 10.00) ; Number of LABs  (Total = 7) ;
+-----------------------------------------------+-----------------------------+
; 0 - 1                                         ; 1                           ;
; 2 - 3                                         ; 0                           ;
; 4 - 5                                         ; 2                           ;
; 6 - 7                                         ; 0                           ;
; 8 - 9                                         ; 2                           ;
; 10 - 11                                       ; 0                           ;
; 12 - 13                                       ; 0                           ;
; 14 - 15                                       ; 0                           ;
; 16 - 17                                       ; 1                           ;
; 18 - 19                                       ; 1                           ;
; 20 - 21                                       ; 1                           ;
+-----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 9.13) ; Number of LABs  (Total = 7) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 1                           ;
; 1                                      ; 0                           ;
; 2                                      ; 0                           ;
; 3                                      ; 0                           ;
; 4                                      ; 0                           ;
; 5                                      ; 0                           ;
; 6                                      ; 0                           ;
; 7                                      ; 0                           ;
; 8                                      ; 3                           ;
; 9                                      ; 0                           ;
; 10                                     ; 1                           ;
; 11                                     ; 1                           ;
; 12                                     ; 0                           ;
; 13                                     ; 0                           ;
; 14                                     ; 2                           ;
+----------------------------------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection                                                                                                                                                                                                                                                                                                                                                                                ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input                                                                                                                                      ; Output                                                                                                                                                                                                                                    ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;  A  ; LC15       ; 74163:inst21|p74163:sub|35, 74163:inst21|p74163:sub|34, 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37, 74163:inst11|p74163:sub|37 ; 74163:inst21|p74163:sub|35, 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37                                                                                                                                                        ;
;  A  ; LC7        ; 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37, 74163:inst22|p74163:sub|34, 74163:inst21|p74163:sub|37                             ; 74163:inst22|p74163:sub|34, 74163:inst22|p74163:sub|35, 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37                                                                                                                            ;
;  A  ; LC6        ; 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37, 74163:inst21|p74163:sub|34, 74163:inst21|p74163:sub|35, 74163:inst11|p74163:sub|37 ; 74163:inst21|p74163:sub|34, 74163:inst21|p74163:sub|35, 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37, 74163:inst22|p74163:sub|34, 74163:inst22|p74163:sub|35, 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37            ;
;  A  ; LC16       ; 74163:inst21|p74163:sub|35, 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|34, 74163:inst21|p74163:sub|37, 74163:inst11|p74163:sub|37 ; 74163:inst21|p74163:sub|34, 74163:inst21|p74163:sub|35, 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37                                                                                                                            ;
;  A  ; LC10       ; 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37, 74163:inst11|p74163:sub|34, 74163:inst3|p74163:sub|37                              ; 74163:inst11|p74163:sub|34, 74163:inst11|p74163:sub|35, 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37                                                                                                                            ;
;  A  ; LC11       ; 74163:inst11|p74163:sub|35, 74163:inst11|p74163:sub|34, 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37, 74163:inst3|p74163:sub|37  ; 74163:inst11|p74163:sub|35, 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37                                                                                                                                                        ;
;  A  ; LC12       ; 74163:inst11|p74163:sub|35, 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|34, 74163:inst11|p74163:sub|37, 74163:inst3|p74163:sub|37  ; 74163:inst11|p74163:sub|34, 74163:inst11|p74163:sub|35, 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37                                                                                                                            ;
;  A  ; LC13       ; 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37, 74163:inst11|p74163:sub|34, 74163:inst11|p74163:sub|35, 74163:inst3|p74163:sub|37  ; 74163:inst11|p74163:sub|34, 74163:inst11|p74163:sub|35, 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37, 74163:inst21|p74163:sub|34, 74163:inst21|p74163:sub|35, 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37            ;
;  A  ; LC14       ; 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37, 74163:inst21|p74163:sub|34, 74163:inst11|p74163:sub|37                             ; 74163:inst21|p74163:sub|34, 74163:inst21|p74163:sub|35, 74163:inst21|p74163:sub|36, 74163:inst21|p74163:sub|37                                                                                                                            ;
;  A  ; LC4        ; 74163:inst20|p74163:sub|35, 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|34, 74163:inst20|p74163:sub|37, 74163:inst22|p74163:sub|37 ; 74163:inst20|p74163:sub|34, 74163:inst20|p74163:sub|35, 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37                                                                                                                            ;
;  A  ; LC3        ; 74163:inst20|p74163:sub|35, 74163:inst20|p74163:sub|34, 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37, 74163:inst22|p74163:sub|37 ; 74163:inst20|p74163:sub|35, 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37                                                                                                                                                        ;
;  A  ; LC8        ; 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37, 74163:inst20|p74163:sub|34, 74163:inst22|p74163:sub|37                             ; 74163:inst20|p74163:sub|34, 74163:inst20|p74163:sub|35, 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37                                                                                                                            ;
;  A  ; LC2        ; 74163:inst22|p74163:sub|35, 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|34, 74163:inst22|p74163:sub|37, 74163:inst21|p74163:sub|37 ; 74163:inst22|p74163:sub|34, 74163:inst22|p74163:sub|35, 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37                                                                                                                            ;
;  A  ; LC1        ; 74163:inst22|p74163:sub|35, 74163:inst22|p74163:sub|34, 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37, 74163:inst21|p74163:sub|37 ; 74163:inst22|p74163:sub|35, 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37                                                                                                                                                        ;
;  B  ; LC24       ; 7490:inst25|7, 7490:inst25|11, 7490:inst25|14                                                                                              ; Output_19                                                                                                                                                                                                                                 ;
;  B  ; LC27       ; 7490:inst25|7, 7490:inst25|14, 7490:inst25|11, 7490:inst25|19                                                                              ; Output_17                                                                                                                                                                                                                                 ;
;  B  ; LC25       ; 7490:inst25|19, 7490:inst25|14, 7490:inst25|7, 7490:inst25|11                                                                              ; Output_18                                                                                                                                                                                                                                 ;
;  B  ; LC32       ; 7490:inst25|11, 7490:inst25|7                                                                                                              ; 7490:inst25|19, 7447:inst27|85~1, 7447:inst27|83~2, 7447:inst27|81~3, 7447:inst27|86~5, 7447:inst27|87~2, 7447:inst27|84~7, 7447:inst27|82~6                                                                                              ;
;  B  ; LC26       ; 7490:inst25|11, 7490:inst25|14, 7490:inst25|7                                                                                              ; 7490:inst25|11, 7447:inst27|83~2, 7447:inst27|81~3, 7447:inst27|86~5, 7447:inst27|87~2, 7447:inst27|82~6                                                                                                                                  ;
;  B  ; LC20       ; 7490:inst25|11, 7490:inst25|19, 7490:inst25|7                                                                                              ; 7490:inst25|14, 7490:inst25|19, 7490:inst25|11, 7447:inst27|85~1, 7447:inst27|83~2, 7447:inst27|81~3, 7447:inst27|86~5, 7447:inst27|87~2, 7447:inst27|84~7, 7447:inst27|82~6                                                              ;
;  B  ; LC21       ; 7490:inst25|11, 7490:inst25|14, 7490:inst25|7                                                                                              ; Output_20                                                                                                                                                                                                                                 ;
;  B  ; LC29       ; 7490:inst25|7, 7490:inst25|14, 7490:inst25|11, 7490:inst25|19                                                                              ; Output_16                                                                                                                                                                                                                                 ;
;  B  ; LC19       ; 7490:inst25|11, 7490:inst25|7, 7490:inst25|14, 7490:inst25|19                                                                              ; Output_21                                                                                                                                                                                                                                 ;
;  B  ; LC17       ; 7490:inst25|14, 7490:inst25|11, 7490:inst25|19, 7490:inst25|7                                                                              ; Output_22                                                                                                                                                                                                                                 ;
;  C  ; LC35       ; 7490:inst5|14, 7490:inst5|11, 7490:inst5|19, 7490:inst5|7                                                                                  ; Output_30                                                                                                                                                                                                                                 ;
;  C  ; LC37       ; 7490:inst5|11, 7490:inst5|7, 7490:inst5|14, 7490:inst5|19                                                                                  ; Output_29                                                                                                                                                                                                                                 ;
;  C  ; LC43       ; 7490:inst5|19, 7490:inst5|14, 7490:inst5|7, 7490:inst5|11                                                                                  ; Output_26                                                                                                                                                                                                                                 ;
;  C  ; LC40       ; 7490:inst5|7, 7490:inst5|11, 7490:inst5|14                                                                                                 ; Output_27                                                                                                                                                                                                                                 ;
;  C  ; LC34       ; 7490:inst5|19                                                                                                                              ; 7490:inst25|14, 7490:inst25|19, 7490:inst25|11, 7447:inst27|85~1, 7447:inst27|83~2, 7447:inst27|81~3, 7447:inst27|86~5, 7447:inst27|87~2, 7447:inst27|84~7, 7447:inst27|82~6                                                              ;
;  C  ; LC38       ; 7490:inst5|11, 7490:inst5|14, 7490:inst5|7                                                                                                 ; Output_28                                                                                                                                                                                                                                 ;
;  C  ; LC44       ; 7490:inst5|11, 7490:inst5|14, 7490:inst5|7                                                                                                 ; 7490:inst5|11, 7490:inst25|7, 7447:inst23|83~2, 7447:inst23|86~5, 7447:inst23|87~2, 7447:inst23|81~3, 7447:inst23|82~6                                                                                                                    ;
;  C  ; LC42       ; 7490:inst5|11, 7490:inst5|7                                                                                                                ; 7490:inst5|19, 7447:inst23|85~1, 7447:inst23|84~7, 7447:inst23|83~2, 7447:inst23|86~5, 7447:inst23|87~2, 7447:inst23|81~3, 7447:inst23|82~6                                                                                               ;
;  C  ; LC41       ; 7490:inst5|11, 7490:inst5|19, 7490:inst5|7                                                                                                 ; 7490:inst5|11, 7490:inst5|14, 7490:inst5|19, 7447:inst23|85~1, 7447:inst23|84~7, 7447:inst23|83~2, 7447:inst23|86~5, 7447:inst23|87~2, 7447:inst23|81~3, 7447:inst23|82~6                                                                 ;
;  C  ; LC46       ; 7490:inst5|7, 7490:inst5|14, 7490:inst5|11, 7490:inst5|19                                                                                  ; Output_24                                                                                                                                                                                                                                 ;
;  C  ; LC45       ; 7490:inst5|11, 7490:inst5|7, 7490:inst5|14, 7490:inst5|19                                                                                  ; Output_25                                                                                                                                                                                                                                 ;
;  E  ; LC67       ; Switch_2_1                                                                                                                                 ; Output_1                                                                                                                                                                                                                                  ;
;  E  ; LC69       ; Switch_2_2                                                                                                                                 ; Output_2                                                                                                                                                                                                                                  ;
;  E  ; LC72       ; Switch_2_3                                                                                                                                 ; Output_3                                                                                                                                                                                                                                  ;
;  E  ; LC73       ; Switch_2_4                                                                                                                                 ; Output_4                                                                                                                                                                                                                                  ;
;  E  ; LC77       ; Switch_2_6                                                                                                                                 ; Output_6                                                                                                                                                                                                                                  ;
;  E  ; LC80       ; Switch_2_7                                                                                                                                 ; Output_7                                                                                                                                                                                                                                  ;
;  E  ; LC75       ; Switch_2_5                                                                                                                                 ; Output_5                                                                                                                                                                                                                                  ;
;  E  ; LC65       ; Switch_2_0                                                                                                                                 ; Output_0                                                                                                                                                                                                                                  ;
;  F  ; LC89       ; 74163:inst20|p74163:sub|37                                                                                                                 ; 7490:inst5|11, 7490:inst5|14, 7490:inst5|19, 7447:inst23|85~1, 7447:inst23|84~7, 7447:inst23|83~2, 7447:inst23|86~5, 7447:inst23|87~2, 7447:inst23|81~3, 7447:inst23|82~6                                                                 ;
;  F  ; LC83       ; 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37, 74163:inst20|p74163:sub|34, 74163:inst20|p74163:sub|35, 74163:inst22|p74163:sub|37 ; 74163:inst20|p74163:sub|34, 74163:inst20|p74163:sub|35, 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37, Output_15, 7490:inst5|7                                                                                                   ;
;  F  ; LC86       ;                                                                                                                                            ; Output_13                                                                                                                                                                                                                                 ;
;  F  ; LC94       ; Switch_2_1, Switch_2_2, Switch_1_3, Switch_1_1, Switch_1_0, Switch_2_0, Switch_1_7, Switch_1_5, Switch_1_6, Switch_1_4, Switch_1_2         ; Output_9                                                                                                                                                                                                                                  ;
;  F  ; LC85       ; 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37, 74163:inst22|p74163:sub|34, 74163:inst22|p74163:sub|35, 74163:inst21|p74163:sub|37 ; 74163:inst22|p74163:sub|34, 74163:inst22|p74163:sub|35, 74163:inst22|p74163:sub|36, 74163:inst22|p74163:sub|37, Output_14, 74163:inst20|p74163:sub|34, 74163:inst20|p74163:sub|35, 74163:inst20|p74163:sub|36, 74163:inst20|p74163:sub|37 ;
;  F  ; LC93       ;                                                                                                                                            ; Output_10                                                                                                                                                                                                                                 ;
;  F  ; LC91       ;                                                                                                                                            ; Output_11                                                                                                                                                                                                                                 ;
;  F  ; LC88       ;                                                                                                                                            ; Output_12                                                                                                                                                                                                                                 ;
;  G  ; LC97       ; Switch_1_3, Switch_1_7, Switch_1_5, Switch_1_6, Switch_1_4, Switch_1_2                                                                     ; Output_8                                                                                                                                                                                                                                  ;
;  G  ; LC105      ; Clock, freqdiv:inst35|21                                                                                                                   ; CKDiv4, freqdiv:inst35|23, freqdiv:inst35|24                                                                                                                                                                                              ;
;  G  ; LC102      ; 74163:inst3|p74163:sub|35, 74163:inst3|p74163:sub|34, 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37, 74163:inst1|p74163:sub|37      ; 74163:inst3|p74163:sub|35, 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37                                                                                                                                                           ;
;  G  ; LC99       ; 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37, 74163:inst1|p74163:sub|34, 74163:inst1|p74163:sub|35, freqdiv:inst35|24              ; 74163:inst1|p74163:sub|34, 74163:inst1|p74163:sub|35, 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37, 100KHz, 74163:inst3|p74163:sub|34, 74163:inst3|p74163:sub|35, 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37            ;
;  G  ; LC107      ; Clock, freqdiv:inst35|22, freqdiv:inst35|21                                                                                                ; CKDiv8, freqdiv:inst35|24                                                                                                                                                                                                                 ;
;  G  ; LC111      ; 74163:inst1|p74163:sub|35, 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|34, 74163:inst1|p74163:sub|37, freqdiv:inst35|24              ; 74163:inst1|p74163:sub|34, 74163:inst1|p74163:sub|35, 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37                                                                                                                                ;
;  G  ; LC109      ; Clock, freqdiv:inst35|23, freqdiv:inst35|22, freqdiv:inst35|21                                                                             ; CKDiv16, 74163:inst1|p74163:sub|34, 74163:inst1|p74163:sub|35, 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37                                                                                                                       ;
;  G  ; LC103      ; 74163:inst3|p74163:sub|35, 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|34, 74163:inst3|p74163:sub|37, 74163:inst1|p74163:sub|37      ; 74163:inst3|p74163:sub|34, 74163:inst3|p74163:sub|35, 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37                                                                                                                                ;
;  G  ; LC106      ; 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37, 74163:inst1|p74163:sub|34, freqdiv:inst35|24                                         ; 74163:inst1|p74163:sub|34, 74163:inst1|p74163:sub|35, 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37                                                                                                                                ;
;  G  ; LC100      ; 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37, 74163:inst3|p74163:sub|34, 74163:inst1|p74163:sub|37                                 ; 74163:inst3|p74163:sub|34, 74163:inst3|p74163:sub|35, 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37                                                                                                                                ;
;  G  ; LC101      ; Clock                                                                                                                                      ; CK                                                                                                                                                                                                                                        ;
;  G  ; LC98       ; 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37, 74163:inst3|p74163:sub|34, 74163:inst3|p74163:sub|35, 74163:inst1|p74163:sub|37      ; 74163:inst3|p74163:sub|34, 74163:inst3|p74163:sub|35, 74163:inst3|p74163:sub|36, 74163:inst3|p74163:sub|37, 74163:inst11|p74163:sub|34, 74163:inst11|p74163:sub|35, 74163:inst11|p74163:sub|36, 74163:inst11|p74163:sub|37                ;
;  G  ; LC104      ; Clock                                                                                                                                      ; CKDiv2, freqdiv:inst35|22, freqdiv:inst35|23, freqdiv:inst35|24                                                                                                                                                                           ;
;  G  ; LC110      ; 74163:inst1|p74163:sub|35, 74163:inst1|p74163:sub|34, 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37, freqdiv:inst35|24              ; 74163:inst1|p74163:sub|35, 74163:inst1|p74163:sub|36, 74163:inst1|p74163:sub|37                                                                                                                                                           ;
;  H  ; LC117      ; Switch_1_1                                                                                                                                 ; Output_23                                                                                                                                                                                                                                 ;
;  H  ; LC115      ; Switch_1_0                                                                                                                                 ; Output_37                                                                                                                                                                                                                                 ;
;  H  ; LC125      ; Switch_1_5                                                                                                                                 ; Output_36                                                                                                                                                                                                                                 ;
;  H  ; LC128      ; Switch_1_7                                                                                                                                 ; Output_35                                                                                                                                                                                                                                 ;
;  H  ; LC126      ; Switch_1_6                                                                                                                                 ; Output_34                                                                                                                                                                                                                                 ;
;  H  ; LC118      ; Switch_1_2                                                                                                                                 ; Output_31                                                                                                                                                                                                                                 ;
;  H  ; LC123      ; Switch_1_4                                                                                                                                 ; Output_33                                                                                                                                                                                                                                 ;
;  H  ; LC120      ; Switch_1_3                                                                                                                                 ; Output_32                                                                                                                                                                                                                                 ;
+-----+------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------+
; Fitter Device Options                                         ;
+----------------------------------------------+----------------+
; Option                                       ; Setting        ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off            ;
; Enable device-wide reset (DEV_CLRn)          ; Off            ;
; Enable device-wide output enable (DEV_OE)    ; Off            ;
; Enable INIT_DONE output                      ; Off            ;
; Configuration scheme                         ; Passive Serial ;
; Security bit                                 ; Off            ;
; Base pin-out file on sameframe device        ; Off            ;
+----------------------------------------------+----------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EPM7128SLC84-15 for design "First"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TMS" is assigned to location or region, but does not exist in design
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 334 megabytes
    Info: Processing ended: Fri Nov 24 10:09:48 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


