+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; uart_inst                                                                                    ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_msb     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp_lsb     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_msb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp1_lsb    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_msb    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp_lsb    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_msb   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp1_lsb   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe10      ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|ws_dgrp                ; 13    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wraclr                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe8       ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rs_dgwp                ; 13    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|fifo_ram               ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p              ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst|dcfifo_mixed_widths_component|auto_generated                        ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst|ADC0_FIFO_inst                                                                     ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; adc0_inst                                                                                    ; 21    ; 8              ; 0            ; 8              ; 10     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
