Timing Analyzer report for ceg3156-lab1
Mon Jun 02 11:27:02 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ceg3156-lab1                                        ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX110DF27C7                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 192.34 MHz ; 192.34 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.199 ; -157.221           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.393 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -97.500                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.199 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.086     ; 5.111      ;
; -4.137 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 5.060      ;
; -4.105 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.523     ; 4.580      ;
; -4.091 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 5.389      ;
; -4.091 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 5.389      ;
; -4.050 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.954      ;
; -4.026 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.938      ;
; -3.964 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.887      ;
; -3.949 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 5.247      ;
; -3.897 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 5.195      ;
; -3.877 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.781      ;
; -3.847 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 5.145      ;
; -3.842 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.086     ; 4.754      ;
; -3.829 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 5.127      ;
; -3.828 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.732      ;
; -3.828 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 5.147      ;
; -3.799 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.520     ; 4.277      ;
; -3.788 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.694      ;
; -3.770 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.676      ;
; -3.766 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 5.096      ;
; -3.689 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.593      ;
; -3.687 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.985      ;
; -3.679 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.990      ;
; -3.669 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.086     ; 4.581      ;
; -3.664 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 4.983      ;
; -3.655 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.559      ;
; -3.653 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.951      ;
; -3.646 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.092     ; 4.552      ;
; -3.646 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.090     ; 4.554      ;
; -3.646 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.552      ;
; -3.638 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.936      ;
; -3.617 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.523      ;
; -3.610 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.523     ; 4.085      ;
; -3.602 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 4.932      ;
; -3.598 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.090     ; 4.506      ;
; -3.597 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.503      ;
; -3.589 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.887      ;
; -3.576 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.482      ;
; -3.554 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.460      ;
; -3.528 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.434      ;
; -3.516 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.420      ;
; -3.515 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.826      ;
; -3.506 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.516     ; 3.988      ;
; -3.486 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 4.805      ;
; -3.475 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.381      ;
; -3.471 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.321      ; 4.790      ;
; -3.465 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.369      ;
; -3.457 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.768      ;
; -3.453 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.516     ; 3.935      ;
; -3.424 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 4.754      ;
; -3.412 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.318      ;
; -3.409 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 4.728      ;
; -3.403 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.309      ;
; -3.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.692      ;
; -3.386 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.292      ;
; -3.366 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 4.685      ;
; -3.364 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.305      ; 4.667      ;
; -3.347 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 4.677      ;
; -3.340 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.249      ;
; -3.340 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.251      ;
; -3.337 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.648      ;
; -3.327 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.523     ; 3.802      ;
; -3.327 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.625      ;
; -3.325 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 4.644      ;
; -3.320 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.505     ; 3.813      ;
; -3.318 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.629      ;
; -3.317 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.106     ; 4.209      ;
; -3.317 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.223      ;
; -3.317 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 4.647      ;
; -3.307 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.321      ; 4.626      ;
; -3.304 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.095     ; 4.207      ;
; -3.293 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.604      ;
; -3.292 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.203      ;
; -3.292 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.094     ; 4.196      ;
; -3.286 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.192      ;
; -3.274 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.090     ; 4.182      ;
; -3.267 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 4.597      ;
; -3.260 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.571      ;
; -3.256 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 4.575      ;
; -3.247 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.321      ; 4.566      ;
; -3.245 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.556      ;
; -3.234 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.300      ; 4.532      ;
; -3.225 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.087     ; 4.136      ;
; -3.200 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 4.530      ;
; -3.200 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.513     ; 3.685      ;
; -3.195 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.506      ;
; -3.185 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.332      ; 4.515      ;
; -3.159 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.516     ; 3.641      ;
; -3.154 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.465      ;
; -3.151 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.057      ;
; -3.151 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.059      ;
; -3.147 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.513     ; 3.632      ;
; -3.147 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.505     ; 3.640      ;
; -3.144 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.050      ;
; -3.129 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.321      ; 4.448      ;
; -3.128 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.439      ;
; -3.123 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.106     ; 4.015      ;
; -3.120 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.305      ; 4.423      ;
; -3.115 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.313      ; 4.426      ;
; -3.115 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.092     ; 4.021      ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.394 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.399 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.674      ;
; 0.431 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.707      ;
; 0.431 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.706      ;
; 0.444 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.719      ;
; 0.446 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 0.721      ;
; 0.576 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.851      ;
; 0.589 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.865      ;
; 0.590 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.866      ;
; 0.642 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.918      ;
; 0.651 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.926      ;
; 0.656 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.932      ;
; 0.662 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.938      ;
; 0.662 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.938      ;
; 0.662 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.937      ;
; 0.664 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.940      ;
; 0.664 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 0.940      ;
; 0.664 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 0.939      ;
; 0.670 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.945      ;
; 0.719 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.107      ; 1.012      ;
; 0.730 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.006      ;
; 0.750 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.523      ; 1.459      ;
; 0.750 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.031      ;
; 0.778 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.053      ;
; 0.782 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.087      ; 1.055      ;
; 0.785 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.060      ;
; 0.785 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.060      ;
; 0.785 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.523      ; 1.494      ;
; 0.800 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.073      ;
; 0.839 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.094      ; 1.119      ;
; 0.850 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.126      ;
; 0.884 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.159      ;
; 0.914 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.189      ;
; 0.917 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                                  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.190      ;
; 0.934 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 1.636      ;
; 0.937 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 1.639      ;
; 0.939 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.107      ; 1.232      ;
; 0.957 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.234      ;
; 0.958 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.233      ;
; 0.963 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.238      ;
; 0.968 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.523      ; 1.677      ;
; 0.982 ; fpAdderDatapath:datapath|enARdFF_2:sign2_reg|int_q                                                       ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; -0.324     ; 0.844      ;
; 0.993 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.268      ;
; 0.999 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.274      ;
; 1.003 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.278      ;
; 1.008 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.283      ;
; 1.014 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 1.716      ;
; 1.017 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.518      ; 1.721      ;
; 1.018 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.293      ;
; 1.028 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.107      ; 1.321      ;
; 1.030 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.307      ;
; 1.039 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.316      ;
; 1.039 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.316      ;
; 1.039 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.316      ;
; 1.047 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.323      ;
; 1.050 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.327      ;
; 1.052 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.329      ;
; 1.053 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.330      ;
; 1.060 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.336      ;
; 1.060 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.523      ; 1.769      ;
; 1.076 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.352      ;
; 1.078 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; -0.325     ; 0.939      ;
; 1.092 ; fpAdderDatapath:datapath|enARdFF_2:sign2_reg|int_q                                                       ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.362      ;
; 1.112 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.378      ;
; 1.121 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.397      ;
; 1.131 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.107      ; 1.424      ;
; 1.132 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.133 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.408      ;
; 1.152 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.516      ; 1.854      ;
; 1.158 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.091      ; 1.435      ;
; 1.162 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.437      ;
; 1.163 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.498      ; 1.847      ;
; 1.167 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.442      ;
; 1.167 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.106      ; 1.459      ;
; 1.168 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.089      ; 1.443      ;
; 1.173 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.435      ;
; 1.173 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.435      ;
; 1.174 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.076      ; 1.436      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 209.16 MHz ; 209.16 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.781 ; -139.519          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.345 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -97.500                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.781 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.705      ;
; -3.703 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.636      ;
; -3.661 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.933      ;
; -3.654 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.568      ;
; -3.625 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.477     ; 4.147      ;
; -3.623 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.895      ;
; -3.594 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.518      ;
; -3.516 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.066     ; 4.449      ;
; -3.498 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.770      ;
; -3.486 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.758      ;
; -3.467 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.381      ;
; -3.449 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.363      ;
; -3.443 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 4.367      ;
; -3.441 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.713      ;
; -3.409 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.701      ;
; -3.403 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.675      ;
; -3.353 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.269      ;
; -3.333 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.475     ; 3.857      ;
; -3.331 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.632      ;
; -3.321 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.237      ;
; -3.311 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.225      ;
; -3.282 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.564      ;
; -3.278 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.550      ;
; -3.275 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.567      ;
; -3.266 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.538      ;
; -3.262 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.176      ;
; -3.256 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.075     ; 4.180      ;
; -3.249 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.521      ;
; -3.245 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.163      ;
; -3.207 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.083     ; 4.123      ;
; -3.206 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.124      ;
; -3.197 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.498      ;
; -3.190 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.106      ;
; -3.178 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.094      ;
; -3.174 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.090      ;
; -3.172 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.477     ; 3.694      ;
; -3.168 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.440      ;
; -3.156 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.072      ;
; -3.148 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.430      ;
; -3.136 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.052      ;
; -3.135 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.049      ;
; -3.134 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 4.050      ;
; -3.124 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.038      ;
; -3.116 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.466     ; 3.649      ;
; -3.104 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.396      ;
; -3.077 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.359      ;
; -3.076 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.466     ; 3.609      ;
; -3.071 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.293      ; 4.363      ;
; -3.042 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.334      ;
; -3.039 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.331      ;
; -3.029 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.301      ;
; -3.026 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.327      ;
; -3.022 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.938      ;
; -3.011 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.927      ;
; -2.999 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.915      ;
; -2.994 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.286      ;
; -2.980 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.896      ;
; -2.977 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.259      ;
; -2.966 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.278      ; 4.243      ;
; -2.964 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.477     ; 3.486      ;
; -2.964 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.265      ;
; -2.961 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.262      ;
; -2.954 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.459     ; 3.494      ;
; -2.953 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.873      ;
; -2.948 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.220      ;
; -2.948 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.862      ;
; -2.943 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.225      ;
; -2.941 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.233      ;
; -2.941 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.857      ;
; -2.939 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.221      ;
; -2.937 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.293      ; 4.229      ;
; -2.916 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.217      ;
; -2.915 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.827      ;
; -2.915 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.293      ; 4.207      ;
; -2.915 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.833      ;
; -2.915 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.197      ;
; -2.914 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.834      ;
; -2.912 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.194      ;
; -2.902 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.273      ; 4.174      ;
; -2.902 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.081     ; 3.820      ;
; -2.889 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.077     ; 3.811      ;
; -2.875 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.096     ; 3.778      ;
; -2.868 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.784      ;
; -2.867 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.149      ;
; -2.863 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.164      ;
; -2.837 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.302      ; 4.138      ;
; -2.824 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.464     ; 3.359      ;
; -2.814 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.096      ;
; -2.805 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.087      ;
; -2.792 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.710      ;
; -2.789 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.466     ; 3.322      ;
; -2.788 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.070      ;
; -2.785 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.456     ; 3.328      ;
; -2.785 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.456     ; 3.328      ;
; -2.784 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.464     ; 3.319      ;
; -2.772 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.054      ;
; -2.767 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.459     ; 3.307      ;
; -2.766 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.293      ; 4.058      ;
; -2.763 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.283      ; 4.045      ;
; -2.762 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.678      ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.345 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.346 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.597      ;
; 0.357 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.608      ;
; 0.387 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.638      ;
; 0.397 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.649      ;
; 0.402 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.653      ;
; 0.407 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.659      ;
; 0.527 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.779      ;
; 0.545 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.547 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.799      ;
; 0.588 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.840      ;
; 0.593 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.598 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.604 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.856      ;
; 0.605 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.857      ;
; 0.607 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.858      ;
; 0.609 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.860      ;
; 0.610 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.862      ;
; 0.611 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.863      ;
; 0.611 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.863      ;
; 0.663 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.477      ; 1.311      ;
; 0.664 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.916      ;
; 0.665 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.095      ; 0.931      ;
; 0.693 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.477      ; 1.341      ;
; 0.698 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.956      ;
; 0.709 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.715 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.966      ;
; 0.715 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 0.966      ;
; 0.731 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.077      ; 0.979      ;
; 0.745 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.995      ;
; 0.745 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.002      ;
; 0.768 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.020      ;
; 0.808 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.060      ;
; 0.832 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.083      ;
; 0.841 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.091      ;
; 0.849 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.466      ; 1.486      ;
; 0.851 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.117      ;
; 0.851 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.466      ; 1.488      ;
; 0.872 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.124      ;
; 0.876 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.128      ;
; 0.876 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.127      ;
; 0.890 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.477      ; 1.538      ;
; 0.892 ; fpAdderDatapath:datapath|enARdFF_2:sign2_reg|int_q                                                       ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; -0.297     ; 0.766      ;
; 0.898 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.469      ; 1.538      ;
; 0.903 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.154      ;
; 0.910 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.161      ;
; 0.910 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.161      ;
; 0.914 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.466      ; 1.551      ;
; 0.916 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.167      ;
; 0.930 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.181      ;
; 0.946 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.212      ;
; 0.949 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.203      ;
; 0.956 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.210      ;
; 0.961 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.215      ;
; 0.961 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.215      ;
; 0.961 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.215      ;
; 0.963 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.477      ; 1.611      ;
; 0.969 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.221      ;
; 0.969 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.221      ;
; 0.973 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.227      ;
; 0.976 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.230      ;
; 0.984 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; -0.298     ; 0.857      ;
; 0.991 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.070      ; 1.232      ;
; 0.999 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 1.008 ; fpAdderDatapath:datapath|enARdFF_2:sign2_reg|int_q                                                       ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.252      ;
; 1.012 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.278      ;
; 1.029 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.281      ;
; 1.036 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.287      ;
; 1.040 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.294      ;
; 1.042 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.296      ;
; 1.054 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.466      ; 1.691      ;
; 1.056 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.097      ; 1.324      ;
; 1.059 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.451      ; 1.681      ;
; 1.071 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.322      ;
; 1.076 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.327      ;
; 1.078 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.080      ; 1.329      ;
; 1.079 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.095      ; 1.345      ;
; 1.094 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.332      ;
; 1.094 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.332      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.545 ; -46.281           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.175 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -67.188                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.545 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.484      ;
; -1.515 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.461      ;
; -1.490 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.251     ; 2.226      ;
; -1.473 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.406      ;
; -1.472 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.411      ;
; -1.446 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.567      ;
; -1.442 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.041     ; 2.388      ;
; -1.400 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.333      ;
; -1.386 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.507      ;
; -1.382 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.503      ;
; -1.378 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.311      ;
; -1.368 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.048     ; 2.307      ;
; -1.362 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.491      ;
; -1.361 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.482      ;
; -1.335 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.249     ; 2.073      ;
; -1.332 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.468      ;
; -1.306 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.243      ;
; -1.305 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.238      ;
; -1.303 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.424      ;
; -1.301 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.234      ;
; -1.301 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.422      ;
; -1.297 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.418      ;
; -1.295 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.048     ; 2.234      ;
; -1.290 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.413      ;
; -1.277 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.049     ; 2.215      ;
; -1.275 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.047     ; 2.215      ;
; -1.252 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.047     ; 2.192      ;
; -1.246 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.183      ;
; -1.245 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.182      ;
; -1.244 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.373      ;
; -1.243 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.251     ; 1.979      ;
; -1.238 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.175      ;
; -1.228 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.161      ;
; -1.218 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.339      ;
; -1.217 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.346      ;
; -1.214 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.350      ;
; -1.207 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.328      ;
; -1.199 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.245     ; 1.941      ;
; -1.197 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.130      ;
; -1.195 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.318      ;
; -1.190 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.245     ; 1.932      ;
; -1.187 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.323      ;
; -1.185 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.122      ;
; -1.185 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.142      ; 2.314      ;
; -1.181 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.118      ;
; -1.181 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.310      ;
; -1.178 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.115      ;
; -1.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.296      ;
; -1.174 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.111      ;
; -1.172 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.295      ;
; -1.163 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.100      ;
; -1.160 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.289      ;
; -1.154 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.251     ; 1.890      ;
; -1.151 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.287      ;
; -1.145 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.268      ;
; -1.145 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.274      ;
; -1.130 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.266      ;
; -1.128 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.048     ; 2.067      ;
; -1.124 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.057      ;
; -1.122 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.251      ;
; -1.122 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.243      ;
; -1.122 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.047     ; 2.062      ;
; -1.121 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.058      ;
; -1.120 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.062      ;
; -1.118 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.241      ;
; -1.117 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.049      ;
; -1.115 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.251      ;
; -1.109 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.232      ;
; -1.099 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.247     ; 1.839      ;
; -1.099 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.036      ;
; -1.097 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.039      ;
; -1.095 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.032      ;
; -1.092 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.228      ;
; -1.090 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.211      ;
; -1.088 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.211      ;
; -1.077 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.200      ;
; -1.073 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.044     ; 2.016      ;
; -1.073 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.196      ;
; -1.070 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.139      ; 2.196      ;
; -1.067 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 2.004      ;
; -1.067 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.142      ; 2.196      ;
; -1.053 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.142      ; 2.182      ;
; -1.052 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.047     ; 1.992      ;
; -1.050 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.173      ;
; -1.050 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.173      ;
; -1.044 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.788      ;
; -1.043 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                  ; clk          ; clk         ; 1.000        ; 0.134      ; 2.164      ;
; -1.040 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; 0.142      ; 2.169      ;
; -1.039 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.050     ; 1.976      ;
; -1.035 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.779      ;
; -1.030 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.968      ;
; -1.028 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                  ; clk          ; clk         ; 1.000        ; -0.047     ; 1.968      ;
; -1.026 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.244     ; 1.769      ;
; -1.026 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.247     ; 1.766      ;
; -1.024 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q ; clk          ; clk         ; 1.000        ; -0.055     ; 1.956      ;
; -1.023 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                 ; clk          ; clk         ; 1.000        ; -0.245     ; 1.765      ;
; -1.023 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.149      ; 2.159      ;
; -1.017 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.760      ;
; -1.017 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:4:state_n|int_q                                 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q  ; clk          ; clk         ; 1.000        ; -0.244     ; 1.760      ;
; -1.014 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q  ; clk          ; clk         ; 1.000        ; 0.136      ; 2.137      ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.307      ;
; 0.183 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.314      ;
; 0.191 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.322      ;
; 0.194 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.326      ;
; 0.196 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:2:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.327      ;
; 0.204 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.335      ;
; 0.258 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.390      ;
; 0.259 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.391      ;
; 0.261 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.392      ;
; 0.292 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:7:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.423      ;
; 0.298 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:4:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.429      ;
; 0.302 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.434      ;
; 0.303 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.434      ;
; 0.303 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.435      ;
; 0.304 ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:6:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.435      ;
; 0.304 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.436      ;
; 0.304 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.436      ;
; 0.306 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.438      ;
; 0.310 ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.441      ;
; 0.332 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.471      ;
; 0.336 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:8:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:9:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.468      ;
; 0.339 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.251      ; 0.674      ;
; 0.340 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.471      ;
; 0.348 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.476      ;
; 0.349 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.480      ;
; 0.354 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.485      ;
; 0.354 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.485      ;
; 0.360 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:10:state_n|int_q                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.489      ;
; 0.374 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.510      ;
; 0.379 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.511      ;
; 0.387 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:6:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.251      ; 0.722      ;
; 0.409 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.540      ;
; 0.415 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:11:state_n|int_q                                  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.544      ;
; 0.415 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.251      ; 0.750      ;
; 0.417 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.548      ;
; 0.422 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.561      ;
; 0.428 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.559      ;
; 0.431 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.760      ;
; 0.433 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.762      ;
; 0.437 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.568      ;
; 0.440 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.571      ;
; 0.455 ; fpAdderDatapath:datapath|enARdFF_2:sign2_reg|int_q                                                       ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; -0.147     ; 0.392      ;
; 0.455 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:7:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.586      ;
; 0.458 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:3:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.248      ; 0.790      ;
; 0.459 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.590      ;
; 0.461 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.592      ;
; 0.464 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.596      ;
; 0.464 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.595      ;
; 0.465 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.596      ;
; 0.466 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.605      ;
; 0.470 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.604      ;
; 0.470 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.604      ;
; 0.470 ; fpAdderControlPath:controlPath|enARdFF_2:stateReg0|int_q                                                 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.604      ;
; 0.471 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:0:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.604      ;
; 0.476 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.610      ;
; 0.477 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:10:bit_n|int_q                  ; clk          ; clk         ; 0.000        ; 0.251      ; 0.812      ;
; 0.478 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.612      ;
; 0.479 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; clk          ; clk         ; 0.000        ; 0.050      ; 0.613      ;
; 0.485 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp2_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.617      ;
; 0.487 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:1:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:2:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.618      ;
; 0.498 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:0:bit_n|int_q                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:8:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; -0.147     ; 0.435      ;
; 0.498 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.827      ;
; 0.503 ; fpAdderDatapath:datapath|enARdFF_2:sign2_reg|int_q                                                       ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.632      ;
; 0.508 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:6:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.639      ;
; 0.511 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.516 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man2_reg|enARdFF_2:\regloop:1:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.649      ;
; 0.518 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:5:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.649      ;
; 0.518 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.657      ;
; 0.526 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.657      ;
; 0.529 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:3:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.049      ; 0.662      ;
; 0.530 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:2:state_n|int_q                                   ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:3:state_n|int_q                                   ; clk          ; clk         ; 0.000        ; 0.239      ; 0.853      ;
; 0.532 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.663      ;
; 0.532 ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q ; fpAdderDatapath:datapath|nBitIncrementingReg:expRes_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:5:b|int_q ; clk          ; clk         ; 0.000        ; 0.047      ; 0.663      ;
; 0.536 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:7:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:4:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.865      ;
; 0.537 ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:6:bit_n|int_q                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:5:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.676      ;
; 0.544 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:1:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:man1_reg|enARdFF_2:\regloop:5:bit_n|int_q                     ; clk          ; clk         ; 0.000        ; 0.064      ; 0.692      ;
; 0.545 ; fpAdderControlPath:controlPath|enARdFF_2:\stateRegloop:9:state_n|int_q                                   ; fpAdderDatapath:datapath|nBitShiftRegister:manRes_reg|enARdFF_2:\regloop:7:bit_n|int_q                   ; clk          ; clk         ; 0.000        ; 0.245      ; 0.874      ;
; 0.553 ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q   ; fpAdderDatapath:datapath|nBitIncrementingReg:exp1_reg|nBitRegister:reg|enARdFF_2:\reg_n_bits:4:b|int_q   ; clk          ; clk         ; 0.000        ; 0.053      ; 0.690      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.199   ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.199   ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -157.221 ; 0.0   ; 0.0      ; 0.0     ; -97.5               ;
;  clk             ; -157.221 ; 0.000 ; N/A      ; N/A     ; -97.500             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_signOut     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_expOut[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_expOut[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_expOut[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_expOut[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_expOut[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_expOut[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_expOut[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_manOut[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_overflow    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_signA             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_signB             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expA[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expA[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expA[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expA[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expA[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expA[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expA[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expB[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expB[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expB[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expB[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expB[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expB[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_expB[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manA[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_manB[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_signOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_expOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_expOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_expOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_expOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_expOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_expOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_expOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_manOut[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_overflow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_signOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_overflow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_signOut     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_expOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_manOut[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_overflow    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2926     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2926     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 107   ; 107  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_expA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_signA    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_signB    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_overflow  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_signOut   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_expA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_expB[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manA[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_manB[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_signA    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_signB    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; done        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_expOut[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_manOut[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_overflow  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_signOut   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Jun 02 11:27:00 2025
Info: Command: quartus_sta ceg3156-lab1 -c ceg3156-lab1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ceg3156-lab1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.199
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.199            -157.221 clk 
Info (332146): Worst-case hold slack is 0.393
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.393               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -97.500 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.781            -139.519 clk 
Info (332146): Worst-case hold slack is 0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.345               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -97.500 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.545
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.545             -46.281 clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.188 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5012 megabytes
    Info: Processing ended: Mon Jun 02 11:27:02 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


