# Changelog

Toutes les modifications importantes du projet Circuit PWM ÂµC - ATtiny85.

Le format est basÃ© sur [Keep a Changelog](https://keepachangelog.com/fr/1.0.0/).

---

## [1.6.3] - 2025-11-14

### ğŸ¯ FIRMWARE - HystÃ©rÃ©sis symÃ©trique

#### ModifiÃ©
- **SEUIL_HAUT_LIMITE** : 531 â†’ 511 (SEUIL_HAUT - HYSTERESIS)
- HystÃ©rÃ©sis haute : 260mV â†’ **520mV** (cohÃ©rence avec hystÃ©rÃ©sis basse)
- FenÃªtre activation OFFâ†’ON : 239-531 â†’ **239-511** (3,10V-6,61V PWM)

#### AmÃ©liorÃ©
- âœ… SymÃ©trie hystÃ©rÃ©sis : Â±520mV identique des deux cÃ´tÃ©s
- âœ… Robustesse bruit haute frÃ©quence : x2,6 vs x1,3 (V1.6.2)
- âœ… Documentation cohÃ©rence : toutes les valeurs concordent
- âœ… MaintenabilitÃ© code : logique uniforme

#### Notes
- Flash : ~950 bytes (identique V1.6.2)
- Compatible hardware : V1.7.11 (drop-in replacement V1.6.2)
- Tests terrain requis : validation zone 6,5-7V PWM

#### Migration depuis V1.6.2
- Comportement change zone 512-531 ADC (6,64V-6,88V PWM)
- V1.6.2 : Activation possible dans cette zone
- V1.6.3 : Reste OFF si boot dans zone, reste ON si montÃ©e progressive
- Impact pratique : <5% cas (variateur boot stable Ã  6,7V rare)

---

## [1.7.11] - 2025-11-14

### ğŸ”§ HARDWARE - Optimisations finales

#### ModifiÃ©
- **R3** : 100Î© â†’ **470Î©** (protection ADC injection optimale)
- **BOD** : 4,3V â†’ **2,7V** (efuse 0xFD, compromis automotive)
- **Documentation I_repos** : CorrigÃ©e "<1mA" â†’ "5-6mA attendu (LD1117 dominant)"

#### CalculÃ©
- I_injection ADC @ 14,4V : 4,3mA â†’ **0,91mA** < 1mA âœ… (ATtiny spec)
- Impact filtrage RC : Ï„ = 47ms â†’ 49,2ms (+4,7% nÃ©gligeable)
- AttÃ©nuation PWM 108Hz : -30dB â†’ **-30,4dB** (amÃ©lioration)

#### BOD 2,7V justification
- Cold-crank 6V : VCC=4,8V >> 2,7V (marge 2,1V) âœ…
- Protection dÃ©faillance rÃ©gulateur : reset propre <2,7V âœ…
- Surconsommation : +20ÂµA nÃ©gligeable vs Iq LD1117 (5mA)
- Alternative BOD OFF : Risque comportement erratique <2V âŒ
- Alternative BOD 4,3V : Risque trigger @ cold-crank âŒ

#### Tests ajoutÃ©s
- **Test 7** : VÃ©rifier BOD reset @ VCC 2,5-2,9V
- **Test 8** : Mesurer I_injection ADC pin7 <1mA @ PWM=14,4V

#### Compatible firmware
- V1.6.3 (recommandÃ©)
- V1.6.2 (compatible)
- V1.6.1 (compatible)

---

## [1.6.2] - 2025-11-14

### ğŸ› FIRMWARE - Corrections majeures

#### CorrigÃ©
- **Nommage seuils** : SEUIL_HAUT_ON/OFF inversÃ© â†’ _ON/_LIMITE explicite
- **Documentation fenÃªtre** : 239-511 (faux) â†’ 239-531 (correct)
- **Sleep conditionnel** : Zone aveugle 199-239 supprimÃ©e

#### OptimisÃ©
- **Filtrage ADC** : Tri O(nÂ²) â†’ Moyenne O(n) rejet min/max (-80 bytes flash)
- **Watchdog** : 2s â†’ 1s timeout (latence OFFâ†’ON -50%)
- **Flash** : 1030 bytes â†’ 950 bytes (-8%)

#### Performances
- Latence activation : 2015ms â†’ **1015ms** max
- Latence dÃ©sactivation : <45ms (identique)
- Conso repos : 5,24mA (identique)

---

## [1.7.10] - 2025-11-14

### ğŸ”§ HARDWARE - Correction critique diviseur ADC

#### CorrigÃ© CRITIQUE
- **Source diviseur ADC** : +5V_MCU â†’ **PWM_FILT** âœ…
- Bug V1.7.9 : Diviseur mesurait VCC au lieu de PWM filtrÃ©

#### ModifiÃ©
- **RÃ©gulateur** : MCP1702 â†’ **LD1117V50** (Vin max 13,2V â†’ 15V)
- Justification : 14,4V batterie charging < 15V max âœ…

#### RecalculÃ©
- Seuils diviseur k=0,377 : 219/531 â†’ 2,84V/6,88V PWM âœ…
- HystÃ©rÃ©sis : ~250mV (20 counts Ã— 12,95mV/count)

#### Compatible firmware
- V1.6.1 (seuils recalculÃ©s cohÃ©rents)

---

## [1.6.1] - 2025-11-13

### ğŸ¯ FIRMWARE - Version initiale fonctionnelle

#### AjoutÃ©
- Logique fenÃªtre PWM avec hystÃ©rÃ©sis
- Seuils ADC diviseur 33k/20k (k=0,377)
- SEUIL_BAS = 219 â†’ 2,84V PWM
- SEUIL_HAUT = 531 â†’ 6,88V PWM
- HYSTERESIS = 20 â†’ ~250mV PWM
- Sleep mode watchdog 2s
- Moyennage ADC mÃ©diane (tri bubble sort)

#### Connu
- âš ï¸ Nommage seuils inversÃ© (corrigÃ© V1.6.2)
- âš ï¸ Doc fenÃªtre incorrecte (corrigÃ©e V1.6.2)
- âš ï¸ Filtrage O(nÂ²) inefficace (optimisÃ© V1.6.2)

---

## [1.7.9] - 2025-11-13

### âŒ HARDWARE - Correction partielle (bug restant)

#### CorrigÃ©
- Pin ADC : PB3 â†’ **PB2/ADC1** (pin 7)

#### Bug restant
- âŒ Source diviseur encore incorrecte (+5V au lieu de PWM_FILT)
- CorrigÃ© en V1.7.10

---

## [1.5.1] - 2025-11-13

### ğŸš€ FIRMWARE - Optimisations latence

#### OptimisÃ©
- Latence : 80ms â†’ **65ms** (-18%)
- Moyennage actif : 12 samples â†’ 10 samples (55ms)
- Moyennage veille : 3 samples â†’ 2 samples (10ms)
- readFilteredADC() : Ã©vite delay aprÃ¨s dernier sample

#### AjoutÃ©
- MÃ©tadonnÃ©es version firmware (traÃ§abilitÃ©)
- FW_VERSION, FW_DATE, FW_AUTHOR, HW_REVISION

---

## [1.5.0] - 2025-11-10

### ğŸ› FIRMWARE - Corrections bugs critiques V1.4

#### CorrigÃ© CRITIQUE
- **Logique P-MOSFET** : HIGH=ON, LOW=OFF â†’ HIGH=OFF, LOW=ON âœ…
- **HystÃ©rÃ©sis seuil haut** : Zone morte 684-724 supprimÃ©e
- **Watchdog** : WDE restant actif â†’ WDIE only (interrupt-only)

#### AmÃ©liorÃ©
- Sleep mode : Suppression sleep_bod_disable() (dangereux automotive)
- Ã‰conomie Ã©nergie : DIDR0 pour -10ÂµA sur ADC1
- Documentation : Commentaires explicites logique P-MOSFET

---

## [1.4.0] - 2025-11-05

### âš ï¸ VERSION NON RECOMMANDÃ‰E - BUGS CRITIQUES

#### Bugs connus (tous corrigÃ©s en V1.5.0)
- âŒ Logique P-MOSFET inversÃ©e
- âŒ Zone morte hystÃ©rÃ©sis 684-724 ADC
- âŒ Watchdog mal configurÃ© (risque reset)
- âŒ Sleep mode agressif (perte BOD)

---

## Format versions

[MAJEURE.MINEURE.PATCH] - AAAA-MM-JJ

MAJEURE : Changements incompatibles (ex: nouveaux seuils) MINEURE : Ajout fonctionnalitÃ©s compatibles PATCH : Corrections bugs

---

## Liens

- Repository : https://github.com/mmmprod/circuit-pwm-attiny85
- Issues : https://github.com/mmmprod/circuit-pwm-attiny85/issues
- Releases : https://github.com/mmmprod/circuit-pwm-attiny85/releases
