TimeQuest Timing Analyzer report for A2D_test
Thu Apr 13 17:34:32 2017
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; A2D_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 396.04 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.525 ; -65.821            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.502 ; -82.298               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.664 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -69.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                        ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.525 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.525 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.525 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.525 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.525 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.525 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.525 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.455      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.439      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.439      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.439      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.439      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.439      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.439      ;
; -1.509 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.439      ;
; -1.481 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.411      ;
; -1.481 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.411      ;
; -1.481 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.411      ;
; -1.481 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.411      ;
; -1.481 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.411      ;
; -1.481 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.411      ;
; -1.481 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.411      ;
; -1.433 ; cnv_counter[0]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.425     ; 2.003      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.427 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.360      ;
; -1.423 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.353      ;
; -1.423 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.353      ;
; -1.423 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.353      ;
; -1.423 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.353      ;
; -1.423 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.353      ;
; -1.423 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.353      ;
; -1.423 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.353      ;
; -1.406 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.336      ;
; -1.406 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.336      ;
; -1.406 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.336      ;
; -1.406 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.336      ;
; -1.406 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 2.336      ;
; -1.385 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.315      ;
; -1.385 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.315      ;
; -1.385 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.315      ;
; -1.385 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.315      ;
; -1.385 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.315      ;
; -1.385 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.315      ;
; -1.385 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.315      ;
; -1.383 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.315      ;
; -1.335 ; cnv_counter[1]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.425     ; 1.905      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.276 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.209      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.271 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.204      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.261 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]    ; clk          ; clk         ; 1.000        ; -0.062     ; 2.194      ;
; -1.256 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.186      ;
; -1.256 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.186      ;
; -1.256 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.186      ;
; -1.256 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.186      ;
; -1.256 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.186      ;
; -1.256 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.186      ;
; -1.256 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.065     ; 2.186      ;
; -1.233 ; cnv_counter[2]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.057     ; 2.171      ;
; -1.233 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.166      ;
; -1.233 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.166      ;
; -1.233 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.166      ;
; -1.233 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.166      ;
; -1.233 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.166      ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; LEDs[2]~reg0                                 ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; conv                                         ; conv                                         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; chnnl[1]                                     ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; chnnl[0]                                     ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LEDs[1]~reg0                                 ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; LEDs[0]~reg0                                 ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; strt_cnv                                     ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; chnnl[2]                                     ; chnnl[2]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LEDs[7]~reg0                                 ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LEDs[6]~reg0                                 ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LEDs[5]~reg0                                 ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LEDs[4]~reg0                                 ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; LEDs[3]~reg0                                 ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.363 ; cnv_counter[5]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.597      ;
; 0.370 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.589      ;
; 0.371 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.590      ;
; 0.371 ; reset_synch:iRST|q1                          ; reset_synch:iRST|rst_n                       ; clk          ; clk         ; 0.000        ; 0.064      ; 0.592      ;
; 0.374 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; rise_edge_detector:re|Sig_FF1                ; rise_edge_detector:re|Sig_FF2                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.376 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.596      ;
; 0.410 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.629      ;
; 0.467 ; cnv_counter[3]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.054      ;
; 0.478 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.697      ;
; 0.479 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.481 ; cnv_counter[2]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.068      ;
; 0.499 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.718      ;
; 0.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.732      ;
; 0.542 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.761      ;
; 0.542 ; chnnl[0]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.762      ;
; 0.543 ; cnv_counter[1]                               ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.777      ;
; 0.547 ; cnv_counter[4]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.781      ;
; 0.549 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.768      ;
; 0.550 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.771      ;
; 0.553 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.772      ;
; 0.554 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.554 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.773      ;
; 0.556 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.777      ;
; 0.559 ; cnv_counter[2]                               ; cnv_counter[2]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.561 ; cnv_counter[3]                               ; cnv_counter[3]                               ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.567 ; cnv_counter[0]                               ; cnv_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.801      ;
; 0.570 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.575 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.794      ;
; 0.576 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.577 ; cnv_counter[3]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.164      ;
; 0.582 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.802      ;
; 0.586 ; chnnl[0]                                     ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.806      ;
; 0.591 ; cnv_counter[2]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.430      ; 1.178      ;
; 0.592 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.811      ;
; 0.594 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.813      ;
; 0.605 ; conv                                         ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.839      ;
; 0.605 ; conv                                         ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.839      ;
; 0.605 ; conv                                         ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.839      ;
; 0.605 ; conv                                         ; cnv_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.839      ;
; 0.610 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.829      ;
; 0.618 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.837      ;
; 0.620 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.840      ;
; 0.621 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.841      ;
; 0.621 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.840      ;
; 0.622 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.841      ;
; 0.623 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.843      ;
; 0.623 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.842      ;
; 0.624 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.844      ;
; 0.626 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.845      ;
; 0.628 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.628 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.628 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.633 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.852      ;
; 0.651 ; rise_edge_detector:re|Sig_FF3                ; chnnl[2]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.870      ;
; 0.684 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.265      ;
; 0.687 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; conv                                         ; clk          ; clk         ; 0.000        ; 0.424      ; 1.268      ;
; 0.699 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.918      ;
; 0.704 ; chnnl[2]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.923      ;
; 0.705 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.924      ;
; 0.705 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.924      ;
; 0.710 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.930      ;
; 0.727 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.946      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.965      ;
; 0.753 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.969      ;
; 0.759 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.978      ;
; 0.787 ; rise_edge_detector:re|Sig_FF2                ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.009      ;
; 0.787 ; rise_edge_detector:re|Sig_FF2                ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.065      ; 1.009      ;
; 0.796 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.000        ; 0.065      ; 1.018      ;
; 0.807 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.388      ;
; 0.810 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.000        ; 0.065      ; 1.032      ;
; 0.822 ; chnnl[1]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.042      ;
; 0.824 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.043      ;
; 0.828 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.048      ;
; 0.831 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.051      ;
; 0.832 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.052      ;
; 0.834 ; cnv_counter[0]                               ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.068      ;
; 0.834 ; cnv_counter[4]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.077      ; 1.068      ;
; 0.839 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.058      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.502 ; reset_synch:iRST|rst_n ; cnv_counter[3]                               ; clk          ; clk         ; 0.500        ; -0.316     ; 1.681      ;
; -1.502 ; reset_synch:iRST|rst_n ; cnv_counter[2]                               ; clk          ; clk         ; 0.500        ; -0.316     ; 1.681      ;
; -1.498 ; reset_synch:iRST|rst_n ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.498 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; 0.500        ; -0.313     ; 1.680      ;
; -1.481 ; reset_synch:iRST|rst_n ; chnnl[1]                                     ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.481 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.500        ; -0.311     ; 1.665      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.293 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.500        ; -0.310     ; 1.478      ;
; -1.218 ; reset_synch:iRST|rst_n ; chnnl[2]                                     ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.218 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.500        ; -0.310     ; 1.403      ;
; -1.149 ; reset_synch:iRST|rst_n ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.500        ; 0.037      ; 1.681      ;
; -1.149 ; reset_synch:iRST|rst_n ; cnv_counter[5]                               ; clk          ; clk         ; 0.500        ; 0.037      ; 1.681      ;
; -1.149 ; reset_synch:iRST|rst_n ; cnv_counter[4]                               ; clk          ; clk         ; 0.500        ; 0.037      ; 1.681      ;
; -1.149 ; reset_synch:iRST|rst_n ; cnv_counter[1]                               ; clk          ; clk         ; 0.500        ; 0.037      ; 1.681      ;
; -1.149 ; reset_synch:iRST|rst_n ; cnv_counter[0]                               ; clk          ; clk         ; 0.500        ; 0.037      ; 1.681      ;
; -1.149 ; reset_synch:iRST|rst_n ; conv                                         ; clk          ; clk         ; 0.500        ; 0.037      ; 1.681      ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.664 ; reset_synch:iRST|rst_n ; LEDs[2]~reg0                                 ; clk          ; clk         ; -0.500       ; 0.178      ; 1.519      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnv_counter[5]                               ; clk          ; clk         ; -0.500       ; 0.178      ; 1.519      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnv_counter[4]                               ; clk          ; clk         ; -0.500       ; 0.178      ; 1.519      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnv_counter[1]                               ; clk          ; clk         ; -0.500       ; 0.178      ; 1.519      ;
; 1.664 ; reset_synch:iRST|rst_n ; cnv_counter[0]                               ; clk          ; clk         ; -0.500       ; 0.178      ; 1.519      ;
; 1.664 ; reset_synch:iRST|rst_n ; conv                                         ; clk          ; clk         ; -0.500       ; 0.178      ; 1.519      ;
; 1.772 ; reset_synch:iRST|rst_n ; chnnl[2]                                     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; LEDs[7]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; LEDs[6]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; LEDs[5]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; LEDs[4]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.772 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.265      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 1.825 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.318      ;
; 2.032 ; reset_synch:iRST|rst_n ; cnv_counter[3]                               ; clk          ; clk         ; -0.500       ; -0.190     ; 1.519      ;
; 2.032 ; reset_synch:iRST|rst_n ; cnv_counter[2]                               ; clk          ; clk         ; -0.500       ; -0.190     ; 1.519      ;
; 2.033 ; reset_synch:iRST|rst_n ; chnnl[1]                                     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; LEDs[1]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; LEDs[0]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.033 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; -0.500       ; -0.184     ; 1.526      ;
; 2.038 ; reset_synch:iRST|rst_n ; LEDs[3]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
; 2.038 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.528      ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 433.28 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.308 ; -53.254           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.297 ; -70.954              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.585 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -69.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.308 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.245      ;
; -1.308 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.245      ;
; -1.308 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.245      ;
; -1.308 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.245      ;
; -1.308 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.245      ;
; -1.308 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.245      ;
; -1.308 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.245      ;
; -1.251 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.188      ;
; -1.251 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.188      ;
; -1.251 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.188      ;
; -1.251 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.188      ;
; -1.251 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.188      ;
; -1.251 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.188      ;
; -1.251 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.188      ;
; -1.227 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.227 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.227 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.227 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.227 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.227 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.227 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.164      ;
; -1.212 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.149      ;
; -1.212 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.149      ;
; -1.212 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.149      ;
; -1.212 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.149      ;
; -1.212 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.149      ;
; -1.212 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.149      ;
; -1.212 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.149      ;
; -1.209 ; cnv_counter[0]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.380     ; 1.824      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.181 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.121      ;
; -1.149 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.086      ;
; -1.149 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.086      ;
; -1.149 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.086      ;
; -1.149 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.086      ;
; -1.149 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.086      ;
; -1.149 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.086      ;
; -1.149 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 2.086      ;
; -1.143 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.080      ;
; -1.143 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.080      ;
; -1.143 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.080      ;
; -1.143 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.080      ;
; -1.143 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0] ; clk          ; clk         ; 1.000        ; -0.058     ; 2.080      ;
; -1.118 ; cnv_counter[1]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.380     ; 1.733      ;
; -1.114 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.054      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.068 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]    ; clk          ; clk         ; 1.000        ; -0.054     ; 2.009      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.042 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 1.982      ;
; -1.028 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.965      ;
; -1.028 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.965      ;
; -1.028 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.965      ;
; -1.028 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.965      ;
; -1.028 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.965      ;
; -1.028 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.965      ;
; -1.028 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.058     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.024 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]    ; clk          ; clk         ; 1.000        ; -0.054     ; 1.965      ;
; -1.022 ; cnv_counter[2]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.050     ; 1.967      ;
; -1.014 ; cnv_counter[3]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.050     ; 1.959      ;
; -1.000 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.941      ;
; -1.000 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.941      ;
; -1.000 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.941      ;
; -1.000 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.054     ; 1.941      ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; LEDs[2]~reg0                                 ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; conv                                         ; conv                                         ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.311 ; LEDs[3]~reg0                                 ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; chnnl[2]                                     ; chnnl[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; chnnl[1]                                     ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LEDs[7]~reg0                                 ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; chnnl[0]                                     ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LEDs[6]~reg0                                 ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LEDs[5]~reg0                                 ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LEDs[4]~reg0                                 ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LEDs[1]~reg0                                 ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; LEDs[0]~reg0                                 ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; strt_cnv                                     ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.323 ; cnv_counter[5]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.535      ;
; 0.329 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.528      ;
; 0.330 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.529      ;
; 0.334 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.533      ;
; 0.337 ; reset_synch:iRST|q1                          ; reset_synch:iRST|rst_n                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; rise_edge_detector:re|Sig_FF1                ; rise_edge_detector:re|Sig_FF2                ; clk          ; clk         ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.366 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.565      ;
; 0.418 ; cnv_counter[3]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.385      ; 0.947      ;
; 0.429 ; cnv_counter[2]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.385      ; 0.958      ;
; 0.431 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.431 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.631      ;
; 0.449 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.649      ;
; 0.468 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.488 ; cnv_counter[1]                               ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.493 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.693      ;
; 0.493 ; cnv_counter[4]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.494 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.694      ;
; 0.496 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.497 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.697      ;
; 0.498 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.500 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; chnnl[0]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; cnv_counter[3]                               ; cnv_counter[3]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; cnv_counter[2]                               ; cnv_counter[2]                               ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.507 ; cnv_counter[3]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.385      ; 1.036      ;
; 0.508 ; cnv_counter[0]                               ; cnv_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.720      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.712      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.518 ; cnv_counter[2]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.385      ; 1.047      ;
; 0.521 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.525 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.724      ;
; 0.528 ; chnnl[0]                                     ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.533 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.732      ;
; 0.545 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.744      ;
; 0.552 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.751      ;
; 0.553 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.752      ;
; 0.553 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.752      ;
; 0.555 ; conv                                         ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.767      ;
; 0.555 ; conv                                         ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.767      ;
; 0.555 ; conv                                         ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.767      ;
; 0.555 ; conv                                         ; cnv_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.767      ;
; 0.559 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.758      ;
; 0.567 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.767      ;
; 0.568 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.768      ;
; 0.571 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.771      ;
; 0.571 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.771      ;
; 0.572 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.772      ;
; 0.579 ; rise_edge_detector:re|Sig_FF3                ; chnnl[2]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.778      ;
; 0.581 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.781      ;
; 0.581 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.781      ;
; 0.582 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.056      ; 0.782      ;
; 0.584 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.783      ;
; 0.622 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.379      ; 1.145      ;
; 0.624 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; conv                                         ; clk          ; clk         ; 0.000        ; 0.379      ; 1.147      ;
; 0.636 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.835      ;
; 0.646 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.845      ;
; 0.646 ; chnnl[2]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.845      ;
; 0.648 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.847      ;
; 0.648 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.847      ;
; 0.669 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.867      ;
; 0.683 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.881      ;
; 0.689 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.887      ;
; 0.690 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.052      ; 0.886      ;
; 0.722 ; rise_edge_detector:re|Sig_FF2                ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.924      ;
; 0.722 ; rise_edge_detector:re|Sig_FF2                ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.058      ; 0.924      ;
; 0.728 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.000        ; 0.059      ; 0.931      ;
; 0.738 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.000        ; 0.059      ; 0.941      ;
; 0.739 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.939      ;
; 0.741 ; cnv_counter[0]                               ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.953      ;
; 0.742 ; cnv_counter[4]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.068      ; 0.954      ;
; 0.743 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.943      ;
; 0.744 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.945      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.379      ; 1.269      ;
; 0.746 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.946      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                 ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.297 ; reset_synch:iRST|rst_n ; cnv_counter[3]                               ; clk          ; clk         ; 0.500        ; -0.303     ; 1.489      ;
; -1.297 ; reset_synch:iRST|rst_n ; cnv_counter[2]                               ; clk          ; clk         ; 0.500        ; -0.303     ; 1.489      ;
; -1.294 ; reset_synch:iRST|rst_n ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.294 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; 0.500        ; -0.301     ; 1.488      ;
; -1.286 ; reset_synch:iRST|rst_n ; chnnl[1]                                     ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.286 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.500        ; -0.298     ; 1.483      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.113 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.500        ; -0.297     ; 1.311      ;
; -1.046 ; reset_synch:iRST|rst_n ; chnnl[2]                                     ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -1.046 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.500        ; -0.297     ; 1.244      ;
; -0.980 ; reset_synch:iRST|rst_n ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.500        ; 0.014      ; 1.489      ;
; -0.980 ; reset_synch:iRST|rst_n ; cnv_counter[5]                               ; clk          ; clk         ; 0.500        ; 0.014      ; 1.489      ;
; -0.980 ; reset_synch:iRST|rst_n ; cnv_counter[4]                               ; clk          ; clk         ; 0.500        ; 0.014      ; 1.489      ;
; -0.980 ; reset_synch:iRST|rst_n ; cnv_counter[1]                               ; clk          ; clk         ; 0.500        ; 0.014      ; 1.489      ;
; -0.980 ; reset_synch:iRST|rst_n ; cnv_counter[0]                               ; clk          ; clk         ; 0.500        ; 0.014      ; 1.489      ;
; -0.980 ; reset_synch:iRST|rst_n ; conv                                         ; clk          ; clk         ; 0.500        ; 0.014      ; 1.489      ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                 ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.585 ; reset_synch:iRST|rst_n ; LEDs[2]~reg0                                 ; clk          ; clk         ; -0.500       ; 0.138      ; 1.387      ;
; 1.585 ; reset_synch:iRST|rst_n ; cnv_counter[5]                               ; clk          ; clk         ; -0.500       ; 0.138      ; 1.387      ;
; 1.585 ; reset_synch:iRST|rst_n ; cnv_counter[4]                               ; clk          ; clk         ; -0.500       ; 0.138      ; 1.387      ;
; 1.585 ; reset_synch:iRST|rst_n ; cnv_counter[1]                               ; clk          ; clk         ; -0.500       ; 0.138      ; 1.387      ;
; 1.585 ; reset_synch:iRST|rst_n ; cnv_counter[0]                               ; clk          ; clk         ; -0.500       ; 0.138      ; 1.387      ;
; 1.585 ; reset_synch:iRST|rst_n ; conv                                         ; clk          ; clk         ; -0.500       ; 0.138      ; 1.387      ;
; 1.672 ; reset_synch:iRST|rst_n ; chnnl[2]                                     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; LEDs[7]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; LEDs[6]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; LEDs[5]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; LEDs[4]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.672 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; -0.500       ; -0.186     ; 1.150      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.718 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.196      ;
; 1.912 ; reset_synch:iRST|rst_n ; chnnl[1]                                     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; LEDs[1]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; LEDs[0]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.912 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; -0.500       ; -0.187     ; 1.389      ;
; 1.915 ; reset_synch:iRST|rst_n ; cnv_counter[3]                               ; clk          ; clk         ; -0.500       ; -0.192     ; 1.387      ;
; 1.915 ; reset_synch:iRST|rst_n ; cnv_counter[2]                               ; clk          ; clk         ; -0.500       ; -0.192     ; 1.387      ;
; 1.919 ; reset_synch:iRST|rst_n ; LEDs[3]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
; 1.919 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; -0.500       ; -0.189     ; 1.394      ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.426 ; -13.023           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.082 ; -60.188              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.558 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -87.584                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.426 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.373      ;
; -0.426 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.373      ;
; -0.426 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.373      ;
; -0.426 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.373      ;
; -0.426 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.373      ;
; -0.426 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.373      ;
; -0.426 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.373      ;
; -0.412 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.412 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.412 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.412 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.412 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.412 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.412 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.359      ;
; -0.408 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.355      ;
; -0.408 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.355      ;
; -0.408 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.355      ;
; -0.408 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.355      ;
; -0.408 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.355      ;
; -0.408 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.355      ;
; -0.408 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.355      ;
; -0.382 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.332      ;
; -0.353 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.300      ;
; -0.353 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.300      ;
; -0.353 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.300      ;
; -0.353 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.300      ;
; -0.353 ; strt_cnv                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.300      ;
; -0.351 ; cnv_counter[0]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.231     ; 1.107      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.298      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.298      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.298      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.298      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.298      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.298      ;
; -0.351 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.298      ;
; -0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.296      ;
; -0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.296      ;
; -0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.296      ;
; -0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.296      ;
; -0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.296      ;
; -0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.296      ;
; -0.349 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.345 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.296      ;
; -0.294 ; cnv_counter[1]                               ; strt_cnv                                    ; clk          ; clk         ; 1.000        ; -0.231     ; 1.050      ;
; -0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.230      ;
; -0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.230      ;
; -0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.230      ;
; -0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.230      ;
; -0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.230      ;
; -0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.230      ;
; -0.283 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.230      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.263 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.214      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.205      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.249 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]    ; clk          ; clk         ; 1.000        ; -0.036     ; 1.200      ;
; -0.247 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.194      ;
; -0.247 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.194      ;
; -0.247 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.194      ;
; -0.247 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.194      ;
; -0.247 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.194      ;
; -0.247 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]    ; clk          ; clk         ; 1.000        ; -0.040     ; 1.194      ;
+--------+----------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; LEDs[2]~reg0                                 ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; conv                                         ; conv                                         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; chnnl[2]                                     ; chnnl[2]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chnnl[1]                                     ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LEDs[7]~reg0                                 ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; chnnl[0]                                     ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LEDs[6]~reg0                                 ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LEDs[5]~reg0                                 ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LEDs[4]~reg0                                 ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LEDs[1]~reg0                                 ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; LEDs[0]~reg0                                 ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; strt_cnv                                     ; strt_cnv                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; LEDs[3]~reg0                                 ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; cnv_counter[5]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.318      ;
; 0.191 ; reset_synch:iRST|q1                          ; reset_synch:iRST|rst_n                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.313      ;
; 0.194 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; rise_edge_detector:re|Sig_FF1                ; rise_edge_detector:re|Sig_FF2                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.196 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.217 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.248 ; cnv_counter[3]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.568      ;
; 0.252 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
; 0.254 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.261 ; cnv_counter[2]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.581      ;
; 0.265 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.269 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.277 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.398      ;
; 0.281 ; chnnl[0]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.402      ;
; 0.286 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.407      ;
; 0.290 ; cnv_counter[1]                               ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.292 ; cnv_counter[4]                               ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.294 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnv_counter[3]                               ; cnv_counter[3]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; cnv_counter[2]                               ; cnv_counter[2]                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.304 ; cnv_counter[0]                               ; cnv_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; conv                                         ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.311 ; conv                                         ; cnv_counter[4]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.311 ; conv                                         ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.311 ; conv                                         ; cnv_counter[0]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.439      ;
; 0.311 ; chnnl[0]                                     ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; cnv_counter[3]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.631      ;
; 0.317 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.319 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.324 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; cnv_counter[2]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.236      ; 0.644      ;
; 0.325 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.446      ;
; 0.328 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.331 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.331 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.332 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.332 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.335 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.335 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.335 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.335 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.346 ; rise_edge_detector:re|Sig_FF3                ; chnnl[2]                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.360 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.481      ;
; 0.362 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.676      ;
; 0.363 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; conv                                         ; clk          ; clk         ; 0.000        ; 0.230      ; 0.677      ;
; 0.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.368 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.488      ;
; 0.369 ; chnnl[2]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.489      ;
; 0.375 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.382 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.395 ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.515      ;
; 0.402 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.522      ;
; 0.413 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.032      ; 0.529      ;
; 0.419 ; rise_edge_detector:re|Sig_FF2                ; chnnl[1]                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.543      ;
; 0.419 ; rise_edge_detector:re|Sig_FF2                ; chnnl[0]                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.543      ;
; 0.425 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.550      ;
; 0.427 ; chnnl[1]                                     ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.548      ;
; 0.431 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.556      ;
; 0.432 ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.746      ;
; 0.443 ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.446 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.450 ; cnv_counter[4]                               ; cnv_counter[5]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.578      ;
; 0.451 ; cnv_counter[0]                               ; cnv_counter[1]                               ; clk          ; clk         ; 0.000        ; 0.044      ; 0.579      ;
; 0.452 ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                 ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.082 ; reset_synch:iRST|rst_n ; cnv_counter[3]                               ; clk          ; clk         ; 0.500        ; -0.602     ; 0.967      ;
; -1.082 ; reset_synch:iRST|rst_n ; cnv_counter[2]                               ; clk          ; clk         ; 0.500        ; -0.602     ; 0.967      ;
; -1.078 ; reset_synch:iRST|rst_n ; LEDs[3]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.078 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; 0.500        ; -0.600     ; 0.965      ;
; -1.063 ; reset_synch:iRST|rst_n ; chnnl[1]                                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; LEDs[1]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; LEDs[0]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -1.063 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; 0.500        ; -0.597     ; 0.953      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.947 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.838      ;
; -0.904 ; reset_synch:iRST|rst_n ; chnnl[2]                                     ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; LEDs[7]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; LEDs[6]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; LEDs[5]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; LEDs[4]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.904 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; 0.500        ; -0.596     ; 0.795      ;
; -0.890 ; reset_synch:iRST|rst_n ; LEDs[2]~reg0                                 ; clk          ; clk         ; 0.500        ; -0.410     ; 0.967      ;
; -0.890 ; reset_synch:iRST|rst_n ; cnv_counter[5]                               ; clk          ; clk         ; 0.500        ; -0.410     ; 0.967      ;
; -0.890 ; reset_synch:iRST|rst_n ; cnv_counter[4]                               ; clk          ; clk         ; 0.500        ; -0.410     ; 0.967      ;
; -0.890 ; reset_synch:iRST|rst_n ; cnv_counter[1]                               ; clk          ; clk         ; 0.500        ; -0.410     ; 0.967      ;
; -0.890 ; reset_synch:iRST|rst_n ; cnv_counter[0]                               ; clk          ; clk         ; 0.500        ; -0.410     ; 0.967      ;
; -0.890 ; reset_synch:iRST|rst_n ; conv                                         ; clk          ; clk         ; 0.500        ; -0.410     ; 0.967      ;
+--------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                 ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.558 ; reset_synch:iRST|rst_n ; LEDs[2]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.328     ; 0.834      ;
; 1.558 ; reset_synch:iRST|rst_n ; cnv_counter[5]                               ; clk          ; clk         ; -0.500       ; -0.328     ; 0.834      ;
; 1.558 ; reset_synch:iRST|rst_n ; cnv_counter[4]                               ; clk          ; clk         ; -0.500       ; -0.328     ; 0.834      ;
; 1.558 ; reset_synch:iRST|rst_n ; cnv_counter[1]                               ; clk          ; clk         ; -0.500       ; -0.328     ; 0.834      ;
; 1.558 ; reset_synch:iRST|rst_n ; cnv_counter[0]                               ; clk          ; clk         ; -0.500       ; -0.328     ; 0.834      ;
; 1.558 ; reset_synch:iRST|rst_n ; conv                                         ; clk          ; clk         ; -0.500       ; -0.328     ; 0.834      ;
; 1.604 ; reset_synch:iRST|rst_n ; chnnl[2]                                     ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; LEDs[7]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[11]      ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; LEDs[6]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[10]      ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; LEDs[5]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[9]       ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; LEDs[4]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[8]       ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[7]       ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[6]       ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[5]       ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|rd_data[4]       ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.604 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.DONE       ; clk          ; clk         ; -0.500       ; -0.521     ; 0.687      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[15]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[14]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[13]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[12]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[11]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[10]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[9]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[8]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[0]     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[1]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[4]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[3]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[2]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.630 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|bit_counter[0]   ; clk          ; clk         ; -0.500       ; -0.522     ; 0.712      ;
; 1.740 ; reset_synch:iRST|rst_n ; chnnl[1]                                     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; chnnl[0]                                     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; LEDs[1]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; LEDs[0]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[4] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[3] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[2] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[1] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_counter[0] ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.SHIFT      ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; strt_cnv                                     ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.740 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|state.IDLE       ; clk          ; clk         ; -0.500       ; -0.522     ; 0.822      ;
; 1.757 ; reset_synch:iRST|rst_n ; cnv_counter[3]                               ; clk          ; clk         ; -0.500       ; -0.527     ; 0.834      ;
; 1.757 ; reset_synch:iRST|rst_n ; cnv_counter[2]                               ; clk          ; clk         ; -0.500       ; -0.527     ; 0.834      ;
; 1.760 ; reset_synch:iRST|rst_n ; LEDs[3]~reg0                                 ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[7]     ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[6]     ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[5]     ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[4]     ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[3]     ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[2]     ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|shift_reg[1]     ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[4]  ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[3]  ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[2]  ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[1]  ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
; 1.760 ; reset_synch:iRST|rst_n ; A2D_intf:iA2D|SPI_mstr:iSPI|SCLK_counter[0]  ; clk          ; clk         ; -0.500       ; -0.526     ; 0.838      ;
+-------+------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.525  ; 0.179 ; -1.502   ; 1.558   ; -3.000              ;
;  clk             ; -1.525  ; 0.179 ; -1.502   ; 1.558   ; -3.000              ;
; Design-wide TNS  ; -65.821 ; 0.0   ; -82.298  ; 0.0     ; -87.584             ;
;  clk             ; -65.821 ; 0.000 ; -82.298  ; 0.000   ; -87.584             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a2d_SS_n      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; nxt_chnnl               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MISO                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; a2d_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; a2d_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; a2d_SS_n      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; MOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 467      ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 467      ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 61       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 61       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a2d_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nxt_chnnl  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCLK        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; a2d_SS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition
    Info: Processing started: Thu Apr 13 17:34:29 2017
Info: Command: quartus_sta A2D_test -c A2D_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A2D_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.525             -65.821 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332146): Worst-case recovery slack is -1.502
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.502             -82.298 clk 
Info (332146): Worst-case removal slack is 1.664
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.664               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.308             -53.254 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332146): Worst-case recovery slack is -1.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.297             -70.954 clk 
Info (332146): Worst-case removal slack is 1.585
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.585               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.000 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.426
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.426             -13.023 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332146): Worst-case recovery slack is -1.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.082             -60.188 clk 
Info (332146): Worst-case removal slack is 1.558
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.558               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -87.584 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 664 megabytes
    Info: Processing ended: Thu Apr 13 17:34:32 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


