{
  "module_name": "dma_ch_1_regs.h",
  "hash_id": "d634c7b89ed270be122acb15433141a823eb6b467568650d7004d5513bb2d49e",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/goya/asic_reg/dma_ch_1_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_DMA_CH_1_REGS_H_\n#define ASIC_REG_DMA_CH_1_REGS_H_\n\n \n\n#define mmDMA_CH_1_CFG0                                              0x409000\n\n#define mmDMA_CH_1_CFG1                                              0x409004\n\n#define mmDMA_CH_1_ERRMSG_ADDR_LO                                    0x409008\n\n#define mmDMA_CH_1_ERRMSG_ADDR_HI                                    0x40900C\n\n#define mmDMA_CH_1_ERRMSG_WDATA                                      0x409010\n\n#define mmDMA_CH_1_RD_COMP_ADDR_LO                                   0x409014\n\n#define mmDMA_CH_1_RD_COMP_ADDR_HI                                   0x409018\n\n#define mmDMA_CH_1_RD_COMP_WDATA                                     0x40901C\n\n#define mmDMA_CH_1_WR_COMP_ADDR_LO                                   0x409020\n\n#define mmDMA_CH_1_WR_COMP_ADDR_HI                                   0x409024\n\n#define mmDMA_CH_1_WR_COMP_WDATA                                     0x409028\n\n#define mmDMA_CH_1_LDMA_SRC_ADDR_LO                                  0x40902C\n\n#define mmDMA_CH_1_LDMA_SRC_ADDR_HI                                  0x409030\n\n#define mmDMA_CH_1_LDMA_DST_ADDR_LO                                  0x409034\n\n#define mmDMA_CH_1_LDMA_DST_ADDR_HI                                  0x409038\n\n#define mmDMA_CH_1_LDMA_TSIZE                                        0x40903C\n\n#define mmDMA_CH_1_COMIT_TRANSFER                                    0x409040\n\n#define mmDMA_CH_1_STS0                                              0x409044\n\n#define mmDMA_CH_1_STS1                                              0x409048\n\n#define mmDMA_CH_1_STS2                                              0x40904C\n\n#define mmDMA_CH_1_STS3                                              0x409050\n\n#define mmDMA_CH_1_STS4                                              0x409054\n\n#define mmDMA_CH_1_SRC_ADDR_LO_STS                                   0x409058\n\n#define mmDMA_CH_1_SRC_ADDR_HI_STS                                   0x40905C\n\n#define mmDMA_CH_1_SRC_TSIZE_STS                                     0x409060\n\n#define mmDMA_CH_1_DST_ADDR_LO_STS                                   0x409064\n\n#define mmDMA_CH_1_DST_ADDR_HI_STS                                   0x409068\n\n#define mmDMA_CH_1_DST_TSIZE_STS                                     0x40906C\n\n#define mmDMA_CH_1_RD_RATE_LIM_EN                                    0x409070\n\n#define mmDMA_CH_1_RD_RATE_LIM_RST_TOKEN                             0x409074\n\n#define mmDMA_CH_1_RD_RATE_LIM_SAT                                   0x409078\n\n#define mmDMA_CH_1_RD_RATE_LIM_TOUT                                  0x40907C\n\n#define mmDMA_CH_1_WR_RATE_LIM_EN                                    0x409080\n\n#define mmDMA_CH_1_WR_RATE_LIM_RST_TOKEN                             0x409084\n\n#define mmDMA_CH_1_WR_RATE_LIM_SAT                                   0x409088\n\n#define mmDMA_CH_1_WR_RATE_LIM_TOUT                                  0x40908C\n\n#define mmDMA_CH_1_CFG2                                              0x409090\n\n#define mmDMA_CH_1_TDMA_CTL                                          0x409100\n\n#define mmDMA_CH_1_TDMA_SRC_BASE_ADDR_LO                             0x409104\n\n#define mmDMA_CH_1_TDMA_SRC_BASE_ADDR_HI                             0x409108\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_BASE_0                               0x40910C\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_SIZE_0                               0x409110\n\n#define mmDMA_CH_1_TDMA_SRC_VALID_ELEMENTS_0                         0x409114\n\n#define mmDMA_CH_1_TDMA_SRC_START_OFFSET_0                           0x409118\n\n#define mmDMA_CH_1_TDMA_SRC_STRIDE_0                                 0x40911C\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_BASE_1                               0x409120\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_SIZE_1                               0x409124\n\n#define mmDMA_CH_1_TDMA_SRC_VALID_ELEMENTS_1                         0x409128\n\n#define mmDMA_CH_1_TDMA_SRC_START_OFFSET_1                           0x40912C\n\n#define mmDMA_CH_1_TDMA_SRC_STRIDE_1                                 0x409130\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_BASE_2                               0x409134\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_SIZE_2                               0x409138\n\n#define mmDMA_CH_1_TDMA_SRC_VALID_ELEMENTS_2                         0x40913C\n\n#define mmDMA_CH_1_TDMA_SRC_START_OFFSET_2                           0x409140\n\n#define mmDMA_CH_1_TDMA_SRC_STRIDE_2                                 0x409144\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_BASE_3                               0x409148\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_SIZE_3                               0x40914C\n\n#define mmDMA_CH_1_TDMA_SRC_VALID_ELEMENTS_3                         0x409150\n\n#define mmDMA_CH_1_TDMA_SRC_START_OFFSET_3                           0x409154\n\n#define mmDMA_CH_1_TDMA_SRC_STRIDE_3                                 0x409158\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_BASE_4                               0x40915C\n\n#define mmDMA_CH_1_TDMA_SRC_ROI_SIZE_4                               0x409160\n\n#define mmDMA_CH_1_TDMA_SRC_VALID_ELEMENTS_4                         0x409164\n\n#define mmDMA_CH_1_TDMA_SRC_START_OFFSET_4                           0x409168\n\n#define mmDMA_CH_1_TDMA_SRC_STRIDE_4                                 0x40916C\n\n#define mmDMA_CH_1_TDMA_DST_BASE_ADDR_LO                             0x409170\n\n#define mmDMA_CH_1_TDMA_DST_BASE_ADDR_HI                             0x409174\n\n#define mmDMA_CH_1_TDMA_DST_ROI_BASE_0                               0x409178\n\n#define mmDMA_CH_1_TDMA_DST_ROI_SIZE_0                               0x40917C\n\n#define mmDMA_CH_1_TDMA_DST_VALID_ELEMENTS_0                         0x409180\n\n#define mmDMA_CH_1_TDMA_DST_START_OFFSET_0                           0x409184\n\n#define mmDMA_CH_1_TDMA_DST_STRIDE_0                                 0x409188\n\n#define mmDMA_CH_1_TDMA_DST_ROI_BASE_1                               0x40918C\n\n#define mmDMA_CH_1_TDMA_DST_ROI_SIZE_1                               0x409190\n\n#define mmDMA_CH_1_TDMA_DST_VALID_ELEMENTS_1                         0x409194\n\n#define mmDMA_CH_1_TDMA_DST_START_OFFSET_1                           0x409198\n\n#define mmDMA_CH_1_TDMA_DST_STRIDE_1                                 0x40919C\n\n#define mmDMA_CH_1_TDMA_DST_ROI_BASE_2                               0x4091A0\n\n#define mmDMA_CH_1_TDMA_DST_ROI_SIZE_2                               0x4091A4\n\n#define mmDMA_CH_1_TDMA_DST_VALID_ELEMENTS_2                         0x4091A8\n\n#define mmDMA_CH_1_TDMA_DST_START_OFFSET_2                           0x4091AC\n\n#define mmDMA_CH_1_TDMA_DST_STRIDE_2                                 0x4091B0\n\n#define mmDMA_CH_1_TDMA_DST_ROI_BASE_3                               0x4091B4\n\n#define mmDMA_CH_1_TDMA_DST_ROI_SIZE_3                               0x4091B8\n\n#define mmDMA_CH_1_TDMA_DST_VALID_ELEMENTS_3                         0x4091BC\n\n#define mmDMA_CH_1_TDMA_DST_START_OFFSET_3                           0x4091C0\n\n#define mmDMA_CH_1_TDMA_DST_STRIDE_3                                 0x4091C4\n\n#define mmDMA_CH_1_TDMA_DST_ROI_BASE_4                               0x4091C8\n\n#define mmDMA_CH_1_TDMA_DST_ROI_SIZE_4                               0x4091CC\n\n#define mmDMA_CH_1_TDMA_DST_VALID_ELEMENTS_4                         0x4091D0\n\n#define mmDMA_CH_1_TDMA_DST_START_OFFSET_4                           0x4091D4\n\n#define mmDMA_CH_1_TDMA_DST_STRIDE_4                                 0x4091D8\n\n#define mmDMA_CH_1_MEM_INIT_BUSY                                     0x4091FC\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}