<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:27.2227</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0176792</applicationNumber><claimCount>8</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 드라이버를 갖는 디스플레이 장치</inventionTitle><inventionTitleEng>Display Device having Gate Drivier</inventionTitleEng><openDate>2024.06.25</openDate><openNumber>10-2024-0094481</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.04</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/36</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 명세서는 고속 구동을 실행하면서도 VDD Drop 현상을 감소시킬 수 있는 게이트 드라이버 및 이를 포함하는 디스플레이 장치에 관한 것으로, 일 측면에 따른 게이트 드라이버에서 각 스테이지는 Q 노드의 제어에 의해 복수의 클럭 중 입력 클럭을 출력 단자로 출력하는 풀-업 트랜지스터와, QB 노드의 제어에 의해 상기 출력 단자로 제1 게이트 오프 전압을 출력하는 풀-다운 트랜지스터를 포함하는 출력부; Q 노드를 충방전하고, Q 노드와 상반되게 QB 노드를 충방전하는 제어부; 및 각 프레임의 수직 블랭크 기간 동안, 안정화 신호에 응답하여 Q 노드, QB 노드, 캐리 단자, 출력단자를 게이트 오프 전압으로 방전시키는 제1 내지 제 4 안정화 트랜지스터를 포함하는 안정화부를 포함하고, VDD 라인 개수를 늘려 VDD에 연결된 GIP 단수를 분배하여 VDD 전류를 감소시키거나, 또는 VDD-VSS 전류 경로를 분배하여 VDD Drop 현상을 개선할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 게이트 라인을 각각 구동하는 복수의 스테이지를 포함하는 게이트 드라이버에서,각 스테이지는 Q 노드의 제어에 의해 복수의 클럭 중 입력 클럭을 출력 단자로 출력하는 풀-업 트랜지스터와, QB 노드의 제어에 의해 상기 출력 단자로 제1 게이트 오프 전압을 출력하는 풀-다운 트랜지스터를 포함하는 출력부;상기 Q 노드를 충방전하고, Q 노드와 상반되게 QB 노드를 충방전하는 제어부; 및각 프레임의 수직 블랭크 기간 동안, 안정화 신호에 응답하여 Q 노드, QB 노드, 캐리 단자를 제2 게이트 오프 전압으로 방전시키는 제1 내지 제 3 안정화 트랜지스터와, 출력 단자를 제1 게이트 오프 전압으로 방전시키는 제4 안정화 트랜지스터를 포함하는 안정화부를 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>2.  청구항 1에 있어서, 상기 제어부는스타트 신호 및 선행 스테이지 출력 중 어느 하나인 세트 신호에 응답하여 상기 Q 노드를 상기 세트 신호로 프리차징하는 Q 충전 트랜지스터를 포함하는 제1 충전부;상기 QB 노드를 고전위 전압으로 충전하는 QB 충전 트랜지스터를 포함하는 제2 충전부;상기 QB 노드의 제어에 의해 상기 Q 노드를 상기 게이트 오프 전압으로 방전시키는 Q 방전 트랜지스터를 포함하는 제1 방전부; 및상기 Q 노드의 제어에 의해 상기 QB 노드를 상기 게이트 오프 전압으로 방전시키는 QB 방전 트랜지스터를 포함하는 제2 방전부를 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>3.  청구항 2에 있어서,상기 제1 방전부는 리셋 신호 및 후행 스테이지의 출력에 응답하여 상기 Q 노드를 상기 제2 게이트 오프 전압으로 방전시키는 제2 Q 방전 트랜지스터; 및상기 리셋 신호 및 후행 스테이지의 출력에 응답하여 상기 출력 단자를 상기 제1 게이트 오프 전압으로 방전시키는 출력 방전 트랜지스터를 더 포함하고,상기 제2 방전부는상기 세트 신호에 응답하여 상기 QB 노드를 상기 제2 게이트 오프 전압으로 방전시키는 제2 QB 방전 트랜지스터를 더 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>4.  청구항 3에 있어서, 상기 제1 충전부, 제2 충전부, 제1 방전부, 제2 방전부, 안정화부를 구성하는 트랜지스터 개수가 트랜지스터에 걸리는 스트레스를 저감하도록 2-3개 인 게이트 드라이버.</claim></claimInfo><claimInfo><claim>5.  청구항 1에 있어서, 상기 출력부는 상기 Q 노드의 제어에 응답하여 상기 입력 클럭을 캐리 단자로 출력하는 제2 풀업 트랜지스터와, 상기 QB 노드의 제어에 응답하여 상기 캐리 단자로 상기 제2 게이트 오프 전압을 출력하는 제2 풀다운 트랜지스터를 더 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>6.  청구항 1에 있어서, 상기 각 스테이지의 홀수 번째 스테이지는 제1 전원 전압 라인에 연결되고, 짝수 번째 스테이지는 제2 전원 전압 라인에 연결되는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>7.  청구항 3에 있어서, 상기 제2 충전부는   상기 제1 전원 단자에 게이트 전극과 드레인 전극이 연결되고, 트랜지스터 T4의 게이트 전극과 트랜지스터 T4q의 드레인 전극에 소스 전극이 연결되는 트랜지스터 T4a 와,상기 트랜지스터 T4a의 소스 전극과 상기 트랜지스터 T4의 게이트 전극에 드레인 전극이 연결되고, 상기 Q 방전 트랜지스터 T5q의 게이트 전극에 게이트 전극이 접속되며, 상기 제3 전원 단자에 소스 전극이 연결되는 트랜지스터 T4q를 더 포함하는 게이트 드라이버.</claim></claimInfo><claimInfo><claim>8. 영상을 표시하는 패널,청구항 1 내지 청구항 7 중 어느 한 청구항에 기재된 게이트 드라이버가 상기 패널에 내장되는 디스플레이 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>LEE, Joon Ho</engName><name>이준호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.16</receiptDate><receiptNumber>1-1-2022-1356472-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.04</receiptDate><receiptNumber>1-1-2025-0382142-90</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.08.20</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.09.29</receiptDate><receiptNumber>9-6-2025-0187743-60</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.22</receiptDate><receiptNumber>9-5-2025-1020627-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220176792.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9327c00f2e9860dff250e2406d7f733cc0094593d3c6cd99128dea2d755b3ac0022195ea5d7ed334615ff2c0023988590feddae62d8568740f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb1972c186f97d5fc64342df95b34c37c5a68c473650d1a290b03d5d8c40cc8e9eadf3ab5f2804f87d6d1d4128eb101595008592fe8626436</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>