
PreLab5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000096a  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000008f6  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000003  00800100  00800100  0000096a  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000096a  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000099c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000110  00000000  00000000  000009dc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000e8a  00000000  00000000  00000aec  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000094d  00000000  00000000  00001976  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000080f  00000000  00000000  000022c3  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000328  00000000  00000000  00002ad4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004f1  00000000  00000000  00002dfc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000901  00000000  00000000  000032ed  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000c0  00000000  00000000  00003bee  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 b9 00 	jmp	0x172	; 0x172 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a3 30       	cpi	r26, 0x03	; 3
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 84 00 	call	0x108	; 0x108 <main>
  88:	0c 94 79 04 	jmp	0x8f2	; 0x8f2 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <initADC>:
 *  Author: jaidy
 */ 
#include "ADC.h"

void initADC(void){
	ADMUX = 0;
  90:	ec e7       	ldi	r30, 0x7C	; 124
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	10 82       	st	Z, r1
	ADMUX |= (1 << REFS0);		// VREF = AVCC
  96:	80 81       	ld	r24, Z
  98:	80 64       	ori	r24, 0x40	; 64
  9a:	80 83       	st	Z, r24
	ADMUX &= ~(1 << REFS1);		// VREF = AVCC
  9c:	80 81       	ld	r24, Z
  9e:	8f 77       	andi	r24, 0x7F	; 127
  a0:	80 83       	st	Z, r24
	ADMUX |= (1 << ADLAR);		// JUSTIFICACION A LA DERECHA
  a2:	80 81       	ld	r24, Z
  a4:	80 62       	ori	r24, 0x20	; 32
  a6:	80 83       	st	Z, r24
	
	ADCSRA = 0;
  a8:	ea e7       	ldi	r30, 0x7A	; 122
  aa:	f0 e0       	ldi	r31, 0x00	; 0
  ac:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADEN);		// ENCIENDER EL ADC
  ae:	80 81       	ld	r24, Z
  b0:	80 68       	ori	r24, 0x80	; 128
  b2:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADIE);		// HABILITAR ISR ADC
  b4:	80 81       	ld	r24, Z
  b6:	88 60       	ori	r24, 0x08	; 8
  b8:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS0);
  ba:	80 81       	ld	r24, Z
  bc:	81 60       	ori	r24, 0x01	; 1
  be:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS1);
  c0:	80 81       	ld	r24, Z
  c2:	82 60       	ori	r24, 0x02	; 2
  c4:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADPS2);		// PRESCALES 128 -> 16M = 125kHz
  c6:	80 81       	ld	r24, Z
  c8:	84 60       	ori	r24, 0x04	; 4
  ca:	80 83       	st	Z, r24
	
	DIDR0 |= (1 << ADC0D);		// DESABILITAR LA ENTRADA DIGITAL PC0
  cc:	ee e7       	ldi	r30, 0x7E	; 126
  ce:	f0 e0       	ldi	r31, 0x00	; 0
  d0:	80 81       	ld	r24, Z
  d2:	81 60       	ori	r24, 0x01	; 1
  d4:	80 83       	st	Z, r24
	DIDR0 |= (1 << ADC1D);		// DESABILITAR LA ENTRADA DIGITAL PC1
  d6:	80 81       	ld	r24, Z
  d8:	82 60       	ori	r24, 0x02	; 2
  da:	80 83       	st	Z, r24
	DIDR0 |= (1 << ADC2D);		// DESABILITAR LA ENTRADA DIGITAL PC1
  dc:	80 81       	ld	r24, Z
  de:	84 60       	ori	r24, 0x04	; 4
  e0:	80 83       	st	Z, r24
  e2:	08 95       	ret

000000e4 <ADC_CONVERT>:
}

uint8_t ADC_CONVERT(uint8_t canal){
	ADMUX = (ADMUX & 0xF0)|canal;	// SELECCION DEL CANAL
  e4:	ec e7       	ldi	r30, 0x7C	; 124
  e6:	f0 e0       	ldi	r31, 0x00	; 0
  e8:	90 81       	ld	r25, Z
  ea:	90 7f       	andi	r25, 0xF0	; 240
  ec:	89 2b       	or	r24, r25
  ee:	80 83       	st	Z, r24
	ADCSRA |= (1<<ADSC);			// INICIA EL ADC
  f0:	ea e7       	ldi	r30, 0x7A	; 122
  f2:	f0 e0       	ldi	r31, 0x00	; 0
  f4:	80 81       	ld	r24, Z
  f6:	80 64       	ori	r24, 0x40	; 64
  f8:	80 83       	st	Z, r24
	while((ADCSRA)&(1<<ADSC));		// FINALIZA LA CONVERSION
  fa:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
  fe:	86 fd       	sbrc	r24, 6
 100:	fc cf       	rjmp	.-8      	; 0xfa <ADC_CONVERT+0x16>
	return(ADCH);
 102:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
}
 106:	08 95       	ret

00000108 <main>:
    }
}

void setup (void){
	UCSR0B = 0;		// DESABILITA TX Y RX
	DDRC = 0;		// PUERTO C COMO ENTRADA
 108:	f8 94       	cli
 10a:	14 bc       	out	0x24, r1	; 36
 10c:	15 bc       	out	0x25, r1	; 37
 10e:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
 112:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
 116:	10 92 b0 00 	sts	0x00B0, r1	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
 11a:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
 11e:	0e 94 48 00 	call	0x90	; 0x90 <initADC>
 122:	60 e0       	ldi	r22, 0x00	; 0
 124:	74 e0       	ldi	r23, 0x04	; 4
 126:	80 e0       	ldi	r24, 0x00	; 0
 128:	0e 94 ce 00 	call	0x19c	; 0x19c <initPWM0A>
 12c:	4f e3       	ldi	r20, 0x3F	; 63
 12e:	5c e9       	ldi	r21, 0x9C	; 156
 130:	68 e0       	ldi	r22, 0x08	; 8
 132:	70 e0       	ldi	r23, 0x00	; 0
 134:	80 e0       	ldi	r24, 0x00	; 0
 136:	0e 94 54 01 	call	0x2a8	; 0x2a8 <initPWM1A>
 13a:	60 e0       	ldi	r22, 0x00	; 0
 13c:	74 e0       	ldi	r23, 0x04	; 4
 13e:	80 e0       	ldi	r24, 0x00	; 0
 140:	0e 94 18 02 	call	0x430	; 0x430 <initPWM2A>
 144:	78 94       	sei
 146:	80 e0       	ldi	r24, 0x00	; 0
 148:	0e 94 72 00 	call	0xe4	; 0xe4 <ADC_CONVERT>
 14c:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <DutyC1>
 150:	0e 94 81 01 	call	0x302	; 0x302 <updateDutyCA1>
 154:	81 e0       	ldi	r24, 0x01	; 1
 156:	0e 94 72 00 	call	0xe4	; 0xe4 <ADC_CONVERT>
 15a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <DutyC2>
 15e:	0e 94 3a 02 	call	0x474	; 0x474 <updateDutyCA2>
 162:	82 e0       	ldi	r24, 0x02	; 2
 164:	0e 94 72 00 	call	0xe4	; 0xe4 <ADC_CONVERT>
 168:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 16c:	0e 94 f3 00 	call	0x1e6	; 0x1e6 <updateDutyCA>
 170:	ea cf       	rjmp	.-44     	; 0x146 <main+0x3e>

00000172 <__vector_21>:
}

ISR(ADC_vect){
 172:	1f 92       	push	r1
 174:	0f 92       	push	r0
 176:	0f b6       	in	r0, 0x3f	; 63
 178:	0f 92       	push	r0
 17a:	11 24       	eor	r1, r1
 17c:	8f 93       	push	r24
 17e:	ef 93       	push	r30
 180:	ff 93       	push	r31
	ADCSRA |= (1 << ADIF);	//LIMPIA LA BANDERA
 182:	ea e7       	ldi	r30, 0x7A	; 122
 184:	f0 e0       	ldi	r31, 0x00	; 0
 186:	80 81       	ld	r24, Z
 188:	80 61       	ori	r24, 0x10	; 16
 18a:	80 83       	st	Z, r24
}
 18c:	ff 91       	pop	r31
 18e:	ef 91       	pop	r30
 190:	8f 91       	pop	r24
 192:	0f 90       	pop	r0
 194:	0f be       	out	0x3f, r0	; 63
 196:	0f 90       	pop	r0
 198:	1f 90       	pop	r1
 19a:	18 95       	reti

0000019c <initPWM0A>:
		TCCR0B |= (1 << CS00);
	}
	if (prescaler == 6) {
		TCCR0B |= (1 << CS01)|(1 << CS00);
		} else {
		TCCR0B |= (1 << CS00);
 19c:	9a b1       	in	r25, 0x0a	; 10
 19e:	90 64       	ori	r25, 0x40	; 64
 1a0:	9a b9       	out	0x0a, r25	; 10
 1a2:	94 b5       	in	r25, 0x24	; 36
 1a4:	93 60       	ori	r25, 0x03	; 3
 1a6:	94 bd       	out	0x24, r25	; 36
 1a8:	88 23       	and	r24, r24
 1aa:	21 f0       	breq	.+8      	; 0x1b4 <initPWM0A+0x18>
 1ac:	84 b5       	in	r24, 0x24	; 36
 1ae:	80 6c       	ori	r24, 0xC0	; 192
 1b0:	84 bd       	out	0x24, r24	; 36
 1b2:	03 c0       	rjmp	.+6      	; 0x1ba <initPWM0A+0x1e>
 1b4:	84 b5       	in	r24, 0x24	; 36
 1b6:	80 68       	ori	r24, 0x80	; 128
 1b8:	84 bd       	out	0x24, r24	; 36
 1ba:	61 15       	cp	r22, r1
 1bc:	84 e0       	ldi	r24, 0x04	; 4
 1be:	78 07       	cpc	r23, r24
 1c0:	21 f4       	brne	.+8      	; 0x1ca <initPWM0A+0x2e>
 1c2:	85 b5       	in	r24, 0x25	; 37
 1c4:	85 60       	ori	r24, 0x05	; 5
 1c6:	85 bd       	out	0x25, r24	; 37
 1c8:	03 c0       	rjmp	.+6      	; 0x1d0 <initPWM0A+0x34>
 1ca:	85 b5       	in	r24, 0x25	; 37
 1cc:	81 60       	ori	r24, 0x01	; 1
 1ce:	85 bd       	out	0x25, r24	; 37
 1d0:	66 30       	cpi	r22, 0x06	; 6
 1d2:	71 05       	cpc	r23, r1
 1d4:	21 f4       	brne	.+8      	; 0x1de <initPWM0A+0x42>
 1d6:	85 b5       	in	r24, 0x25	; 37
 1d8:	83 60       	ori	r24, 0x03	; 3
 1da:	85 bd       	out	0x25, r24	; 37
 1dc:	08 95       	ret
 1de:	85 b5       	in	r24, 0x25	; 37
 1e0:	81 60       	ori	r24, 0x01	; 1
 1e2:	85 bd       	out	0x25, r24	; 37
 1e4:	08 95       	ret

000001e6 <updateDutyCA>:
	}
}

void updateDutyCA(uint8_t duty){
	OCR0A = duty;
 1e6:	87 bd       	out	0x27, r24	; 39
 1e8:	08 95       	ret

000001ea <map>:
	}

	if (prescaler == 8) {
		TCCR1B |= (1 << CS11);
		} else {
		TCCR1B |= (1 << CS12);
 1ea:	4f 92       	push	r4
 1ec:	5f 92       	push	r5
 1ee:	6f 92       	push	r6
 1f0:	7f 92       	push	r7
 1f2:	af 92       	push	r10
 1f4:	bf 92       	push	r11
 1f6:	cf 92       	push	r12
 1f8:	df 92       	push	r13
 1fa:	ef 92       	push	r14
 1fc:	ff 92       	push	r15
 1fe:	0f 93       	push	r16
 200:	1f 93       	push	r17
 202:	cf 93       	push	r28
 204:	df 93       	push	r29
 206:	cd b7       	in	r28, 0x3d	; 61
 208:	de b7       	in	r29, 0x3e	; 62
 20a:	28 97       	sbiw	r28, 0x08	; 8
 20c:	0f b6       	in	r0, 0x3f	; 63
 20e:	f8 94       	cli
 210:	de bf       	out	0x3e, r29	; 62
 212:	0f be       	out	0x3f, r0	; 63
 214:	cd bf       	out	0x3d, r28	; 61
 216:	29 01       	movw	r4, r18
 218:	3a 01       	movw	r6, r20
 21a:	ed 82       	std	Y+5, r14	; 0x05
 21c:	fe 82       	std	Y+6, r15	; 0x06
 21e:	0f 83       	std	Y+7, r16	; 0x07
 220:	18 87       	std	Y+8, r17	; 0x08
 222:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__subsf3>
 226:	69 83       	std	Y+1, r22	; 0x01
 228:	7a 83       	std	Y+2, r23	; 0x02
 22a:	8b 83       	std	Y+3, r24	; 0x03
 22c:	9c 83       	std	Y+4, r25	; 0x04
 22e:	a6 01       	movw	r20, r12
 230:	95 01       	movw	r18, r10
 232:	69 8d       	ldd	r22, Y+25	; 0x19
 234:	7a 8d       	ldd	r23, Y+26	; 0x1a
 236:	8b 8d       	ldd	r24, Y+27	; 0x1b
 238:	9c 8d       	ldd	r25, Y+28	; 0x1c
 23a:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__subsf3>
 23e:	9b 01       	movw	r18, r22
 240:	ac 01       	movw	r20, r24
 242:	69 81       	ldd	r22, Y+1	; 0x01
 244:	7a 81       	ldd	r23, Y+2	; 0x02
 246:	8b 81       	ldd	r24, Y+3	; 0x03
 248:	9c 81       	ldd	r25, Y+4	; 0x04
 24a:	0e 94 0c 04 	call	0x818	; 0x818 <__mulsf3>
 24e:	69 83       	std	Y+1, r22	; 0x01
 250:	7a 83       	std	Y+2, r23	; 0x02
 252:	8b 83       	std	Y+3, r24	; 0x03
 254:	9c 83       	std	Y+4, r25	; 0x04
 256:	a3 01       	movw	r20, r6
 258:	92 01       	movw	r18, r4
 25a:	c8 01       	movw	r24, r16
 25c:	b7 01       	movw	r22, r14
 25e:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__subsf3>
 262:	9b 01       	movw	r18, r22
 264:	ac 01       	movw	r20, r24
 266:	69 81       	ldd	r22, Y+1	; 0x01
 268:	7a 81       	ldd	r23, Y+2	; 0x02
 26a:	8b 81       	ldd	r24, Y+3	; 0x03
 26c:	9c 81       	ldd	r25, Y+4	; 0x04
 26e:	0e 94 dd 02 	call	0x5ba	; 0x5ba <__divsf3>
 272:	9b 01       	movw	r18, r22
 274:	ac 01       	movw	r20, r24
 276:	c6 01       	movw	r24, r12
 278:	b5 01       	movw	r22, r10
 27a:	0e 94 71 02 	call	0x4e2	; 0x4e2 <__addsf3>
 27e:	28 96       	adiw	r28, 0x08	; 8
 280:	0f b6       	in	r0, 0x3f	; 63
 282:	f8 94       	cli
 284:	de bf       	out	0x3e, r29	; 62
 286:	0f be       	out	0x3f, r0	; 63
 288:	cd bf       	out	0x3d, r28	; 61
 28a:	df 91       	pop	r29
 28c:	cf 91       	pop	r28
 28e:	1f 91       	pop	r17
 290:	0f 91       	pop	r16
 292:	ff 90       	pop	r15
 294:	ef 90       	pop	r14
 296:	df 90       	pop	r13
 298:	cf 90       	pop	r12
 29a:	bf 90       	pop	r11
 29c:	af 90       	pop	r10
 29e:	7f 90       	pop	r7
 2a0:	6f 90       	pop	r6
 2a2:	5f 90       	pop	r5
 2a4:	4f 90       	pop	r4
 2a6:	08 95       	ret

000002a8 <initPWM1A>:
 2a8:	94 b1       	in	r25, 0x04	; 4
 2aa:	92 60       	ori	r25, 0x02	; 2
 2ac:	94 b9       	out	0x04, r25	; 4
 2ae:	e0 e8       	ldi	r30, 0x80	; 128
 2b0:	f0 e0       	ldi	r31, 0x00	; 0
 2b2:	90 81       	ld	r25, Z
 2b4:	92 60       	ori	r25, 0x02	; 2
 2b6:	90 83       	st	Z, r25
 2b8:	e1 e8       	ldi	r30, 0x81	; 129
 2ba:	f0 e0       	ldi	r31, 0x00	; 0
 2bc:	90 81       	ld	r25, Z
 2be:	98 61       	ori	r25, 0x18	; 24
 2c0:	90 83       	st	Z, r25
 2c2:	50 93 87 00 	sts	0x0087, r21	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 2c6:	40 93 86 00 	sts	0x0086, r20	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 2ca:	88 23       	and	r24, r24
 2cc:	31 f0       	breq	.+12     	; 0x2da <initPWM1A+0x32>
 2ce:	e0 e8       	ldi	r30, 0x80	; 128
 2d0:	f0 e0       	ldi	r31, 0x00	; 0
 2d2:	80 81       	ld	r24, Z
 2d4:	80 6c       	ori	r24, 0xC0	; 192
 2d6:	80 83       	st	Z, r24
 2d8:	05 c0       	rjmp	.+10     	; 0x2e4 <initPWM1A+0x3c>
 2da:	e0 e8       	ldi	r30, 0x80	; 128
 2dc:	f0 e0       	ldi	r31, 0x00	; 0
 2de:	80 81       	ld	r24, Z
 2e0:	80 68       	ori	r24, 0x80	; 128
 2e2:	80 83       	st	Z, r24
 2e4:	68 30       	cpi	r22, 0x08	; 8
 2e6:	71 05       	cpc	r23, r1
 2e8:	31 f4       	brne	.+12     	; 0x2f6 <initPWM1A+0x4e>
 2ea:	e1 e8       	ldi	r30, 0x81	; 129
 2ec:	f0 e0       	ldi	r31, 0x00	; 0
 2ee:	80 81       	ld	r24, Z
 2f0:	82 60       	ori	r24, 0x02	; 2
 2f2:	80 83       	st	Z, r24
 2f4:	08 95       	ret
 2f6:	e1 e8       	ldi	r30, 0x81	; 129
 2f8:	f0 e0       	ldi	r31, 0x00	; 0
 2fa:	80 81       	ld	r24, Z
 2fc:	84 60       	ori	r24, 0x04	; 4
 2fe:	80 83       	st	Z, r24
 300:	08 95       	ret

00000302 <updateDutyCA1>:
	}
}

void updateDutyCA1(uint8_t duty){//900=0° 2800=90° 48000=180°
 302:	af 92       	push	r10
 304:	bf 92       	push	r11
 306:	cf 92       	push	r12
 308:	df 92       	push	r13
 30a:	ef 92       	push	r14
 30c:	ff 92       	push	r15
 30e:	0f 93       	push	r16
 310:	1f 93       	push	r17
	OCR1A = map(duty,0,255,900,4800);
 312:	68 2f       	mov	r22, r24
 314:	70 e0       	ldi	r23, 0x00	; 0
 316:	80 e0       	ldi	r24, 0x00	; 0
 318:	90 e0       	ldi	r25, 0x00	; 0
 31a:	0e 94 7e 03 	call	0x6fc	; 0x6fc <__floatunsisf>
 31e:	25 e4       	ldi	r18, 0x45	; 69
 320:	2f 93       	push	r18
 322:	26 e9       	ldi	r18, 0x96	; 150
 324:	2f 93       	push	r18
 326:	1f 92       	push	r1
 328:	1f 92       	push	r1
 32a:	0f 2e       	mov	r0, r31
 32c:	a1 2c       	mov	r10, r1
 32e:	b1 2c       	mov	r11, r1
 330:	f1 e6       	ldi	r31, 0x61	; 97
 332:	cf 2e       	mov	r12, r31
 334:	f4 e4       	ldi	r31, 0x44	; 68
 336:	df 2e       	mov	r13, r31
 338:	f0 2d       	mov	r31, r0
 33a:	e1 2c       	mov	r14, r1
 33c:	f1 2c       	mov	r15, r1
 33e:	0f e7       	ldi	r16, 0x7F	; 127
 340:	13 e4       	ldi	r17, 0x43	; 67
 342:	20 e0       	ldi	r18, 0x00	; 0
 344:	30 e0       	ldi	r19, 0x00	; 0
 346:	a9 01       	movw	r20, r18
 348:	0e 94 f5 00 	call	0x1ea	; 0x1ea <map>
 34c:	0f 90       	pop	r0
 34e:	0f 90       	pop	r0
 350:	0f 90       	pop	r0
 352:	0f 90       	pop	r0
 354:	0e 94 4f 03 	call	0x69e	; 0x69e <__fixunssfsi>
 358:	70 93 89 00 	sts	0x0089, r23	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 35c:	60 93 88 00 	sts	0x0088, r22	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
}
 360:	1f 91       	pop	r17
 362:	0f 91       	pop	r16
 364:	ff 90       	pop	r15
 366:	ef 90       	pop	r14
 368:	df 90       	pop	r13
 36a:	cf 90       	pop	r12
 36c:	bf 90       	pop	r11
 36e:	af 90       	pop	r10
 370:	08 95       	ret

00000372 <map1>:
	}

	if (prescaler == 1024) {
		TCCR2B |= (1 << CS22)|(1 << CS21)|(1 << CS20);
		} else {
		TCCR2B |= (1 << CS20);
 372:	4f 92       	push	r4
 374:	5f 92       	push	r5
 376:	6f 92       	push	r6
 378:	7f 92       	push	r7
 37a:	af 92       	push	r10
 37c:	bf 92       	push	r11
 37e:	cf 92       	push	r12
 380:	df 92       	push	r13
 382:	ef 92       	push	r14
 384:	ff 92       	push	r15
 386:	0f 93       	push	r16
 388:	1f 93       	push	r17
 38a:	cf 93       	push	r28
 38c:	df 93       	push	r29
 38e:	cd b7       	in	r28, 0x3d	; 61
 390:	de b7       	in	r29, 0x3e	; 62
 392:	28 97       	sbiw	r28, 0x08	; 8
 394:	0f b6       	in	r0, 0x3f	; 63
 396:	f8 94       	cli
 398:	de bf       	out	0x3e, r29	; 62
 39a:	0f be       	out	0x3f, r0	; 63
 39c:	cd bf       	out	0x3d, r28	; 61
 39e:	29 01       	movw	r4, r18
 3a0:	3a 01       	movw	r6, r20
 3a2:	ed 82       	std	Y+5, r14	; 0x05
 3a4:	fe 82       	std	Y+6, r15	; 0x06
 3a6:	0f 83       	std	Y+7, r16	; 0x07
 3a8:	18 87       	std	Y+8, r17	; 0x08
 3aa:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__subsf3>
 3ae:	69 83       	std	Y+1, r22	; 0x01
 3b0:	7a 83       	std	Y+2, r23	; 0x02
 3b2:	8b 83       	std	Y+3, r24	; 0x03
 3b4:	9c 83       	std	Y+4, r25	; 0x04
 3b6:	a6 01       	movw	r20, r12
 3b8:	95 01       	movw	r18, r10
 3ba:	69 8d       	ldd	r22, Y+25	; 0x19
 3bc:	7a 8d       	ldd	r23, Y+26	; 0x1a
 3be:	8b 8d       	ldd	r24, Y+27	; 0x1b
 3c0:	9c 8d       	ldd	r25, Y+28	; 0x1c
 3c2:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__subsf3>
 3c6:	9b 01       	movw	r18, r22
 3c8:	ac 01       	movw	r20, r24
 3ca:	69 81       	ldd	r22, Y+1	; 0x01
 3cc:	7a 81       	ldd	r23, Y+2	; 0x02
 3ce:	8b 81       	ldd	r24, Y+3	; 0x03
 3d0:	9c 81       	ldd	r25, Y+4	; 0x04
 3d2:	0e 94 0c 04 	call	0x818	; 0x818 <__mulsf3>
 3d6:	69 83       	std	Y+1, r22	; 0x01
 3d8:	7a 83       	std	Y+2, r23	; 0x02
 3da:	8b 83       	std	Y+3, r24	; 0x03
 3dc:	9c 83       	std	Y+4, r25	; 0x04
 3de:	a3 01       	movw	r20, r6
 3e0:	92 01       	movw	r18, r4
 3e2:	c8 01       	movw	r24, r16
 3e4:	b7 01       	movw	r22, r14
 3e6:	0e 94 70 02 	call	0x4e0	; 0x4e0 <__subsf3>
 3ea:	9b 01       	movw	r18, r22
 3ec:	ac 01       	movw	r20, r24
 3ee:	69 81       	ldd	r22, Y+1	; 0x01
 3f0:	7a 81       	ldd	r23, Y+2	; 0x02
 3f2:	8b 81       	ldd	r24, Y+3	; 0x03
 3f4:	9c 81       	ldd	r25, Y+4	; 0x04
 3f6:	0e 94 dd 02 	call	0x5ba	; 0x5ba <__divsf3>
 3fa:	9b 01       	movw	r18, r22
 3fc:	ac 01       	movw	r20, r24
 3fe:	c6 01       	movw	r24, r12
 400:	b5 01       	movw	r22, r10
 402:	0e 94 71 02 	call	0x4e2	; 0x4e2 <__addsf3>
 406:	28 96       	adiw	r28, 0x08	; 8
 408:	0f b6       	in	r0, 0x3f	; 63
 40a:	f8 94       	cli
 40c:	de bf       	out	0x3e, r29	; 62
 40e:	0f be       	out	0x3f, r0	; 63
 410:	cd bf       	out	0x3d, r28	; 61
 412:	df 91       	pop	r29
 414:	cf 91       	pop	r28
 416:	1f 91       	pop	r17
 418:	0f 91       	pop	r16
 41a:	ff 90       	pop	r15
 41c:	ef 90       	pop	r14
 41e:	df 90       	pop	r13
 420:	cf 90       	pop	r12
 422:	bf 90       	pop	r11
 424:	af 90       	pop	r10
 426:	7f 90       	pop	r7
 428:	6f 90       	pop	r6
 42a:	5f 90       	pop	r5
 42c:	4f 90       	pop	r4
 42e:	08 95       	ret

00000430 <initPWM2A>:
 430:	94 b1       	in	r25, 0x04	; 4
 432:	98 60       	ori	r25, 0x08	; 8
 434:	94 b9       	out	0x04, r25	; 4
 436:	e0 eb       	ldi	r30, 0xB0	; 176
 438:	f0 e0       	ldi	r31, 0x00	; 0
 43a:	90 81       	ld	r25, Z
 43c:	93 60       	ori	r25, 0x03	; 3
 43e:	90 83       	st	Z, r25
 440:	88 23       	and	r24, r24
 442:	21 f0       	breq	.+8      	; 0x44c <initPWM2A+0x1c>
 444:	80 81       	ld	r24, Z
 446:	80 6c       	ori	r24, 0xC0	; 192
 448:	80 83       	st	Z, r24
 44a:	05 c0       	rjmp	.+10     	; 0x456 <initPWM2A+0x26>
 44c:	e0 eb       	ldi	r30, 0xB0	; 176
 44e:	f0 e0       	ldi	r31, 0x00	; 0
 450:	80 81       	ld	r24, Z
 452:	80 68       	ori	r24, 0x80	; 128
 454:	80 83       	st	Z, r24
 456:	61 15       	cp	r22, r1
 458:	74 40       	sbci	r23, 0x04	; 4
 45a:	31 f4       	brne	.+12     	; 0x468 <initPWM2A+0x38>
 45c:	e1 eb       	ldi	r30, 0xB1	; 177
 45e:	f0 e0       	ldi	r31, 0x00	; 0
 460:	80 81       	ld	r24, Z
 462:	87 60       	ori	r24, 0x07	; 7
 464:	80 83       	st	Z, r24
 466:	08 95       	ret
 468:	e1 eb       	ldi	r30, 0xB1	; 177
 46a:	f0 e0       	ldi	r31, 0x00	; 0
 46c:	80 81       	ld	r24, Z
 46e:	81 60       	ori	r24, 0x01	; 1
 470:	80 83       	st	Z, r24
 472:	08 95       	ret

00000474 <updateDutyCA2>:
	}
}

void updateDutyCA2(uint8_t duty){
 474:	af 92       	push	r10
 476:	bf 92       	push	r11
 478:	cf 92       	push	r12
 47a:	df 92       	push	r13
 47c:	ef 92       	push	r14
 47e:	ff 92       	push	r15
 480:	0f 93       	push	r16
 482:	1f 93       	push	r17
	OCR2A = map1(duty,0,255,6,36);
 484:	68 2f       	mov	r22, r24
 486:	70 e0       	ldi	r23, 0x00	; 0
 488:	80 e0       	ldi	r24, 0x00	; 0
 48a:	90 e0       	ldi	r25, 0x00	; 0
 48c:	0e 94 7e 03 	call	0x6fc	; 0x6fc <__floatunsisf>
 490:	22 e4       	ldi	r18, 0x42	; 66
 492:	2f 93       	push	r18
 494:	20 e1       	ldi	r18, 0x10	; 16
 496:	2f 93       	push	r18
 498:	1f 92       	push	r1
 49a:	1f 92       	push	r1
 49c:	0f 2e       	mov	r0, r31
 49e:	a1 2c       	mov	r10, r1
 4a0:	b1 2c       	mov	r11, r1
 4a2:	f0 ec       	ldi	r31, 0xC0	; 192
 4a4:	cf 2e       	mov	r12, r31
 4a6:	f0 e4       	ldi	r31, 0x40	; 64
 4a8:	df 2e       	mov	r13, r31
 4aa:	f0 2d       	mov	r31, r0
 4ac:	e1 2c       	mov	r14, r1
 4ae:	f1 2c       	mov	r15, r1
 4b0:	0f e7       	ldi	r16, 0x7F	; 127
 4b2:	13 e4       	ldi	r17, 0x43	; 67
 4b4:	20 e0       	ldi	r18, 0x00	; 0
 4b6:	30 e0       	ldi	r19, 0x00	; 0
 4b8:	a9 01       	movw	r20, r18
 4ba:	0e 94 b9 01 	call	0x372	; 0x372 <map1>
 4be:	0f 90       	pop	r0
 4c0:	0f 90       	pop	r0
 4c2:	0f 90       	pop	r0
 4c4:	0f 90       	pop	r0
 4c6:	0e 94 4f 03 	call	0x69e	; 0x69e <__fixunssfsi>
 4ca:	60 93 b3 00 	sts	0x00B3, r22	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
}
 4ce:	1f 91       	pop	r17
 4d0:	0f 91       	pop	r16
 4d2:	ff 90       	pop	r15
 4d4:	ef 90       	pop	r14
 4d6:	df 90       	pop	r13
 4d8:	cf 90       	pop	r12
 4da:	bf 90       	pop	r11
 4dc:	af 90       	pop	r10
 4de:	08 95       	ret

000004e0 <__subsf3>:
 4e0:	50 58       	subi	r21, 0x80	; 128

000004e2 <__addsf3>:
 4e2:	bb 27       	eor	r27, r27
 4e4:	aa 27       	eor	r26, r26
 4e6:	0e 94 88 02 	call	0x510	; 0x510 <__addsf3x>
 4ea:	0c 94 d2 03 	jmp	0x7a4	; 0x7a4 <__fp_round>
 4ee:	0e 94 c4 03 	call	0x788	; 0x788 <__fp_pscA>
 4f2:	38 f0       	brcs	.+14     	; 0x502 <__addsf3+0x20>
 4f4:	0e 94 cb 03 	call	0x796	; 0x796 <__fp_pscB>
 4f8:	20 f0       	brcs	.+8      	; 0x502 <__addsf3+0x20>
 4fa:	39 f4       	brne	.+14     	; 0x50a <__addsf3+0x28>
 4fc:	9f 3f       	cpi	r25, 0xFF	; 255
 4fe:	19 f4       	brne	.+6      	; 0x506 <__addsf3+0x24>
 500:	26 f4       	brtc	.+8      	; 0x50a <__addsf3+0x28>
 502:	0c 94 c1 03 	jmp	0x782	; 0x782 <__fp_nan>
 506:	0e f4       	brtc	.+2      	; 0x50a <__addsf3+0x28>
 508:	e0 95       	com	r30
 50a:	e7 fb       	bst	r30, 7
 50c:	0c 94 bb 03 	jmp	0x776	; 0x776 <__fp_inf>

00000510 <__addsf3x>:
 510:	e9 2f       	mov	r30, r25
 512:	0e 94 e3 03 	call	0x7c6	; 0x7c6 <__fp_split3>
 516:	58 f3       	brcs	.-42     	; 0x4ee <__addsf3+0xc>
 518:	ba 17       	cp	r27, r26
 51a:	62 07       	cpc	r22, r18
 51c:	73 07       	cpc	r23, r19
 51e:	84 07       	cpc	r24, r20
 520:	95 07       	cpc	r25, r21
 522:	20 f0       	brcs	.+8      	; 0x52c <__addsf3x+0x1c>
 524:	79 f4       	brne	.+30     	; 0x544 <__addsf3x+0x34>
 526:	a6 f5       	brtc	.+104    	; 0x590 <__addsf3x+0x80>
 528:	0c 94 05 04 	jmp	0x80a	; 0x80a <__fp_zero>
 52c:	0e f4       	brtc	.+2      	; 0x530 <__addsf3x+0x20>
 52e:	e0 95       	com	r30
 530:	0b 2e       	mov	r0, r27
 532:	ba 2f       	mov	r27, r26
 534:	a0 2d       	mov	r26, r0
 536:	0b 01       	movw	r0, r22
 538:	b9 01       	movw	r22, r18
 53a:	90 01       	movw	r18, r0
 53c:	0c 01       	movw	r0, r24
 53e:	ca 01       	movw	r24, r20
 540:	a0 01       	movw	r20, r0
 542:	11 24       	eor	r1, r1
 544:	ff 27       	eor	r31, r31
 546:	59 1b       	sub	r21, r25
 548:	99 f0       	breq	.+38     	; 0x570 <__addsf3x+0x60>
 54a:	59 3f       	cpi	r21, 0xF9	; 249
 54c:	50 f4       	brcc	.+20     	; 0x562 <__addsf3x+0x52>
 54e:	50 3e       	cpi	r21, 0xE0	; 224
 550:	68 f1       	brcs	.+90     	; 0x5ac <__addsf3x+0x9c>
 552:	1a 16       	cp	r1, r26
 554:	f0 40       	sbci	r31, 0x00	; 0
 556:	a2 2f       	mov	r26, r18
 558:	23 2f       	mov	r18, r19
 55a:	34 2f       	mov	r19, r20
 55c:	44 27       	eor	r20, r20
 55e:	58 5f       	subi	r21, 0xF8	; 248
 560:	f3 cf       	rjmp	.-26     	; 0x548 <__addsf3x+0x38>
 562:	46 95       	lsr	r20
 564:	37 95       	ror	r19
 566:	27 95       	ror	r18
 568:	a7 95       	ror	r26
 56a:	f0 40       	sbci	r31, 0x00	; 0
 56c:	53 95       	inc	r21
 56e:	c9 f7       	brne	.-14     	; 0x562 <__addsf3x+0x52>
 570:	7e f4       	brtc	.+30     	; 0x590 <__addsf3x+0x80>
 572:	1f 16       	cp	r1, r31
 574:	ba 0b       	sbc	r27, r26
 576:	62 0b       	sbc	r22, r18
 578:	73 0b       	sbc	r23, r19
 57a:	84 0b       	sbc	r24, r20
 57c:	ba f0       	brmi	.+46     	; 0x5ac <__addsf3x+0x9c>
 57e:	91 50       	subi	r25, 0x01	; 1
 580:	a1 f0       	breq	.+40     	; 0x5aa <__addsf3x+0x9a>
 582:	ff 0f       	add	r31, r31
 584:	bb 1f       	adc	r27, r27
 586:	66 1f       	adc	r22, r22
 588:	77 1f       	adc	r23, r23
 58a:	88 1f       	adc	r24, r24
 58c:	c2 f7       	brpl	.-16     	; 0x57e <__addsf3x+0x6e>
 58e:	0e c0       	rjmp	.+28     	; 0x5ac <__addsf3x+0x9c>
 590:	ba 0f       	add	r27, r26
 592:	62 1f       	adc	r22, r18
 594:	73 1f       	adc	r23, r19
 596:	84 1f       	adc	r24, r20
 598:	48 f4       	brcc	.+18     	; 0x5ac <__addsf3x+0x9c>
 59a:	87 95       	ror	r24
 59c:	77 95       	ror	r23
 59e:	67 95       	ror	r22
 5a0:	b7 95       	ror	r27
 5a2:	f7 95       	ror	r31
 5a4:	9e 3f       	cpi	r25, 0xFE	; 254
 5a6:	08 f0       	brcs	.+2      	; 0x5aa <__addsf3x+0x9a>
 5a8:	b0 cf       	rjmp	.-160    	; 0x50a <__addsf3+0x28>
 5aa:	93 95       	inc	r25
 5ac:	88 0f       	add	r24, r24
 5ae:	08 f0       	brcs	.+2      	; 0x5b2 <__addsf3x+0xa2>
 5b0:	99 27       	eor	r25, r25
 5b2:	ee 0f       	add	r30, r30
 5b4:	97 95       	ror	r25
 5b6:	87 95       	ror	r24
 5b8:	08 95       	ret

000005ba <__divsf3>:
 5ba:	0e 94 f1 02 	call	0x5e2	; 0x5e2 <__divsf3x>
 5be:	0c 94 d2 03 	jmp	0x7a4	; 0x7a4 <__fp_round>
 5c2:	0e 94 cb 03 	call	0x796	; 0x796 <__fp_pscB>
 5c6:	58 f0       	brcs	.+22     	; 0x5de <__divsf3+0x24>
 5c8:	0e 94 c4 03 	call	0x788	; 0x788 <__fp_pscA>
 5cc:	40 f0       	brcs	.+16     	; 0x5de <__divsf3+0x24>
 5ce:	29 f4       	brne	.+10     	; 0x5da <__divsf3+0x20>
 5d0:	5f 3f       	cpi	r21, 0xFF	; 255
 5d2:	29 f0       	breq	.+10     	; 0x5de <__divsf3+0x24>
 5d4:	0c 94 bb 03 	jmp	0x776	; 0x776 <__fp_inf>
 5d8:	51 11       	cpse	r21, r1
 5da:	0c 94 06 04 	jmp	0x80c	; 0x80c <__fp_szero>
 5de:	0c 94 c1 03 	jmp	0x782	; 0x782 <__fp_nan>

000005e2 <__divsf3x>:
 5e2:	0e 94 e3 03 	call	0x7c6	; 0x7c6 <__fp_split3>
 5e6:	68 f3       	brcs	.-38     	; 0x5c2 <__divsf3+0x8>

000005e8 <__divsf3_pse>:
 5e8:	99 23       	and	r25, r25
 5ea:	b1 f3       	breq	.-20     	; 0x5d8 <__divsf3+0x1e>
 5ec:	55 23       	and	r21, r21
 5ee:	91 f3       	breq	.-28     	; 0x5d4 <__divsf3+0x1a>
 5f0:	95 1b       	sub	r25, r21
 5f2:	55 0b       	sbc	r21, r21
 5f4:	bb 27       	eor	r27, r27
 5f6:	aa 27       	eor	r26, r26
 5f8:	62 17       	cp	r22, r18
 5fa:	73 07       	cpc	r23, r19
 5fc:	84 07       	cpc	r24, r20
 5fe:	38 f0       	brcs	.+14     	; 0x60e <__divsf3_pse+0x26>
 600:	9f 5f       	subi	r25, 0xFF	; 255
 602:	5f 4f       	sbci	r21, 0xFF	; 255
 604:	22 0f       	add	r18, r18
 606:	33 1f       	adc	r19, r19
 608:	44 1f       	adc	r20, r20
 60a:	aa 1f       	adc	r26, r26
 60c:	a9 f3       	breq	.-22     	; 0x5f8 <__divsf3_pse+0x10>
 60e:	35 d0       	rcall	.+106    	; 0x67a <__divsf3_pse+0x92>
 610:	0e 2e       	mov	r0, r30
 612:	3a f0       	brmi	.+14     	; 0x622 <__divsf3_pse+0x3a>
 614:	e0 e8       	ldi	r30, 0x80	; 128
 616:	32 d0       	rcall	.+100    	; 0x67c <__divsf3_pse+0x94>
 618:	91 50       	subi	r25, 0x01	; 1
 61a:	50 40       	sbci	r21, 0x00	; 0
 61c:	e6 95       	lsr	r30
 61e:	00 1c       	adc	r0, r0
 620:	ca f7       	brpl	.-14     	; 0x614 <__divsf3_pse+0x2c>
 622:	2b d0       	rcall	.+86     	; 0x67a <__divsf3_pse+0x92>
 624:	fe 2f       	mov	r31, r30
 626:	29 d0       	rcall	.+82     	; 0x67a <__divsf3_pse+0x92>
 628:	66 0f       	add	r22, r22
 62a:	77 1f       	adc	r23, r23
 62c:	88 1f       	adc	r24, r24
 62e:	bb 1f       	adc	r27, r27
 630:	26 17       	cp	r18, r22
 632:	37 07       	cpc	r19, r23
 634:	48 07       	cpc	r20, r24
 636:	ab 07       	cpc	r26, r27
 638:	b0 e8       	ldi	r27, 0x80	; 128
 63a:	09 f0       	breq	.+2      	; 0x63e <__divsf3_pse+0x56>
 63c:	bb 0b       	sbc	r27, r27
 63e:	80 2d       	mov	r24, r0
 640:	bf 01       	movw	r22, r30
 642:	ff 27       	eor	r31, r31
 644:	93 58       	subi	r25, 0x83	; 131
 646:	5f 4f       	sbci	r21, 0xFF	; 255
 648:	3a f0       	brmi	.+14     	; 0x658 <__divsf3_pse+0x70>
 64a:	9e 3f       	cpi	r25, 0xFE	; 254
 64c:	51 05       	cpc	r21, r1
 64e:	78 f0       	brcs	.+30     	; 0x66e <__divsf3_pse+0x86>
 650:	0c 94 bb 03 	jmp	0x776	; 0x776 <__fp_inf>
 654:	0c 94 06 04 	jmp	0x80c	; 0x80c <__fp_szero>
 658:	5f 3f       	cpi	r21, 0xFF	; 255
 65a:	e4 f3       	brlt	.-8      	; 0x654 <__divsf3_pse+0x6c>
 65c:	98 3e       	cpi	r25, 0xE8	; 232
 65e:	d4 f3       	brlt	.-12     	; 0x654 <__divsf3_pse+0x6c>
 660:	86 95       	lsr	r24
 662:	77 95       	ror	r23
 664:	67 95       	ror	r22
 666:	b7 95       	ror	r27
 668:	f7 95       	ror	r31
 66a:	9f 5f       	subi	r25, 0xFF	; 255
 66c:	c9 f7       	brne	.-14     	; 0x660 <__divsf3_pse+0x78>
 66e:	88 0f       	add	r24, r24
 670:	91 1d       	adc	r25, r1
 672:	96 95       	lsr	r25
 674:	87 95       	ror	r24
 676:	97 f9       	bld	r25, 7
 678:	08 95       	ret
 67a:	e1 e0       	ldi	r30, 0x01	; 1
 67c:	66 0f       	add	r22, r22
 67e:	77 1f       	adc	r23, r23
 680:	88 1f       	adc	r24, r24
 682:	bb 1f       	adc	r27, r27
 684:	62 17       	cp	r22, r18
 686:	73 07       	cpc	r23, r19
 688:	84 07       	cpc	r24, r20
 68a:	ba 07       	cpc	r27, r26
 68c:	20 f0       	brcs	.+8      	; 0x696 <__divsf3_pse+0xae>
 68e:	62 1b       	sub	r22, r18
 690:	73 0b       	sbc	r23, r19
 692:	84 0b       	sbc	r24, r20
 694:	ba 0b       	sbc	r27, r26
 696:	ee 1f       	adc	r30, r30
 698:	88 f7       	brcc	.-30     	; 0x67c <__divsf3_pse+0x94>
 69a:	e0 95       	com	r30
 69c:	08 95       	ret

0000069e <__fixunssfsi>:
 69e:	0e 94 eb 03 	call	0x7d6	; 0x7d6 <__fp_splitA>
 6a2:	88 f0       	brcs	.+34     	; 0x6c6 <__fixunssfsi+0x28>
 6a4:	9f 57       	subi	r25, 0x7F	; 127
 6a6:	98 f0       	brcs	.+38     	; 0x6ce <__fixunssfsi+0x30>
 6a8:	b9 2f       	mov	r27, r25
 6aa:	99 27       	eor	r25, r25
 6ac:	b7 51       	subi	r27, 0x17	; 23
 6ae:	b0 f0       	brcs	.+44     	; 0x6dc <__fixunssfsi+0x3e>
 6b0:	e1 f0       	breq	.+56     	; 0x6ea <__fixunssfsi+0x4c>
 6b2:	66 0f       	add	r22, r22
 6b4:	77 1f       	adc	r23, r23
 6b6:	88 1f       	adc	r24, r24
 6b8:	99 1f       	adc	r25, r25
 6ba:	1a f0       	brmi	.+6      	; 0x6c2 <__fixunssfsi+0x24>
 6bc:	ba 95       	dec	r27
 6be:	c9 f7       	brne	.-14     	; 0x6b2 <__fixunssfsi+0x14>
 6c0:	14 c0       	rjmp	.+40     	; 0x6ea <__fixunssfsi+0x4c>
 6c2:	b1 30       	cpi	r27, 0x01	; 1
 6c4:	91 f0       	breq	.+36     	; 0x6ea <__fixunssfsi+0x4c>
 6c6:	0e 94 05 04 	call	0x80a	; 0x80a <__fp_zero>
 6ca:	b1 e0       	ldi	r27, 0x01	; 1
 6cc:	08 95       	ret
 6ce:	0c 94 05 04 	jmp	0x80a	; 0x80a <__fp_zero>
 6d2:	67 2f       	mov	r22, r23
 6d4:	78 2f       	mov	r23, r24
 6d6:	88 27       	eor	r24, r24
 6d8:	b8 5f       	subi	r27, 0xF8	; 248
 6da:	39 f0       	breq	.+14     	; 0x6ea <__fixunssfsi+0x4c>
 6dc:	b9 3f       	cpi	r27, 0xF9	; 249
 6de:	cc f3       	brlt	.-14     	; 0x6d2 <__fixunssfsi+0x34>
 6e0:	86 95       	lsr	r24
 6e2:	77 95       	ror	r23
 6e4:	67 95       	ror	r22
 6e6:	b3 95       	inc	r27
 6e8:	d9 f7       	brne	.-10     	; 0x6e0 <__fixunssfsi+0x42>
 6ea:	3e f4       	brtc	.+14     	; 0x6fa <__fixunssfsi+0x5c>
 6ec:	90 95       	com	r25
 6ee:	80 95       	com	r24
 6f0:	70 95       	com	r23
 6f2:	61 95       	neg	r22
 6f4:	7f 4f       	sbci	r23, 0xFF	; 255
 6f6:	8f 4f       	sbci	r24, 0xFF	; 255
 6f8:	9f 4f       	sbci	r25, 0xFF	; 255
 6fa:	08 95       	ret

000006fc <__floatunsisf>:
 6fc:	e8 94       	clt
 6fe:	09 c0       	rjmp	.+18     	; 0x712 <__floatsisf+0x12>

00000700 <__floatsisf>:
 700:	97 fb       	bst	r25, 7
 702:	3e f4       	brtc	.+14     	; 0x712 <__floatsisf+0x12>
 704:	90 95       	com	r25
 706:	80 95       	com	r24
 708:	70 95       	com	r23
 70a:	61 95       	neg	r22
 70c:	7f 4f       	sbci	r23, 0xFF	; 255
 70e:	8f 4f       	sbci	r24, 0xFF	; 255
 710:	9f 4f       	sbci	r25, 0xFF	; 255
 712:	99 23       	and	r25, r25
 714:	a9 f0       	breq	.+42     	; 0x740 <__floatsisf+0x40>
 716:	f9 2f       	mov	r31, r25
 718:	96 e9       	ldi	r25, 0x96	; 150
 71a:	bb 27       	eor	r27, r27
 71c:	93 95       	inc	r25
 71e:	f6 95       	lsr	r31
 720:	87 95       	ror	r24
 722:	77 95       	ror	r23
 724:	67 95       	ror	r22
 726:	b7 95       	ror	r27
 728:	f1 11       	cpse	r31, r1
 72a:	f8 cf       	rjmp	.-16     	; 0x71c <__floatsisf+0x1c>
 72c:	fa f4       	brpl	.+62     	; 0x76c <__floatsisf+0x6c>
 72e:	bb 0f       	add	r27, r27
 730:	11 f4       	brne	.+4      	; 0x736 <__floatsisf+0x36>
 732:	60 ff       	sbrs	r22, 0
 734:	1b c0       	rjmp	.+54     	; 0x76c <__floatsisf+0x6c>
 736:	6f 5f       	subi	r22, 0xFF	; 255
 738:	7f 4f       	sbci	r23, 0xFF	; 255
 73a:	8f 4f       	sbci	r24, 0xFF	; 255
 73c:	9f 4f       	sbci	r25, 0xFF	; 255
 73e:	16 c0       	rjmp	.+44     	; 0x76c <__floatsisf+0x6c>
 740:	88 23       	and	r24, r24
 742:	11 f0       	breq	.+4      	; 0x748 <__floatsisf+0x48>
 744:	96 e9       	ldi	r25, 0x96	; 150
 746:	11 c0       	rjmp	.+34     	; 0x76a <__floatsisf+0x6a>
 748:	77 23       	and	r23, r23
 74a:	21 f0       	breq	.+8      	; 0x754 <__floatsisf+0x54>
 74c:	9e e8       	ldi	r25, 0x8E	; 142
 74e:	87 2f       	mov	r24, r23
 750:	76 2f       	mov	r23, r22
 752:	05 c0       	rjmp	.+10     	; 0x75e <__floatsisf+0x5e>
 754:	66 23       	and	r22, r22
 756:	71 f0       	breq	.+28     	; 0x774 <__floatsisf+0x74>
 758:	96 e8       	ldi	r25, 0x86	; 134
 75a:	86 2f       	mov	r24, r22
 75c:	70 e0       	ldi	r23, 0x00	; 0
 75e:	60 e0       	ldi	r22, 0x00	; 0
 760:	2a f0       	brmi	.+10     	; 0x76c <__floatsisf+0x6c>
 762:	9a 95       	dec	r25
 764:	66 0f       	add	r22, r22
 766:	77 1f       	adc	r23, r23
 768:	88 1f       	adc	r24, r24
 76a:	da f7       	brpl	.-10     	; 0x762 <__floatsisf+0x62>
 76c:	88 0f       	add	r24, r24
 76e:	96 95       	lsr	r25
 770:	87 95       	ror	r24
 772:	97 f9       	bld	r25, 7
 774:	08 95       	ret

00000776 <__fp_inf>:
 776:	97 f9       	bld	r25, 7
 778:	9f 67       	ori	r25, 0x7F	; 127
 77a:	80 e8       	ldi	r24, 0x80	; 128
 77c:	70 e0       	ldi	r23, 0x00	; 0
 77e:	60 e0       	ldi	r22, 0x00	; 0
 780:	08 95       	ret

00000782 <__fp_nan>:
 782:	9f ef       	ldi	r25, 0xFF	; 255
 784:	80 ec       	ldi	r24, 0xC0	; 192
 786:	08 95       	ret

00000788 <__fp_pscA>:
 788:	00 24       	eor	r0, r0
 78a:	0a 94       	dec	r0
 78c:	16 16       	cp	r1, r22
 78e:	17 06       	cpc	r1, r23
 790:	18 06       	cpc	r1, r24
 792:	09 06       	cpc	r0, r25
 794:	08 95       	ret

00000796 <__fp_pscB>:
 796:	00 24       	eor	r0, r0
 798:	0a 94       	dec	r0
 79a:	12 16       	cp	r1, r18
 79c:	13 06       	cpc	r1, r19
 79e:	14 06       	cpc	r1, r20
 7a0:	05 06       	cpc	r0, r21
 7a2:	08 95       	ret

000007a4 <__fp_round>:
 7a4:	09 2e       	mov	r0, r25
 7a6:	03 94       	inc	r0
 7a8:	00 0c       	add	r0, r0
 7aa:	11 f4       	brne	.+4      	; 0x7b0 <__fp_round+0xc>
 7ac:	88 23       	and	r24, r24
 7ae:	52 f0       	brmi	.+20     	; 0x7c4 <__fp_round+0x20>
 7b0:	bb 0f       	add	r27, r27
 7b2:	40 f4       	brcc	.+16     	; 0x7c4 <__fp_round+0x20>
 7b4:	bf 2b       	or	r27, r31
 7b6:	11 f4       	brne	.+4      	; 0x7bc <__fp_round+0x18>
 7b8:	60 ff       	sbrs	r22, 0
 7ba:	04 c0       	rjmp	.+8      	; 0x7c4 <__fp_round+0x20>
 7bc:	6f 5f       	subi	r22, 0xFF	; 255
 7be:	7f 4f       	sbci	r23, 0xFF	; 255
 7c0:	8f 4f       	sbci	r24, 0xFF	; 255
 7c2:	9f 4f       	sbci	r25, 0xFF	; 255
 7c4:	08 95       	ret

000007c6 <__fp_split3>:
 7c6:	57 fd       	sbrc	r21, 7
 7c8:	90 58       	subi	r25, 0x80	; 128
 7ca:	44 0f       	add	r20, r20
 7cc:	55 1f       	adc	r21, r21
 7ce:	59 f0       	breq	.+22     	; 0x7e6 <__fp_splitA+0x10>
 7d0:	5f 3f       	cpi	r21, 0xFF	; 255
 7d2:	71 f0       	breq	.+28     	; 0x7f0 <__fp_splitA+0x1a>
 7d4:	47 95       	ror	r20

000007d6 <__fp_splitA>:
 7d6:	88 0f       	add	r24, r24
 7d8:	97 fb       	bst	r25, 7
 7da:	99 1f       	adc	r25, r25
 7dc:	61 f0       	breq	.+24     	; 0x7f6 <__fp_splitA+0x20>
 7de:	9f 3f       	cpi	r25, 0xFF	; 255
 7e0:	79 f0       	breq	.+30     	; 0x800 <__DATA_REGION_LENGTH__>
 7e2:	87 95       	ror	r24
 7e4:	08 95       	ret
 7e6:	12 16       	cp	r1, r18
 7e8:	13 06       	cpc	r1, r19
 7ea:	14 06       	cpc	r1, r20
 7ec:	55 1f       	adc	r21, r21
 7ee:	f2 cf       	rjmp	.-28     	; 0x7d4 <__fp_split3+0xe>
 7f0:	46 95       	lsr	r20
 7f2:	f1 df       	rcall	.-30     	; 0x7d6 <__fp_splitA>
 7f4:	08 c0       	rjmp	.+16     	; 0x806 <__DATA_REGION_LENGTH__+0x6>
 7f6:	16 16       	cp	r1, r22
 7f8:	17 06       	cpc	r1, r23
 7fa:	18 06       	cpc	r1, r24
 7fc:	99 1f       	adc	r25, r25
 7fe:	f1 cf       	rjmp	.-30     	; 0x7e2 <__fp_splitA+0xc>
 800:	86 95       	lsr	r24
 802:	71 05       	cpc	r23, r1
 804:	61 05       	cpc	r22, r1
 806:	08 94       	sec
 808:	08 95       	ret

0000080a <__fp_zero>:
 80a:	e8 94       	clt

0000080c <__fp_szero>:
 80c:	bb 27       	eor	r27, r27
 80e:	66 27       	eor	r22, r22
 810:	77 27       	eor	r23, r23
 812:	cb 01       	movw	r24, r22
 814:	97 f9       	bld	r25, 7
 816:	08 95       	ret

00000818 <__mulsf3>:
 818:	0e 94 1f 04 	call	0x83e	; 0x83e <__mulsf3x>
 81c:	0c 94 d2 03 	jmp	0x7a4	; 0x7a4 <__fp_round>
 820:	0e 94 c4 03 	call	0x788	; 0x788 <__fp_pscA>
 824:	38 f0       	brcs	.+14     	; 0x834 <__mulsf3+0x1c>
 826:	0e 94 cb 03 	call	0x796	; 0x796 <__fp_pscB>
 82a:	20 f0       	brcs	.+8      	; 0x834 <__mulsf3+0x1c>
 82c:	95 23       	and	r25, r21
 82e:	11 f0       	breq	.+4      	; 0x834 <__mulsf3+0x1c>
 830:	0c 94 bb 03 	jmp	0x776	; 0x776 <__fp_inf>
 834:	0c 94 c1 03 	jmp	0x782	; 0x782 <__fp_nan>
 838:	11 24       	eor	r1, r1
 83a:	0c 94 06 04 	jmp	0x80c	; 0x80c <__fp_szero>

0000083e <__mulsf3x>:
 83e:	0e 94 e3 03 	call	0x7c6	; 0x7c6 <__fp_split3>
 842:	70 f3       	brcs	.-36     	; 0x820 <__mulsf3+0x8>

00000844 <__mulsf3_pse>:
 844:	95 9f       	mul	r25, r21
 846:	c1 f3       	breq	.-16     	; 0x838 <__mulsf3+0x20>
 848:	95 0f       	add	r25, r21
 84a:	50 e0       	ldi	r21, 0x00	; 0
 84c:	55 1f       	adc	r21, r21
 84e:	62 9f       	mul	r22, r18
 850:	f0 01       	movw	r30, r0
 852:	72 9f       	mul	r23, r18
 854:	bb 27       	eor	r27, r27
 856:	f0 0d       	add	r31, r0
 858:	b1 1d       	adc	r27, r1
 85a:	63 9f       	mul	r22, r19
 85c:	aa 27       	eor	r26, r26
 85e:	f0 0d       	add	r31, r0
 860:	b1 1d       	adc	r27, r1
 862:	aa 1f       	adc	r26, r26
 864:	64 9f       	mul	r22, r20
 866:	66 27       	eor	r22, r22
 868:	b0 0d       	add	r27, r0
 86a:	a1 1d       	adc	r26, r1
 86c:	66 1f       	adc	r22, r22
 86e:	82 9f       	mul	r24, r18
 870:	22 27       	eor	r18, r18
 872:	b0 0d       	add	r27, r0
 874:	a1 1d       	adc	r26, r1
 876:	62 1f       	adc	r22, r18
 878:	73 9f       	mul	r23, r19
 87a:	b0 0d       	add	r27, r0
 87c:	a1 1d       	adc	r26, r1
 87e:	62 1f       	adc	r22, r18
 880:	83 9f       	mul	r24, r19
 882:	a0 0d       	add	r26, r0
 884:	61 1d       	adc	r22, r1
 886:	22 1f       	adc	r18, r18
 888:	74 9f       	mul	r23, r20
 88a:	33 27       	eor	r19, r19
 88c:	a0 0d       	add	r26, r0
 88e:	61 1d       	adc	r22, r1
 890:	23 1f       	adc	r18, r19
 892:	84 9f       	mul	r24, r20
 894:	60 0d       	add	r22, r0
 896:	21 1d       	adc	r18, r1
 898:	82 2f       	mov	r24, r18
 89a:	76 2f       	mov	r23, r22
 89c:	6a 2f       	mov	r22, r26
 89e:	11 24       	eor	r1, r1
 8a0:	9f 57       	subi	r25, 0x7F	; 127
 8a2:	50 40       	sbci	r21, 0x00	; 0
 8a4:	9a f0       	brmi	.+38     	; 0x8cc <__mulsf3_pse+0x88>
 8a6:	f1 f0       	breq	.+60     	; 0x8e4 <__mulsf3_pse+0xa0>
 8a8:	88 23       	and	r24, r24
 8aa:	4a f0       	brmi	.+18     	; 0x8be <__mulsf3_pse+0x7a>
 8ac:	ee 0f       	add	r30, r30
 8ae:	ff 1f       	adc	r31, r31
 8b0:	bb 1f       	adc	r27, r27
 8b2:	66 1f       	adc	r22, r22
 8b4:	77 1f       	adc	r23, r23
 8b6:	88 1f       	adc	r24, r24
 8b8:	91 50       	subi	r25, 0x01	; 1
 8ba:	50 40       	sbci	r21, 0x00	; 0
 8bc:	a9 f7       	brne	.-22     	; 0x8a8 <__mulsf3_pse+0x64>
 8be:	9e 3f       	cpi	r25, 0xFE	; 254
 8c0:	51 05       	cpc	r21, r1
 8c2:	80 f0       	brcs	.+32     	; 0x8e4 <__mulsf3_pse+0xa0>
 8c4:	0c 94 bb 03 	jmp	0x776	; 0x776 <__fp_inf>
 8c8:	0c 94 06 04 	jmp	0x80c	; 0x80c <__fp_szero>
 8cc:	5f 3f       	cpi	r21, 0xFF	; 255
 8ce:	e4 f3       	brlt	.-8      	; 0x8c8 <__mulsf3_pse+0x84>
 8d0:	98 3e       	cpi	r25, 0xE8	; 232
 8d2:	d4 f3       	brlt	.-12     	; 0x8c8 <__mulsf3_pse+0x84>
 8d4:	86 95       	lsr	r24
 8d6:	77 95       	ror	r23
 8d8:	67 95       	ror	r22
 8da:	b7 95       	ror	r27
 8dc:	f7 95       	ror	r31
 8de:	e7 95       	ror	r30
 8e0:	9f 5f       	subi	r25, 0xFF	; 255
 8e2:	c1 f7       	brne	.-16     	; 0x8d4 <__mulsf3_pse+0x90>
 8e4:	fe 2b       	or	r31, r30
 8e6:	88 0f       	add	r24, r24
 8e8:	91 1d       	adc	r25, r1
 8ea:	96 95       	lsr	r25
 8ec:	87 95       	ror	r24
 8ee:	97 f9       	bld	r25, 7
 8f0:	08 95       	ret

000008f2 <_exit>:
 8f2:	f8 94       	cli

000008f4 <__stop_program>:
 8f4:	ff cf       	rjmp	.-2      	; 0x8f4 <__stop_program>
