El LATCH D elimina la ambiguedad por entradas invalidas, no tiene entradas invalidas, es la primera unidad de memoria que existe.

Clock en 0, anula la informacion de D, la salida de ambos nand iniciales se vuelve 1 1, por lo que el LATCH NAND mantiene la informacion que tenga.

Clock en 1, los nand iniciales se vuelven negaciones de D y -D, por lo que lo que el SET recibe -D, y  RESET recibe D, entonces la salida Q = D

![[Pasted image 20250714230704.png]]

Entonces el circuito puede mantener una memoria cuando clock este bajo, y cuando clock este alto puede copiar el valor de D, si D oscila mientras clock esta en alto, Q lo seguira, y se quedara con el ultimo valor de D.

---
### TABLA DE VERDAD
![[Pasted image 20250714231938.png]]