[Inputs]
mclk
[Outputs]
div_t
[BiDir]
[ATTRIBUTES]
VeriModel divider

