*.vcd
*_vsim
bsv/build/build_v
bsv/build/verilog_dir