1. With a linear page table, you need a single register to locate the
page table, assuming that hardware does the lookup upon a TLB
miss. How many registers do you need to locate a two-level page
table? A three-level table?

    Bei Linearen Page tables braucht die CPU 1 Register, den PTBR
        -> Er ernthält die physische Adresse des Anfangs der Page Table des Protesses
        -> Bei einem TLB-Miss nutzt die MMU diesen Wert, um den passenden PTE zu finden in der Tabelle

    Bei einer Multi-Level Page Tabelle...
        -> wird die Page Table selbst in Blöcke/Pages aufgeteilt und deren Adressen stehen in einer Page Directory
        -> anhand eines Registers weiss man, wo das Page Directory leigt 


    => Man braucht auch weitehrin nur 1 Register (page Directroy Base Register PDBR)



2. Use the simulator to perform translations given random seeds 0,
1, and 2, and check your answers using the -c flag. How many
memory references are needed to perform each lookup?

    siehe blatt



