
# üìë Especifica√ß√£o de Arquitetura de Sistema (x86-32)

Este documento define as diretrizes de intera√ß√£o entre o Kernel e a CPU, estabelecendo os mecanismos de isolamento, prote√ß√£o de mem√≥ria e tratamento de eventos cr√≠ticos. O objetivo prim√°rio √© a resili√™ncia do sistema e a prote√ß√£o contra falhas de execu√ß√£o.

---

## 1. Modelo de Privil√©gios e Segmenta√ß√£o (GDT)

O sistema utiliza o **Flat Memory Model** para simplificar o endere√ßamento, mas mant√©m o rigor na separa√ß√£o de privil√©gios atrav√©s dos an√©is de prote√ß√£o (*Protection Rings*).

| Seletor | Segmento        | Base         | Limite | Ring | Atributos             |
| :---    | :---            | :---         | :---   | :--- | :---                  |
| `0x08`  | **Kernel Code** | `0x00000000` | 4 GB   | 0    | Exec/Read, Conforming |
| `0x10`  | **Kernel Data** | `0x00000000` | 4 GB   | 0    | Read/Write, Expand-up |
| `0x18`  | **User Code** | `0x00000000` | 4 GB   | 3    | Exec/Read (Roadmap)   |
| `0x20`  | **User Data** | `0x00000000` | 4 GB   | 3    | Read/Write (Roadmap)   |

### Mecanismos de Isolamento:
* **Hierarquia de Rings:** O hardware impede que c√≥digo executando em Ring 3 utilize instru√ß√µes privilegiadas (`HLT`, `CLI`, `LIDT`, `IN/OUT`).
* **Transi√ß√£o de Contexto:** (Roadmap) Implementa√ß√£o do **Task State Segment (TSS)** para permitir o *Stack Switching* seguro durante a transi√ß√£o de privil√©gio (Ring 3 -> Ring 0).



---

## 2. Subsistema de Eventos e Vetores (IDT)

A **Interrupt Descriptor Table (IDT)** atua como o port√£o de controle do sistema. Todas as entradas s√£o configuradas como **Interrupt Gates (0x8E)**, o que garante que as interrup√ß√µes sejam desabilitadas automaticamente ao entrar no manipulador (*handler*), prevenindo condi√ß√µes de corrida.

### Classifica√ß√£o de Vetores:
1. **Exce√ß√µes da CPU (0-31):** Tratamento de falhas de hardware e erros l√≥gicos.
    * **#GP (Vetor 13):** Prote√ß√£o geral contra acessos a segmentos inv√°lidos ou instru√ß√µes restritas.
    * **#PF (Vetor 14):** Pilar central para o VMM (Virtual Memory Manager), permitindo a carga de mem√≥ria sob demanda.
2. **Interrup√ß√µes de Hardware (32-47):** Remapeadas via **PIC 8259** para evitar conflitos com as exce√ß√µes nativas da CPU.
3. **Interface de Sistema (0x80):** Vetor reservado para **System Calls**, permitindo que o Ring 3 solicite servi√ßos ao Kernel de forma segura.



---

## 3. Gest√£o de Mem√≥ria F√≠sica (PMM)

O Kernel utiliza um gerenciador baseado em **Bitmap** para o controle de frames f√≠sicos de 4 KiB.

* **Gr√£o de Aloca√ß√£o:** Cada bit no bitmap representa 4 KiB de mem√≥ria f√≠sica.
* **Reserva de Seguran√ßa:** Os primeiros 1024 KiB (`0x00000000` - `0x000FFFFF`) s√£o marcados como ocupados permanentemente para proteger a IVT, BDA da BIOS e o **Buffer VGA (`0xB8000`)**.
* **Integridade:** O PMM garante que apenas frames alinhados sejam entregues, prevenindo falhas de desalinhamento na ativa√ß√£o da pagina√ß√£o.

---

## 4. Estado da CPU e Registradores de Controle

O Kernel mant√©m controle estrito sobre o estado da CPU atrav√©s dos registros de controle:

* **EFLAGS:** O bit IF (Interrupt Flag) √© manipulado para proteger se√ß√µes cr√≠ticas do Kernel.
* **CR0:** Configurado para habilitar a Prote√ß√£o de Escrita (**WP Bit**) e, futuramente, a Pagina√ß√£o (**PG Bit**).
* **CR3:** Gerencia o endere√ßo base do *Page Directory* ativo, isolando os espa√ßos de endere√ßamento virtual.



---

## 5. Roadmap de Hardening (Seguran√ßa Ativa)

Para garantir um sistema resiliente contra ataques externos e falhas de usu√°rio, as seguintes tecnologias ser√£o integradas:

1. **WP (Write Protect):** Bloqueia a escrita em p√°ginas Read-Only mesmo para o Kernel (Ring 0), mitigando corrup√ß√£o acidental de c√≥digo.
2. **SMEP/SMAP:** Impede que o Kernel execute ou acesse dados em endere√ßos de mem√≥ria de usu√°rio, mitigando ataques de escalada de privil√©gio (*Privilege Escalation*).
3. **NX Bit (No-Execute):** (Em Long Mode) Marca p√°ginas de dados (pilha e heap) como n√£o-execut√°veis para impedir a execu√ß√£o de *payloads* maliciosos.

---
