TimeQuest Timing Analyzer report for ex_01
Tue Jun 26 04:49:13 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_in'
 13. Slow 1200mV 85C Model Hold: 'clock_in'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_in'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock_in'
 27. Slow 1200mV 0C Model Hold: 'clock_in'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_in'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock_in'
 40. Fast 1200mV 0C Model Hold: 'clock_in'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_in'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ex_01                                              ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock_in   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_in } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 102.76 MHz ; 102.76 MHz      ; clock_in   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; clock_in ; -8.731 ; -1143.892       ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; clock_in ; 0.344 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clock_in ; -3.000 ; -173.000                      ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_in'                                                                      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -8.731 ; queue_pos[1]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 10.007     ;
; -8.646 ; queue_pos[1]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.922      ;
; -8.636 ; queue_pos[0]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.912      ;
; -8.615 ; queue_pos[1]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.891      ;
; -8.579 ; queue_pos[3]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.855      ;
; -8.568 ; queue_pos[0]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.844      ;
; -8.530 ; queue_pos[1]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.806      ;
; -8.520 ; queue_pos[0]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.796      ;
; -8.499 ; queue_pos[1]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.775      ;
; -8.495 ; queue_pos[2]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.771      ;
; -8.494 ; queue_pos[3]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.770      ;
; -8.483 ; queue_pos[5]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.759      ;
; -8.463 ; queue_pos[3]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.739      ;
; -8.452 ; queue_pos[0]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.728      ;
; -8.433 ; counter[7]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.714      ;
; -8.419 ; queue_pos[2]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.695      ;
; -8.418 ; counter[5]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.699      ;
; -8.414 ; queue_pos[1]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.690      ;
; -8.404 ; queue_pos[0]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.680      ;
; -8.402 ; counter[3]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.683      ;
; -8.398 ; queue_pos[5]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.674      ;
; -8.385 ; queue_pos[4]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.661      ;
; -8.383 ; queue_pos[1]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.659      ;
; -8.379 ; queue_pos[2]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.655      ;
; -8.378 ; queue_pos[3]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.654      ;
; -8.367 ; queue_pos[5]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.643      ;
; -8.347 ; queue_pos[3]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.623      ;
; -8.336 ; queue_pos[0]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.612      ;
; -8.335 ; queue_pos[7]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.611      ;
; -8.317 ; counter[7]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.598      ;
; -8.311 ; counter[7]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.592      ;
; -8.303 ; queue_pos[2]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.579      ;
; -8.302 ; counter[5]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.583      ;
; -8.301 ; queue_pos[4]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.577      ;
; -8.298 ; queue_pos[1]  ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.574      ;
; -8.296 ; counter[5]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.577      ;
; -8.295 ; counter[9]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.576      ;
; -8.294 ; counter[11]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.575      ;
; -8.288 ; queue_pos[0]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.564      ;
; -8.286 ; counter[3]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.567      ;
; -8.282 ; queue_pos[6]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.558      ;
; -8.282 ; queue_pos[5]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.558      ;
; -8.280 ; counter[3]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.561      ;
; -8.275 ; counter[6]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.556      ;
; -8.275 ; counter[10]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.556      ;
; -8.269 ; queue_pos[4]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.545      ;
; -8.267 ; queue_pos[1]  ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.543      ;
; -8.263 ; queue_pos[2]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.539      ;
; -8.262 ; queue_pos[3]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.538      ;
; -8.251 ; queue_pos[5]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.527      ;
; -8.250 ; queue_pos[7]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.526      ;
; -8.244 ; counter[1]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.525      ;
; -8.231 ; queue_pos[3]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.507      ;
; -8.230 ; counter[4]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.511      ;
; -8.220 ; queue_pos[0]  ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.496      ;
; -8.219 ; queue_pos[7]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.495      ;
; -8.215 ; queue_pos[9]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.491      ;
; -8.207 ; queue_pos[6]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.483      ;
; -8.201 ; counter[7]    ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.482      ;
; -8.195 ; counter[7]    ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.476      ;
; -8.187 ; queue_pos[2]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.463      ;
; -8.186 ; counter[5]    ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.467      ;
; -8.185 ; queue_pos[4]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.461      ;
; -8.182 ; queue_pos[1]  ; queue_pos[22] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.458      ;
; -8.180 ; counter[5]    ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.461      ;
; -8.179 ; counter[9]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.460      ;
; -8.178 ; counter[11]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.459      ;
; -8.173 ; counter[9]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.454      ;
; -8.172 ; queue_pos[0]  ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.448      ;
; -8.172 ; counter[11]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.453      ;
; -8.170 ; counter[3]    ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.451      ;
; -8.166 ; queue_pos[6]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.442      ;
; -8.166 ; queue_pos[5]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.442      ;
; -8.164 ; counter[3]    ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.445      ;
; -8.159 ; counter[6]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.440      ;
; -8.159 ; counter[10]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.440      ;
; -8.153 ; queue_pos[4]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.429      ;
; -8.153 ; counter[6]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.434      ;
; -8.153 ; counter[10]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.434      ;
; -8.151 ; queue_pos[1]  ; queue_pos[21] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.427      ;
; -8.150 ; counter[2]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.431      ;
; -8.147 ; queue_pos[2]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.423      ;
; -8.146 ; queue_pos[3]  ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.422      ;
; -8.145 ; queue_pos[1]  ; queue_pos[15] ; clock_in     ; clock_in    ; 1.000        ; -0.061     ; 9.079      ;
; -8.135 ; queue_pos[5]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.411      ;
; -8.134 ; queue_pos[7]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.410      ;
; -8.130 ; queue_pos[9]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.406      ;
; -8.128 ; counter[1]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.409      ;
; -8.127 ; queue_pos[8]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.403      ;
; -8.122 ; counter[1]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.403      ;
; -8.115 ; queue_pos[3]  ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.391      ;
; -8.114 ; counter[4]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.395      ;
; -8.108 ; counter[4]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.389      ;
; -8.104 ; queue_pos[0]  ; queue_pos[22] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.380      ;
; -8.103 ; queue_pos[7]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.379      ;
; -8.099 ; queue_pos[9]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.375      ;
; -8.091 ; queue_pos[6]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.367      ;
; -8.085 ; counter[7]    ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.366      ;
; -8.084 ; queue_pos[11] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.281      ; 9.360      ;
; -8.079 ; counter[7]    ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.286      ; 9.360      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_in'                                                                              ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; state.ANI         ; state.ANI         ; clock_in     ; clock_in    ; 0.000        ; 0.076      ; 0.577      ;
; 0.359 ; queue[0]          ; queue[0]          ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.577      ;
; 0.549 ; counter_level[31] ; counter_level[31] ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.767      ;
; 0.558 ; counter[11]       ; counter[11]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.776      ;
; 0.569 ; aux_level[13]     ; aux_level[13]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; aux_level[15]     ; aux_level[15]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; counter[16]       ; counter[16]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; aux_level[1]      ; aux_level[1]      ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; aux_level[11]     ; aux_level[11]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; aux_level[19]     ; aux_level[19]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; aux_level[29]     ; aux_level[29]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; counter[13]       ; counter[13]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; counter[15]       ; counter[15]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; counter[18]       ; counter[18]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; counter[29]       ; counter[29]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; aux_level[17]     ; aux_level[17]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; aux_level[21]     ; aux_level[21]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; aux_level[31]     ; aux_level[31]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; counter[31]       ; counter[31]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter[27]       ; counter[27]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; counter[2]        ; counter[2]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; aux_level[16]     ; aux_level[16]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; aux_level[22]     ; aux_level[22]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; counter[20]       ; counter[20]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter[17]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; counter[8]        ; counter[8]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; counter[4]        ; counter[4]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; aux_level[2]      ; aux_level[2]      ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; aux_level[18]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; aux_level[23]     ; aux_level[23]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; aux_level[25]     ; aux_level[25]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; counter[23]       ; counter[23]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; counter[7]        ; counter[7]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; aux_level[26]     ; aux_level[26]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; aux_level[28]     ; aux_level[28]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.793      ;
; 0.596 ; aux_level[0]      ; aux_level[0]      ; clock_in     ; clock_in    ; 0.000        ; 0.075      ; 0.828      ;
; 0.633 ; state.ANI         ; state.SHOW        ; clock_in     ; clock_in    ; 0.000        ; 0.076      ; 0.866      ;
; 0.690 ; counter[0]        ; counter[0]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.908      ;
; 0.691 ; aux_level[20]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.909      ;
; 0.691 ; counter[25]       ; counter[25]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.910      ;
; 0.691 ; counter[6]        ; counter[6]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.909      ;
; 0.692 ; aux_level[27]     ; aux_level[27]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.910      ;
; 0.694 ; aux_level[10]     ; aux_level[10]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.912      ;
; 0.694 ; aux_level[12]     ; aux_level[12]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.912      ;
; 0.694 ; aux_level[24]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.912      ;
; 0.695 ; aux_level[14]     ; aux_level[14]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.913      ;
; 0.696 ; counter[10]       ; counter[10]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.914      ;
; 0.698 ; counter[14]       ; counter[14]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.916      ;
; 0.699 ; counter[30]       ; counter[30]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.918      ;
; 0.700 ; counter[3]        ; counter[3]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.918      ;
; 0.704 ; counter[9]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.922      ;
; 0.705 ; aux_level[3]      ; aux_level[3]      ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.923      ;
; 0.706 ; counter[24]       ; counter[24]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.925      ;
; 0.707 ; counter[12]       ; counter[12]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.925      ;
; 0.707 ; counter[22]       ; counter[22]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.926      ;
; 0.712 ; counter[19]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 0.931      ;
; 0.712 ; counter[5]        ; counter[5]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 0.930      ;
; 0.843 ; counter[16]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.062      ;
; 0.844 ; aux_level[15]     ; aux_level[16]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; aux_level[1]      ; aux_level[2]      ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; aux_level[13]     ; aux_level[14]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; counter[18]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; aux_level[29]     ; aux_level[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; aux_level[17]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; aux_level[19]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; aux_level[11]     ; aux_level[12]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; counter[2]        ; counter[3]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; counter[20]       ; counter[21]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; aux_level[21]     ; aux_level[22]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; counter[8]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; counter[4]        ; counter[5]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; counter[11]       ; counter[12]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; aux_level[25]     ; aux_level[26]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; aux_level[23]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; counter[11]       ; counter[13]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.066      ;
; 0.858 ; counter[15]       ; counter[16]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.076      ;
; 0.858 ; counter[13]       ; counter[14]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.076      ;
; 0.858 ; counter[29]       ; counter[30]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; counter[27]       ; counter[28]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.078      ;
; 0.859 ; aux_level[16]     ; aux_level[17]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; counter[17]       ; counter[18]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; counter[13]       ; counter[15]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; counter[29]       ; counter[31]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.079      ;
; 0.860 ; aux_level[18]     ; aux_level[19]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; aux_level[22]     ; aux_level[23]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; aux_level[2]      ; aux_level[3]      ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; counter[15]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; counter[27]       ; counter[29]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[7]        ; counter[8]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; counter[23]       ; counter[24]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; counter[17]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; aux_level[16]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; aux_level[28]     ; aux_level[29]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; aux_level[26]     ; aux_level[27]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; aux_level[18]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; aux_level[22]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.080      ;
; 0.863 ; counter[23]       ; counter[25]       ; clock_in     ; clock_in    ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; counter[7]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.081      ;
; 0.864 ; aux_level[26]     ; aux_level[28]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.082      ;
; 0.864 ; aux_level[28]     ; aux_level[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.061      ; 1.082      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_in'                                           ;
+--------+--------------+----------------+------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_in ; Rise       ; clock_in          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[26]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[27]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[28]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[29]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[31]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue_pos[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue_pos[10]     ;
+--------+--------------+----------------+------------+----------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_add   ; clock_in   ; 10.832 ; 11.233 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; 10.082 ; 10.305 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_add   ; clock_in   ; -2.032 ; -2.446 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; -2.220 ; -2.619 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 7.705 ; 7.876 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 6.335 ; 6.360 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 6.033 ; 6.061 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 7.705 ; 7.876 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 6.204 ; 6.257 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 6.146 ; 6.203 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 6.493 ; 6.549 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 6.387 ; 6.437 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 6.483 ; 6.509 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 6.427 ; 6.491 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 6.135 ; 6.165 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 8.538 ; 8.496 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 8.475 ; 8.414 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 8.371 ; 8.432 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 8.416 ; 8.496 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 8.538 ; 8.472 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 8.494 ; 8.313 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 8.022 ; 7.989 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 8.017 ; 8.012 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 8.552 ; 8.304 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 7.581 ; 7.447 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 6.876 ; 6.939 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 8.552 ; 8.304 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 6.991 ; 7.087 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 7.443 ; 7.593 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 7.010 ; 7.113 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 5.902 ; 5.928 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 6.193 ; 6.216 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 5.902 ; 5.928 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 7.555 ; 7.723 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 6.066 ; 6.117 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 6.012 ; 6.066 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 6.344 ; 6.398 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 6.243 ; 6.291 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 6.336 ; 6.360 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 6.282 ; 6.343 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 6.002 ; 6.031 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 6.889 ; 6.825 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 7.349 ; 7.270 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 7.321 ; 7.247 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 7.500 ; 7.292 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 7.359 ; 7.290 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 7.297 ; 7.225 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 6.889 ; 6.825 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 6.910 ; 6.844 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 6.705 ; 6.763 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 7.379 ; 7.253 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 6.705 ; 6.763 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 7.577 ; 7.696 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 6.815 ; 6.905 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 7.249 ; 7.391 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 6.834 ; 6.930 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.42 MHz ; 115.42 MHz      ; clock_in   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock_in ; -7.664 ; -1008.334      ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clock_in ; 0.299 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clock_in ; -3.000 ; -173.000                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_in'                                                                       ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; -7.664 ; queue_pos[1]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.912      ;
; -7.587 ; queue_pos[0]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.835      ;
; -7.564 ; queue_pos[1]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.812      ;
; -7.546 ; queue_pos[1]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.794      ;
; -7.532 ; queue_pos[3]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.780      ;
; -7.487 ; queue_pos[0]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.735      ;
; -7.469 ; queue_pos[0]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.717      ;
; -7.464 ; queue_pos[1]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.712      ;
; -7.462 ; queue_pos[2]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.710      ;
; -7.447 ; queue_pos[5]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.695      ;
; -7.446 ; queue_pos[1]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.694      ;
; -7.432 ; queue_pos[3]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.680      ;
; -7.414 ; queue_pos[3]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.662      ;
; -7.399 ; counter[7]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.653      ;
; -7.392 ; counter[5]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.646      ;
; -7.387 ; queue_pos[0]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.635      ;
; -7.378 ; counter[3]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.632      ;
; -7.369 ; queue_pos[4]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.617      ;
; -7.369 ; queue_pos[0]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.617      ;
; -7.364 ; queue_pos[1]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.612      ;
; -7.362 ; queue_pos[2]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.610      ;
; -7.347 ; queue_pos[5]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.595      ;
; -7.346 ; queue_pos[1]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.594      ;
; -7.344 ; queue_pos[2]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.592      ;
; -7.332 ; queue_pos[3]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.580      ;
; -7.329 ; queue_pos[5]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.577      ;
; -7.318 ; queue_pos[7]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.566      ;
; -7.314 ; queue_pos[3]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.562      ;
; -7.299 ; counter[7]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.553      ;
; -7.292 ; counter[5]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.546      ;
; -7.287 ; queue_pos[0]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.535      ;
; -7.284 ; counter[11]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.538      ;
; -7.284 ; counter[9]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.538      ;
; -7.281 ; counter[7]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.535      ;
; -7.278 ; counter[3]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.532      ;
; -7.277 ; queue_pos[6]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.525      ;
; -7.274 ; counter[5]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.528      ;
; -7.269 ; queue_pos[4]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.517      ;
; -7.269 ; queue_pos[0]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.517      ;
; -7.268 ; counter[10]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.522      ;
; -7.265 ; counter[6]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.519      ;
; -7.264 ; queue_pos[1]  ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.512      ;
; -7.262 ; queue_pos[2]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.510      ;
; -7.260 ; counter[3]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.514      ;
; -7.251 ; queue_pos[4]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.499      ;
; -7.247 ; queue_pos[5]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.495      ;
; -7.246 ; queue_pos[1]  ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.494      ;
; -7.244 ; queue_pos[2]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.492      ;
; -7.242 ; counter[1]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.496      ;
; -7.232 ; queue_pos[3]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.480      ;
; -7.229 ; queue_pos[5]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.477      ;
; -7.219 ; counter[4]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.473      ;
; -7.218 ; queue_pos[7]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.466      ;
; -7.217 ; queue_pos[9]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.465      ;
; -7.214 ; queue_pos[3]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.462      ;
; -7.200 ; queue_pos[7]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.448      ;
; -7.199 ; counter[7]    ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.453      ;
; -7.192 ; counter[5]    ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.446      ;
; -7.187 ; queue_pos[0]  ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.435      ;
; -7.184 ; counter[11]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.438      ;
; -7.184 ; counter[9]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.438      ;
; -7.181 ; counter[7]    ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.435      ;
; -7.178 ; counter[3]    ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.432      ;
; -7.177 ; queue_pos[6]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.425      ;
; -7.174 ; counter[5]    ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.428      ;
; -7.172 ; queue_pos[1]  ; queue_pos[15] ; clock_in     ; clock_in    ; 1.000        ; -0.055     ; 8.112      ;
; -7.169 ; queue_pos[4]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.417      ;
; -7.169 ; queue_pos[0]  ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.417      ;
; -7.168 ; counter[10]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.422      ;
; -7.166 ; counter[11]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.420      ;
; -7.166 ; counter[9]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.420      ;
; -7.165 ; counter[6]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.419      ;
; -7.164 ; queue_pos[1]  ; queue_pos[21] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.412      ;
; -7.162 ; queue_pos[2]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.410      ;
; -7.160 ; counter[3]    ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.414      ;
; -7.159 ; queue_pos[6]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.407      ;
; -7.156 ; counter[2]    ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.410      ;
; -7.151 ; queue_pos[4]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.399      ;
; -7.150 ; counter[10]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.404      ;
; -7.147 ; queue_pos[5]  ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.395      ;
; -7.147 ; counter[6]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.401      ;
; -7.146 ; queue_pos[1]  ; queue_pos[22] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.394      ;
; -7.144 ; queue_pos[2]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.392      ;
; -7.142 ; queue_pos[8]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.390      ;
; -7.142 ; counter[1]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.396      ;
; -7.132 ; queue_pos[3]  ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.380      ;
; -7.129 ; queue_pos[5]  ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.377      ;
; -7.124 ; counter[1]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.378      ;
; -7.119 ; counter[4]    ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.373      ;
; -7.118 ; queue_pos[7]  ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.366      ;
; -7.117 ; queue_pos[9]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.365      ;
; -7.114 ; queue_pos[3]  ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.362      ;
; -7.103 ; queue_pos[11] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.351      ;
; -7.101 ; counter[4]    ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.355      ;
; -7.100 ; queue_pos[7]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.348      ;
; -7.099 ; queue_pos[9]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.347      ;
; -7.099 ; counter[7]    ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.353      ;
; -7.095 ; queue_pos[0]  ; queue_pos[15] ; clock_in     ; clock_in    ; 1.000        ; -0.055     ; 8.035      ;
; -7.092 ; counter[5]    ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.259      ; 8.346      ;
; -7.087 ; queue_pos[0]  ; queue_pos[21] ; clock_in     ; clock_in    ; 1.000        ; 0.253      ; 8.335      ;
+--------+---------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_in'                                                                               ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; state.ANI         ; state.ANI         ; clock_in     ; clock_in    ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; queue[0]          ; queue[0]          ; clock_in     ; clock_in    ; 0.000        ; 0.055      ; 0.511      ;
; 0.492 ; counter_level[31] ; counter_level[31] ; clock_in     ; clock_in    ; 0.000        ; 0.055      ; 0.691      ;
; 0.502 ; counter[11]       ; counter[11]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.700      ;
; 0.511 ; aux_level[13]     ; aux_level[13]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; aux_level[15]     ; aux_level[15]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; aux_level[11]     ; aux_level[11]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; aux_level[19]     ; aux_level[19]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; aux_level[29]     ; aux_level[29]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; counter[13]       ; counter[13]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; counter[15]       ; counter[15]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; aux_level[1]      ; aux_level[1]      ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; aux_level[17]     ; aux_level[17]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; aux_level[21]     ; aux_level[21]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; aux_level[31]     ; aux_level[31]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; counter[29]       ; counter[29]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; counter[16]       ; counter[16]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; counter[2]        ; counter[2]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; aux_level[22]     ; aux_level[22]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; counter[18]       ; counter[18]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; counter[31]       ; counter[31]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; counter[27]       ; counter[27]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; counter[4]        ; counter[4]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; aux_level[2]      ; aux_level[2]      ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; aux_level[16]     ; aux_level[16]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; counter[20]       ; counter[20]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; counter[17]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; counter[8]        ; counter[8]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; aux_level[18]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; aux_level[23]     ; aux_level[23]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; aux_level[25]     ; aux_level[25]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; aux_level[28]     ; aux_level[28]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; counter[7]        ; counter[7]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; aux_level[26]     ; aux_level[26]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; counter[23]       ; counter[23]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.716      ;
; 0.534 ; aux_level[0]      ; aux_level[0]      ; clock_in     ; clock_in    ; 0.000        ; 0.067      ; 0.745      ;
; 0.564 ; state.ANI         ; state.SHOW        ; clock_in     ; clock_in    ; 0.000        ; 0.068      ; 0.776      ;
; 0.620 ; counter[0]        ; counter[0]        ; clock_in     ; clock_in    ; 0.000        ; 0.055      ; 0.819      ;
; 0.626 ; aux_level[20]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.824      ;
; 0.627 ; aux_level[27]     ; aux_level[27]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.825      ;
; 0.632 ; aux_level[12]     ; aux_level[12]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.830      ;
; 0.633 ; aux_level[10]     ; aux_level[10]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.831      ;
; 0.633 ; aux_level[14]     ; aux_level[14]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.831      ;
; 0.633 ; aux_level[24]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.831      ;
; 0.633 ; counter[10]       ; counter[10]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.831      ;
; 0.634 ; counter[14]       ; counter[14]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.832      ;
; 0.634 ; counter[6]        ; counter[6]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.832      ;
; 0.635 ; counter[25]       ; counter[25]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.833      ;
; 0.636 ; counter[30]       ; counter[30]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.834      ;
; 0.637 ; counter[3]        ; counter[3]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.835      ;
; 0.642 ; aux_level[3]      ; aux_level[3]      ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.840      ;
; 0.645 ; counter[12]       ; counter[12]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.843      ;
; 0.646 ; counter[24]       ; counter[24]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.844      ;
; 0.647 ; counter[9]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.845      ;
; 0.649 ; counter[22]       ; counter[22]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.847      ;
; 0.650 ; counter[5]        ; counter[5]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.848      ;
; 0.652 ; counter[19]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.850      ;
; 0.751 ; counter[11]       ; counter[12]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.949      ;
; 0.755 ; aux_level[15]     ; aux_level[16]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.953      ;
; 0.755 ; aux_level[13]     ; aux_level[14]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; aux_level[29]     ; aux_level[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; aux_level[19]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; aux_level[11]     ; aux_level[12]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; aux_level[21]     ; aux_level[22]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; counter[11]       ; counter[13]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; aux_level[1]      ; aux_level[2]      ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; counter[16]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; aux_level[17]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; counter[2]        ; counter[3]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.956      ;
; 0.759 ; counter[4]        ; counter[5]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.957      ;
; 0.759 ; counter[18]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.957      ;
; 0.760 ; counter[20]       ; counter[21]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; counter[8]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; aux_level[25]     ; aux_level[26]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; counter[15]       ; counter[16]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; aux_level[23]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.959      ;
; 0.761 ; counter[13]       ; counter[14]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; counter[29]       ; counter[30]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; counter[27]       ; counter[28]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.961      ;
; 0.763 ; aux_level[22]     ; aux_level[23]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; aux_level[16]     ; aux_level[17]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.962      ;
; 0.764 ; counter[17]       ; counter[18]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.962      ;
; 0.764 ; aux_level[2]      ; aux_level[3]      ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; aux_level[18]     ; aux_level[19]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; aux_level[28]     ; aux_level[29]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; counter[7]        ; counter[8]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; aux_level[26]     ; aux_level[27]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.965      ;
; 0.767 ; counter[23]       ; counter[24]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.965      ;
; 0.768 ; counter[13]       ; counter[15]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.966      ;
; 0.768 ; counter[15]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.966      ;
; 0.769 ; counter[29]       ; counter[31]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; counter[27]       ; counter[29]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.968      ;
; 0.770 ; aux_level[22]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.968      ;
; 0.771 ; aux_level[16]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.969      ;
; 0.771 ; counter[17]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.969      ;
; 0.772 ; aux_level[18]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.970      ;
; 0.773 ; aux_level[28]     ; aux_level[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.971      ;
; 0.773 ; counter[7]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.971      ;
; 0.774 ; aux_level[26]     ; aux_level[28]     ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.972      ;
; 0.774 ; counter[23]       ; counter[25]       ; clock_in     ; clock_in    ; 0.000        ; 0.054      ; 0.972      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_in'                                            ;
+--------+--------------+----------------+------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_in ; Rise       ; clock_in          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[26]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[27]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[28]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[29]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[31]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue_pos[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue_pos[10]     ;
+--------+--------------+----------------+------------+----------+------------+-------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn_add   ; clock_in   ; 9.578 ; 9.895 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; 8.911 ; 9.065 ; Rise       ; clock_in        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_add   ; clock_in   ; -1.754 ; -2.075 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; -1.920 ; -2.249 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 7.387 ; 7.459 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 6.018 ; 5.978 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 5.744 ; 5.722 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 7.387 ; 7.459 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 5.883 ; 5.893 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 5.858 ; 5.847 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 6.170 ; 6.172 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 6.079 ; 6.062 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 6.166 ; 6.155 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 6.121 ; 6.117 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 5.848 ; 5.816 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 7.944 ; 7.851 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 7.878 ; 7.774 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 7.844 ; 7.799 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 7.882 ; 7.851 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 7.944 ; 7.844 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 7.893 ; 7.736 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 7.454 ; 7.417 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 7.450 ; 7.437 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 7.956 ; 7.767 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 7.070 ; 7.030 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 6.505 ; 6.501 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 7.956 ; 7.767 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 6.609 ; 6.636 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 7.025 ; 7.071 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 6.626 ; 6.659 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 5.627 ; 5.605 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 5.890 ; 5.850 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 5.627 ; 5.605 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 7.252 ; 7.325 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 5.760 ; 5.769 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 5.736 ; 5.725 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 6.035 ; 6.037 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 5.949 ; 5.931 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 6.032 ; 6.021 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 5.989 ; 5.985 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 5.727 ; 5.696 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 6.503 ; 6.434 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 6.932 ; 6.813 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 6.908 ; 6.799 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 7.026 ; 6.835 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 6.947 ; 6.844 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 6.883 ; 6.769 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 6.503 ; 6.434 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 6.522 ; 6.452 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 6.349 ; 6.344 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 6.891 ; 6.854 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 6.349 ; 6.344 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 7.151 ; 7.176 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 6.450 ; 6.474 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 6.849 ; 6.891 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 6.466 ; 6.496 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; clock_in ; -4.444 ; -573.210       ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; clock_in ; 0.180 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clock_in ; -3.000 ; -183.352                     ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_in'                                                                      ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.444 ; queue_pos[1] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.577      ;
; -4.440 ; queue_pos[1] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.573      ;
; -4.411 ; queue_pos[0] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.544      ;
; -4.407 ; queue_pos[0] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.540      ;
; -4.376 ; queue_pos[1] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.509      ;
; -4.372 ; queue_pos[1] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.505      ;
; -4.357 ; queue_pos[3] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.490      ;
; -4.353 ; queue_pos[3] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.486      ;
; -4.343 ; queue_pos[0] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.476      ;
; -4.339 ; queue_pos[0] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.472      ;
; -4.327 ; queue_pos[2] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.460      ;
; -4.323 ; queue_pos[2] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.456      ;
; -4.317 ; counter[7]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.453      ;
; -4.315 ; counter[5]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.451      ;
; -4.313 ; counter[7]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.449      ;
; -4.311 ; counter[3]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.447      ;
; -4.311 ; counter[5]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.447      ;
; -4.308 ; queue_pos[1] ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.441      ;
; -4.307 ; counter[3]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.443      ;
; -4.304 ; queue_pos[1] ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.437      ;
; -4.299 ; queue_pos[5] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.432      ;
; -4.295 ; queue_pos[5] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.428      ;
; -4.289 ; queue_pos[3] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.422      ;
; -4.285 ; queue_pos[3] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.418      ;
; -4.275 ; queue_pos[0] ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.408      ;
; -4.271 ; queue_pos[0] ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.404      ;
; -4.261 ; queue_pos[4] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.394      ;
; -4.259 ; queue_pos[2] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.392      ;
; -4.259 ; counter[11]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.395      ;
; -4.258 ; counter[9]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.394      ;
; -4.257 ; queue_pos[4] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.390      ;
; -4.255 ; queue_pos[2] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.388      ;
; -4.255 ; counter[11]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.391      ;
; -4.254 ; counter[9]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.390      ;
; -4.250 ; counter[10]  ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.386      ;
; -4.249 ; counter[7]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.385      ;
; -4.247 ; counter[5]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.383      ;
; -4.246 ; counter[10]  ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.382      ;
; -4.245 ; counter[7]   ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.381      ;
; -4.243 ; counter[3]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.379      ;
; -4.243 ; counter[5]   ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.379      ;
; -4.240 ; queue_pos[1] ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.373      ;
; -4.239 ; counter[3]   ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.375      ;
; -4.236 ; queue_pos[1] ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.369      ;
; -4.234 ; counter[6]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.370      ;
; -4.231 ; queue_pos[5] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.364      ;
; -4.230 ; counter[6]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.366      ;
; -4.227 ; queue_pos[5] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.360      ;
; -4.221 ; queue_pos[3] ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.354      ;
; -4.219 ; counter[4]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.355      ;
; -4.218 ; counter[1]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.354      ;
; -4.217 ; queue_pos[3] ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.350      ;
; -4.215 ; counter[4]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.351      ;
; -4.214 ; counter[1]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.350      ;
; -4.210 ; queue_pos[7] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.343      ;
; -4.207 ; queue_pos[0] ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.340      ;
; -4.206 ; queue_pos[7] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.339      ;
; -4.203 ; queue_pos[0] ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.336      ;
; -4.201 ; queue_pos[6] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.334      ;
; -4.197 ; queue_pos[6] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.330      ;
; -4.193 ; queue_pos[4] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.326      ;
; -4.191 ; queue_pos[2] ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.324      ;
; -4.191 ; counter[11]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.327      ;
; -4.190 ; counter[9]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.326      ;
; -4.189 ; queue_pos[4] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.322      ;
; -4.187 ; queue_pos[2] ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.320      ;
; -4.187 ; counter[11]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.323      ;
; -4.186 ; counter[9]   ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.322      ;
; -4.182 ; counter[10]  ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.318      ;
; -4.181 ; counter[7]   ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.317      ;
; -4.179 ; counter[5]   ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.315      ;
; -4.178 ; counter[10]  ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.314      ;
; -4.177 ; counter[7]   ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.313      ;
; -4.175 ; counter[3]   ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.311      ;
; -4.175 ; counter[5]   ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.311      ;
; -4.172 ; queue_pos[1] ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.305      ;
; -4.171 ; counter[3]   ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.307      ;
; -4.168 ; queue_pos[1] ; queue_pos[22] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.301      ;
; -4.167 ; counter[2]   ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.303      ;
; -4.166 ; counter[6]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.302      ;
; -4.163 ; queue_pos[5] ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.296      ;
; -4.163 ; counter[2]   ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.299      ;
; -4.162 ; counter[6]   ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.298      ;
; -4.159 ; queue_pos[5] ; queue_pos[26] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.292      ;
; -4.153 ; queue_pos[3] ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.286      ;
; -4.151 ; counter[4]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.287      ;
; -4.150 ; counter[1]   ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.286      ;
; -4.149 ; queue_pos[3] ; queue_pos[24] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.282      ;
; -4.147 ; counter[4]   ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.283      ;
; -4.146 ; counter[1]   ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.149      ; 5.282      ;
; -4.142 ; queue_pos[7] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.275      ;
; -4.141 ; queue_pos[9] ; queue_pos[31] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.274      ;
; -4.139 ; queue_pos[0] ; queue_pos[23] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.272      ;
; -4.138 ; queue_pos[7] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.271      ;
; -4.137 ; queue_pos[9] ; queue_pos[30] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.270      ;
; -4.135 ; queue_pos[0] ; queue_pos[22] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.268      ;
; -4.133 ; queue_pos[6] ; queue_pos[29] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.266      ;
; -4.129 ; queue_pos[6] ; queue_pos[28] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.262      ;
; -4.125 ; queue_pos[4] ; queue_pos[27] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.258      ;
; -4.123 ; queue_pos[2] ; queue_pos[25] ; clock_in     ; clock_in    ; 1.000        ; 0.146      ; 5.256      ;
+--------+--------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_in'                                                                               ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; state.ANI         ; state.ANI         ; clock_in     ; clock_in    ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; queue[0]          ; queue[0]          ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.307      ;
; 0.293 ; counter_level[31] ; counter_level[31] ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.412      ;
; 0.300 ; counter[11]       ; counter[11]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.419      ;
; 0.304 ; aux_level[29]     ; aux_level[29]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; aux_level[31]     ; aux_level[31]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; aux_level[1]      ; aux_level[1]      ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; aux_level[13]     ; aux_level[13]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; aux_level[15]     ; aux_level[15]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; aux_level[17]     ; aux_level[17]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; aux_level[19]     ; aux_level[19]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; aux_level[21]     ; aux_level[21]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[18]       ; counter[18]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[31]       ; counter[31]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[29]       ; counter[29]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter[16]       ; counter[16]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; aux_level[11]     ; aux_level[11]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; aux_level[16]     ; aux_level[16]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; aux_level[18]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; aux_level[22]     ; aux_level[22]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; aux_level[23]     ; aux_level[23]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; aux_level[25]     ; aux_level[25]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[13]       ; counter[13]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; counter[15]       ; counter[15]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; counter[27]       ; counter[27]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[20]       ; counter[20]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[17]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter[8]        ; counter[8]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; counter[2]        ; counter[2]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; aux_level[2]      ; aux_level[2]      ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; aux_level[28]     ; aux_level[28]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter[23]       ; counter[23]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter[7]        ; counter[7]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; counter[4]        ; counter[4]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; aux_level[26]     ; aux_level[26]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.428      ;
; 0.321 ; aux_level[0]      ; aux_level[0]      ; clock_in     ; clock_in    ; 0.000        ; 0.043      ; 0.448      ;
; 0.336 ; state.ANI         ; state.SHOW        ; clock_in     ; clock_in    ; 0.000        ; 0.043      ; 0.463      ;
; 0.364 ; aux_level[20]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; aux_level[24]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; aux_level[27]     ; aux_level[27]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; counter[25]       ; counter[25]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.485      ;
; 0.365 ; counter[6]        ; counter[6]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.484      ;
; 0.366 ; aux_level[10]     ; aux_level[10]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.485      ;
; 0.366 ; aux_level[14]     ; aux_level[14]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.485      ;
; 0.366 ; counter[10]       ; counter[10]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.485      ;
; 0.366 ; counter[0]        ; counter[0]        ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.486      ;
; 0.367 ; aux_level[12]     ; aux_level[12]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.486      ;
; 0.367 ; counter[14]       ; counter[14]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.486      ;
; 0.368 ; counter[30]       ; counter[30]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.488      ;
; 0.368 ; counter[3]        ; counter[3]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.487      ;
; 0.371 ; aux_level[3]      ; aux_level[3]      ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.490      ;
; 0.371 ; counter[24]       ; counter[24]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; counter[9]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.491      ;
; 0.373 ; counter[12]       ; counter[12]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.492      ;
; 0.373 ; counter[22]       ; counter[22]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.493      ;
; 0.375 ; counter[19]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; counter[5]        ; counter[5]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.495      ;
; 0.453 ; aux_level[29]     ; aux_level[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; aux_level[15]     ; aux_level[16]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; aux_level[17]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; aux_level[21]     ; aux_level[22]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter[16]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; aux_level[1]      ; aux_level[2]      ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; aux_level[19]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; aux_level[13]     ; aux_level[14]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; counter[18]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; counter[20]       ; counter[21]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; aux_level[25]     ; aux_level[26]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; aux_level[23]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; aux_level[11]     ; aux_level[12]     ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; counter[2]        ; counter[3]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; counter[8]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; counter[4]        ; counter[5]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.575      ;
; 0.458 ; counter[11]       ; counter[12]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; aux_level[30]     ; aux_level[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; counter[11]       ; counter[13]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.580      ;
; 0.463 ; counter[29]       ; counter[30]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; counter[27]       ; counter[28]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; aux_level[16]     ; aux_level[17]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; aux_level[18]     ; aux_level[19]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; counter[17]       ; counter[18]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; counter[15]       ; counter[16]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; aux_level[22]     ; aux_level[23]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; counter[13]       ; counter[14]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.583      ;
; 0.465 ; aux_level[28]     ; aux_level[29]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; counter[7]        ; counter[8]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; aux_level[2]      ; aux_level[3]      ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; counter[23]       ; counter[24]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; counter[29]       ; counter[31]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; aux_level[26]     ; aux_level[27]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; counter[27]       ; counter[29]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; counter[13]       ; counter[15]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; aux_level[16]     ; aux_level[18]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; counter[15]       ; counter[17]       ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; aux_level[18]     ; aux_level[20]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; counter[17]       ; counter[19]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; aux_level[22]     ; aux_level[24]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; counter[23]       ; counter[25]       ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; aux_level[28]     ; aux_level[30]     ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; counter[7]        ; counter[9]        ; clock_in     ; clock_in    ; 0.000        ; 0.035      ; 0.587      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_in'                                            ;
+--------+--------------+----------------+------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------+----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock_in ; Rise       ; clock_in          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[21]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[22]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[23]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[24]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[25]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[26]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[27]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[28]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[29]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[30]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[31]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; aux_level[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; counter_level[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue_pos[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_in ; Rise       ; queue_pos[10]     ;
+--------+--------------+----------------+------------+----------+------------+-------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; btn_add   ; clock_in   ; 6.084 ; 6.639 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; 5.648 ; 6.225 ; Rise       ; clock_in        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_add   ; clock_in   ; -1.095 ; -1.712 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; -1.217 ; -1.831 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 4.735 ; 4.969 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 3.795 ; 3.847 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 3.627 ; 3.703 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 4.735 ; 4.969 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 3.726 ; 3.822 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 3.693 ; 3.785 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 3.932 ; 4.050 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 3.885 ; 3.980 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 3.933 ; 4.040 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 3.922 ; 4.019 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 3.695 ; 3.776 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 5.071 ; 5.113 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 5.022 ; 5.066 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 4.848 ; 5.087 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 4.869 ; 5.113 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 5.071 ; 5.110 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 5.041 ; 4.885 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 4.781 ; 4.817 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 4.776 ; 4.830 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 5.100 ; 5.019 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 4.609 ; 4.392 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 4.053 ; 4.221 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 5.100 ; 5.019 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 4.138 ; 4.317 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 4.379 ; 4.596 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 4.148 ; 4.330 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 3.552 ; 3.624 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 3.713 ; 3.763 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 3.552 ; 3.624 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 4.649 ; 4.878 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 3.647 ; 3.739 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 3.615 ; 3.703 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 3.845 ; 3.957 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 3.800 ; 3.891 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 3.847 ; 3.948 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 3.836 ; 3.929 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 3.618 ; 3.696 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 4.052 ; 4.074 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 4.303 ; 4.338 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 4.290 ; 4.336 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 4.463 ; 4.351 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 4.316 ; 4.360 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 4.275 ; 4.304 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 4.052 ; 4.074 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 4.065 ; 4.089 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 3.954 ; 4.114 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 4.488 ; 4.280 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 3.954 ; 4.114 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 4.432 ; 4.660 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 4.036 ; 4.208 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 4.267 ; 4.475 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 4.045 ; 4.221 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.731    ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clock_in        ; -8.731    ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1143.892 ; 0.0   ; 0.0      ; 0.0     ; -183.352            ;
;  clock_in        ; -1143.892 ; 0.000 ; N/A      ; N/A     ; -183.352            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_add   ; clock_in   ; 10.832 ; 11.233 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; 10.082 ; 10.305 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; btn_add   ; clock_in   ; -1.095 ; -1.712 ; Rise       ; clock_in        ;
; btn_rm    ; clock_in   ; -1.217 ; -1.831 ; Rise       ; clock_in        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 7.705 ; 7.876 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 6.335 ; 6.360 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 6.033 ; 6.061 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 7.705 ; 7.876 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 6.204 ; 6.257 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 6.146 ; 6.203 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 6.493 ; 6.549 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 6.387 ; 6.437 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 6.483 ; 6.509 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 6.427 ; 6.491 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 6.135 ; 6.165 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 8.538 ; 8.496 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 8.475 ; 8.414 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 8.371 ; 8.432 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 8.416 ; 8.496 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 8.538 ; 8.472 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 8.494 ; 8.313 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 8.022 ; 7.989 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 8.017 ; 8.012 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 8.552 ; 8.304 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 7.581 ; 7.447 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 6.876 ; 6.939 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 8.552 ; 8.304 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 6.991 ; 7.087 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 7.443 ; 7.593 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 7.010 ; 7.113 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; output_led[*]        ; clock_in   ; 3.552 ; 3.624 ; Rise       ; clock_in        ;
;  output_led[0]       ; clock_in   ; 3.713 ; 3.763 ; Rise       ; clock_in        ;
;  output_led[1]       ; clock_in   ; 3.552 ; 3.624 ; Rise       ; clock_in        ;
;  output_led[2]       ; clock_in   ; 4.649 ; 4.878 ; Rise       ; clock_in        ;
;  output_led[3]       ; clock_in   ; 3.647 ; 3.739 ; Rise       ; clock_in        ;
;  output_led[4]       ; clock_in   ; 3.615 ; 3.703 ; Rise       ; clock_in        ;
;  output_led[5]       ; clock_in   ; 3.845 ; 3.957 ; Rise       ; clock_in        ;
;  output_led[6]       ; clock_in   ; 3.800 ; 3.891 ; Rise       ; clock_in        ;
;  output_led[7]       ; clock_in   ; 3.847 ; 3.948 ; Rise       ; clock_in        ;
;  output_led[8]       ; clock_in   ; 3.836 ; 3.929 ; Rise       ; clock_in        ;
;  output_led[9]       ; clock_in   ; 3.618 ; 3.696 ; Rise       ; clock_in        ;
; output_seg[*]        ; clock_in   ; 4.052 ; 4.074 ; Rise       ; clock_in        ;
;  output_seg[0]       ; clock_in   ; 4.303 ; 4.338 ; Rise       ; clock_in        ;
;  output_seg[1]       ; clock_in   ; 4.290 ; 4.336 ; Rise       ; clock_in        ;
;  output_seg[2]       ; clock_in   ; 4.463 ; 4.351 ; Rise       ; clock_in        ;
;  output_seg[3]       ; clock_in   ; 4.316 ; 4.360 ; Rise       ; clock_in        ;
;  output_seg[4]       ; clock_in   ; 4.275 ; 4.304 ; Rise       ; clock_in        ;
;  output_seg[5]       ; clock_in   ; 4.052 ; 4.074 ; Rise       ; clock_in        ;
;  output_seg[6]       ; clock_in   ; 4.065 ; 4.089 ; Rise       ; clock_in        ;
; output_seg_count[*]  ; clock_in   ; 3.954 ; 4.114 ; Rise       ; clock_in        ;
;  output_seg_count[0] ; clock_in   ; 4.488 ; 4.280 ; Rise       ; clock_in        ;
;  output_seg_count[1] ; clock_in   ; 3.954 ; 4.114 ; Rise       ; clock_in        ;
;  output_seg_count[2] ; clock_in   ; 4.432 ; 4.660 ; Rise       ; clock_in        ;
;  output_seg_count[3] ; clock_in   ; 4.036 ; 4.208 ; Rise       ; clock_in        ;
;  output_seg_count[4] ; clock_in   ; 4.267 ; 4.475 ; Rise       ; clock_in        ;
;  output_seg_count[6] ; clock_in   ; 4.045 ; 4.221 ; Rise       ; clock_in        ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output_led[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_led[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg_count[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg_count[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg_count[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg_count[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg_count[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg_count[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output_seg_count[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock_in                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_add                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn_rm                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_led[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; output_led[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_led[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output_led[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; output_led[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_led[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output_seg[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output_seg_count[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_in   ; clock_in ; 4221706  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_in   ; clock_in ; 4221706  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 380   ; 380  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 46    ; 46   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jun 26 04:49:10 2018
Info: Command: quartus_sta ex_01 -c ex_01
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ex_01.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_in clock_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.731
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.731           -1143.892 clock_in 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clock_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -173.000 clock_in 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.664
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.664           -1008.334 clock_in 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clock_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -173.000 clock_in 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.444            -573.210 clock_in 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clock_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -183.352 clock_in 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4700 megabytes
    Info: Processing ended: Tue Jun 26 04:49:13 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


