s       CLK100MHZ    flag_ready32       9040 -2147483648 -2147483648       9040
s       CLK100MHZ            C[0]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[1]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[2]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[3]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[4]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[5]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[6]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[7]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[8]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ            C[9]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ           C[10]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ           C[11]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ           C[12]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ           C[13]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ           C[14]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ           C[15]       5940 -2147483648 -2147483648       5940
s       CLK100MHZ         UART_RX       4240 -2147483648 -2147483648       4240
t       CLK100MHZ           AN[0] -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ           AN[1] -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ           AN[2] -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ           AN[3] -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ           AN[4] -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ           AN[5] -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ           AN[7] -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ          SEG[0]      17480 -2147483648 -2147483648      17480
t       CLK100MHZ          SEG[1]      17480 -2147483648 -2147483648      17480
t       CLK100MHZ          SEG[2]      15930 -2147483648 -2147483648      15930
t       CLK100MHZ          SEG[3]      17480 -2147483648 -2147483648      17480
t       CLK100MHZ          SEG[4]      17430 -2147483648 -2147483648      17430
t       CLK100MHZ          SEG[5]      17430 -2147483648 -2147483648      17430
t       CLK100MHZ          SEG[6]      17430 -2147483648 -2147483648      17430
t       CLK100MHZ         UART_TX      14280 -2147483648 -2147483648      14280
t       CLK100MHZ    flag_process       3030 -2147483648 -2147483648       3030
c      CPU_RESETN              O2       1240       1240 -2147483648 -2147483648
s       CLK100MHZ              O2       4280 -2147483648 -2147483648       4280
t       CLK100MHZ        addra[0]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[0]      17340 -2147483648 -2147483648      17340
t       CLK100MHZ        addra[1]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[1]      17340 -2147483648 -2147483648      17340
t       CLK100MHZ        addra[2]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[2]      15740 -2147483648 -2147483648      15740
t       CLK100MHZ        addra[3]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[3]      14140 -2147483648 -2147483648      14140
t       CLK100MHZ        addra[4]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[4]      12540 -2147483648 -2147483648      12540
t       CLK100MHZ        addra[5]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[5]      10940 -2147483648 -2147483648      10940
t       CLK100MHZ        addra[6]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[6]      10740 -2147483648 -2147483648      10740
t       CLK100MHZ        addra[7]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[7]      10740 -2147483648 -2147483648      10740
t       CLK100MHZ        addra[8]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[8]      10740 -2147483648 -2147483648      10740
t       CLK100MHZ        addra[9]       3030 -2147483648 -2147483648       3030
s       CLK100MHZ        addra[9]      10740 -2147483648 -2147483648      10740
t       CLK100MHZ            enaB -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ            enaA -2147483648 -2147483648 -2147483648 -2147483648
t       CLK100MHZ         Data[0]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ         Data[1]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ         Data[2]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ         Data[3]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ         Data[4]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ         Data[5]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ         Data[6]       3030 -2147483648 -2147483648       3030
t       CLK100MHZ         Data[7]       3030 -2147483648 -2147483648       3030
