=============================================
Лабораторна робота №1
=============================================

Тема
------

Налаштування середовища розробки (Linux, Quartus, Incisive), тестовий проект


Хід роботи
-------


**Налаштування середовища.** Для того щоб виконати дані нам завдання з лабораторної роботи було поставлено на ПК VirtualBox та встановили в дану віртуальну коробку Linux Manjaro версія 18.00 
(це спричинено тим що мій ПК не підтримує версію 18.04) потім в самій системі Linux Manjaro для роботи було встановлено Quartus 13 SP1 та Cadence Incisive 15.10. За допомогою Quartus 13 SP1 ми можемо програмувати під ПЛІС.
Cadence Incisive 15.10 программа в якій ми можемо робити симуляцію побудованих схем.


**Створення тестового проекту.** Було повторено всі кроки з даних нам відео,після цього я приступив до виконання основного завдання. Основне завдання завдання
було створити 32-розрядний регістр з асинхронним, синхронним скиданнями та входом дозволу у форматі ``bdf``. Я створив такий проект, який вміщував в собі два
мультиплексори з бібліотеки мегафункцій та сконфігурувавши його через MegaWizard та 32 D-тригери . Потім я зкомпілював проект та експорртував його в Verilog файл
та написав простий код, що тестував можливості запису у регістр, його синхронного та асинхронного скидання. Після цього я відкрив директорію
проекту у ``nclaunch``та запустив Cadence Incisive 15.10 в якій ми симулювали розроблену схему.
Після черги невдач та допомоги Волинка Назара вдалося запустити симуляцію та перевірити правильність роботи схеми.

Потім я написав реалізацію регістру на Verilog зкомпілював та реалізував RLT схему регістру

.. image:: doc/Verilog_laba_1.png
схема реалізованого на Verilog

.. image:: doc/laba_1.png
 RLT схема регістру виконаного в схематичному редакторі




Висновки
-------

В даній лабораторній роботі ми розглянули регістри та на основі вивченого матеріалу побудували 32 бітний регістр, опанували основами роботи в системі Linux Manjaro та навчилися користуватися такими середовищами як
Quartus 13 SP1 та Cadence Incisive 15.10.Було також вивчені основи мови опису Verilog.


