5 8 1 * 0
8 /home/ultrav3/trevorw/covered/diags/verilog -t main -vcd hier3.4.vcd -o hier3.4.cdd -v hier3.4.v
3 0 main main hier3.4.v 1 18
2 1 6 e0011 1 0 20004 0 0 1 1 0
2 2 6 1000a 0 1 400 0 0 main.a.a.y
2 3 6 10011 1 37 1006 1 2
2 4 7 20002 1 0 20008 0 0 32 64 11 0 0 0 0 0 0 0
2 5 7 20002 1 0 20008 0 0 32 64 55 55 55 55 55 55 55 55
2 6 7 10002 2 2c 2000a 4 5 32 0 aa aa aa aa aa aa aa aa
2 7 8 e0011 1 0 20008 0 0 1 1 1
2 8 8 1000a 0 1 400 0 0 main.a.a.y
2 9 8 10011 1 37 a 7 8
4 9 0 0
4 6 9 0
4 3 6 6
3 0 foo main.a hier3.4.v 22 30
3 0 bar main.a.a hier3.4.v 34 38
1 y 0 36 30004 1 16 102
3 0 bar main.a.b hier3.4.v 34 38
1 y 0 36 30004 1 16 2
3 0 bar main.a.c hier3.4.v 34 38
1 y 0 36 30004 1 16 2
3 0 test main.a.t hier3.4.v 42 52
2 10 45 9000c 1 0 20008 0 0 1 1 1
2 11 45 10005 0 1 400 0 0 t.a.y
2 12 45 1000c 1 37 100a 10 11
2 13 46 20002 1 0 20008 0 0 32 64 11 0 0 0 0 0 0 0
2 14 46 20002 1 0 20008 0 0 32 64 55 55 55 55 55 55 55 55
2 15 46 10002 2 2c 2000a 13 14 32 0 aa aa aa aa aa aa aa aa
2 16 47 9000c 1 0 20004 0 0 1 1 0
2 17 47 10005 0 1 400 0 0 t.a.y
2 18 47 1000c 1 37 6 16 17
4 18 0 0
4 15 18 0
4 12 15 15
3 0 boo main.a.t.a hier3.4.v 56 60
1 y 0 58 30004 1 16 1002
