---
theme: white
transition: convex
---

<!-- .element: class="fragment" -->
# O Modelo de Mem√≥ria
## Aula 12

---

## üîÄ 1. A Reordena√ß√£o do Compilador e CPU (Out-Of-Order Execution)

Voc√™ codifica:
```cpp
int x = 0;
int FLAG = false;

// Em uma Thread Secund√°ria
x = 42;         // PASSO A
FLAG = true;    // PASSO B
```

Um programador esperan√ßoso diz: "Vou ler a v√°riavel na Thread Oposta (Main)... e quando `FLAG` for *true*, sei que `X` √© impreterivelmente *42* pois executei a linha acima primeiro na tela!"

**FALSO! MORTALMENTE FALSO!**

---

## üöß 2. O Memory Model (Consist√™ncias e Barreiras)

O C++11 emitiu formalmente o seu universal **Memory Model** definindo atrav√©s da biblioteca `std::atomic` o que o Hardware tem permi√ß√µes para *Adiantar* vs *Trancar*.

1. **Relaxed Consistensy** (`std::memory_order_relaxed`): A CPU √© dona, reordene como quiser em torno da sua vizinhan√ßa na RAM, apenas aplique na thread isolada em seguran√ßa. Performance brutal.
2. **Release / Acquire** (`std::memory_order_acquire / release`): O padr√£o para transferir fardos (como ler a Fila sem locks e sem medo da Out-Of-Order embaralhar *flags* finalizadoras de *Loop* C++ no hardware alheio do *Core 2).
3. **Sequential Consistency** (`std::memory_order_seq_cst`): O C++ por default invoca barreiras completas absolutas el√©tricas. For√ßa todas as cores (L1/L2) da CPU e do compilador a n√£o alterarem NADA a ordem que seu texto determinou. Seguro, mas castrador de velocidade em processadores ARM.

---

---

## üß± 3. Memory Barriers (Fences) nas CPUs

Se n√£o tivessemos essa lei `std::atomic` no standard oficial do GCC, program√°vamos via "Gambiarra Intrinseca" de Processador (Ex: Comando Assembler **MFENCE** ou **SFENCE** no Intel). Os Fences pro√≠bem categoricamente a travessia de saltos das sub-opera√ß√µes em Assembly, estancando a execu√ß√£o como um sinaleiro fechado.

> [!INFO]
> √â por isso que programar Software Infra-estrutural de Baixo N√≠vel (Databases, Motores de Redes Socket, SO Kernel Driver) √© extremamente dif√≠cil: As reordena√ß√µes da CPU nunca acontecem quando voc√™ depura linha a linha na IDE (pois a paralela n√£o √© instigada). Elas s√≥ geram *corrup√ß√µes bizarras rand√¥micas 1x na vida e morrem meses na escura neblina de servidores reais operando 100 mil Requests por Minuto no DataCenter*. Onde a press√£o el√°stica exaure as Caches e exp√µe seus Bugs de Memory Models relaxados.

---

## üöÄ Resumo Pr√°tico

- Se duas "Threads" conversam atrav√©s das mesmas vari√°veis limpas de C e n√£o possuam `std::mutex` da aula 10 as blindando, USE **`std::atomic<bool>`**. Do contr√°rio voc√™ √© uma v√≠tima da *Superscalar Out Of Order Intel Architecture Pipeline* (a reordena√ß√£o el√©trica).

Isso enterra as nuances sombrias das mem√≥rias RAM + Cache. Agora mergulhemos no escuro do "Lento Discovoador": Os Armazenamentos (Avan√ßar).


