# Cache System Overview (Sistema de Cach√© Completo)

**Tipo**: Sistema de Memoria Jer√°rquica
**Estado**: üî¥ #faltante **CR√çTICO PARA APROBAR**
**Ubicaci√≥n**: **NO EXISTE**
**Complejidad**: ‚≠ê‚≠ê‚≠ê‚≠ê Muy Compleja
**Prioridad**: üî¥ ALTA (para nota > 3)

## ‚ö†Ô∏è REQUISITO OBLIGATORIO PARA APROBAR

**SIN CACH√â = M√ÅXIMO 3 PUNTOS = SUSPENSO**

Seg√∫n especificaciones del proyecto:
- **Sin cach√©**: M√°ximo 3 puntos
- **Con 1 cach√© (instruction, direct-mapped, 4+ l√≠neas)**: 5 puntos (Primera Convocatoria)
- **Con 2 cach√©s (instruction + data, 4+ l√≠neas c/u)**: 5 puntos (Segunda Convocatoria)
- **Con 2 cach√©s + mapeo avanzado (set-associative/fully-associative)**: 5 puntos (Tercera Convocatoria)

## Arquitectura del Sistema de Cach√©

### Configuraci√≥n M√≠nima (Para Aprobar)

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                    CPU                             ‚îÇ
‚îÇ                     ‚Üì                              ‚îÇ
‚îÇ         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                  ‚îÇ
‚îÇ         ‚îÇ  INSTRUCTION CACHE    ‚îÇ                  ‚îÇ
‚îÇ         ‚îÇ  ‚Ä¢ 4+ l√≠neas          ‚îÇ                  ‚îÇ
‚îÇ         ‚îÇ  ‚Ä¢ Direct-Mapped      ‚îÇ                  ‚îÇ
‚îÇ         ‚îÇ  ‚Ä¢ Tag + Valid        ‚îÇ                  ‚îÇ
‚îÇ         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                  ‚îÇ
‚îÇ                     ‚Üì                              ‚îÇ
‚îÇ         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                  ‚îÇ
‚îÇ         ‚îÇ   Memory Control      ‚îÇ                  ‚îÇ
‚îÇ         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                  ‚îÇ
‚îÇ                     ‚Üì                              ‚îÇ
‚îÇ                   RAM                              ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Nota: 5 puntos (Primera Convocatoria)
```

### Configuraci√≥n Recomendada (Para Extraordinario)

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                    CPU                             ‚îÇ
‚îÇ              ‚Üì            ‚Üì                        ‚îÇ
‚îÇ    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê            ‚îÇ
‚îÇ    ‚îÇ INSTRUCTION   ‚îÇ  ‚îÇ  DATA        ‚îÇ            ‚îÇ
‚îÇ    ‚îÇ CACHE         ‚îÇ  ‚îÇ  CACHE       ‚îÇ            ‚îÇ
‚îÇ    ‚îÇ ‚Ä¢ 4+ l√≠neas   ‚îÇ  ‚îÇ  ‚Ä¢ 4+ l√≠neas ‚îÇ            ‚îÇ
‚îÇ    ‚îÇ ‚Ä¢ Direct      ‚îÇ  ‚îÇ  ‚Ä¢ Direct    ‚îÇ            ‚îÇ
‚îÇ    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò            ‚îÇ
‚îÇ              ‚Üì            ‚Üì                        ‚îÇ
‚îÇ         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                  ‚îÇ
‚îÇ         ‚îÇ   Memory Control      ‚îÇ                  ‚îÇ
‚îÇ         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                  ‚îÇ
‚îÇ                     ‚Üì                              ‚îÇ
‚îÇ                   RAM                              ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Nota: 5 puntos (Segunda Convocatoria)
```

### Configuraci√≥n Avanzada (Para Mundial)

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                    CPU                             ‚îÇ
‚îÇ              ‚Üì            ‚Üì                        ‚îÇ
‚îÇ    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê            ‚îÇ
‚îÇ    ‚îÇ INSTRUCTION   ‚îÇ  ‚îÇ  DATA        ‚îÇ            ‚îÇ
‚îÇ    ‚îÇ CACHE         ‚îÇ  ‚îÇ  CACHE       ‚îÇ            ‚îÇ
‚îÇ    ‚îÇ ‚Ä¢ 8+ l√≠neas   ‚îÇ  ‚îÇ  ‚Ä¢ 8+ l√≠neas ‚îÇ            ‚îÇ
‚îÇ    ‚îÇ ‚Ä¢ 2-way Set   ‚îÇ  ‚îÇ  ‚Ä¢ 2-way Set ‚îÇ            ‚îÇ
‚îÇ    ‚îÇ   Associative ‚îÇ  ‚îÇ   Associative‚îÇ            ‚îÇ
‚îÇ    ‚îÇ ‚Ä¢ LRU         ‚îÇ  ‚îÇ  ‚Ä¢ LRU       ‚îÇ            ‚îÇ
‚îÇ    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò            ‚îÇ
‚îÇ              ‚Üì            ‚Üì                        ‚îÇ
‚îÇ         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                  ‚îÇ
‚îÇ         ‚îÇ   Memory Control      ‚îÇ                  ‚îÇ
‚îÇ         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                  ‚îÇ
‚îÇ                     ‚Üì                              ‚îÇ
‚îÇ                   RAM                              ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Nota: 5 puntos (Tercera Convocatoria)
```

## Componentes del Sistema

### 1. [[Instruction Cache]] - OBLIGATORIO
**Estado**: üî¥ NO EXISTE
**Requisito**: M√≠nimo 4 l√≠neas
**Funci√≥n**: Cachear instrucciones para reducir latencia de fetch
**Conexi√≥n**: Entre [[Control Unit]] y [[Memory Control]]

### 2. [[Data Cache]] - PARA EXTRAORDINARIO
**Estado**: üî¥ NO EXISTE
**Requisito**: M√≠nimo 4 l√≠neas, separada de instruction cache
**Funci√≥n**: Cachear datos para LW/SW
**Conexi√≥n**: Entre [[Data Path]] y [[Memory Control]]

### 3. Tipos de Mapeo

#### [[Direct-Mapped Cache]] - M√çNIMO
- Cada bloque de memoria ‚Üí 1 posici√≥n √∫nica en cach√©
- Simple de implementar
- Conflictos frecuentes

#### [[Set-Associative Cache]] - AVANZADO
- Cada bloque ‚Üí m√∫ltiples posiciones posibles (2-way, 4-way)
- Menos conflictos que direct-mapped
- Requiere pol√≠tica de reemplazo (LRU, FIFO, Random)

#### [[Fully-Associative Cache]] - M√ÅS AVANZADO
- Cada bloque ‚Üí cualquier posici√≥n en cach√©
- M√≠nimos conflictos
- M√°s complejo (comparadores para cada l√≠nea)

## Estructura de una L√≠nea de Cach√©

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ Valid‚îÇ  Tag   ‚îÇ           Data Block             ‚îÇ
‚îÇ 1 bit‚îÇ N bits ‚îÇ      4 words √ó 32 bits           ‚îÇ
‚îÇ      ‚îÇ        ‚îÇ         = 128 bits               ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Valid: 0 = l√≠nea vac√≠a, 1 = l√≠nea contiene dato v√°lido
Tag:   Identificador del bloque almacenado
Data:  Bloque completo (16 bytes = 4 palabras)
```

### Opcionalmente (para Write-Back)
```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ Valid‚îÇDirty‚îÇ  Tag   ‚îÇ       Data Block         ‚îÇ
‚îÇ 1 bit‚îÇ1 bit‚îÇ N bits ‚îÇ      128 bits            ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Dirty: 1 = bloque modificado, debe escribirse a RAM antes de reemplazo
```

## Operaci√≥n de la Cach√©

### Lectura (Load/Fetch)

```
1. CPU solicita dato en direcci√≥n X
2. Cache extrae: Tag, Index, Offset
3. Cache verifica l√≠nea[Index]:
   a) Valid=1 AND Tag match? ‚Üí CACHE HIT
      ‚Ä¢ Devolver palabra del bloque (usando offset)
      ‚Ä¢ Latencia: 1 ciclo
   b) Valid=0 OR Tag mismatch? ‚Üí CACHE MISS
      ‚Ä¢ Solicitar bloque completo a Memory Control
      ‚Ä¢ Esperar RT cycles
      ‚Ä¢ Cargar bloque en l√≠nea[Index]
      ‚Ä¢ Actualizar Tag y Valid=1
      ‚Ä¢ Devolver palabra solicitada
      ‚Ä¢ Latencia: 1 + RT cycles
```

### Escritura (Store)

**Pol√≠tica Write-Through (m√°s simple)**:
```
1. CPU escribe dato en direcci√≥n X
2. Cache verifica hit/miss:
   a) CACHE HIT:
      ‚Ä¢ Actualizar palabra en bloque
      ‚Ä¢ Escribir tambi√©n a RAM (via Memory Control)
      ‚Ä¢ Latencia: 1 + WT cycles
   b) CACHE MISS:
      ‚Ä¢ Write-through NO allocate: escribir solo a RAM
      ‚Ä¢ Latencia: WT cycles
```

**Pol√≠tica Write-Back (m√°s eficiente, requiere Dirty bit)**:
```
1. CPU escribe dato en direcci√≥n X
2. Cache verifica hit/miss:
   a) CACHE HIT:
      ‚Ä¢ Actualizar palabra en bloque
      ‚Ä¢ Marcar Dirty=1
      ‚Ä¢ NO escribir a RAM a√∫n
      ‚Ä¢ Latencia: 1 ciclo
   b) CACHE MISS:
      ‚Ä¢ Cargar bloque de RAM (si hay espacio)
      ‚Ä¢ Actualizar palabra
      ‚Ä¢ Marcar Dirty=1
      ‚Ä¢ Si reemplazo: escribir bloque viejo a RAM si Dirty=1
      ‚Ä¢ Latencia: variable
```

**Recomendaci√≥n**: Implementar Write-Through primero (m√°s simple).

## Desglose de Direcci√≥n

### Ejemplo: Cach√© Direct-Mapped con 4 L√≠neas

```
Direcci√≥n de 32 bits:
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ        Tag              ‚îÇ  Index   ‚îÇWord Offset ‚îÇ  Byte  ‚îÇ
‚îÇ      26 bits            ‚îÇ  2 bits  ‚îÇ   2 bits   ‚îÇ 2 bits ‚îÇ
‚îÇ     bits [31:6]         ‚îÇ  [5:4]   ‚îÇ   [3:2]    ‚îÇ [1:0]  ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Tag:         Identifica bloque √∫nico
Index:       Selecciona l√≠nea en cach√© (0-3 para 4 l√≠neas)
Word Offset: Selecciona palabra dentro del bloque (0-3)
Byte Offset: Debe ser 00 (alineaci√≥n)
```

### Ejemplo: Cach√© 2-Way Set-Associative con 8 L√≠neas (4 Sets)

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ        Tag              ‚îÇ  Set     ‚îÇWord Offset ‚îÇ  Byte  ‚îÇ
‚îÇ      26 bits            ‚îÇ  2 bits  ‚îÇ   2 bits   ‚îÇ 2 bits ‚îÇ
‚îÇ     bits [31:6]         ‚îÇ  [5:4]   ‚îÇ   [3:2]    ‚îÇ [1:0]  ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò

Set:    Selecciona set (0-3)
Dentro de cada set: 2 v√≠as (ways) ‚Üí comparar Tag con ambas
```

## Integraci√≥n con el Sistema

### Sin Cach√© (Estado Actual - SUSPENSO)
```
Control Unit ‚Üí Memory Control ‚Üí RAM (fetch)
Data Path ‚Üí Memory Control ‚Üí RAM (LW/SW)
```
**Latencia por instrucci√≥n**: RT + WT cycles (lento)

### Con Instruction Cache (Para Aprobar)
```
Control Unit ‚Üí Instruction Cache ‚Üí Memory Control ‚Üí RAM
                     ‚Üì (on hit)
               Instrucci√≥n (1 cycle)

Data Path ‚Üí Memory Control ‚Üí RAM (LW/SW sin cach√©)
```
**Latencia fetch (hit)**: 1 cycle (r√°pido)
**Latencia fetch (miss)**: 1 + RT cycles

### Con Ambas Cach√©s (Para Extraordinario)
```
Control Unit ‚Üí Instruction Cache ‚Üí Memory Control ‚Üí RAM
                     ‚Üì (on hit)
               Instrucci√≥n (1 cycle)

Data Path ‚Üí Data Cache ‚Üí Memory Control ‚Üí RAM
               ‚Üì (on hit)
           Dato (1 cycle)
```
**Latencia fetch (hit)**: 1 cycle
**Latencia LW (hit)**: 1 cycle
**Mejora de performance**: Significativa en loops

## Sistema de Bypass (Dise√±o Robusto)

### Principio de Dise√±o

El procesador debe funcionar **con o sin cach√©s**, permitiendo que las cach√©s sean opcionales y reemplazables sin afectar el resto del sistema.

### Par√°metros de Configuraci√≥n

**En [[Control Unit]]:**

| Par√°metro | Tipo | Valor por Defecto | Descripci√≥n |
|-----------|------|-------------------|-------------|
| `I_CACHE_ENABLE` | 1 bit | 0 (deshabilitado) | Enable de Instruction Cache |
| `D_CACHE_ENABLE` | 1 bit | 0 (deshabilitado) | Enable de Data Cache |

### Modos de Operaci√≥n

#### Modo 1: Sin Cach√©s (I_CACHE_ENABLE=0, D_CACHE_ENABLE=0)

```
Control Unit ‚îÄ‚îÄ‚Üí Memory Control ‚îÄ‚îÄ‚Üí RAM (fetch de instrucciones)
Data Path ‚îÄ‚îÄ‚Üí Memory Control ‚îÄ‚îÄ‚Üí RAM (LW/SW)
```

- Control Unit usa se√±ales directas: `START_MC`, `MC_END`
- Memory Control recibe `ADDRESS` directamente (PC o ALU result seg√∫n el caso)
- **Sistema funciona igual que sin cach√©s instaladas**
- **Ventaja**: Si las cach√©s fallan, se pueden deshabilitar y el procesador sigue funcionando

#### Modo 2: Solo I-Cache (I_CACHE_ENABLE=1, D_CACHE_ENABLE=0)

```
Control Unit ‚îÄ‚îÄ‚Üí I-Cache ‚îÄ‚îÄ‚Üí Memory Control ‚îÄ‚îÄ‚Üí RAM (on miss)
                    ‚Üì (on hit)
              Instrucci√≥n (1 cycle)

Data Path ‚îÄ‚îÄ‚Üí Memory Control ‚îÄ‚îÄ‚Üí RAM (LW/SW directo)
```

- Fetch de instrucciones pasa por I-Cache
- Accesos a datos (LW/SW) van directo a Memory Control
- **Hybrid performance**: Instrucciones r√°pidas, datos a velocidad RAM

#### Modo 3: Ambas Cach√©s (I_CACHE_ENABLE=1, D_CACHE_ENABLE=1)

```
Control Unit ‚îÄ‚îÄ‚Üí I-Cache ‚îÄ‚îÄ‚Üí Memory Control ‚îÄ‚îÄ‚Üí RAM (on miss)
                    ‚Üì (on hit)
              Instrucci√≥n (1 cycle)

Data Path ‚îÄ‚îÄ‚Üí D-Cache ‚îÄ‚îÄ‚Üí Memory Control ‚îÄ‚îÄ‚Üí RAM (on miss)
                ‚Üì (on hit)
            Dato (1 cycle)
```

- M√°ximo rendimiento cuando hay hit en ambas cach√©s
- Memory Control arbitra entre requests de I-Cache y D-Cache si ambas tienen miss

### Multiplexado de Se√±ales

**En Control Unit (Estado Fetch):**

```verilog
// Seleccionar destino de fetch request
if (I_CACHE_ENABLE) begin
    // Fetch via I-Cache
    I_CACHE_FETCH_REQ = 1;
    wait_for_I_CACHE_READY = 1;
end
else begin
    // Fetch directo a Memory Control
    MC_START = 1;
    wait_for_MC_END = 1;
end
```

**En Data Path (LW/SW):**

```verilog
// Seleccionar destino de data request
if (D_CACHE_ENABLE) begin
    // Via D-Cache
    D_CACHE_READ_REQ = (opcode == LW || opcode == POP);
    D_CACHE_WRITE_REQ = (opcode == SW || opcode == PUSH);
    wait_for_D_CACHE_READY = 1;
end
else begin
    // Directo a Memory Control
    MC_NEEDED = 1;
    wait_for_MC_END = 1;
end
```

### Ventajas del Sistema de Bypass

1. **Desarrollo incremental**: Implementar procesador sin cach√©s primero, agregar cach√©s despu√©s
2. **Debugging**: Deshabilitar cach√©s para aislar problemas
3. **Robustez**: Si una cach√© falla, se puede deshabilitar sin romper el sistema
4. **Testing**: Comparar resultados con/sin cach√© para validar correctitud
5. **Flexibilidad**: Cambiar entre direct-mapped, set-associative, fully-associative sin modificar CPU

### Implementaci√≥n en Logisim

**Componentes necesarios**:

1. **Multiplexores en Control Unit**:
   - MUX para seleccionar entre I_CACHE_READY y MC_END
   - MUX para seleccionar entre INSTRUCTION (I-Cache) o INST_IN (Memory Control)

2. **Multiplexores en Data Path**:
   - MUX para seleccionar entre D_CACHE_READY y MC_END
   - MUX para seleccionar entre DATA (D-Cache) o MEMORY_DATA (Memory Control)

3. **Constantes configurables**:
   - `I_CACHE_ENABLE` como pin de entrada o constante en CPU
   - `D_CACHE_ENABLE` como pin de entrada o constante en CPU

Ver [[CONEXIONES-CACHE-CPU]] y [[GUIA-CONEXION-CACHES]] para diagramas detallados de conexi√≥n.

## Interfaz de Instruction Cache

### Entradas
| Puerto | Ancho | Fuente | Descripci√≥n |
|--------|-------|--------|-------------|
| `PC` | 32 bits | [[Control Unit]] | Direcci√≥n de instrucci√≥n |
| `FETCH_REQ` | 1 bit | [[Control Unit]] | Solicitud de fetch |
| `CLK` | 1 bit | Sistema | Reloj |
| `RESET` | 1 bit | Sistema | Reset (invalidar todas las l√≠neas) |

### Salidas
| Puerto | Ancho | Destino | Descripci√≥n |
|--------|-------|---------|-------------|
| `INSTRUCTION` | 32 bits | [[Instruction Register]] | Instrucci√≥n le√≠da |
| `I_CACHE_READY` | 1 bit | [[Control Unit]] | Dato disponible (hit o miss resuelto) |

### Conexi√≥n con Memory Control (on miss)
| Se√±al | Direcci√≥n |
|-------|-----------|
| `MC_START` | Cache ‚Üí MC |
| `MC_ADDRESS` | Cache ‚Üí MC |
| `MC_BLOCK_DATA` | MC ‚Üí Cache |
| `MC_END` | MC ‚Üí Cache |

## Interfaz de Data Cache

### Entradas
| Puerto | Ancho | Fuente | Descripci√≥n |
|--------|-------|--------|-------------|
| `ADDRESS` | 32 bits | [[Data Path]] | Direcci√≥n de dato |
| `DATA_WRITE` | 32 bits | [[Data Path]] | Dato a escribir (SW) |
| `READ_REQ` | 1 bit | [[Data Path]] | Solicitud de lectura (LW) |
| `WRITE_REQ` | 1 bit | [[Data Path]] | Solicitud de escritura (SW) |
| `CLK` | 1 bit | Sistema | Reloj |
| `RESET` | 1 bit | Sistema | Reset |

### Salidas
| Puerto | Ancho | Destino | Descripci√≥n |
|--------|-------|---------|-------------|
| `DATA_READ` | 32 bits | [[Data Path]] | Dato le√≠do (LW) |
| `D_CACHE_READY` | 1 bit | [[Control Unit]] | Operaci√≥n completada |

## Pol√≠ticas de Reemplazo (para Set-Associative/Fully-Associative)

### LRU (Least Recently Used) - RECOMENDADO
- Reemplazar la l√≠nea menos recientemente usada
- Requiere bits de edad por l√≠nea
- Mejor rendimiento en acceso a datos

### FIFO (First In, First Out)
- Reemplazar la l√≠nea m√°s antigua
- Requiere contador de edad
- M√°s simple que LRU

### Random
- Reemplazar l√≠nea aleatoria
- M√°s simple de implementar
- Rendimiento aceptable

## Estimaci√≥n de Trabajo

### Instruction Cache (Direct-Mapped, 4 l√≠neas)
**Tiempo**: 7-10 d√≠as
**Desglose**:
1. Dise√±ar estructura de l√≠nea (1 d√≠a)
2. Implementar l√≥gica de hit/miss (2 d√≠as)
3. Implementar carga de bloque (1 d√≠a)
4. Integrar con Control Unit y Memory Control (2 d√≠as)
5. Testing y depuraci√≥n (2-3 d√≠as)

### Data Cache (Direct-Mapped, 4 l√≠neas)
**Tiempo**: 5-7 d√≠as adicionales (si ya tienes instruction cache)
**Desglose**:
1. Adaptar dise√±o de instruction cache (2 d√≠as)
2. Implementar write-through (2 d√≠as)
3. Integrar con Data Path (1 d√≠a)
4. Testing (2 d√≠as)

### Set-Associative (2-way)
**Tiempo**: 7-10 d√≠as adicionales
**Desglose**:
1. Modificar estructura (comparadores m√∫ltiples) (3 d√≠as)
2. Implementar pol√≠tica de reemplazo (3 d√≠as)
3. Testing (3-4 d√≠as)

## Plan de Implementaci√≥n Recomendado

### Fase 1: Aprobar (Semanas 3-4)
1. Implementar [[Instruction Cache]] direct-mapped, 4 l√≠neas
2. Integrar con [[Control Unit]] y [[Memory Control]]
3. Validar con tests b√°sicos
4. **Resultado**: 5 puntos (Primera Convocatoria)

### Fase 2: Extraordinario (Semanas 5-6)
1. Implementar [[Data Cache]] direct-mapped, 4 l√≠neas
2. Integrar con [[Data Path]]
3. Validar con tests de memoria
4. **Resultado**: 5 puntos (Segunda Convocatoria)

### Fase 3: Mundial (Semanas 7+)
1. Upgrade ambas cach√©s a 2-way set-associative
2. Implementar LRU
3. Optimizar performance
4. **Resultado**: 5 puntos (Tercera Convocatoria)

## Verificaci√≥n

### Tests para Instruction Cache
1. **Cold start**: Primeras instrucciones (todos misses)
2. **Loop peque√±o**: Instrucciones en cach√© (todos hits)
3. **Conflict**: Instrucciones que mapean a misma l√≠nea
4. **Programa grande**: Mix de hits y misses

### Tests para Data Cache
1. **LW repetido**: Misma direcci√≥n (hit despu√©s del primer miss)
2. **SW + LW**: Verificar coherencia
3. **Array access**: Acceso secuencial
4. **Matrix access**: Patr√≥n no secuencial

### M√©tricas
- **Hit Rate**: hits / (hits + misses)
  - Objetivo: >80% para programas t√≠picos
- **Average Latency**: (hits √ó 1 + misses √ó (1+RT)) / total_accesses
  - Comparar con/sin cach√©

## Problemas Conocidos

**Estado actual**: üî¥ NO IMPLEMENTADO

**Impacto sin cach√©**:
- ‚ùå Nota m√°xima: 3 puntos (SUSPENSO)
- ‚ùå Performance extremadamente lenta
- ‚ùå Cada instrucci√≥n espera RT cycles

**Prioridad**: üî¥ ALTA (tercera despu√©s de Control Unit y Memory Control)

## Referencias

- Documentaci√≥n: `WORKFLOW_PROYECTO.md` Fase 5
- Documentaci√≥n: `S-MIPS_PROCESSOR_GUIDE_fixed.md` sobre cach√©
- Especificaci√≥n: `s-mips.pdf` requisitos de cach√©
- Teor√≠a: Patterson-Hennessy Cap. 5 - Memory Hierarchy

## Componentes Relacionados

- [[Instruction Cache]] - Especificaci√≥n detallada
- [[Data Cache]] - Especificaci√≥n detallada
- [[Direct-Mapped Cache]] - Implementaci√≥n simple
- [[Set-Associative Cache]] - Implementaci√≥n avanzada
- [[Memory Control]] - Interfaz con RAM
- [[Control Unit]] - Coordinaci√≥n

---
**√öltima actualizaci√≥n**: 2025-12-09
**Estado**: üî¥ NO IMPLEMENTADO - BLOQUEA APROBADO
**Prioridad**: üî¥ ALTA (despu√©s de Control Unit y Memory Control)
**Nota sin esto**: M√°ximo 3 puntos (SUSPENSO GARANTIZADO)
