{"hands_on_practices": [{"introduction": "要真正理解线与逻辑，我们必须首先超越抽象的“0”和“1”，深入其底层的电气原理。第一个练习将引导你将欧姆定律应用于一个基本场景：计算当总线被拉低时流过上拉电阻的电流。这个计算对于选择合适的元件和确保电路可靠运行至关重要。", "problem": "在一个数字系统中，使用线与（wired-AND）配置创建了一条共享总线。这是通过将多个开路集电极（open-collector）门的输出连接到一条单线上实现的。这条公共总线通过一个电阻为 $R_L = 2.2 \\, \\text{k}\\Omega$ 的上拉电阻连接到电压为 $V_{CC} = 5.0 \\, \\text{V}$ 的直流电源。当所有连接的门输出都处于高阻态时，总线电压被上拉至 $V_{CC}$。然而，如果任何一个门输出逻辑“0”，其输出晶体管会饱和，并将整个总线的电压拉低到一个低电平输出电压 $V_{OL} = 0.2 \\, \\text{V}$。\n\n假设其中一个开路集电极门当前在总线上输出逻辑“0”，流过上拉电阻 $R_L$ 的电流是多少？\n\n答案以毫安（mA）为单位表示，并四舍五入至三位有效数字。", "solution": "当一个开路集电极门输出逻辑“0”时，其晶体管饱和并将总线电压钳位在低电平输出电压 $V_{OL}$。那么上拉电阻 $R_{L}$ 两端的电压降即为电源电压与总线电压之差。根据欧姆定律，流过 $R_{L}$ 的电流为\n$$\nI_{R_{L}} = \\frac{V_{CC} - V_{OL}}{R_{L}}.\n$$\n代入给定值，\n$$\nI_{R_{L}} = \\frac{5.0 \\, \\text{V} - 0.2 \\, \\text{V}}{2.2 \\times 10^{3} \\, \\Omega} = \\frac{4.8 \\, \\text{V}}{2.2 \\times 10^{3} \\, \\Omega} = 2.181818\\ldots \\times 10^{-3} \\, \\text{A}.\n$$\n以毫安表示并四舍五入到三位有效数字，结果是\n$$\n2.18 \\, \\text{mA}.\n$$", "answer": "$$\\boxed{2.18}$$", "id": "1977715"}, {"introduction": "线与逻辑不仅仅是将设备连接到共享总线，它还提供了一种无需额外逻辑门即可合成新逻辑功能的强大方法。本练习通过要求你确定两个集电极开路与非门（NAND gates）的输出连接在一起时产生的布尔表达式，来展示这一原理。这将揭示物理连接如何对其连接的各门输出执行逻辑“与”操作。[@problem_id:1977680]", "problem": "在一个数字逻辑电路中，使用了两个特殊用途的与非门。第一个门的输入指定为 A 和 B，第二个门的输入指定为 C 和 D。两个门都设计有集电极开路输出。集电极开路输出有两种可能的状态：它可以主动将输出线拉至逻辑 '0'（接地电平），或者它可以进入高阻态，从而有效地将其自身与输出线断开。\n\n这两个门的输出物理上连接到一个单一节点，标记为 Y。一个上拉电阻连接在该节点 Y 和高压电源 Vcc（代表逻辑 '1'）之间。这种配置确保了节点 Y 处于逻辑 '1' 的充要条件是两个相连的门输出都没有主动将其拉至逻辑 '0'。\n\n请确定最终输出 Y 关于输入 A、B、C 和 D 的最简布尔表达式。在您的表达式中，用并列（例如，$XY$）表示逻辑与运算，用加号（+）表示逻辑或运算，用上划线（例如，$\\overline{X}$）表示逻辑非运算。", "solution": "每个与非门都有一个标准的布尔输出，等于其输入的与运算的补。因此，定义各个门的输出为\n$$Z_{1}=\\overline{AB}, \\quad Z_{2}=\\overline{CD}.$$\n集电极开路输出可以将线路拉至逻辑 0 或处于高阻态。当两个这样的输出通过一个上拉电阻连接在一起形成节点 $Y$ 时，如果至少有一个连接的输出主动拉低，则该节点为逻辑 0；只有当没有输出拉低时，该节点才为逻辑 1。因此，节点电压 $Y$ 等于各个门逻辑输出 $Z_{1}$ 和 $Z_{2}$ 的逻辑与：\n$$Y=Z_{1}Z_{2}=\\overline{AB}\\,\\overline{CD}.$$\n应用德摩根定律进行简化，得到一个等效的单补数形式：\n$$Y=\\overline{AB+CD}.$$\n因此，$Y$ 的最简布尔表达式为 $\\overline{AB+CD}$。", "answer": "$$\\boxed{\\overline{AB+CD}}$$", "id": "1977680"}, {"introduction": "一个稳健的数字设计需要能够预见潜在的故障模式。这最后一个练习探讨了线与电路中的一个关键场景：上拉电阻的失效。通过分析在没有这个关键元件时总线的状态，你将更深刻地理解它在建立默认逻辑高电平中的作用，并掌握“浮空”总线这一重要概念。[@problem_id:1977723]", "problem": "在一个数字系统中，一个共享中断请求（IRQ）线通过“线与”（wired-AND）配置实现。这允许多个外围设备在单根导线上向中央处理器发送中断信号。该总线由多个逻辑门的输出连接而成，每个门都具有集电极开路（open-collector）输出。集电极开路输出可以把线路下拉到逻辑‘0’（接地），或者有效地断开自身，呈现高阻态。为了确保在没有设备请求中断时线路处于逻辑‘1’，一个上拉电阻将总线连接到正电源电压 $V_{CC}$。\n\n考虑这样一种情况：这个关键的上拉电阻发生故障，变成了开路（例如，它被烧毁或焊点断裂）。假设在某一特定时刻，所有连接的外围设备都没有发出中断，这意味着所有集电极开路输出都处于高阻态。\n\n那么，IRQ 总线本身的电气状态是什么？\n\nA. 总线将处于稳定的逻辑‘0’（接地电位）。\n\nB. 总线将处于稳定的逻辑‘1’（$V_{CC}$ 电位）。\n\nC. 总线将处于高阻态，也称为浮空状态。\n\nD. 由于电容耦合，总线将在逻辑‘0’和逻辑‘1’之间振荡。\n\nE. 总线的状态是不确定的，并将由热噪声随机决定。", "solution": "问题要求在上拉电阻失效且没有连接的门电路主动驱动线路的情况下，确定“线与”总线的状态。\n\n**步骤 1：理解“线与”配置**\n“线与”总线是一种常见的数字逻辑技术，其中多个集电极开路（open-collector）或漏极开路（open-drain）门的输出连接在一起。其逻辑功能是，当且仅当所有门的输出都处于非断言状态时，总线才为高电平（逻辑‘1’）。如果任何一个门断言其输出，它会将整个总线拉至低电平（逻辑‘0’）。这在逻辑上等同于各个输出的“与”功能。\n\n**步骤 2：分析集电极开路输出的作用**\n逻辑门的集电极开路输出级有两种状态：\n1.  **低电平有效状态**：输出晶体管导通，在输出引脚和地之间形成一个低电阻路径。这会主动将总线拉至逻辑‘0’的电压水平。\n2.  **高阻态（非活动状态）**：输出晶体管截止。在此状态下，门的输出引脚实际上与内部电路断开。它既不将线路拉到地，也不将其推到电源电压。它对总线呈现非常高的阻抗。\n\n关键在于，集电极开路门只能将线路拉低，不能将其驱动为高电平。\n\n**步骤 3：分析上拉电阻的作用**\n上拉电阻对于“线与”总线的正常工作至关重要。其功能是提供一个默认的高电平状态。当所有集电极开路门都处于高阻态时，没有主动设备将总线拉低。此时，上拉电阻提供了一条从电源电压（$V_{CC}$）到总线的电流路径，将线路的电压“上拉”到 $V_{CC}$，这对应于逻辑‘1’。\n\n**步骤 4：分析故障情况**\n题目指出上拉电阻已失效，现在是开路。这意味着通过该电阻，总线与电源电压 $V_{CC}$ 之间不再有连接。\n\n题目还明确指出，在讨论的时刻，没有任何外围设备发出中断。这意味着所有连接的集电极开路门都处于其高阻（非活动）状态。\n\n**步骤 5：确定最终的总线状态**\n由于所有门都处于高阻态，没有门将线路拉低。\n由于上拉电阻是开路，也没有任何东西将线路拉高。\n\n因此，总线没有通过低电阻路径连接到任何电压源（既不是 $V_{CC}$ 也不是地）。它与任何驱动电路完全断开。根据定义，这种情况是高阻态，通常称为“浮空”状态。\n\n我们来评估一下给出的选项：\nA. 总线不可能处于逻辑‘0’，因为没有门主动将其拉到地。\nB. 总线不可能处于逻辑‘1’，因为负责此状态的上拉电阻已经失效。\nC. 总线没有被驱动为高电平或低电平。这正确地描述了高阻态或浮空状态。\nD. 振荡通常需要某种形式的反馈，或者一个门的输入处于亚稳态区域，导致该门的输出切换。虽然浮空线*作为*另一个门电路的输入时可能会导致问题，但线路*本身*的状态并非固有振荡的；它只是浮空的。\nE. 虽然存在热噪声，但它并不能定义逻辑或电气状态。决定性的特征是缺少到任何电压轨的低阻抗路径，这正是高阻态的定义。\n\n因此，对总线状态的正确描述是高阻态或浮空。", "answer": "$$\\boxed{C}$$", "id": "1977723"}]}