# Elevator-Control

در این پروژه، یک مدار کنترل آسانسور برای یک ساختمان چهارطبقه (همکف + 4 طبقه) طراحی و پیاده‌سازی شد. این مدار قادر است به درخواست‌های کاربران در هر طبقه و داخل آسانسور پاسخ دهد و به‌صورت بهینه حرکت آسانسور را کنترل کند.

2. اهداف
طراحی و پیاده‌سازی یک مدار منطقی برای کنترل حرکت و توقف آسانسور.
مدیریت درخواست‌های کاربران به‌صورت اولویت‌دار و بر اساس زمان فشرده شدن دکمه‌ها.
شبیه‌سازی و تست عملکرد مدار در سناریوهای مختلف.
3. تعریف ورودی‌ها و خروجی‌ها
ورودی‌ها:
حسگر ورود به هر طبقه (5 حسگر)
حسگر خروج از هر طبقه (5 حسگر)
دکمه درخواست طبقات (5 دکمه)
دکمه‌های داخل آسانسور برای تعیین مقصد (5 دکمه)
خروجی‌ها:
جهت حرکت (بالا/پایین)
وضعیت حرکت (توقف/حرکت)
4. تعریف حالت‌ها
حالت توقف در هر طبقه
حرکت به سمت بالا
حرکت به سمت پایین
5. مدیریت درخواست‌ها
برای مدیریت درخواست‌ها از یک صف اولویت (FIFO) استفاده شد. دلیل انتخاب این روش، ساده و مؤثر بودن آن برای نگهداری درخواست‌ها به ترتیب زمان فشرده شدن دکمه‌ها بود. صف اولویت به‌صورت حلقوی (circular queue) پیاده‌سازی شد تا از بروز خطاهای پر شدن صف جلوگیری شود.

6. پیاده‌سازی
پیاده‌سازی در زبان Verilog انجام شد و شامل دو بخش اصلی بود:

مدار کنترل آسانسور:

مدیریت حالت‌های آسانسور با استفاده از یک ماشین حالت متناهی (FSM).
مدیریت صف اولویت برای نگهداری درخواست‌ها.
کنترل حرکت و توقف آسانسور بر اساس درخواست‌ها.
حافظه های FIFO
نوع دیگری از ساختارهای حافظه که نقطه مقابل حافظه های LIFO است، حافظه FIFO می باشد. برای تجسم عملکرد آن می توانید یک صف از افراد را در نظر بگیرید. افراد به ترتیب وارد صف می شوند. به مرور طول صف افزایش می‌یابد. سپس افراد به ترتیبی که وارد صف شده اند، از صف خارج می‌شوند. در این صورت اولین نفری که وارد صف شده، اولین نفری است که از صف خارج خواهد شد. به همین دلیل به این نوع حافظه First In First Out و یا به اختصار FIFO می‌گویند. تصویر زیر نمایی از ساختار حافظه FIFO را نمایش می‌دهد.

برنامه نویسان و کاربران صف FIFO بایستی توجه زیادی به کاربرد واژگان head و tail برای اشاره به دو سر صف داشته باشند
 

















 
