\subsection*{Objetivo General}

Realizar las comprobaciones necesarias de la síntesis lógica y la extracción de parásitos del modelado que se piensa implementar en el chip.
Con el fin de poder comprobar la parte de la síntesis lógica, en donde se realizará simulaciones y verificaciones de rigor para el correcto funcionamiento del circuito propuesto y poder obtener la caracterización del diseño en silicio del proyecto completo.








\subsection*{Objetivos Específicos}
\begin{itemize}

\item Tener una comunicación efectiva con los demás grupos de trabajo para la solución rápida de errores.

\item Establecer una forma de validar los archivos generados en la síntesis lógica y con la extracción de parásitos. 

\item Realizar una verificación de los parásitos.

\item Simular el circuito tomando en cuenta los parásitos, para que cumpla con los requisitos de fabricación. 

\item Corroborar el correcto funcionamiento del circuito.

\item Verificar que los análisis de la extracción de parásitos sean correctos con las herramientas de Synopsys. 

\item Lograr el entendimiento básico de las otras fases de diseño, para poder ejecutar de la forma más eficiente las verificaciones, simulaciones y análisis que aplican las fases de diseño de este trabajo.

\item Brindar archivos y la información necesaria, con el fin de automatizar el proceso para las partes posteriores de la verificación de la síntesis lógica.


\end{itemize}