üöÄ RISC-V CPU Simulator

Um simulador de ciclo √∫nico (ou pipeline) da arquitetura RISC-V (RV32I), desenvolvido para fins educacionais e de estudo de sistemas computacionais. O projeto emula a execu√ß√£o de instru√ß√µes, o banco de registradores e a hierarquia de mem√≥ria.
üõ†Ô∏è Funcionalidades Implementadas

    Conjunto de Instru√ß√µes: Suporte completo ao set base RV32I.

    Decodifica√ß√£o: Decodificador de instru√ß√µes eficiente para tipos R, I, S, B, U e J.

    Mem√≥ria: Simula√ß√£o de mem√≥ria RAM linear com suporte a endere√ßamento de 32 bits.

    Dump de Estado: Exporta√ß√£o do estado dos registradores e mem√≥ria ap√≥s a execu√ß√£o (√∫til para debug).

    Interface CLI: Carregamento de arquivos bin√°rios diretamente via linha de comando.

üèóÔ∏è Arquitetura do Simulador

O simulador segue o fluxo cl√°ssico de execu√ß√£o de uma CPU:

    Fetch (Busca): Busca a instru√ß√£o na mem√≥ria baseada no PC (Program Counter).

    Decode (Decodifica√ß√£o): Extrai opcodes, registradores e imediatos.

    Execute (Execu√ß√£o): Realiza opera√ß√µes l√≥gicas e aritm√©ticas via ALU.

    Memory (Mem√≥ria): Acessa a mem√≥ria de dados (Load/Store).

    Write Back (Escrita): Atualiza o banco de registradores.
