DI_SW_GEN1_CNT_CLR_SRC	,	F_17
DI_VSYNC_SEL_OFFSET	,	V_99
ENOMEM	,	V_118
DI_PIN15	,	V_84
cnt_up	,	V_25
DI_SW_GEN1_CNT_DOWN	,	F_20
wave_gen	,	V_6
DI_SW_GEN1_CNT_UP	,	F_21
ipu_di_config_clock	,	F_27
di_gen	,	V_80
offset_src	,	V_31
DI_GEN_POLARITY_DISP_CLK	,	V_98
dev	,	V_28
DI_POL_DRDY_DATA_POLARITY	,	V_102
"DI%d counters out of range.\n"	,	L_1
DIV_ROUND_CLOSEST	,	F_30
id	,	V_29
DI_SCR_CONF	,	V_55
clamp	,	F_31
ARRAY_SIZE	,	F_25
val	,	V_62
ipu_di_get_num	,	F_46
IPU_DI_CLKMODE_SYNC	,	V_66
clk	,	V_60
ipu_di_sync_config_noninterlaced	,	F_26
module	,	V_107
in_rate	,	V_67
diff	,	V_78
ipu	,	V_27
ipu_di_init	,	F_50
DI_SW_GEN0_RUN_COUNT	,	F_11
DI_BS_CLKGEN1	,	V_74
PAGE_SIZE	,	V_119
DI_BS_CLKGEN0	,	V_73
DI_GEN_DI_CLK_EXT	,	V_76
GFP_KERNEL	,	V_117
DI_SYNC_HSYNC	,	V_53
device	,	V_115
vsync_len	,	V_47
clkflags	,	V_63
ENODEV	,	V_116
di_pin	,	V_12
hsync_pin	,	V_58
DI_DW_SET	,	F_8
di_sync_config	,	V_16
DI_SW_GEN1_AUTO_RELOAD	,	V_36
flags	,	V_86
DI_POL	,	V_101
"DI%d base: 0x%08lx remapped to %p\n"	,	L_12
SYNC_WAVE	,	V_83
enable_pol	,	V_104
DI_SW_GEN0	,	F_15
DI_SW_GEN1	,	F_22
run_count	,	V_22
out	,	V_114
mutex_unlock	,	F_37
"Clocks: IPU %luHz DI %luHz Needed %luHz\n"	,	L_9
EBUSY	,	V_113
"di0"	,	L_11
run_src	,	V_30
cnt_polarity_gen_en	,	V_32
DI_SW_GEN1_CNT_POL_CLR_SRC	,	F_19
ipu_di_init_sync_panel	,	F_35
DI_SW_GEN0_OFFSET_COUNT	,	F_13
clk_prepare_enable	,	F_41
set	,	V_13
c	,	V_21
cfg	,	V_50
v_to_h_sync	,	V_56
i	,	V_20
uint32_t	,	T_2
clkgen0	,	V_61
"  IPU clock can give %lu with divider %u, error %d.%u%%\n"	,	L_2
clkrate	,	V_70
DI_DW_GEN_COMPONENT_SIZE_OFFSET	,	V_11
EINVAL	,	V_79
DI_SYNC_INT_HSYNC	,	V_52
DI_POL_DRDY_POLARITY_15	,	V_103
"di1"	,	L_10
ipu_di_data_pin_config	,	F_7
offset_count	,	V_23
mutex_lock	,	F_36
cnt_polarity_trigger_src	,	V_34
config	,	V_17
ERR_PTR	,	F_48
ipu_di_put	,	F_49
di	,	V_2
"Want %luHz IPU %luHz DI %luHz using %s, %luHz\n"	,	L_3
access_size	,	V_7
repeat_count	,	V_24
dev_dbg	,	F_32
DI_SYNC_VSYNC	,	V_54
down	,	V_15
disp	,	V_109
DI_DW_GEN_ACCESS_SIZE_OFFSET	,	V_10
ipu_di_sync_config_interlaced	,	F_24
mode	,	V_40
u32	,	T_1
reg	,	V_9
DI_SW_GEN0_RUN_SRC	,	F_12
h_total	,	V_39
"failed to adjust videomode\n"	,	L_6
DI_GENERAL	,	V_75
ipu_di_disable	,	F_43
cfg_vga	,	V_57
up	,	V_14
data_pol	,	V_105
DI_GEN_POLARITY_5	,	V_88
ret	,	V_106
cnt_clr_src	,	V_33
DI_GEN_POLARITY_4	,	V_94
DI_GEN_POLARITY_3	,	V_91
di_priv	,	V_110
DI_GEN_POLARITY_2	,	V_93
offset	,	V_3
count	,	V_19
vback_porch	,	V_48
DI_DW_GEN	,	F_6
PTR_ERR	,	F_53
ipu_di_read	,	F_1
component_size	,	V_8
DI_SW_GEN1_CNT_POL_TRIGGER_SRC	,	F_18
cnt_polarity_clr_src	,	V_35
clk_get_rate	,	F_29
DISPLAY_FLAGS_HSYNC_HIGH	,	V_90
vactive	,	V_46
"videomode adapted for IPU restrictions\n"	,	L_7
ipu_di_write	,	F_3
hback_porch	,	V_43
DI_STP_REP	,	F_23
inuse	,	V_112
ipu_di	,	V_1
ipu_di_data_wave_config	,	F_5
DI_GEN_POLARITY_8	,	V_89
vsync_pin	,	V_59
clk_set_rate	,	F_28
DI_GEN_POLARITY_7	,	V_95
DI_GEN_POLARITY_6	,	V_96
ipu_di_signal_cfg	,	V_37
DI_SYNC_CLK	,	V_51
devm_kzalloc	,	F_51
hsync_len	,	V_42
hfront_porch	,	V_44
IPU_DI_CLKMODE_EXT	,	V_64
DISPLAY_FLAGS_INTERLACED	,	V_87
ipu_module_disable	,	F_44
ipu_di_adjust_videomode	,	F_33
"DI"	,	L_4
ipu_di_exit	,	F_55
pixelclock	,	V_68
dev_err	,	F_10
DI_SYNC_AS_GEN	,	V_100
ipu_di_get	,	F_47
sig	,	V_38
DI_SW_GEN0_OFFSET_SRC	,	F_14
clk_di	,	V_65
rate	,	V_69
clk_pol	,	V_97
hactive	,	V_41
ipu_di_lock	,	V_111
vfront_porch	,	V_49
ipu_soc	,	V_108
value	,	V_5
videomode	,	V_77
ipu_module_enable	,	F_42
vsync_cnt	,	V_81
readl	,	F_2
DISPLAY_FLAGS_VSYNC_HIGH	,	V_92
devm_clk_get	,	F_52
writel	,	F_4
cnt_down	,	V_26
"disp %d: panel size = %d x %d\n"	,	L_8
devm_ioremap	,	F_54
start	,	V_18
clk_di_pixel	,	V_72
DI_SW_GEN1_CNT_POL_GEN_EN	,	F_16
v_total	,	V_45
dev_warn	,	F_34
WARN_ON	,	F_39
clk_disable_unprepare	,	F_45
di_mutex	,	V_82
ipu_di_enable	,	F_38
ipu_di_sync_config	,	F_9
clk_ipu	,	V_71
DI_GEN_DI_VSYNC_EXT	,	V_85
"IPU"	,	L_5
base	,	V_4
IS_ERR	,	F_40
