金属_NN 氧化物_NN 半导体_NN 场效_NN 电晶体_NN

金属_NN 氧化物_NN 半导体_NN 场效_NN 电晶体_NN （_PU 简称_NN ：_PU 金氧_NN 半场_NN 效电_NN 晶体_NN ；_PU ，_PU 缩写_VV ：_PU ）_PU ，_PU 是_VC 一_CD 种_M 可以_VV 广泛_AD 使用_VV 在_P 模拟_NN 电路_NN 与_P 数字_NN 电路_NN 的_DEG 场效_NN 电晶体_NN 。_PU 金属_NN 氧化物_NN 半导体_NN 场效_NN 电晶体_NN 依照_P 其_PN 通道_NN 极性_JJ 的_DEG 不同_VA ，_PU 可_VV 分为_VV 电子_NN 占_VV 多数_CD 的_DEG N_NN 通道_NN 型_NN 与_P 空穴_NN 占_VV 多数_CD 的_DEG P_NN 通道_NN 型_NN ，_PU 通常_AD 被_SB 称为_VV N_NN 型_NN 金氧半场_NN 效_NN 电晶体_NN （_PU NMOSFET_NN ）_PU 与_CC P型_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN （_PU PMOSFET_NN ）_PU 。_PU

以_P 金氧_NN 半场_NN 效电_NN 晶体_NN （_PU MOSFET_NN ）_PU 的_DEG 命名_NN 来_MSP 看_VV ，_PU 事实上_AD 会_VV 让_VV 人_NN 得到_VV 错误_VA 的_DEC 印象_NN 。_PU 因为_P MOSFET_NN 跟_P 英文_NN 单字_AD 「_PU metal_NN （_PU 金属_NN ）_PU 」_PU 的_DEG 第一_OD 个_M 字母_NN M_NN ，_PU 在_P 当下_NT 大部分_CD 同类_VA 的_DEC 元件_NN 里_LC 是_VC 不_AD 存在_VV 的_DEC 。_PU 早期_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 闸极_NN 使用_VV 金属_NN 作为_P 材料_NN ，_PU 但_AD 由于_P 多_CD 晶_M 硅_NN 在_P 制造_NN 工艺_NN 中_LC 更_AD 耐_VV 高温_NN 等_ETC 特点_NN ，_PU 许多_CD 金氧_NN 半_CD 场效_NN 电晶_NN 体闸_NN 极_AD 采用_VV 后_JJ 者_NN 而_AD 非前_AD 者_NN 金属_NN 。_PU 然而_AD ，_PU 随着_P 半导体_NN 特征_NN 尺寸_NN 的_DEG 不断_JJ 缩小_NN ，_PU 金属_NN 作为_VV 闸极_NN 材料_NN 最近_AD 又_AD 再次_AD 得到_VV 了_AS 研究_NN 人员_NN 的_DEG 关注_NN 。_PU

金氧_NN 半场_NN 效电_NN 晶体_NN 在_P 概念_NN 上_LC 属于_VV 绝缘_NN 闸极_NN 场效_NN 电晶体_NN （_PU Insulated_NN -_PU GateFieldEffectTransistor_NN ,_PU IGFET_NN ）_PU 。_PU 而_CC 绝缘_JJ 闸极_NN 场效_NN 电晶体_NN 的_DEC 闸极_NN 绝缘层_NN ，_PU 有_VE 可能_NN 是_VC 其他_DT 物质_NN ，_PU 而非_CC 金氧_NN 半场_NN 效电_NN 晶体_NN 使用_VV 的_DEC 氧化层_NN 。_PU 有些_DT 人_NN 在_VV 提到_VV 拥有_VV 多晶_JJ 硅闸极_NN 的_DEC 场效_NN 电晶体_NN 元件_NN 时_LC 比较喜_AD 欢用_VV IGFET_NN ，_PU 但是_CC 这些_DT IGFET_NN 多_AD 半指_VA 的_DEC 是_VC 金氧半场_NN 效_NN 电晶体_NN 。_PU

金氧_NN 半场_NN 效电_NN 晶体_NN 里_LC 的_DEG 氧化层_NN 位于_VV 其_PN 通道_NN 上方_NN ，_PU 依照_P 其_PN 操作_NN 电压_NN 的_DEG 不同_VA ，_PU 这_PN 层_NN 氧化物_NN 的_DEG 厚度_NN 仅_AD 有_VE 数十_CD 至_CC 数百_CD 埃_NN （_PU Å_NN ）_PU 不_AD 等_ETC ，_PU 通常_JJ 材料_NN 是_VC 二氧化硅_NN （_PU SiO_NN ）_PU ，_PU 不过_P 有些_DT 新_NN 的_DEG 进阶_NN 制程_NN 已经_AD 可以_VV 使用_VV 如_P 氮_NN 氧化硅_NN （_PU siliconoxynitride_NN ,_PU SiON_CD ）_PU 做为_VV 氧化层_NN 之_DEC 用_VV 。_PU

今日_NT 半导体_NN 元件_NN 的_DEC 材料_NN 通常_AD 以_P 硅_NN 为_VC 首选_NN ，_PU 但是_CC 也_AD 有些_DT 半导体_NN 公司_NN 发展_NN 出_VV 使用_VV 其他_DT 半导体_NN 材料_NN 的_DEG 制程_NN ，_PU 当_P 中_LC 最_AD 著名_VA 的_DEC 例如_AD 国际_NN 商业_NN 机器_NN 股份_NN 有_VE 限公司_JJ 使用硅_NN 与_CC 锗_NN 的_DEG 混合物_NN 所_MSP 发展_VV 的_DEC 硅锗_NN 制程_NN （_PU SiGeprocess_NN ）_PU 。_PU 而_CC 可惜_VA 的_DEC 是_VC 很多_CD 拥有_VV 良好_JJ 电性_NN 的_DEC 半导体_NN 材料_NN ，_PU 如_P 砷化镓_NN （_PU G_CD aAs_M ）_PU ，_PU 因为_P 无法_AD 在_P 表面_NN 长出_VV 品质_NN 够_AD 好_VA 的_DEC 氧化层_NN ，_PU 所以_AD 无法_AD 用来_VV 制造_VV 金氧_NN 半场_NN 效电_NN 晶体_NN 元件_NN 。_PU

当_P 一_CD 个_M 够_AD 大_VA 的_DEC 电位_NN 差施_NN 於_P 金氧_NN 半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN 与_P 源极_NN 之间_LC 时_LC ，_PU 电场_NN 会_VV 在_P 氧化层_NN 下方_NN 的_DEC 半导体_NN 表面_NN 形成_VV 感应_NN 电荷_NN ，_PU 而_CC 这时_NT 就_AD 会_VV 形成_VV 反转_VV 通道_NN （_PU inversionchannel_NN ）_PU 。_PU 通道_NN 的_DEC 极性_JJ 与_CC 其_PN 汲极_NN （_PU drain_NN ）_PU 与_P 源极_NN 相同_VA ，_PU 假设_VV 汲极_NN 和_CC 源极_NN 是_VC n_NN 型_NN ，_PU 那么_AD 通道_NN 也_AD 会_VV 是_VC n_NN 型_NN 。_PU 通道_NN 形成_VV 后_LC ，_PU 金氧半场_NN 效电_NN 晶体_NN 即_AD 可_VV 让_VV 电流_NN 通过_VV ，_PU 而_CC 依据_P 施_VV 於_P 闸极_NN 的_DEG 电压_NN 值_VV 不_AD 同_VA ，_PU 可_VV 由_P 金氧半场_NN 效电_NN 晶体_NN 的_DEG 通道_NN 流过_VV 的_DEC 电流_NN 大小_NN 亦_AD 会_VV 受_VV 其_PN 控制_VV 而_MSP 改变_VV 。_PU

常_AD 用于_VV 金氧_NN 半场_NN 效电_NN 晶体_NN 的_DEC 电路_NN 符号_NN 有_VE 多_CD 种_M 形式_NN ，_PU 最_AD 常见_VA 的_DEC 设计_NN 是_VC 以_P 一_CD 条_M 垂直_JJ 线代_NN 表通道_NN （_PU Channel_NN ）_PU ，_PU 两_CD 条_M 和_CC 通道_NN 平行_VV 的_DEC 接线代_NN 表源极_NN （_PU Source_NN ）_PU 与_P 汲极_NN （_PU Drain_NN ）_PU ，_PU 左方_NN 和_CC 通道_NN 垂直_VV 的_DEC 接线代_NN 表闸极_NN （_PU Gate_NN ）_PU ，_PU 如下_JJ 图所_NN 示_VV 。_PU 有时_AD 也_AD 会_VV 将_BA 代表_VV 通道_NN 的_DEC 直线_NN 以_P 虚线_JJ 代替_NN ，_PU 以_P 区分_NN 增_VV 强型_JJ （_PU enhancementmode_NN ，_PU 又_AD 称增_VV 强式_JJ ）_PU 金氧_JJ 半场_NN 效电_NN 晶体_NN 或是_CC 耗尽型_JJ （_PU depletionmode_NN ，_PU 又_CC 称_VV 空乏式_JJ ）_PU 金氧半场_NN 效_NN 电晶体_NN 。_PU

由于_P 集成_JJ 电路_NN 芯片_NN 上_LC 的_DEC 金氧半场_NN 效_NN 电晶体_NN 为_VC 四端_NN 元件_NN ，_PU 所以_AD 除了_P 源极_NN （_PU S_CD ）_PU 、_PU 汲极_NN （_PU D_CD ）_PU 、_PU 闸极_NN （_PU G_CD ）_PU 外_LC ，_PU 尚_AD 有_VE 一_CD 基极_NN （_PU Bulk_NN 或_CC 是_VC Body_NN ）_PU 。_PU 金氧半场_NN 效电_NN 晶体_NN 电路_NN 符号_NN 中_LC ，_PU 从_P 通道_NN 往_P 右_NN 延伸_VV 的_DEC 箭号_NN 方向_NN 则_AD 可_VV 表示_VV 此_DT 元件_NN 为_VC n_NN 型_NN 或_CC 是_VC p_NN 型_NN 的_DEG 金氧半场_NN 效_NN 电晶体_NN 。_PU 箭头_NN 方向_NN 永远_AD 从_P P端_NN 指向_VV N_CD 端_NN ，_PU 所以_AD 箭头_NN 从_P 通道_NN 指向基_NN 极端_VA 的_DEC 为_VC p_NN 型_NN 的_DEG 金氧_NN 半场_NN 效电_NN 晶体_NN ，_PU 或_CC 简称_VV PMOS_NN （_PU 代表_VV 此_DT 元件_NN 的_DEG 通道_NN 为_VC p_NN 型_NN ）_PU ；_PU 反之_AD 则_AD 代表_VV 基极_NN 为_VC p_NN 型_NN ，_PU 而_CC 通道_NN 为_VC n_NN 型_NN ，_PU 此_DT 元件_NN 为_VC n_NN 型_NN 的_DEG 金氧_NN 半场_NN 效电_NN 晶体_NN ，_PU 简称_VV NMOS_NN 。_PU 在_P 一般_JJ 分布式_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 元件_NN 中_LC ，_PU 通常_AD 把_BA 基极_NN 和_CC 源极_NN 接_VV 在_P 一起_NN ，_PU 故_AD 分布式_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 通常_AD 为_VC 三端_NN 元件_NN 。_PU 而_CC 在_P 积体_NN 电路_NN 中_LC 的_DEG 金氧半场_NN 效电_NN 晶体_NN 通常_AD 因为_P 使用_VV 同_DT 一_CD 个_M 基极_NN （_PU commonbulk_NN ）_PU ，_PU 所以_AD 不_AD 标示_VV 出基极_NN 的_DEC 极_JJ 性_NN ，_PU 而_CC 在_P PMOS_NN 的_DEC 闸极端_NN 多加_VV 一_CD 个_M 圆圈_NN 以_MSP 示区別_VV 。_PU

几_CD 种_M 常见_NN 的_DEC MOSFET_NN 电路_NN 符号_NN ，_PU 加上_VV 接面_NN 场效_NN 电晶体_NN 一起_AD 比较_VV ：_PU
上_NN 图_NN 中_LC 的_DEG 金氧半场_NN 效电_NN 晶体_NN 符号_NN 中_LC ，_PU 基极端_NN 和_CC 源极端_NN 均接_VV 在_P 一起_NN ，_PU 一般_AD -_PU {zh_NN -_PU hans_NN :_PU 分立_JJ 元件_NN ;_PU zh_NN -_PU hant_NN :_PU 单一_JJ 零件_NN ;_PU }_CD -_PU 的_DEG MOSFET_NN 几乎_AD 均_AD 如此_VV ，_PU 但_CC 在_P 积体_NN 电路_NN 中_LC 的_DEG 金氧半场_NN 效电_NN 晶体_NN 则_AD 并_AD 不_AD 一定_AD 是_VC 这样_AD 连接_VV 。_PU 通常_AD 一_CD 颗_M 积体_NN 电路_NN 芯片_NN 中_LC 相同_JJ 通道_NN 的_DEC 金氧_NN 半场_NN 效电_NN 晶体_NN 都_AD 共享_VV 同_DT 一_CD 个_M 基极_NN ，_PU 故_AD 某些_DT 情况_NN 下_LC 的_DEG 金氧_NN 半场_NN 效电_NN 晶体_NN 可能_VV 会_VV 使得_VV 源极_NN 和_CC 基极_NN 并_AD 非直_AD 接连_VV 在_P 一起_NN ，_PU 例如_AD 串叠式_JJ 电流源_NN （_PU cascodecurrentsource_NR ）_PU 电路_NN 中_LC 的_DEG 部份_NN NMOS_NN 就_AD 是_VC 如此_PN 。_PU 基极_NN 与_P 源极_NN 没有_VE 直接_AD 相连_VV 的_DEC 金氧半场_NN 效电_NN 晶体_NN 会_VV 出现_VV 基板_NN 效应_NN （_PU bodyeffect_NN ）_PU 而部份_NN 改变_VV 其_PN 操作_NN 特性_NN ，_PU 将_BA 在_P 后面_NN 的_DEG 章节_NN 中_LC 详述_VV 。_PU

金氧_NN 半场_NN 效电_NN 晶体_NN 在_P 结构_NN 上_LC 以_P 一_CD 个_M 金属_NN —_PU 氧化物_NN 层_NN —_PU 半导体_NN 的_DEC 电容_NN 为_VC 核心_NN （_PU 现在_NT 的_DEG 金氧半场_NN 效电_NN 晶体_NN 多半_CD 以_P 多晶硅_NN 取代_VV 金属_NN 作为_P 其_PN 闸极_JJ 材料_NN ）_PU ，_PU 氧化层_NN 的_DEC 材料_NN 多半_AD 是_VC 二氧化硅_NN ，_PU 其下_NN 是_VC 作为_P 基极_NN 的_DEC 硅_NN ，_PU 而_CC 其_PN 上_LC 则_AD 是_VC 作为_P 闸极_NN 的_DEC 多晶硅_NN 。_PU 这样_PN 的_DEG 结构_NN 正好_AD 等于_VV 一_CD 个_M 电容器_NN ，_PU 氧化层_NN 为_VC 电容器_NN 中_LC 介电质_NN ，_PU 而_CC 电容值_NN 由_P 氧化层_NN 的_DEG 厚度_NN 与_CC 二氧化硅_NN 的_DEG 介电_NN 系数_NN 来_MSP 决定_VV 。_PU 闸极_NN 多_CD 晶硅_NN 与_P 基极_NN 的_DEC 硅_NN 则_AD 成_VV 为_VC MOS_NN 电容_NN 的_DEG 两_CD 个_M 端点_NN 。_PU

当_P 一_CD 个_M 电压_NN 施加_VV 在_P MOS_NN 电容_NN 的_DEG 两_CD 端_NN 时_LC ，_PU 半导体_NN 的_DEC 电荷_NN 分布_VV 也_AD 会_VV 跟_VV 著_AS 改变_NN 。_PU
考虑_VV 一_CD 个_M p型_NN 的_DEC 半导体_NN （_PU 电洞_NN 浓度_NN 为_VC "_PU N_CD "_PU ）_PU 形成_VV 的_DEC MOS_NR 电容_NN ，_PU 当_P 给_P 电容器_NN 加负_VV 电压_NN 时_LC ，_PU 电荷_NN 增加_VV （_PU 如_P C_NN -_PU V_NN 曲线_NN 左侧_NN 所_MSP 示_VV ）_PU 。_PU

相反_VV ，_PU 当_P 一_CD 个_M 正_AD 的_DEG 电压_NN "_PU V_CD "_PU 施加_VV 在_P 闸极_NN 与_P 基极端_NN （_PU 如_P 图_NN ）_PU 时_LC ，_PU 电洞_NN 的_DEG 浓度_NN 会_VV 减少_VV （_PU 称为_AD 耗尽_VV ，_PU 如_P C_NN -_PU V_NN 曲线_NN 中间_NN 所_MSP 示_VV ）_PU ，_PU 电子_NN 的_DEG 浓度_NN 会_VV 增加_VV 。_PU
当_P "_PU V_NR "_PU 够_AD 强_VA 时_LC ，_PU 接近_VV 闸极端_NN 的_DEC 电子_NN 浓度_NN 会_VV 超过_VV 电洞_NN 。_PU 这_DT 个_M 在_P p_NN -_PU type_NN 半导体_NN 中_LC ，_PU 电子_NN 浓度_NN （_PU 带_VV 负电荷_NN ）_PU 超过_VV 电洞_NN （_PU 带_VV 正_NOI 电荷_NN ）_PU 浓度_NN 的_DEG 区域_NN ，_PU 便_AD 是_VC 所谓_JJ 的_DEG 反转层_NN （_PU inversionlayer）_PU ，_PU 如_P C_NN -_PU V_NN 曲线_NN 右侧_NN 所_MSP 示_VV 。_PU

MOS_NN 电容_NN 的_DEG 特性_NN 决定_VV 了_AS 金氧半场_NN 效电_NN 晶体_NN 的_DEC 操作_NN 特性_NN ，_PU 但是_CC 一_CD 个_M 完整_VA 的_DEC 金氧半场_NN 效电_NN 晶体_NN 结构_NN 还_AD 需要_VV 一_CD 个_M 提供_VV 多数_CD 载子_NN （_PU majoritycarrier_NN ）_PU 的_DEG 源极_NN 以及_CC 接受_VV 这些_DT 多数_NN 载子_NN 的_DEC 汲极_NN 。_PU

左图_NN 是_VC 一_CD 个_M n_NN -_PU type_NN 金氧_NN 半场_NN 效电_NN 晶体_NN （_PU 以下_NN 简称_VV NMOS_NN ）_PU 的_DEC 截面图_NN 。_PU 如_P 前_NN 所_MSP 述_VV ，_PU 金氧半场_NN 效电_NN 晶体_NN 的_DEC 核心_NN 是_VC 位于_VV 中央_NN 的_DEC MOS_NN 电容_NN ，_PU 而_CC 左_JJ 右_JJ 两_CD 侧_NN 则_AD 是_VC 它_PN 的_DEG 源极_NN 与_P 汲极_NN 。_PU 源极_NN 与_P 汲极_NN 的_DEC 特性_JJ 必须_NN 同_AD 为_VC n_NN -_PU type_NN （_PU 即_AD N_CD MOS_M ）_PU 或是_CC 同_DT 为_VC p_NN -_PU type_NN （_PU 即_AD PMOS_NN ）_PU 。_PU 左图_NN N_CD MOS_NR 的_DEC 源极_NN 与_P 汲极_NN 上_LC 标示_VV 的_DEC 「_PU N_CD +_NOI 」_PU 代表_VV 着_AS 两_CD 个_M 意义_NN ：_PU （_PU 1_CD ）_PU N_CD 代_M 表掺杂_NN （_PU doped_NN ）_PU 在_P 源极_NN 与_P 汲极_NN 区域_NN 的_DEC 杂质_NN 极_CC 性_NN 为_VC N_CD ；_PU （_PU 2_CD ）_PU 「_PU +_NOI 」_PU 代表_VV 这_DT 个_M 区域_NN 为_VC 高_JJ 掺杂_NN 浓度_NN 区域_NN （_PU heavilydopedregion_NN ）_PU ，_PU 也就是_AD 此_DT 区_NN 的_DEG 电子_NN 浓度_NN 远_AD 高于_VV 其他_DT 区域_NN 。_PU 在_P 源极_NN 与_P 汲极_NN 之间_LC 被_SB 一_CD 个_M 极_AD 性_NN 相反_VA 的_DEC 区域_NN 隔开_VV ，_PU 也就是_AD 所谓_JJ 的_DEG 基极_NN （_PU 或_CC 称基体_NN ）_PU 区域_NN 。_PU 如果_CS 是_VC NMOS_NN ，_PU 那么_AD 其_PN 基体区_NN 的_DEG 掺杂_JJ 就是_NN p_NN -_PU type_NN 。_PU 反之_AD 对_P PMOS_NN 而言_LC ，_PU 基体_NN 应该_VV 是_VC n_NN -_PU type_NN ，_PU 而_CC 源极_NN 与_P 汲极_NN 则_AD 为_VC p_NN -_PU type_NN （_PU 而且_CC 是_VC 重_AD 掺杂_VV 的_DEC P_NN +_NN ）_PU 。_PU 基体_NN 的_DEC 掺杂_JJ 浓度_NN 不_AD 需要_VV 如_P 源极_NN 或_CC 汲极_NN 那么_AD 高_VA ，_PU 故_AD 在_P 左图_NN 中_LC 没有_VV 「_PU +_NN 」_PU ，_PU 作为_VV 通道_NN 用_VV 。_PU

对_P 这_DT 个_M NMOS_NN 而言_LC ，_PU 真正_AD 用来_VV 作为_VV 通道_NN 、_PU 让_VV 载子_NN 通过_VV 的_DEC 只有_JJ MOS_NN 电容_NN 正_AD 下方_VV 半导体_NN 的_DEG 表面_NN 区域_NN 。_PU 当_P 一_CD 个_M 正电压_NN 施加_VV 在_P 闸极_NN 上_LC ，_PU 带_VV 负电_NN 的_DEC 电子_NN 就_AD 会_VV 被_SB 吸引_VV 至_VV 表面_NN ，_PU 形成_VV 通道_NN ，_PU 让_VV n_NN -_PU type_NN 半导体_NN 的_DEC 多数_CD 载子_NN —_PU 电子_NN 可以_VV 从_P 源极_NN 流向_VV 汲极_NN 。_PU 如果_CS 这_DT 个_M 电压_NN 被_SB 移除_VV ，_PU 或是_CC 放上_VV 一_CD 个_M 负电压_NN ，_PU 那么_AD 通道_NN 就_AD 无法_AD 形成_VV ，_PU 载子_NN 也_AD 无法_AD 在_P 源极_NN 与_P 汲极_NN 之间_LC 流动_VV ，_PU 也就是_AD 可以_VV 透过_P 闸极_NN 的_DEG 电压_NN 控制_VV 通道_NN 的_DEG 开关_NN 。_PU

假设_VV 操作_NN 的_DEC 对象_NN 换成_VV PMOS_NN ，_PU 那么_AD 源极_NN 与_P 汲极_NN 为_VC p_NN -_PU type_NN 、_PU 基体_NN 则_AD 是_VC n_CD -_PU type_NN 。_PU 在_P PMOS_NN 的_DEG 闸极_NN 上_LC 施加_VV 负_VV 电压_NN ，_PU 则_AD 半导体_NN 上_LC 的_DEC 空穴_JJ 会_VV 被_SB 吸引_VV 到_VV 表面_NN 形成_VV 通道_NN ，_PU 半导体_NN 的_DEC 多数载_NN 子_NN —_PU 空_JJ 穴则_NN 可以_VV 从_P 源极_NN 流向_VV 汲极_NN 。_PU 假设_VV 这_DT 个_M 负电压_NN 被_SB 移除_VV ，_PU 或是_CC 加上_VV 正_BA 电压_NN ，_PU 那么_AD 通道_VV 无法_AD 形成_VV ，_PU 一样_AD 无法_AD 让_VV 载子_NN 在_P 源极_NN 和_CC 汲极_NN 间_LC 流动_VV 。_PU

特別_NN 要_VV 说明_VV 的_DEC 是_VC ，_PU 源极_NN 在_P 金氧半场_NN 效电_NN 晶体_NN 里_LC 的_DEG 意思_NN 是_VC 「_PU 提供_VV 多数_CD 载子_NN 的_DEC 来源_NN 」_PU 。_PU 对_P NMOS_NN 而言_LC ，_PU 多数_PN 载子_NN 是_VC 电子_NN ；_PU 对_P PMOS_NN 而言_LC ，_PU 多数_PN 载子_NN 是_VC 空_JJ 穴_NN 。_PU 相对_VV 的_DEC ，_PU 汲极_NN 就_AD 是_VC 接受_VV 多数_CD 载子_NN 的_DEG 端点_NN 。_PU

依照_AD 在_P 金氧半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN 、_PU 源极_NN ，_PU 与_P 汲极_NN 等_ETC 三_CD 个_M 端点_NN 施加_VV 的_DEC 偏置_NN （_PU bias_NN ）_PU 不同_VA ，_PU 金氧_NN 半场_NN 效电_NN 晶体_NN 将_AD 有_VE 下列_VV 三_CD 种_M 操作_NN 模式_NN 。_PU 下面_NN 将_AD 以_P 一_CD 种_M 简化_VV 代数_NN 模型_NN 来_MSP 讨论_VV 。_PU 现代_JJ MOS_NN 管_NN 的_DEG 特性_NN 比_P 这里_PN 展示_VV 的_DEC 代数_NN 模型_NN 更加_AD 复杂_VA 。_PU

对于_P 增强型_JJ N沟道_NN MOS_NN 管_NN 来说_LC ，_PU 这_DT 3_CD 种_M 工作_NN 模式_NN 分别_AD 为_VC ：_PU




一般而言_AD ，_PU 源极_NN 电压_NN 与_P 基板_NN 电压_NN 两_CD 者接_VV 在_P 一起_NN "_PU V_NN "_PU ＝_PU 0_CD ，_PU 但_CC 在_P 实际上_AD "_PU V_NN "_PU ＞_PU 0_CD （_PU 对_P P_NN 型_NN 基板_NN 而_MSP 言_VV ）_PU ，_PU 此_DT 时基板_NN 与_CC 源极_NN 产生_VV 逆偏_NN ，_PU 使得_VV 空_JJ 乏区_NN 电荷_NN 增加_VV ，_PU 因此_AD 使_VV 临界_NN 电压_NN 增加_VV 的_DEC 现象_NN 称为_VV 基板_NN 效应_NN （_PU BodyEffect_NN ）_PU 。_PU 基板_NN 效应_NN 通常_AD 是_VC 负面_NN 的_DEC ，_PU 临界_VV 电压_NN 之_DEG 变化_NN 常_AD 会_VV 使_VV 类比_NN 电路_NN 或_CC 数位_NN 电路_NN 设计_VV 更加_AD 复杂_VA 。_PU MOS_NN 受到_VV 基板_NN 效应_NN 影响_VV ，_PU 临界_VV 电压_NN 会_VV 有所_VV 改变_NN ，_PU 公式_NN 如下_VV ：_PU

formula_NN

formula_NN __NN 5_CD 是_VC 基极_NN 与_P 源极_NN 之间_LC 无_VE 电位_NN 差_NN 时_LC 的_DEG 临界_NN 电压_NN ，_PU formula_NN __NN 6_CD 是_VC 基板_NN 效应_NN 参数_NN ，_PU formula_NN

金氧_NN 半场_NN 效电_NN 晶体_NN 在_P 1960_CD 年_M 由_P 贝尔_NN 实验室_NN 的_DEG 和_CC 首次_JJ 实作_NN 成功_VV ，_PU 这_DT 种_M 元件_NN 的_DEG 操作_NN 原理_NN 和_CC 1947_NN 年_NN 萧_NN 克利_NN 等_ETC 人_NN 发明_NN 的_DEG 双_JJ 载子_NN 接面_NN 电晶_NN 体截_NN 然_AD 不同_VA ，_PU 且_CC 因为_P 制造_NN 成本_NN 低廉_VA 与_CC 使用_NN 面积_NN 较_AD 小_VA 、_PU 高_JJ 集成度_NN 的_DEG 优势_NN ，_PU 在_P 大型_JJ 积体_NN 电路_NN 或是_CC 超大型_JJ 积体_NN 电路_NN 的_DEG 领域_NN 里_LC ，_PU 重要性_JJ 远_NN 超过_VV BJT_NN 。_PU

近年_NT 来_VV 由于_VV 金氧半场_NN 效电_NN 晶体_NN 元件_NN 的_DEG 性能_NN 逐渐_AD 提升_VV ，_PU 除了_P 传统_NN 上_LC 应用于_VV 诸如_AD 微_NN 处理器_NN 、_PU 微_JJ 控制器_NN 等_ETC 数位_NN 讯号_NN 处理_VV 的_DEC 场合_NN 上_LC ，_PU 也_AD 有_VE 越来越_VV 多_CD 类_M 比讯号_NN 处理_VV 的_DEC 积体_NN 电路_NN 可以_VV 用_P 金氧半场_NN 效电_NN 晶体_NN 来_MSP 实现_VV ，_PU 以下_JJ 分別_NN 介绍_VV 这些_DT 应用_NN 。_PU

数位_NN 科技_NN 的_DEG 进步_NN ，_PU 如_P 微_JJ 处理器_NN 运算_NN 效能_NN 不断_AD 提升_VV ，_PU 带给_VV 深入_VV 研发_VV 新一代_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 更_AD 多_VA 的_DEC 动力_NN ，_PU 这_PN 也_AD 使得_VV 金氧半场_NN 效电_NN 晶体_NN 本身_PN 的_DEG 操作_NN 速度_NN 越来_AD 越快_VV ，_PU 几乎_AD 成为_VV 各_DT 种_M 半导体_NN 主动_NN 元件_NN 中_LC 最快_VV 的_DEC 一_CD 种_M 。_PU 金氧_NN 半场_NN 效电_NN 晶体_NN 在_P 数位_NN 讯号_NN 处理_NN 上_LC 最_AD 主要_VA 的_DEC 成功_NN 来自_VV 互补式_JJ 金属_NN 氧化物_NN 半导体_NN 逻辑_NN 电路_NN 的_DEG 发明_NN ，_PU 这_DT 种_M 结构_NN 最_AD 大_VA 的_DEC 好处_NN 是_VC 理论_NN 上_LC 不_AD 会_VV 有_VE 静态_NN 的_DEC 功率_NN 损耗_NN ，_PU 只有_AD 在_P 逻辑闸_NN 的_DEG 切换_NN 动作_VV 时_LC 才_AD 有_VE 电流_NN 通过_VV 。_PU 互补式_JJ 金属_NN 氧化物_NN 半导体_NN 逻辑_NN 闸_NN 最_AD 基本_JJ 的_DEG 成员_NN 是_VC 互补式_JJ 金属_NN 氧化物_NN 半导体_NN 反相器_NN ，_PU 而_CC 所有_DT 互补式_JJ 金属_NN 氧化物_NN 半导体_NN 逻辑闸_NN 的_DEC 基本_JJ 操作_NN 都_AD 如_P 同反_AD 相_BA 器_NN 一样_VA ，_PU 同_DT 一_CD 时间_NN 内_LC 必定_VV 只_AD 有_VE 一_CD 种_M 电晶体_NN （_PU NMOS_NN 或_CC 是_VC PMOS_NN ）_PU 处_NN 在_P 导通_NN 的_DEC 状态_NN 下_LC ，_PU 另_DT 一_CD 种_M 必定_VV 是_VC 截止_NN 状态_NN ，_PU 这_PN 使得_VV 从_P 电源_NN 端到_NN 接地端_NN 不_AD 会_VV 有_VE 直接_AD 导通_VV 的_DEC 路径_NN ，_PU 大量_CD 节省_VV 了_AS 电流_NN 或_CC 功率_NN 的_DEG 消耗_NN ，_PU 也_AD 降低_VV 了_AS 积体_NN 电路_NN 的_DEG 发热量_NN 。_PU

金氧_NN 半场_NN 效电_NN 晶体_NN 在_P 数位_NN 电路_NN 上_LC 应用_VV 的_DEC 另外_DT 一_CD 大_JJ 优势_NN 是_VC 对_P 直流_JJ 讯号_NN 而言_LC ，_PU 金氧半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN 端阻_NN 抗_VV 为_VC 无_VE 限大_NN （_PU 等效於_JJ 开路_NN ）_PU ，_PU 也就是_AD 理论上_AD 不_AD 会_VV 有_VE 电流_NN 从_P 金氧_NN 半场_NN 效电_NN 晶体_NN 的_DEC 闸极端_NN 流向_NN 电路_NN 里_LC 的_DEC 接地点_NN ，_PU 而_AD 是_VC 完全_AD 由_P 电压_NN 控制_VV 闸极_NN 的_DEG 形式_NN 。_PU 这_DT 让_VV 金氧半场_NN 效_NN 电晶体_NN 和_CC 他们_PN 最_AD 主要_VA 的_DEC 竞争_NN 对手_P BJT_NN 相较_VV 之下_AD 更为_VV 省电_NN ，_PU 而且_CC 也_AD 更_AD 易于_VV 驱动_VV 。_PU 在_P CMOS_NN 逻辑_NN 电路_NN 里_LC ，_PU 除了_P 负责_NN 驱动_NN 芯片_NN 外_JJ 负载_NN （_PU off_NN -_PU chipload_NN ）_PU 的_DEC 驱动器_NN 外_LC ，_PU 每_DT 一_CD 级_M 的_DEG 逻辑_NN 闸_NN 都_AD 只要_AD 面对_VV 同样_AD 是_VC 金氧半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN ，_PU 如_P 此_DT 一_CD 来_M 较_AD 不_AD 需_VV 考虑_VV 逻辑_NN 闸_NN 本身_PN 的_DEG 驱动力_NN 。_PU 相较_NT 之下_LC ，_PU BJT_NN 的_DEG 逻辑_NN 电路_NN （_PU 例如_AD 最_AD 常见_VA 的_DEC TTL_NN ）_PU 就_AD 没有_VV 这些_DT 优势_NN 。_PU 金氧半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN 输入_VV 电阻_NN 无限_AD 大对_VV 于_P 电路_NN 设计_NN 工程_NN 师而_AD 言亦_VV 有_VE 其他_DT 优点_NN ，_PU 例如_AD 较_AD 不_AD 需考_VV 虑逻_NN 辑闸_NN 输出端_NN 的_DEC 负载_NN 效应_NN （_PU loadingeffect_NN ）_PU 。_PU

有_VE 一_CD 段_M 时间_NN ，_PU 金氧_NN 半场_NN 效电_NN 晶体_NN 并_AD 非_VC 类比_NN 电路_NN 设计_NN 工程师_NN 的_DEC 首选_NN ，_PU 因为_P 类比_NN 电路_NN 设计_VV 重视_VV 的_DEC 性能_NN 参数_NN ，_PU 如_P 电晶体_NN 的_DEC 跨导_NN 或是_CC 电流_NN 的_DEC 驱动力_NN 上_LC ，_PU 金氧半场_NN 效电_NN 晶体_NN 不_AD 如_P BJT_NN 来得_VV 适合_VV 类比_NN 电路_NN 的_DEG 需求_NN 。_PU 但_AD 是_VC 随着_P 金氧半场_NN 效电_NN 晶体_NN 技术_NN 的_DEG 不断_JJ 演进_NN ，_PU 今日_NT 的_DEG CMOS_NN 技术_NN 也_AD 已经_AD 可以_VV 符合_VV 很_AD 多_JJ 类比_NN 电路_NN 的_DEG 规格_NN 需求_NN 。_PU 再_AD 加上_VV 金氧半场_NN 效电_NN 晶体_NN 因为_P 结构_NN 的_DEG 关系_NN ，_PU 没有_VV BJT_NN 的_DEG 一些_CD 致命_NN 缺点_NN ，_PU 如_P 热破坏_NN （_PU thermalrunaway_NN ）_PU 。_PU 另外_AD ，_PU 金氧半场_NN 效电_NN 晶体_NN 在_P 线性区_NN 的_DEG 压控_NN 电阻_NN 特性_NN 亦_AD 可_VV 在_P 积体_NN 电路_NN 里_LC 用来_VV 取代_VV 传统_JJ 的_DEG 多晶硅_NN 电阻_NN （_PU polyresistor_NN ）_PU ，_PU 或_CC 是_VC MOS_NN 电容_NN 本身_PN 可以_VV 用来_VV 取代_VV 常_AD 用_VV 的_DEC 多晶硅_NN —_PU 绝缘体_NN —_PU 多晶硅_NN 电容_NN （_PU PIPcapacitor_NN ）_PU ，_PU 甚至_AD 在_P 适当_VA 的_DEC 电路_NN 控制_NN 下_LC 可以_VV 表现_VV 出电感_NN （_PU inductor_NN ）_PU 的_DEG 特性_NN ，_PU 这些_DT 好处_NN 都_AD 是_VC BJT_NN 很_AD 难_AD 提供_VV 的_DEC 。_PU 也就是说_AD ，_PU 金氧_NN 半场_NN 效电_NN 晶体_NN 除了_P 扮演_VV 原本_JJ 电晶体_NN 的_DEC 角色_NN 外_LC ，_PU 也_AD 可以_VV 用来_VV 作为_VV 类比_NN 电路_NN 中_LC 大量_AD 使用_VV 的_DEC 被动_JJ 元件_NN （_PU passivedevice_NN ）_PU 。_PU 这样_JJ 的_DEG 优点_NN 让_VV 采用_VV 金氧_NN 半场_NN 效电_NN 晶体_NN 实现_VV 类比_NN 电路_NN 不但_AD 可以_VV 满足_VV 规格_NN 上_LC 的_DEG 需求_NN ，_PU 还_AD 可以_VV 有效_AD 缩小_VV 芯片_NN 的_DEG 面积_NN ，_PU 降低_VV 生产_NN 成本_NN 。_PU

随着_P 半导体_NN 制造_NN 技术_NN 的_DEG 进步_NN ，_PU 对于_P 集成_VV 更_AD 多_JJ 功能_NN 至_VV 单一_JJ 芯片_NN 的_DEG 需求_NN 也_AD 跟_VV 著_AS 大幅_AD 提升_VV ，_PU 此时_NT 用_P 金氧半场_NN 效电_NN 晶体_NN 设计_NN 类比_NN 电路_NN 的_DEC 另外_DT 一_CD 个_M 优点_NN 也_AD 随_VV 之_DEC 浮现_NN 。_PU 为了_P 减少_VV 在_P 印刷_NN 电路板_NN 上_LC 使用_VV 的_DEC 积体_NN 电路_NN 数量_NN 、_PU 减少_VV 封装_NN 成本_NN 与_CC 缩小_NN 系统_NN 的_DEG 体积_NN ，_PU 很多_CD 原本_AD 独立_VA 的_DEC 类比_NN 芯片_NN 与_P 数位_NN 芯片_NN 被_SB 集成_VV 至_VV 同_DT 一_CD 个_M 芯片_NN 内_LC 。_PU 金氧半场_NN 效电_NN 晶体_NN 原本_AD 在_P 数位_NN 积体_NN 电路_NN 上_LC 就_AD 有_VE 很_AD 大_VA 的_DEC 竞争_NN 优势_VA ，_PU 在_P 类_M 比积体_NN 电路_NN 上_LC 也_AD 大量_AD 采用_VV 金氧_NN 半场效_NN 电晶体_NN 之后_LC ，_PU 把_BA 这_DT 两_CD 种_M 不同_JJ 功能_NN 的_DEC 电路_NN 集成_VV 起来_VV 的_DEC 困难度_NN 也_AD 显著_VA 的_DEC 下降_NN 。_PU 另外像_AD 是_VC 某些_DT 混合_JJ 讯号_NN 电路_NN （_PU Mixed_NN -_PU signalcircuits_NN ）_PU ，_PU 如_P 类比_NN 数位_NN 转换器_NN ，_PU 也_AD 得以_VV 利用_VV 金氧半场_NN 效电_NN 晶体_NN 技术_NN 设计_VV 出_VV 效能_NN 更_AD 好_VA 的_DEC 产品_NN 。_PU

近年_NT 来还_AD 有_VE 一_CD 种_M 集成_JJ 金氧半场_NN 效_NN 电晶体_NN 与_CC BJT_NN 各自_AD 优点_VA 的_DEC 制程_NN 技术_NN ：_PU BiCMOS_NN 也_AD 越来_AD 越受_VV 欢迎_NN 。_PU BJT_NN 元件_NN 在_P 驱动_VV 大_JJ 电流_NN 的_DEC 能力_NN 上_LC 仍然_AD 比_P 一般_JJ 的_DEG CMOS_NN 优异_NN ，_PU 在_P 可靠度_NN 方面_NN 也_AD 有_VE 一些_CD 优势_NN ，_PU 例如_AD 不_AD 容易_AD 被_SB 静电_VV 放电_NN 破坏_NN 。_PU 所以_AD 很_AD 多同_VA 时_LC 需要_VV 复_BA 噪声号_NN 处理_VV 以及_CC 强大_PN 电流_NN 驱动_NN 能力_NN 的_DEC 积体_NN 电路_NN 产品_NN 会_VV 使用_VV BiCMOS_NN 技术_NN 来_MSP 制作_VV 。_PU

过去_NT 数十年_NT 来_LC ，_PU 金氧半场_NN 效电_NN 晶体_NN 的_DEG 尺寸_NN 不断_AD 地_DEV 变小_VV 。_PU 早期_VV 的_DEC 积体_NN 电路_NN 金氧_NN 半场_NN 效电_NN 晶体_NN 制程_NN 里_LC ，_PU 通道_NN 长度_NN 约_AD 在_P 几_CD 个_M 微米_NN 的_DEC 等级_NN 。_PU 但_AD 是_VC 到了_P 今日_NT 的_DEG 积体_NN 电路_NN 制程_NN ，_PU 这_DT 个_M 参数_NN 已经_AD 缩小_VV 到_VV 了_AS 几_CD 十分之一_CD 甚至_AD 一百分之一_CD 。_PU 2008_CD 年_M 初_LC ，_PU Intel_NN 开始_VV 以_P 45_CD 奈米_M 的_DEC 技术_NN 来_MSP 制造_VV 新一代_JJ 的_DEG 微_JJ 处理器_NN ，_PU 实际_JJ 的_DEG 元件_NN 通道_VV 长度_NN 可_VV 能比_VV 这_DT 个_M 数字_NN 还_AD 小_VA 一些_CD 。_PU 至_CC 90_CD 年_M 代末_NN ，_PU 金氧半场_NN 效电_NN 晶体_NN 尺寸_NN 不断_AD 缩小_VV ，_PU 让积体_NN 电路_NN 的_DEG 效能_NN 大大_AD 提升_VV ，_PU 而_CC 从_P 历史_PN 的_DEG 角度_NN 来_MSP 看_VV ，_PU 这些_DT 技术_NN 上_LC 的_DEC 突破_NN 和_CC 半导体_NN 制程_NN 的_DEC 进步_JJ 有著_JJ 密_NN 不_AD 可_VV 分_AS 的_DEC 关系_NN 。_PU

基_NN 於_P 以下_JJ 几_CD 个_M 理由_VA ，_PU 金氧半场_NN 效电_NN 晶体_NN 的_DEG 尺寸_NN 能_VV 越_AD 小_VA 越_AD 好_VA 。_PU

虽然_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 尺寸_NN 缩小_VV 可以_VV 带来_VV 很多_CD 好处_NN ，_PU 但_AD 同时_AD 也_AD 有_VE 很多_CD 负面_NN 效应_NN 伴随_VV 而_MSP 来_VV 。_PU

把金氧_NN 半场_NN 效电_NN 晶体_NN 的_DEG 尺寸_NN 缩小_VV 到_VV 一_CD 微米_NN 以下_LC 对于_P 半导体_NN 制程_NN 而_MSP 言_VV 是_VC 个_M 挑战_NN ，_PU 不_AD 过现_VV 在_P 的_DEG 新_JJ 挑战_NN 多半_AD 来自_VV 尺寸_NN 越来越_AD 小_VA 的_DEC 金氧半场_NN 效电_NN 晶体_NN 元件_NN 所_MSP 带来_VV 过去_VV 不曾_AD 出现_VV 的_DEC 物理_NN 效应_NN 。_PU

由于_P 金氧_NN 半场_NN 效电_NN 晶体_NN 闸极_NN 氧化层_NN 的_DEG 厚度_NN 也_AD 不断_AD 减少_VV ，_PU 所以_AD 闸极_NN 电压_NN 的_DEG 上限_NN 也_AD 随之_AD 变少_VV ，_PU 以免过_AD 大_VA 的_DEC 电压_NN 造成_VV 闸极_NN 氧化层_NN 突_AD 崩溃_VV （_PU breakdown_NN ）_PU 。_PU 为了_P 维持_VV 同样_VA 的_DEC 性能_NN ，_PU 金氧半场_NN 效电_NN 晶体_NN 的_DEC 临界_NN 电压_NN 也_AD 必须_VV 降低_VV ，_PU 但是_CC 这_DT 也_AD 造成_VV 了_AS 金氧半场_NN 效电_NN 晶体_NN 越来越_AD 难以_AD 完全_AD 关闭_VV 。_PU 也就是说_AD ，_PU 足以_VV 造成_VV 金氧半场_NN 效电_NN 晶体_NN 通道_NN 区_NN 发生_VV 弱_JJ 反转_NN 的_DEC 闸极_NN 电压_NN 会_VV 比_P 从_P 前更_NN 低_VA ，_PU 於_P 是_VC 所谓_JJ 的_DEG 亚阈值_NN 电流_NN （_PU subthresholdcurrent_NN ）_PU 造成_VV 的_DEC 问题_NN 会_VV 比_P 过去_NT 更_AD 严重_VA ，_PU 特別_NN 是_VC 今日_NT 的_DEG 积体_NN 电路_NN 芯片_NN 所_MSP 含有_VV 的_DEC 电晶体_NN 数量_NN 剧增_NN ，_PU 在_P 某些_DT 超大型_JJ 积体_NN 电路_NN 的_DEC 芯片_NN ，_PU 次_CS 临_VV 限_VV 传导_NN 造成_VV 的_DEC 功率_NN 消耗_NN 竟_AD 然佔_VV 了_AS 总_JJ 功率_NN 消耗_VV 的_DEC 一半_CD 以上_LC 。_PU

不过_AD 反过_VV 来_MSP 说_VV ，_PU 也_AD 有些_DT 电路_NN 设计_VV 会_VV 因为_P 金氧_NN 半场_NN 效电_NN 晶体_NN 的_DEC 次临限_NN 传导_VV 得到_VV 好处_VA ，_PU 例如_AD 需要_VV 较_AD 高_VA 的_DEC 转导_NN ／_PU 电流_NN 转换比_NN （_PU transconductance_NR -_PU to_NN -_PU currentratio_NN ）_PU 的_DEG 电路_NN 里_LC ，_PU 利用_VV 次临限_NN 传导_VV 的_DEC 金氧_NN 半场_NN 效电_NN 晶体_NN 来_MSP 达成_VV 目的_NN 的_DEC 设计_NN 也_AD 颇为_AD 常见_VV 。_PU

传统_NN 上_LC ，_PU 互补式_JJ 金属_NN 氧化物_NN 半导体_NN 逻辑_NN 闸_NN 的_DEG 切换_NN 速度_NN 与_P 其_PN 元件_NN 的_DEC 闸极_NN 电容_NN 有关_VV 。_PU 但是_AD 当_P 闸极_NN 电容_NN 随着_P 金氧半场_NN 效电_NN 晶体_NN 尺寸_NN 变小_VV 而_MSP 减少_VV ，_PU 同样_AD 大小_VV 的_DEC 芯片_NN 上_LC 可_VV 容纳_VV 更多_CD 电晶_NN 体时_NN ，_PU 连接_VV 这些_DT 电晶体_NN 的_DEC 金属_NN 导线_NN 间_LC 产生_VV 的_DEC 寄生_NN 电容_NN 效应_NN 就_AD 开始_VV 主_JJ 宰逻_NN 辑闸_NN 的_DEC 切换_NN 速度_NN 。_PU 如何_AD 减少_VV 这些_DT 寄生_NN 电容_NN ，_PU 成_VV 了_AS 芯片_NN 效率_NN 能否_AD 向上_VV 突破_VA 的_DEC 关键_NN 之一_LC 。_PU

当_P 芯片_NN 上_LC 的_DEG 电晶体_NN 数量_NN 大幅_AD 增加_VV 后_LC ，_PU 有_VE 一_CD 个_M 无法_AD 避免_VV 的_DEC 问题_NN 也_AD 跟_VV 著_AS 发生_VV 了_AS ，_PU 那就_AD 是_VC 芯片_NN 的_DEG 发热量_NN 也_AD 大幅_AD 增加_VV 。_PU 一般_JJ 的_DEG 积体_NN 电路_NN 元件_NN 在_P 高温_NN 下_LC 操作_NN 可能_VV 会_VV 导致_VV 切换_NN 速度_NN 受到_VV 影响_NN ，_PU 或是_CC 导致_VV 可靠度_NN 与_P 壽命_NN 的_DEC 问题_NN 。_PU 在_P 一些_CD 发热_VV 量_NN 非常_AD 高_VA 的_DEC 积体_NN 电路_NN 芯片_NN 如_P 微_NN 处理器_NN ，_PU 目前_NT 需要_VV 使用_VV 外加_VV 的_DEC 散热_NN 系统_NN 来_MSP 缓和_VV 这_DT 个_M 问题_NN 。_PU

在_P 功率_NN 电晶体_NN （_PU Power_NN 金氧_NN 半场_NN 效电_NN 晶体_NN ）_PU 的_DEC 领域_NN 里_LC ，_PU 通道_NN 电阻_NN 常常_AD 会_VV 因为_P 温度_NN 升高_VV 而_MSP 跟_VV 著_AS 增加_VV ，_PU 这样_AD 也_AD 使得_VV 在_P 元件_NN 中_LC PN结_NN （_PU pn_NN -_PU junction_NN ）_PU 导致_VV 的_DEC 功率_NN 损耗_NN 增加_VV 。_PU 假设_VV 外置_NN 的_DEC 散热_NN 系统_NN 无法_AD 让_VV 功率_NN 电晶体_NN 的_DEC 温度_NN 保持_VV 在_P 够_AD 低_VA 的_DEC 水準_NN ，_PU 很_AD 有_VE 可能让_VV 这些_DT 功率_NN 电晶体_NN 遭到_VV 热失控_NN 的_DEG 命运_NN 。_PU

闸极_NN 氧化层_NN 随着_P 金氧_NN 半场_NN 效电_NN 晶体_NN 尺寸_NN 变小_VV 而_MSP 越来越_AD 薄_VA ，_PU 目前_NT 主流_NN 的_DEC 半导体_NN 制程_NN 中_LC ，_PU 甚至_AD 已经_AD 做出_VV 厚度_NN 仅_AD 有_VE 1.2_CD 奈米_VV 的_DEC 闸极_NN 氧化层_NN ，_PU 大约_AD 等于_VV 5_CD 个_M 原子_NN 叠_VV 在_P 一起_NN 的_DEC 厚度_NN 而_MSP 已_AD 。_PU 在_P 这_DT 种_M 尺度_NN 下_LC ，_PU 所有_DT 的_DEG 物理_NN 现象_NN 都_AD 在_P 量子_NN 力学_NN 所_MSP 规范_VV 的_DEC 世界_NN 内_LC ，_PU 例如_AD 电子_NN 的_DEC 穿隧_NN 效应_NN 。_PU 因为_P 穿隧_NN 效应_NN ，_PU 有些_DT 电子_NN 有机_NN 会越_VV 过氧化层_NN 所_MSP 形成_VV 的_DEC 位能障壁_NN （_PU potentialbarrier_NN ）_PU 而_MSP 产生_VV 漏_VV 电流_NN ，_PU 这_PN 也_AD 是_VC 今_JJ 日积体_NN 电路_NN 芯片_NN 功耗_NN 的_DEC 来源_NN 之一_LC 。_PU

为了_P 解决_VV 这_DT 个_M 问题_NN ，_PU 有_VE 一些_CD 介电_NN 系数_NN 比_P 二氧化硅_NN 更_AD 高_VA 的_DEC 物质_NN 被_SB 用_VV 在_P 闸极_NN 氧化层_NN 中_LC 。_PU 例如_AD 铪_NN 和_CC 锆_NN 的_DEG 金属_NN 氧化物_NN （_PU 二氧化铪_NN 、_PU 二氧化锆_NN ）_PU 等高_JJ 介电_NN 系数_NN 的_DEC 物质_NN 均_AD 能_VV 有效_AD 降低_VV 闸极_NN 漏_VV 电流_NN 。_PU 闸极_NN 氧化层_NN 的_DEC 介电_NN 系数_NN 增加_VV 后_LC ，_PU 闸极_NN 的_DEG 厚度_NN 便_AD 能_VV 增加_VV 而_CC 维持_VV 一_CD 样_M 的_DEG 电容_NN 大_VA 小_VA 。_PU 而_AD 较_AD 厚_VA 的_DEC 闸极_NN 氧化层_NN 又_AD 可以_VV 降低_VV 电子_NN 透过穿_NN 隧_NN 效应_NN 穿过_VV 氧化层_NN 的_DEC 机率_NN ，_PU 进而_AD 降低_VV 漏_VV 电流_NN 。_PU 不_AD 过_VV 利用_JJ 新材料_NN 制作_VV 的_DEC 闸极_NN 氧化层_NN 也_AD 必须_VV 考虑_VV 其_PN 位能_NN 障壁_VV 的_DEC 高度_NN ，_PU 因为_P 这些_DT 新_JJ 材料_NN 的_DEG 传导带_NN 和_CC 价带_NN 和_CC 半导体_NN 的_DEC 传导带_NN 与_CC 价带_NN 的_DEG 差距_NN 比_P 二氧化硅_NN 小_VA （_PU 二氧化硅_NN 的_DEG 传导带_NN 和_CC 硅_NN 之间_LC 的_DEG 高度_NN 差_NN 约_AD 为_VC 8_CD ev_M ）_PU ，_PU 所以_AD 仍然_AD 有_VE 可能_NN 导致_VV 闸极_NN 漏_VV 电流_NN 出现_VV 。_PU

现代_JJ 的_DEG 半导体_NN 制程_NN 工序_NN 复杂_VA 而_CC 繁多_VA ，_PU 任何_DT 一道_NN 制程_NN 都_AD 有_VE 可能_VV 造成_VV 积体_NN 电路_NN 芯片_NN 上_LC 的_DEC 元件_NN 产生_VV 些微_JJ 变异_NN 。_PU 当_P 金氧半场_NN 效电_NN 晶体_NN 等_ETC 元件_NN 越_AD 做_VV 越_AD 小_VA ，_PU 这些_DT 变异_NN 所_MSP 佔_VV 的_DEC 比例_NN 就_AD 可能_VV 大幅_AD 提升_VV ，_PU 进而_AD 影响_NN 电路_NN 设计者_NN 所_MSP 预期_VV 的_DEC 效能_NN ，_PU 这样_PN 的_DEG 变异让_NN 电路_NN 设计者_NN 的_DEG 工作_NN 变得_VV 更为_AD 困难_VA 。_PU

理论_NN 上金氧_NN 半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN 应该_VV 尽可能_AD 选择_VV 电性_NN 良好_VA 的_DEC 导体_NN ，_PU 多晶硅_NN 在_P 经过_P 重_AD 掺杂_VV 之后_LC 的_DEG 导电性_NN 可以_VV 用_VV 在_P 金氧半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN 上_LC ，_PU 但是_CC 并非_AD 完美_VA 的_DEC 选择_NN 。_PU 目前_NT 金氧半场_NN 效电_NN 晶体_NN 使用_VV 多晶硅_NN 作为_VV 的_DEC 理_NN 由_P 如下_VV ：_PU

不过_P 多晶_JJ 硅虽_NN 然_AD 在_P 过去20年_NT 是_VC 制造_VV 金氧半场_NN 效电_NN 晶体_NN 闸极_NN 的_DEG 标準_NN ，_PU 但_CC 也_AD 有_VE 若干_CD 缺点_NN 使得_VV 未来仍然_AD 有_VE 部份_NN 金氧_NN 半场_NN 效电_NN 晶体_NN 可能_VV 使用_VV 金属_NN 闸极_NN ，_PU 这些_DT 缺点_NN 如下_VV ：_PU

双_CD 闸极_NN （_PU dual_NN -_PU gate_NN ）_PU 金氧_NN 半场_NN 效电_NN 晶体_NN 通常_AD 用_VV 在_P 射频_NN 积体_NN 电路_NN 中_LC ，_PU 这_DT 种_M 金氧_NN 半场_NN 效电_NN 晶体_NN 的_DEC 两_CD 个_M 闸极_NN 都_AD 可以_VV 控制_VV 电流_NN 大小_NN 。_PU 在_P 射频_NN 电路_NN 的_DEG 应用_NN 上_LC ，_PU 双_CD 闸极_NN 金氧半场_NN 效电_NN 晶体_NN 的_DEC 第二_OD 个_M 闸极_NN 大多_AD 数用_VV 来_MSP 做_VV 增益_NN 、_PU 混频器_NN 或是_CC 频率_NN 转换_NN 的_DEC 控制_NN 。_PU

一般而言_AD ，_PU 空_JJ 乏式_NN （_PU depletionmode_NN ）_PU 金氧半场_NN 效电_NN 晶体_NN 比_P 前述_JJ 的_DEG 加强式_JJ （_PU enhancementmode_NN ）_PU 金氧_NN 半场_NN 效电_NN 晶体_NN 少见_VA 。_PU 空乏式_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 在_P 制造_NN 过程_NN 中_LC 改变_VV 掺杂_VV 到_VV 通道_NN 的_DEC 杂质_NN 浓度_NN ，_PU 使得_VV 这_DT 种_M 金氧半场_NN 效电_NN 晶体_NN 的_DEC 闸极_NN 就算_AD 没有_VV 加_VV 电压_NN ，_PU 通道_NN 仍然_AD 存在_VV 。_PU 如果_CS 想要_VV 关闭_VV 通道_NN ，_PU 则_AD 必须_VV 在_P 闸极_NN 施加_VV 负电压_NN （_PU 对_P NMOS_NR 而言_NN ）_PU 。_PU 空乏式_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 是_VC 属于_VV 「_PU 常闭型_JJ 」（_NN normally_NN -_PU closed_NN ，_PU ON_CD ）_PU 的_DEG 开关_NN ，_PU 而_MSP 相对_VV 的_DEC ，_PU 加强式_JJ 金氧半场_NN 效电_NN 晶体_NN 则_AD 属于_VV 「_PU 常断_JJ 型_NN 」_PU （_PU normally_NN -_PU open_NN ，_PU OFF_NN ）_PU 的_DEG 开关_NN 。_PU

同样_JJ 驱动_NN 能力_NN 的_DEC NMOS_NN 通常_AD 比_P PMOS_NN 所_MSP 佔用_VV 的_DEC 面积_NN 小_VA ，_PU 因此_AD 如果_CS 只_AD 在_P 逻辑闸_NN 的_DEG 设计_NN 上_LC 使用_VV N_CD MOS_M 的_DEG 话_NN 也_AD 能_VV 缩小_VV 芯片_NN 面积_NN 。_PU 不_AD 过_VV N_CD MOS_JJ 逻辑_NN 虽然_CS 佔_NN 的_DEG 面积_NN 小_VA ，_PU 却_AD 无法_AD 像_P CMOS_NN 逻辑_NN 一样_AD 做到_VV 不_AD 消耗_VV 静态_NN 功率_NN ，_PU 因此_AD 在_P 1980_CD 年代_NN 中_LC 期后_AD 已经_AD 渐渐_AD 退出_VV 市场_NN ，_PU 目前_NT 以_P CMOS_NN 为_VV 主流_NN 。_PU

功率_NN 金氧_NN 半场_NN 效电_NN 晶体_NN （_PU PowerMOSFET_NN ）_PU 和_CC 前述_JJ 的_DEG 金氧半场_NN 效电_NN 晶体_NN 元件_NN 在_P 结构_NN 上_LC 就_AD 有著_VA 显著_VA 的_DEC 差异_NN 。_PU 一般_JJ 积体_NN 电路_NN 里_LC 的_DEG 金氧半场_NN 效电_NN 晶体_NN 都_AD 是_VC 平面式_NN （_PU planar_NN ）_PU 的_DEG 结构_NN ，_PU 电晶体_NN 内_LC 的_DEG 各_DT 端点_NN 都_AD 离_VV 芯片_NN 表面_NN 只有_VV 几_CD 个_M 微米_NN 的_DEC 距离_NN 。_PU 而_CC 所有_DT 的_DEG 功率_NN 元件_NN 都_AD 是_VC 垂直式_JJ （_PU vertical_JJ ）_PU 的_DEG 结构_NN ，_PU 让_VV 元件_NN 可以_VV 同时_AD 承受_VV 高_JJ 电压_NN 与_P 高_JJ 电流_NN 的_DEG 工作_NN 环境_NN 。_PU 一_CD 个_M 功率_NN 金氧半场_NN 效电_NN 晶体_NN 能_VV 耐受_VV 的_DEC 电压_NN 是_VC 杂质_NN 掺杂_VV 浓度_NN 与_CC n-type_NN 磊晶层_NN （_PU epitaxiallayer_NN ）_PU 厚度_NN 的_DEC 函数_NN ，_PU 而_CC 能_VV 通过_VV 的_DEC 电流_NN 则_AD 和_P 元件_NN 的_DEG 通道_NN 宽度_NN 有关_P ，_PU 通道_NN 越_AD 宽_VA 则_AD 能_VV 容纳_VV 越_AD 多_JJ 电流_NN 。_PU 对于_P 一_CD 个_M 平面_NN 结构_NN 的_DEC 金氧半场_NN 效电_NN 晶体_NN 而_MSP 言_VV ，_PU 能_VV 承受_VV 的_DEC 电流_NN 以及_CC 崩溃_NN 电压_NN 的_DEC 多寡都_NN 和_CC 其_PN 通道_NN 的_DEC 长宽_JJ 大小_NN 有关_VA 。_PU 对_P 垂直_JJ 结构_NN 的_DEC 金氧半场_NN 效_NN 电晶体_NN 来说_LC ，_PU 元件_NN 的_DEG 面积_NN 和_CC 其_PN 能_VV 容纳_VV 的_DEC 电流_NN 大约_AD 成_VV 正比_AD ，_PU 磊晶层_NN 厚度_NN 则_AD 和_CC 其_PN 崩溃_NN 电压_NN 成_VV 正比_NN 。_PU

值得_VV 一_CD 提_VV 的_DEC 是_VC 采用_VV 平面式_NN 结构_NN 的_DEC 功率_NN 金氧半场_NN 效_NN 电晶体_NN 也_AD 并_AD 非_AD 不_AD 存在_VV ，_PU 这_DT 类_M 元件_NN 主要_AD 用_VV 在_P 高级_JJ 的_DEG 音响_NN 放大器_NN 中_LC 。_PU 平面式_NN 的_DEG 功率_NN 金氧半场_NN 效_NN 电晶_NN 体_NN 在_P 饱_NN 和_CC 区_NN 的_DEG 特性_NN 比_P 垂直_JJ 结构_NN 的_DEC 对手_JJ 更_AD 好_VA 。_PU 垂直式_JJ 功率_NN 金氧半场_NN 效电_NN 晶体_NN 则_AD 多半_AD 用来_VV 做_VV 开关_NN 切换_VV 之_DEC 用_NN ，_PU 取_VV 其_PN 导通_NN 电阻_NN （_PU turn_NN -_PU onresistance_NN ）_PU 非常_AD 小_VA 的_DEC 优点_NN 。_PU

DMOS_CD 是_VC 双重_AD 扩散_VV 金氧_NN 半场_NN 效电_NN 晶体_NN （_PU Double_NN -_PU Diffused_NN 金氧_NN 半场_NN 效电_NN 晶体_NN ）_PU 的_DEG 缩写_NN ，_PU 大_JJ 部分_NN 的_DEC 功率_NN 金氧半场_NN 效电_NN 晶体_NN 都_AD 是_VC 采用_VV 这_DT 种_M 制作_NN 方式_NN 完成_VV 的_SP 。_PU

金氧_NN 半场_NN 效电_NN 晶体_NN 在_P 导通_NN 时_LC 的_DEG 通道_NN 电阻_NN 低_VA ，_PU 而_CC 截止_VV 时_LC 的_DEG 电阻_NN 近乎_AD 无限_VV 大_VA ，_PU 所以_AD 适合_VV 作为_P 类比_NN 讯号_NN 的_DEG 开关_NN （_PU 讯号_NN 的_DEC 能量_NN 不_AD 会_VV 因为_P 开关_NN 的_DEG 电阻_NN 而_MSP 损失_VV 太_AD 多_VA ）_PU 。_PU 金氧半场_NN 效电_NN 晶体_NN 作为_VV 开关_NN 时_LC ，_PU 其_PN 源极_NN 与_P 汲极_NN 的_DEC 分別_NN 和_CC 其他_DT 的_DEG 应用_NN 是_VC 不太_AD 相同_VA 的_DEC ，_PU 因为_P 讯号_NN 可以_VV 从_P 金氧半场_NN 效电_NN 晶体_NN 闸极_NN 以外_LC 的_DEG 任_DT 一_CD 端_NN 进出_VV 。_PU 对_P NMOS_NN 开关_NN 而言_LC ，_PU 电压_NN 最_AD 负_VV 的_DEC 一_CD 端_NN 就_AD 是_VC 源极_NN ，_PU PMOS_NN 则_AD 正好_AD 相反_VV ，_PU 电压_NN 最_AD 正_VA 的_DEC 一_CD 端_NN 是_VC 源极_NN 。_PU 金氧_NN 半场_NN 效电_NN 晶体_NN 开关_NN 能_VV 传输_VV 的_DEC 讯号_NN 会_VV 受到_VV 其_PN 闸极_NN —_PU 源极_NN 、_PU 闸极_NN —_PU 汲极_NN ，_PU 以及_CC 汲极_VV 到_VV 源极_NN 的_DEG 电压_NN 限制_VV ，_PU 如果_CS 超过_VV 了_AS 电压_NN 的_DEG 上限_NN 可能_VV 会_VV 导致_VV 金氧半场_NN 效电_NN 晶体_NN 烧毁_NN 。_PU

金氧_NN 半场_NN 效电_NN 晶体_NN 开关_NN 的_DEG 应用_NN 范围_NN 很_AD 广_VA ，_PU 举凡_AD 需要_VV 用到_VV 取样持_VV 有_VE 电路_NN （_PU sample_NN -_PU and_NN -_PU holdcircuits_NN ）_PU 或_CC 是_VC 截波_NN 电路_NN （_PU choppercircuits_NN ）_PU 的_DEG 设计_NN ，_PU 例如_AD 类比_P 数位_NN 转换器_NN （_PU A_NN /_PU Dconverter_NN ）_PU 或_CC 是_VC 切换_NN 电容_NN 滤波器_NN （_PU switch_NN -_PU capacitorfilter_NN ）_PU 上_LC 都_AD 可以_VV 见到_VV 金氧_NN 半场_NN 效电_NN 晶体_NN 开关_NN 的_DEG 踪影_NN 。_PU

当_P NMOS_NN 用来_VV 做_VV 开关_NN 时_LC ，_PU 其源_NN 极_AD 接地_VV ，_PU 闸_AD 极为_AD 控制_VV 开关_NN 的_DEG 端点_NN 。_PU 当_P 闸极_NN 电压_NN 减去_VV 源极_NN 电压_NN 超过_VV 其_PN 导通_NN 的_DEC 临界_NN 电压_NN 时_LC ，_PU 此_DT 开关_NN 的_DEG 状态_NN 为_VC 导通_VV 。_PU 闸极_NN 电压_NN 继续_VV 升高_VV ，_PU 则_AD NMOS_NN 能_VV 通过_VV 的_DEC 电流_NN 就_AD 更_AD 大_VA 。_PU NMOS_NN 做_VV 开关_NN 时_LC 操作_VV 在_P 线性区_NN ，_PU 因为_P 源极_NN 与_P 汲极_NN 的_DEG 电压_NN 在_P 开关_NN 为_VC 导通_NN 时_LC 会_VV 趋向_VV 一致_VA 。_PU

PMOS_NN 做_VV 开关_NN 时_LC ，_PU 其源_NN 极_AD 接_VV 至_P 电路_NN 里_LC 电位_NN 最_AD 高_VA 的_DEC 地方_NN ，_PU 通常_AD 是_VC 电源_NN 。_PU 闸极_NN 的_DEG 电压_NN 比_P 源极_NN 低_VA 、_PU 超过_VV 其_PN 临界_NN 电压_NN 时_LC ，_PU PMOS_NN 开关_NN 会_VV 打开_VV 。_PU

N_CD MOS_NR 开关_NN 能_VV 容许_VV 通过_VV 的_DEC 电压_NN 上_LC 限为_VV （_PU V-V_M ）_PU ，_PU 而_CC PMOS_NN 开关_NN 则_AD 为_VC （_PU V_NN +_CC V_NN ）_PU ，_PU 这_DT 个_M 值_NN 通常_AD 不_AD 是_VC 讯号_NN 原本_VA 的_DEC 电压_NN 振幅_NN ，_PU 也就是说_AD 单一_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 开关_NN 会_VV 有_VE 让_VV 讯号_NN 振幅_NN 变小_NN 、_PU 讯号_NN 失真_VA 的_DEC 缺点_NN 。_PU

为了_P 改善_VV 前述_JJ 单一_JJ 金氧_NN 半场_NN 效电_NN 晶体_NN 开关_NN 造成_VV 讯号_NN 失真_VA 的_DEC 缺点_NN ，_PU 於是_AD 使用_VV 一_CD 个_M PMOS_NN 加上_VV 一_CD 个_M NMOS_NN 的_DEG CMOS_NN 开关_NN （_PU Transmissiongate_NN ）_PU 成为_VV 目前_NT 最_AD 普遍_VA 的_DEC 做法_NN 。_PU CMOS_NN 开关_NN 将_BA PMOS_NN 与_CC NMOS_NN 的_DEC 源极_NN 与_P 汲极_NN 分_NN 別_NN 连接_VV 在_P 一起_NN ，_PU 而_CC 基极_NN 的_DEC 接法_NN 则_AD 和_CC N_CD MOS_M 与_CC PMOS_NN 的_DEC 传统_NN 接法_NN 相同_VA （_PU PMOS_NN 的_DEC 基极_NN 接到_VV 最高_JJ 电压_NN ，_PU 即_AD VDD_NN ；_PU NMOS_NN 的_DEC 基极_NN 接到_VV 最低_JJ 电压_NN ，_PU 即_AD VSS_NN 或_CC GND_NN ）_PU 。_PU 要令_NN 开关_NN 导通_VV 时_LC ，_PU 则_AD 把_BA PMOS_NN 的_DEG 闸极_NN 接_VV 低_JJ 电位_NN （_PU VSS_NN 或_CC GND_NN ）_PU ，_PU NMOS_NN 的_DEG 闸极_NN 接_VV 高_JJ 电位_NN （_PU VDD_NN ）_PU 。_PU 当_P 输入_NN 电压_NN 在_P （_PU V_NN -_PU V_NN ）_PU 到_VV （_PU V_NN +_CC V_NN ）_PU 时_LC ，_PU PMOS_NN 与_CC NMOS_NN 都_AD 导通_VV ，_PU 而_CC 输入_VV 小于_P （_PU V_OD +_M V_NN ）_PU 时_LC ，_PU 只_AD 有_VE N_CD MOS_M 导通_VV ，_PU 输入_VV 大于_P （_PU V_OD -_PU V_OD ）_PU 时_LC 只_AD 有_VE PMOS_NN 导通_VV ，_PU 这样_AD 做_VV 的_DEC 好_VA 处_NN 是_VC 在_P 大部分_CD 的_DEG 输入_NN 电压_NN 下_LC ，_PU PMOS_NN 与_CC NMOS_NN 皆_AD 同时_AD 导通_VV ，_PU 如果_CS 任_DT 一_CD 边_NN 的_DEG 导通_NN 电阻_NN 上_LC 升，_VV 则_AD 另_DT 一_CD 边_NN 的_DEG 导通_NN 电阻_NN 就_AD 会_VV 下降_VV ，_PU 所以_AD 开关_VV 的_DEC 电阻_NN 几乎_PU 可以_VV 保持_VV 定值_NN ，_PU 减少_VV 讯号_NN 失真_NN 。_PU



