Глава 16. Универсальный асинхронный приемопередатчик 
Продолжение таблицы 2.127 
Разряд] 
0 
Название 
UCPOL 
(UCPObi) 
Описание 
Полярность тактового сигнала.3начение этого разряда определяет 
момент выдачи и считывания данных на выводах модуля. Разряд  
используется только при работе в синхронном режиме. При работе в 
асинхронном режиме он должен быть сброшен в «0» 
UCPOL 
(UCPOL/i) 
0 
1 
Выдача данных на  
вывод TXD(TXDai) 
Спадающий фронт 
ХСК(ХСКл) 
Нарастающий фронт 
ХСК(ХСКя) 
Считывание данных с 
вывода RXD (RXDai) 
Нарастающий фронт 
ХСК(ХСКл) 
Спадающий фронт ХСК 
(ХСКл) 
Модели 
Все модели 
Примечание: л = 0или1. 
16.2.1. Скорость приема/передачи 
В асинхронном режиме, а также в синхронном режиме при работе в  
качестве ведущего, скорость приема и передачи данных задается  
контроллером скорости передачи, функционирующим как делитель системного  
тактового сигнала с программируемым коэффициентом деления. 
Коэффициент определяется содержимым регистра контроллера UBRR. 
В блок приемника сформированный сигнал поступает сразу, а в блок  
передатчика — через дополнительный делитель, коэффициент деления которого 
B,8 или 16) зависит от режима работы модуля USART/UART. 
Регистр UBRR является 12-разрядным и физически размещается в двух 
регистрах ввода/вывода. Адреса и названия этих регистров для различных 
моделей микроконтроллеров приведены в Табл. 2.128. 
Таблица 2.128. Размещение регистров контроллера скорости передачи 
Модель 
ATmega8x* 
ATmega8515x* 
ATmegal6x* 
ATmegal61x 
ATmegal62x* 
ATmegal63x 
ATmega32x* 
ATmega323x* 
Регистры 
UBRRH:UBRRL 
UBRRH:UBRRL 
UBRRH:UBRRL 
UBRRHI[3:0]:UBRR0 
UBRRHI[7:4]:UBRR1 
UBRR0H:UBRR0L 
UBRR1H:UBRR1L 
UBRRHI:UBRR 
UBRRH:UBRRL 
UBRRH:UBRRL 
Адрес 
$20 ($40):$09 ($29) 
$20 ($40):$09 ($29) 
$20($40):$09($29) 
$20 ($40):$09 ($29) 
$20 ($40):$00 ($20) 
$20 ($40):$09 ($29) 
$3C($5C):$00($20) 
$20 ($40):$09 ($29) 
$20 ($40):$09 ($29) 
$20 ($40):$09 ($29) 
-333 
