Fitter report for Final_Project
Sat Dec 31 12:40:26 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sat Dec 31 12:40:26 2022      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Final_Project                              ;
; Top-level Entity Name              ; Top_Entity                                 ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE6E22C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 945 / 6,272 ( 15 % )                       ;
;     Total combinational functions  ; 856 / 6,272 ( 14 % )                       ;
;     Dedicated logic registers      ; 446 / 6,272 ( 7 % )                        ;
; Total registers                    ; 446                                        ;
; Total pins                         ; 17 / 92 ( 18 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  10.0%      ;
+----------------------------+-------------+


+-----------------------------------------+
; I/O Assignment Warnings                 ;
+----------------+------------------------+
; Pin Name       ; Reason                 ;
+----------------+------------------------+
; lcd_rw         ; Missing drive strength ;
; lcd_rs         ; Missing drive strength ;
; lcd_e          ; Missing drive strength ;
; erro           ; Missing drive strength ;
; led2           ; Missing drive strength ;
; data_to_lcd[0] ; Missing drive strength ;
; data_to_lcd[1] ; Missing drive strength ;
; data_to_lcd[2] ; Missing drive strength ;
; data_to_lcd[3] ; Missing drive strength ;
; data_to_lcd[4] ; Missing drive strength ;
; data_to_lcd[5] ; Missing drive strength ;
; data_to_lcd[6] ; Missing drive strength ;
; data_to_lcd[7] ; Missing drive strength ;
; tx             ; Missing drive strength ;
; dht_bus        ; Missing drive strength ;
+----------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; led3       ; PIN_85        ; QSF Assignment ;
; Location     ;                ;              ; led4       ; PIN_84        ; QSF Assignment ;
; I/O Standard ; Top_Entity     ;              ; led3       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; Top_Entity     ;              ; led4       ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1350 ) ; 0.00 % ( 0 / 1350 )        ; 0.00 % ( 0 / 1350 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1350 ) ; 0.00 % ( 0 / 1350 )        ; 0.00 % ( 0 / 1350 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1340 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Project/FPGA/Final_Project/output_files/Final_Project.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 945 / 6,272 ( 15 % ) ;
;     -- Combinational with no register       ; 499                  ;
;     -- Register only                        ; 89                   ;
;     -- Combinational with a register        ; 357                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 457                  ;
;     -- 3 input functions                    ; 95                   ;
;     -- <=2 input functions                  ; 304                  ;
;     -- Register only                        ; 89                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 698                  ;
;     -- arithmetic mode                      ; 158                  ;
;                                             ;                      ;
; Total registers*                            ; 446 / 6,684 ( 7 % )  ;
;     -- Dedicated logic registers            ; 446 / 6,272 ( 7 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 68 / 392 ( 17 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 17 / 92 ( 18 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 10 ( 20 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%         ;
; Maximum fan-out                             ; 446                  ;
; Highest non-global fan-out                  ; 41                   ;
; Total fan-out                               ; 4350                 ;
; Average fan-out                             ; 3.06                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 945 / 6272 ( 15 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 499                 ; 0                              ;
;     -- Register only                        ; 89                  ; 0                              ;
;     -- Combinational with a register        ; 357                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 457                 ; 0                              ;
;     -- 3 input functions                    ; 95                  ; 0                              ;
;     -- <=2 input functions                  ; 304                 ; 0                              ;
;     -- Register only                        ; 89                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 698                 ; 0                              ;
;     -- arithmetic mode                      ; 158                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 446                 ; 0                              ;
;     -- Dedicated logic registers            ; 446 / 6272 ( 7 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 68 / 392 ( 17 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 17                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 1                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 1                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4345                ; 5                              ;
;     -- Registered Connections               ; 1630                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 2                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 0                              ;
;     -- Output Ports                         ; 14                  ; 0                              ;
;     -- Bidir Ports                          ; 1                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clock ; 23    ; 1        ; 0            ; 11           ; 7            ; 446                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; reset ; 25    ; 2        ; 0            ; 11           ; 21           ; 305                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data_to_lcd[0] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_to_lcd[1] ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_to_lcd[2] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_to_lcd[3] ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_to_lcd[4] ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_to_lcd[5] ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_to_lcd[6] ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_to_lcd[7] ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; erro           ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_e          ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rs         ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rw         ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led2           ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx             ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source       ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------+---------------------+
; dht_bus ; 28    ; 2        ; 0            ; 9            ; 7            ; 10                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; DHT11_Data:b2v_inst|dht_en ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; led2                    ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; erro                    ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; lcd_rw                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 11 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 8 ( 25 % )    ; 3.3V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 2 / 13 ( 15 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 10 ( 10 % )   ; 2.5V          ; --           ;
; 7        ; 1 / 13 ( 8 % )    ; 3.3V          ; --           ;
; 8        ; 5 / 12 ( 42 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; data_to_lcd[1]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; data_to_lcd[4]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; data_to_lcd[3]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; data_to_lcd[6]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; data_to_lcd[5]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; data_to_lcd[7]                                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clock                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; reset                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; dht_bus                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; led2                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; erro                                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; tx                                                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; lcd_rw                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; lcd_rs                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; data_to_lcd[0]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; lcd_e                                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; data_to_lcd[2]                                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                       ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
; Compilation Hierarchy Node        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                      ; Library Name ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
; |Top_Entity                       ; 945 (0)     ; 446 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 17   ; 0            ; 499 (0)      ; 89 (0)            ; 357 (0)          ; |Top_Entity                              ; work         ;
;    |BaudRateGenerator:b2v_inst10| ; 16 (16)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |Top_Entity|BaudRateGenerator:b2v_inst10 ; work         ;
;    |DHT11_Data:b2v_inst|          ; 307 (307)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 143 (143)    ; 25 (25)           ; 139 (139)        ; |Top_Entity|DHT11_Data:b2v_inst          ; work         ;
;    |DividedFrequency:b2v_inst12|  ; 66 (66)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 32 (32)          ; |Top_Entity|DividedFrequency:b2v_inst12  ; work         ;
;    |FIFO_TX:b2v_inst13|           ; 155 (155)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 56 (56)           ; 66 (66)          ; |Top_Entity|FIFO_TX:b2v_inst13           ; work         ;
;    |Hex_8bit_To_BCD:b2v_inst6|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 7 (7)            ; |Top_Entity|Hex_8bit_To_BCD:b2v_inst6    ; work         ;
;    |Hex_8bit_To_BCD:b2v_inst7|    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 5 (5)            ; |Top_Entity|Hex_8bit_To_BCD:b2v_inst7    ; work         ;
;    |Hex_8bit_To_BCD:b2v_inst8|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |Top_Entity|Hex_8bit_To_BCD:b2v_inst8    ; work         ;
;    |Hex_8bit_To_BCD:b2v_inst9|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Top_Entity|Hex_8bit_To_BCD:b2v_inst9    ; work         ;
;    |LCD16x2_Display:b2v_inst5|    ; 252 (252)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (162)    ; 0 (0)             ; 90 (90)          ; |Top_Entity|LCD16x2_Display:b2v_inst5    ; work         ;
;    |Send_FIFO_TX:b2v_inst11|      ; 35 (35)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 16 (16)          ; |Top_Entity|Send_FIFO_TX:b2v_inst11      ; work         ;
;    |UART_TX_Test:b2v_inst14|      ; 108 (108)   ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 7 (7)             ; 67 (67)          ; |Top_Entity|UART_TX_Test:b2v_inst14      ; work         ;
+-----------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; lcd_rw         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rs         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_e          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; erro           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led2           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_to_lcd[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dht_bus        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clock          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; dht_bus                                  ;                   ;         ;
;      - DHT11_Data:b2v_inst|init_stp[2]~1 ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|init_stp[2]~2 ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|init_stp[1]~8 ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|init_stp[1]~9 ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|cnt[0]~5      ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|cnt[0]~10     ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|cnt[0]~12     ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|Mux44~0       ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|Mux45~0       ; 0                 ; 6       ;
;      - DHT11_Data:b2v_inst|tmp_data~1    ; 0                 ; 6       ;
; clock                                    ;                   ;         ;
; reset                                    ;                   ;         ;
+------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+----------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; DHT11_Data:b2v_inst|cnt[0]~16                ; LCCOMB_X21_Y15_N24 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[7]~1     ; LCCOMB_X11_Y15_N18 ; 40      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DHT11_Data:b2v_inst|dht_temp_integral[7]~0   ; LCCOMB_X12_Y17_N26 ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DHT11_Data:b2v_inst|state.get_data           ; FF_X21_Y15_N31     ; 21      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; DHT11_Data:b2v_inst|state.read_data          ; FF_X21_Y15_N29     ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~1                ; LCCOMB_X14_Y18_N4  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~10               ; LCCOMB_X17_Y18_N30 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~11               ; LCCOMB_X19_Y18_N18 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~13               ; LCCOMB_X17_Y17_N8  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~15               ; LCCOMB_X18_Y17_N8  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~16               ; LCCOMB_X17_Y17_N2  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~17               ; LCCOMB_X18_Y17_N26 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~19               ; LCCOMB_X16_Y17_N28 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~21               ; LCCOMB_X14_Y18_N20 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~22               ; LCCOMB_X17_Y18_N24 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~23               ; LCCOMB_X16_Y17_N24 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~3                ; LCCOMB_X16_Y18_N28 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~4                ; LCCOMB_X16_Y18_N30 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~5                ; LCCOMB_X14_Y18_N2  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~7                ; LCCOMB_X17_Y18_N28 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Decoder0~9                ; LCCOMB_X19_Y18_N24 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|Mux13~5                   ; LCCOMB_X17_Y19_N8  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|full_tmp                  ; FF_X17_Y19_N25     ; 15      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|rd_ptr[1]~0               ; LCCOMB_X17_Y19_N6  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; FIFO_TX:b2v_inst13|wr_ptr[3]~0               ; LCCOMB_X17_Y19_N18 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD16x2_Display:b2v_inst5|Selector46~4       ; LCCOMB_X8_Y20_N10  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[0]~0 ; LCCOMB_X5_Y20_N26  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD16x2_Display:b2v_inst5|ptr[0]~41          ; LCCOMB_X8_Y20_N30  ; 32      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; LCD16x2_Display:b2v_inst5|ptr[2]~100         ; LCCOMB_X5_Y20_N30  ; 32      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~0    ; LCCOMB_X14_Y17_N10 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UART_TX_Test:b2v_inst14|b_r[5]~0             ; LCCOMB_X19_Y19_N16 ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; UART_TX_Test:b2v_inst14|state_r.data         ; FF_X19_Y19_N19     ; 20      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clock                                        ; PIN_23             ; 446     ; Clock                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; reset                                        ; PIN_25             ; 18      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; reset                                        ; PIN_25             ; 288     ; Async. clear            ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_23   ; 446     ; 39                                   ; Global Clock         ; GCLK2            ; --                        ;
; reset ; PIN_25   ; 288     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------+
; Non-Global High Fan-Out Signals                            ;
+--------------------------------------------------+---------+
; Name                                             ; Fan-Out ;
+--------------------------------------------------+---------+
; DHT11_Data:b2v_inst|tmp_data                     ; 41      ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[7]~1         ; 40      ;
; DHT11_Data:b2v_inst|cnt[0]~17                    ; 32      ;
; LCD16x2_Display:b2v_inst5|ptr[2]~100             ; 32      ;
; DHT11_Data:b2v_inst|cnt[0]~16                    ; 32      ;
; LCD16x2_Display:b2v_inst5|ptr[0]~41              ; 32      ;
; DHT11_Data:b2v_inst|dht_temp_integral[7]~0       ; 32      ;
; FIFO_TX:b2v_inst13|rd_ptr[3]                     ; 31      ;
; FIFO_TX:b2v_inst13|rd_ptr[2]                     ; 31      ;
; LCD16x2_Display:b2v_inst5|cnt[0]~2               ; 31      ;
; FIFO_TX:b2v_inst13|rd_ptr[1]                     ; 30      ;
; LCD16x2_Display:b2v_inst5|ptr[1]                 ; 30      ;
; LCD16x2_Display:b2v_inst5|ptr[3]                 ; 30      ;
; FIFO_TX:b2v_inst13|rd_ptr[0]                     ; 29      ;
; LCD16x2_Display:b2v_inst5|ptr[0]                 ; 27      ;
; LCD16x2_Display:b2v_inst5|ptr[2]                 ; 26      ;
; DHT11_Data:b2v_inst|state.get_data               ; 21      ;
; UART_TX_Test:b2v_inst14|state_r.data             ; 20      ;
; LCD16x2_Display:b2v_inst5|lcd_state.lcd_data_l1  ; 19      ;
; FIFO_TX:b2v_inst13|wr_ptr[3]                     ; 18      ;
; LCD16x2_Display:b2v_inst5|lcd_state.lcd_delay    ; 18      ;
; reset~input                                      ; 17      ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[4]          ; 17      ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]          ; 17      ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[6]          ; 16      ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[5]          ; 16      ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[3]          ; 16      ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[2]          ; 16      ;
; DividedFrequency:b2v_inst12|Equal0~11            ; 16      ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[1]          ; 16      ;
; FIFO_TX:b2v_inst13|full_tmp                      ; 15      ;
; DHT11_Data:b2v_inst|init_stp[0]                  ; 15      ;
; LCD16x2_Display:b2v_inst5|lcd_state.lcd_data_l0  ; 15      ;
; FIFO_TX:b2v_inst13|wr_ptr[0]                     ; 14      ;
; DHT11_Data:b2v_inst|ptr[4]                       ; 14      ;
; LCD16x2_Display:b2v_inst5|lcd_state.initial      ; 14      ;
; FIFO_TX:b2v_inst13|wr_ptr[1]                     ; 13      ;
; DHT11_Data:b2v_inst|init_stp[2]                  ; 13      ;
; DividedFrequency:b2v_inst12|dividedFrq~3         ; 11      ;
; FIFO_TX:b2v_inst13|wr_ptr[2]                     ; 11      ;
; UART_TX_Test:b2v_inst14|Selector3~1              ; 11      ;
; DHT11_Data:b2v_inst|ptr[0]                       ; 11      ;
; DHT11_Data:b2v_inst|ptr[5]                       ; 11      ;
; DHT11_Data:b2v_inst|dht_temp_integral[7]         ; 11      ;
; DHT11_Data:b2v_inst|dht_temp_integral[5]         ; 11      ;
; DHT11_Data:b2v_inst|dht_temp_integral[6]         ; 11      ;
; DHT11_Data:b2v_inst|dht_humi_integral[5]         ; 11      ;
; DHT11_Data:b2v_inst|dht_humi_integral[6]         ; 11      ;
; DHT11_Data:b2v_inst|dht_humi_integral[7]         ; 11      ;
; dht_bus~input                                    ; 10      ;
; DHT11_Data:b2v_inst|ptr[1]                       ; 10      ;
; DHT11_Data:b2v_inst|ptr[3]                       ; 10      ;
; DHT11_Data:b2v_inst|state.read_data              ; 10      ;
; DHT11_Data:b2v_inst|init_stp[1]                  ; 10      ;
; DHT11_Data:b2v_inst|Decoder0~19                  ; 9       ;
; DHT11_Data:b2v_inst|Decoder0~15                  ; 9       ;
; DHT11_Data:b2v_inst|Decoder0~2                   ; 9       ;
; DHT11_Data:b2v_inst|ptr[2]                       ; 9       ;
; DHT11_Data:b2v_inst|dht_temp_integral[4]         ; 9       ;
; LCD16x2_Display:b2v_inst5|cmd_ptr[0]             ; 9       ;
; DHT11_Data:b2v_inst|dht_humi_integral[4]         ; 9       ;
; LCD16x2_Display:b2v_inst5|Add0~2                 ; 9       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~0        ; 8       ;
; FIFO_TX:b2v_inst13|wr_en                         ; 8       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_ena              ; 8       ;
; DHT11_Data:b2v_inst|state.delay                  ; 8       ;
; UART_TX_Test:b2v_inst14|state_r.stop             ; 8       ;
; LCD16x2_Display:b2v_inst5|cmd_ptr[1]             ; 8       ;
; DHT11_Data:b2v_inst|state.init                   ; 8       ;
; LCD16x2_Display:b2v_inst5|Add0~10                ; 8       ;
; FIFO_TX:b2v_inst13|Decoder0~23                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~22                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~21                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~19                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~17                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~16                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~15                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~13                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~11                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~10                   ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~9                    ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~7                    ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~5                    ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~4                    ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~3                    ; 7       ;
; FIFO_TX:b2v_inst13|Decoder0~1                    ; 7       ;
; UART_TX_Test:b2v_inst14|b_r[5]~0                 ; 7       ;
; FIFO_TX:b2v_inst13|empty_tmp                     ; 7       ;
; BaudRateGenerator:b2v_inst10|r_r[0]              ; 7       ;
; DHT11_Data:b2v_inst|cnt[4]                       ; 7       ;
; UART_TX_Test:b2v_inst14|state_r.idle             ; 7       ;
; LCD16x2_Display:b2v_inst5|cmd_ptr[2]             ; 7       ;
; LCD16x2_Display:b2v_inst5|lcd_state.lcd_add_11   ; 7       ;
; Send_FIFO_TX:b2v_inst11|state.digit1             ; 6       ;
; Send_FIFO_TX:b2v_inst11|state.digit6             ; 6       ;
; Send_FIFO_TX:b2v_inst11|state.digit2             ; 6       ;
; Send_FIFO_TX:b2v_inst11|state.digit4             ; 6       ;
; Send_FIFO_TX:b2v_inst11|state.digit9             ; 6       ;
; Send_FIFO_TX:b2v_inst11|state.digit7             ; 6       ;
; DHT11_Data:b2v_inst|Equal5~2                     ; 6       ;
; DHT11_Data:b2v_inst|Equal5~0                     ; 6       ;
; BaudRateGenerator:b2v_inst10|Equal0~1            ; 6       ;
; BaudRateGenerator:b2v_inst10|Equal0~0            ; 6       ;
; DHT11_Data:b2v_inst|rd_stp[0]                    ; 6       ;
; DHT11_Data:b2v_inst|rd_stp[1]                    ; 6       ;
; DHT11_Data:b2v_inst|Equal3~0                     ; 6       ;
; DHT11_Data:b2v_inst|cnt[10]                      ; 6       ;
; DHT11_Data:b2v_inst|cnt[6]                       ; 6       ;
; LCD16x2_Display:b2v_inst5|Selector46~4           ; 6       ;
; DHT11_Data:b2v_inst|dht_temp_integral[2]         ; 6       ;
; DHT11_Data:b2v_inst|dht_temp_integral[3]         ; 6       ;
; DHT11_Data:b2v_inst|dht_humi_integral[1]         ; 6       ;
; DHT11_Data:b2v_inst|dht_humi_integral[2]         ; 6       ;
; DHT11_Data:b2v_inst|dht_humi_integral[3]         ; 6       ;
; DHT11_Data:b2v_inst|state.check                  ; 6       ;
; LCD16x2_Display:b2v_inst5|Equal0~5               ; 6       ;
; LCD16x2_Display:b2v_inst5|Add0~14                ; 6       ;
; Send_FIFO_TX:b2v_inst11|state.digit5             ; 5       ;
; UART_TX_Test:b2v_inst14|s_r[1]~2                 ; 5       ;
; DHT11_Data:b2v_inst|ptr~0                        ; 5       ;
; UART_TX_Test:b2v_inst14|state_r.start            ; 5       ;
; UART_TX_Test:b2v_inst14|s_r[0]                   ; 5       ;
; DHT11_Data:b2v_inst|Equal7~8                     ; 5       ;
; DHT11_Data:b2v_inst|cnt[13]                      ; 5       ;
; DHT11_Data:b2v_inst|cnt[12]                      ; 5       ;
; DHT11_Data:b2v_inst|cnt[17]                      ; 5       ;
; DHT11_Data:b2v_inst|cnt[8]                       ; 5       ;
; DHT11_Data:b2v_inst|cnt[3]                       ; 5       ;
; LCD16x2_Display:b2v_inst5|Equal5~9               ; 5       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[1]          ; 5       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~10                 ; 5       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~9                  ; 5       ;
; DHT11_Data:b2v_inst|dht_temp_integral[1]         ; 5       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~8                  ; 5       ;
; LCD16x2_Display:b2v_inst5|lcd_state.lcd_add_l0   ; 5       ;
; DHT11_Data:b2v_inst|cnt[0]~2                     ; 5       ;
; LCD16x2_Display:b2v_inst5|Add0~34                ; 5       ;
; LCD16x2_Display:b2v_inst5|Add0~30                ; 5       ;
; LCD16x2_Display:b2v_inst5|Add0~22                ; 5       ;
; LCD16x2_Display:b2v_inst5|Add0~12                ; 5       ;
; LCD16x2_Display:b2v_inst5|Add0~8                 ; 5       ;
; LCD16x2_Display:b2v_inst5|Add0~6                 ; 5       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~12                 ; 4       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[4]~7        ; 4       ;
; FIFO_TX:b2v_inst13|wr_ptr[3]~0                   ; 4       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[9]       ; 4       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[7]       ; 4       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[16]      ; 4       ;
; FIFO_TX:b2v_inst13|rd_ptr[1]~0                   ; 4       ;
; UART_TX_Test:b2v_inst14|s_r[0]~3                 ; 4       ;
; DHT11_Data:b2v_inst|Decoder0~13                  ; 4       ;
; DHT11_Data:b2v_inst|Decoder0~11                  ; 4       ;
; DHT11_Data:b2v_inst|Decoder0~9                   ; 4       ;
; DHT11_Data:b2v_inst|Decoder0~8                   ; 4       ;
; DHT11_Data:b2v_inst|Decoder0~6                   ; 4       ;
; DHT11_Data:b2v_inst|Decoder0~4                   ; 4       ;
; UART_TX_Test:b2v_inst14|s_r[1]                   ; 4       ;
; UART_TX_Test:b2v_inst14|s_r[2]                   ; 4       ;
; UART_TX_Test:b2v_inst14|Selector3~0              ; 4       ;
; UART_TX_Test:b2v_inst14|n_r[0]                   ; 4       ;
; DHT11_Data:b2v_inst|cnt[5]                       ; 4       ;
; DHT11_Data:b2v_inst|cnt[11]                      ; 4       ;
; DHT11_Data:b2v_inst|cnt[7]                       ; 4       ;
; DHT11_Data:b2v_inst|cnt[9]                       ; 4       ;
; LCD16x2_Display:b2v_inst5|Selector47~1           ; 4       ;
; LCD16x2_Display:b2v_inst5|Equal4~3               ; 4       ;
; LCD16x2_Display:b2v_inst5|Equal4~1               ; 4       ;
; LCD16x2_Display:b2v_inst5|Equal0~9               ; 4       ;
; LCD16x2_Display:b2v_inst5|Equal0~8               ; 4       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~8                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~7                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~6                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|hundreds[0]~0          ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~7                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~6                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~5                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~3                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~2                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~1                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|LessThan4~1            ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~10                 ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~8                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~7                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~6                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~5                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~4                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~3                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~2                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~1                  ; 4       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~0                  ; 4       ;
; LCD16x2_Display:b2v_inst5|Equal4~0               ; 4       ;
; LCD16x2_Display:b2v_inst5|Add0~62                ; 4       ;
; LCD16x2_Display:b2v_inst5|Add0~44                ; 4       ;
; LCD16x2_Display:b2v_inst5|Add0~4                 ; 4       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~13                 ; 3       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~14                 ; 3       ;
; Send_FIFO_TX:b2v_inst11|state.digit3             ; 3       ;
; Send_FIFO_TX:b2v_inst11|state.digit8             ; 3       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[3]       ; 3       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[1]       ; 3       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[2]       ; 3       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[0]       ; 3       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[8]       ; 3       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[15]      ; 3       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[14]      ; 3       ;
; UART_TX_Test:b2v_inst14|n_r[2]~0                 ; 3       ;
; DHT11_Data:b2v_inst|Decoder0~18                  ; 3       ;
; DHT11_Data:b2v_inst|Decoder0~16                  ; 3       ;
; DHT11_Data:b2v_inst|Decoder0~14                  ; 3       ;
; DHT11_Data:b2v_inst|Decoder0~12                  ; 3       ;
; DHT11_Data:b2v_inst|Decoder0~10                  ; 3       ;
; DHT11_Data:b2v_inst|Decoder0~7                   ; 3       ;
; DHT11_Data:b2v_inst|Decoder0~3                   ; 3       ;
; DHT11_Data:b2v_inst|dht_en                       ; 3       ;
; UART_TX_Test:b2v_inst14|Selector3~5              ; 3       ;
; UART_TX_Test:b2v_inst14|Equal1~0                 ; 3       ;
; UART_TX_Test:b2v_inst14|s_r[3]                   ; 3       ;
; UART_TX_Test:b2v_inst14|n_r[1]                   ; 3       ;
; UART_TX_Test:b2v_inst14|n_r[2]                   ; 3       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[7]~0         ; 3       ;
; DHT11_Data:b2v_inst|Selector33~0                 ; 3       ;
; DHT11_Data:b2v_inst|Equal1~2                     ; 3       ;
; DHT11_Data:b2v_inst|cnt[16]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[20]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[0]                       ; 3       ;
; DHT11_Data:b2v_inst|cnt[1]                       ; 3       ;
; DHT11_Data:b2v_inst|cnt[2]                       ; 3       ;
; DHT11_Data:b2v_inst|cnt[31]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[14]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[15]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[18]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[21]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[22]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[23]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[24]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[26]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[19]                      ; 3       ;
; DHT11_Data:b2v_inst|cnt[25]                      ; 3       ;
; LCD16x2_Display:b2v_inst5|Equal4~4               ; 3       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~5                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~4                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~3                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~2                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~1                  ; 3       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[3]          ; 3       ;
; Hex_8bit_To_BCD:b2v_inst8|tmp~0                  ; 3       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[5]          ; 3       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[7]          ; 3       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[6]          ; 3       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[4]          ; 3       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[2]          ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~8                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~7                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~6                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~5                  ; 3       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[2]          ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~4                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~3                  ; 3       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[3]          ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~2                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~1                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst9|tmp~0                  ; 3       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[4]          ; 3       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[7]          ; 3       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[5]          ; 3       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[6]          ; 3       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[1]          ; 3       ;
; Hex_8bit_To_BCD:b2v_inst6|Add6~0                 ; 3       ;
; Hex_8bit_To_BCD:b2v_inst6|LessThan4~1            ; 3       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~0                  ; 3       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~9                  ; 3       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[0]~0     ; 3       ;
; LCD16x2_Display:b2v_inst5|Equal0~7               ; 3       ;
; LCD16x2_Display:b2v_inst5|Equal0~6               ; 3       ;
; LCD16x2_Display:b2v_inst5|LessThan0~0            ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~60                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~58                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~56                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~54                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~42                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~40                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~38                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~36                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~32                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~28                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~26                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~24                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~20                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~18                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~16                ; 3       ;
; LCD16x2_Display:b2v_inst5|Add0~0                 ; 3       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[2]~9              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[2]~9              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~14                 ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~12                 ; 2       ;
; FIFO_TX:b2v_inst13|Add1~1                        ; 2       ;
; FIFO_TX:b2v_inst13|Add1~0                        ; 2       ;
; DividedFrequency:b2v_inst12|Equal0~7             ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[4]       ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[5]       ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[6]       ; 2       ;
; DividedFrequency:b2v_inst12|Equal0~6             ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[10]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[11]      ; 2       ;
; DividedFrequency:b2v_inst12|Equal0~5             ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[12]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[13]      ; 2       ;
; DividedFrequency:b2v_inst12|dividedFrq~0         ; 2       ;
; DividedFrequency:b2v_inst12|Equal0~4             ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[31]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[30]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[29]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[28]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[24]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[27]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[26]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[25]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[20]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[23]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[22]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[21]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[19]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[18]      ; 2       ;
; DividedFrequency:b2v_inst12|reg_cnt_out[17]      ; 2       ;
; FIFO_TX:b2v_inst13|Mux13~5                       ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~20                   ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~18                   ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~14                   ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~12                   ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~8                    ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~6                    ; 2       ;
; FIFO_TX:b2v_inst13|Add0~1                        ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~2                    ; 2       ;
; FIFO_TX:b2v_inst13|Add0~0                        ; 2       ;
; FIFO_TX:b2v_inst13|Decoder0~0                    ; 2       ;
; DHT11_Data:b2v_inst|Decoder0~17                  ; 2       ;
; DHT11_Data:b2v_inst|Decoder0~5                   ; 2       ;
; DHT11_Data:b2v_inst|Equal4~0                     ; 2       ;
; DHT11_Data:b2v_inst|cnt[0]~12                    ; 2       ;
; DHT11_Data:b2v_inst|Equal5~1                     ; 2       ;
; DHT11_Data:b2v_inst|tmp_data~0                   ; 2       ;
; DHT11_Data:b2v_inst|Selector33~4                 ; 2       ;
; UART_TX_Test:b2v_inst14|Selector3~6              ; 2       ;
; UART_TX_Test:b2v_inst14|Selector3~4              ; 2       ;
; UART_TX_Test:b2v_inst14|Selector3~2              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[2]              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[3]              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[4]              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[1]              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[6]              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[8]              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[5]              ; 2       ;
; BaudRateGenerator:b2v_inst10|r_r[7]              ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector43~4           ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector46~11          ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector43~2           ; 2       ;
; DHT11_Data:b2v_inst|tmp[30]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[38]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[31]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[39]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[14]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[22]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[15]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[23]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[7]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[6]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[28]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[36]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[29]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[37]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[12]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[20]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[13]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[21]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[5]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[4]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[26]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[34]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[27]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[35]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[10]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[18]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[11]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[19]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[3]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[2]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[24]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[32]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[25]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[33]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[8]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[16]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[9]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[17]                      ; 2       ;
; DHT11_Data:b2v_inst|tmp[1]                       ; 2       ;
; DHT11_Data:b2v_inst|tmp[0]                       ; 2       ;
; DHT11_Data:b2v_inst|Decoder0~0                   ; 2       ;
; DHT11_Data:b2v_inst|Equal7~2                     ; 2       ;
; DHT11_Data:b2v_inst|Selector33~1                 ; 2       ;
; DHT11_Data:b2v_inst|init_stp[2]~5                ; 2       ;
; DHT11_Data:b2v_inst|Equal1~0                     ; 2       ;
; DHT11_Data:b2v_inst|init_stp[2]~3                ; 2       ;
; DHT11_Data:b2v_inst|init_stp[2]~2                ; 2       ;
; DHT11_Data:b2v_inst|Equal2~2                     ; 2       ;
; DHT11_Data:b2v_inst|Equal2~1                     ; 2       ;
; DHT11_Data:b2v_inst|Equal0~5                     ; 2       ;
; DHT11_Data:b2v_inst|init_stp[2]~1                ; 2       ;
; DHT11_Data:b2v_inst|Equal0~4                     ; 2       ;
; DHT11_Data:b2v_inst|Equal0~3                     ; 2       ;
; DHT11_Data:b2v_inst|LessThan0~3                  ; 2       ;
; DHT11_Data:b2v_inst|Equal0~1                     ; 2       ;
; DHT11_Data:b2v_inst|Equal0~0                     ; 2       ;
; DHT11_Data:b2v_inst|LessThan0~2                  ; 2       ;
; DHT11_Data:b2v_inst|LessThan0~1                  ; 2       ;
; DHT11_Data:b2v_inst|LessThan0~0                  ; 2       ;
; DHT11_Data:b2v_inst|Equal7~0                     ; 2       ;
; DHT11_Data:b2v_inst|cnt[27]                      ; 2       ;
; DHT11_Data:b2v_inst|cnt[28]                      ; 2       ;
; DHT11_Data:b2v_inst|cnt[29]                      ; 2       ;
; DHT11_Data:b2v_inst|cnt[30]                      ; 2       ;
; LCD16x2_Display:b2v_inst5|cnt[0]~1               ; 2       ;
; LCD16x2_Display:b2v_inst5|Equal4~5               ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector45~2           ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector46~5           ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector46~2           ; 2       ;
; LCD16x2_Display:b2v_inst5|LessThan0~1            ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector40~12          ; 2       ;
; LCD16x2_Display:b2v_inst5|Mux6~0                 ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector36~6           ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector34~0           ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|unit[3]~1              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst9|unit[3]~2              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~11                 ; 2       ;
; Hex_8bit_To_BCD:b2v_inst8|unit[3]~1              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[3]~13             ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|unit[2]~0              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst9|unit[2]~1              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|unit[2]~1              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst8|unit[2]~0              ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector33~0           ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[1]~11             ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|unit[1]~0              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[0]~12             ; 2       ;
; Hex_8bit_To_BCD:b2v_inst9|unit[1]~0              ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[1]~11             ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[0]~4     ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[0]~10             ; 2       ;
; Hex_8bit_To_BCD:b2v_inst6|tmp~4                  ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[0]~3     ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_decimal[0]          ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_integral[0]         ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector40~6           ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector39~1           ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[0]~2     ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[0]~1     ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_integral[0]         ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_decimal[0]          ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|hundreds[0]~0          ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|Add6~0                 ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~11                 ; 2       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[0]~10             ; 2       ;
; LCD16x2_Display:b2v_inst5|Selector39~0           ; 2       ;
; DHT11_Data:b2v_inst|Equal6~4                     ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[6]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[6]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[7]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[7]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[6]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[6]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[7]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[7]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[4]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[4]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[5]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[5]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[4]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[4]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[5]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[5]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[2]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[2]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[3]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[3]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[2]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[2]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[3]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[3]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[0]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[0]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bl_tmp[1]           ; 2       ;
; DHT11_Data:b2v_inst|dht_humi_bh_tmp[1]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[0]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[0]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bl_tmp[1]           ; 2       ;
; DHT11_Data:b2v_inst|dht_temp_bh_tmp[1]           ; 2       ;
; LCD16x2_Display:b2v_inst5|Equal0~2               ; 2       ;
; LCD16x2_Display:b2v_inst5|Equal0~1               ; 2       ;
; LCD16x2_Display:b2v_inst5|Equal0~0               ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[7]       ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[6]       ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[5]       ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[4]       ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[3]       ; 2       ;
; LCD16x2_Display:b2v_inst5|lcd_data_temp[2]       ; 2       ;
; DHT11_Data:b2v_inst|check_sum_led                ; 2       ;
; DHT11_Data:b2v_inst|err                          ; 2       ;
; LCD16x2_Display:b2v_inst5|e_temp                 ; 2       ;
; LCD16x2_Display:b2v_inst5|rs_temp                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[31]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[30]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[29]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[28]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[27]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[26]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[25]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[24]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[23]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[22]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[21]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[20]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[19]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[18]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[17]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[16]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[15]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[14]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[13]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[12]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[11]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[10]                ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[9]                 ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[8]                 ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[4]                 ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[7]                 ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[6]                 ; 2       ;
; LCD16x2_Display:b2v_inst5|ptr[5]                 ; 2       ;
; LCD16x2_Display:b2v_inst5|Add0~52                ; 2       ;
; LCD16x2_Display:b2v_inst5|Add0~50                ; 2       ;
; LCD16x2_Display:b2v_inst5|Add0~48                ; 2       ;
; LCD16x2_Display:b2v_inst5|Add0~46                ; 2       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[5]~9        ; 1       ;
; FIFO_TX:b2v_inst13|wr_ptr[0]~1                   ; 1       ;
; FIFO_TX:b2v_inst13|rd_ptr[0]~1                   ; 1       ;
; LCD16x2_Display:b2v_inst5|cmd_ptr[0]~3           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector36~9           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector36~8           ; 1       ;
; UART_TX_Test:b2v_inst14|Selector2~3              ; 1       ;
; UART_TX_Test:b2v_inst14|Selector2~2              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[2]~8              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[2]~8              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[2]~7              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[2]~6              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[2]~4              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst6|tens[2]~3              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[2]~7              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[2]~6              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[2]~4              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst7|tens[2]~3              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst7|tmp~13                 ; 1       ;
; FIFO_TX:b2v_inst13|Mux13~6                       ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector45~9           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector40~13          ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~9             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~8             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[15][6]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~7             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[3][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[7][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[11][6]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~6             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~5             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[12][6]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~4             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[0][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[8][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[4][6]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~3             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[13][6]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~2             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[1][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[9][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[5][6]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~1             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[14][6]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector10~0             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[2][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[6][6]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[10][6]                ; 1       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[4]~8        ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~9             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~8             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[15][5]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~7             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[12][5]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[14][5]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[13][5]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~6             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~5             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[3][5]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~4             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[0][5]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[1][5]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[2][5]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~3             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[7][5]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~2             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[4][5]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[5][5]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[6][5]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~1             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[11][5]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector11~0             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[8][5]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[10][5]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[9][5]                 ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector4~5              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector4~4              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector4~3              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector4~2              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector4~1              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector4~0              ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~9             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~8             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[15][4]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~7             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[3][4]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[11][4]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[7][4]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~6             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~5             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[12][4]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~4             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[0][4]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[4][4]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[8][4]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~3             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[14][4]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~2             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[2][4]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[10][4]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[6][4]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~1             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[13][4]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector12~0             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[1][4]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[5][4]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[9][4]                 ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector5~3              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector5~2              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector5~1              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector5~0              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector12~0             ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector10~0             ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector15~0             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~9             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~8             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[15][3]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~7             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[12][3]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[13][3]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[14][3]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~6             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~5             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[3][3]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~4             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[0][3]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[2][3]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[1][3]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~3             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[11][3]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~2             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[8][3]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[9][3]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[10][3]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~1             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[7][3]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector13~0             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[4][3]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[6][3]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[5][3]                 ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector6~4              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector6~3              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector6~2              ; 1       ;
; Hex_8bit_To_BCD:b2v_inst8|unit[1]~2              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector6~1              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector6~0              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector8~0              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector13~0             ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector9~0              ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector11~0             ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector16~0             ; 1       ;
; Send_FIFO_TX:b2v_inst11|Selector14~0             ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[3]~15     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[1]~14     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[0]~13     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[12]~12    ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[13]~11    ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[9]~10     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[15]~9     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[7]~8      ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[27]~7     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[26]~6     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[25]~5     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[23]~4     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[22]~3     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[21]~2     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[18]~1     ; 1       ;
; DividedFrequency:b2v_inst12|reg_cnt_in[17]~0     ; 1       ;
; DividedFrequency:b2v_inst12|Equal0~10            ; 1       ;
; DividedFrequency:b2v_inst12|Equal0~9             ; 1       ;
; DividedFrequency:b2v_inst12|Equal0~8             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~9             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~8             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[15][2]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~7             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[3][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[7][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[11][2]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~6             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~5             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[12][2]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~4             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[0][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[8][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[4][2]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~3             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[13][2]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~2             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[1][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[9][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[5][2]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~1             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[14][2]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector14~0             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[2][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[6][2]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[10][2]                ; 1       ;
; FIFO_TX:b2v_inst13|Add1~2                        ; 1       ;
; FIFO_TX:b2v_inst13|Mux12~3                       ; 1       ;
; FIFO_TX:b2v_inst13|Mux12~2                       ; 1       ;
; FIFO_TX:b2v_inst13|Mux12~1                       ; 1       ;
; FIFO_TX:b2v_inst13|Mux12~0                       ; 1       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~6        ; 1       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~5        ; 1       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~4        ; 1       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~3        ; 1       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~2        ; 1       ;
; Send_FIFO_TX:b2v_inst11|uart_tx_data[0]~1        ; 1       ;
; DividedFrequency:b2v_inst12|dividedFrq~2         ; 1       ;
; DividedFrequency:b2v_inst12|dividedFrq~1         ; 1       ;
; DividedFrequency:b2v_inst12|LessThan1~1          ; 1       ;
; DividedFrequency:b2v_inst12|LessThan1~0          ; 1       ;
; DividedFrequency:b2v_inst12|Equal0~3             ; 1       ;
; DividedFrequency:b2v_inst12|Equal0~2             ; 1       ;
; DividedFrequency:b2v_inst12|Equal0~1             ; 1       ;
; DividedFrequency:b2v_inst12|Equal0~0             ; 1       ;
; DHT11_Data:b2v_inst|tmp_data~2                   ; 1       ;
; DHT11_Data:b2v_inst|tmp_data~1                   ; 1       ;
; DHT11_Data:b2v_inst|LessThan0~9                  ; 1       ;
; DHT11_Data:b2v_inst|LessThan0~8                  ; 1       ;
; DHT11_Data:b2v_inst|LessThan0~7                  ; 1       ;
; DHT11_Data:b2v_inst|LessThan0~6                  ; 1       ;
; DHT11_Data:b2v_inst|LessThan0~5                  ; 1       ;
; DHT11_Data:b2v_inst|LessThan0~4                  ; 1       ;
; DHT11_Data:b2v_inst|Selector0~2                  ; 1       ;
; DHT11_Data:b2v_inst|Selector0~1                  ; 1       ;
; DHT11_Data:b2v_inst|Selector0~0                  ; 1       ;
; FIFO_TX:b2v_inst13|Mux13~4                       ; 1       ;
; FIFO_TX:b2v_inst13|Mux13~3                       ; 1       ;
; FIFO_TX:b2v_inst13|Mux13~2                       ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~9             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~8             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[15][1]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~7             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[12][1]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[14][1]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[13][1]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~6             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~5             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[3][1]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~4             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[0][1]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[1][1]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[2][1]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~3             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[7][1]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~2             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[4][1]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[5][1]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[6][1]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~1             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[11][1]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector15~0             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[8][1]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[10][1]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[9][1]                 ; 1       ;
; FIFO_TX:b2v_inst13|Add0~2                        ; 1       ;
; BaudRateGenerator:b2v_inst10|r_n[0]~3            ; 1       ;
; UART_TX_Test:b2v_inst14|s_r[0]~7                 ; 1       ;
; UART_TX_Test:b2v_inst14|s_r[1]~6                 ; 1       ;
; UART_TX_Test:b2v_inst14|s_r[2]~5                 ; 1       ;
; UART_TX_Test:b2v_inst14|Add0~1                   ; 1       ;
; UART_TX_Test:b2v_inst14|s_r[3]~4                 ; 1       ;
; BaudRateGenerator:b2v_inst10|Equal0~2            ; 1       ;
; UART_TX_Test:b2v_inst14|s_r[1]~1                 ; 1       ;
; UART_TX_Test:b2v_inst14|s_r[1]~0                 ; 1       ;
; UART_TX_Test:b2v_inst14|Add0~0                   ; 1       ;
; BaudRateGenerator:b2v_inst10|r_n[1]~2            ; 1       ;
; BaudRateGenerator:b2v_inst10|r_n[5]~1            ; 1       ;
; BaudRateGenerator:b2v_inst10|r_n[7]~0            ; 1       ;
; UART_TX_Test:b2v_inst14|n_r[0]~3                 ; 1       ;
; UART_TX_Test:b2v_inst14|n_r[1]~2                 ; 1       ;
; UART_TX_Test:b2v_inst14|n_r[2]~1                 ; 1       ;
; UART_TX_Test:b2v_inst14|Add1~0                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[30]~39                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[38]~38                   ; 1       ;
; DHT11_Data:b2v_inst|Decoder0~20                  ; 1       ;
; DHT11_Data:b2v_inst|tmp[31]~37                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[39]~36                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[14]~35                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[22]~34                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[15]~33                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[23]~32                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[7]~31                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[6]~30                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[28]~29                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[36]~28                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[29]~27                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[37]~26                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[12]~25                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[20]~24                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[13]~23                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[21]~22                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[5]~21                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[4]~20                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[26]~19                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[34]~18                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[27]~17                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[35]~16                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[10]~15                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[18]~14                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[11]~13                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[19]~12                   ; 1       ;
; DHT11_Data:b2v_inst|tmp[3]~11                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[2]~10                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[24]~9                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[32]~8                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[25]~7                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[33]~6                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[8]~5                     ; 1       ;
; DHT11_Data:b2v_inst|tmp[16]~4                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[9]~3                     ; 1       ;
; DHT11_Data:b2v_inst|tmp[17]~2                    ; 1       ;
; DHT11_Data:b2v_inst|tmp[1]~1                     ; 1       ;
; DHT11_Data:b2v_inst|tmp[0]~0                     ; 1       ;
; DHT11_Data:b2v_inst|Decoder0~1                   ; 1       ;
; DHT11_Data:b2v_inst|ptr~6                        ; 1       ;
; DHT11_Data:b2v_inst|ptr~5                        ; 1       ;
; DHT11_Data:b2v_inst|ptr~4                        ; 1       ;
; DHT11_Data:b2v_inst|ptr~3                        ; 1       ;
; DHT11_Data:b2v_inst|ptr~2                        ; 1       ;
; DHT11_Data:b2v_inst|ptr~1                        ; 1       ;
; DHT11_Data:b2v_inst|Selector36~0                 ; 1       ;
; DHT11_Data:b2v_inst|Selector34~2                 ; 1       ;
; DHT11_Data:b2v_inst|Selector34~1                 ; 1       ;
; DHT11_Data:b2v_inst|Selector34~0                 ; 1       ;
; DHT11_Data:b2v_inst|Mux45~0                      ; 1       ;
; DHT11_Data:b2v_inst|Mux44~0                      ; 1       ;
; DHT11_Data:b2v_inst|Selector35~2                 ; 1       ;
; DHT11_Data:b2v_inst|Selector35~1                 ; 1       ;
; DHT11_Data:b2v_inst|Selector35~0                 ; 1       ;
; DHT11_Data:b2v_inst|Add0~95                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~94                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~93                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~92                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~91                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~90                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~89                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~88                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~87                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~86                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~85                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~84                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~83                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~82                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~81                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~80                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~77                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~76                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~75                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~74                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~73                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~72                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~71                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~70                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~69                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~68                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~67                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~66                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~65                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~64                      ; 1       ;
; DHT11_Data:b2v_inst|Add0~11                      ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~15                    ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~14                    ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~13                    ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~11                    ; 1       ;
; DHT11_Data:b2v_inst|Add0~10                      ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~10                    ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~9                     ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~8                     ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~7                     ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~6                     ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~5                     ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~4                     ; 1       ;
; DHT11_Data:b2v_inst|cnt[0]~3                     ; 1       ;
; UART_TX_Test:b2v_inst14|state_r.idle~0           ; 1       ;
; UART_TX_Test:b2v_inst14|Selector3~8              ; 1       ;
; UART_TX_Test:b2v_inst14|Selector3~7              ; 1       ;
; UART_TX_Test:b2v_inst14|Selector3~3              ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~9             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~8             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[15][0]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~7             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[3][0]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[11][0]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[7][0]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~6             ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~5             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[12][0]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~4             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[0][0]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[4][0]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[8][0]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~3             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[13][0]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~2             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[1][0]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[5][0]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[9][0]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~1             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[14][0]                ; 1       ;
; UART_TX_Test:b2v_inst14|Selector16~0             ; 1       ;
; FIFO_TX:b2v_inst13|array_r[2][0]                 ; 1       ;
; FIFO_TX:b2v_inst13|array_r[10][0]                ; 1       ;
; FIFO_TX:b2v_inst13|array_r[6][0]                 ; 1       ;
; UART_TX_Test:b2v_inst14|Selector4~1              ; 1       ;
; LCD16x2_Display:b2v_inst5|lcd_state.initial~0    ; 1       ;
; LCD16x2_Display:b2v_inst5|cmd_ptr~2              ; 1       ;
; LCD16x2_Display:b2v_inst5|cmd_ptr~1              ; 1       ;
; LCD16x2_Display:b2v_inst5|ptr[0]~40              ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector45~8           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector45~7           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector45~6           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector45~5           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector45~4           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector45~3           ; 1       ;
; LCD16x2_Display:b2v_inst5|lcd_state.lcd_add_l0~0 ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector43~3           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector43~1           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector43~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector39~13          ; 1       ;
; DHT11_Data:b2v_inst|Selector33~3                 ; 1       ;
; DHT11_Data:b2v_inst|Equal7~7                     ; 1       ;
; DHT11_Data:b2v_inst|Equal7~6                     ; 1       ;
; DHT11_Data:b2v_inst|Equal7~5                     ; 1       ;
; DHT11_Data:b2v_inst|Equal7~4                     ; 1       ;
; DHT11_Data:b2v_inst|Equal7~3                     ; 1       ;
; DHT11_Data:b2v_inst|Selector33~2                 ; 1       ;
; DHT11_Data:b2v_inst|init_stp[1]~11               ; 1       ;
; DHT11_Data:b2v_inst|init_stp[1]~10               ; 1       ;
; DHT11_Data:b2v_inst|init_stp[1]~9                ; 1       ;
; DHT11_Data:b2v_inst|init_stp[1]~8                ; 1       ;
; DHT11_Data:b2v_inst|init_stp[2]~7                ; 1       ;
; DHT11_Data:b2v_inst|init_stp[0]~6                ; 1       ;
; DHT11_Data:b2v_inst|init_stp[2]~4                ; 1       ;
; DHT11_Data:b2v_inst|Equal1~1                     ; 1       ;
; DHT11_Data:b2v_inst|Equal0~6                     ; 1       ;
; DHT11_Data:b2v_inst|Equal2~0                     ; 1       ;
; DHT11_Data:b2v_inst|init_stp[0]~0                ; 1       ;
; DHT11_Data:b2v_inst|Equal0~2                     ; 1       ;
; DHT11_Data:b2v_inst|Equal7~1                     ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector29~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector28~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector27~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector26~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector25~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector24~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector23~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector22~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector21~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector20~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector19~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector18~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector17~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector16~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector15~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector14~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector13~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector12~0           ; 1       ;
; LCD16x2_Display:b2v_inst5|Selector11~0           ; 1       ;
+--------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,053 / 32,401 ( 3 % ) ;
; C16 interconnects     ; 3 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 364 / 21,816 ( 2 % )   ;
; Direct links          ; 328 / 32,401 ( 1 % )   ;
; Global clocks         ; 2 / 10 ( 20 % )        ;
; Local interconnects   ; 533 / 10,320 ( 5 % )   ;
; R24 interconnects     ; 10 / 1,289 ( < 1 % )   ;
; R4 interconnects      ; 417 / 28,186 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.90) ; Number of LABs  (Total = 68) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 6                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 7                            ;
; 16                                          ; 46                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 68) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 38                           ;
; 1 Clock                            ; 59                           ;
; 1 Clock enable                     ; 24                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.22) ; Number of LABs  (Total = 68) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 4                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 6                            ;
; 22                                           ; 6                            ;
; 23                                           ; 2                            ;
; 24                                           ; 8                            ;
; 25                                           ; 3                            ;
; 26                                           ; 3                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 6                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.62) ; Number of LABs  (Total = 68) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 7                            ;
; 3                                               ; 3                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 7                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 3                            ;
; 11                                              ; 6                            ;
; 12                                              ; 6                            ;
; 13                                              ; 7                            ;
; 14                                              ; 3                            ;
; 15                                              ; 1                            ;
; 16                                              ; 9                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.35) ; Number of LABs  (Total = 68) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 2                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 4                            ;
; 10                                           ; 1                            ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 6                            ;
; 18                                           ; 4                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 4                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 17        ; 0            ; 17        ; 0            ; 0            ; 17        ; 17        ; 0            ; 17        ; 17        ; 0            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 3            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 17        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 17           ; 0         ; 17           ; 17           ; 0         ; 0         ; 17           ; 0         ; 0         ; 17           ; 17           ; 17           ; 17           ; 14           ; 17           ; 17           ; 14           ; 17           ; 17           ; 16           ; 17           ; 17           ; 17           ; 17           ; 17           ; 17           ; 0         ; 17           ; 17           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; lcd_rw             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rs             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_e              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; erro               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_to_lcd[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dht_bus            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "Final_Project"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Final_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node reset~input (placed in PIN 25 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|rs_temp
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|lcd_data_temp[2]
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|lcd_data_temp[3]
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|lcd_data_temp[4]
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|lcd_data_temp[5]
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|lcd_data_temp[6]
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|lcd_data_temp[7]
        Info (176357): Destination node LCD16x2_Display:b2v_inst5|lcd_data_temp[0]~0
        Info (176357): Destination node DHT11_Data:b2v_inst|err~0
        Info (176357): Destination node DHT11_Data:b2v_inst|check_sum_led~0
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "led3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led4" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.03 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 3 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin dht_bus uses I/O standard 3.3-V LVTTL at 28
    Info (169178): Pin clock uses I/O standard 3.3-V LVTTL at 23
    Info (169178): Pin reset uses I/O standard 3.3-V LVTTL at 25
Info (144001): Generated suppressed messages file C:/Project/FPGA/Final_Project/output_files/Final_Project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 5355 megabytes
    Info: Processing ended: Sat Dec 31 12:40:27 2022
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Project/FPGA/Final_Project/output_files/Final_Project.fit.smsg.


