**
*
.SUBCKT TOP VDD VSS X A
*+       A ; INPUT
*+       VDD ; INPUT
*+       VSS ; INPUT
*+       X ; OUTPUT
*
*
M1 X A VDD VDD PMOS L=1U W=6U
M2 X A VSS VSS NMOS L=1U W=2U
*
.ENDS
.GLOBAL 0
.END
