# 2. Historical Background: 0.25µm vs 0.18µm

## 2.1 0.5µm〜0.35µm世代の流れ
0.5µm世代まではポリシリコンゲートが主流であり、ゲート抵抗が大きく回路速度の制約要因となっていた。0.35µm世代では、抵抗低減とRC遅延改善を目的にタングステンシリサイド (WSi) ゲートが導入された。  
ただし、この時代は**同極ゲート方式**（NMOS・PMOSともにn⁺ポリゲート）が主流であった。この場合、NMOSは自然に表面チャネルで十分な性能を発揮できたが、PMOSはゲート仕事関数の不整合によりしきい値が高く、駆動電流が不足した。そのため、PMOSは**埋め込みチャネル (buried channel)** 構造を採用し、Ionを確保する設計が一般的であった。しかし、埋め込みチャネルは短チャネル化に伴う制御難易度が高く、将来的なスケーリングの課題を残した。  

## 2.2 0.25µm世代：異極ゲートとTiサリサイド
0.25µm世代からは、NMOSにn⁺ポリ、PMOSにp⁺ポリを用いる**異極ゲート方式**が本格採用され、PMOSもしきい値電圧が適正化されて**表面チャネル構造へ移行**した。これによりNMOSとPMOSのデバイス対称性が改善され、CMOS回路全体の性能バランスが向上した。  

さらに、ゲートおよびソース/ドレインの低抵抗化を目的に**Tiサリサイド (TiSi₂)** が導入された。これは先端技術であったが、以下のような課題が深刻化した。  

- **相転移問題**：TiSi₂はまず高抵抗相 (C49) を形成し、その後低抵抗相 (C54) に転移する必要があるが、この転移は不完全になりやすく、抵抗が高止まりする。  
- **細線効果**：線幅縮小に伴いC54相への転移が困難となり、シート抵抗が急増。  
- **不純物との相互作用**：しきい値調整に用いられたBやAsがTiに吸収され、局所的に高抵抗スポットを生成。  
- **プロセスマージンの狭さ**：アニール温度や結晶方位のばらつきに強く依存し、量産安定性が低下。  

こうした不安定性から、0.25µm世代は現場で**「ガラスのようなプロセス (glass-like process)」**と揶揄されることもあった。リソグラフィ技術面では、部分的にハーフトーンPSMが導入されたが、OPCは限定的で、人力補正が主体であった。  

## 2.3 0.18µm世代：Coサリサイドとプロセス複雑化
0.18µm世代では、Tiサリサイドに代わって**Coサリサイド (CoSi₂)** が導入され、Ti特有の相転移問題や細線効果は大幅に軽減された。Coサリサイドは直接低抵抗相が得られるため、量産安定性が飛躍的に改善された。  

一方で、プロセスはさらに複雑化した。素子分離にShallow Trench Isolation (STI) が導入され、平坦化にはCMPが必須となり、リソグラフィでは本格的なOPCやPSMが必須化した。結果として、**技術的には安定したが、プロセスコストは大幅に上昇**した。  

## 2.4 市場背景：LCDドライバーのコスト競争
2000年代初頭、LCDドライバーIC市場は急速に拡大した。Samsungの本格参入によって熾烈なコスト競争が始まり、日本・台湾のメーカーもコスト削減圧力に直面した。この状況下で、技術的に不安定であることを承知しつつも、**安価な0.25µmプロセスの継続利用**が強く求められることとなった。  

## 2.5 まとめ
- **0.5µm**：Polyゲート → 抵抗大  
- **0.35µm**：WSiゲート（同極ゲート） → NMOSは良好だが、PMOSは埋め込みチャネルで性能に限界  
- **0.25µm**：異極ゲート＋Tiサリサイド → PMOSが表面チャネルに移行し対称性改善。しかしTiの不安定性から「ガラスのようなプロセス」と揶揄  
- **0.18µm**：Coサリサイド導入 → 技術的に安定したが、STI・CMP・OPC導入でコスト上昇  

このように、0.25µmと0.18µmは、**「技術的安定性と経済的合理性のトレードオフ」**を象徴する対照的な世代であった。0.25µmは安価で市場要求に適合したが技術的に脆弱であり、0.18µmは技術的に安定したが高コストであった。  
