# Báo cáo implementation và board ML-KEM RC1 — 2026-09-04

> Bổ sung ngày 2026-09-05: PASS trong báo cáo này là kết quả giao thức và
> KEM loopback. Firmware chưa đối chiếu khóa PUF phục hồi với khóa enrollment,
> nên số liệu 10.000/10.000 không đo silent wrong-root. Xem
> [kế hoạch qualification PUF](PUF_QUALIFICATION_PLAN.md) và báo cáo đo riêng.

## Kết luận

RTL `0.2.0-rc1` đã **PASS synthesis, place, route, timing, DRC, bitstream và
board regression** cho `XC7Z020-2CLG400I` ở 50 MHz. Bitstream được nạp volatile
qua JTAG, INFO/enroll/reconstruct PASS và stress 10.000/10.000 giao dịch không
có fail/timeout. Artifact đã được quảng bá thành `Kyber_System_Top.bit` ở root.

Nhãn mật mã vẫn là **ML-KEM-512 internal algorithm functional PASS**, không
phải chứng nhận CAVP, FIPS 140-3 hay chứng nhận sản phẩm.

## Định danh build

- Source commit: `8d2e8cda6d31e04e1557d64ca53d187cd85afc92`
- Nhánh: `codex/fips202-mlkem`
- Phiên bản artifact: `0.2.0-rc1`
- Baseline so sánh bất biến: tag `fpga-rc4-baseline`
- Vivado: 2020.1, build 2902540
- Part: `xc7z020clg400-2`
- Top: `Kyber_System_Top`
- Clock constraint: 20 ns, 50 MHz
- Xilinx IP sinh tự động: 0 `.xci`, 0 IP instance
- Bitstream build:
  `build/vivado/kyber_ro_puf_zynq7020.runs/impl_1/Kyber_System_Top.bit`
- Artifact check-in: `Kyber_System_Top.bit`, byte-for-byte giống bitstream build
- Kích thước bitstream: 4.045.676 byte
- SHA-256 bitstream:
  `183e0af367376ebd7ca6bc2f3747314fd0602306a630af2a2e51858ef1f20e8e`

Checksum được khóa trong `ARTIFACTS.sha256`; firmware release giữ SHA-256
`d8774e78d37c8fbc34d799426ce7a0150715569217bb921df3c0c1519348ec8e`.

## Lỗi fit đã phát hiện và sửa

Implementation đầu tiên của candidate dùng trực tiếp controller FIPS 202 tổng
quát cho KDF và cần 56.145 Slice LUT (`105,54%`), nên placer dừng với
`UTLZ-1`. Hierarchy report chỉ ra KDF tổng quát dùng 14.871 LUT do giữ thêm một
bản sao state Keccak 1600-bit.

KDF SoC sau đó được chuyên dụng hóa đúng profile duy nhất mà thiết kế cần:
`SHAKE256(24 byte, 64 byte)`. Core FIPS 202 tổng quát vẫn được giữ và test độc
lập. KDF cố định PASS bit-exact với Python, full-system PASS lại và diện tích
KDF sau route giảm còn 9.102 LUT. Đây là thay đổi kiến trúc tài nguyên, không
thay đổi hàm mật mã.

## Tài nguyên sau route

| Tài nguyên | Đã dùng | Có sẵn | Tỷ lệ |
|---|---:|---:|---:|
| Slice LUT | 49.909 | 53.200 | 93,81% |
| LUT logic | 49.571 | 53.200 | 93,18% |
| LUT memory | 338 | 17.400 | 1,94% |
| Slice register | 30.649 | 106.400 | 28,81% |
| BRAM tile | 25 | 140 | 17,86% |
| DSP | 4 | 220 | 1,82% |

Ciphertext store 256 x 32 bit của implicit rejection được infer thành một
RAMB18E1. Bốn phép nhân NTT được infer thành DSP48E1 từ module multiplier RTL
trung lập; source không instantiate primitive DSP48 trực tiếp.

## Timing và route

| Chỉ số | Kết quả |
|---|---:|
| WNS | +2,226 ns |
| TNS | 0 ns |
| Setup endpoint lỗi | 0 / 84.277 |
| WHS | +0,034 ns |
| THS | 0 ns |
| Hold endpoint lỗi | 0 / 84.277 |
| Routable net hoàn tất | 70.739 / 70.739 |
| Net routing error | 0 |

Vivado kết luận `All user specified timing constraints are met`. Margin này
chỉ áp dụng cho constraint 50 MHz; nó không chứng minh thiết kế đạt 100 MHz.

## DRC, methodology và RO audit

DRC đầy đủ có 0 Error/Critical Warning và 165 warning đã phân loại:

| Rule | Số lượng | Phân loại |
|---|---:|---|
| `DPOP-2` | 4 | DSP NTT chưa dùng MREG; khuyến nghị power/performance |
| `LUTLP-2` | 32 | vòng tổ hợp có chủ đích của 32 ring oscillator |
| `PDCN-1569` | 128 | pin giữ LUT của cấu trúc RO vật lý |
| `ZPS7-1` | 1 | thiết kế pure-PL cố ý không instantiate Zynq PS7 |

Methodology report còn 72 `TIMING-17`, 2 `LUTAR-1`, 4 `TIMING-18` và 32
`TIMING-23`. Phần lớn liên quan clock bất định/vòng tổ hợp của RO-PUF; đây chưa
phải CDC/RDC hoặc sign-off ASIC. Audit synthesized netlist xác nhận:

- 128 LUT RO;
- 128 feedback net;
- 128/128 feedback net có `ALLOW_COMBINATORIAL_LOOPS=TRUE`.

## Regression đi kèm

Sau khi tối ưu KDF, `make -j1 crypto-freeze-gate` PASS toàn bộ:

- FIPS 202: 50/50;
- KDF SHAKE256 fixed-profile: bit-exact, cycle 148;
- ML-KEM KeyGen/Encaps/Decaps: 25/25 mỗi nhóm;
- implicit rejection: 175/175;
- full UART/PUF/FE/KDF/ML-KEM: PASS ở 956.564 cycle;
- Kyber raw single-attempt: 1.024/1.024, mismatch/retry bằng 0;
- ASIC portability/elaboration và freeze manifest: PASS.

## Kết quả board

- JTAG: Digilent `260515110006`
- Vivado device: `xc7z020_1`
- UART: CH340 `/dev/ttyUSB1`, 115200 8N1
- Nạp: volatile PL, không ghi QSPI/flash
- INFO: protocol 1.2, capability `0x06`, shared-secret export tắt, zeroize bật,
  retry flag tắt
- Enroll: PASS, nhận 33 byte helper và chỉ lưu tạm ngoài repository
- Reconstruct smoke: PASS, marker `ABCDEFG`, server/client key match

| Bài test | Attempt | Pass | Fail | Latency TB | Throughput |
|---|---:|---:|---:|---:|---:|
| Stress ngắn | 100 | 100 | 0 | 29,457 ms | 33,948/s |
| Stress trung bình | 1.000 | 1.000 | 0 | 29,653 ms | 33,724/s |
| Stress dài | 10.000 | 10.000 | 0 | 29,608 ms | 33,775/s |

Run 10.000 kéo dài 296,079 s. Không có protocol error, timeout, mismatch hoặc
retry. Helper tạm đã được giữ ngoài working tree và xóa sau khi ghi kết quả.

## Cổng còn lại trước freeze cuối/public release

1. Hoàn tất review độc lập serialization, compare/mux rejection, reset và
   zeroization.
2. Chạy lại cổng freeze/release trên commit chứa artifact và tài liệu cuối.
3. Tạo tag crypto RTL freeze sau review; giữ tag `fpga-rc4-baseline` bất biến.
4. Giải quyết quyền phân phối Kyber RTL và chọn top-level license trước public
   release.

Các báo cáo nguồn nằm tại `reports/post_synth_*` và `reports/post_route_*`.

Sau khi RC1 được chấp nhận, miền RO của chính implementation này đã được xuất
thành physical lock/fingerprint và tái lập qua hai build sạch. Đây là bằng chứng
bổ sung sau artifact, không thay đổi source commit hoặc số liệu RC1 trong báo
cáo lịch sử này. Xem
[`RO_PHYSICAL_REPRODUCIBILITY_2026-09-05.md`](RO_PHYSICAL_REPRODUCIBILITY_2026-09-05.md).
