module pll_0 (
		input  wire  inclk,       //       inclk.clk
		output wire  clock_div1x, // clock_div1x.clk
		output wire  clock_div2x, // clock_div2x.clk
		output wire  clock_div4x  // clock_div4x.clk
	);
endmodule

