### 01_07 — [부분 통과]

**SVG 코드 검증:**

**1. beol_metal_layers.svg** — ✅
- **구조**: 트랜지스터(y=719)부터 Bond Pad(y=50)까지 M1~M15 계층 구조 정확함.
- **브라켓**: Local(M1-M3, y=614~692), Intermediate(M4-M9, y=375~608), Global(M10-M15, y=86~369) 범위가 각 메탈 레이어의 y좌표 범위와 일치함.
- **색상**: Copper(#e8a030), Via(#d08020), ILD(#e8e8e0) 등 스펙 코드와 일치.
- **텍스트 정렬**: x=115(Layer Name), x=424(Group Name)로 일관됨.

**2. damascene_process_steps.svg** — ❌
- **화살표 관통**: Step 1에서 ILD 증착 화살표(x=150)의 끝점(y=72)이 ILD 박스 상단(y=67)을 5px 관통함. 표면에서 멈춰야 함.
- **구조 불량**: Step 4(Cu Seed)에서 상단 평면 시드층(y=265)과 Trench 내부 시드층(y=267)이 연결되지 않고 y축으로 2px 떨어져 있음. 물리적 연결성 끊김.
- **화살표 경계**: Step 6의 화살표(path d="M750...") 시작점이 Step 3 박스 내부(y=197 vs 박스 y=198)에 있음.

**3. dishing_erosion.svg** — ❌
- **논리적 모순**: 에로전/디싱으로 인한 실제 표면 라인(path stroke)은 아래로 파여 있으나(y=228, y=232), 해당 영역의 Cu/ILD 박스(rect)들은 여전히 원래 높이(y=220)를 유지함.
- **관통**: 깎여 나간 부분(오목한 부분)에 여전히 Cu/ILD 색상이 채워져 있어, 표면 라인이 금속 내부를 관통하는 시각적/물리적 오류 발생. 깎인 부분은 비워져야(배경색) 함.

**PNG 시각 검증:**

**4. rc_delay_vs_gate_delay.png** — ✅
- **데이터**: 130nm에서 크로스오버 발생, 14nm에서 RC 지연 급증 등 스펙 트렌드 일치.
- **어노테이션**: "Cu + Low-k 도입"(180nm), "크로스오버"(130nm) 위치 정확함.
- **가독성**: 텍스트 깨짐 없음, 축 라벨/범례 명확함.

**판정 사유:** 
SVG 2종(`damascene`, `dishing`)에서 화살표 관통, 구조적 불일치, 물리적 모순(깎인 면 채워짐) 등 중대한 설계 오류 발견. 전면 수정 필요.
