{
    "PR2FPGA":[
	["C1", "UC", "A3", "UC", "A5", "UC", "A6", "UC", "C6", "UC", "C7", "UC", "E7", "UC", "B8", "UC", "E8", "UC", "C9", "UC", "A10", "UC", "D10", "UC", "F10", "UC", "B11", "UC", "F11", "UC", "D15", "UC"],
	["D24", "UC", "F25", "UC", "D25", "UC", "A25", "UC", "D26", "UC", "B26", "UC", "F27", "UC", "D27", "UC", "A27", "UC", "E28", "UC", "B28", "UC", "E29", "UC", "C29", "UC", "F30", "UC", "D30", "UC", "C31", "UC"]

    ],
    "v1_32":
    {
	"FlexTop":
	{
	    "High":
	    {
		
		"PR":[[0,4,8,12,16,20,24,28],
		      [0,4,8,12,16,20,24,28]],
		"TDC":[
		    [10,11,12,13,14,15,16,17],
		    [26,27,28,29,30,31,32,33]
		]
	    },
	    "Low":
	    {
		
		"PR":[[2,6,10,14,18,22,26,30],
		      [2,6,10,14,18,22,26,30]],
		"TDC":[
		    [2,3,4,5,6,7,8,9],
		    [18,19,20,21,22,23,24,25]
		]
	    }

	}
	,
	"FlexBottom":
	{
	    "High":
	    {
		
		"PR":[0,4,8,12,16,20,24,28],
		"TDC":[
		    [10,11,12,13,14,15,16,17],
		    [26,27,28,29,30,31,32,33]
		]
	    },
	    "Low":
	    {
		
		"PR":[2,6,10,14,18,22,26,30],
		"TDC":[
		    [2,3,4,5,6,7,8,9],
		    [18,19,20,21,22,23,24,25]
		]
	    }
	    
	}

    
    }
}
