can eliminate the limitations of dc gain and 
bandwidth of opamps to save power. 
Second: Every MDAC of this pipelined ADC adopts 
sampling-tunable technique. Due to incomplete-
settling technique, the MDAC of prior stage amplifies 
continuously when the MDAC at this stage samples the 
voltage amplified by previous stage. Sampling-tunable 
technique can adapt to PVT variation to sample the 
right voltage. 
Third: Adopting background sampling-tunable 
calibration technique. Due to sampling-tunable 
technique for practical applications, It is better 
this ADC can adjust automatically. For this adding a 
replica stage in addition to main ADC is a good 
method. This replica stage is identical to all the 
stages in main ADC. A comparator compares the voltage 
amplified by the replica stage given a known input 
voltage with the ideal output voltage corresponding 
to the known input voltage. According to the 
comparison result, A loop adjusts sampling instance 
automatically. 
The simulation results show that The SFDR and SNDR of 
this ADC achieve 49.0dB and 37.8dB respectively at 
1GS/s for Nyquist-rate input.  It consumes 60mW with 
1V supply voltage. 
 
英文關鍵詞： analog to digital converter, pipelined, high speed, 
background calibration 
 
 2
37.8dB。本晶片共消耗60 mW 當電源電
壓是1V。 
關鍵詞：類比/數位轉換器、管線式、高
速、背景校正 
 
Abstract  
A high-speed ADC (analog to digital 
converter) in this research project is 
designed for millimeter-wave 84GHz 
long-distance high-speed point-to-point 
transmission system. The basic 
architecture for this ADC is 1.5bit per 
stage, single channel pipelined ADC. To 
achieve high conversion rate, the key 
features are described below. 
First: Every MDAC of this pipelined 
ADC adopts incomplete-settling 
technique. In high speed applications, 
Opamps consume a lot of power in 
conventional approach. 
Incomplete-settling technique can 
eliminate the limitations of dc gain and 
bandwidth of opamps to save power. 
Second: Every MDAC of this 
pipelined ADC adopts sampling-tunable 
technique. Due to incomplete-settling 
technique, the MDAC of prior stage 
amplifies continuously when the MDAC at 
this stage samples the voltage amplified by 
previous stage. Sampling-tunable 
technique can adapt to PVT variation to 
sample the right voltage. 
Third: Adopting background 
sampling-tunable calibration technique. 
Due to sampling-tunable technique for 
practical applications, It is better this ADC 
can adjust automatically. For this adding a 
replica stage in addition to main ADC is a 
good method. This replica stage is 
identical to all the stages in main ADC. A 
comparator compares the voltage 
amplified by the replica stage given a 
known input voltage with the ideal output 
voltage corresponding to the known input 
voltage. According to the comparison 
result, A loop adjusts sampling instance 
automatically. 
The simulation results show that The 
SFDR and SNDR of this ADC achieve 
49.0dB and 37.8dB respectively at 1GS/s 
for Nyquist-rate input.  It consumes 
60mW with 1V supply voltage. 
 
Keywords: analog to digital converter, 
pipelined, high speed, background 
calibration 
 
二、緣由與目的 
1. 研究目的 
為解決先進 CMOS 製程所遭遇的
問題，使管線式類比/數位轉換器能夠在
低電壓工作，並且得到先進 CMOS 製程
的好處使速度更快，功率消耗更低。 
在此設計出 1V 6b 1GS/s CMOS 管
線式類比／數位轉換器。本計劃的構
 4
將 校 正 的 電 路 整 合 到 晶 片 中
(on-chip) 且 能 夠 不 斷 適 應 環 境 的
變化 (background calibration)，在此
提出一個能夠調整取樣時間的背景校
正。 
1. 不 完 全 趨 穩
(incomplete-settling)技巧之架
構簡介: 
為了達到高速，採用了 1.5bit stage
的架構，由於使用不完全趨穩的技
巧，在整個輸入電壓範圍內運算放
大器放大的時間常數不能變動太
大，即運算放大器的頻寬不能隨著
輸出電壓有太大的變動，因此使用
了餘數折疊(folded residue) [4]的技
巧來降低運算放大器的擺幅，其輸
入輸出的 residue plot ，如圖 (三 )
所示。有別於傳統放大兩倍，在此
選擇放大十六倍，原因是根據行為
模擬的結果，如圖 (四 )所示，在單
位時間內當單位電容較小時，放大
十 六 倍 的 架 構 放 大 速 度 是 最 快
的，而單位電容小對於開關的尺寸
也能縮小而達到減少功率消耗的
效果。電路中 MDAC 實際的架構，
如圖 (五 )所示。 
 
2. 調整取樣時間 (sampling-tunable)技
巧之架構簡介: 
每一級皆放大十六倍，此級在放大到二
倍時由下一級取樣，如圖(六)所示，由於
在下一級取樣時，此級仍在不斷放大，
下一級取樣的瞬間便非常重要，調整取
樣時間能讓每一級都取樣到正確的值而
不會造成錯誤。調整取樣時間的方法為
在傳統產生兩個不重疊相位的時脈產生
器(clock generator)中插入二個數位至時
間轉換器 (digital to time converter ,  
DTC)，如圖 (七 )所示。每一級取樣
的時間即為半個轉換週期減去數位
至時間轉換器的延遲。  
 
3. 背景調整取樣時間校正(background 
sampling-tunable calibration)的技巧  
之架構簡介: 
如圖(八)所示，添加一複製級[5]，此複
製級跟主電路每一級皆相同，將已知輸
入電壓給此複製級，將此複製級的輸出
電壓與對應此輸入電壓的理想輸出電壓
做比較，經過一些數位電路，藉由回授
來調整時脈產生器的取樣時間。在每一
級時間常數皆相近的前提下，經由複製
級決定的取樣時間，再給主電路中的每
一級。因為複製級是獨立於主電路之
外，這樣的做法便能隨著環境做調整，
完成背景校正。 
 
四、電路  
1. 運算放大器 
 6
pp. 901–915, March 2009. 
[3] E. Iroaga , B. Murmann , “A 12-Bit 
75-MS/s Pipelined ADC Using 
Incomplete Settling” IEEE J. Solid-State 
Circuits, vol. 42, no.4, pp. 748–756, April 
2007.  
[4 ] Olaf Stroeble , Victor Dias , Christoph 
Schwoerer , “An 80MHz 10b Pipeline 
ADC with Dynamic Range Doubling and 
Dynamic Reference Selection” 
International Solid-State Circuits 
Conference 2004, session 25.6. 
[5]  Ding-Lan Shen , Tai-Cheng Lee , “A 
6-bit 800-MS/s Pipelined A/D Converter 
With Open-Loop Amplifiers” IEEE J. 
Solid-State Circuits, vol. 42, no.2, pp. 
258– 268, February 2007. 
 
八、圖表 
 
 
 
圖 (一 )  調整每一級參考電壓來
修正級與級之間線性的增益錯誤 
 
 
圖(二) 額外放大，創造出在取樣瞬間跟
傳統趨穩同樣的輸出電壓 
 
 
圖 (三 ) 輸入輸出的 residue plot，
使用了餘數折疊的技巧來降低運算
放大器的擺幅 
 
 
圖 (四 ) 不同 MDAC 放大倍率，其
放大速度跟單位電容的關係 
 
 
 
 8
 
 
圖(十二) 數位碼調整取樣時間對整體電
路表現模擬 
 
 
圖(十三) 電晶體等級全晶片 FFT 模擬 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/03/30
國科會補助計畫
計畫名稱: 子計畫四：毫米波84GHz互補金氧半導體長距離高速點對點傳輸系統之高速類
比數位轉換器(1/3)
計畫主持人: 陳信樹
計畫編號: 100-2220-E-002-034- 學門領域: 智慧電子科技計畫-整合型學術研
究計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
