/***************************************************************************
 *             __________               __   ___.
 *   Open      \______   \ ____   ____ |  | _\_ |__   _______  ___
 *   Source     |       _//  _ \_/ ___\|  |/ /| __ \ /  _ \  \/  /
 *   Jukebox    |    |   (  <_> )  \___|    < | \_\ (  <_> > <  <
 *   Firmware   |____|_  /\____/ \___  >__|_ \|___  /\____/__/\_ \
 *                     \/            \/     \/    \/            \/
 * This file was automatically generated by headergen, DO NOT EDIT it.
 * headergen version: 2.1.8
 * XML versions: atj213x:1.0
 *
 * Copyright (C) 2015 by Marcin Bukat
 *
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License
 * as published by the Free Software Foundation; either version 2
 * of the License, or (at your option) any later version.
 *
 * This software is distributed on an "AS IS" basis, WITHOUT WARRANTY OF ANY
 * KIND, either express or implied.
 *
 ****************************************************************************/
#ifndef __HEADERGEN__ATJ213X__GPIO__H__
#define __HEADERGEN__ATJ213X__GPIO__H__
#include "regs-macro.h"

#define REGS_GPIO_BASE (0xb01c0000)

#define REGS_GPIO_VERSION "1.0"

/**
 * Register: GPIO_OUTEN
 * Address: 0 0xc
 * SCT: no
 */
#define GPIO_AOUTEN (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x0))
#define GPIO_BOUTEN (*(volatile unsigned long *)(REGS_GPIO_BASE + 0xc))

/**
 * Register: GPIO_INEN
 * Address: 0x4 0x10
 * SCT: no
 */
#define GPIO_AINEN  (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x4))
#define GPIO_BINEN  (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x10))

/**
 * Register: GPIO_DAT
 * Address: 0x8 0x14
 * SCT: no
 */
#define GPIO_ADAT   (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x8))
#define GPIO_BDAT   (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x14))

/**
 * Register: GPIO_MFCTL0
 * Address: 0x18
 * SCT: no
 */
#define GPIO_MFCTL0                                 (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x18))
#define BP_GPIO_MFCTL0_RESERVED31_25                25
#define BM_GPIO_MFCTL0_RESERVED31_25                0xfe000000
#define BF_GPIO_MFCTL0_RESERVED31_25(v)             (((v) << 25) & 0xfe000000)
#define BP_GPIO_MFCTL0_GPIOA2_0                     22
#define BM_GPIO_MFCTL0_GPIOA2_0                     0x1c00000
#define BV_GPIO_MFCTL0_GPIOA2_0__NAND_CLE_RB_ALE    0x1
#define BV_GPIO_MFCTL0_GPIOA2_0__LCD_RS_WD9_WD0     0x2
#define BV_GPIO_MFCTL0_GPIOA2_0__SD_CMD             0x4
#define BF_GPIO_MFCTL0_GPIOA2_0(v)                  (((v) << 22) & 0x1c00000)
#define BF_GPIO_MFCTL0_GPIOA2_0_V(v)                ((BV_GPIO_MFCTL0_GPIOA2_0__##v << 22) & 0x1c00000)
#define BP_GPIO_MFCTL0_CEB6                         20
#define BM_GPIO_MFCTL0_CEB6                         0x300000
#define BV_GPIO_MFCTL0_CEB6__LCD_CE                 0x2
#define BV_GPIO_MFCTL0_CEB6__SD_CLK                 0x3
#define BF_GPIO_MFCTL0_CEB6(v)                      (((v) << 20) & 0x300000)
#define BF_GPIO_MFCTL0_CEB6_V(v)                    ((BV_GPIO_MFCTL0_CEB6__##v << 20) & 0x300000)
#define BP_GPIO_MFCTL0_RESERVED19_16                16
#define BM_GPIO_MFCTL0_RESERVED19_16                0xf0000
#define BF_GPIO_MFCTL0_RESERVED19_16(v)             (((v) << 16) & 0xf0000)
#define BP_GPIO_MFCTL0_CEB3                         14
#define BM_GPIO_MFCTL0_CEB3                         0xc000
#define BV_GPIO_MFCTL0_CEB3__NAND_CEB3              0x1
#define BV_GPIO_MFCTL0_CEB3__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB3(v)                      (((v) << 14) & 0xc000)
#define BF_GPIO_MFCTL0_CEB3_V(v)                    ((BV_GPIO_MFCTL0_CEB3__##v << 14) & 0xc000)
#define BP_GPIO_MFCTL0_CEB2                         12
#define BM_GPIO_MFCTL0_CEB2                         0x3000
#define BV_GPIO_MFCTL0_CEB2__NAND_CEB2              0x1
#define BV_GPIO_MFCTL0_CEB2__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB2(v)                      (((v) << 12) & 0x3000)
#define BF_GPIO_MFCTL0_CEB2_V(v)                    ((BV_GPIO_MFCTL0_CEB2__##v << 12) & 0x3000)
#define BP_GPIO_MFCTL0_CEB1                         10
#define BM_GPIO_MFCTL0_CEB1                         0xc00
#define BV_GPIO_MFCTL0_CEB1__NAND_CEB1              0x1
#define BV_GPIO_MFCTL0_CEB1__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB1(v)                      (((v) << 10) & 0xc00)
#define BF_GPIO_MFCTL0_CEB1_V(v)                    ((BV_GPIO_MFCTL0_CEB1__##v << 10) & 0xc00)
#define BP_GPIO_MFCTL0_CEB0                         8
#define BM_GPIO_MFCTL0_CEB0                         0x300
#define BV_GPIO_MFCTL0_CEB0__NAND_CEB0              0x1
#define BV_GPIO_MFCTL0_CEB0__LCD_CE                 0x2
#define BF_GPIO_MFCTL0_CEB0(v)                      (((v) << 8) & 0x300)
#define BF_GPIO_MFCTL0_CEB0_V(v)                    ((BV_GPIO_MFCTL0_CEB0__##v << 8) & 0x300)
#define BP_GPIO_MFCTL0_WRRD                         6
#define BM_GPIO_MFCTL0_WRRD                         0xc0
#define BV_GPIO_MFCTL0_WRRD__NAND_WR_RD             0x1
#define BV_GPIO_MFCTL0_WRRD__LCD_WRB_RDB            0x2
#define BF_GPIO_MFCTL0_WRRD(v)                      (((v) << 6) & 0xc0)
#define BF_GPIO_MFCTL0_WRRD_V(v)                    ((BV_GPIO_MFCTL0_WRRD__##v << 6) & 0xc0)
#define BP_GPIO_MFCTL0_NAND_D7_0                    3
#define BM_GPIO_MFCTL0_NAND_D7_0                    0x38
#define BV_GPIO_MFCTL0_NAND_D7_0__NAND_D7_0         0x1
#define BV_GPIO_MFCTL0_NAND_D7_0__LCD_WD17_10       0x2
#define BF_GPIO_MFCTL0_NAND_D7_0(v)                 (((v) << 3) & 0x38)
#define BF_GPIO_MFCTL0_NAND_D7_0_V(v)               ((BV_GPIO_MFCTL0_NAND_D7_0__##v << 3) & 0x38)
#define BP_GPIO_MFCTL0_NAND_D15_8                   0
#define BM_GPIO_MFCTL0_NAND_D15_8                   0x7
#define BV_GPIO_MFCTL0_NAND_D15_8__NAND_D15_8       0x1
#define BV_GPIO_MFCTL0_NAND_D15_8__LCD_WD8_1        0x2
#define BV_GPIO_MFCTL0_NAND_D15_8__SDR_D7_0         0x4
#define BF_GPIO_MFCTL0_NAND_D15_8(v)                (((v) << 0) & 0x7)
#define BF_GPIO_MFCTL0_NAND_D15_8_V(v)              ((BV_GPIO_MFCTL0_NAND_D15_8__##v << 0) & 0x7)

/**
 * Register: GPIO_MFCTL1
 * Address: 0x1c
 * SCT: no
 */
#define GPIO_MFCTL1                         (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x1c))
#define BP_GPIO_MFCTL1_MFEN                 31
#define BM_GPIO_MFCTL1_MFEN                 0x80000000
#define BF_GPIO_MFCTL1_MFEN(v)              (((v) << 31) & 0x80000000)
#define BP_GPIO_MFCTL1_RESERVED30_18        18
#define BM_GPIO_MFCTL1_RESERVED30_18        0x7ffc0000
#define BF_GPIO_MFCTL1_RESERVED30_18(v)     (((v) << 18) & 0x7ffc0000)
#define BP_GPIO_MFCTL1_SD2E                 17
#define BM_GPIO_MFCTL1_SD2E                 0x20000
#define BF_GPIO_MFCTL1_SD2E(v)              (((v) << 17) & 0x20000)
#define BP_GPIO_MFCTL1_RBS                  16
#define BM_GPIO_MFCTL1_RBS                  0x10000
#define BF_GPIO_MFCTL1_RBS(v)               (((v) << 16) & 0x10000)
#define BP_GPIO_MFCTL1_RESERVED15_12        12
#define BM_GPIO_MFCTL1_RESERVED15_12        0xf000
#define BF_GPIO_MFCTL1_RESERVED15_12(v)     (((v) << 12) & 0xf000)
#define BP_GPIO_MFCTL1_SIR0                 11
#define BM_GPIO_MFCTL1_SIR0                 0x800
#define BF_GPIO_MFCTL1_SIR0(v)              (((v) << 11) & 0x800)
#define BP_GPIO_MFCTL1_SPTR                 9
#define BM_GPIO_MFCTL1_SPTR                 0x600
#define BV_GPIO_MFCTL1_SPTR__I2C1_SCL_ADA   0x1
#define BV_GPIO_MFCTL1_SPTR__UART2_TX_RX    0x2
#define BF_GPIO_MFCTL1_SPTR(v)              (((v) << 9) & 0x600)
#define BF_GPIO_MFCTL1_SPTR_V(v)            ((BV_GPIO_MFCTL1_SPTR__##v << 9) & 0x600)
#define BP_GPIO_MFCTL1_U2TR                 8
#define BM_GPIO_MFCTL1_U2TR                 0x100
#define BV_GPIO_MFCTL1_U2TR__UART2_TX_RX    0x0
#define BV_GPIO_MFCTL1_U2TR__I2C2_SCL_SDA   0x1
#define BF_GPIO_MFCTL1_U2TR(v)              (((v) << 8) & 0x100)
#define BF_GPIO_MFCTL1_U2TR_V(v)            ((BV_GPIO_MFCTL1_U2TR__##v << 8) & 0x100)
#define BP_GPIO_MFCTL1_RESERVED7_6          6
#define BM_GPIO_MFCTL1_RESERVED7_6          0xc0
#define BF_GPIO_MFCTL1_RESERVED7_6(v)       (((v) << 6) & 0xc0)
#define BP_GPIO_MFCTL1_I2C1SS               4
#define BM_GPIO_MFCTL1_I2C1SS               0x30
#define BV_GPIO_MFCTL1_I2C1SS__I2C1_SCL_SDA 0x0
#define BV_GPIO_MFCTL1_I2C1SS__UART2_TX_RX  0x1
#define BF_GPIO_MFCTL1_I2C1SS(v)            (((v) << 4) & 0x30)
#define BF_GPIO_MFCTL1_I2C1SS_V(v)          ((BV_GPIO_MFCTL1_I2C1SS__##v << 4) & 0x30)
#define BP_GPIO_MFCTL1_RESERVED3_0          0
#define BM_GPIO_MFCTL1_RESERVED3_0          0xf
#define BF_GPIO_MFCTL1_RESERVED3_0(v)       (((v) << 0) & 0xf)

#define GPIO_PADDRV                         (*(volatile unsigned long *)(REGS_GPIO_BASE + 0x88))
#endif /* __HEADERGEN__ATJ213X__GPIO__H__ */
