## 74HC595
시프트 레지스터 IC칩으로 SIPO()와 SISO()를 지원한다. Clock신호의 상승 엣지 타이밍에서 Data를 판단한후 8개의 출력으로 나누어 발생시키도록 한다. 즉 데이터를 하나 입력하면 8개로 나눠져서 작동할 수 있도록 해준다.  

![image](https://user-images.githubusercontent.com/98154707/153041525-3af8eb71-e46c-4607-a349-155d46268479.png) ![image](https://user-images.githubusercontent.com/98154707/153041593-af635b30-f58f-4b8b-ad9a-cafa988981b5.png)

내부구조를 살펴보면 Shift Register, Storage Register, 3-State Outputs 3부분으로 구성되며 Shift Register, Storage Register 는 D 플립플롭으로 구성되어 있다. D플립플롭의 특성은 Clock핀의 전압이 상승엣지일 때 이전의 값을 그대로 출력한다. 이러한 D플립플롭을 여러 개 연결하여 클럭의 상승 엣지 마다 Q0 -> Q1, 다음 상승 클럭에서 Q1->Q2 … Q6 ->Q7로 이동한다.  


![image](https://user-images.githubusercontent.com/98154707/153041852-3ed5040b-f049-4d96-af7d-4628053273ae.png) ![image](https://user-images.githubusercontent.com/98154707/153041986-b49da3eb-8af7-4d37-b5b0-f2502291fcac.png)
CLK의 rising edge에 따라 데이터는 Q0에서 Q1으로 이동하며 CLK 7펄스 후에 Q7까지 이동하게 된다. 데이터가 입력된 후 래치(RCLK)핀이 LOW-> HIGH로 변화할 때 데이터가 Store Register에 저장된다. 위의 타이밍도에서는 클럭 발생 후 래치 클럭을 발생시켜 1비트씩 shift 된 후의 값을 바로 출력하도록 하였다.   
만약 8비트를 일괄적으로 출력하고 싶다면 8bit번째 클럭 발생 이후에 래치 핀을 LOW->HIGH로 변화시키면 Q0 ~ Q7의 데이터가 출력 단자로 일괄적으로 이동한다. 이러한 과정을 거쳐 직렬 8bit 데이터가 병렬 8bit 데이터로 변환된다.
