---
audio: false
date: 2025-09-11
generated: true
image: false
lang: ar
layout: post
model: openai/gpt-5
title: فيريلوج لتصميم وتصديق العتاد الصلب
translated: true
type: note
---

فهمت — إليك مقدمة شاملة عن **Verilog**، وهي واحدة من أكثر لغات وصف العتاد (HDL) استخدامًا على نطاق واسع، خاصة في سياق أجهزة المنطق القابلة للبرمجة مثل **FPGAs** و **ASICs**.

---

## 1. ما هو Verilog؟
Verilog هي **لغة وصف عتاد (HDL)** تم إنشاؤها في ثمانينيات القرن العشرين (في الأصل بواسطة Gateway Design Automation، ثم تم توحيدها لاحقًا كمعيار IEEE 1364). على عكس لغات البرمجيات، تصف لغة Verilog **هيكل وسلوك العتاد**، مما يعني أن الكود الذي تكته سيتحول في النهاية إلى دوائر فعلية (بوابات، دوائر flip-flop، أسلاك) على رقاقة السيليكون.

تُستخدم بشكل أساسي في:
- **التصميم على مستوى نقل المسجّل (RTL)** – وصف المنطق على مستوى المسجّل والمنطق التوافقي.
- **المحاكاة** – اختبار الوظيفة قبل التنفيذ.
- **التركيب (Synthesis)** – تحويل لغة HDL إلى قائمة شبكات (netlist) على مستوى البوابة لتنفيذها على FPGA أو ASIC.

---

## 2. مستويات التصميم في Verilog
تدعم لغة Verilog مستويات متعددة من التجريد لتصميم العتاد:

- **المستوى السلوكي**  
  يصف ما تقوم به الدائرة باستخدام كتل `always`، وعبارات `if`، والحلقات، إلخ.  
  مثال: `sum = a + b;`

- **مستوى نقل المسجّل (RTL)**  
  يحدد كيفية تدفق البيانات بين المسجّلات والمنطق. معظم التصاميم الحقيقية تُكتب على هذا المستوى.

- **مستوى البوابة**  
  يقوم بإنشاء مثيلات مباشرة للبوابات المنطقية (`and`، `or`، `not`). نادرًا ما يُستخدم يدويًا الآن.

- **مستوى المفتاح**  
  يقوم بنمذجة الترانزستورات (ع مستوى MOSFET). مستوى منخفض جدًا، يُستخدم نادرًا.

---

## 3. المفاهيم الأساسية في Verilog

### الوحدات (Modules)
اللبنات الأساسية في Verilog. تشبه الفئات (classes) أو الدوال (functions) في البرمجيات.  
```verilog
module adder(input [3:0] a, b, output [4:0] sum);
  assign sum = a + b;
endmodule
```

### أنواع البيانات
- `wire` → تمثل الاتصالات (الإشارات التوافقية).  
- `reg` → تخزن القيم (تُستخدم في الكتل الإجرائية، مثل دوائر flip-flop).  
- `integer`، `real` → لبيئات الاختبار (testbenches)، وليس للتركيب (Synthesis).  

### الكتل الإجرائية
- `always @(*)` → للمنطق التوافقي.  
- `always @(posedge clk)` → للمنطق التسلسلي (يُفعّل بواسطة الساعة).  

### العوامل
- الحسابية: `+`، `-`، `*`، `/`  
- المنطقية: `&&`، `||`، `!`  
- العمل على البتات: `&`، `|`، `^`، `~`  
- الإزاحة: `<<`، `>>`  

### التعيين المستمر
- `assign y = a & b;` → يصف المنطق التوافقي مباشرة.

---

## 4. المحاكاة مقابل التركيب (Synthesis)
- **المحاكاة**: التشغيل مع بيئات الاختبار (testbenches) للتحقق من سلوك المنطق (التوقيت، الوظيفة).  
- **التركيب**: تقوم الأدوات (مثل Synopsys Design Compiler، Xilinx Vivado، Intel Quartus) بترجمة كود Verilog على مستوى RTL إلى دوائر على مستوى البوابة.  

بعض التركيبات (مثل `#delay`، `$display`، أو الإدخال/الإخراج للملفات) **تُستخدم للمحاكاة فقط** ولا يمكن تركيبها.

---

## 5. بيئات الاختبار (Testbenches)
**بيئة الاختبار** هي كود Verilog يُكتب لمحاكاة وتصديق تصميم ما.  
```verilog
module tb_adder;
  reg [3:0] a, b;
  wire [4:0] sum;

  adder uut (.a(a), .b(b), .sum(sum)); // Unit Under Test

  initial begin
    a = 4; b = 3; #10;
    a = 8; b = 7; #10;
    $finish;
  end
endmodule
```

---

## 6. نقاط قوة Verilog
- **بناء جملة شبيه بلغة C** → أسهل للمبرمجين المعتادين على لغة C.  
- **معيار صناعي** → مدعوم على نطاق واسع من قبل أدوات FPGA/ASIC.  
- **تصميم فعال لـ RTL** → موجز لمهندسي العتاد.  

---

## 7. قيود Verilog
- كتابة أقل صرامة (مقارنة بـ VHDL، والتي تكون مطولة ولكن أكثر أمانًا).  
- أصعب في إدارة التصاميم الكبيرة والمعقدة.  
- بعض الغموض بين المحاكاة والتركيب (تقوم المعايير الأحدث مثل SystemVerilog بإصلاح هذا).

---

## 8. التطور إلى SystemVerilog
للتغلب على قيود Verilog، تم تقديم **SystemVerilog** (معيار IEEE 1800). وهو يمتد بـ Verrilog بإضافة:
- البرمجة كائنية التوجه لبيئات الاختبار.  
- التأكيدات (SVA).  
- أنواع بيانات أكثر قوة.  
- واجهات وحزم (packages) للتعديلية.

---

## 9. التطبيقات في العالم الحقيقي
- **تصميم FPGA**: تنفيذ دوائر رقمية مخصصة (معالجة الإشارات، مسرعات الذكاء الاصطناعي).  
- **تصميم ASIC**: رقاقات لوحدات المعالجة المركزية (CPUs)، ووحدات معالجة الرسومات (GPUs)، والشبكات، والاتصالات.  
- **التصديق (Verification)**: تُستخدم للمحاكاة قبل إنفاق الملايين على تصنيع الرقاقات.

---

✅ باختصار: **Verilog هي اللغة التي تصل بين أفكار التصميم البشري للعتاد والدوائر الرقمية الفعلية.**