`include "defines.v"

module mem_wb(

	input	wire		      clk,                   //1bit，时钟信号
	input wire		      rst,                   //1bit，复位信号
	
	//来自访存阶段的信息	
	input wire[`RegAddrBus]       mem_wd,                //5bit，访存阶段传过来的，要写入的目的寄存器地址
	input wire                    mem_wreg,              //1bit，访存阶段传过来的，是否有要写入的目的寄存器
	input wire[`RegBus]	      mem_wdata,             //32bit，访存阶段传过来的，要写入目的寄存器的值

	//送到回写阶段的信息
	output reg[`RegAddrBus]      wb_wd,                  //5bit，送到回写阶段的，要写入的目的寄存器地址
	output reg                   wb_wreg,                //1bit，送到回写阶段的，是否有要写入的目的寄存器
	output reg[`RegBus]	     wb_wdata                //32bit，送到回写阶段的，要写入目的寄存器的值	       
);

	always @ (posedge clk) begin   //一个简单的时序逻辑电路
		    if(rst == `RstEnable) begin
			        wb_wd <= `NOPRegAddr;        //复位，地址为0地址
			        wb_wreg <= `WriteDisable;    //复位，写入使能信号无效
		                wb_wdata <= `ZeroWord;       //复位，写入的值为0	
		    end else begin
			        wb_wd <= mem_wd;             //将三个值依次传递下去就可以
			        wb_wreg <= mem_wreg;
			        wb_wdata <= mem_wdata;
		    end //if
	end  //always
			

endmodule
//回写阶段实际上是在regfile中完成的，mem/wb的输出wb_wreg，wb_wd，wb_wdata分别连接到regflie模块上的we，waddr，wdata，所以会将指令的运算结果
//存入目的寄存器
