
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>hw/ip/gpio/rtl/gpio_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: module gpio_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   8:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  10: </pre>
<pre style="margin:0; padding:0 ">  11:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  14:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output gpio_reg_pkg::gpio_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  16:   input  gpio_reg_pkg::gpio_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  17: </pre>
<pre style="margin:0; padding:0 ">  18:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  19:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  20: );</pre>
<pre style="margin:0; padding:0 ">  21: </pre>
<pre style="margin:0; padding:0 ">  22:   import gpio_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  24:   localparam int AW = 6;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  27: </pre>
<pre style="margin:0; padding:0 ">  28:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  36: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  42:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  43: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  45:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  46: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  48:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  53: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  55:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  56: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  58:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  64:   );</pre>
<pre style="margin:0; padding:0 ">  65: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  66:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  67:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  68: </pre>
<pre style="margin:0; padding:0 ">  69:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  70:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  71:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  72:   logic [31:0] intr_state_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  73:   logic [31:0] intr_state_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic intr_state_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic [31:0] intr_enable_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic [31:0] intr_enable_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic intr_enable_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic [31:0] intr_test_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic intr_test_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic [31:0] data_in_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic [31:0] direct_out_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic [31:0] direct_out_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic direct_out_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic direct_out_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic [15:0] masked_out_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic [15:0] masked_out_lower_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic masked_out_lower_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic masked_out_lower_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic [15:0] masked_out_lower_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic masked_out_lower_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic [15:0] masked_out_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic [15:0] masked_out_upper_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic masked_out_upper_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic masked_out_upper_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic [15:0] masked_out_upper_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic masked_out_upper_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic [31:0] direct_oe_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic [31:0] direct_oe_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic direct_oe_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic direct_oe_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic [15:0] masked_oe_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic [15:0] masked_oe_lower_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic masked_oe_lower_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic masked_oe_lower_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic [15:0] masked_oe_lower_mask_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic [15:0] masked_oe_lower_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic masked_oe_lower_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic masked_oe_lower_mask_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic [15:0] masked_oe_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic [15:0] masked_oe_upper_data_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic masked_oe_upper_data_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic masked_oe_upper_data_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic [15:0] masked_oe_upper_mask_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic [15:0] masked_oe_upper_mask_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic masked_oe_upper_mask_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic masked_oe_upper_mask_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic [31:0] intr_ctrl_en_rising_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic [31:0] intr_ctrl_en_rising_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic intr_ctrl_en_rising_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic [31:0] intr_ctrl_en_falling_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic [31:0] intr_ctrl_en_falling_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic intr_ctrl_en_falling_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic [31:0] intr_ctrl_en_lvlhigh_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic [31:0] intr_ctrl_en_lvlhigh_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic intr_ctrl_en_lvlhigh_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic [31:0] intr_ctrl_en_lvllow_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic [31:0] intr_ctrl_en_lvllow_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 128:   logic intr_ctrl_en_lvllow_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 129:   logic [31:0] ctrl_en_input_filter_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 130:   logic [31:0] ctrl_en_input_filter_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 131:   logic ctrl_en_input_filter_we;</pre>
<pre style="margin:0; padding:0 "> 132: </pre>
<pre style="margin:0; padding:0 "> 133:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 134:   // R[intr_state]: V(False)</pre>
<pre style="margin:0; padding:0 "> 135: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 139:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 140:   ) u_intr_state (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 143: </pre>
<pre style="margin:0; padding:0 "> 144:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .we     (intr_state_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .wd     (intr_state_wd),</pre>
<pre style="margin:0; padding:0 "> 147: </pre>
<pre style="margin:0; padding:0 "> 148:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .de     (hw2reg.intr_state.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .d      (hw2reg.intr_state.d ),</pre>
<pre style="margin:0; padding:0 "> 151: </pre>
<pre style="margin:0; padding:0 "> 152:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 154:     .q      (reg2hw.intr_state.q ),</pre>
<pre style="margin:0; padding:0 "> 155: </pre>
<pre style="margin:0; padding:0 "> 156:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 157:     .qs     (intr_state_qs)</pre>
<pre style="margin:0; padding:0 "> 158:   );</pre>
<pre style="margin:0; padding:0 "> 159: </pre>
<pre style="margin:0; padding:0 "> 160: </pre>
<pre style="margin:0; padding:0 "> 161:   // R[intr_enable]: V(False)</pre>
<pre style="margin:0; padding:0 "> 162: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 166:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 167:   ) u_intr_enable (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 170: </pre>
<pre style="margin:0; padding:0 "> 171:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:     .we     (intr_enable_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .wd     (intr_enable_wd),</pre>
<pre style="margin:0; padding:0 "> 174: </pre>
<pre style="margin:0; padding:0 "> 175:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 178: </pre>
<pre style="margin:0; padding:0 "> 179:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 181:     .q      (reg2hw.intr_enable.q ),</pre>
<pre style="margin:0; padding:0 "> 182: </pre>
<pre style="margin:0; padding:0 "> 183:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 184:     .qs     (intr_enable_qs)</pre>
<pre style="margin:0; padding:0 "> 185:   );</pre>
<pre style="margin:0; padding:0 "> 186: </pre>
<pre style="margin:0; padding:0 "> 187: </pre>
<pre style="margin:0; padding:0 "> 188:   // R[intr_test]: V(True)</pre>
<pre style="margin:0; padding:0 "> 189: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:   ) u_intr_test (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .we     (intr_test_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:     .wd     (intr_test_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 197:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 198:     .qe     (reg2hw.intr_test.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 199:     .q      (reg2hw.intr_test.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 200:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 201:   );</pre>
<pre style="margin:0; padding:0 "> 202: </pre>
<pre style="margin:0; padding:0 "> 203: </pre>
<pre style="margin:0; padding:0 "> 204:   // R[data_in]: V(False)</pre>
<pre style="margin:0; padding:0 "> 205: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .SWACCESS("RO"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:   ) u_data_in (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 213: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 214:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 215:     .wd     ('0  ),</pre>
<pre style="margin:0; padding:0 "> 216: </pre>
<pre style="margin:0; padding:0 "> 217:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 218:     .de     (hw2reg.data_in.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:     .d      (hw2reg.data_in.d ),</pre>
<pre style="margin:0; padding:0 "> 220: </pre>
<pre style="margin:0; padding:0 "> 221:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 224: </pre>
<pre style="margin:0; padding:0 "> 225:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 226:     .qs     (data_in_qs)</pre>
<pre style="margin:0; padding:0 "> 227:   );</pre>
<pre style="margin:0; padding:0 "> 228: </pre>
<pre style="margin:0; padding:0 "> 229: </pre>
<pre style="margin:0; padding:0 "> 230:   // R[direct_out]: V(True)</pre>
<pre style="margin:0; padding:0 "> 231: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 234:   ) u_direct_out (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 235:     .re     (direct_out_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     .we     (direct_out_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     .wd     (direct_out_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 238:     .d      (hw2reg.direct_out.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 239:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:     .qe     (reg2hw.direct_out.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 241:     .q      (reg2hw.direct_out.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 242:     .qs     (direct_out_qs)</pre>
<pre style="margin:0; padding:0 "> 243:   );</pre>
<pre style="margin:0; padding:0 "> 244: </pre>
<pre style="margin:0; padding:0 "> 245: </pre>
<pre style="margin:0; padding:0 "> 246:   // R[masked_out_lower]: V(True)</pre>
<pre style="margin:0; padding:0 "> 247: </pre>
<pre style="margin:0; padding:0 "> 248:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:   ) u_masked_out_lower_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 252:     .re     (masked_out_lower_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 253:     .we     (masked_out_lower_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .wd     (masked_out_lower_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .d      (hw2reg.masked_out_lower.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 256:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 257:     .qe     (reg2hw.masked_out_lower.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .q      (reg2hw.masked_out_lower.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .qs     (masked_out_lower_data_qs)</pre>
<pre style="margin:0; padding:0 "> 260:   );</pre>
<pre style="margin:0; padding:0 "> 261: </pre>
<pre style="margin:0; padding:0 "> 262: </pre>
<pre style="margin:0; padding:0 "> 263:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 264:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 265:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:   ) u_masked_out_lower_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 267:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 268:     .we     (masked_out_lower_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 269:     .wd     (masked_out_lower_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 270:     .d      (hw2reg.masked_out_lower.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .qe     (reg2hw.masked_out_lower.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .q      (reg2hw.masked_out_lower.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 275:   );</pre>
<pre style="margin:0; padding:0 "> 276: </pre>
<pre style="margin:0; padding:0 "> 277: </pre>
<pre style="margin:0; padding:0 "> 278:   // R[masked_out_upper]: V(True)</pre>
<pre style="margin:0; padding:0 "> 279: </pre>
<pre style="margin:0; padding:0 "> 280:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 282:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 283:   ) u_masked_out_upper_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .re     (masked_out_upper_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .we     (masked_out_upper_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 286:     .wd     (masked_out_upper_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 287:     .d      (hw2reg.masked_out_upper.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:     .qe     (reg2hw.masked_out_upper.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 290:     .q      (reg2hw.masked_out_upper.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 291:     .qs     (masked_out_upper_data_qs)</pre>
<pre style="margin:0; padding:0 "> 292:   );</pre>
<pre style="margin:0; padding:0 "> 293: </pre>
<pre style="margin:0; padding:0 "> 294: </pre>
<pre style="margin:0; padding:0 "> 295:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 296:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:   ) u_masked_out_upper_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .we     (masked_out_upper_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:     .wd     (masked_out_upper_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .d      (hw2reg.masked_out_upper.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 304:     .qe     (reg2hw.masked_out_upper.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 305:     .q      (reg2hw.masked_out_upper.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 307:   );</pre>
<pre style="margin:0; padding:0 "> 308: </pre>
<pre style="margin:0; padding:0 "> 309: </pre>
<pre style="margin:0; padding:0 "> 310:   // R[direct_oe]: V(True)</pre>
<pre style="margin:0; padding:0 "> 311: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 312:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 313:     .DW    (32)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:   ) u_direct_oe (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:     .re     (direct_oe_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 316:     .we     (direct_oe_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 317:     .wd     (direct_oe_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:     .d      (hw2reg.direct_oe.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 319:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 320:     .qe     (reg2hw.direct_oe.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 321:     .q      (reg2hw.direct_oe.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 322:     .qs     (direct_oe_qs)</pre>
<pre style="margin:0; padding:0 "> 323:   );</pre>
<pre style="margin:0; padding:0 "> 324: </pre>
<pre style="margin:0; padding:0 "> 325: </pre>
<pre style="margin:0; padding:0 "> 326:   // R[masked_oe_lower]: V(True)</pre>
<pre style="margin:0; padding:0 "> 327: </pre>
<pre style="margin:0; padding:0 "> 328:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 331:   ) u_masked_oe_lower_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 332:     .re     (masked_oe_lower_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:     .we     (masked_oe_lower_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .wd     (masked_oe_lower_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 335:     .d      (hw2reg.masked_oe_lower.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 336:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .qe     (reg2hw.masked_oe_lower.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .q      (reg2hw.masked_oe_lower.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 339:     .qs     (masked_oe_lower_data_qs)</pre>
<pre style="margin:0; padding:0 "> 340:   );</pre>
<pre style="margin:0; padding:0 "> 341: </pre>
<pre style="margin:0; padding:0 "> 342: </pre>
<pre style="margin:0; padding:0 "> 343:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 344:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 346:   ) u_masked_oe_lower_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 347:     .re     (masked_oe_lower_mask_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 348:     .we     (masked_oe_lower_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 349:     .wd     (masked_oe_lower_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 350:     .d      (hw2reg.masked_oe_lower.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:     .qe     (reg2hw.masked_oe_lower.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:     .q      (reg2hw.masked_oe_lower.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .qs     (masked_oe_lower_mask_qs)</pre>
<pre style="margin:0; padding:0 "> 355:   );</pre>
<pre style="margin:0; padding:0 "> 356: </pre>
<pre style="margin:0; padding:0 "> 357: </pre>
<pre style="margin:0; padding:0 "> 358:   // R[masked_oe_upper]: V(True)</pre>
<pre style="margin:0; padding:0 "> 359: </pre>
<pre style="margin:0; padding:0 "> 360:   //   F[data]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 362:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 363:   ) u_masked_oe_upper_data (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:     .re     (masked_oe_upper_data_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     .we     (masked_oe_upper_data_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 366:     .wd     (masked_oe_upper_data_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 367:     .d      (hw2reg.masked_oe_upper.data.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:     .qe     (reg2hw.masked_oe_upper.data.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 370:     .q      (reg2hw.masked_oe_upper.data.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 371:     .qs     (masked_oe_upper_data_qs)</pre>
<pre style="margin:0; padding:0 "> 372:   );</pre>
<pre style="margin:0; padding:0 "> 373: </pre>
<pre style="margin:0; padding:0 "> 374: </pre>
<pre style="margin:0; padding:0 "> 375:   //   F[mask]: 31:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 376:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 377:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   ) u_masked_oe_upper_mask (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     .re     (masked_oe_upper_mask_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     .we     (masked_oe_upper_mask_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     .wd     (masked_oe_upper_mask_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:     .d      (hw2reg.masked_oe_upper.mask.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     .qe     (reg2hw.masked_oe_upper.mask.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 385:     .q      (reg2hw.masked_oe_upper.mask.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 386:     .qs     (masked_oe_upper_mask_qs)</pre>
<pre style="margin:0; padding:0 "> 387:   );</pre>
<pre style="margin:0; padding:0 "> 388: </pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="margin:0; padding:0 "> 390:   // R[intr_ctrl_en_rising]: V(False)</pre>
<pre style="margin:0; padding:0 "> 391: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 393:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 394:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:   ) u_intr_ctrl_en_rising (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 397:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 398:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 399: </pre>
<pre style="margin:0; padding:0 "> 400:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 401:     .we     (intr_ctrl_en_rising_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 402:     .wd     (intr_ctrl_en_rising_wd),</pre>
<pre style="margin:0; padding:0 "> 403: </pre>
<pre style="margin:0; padding:0 "> 404:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 405:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 407: </pre>
<pre style="margin:0; padding:0 "> 408:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 409:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 410:     .q      (reg2hw.intr_ctrl_en_rising.q ),</pre>
<pre style="margin:0; padding:0 "> 411: </pre>
<pre style="margin:0; padding:0 "> 412:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:     .qs     (intr_ctrl_en_rising_qs)</pre>
<pre style="margin:0; padding:0 "> 414:   );</pre>
<pre style="margin:0; padding:0 "> 415: </pre>
<pre style="margin:0; padding:0 "> 416: </pre>
<pre style="margin:0; padding:0 "> 417:   // R[intr_ctrl_en_falling]: V(False)</pre>
<pre style="margin:0; padding:0 "> 418: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 419:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 422:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 423:   ) u_intr_ctrl_en_falling (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 426: </pre>
<pre style="margin:0; padding:0 "> 427:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:     .we     (intr_ctrl_en_falling_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:     .wd     (intr_ctrl_en_falling_wd),</pre>
<pre style="margin:0; padding:0 "> 430: </pre>
<pre style="margin:0; padding:0 "> 431:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 433:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 434: </pre>
<pre style="margin:0; padding:0 "> 435:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 436:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 437:     .q      (reg2hw.intr_ctrl_en_falling.q ),</pre>
<pre style="margin:0; padding:0 "> 438: </pre>
<pre style="margin:0; padding:0 "> 439:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:     .qs     (intr_ctrl_en_falling_qs)</pre>
<pre style="margin:0; padding:0 "> 441:   );</pre>
<pre style="margin:0; padding:0 "> 442: </pre>
<pre style="margin:0; padding:0 "> 443: </pre>
<pre style="margin:0; padding:0 "> 444:   // R[intr_ctrl_en_lvlhigh]: V(False)</pre>
<pre style="margin:0; padding:0 "> 445: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 446:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 449:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 450:   ) u_intr_ctrl_en_lvlhigh (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 453: </pre>
<pre style="margin:0; padding:0 "> 454:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:     .we     (intr_ctrl_en_lvlhigh_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:     .wd     (intr_ctrl_en_lvlhigh_wd),</pre>
<pre style="margin:0; padding:0 "> 457: </pre>
<pre style="margin:0; padding:0 "> 458:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 460:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 461: </pre>
<pre style="margin:0; padding:0 "> 462:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 463:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 464:     .q      (reg2hw.intr_ctrl_en_lvlhigh.q ),</pre>
<pre style="margin:0; padding:0 "> 465: </pre>
<pre style="margin:0; padding:0 "> 466:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 467:     .qs     (intr_ctrl_en_lvlhigh_qs)</pre>
<pre style="margin:0; padding:0 "> 468:   );</pre>
<pre style="margin:0; padding:0 "> 469: </pre>
<pre style="margin:0; padding:0 "> 470: </pre>
<pre style="margin:0; padding:0 "> 471:   // R[intr_ctrl_en_lvllow]: V(False)</pre>
<pre style="margin:0; padding:0 "> 472: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:   ) u_intr_ctrl_en_lvllow (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 478:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 479:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 480: </pre>
<pre style="margin:0; padding:0 "> 481:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 482:     .we     (intr_ctrl_en_lvllow_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 483:     .wd     (intr_ctrl_en_lvllow_wd),</pre>
<pre style="margin:0; padding:0 "> 484: </pre>
<pre style="margin:0; padding:0 "> 485:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 486:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 487:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 488: </pre>
<pre style="margin:0; padding:0 "> 489:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 490:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 491:     .q      (reg2hw.intr_ctrl_en_lvllow.q ),</pre>
<pre style="margin:0; padding:0 "> 492: </pre>
<pre style="margin:0; padding:0 "> 493:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 494:     .qs     (intr_ctrl_en_lvllow_qs)</pre>
<pre style="margin:0; padding:0 "> 495:   );</pre>
<pre style="margin:0; padding:0 "> 496: </pre>
<pre style="margin:0; padding:0 "> 497: </pre>
<pre style="margin:0; padding:0 "> 498:   // R[ctrl_en_input_filter]: V(False)</pre>
<pre style="margin:0; padding:0 "> 499: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 500:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 501:     .DW      (32),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .RESVAL  (32'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:   ) u_ctrl_en_input_filter (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 507: </pre>
<pre style="margin:0; padding:0 "> 508:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 509:     .we     (ctrl_en_input_filter_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 510:     .wd     (ctrl_en_input_filter_wd),</pre>
<pre style="margin:0; padding:0 "> 511: </pre>
<pre style="margin:0; padding:0 "> 512:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 513:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 514:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 515: </pre>
<pre style="margin:0; padding:0 "> 516:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 517:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 518:     .q      (reg2hw.ctrl_en_input_filter.q ),</pre>
<pre style="margin:0; padding:0 "> 519: </pre>
<pre style="margin:0; padding:0 "> 520:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:     .qs     (ctrl_en_input_filter_qs)</pre>
<pre style="margin:0; padding:0 "> 522:   );</pre>
<pre style="margin:0; padding:0 "> 523: </pre>
<pre style="margin:0; padding:0 "> 524: </pre>
<pre style="margin:0; padding:0 "> 525: </pre>
<pre style="margin:0; padding:0 "> 526: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 527:   logic [14:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 528:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:     addr_hit[ 0] = (reg_addr == GPIO_INTR_STATE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 531:     addr_hit[ 1] = (reg_addr == GPIO_INTR_ENABLE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:     addr_hit[ 2] = (reg_addr == GPIO_INTR_TEST_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:     addr_hit[ 3] = (reg_addr == GPIO_DATA_IN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:     addr_hit[ 4] = (reg_addr == GPIO_DIRECT_OUT_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     addr_hit[ 5] = (reg_addr == GPIO_MASKED_OUT_LOWER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:     addr_hit[ 6] = (reg_addr == GPIO_MASKED_OUT_UPPER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:     addr_hit[ 7] = (reg_addr == GPIO_DIRECT_OE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:     addr_hit[ 8] = (reg_addr == GPIO_MASKED_OE_LOWER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     addr_hit[ 9] = (reg_addr == GPIO_MASKED_OE_UPPER_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 540:     addr_hit[10] = (reg_addr == GPIO_INTR_CTRL_EN_RISING_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 541:     addr_hit[11] = (reg_addr == GPIO_INTR_CTRL_EN_FALLING_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 542:     addr_hit[12] = (reg_addr == GPIO_INTR_CTRL_EN_LVLHIGH_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 543:     addr_hit[13] = (reg_addr == GPIO_INTR_CTRL_EN_LVLLOW_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 544:     addr_hit[14] = (reg_addr == GPIO_CTRL_EN_INPUT_FILTER_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 545:   end</pre>
<pre style="margin:0; padding:0 "> 546: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 547:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 548: </pre>
<pre style="margin:0; padding:0 "> 549:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 550:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 552:     if (addr_hit[ 0] && reg_we && (GPIO_PERMIT[ 0] != (GPIO_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:     if (addr_hit[ 1] && reg_we && (GPIO_PERMIT[ 1] != (GPIO_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     if (addr_hit[ 2] && reg_we && (GPIO_PERMIT[ 2] != (GPIO_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:     if (addr_hit[ 3] && reg_we && (GPIO_PERMIT[ 3] != (GPIO_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:     if (addr_hit[ 4] && reg_we && (GPIO_PERMIT[ 4] != (GPIO_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:     if (addr_hit[ 5] && reg_we && (GPIO_PERMIT[ 5] != (GPIO_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:     if (addr_hit[ 6] && reg_we && (GPIO_PERMIT[ 6] != (GPIO_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:     if (addr_hit[ 7] && reg_we && (GPIO_PERMIT[ 7] != (GPIO_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:     if (addr_hit[ 8] && reg_we && (GPIO_PERMIT[ 8] != (GPIO_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     if (addr_hit[ 9] && reg_we && (GPIO_PERMIT[ 9] != (GPIO_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 562:     if (addr_hit[10] && reg_we && (GPIO_PERMIT[10] != (GPIO_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 563:     if (addr_hit[11] && reg_we && (GPIO_PERMIT[11] != (GPIO_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:     if (addr_hit[12] && reg_we && (GPIO_PERMIT[12] != (GPIO_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 565:     if (addr_hit[13] && reg_we && (GPIO_PERMIT[13] != (GPIO_PERMIT[13] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 566:     if (addr_hit[14] && reg_we && (GPIO_PERMIT[14] != (GPIO_PERMIT[14] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 567:   end</pre>
<pre style="margin:0; padding:0 "> 568: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:   assign intr_state_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 570:   assign intr_state_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 571: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:   assign intr_enable_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 573:   assign intr_enable_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 574: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:   assign intr_test_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:   assign intr_test_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 577: </pre>
<pre style="margin:0; padding:0 "> 578: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:   assign direct_out_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:   assign direct_out_wd = reg_wdata[31:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:   assign direct_out_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 582: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 583:   assign masked_out_lower_data_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 584:   assign masked_out_lower_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:   assign masked_out_lower_data_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 586: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 587:   assign masked_out_lower_mask_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 588:   assign masked_out_lower_mask_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 "> 589: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 590:   assign masked_out_upper_data_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:   assign masked_out_upper_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:   assign masked_out_upper_data_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 593: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:   assign masked_out_upper_mask_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 595:   assign masked_out_upper_mask_wd = reg_wdata[31:16];</pre>
<pre style="margin:0; padding:0 "> 596: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 597:   assign direct_oe_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 598:   assign direct_oe_wd = reg_wdata[31:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 599:   assign direct_oe_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 600: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 601:   assign masked_oe_lower_data_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 602:   assign masked_oe_lower_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   assign masked_oe_lower_data_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 604: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:   assign masked_oe_lower_mask_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:   assign masked_oe_lower_mask_wd = reg_wdata[31:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 607:   assign masked_oe_lower_mask_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 608: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:   assign masked_oe_upper_data_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 610:   assign masked_oe_upper_data_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:   assign masked_oe_upper_data_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 612: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 613:   assign masked_oe_upper_mask_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 614:   assign masked_oe_upper_mask_wd = reg_wdata[31:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 615:   assign masked_oe_upper_mask_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 616: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 617:   assign intr_ctrl_en_rising_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 618:   assign intr_ctrl_en_rising_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 619: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 620:   assign intr_ctrl_en_falling_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 621:   assign intr_ctrl_en_falling_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 622: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 623:   assign intr_ctrl_en_lvlhigh_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 624:   assign intr_ctrl_en_lvlhigh_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 625: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:   assign intr_ctrl_en_lvllow_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 627:   assign intr_ctrl_en_lvllow_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 628: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 629:   assign ctrl_en_input_filter_we = addr_hit[14] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 630:   assign ctrl_en_input_filter_wd = reg_wdata[31:0];</pre>
<pre style="margin:0; padding:0 "> 631: </pre>
<pre style="margin:0; padding:0 "> 632:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 633:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 634:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 635:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:         reg_rdata_next[31:0] = intr_state_qs;</pre>
<pre style="margin:0; padding:0 "> 638:       end</pre>
<pre style="margin:0; padding:0 "> 639: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 640:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:         reg_rdata_next[31:0] = intr_enable_qs;</pre>
<pre style="margin:0; padding:0 "> 642:       end</pre>
<pre style="margin:0; padding:0 "> 643: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:         reg_rdata_next[31:0] = '0;</pre>
<pre style="margin:0; padding:0 "> 646:       end</pre>
<pre style="margin:0; padding:0 "> 647: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 649:         reg_rdata_next[31:0] = data_in_qs;</pre>
<pre style="margin:0; padding:0 "> 650:       end</pre>
<pre style="margin:0; padding:0 "> 651: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 652:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:         reg_rdata_next[31:0] = direct_out_qs;</pre>
<pre style="margin:0; padding:0 "> 654:       end</pre>
<pre style="margin:0; padding:0 "> 655: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 656:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:         reg_rdata_next[15:0] = masked_out_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 658:         reg_rdata_next[31:16] = '0;</pre>
<pre style="margin:0; padding:0 "> 659:       end</pre>
<pre style="margin:0; padding:0 "> 660: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:         reg_rdata_next[15:0] = masked_out_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 663:         reg_rdata_next[31:16] = '0;</pre>
<pre style="margin:0; padding:0 "> 664:       end</pre>
<pre style="margin:0; padding:0 "> 665: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 666:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 667:         reg_rdata_next[31:0] = direct_oe_qs;</pre>
<pre style="margin:0; padding:0 "> 668:       end</pre>
<pre style="margin:0; padding:0 "> 669: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 670:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 671:         reg_rdata_next[15:0] = masked_oe_lower_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 672:         reg_rdata_next[31:16] = masked_oe_lower_mask_qs;</pre>
<pre style="margin:0; padding:0 "> 673:       end</pre>
<pre style="margin:0; padding:0 "> 674: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 675:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:         reg_rdata_next[15:0] = masked_oe_upper_data_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 677:         reg_rdata_next[31:16] = masked_oe_upper_mask_qs;</pre>
<pre style="margin:0; padding:0 "> 678:       end</pre>
<pre style="margin:0; padding:0 "> 679: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 680:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 681:         reg_rdata_next[31:0] = intr_ctrl_en_rising_qs;</pre>
<pre style="margin:0; padding:0 "> 682:       end</pre>
<pre style="margin:0; padding:0 "> 683: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 684:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 685:         reg_rdata_next[31:0] = intr_ctrl_en_falling_qs;</pre>
<pre style="margin:0; padding:0 "> 686:       end</pre>
<pre style="margin:0; padding:0 "> 687: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 688:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 689:         reg_rdata_next[31:0] = intr_ctrl_en_lvlhigh_qs;</pre>
<pre style="margin:0; padding:0 "> 690:       end</pre>
<pre style="margin:0; padding:0 "> 691: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 692:       addr_hit[13]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 693:         reg_rdata_next[31:0] = intr_ctrl_en_lvllow_qs;</pre>
<pre style="margin:0; padding:0 "> 694:       end</pre>
<pre style="margin:0; padding:0 "> 695: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 696:       addr_hit[14]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 697:         reg_rdata_next[31:0] = ctrl_en_input_filter_qs;</pre>
<pre style="margin:0; padding:0 "> 698:       end</pre>
<pre style="margin:0; padding:0 "> 699: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 700:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 701:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 702:       end</pre>
<pre style="margin:0; padding:0 "> 703:     endcase</pre>
<pre style="margin:0; padding:0 "> 704:   end</pre>
<pre style="margin:0; padding:0 "> 705: </pre>
<pre style="margin:0; padding:0 "> 706:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 707:   `ASSERT_PULSE(wePulse, reg_we, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 708:   `ASSERT_PULSE(rePulse, reg_re, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 709: </pre>
<pre style="margin:0; padding:0 "> 710:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 711: </pre>
<pre style="margin:0; padding:0 "> 712:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit), clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 713: </pre>
<pre style="margin:0; padding:0 "> 714:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 715:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 716:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0, clk_i, !rst_ni)</pre>
<pre style="margin:0; padding:0 "> 717: </pre>
<pre style="margin:0; padding:0 "> 718: endmodule</pre>
<pre style="margin:0; padding:0 "> 719: </pre>
</body>
</html>
