<control>
<control path>
<pathname>0</pathname>
<state>
<statename>fetch</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg IR></reg>
<alu ALU>+</alu>
<reg PC></reg>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>0</mux>
<mux pcmux>1</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>decode</nextstatename>
</nextstate>
</state>
<state>
<statename>decode</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>0</mux>
<mux pcmux>1</mux>
</microinstruction>
<nextstate>
<input opcode>0</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 add</nextstatename>
</nextstate>
<nextstate>
<input opcode>1</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 sub</nextstatename>
</nextstate>
<nextstate>
<input opcode>2</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 load</nextstatename>
</nextstate>
<nextstate>
<input opcode>3</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 store</nextstatename>
</nextstate>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>2</input>
<nextstatename>0 lui</nextstatename>
</nextstate>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>3</input>
<nextstatename>0 lli</nextstatename>
</nextstate>
<nextstate>
<input opcode>4</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 jalr</nextstatename>
</nextstate>
<nextstate>
<input opcode>5</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 beqz</nextstatename>
</nextstate>
<nextstate>
<input opcode>6</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 in</nextstatename>
</nextstate>
<nextstate>
<input opcode>7</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>0 out</nextstatename>
</nextstate>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 lui</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg RF></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>3</mux>
<mux rfaddrmux>0</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 lli</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg RF></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>2</mux>
<mux rfaddrmux>0</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 add</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AIR></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 add</nextstatename>
</nextstate>
</state>
<state>
<statename>1 add</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>2 add</nextstatename>
</nextstate>
</state>
<state>
<statename>2 add</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg RF></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>4</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 sub</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AIR></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 sub</nextstatename>
</nextstate>
</state>
<state>
<statename>1 sub</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>-</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>2 sub</nextstatename>
</nextstate>
</state>
<state>
<statename>2 sub</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg RF></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>4</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 load</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>IN2</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 load</nextstatename>
</nextstate>
</state>
<state>
<statename>1 load</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg RF></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>1</mux>
<mux rfmux>1</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 in</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>IN2</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 in</nextstatename>
</nextstate>
</state>
<state>
<statename>1 in</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg RF></reg>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>1</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 store</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>IN2</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 store</nextstatename>
</nextstate>
</state>
<state>
<statename>1 store</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<reg memory></reg>
<mux memaddrmux>2</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 out</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>IN2</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 out</nextstatename>
</nextstate>
</state>
<state>
<statename>1 out</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<alu ALU>+</alu>
<alu pcadder>+</alu>
<mux memaddrmux>2</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
<reg ports></reg>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 jalr</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>IN2</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 jalr</nextstatename>
</nextstate>
</state>
<state>
<statename>1 jalr</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg RF></reg>
<alu ALU>+</alu>
<reg PC></reg>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>5</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
<state>
<statename>0 beqz</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AIR></reg>
<alu ALU>==0?</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>1</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>1 beqz</nextstatename>
</nextstate>
</state>
<state>
<statename>1 beqz</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<alu ALU>==0?</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>0</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>0</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
<nextstate>
<input opcode>X</input>
<input zero>1</input>
<input shortopcode>X</input>
<nextstatename>2 beqz</nextstatename>
</nextstate>
</state>
<state>
<statename>2 beqz</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<reg AOR></reg>
<alu ALU>IN2</alu>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>2</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>3 beqz</nextstatename>
</nextstate>
</state>
<state>
<statename>3 beqz</statename>
<microinstruction>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<alu ALU>+</alu>
<reg PC></reg>
<alu pcadder>+</alu>
<mux memaddrmux>0</mux>
<mux rfmux>0</mux>
<mux rfaddrmux>0</mux>
<mux pcmux>0</mux>
</microinstruction>
<nextstate>
<input opcode>X</input>
<input zero>X</input>
<input shortopcode>X</input>
<nextstatename>fetch</nextstatename>
</nextstate>
</state>
</control path>
</control>

