module PLL(
    input wire clk_ref,      // Se침al de reloj de referencia
    output reg clk_out       // Se침al de reloj de salida generada por el PLL
);

    parameter integer N = 10;    // Factor de multiplicaci칩n de frecuencia

    reg [N-1:0] counter;

    always @(posedge clk_ref) begin
        if (counter == (1 << N) - 1) begin
            counter <= 0;
            clk_out <= ~clk_out;  // Invierte la se침al de reloj para dividir la frecuencia
        end else begin
            counter <= counter + 1;
        end
    end

endmodule
