
# 竞争，险象

```
判断：
1. 存在 A+A'，AA'
2. K-Map 相切
消除：
- 增加冗余项
- 接入滤波电容
```

## 一、概念与定义

### 1. 竞争（Race Condition）

**竞争（Race Condition）** 是指数字电路中两个或多个信号在逻辑门电路中**几乎同时变化**，并且其传播延迟不同，导致输出不确定或错误的现象。

- **必要条件**：
    
    - 信号存在**路径竞争**（即有多个路径控制同一输出）；
        
    - 信号的传播延迟不同；
        
    - 信号变化同时触发。
        
- **分类**：
    
    - **关键竞争（Critical Race）**：最终输出状态**依赖于信号到达顺序**，极易导致逻辑错误；
        
    - **非关键竞争（Non-critical Race）**：虽然输出变化，但不会造成逻辑错误。
        

### 2. 险象（Hazard）

**险象（Hazard）** 是由于门电路的传播延迟而导致的**短暂错误脉冲**，即在输入不变的逻辑意义下，输出却出现了**短时间的不应有的变化**。

- **分类**：
    
    - **静态 1 险象（Static-1 Hazard）**：输出应为恒 1，但暂时跳变为 0 再恢复为 1；
        
    - **静态 0 险象（Static-0 Hazard）**：输出应为恒 0，但暂时跳变为 1 再恢复为 0；
        
    - **动态险象（Dynamic Hazard）**：输出应从 0 变到 1（或 1 到 0），但在中途出现多次跳变。
        
- **本质区别**：
    
    - 竞争是**原因**，险象是**结果**；
        
    - 险象属于时序问题中的常见表现，尤其在组合逻辑电路设计中。
        

## 二、产生原因与避免方法

### 1. 原因分析

|问题|具体原因|
|---|---|
|竞争|多路径信号到达顺序不一致|
|险象|门电路传播延迟 + 输入状态变化引发临时错误输出|

### 2. 规避策略

- **使用卡诺图法检测险象**：检查邻接项是否遗漏。
    
- **加入冗余项**：增加逻辑项消除不连续路径。
    
- **保持单一变量变化**：避免多变量同时变化。
    
- **设计时考虑同步触发器**：引入时钟（Clock）控制，避免异步变化。
    

## 三、典型例题分析

### 例题：判断并消除险象

**题目简述**：已知逻辑函数 `F(A, B, C) = A·B + A'·C`，判断是否存在险象，并设计消除方法。

**解题步骤**：

1. 画出三变量卡诺图；
    
2. 标出最简项 `AB` 和 `A'C`；
    
3. 观察 `A=0→1` 的跳变路径，是否缺少重叠项；
    
4. 存在险象！可添加冗余项 `BC` 进行消除。
    

**消除后逻辑表达式**：`F = AB + A'C + BC`

**考点意义**：

- 考查对**卡诺图冗余覆盖**的理解；
    
- 强化“**逻辑等价 ≠ 电路等价**”的认识，体现延迟影响。
    

## 四、相关学科联动

|关联学科|联动说明|
|---|---|
|**计算机组成原理**|在**控制单元设计**中，须避免异步信号造成的不稳定输出|
|**操作系统（Operating System）**|与**临界区竞争问题**有逻辑相似性，但对象是软件层资源访问|
|**数据结构**|状态转移图设计中避免非确定性，类似竞争的抽象逻辑|

## 五、考研 408 应试建议

- 高度重视**逻辑电路延迟与卡诺图**结合的问题；
    
- 明确“竞争为因，险象为果”的逻辑链；
    
- 熟悉典型**冗余项设计思路**，可辅助快速排除险象；
    
- 适当类比软件竞态，提升理解深度；
    
- 实战中建议使用**电路图 + 时序图配合分析**，避免遗漏时延细节。

## 我的笔记

信号在电路传输过程中的时延
信号无法同时到达的问题
很高的时钟频率
错误的瞬时值
短暂时间里的错误，如何发现和规避
考虑更现实的问题

无法同步
无法预测时延

非临界竞争
临界竞争

毛刺

组合电路和时序电路在一起，险象可能造成严重错误。

---

功能险象（多个信号同时变化）
逻辑险象（同一个信号变化，由于不同路径的时延）

---

### 各类险象一句话概述

1. **静态险象（Static Hazard）**：  
     当输出应保持稳定（恒为1或恒为0）时，因路径延迟导致输出短暂跳变。
2. **动态险象（Dynamic Hazard）**：  
     输出应由0变成1（或1变成0），但由于多路径延迟差异，输出发生多次跳变。
3. **功能险象（Functional Hazard）**：  
     因多个输入**同时变化**引发输出错误，即使每个输入单独变化都不会出错。
4. **逻辑险象（Logical Hazard）**：  
     电路**逻辑表达式本身不完善**或未加冗余项，导致输出在输入变化时出现跳变。

---

$$
F=xx'
$$
存在静0逻辑险象 (0 -> 1 -> 0)

---

$$
F=x+x'
$$

存在静1逻辑险象 (1 -> 0 -> 1)

---
