TimeQuest Timing Analyzer report for praticaII
Fri Oct 14 17:34:51 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'fsm:Control_FSM|ula[0]'
 12. Slow Model Setup: 'fsm:Control_FSM|select[0]'
 13. Slow Model Setup: 'clock'
 14. Slow Model Setup: 'fsm:Control_FSM|addr_in'
 15. Slow Model Setup: 'fsm:Control_FSM|dout_in'
 16. Slow Model Setup: 'fsm:Control_FSM|pc_inc'
 17. Slow Model Hold: 'clock'
 18. Slow Model Hold: 'fsm:Control_FSM|select[0]'
 19. Slow Model Hold: 'fsm:Control_FSM|ula[0]'
 20. Slow Model Hold: 'fsm:Control_FSM|pc_inc'
 21. Slow Model Hold: 'fsm:Control_FSM|dout_in'
 22. Slow Model Hold: 'fsm:Control_FSM|addr_in'
 23. Slow Model Minimum Pulse Width: 'clock'
 24. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'
 25. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'
 26. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|pc_inc'
 27. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'
 28. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'fsm:Control_FSM|select[0]'
 39. Fast Model Setup: 'fsm:Control_FSM|ula[0]'
 40. Fast Model Setup: 'clock'
 41. Fast Model Setup: 'fsm:Control_FSM|addr_in'
 42. Fast Model Setup: 'fsm:Control_FSM|dout_in'
 43. Fast Model Setup: 'fsm:Control_FSM|pc_inc'
 44. Fast Model Hold: 'clock'
 45. Fast Model Hold: 'fsm:Control_FSM|select[0]'
 46. Fast Model Hold: 'fsm:Control_FSM|ula[0]'
 47. Fast Model Hold: 'fsm:Control_FSM|pc_inc'
 48. Fast Model Hold: 'fsm:Control_FSM|dout_in'
 49. Fast Model Hold: 'fsm:Control_FSM|addr_in'
 50. Fast Model Minimum Pulse Width: 'clock'
 51. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'
 52. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'
 53. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|pc_inc'
 54. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'
 55. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; praticaII                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clock                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                     ;
; fsm:Control_FSM|addr_in   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|addr_in }   ;
; fsm:Control_FSM|dout_in   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|dout_in }   ;
; fsm:Control_FSM|pc_inc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|pc_inc }    ;
; fsm:Control_FSM|select[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|select[0] } ;
; fsm:Control_FSM|ula[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|ula[0] }    ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                            ;
+------------+-----------------+---------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                    ;
+------------+-----------------+---------------------------+-------------------------+
; 166.75 MHz ; 166.75 MHz      ; clock                     ;                         ;
; 218.72 MHz ; 209.73 MHz      ; fsm:Control_FSM|select[0] ; limit due to hold check ;
; 257.07 MHz ; 257.07 MHz      ; fsm:Control_FSM|ula[0]    ;                         ;
; 295.42 MHz ; 295.42 MHz      ; fsm:Control_FSM|pc_inc    ;                         ;
+------------+-----------------+---------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; fsm:Control_FSM|ula[0]    ; -6.514 ; -91.171       ;
; fsm:Control_FSM|select[0] ; -5.803 ; -81.361       ;
; clock                     ; -4.997 ; -566.615      ;
; fsm:Control_FSM|addr_in   ; -3.476 ; -24.995       ;
; fsm:Control_FSM|dout_in   ; -3.429 ; -41.661       ;
; fsm:Control_FSM|pc_inc    ; -2.385 ; -8.880        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clock                     ; -2.545 ; -9.070        ;
; fsm:Control_FSM|select[0] ; -2.384 ; -25.505       ;
; fsm:Control_FSM|ula[0]    ; -1.452 ; -12.904       ;
; fsm:Control_FSM|pc_inc    ; -1.153 ; -3.406        ;
; fsm:Control_FSM|dout_in   ; 2.193  ; 0.000         ;
; fsm:Control_FSM|addr_in   ; 2.701  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clock                     ; -2.000 ; -349.610      ;
; fsm:Control_FSM|addr_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|dout_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|pc_inc    ; 0.500  ; 0.000         ;
; fsm:Control_FSM|select[0] ; 0.500  ; 0.000         ;
; fsm:Control_FSM|ula[0]    ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; -6.514 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.372     ; 4.678      ;
; -6.473 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.360     ; 4.649      ;
; -6.468 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.383     ; 4.621      ;
; -6.443 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.406     ; 4.573      ;
; -6.337 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.381     ; 4.492      ;
; -6.279 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.381     ; 4.434      ;
; -6.255 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.295     ; 4.496      ;
; -6.206 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.175     ; 4.567      ;
; -6.191 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.466     ; 3.998      ;
; -6.172 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.388     ; 4.320      ;
; -6.150 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.454     ; 3.969      ;
; -6.145 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.477     ; 3.941      ;
; -6.120 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.500     ; 3.893      ;
; -6.014 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.475     ; 3.812      ;
; -5.958 ; mux:MUX|buswires[14] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.388     ; 4.106      ;
; -5.956 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.475     ; 3.754      ;
; -5.932 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.389     ; 3.816      ;
; -5.885 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.443     ; 4.125      ;
; -5.883 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.269     ; 3.887      ;
; -5.859 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.185     ; 4.210      ;
; -5.852 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.478     ; 4.030      ;
; -5.852 ; mux:MUX|buswires[7]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.050     ; 4.338      ;
; -5.839 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.454     ; 4.068      ;
; -5.816 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.459     ; 4.041      ;
; -5.811 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.466     ; 4.001      ;
; -5.806 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.489     ; 3.973      ;
; -5.794 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.466     ; 3.967      ;
; -5.781 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.512     ; 3.925      ;
; -5.775 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.447     ; 4.012      ;
; -5.770 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.470     ; 3.984      ;
; -5.753 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.454     ; 3.938      ;
; -5.748 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.477     ; 3.910      ;
; -5.738 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.077     ; 4.197      ;
; -5.725 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.444     ; 3.963      ;
; -5.723 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.500     ; 3.862      ;
; -5.722 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.479     ; 3.932      ;
; -5.708 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.076     ; 4.168      ;
; -5.684 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.432     ; 3.934      ;
; -5.681 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.467     ; 3.903      ;
; -5.679 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.455     ; 3.906      ;
; -5.676 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.490     ; 3.875      ;
; -5.675 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.487     ; 3.844      ;
; -5.651 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.513     ; 3.827      ;
; -5.650 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.452     ; 3.881      ;
; -5.626 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.366     ; 3.943      ;
; -5.617 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.487     ; 3.786      ;
; -5.617 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.475     ; 3.781      ;
; -5.615 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.459     ; 3.980      ;
; -5.593 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.401     ; 3.848      ;
; -5.590 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.948     ; 4.678      ;
; -5.581 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.468     ; 3.797      ;
; -5.577 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.246     ; 4.014      ;
; -5.574 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.447     ; 3.951      ;
; -5.569 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.470     ; 3.923      ;
; -5.559 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.475     ; 3.723      ;
; -5.557 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.382     ; 3.859      ;
; -5.549 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.936     ; 4.649      ;
; -5.548 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.453     ; 3.777      ;
; -5.545 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.488     ; 3.746      ;
; -5.544 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.959     ; 4.621      ;
; -5.544 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.281     ; 3.919      ;
; -5.544 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.493     ; 3.875      ;
; -5.537 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.482     ; 3.328      ;
; -5.536 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.279     ; 3.530      ;
; -5.535 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.389     ; 3.785      ;
; -5.532 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.431     ; 3.784      ;
; -5.529 ; mux:MUX|buswires[7]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.144     ; 3.658      ;
; -5.527 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.086     ; 3.977      ;
; -5.521 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.457     ; 3.888      ;
; -5.519 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.982     ; 4.573      ;
; -5.510 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.494     ; 3.672      ;
; -5.508 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.262     ; 3.930      ;
; -5.504 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.458     ; 3.735      ;
; -5.490 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.453     ; 3.719      ;
; -5.487 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.488     ; 3.688      ;
; -5.486 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.269     ; 3.856      ;
; -5.480 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.445     ; 3.859      ;
; -5.475 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.468     ; 3.831      ;
; -5.474 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.474     ; 3.831      ;
; -5.466 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.367     ; 3.781      ;
; -5.463 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.402     ; 3.750      ;
; -5.463 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.446     ; 3.706      ;
; -5.458 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.469     ; 3.678      ;
; -5.452 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.482     ; 3.609      ;
; -5.438 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.468     ; 3.794      ;
; -5.433 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.492     ; 3.630      ;
; -5.428 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.485     ; 3.774      ;
; -5.420 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.444     ; 3.658      ;
; -5.417 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.247     ; 3.852      ;
; -5.414 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.282     ; 3.821      ;
; -5.413 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.957     ; 4.492      ;
; -5.406 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.474     ; 3.581      ;
; -5.385 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.170     ; 3.488      ;
; -5.380 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.495     ; 3.574      ;
; -5.380 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.468     ; 3.736      ;
; -5.379 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.454     ; 3.604      ;
; -5.374 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.455     ; 3.601      ;
; -5.360 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.485     ; 3.524      ;
; -5.356 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -1.382     ; 3.798      ;
; -5.355 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.957     ; 4.434      ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|select[0]'                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node              ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+--------------+---------------------------+--------------+------------+------------+
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.803 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.639      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.727 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.215      ; 7.088      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.433      ; 7.676      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.647 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.553      ; 7.578      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.625 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.009      ; 7.676      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.571 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.129      ; 7.578      ;
; -5.470 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.911      ; 6.923      ;
; -5.469 ; fsm:Control_FSM|select[2]                                                                                       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.928      ; 6.939      ;
; -5.454 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.117      ; 6.217      ;
; -5.453 ; fsm:Control_FSM|select[2]                                                                                       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.134      ; 6.233      ;
; -5.421 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[13] ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.822      ; 6.875      ;
; -5.394 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 1.487      ; 6.923      ;
; -5.393 ; fsm:Control_FSM|select[2]                                                                                       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 1.504      ; 6.939      ;
; -5.378 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 1.693      ; 6.217      ;
; -5.377 ; fsm:Control_FSM|select[2]                                                                                       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 1.710      ; 6.233      ;
; -5.345 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[13] ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 1.398      ; 6.875      ;
; -5.332 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.031      ; 6.741      ;
; -5.331 ; fsm:Control_FSM|select[2]                                                                                       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.048      ; 6.757      ;
; -5.277 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.549      ; 6.472      ;
; -5.256 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 1.607      ; 6.741      ;
; -5.255 ; fsm:Control_FSM|select[2]                                                                                       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 1.624      ; 6.757      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.236 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.618      ; 7.188      ;
; -5.201 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.125      ; 6.472      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.186 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.641      ; 7.244      ;
; -5.172 ; ir:IR|reg_rx[1]                                                                                                 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 2.549      ; 6.367      ;
; -5.163 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[9]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.921      ; 6.625      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.160 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.194      ; 7.188      ;
; -5.110 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 2.217      ; 7.244      ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+--------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.997 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; 0.094      ; 6.127      ;
; -4.997 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; 0.094      ; 6.127      ;
; -4.997 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; 0.094      ; 6.127      ;
; -4.997 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; 0.094      ; 6.127      ;
; -4.997 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; 0.094      ; 6.127      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.902 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.883      ;
; -4.899 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.880      ;
; -4.899 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.880      ;
; -4.899 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.880      ;
; -4.899 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.880      ;
; -4.899 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.880      ;
; -4.898 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.879      ;
; -4.898 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.879      ;
; -4.898 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.879      ;
; -4.898 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.879      ;
; -4.898 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.879      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.889 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.055     ; 5.870      ;
; -4.755 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 5.729      ;
; -4.755 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 5.729      ;
; -4.755 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 5.729      ;
; -4.755 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 5.729      ;
; -4.755 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.062     ; 5.729      ;
; -4.688 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.049     ; 5.675      ;
; -4.688 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.049     ; 5.675      ;
; -4.688 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.049     ; 5.675      ;
; -4.688 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.049     ; 5.675      ;
; -4.688 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.049     ; 5.675      ;
; -4.687 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.526      ; 6.249      ;
; -4.687 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.526      ; 6.249      ;
; -4.687 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.526      ; 6.249      ;
; -4.687 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.526      ; 6.249      ;
; -4.687 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.526      ; 6.249      ;
; -4.582 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.509      ; 6.127      ;
; -4.582 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.509      ; 6.127      ;
; -4.582 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.509      ; 6.127      ;
; -4.582 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.509      ; 6.127      ;
; -4.582 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.509      ; 6.127      ;
; -4.548 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; 0.330      ; 5.914      ;
; -4.548 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; 0.330      ; 5.914      ;
; -4.548 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; 0.330      ; 5.914      ;
; -4.548 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; 0.330      ; 5.914      ;
; -4.548 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; 0.330      ; 5.914      ;
; -4.539 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.512      ;
; -4.539 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.512      ;
; -4.539 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.512      ;
; -4.539 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.512      ;
; -4.539 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.512      ;
; -4.461 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.434      ;
; -4.461 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.434      ;
; -4.461 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.434      ;
; -4.461 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.434      ;
; -4.461 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.063     ; 5.434      ;
; -4.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.055     ; 5.398      ;
; -4.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.055     ; 5.398      ;
; -4.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.055     ; 5.398      ;
; -4.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.055     ; 5.398      ;
; -4.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.055     ; 5.398      ;
; -4.327 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.307      ;
; -4.327 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.307      ;
; -4.327 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.307      ;
; -4.327 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.307      ;
; -4.327 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.307      ;
; -4.091 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.062     ; 5.065      ;
; -4.091 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.062     ; 5.065      ;
; -4.091 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.062     ; 5.065      ;
; -4.091 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.062     ; 5.065      ;
; -4.091 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.062     ; 5.065      ;
; -4.048 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.029      ;
; -4.048 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.029      ;
; -4.048 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.029      ;
; -4.048 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.029      ;
; -4.048 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.055     ; 5.029      ;
; -4.029 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.009      ;
; -4.029 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.009      ;
; -4.029 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.009      ;
; -4.029 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.009      ;
; -4.029 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.056     ; 5.009      ;
; -3.957 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|wren      ; clock        ; clock       ; 1.000        ; -0.055     ; 4.938      ;
; -3.957 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|wren      ; clock        ; clock       ; 1.000        ; -0.055     ; 4.938      ;
; -3.957 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|wren      ; clock        ; clock       ; 1.000        ; -0.055     ; 4.938      ;
; -3.957 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|wren      ; clock        ; clock       ; 1.000        ; -0.055     ; 4.938      ;
; -3.957 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|wren      ; clock        ; clock       ; 1.000        ; -0.055     ; 4.938      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; -3.476 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.738     ; 1.137      ;
; -3.466 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.944     ; 1.100      ;
; -3.442 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.943     ; 0.875      ;
; -3.400 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.162     ; 1.137      ;
; -3.390 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.368     ; 1.100      ;
; -3.366 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.367     ; 0.875      ;
; -3.151 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.933     ; 0.630      ;
; -3.075 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.357     ; 0.630      ;
; -2.933 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.924     ; 0.408      ;
; -2.915 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.912     ; 0.409      ;
; -2.913 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.923     ; 0.413      ;
; -2.857 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.348     ; 0.408      ;
; -2.839 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.336     ; 0.409      ;
; -2.837 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.347     ; 0.413      ;
; -2.699 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.614     ; 0.663      ;
; -2.623 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -2.038     ; 0.663      ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -3.429 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.557     ; 0.412      ;
; -3.353 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.981     ; 0.412      ;
; -3.218 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.565     ; 0.634      ;
; -3.142 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.989     ; 0.634      ;
; -2.980 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.529     ; 0.414      ;
; -2.904 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.953     ; 0.414      ;
; -2.824 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.591     ; 0.629      ;
; -2.760 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.684     ; 0.632      ;
; -2.748 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -2.015     ; 0.629      ;
; -2.740 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.660     ; 0.630      ;
; -2.684 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -2.108     ; 0.632      ;
; -2.664 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -2.084     ; 0.630      ;
; -2.573 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.565     ; 0.405      ;
; -2.570 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.674     ; 0.410      ;
; -2.544 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.526     ; 0.410      ;
; -2.497 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.989     ; 0.405      ;
; -2.494 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -2.098     ; 0.410      ;
; -2.468 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.950     ; 0.410      ;
; -2.463 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.615     ; 0.409      ;
; -2.387 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -2.039     ; 0.409      ;
; -2.380 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.494     ; 0.414      ;
; -2.347 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.490     ; 0.418      ;
; -2.304 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.918     ; 0.414      ;
; -2.271 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.914     ; 0.418      ;
; -2.269 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.383     ; 0.404      ;
; -2.241 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.384     ; 0.412      ;
; -2.241 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.366     ; 0.430      ;
; -2.193 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.807     ; 0.404      ;
; -2.165 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.808     ; 0.412      ;
; -2.165 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.790     ; 0.430      ;
; -2.082 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.227     ; 0.542      ;
; -2.006 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.651     ; 0.542      ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|pc_inc'                                                                                                              ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.385 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.001     ; 2.386      ;
; -2.376 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.002     ; 2.381      ;
; -2.314 ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.001      ; 2.317      ;
; -2.152 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.153     ; 2.172      ;
; -2.081 ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.151     ; 2.103      ;
; -2.033 ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.152     ; 2.054      ;
; -1.993 ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 2.000      ;
; -1.967 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 1.967      ;
; -1.954 ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 1.956      ;
; -0.751 ; counter:COUNTER_R7|r7[4] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 0.924      ;
; 0.231  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 3.608      ; 3.129      ;
; 0.240  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 3.607      ; 3.124      ;
; 0.464  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 3.456      ; 2.915      ;
; 0.653  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 3.609      ; 2.706      ;
; 0.731  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 3.608      ; 3.129      ;
; 0.740  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 3.607      ; 3.124      ;
; 0.964  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 3.456      ; 2.915      ;
; 1.153  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 3.609      ; 2.706      ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                     ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.545 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                             ; fsm:Control_FSM|dout_in   ; clock       ; 0.000        ; 2.686      ; 0.657      ;
; -2.537 ; fsm:Control_FSM|pc_inc     ; fsm:Control_FSM|pc_inc                                                                                              ; fsm:Control_FSM|pc_inc    ; clock       ; 0.000        ; 2.678      ; 0.657      ;
; -2.045 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                             ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; 2.686      ; 0.657      ;
; -2.037 ; fsm:Control_FSM|pc_inc     ; fsm:Control_FSM|pc_inc                                                                                              ; fsm:Control_FSM|pc_inc    ; clock       ; -0.500       ; 2.678      ; 0.657      ;
; -1.619 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; 2.679      ; 1.576      ;
; -1.575 ; fsm:Control_FSM|pc_inc     ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|pc_inc    ; clock       ; 0.000        ; 2.741      ; 1.650      ;
; -1.119 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; -0.500       ; 2.679      ; 1.576      ;
; -1.075 ; fsm:Control_FSM|pc_inc     ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|pc_inc    ; clock       ; -0.500       ; 2.741      ; 1.650      ;
; -0.794 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                             ; fsm:Control_FSM|addr_in   ; clock       ; 0.000        ; 2.686      ; 2.408      ;
; -0.294 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                             ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 2.686      ; 2.408      ;
; 0.391  ; fsm:Control_FSM|select[2]  ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T1                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T2                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|Tstate.T3                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T4                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|Tstate.T5                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r1_in      ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r3_in      ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r2_in      ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r5_in      ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r4_in      ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|g_in       ; fsm:Control_FSM|g_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|a_in       ; fsm:Control_FSM|a_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|ir_in      ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r0_in      ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.777  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T5                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.043      ;
; 0.915  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.581      ; 1.762      ;
; 0.992  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T2                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.258      ;
; 0.999  ; fsm:Control_FSM|done       ; fsm:Control_FSM|dout_in                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.265      ;
; 1.007  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T3                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.273      ;
; 1.012  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.278      ;
; 1.021  ; alu:ALU|reg_alu[12]        ; g:G|g_reg[12]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.203     ; 0.084      ;
; 1.022  ; alu:ALU|reg_alu[14]        ; g:G|g_reg[14]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.204     ; 0.084      ;
; 1.031  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.297      ;
; 1.034  ; alu:ALU|reg_alu[3]         ; g:G|g_reg[3]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.216     ; 0.084      ;
; 1.034  ; alu:ALU|reg_alu[4]         ; g:G|g_reg[4]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.216     ; 0.084      ;
; 1.042  ; alu:ALU|reg_alu[6]         ; g:G|g_reg[6]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.224     ; 0.084      ;
; 1.042  ; alu:ALU|reg_alu[10]        ; g:G|g_reg[10]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.224     ; 0.084      ;
; 1.043  ; alu:ALU|reg_alu[9]         ; g:G|g_reg[9]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.225     ; 0.084      ;
; 1.044  ; alu:ALU|reg_alu[7]         ; g:G|g_reg[7]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.226     ; 0.084      ;
; 1.051  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.581      ; 1.898      ;
; 1.068  ; alu:ALU|reg_alu[1]         ; g:G|g_reg[1]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.250     ; 0.084      ;
; 1.069  ; alu:ALU|reg_alu[2]         ; g:G|g_reg[2]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.251     ; 0.084      ;
; 1.069  ; alu:ALU|reg_alu[8]         ; g:G|g_reg[8]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.251     ; 0.084      ;
; 1.070  ; alu:ALU|reg_alu[0]         ; g:G|g_reg[0]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.252     ; 0.084      ;
; 1.070  ; alu:ALU|reg_alu[5]         ; g:G|g_reg[5]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.252     ; 0.084      ;
; 1.101  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|wren                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.367      ;
; 1.115  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[2]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.381      ;
; 1.132  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[4]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.398      ;
; 1.140  ; alu:ALU|reg_alu[15]        ; g:G|g_reg[15]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.322     ; 0.084      ;
; 1.207  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.564      ; 2.037      ;
; 1.215  ; fsm:Control_FSM|select[3]  ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.481      ;
; 1.220  ; addr:ADDR|reg_addr[1]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.283     ; 0.671      ;
; 1.320  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.586      ;
; 1.321  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.587      ;
; 1.321  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.587      ;
; 1.322  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.588      ;
; 1.323  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.589      ;
; 1.324  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.590      ;
; 1.364  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.564      ; 2.194      ;
; 1.382  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[0]                                                                                            ; clock                     ; clock       ; 0.000        ; -0.001     ; 1.647      ;
; 1.382  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[1]                                                                                            ; clock                     ; clock       ; 0.000        ; -0.001     ; 1.647      ;
; 1.382  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[3]                                                                                            ; clock                     ; clock       ; 0.000        ; -0.001     ; 1.647      ;
; 1.397  ; fsm:Control_FSM|wren       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ; clock                     ; clock       ; 0.000        ; 0.059      ; 1.690      ;
; 1.414  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[2]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.004      ; 1.684      ;
; 1.414  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[4]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.004      ; 1.684      ;
; 1.426  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|a_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.692      ;
; 1.446  ; dout:DOUT|dout_reg[11]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.549     ; 0.631      ;
; 1.452  ; addr:ADDR|reg_addr[6]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.271     ; 0.915      ;
; 1.457  ; addr:ADDR|reg_addr[7]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.270     ; 0.921      ;
; 1.461  ; addr:ADDR|reg_addr[3]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.272     ; 0.923      ;
; 1.467  ; addr:ADDR|reg_addr[0]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.284     ; 0.917      ;
; 1.468  ; addr:ADDR|reg_addr[5]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.270     ; 0.932      ;
; 1.468  ; addr:ADDR|reg_addr[4]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.271     ; 0.931      ;
; 1.473  ; fsm:Control_FSM|done       ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.008     ; 1.731      ;
; 1.517  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.001      ; 1.784      ;
; 1.526  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|pc_inc                                                                                              ; clock                     ; clock       ; 0.000        ; -0.008     ; 1.784      ;
; 1.530  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|Tstate.T1                                                                                           ; clock                     ; clock       ; 0.000        ; -0.008     ; 1.788      ;
; 1.534  ; fsm:Control_FSM|done       ; fsm:Control_FSM|g_in                                                                                                ; clock                     ; clock       ; 0.000        ; -0.008     ; 1.792      ;
; 1.534  ; fsm:Control_FSM|done       ; fsm:Control_FSM|a_in                                                                                                ; clock                     ; clock       ; 0.000        ; -0.008     ; 1.792      ;
; 1.534  ; fsm:Control_FSM|done       ; fsm:Control_FSM|pc_inc                                                                                              ; clock                     ; clock       ; 0.000        ; -0.008     ; 1.792      ;
; 1.566  ; dout:DOUT|dout_reg[5]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.669     ; 0.631      ;
; 1.570  ; dout:DOUT|dout_reg[14]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.666     ; 0.638      ;
; 1.582  ; alu:ALU|reg_alu[13]        ; g:G|g_reg[13]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -1.217     ; 0.631      ;
; 1.587  ; dout:DOUT|dout_reg[13]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.694     ; 0.627      ;
; 1.594  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.860      ;
; 1.594  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.860      ;
; 1.602  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.564      ; 2.432      ;
; 1.603  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.869      ;
; 1.604  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.870      ;
; 1.607  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.873      ;
; 1.607  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.873      ;
; 1.611  ; fsm:Control_FSM|ir_in      ; ir:IR|reg_ir[0]                                                                                                     ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.884      ;
; 1.611  ; fsm:Control_FSM|ir_in      ; ir:IR|reg_ir[1]                                                                                                     ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.884      ;
; 1.611  ; fsm:Control_FSM|ir_in      ; ir:IR|reg_ir[2]                                                                                                     ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.884      ;
; 1.611  ; fsm:Control_FSM|ir_in      ; ir:IR|reg_ir[3]                                                                                                     ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.884      ;
; 1.611  ; fsm:Control_FSM|ir_in      ; ir:IR|reg_ir[4]                                                                                                     ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.884      ;
; 1.625  ; fsm:Control_FSM|r0_in      ; registrador:R0|data_r[2]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.004      ; 1.895      ;
; 1.627  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[15]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.003      ; 1.896      ;
; 1.627  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[0]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.003      ; 1.896      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|select[0]'                                                                                                               ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.384 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.188      ; 3.054      ;
; -2.192 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.384      ; 3.442      ;
; -2.190 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.391      ; 3.451      ;
; -1.978 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.079      ; 3.351      ;
; -1.968 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.080      ; 3.362      ;
; -1.960 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.764      ; 3.054      ;
; -1.884 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.188      ; 3.054      ;
; -1.768 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.960      ; 3.442      ;
; -1.766 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.967      ; 3.451      ;
; -1.708 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.089      ; 3.631      ;
; -1.692 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.384      ; 3.442      ;
; -1.690 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.391      ; 3.451      ;
; -1.657 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.409      ; 4.002      ;
; -1.554 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.655      ; 3.351      ;
; -1.545 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.413      ; 4.118      ;
; -1.544 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.656      ; 3.362      ;
; -1.478 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.079      ; 3.351      ;
; -1.468 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.080      ; 3.362      ;
; -1.460 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.764      ; 3.054      ;
; -1.451 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.363      ; 4.162      ;
; -1.409 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.386      ; 4.227      ;
; -1.381 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.375      ; 4.244      ;
; -1.346 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.391      ; 4.295      ;
; -1.284 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.665      ; 3.631      ;
; -1.268 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.960      ; 3.442      ;
; -1.266 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.967      ; 3.451      ;
; -1.233 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.985      ; 4.002      ;
; -1.208 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.089      ; 3.631      ;
; -1.193 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.053      ; 4.110      ;
; -1.157 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.409      ; 4.002      ;
; -1.121 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.989      ; 4.118      ;
; -1.110 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.298      ; 4.438      ;
; -1.102 ; registrador:R2|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.273      ; 1.171      ;
; -1.054 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.655      ; 3.351      ;
; -1.045 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.413      ; 4.118      ;
; -1.044 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.656      ; 3.362      ;
; -1.027 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.939      ; 4.162      ;
; -1.026 ; registrador:R2|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.697      ; 1.171      ;
; -1.014 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.384      ; 4.620      ;
; -0.985 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.962      ; 4.227      ;
; -0.979 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.178      ; 4.449      ;
; -0.957 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.951      ; 4.244      ;
; -0.951 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.363      ; 4.162      ;
; -0.922 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.967      ; 4.295      ;
; -0.909 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.386      ; 4.227      ;
; -0.881 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.375      ; 4.244      ;
; -0.846 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.391      ; 4.295      ;
; -0.812 ; registrador:R2|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.185      ; 1.373      ;
; -0.798 ; registrador:R0|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.300      ; 1.502      ;
; -0.784 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.665      ; 3.631      ;
; -0.777 ; registrador:R4|data_r[6]  ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.271      ; 1.494      ;
; -0.769 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.629      ; 4.110      ;
; -0.736 ; registrador:R2|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.609      ; 1.373      ;
; -0.733 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.985      ; 4.002      ;
; -0.722 ; registrador:R0|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.724      ; 1.502      ;
; -0.706 ; registrador:R1|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.273      ; 1.567      ;
; -0.701 ; registrador:R4|data_r[6]  ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.695      ; 1.494      ;
; -0.693 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.053      ; 4.110      ;
; -0.686 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.874      ; 4.438      ;
; -0.673 ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.065      ; 1.392      ;
; -0.635 ; fsm:Control_FSM|pc_inc    ; mux:MUX|buswires[0]  ; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; 0.000        ; 5.386      ; 5.001      ;
; -0.630 ; registrador:R1|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.697      ; 1.567      ;
; -0.621 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.989      ; 4.118      ;
; -0.610 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.298      ; 4.438      ;
; -0.597 ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.489      ; 1.392      ;
; -0.590 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.960      ; 4.620      ;
; -0.555 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.754      ; 4.449      ;
; -0.527 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.939      ; 4.162      ;
; -0.514 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.384      ; 4.620      ;
; -0.485 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.962      ; 4.227      ;
; -0.479 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.178      ; 4.449      ;
; -0.473 ; registrador:R1|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.262      ; 1.789      ;
; -0.461 ; registrador:R0|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.088      ; 1.627      ;
; -0.457 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.951      ; 4.244      ;
; -0.450 ; registrador:R4|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.941      ; 1.491      ;
; -0.448 ; registrador:R5|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.275      ; 1.827      ;
; -0.446 ; registrador:R4|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.250      ; 1.804      ;
; -0.422 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.967      ; 4.295      ;
; -0.413 ; registrador:R1|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.185      ; 1.772      ;
; -0.397 ; registrador:R1|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.686      ; 1.789      ;
; -0.385 ; registrador:R0|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.512      ; 1.627      ;
; -0.374 ; registrador:R4|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.365      ; 1.491      ;
; -0.372 ; registrador:R5|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.699      ; 1.827      ;
; -0.370 ; registrador:R4|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.674      ; 1.804      ;
; -0.337 ; registrador:R1|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.609      ; 1.772      ;
; -0.318 ; registrador:R5|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.266      ; 1.948      ;
; -0.309 ; registrador:R2|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.262      ; 1.953      ;
; -0.299 ; registrador:R3|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.979      ; 1.680      ;
; -0.291 ; registrador:R3|data_r[12] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.980      ; 1.689      ;
; -0.271 ; registrador:R1|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.065      ; 1.794      ;
; -0.269 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.629      ; 4.110      ;
; -0.242 ; registrador:R5|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.690      ; 1.948      ;
; -0.233 ; registrador:R2|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.686      ; 1.953      ;
; -0.227 ; registrador:R2|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.080      ; 1.853      ;
; -0.223 ; registrador:R3|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.403      ; 1.680      ;
; -0.215 ; registrador:R3|data_r[12] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.404      ; 1.689      ;
; -0.211 ; fsm:Control_FSM|pc_inc    ; mux:MUX|buswires[0]  ; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; 0.000        ; 4.962      ; 5.001      ;
; -0.195 ; registrador:R1|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.489      ; 1.794      ;
; -0.186 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.874      ; 4.438      ;
; -0.167 ; registrador:R2|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.283      ; 2.116      ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; -1.452 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.909      ; 2.707      ;
; -1.371 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.003      ; 2.882      ;
; -1.194 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.897      ; 2.953      ;
; -1.160 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.896      ; 2.986      ;
; -1.139 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.917      ; 3.028      ;
; -1.010 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.909      ; 3.149      ;
; -0.967 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.916      ; 3.199      ;
; -0.952 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.909      ; 2.707      ;
; -0.871 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.003      ; 2.882      ;
; -0.824 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.918      ; 3.344      ;
; -0.721 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.901      ; 3.430      ;
; -0.694 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.897      ; 2.953      ;
; -0.660 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.896      ; 2.986      ;
; -0.639 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.917      ; 3.028      ;
; -0.632 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.931      ; 3.549      ;
; -0.607 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.931      ; 3.574      ;
; -0.552 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.930      ; 3.628      ;
; -0.510 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.909      ; 3.149      ;
; -0.467 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.916      ; 3.199      ;
; -0.400 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.916      ; 3.766      ;
; -0.391 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.901      ; 3.760      ;
; -0.324 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.918      ; 3.344      ;
; -0.277 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.932      ; 3.905      ;
; -0.221 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.901      ; 3.430      ;
; -0.207 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 3.932      ; 3.975      ;
; -0.132 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.931      ; 3.549      ;
; -0.107 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.931      ; 3.574      ;
; -0.052 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.930      ; 3.628      ;
; 0.024  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 1.241      ;
; 0.100  ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.916      ; 3.766      ;
; 0.109  ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.901      ; 3.760      ;
; 0.223  ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.932      ; 3.905      ;
; 0.293  ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 3.932      ; 3.975      ;
; 0.475  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.204      ; 1.679      ;
; 0.541  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.242      ; 1.783      ;
; 0.617  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.230      ; 1.847      ;
; 0.710  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.225      ; 1.935      ;
; 0.746  ; a:A|reg_a[14]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.205      ; 1.951      ;
; 0.816  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.224      ; 2.040      ;
; 0.876  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[8]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.239      ; 2.115      ;
; 0.917  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 2.134      ;
; 1.044  ; a:A|reg_a[4]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.211      ; 2.255      ;
; 1.062  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.227      ; 2.289      ;
; 1.122  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.311      ; 2.433      ;
; 1.168  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[0]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.243      ; 2.411      ;
; 1.201  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.932      ; 2.133      ;
; 1.256  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.225      ; 2.481      ;
; 1.264  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.826      ; 2.090      ;
; 1.267  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.825      ; 2.092      ;
; 1.280  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.830      ; 2.110      ;
; 1.321  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.838      ; 2.159      ;
; 1.351  ; a:A|reg_a[3]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.212      ; 2.563      ;
; 1.372  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.845      ; 2.217      ;
; 1.474  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.204      ; 2.678      ;
; 1.496  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 2.713      ;
; 1.502  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.224      ; 2.726      ;
; 1.527  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 2.744      ;
; 1.544  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.241      ; 2.785      ;
; 1.571  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.205      ; 2.776      ;
; 1.580  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[8]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.860      ; 2.440      ;
; 1.587  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.838      ; 2.425      ;
; 1.633  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.205      ; 2.838      ;
; 1.636  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.845      ; 2.481      ;
; 1.639  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.846      ; 2.485      ;
; 1.647  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.212      ; 2.859      ;
; 1.669  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 2.886      ;
; 1.675  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.228      ; 2.903      ;
; 1.691  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.212      ; 2.903      ;
; 1.705  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.204      ; 2.909      ;
; 1.707  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.243      ; 2.950      ;
; 1.725  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.859      ; 2.584      ;
; 1.727  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 2.944      ;
; 1.735  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.228      ; 2.963      ;
; 1.738  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.242      ; 2.980      ;
; 1.741  ; a:A|reg_a[3]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.212      ; 2.953      ;
; 1.744  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.205      ; 2.949      ;
; 1.761  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.212      ; 2.973      ;
; 1.766  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[0]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.861      ; 2.627      ;
; 1.775  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.229      ; 3.004      ;
; 1.781  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.861      ; 2.642      ;
; 1.785  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.228      ; 3.013      ;
; 1.801  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.204      ; 3.005      ;
; 1.802  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.205      ; 3.007      ;
; 1.808  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.242      ; 3.050      ;
; 1.823  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 3.040      ;
; 1.827  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.229      ; 3.056      ;
; 1.829  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.228      ; 3.057      ;
; 1.845  ; a:A|reg_a[4]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.227      ; 3.072      ;
; 1.854  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 3.071      ;
; 1.857  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.204      ; 3.061      ;
; 1.870  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.830      ; 2.700      ;
; 1.875  ; a:A|reg_a[14]          ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.311      ; 3.186      ;
; 1.879  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.217      ; 3.096      ;
; 1.879  ; a:A|reg_a[3]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.228      ; 3.107      ;
; 1.885  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.224      ; 3.109      ;
; 1.887  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.229      ; 3.116      ;
; 1.889  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[8]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.242      ; 3.131      ;
; 1.893  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.207      ; 3.100      ;
; 1.897  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.847      ; 2.744      ;
; 1.897  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.212      ; 3.109      ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|pc_inc'                                                                                                               ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; -1.153 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 3.609      ; 2.706      ;
; -0.791 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 3.456      ; 2.915      ;
; -0.733 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 3.607      ; 3.124      ;
; -0.729 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 3.608      ; 3.129      ;
; -0.653 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 3.609      ; 2.706      ;
; -0.291 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 3.456      ; 2.915      ;
; -0.233 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 3.607      ; 3.124      ;
; -0.229 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 3.608      ; 3.129      ;
; 0.924  ; counter:COUNTER_R7|r7[4] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 0.924      ;
; 1.956  ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 1.956      ;
; 1.967  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 1.967      ;
; 2.000  ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 2.000      ;
; 2.206  ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.152     ; 2.054      ;
; 2.254  ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.151     ; 2.103      ;
; 2.316  ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.001      ; 2.317      ;
; 2.325  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.153     ; 2.172      ;
; 2.383  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.002     ; 2.381      ;
; 2.387  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.001     ; 2.386      ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 2.193 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.651     ; 0.542      ;
; 2.211 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.807     ; 0.404      ;
; 2.220 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.808     ; 0.412      ;
; 2.220 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.790     ; 0.430      ;
; 2.269 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.227     ; 0.542      ;
; 2.287 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.383     ; 0.404      ;
; 2.296 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.384     ; 0.412      ;
; 2.296 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.366     ; 0.430      ;
; 2.332 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.918     ; 0.414      ;
; 2.332 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.914     ; 0.418      ;
; 2.360 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.950     ; 0.410      ;
; 2.367 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.953     ; 0.414      ;
; 2.393 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.981     ; 0.412      ;
; 2.394 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.989     ; 0.405      ;
; 2.408 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.494     ; 0.414      ;
; 2.408 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.490     ; 0.418      ;
; 2.436 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.526     ; 0.410      ;
; 2.443 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.529     ; 0.414      ;
; 2.448 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -2.039     ; 0.409      ;
; 2.469 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.557     ; 0.412      ;
; 2.470 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.565     ; 0.405      ;
; 2.508 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -2.098     ; 0.410      ;
; 2.524 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.615     ; 0.409      ;
; 2.584 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.674     ; 0.410      ;
; 2.623 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.989     ; 0.634      ;
; 2.644 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -2.015     ; 0.629      ;
; 2.699 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.565     ; 0.634      ;
; 2.714 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -2.084     ; 0.630      ;
; 2.720 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.591     ; 0.629      ;
; 2.740 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -2.108     ; 0.632      ;
; 2.790 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.660     ; 0.630      ;
; 2.816 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.684     ; 0.632      ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; 2.701 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.038     ; 0.663      ;
; 2.745 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.336     ; 0.409      ;
; 2.756 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.348     ; 0.408      ;
; 2.760 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.347     ; 0.413      ;
; 2.777 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.614     ; 0.663      ;
; 2.821 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.912     ; 0.409      ;
; 2.832 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.924     ; 0.408      ;
; 2.836 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.923     ; 0.413      ;
; 2.987 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.357     ; 0.630      ;
; 3.063 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.933     ; 0.630      ;
; 3.242 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.367     ; 0.875      ;
; 3.299 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.162     ; 1.137      ;
; 3.318 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.943     ; 0.875      ;
; 3.375 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.738     ; 1.137      ;
; 3.468 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -2.368     ; 1.100      ;
; 3.544 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.944     ; 1.100      ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[12]                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|pc_inc'                                                                             ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[1]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[1]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[2]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[2]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[3]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[3]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[4]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[4]            ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[11]         ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'                                                                     ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; run       ; clock      ; 2.860 ; 2.860 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; run       ; clock      ; 0.690 ; 0.690 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 7.281 ; 7.281 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 8.307 ; 8.307 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 8.217 ; 8.217 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 7.350 ; 7.350 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 7.866 ; 7.866 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 7.800 ; 7.800 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 7.842 ; 7.842 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 8.307 ; 8.307 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 8.123 ; 8.123 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 7.053 ; 7.053 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 8.051 ; 8.051 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 7.631 ; 7.631 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 7.710 ; 7.710 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 7.750 ; 7.750 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 7.300 ; 7.300 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 7.843 ; 7.843 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 7.922 ; 7.922 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 7.825 ; 7.825 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 8.733 ; 8.733 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 7.962 ; 7.962 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 7.979 ; 7.979 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 7.560 ; 7.560 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 8.153 ; 8.153 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 7.549 ; 7.549 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 7.926 ; 7.926 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 7.303 ; 7.303 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 7.669 ; 7.669 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 8.733 ; 8.733 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 7.057 ; 7.057 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 7.546 ; 7.546 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 7.186 ; 7.186 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 7.548 ; 7.548 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 7.268 ; 7.268 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 7.266 ; 7.266 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 8.467 ; 8.467 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 8.032 ; 8.032 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 8.273 ; 8.273 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 7.987 ; 7.987 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 7.991 ; 7.991 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 7.785 ; 7.785 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 8.014 ; 8.014 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 8.237 ; 8.237 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 7.993 ; 7.993 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 7.866 ; 7.866 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 7.783 ; 7.783 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 7.507 ; 7.507 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 7.735 ; 7.735 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 7.517 ; 7.517 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 7.530 ; 7.530 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 8.388 ; 8.388 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 8.467 ; 8.467 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 8.104 ; 8.104 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 7.087 ; 7.087 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 7.722 ; 7.722 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 7.762 ; 7.762 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 8.051 ; 8.051 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 7.981 ; 7.981 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 8.104 ; 8.104 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 7.315 ; 7.315 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 8.009 ; 8.009 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 7.312 ; 7.312 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 7.195 ; 7.195 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 8.022 ; 8.022 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 7.267 ; 7.267 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 7.829 ; 7.829 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 6.963 ; 6.963 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 7.733 ; 7.733 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 7.281 ; 7.281 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 7.053 ; 7.053 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 8.217 ; 8.217 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 7.350 ; 7.350 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 7.866 ; 7.866 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 7.800 ; 7.800 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 7.842 ; 7.842 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 8.307 ; 8.307 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 8.123 ; 8.123 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 7.053 ; 7.053 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 8.051 ; 8.051 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 7.631 ; 7.631 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 7.710 ; 7.710 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 7.750 ; 7.750 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 7.300 ; 7.300 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 7.843 ; 7.843 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 7.922 ; 7.922 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 7.825 ; 7.825 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 7.962 ; 7.962 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 7.979 ; 7.979 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 7.560 ; 7.560 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 8.153 ; 8.153 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 7.549 ; 7.549 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 7.926 ; 7.926 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 7.303 ; 7.303 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 7.669 ; 7.669 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 8.733 ; 8.733 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 7.057 ; 7.057 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 7.546 ; 7.546 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 7.186 ; 7.186 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 7.548 ; 7.548 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 7.268 ; 7.268 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 7.266 ; 7.266 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 7.507 ; 7.507 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 8.032 ; 8.032 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 8.273 ; 8.273 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 7.987 ; 7.987 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 7.991 ; 7.991 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 7.785 ; 7.785 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 8.014 ; 8.014 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 8.237 ; 8.237 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 7.993 ; 7.993 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 7.866 ; 7.866 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 7.783 ; 7.783 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 7.507 ; 7.507 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 7.735 ; 7.735 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 7.517 ; 7.517 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 7.530 ; 7.530 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 8.388 ; 8.388 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 8.467 ; 8.467 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 6.963 ; 6.963 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 7.087 ; 7.087 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 7.722 ; 7.722 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 7.762 ; 7.762 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 8.051 ; 8.051 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 7.981 ; 7.981 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 8.104 ; 8.104 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 7.315 ; 7.315 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 8.009 ; 8.009 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 7.312 ; 7.312 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 7.195 ; 7.195 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 8.022 ; 8.022 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 7.267 ; 7.267 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 7.829 ; 7.829 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 6.963 ; 6.963 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 7.733 ; 7.733 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; fsm:Control_FSM|select[0] ; -2.973 ; -41.178       ;
; fsm:Control_FSM|ula[0]    ; -2.594 ; -34.597       ;
; clock                     ; -2.499 ; -204.020      ;
; fsm:Control_FSM|addr_in   ; -1.249 ; -8.725        ;
; fsm:Control_FSM|dout_in   ; -1.233 ; -13.987       ;
; fsm:Control_FSM|pc_inc    ; -0.433 ; -1.449        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clock                     ; -1.586 ; -6.423        ;
; fsm:Control_FSM|select[0] ; -1.398 ; -17.068       ;
; fsm:Control_FSM|ula[0]    ; -1.052 ; -12.205       ;
; fsm:Control_FSM|pc_inc    ; -0.881 ; -3.068        ;
; fsm:Control_FSM|dout_in   ; 0.991  ; 0.000         ;
; fsm:Control_FSM|addr_in   ; 1.197  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clock                     ; -2.000 ; -349.610      ;
; fsm:Control_FSM|addr_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|dout_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|pc_inc    ; 0.500  ; 0.000         ;
; fsm:Control_FSM|select[0] ; 0.500  ; 0.000         ;
; fsm:Control_FSM|ula[0]    ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|select[0]'                                                                                                                                                                                       ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node              ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+--------------+---------------------------+--------------+------------+------------+
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.973 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.037      ; 3.706      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.933 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.928      ; 3.965      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.911 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.996      ; 3.928      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.748 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[5]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.023      ; 3.773      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.713 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[0]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 3.787      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.679 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[8]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 3.765      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.662 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[3]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.848      ; 3.706      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.622 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[4]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.739      ; 3.965      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.614 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[1]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.017      ; 3.779      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.600 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[2]  ; clock        ; fsm:Control_FSM|select[0] ; 1.000        ; 0.807      ; 3.928      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.582 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[7]  ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 0.880      ; 3.610      ;
; -2.581 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[14] ; clock        ; fsm:Control_FSM|select[0] ; 0.500        ; 1.026      ; 3.757      ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; -2.594 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.627     ; 2.071      ;
; -2.591 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.605     ; 2.090      ;
; -2.578 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.611     ; 2.071      ;
; -2.513 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.626     ; 1.991      ;
; -2.502 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.625     ; 1.981      ;
; -2.499 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.625     ; 1.978      ;
; -2.489 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.584     ; 2.009      ;
; -2.446 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.516     ; 2.034      ;
; -2.404 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.614     ; 1.894      ;
; -2.384 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.652     ; 1.711      ;
; -2.381 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.630     ; 1.730      ;
; -2.368 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.636     ; 1.711      ;
; -2.303 ; mux:MUX|buswires[14] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.614     ; 1.793      ;
; -2.303 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.651     ; 1.631      ;
; -2.292 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.650     ; 1.621      ;
; -2.289 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.650     ; 1.618      ;
; -2.284 ; mux:MUX|buswires[7]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.468     ; 1.920      ;
; -2.279 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.609     ; 1.649      ;
; -2.275 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.519     ; 1.860      ;
; -2.252 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.659     ; 1.745      ;
; -2.249 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.637     ; 1.764      ;
; -2.236 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.541     ; 1.674      ;
; -2.236 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.643     ; 1.745      ;
; -2.228 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.644     ; 1.742      ;
; -2.225 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.622     ; 1.761      ;
; -2.221 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.652     ; 1.712      ;
; -2.219 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.478     ; 1.845      ;
; -2.219 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.477     ; 1.846      ;
; -2.218 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.630     ; 1.731      ;
; -2.205 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.636     ; 1.712      ;
; -2.193 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.648     ; 1.707      ;
; -2.190 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.626     ; 1.726      ;
; -2.186 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.660     ; 1.688      ;
; -2.184 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.645     ; 1.700      ;
; -2.183 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.638     ; 1.707      ;
; -2.181 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.623     ; 1.719      ;
; -2.177 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.632     ; 1.707      ;
; -2.171 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.658     ; 1.665      ;
; -2.170 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.644     ; 1.688      ;
; -2.168 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.629     ; 1.700      ;
; -2.160 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.657     ; 1.655      ;
; -2.157 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.657     ; 1.652      ;
; -2.147 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.616     ; 1.683      ;
; -2.140 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.651     ; 1.632      ;
; -2.136 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.642     ; 1.652      ;
; -2.129 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.650     ; 1.622      ;
; -2.127 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.648     ; 1.708      ;
; -2.126 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.650     ; 1.619      ;
; -2.124 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.626     ; 1.727      ;
; -2.123 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.601     ; 1.680      ;
; -2.116 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.609     ; 1.650      ;
; -2.111 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.632     ; 1.708      ;
; -2.109 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.628     ; 1.639      ;
; -2.105 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.659     ; 1.608      ;
; -2.104 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.548     ; 1.708      ;
; -2.102 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.486     ; 1.720      ;
; -2.101 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.646     ; 1.617      ;
; -2.094 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.658     ; 1.598      ;
; -2.092 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.643     ; 1.610      ;
; -2.091 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.639     ; 1.431      ;
; -2.091 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.658     ; 1.595      ;
; -2.089 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.643     ; 1.607      ;
; -2.088 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.605     ; 1.645      ;
; -2.081 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.617     ; 1.626      ;
; -2.080 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.533     ; 1.705      ;
; -2.079 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.602     ; 1.638      ;
; -2.078 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.647     ; 1.593      ;
; -2.075 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.625     ; 1.612      ;
; -2.074 ; mux:MUX|buswires[7]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.493     ; 1.560      ;
; -2.073 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.541     ; 1.675      ;
; -2.070 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.647     ; 1.652      ;
; -2.067 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.625     ; 1.671      ;
; -2.065 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.544     ; 1.500      ;
; -2.062 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.646     ; 1.568      ;
; -2.062 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.631     ; 1.593      ;
; -2.054 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.631     ; 1.652      ;
; -2.046 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.647     ; 1.628      ;
; -2.045 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.644     ; 1.558      ;
; -2.045 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.537     ; 1.670      ;
; -2.038 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.549     ; 1.651      ;
; -2.036 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.534     ; 1.663      ;
; -2.035 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.646     ; 1.618      ;
; -2.032 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.646     ; 1.615      ;
; -2.031 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.639     ; 1.535      ;
; -2.027 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.660     ; 1.598      ;
; -2.024 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.638     ; 1.617      ;
; -2.022 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.605     ; 1.646      ;
; -2.015 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.645     ; 1.531      ;
; -2.012 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.623     ; 1.550      ;
; -2.009 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.502     ; 1.486      ;
; -2.000 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.646     ; 1.516      ;
; -1.998 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.660     ; 1.488      ;
; -1.998 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.644     ; 1.515      ;
; -1.997 ; mux:MUX|buswires[8]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.646     ; 1.513      ;
; -1.996 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.647     ; 1.511      ;
; -1.995 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.646     ; 1.578      ;
; -1.995 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.638     ; 1.507      ;
; -1.986 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.645     ; 1.503      ;
; -1.983 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.645     ; 1.500      ;
; -1.979 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.537     ; 1.671      ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.499 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; -0.192     ; 3.339      ;
; -2.499 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; -0.192     ; 3.339      ;
; -2.499 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; -0.192     ; 3.339      ;
; -2.499 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; -0.192     ; 3.339      ;
; -2.499 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[1] ; clock        ; clock       ; 1.000        ; -0.192     ; 3.339      ;
; -2.394 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; -0.089     ; 3.337      ;
; -2.394 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; -0.089     ; 3.337      ;
; -2.394 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; -0.089     ; 3.337      ;
; -2.394 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; -0.089     ; 3.337      ;
; -2.394 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[1]    ; clock        ; clock       ; 1.000        ; -0.089     ; 3.337      ;
; -2.365 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.022      ; 3.419      ;
; -2.365 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.022      ; 3.419      ;
; -2.365 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.022      ; 3.419      ;
; -2.365 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.022      ; 3.419      ;
; -2.365 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[3] ; clock        ; clock       ; 1.000        ; 0.022      ; 3.419      ;
; -2.252 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.055     ; 3.229      ;
; -2.252 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.055     ; 3.229      ;
; -2.252 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.055     ; 3.229      ;
; -2.252 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.055     ; 3.229      ;
; -2.252 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[0]    ; clock        ; clock       ; 1.000        ; -0.055     ; 3.229      ;
; -2.249 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.011      ; 3.292      ;
; -2.249 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.011      ; 3.292      ;
; -2.249 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.011      ; 3.292      ;
; -2.249 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.011      ; 3.292      ;
; -2.249 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[2] ; clock        ; clock       ; 1.000        ; 0.011      ; 3.292      ;
; -2.235 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.206      ;
; -2.235 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.206      ;
; -2.235 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.206      ;
; -2.235 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.206      ;
; -2.235 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r5_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.206      ;
; -2.234 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.205      ;
; -2.234 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.205      ;
; -2.234 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.205      ;
; -2.234 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.205      ;
; -2.234 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r1_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.205      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r4_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.231 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r0_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.202      ;
; -2.228 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.199      ;
; -2.228 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.199      ;
; -2.228 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.199      ;
; -2.228 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.199      ;
; -2.228 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r3_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.199      ;
; -2.227 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.198      ;
; -2.227 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.198      ;
; -2.227 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.198      ;
; -2.227 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.198      ;
; -2.227 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r2_in     ; clock        ; clock       ; 1.000        ; -0.061     ; 3.198      ;
; -2.194 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.068     ; 3.158      ;
; -2.194 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.068     ; 3.158      ;
; -2.194 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.068     ; 3.158      ;
; -2.194 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.068     ; 3.158      ;
; -2.194 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock        ; clock       ; 1.000        ; -0.068     ; 3.158      ;
; -2.118 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.081      ;
; -2.118 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.081      ;
; -2.118 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.081      ;
; -2.118 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.081      ;
; -2.118 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|g_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.081      ;
; -2.092 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.055      ;
; -2.092 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.055      ;
; -2.092 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.055      ;
; -2.092 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.055      ;
; -2.092 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|a_in      ; clock        ; clock       ; 1.000        ; -0.069     ; 3.055      ;
; -2.064 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.061     ; 3.035      ;
; -2.064 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.061     ; 3.035      ;
; -2.064 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.061     ; 3.035      ;
; -2.064 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.061     ; 3.035      ;
; -2.064 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|done      ; clock        ; clock       ; 1.000        ; -0.061     ; 3.035      ;
; -2.055 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.025      ;
; -2.055 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.025      ;
; -2.055 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.025      ;
; -2.055 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.025      ;
; -2.055 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; ir:IR|reg_ir[3]           ; clock        ; clock       ; 1.000        ; -0.062     ; 3.025      ;
; -1.951 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.067     ; 2.916      ;
; -1.951 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.067     ; 2.916      ;
; -1.951 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.067     ; 2.916      ;
; -1.951 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.067     ; 2.916      ;
; -1.951 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; ir:IR|reg_ir[6]           ; clock        ; clock       ; 1.000        ; -0.067     ; 2.916      ;
; -1.916 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.062     ; 2.886      ;
; -1.916 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.062     ; 2.886      ;
; -1.916 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.062     ; 2.886      ;
; -1.916 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.062     ; 2.886      ;
; -1.916 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; ir:IR|reg_ir[2]           ; clock        ; clock       ; 1.000        ; -0.062     ; 2.886      ;
; -1.896 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.061     ; 2.867      ;
; -1.896 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.061     ; 2.867      ;
; -1.896 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.061     ; 2.867      ;
; -1.896 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.061     ; 2.867      ;
; -1.896 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|addr_in   ; clock        ; clock       ; 1.000        ; -0.061     ; 2.867      ;
; -1.888 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; ir:IR|reg_rx[0]           ; clock        ; clock       ; 1.000        ; -0.192     ; 2.728      ;
; -1.888 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; ir:IR|reg_rx[0]           ; clock        ; clock       ; 1.000        ; -0.192     ; 2.728      ;
; -1.888 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; ir:IR|reg_rx[0]           ; clock        ; clock       ; 1.000        ; -0.192     ; 2.728      ;
; -1.888 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; ir:IR|reg_rx[0]           ; clock        ; clock       ; 1.000        ; -0.192     ; 2.728      ;
; -1.888 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; ir:IR|reg_rx[0]           ; clock        ; clock       ; 1.000        ; -0.192     ; 2.728      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.249 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.874     ; 0.486      ;
; -1.241 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.762     ; 0.508      ;
; -1.240 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.873     ; 0.385      ;
; -1.112 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.873     ; 0.272      ;
; -0.999 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.858     ; 0.170      ;
; -0.998 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.858     ; 0.171      ;
; -0.989 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.853     ; 0.173      ;
; -0.938 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.063     ; 0.486      ;
; -0.930 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.951     ; 0.508      ;
; -0.929 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.062     ; 0.385      ;
; -0.897 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.718     ; 0.290      ;
; -0.801 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.062     ; 0.272      ;
; -0.688 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.047     ; 0.170      ;
; -0.687 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.047     ; 0.171      ;
; -0.678 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.042     ; 0.173      ;
; -0.586 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.907     ; 0.290      ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.233 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.706     ; 0.173      ;
; -1.145 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.709     ; 0.279      ;
; -1.033 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.688     ; 0.174      ;
; -0.970 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.726     ; 0.271      ;
; -0.956 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.794     ; 0.274      ;
; -0.945 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.781     ; 0.272      ;
; -0.922 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.895     ; 0.173      ;
; -0.866 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.724     ; 0.169      ;
; -0.851 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.775     ; 0.171      ;
; -0.849 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.700     ; 0.173      ;
; -0.834 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.898     ; 0.279      ;
; -0.821 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.763     ; 0.171      ;
; -0.767 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.695     ; 0.174      ;
; -0.759 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.693     ; 0.178      ;
; -0.722 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.877     ; 0.174      ;
; -0.721 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.651     ; 0.168      ;
; -0.718 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.646     ; 0.183      ;
; -0.714 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.652     ; 0.173      ;
; -0.659 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.915     ; 0.271      ;
; -0.645 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.983     ; 0.274      ;
; -0.639 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.579     ; 0.223      ;
; -0.634 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.970     ; 0.272      ;
; -0.555 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.913     ; 0.169      ;
; -0.540 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.964     ; 0.171      ;
; -0.538 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.889     ; 0.173      ;
; -0.510 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.952     ; 0.171      ;
; -0.456 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.884     ; 0.174      ;
; -0.448 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.882     ; 0.178      ;
; -0.410 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.840     ; 0.168      ;
; -0.407 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.835     ; 0.183      ;
; -0.403 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.841     ; 0.173      ;
; -0.328 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.768     ; 0.223      ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|pc_inc'                                                                                                              ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.433 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 1.023      ;
; -0.424 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.001     ; 1.014      ;
; -0.401 ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.001      ; 0.992      ;
; -0.322 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.067     ; 0.913      ;
; -0.290 ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.066     ; 0.882      ;
; -0.289 ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 0.880      ;
; -0.275 ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 0.865      ;
; -0.270 ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 0.859      ;
; -0.267 ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; -0.067     ; 0.858      ;
; 0.274  ; counter:COUNTER_R7|r7[4] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 0.000      ; 0.384      ;
; 0.802  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 1.957      ; 1.386      ;
; 0.811  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 1.956      ; 1.377      ;
; 0.913  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 1.890      ; 1.276      ;
; 0.970  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.500        ; 1.957      ; 1.217      ;
; 1.302  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 1.957      ; 1.386      ;
; 1.311  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 1.956      ; 1.377      ;
; 1.413  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 1.890      ; 1.276      ;
; 1.470  ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 1.000        ; 1.957      ; 1.217      ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                     ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.586 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                             ; fsm:Control_FSM|dout_in   ; clock       ; 0.000        ; 1.660      ; 0.367      ;
; -1.578 ; fsm:Control_FSM|pc_inc     ; fsm:Control_FSM|pc_inc                                                                                              ; fsm:Control_FSM|pc_inc    ; clock       ; 0.000        ; 1.652      ; 0.367      ;
; -1.216 ; fsm:Control_FSM|pc_inc     ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|pc_inc    ; clock       ; 0.000        ; 1.721      ; 0.784      ;
; -1.209 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; 1.653      ; 0.737      ;
; -1.086 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                             ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; 1.660      ; 0.367      ;
; -1.078 ; fsm:Control_FSM|pc_inc     ; fsm:Control_FSM|pc_inc                                                                                              ; fsm:Control_FSM|pc_inc    ; clock       ; -0.500       ; 1.652      ; 0.367      ;
; -0.834 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                             ; fsm:Control_FSM|addr_in   ; clock       ; 0.000        ; 1.660      ; 1.119      ;
; -0.716 ; fsm:Control_FSM|pc_inc     ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|pc_inc    ; clock       ; -0.500       ; 1.721      ; 0.784      ;
; -0.709 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; -0.500       ; 1.653      ; 0.737      ;
; -0.334 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                             ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 1.660      ; 1.119      ;
; 0.215  ; fsm:Control_FSM|select[2]  ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T1                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T2                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|Tstate.T3                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T4                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|Tstate.T5                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r1_in      ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r3_in      ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r2_in      ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r5_in      ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r4_in      ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|g_in       ; fsm:Control_FSM|g_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|a_in       ; fsm:Control_FSM|a_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|ir_in      ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r0_in      ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.327  ; alu:ALU|reg_alu[12]        ; g:G|g_reg[12]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.437     ; 0.042      ;
; 0.328  ; alu:ALU|reg_alu[14]        ; g:G|g_reg[14]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.438     ; 0.042      ;
; 0.334  ; alu:ALU|reg_alu[3]         ; g:G|g_reg[3]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.444     ; 0.042      ;
; 0.334  ; alu:ALU|reg_alu[4]         ; g:G|g_reg[4]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.444     ; 0.042      ;
; 0.340  ; alu:ALU|reg_alu[6]         ; g:G|g_reg[6]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.450     ; 0.042      ;
; 0.340  ; alu:ALU|reg_alu[10]        ; g:G|g_reg[10]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.450     ; 0.042      ;
; 0.341  ; alu:ALU|reg_alu[7]         ; g:G|g_reg[7]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.451     ; 0.042      ;
; 0.341  ; alu:ALU|reg_alu[9]         ; g:G|g_reg[9]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.451     ; 0.042      ;
; 0.353  ; alu:ALU|reg_alu[1]         ; g:G|g_reg[1]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.463     ; 0.042      ;
; 0.354  ; alu:ALU|reg_alu[2]         ; g:G|g_reg[2]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.464     ; 0.042      ;
; 0.354  ; alu:ALU|reg_alu[8]         ; g:G|g_reg[8]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.464     ; 0.042      ;
; 0.355  ; alu:ALU|reg_alu[0]         ; g:G|g_reg[0]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.465     ; 0.042      ;
; 0.355  ; alu:ALU|reg_alu[5]         ; g:G|g_reg[5]                                                                                                        ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.465     ; 0.042      ;
; 0.365  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T5                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.517      ;
; 0.372  ; alu:ALU|reg_alu[15]        ; g:G|g_reg[15]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.482     ; 0.042      ;
; 0.460  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.612      ;
; 0.462  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.614      ;
; 0.466  ; fsm:Control_FSM|done       ; fsm:Control_FSM|dout_in                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.618      ;
; 0.467  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T2                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.619      ;
; 0.469  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T3                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.621      ;
; 0.519  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|wren                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.671      ;
; 0.531  ; fsm:Control_FSM|select[3]  ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.588  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[2]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.740      ;
; 0.595  ; alu:ALU|reg_alu[13]        ; g:G|g_reg[13]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.446     ; 0.301      ;
; 0.597  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.083      ; 0.832      ;
; 0.598  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[4]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.610  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.762      ;
; 0.611  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.763      ;
; 0.611  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.763      ;
; 0.611  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.763      ;
; 0.612  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.764      ;
; 0.612  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.764      ;
; 0.615  ; fsm:Control_FSM|wren       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ; clock                     ; clock       ; 0.000        ; 0.065      ; 0.818      ;
; 0.634  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.083      ; 0.869      ;
; 0.638  ; addr:ADDR|reg_addr[1]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 0.025      ; 0.301      ;
; 0.665  ; mux:MUX|buswires[10]       ; registrador:R0|data_r[10]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; -0.775     ; 0.042      ;
; 0.665  ; mux:MUX|buswires[13]       ; registrador:R0|data_r[13]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; -0.775     ; 0.042      ;
; 0.666  ; mux:MUX|buswires[12]       ; registrador:R0|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; -0.776     ; 0.042      ;
; 0.671  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|a_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.679  ; alu:ALU|reg_alu[11]        ; g:G|g_reg[11]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.446     ; 0.385      ;
; 0.687  ; fsm:Control_FSM|done       ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.008     ; 0.831      ;
; 0.690  ; mux:MUX|buswires[4]        ; registrador:R0|data_r[4]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; -0.800     ; 0.042      ;
; 0.694  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.001      ; 0.847      ;
; 0.696  ; dout:DOUT|dout_reg[11]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.063     ; 0.271      ;
; 0.705  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|Tstate.T1                                                                                           ; clock                     ; clock       ; 0.000        ; -0.008     ; 0.849      ;
; 0.707  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|pc_inc                                                                                              ; clock                     ; clock       ; 0.000        ; -0.008     ; 0.851      ;
; 0.707  ; mux:MUX|buswires[9]        ; registrador:R0|data_r[9]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; -0.817     ; 0.042      ;
; 0.710  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[0]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.862      ;
; 0.710  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[1]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.862      ;
; 0.710  ; fsm:Control_FSM|r5_in      ; registrador:R5|data_r[3]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.862      ;
; 0.710  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.862      ;
; 0.710  ; fsm:Control_FSM|done       ; fsm:Control_FSM|a_in                                                                                                ; clock                     ; clock       ; 0.000        ; -0.008     ; 0.854      ;
; 0.710  ; fsm:Control_FSM|done       ; fsm:Control_FSM|pc_inc                                                                                              ; clock                     ; clock       ; 0.000        ; -0.008     ; 0.854      ;
; 0.711  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.863      ;
; 0.713  ; fsm:Control_FSM|done       ; fsm:Control_FSM|g_in                                                                                                ; clock                     ; clock       ; 0.000        ; -0.008     ; 0.857      ;
; 0.714  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.866      ;
; 0.714  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.866      ;
; 0.717  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.869      ;
; 0.718  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.870      ;
; 0.725  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[2]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.004      ; 0.881      ;
; 0.725  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[4]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.004      ; 0.881      ;
; 0.726  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.072      ; 0.950      ;
; 0.753  ; addr:ADDR|reg_addr[6]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 0.026      ; 0.417      ;
; 0.755  ; addr:ADDR|reg_addr[7]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 0.027      ; 0.420      ;
; 0.757  ; addr:ADDR|reg_addr[0]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 0.023      ; 0.418      ;
; 0.758  ; mux:MUX|buswires[2]        ; registrador:R0|data_r[2]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; -0.868     ; 0.042      ;
; 0.759  ; addr:ADDR|reg_addr[3]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 0.025      ; 0.422      ;
; 0.762  ; dout:DOUT|dout_reg[13]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.131     ; 0.269      ;
; 0.764  ; addr:ADDR|reg_addr[5]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 0.024      ; 0.426      ;
; 0.764  ; addr:ADDR|reg_addr[4]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 0.023      ; 0.425      ;
; 0.768  ; dout:DOUT|dout_reg[5]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.135     ; 0.271      ;
; 0.769  ; fsm:Control_FSM|done       ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.921      ;
; 0.771  ; dout:DOUT|dout_reg[14]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.132     ; 0.277      ;
; 0.780  ; mux:MUX|buswires[1]        ; registrador:R2|data_r[1]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; -0.890     ; 0.042      ;
; 0.783  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.935      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|select[0]'                                                                                                               ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.398 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.656      ; 1.399      ;
; -1.346 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.762      ; 1.557      ;
; -1.324 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.751      ; 1.568      ;
; -1.228 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.614      ; 1.527      ;
; -1.228 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.615      ; 1.528      ;
; -1.209 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.467      ; 1.399      ;
; -1.157 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.573      ; 1.557      ;
; -1.135 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.562      ; 1.568      ;
; -1.122 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.623      ; 1.642      ;
; -1.102 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.763      ; 1.802      ;
; -1.039 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.425      ; 1.527      ;
; -1.039 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.426      ; 1.528      ;
; -1.019 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.765      ; 1.887      ;
; -1.011 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.748      ; 1.878      ;
; -1.004 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.764      ; 1.901      ;
; -0.982 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.742      ; 1.901      ;
; -0.933 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.434      ; 1.642      ;
; -0.929 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.751      ; 1.963      ;
; -0.913 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.574      ; 1.802      ;
; -0.898 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.656      ; 1.399      ;
; -0.886 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.605      ; 1.860      ;
; -0.869 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.721      ; 1.993      ;
; -0.846 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.762      ; 1.557      ;
; -0.830 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.576      ; 1.887      ;
; -0.826 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.762      ; 2.077      ;
; -0.824 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.751      ; 1.568      ;
; -0.822 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.559      ; 1.878      ;
; -0.815 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.575      ; 1.901      ;
; -0.794 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.653      ; 2.000      ;
; -0.793 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.553      ; 1.901      ;
; -0.740 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.562      ; 1.963      ;
; -0.728 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.614      ; 1.527      ;
; -0.728 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.615      ; 1.528      ;
; -0.709 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.467      ; 1.399      ;
; -0.707 ; fsm:Control_FSM|pc_inc    ; mux:MUX|buswires[0]  ; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; 0.000        ; 2.764      ; 2.198      ;
; -0.697 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.416      ; 1.860      ;
; -0.680 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.532      ; 1.993      ;
; -0.657 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.573      ; 1.557      ;
; -0.637 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.573      ; 2.077      ;
; -0.635 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.562      ; 1.568      ;
; -0.622 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.623      ; 1.642      ;
; -0.605 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.464      ; 2.000      ;
; -0.602 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.763      ; 1.802      ;
; -0.539 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.425      ; 1.527      ;
; -0.539 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.426      ; 1.528      ;
; -0.519 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.765      ; 1.887      ;
; -0.518 ; fsm:Control_FSM|pc_inc    ; mux:MUX|buswires[0]  ; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; 0.000        ; 2.575      ; 2.198      ;
; -0.511 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.748      ; 1.878      ;
; -0.504 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.764      ; 1.901      ;
; -0.482 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.742      ; 1.901      ;
; -0.433 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.434      ; 1.642      ;
; -0.429 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.751      ; 1.963      ;
; -0.413 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.574      ; 1.802      ;
; -0.386 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.605      ; 1.860      ;
; -0.369 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.721      ; 1.993      ;
; -0.331 ; registrador:R2|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.912      ; 0.581      ;
; -0.330 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.576      ; 1.887      ;
; -0.326 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.762      ; 2.077      ;
; -0.322 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.559      ; 1.878      ;
; -0.315 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.575      ; 1.901      ;
; -0.294 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.653      ; 2.000      ;
; -0.293 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.553      ; 1.901      ;
; -0.240 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.562      ; 1.963      ;
; -0.228 ; registrador:R0|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.913      ; 0.685      ;
; -0.207 ; fsm:Control_FSM|pc_inc    ; mux:MUX|buswires[0]  ; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; -0.500       ; 2.764      ; 2.198      ;
; -0.205 ; registrador:R4|data_r[6]  ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.910      ; 0.705      ;
; -0.203 ; registrador:R2|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.869      ; 0.666      ;
; -0.197 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.416      ; 1.860      ;
; -0.180 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.532      ; 1.993      ;
; -0.164 ; registrador:R1|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.912      ; 0.748      ;
; -0.137 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.573      ; 2.077      ;
; -0.122 ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.801      ; 0.679      ;
; -0.105 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.464      ; 2.000      ;
; -0.067 ; registrador:R0|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.817      ; 0.750      ;
; -0.056 ; registrador:R1|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.890      ; 0.834      ;
; -0.053 ; registrador:R5|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.913      ; 0.860      ;
; -0.048 ; registrador:R4|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.754      ; 0.706      ;
; -0.043 ; registrador:R4|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.896      ; 0.853      ;
; -0.036 ; registrador:R1|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.869      ; 0.833      ;
; -0.020 ; registrador:R2|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 1.101      ; 0.581      ;
; -0.018 ; fsm:Control_FSM|pc_inc    ; mux:MUX|buswires[0]  ; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; -0.500       ; 2.575      ; 2.198      ;
; -0.011 ; registrador:R2|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.890      ; 0.879      ;
; 0.020  ; registrador:R3|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.775      ; 0.795      ;
; 0.020  ; registrador:R3|data_r[12] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.776      ; 0.796      ;
; 0.025  ; registrador:R5|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.893      ; 0.918      ;
; 0.045  ; registrador:R2|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.904      ; 0.949      ;
; 0.047  ; registrador:R1|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.801      ; 0.848      ;
; 0.070  ; registrador:R2|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.809      ; 0.879      ;
; 0.083  ; registrador:R0|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 1.102      ; 0.685      ;
; 0.100  ; registrador:R4|data_r[8]  ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.911      ; 1.011      ;
; 0.106  ; registrador:R4|data_r[6]  ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 1.099      ; 0.705      ;
; 0.108  ; registrador:R2|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 1.058      ; 0.666      ;
; 0.109  ; registrador:R4|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.913      ; 1.022      ;
; 0.142  ; registrador:R3|data_r[14] ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.908      ; 1.050      ;
; 0.144  ; registrador:R2|data_r[13] ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.776      ; 0.920      ;
; 0.147  ; registrador:R1|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 1.101      ; 0.748      ;
; 0.171  ; ir:IR|reg_ir[6]           ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.919      ; 1.090      ;
; 0.174  ; registrador:R1|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.918      ; 1.092      ;
; 0.186  ; registrador:R4|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 0.893      ; 1.079      ;
; 0.189  ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 0.990      ; 0.679      ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; -1.052 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.112      ; 1.201      ;
; -0.975 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.137      ; 1.303      ;
; -0.931 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.105      ; 1.315      ;
; -0.921 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.104      ; 1.324      ;
; -0.918 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.117      ; 1.340      ;
; -0.864 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.112      ; 1.389      ;
; -0.837 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.116      ; 1.420      ;
; -0.780 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.117      ; 1.478      ;
; -0.720 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.104      ; 1.525      ;
; -0.688 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.119      ; 1.572      ;
; -0.673 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.119      ; 1.587      ;
; -0.640 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.118      ; 1.619      ;
; -0.591 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.104      ; 1.654      ;
; -0.581 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.116      ; 1.676      ;
; -0.552 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.112      ; 1.201      ;
; -0.542 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.120      ; 1.719      ;
; -0.492 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.120      ; 1.769      ;
; -0.475 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.137      ; 1.303      ;
; -0.431 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.105      ; 1.315      ;
; -0.421 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.104      ; 1.324      ;
; -0.418 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.117      ; 1.340      ;
; -0.364 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.112      ; 1.389      ;
; -0.337 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.116      ; 1.420      ;
; -0.280 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.117      ; 1.478      ;
; -0.220 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.104      ; 1.525      ;
; -0.188 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.119      ; 1.572      ;
; -0.173 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.119      ; 1.587      ;
; -0.140 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.118      ; 1.619      ;
; -0.091 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.104      ; 1.654      ;
; -0.081 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.116      ; 1.676      ;
; -0.042 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.120      ; 1.719      ;
; 0.008  ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.120      ; 1.769      ;
; 0.164  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 0.610      ;
; 0.325  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.438      ; 0.763      ;
; 0.399  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.455      ; 0.854      ;
; 0.406  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.456      ; 0.862      ;
; 0.426  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.451      ; 0.877      ;
; 0.450  ; a:A|reg_a[14]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.439      ; 0.889      ;
; 0.472  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.473      ; 0.945      ;
; 0.476  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.472      ; 0.948      ;
; 0.483  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.450      ; 0.933      ;
; 0.506  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.472      ; 0.978      ;
; 0.508  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.480      ; 0.988      ;
; 0.509  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.505      ; 1.014      ;
; 0.517  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[8]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.453      ; 0.970      ;
; 0.522  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.484      ; 1.006      ;
; 0.527  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 0.973      ;
; 0.579  ; a:A|reg_a[4]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.440      ; 1.019      ;
; 0.585  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.453      ; 1.038      ;
; 0.620  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.480      ; 1.100      ;
; 0.626  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.451      ; 1.077      ;
; 0.644  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[0]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.457      ; 1.101      ;
; 0.646  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.471      ; 1.117      ;
; 0.655  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[8]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.487      ; 1.142      ;
; 0.668  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.484      ; 1.152      ;
; 0.672  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.485      ; 1.157      ;
; 0.716  ; a:A|reg_a[3]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.441      ; 1.157      ;
; 0.723  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.486      ; 1.209      ;
; 0.724  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.488      ; 1.212      ;
; 0.734  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.438      ; 1.172      ;
; 0.741  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[0]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.488      ; 1.229      ;
; 0.742  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.450      ; 1.192      ;
; 0.749  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.195      ;
; 0.750  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.196      ;
; 0.751  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.472      ; 1.223      ;
; 0.790  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.439      ; 1.229      ;
; 0.802  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.439      ; 1.241      ;
; 0.804  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.455      ; 1.259      ;
; 0.805  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.441      ; 1.246      ;
; 0.808  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.485      ; 1.293      ;
; 0.811  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.257      ;
; 0.825  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.438      ; 1.263      ;
; 0.826  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.454      ; 1.280      ;
; 0.831  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.441      ; 1.272      ;
; 0.841  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.287      ;
; 0.849  ; a:A|reg_a[3]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.441      ; 1.290      ;
; 0.851  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.439      ; 1.290      ;
; 0.859  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.456      ; 1.315      ;
; 0.865  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.441      ; 1.306      ;
; 0.866  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.455      ; 1.321      ;
; 0.867  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.487      ; 1.354      ;
; 0.871  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.454      ; 1.325      ;
; 0.872  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.438      ; 1.310      ;
; 0.881  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.439      ; 1.320      ;
; 0.885  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.457      ; 1.342      ;
; 0.885  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.454      ; 1.339      ;
; 0.887  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.333      ;
; 0.888  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.334      ;
; 0.893  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.456      ; 1.349      ;
; 0.897  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.454      ; 1.351      ;
; 0.899  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.438      ; 1.337      ;
; 0.907  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.450      ; 1.357      ;
; 0.914  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.360      ;
; 0.915  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.446      ; 1.361      ;
; 0.915  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.441      ; 1.356      ;
; 0.917  ; a:A|reg_a[4]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.453      ; 1.370      ;
; 0.923  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.454      ; 1.377      ;
; 0.928  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.439      ; 1.367      ;
; 0.930  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.454      ; 1.384      ;
; 0.931  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[8]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.456      ; 1.387      ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|pc_inc'                                                                                                               ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.881 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 1.957      ; 1.217      ;
; -0.755 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 1.890      ; 1.276      ;
; -0.720 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 1.956      ; 1.377      ;
; -0.712 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 1.957      ; 1.386      ;
; -0.381 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 1.957      ; 1.217      ;
; -0.255 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 1.890      ; 1.276      ;
; -0.220 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 1.956      ; 1.377      ;
; -0.212 ; fsm:Control_FSM|pc_inc   ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; -0.500       ; 1.957      ; 1.386      ;
; 0.384  ; counter:COUNTER_R7|r7[4] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 0.384      ;
; 0.859  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[1] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 0.859      ;
; 0.865  ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 0.865      ;
; 0.880  ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 0.880      ;
; 0.925  ; counter:COUNTER_R7|r7[3] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.067     ; 0.858      ;
; 0.948  ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.066     ; 0.882      ;
; 0.980  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[4] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.067     ; 0.913      ;
; 0.991  ; counter:COUNTER_R7|r7[2] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.001      ; 0.992      ;
; 1.015  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[2] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; -0.001     ; 1.014      ;
; 1.023  ; counter:COUNTER_R7|r7[1] ; counter:COUNTER_R7|r7[3] ; fsm:Control_FSM|pc_inc ; fsm:Control_FSM|pc_inc ; 0.000        ; 0.000      ; 1.023      ;
+--------+--------------------------+--------------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.991 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.768     ; 0.223      ;
; 1.008 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.840     ; 0.168      ;
; 1.014 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.841     ; 0.173      ;
; 1.018 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.835     ; 0.183      ;
; 1.051 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.877     ; 0.174      ;
; 1.058 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.884     ; 0.174      ;
; 1.060 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.882     ; 0.178      ;
; 1.062 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.889     ; 0.173      ;
; 1.068 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.895     ; 0.173      ;
; 1.082 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.913     ; 0.169      ;
; 1.123 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.952     ; 0.171      ;
; 1.135 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.964     ; 0.171      ;
; 1.177 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.898     ; 0.279      ;
; 1.186 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.915     ; 0.271      ;
; 1.242 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.970     ; 0.272      ;
; 1.257 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.983     ; 0.274      ;
; 1.302 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.579     ; 0.223      ;
; 1.319 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.651     ; 0.168      ;
; 1.325 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.652     ; 0.173      ;
; 1.329 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.646     ; 0.183      ;
; 1.362 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.688     ; 0.174      ;
; 1.369 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.695     ; 0.174      ;
; 1.371 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.693     ; 0.178      ;
; 1.373 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.700     ; 0.173      ;
; 1.379 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.706     ; 0.173      ;
; 1.393 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.724     ; 0.169      ;
; 1.434 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.763     ; 0.171      ;
; 1.446 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.775     ; 0.171      ;
; 1.488 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.709     ; 0.279      ;
; 1.497 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.726     ; 0.271      ;
; 1.553 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.781     ; 0.272      ;
; 1.568 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.794     ; 0.274      ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; 1.197 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.907     ; 0.290      ;
; 1.215 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.042     ; 0.173      ;
; 1.217 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.047     ; 0.170      ;
; 1.218 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.047     ; 0.171      ;
; 1.334 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.062     ; 0.272      ;
; 1.447 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.062     ; 0.385      ;
; 1.459 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.951     ; 0.508      ;
; 1.508 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.718     ; 0.290      ;
; 1.526 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.853     ; 0.173      ;
; 1.528 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.858     ; 0.170      ;
; 1.529 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.858     ; 0.171      ;
; 1.549 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.063     ; 0.486      ;
; 1.645 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.873     ; 0.272      ;
; 1.758 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.873     ; 0.385      ;
; 1.770 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.762     ; 0.508      ;
; 1.860 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.874     ; 0.486      ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[12]                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|pc_inc'                                                                             ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[1]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[2]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[3]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; COUNTER_R7|r7[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Rise       ; Control_FSM|pc_inc~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[1]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[1]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[2]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[2]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[3]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[3]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[4]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|pc_inc ; Fall       ; counter:COUNTER_R7|r7[4]            ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~1|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|dataa       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[11]         ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'                                                                     ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; run       ; clock      ; 1.176 ; 1.176 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; run       ; clock      ; 0.635 ; 0.635 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 4.322 ; 4.322 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 4.158 ; 4.158 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 4.297 ; 4.297 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 4.345 ; 4.345 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 4.198 ; 4.198 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 4.269 ; 4.269 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 4.213 ; 4.213 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 4.214 ; 4.214 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 4.491 ; 4.491 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 4.356 ; 4.356 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 4.617 ; 4.617 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 4.001 ; 4.001 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 4.287 ; 4.287 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 4.103 ; 4.103 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 4.102 ; 4.102 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 4.004 ; 4.004 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 4.322 ; 4.322 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 4.158 ; 4.158 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 4.297 ; 4.297 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 4.345 ; 4.345 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 4.198 ; 4.198 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 4.269 ; 4.269 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 4.213 ; 4.213 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 4.214 ; 4.214 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 4.491 ; 4.491 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 4.356 ; 4.356 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 4.617 ; 4.617 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 4.001 ; 4.001 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 4.287 ; 4.287 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 4.103 ; 4.103 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 4.102 ; 4.102 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 4.004 ; 4.004 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Clock                      ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -6.514   ; -2.545  ; N/A      ; N/A     ; -2.000              ;
;  clock                     ; -4.997   ; -2.545  ; N/A      ; N/A     ; -2.000              ;
;  fsm:Control_FSM|addr_in   ; -3.476   ; 1.197   ; N/A      ; N/A     ; 0.500               ;
;  fsm:Control_FSM|dout_in   ; -3.429   ; 0.991   ; N/A      ; N/A     ; 0.500               ;
;  fsm:Control_FSM|pc_inc    ; -2.385   ; -1.153  ; N/A      ; N/A     ; 0.500               ;
;  fsm:Control_FSM|select[0] ; -5.803   ; -2.384  ; N/A      ; N/A     ; 0.500               ;
;  fsm:Control_FSM|ula[0]    ; -6.514   ; -1.452  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS            ; -814.683 ; -50.885 ; 0.0      ; 0.0     ; -349.61             ;
;  clock                     ; -566.615 ; -9.070  ; N/A      ; N/A     ; -349.610            ;
;  fsm:Control_FSM|addr_in   ; -24.995  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  fsm:Control_FSM|dout_in   ; -41.661  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  fsm:Control_FSM|pc_inc    ; -8.880   ; -3.406  ; N/A      ; N/A     ; 0.000               ;
;  fsm:Control_FSM|select[0] ; -81.361  ; -25.505 ; N/A      ; N/A     ; 0.000               ;
;  fsm:Control_FSM|ula[0]    ; -91.171  ; -12.904 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; run       ; clock      ; 2.860 ; 2.860 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; run       ; clock      ; 0.690 ; 0.690 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 7.281 ; 7.281 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 8.307 ; 8.307 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 8.217 ; 8.217 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 7.350 ; 7.350 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 7.866 ; 7.866 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 7.800 ; 7.800 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 7.842 ; 7.842 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 8.307 ; 8.307 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 8.123 ; 8.123 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 7.053 ; 7.053 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 8.051 ; 8.051 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 7.631 ; 7.631 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 7.710 ; 7.710 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 7.750 ; 7.750 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 7.300 ; 7.300 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 7.843 ; 7.843 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 7.922 ; 7.922 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 7.825 ; 7.825 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 8.733 ; 8.733 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 7.962 ; 7.962 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 7.979 ; 7.979 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 7.560 ; 7.560 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 8.153 ; 8.153 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 7.549 ; 7.549 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 7.926 ; 7.926 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 7.303 ; 7.303 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 7.669 ; 7.669 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 8.733 ; 8.733 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 7.057 ; 7.057 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 7.546 ; 7.546 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 7.186 ; 7.186 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 7.548 ; 7.548 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 7.268 ; 7.268 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 7.266 ; 7.266 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 8.467 ; 8.467 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 8.032 ; 8.032 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 8.273 ; 8.273 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 7.987 ; 7.987 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 7.991 ; 7.991 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 7.785 ; 7.785 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 8.014 ; 8.014 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 8.237 ; 8.237 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 7.993 ; 7.993 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 7.866 ; 7.866 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 7.783 ; 7.783 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 7.507 ; 7.507 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 7.735 ; 7.735 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 7.517 ; 7.517 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 7.530 ; 7.530 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 8.388 ; 8.388 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 8.467 ; 8.467 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 8.104 ; 8.104 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 7.087 ; 7.087 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 7.722 ; 7.722 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 7.762 ; 7.762 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 8.051 ; 8.051 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 7.981 ; 7.981 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 8.104 ; 8.104 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 7.315 ; 7.315 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 8.009 ; 8.009 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 7.312 ; 7.312 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 7.195 ; 7.195 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 8.022 ; 8.022 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 7.267 ; 7.267 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 7.829 ; 7.829 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 6.963 ; 6.963 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 7.733 ; 7.733 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 4.322 ; 4.322 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 4.509 ; 4.509 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 4.499 ; 4.499 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 4.158 ; 4.158 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 4.299 ; 4.299 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 4.297 ; 4.297 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 4.087 ; 4.087 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 4.345 ; 4.345 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 4.351 ; 4.351 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 4.198 ; 4.198 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 4.457 ; 4.457 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 4.176 ; 4.176 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 4.269 ; 4.269 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 4.849 ; 4.849 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 3.924 ; 3.924 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 4.213 ; 4.213 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 4.214 ; 4.214 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 4.062 ; 4.062 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 4.039 ; 4.039 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 4.449 ; 4.449 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 4.547 ; 4.547 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 4.423 ; 4.423 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 4.460 ; 4.460 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 4.491 ; 4.491 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 4.356 ; 4.356 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 4.115 ; 4.115 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 4.210 ; 4.210 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 4.617 ; 4.617 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 4.001 ; 4.001 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 4.287 ; 4.287 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 4.347 ; 4.347 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 4.401 ; 4.401 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 4.103 ; 4.103 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 4.442 ; 4.442 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 4.102 ; 4.102 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 4.169 ; 4.169 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 4.004 ; 4.004 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 4.047 ; 4.047 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 4.344 ; 4.344 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clock                     ; clock                     ; 1038     ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|addr_in   ; clock                     ; 1        ; 9        ; 0        ; 0        ;
; fsm:Control_FSM|dout_in   ; clock                     ; 1        ; 17       ; 0        ; 0        ;
; fsm:Control_FSM|pc_inc    ; clock                     ; 2        ; 6        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; clock                     ; 113      ; 113      ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; clock                     ; 16       ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in   ; 0        ; 0        ; 8        ; 8        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in   ; 0        ; 0        ; 16       ; 16       ;
; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|pc_inc    ; 0        ; 0        ; 4        ; 14       ;
; clock                     ; fsm:Control_FSM|select[0] ; 4440     ; 0        ; 4440     ; 0        ;
; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; 2        ; 10       ; 2        ; 10       ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 360      ; 360      ; 360      ; 360      ;
; clock                     ; fsm:Control_FSM|ula[0]    ; 168      ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0]    ; 152      ; 152      ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; fsm:Control_FSM|ula[0]    ; 152      ; 152      ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clock                     ; clock                     ; 1038     ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|addr_in   ; clock                     ; 1        ; 9        ; 0        ; 0        ;
; fsm:Control_FSM|dout_in   ; clock                     ; 1        ; 17       ; 0        ; 0        ;
; fsm:Control_FSM|pc_inc    ; clock                     ; 2        ; 6        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; clock                     ; 113      ; 113      ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; clock                     ; 16       ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in   ; 0        ; 0        ; 8        ; 8        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in   ; 0        ; 0        ; 16       ; 16       ;
; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|pc_inc    ; 0        ; 0        ; 4        ; 14       ;
; clock                     ; fsm:Control_FSM|select[0] ; 4440     ; 0        ; 4440     ; 0        ;
; fsm:Control_FSM|pc_inc    ; fsm:Control_FSM|select[0] ; 2        ; 10       ; 2        ; 10       ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 360      ; 360      ; 360      ; 360      ;
; clock                     ; fsm:Control_FSM|ula[0]    ; 168      ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0]    ; 152      ; 152      ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; fsm:Control_FSM|ula[0]    ; 152      ; 152      ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 14 17:34:46 2022
Info: Command: quartus_sta praticaII -c praticaII
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 60 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'praticaII.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|select[0] fsm:Control_FSM|select[0]
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|pc_inc fsm:Control_FSM|pc_inc
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|ula[0] fsm:Control_FSM|ula[0]
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|dout_in fsm:Control_FSM|dout_in
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|addr_in fsm:Control_FSM|addr_in
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "COUNTER_R7|r7[0]~0|combout"
    Warning (332126): Node "COUNTER_R7|r7[0]~0|datac"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.514       -91.171 fsm:Control_FSM|ula[0] 
    Info (332119):    -5.803       -81.361 fsm:Control_FSM|select[0] 
    Info (332119):    -4.997      -566.615 clock 
    Info (332119):    -3.476       -24.995 fsm:Control_FSM|addr_in 
    Info (332119):    -3.429       -41.661 fsm:Control_FSM|dout_in 
    Info (332119):    -2.385        -8.880 fsm:Control_FSM|pc_inc 
Info (332146): Worst-case hold slack is -2.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.545        -9.070 clock 
    Info (332119):    -2.384       -25.505 fsm:Control_FSM|select[0] 
    Info (332119):    -1.452       -12.904 fsm:Control_FSM|ula[0] 
    Info (332119):    -1.153        -3.406 fsm:Control_FSM|pc_inc 
    Info (332119):     2.193         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     2.701         0.000 fsm:Control_FSM|addr_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -349.610 clock 
    Info (332119):     0.500         0.000 fsm:Control_FSM|addr_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|pc_inc 
    Info (332119):     0.500         0.000 fsm:Control_FSM|select[0] 
    Info (332119):     0.500         0.000 fsm:Control_FSM|ula[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.973       -41.178 fsm:Control_FSM|select[0] 
    Info (332119):    -2.594       -34.597 fsm:Control_FSM|ula[0] 
    Info (332119):    -2.499      -204.020 clock 
    Info (332119):    -1.249        -8.725 fsm:Control_FSM|addr_in 
    Info (332119):    -1.233       -13.987 fsm:Control_FSM|dout_in 
    Info (332119):    -0.433        -1.449 fsm:Control_FSM|pc_inc 
Info (332146): Worst-case hold slack is -1.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.586        -6.423 clock 
    Info (332119):    -1.398       -17.068 fsm:Control_FSM|select[0] 
    Info (332119):    -1.052       -12.205 fsm:Control_FSM|ula[0] 
    Info (332119):    -0.881        -3.068 fsm:Control_FSM|pc_inc 
    Info (332119):     0.991         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     1.197         0.000 fsm:Control_FSM|addr_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -349.610 clock 
    Info (332119):     0.500         0.000 fsm:Control_FSM|addr_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|pc_inc 
    Info (332119):     0.500         0.000 fsm:Control_FSM|select[0] 
    Info (332119):     0.500         0.000 fsm:Control_FSM|ula[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Fri Oct 14 17:34:51 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


