<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:35.3935</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.12.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2020-0183976</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>IC 패키지의 인-플레인 인덕터</inventionTitle><inventionTitleEng>IN-PLANE INDUCTORS IN IC PACKAGES</inventionTitleEng><openDate>2021.09.07</openDate><openNumber>10-2021-0110174</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.12.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/64</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/532</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/50</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 집적 회로(IC) 패키지 기판으로서, 유전체 재료 내에 매립된 자성 재료를 포함한다. 유전체 재료의 제 1 표면은 자성 재료 아래에 있고, 제 1 표면과는 반대인 유전체 재료의 제 2 표면은 자성 재료 위에 있다. 제 1 금속 피처를 포함하는 금속화 레벨이 자성 재료 내에 매립된다. 제 2 금속 피처는 자성 재료와 유전체 재료의 계면에 있다. 제 2 금속 피처는 유전체 재료와 접촉하는 제 1 측벽 및 자성 재료와 접촉하는 제 2 측벽을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 패키지 기판으로서,유전체 재료 내에 매립된 자성 재료 - 상기 유전체 재료의 제 1 표면은 상기 자성 재료 아래에 있고, 상기 제 1 표면과는 반대인 상기 유전체 재료의 제 2 표면은 상기 자성 재료 위에 있음 - 와, 상기 자성 재료 내에 매립된 제 1 금속 피처 및 상기 자성 재료와 상기 유전체 재료의 계면에 있는 제 2 금속 피처를 포함하는 금속화 레벨 - 상기 제 2 금속 피처는 상기 유전체 재료와 접촉하는 상기 제 1 측벽 및 상기 자성 재료와 접촉하는 제 2 측벽을 가짐 - 을 포함하는 집적 회로(IC) 패키지 기판. </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 상기 제 2 금속 피처는 상기 제 1 금속 피처를 완전히 둘러싸고, 상기 자성 재료의 둘레를 따라 연장되는 IC 패키지 기판. </claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서, 상기 금속화 레벨은 제 2 금속 상에 제 1 금속을 포함하는 다층 재료 스택을 포함하되, 상기 제 2 금속은 상기 제 1 금속보다 높은 투자율(magnetic permeability)을 갖는IC 패키지 기판.    </claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서, 상기 금속화 레벨은 상기 자성 재료의 측벽에 측방향으로 인접한 상기 유전체 재료의 일부 내에 매립된 제 3 금속 피처를 더 포함하고, 상기 제 3 금속 피처의 측벽은 상기 제 2 금속 피처보다 작은 측방향 언더컷을 갖는 IC 패키지 기판. </claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 2 금속 피처는 상기 자성 재료 내에 매립된 복수의 제 2 금속 피처 중 하나이고, 상기 제 3 금속 피처는 상기 유전체 재료의 상기 일부 내에 매립된 복수의 제 3 금속 피처 중 하나이며,상기 제 2 금속 피처는 제 1 피치를 갖고, 상기 제 3 금속 피처는 제 2 피치를 가지며,상기 제 2 피치는 상기 제 1 피치보다 작은IC 패키지 기판. </claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서, 상기 제 1 측벽은 상기 제 2 측벽보다 작은 측방향 언더컷을 갖는IC 패키지 기판. </claim></claimInfo><claimInfo><claim>7. 제 4 항에 있어서, 상기 제 2 금속 피처는 상기 제 3 금속 피처보다 큰 두께를 갖는 IC 패키지 기판. </claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서, 상기 자성 재료의 측벽은 상기 금속화 층의 평면으로부터 적어도 45°의 경사를 갖는 IC 패키지 기판. </claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서,상기 금속화 레벨은 상부 금속화 레벨이고,상기 기판은 하부 금속화 레벨을 더 포함하며,상기 하부 금속화 레벨은 상기 자성 재료의 바닥과 상기 유전체 재료의 상기 제 1 표면 사이에 하부 금속 피처를 포함하고,상기 하부 금속 피처는 상기 하부 금속 피처와 접촉하는 자성 재료의 일부보다 큰 측방향 치수를 갖는IC 패키지 기판. </claim></claimInfo><claimInfo><claim>10. 집적 회로(IC) 패키지 어셈블리로서,호스트 회로 기판에 부착된 전원과, IC 패키지 기판 내에 매립된 인덕터를 통해 상기 호스트 회로 기판에 전기적으로 연결된 IC 다이를 포함하고, 상기 IC 패키지 기판은, 유전체 재료 내에 매립된 자성 재료 - 상기 유전체 재료의 제 1 표면은 상기 자성 재료 아래에 있고, 상기 제 1 표면과는 반대인 상기 유전체 재료의 제 2 표면은 상기 자성 재료 위에 있음 - 과, 상기 자성 재료 내에 매립된 상기 인덕터의 요소, 및 상기 자성 재료와 상기 유전체 재료의 계면에 있는 금속 피처를 포함하는 금속화 레벨 - 상기 금속 피처는 상기 유전체 재료와 접촉하는 제 1 측벽 및 상기 자성 재료와 접촉하는 제 2 측벽을 가짐 - 을 포함하는 IC 패키지 어셈블리.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서, 상기 인덕터는 상기 자성 재료 내에 매립된 지그재그형 구조를 포함하는 평면 아키텍처를 갖는 IC 패키지 어셈블리.</claim></claimInfo><claimInfo><claim>12. 제 11 항에 있어서, 상기 금속 피처는 상기 인덕터의 상기 요소를 완전히 둘러싸고, 상기 자성 재료의 둘레를 따라 연장되는IC 패키지 어셈블리.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서, 상기 금속화 레벨은 제 2 금속 상에 제 1 금속을 포함하는 다층 재료 스택을 포함하되, 상기 제 2 금속은 상기 제 1 금속보다 높은 투자율을 갖는 IC 패키지 어셈블리.</claim></claimInfo><claimInfo><claim>14. 집적 회로(IC) 패키지 기판을 제조하는 방법으로서,유전체 재료 내에 매립된 하나 이상의 금속화 층을 형성하는 단계 - 상기 금속화 층 중 적어도 하나는 초기 금속 피처로 패터닝되었음 - 와, 상기 유전체 재료에 오프닝을 형성하는 단계 -  상기 오프닝은 초기 금속 피처의 일부를 노출시킴 - 와,상기 초기 금속 피처의 상기 일부 상에 건식 필름 레지스트를 도포하는 단계와, 상기 건식 필름 레지스트의 패턴에 기초해서, 상기 초기 금속 피처를 제 1 금속 피처로 패터닝하는 단계와, 상기 오프닝 내로 및 상기 제 1 금속 피처 상에 자성 재료를 증착하는 단계와, 상기 자성 재료 상에 유전체 재료를 형성하는 단계를 포함하는 방법. </claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서, 상기 유전체 재료에 오프닝을 형성하는 단계는, 상기 초기 금속 피처 상의 상기 유전체에 오프닝을 레이저 드릴링하는 단계를 포함하는방법. </claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서, 상기 유전체 재료 내에 매립된 하나 이상의 금속화 층을 형성하는 단계는, 상기 초기 금속 피처를 서브트랙티브-에디티브(subtractive-additive) 공정에 의해 형성하는 단계를 포함하고, 상기 초기 금속 피처의 하나 이상의 측벽은 상기 초기 금속 피처의 상기 평면으로부터 10°이하의 기울기를 갖는방법. </claim></claimInfo><claimInfo><claim>17. 제 14 항에 있어서, 상기 초기 금속 피처를 제 1 금속 피처로 패터닝하는 단계는, 상기 초기 금속 피처로부터 금속을 서브트랙티브 제거하는 것을 포함하고,상기 제 1 금속 피처의 하나 이상의 측벽은 상기 초기 금속 피처의 상기 평면으로부터 45° 내지 85°의 기울기를 갖는 방법. </claim></claimInfo><claimInfo><claim>18. 제 17 항에 있어서, 상기 제 1 금속 피처는 복수의 평행 트레이스를 포함하는 지그재그형 트레이스 및 상기 지그재그형 트레이스를 둘러싸는 링 구조를 포함하며, 상기 지그재그형 트레이스 및 상기 지그재그형 트레이스에 인접한 링 구조의 측벽은, 상기 건식 레지스트 필름에서의 상기 패턴을 따라서 습식 금속 에칭 바스에서 초기 금속 피처의 금속을 서브렉티브 제거함으로써 형성되는 방법. </claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서, 상기 지그재그형 트레이스의 상기 복수의 평행 트레이스의 측벽 및 상기 지그재그형 트레이스에 인접한 상기 링 구조의 상기 측벽은 상기 초기 금속 피처의 상기 평면으로부터 45° 내지 85°의 경사를 갖는방법. </claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서, 상기 초기 금속 피처는 상기 오프닝의 상기 바닥과 동일 평면에 있는 제 1 전도성 레벨의 제 1 초기 금속 피처이고, 상기 제 1 전도성 레벨 위의 상기 유전체 재료 상의 제 2 전도성 레벨에 제 2 초기 금속 피처가 있으며, 상기 제 2 초기 금속 피처로부터 금속을 서브트랙티브 제거함으로써 상기 제 1 금속 피처와 동시에 복수의 제 2 금속 피처가 형성되는 방법. </claim></claimInfo><claimInfo><claim>21. 제 20 항에 있어서, 상기 제 1 금속 피처는 복수의 평행 트레이스를 포함하고, 상기 복수의 평행 트레이스 중 하나는 최소 피치만큼 분리되며, 상기 복수의 제 2 금속 피처는 제 2 최소 피치만큼 분리되고, 상기 제 1 최소 피치는 상기 제 2 최소 피치와 실질적으로 동일한방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 애리조나주 *****...</address><code> </code><country> </country><engName>MARIN, Brandon C.</engName><name>마린 브랜든 씨</name></inventorInfo><inventorInfo><address>미국 애리조나주 ****...</address><code> </code><country> </country><engName>BRAHIM, Tarek</engName><name>브라힘 타렉</name></inventorInfo><inventorInfo><address>미국 애리조나주 ***** 템프 ...</address><code> </code><country> </country><engName>CHATTERJEE, Prithwish</engName><name>캐테르지 프리스위쉬</name></inventorInfo><inventorInfo><address>미국 애리조나주 *****...</address><code> </code><country> </country><engName>HARIRI, Haifa</engName><name>하리리 하이파</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ****...</address><code> </code><country> </country><engName>DENG, Yikang</engName><name>뎅 이캉</name></inventorInfo><inventorInfo><address>미국 애리조나주 ****...</address><code> </code><country> </country><engName>LI, Sheng C.</engName><name>리 쉥 씨</name></inventorInfo><inventorInfo><address>미국 애리조나주 *****...</address><code> </code><country> </country><engName>PIETAMBARAM, Srinivas</engName><name>피에탐바람 스리니바스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.02.28</priorityApplicationDate><priorityApplicationNumber>16/804,317</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2020.12.24</receiptDate><receiptNumber>1-1-2020-1413770-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2020.12.29</receiptDate><receiptNumber>9-1-2020-9012806-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.12.22</receiptDate><receiptNumber>1-1-2023-1443157-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.12.22</receiptDate><receiptNumber>1-1-2023-1443176-50</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020200183976.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9358f51f0313e8b229a0f9facc4294a7de2a24e37823c27b052bbeedf9d8ace2ec0214ecaced24f516d0a1205f0da91d054d26383bcfd57ca6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1f9e7bb5b95c5fcc117cd08ac018d8f3250931f1ce4e9d691fcb58c2fed8e83cbfca33349a7ac654e583e9166b20a0fa2e0e24c16d294dcd</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>