+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; bicg_inst|bicg_internal_inst|avmm_1_.global_out_ic_to_avmavmm_1_rw|acl_reset_handler_inst                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_out_ic_to_avmavmm_1_rw                                                                                                                                                                                                                                                                                                        ; 111   ; 4              ; 6            ; 4              ; 107    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[1].sp|staging_r                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[1].sp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[1].sp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[1].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[1].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].sp|staging_r                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].sp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].sp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[8].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[8].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[8].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[8].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[8].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[7].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[7].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[7].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[7].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[7].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[6].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[6].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[6].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[6].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[6].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[5].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[5].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[5].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[5].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[5].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[4].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[4].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[4].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[4].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[4].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].dp|pipe_r                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].dp                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 150   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].out_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].in_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[5].a|mux_intf                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[5].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[5].a                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 225   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[5].mout_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[5].m1_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[5].m0_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[4].a|mux_intf                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[4].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[4].a                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 225   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[4].mout_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[4].m1_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[4].m0_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[3].a|mux_intf                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[3].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[3].a                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 225   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[3].mout_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[3].m1_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[3].m0_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[2].a|mux_intf                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[2].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[2].a                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 225   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[2].mout_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[2].m1_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[2].m0_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].a|mux_intf                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].a                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 225   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].mout_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].m1_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].m0_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].a|mux_intf                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].a                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 225   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].mout_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].m1_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].m0_intf                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp|read_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp|read_fifo                                                                                                                                                                                                                                                                                            ; 8     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp|acl_reset_handler_inst                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp                                                                                                                                                                                                                                                                                                      ; 35    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 111   ; 0              ; 68           ; 0                ; 68                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|wrp|acl_reset_handler_inst                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|wrp                                                                                                                                                                                                                                                                                                      ; 3     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 79    ; 0              ; 70           ; 0                ; 70                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp                                                                                                                                                                                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 190   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.rrp_intf                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.wrp_intf                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.out_arb_intf                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|s.in_arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[6].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 224   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[6].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[6].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[6].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[6].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 109   ; 0              ; 109          ; 0                ; 109               ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[5].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 224   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[5].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[5].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[5].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[5].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 109   ; 0              ; 109          ; 0                ; 109               ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[4].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 224   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[4].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[4].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[4].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[4].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 109   ; 0              ; 109          ; 0                ; 109               ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[3].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 224   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[3].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[3].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[3].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[3].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 109   ; 0              ; 109          ; 0                ; 109               ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 224   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 109   ; 0              ; 109          ; 0                ; 109               ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 224   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 109   ; 0              ; 109          ; 0                ; 109               ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].m_endp                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 224   ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].rrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 36    ; 0              ; 36           ; 0                ; 36                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].wrp_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 4     ; 0              ; 4            ; 0                ; 4                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].arb_intf                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 75    ; 0              ; 75           ; 0                ; 75                ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].m_intf                                                                                                                                                                                                                                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 109   ; 0              ; 109          ; 0                ; 109               ;
; bicg_inst|bicg_internal_inst|avmm_1_.global_icavmm_1_rw                                                                                                                                                                                                                                                                                                                   ; 534   ; 0              ; 0            ; 0              ; 319    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.t[6].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.t[5].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.t[4].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.t[3].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.t[2].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.t[1].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|avmm_1_.t[0].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thereset_wire_inst                                                                                                                                                                                                                                                                                                             ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebicg_B0_runOnce_merge                                                                                                                                                                                                                                                                ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_bicg0|thei_llvm_fpga_pop_token_i1_wt_limpop_bicg0_reg                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_bicg0|thei_llvm_fpga_pop_token_i1_wt_limpop_bicg1|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_bicg0|thei_llvm_fpga_pop_token_i1_wt_limpop_bicg1                                                                                                                                                              ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_bicg0                                                                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1_reg                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|fifo|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|fifo                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|acl_reset_handler_inst                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1                                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_bicg1                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region|thebicg_B0_runOnce_merge_reg                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebb_bicg_B0_runOnce_stall_region                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce|thebicg_B0_runOnce_branch                                                                                                                                                                                                                                                               ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B0_runOnce                                                                                                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebicg_B3_x|sim_tracker_inst                                                                                                                                                                                                                                                                                 ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebicg_B3_x                                                                                                                                                                                                                                                                                                  ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebicg_B2_x|sim_tracker_inst                                                                                                                                                                                                                                                                                 ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebicg_B2_x                                                                                                                                                                                                                                                                                                  ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebicg_B1_start_x|sim_tracker_inst                                                                                                                                                                                                                                                                           ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebicg_B1_start_x                                                                                                                                                                                                                                                                                            ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_iowr_bl_return_bicg_unnamed_bicg17_bicg0|theiowr|GEN_STALL_VALID.hld_iowr_stall_valid_inst|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_iowr_bl_return_bicg_unnamed_bicg17_bicg0|theiowr|GEN_STALL_VALID.hld_iowr_stall_valid_inst                                                                                                                                                                      ; 9     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_iowr_bl_return_bicg_unnamed_bicg17_bicg0|theiowr                                                                                                                                                                                                                ; 73    ; 3              ; 63           ; 3              ; 5      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_iowr_bl_return_bicg_unnamed_bicg17_bicg0                                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|thei_llvm_fpga_push_token_i1_throttle_push_bicg1_reg                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|fifo|acl_reset_handler_inst                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|fifo                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|acl_reset_handler_inst                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_bicg1|thei_llvm_fpga_push_token_i1_throttle_push_bicg1                                                                                                                                                                    ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_bicg1                                                                                                                                                                                                                     ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebb_bicg_B5_stall_region                                                                                                                                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebicg_B5_branch                                                                                                                                                                                                                                                                               ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5|thebicg_B5_merge                                                                                                                                                                                                                                                                                ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_iord_bl_call_bicg_unnamed_bicg2_bicg2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg|acl_reset_handler_inst                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_iord_bl_call_bicg_unnamed_bicg2_bicg2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg                                                                                                       ; 327   ; 0              ; 0            ; 0              ; 325    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_iord_bl_call_bicg_unnamed_bicg2_bicg2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|acl_reset_handler_inst                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_iord_bl_call_bicg_unnamed_bicg2_bicg2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst                                                                                                                                                   ; 328   ; 2              ; 0            ; 2              ; 328    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_iord_bl_call_bicg_unnamed_bicg2_bicg2_aunroll_x|theiord                                                                                                                                                                                             ; 361   ; 37             ; 0            ; 37             ; 324    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_iord_bl_call_bicg_unnamed_bicg2_bicg2_aunroll_x                                                                                                                                                                                                     ; 326   ; 0              ; 1            ; 0              ; 324    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg3_bicg9|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg3_bicg1                                                                                                                                          ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg3_bicg9                                                                                                                                                                                                  ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg4_bicg10|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg4_bicg1                                                                                                                                         ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg4_bicg10                                                                                                                                                                                                 ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg5_bicg11|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg5_bicg1                                                                                                                                         ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg5_bicg11                                                                                                                                                                                                 ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg6_bicg12|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg6_bicg1                                                                                                                                         ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg6_bicg12                                                                                                                                                                                                 ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg7_bicg13|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg7_bicg1                                                                                                                                         ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_bicg7_bicg13                                                                                                                                                                                                 ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_bicg1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_bicg1_reg                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_bicg1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_bicg1|acl_reset_handler_inst                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_bicg1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_bicg1                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_bicg1                                                                                                                                                                                                        ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_bicgs_c0_exit_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_bicgs_c0_exit_bicg1|acl_reset_handler_inst                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_bicgs_c0_exit_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_bicgs_c0_exit_bicg1                                                          ; 23    ; 16             ; 0            ; 16             ; 20     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_bicgs_c0_exit_bicg1_aunroll_x                                                                                                                        ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond27_bicg2|thei_llvm_fpga_push_i1_notexitcond27_bicg1|acl_reset_handler_inst                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond27_bicg2|thei_llvm_fpga_push_i1_notexitcond27_bicg1                                          ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond27_bicg2                                                                                     ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going26_bicg1|thepassthru                                                                         ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going26_bicg1|thei_llvm_fpga_pipeline_keep_going26_bicg1|asr|acl_reset_handler_inst               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going26_bicg1|thei_llvm_fpga_pipeline_keep_going26_bicg1|asr                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going26_bicg1|thei_llvm_fpga_pipeline_keep_going26_bicg1                                          ; 10    ; 2              ; 3            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going26_bicg1                                                                                     ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_bicgs_c0_enter7_bicg0_aunroll_x                                                                                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region|thebicg_B1_start_merge_reg                                                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebb_bicg_B1_start_stall_region                                                                                                                                                                                                                                                          ; 328   ; 0              ; 0            ; 0              ; 328    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebicg_B1_start_branch                                                                                                                                                                                                                                                                   ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start|thebicg_B1_start_merge                                                                                                                                                                                                                                                                    ; 5     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B1_start                                                                                                                                                                                                                                                                                           ; 329   ; 0              ; 0            ; 0              ; 328    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going26_bicg1_sr                                                                                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|theloop_limiter_bicg0|thelimiter|acl_reset_handler_inst                                                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|theloop_limiter_bicg0|thelimiter                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|theloop_limiter_bicg0                                                                                                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2_sr_1_aunroll_x                                                                                                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                 ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                    ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|data_fifo                                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                   ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|input_fifo                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                    ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                            ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|nop_fifo                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read|acl_reset_handler_inst                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|pipelined_read                                                                                                                                                                         ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|u_permute_address                                                                                                                                                                      ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1|acl_reset_handler_inst                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thei_llvm_fpga_mem_unnamed_bicg8_bicg1                                                                                                                                                                                        ; 242   ; 45             ; 129          ; 45             ; 107    ; 45              ; 45            ; 45              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9|thereaddata_reg_unnamed_bicg8_bicg0                                                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_mem_unnamed_bicg8_bicg9                                                                                                                                                                                                                               ; 106   ; 0              ; 34           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                            ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                   ; 178   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                               ; 178   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                              ; 164   ; 2              ; 0            ; 2              ; 167    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                         ; 164   ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|fifo                                                                                                                                                                                                                                       ; 164   ; 0              ; 0            ; 0              ; 167    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo|acl_reset_handler_inst                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_1_fifo                                                                                                                                                                                                                                            ; 164   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3|thei_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_reg                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3|thei_llvm_fpga_pop_i1_memdep_phi_pop10_bicg1|acl_reset_handler_inst                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3|thei_llvm_fpga_pop_i1_memdep_phi_pop10_bicg1                                                                                                                                                                            ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3                                                                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_bicgs_c0_exit54_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_bicgs_c0_exit54_bicg1|acl_reset_handler_inst                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_bicgs_c0_exit54_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_bicgs_c0_exit54_bicg1                                                                ; 39    ; 30             ; 0            ; 30             ; 36     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body_bicgs_c0_exit54_bicg1_aunroll_x                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going22_bicg2|thepassthru                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going22_bicg2|thei_llvm_fpga_pipeline_keep_going22_bicg1|asr|acl_reset_handler_inst                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going22_bicg2|thei_llvm_fpga_pipeline_keep_going22_bicg1|asr                                              ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going22_bicg2|thei_llvm_fpga_pipeline_keep_going22_bicg1                                                  ; 10    ; 2              ; 3            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pipeline_keep_going22_bicg2                                                                                             ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond23_bicg7|thei_llvm_fpga_push_i1_notexitcond23_bicg1|acl_reset_handler_inst                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond23_bicg7|thei_llvm_fpga_push_i1_notexitcond23_bicg1                                                  ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond23_bicg7                                                                                             ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv12_pop8_bicg3|thei_llvm_fpga_pop_i6_fpga_indvars_iv12_pop8_bicg1|acl_reset_handler_inst           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv12_pop8_bicg3|thei_llvm_fpga_pop_i6_fpga_indvars_iv12_pop8_bicg1                                  ; 23    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv12_pop8_bicg3                                                                                     ; 21    ; 6              ; 0            ; 6              ; 7      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg9|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg1|fifo|acl_reset_handler_inst  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg9|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg1|fifo                         ; 12    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg9|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg1|acl_reset_handler_inst       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg9|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg1                              ; 15    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv12_push8_bicg9                                                                                   ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x|thei_sfc_logic_s_c0_in_for_body_bicgs_c0_enter528_bicg0_aunroll_x                                                                                                                                        ; 7     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x                                                                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thebicg_B2_merge_reg_aunroll_x                                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_bicgs_c1_exit_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_bicgs_c1_exit_bicg1|acl_reset_handler_inst                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_bicgs_c1_exit_bicg1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_bicgs_c1_exit_bicg1                                                                       ; 263   ; 95             ; 0            ; 95             ; 260    ; 95              ; 95            ; 95              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body_bicgs_c1_exit_bicg1_aunroll_x                                                                                                                                     ; 168   ; 0              ; 0            ; 0              ; 165    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast798815_bicg4|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast798815_bicg1|acl_reset_handler_inst ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast798815_bicg4|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast798815_bicg1                        ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast798815_bicg4                                                                                   ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast839118_bicg7|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast839118_bicg1|acl_reset_handler_inst ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast839118_bicg7|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast839118_bicg1                        ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast839118_bicg7                                                                                   ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_pop_i32_i_072_pop9_bicg2|thei_llvm_fpga_pop_i32_i_072_pop9_bicg1|acl_reset_handler_inst                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_pop_i32_i_072_pop9_bicg2|thei_llvm_fpga_pop_i32_i_072_pop9_bicg1                                                              ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_pop_i32_i_072_pop9_bicg2                                                                                                      ; 71    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_push_i32_i_072_push9_bicg10|thei_llvm_fpga_push_i32_i_072_push9_bicg1|fifo|acl_reset_handler_inst                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_push_i32_i_072_push9_bicg10|thei_llvm_fpga_push_i32_i_072_push9_bicg1|fifo                                                    ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_push_i32_i_072_push9_bicg10|thei_llvm_fpga_push_i32_i_072_push9_bicg1|acl_reset_handler_inst                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_push_i32_i_072_push9_bicg10|thei_llvm_fpga_push_i32_i_072_push9_bicg1                                                         ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x|thei_llvm_fpga_push_i32_i_072_push9_bicg10                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x|thei_sfc_logic_s_c1_in_for_body_bicgs_c1_enter_bicg0_aunroll_x                                                                                                                                              ; 135   ; 0              ; 1            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_sfc_s_c1_in_for_body_bicgs_c1_enter_bicg7_aunroll_x                                                                                                                                                                                                             ; 137   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                            ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                               ; 20    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                              ; 6     ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|fifo                                                                                                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo|acl_reset_handler_inst                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thecoalesced_delay_0_fifo                                                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                      ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                             ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                         ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|hld_fifo_inst                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|fifo                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist7_i_sfc_s_c0_in_for_body_bicgs_c0_enter528_bicg1_aunroll_x_out_c0_exit54_3_tpl_35_fifo                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop11_bicg4|thei_llvm_fpga_pop_i1_memdep_phi5_pop11_bicg4_reg                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop11_bicg4|thei_llvm_fpga_pop_i1_memdep_phi5_pop11_bicg1|acl_reset_handler_inst                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop11_bicg4|thei_llvm_fpga_pop_i1_memdep_phi5_pop11_bicg1                                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop11_bicg4                                                                                                                                                                                                                        ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop12_bicg5|thei_llvm_fpga_pop_i1_memdep_phi7_pop12_bicg5_reg                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop12_bicg5|thei_llvm_fpga_pop_i1_memdep_phi7_pop12_bicg1|acl_reset_handler_inst                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop12_bicg5|thei_llvm_fpga_pop_i1_memdep_phi7_pop12_bicg1                                                                                                                                                                          ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop12_bicg5                                                                                                                                                                                                                        ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                            ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                   ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                               ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                              ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|hld_fifo_inst                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|fifo                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo|acl_reset_handler_inst                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region|theredist0_i_llvm_fpga_pop_i1_memdep_phi_pop10_bicg3_out_data_out_32_fifo                                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebb_bicg_B2_stall_region                                                                                                                                                                                                                                                                      ; 176   ; 0              ; 0            ; 0              ; 277    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebicg_B2_merge                                                                                                                                                                                                                                                                                ; 7     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2|thebicg_B2_branch                                                                                                                                                                                                                                                                               ; 201   ; 0              ; 2            ; 0              ; 199    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B2                                                                                                                                                                                                                                                                                                 ; 178   ; 0              ; 0            ; 0              ; 280    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                    ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                          ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                             ; 68    ; 2              ; 0            ; 2              ; 71     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|data_fifo                                                                                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                             ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                     ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|nop_fifo                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write|acl_reset_handler_inst                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|pipelined_write                                                                                                                                                                                  ; 75    ; 13             ; 4            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|u_permute_address                                                                                                                                                                                ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1|acl_reset_handler_inst                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2|thei_llvm_fpga_mem_memdep_6_bicg1                                                                                                                                                                                                  ; 242   ; 13             ; 130          ; 13             ; 76     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_mem_memdep_6_bicg2                                                                                                                                                                                                                                    ; 137   ; 1              ; 32           ; 1              ; 76     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3_reg                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo|staging_reg                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo|fifo|fifo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo|fifo                                                                                                                                                            ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|fifo                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg1                                                                                                                                                                      ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_push12_bicg3                                                                                                                                                                                                                      ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0_reg                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo|staging_reg                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo|fifo|fifo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo|fifo                                                                                                                                                            ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|fifo                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg1                                                                                                                                                                      ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_push11_bicg0                                                                                                                                                                                                                      ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1_reg                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo|staging_reg                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo|fifo|fifo                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo|fifo                                                                                                                                                              ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo|acl_reset_handler_inst                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|fifo                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1                                                                                                                                                                        ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_bicg1                                                                                                                                                                                                                       ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                            ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                           ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                              ; 6     ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|fifo                                                                                                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo|acl_reset_handler_inst                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region|thecoalesced_delay_0_fifo                                                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebb_bicg_B4_stall_region                                                                                                                                                                                                                                                                      ; 143   ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebicg_B4_merge                                                                                                                                                                                                                                                                                ; 104   ; 0              ; 2            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4|thebicg_B4_branch                                                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4                                                                                                                                                                                                                                                                                                 ; 144   ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B5_sr_0_aunroll_x                                                                                                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going22_bicg2_sr                                                                                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|theloop_limiter_bicg1|thelimiter|acl_reset_handler_inst                                                                                                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|theloop_limiter_bicg1|thelimiter                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|theloop_limiter_bicg1                                                                                                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3_sr_1_aunroll_x                                                                                                                                                                                                                                                                                  ; 202   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebicg_B3_branch                                                                                                                                                                                                                                                                               ; 106   ; 0              ; 0            ; 0              ; 103    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                              ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|data_fifo                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                             ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|input_fifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                 ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|nop_fifo                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|pipelined_read                                                                                                                                                                      ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|u_permute_address                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1|acl_reset_handler_inst                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thei_llvm_fpga_mem_unnamed_bicg12_bicg1                                                                                                                                                                                     ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24|thereaddata_reg_unnamed_bicg12_bicg1                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg12_bicg24                                                                                                                                                                                                                             ; 106   ; 0              ; 33           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                            ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                   ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                               ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                              ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                         ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|fifo                                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo|acl_reset_handler_inst                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_2_fifo                                                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im0_cma_data_reg|staging_reg|acl_reset_handler_inst                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im0_cma_data_reg|staging_reg                                                                                                                                                                                                            ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im0_cma_data_reg|fifo|acl_reset_handler_inst                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im0_cma_data_reg|fifo                                                                                                                                                                                                                   ; 40    ; 3              ; 0            ; 3              ; 43     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im0_cma_data_reg|acl_reset_handler_inst                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im0_cma_data_reg                                                                                                                                                                                                                        ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|i_mul11_bicg47_im0_cma_delay                                                                                                                                                                                                                                         ; 39    ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im8_cma_data_reg|staging_reg|acl_reset_handler_inst                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im8_cma_data_reg|staging_reg                                                                                                                                                                                                            ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im8_cma_data_reg|fifo|acl_reset_handler_inst                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im8_cma_data_reg|fifo                                                                                                                                                                                                                   ; 32    ; 3              ; 0            ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im8_cma_data_reg|acl_reset_handler_inst                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_im8_cma_data_reg                                                                                                                                                                                                                        ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|i_mul11_bicg47_im8_cma_delay                                                                                                                                                                                                                                         ; 31    ; 0              ; 3            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_ma3_cma_data_reg|staging_reg|acl_reset_handler_inst                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_ma3_cma_data_reg|staging_reg                                                                                                                                                                                                            ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_ma3_cma_data_reg|fifo|acl_reset_handler_inst                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_ma3_cma_data_reg|fifo                                                                                                                                                                                                                   ; 37    ; 3              ; 0            ; 3              ; 40     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_ma3_cma_data_reg|acl_reset_handler_inst                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul11_bicg47_ma3_cma_data_reg                                                                                                                                                                                                                        ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|i_mul11_bicg47_ma3_cma_delay                                                                                                                                                                                                                                         ; 36    ; 0              ; 3            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                              ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|data_fifo                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                             ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|input_fifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                 ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|nop_fifo                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|pipelined_read                                                                                                                                                                      ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|u_permute_address                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1|acl_reset_handler_inst                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thei_llvm_fpga_mem_unnamed_bicg16_bicg1                                                                                                                                                                                     ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44|thereaddata_reg_unnamed_bicg16_bicg4                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg16_bicg44                                                                                                                                                                                                                             ; 106   ; 0              ; 33           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                      ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                     ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|fifo                                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo|acl_reset_handler_inst                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist46_i_first_cleanup_xor_bicg2_q_65_fifo                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                      ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                             ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                         ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|fifo                                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo|acl_reset_handler_inst                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist45_i_first_cleanup_xor_bicg2_q_37_fifo                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_cleanups_pop19_bicg0|thei_llvm_fpga_pop_i2_cleanups_pop19_bicg0_reg                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_cleanups_pop19_bicg0|thei_llvm_fpga_pop_i2_cleanups_pop19_bicg1|acl_reset_handler_inst                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_cleanups_pop19_bicg0|thei_llvm_fpga_pop_i2_cleanups_pop19_bicg1                                                                                                                                                                                ; 23    ; 6              ; 0            ; 6              ; 11     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_cleanups_pop19_bicg0                                                                                                                                                                                                                           ; 17    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg60_reg                                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                      ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                             ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                             ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                             ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                         ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                        ; 12    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|fifo                                                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|fifo                                                                                                                                                                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1|acl_reset_handler_inst                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60|thei_llvm_fpga_push_i2_cleanups_push19_bicg1                                                                                                                                                                           ; 15    ; 7              ; 0            ; 7              ; 19     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_cleanups_push19_bicg60                                                                                                                                                                                                                        ; 8     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi1_pop16_bicg22|thei_llvm_fpga_pop_i1_memdep_phi1_pop16_bicg22_reg                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi1_pop16_bicg22|thei_llvm_fpga_pop_i1_memdep_phi1_pop16_bicg1|acl_reset_handler_inst                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi1_pop16_bicg22|thei_llvm_fpga_pop_i1_memdep_phi1_pop16_bicg1                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi1_pop16_bicg22                                                                                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19|thei_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_reg                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19|thei_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg1|acl_reset_handler_inst                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19|thei_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg1                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19                                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_reg                                                                                                                                  ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg1|acl_reset_handler_inst                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg1                                                                                                                                       ; 135   ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29                                                                                                                                                                                                      ; 135   ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                   ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                          ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                     ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|hld_fifo_inst                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|fifo                                                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo|acl_reset_handler_inst                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist53_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_40_fifo                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi3_pop17_bicg37|thei_llvm_fpga_pop_i1_memdep_phi3_pop17_bicg37_reg                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi3_pop17_bicg37|thei_llvm_fpga_pop_i1_memdep_phi3_pop17_bicg1|acl_reset_handler_inst                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi3_pop17_bicg37|thei_llvm_fpga_pop_i1_memdep_phi3_pop17_bicg1                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi3_pop17_bicg37                                                                                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                   ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                    ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                  ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                     ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|hld_fifo_inst                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|fifo                                                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo|acl_reset_handler_inst                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist54_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_68_fifo                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thepassthru                                                                                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|staging_reg|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|staging_reg                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                                                  ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|sel_fifo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                                                   ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ll_fifo                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                       ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                              ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|ram_fifo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                                         ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|fifo                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo|acl_reset_handler_inst                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|fifo                                                                                                                                                                     ; 5     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo|acl_reset_handler_inst                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|fifo                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push|acl_reset_handler_inst                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|push                                                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|pop2|acl_reset_handler_inst                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|pop2                                                                                                                                                                               ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|pop1|acl_reset_handler_inst                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|pop1                                                                                                                                                                               ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1|acl_reset_handler_inst                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg1                                                                                                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4|thei_llvm_fpga_pipeline_keep_going_bicg4_reg                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pipeline_keep_going_bicg4                                                                                                                                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg53|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg53_reg                                                                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg53|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg1|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg53|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg1                                                                                                                                                                 ; 23    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg53                                                                                                                                                                                                                   ; 21    ; 6              ; 0            ; 6              ; 9      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                  ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                         ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                     ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                    ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|hld_fifo_inst                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|fifo                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo|acl_reset_handler_inst                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist55_bicg_B3_merge_reg_aunroll_x_out_data_out_0_tpl_103_fifo                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_initerations_pop18_bicg5|thei_llvm_fpga_pop_i2_initerations_pop18_bicg5_reg                                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_initerations_pop18_bicg5|thei_llvm_fpga_pop_i2_initerations_pop18_bicg1|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_initerations_pop18_bicg5|thei_llvm_fpga_pop_i2_initerations_pop18_bicg1                                                                                                                                                                        ; 23    ; 6              ; 0            ; 6              ; 11     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i2_initerations_pop18_bicg5                                                                                                                                                                                                                       ; 17    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg7_reg                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                               ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                      ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                  ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                 ; 12    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|fifo                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo|acl_reset_handler_inst                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|fifo                                                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1|acl_reset_handler_inst                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7|thei_llvm_fpga_push_i2_initerations_push18_bicg1                                                                                                                                                                    ; 15    ; 7              ; 0            ; 7              ; 19     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i2_initerations_push18_bicg7                                                                                                                                                                                                                     ; 8     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i2_initerations_pop18_bicg5_1_reg|acl_reset_handler_inst                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i2_initerations_pop18_bicg5_1_reg                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg9_reg                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                       ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                              ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                          ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|fifo                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo|acl_reset_handler_inst                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|fifo                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1|acl_reset_handler_inst                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9|thei_llvm_fpga_push_i1_lastiniteration_bicg1                                                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_lastiniteration_bicg9                                                                                                                                                                                                                         ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                               ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                      ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                 ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|hld_fifo_inst                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|fifo                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo|acl_reset_handler_inst                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist41_i_llvm_fpga_pipeline_keep_going_bicg4_out_data_out_35_fifo                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40_reg                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|staging_reg                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|sel_fifo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ll_fifo                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                    ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                               ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|ram_fifo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                               ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|fifo                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|fifo                                                                                                                                                           ; 5     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo|acl_reset_handler_inst                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|fifo                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1|acl_reset_handler_inst                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg1                                                                                                                                                                     ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi1_push16_bicg40                                                                                                                                                                                                                     ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20_reg                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|staging_reg                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|sel_fifo                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ll_fifo                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                    ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                               ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|ram_fifo                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                               ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|fifo                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|fifo                                                                                                                                           ; 5     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo|acl_reset_handler_inst                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|fifo                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg1                                                                                                                                                     ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi7_pop1237_push27_bicg20                                                                                                                                                                                                             ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pipeline_keep_going_bicg4_1_reg|acl_reset_handler_inst                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pipeline_keep_going_bicg4_1_reg                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                    ; 22    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                ; 22    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                               ; 6     ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|hld_fifo_inst                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|fifo                                                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo|acl_reset_handler_inst                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist29_i_llvm_fpga_pop_i2_cleanups_pop19_bicg0_out_data_out_65_fifo                                                                                                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62_reg                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                        ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                         ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                         ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                               ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                           ; 28    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                          ; 12    ; 2              ; 0            ; 2              ; 15     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|fifo                                                                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo|acl_reset_handler_inst                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|fifo                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1|acl_reset_handler_inst                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg1                                                                                                                                                             ; 15    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i6_fpga_indvars_iv_push13_bicg62                                                                                                                                                                                                                 ; 12    ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                        ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                               ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                               ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                           ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                          ; 68    ; 2              ; 0            ; 2              ; 71     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|hld_fifo_inst                                                                                                                                                     ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo|acl_reset_handler_inst                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|fifo                                                                                                                                                                   ; 68    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo|acl_reset_handler_inst                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist21_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8433_pop23_bicg29_out_data_out_65_fifo                                                                                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                              ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                     ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                 ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|hld_fifo_inst                                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|fifo                                                                                                                                                                                         ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist27_i_llvm_fpga_pop_i32_j_070_pop15_bicg10_out_data_out_68_fifo                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast819019_bicg41|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast819019_bicg1|acl_reset_handler_inst                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast819019_bicg41|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast819019_bicg1                                                                                                                                               ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast819019_bicg41                                                                                                                                                                                                          ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_bicg_B3_merge_reg_aunroll_x_3_reg|acl_reset_handler_inst                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_bicg_B3_merge_reg_aunroll_x_3_reg                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebicg_B3_merge_reg_aunroll_x                                                                                                                                                                                                                                       ; 202   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_bicg_B3_merge_reg_aunroll_x_2_reg|acl_reset_handler_inst                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_bicg_B3_merge_reg_aunroll_x_2_reg                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast758617_bicg26|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast758617_bicg1|acl_reset_handler_inst                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast758617_bicg26|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast758617_bicg1                                                                                                                                               ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast758617_bicg26                                                                                                                                                                                                          ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34|thei_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_reg                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34|thei_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg1|acl_reset_handler_inst                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34|thei_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg1                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34                                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35_reg                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|staging_reg                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|sel_fifo                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ll_fifo                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                    ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                               ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|ram_fifo                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                               ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|fifo                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|fifo                                                                                                                                           ; 5     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo|acl_reset_handler_inst                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|fifo                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg1                                                                                                                                                     ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi5_pop1136_push26_bicg35                                                                                                                                                                                                             ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                 ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                        ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                    ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                   ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|hld_fifo_inst                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo|acl_reset_handler_inst                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|fifo                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo|acl_reset_handler_inst                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist36_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_40_fifo                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                    ; 82    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                ; 82    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                               ; 68    ; 2              ; 0            ; 2              ; 71     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|hld_fifo_inst                                                                                                                                                                          ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|fifo                                                                                                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo|acl_reset_handler_inst                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist50_i_mptr_bitcast_index76_bicg0_dupName_0_trunc_sel_x_b_32_fifo                                                                                                                                                                                             ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                 ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                   ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|hld_fifo_inst                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo|acl_reset_handler_inst                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|fifo                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo|acl_reset_handler_inst                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist35_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_68_fifo                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                              ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|data_fifo                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                             ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|input_fifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                 ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|nop_fifo                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|pipelined_read                                                                                                                                                                      ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|u_permute_address                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1|acl_reset_handler_inst                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thei_llvm_fpga_mem_unnamed_bicg14_bicg1                                                                                                                                                                                     ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28|thereaddata_reg_unnamed_bicg14_bicg2                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg14_bicg28                                                                                                                                                                                                                             ; 106   ; 0              ; 33           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                 ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                        ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                    ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                   ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|hld_fifo_inst                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo|acl_reset_handler_inst                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|fifo                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo|acl_reset_handler_inst                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist34_i_llvm_fpga_pop_i1_memdep_phi7_pop1237_pop27_bicg19_out_data_out_37_fifo                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_exitcond1434_pop24_bicg66|thei_llvm_fpga_pop_i1_exitcond1434_pop24_bicg66_reg                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_exitcond1434_pop24_bicg66|thei_llvm_fpga_pop_i1_exitcond1434_pop24_bicg1|acl_reset_handler_inst                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_exitcond1434_pop24_bicg66|thei_llvm_fpga_pop_i1_exitcond1434_pop24_bicg1                                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_exitcond1434_pop24_bicg66                                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i1_exitcond1434_pop24_bicg66_1_reg|acl_reset_handler_inst                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i1_exitcond1434_pop24_bicg66_1_reg                                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg64_1_reg|acl_reset_handler_inst                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg64_1_reg                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg53_1_reg|acl_reset_handler_inst                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i6_fpga_indvars_iv_pop13_bicg53_1_reg                                                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg48_1_reg|acl_reset_handler_inst                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg48_1_reg                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i1_notcmp2035_pop25_bicg68_1_reg|acl_reset_handler_inst                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_pop_i1_notcmp2035_pop25_bicg68_1_reg                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_notcmp2035_pop25_bicg68|thei_llvm_fpga_pop_i1_notcmp2035_pop25_bicg68_reg                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_notcmp2035_pop25_bicg68|thei_llvm_fpga_pop_i1_notcmp2035_pop25_bicg1|acl_reset_handler_inst                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_notcmp2035_pop25_bicg68|thei_llvm_fpga_pop_i1_notcmp2035_pop25_bicg1                                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_notcmp2035_pop25_bicg68                                                                                                                                                                                                                        ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69_reg                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                  ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                         ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                         ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                         ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                     ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                    ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|fifo                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo|acl_reset_handler_inst                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|fifo                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1|acl_reset_handler_inst                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg1                                                                                                                                                                       ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notcmp2035_push25_bicg69                                                                                                                                                                                                                      ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg48|thei_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg48_reg                                                                                                                                                                      ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg48|thei_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg1|acl_reset_handler_inst                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg48|thei_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg1                                                                                                                                                                           ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_tmp_q_071_pop14_bicg48                                                                                                                                                                                                                        ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50_reg                                                                                                                                                                  ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                  ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                         ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                         ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                         ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                     ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                    ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|fifo                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo|acl_reset_handler_inst                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|fifo                                                                                                                                                                  ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1|acl_reset_handler_inst                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg1                                                                                                                                                                       ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_tmp_q_071_push14_bicg50                                                                                                                                                                                                                      ; 38    ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg64|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg64_reg                                                                                                                                  ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg64|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg1|acl_reset_handler_inst                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg64|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg1                                                                                                                                       ; 135   ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_p1025i32_mptr_bitcast_index8030_pop20_bicg64                                                                                                                                                                                                      ; 135   ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65_reg                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                              ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                     ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                 ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                ; 68    ; 2              ; 0            ; 2              ; 71     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|hld_fifo_inst                                                                                                           ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|fifo                                                                                                                         ; 68    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|fifo                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg1                                                                                                                                   ; 71    ; 1              ; 0            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8030_push20_bicg65                                                                                                                                                                                                    ; 70    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67_reg                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                              ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                     ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                 ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|fifo                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|fifo                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1|acl_reset_handler_inst                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg1                                                                                                                                                                   ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_exitcond1434_push24_bicg67                                                                                                                                                                                                                    ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46_reg                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|staging_reg                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|sel_fifo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ll_fifo                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                             ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                    ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                    ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                               ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|ram_fifo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                               ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|fifo                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|fifo                                                                                                                                                           ; 5     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo|acl_reset_handler_inst                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|fifo                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1|acl_reset_handler_inst                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg1                                                                                                                                                                     ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi3_push17_bicg46                                                                                                                                                                                                                     ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                     ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                              ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                            ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                       ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|hld_fifo_inst                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|fifo                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo|acl_reset_handler_inst                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist43_i_llvm_fpga_mem_memdep_bicg39_out_o_writeack_38_fifo                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                             ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                ; 68    ; 2              ; 0            ; 2              ; 71     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|data_fifo                                                                                                                                                                           ; 68    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                        ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|nop_fifo                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write|acl_reset_handler_inst                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|pipelined_write                                                                                                                                                                                     ; 75    ; 13             ; 4            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|u_permute_address                                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1|acl_reset_handler_inst                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39|thei_llvm_fpga_mem_memdep_bicg1                                                                                                                                                                                                     ; 242   ; 12             ; 130          ; 12             ; 76     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_memdep_bicg39                                                                                                                                                                                                                                     ; 138   ; 0              ; 33           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                       ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                  ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|fifo                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo|acl_reset_handler_inst                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist20_i_masked_bicg63_q_41_fifo                                                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|i_masked_bicg63_delay                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg57_reg                                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                              ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                     ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                 ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|hld_fifo_inst                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|fifo                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|fifo                                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1|acl_reset_handler_inst                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57|thei_llvm_fpga_push_i1_notexitcond_bicg1                                                                                                                                                                                   ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_notexitcond_bicg57                                                                                                                                                                                                                            ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                    ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                           ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                       ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                      ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|fifo                                                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo|acl_reset_handler_inst                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist51_i_first_cleanup_bicg1_sel_x_b_65_fifo                                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_mem_unnamed_bicg16_bicg44_1_reg|acl_reset_handler_inst                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_llvm_fpga_mem_unnamed_bicg16_bicg44_1_reg                                                                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im8_cma_data_reg|staging_reg|acl_reset_handler_inst                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im8_cma_data_reg|staging_reg                                                                                                                                                                                                             ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im8_cma_data_reg|fifo|acl_reset_handler_inst                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im8_cma_data_reg|fifo                                                                                                                                                                                                                    ; 32    ; 3              ; 0            ; 3              ; 35     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im8_cma_data_reg|acl_reset_handler_inst                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im8_cma_data_reg                                                                                                                                                                                                                         ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|i_mul7_bicg32_im8_cma_delay                                                                                                                                                                                                                                          ; 31    ; 0              ; 3            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im0_cma_data_reg|staging_reg|acl_reset_handler_inst                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im0_cma_data_reg|staging_reg                                                                                                                                                                                                             ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im0_cma_data_reg|fifo|acl_reset_handler_inst                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im0_cma_data_reg|fifo                                                                                                                                                                                                                    ; 40    ; 3              ; 0            ; 3              ; 43     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im0_cma_data_reg|acl_reset_handler_inst                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_im0_cma_data_reg                                                                                                                                                                                                                         ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|i_mul7_bicg32_im0_cma_delay                                                                                                                                                                                                                                          ; 39    ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_ma3_cma_data_reg|staging_reg|acl_reset_handler_inst                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_ma3_cma_data_reg|staging_reg                                                                                                                                                                                                             ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_ma3_cma_data_reg|fifo|acl_reset_handler_inst                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_ma3_cma_data_reg|fifo                                                                                                                                                                                                                    ; 37    ; 3              ; 0            ; 3              ; 40     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_ma3_cma_data_reg|acl_reset_handler_inst                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thebubble_out_i_mul7_bicg32_ma3_cma_data_reg                                                                                                                                                                                                                         ; 37    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|i_mul7_bicg32_ma3_cma_delay                                                                                                                                                                                                                                          ; 36    ; 0              ; 3            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                              ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|data_fifo                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                             ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|input_fifo                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                 ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|nop_fifo                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read|acl_reset_handler_inst                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|pipelined_read                                                                                                                                                                      ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|u_permute_address                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1|acl_reset_handler_inst                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thei_llvm_fpga_mem_unnamed_bicg15_bicg1                                                                                                                                                                                     ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31|thereaddata_reg_unnamed_bicg15_bicg3                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_mem_unnamed_bicg15_bicg31                                                                                                                                                                                                                             ; 106   ; 0              ; 33           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                 ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                ; 15    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                   ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|hld_fifo_inst                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo|acl_reset_handler_inst                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|fifo                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo|acl_reset_handler_inst                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist37_i_llvm_fpga_pop_i1_memdep_phi5_pop1136_pop26_bicg34_out_data_out_68_fifo                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17|thei_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_reg                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17|thei_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg1|acl_reset_handler_inst                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17|thei_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg1                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17                                                                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18_reg                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|staging_reg                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                              ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                          ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|sel_fifo                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                           ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ll_fifo                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                               ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                      ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                      ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                  ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                 ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|ram_fifo                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                 ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|fifo                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|fifo                                                                                                                                             ; 5     ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|fifo                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg1                                                                                                                                                       ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i1_memdep_phi_pop1031_push21_bicg18                                                                                                                                                                                                              ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_j_070_pop15_bicg10|thei_llvm_fpga_pop_i32_j_070_pop15_bicg10_reg                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_j_070_pop15_bicg10|thei_llvm_fpga_pop_i32_j_070_pop15_bicg1|acl_reset_handler_inst                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_j_070_pop15_bicg10|thei_llvm_fpga_pop_i32_j_070_pop15_bicg1                                                                                                                                                                                   ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_j_070_pop15_bicg10                                                                                                                                                                                                                            ; 71    ; 2              ; 0            ; 2              ; 35     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg52_reg                                                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|staging_reg                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                                                  ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|sel_fifo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                                                   ; 36    ; 2              ; 0            ; 2              ; 38     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ll_fifo                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                       ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                              ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                          ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                         ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                                                    ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                                                  ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|ram_fifo                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                                         ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|fifo                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|fifo                                                                                                                                                                     ; 36    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo|acl_reset_handler_inst                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|fifo                                                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1|acl_reset_handler_inst                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52|thei_llvm_fpga_push_i32_j_070_push15_bicg1                                                                                                                                                                               ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_j_070_push15_bicg52                                                                                                                                                                                                                          ; 38    ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_mul32_pop22_bicg11|thei_llvm_fpga_pop_i32_mul32_pop22_bicg11_reg                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_mul32_pop22_bicg11|thei_llvm_fpga_pop_i32_mul32_pop22_bicg1|acl_reset_handler_inst                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_mul32_pop22_bicg11|thei_llvm_fpga_pop_i32_mul32_pop22_bicg1                                                                                                                                                                                   ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_pop_i32_mul32_pop22_bicg11                                                                                                                                                                                                                            ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg12_reg                                                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|staging_reg                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg|acl_reset_handler_inst                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo|staging_reg                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo|fifo|fifo                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo|fifo|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo|fifo                                                                                                                                                  ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|sel_fifo                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg|acl_reset_handler_inst                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo|staging_reg                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo|fifo|fifo                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo|fifo|acl_reset_handler_inst                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo|fifo                                                                                                                                                   ; 36    ; 2              ; 0            ; 2              ; 38     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo|acl_reset_handler_inst                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ll_fifo                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                       ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                         ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                              ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                        ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                              ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                          ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                         ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|hld_fifo_inst                                                                                                                                    ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo|acl_reset_handler_inst                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|fifo                                                                                                                                                  ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo|acl_reset_handler_inst                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|ram_fifo                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                                         ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|fifo                                                                                                                                                                ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|fifo                                                                                                                                                                     ; 36    ; 1              ; 0            ; 1              ; 39     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo|acl_reset_handler_inst                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|fifo                                                                                                                                                                          ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1|acl_reset_handler_inst                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12|thei_llvm_fpga_push_i32_mul32_push22_bicg1                                                                                                                                                                               ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_i32_mul32_push22_bicg12                                                                                                                                                                                                                          ; 38    ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast8516_bicg15|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast8516_bicg1|acl_reset_handler_inst                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast8516_bicg15|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast8516_bicg1                                                                                                                                                   ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast8516_bicg15                                                                                                                                                                                                            ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                              ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                     ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                 ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|hld_fifo_inst                                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|fifo                                                                                                                                                                                         ; 36    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist25_i_llvm_fpga_pop_i32_mul32_pop22_bicg11_out_data_out_68_fifo                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                            ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                   ; 118   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                               ; 118   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                              ; 102   ; 2              ; 0            ; 2              ; 105    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                         ; 102   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|fifo                                                                                                                                                                                                                                       ; 102   ; 0              ; 0            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo|acl_reset_handler_inst                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thecoalesced_delay_1_fifo                                                                                                                                                                                                                                            ; 102   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                  ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                         ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                     ; 21    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                    ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|hld_fifo_inst                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo|acl_reset_handler_inst                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|fifo                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo|acl_reset_handler_inst                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|theredist33_i_llvm_fpga_pop_i1_memdep_phi_pop1031_pop21_bicg17_out_data_out_68_fifo                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30_reg                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                              ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                     ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                               ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                     ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                 ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                ; 68    ; 2              ; 0            ; 2              ; 71     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|hld_fifo_inst                                                                                                           ; 68    ; 0              ; 0            ; 0              ; 70     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo|acl_reset_handler_inst                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|fifo                                                                                                                         ; 68    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo|acl_reset_handler_inst                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|fifo                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1|acl_reset_handler_inst                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg1                                                                                                                                   ; 71    ; 1              ; 0            ; 1              ; 131    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region|thei_llvm_fpga_push_p1025i32_mptr_bitcast_index8433_push23_bicg30                                                                                                                                                                                                    ; 70    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebb_bicg_B3_stall_region                                                                                                                                                                                                                                                                      ; 571   ; 0              ; 0            ; 0              ; 467    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3|thebicg_B3_merge                                                                                                                                                                                                                                                                                ; 401   ; 0              ; 2            ; 0              ; 201    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B3                                                                                                                                                                                                                                                                                                 ; 771   ; 0              ; 0            ; 0              ; 470    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going_bicg4_sr                                                                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thebb_bicg_B4_sr_0_aunroll_x                                                                                                                                                                                                                                                                                  ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going22_bicg2_valid_fifo|thei_llvm_fpga_pipeline_keep_going22_bicg2_valid_fifo|acl_reset_handler_inst                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going22_bicg2_valid_fifo|thei_llvm_fpga_pipeline_keep_going22_bicg2_valid_fifo                                                                                                                                                                                                   ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going22_bicg2_valid_fifo                                                                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going26_bicg1_valid_fifo|thei_llvm_fpga_pipeline_keep_going26_bicg1_valid_fifo|acl_reset_handler_inst                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going26_bicg1_valid_fifo|thei_llvm_fpga_pipeline_keep_going26_bicg1_valid_fifo                                                                                                                                                                                                   ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function|thei_llvm_fpga_pipeline_keep_going26_bicg1_valid_fifo                                                                                                                                                                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal|thebicg_function                                                                                                                                                                                                                                                                                                               ; 1020  ; 1              ; 449          ; 1              ; 508    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst|bicg_internal                                                                                                                                                                                                                                                                                                                                ; 569   ; 0              ; 0            ; 0              ; 506    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst|bicg_internal_inst                                                                                                                                                                                                                                                                                                                                              ; 356   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bicg_inst                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
