TimeQuest Timing Analyzer report for ALU_CTRL
Wed Jun 27 14:17:21 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'IR[7]'
 12. Slow Model Setup: 'regOp[1]'
 13. Slow Model Setup: 'rst'
 14. Slow Model Setup: 'estado.moveToRegisters'
 15. Slow Model Setup: 'clk'
 16. Slow Model Hold: 'rst'
 17. Slow Model Hold: 'IR[7]'
 18. Slow Model Hold: 'regOp[1]'
 19. Slow Model Hold: 'clk'
 20. Slow Model Hold: 'estado.moveToRegisters'
 21. Slow Model Recovery: 'IR[7]'
 22. Slow Model Recovery: 'clk'
 23. Slow Model Recovery: 'estado.moveToRegisters'
 24. Slow Model Removal: 'estado.moveToRegisters'
 25. Slow Model Removal: 'IR[7]'
 26. Slow Model Removal: 'clk'
 27. Slow Model Minimum Pulse Width: 'clk'
 28. Slow Model Minimum Pulse Width: 'rst'
 29. Slow Model Minimum Pulse Width: 'IR[7]'
 30. Slow Model Minimum Pulse Width: 'estado.moveToRegisters'
 31. Slow Model Minimum Pulse Width: 'regOp[1]'
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'regOp[1]'
 40. Fast Model Setup: 'IR[7]'
 41. Fast Model Setup: 'rst'
 42. Fast Model Setup: 'estado.moveToRegisters'
 43. Fast Model Setup: 'clk'
 44. Fast Model Hold: 'rst'
 45. Fast Model Hold: 'IR[7]'
 46. Fast Model Hold: 'regOp[1]'
 47. Fast Model Hold: 'clk'
 48. Fast Model Hold: 'estado.moveToRegisters'
 49. Fast Model Recovery: 'clk'
 50. Fast Model Recovery: 'IR[7]'
 51. Fast Model Recovery: 'estado.moveToRegisters'
 52. Fast Model Removal: 'estado.moveToRegisters'
 53. Fast Model Removal: 'IR[7]'
 54. Fast Model Removal: 'clk'
 55. Fast Model Minimum Pulse Width: 'clk'
 56. Fast Model Minimum Pulse Width: 'rst'
 57. Fast Model Minimum Pulse Width: 'IR[7]'
 58. Fast Model Minimum Pulse Width: 'estado.moveToRegisters'
 59. Fast Model Minimum Pulse Width: 'regOp[1]'
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Multicorner Timing Analysis Summary
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; ALU_CTRL                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; estado.moveToRegisters ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estado.moveToRegisters } ;
; IR[7]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[7] }                  ;
; regOp[1]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regOp[1] }               ;
; rst                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst }                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow Model Fmax Summary                                      ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 128.17 MHz ; 128.17 MHz      ; rst                    ;      ;
; 275.94 MHz ; 275.94 MHz      ; estado.moveToRegisters ;      ;
; 650.2 MHz  ; 650.2 MHz       ; regOp[1]               ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; IR[7]                  ; -8.031 ; -61.162       ;
; regOp[1]               ; -7.352 ; -7.352        ;
; rst                    ; -6.802 ; -37.088       ;
; estado.moveToRegisters ; -3.816 ; -34.817       ;
; clk                    ; 0.305  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; rst                    ; -2.593 ; -9.499        ;
; IR[7]                  ; -1.121 ; -4.650        ;
; regOp[1]               ; -0.602 ; -0.602        ;
; clk                    ; -0.115 ; -0.115        ;
; estado.moveToRegisters ; 0.480  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Recovery Summary                     ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; IR[7]                  ; -0.198 ; -0.198        ;
; clk                    ; 0.259  ; 0.000         ;
; estado.moveToRegisters ; 0.744  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Removal Summary                      ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; estado.moveToRegisters ; -1.768 ; -6.453        ;
; IR[7]                  ; -1.291 ; -8.430        ;
; clk                    ; -0.007 ; -0.021        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.469 ; -5.135        ;
; rst                    ; -1.469 ; -1.469        ;
; IR[7]                  ; 0.500  ; 0.000         ;
; estado.moveToRegisters ; 0.500  ; 0.000         ;
; regOp[1]               ; 0.500  ; 0.000         ;
+------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'IR[7]'                                                                                    ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -8.031 ; regW[3]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.509     ; 5.613      ;
; -8.020 ; regW[3]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.334     ; 5.823      ;
; -8.013 ; regW[3]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.332     ; 5.823      ;
; -7.706 ; regW[1]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.338     ; 5.459      ;
; -7.695 ; regW[1]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.163     ; 5.669      ;
; -7.688 ; regW[1]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.161     ; 5.669      ;
; -7.608 ; regW[5]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.160     ; 5.585      ;
; -7.607 ; regW[4]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.193     ; 5.505      ;
; -7.602 ; regW[1]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.163     ; 5.069      ;
; -7.598 ; regW[2]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.338     ; 5.351      ;
; -7.596 ; regW[4]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.018     ; 5.715      ;
; -7.587 ; regW[2]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.163     ; 5.561      ;
; -7.585 ; regW[0]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.313     ; 5.363      ;
; -7.580 ; regW[2]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.161     ; 5.561      ;
; -7.575 ; regW[3]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.334     ; 4.871      ;
; -7.574 ; regW[0]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.138     ; 5.573      ;
; -7.573 ; regW[1]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.494     ; 5.291      ;
; -7.567 ; regW[0]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.136     ; 5.573      ;
; -7.494 ; regW[2]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.163     ; 4.961      ;
; -7.488 ; regW[3]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.304     ; 5.375      ;
; -7.481 ; regW[0]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.138     ; 4.973      ;
; -7.452 ; regW[0]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.469     ; 5.195      ;
; -7.417 ; regW[6]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.336     ; 5.218      ;
; -7.355 ; carryIn   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.101     ; 4.884      ;
; -7.354 ; carryIn   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.276     ; 5.169      ;
; -7.267 ; regW[0]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.469     ; 5.018      ;
; -7.267 ; regW[5]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.335     ; 5.023      ;
; -7.237 ; regW[4]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.016     ; 5.363      ;
; -7.237 ; regW[6]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.306     ; 5.122      ;
; -7.168 ; carryIn   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -1.427     ; 4.947      ;
; -7.163 ; regW[1]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.133     ; 5.221      ;
; -7.152 ; regW[0]   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -1.464     ; 4.894      ;
; -7.113 ; regW[2]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.494     ; 4.831      ;
; -7.093 ; regW[0]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.108     ; 5.176      ;
; -7.076 ; regW[5]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.130     ; 5.137      ;
; -7.064 ; regW[4]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.988     ; 5.267      ;
; -7.055 ; regW[2]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.133     ; 5.113      ;
; -7.035 ; regW[1]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.494     ; 4.761      ;
; -6.973 ; carryIn   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.432     ; 4.761      ;
; -6.904 ; regOp[0]  ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.345     ; 4.650      ;
; -6.839 ; regW[3]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.317     ; 5.613      ;
; -6.828 ; regW[3]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.142     ; 5.823      ;
; -6.821 ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.140     ; 5.823      ;
; -6.819 ; carryIn   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.101     ; 4.855      ;
; -6.803 ; carryIn   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.071     ; 4.923      ;
; -6.786 ; regOp[0]  ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -1.501     ; 4.505      ;
; -6.707 ; regOp[0]  ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.501     ; 4.418      ;
; -6.701 ; carryIn   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.099     ; 4.744      ;
; -6.612 ; regW[7]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.113     ; 4.690      ;
; -6.605 ; regOp[0]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -1.170     ; 4.065      ;
; -6.517 ; carryIn   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.432     ; 4.297      ;
; -6.514 ; regW[1]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.146     ; 5.459      ;
; -6.503 ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.029      ; 5.669      ;
; -6.496 ; regW[1]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.031      ; 5.669      ;
; -6.416 ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.032      ; 5.585      ;
; -6.415 ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.001     ; 5.505      ;
; -6.410 ; regW[1]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.029      ; 5.069      ;
; -6.406 ; regW[2]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.146     ; 5.351      ;
; -6.404 ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.174      ; 5.715      ;
; -6.395 ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.029      ; 5.561      ;
; -6.393 ; regW[0]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.121     ; 5.363      ;
; -6.388 ; regW[2]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.031      ; 5.561      ;
; -6.383 ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.142     ; 4.871      ;
; -6.382 ; regW[0]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.054      ; 5.573      ;
; -6.381 ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.302     ; 5.291      ;
; -6.375 ; regW[0]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.056      ; 5.573      ;
; -6.326 ; regOp[0]  ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -1.496     ; 4.036      ;
; -6.302 ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.029      ; 4.961      ;
; -6.296 ; regW[3]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.112     ; 5.375      ;
; -6.289 ; regW[0]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.054      ; 4.973      ;
; -6.287 ; regOp[2]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; 0.210      ; 5.127      ;
; -6.260 ; regW[0]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.277     ; 5.195      ;
; -6.225 ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.144     ; 5.218      ;
; -6.107 ; regOp[0]  ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -1.170     ; 4.074      ;
; -6.075 ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.277     ; 5.018      ;
; -6.075 ; regW[5]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.143     ; 5.023      ;
; -6.045 ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.176      ; 5.363      ;
; -6.045 ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.114     ; 5.122      ;
; -5.993 ; regOp[2]  ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -0.116     ; 5.083      ;
; -5.981 ; regOp[0]  ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -1.168     ; 3.955      ;
; -5.971 ; regW[1]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.059      ; 5.221      ;
; -5.960 ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.272     ; 4.894      ;
; -5.921 ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.302     ; 4.831      ;
; -5.901 ; regW[0]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.084      ; 5.176      ;
; -5.884 ; regW[5]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.062      ; 5.137      ;
; -5.872 ; regW[4]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.204      ; 5.267      ;
; -5.863 ; regW[2]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.059      ; 5.113      ;
; -5.861 ; regW[1]   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -1.489     ; 3.578      ;
; -5.855 ; regOp[2]  ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; 0.035      ; 4.981      ;
; -5.843 ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.302     ; 4.761      ;
; -5.836 ; regOp[0]  ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -1.140     ; 3.887      ;
; -5.825 ; regW[6]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -1.511     ; 3.405      ;
; -5.712 ; regW[3]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -1.665     ; 3.259      ;
; -5.712 ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.153     ; 4.650      ;
; -5.594 ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.309     ; 4.505      ;
; -5.550 ; regOp[2]  ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -0.121     ; 4.649      ;
; -5.515 ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.309     ; 4.418      ;
; -5.473 ; regOp[3]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; 0.956      ; 5.059      ;
; -5.468 ; regOp[2]  ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; 0.240      ; 4.899      ;
; -5.420 ; regW[7]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.079      ; 4.690      ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'regOp[1]'                                                                                            ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; -7.352 ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.572     ; 3.909      ;
; -7.240 ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.401     ; 3.968      ;
; -7.191 ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.401     ; 3.919      ;
; -7.096 ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.574     ; 3.651      ;
; -7.073 ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.376     ; 3.826      ;
; -7.002 ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.398     ; 3.733      ;
; -6.937 ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.256     ; 3.810      ;
; -6.823 ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.381     ; 3.571      ;
; -6.160 ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.380     ; 3.909      ;
; -6.048 ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.209     ; 3.968      ;
; -5.999 ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.209     ; 3.919      ;
; -5.954 ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -2.408     ; 2.675      ;
; -5.904 ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.382     ; 3.651      ;
; -5.881 ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.184     ; 3.826      ;
; -5.810 ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.206     ; 3.733      ;
; -5.745 ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.064     ; 3.810      ;
; -5.631 ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.189     ; 3.571      ;
; -4.762 ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.216     ; 2.675      ;
; -4.487 ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.028     ; 2.588      ;
; -3.295 ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; 0.164      ; 2.588      ;
; -0.269 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.500        ; 2.254      ; 1.652      ;
; 0.231  ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 1.000        ; 2.254      ; 1.652      ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst'                                                                                                                           ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -6.802 ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.115      ; 6.769      ;
; -6.477 ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.286      ; 6.615      ;
; -6.369 ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.286      ; 6.507      ;
; -6.356 ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.311      ; 6.519      ;
; -6.303 ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.289      ; 6.444      ;
; -6.291 ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.431      ; 6.574      ;
; -6.112 ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.113      ; 6.077      ;
; -6.087 ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.348      ; 6.287      ;
; -5.744 ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.279      ; 5.875      ;
; -5.610 ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.307      ; 6.769      ;
; -5.439 ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.306      ; 5.597      ;
; -5.285 ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.478      ; 6.615      ;
; -5.177 ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.478      ; 6.507      ;
; -5.164 ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.503      ; 6.519      ;
; -5.111 ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.481      ; 6.444      ;
; -5.099 ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.623      ; 6.574      ;
; -5.019 ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 1.659      ; 6.530      ;
; -4.920 ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.305      ; 6.077      ;
; -4.552 ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.471      ; 5.875      ;
; -4.247 ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.498      ; 5.597      ;
; -4.205 ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 2.405      ; 6.462      ;
; -3.827 ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 2.851      ; 6.530      ;
; -3.620 ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.148      ; 3.959      ;
; -3.036 ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.121      ; 3.348      ;
; -3.013 ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 3.597      ; 6.462      ;
; -3.004 ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.153      ; 3.348      ;
; -2.783 ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.162     ; 2.619      ;
; -2.771 ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.162     ; 2.605      ;
; -2.769 ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.188     ; 2.777      ;
; -2.736 ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.163     ; 2.571      ;
; -2.723 ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.163     ; 2.556      ;
; -2.718 ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.189     ; 2.725      ;
; -2.624 ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 1.000        ; -1.968     ; 0.475      ;
; -2.560 ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.172     ; 2.577      ;
; -2.514 ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.173     ; 2.530      ;
; -2.495 ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.174     ; 2.513      ;
; -2.460 ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.173     ; 2.479      ;
; -2.428 ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.340      ; 3.959      ;
; -2.305 ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.162     ; 2.141      ;
; -2.304 ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.162     ; 2.138      ;
; -2.288 ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.188     ; 2.296      ;
; -2.152 ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.160     ; 1.990      ;
; -2.142 ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.160     ; 1.978      ;
; -2.134 ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.186     ; 2.144      ;
; -2.089 ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.172     ; 2.106      ;
; -2.074 ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.173     ; 2.093      ;
; -1.992 ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 1.000        ; -1.354     ; 0.473      ;
; -1.931 ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.170     ; 1.950      ;
; -1.915 ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.171     ; 1.936      ;
; -1.844 ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.313      ; 3.348      ;
; -1.812 ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.345      ; 3.348      ;
; -1.432 ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -0.776     ; 0.475      ;
; -1.389 ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 1.000        ; -0.190     ; 1.378      ;
; -1.176 ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 1.000        ; 0.269      ; 0.830      ;
; -1.165 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.500        ; 4.941      ; 5.458      ;
; -0.981 ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 1.000        ; -0.080     ; 0.876      ;
; -0.970 ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 1.000        ; -0.002     ; 0.825      ;
; -0.800 ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -0.162     ; 0.473      ;
; -0.763 ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 1.501      ; 2.455      ;
; -0.665 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 1.000        ; 4.941      ; 5.458      ;
; -0.661 ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 1.000        ; 0.001      ; 0.481      ;
; -0.659 ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 1.000        ; 0.002      ; 0.482      ;
; -0.561 ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 1.000        ; 0.067      ; 0.483      ;
; -0.558 ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 1.000        ; 0.067      ; 0.480      ;
; -0.547 ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 1.000        ; 0.068      ; 0.823      ;
; -0.497 ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 2.247      ; 2.935      ;
; -0.375 ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 2.529      ; 2.595      ;
; -0.325 ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.380      ; 0.485      ;
; -0.313 ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.357      ; 0.490      ;
; -0.161 ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; 0.500        ; 1.464      ; 0.971      ;
; -0.129 ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; 0.500        ; 1.016      ; 0.632      ;
; -0.101 ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.544      ; 0.483      ;
; -0.089 ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.542      ; 0.471      ;
; -0.029 ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; 0.500        ; 1.113      ; 0.481      ;
; -0.023 ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; 0.500        ; 1.334      ; 0.485      ;
; 0.226  ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; 0.500        ; 1.336      ; 0.483      ;
; 0.226  ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; 0.500        ; 1.335      ; 0.472      ;
; 0.351  ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; 0.500        ; 1.494      ; 0.482      ;
; 0.352  ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; 0.500        ; 1.494      ; 0.481      ;
; 0.429  ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 2.693      ; 2.455      ;
; 0.531  ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.193      ; 0.481      ;
; 0.533  ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.194      ; 0.482      ;
; 0.695  ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 3.439      ; 2.935      ;
; 0.900  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.500        ; 2.322      ; 1.178      ;
; 1.400  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 1.000        ; 2.322      ; 1.178      ;
; 1.912  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 4.783      ; 2.562      ;
; 2.412  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 1.000        ; 4.783      ; 2.562      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estado.moveToRegisters'                                                                                   ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; -3.816 ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 1.000        ; -3.160     ; 0.475      ;
; -3.184 ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 1.000        ; -2.546     ; 0.473      ;
; -2.624 ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -1.968     ; 0.475      ;
; -2.287 ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.360     ; 1.585      ;
; -2.173 ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.272     ; 0.876      ;
; -2.081 ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.380     ; 1.338      ;
; -2.029 ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.359     ; 1.328      ;
; -1.992 ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -1.354     ; 0.473      ;
; -1.908 ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.380     ; 1.165      ;
; -1.857 ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.543     ; 1.124      ;
; -1.855 ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.359     ; 1.154      ;
; -1.853 ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.191     ; 0.481      ;
; -1.851 ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.190     ; 0.482      ;
; -1.753 ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.125     ; 0.483      ;
; -1.750 ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.125     ; 0.480      ;
; -1.750 ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.542     ; 1.105      ;
; -1.742 ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.381     ; 0.998      ;
; -1.739 ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.124     ; 0.823      ;
; -1.714 ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.544     ; 0.980      ;
; -1.699 ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.357     ; 1.000      ;
; -1.353 ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.272      ; 0.971      ;
; -1.321 ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; -0.176     ; 0.632      ;
; -1.221 ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; -0.079     ; 0.481      ;
; -1.215 ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.142      ; 0.485      ;
; -0.966 ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.144      ; 0.483      ;
; -0.966 ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.143      ; 0.472      ;
; -0.841 ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.302      ; 0.482      ;
; -0.840 ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.302      ; 0.481      ;
; -0.661 ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.001      ; 0.481      ;
; -0.659 ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.002      ; 0.482      ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.305 ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; 0.002      ; 0.735      ;
; 0.673 ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; -0.269     ; 0.096      ;
; 0.867 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; -0.075     ; 0.096      ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst'                                                                                                                            ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.593 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.000        ; 4.783      ; 2.190      ;
; -2.093 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 4.783      ; 2.190      ;
; -1.707 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.000        ; 4.941      ; 3.234      ;
; -1.421 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.000        ; 2.322      ; 1.178      ;
; -1.207 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; -0.500       ; 4.941      ; 3.234      ;
; -0.921 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; -0.500       ; 2.322      ; 1.178      ;
; -0.712 ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.194      ; 0.482      ;
; -0.712 ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.193      ; 0.481      ;
; -0.570 ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 3.439      ; 2.869      ;
; -0.513 ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; -0.500       ; 1.494      ; 0.481      ;
; -0.512 ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; -0.500       ; 1.494      ; 0.482      ;
; -0.363 ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; -0.500       ; 1.335      ; 0.472      ;
; -0.353 ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; -0.500       ; 1.336      ; 0.483      ;
; -0.349 ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; -0.500       ; 1.334      ; 0.485      ;
; -0.345 ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 2.693      ; 2.348      ;
; -0.132 ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; -0.500       ; 1.113      ; 0.481      ;
; -0.071 ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.542      ; 0.471      ;
; -0.061 ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.544      ; 0.483      ;
; 0.007  ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; -0.500       ; 1.464      ; 0.971      ;
; 0.105  ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.380      ; 0.485      ;
; 0.116  ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; -0.500       ; 1.016      ; 0.632      ;
; 0.133  ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.357      ; 0.490      ;
; 0.413  ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 0.000        ; 0.067      ; 0.480      ;
; 0.416  ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 0.000        ; 0.067      ; 0.483      ;
; 0.480  ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 0.000        ; 0.002      ; 0.482      ;
; 0.480  ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 0.000        ; 0.001      ; 0.481      ;
; 0.488  ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 3.597      ; 4.085      ;
; 0.561  ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 0.000        ; 0.269      ; 0.830      ;
; 0.566  ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 2.529      ; 2.595      ;
; 0.622  ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 2.247      ; 2.869      ;
; 0.635  ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -0.162     ; 0.473      ;
; 0.725  ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 2.851      ; 3.576      ;
; 0.755  ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 0.000        ; 0.068      ; 0.823      ;
; 0.827  ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 0.000        ; -0.002     ; 0.825      ;
; 0.847  ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 1.501      ; 2.348      ;
; 0.956  ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 0.000        ; -0.080     ; 0.876      ;
; 1.251  ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -0.776     ; 0.475      ;
; 1.568  ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 0.000        ; -0.190     ; 1.378      ;
; 1.642  ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.471      ; 3.113      ;
; 1.680  ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 2.405      ; 4.085      ;
; 1.827  ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 0.000        ; -1.354     ; 0.473      ;
; 1.917  ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 1.659      ; 3.576      ;
; 2.003  ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.345      ; 3.348      ;
; 2.035  ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.313      ; 3.348      ;
; 2.101  ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.481      ; 3.582      ;
; 2.107  ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.171     ; 1.936      ;
; 2.120  ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.170     ; 1.950      ;
; 2.138  ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.160     ; 1.978      ;
; 2.150  ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.160     ; 1.990      ;
; 2.266  ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.173     ; 2.093      ;
; 2.278  ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.172     ; 2.106      ;
; 2.300  ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.162     ; 2.138      ;
; 2.303  ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.162     ; 2.141      ;
; 2.312  ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.498      ; 3.810      ;
; 2.330  ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.186     ; 2.144      ;
; 2.419  ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.503      ; 3.922      ;
; 2.443  ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 0.000        ; -1.968     ; 0.475      ;
; 2.449  ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.307      ; 3.756      ;
; 2.484  ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.188     ; 2.296      ;
; 2.515  ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.305      ; 3.820      ;
; 2.563  ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.623      ; 4.186      ;
; 2.619  ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.340      ; 3.959      ;
; 2.652  ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.173     ; 2.479      ;
; 2.687  ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.174     ; 2.513      ;
; 2.703  ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.173     ; 2.530      ;
; 2.719  ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.163     ; 2.556      ;
; 2.734  ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.163     ; 2.571      ;
; 2.749  ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.172     ; 2.577      ;
; 2.767  ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.162     ; 2.605      ;
; 2.780  ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.478      ; 4.258      ;
; 2.781  ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.162     ; 2.619      ;
; 2.834  ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.279      ; 3.113      ;
; 2.914  ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.189     ; 2.725      ;
; 2.965  ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.188     ; 2.777      ;
; 3.010  ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.478      ; 4.488      ;
; 3.195  ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.153      ; 3.348      ;
; 3.227  ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.121      ; 3.348      ;
; 3.293  ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.289      ; 3.582      ;
; 3.504  ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.306      ; 3.810      ;
; 3.611  ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.311      ; 3.922      ;
; 3.641  ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.115      ; 3.756      ;
; 3.707  ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.113      ; 3.820      ;
; 3.755  ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.431      ; 4.186      ;
; 3.811  ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.148      ; 3.959      ;
; 3.972  ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.286      ; 4.258      ;
; 4.191  ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.348      ; 4.539      ;
; 4.202  ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.286      ; 4.488      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'IR[7]'                                                                                     ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -1.121 ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.492      ; 2.371      ;
; -1.117 ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.492      ; 2.375      ;
; -0.778 ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.522      ; 2.744      ;
; -0.621 ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.492      ; 2.371      ;
; -0.617 ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.492      ; 2.375      ;
; -0.484 ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.494      ; 3.010      ;
; -0.451 ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.317      ; 2.866      ;
; -0.383 ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.161      ; 2.778      ;
; -0.278 ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.522      ; 2.744      ;
; -0.221 ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.166      ; 2.945      ;
; -0.095 ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; 0.000        ; 3.161      ; 3.066      ;
; 0.016  ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.494      ; 3.010      ;
; 0.049  ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.317      ; 2.866      ;
; 0.117  ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.161      ; 2.778      ;
; 0.279  ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.166      ; 2.945      ;
; 0.405  ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; -0.500       ; 3.161      ; 3.066      ;
; 1.574  ; regOp[3]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 2.148      ; 3.222      ;
; 1.578  ; regOp[3]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 2.148      ; 3.226      ;
; 1.812  ; regOp[2]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.402      ; 2.714      ;
; 1.815  ; regOp[2]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.402      ; 2.717      ;
; 1.823  ; regOp[3]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 2.178      ; 3.501      ;
; 1.851  ; regOp[2]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.432      ; 2.783      ;
; 2.056  ; regOp[2]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.404      ; 2.960      ;
; 2.211  ; regOp[3]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 2.150      ; 3.861      ;
; 2.244  ; regOp[3]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.973      ; 3.717      ;
; 2.259  ; regOp[3]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.822      ; 3.581      ;
; 2.312  ; regOp[3]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.817      ; 3.629      ;
; 2.405  ; regOp[2]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.076      ; 2.981      ;
; 2.456  ; regOp[2]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.071      ; 3.027      ;
; 2.485  ; regOp[2]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.227      ; 3.212      ;
; 2.487  ; regOp[3]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.817      ; 3.804      ;
; 2.643  ; regOp[0]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.024      ; 2.167      ;
; 2.761  ; regOp[2]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.071      ; 3.332      ;
; 2.766  ; regOp[3]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; 0.956      ; 3.222      ;
; 2.770  ; regOp[3]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; 0.956      ; 3.226      ;
; 3.004  ; regOp[2]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; 0.210      ; 2.714      ;
; 3.007  ; regOp[2]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; 0.210      ; 2.717      ;
; 3.015  ; regOp[3]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; 0.986      ; 3.501      ;
; 3.043  ; regOp[2]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; 0.240      ; 2.783      ;
; 3.129  ; regOp[0]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.022      ; 2.651      ;
; 3.156  ; regOp[0]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.022      ; 2.678      ;
; 3.188  ; regW[4]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.174      ; 2.862      ;
; 3.191  ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.032      ; 2.723      ;
; 3.248  ; regOp[2]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; 0.212      ; 2.960      ;
; 3.324  ; regW[7]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.079      ; 2.903      ;
; 3.329  ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.277     ; 2.552      ;
; 3.344  ; regW[5]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.034      ; 2.878      ;
; 3.403  ; regOp[3]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; 0.958      ; 3.861      ;
; 3.436  ; regOp[3]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; 0.781      ; 3.717      ;
; 3.447  ; regOp[0]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.052      ; 2.999      ;
; 3.450  ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.140     ; 2.810      ;
; 3.451  ; regOp[3]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; 0.630      ; 3.581      ;
; 3.504  ; regOp[3]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; 0.625      ; 3.629      ;
; 3.527  ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.114     ; 2.913      ;
; 3.564  ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.176      ; 3.240      ;
; 3.588  ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.029      ; 3.117      ;
; 3.597  ; regOp[2]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; -0.116     ; 2.981      ;
; 3.602  ; regW[7]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.049      ; 3.151      ;
; 3.648  ; regOp[2]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; -0.121     ; 3.027      ;
; 3.677  ; regOp[2]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; 0.035      ; 3.212      ;
; 3.679  ; regOp[3]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; 0.625      ; 3.804      ;
; 3.690  ; regW[2]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.302     ; 2.888      ;
; 3.835  ; regOp[0]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -1.168     ; 2.167      ;
; 3.846  ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.309     ; 3.037      ;
; 3.856  ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.302     ; 3.054      ;
; 3.922  ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.153     ; 3.269      ;
; 3.952  ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.001     ; 3.451      ;
; 3.953  ; regOp[2]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -0.121     ; 3.332      ;
; 4.024  ; regOp[0]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.304     ; 3.220      ;
; 4.044  ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.144     ; 3.400      ;
; 4.064  ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.302     ; 3.262      ;
; 4.150  ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.302     ; 3.348      ;
; 4.178  ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.309     ; 3.369      ;
; 4.224  ; regW[6]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.319     ; 3.405      ;
; 4.232  ; regW[3]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.473     ; 3.259      ;
; 4.285  ; regW[2]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.031      ; 3.816      ;
; 4.296  ; regW[1]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.031      ; 3.827      ;
; 4.321  ; regOp[0]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -1.170     ; 2.651      ;
; 4.341  ; regW[0]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.056      ; 3.897      ;
; 4.348  ; regOp[0]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -1.170     ; 2.678      ;
; 4.375  ; regW[1]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.297     ; 3.578      ;
; 4.380  ; regW[4]   ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -1.018     ; 2.862      ;
; 4.383  ; regW[5]   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -1.160     ; 2.723      ;
; 4.409  ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.272     ; 3.637      ;
; 4.516  ; regW[7]   ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -1.113     ; 2.903      ;
; 4.521  ; regW[0]   ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -1.469     ; 2.552      ;
; 4.530  ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.174      ; 4.204      ;
; 4.536  ; regW[5]   ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -1.158     ; 2.878      ;
; 4.639  ; regOp[0]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -1.140     ; 2.999      ;
; 4.642  ; regW[3]   ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -1.332     ; 2.810      ;
; 4.647  ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.142     ; 4.005      ;
; 4.719  ; regW[6]   ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -1.306     ; 2.913      ;
; 4.756  ; regW[4]   ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -1.016     ; 3.240      ;
; 4.780  ; regW[2]   ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -1.163     ; 3.117      ;
; 4.787  ; regW[0]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.277     ; 4.010      ;
; 4.788  ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.029      ; 4.317      ;
; 4.794  ; regW[7]   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -1.143     ; 3.151      ;
; 4.826  ; regW[2]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.059      ; 4.385      ;
; 4.878  ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.029      ; 4.407      ;
; 4.882  ; regW[2]   ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -1.494     ; 2.888      ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'regOp[1]'                                                                                             ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; -0.602 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.000        ; 2.254      ; 1.652      ;
; -0.102 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; -0.500       ; 2.254      ; 1.652      ;
; 2.924  ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; 0.164      ; 2.588      ;
; 4.116  ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.028     ; 2.588      ;
; 4.391  ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.216     ; 2.675      ;
; 5.185  ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.189     ; 3.496      ;
; 5.338  ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.184     ; 3.654      ;
; 5.351  ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.209     ; 3.642      ;
; 5.360  ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.064     ; 3.796      ;
; 5.372  ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.206     ; 3.666      ;
; 5.423  ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.382     ; 3.541      ;
; 5.459  ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.209     ; 3.750      ;
; 5.583  ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.408     ; 2.675      ;
; 5.784  ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.380     ; 3.904      ;
; 6.377  ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.381     ; 3.496      ;
; 6.530  ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.376     ; 3.654      ;
; 6.543  ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.401     ; 3.642      ;
; 6.552  ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.256     ; 3.796      ;
; 6.564  ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.398     ; 3.666      ;
; 6.615  ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.574     ; 3.541      ;
; 6.651  ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.401     ; 3.750      ;
; 6.976  ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -2.572     ; 3.904      ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                  ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.115 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; -0.075     ; 0.096      ;
; 0.079  ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; -0.269     ; 0.096      ;
; 0.447  ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; 0.002      ; 0.735      ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estado.moveToRegisters'                                                                                   ;
+-------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; 0.480 ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.002      ; 0.482      ;
; 0.480 ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.001      ; 0.481      ;
; 0.679 ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.302      ; 0.481      ;
; 0.680 ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.302      ; 0.482      ;
; 0.829 ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.143      ; 0.472      ;
; 0.839 ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.144      ; 0.483      ;
; 0.843 ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.142      ; 0.485      ;
; 1.060 ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; -0.079     ; 0.481      ;
; 1.199 ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.272      ; 0.971      ;
; 1.308 ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; -0.176     ; 0.632      ;
; 1.357 ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.357     ; 1.000      ;
; 1.379 ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.381     ; 0.998      ;
; 1.513 ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.359     ; 1.154      ;
; 1.524 ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.544     ; 0.980      ;
; 1.545 ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.380     ; 1.165      ;
; 1.605 ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.125     ; 0.480      ;
; 1.608 ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.125     ; 0.483      ;
; 1.647 ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.542     ; 1.105      ;
; 1.667 ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.543     ; 1.124      ;
; 1.672 ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.190     ; 0.482      ;
; 1.672 ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.191     ; 0.481      ;
; 1.687 ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.359     ; 1.328      ;
; 1.718 ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.380     ; 1.338      ;
; 1.827 ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -1.354     ; 0.473      ;
; 1.945 ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.360     ; 1.585      ;
; 1.947 ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.124     ; 0.823      ;
; 2.148 ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.272     ; 0.876      ;
; 2.443 ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -1.968     ; 0.475      ;
; 3.019 ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 0.000        ; -2.546     ; 0.473      ;
; 3.635 ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 0.000        ; -3.160     ; 0.475      ;
+-------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'IR[7]'                                                                       ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.198 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.500        ; 3.492      ; 2.320      ;
; 0.047  ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.500        ; 3.166      ; 2.325      ;
; 0.064  ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.500        ; 3.161      ; 2.309      ;
; 0.073  ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.500        ; 3.161      ; 2.308      ;
; 0.165  ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.500        ; 3.317      ; 2.243      ;
; 0.302  ; rst       ; W[3]    ; rst          ; IR[7]       ; 1.000        ; 3.492      ; 2.320      ;
; 0.312  ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.500        ; 3.492      ; 2.317      ;
; 0.314  ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.500        ; 3.494      ; 2.322      ;
; 0.482  ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.500        ; 3.522      ; 2.231      ;
; 0.547  ; rst       ; W[0]    ; rst          ; IR[7]       ; 1.000        ; 3.166      ; 2.325      ;
; 0.564  ; rst       ; W[2]    ; rst          ; IR[7]       ; 1.000        ; 3.161      ; 2.309      ;
; 0.573  ; rst       ; W[1]    ; rst          ; IR[7]       ; 1.000        ; 3.161      ; 2.308      ;
; 0.665  ; rst       ; W[5]    ; rst          ; IR[7]       ; 1.000        ; 3.317      ; 2.243      ;
; 0.812  ; rst       ; W[6]    ; rst          ; IR[7]       ; 1.000        ; 3.492      ; 2.317      ;
; 0.814  ; rst       ; W[4]    ; rst          ; IR[7]       ; 1.000        ; 3.494      ; 2.322      ;
; 0.982  ; rst       ; W[7]    ; rst          ; IR[7]       ; 1.000        ; 3.522      ; 2.231      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                       ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.259 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.500        ; 2.247      ; 2.526      ;
; 0.259 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.500        ; 2.247      ; 2.526      ;
; 0.259 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.500        ; 2.247      ; 2.526      ;
; 0.759 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; 2.247      ; 2.526      ;
; 0.759 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; 2.247      ; 2.526      ;
; 0.759 ; rst       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; 2.247      ; 2.526      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estado.moveToRegisters'                                                                ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; 0.744 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.500        ; 4.213      ; 2.779      ;
; 0.881 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.500        ; 4.376      ; 2.632      ;
; 0.904 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.500        ; 4.214      ; 2.707      ;
; 0.926 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.500        ; 4.397      ; 2.629      ;
; 1.244 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 1.000        ; 4.213      ; 2.779      ;
; 1.381 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 1.000        ; 4.376      ; 2.632      ;
; 1.404 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 1.000        ; 4.214      ; 2.707      ;
; 1.426 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 1.000        ; 4.397      ; 2.629      ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estado.moveToRegisters'                                                                  ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; -1.768 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.000        ; 4.397      ; 2.629      ;
; -1.744 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.000        ; 4.376      ; 2.632      ;
; -1.507 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.000        ; 4.214      ; 2.707      ;
; -1.434 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.000        ; 4.213      ; 2.779      ;
; -1.268 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; -0.500       ; 4.397      ; 2.629      ;
; -1.244 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; -0.500       ; 4.376      ; 2.632      ;
; -1.007 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; -0.500       ; 4.214      ; 2.707      ;
; -0.934 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; -0.500       ; 4.213      ; 2.779      ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'IR[7]'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.291 ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.000        ; 3.522      ; 2.231      ;
; -1.175 ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.000        ; 3.492      ; 2.317      ;
; -1.172 ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.000        ; 3.494      ; 2.322      ;
; -1.172 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.000        ; 3.492      ; 2.320      ;
; -1.074 ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.000        ; 3.317      ; 2.243      ;
; -0.853 ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.000        ; 3.161      ; 2.308      ;
; -0.852 ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.000        ; 3.161      ; 2.309      ;
; -0.841 ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.000        ; 3.166      ; 2.325      ;
; -0.791 ; rst       ; W[7]    ; rst          ; IR[7]       ; -0.500       ; 3.522      ; 2.231      ;
; -0.675 ; rst       ; W[6]    ; rst          ; IR[7]       ; -0.500       ; 3.492      ; 2.317      ;
; -0.672 ; rst       ; W[4]    ; rst          ; IR[7]       ; -0.500       ; 3.494      ; 2.322      ;
; -0.672 ; rst       ; W[3]    ; rst          ; IR[7]       ; -0.500       ; 3.492      ; 2.320      ;
; -0.574 ; rst       ; W[5]    ; rst          ; IR[7]       ; -0.500       ; 3.317      ; 2.243      ;
; -0.353 ; rst       ; W[1]    ; rst          ; IR[7]       ; -0.500       ; 3.161      ; 2.308      ;
; -0.352 ; rst       ; W[2]    ; rst          ; IR[7]       ; -0.500       ; 3.161      ; 2.309      ;
; -0.341 ; rst       ; W[0]    ; rst          ; IR[7]       ; -0.500       ; 3.166      ; 2.325      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                         ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.007 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; 2.247      ; 2.526      ;
; -0.007 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; 2.247      ; 2.526      ;
; -0.007 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; 2.247      ; 2.526      ;
; 0.493  ; rst       ; estado.progMemRead     ; rst          ; clk         ; -0.500       ; 2.247      ; 2.526      ;
; 0.493  ; rst       ; estado.moveToRegisters ; rst          ; clk         ; -0.500       ; 2.247      ; 2.526      ;
; 0.493  ; rst       ; estado.resultToW       ; rst          ; clk         ; -0.500       ; 2.247      ; 2.526      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; estado.progMemRead         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; estado.progMemRead         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; estado.resultToW           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; estado.resultToW           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.resultToW|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.resultToW|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; rst   ; Rise       ; rst                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.progMemRead_594|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.progMemRead_594|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.resultToW_582|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.resultToW_582|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[0]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[0]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[1]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[1]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[2]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[2]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[3]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[3]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[2]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[2]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[3]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[3]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[0]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regS[0]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[1]|datac                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'IR[7]'                                                                ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[7]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[7]|dataa             ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estado.moveToRegisters'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[1]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[1]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[2]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[2]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[3]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[3]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[3]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[3]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[5]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[5]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[7]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[7]|datac                           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'regOp[1]'                                                             ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|preR[8]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|preR[8]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; regOp[1]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; regOp[1]|combout    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 6.542 ; 6.542 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 6.542 ; 6.542 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 4.859 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 4.859 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 4.859 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 4.859 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 8.538 ; 8.538 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 6.542 ; 6.542 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 6.542 ; 6.542 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 4.859 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 4.859 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 4.859 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 4.859 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 8.538 ; 8.538 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; regOp[1]               ; -3.106 ; -3.106        ;
; IR[7]                  ; -2.771 ; -21.036       ;
; rst                    ; -1.754 ; -5.444        ;
; estado.moveToRegisters ; -1.460 ; -4.849        ;
; clk                    ; 0.869  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; rst                    ; -1.744 ; -5.708        ;
; IR[7]                  ; -0.964 ; -6.145        ;
; regOp[1]               ; -0.209 ; -0.209        ;
; clk                    ; -0.189 ; -0.309        ;
; estado.moveToRegisters ; 0.170  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Recovery Summary                    ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk                    ; 0.387 ; 0.000         ;
; IR[7]                  ; 0.570 ; 0.000         ;
; estado.moveToRegisters ; 1.069 ; 0.000         ;
+------------------------+-------+---------------+


+-------------------------------------------------+
; Fast Model Removal Summary                      ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; estado.moveToRegisters ; -1.067 ; -4.109        ;
; IR[7]                  ; -0.773 ; -5.491        ;
; clk                    ; -0.007 ; -0.021        ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.222 ; -4.222        ;
; rst                    ; -1.222 ; -1.222        ;
; IR[7]                  ; 0.500  ; 0.000         ;
; estado.moveToRegisters ; 0.500  ; 0.000         ;
; regOp[1]               ; 0.500  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'regOp[1]'                                                                                            ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; -3.106 ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.714     ; 1.418      ;
; -3.065 ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.647     ; 1.444      ;
; -3.041 ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.646     ; 1.421      ;
; -3.001 ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.631     ; 1.396      ;
; -2.974 ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.712     ; 1.288      ;
; -2.950 ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.642     ; 1.334      ;
; -2.942 ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.595     ; 1.373      ;
; -2.860 ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.632     ; 1.254      ;
; -2.585 ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -1.649     ; 0.962      ;
; -2.498 ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.106     ; 1.418      ;
; -2.457 ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.039     ; 1.444      ;
; -2.433 ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.038     ; 1.421      ;
; -2.393 ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.023     ; 1.396      ;
; -2.366 ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.104     ; 1.288      ;
; -2.342 ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.034     ; 1.334      ;
; -2.334 ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -0.987     ; 1.373      ;
; -2.252 ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.024     ; 1.254      ;
; -1.977 ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; -1.041     ; 0.962      ;
; -1.491 ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; 0.500        ; -0.568     ; 0.949      ;
; -0.883 ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; 0.500        ; 0.040      ; 0.949      ;
; 0.235  ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.500        ; 0.828      ; 0.619      ;
; 0.735  ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 1.000        ; 0.828      ; 0.619      ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'IR[7]'                                                                                    ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -2.771 ; regW[3]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.728     ; 2.065      ;
; -2.768 ; regW[3]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.803     ; 1.982      ;
; -2.755 ; regW[3]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.726     ; 2.055      ;
; -2.654 ; regW[1]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.661     ; 2.015      ;
; -2.651 ; regW[1]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.736     ; 1.932      ;
; -2.638 ; regW[1]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.659     ; 2.005      ;
; -2.629 ; regW[0]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.645     ; 2.006      ;
; -2.626 ; regW[0]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.720     ; 1.923      ;
; -2.625 ; regW[2]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.660     ; 1.987      ;
; -2.613 ; regW[0]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.643     ; 1.996      ;
; -2.612 ; regW[3]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.726     ; 1.916      ;
; -2.607 ; regW[2]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.735     ; 1.889      ;
; -2.605 ; regW[3]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.728     ; 1.719      ;
; -2.604 ; regW[4]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.609     ; 2.017      ;
; -2.601 ; regW[4]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.684     ; 1.934      ;
; -2.599 ; regW[5]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.656     ; 1.965      ;
; -2.594 ; regW[2]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.658     ; 1.962      ;
; -2.591 ; regW[1]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.661     ; 1.772      ;
; -2.568 ; regW[1]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -0.788     ; 1.838      ;
; -2.566 ; regW[0]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.645     ; 1.763      ;
; -2.561 ; carryIn   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.723     ; 1.855      ;
; -2.555 ; regW[6]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.726     ; 1.851      ;
; -2.552 ; carryIn   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.648     ; 1.746      ;
; -2.547 ; regW[2]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.660     ; 1.729      ;
; -2.543 ; regW[0]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -0.772     ; 1.829      ;
; -2.499 ; regW[6]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.724     ; 1.805      ;
; -2.497 ; regW[0]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -0.772     ; 1.784      ;
; -2.495 ; regW[1]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.659     ; 1.866      ;
; -2.493 ; regW[5]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.731     ; 1.779      ;
; -2.485 ; regW[4]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.607     ; 1.904      ;
; -2.470 ; regW[0]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.643     ; 1.857      ;
; -2.460 ; carryIn   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -0.775     ; 1.735      ;
; -2.459 ; regW[0]   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -0.772     ; 1.737      ;
; -2.451 ; regW[2]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.658     ; 1.823      ;
; -2.445 ; regW[4]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.607     ; 1.868      ;
; -2.440 ; regW[5]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.654     ; 1.816      ;
; -2.421 ; regW[2]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -0.787     ; 1.692      ;
; -2.417 ; regW[1]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -0.788     ; 1.688      ;
; -2.409 ; regOp[0]  ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.738     ; 1.688      ;
; -2.408 ; carryIn   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.646     ; 1.792      ;
; -2.385 ; carryIn   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -0.775     ; 1.669      ;
; -2.384 ; carryIn   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.648     ; 1.758      ;
; -2.332 ; regOp[0]  ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -0.790     ; 1.600      ;
; -2.328 ; regOp[0]  ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -0.790     ; 1.597      ;
; -2.310 ; carryIn   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.646     ; 1.690      ;
; -2.282 ; regW[7]   ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.644     ; 1.668      ;
; -2.266 ; regOp[0]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.663     ; 1.445      ;
; -2.218 ; carryIn   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -0.775     ; 1.501      ;
; -2.208 ; regOp[0]  ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -0.790     ; 1.468      ;
; -2.163 ; regW[3]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.120     ; 2.065      ;
; -2.160 ; regW[3]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.195     ; 1.982      ;
; -2.147 ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.118     ; 2.055      ;
; -2.107 ; regOp[0]  ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.663     ; 1.466      ;
; -2.046 ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.053     ; 2.015      ;
; -2.043 ; regW[1]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.128     ; 1.932      ;
; -2.030 ; regOp[0]  ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.661     ; 1.395      ;
; -2.030 ; regW[1]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.051     ; 2.005      ;
; -2.022 ; regW[6]   ; W[5]    ; rst                    ; IR[7]       ; 0.500        ; -0.801     ; 1.238      ;
; -2.021 ; regW[0]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.037     ; 2.006      ;
; -2.020 ; regW[1]   ; W[0]    ; rst                    ; IR[7]       ; 0.500        ; -0.788     ; 1.282      ;
; -2.018 ; regW[0]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.112     ; 1.923      ;
; -2.017 ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.052     ; 1.987      ;
; -2.007 ; regOp[0]  ; W[7]    ; rst                    ; IR[7]       ; 0.500        ; -0.661     ; 1.376      ;
; -2.005 ; regW[0]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.035     ; 1.996      ;
; -2.004 ; regW[3]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.118     ; 1.916      ;
; -1.999 ; regW[2]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.127     ; 1.889      ;
; -1.997 ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.120     ; 1.719      ;
; -1.996 ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.001     ; 2.017      ;
; -1.993 ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.076     ; 1.934      ;
; -1.991 ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.048     ; 1.965      ;
; -1.986 ; regW[2]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.050     ; 1.962      ;
; -1.983 ; regW[1]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.053     ; 1.772      ;
; -1.975 ; regW[3]   ; W[2]    ; rst                    ; IR[7]       ; 0.500        ; -0.855     ; 1.178      ;
; -1.960 ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.180     ; 1.838      ;
; -1.958 ; regW[0]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.037     ; 1.763      ;
; -1.947 ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.118     ; 1.851      ;
; -1.939 ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.052     ; 1.729      ;
; -1.935 ; regW[0]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.164     ; 1.829      ;
; -1.891 ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.116     ; 1.805      ;
; -1.889 ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.164     ; 1.784      ;
; -1.887 ; regW[1]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.051     ; 1.866      ;
; -1.885 ; regW[5]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.123     ; 1.779      ;
; -1.877 ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.001      ; 1.904      ;
; -1.862 ; regW[0]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.035     ; 1.857      ;
; -1.851 ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.164     ; 1.737      ;
; -1.843 ; regW[2]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.050     ; 1.823      ;
; -1.837 ; regW[4]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; 0.001      ; 1.868      ;
; -1.832 ; regW[5]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.046     ; 1.816      ;
; -1.813 ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.179     ; 1.692      ;
; -1.809 ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.180     ; 1.688      ;
; -1.801 ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.130     ; 1.688      ;
; -1.797 ; regW[4]   ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; -0.609     ; 1.030      ;
; -1.765 ; regW[7]   ; W[6]    ; rst                    ; IR[7]       ; 0.500        ; -0.646     ; 1.141      ;
; -1.745 ; regW[2]   ; W[1]    ; rst                    ; IR[7]       ; 0.500        ; -0.787     ; 1.017      ;
; -1.724 ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.182     ; 1.600      ;
; -1.720 ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.182     ; 1.597      ;
; -1.687 ; regW[5]   ; W[4]    ; rst                    ; IR[7]       ; 0.500        ; -0.654     ; 1.059      ;
; -1.674 ; regW[7]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.036     ; 1.668      ;
; -1.658 ; regOp[0]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; 0.500        ; -0.055     ; 1.445      ;
; -1.609 ; regOp[2]  ; W[3]    ; rst                    ; IR[7]       ; 0.500        ; 0.418      ; 1.869      ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst'                                                                                                                           ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.754 ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.033      ; 2.390      ;
; -1.637 ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.100      ; 2.340      ;
; -1.612 ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.116      ; 2.331      ;
; -1.593 ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.101      ; 2.297      ;
; -1.555 ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.152      ; 2.310      ;
; -1.550 ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.105      ; 2.258      ;
; -1.534 ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.113      ; 2.250      ;
; -1.506 ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.035      ; 2.144      ;
; -1.414 ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.098      ; 2.115      ;
; -1.272 ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 0.115      ; 1.990      ;
; -1.146 ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.641      ; 2.390      ;
; -1.029 ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.708      ; 2.340      ;
; -1.004 ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.724      ; 2.331      ;
; -0.985 ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.709      ; 2.297      ;
; -0.947 ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.760      ; 2.310      ;
; -0.942 ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.713      ; 2.258      ;
; -0.898 ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.643      ; 2.144      ;
; -0.852 ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 1.000        ; -1.287     ; 0.165      ;
; -0.806 ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.706      ; 2.115      ;
; -0.664 ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 0.723      ; 1.990      ;
; -0.629 ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 1.000        ; -1.062     ; 0.167      ;
; -0.623 ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.060      ; 1.407      ;
; -0.591 ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 1.179      ; 2.373      ;
; -0.431 ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.043      ; 1.198      ;
; -0.413 ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 0.061      ; 1.198      ;
; -0.363 ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.079     ; 1.008      ;
; -0.351 ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.064     ; 0.941      ;
; -0.349 ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.080     ; 0.993      ;
; -0.347 ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.065     ; 0.938      ;
; -0.333 ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.065     ; 0.922      ;
; -0.333 ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.066     ; 0.923      ;
; -0.294 ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 1.000        ; 1.443      ; 2.340      ;
; -0.267 ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.070     ; 0.919      ;
; -0.258 ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.069     ; 0.910      ;
; -0.251 ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.071     ; 0.902      ;
; -0.244 ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.070     ; 0.895      ;
; -0.244 ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -0.679     ; 0.165      ;
; -0.198 ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.079     ; 0.843      ;
; -0.194 ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.064     ; 0.784      ;
; -0.186 ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.065     ; 0.777      ;
; -0.144 ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 1.000        ; -0.077     ; 0.791      ;
; -0.128 ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 1.000        ; -0.062     ; 0.720      ;
; -0.128 ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 1.000        ; -0.063     ; 0.721      ;
; -0.104 ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.070     ; 0.756      ;
; -0.103 ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.069     ; 0.755      ;
; -0.040 ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 1.000        ; -0.068     ; 0.694      ;
; -0.040 ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 1.000        ; -0.067     ; 0.694      ;
; -0.021 ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 1.000        ; -0.454     ; 0.167      ;
; -0.015 ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.668      ; 1.407      ;
; 0.017  ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 1.787      ; 2.373      ;
; 0.069  ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 1.000        ; -0.010     ; 0.359      ;
; 0.136  ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 1.000        ; -0.106     ; 0.358      ;
; 0.171  ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 1.000        ; -0.058     ; 0.488      ;
; 0.177  ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.651      ; 1.198      ;
; 0.195  ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.669      ; 1.198      ;
; 0.296  ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 1.000        ; -0.040     ; 0.311      ;
; 0.314  ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 1.000        ; 2.051      ; 2.340      ;
; 0.419  ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 1.000        ; 0.001      ; 0.171      ;
; 0.424  ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 1.000        ; 0.002      ; 0.172      ;
; 0.446  ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 1.000        ; 0.013      ; 0.173      ;
; 0.449  ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 1.000        ; 0.012      ; 0.170      ;
; 0.452  ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 1.000        ; 0.009      ; 0.286      ;
; 0.534  ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; 0.500        ; 0.772      ; 0.344      ;
; 0.535  ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; 0.500        ; 0.607      ; 0.227      ;
; 0.575  ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; 0.500        ; 0.644      ; 0.171      ;
; 0.579  ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; 0.500        ; 0.728      ; 0.170      ;
; 0.661  ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; 0.500        ; 0.726      ; 0.171      ;
; 0.666  ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.266      ; 0.174      ;
; 0.681  ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; 0.500        ; 0.731      ; 0.164      ;
; 0.681  ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.269      ; 0.176      ;
; 0.708  ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.500        ; 2.575      ; 1.970      ;
; 0.720  ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; 0.500        ; 0.787      ; 0.169      ;
; 0.722  ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; 0.500        ; 0.788      ; 0.169      ;
; 0.767  ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.338      ; 0.171      ;
; 0.771  ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 1.000        ; 0.336      ; 0.165      ;
; 0.867  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.500        ; 1.058      ; 0.480      ;
; 0.960  ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 1.124      ; 0.888      ;
; 0.992  ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 1.692      ; 0.924      ;
; 1.027  ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.609      ; 0.171      ;
; 1.032  ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 1.000        ; 0.610      ; 0.172      ;
; 1.072  ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 1.000        ; 1.388      ; 1.040      ;
; 1.208  ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 1.000        ; 2.575      ; 1.970      ;
; 1.367  ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 1.000        ; 1.058      ; 0.480      ;
; 1.568  ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.732      ; 0.888      ;
; 1.680  ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 1.000        ; 1.996      ; 1.040      ;
; 1.812  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.500        ; 2.520      ; 0.932      ;
; 2.312  ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 1.000        ; 2.520      ; 0.932      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estado.moveToRegisters'                                                                                   ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; -1.460 ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.895     ; 0.165      ;
; -1.237 ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 1.000        ; -1.670     ; 0.167      ;
; -0.852 ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -1.287     ; 0.165      ;
; -0.629 ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; -1.062     ; 0.167      ;
; -0.312 ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.648     ; 0.311      ;
; -0.298 ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.272     ; 0.553      ;
; -0.218 ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.266     ; 0.474      ;
; -0.212 ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.271     ; 0.468      ;
; -0.189 ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.607     ; 0.171      ;
; -0.184 ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.606     ; 0.172      ;
; -0.169 ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.266     ; 0.425      ;
; -0.162 ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.595     ; 0.173      ;
; -0.161 ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.271     ; 0.417      ;
; -0.159 ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.596     ; 0.170      ;
; -0.156 ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.599     ; 0.286      ;
; -0.138 ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.337     ; 0.394      ;
; -0.127 ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.336     ; 0.403      ;
; -0.105 ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.267     ; 0.360      ;
; -0.103 ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.269     ; 0.361      ;
; -0.094 ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 1.000        ; -0.338     ; 0.349      ;
; -0.074 ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.164      ; 0.344      ;
; -0.073 ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; -0.001     ; 0.227      ;
; -0.033 ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.036      ; 0.171      ;
; -0.029 ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.120      ; 0.170      ;
; 0.053  ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.118      ; 0.171      ;
; 0.073  ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.123      ; 0.164      ;
; 0.112  ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.179      ; 0.169      ;
; 0.114  ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; 0.500        ; 0.180      ; 0.169      ;
; 0.419  ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.001      ; 0.171      ;
; 0.424  ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 1.000        ; 0.002      ; 0.172      ;
+--------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.869 ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; 0.106      ; 0.269      ;
; 1.000 ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; 0.010      ; 0.042      ;
; 1.069 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; 0.079      ; 0.042      ;
+-------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst'                                                                                                                            ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.744 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; 0.000        ; 2.520      ; 0.776      ;
; -1.429 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; 0.000        ; 2.575      ; 1.146      ;
; -1.244 ; regOp[1]               ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 2.520      ; 0.776      ;
; -0.961 ; regOp[3]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.996      ; 1.035      ;
; -0.929 ; regOp[1]               ; Zout$latch                      ; regOp[1]               ; rst         ; -0.500       ; 2.575      ; 1.146      ;
; -0.900 ; regOp[2]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 1.732      ; 0.832      ;
; -0.719 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; 0.000        ; 1.058      ; 0.480      ;
; -0.588 ; regOp[3]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 2.051      ; 1.463      ;
; -0.527 ; regOp[2]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 1.787      ; 1.260      ;
; -0.438 ; regS[1]                ; regOp[1]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.610      ; 0.172      ;
; -0.438 ; regS[0]                ; regOp[0]                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.609      ; 0.171      ;
; -0.353 ; regOp[3]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 1.388      ; 1.035      ;
; -0.292 ; regOp[2]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 1.124      ; 0.832      ;
; -0.268 ; ALU_8:XALU|preR[8]     ; CoBuffer                        ; regOp[1]               ; rst         ; -0.500       ; 1.692      ; 0.924      ;
; -0.219 ; estado.moveToRegisters ; prox_estado.resultToW_582       ; estado.moveToRegisters ; rst         ; -0.500       ; 1.058      ; 0.480      ;
; -0.171 ; PC[0]                  ; regAddress[0]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.336      ; 0.165      ;
; -0.167 ; PC[1]                  ; regAddress[1]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.338      ; 0.171      ;
; -0.119 ; W[1]                   ; regW[1]                         ; IR[7]                  ; rst         ; -0.500       ; 0.788      ; 0.169      ;
; -0.118 ; W[2]                   ; regW[2]                         ; IR[7]                  ; rst         ; -0.500       ; 0.787      ; 0.169      ;
; -0.093 ; PC[3]                  ; regAddress[3]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.269      ; 0.176      ;
; -0.092 ; PC[2]                  ; regAddress[2]                   ; estado.moveToRegisters ; rst         ; 0.000        ; 0.266      ; 0.174      ;
; -0.067 ; W[5]                   ; regW[5]                         ; IR[7]                  ; rst         ; -0.500       ; 0.731      ; 0.164      ;
; -0.058 ; W[3]                   ; regW[3]                         ; IR[7]                  ; rst         ; -0.500       ; 0.728      ; 0.170      ;
; -0.055 ; W[6]                   ; regW[6]                         ; IR[7]                  ; rst         ; -0.500       ; 0.726      ; 0.171      ;
; 0.020  ; regOp[3]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 1.443      ; 1.463      ;
; 0.027  ; W[7]                   ; regW[7]                         ; IR[7]                  ; rst         ; -0.500       ; 0.644      ; 0.171      ;
; 0.072  ; W[0]                   ; regW[0]                         ; IR[7]                  ; rst         ; -0.500       ; 0.772      ; 0.344      ;
; 0.081  ; regOp[2]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 1.179      ; 1.260      ;
; 0.120  ; W[4]                   ; regW[4]                         ; IR[7]                  ; rst         ; -0.500       ; 0.607      ; 0.227      ;
; 0.158  ; IR[9]                  ; regS[1]                         ; rst                    ; rst         ; 0.000        ; 0.012      ; 0.170      ;
; 0.160  ; IR[8]                  ; regS[0]                         ; rst                    ; rst         ; 0.000        ; 0.013      ; 0.173      ;
; 0.170  ; regS[1]                ; regOp[1]                        ; rst                    ; rst         ; 0.000        ; 0.002      ; 0.172      ;
; 0.170  ; regS[0]                ; regOp[0]                        ; rst                    ; rst         ; 0.000        ; 0.001      ; 0.171      ;
; 0.277  ; IR[10]                 ; regS[2]                         ; rst                    ; rst         ; 0.000        ; 0.009      ; 0.286      ;
; 0.351  ; IR[11]                 ; regS[3]                         ; rst                    ; rst         ; 0.000        ; -0.040     ; 0.311      ;
; 0.369  ; estado.progMemRead     ; prox_estado.moveToRegisters_588 ; clk                    ; rst         ; 0.000        ; -0.010     ; 0.359      ;
; 0.423  ; regOp[0]               ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.706      ; 1.129      ;
; 0.464  ; estado.resultToW       ; prox_estado.progMemRead_594     ; clk                    ; rst         ; 0.000        ; -0.106     ; 0.358      ;
; 0.529  ; regW[0]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.669      ; 1.198      ;
; 0.546  ; CoBuffer               ; carryIn                         ; rst                    ; rst         ; 0.000        ; -0.058     ; 0.488      ;
; 0.547  ; regOp[0]               ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.651      ; 1.198      ;
; 0.566  ; regW[5]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.713      ; 1.279      ;
; 0.617  ; regW[7]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.723      ; 1.340      ;
; 0.621  ; regS[2]                ; regOp[2]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -0.454     ; 0.167      ;
; 0.699  ; regW[0]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.724      ; 1.423      ;
; 0.713  ; regW[4]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.760      ; 1.473      ;
; 0.725  ; regW[3]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.641      ; 1.366      ;
; 0.730  ; regW[6]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.643      ; 1.373      ;
; 0.739  ; regW[7]                ; CoBuffer                        ; estado.moveToRegisters ; rst         ; 0.000        ; 0.668      ; 1.407      ;
; 0.761  ; regAddress[3]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.067     ; 0.694      ;
; 0.762  ; regAddress[3]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.068     ; 0.694      ;
; 0.782  ; regAddress[3]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.062     ; 0.720      ;
; 0.784  ; regAddress[3]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.063     ; 0.721      ;
; 0.824  ; regAddress[2]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.069     ; 0.755      ;
; 0.826  ; regAddress[2]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.070     ; 0.756      ;
; 0.826  ; regW[2]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.709      ; 1.535      ;
; 0.842  ; regAddress[2]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.065     ; 0.777      ;
; 0.844  ; regS[3]                ; regOp[3]                        ; estado.moveToRegisters ; rst         ; 0.000        ; -0.679     ; 0.165      ;
; 0.848  ; regAddress[2]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.064     ; 0.784      ;
; 0.868  ; regAddress[3]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.077     ; 0.791      ;
; 0.922  ; regAddress[2]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.079     ; 0.843      ;
; 0.931  ; regW[1]                ; Zout$latch                      ; estado.moveToRegisters ; rst         ; 0.000        ; 0.708      ; 1.639      ;
; 0.965  ; regAddress[1]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.070     ; 0.895      ;
; 0.973  ; regAddress[1]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.071     ; 0.902      ;
; 0.979  ; regAddress[0]          ; IR[11]                          ; rst                    ; rst         ; 0.000        ; -0.069     ; 0.910      ;
; 0.987  ; regAddress[1]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.065     ; 0.922      ;
; 0.989  ; regAddress[0]          ; IR[7]                           ; rst                    ; rst         ; 0.000        ; -0.070     ; 0.919      ;
; 0.989  ; regAddress[1]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.066     ; 0.923      ;
; 1.003  ; regAddress[0]          ; IR[8]                           ; rst                    ; rst         ; 0.000        ; -0.065     ; 0.938      ;
; 1.005  ; regAddress[0]          ; IR[9]                           ; rst                    ; rst         ; 0.000        ; -0.064     ; 0.941      ;
; 1.031  ; regOp[0]               ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.098      ; 1.129      ;
; 1.073  ; regAddress[1]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.080     ; 0.993      ;
; 1.087  ; regAddress[0]          ; IR[10]                          ; rst                    ; rst         ; 0.000        ; -0.079     ; 1.008      ;
; 1.137  ; regW[0]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.061      ; 1.198      ;
; 1.155  ; regOp[0]               ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.043      ; 1.198      ;
; 1.174  ; regW[5]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.105      ; 1.279      ;
; 1.225  ; regW[7]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.115      ; 1.340      ;
; 1.229  ; regS[2]                ; regOp[2]                        ; rst                    ; rst         ; 0.000        ; -1.062     ; 0.167      ;
; 1.307  ; regW[0]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.116      ; 1.423      ;
; 1.321  ; regW[4]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.152      ; 1.473      ;
; 1.333  ; regW[3]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.033      ; 1.366      ;
; 1.338  ; regW[6]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.035      ; 1.373      ;
; 1.347  ; regW[7]                ; CoBuffer                        ; rst                    ; rst         ; 0.000        ; 0.060      ; 1.407      ;
; 1.434  ; regW[2]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.101      ; 1.535      ;
; 1.452  ; regS[3]                ; regOp[3]                        ; rst                    ; rst         ; 0.000        ; -1.287     ; 0.165      ;
; 1.484  ; carryIn                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.113      ; 1.597      ;
; 1.539  ; regW[1]                ; Zout$latch                      ; rst                    ; rst         ; 0.000        ; 0.100      ; 1.639      ;
+--------+------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'IR[7]'                                                                                     ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+
; -0.964 ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.814      ; 0.850      ;
; -0.961 ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.814      ; 0.853      ;
; -0.846 ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.816      ; 0.970      ;
; -0.738 ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.816      ; 1.078      ;
; -0.717 ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.739      ; 1.022      ;
; -0.695 ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.687      ; 0.992      ;
; -0.642 ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.687      ; 1.045      ;
; -0.582 ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; 0.000        ; 1.687      ; 1.105      ;
; -0.464 ; regOp[1]  ; W[3]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.814      ; 0.850      ;
; -0.461 ; regOp[1]  ; W[6]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.814      ; 0.853      ;
; -0.346 ; regOp[1]  ; W[7]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.816      ; 0.970      ;
; -0.238 ; regOp[1]  ; W[4]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.816      ; 1.078      ;
; -0.217 ; regOp[1]  ; W[5]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.739      ; 1.022      ;
; -0.195 ; regOp[1]  ; W[1]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.687      ; 0.992      ;
; -0.142 ; regOp[1]  ; W[0]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.687      ; 1.045      ;
; -0.082 ; regOp[1]  ; W[2]    ; regOp[1]               ; IR[7]       ; -0.500       ; 1.687      ; 1.105      ;
; 0.367  ; regOp[3]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.290      ; 1.157      ;
; 0.380  ; regOp[3]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.290      ; 1.170      ;
; 0.441  ; regOp[2]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.026      ; 0.967      ;
; 0.443  ; regOp[2]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.026      ; 0.969      ;
; 0.454  ; regOp[2]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.028      ; 0.982      ;
; 0.467  ; regOp[3]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.292      ; 1.259      ;
; 0.524  ; regOp[2]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.028      ; 1.052      ;
; 0.587  ; regOp[3]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.292      ; 1.379      ;
; 0.612  ; regOp[3]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.163      ; 1.275      ;
; 0.624  ; regOp[3]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.215      ; 1.339      ;
; 0.646  ; regOp[3]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.163      ; 1.309      ;
; 0.655  ; regOp[2]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.899      ; 1.054      ;
; 0.686  ; regOp[2]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.899      ; 1.085      ;
; 0.689  ; regOp[2]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.951      ; 1.140      ;
; 0.696  ; regOp[3]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 1.163      ; 1.359      ;
; 0.789  ; regOp[2]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.899      ; 1.188      ;
; 0.975  ; regOp[3]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; 0.682      ; 1.157      ;
; 0.988  ; regOp[3]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; 0.682      ; 1.170      ;
; 1.049  ; regOp[2]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; 0.418      ; 0.967      ;
; 1.051  ; regOp[2]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; 0.418      ; 0.969      ;
; 1.062  ; regOp[2]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; 0.420      ; 0.982      ;
; 1.075  ; regOp[3]  ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; 0.684      ; 1.259      ;
; 1.132  ; regOp[2]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; 0.420      ; 1.052      ;
; 1.195  ; regOp[3]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; 0.684      ; 1.379      ;
; 1.220  ; regOp[3]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; 0.555      ; 1.275      ;
; 1.232  ; regOp[3]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; 0.607      ; 1.339      ;
; 1.254  ; regOp[3]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; 0.555      ; 1.309      ;
; 1.263  ; regOp[2]  ; W[0]    ; rst                    ; IR[7]       ; -0.500       ; 0.291      ; 1.054      ;
; 1.294  ; regOp[2]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; 0.291      ; 1.085      ;
; 1.297  ; regOp[2]  ; W[5]    ; rst                    ; IR[7]       ; -0.500       ; 0.343      ; 1.140      ;
; 1.304  ; regOp[3]  ; W[2]    ; rst                    ; IR[7]       ; -0.500       ; 0.555      ; 1.359      ;
; 1.347  ; regOp[0]  ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.053     ; 0.794      ;
; 1.397  ; regOp[2]  ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; 0.291      ; 1.188      ;
; 1.514  ; regOp[0]  ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.055     ; 0.959      ;
; 1.518  ; regOp[0]  ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.055     ; 0.963      ;
; 1.531  ; regW[4]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.001     ; 1.030      ;
; 1.534  ; regW[5]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.048     ; 0.986      ;
; 1.554  ; regW[7]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.036     ; 1.018      ;
; 1.569  ; regW[0]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.164     ; 0.905      ;
; 1.605  ; regW[5]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.046     ; 1.059      ;
; 1.624  ; regOp[0]  ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.053     ; 1.071      ;
; 1.637  ; regW[4]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; 0.001      ; 1.138      ;
; 1.649  ; regW[3]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.118     ; 1.031      ;
; 1.667  ; regW[6]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.116     ; 1.051      ;
; 1.677  ; regW[2]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.052     ; 1.125      ;
; 1.679  ; regW[7]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.038     ; 1.141      ;
; 1.696  ; regW[2]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.179     ; 1.017      ;
; 1.751  ; regW[2]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.179     ; 1.072      ;
; 1.762  ; regOp[0]  ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.182     ; 1.080      ;
; 1.811  ; regOp[0]  ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.130     ; 1.181      ;
; 1.817  ; regW[6]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.118     ; 1.199      ;
; 1.823  ; regW[4]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.076     ; 1.247      ;
; 1.835  ; regOp[0]  ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.182     ; 1.153      ;
; 1.854  ; regW[1]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.180     ; 1.174      ;
; 1.865  ; regW[1]   ; W[1]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.180     ; 1.185      ;
; 1.893  ; regW[2]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.050     ; 1.343      ;
; 1.901  ; regW[1]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.051     ; 1.350      ;
; 1.905  ; regOp[0]  ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.182     ; 1.223      ;
; 1.914  ; regW[0]   ; W[4]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.035     ; 1.379      ;
; 1.925  ; regW[3]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.247     ; 1.178      ;
; 1.931  ; regW[6]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.193     ; 1.238      ;
; 1.952  ; regW[0]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.164     ; 1.288      ;
; 1.955  ; regOp[0]  ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -0.661     ; 0.794      ;
; 1.962  ; regW[1]   ; W[0]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.180     ; 1.282      ;
; 1.982  ; regW[4]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.001     ; 1.481      ;
; 2.040  ; regW[3]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.120     ; 1.420      ;
; 2.079  ; regW[0]   ; W[2]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.164     ; 1.415      ;
; 2.092  ; regW[2]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.052     ; 1.540      ;
; 2.121  ; regW[1]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.053     ; 1.568      ;
; 2.122  ; regOp[0]  ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -0.663     ; 0.959      ;
; 2.124  ; regW[2]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.050     ; 1.574      ;
; 2.126  ; regOp[0]  ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -0.663     ; 0.963      ;
; 2.130  ; regW[3]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.120     ; 1.510      ;
; 2.133  ; regW[1]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.053     ; 1.580      ;
; 2.139  ; regW[4]   ; W[3]    ; rst                    ; IR[7]       ; -0.500       ; -0.609     ; 1.030      ;
; 2.142  ; regW[5]   ; W[6]    ; rst                    ; IR[7]       ; -0.500       ; -0.656     ; 0.986      ;
; 2.145  ; regW[5]   ; W[5]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.123     ; 1.522      ;
; 2.154  ; regW[0]   ; W[6]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.037     ; 1.617      ;
; 2.162  ; regW[7]   ; W[7]    ; rst                    ; IR[7]       ; -0.500       ; -0.644     ; 1.018      ;
; 2.165  ; regW[1]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.051     ; 1.614      ;
; 2.177  ; regW[0]   ; W[1]    ; rst                    ; IR[7]       ; -0.500       ; -0.772     ; 0.905      ;
; 2.179  ; regW[0]   ; W[3]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.037     ; 1.642      ;
; 2.207  ; regW[5]   ; W[7]    ; estado.moveToRegisters ; IR[7]       ; -0.500       ; -0.046     ; 1.661      ;
; 2.213  ; regW[5]   ; W[4]    ; rst                    ; IR[7]       ; -0.500       ; -0.654     ; 1.059      ;
+--------+-----------+---------+------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'regOp[1]'                                                                                             ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+
; -0.209 ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; 0.000        ; 0.828      ; 0.619      ;
; 0.291  ; regOp[1]  ; ALU_8:XALU|preR[8] ; regOp[1]               ; regOp[1]    ; -0.500       ; 0.828      ; 0.619      ;
; 1.409  ; regOp[2]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; 0.040      ; 0.949      ;
; 2.017  ; regOp[2]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -0.568     ; 0.949      ;
; 2.503  ; regOp[0]  ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.041     ; 0.962      ;
; 2.744  ; regW[7]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.024     ; 1.220      ;
; 2.833  ; regW[5]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.034     ; 1.299      ;
; 2.838  ; regW[4]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -0.987     ; 1.351      ;
; 2.844  ; regW[2]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.038     ; 1.306      ;
; 2.851  ; regW[6]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.104     ; 1.247      ;
; 2.863  ; regW[0]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.023     ; 1.340      ;
; 2.888  ; regW[1]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.039     ; 1.349      ;
; 3.005  ; regW[3]   ; ALU_8:XALU|preR[8] ; estado.moveToRegisters ; regOp[1]    ; -0.500       ; -1.106     ; 1.399      ;
; 3.111  ; regOp[0]  ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.649     ; 0.962      ;
; 3.352  ; regW[7]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.632     ; 1.220      ;
; 3.441  ; regW[5]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.642     ; 1.299      ;
; 3.446  ; regW[4]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.595     ; 1.351      ;
; 3.452  ; regW[2]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.646     ; 1.306      ;
; 3.459  ; regW[6]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.712     ; 1.247      ;
; 3.471  ; regW[0]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.631     ; 1.340      ;
; 3.496  ; regW[1]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.647     ; 1.349      ;
; 3.613  ; regW[3]   ; ALU_8:XALU|preR[8] ; rst                    ; regOp[1]    ; -0.500       ; -1.714     ; 1.399      ;
+--------+-----------+--------------------+------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                  ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.189 ; prox_estado.resultToW_582       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; 0.079      ; 0.042      ;
; -0.120 ; prox_estado.moveToRegisters_588 ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; 0.010      ; 0.042      ;
; 0.011  ; prox_estado.progMemRead_594     ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; 0.106      ; 0.269      ;
+--------+---------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estado.moveToRegisters'                                                                                   ;
+-------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node  ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+----------+------------------------+------------------------+--------------+------------+------------+
; 0.170 ; regS[1]       ; regOp[1] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.002      ; 0.172      ;
; 0.170 ; regS[0]       ; regOp[0] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; 0.001      ; 0.171      ;
; 0.489 ; W[1]          ; regW[1]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.180      ; 0.169      ;
; 0.490 ; W[2]          ; regW[2]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.179      ; 0.169      ;
; 0.541 ; W[5]          ; regW[5]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.123      ; 0.164      ;
; 0.550 ; W[3]          ; regW[3]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.120      ; 0.170      ;
; 0.553 ; W[6]          ; regW[6]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.118      ; 0.171      ;
; 0.627 ; regAddress[1] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.267     ; 0.360      ;
; 0.630 ; regAddress[3] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.269     ; 0.361      ;
; 0.635 ; W[7]          ; regW[7]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.036      ; 0.171      ;
; 0.680 ; W[0]          ; regW[0]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; 0.164      ; 0.344      ;
; 0.687 ; regAddress[1] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.338     ; 0.349      ;
; 0.688 ; regAddress[2] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.271     ; 0.417      ;
; 0.691 ; regAddress[2] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.266     ; 0.425      ;
; 0.728 ; W[4]          ; regW[4]  ; IR[7]                  ; estado.moveToRegisters ; -0.500       ; -0.001     ; 0.227      ;
; 0.731 ; regAddress[0] ; PC[1]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.337     ; 0.394      ;
; 0.739 ; regAddress[0] ; PC[0]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.336     ; 0.403      ;
; 0.739 ; regAddress[0] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.271     ; 0.468      ;
; 0.740 ; regAddress[0] ; PC[2]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.266     ; 0.474      ;
; 0.766 ; IR[9]         ; regS[1]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.596     ; 0.170      ;
; 0.768 ; IR[8]         ; regS[0]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.595     ; 0.173      ;
; 0.778 ; regS[1]       ; regOp[1] ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.606     ; 0.172      ;
; 0.778 ; regS[0]       ; regOp[0] ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.607     ; 0.171      ;
; 0.825 ; regAddress[1] ; PC[3]    ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.272     ; 0.553      ;
; 0.885 ; IR[10]        ; regS[2]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.599     ; 0.286      ;
; 0.959 ; IR[11]        ; regS[3]  ; rst                    ; estado.moveToRegisters ; 0.000        ; -0.648     ; 0.311      ;
; 1.229 ; regS[2]       ; regOp[2] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -1.062     ; 0.167      ;
; 1.452 ; regS[3]       ; regOp[3] ; estado.moveToRegisters ; estado.moveToRegisters ; 0.000        ; -1.287     ; 0.165      ;
; 1.837 ; regS[2]       ; regOp[2] ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.670     ; 0.167      ;
; 2.060 ; regS[3]       ; regOp[3] ; rst                    ; estado.moveToRegisters ; 0.000        ; -1.895     ; 0.165      ;
+-------+---------------+----------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                       ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.500        ; 1.137      ; 1.282      ;
; 0.387 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.500        ; 1.137      ; 1.282      ;
; 0.387 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.500        ; 1.137      ; 1.282      ;
; 0.887 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 1.000        ; 1.137      ; 1.282      ;
; 0.887 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 1.000        ; 1.137      ; 1.282      ;
; 0.887 ; rst       ; estado.resultToW       ; rst          ; clk         ; 1.000        ; 1.137      ; 1.282      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'IR[7]'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.570 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.500        ; 1.814      ; 1.086      ;
; 0.652 ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.500        ; 1.687      ; 1.085      ;
; 0.667 ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.500        ; 1.687      ; 1.078      ;
; 0.668 ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.500        ; 1.687      ; 1.078      ;
; 0.727 ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.500        ; 1.739      ; 1.029      ;
; 0.754 ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.500        ; 1.814      ; 1.082      ;
; 0.754 ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.500        ; 1.816      ; 1.088      ;
; 0.803 ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.500        ; 1.816      ; 1.043      ;
; 1.070 ; rst       ; W[3]    ; rst          ; IR[7]       ; 1.000        ; 1.814      ; 1.086      ;
; 1.152 ; rst       ; W[0]    ; rst          ; IR[7]       ; 1.000        ; 1.687      ; 1.085      ;
; 1.167 ; rst       ; W[2]    ; rst          ; IR[7]       ; 1.000        ; 1.687      ; 1.078      ;
; 1.168 ; rst       ; W[1]    ; rst          ; IR[7]       ; 1.000        ; 1.687      ; 1.078      ;
; 1.227 ; rst       ; W[5]    ; rst          ; IR[7]       ; 1.000        ; 1.739      ; 1.029      ;
; 1.254 ; rst       ; W[6]    ; rst          ; IR[7]       ; 1.000        ; 1.814      ; 1.082      ;
; 1.254 ; rst       ; W[4]    ; rst          ; IR[7]       ; 1.000        ; 1.816      ; 1.088      ;
; 1.303 ; rst       ; W[7]    ; rst          ; IR[7]       ; 1.000        ; 1.816      ; 1.043      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estado.moveToRegisters'                                                                ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; 1.069 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.500        ; 2.191      ; 1.215      ;
; 1.089 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.500        ; 2.262      ; 1.195      ;
; 1.092 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.500        ; 2.257      ; 1.192      ;
; 1.113 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.500        ; 2.192      ; 1.191      ;
; 1.569 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 1.000        ; 2.191      ; 1.215      ;
; 1.589 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 1.000        ; 2.262      ; 1.195      ;
; 1.592 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 1.000        ; 2.257      ; 1.192      ;
; 1.613 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 1.000        ; 2.192      ; 1.191      ;
+-------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estado.moveToRegisters'                                                                  ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+
; -1.067 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; 0.000        ; 2.262      ; 1.195      ;
; -1.065 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; 0.000        ; 2.257      ; 1.192      ;
; -1.001 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; 0.000        ; 2.192      ; 1.191      ;
; -0.976 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; 0.000        ; 2.191      ; 1.215      ;
; -0.567 ; rst       ; PC[2]   ; rst          ; estado.moveToRegisters ; -0.500       ; 2.262      ; 1.195      ;
; -0.565 ; rst       ; PC[3]   ; rst          ; estado.moveToRegisters ; -0.500       ; 2.257      ; 1.192      ;
; -0.501 ; rst       ; PC[0]   ; rst          ; estado.moveToRegisters ; -0.500       ; 2.192      ; 1.191      ;
; -0.476 ; rst       ; PC[1]   ; rst          ; estado.moveToRegisters ; -0.500       ; 2.191      ; 1.215      ;
+--------+-----------+---------+--------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'IR[7]'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.773 ; rst       ; W[7]    ; rst          ; IR[7]       ; 0.000        ; 1.816      ; 1.043      ;
; -0.732 ; rst       ; W[6]    ; rst          ; IR[7]       ; 0.000        ; 1.814      ; 1.082      ;
; -0.728 ; rst       ; W[4]    ; rst          ; IR[7]       ; 0.000        ; 1.816      ; 1.088      ;
; -0.728 ; rst       ; W[3]    ; rst          ; IR[7]       ; 0.000        ; 1.814      ; 1.086      ;
; -0.710 ; rst       ; W[5]    ; rst          ; IR[7]       ; 0.000        ; 1.739      ; 1.029      ;
; -0.609 ; rst       ; W[1]    ; rst          ; IR[7]       ; 0.000        ; 1.687      ; 1.078      ;
; -0.609 ; rst       ; W[2]    ; rst          ; IR[7]       ; 0.000        ; 1.687      ; 1.078      ;
; -0.602 ; rst       ; W[0]    ; rst          ; IR[7]       ; 0.000        ; 1.687      ; 1.085      ;
; -0.273 ; rst       ; W[7]    ; rst          ; IR[7]       ; -0.500       ; 1.816      ; 1.043      ;
; -0.232 ; rst       ; W[6]    ; rst          ; IR[7]       ; -0.500       ; 1.814      ; 1.082      ;
; -0.228 ; rst       ; W[4]    ; rst          ; IR[7]       ; -0.500       ; 1.816      ; 1.088      ;
; -0.228 ; rst       ; W[3]    ; rst          ; IR[7]       ; -0.500       ; 1.814      ; 1.086      ;
; -0.210 ; rst       ; W[5]    ; rst          ; IR[7]       ; -0.500       ; 1.739      ; 1.029      ;
; -0.109 ; rst       ; W[1]    ; rst          ; IR[7]       ; -0.500       ; 1.687      ; 1.078      ;
; -0.109 ; rst       ; W[2]    ; rst          ; IR[7]       ; -0.500       ; 1.687      ; 1.078      ;
; -0.102 ; rst       ; W[0]    ; rst          ; IR[7]       ; -0.500       ; 1.687      ; 1.085      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                         ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.007 ; rst       ; estado.progMemRead     ; rst          ; clk         ; 0.000        ; 1.137      ; 1.282      ;
; -0.007 ; rst       ; estado.moveToRegisters ; rst          ; clk         ; 0.000        ; 1.137      ; 1.282      ;
; -0.007 ; rst       ; estado.resultToW       ; rst          ; clk         ; 0.000        ; 1.137      ; 1.282      ;
; 0.493  ; rst       ; estado.progMemRead     ; rst          ; clk         ; -0.500       ; 1.137      ; 1.282      ;
; 0.493  ; rst       ; estado.moveToRegisters ; rst          ; clk         ; -0.500       ; 1.137      ; 1.282      ;
; 0.493  ; rst       ; estado.resultToW       ; rst          ; clk         ; -0.500       ; 1.137      ; 1.282      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; estado.moveToRegisters     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; estado.progMemRead         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; estado.progMemRead         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; estado.resultToW           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; estado.resultToW           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.moveToRegisters|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.progMemRead|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; estado.resultToW|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; estado.resultToW|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst'                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; rst   ; Rise       ; rst                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; CoBuffer                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; CoBuffer|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[10]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[10]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[11]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[11]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[7]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[7]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[8]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[8]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; IR[9]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; IR[9]|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; Zout$latch                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout$latch|datac                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; Zout~0|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; Zout~0|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; carryIn                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; carryIn~0|datac                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.moveToRegisters_588       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.moveToRegisters_588|datab ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.progMemRead_594           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.progMemRead_594|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.progMemRead_594|dataa     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; prox_estado.resultToW_582             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; prox_estado.resultToW_582|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; prox_estado.resultToW_582|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[0]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[0]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[1]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[1]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[2]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[2]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[2]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regAddress[3]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regAddress[3]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regAddress[3]|datac                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[0]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[0]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[1]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[1]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[2]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[2]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[2]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regOp[3]                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regOp[3]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regOp[3]|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[0]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Rise       ; regS[0]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst   ; Fall       ; regS[1]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst   ; Rise       ; regS[1]|datac                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'IR[7]'                                                                ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; IR[7]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[0]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[0]~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[2]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[3]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[3]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[4]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[4]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[5]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[6]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[6]|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Rise       ; W[7]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; IR[7] ; Fall       ; W[7]|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[7] ; Fall       ; W[7]|dataa             ;
+-------+--------------+----------------+------------------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estado.moveToRegisters'                                                                                 ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[0]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[0]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[1]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[1]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[1]|datac                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[2]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[2]|datab                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; PC[3]                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; PC[3]|dataa                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; estado.moveToRegisters~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[0]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[0]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[1]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[1]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[2]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[2]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[2]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regOp[3]                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regOp[3]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regOp[3]|datac                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regS[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regS[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regS[3]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[0]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[0]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[1]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[1]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[2]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[2]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[3]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[3]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[3]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[4]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[4]|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[5]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[5]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[5]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[6]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]|datab                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|inclk[0]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|combout                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[6]~0|datac                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Fall       ; regW[7]                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estado.moveToRegisters ; Rise       ; regW[7]|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estado.moveToRegisters ; Rise       ; regW[7]|datac                           ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'regOp[1]'                                                             ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; ALU_8:XALU|preR[8]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|Mux8~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|Mux8~0|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; XALU|preR[8]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; XALU|preR[8]|datab  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regOp[1] ; Rise       ; regOp[1]|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regOp[1] ; Rise       ; regOp[1]|combout    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 3.166 ; 3.166 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 3.166 ; 3.166 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 2.307 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 2.307 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 2.307 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 2.307 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 4.272 ; 4.272 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 3.166 ; 3.166 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 3.166 ; 3.166 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 2.307 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 2.307 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 2.307 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 2.307 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 4.272 ; 4.272 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+-------------------------+----------+---------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack        ; -8.031   ; -2.593  ; -0.198   ; -1.768  ; -1.469              ;
;  IR[7]                  ; -8.031   ; -1.121  ; -0.198   ; -1.291  ; 0.500               ;
;  clk                    ; 0.305    ; -0.189  ; 0.259    ; -0.007  ; -1.469              ;
;  estado.moveToRegisters ; -3.816   ; 0.170   ; 0.744    ; -1.768  ; 0.500               ;
;  regOp[1]               ; -7.352   ; -0.602  ; N/A      ; N/A     ; 0.500               ;
;  rst                    ; -6.802   ; -2.593  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS         ; -140.419 ; -14.866 ; -0.198   ; -14.904 ; -6.604              ;
;  IR[7]                  ; -61.162  ; -6.145  ; -0.198   ; -8.430  ; 0.000               ;
;  clk                    ; 0.000    ; -0.309  ; 0.000    ; -0.021  ; -5.135              ;
;  estado.moveToRegisters ; -34.817  ; 0.000   ; 0.000    ; -6.453  ; 0.000               ;
;  regOp[1]               ; -7.352   ; -0.602  ; N/A      ; N/A     ; 0.000               ;
;  rst                    ; -37.088  ; -9.499  ; N/A      ; N/A     ; -1.469              ;
+-------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 6.542 ; 6.542 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 6.542 ; 6.542 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 4.859 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 4.859 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 4.859 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 4.859 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 8.538 ; 8.538 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------------+------------------------+-------+-------+------------+------------------------+
; Data Port        ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+------------------+------------------------+-------+-------+------------+------------------------+
; currentState[*]  ; clk                    ; 3.166 ; 3.166 ; Fall       ; clk                    ;
;  currentState[1] ; clk                    ; 3.166 ; 3.166 ; Fall       ; clk                    ;
; currentState[*]  ; estado.moveToRegisters ;       ; 2.307 ; Rise       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ;       ; 2.307 ; Rise       ; estado.moveToRegisters ;
; currentState[*]  ; estado.moveToRegisters ; 2.307 ;       ; Fall       ; estado.moveToRegisters ;
;  currentState[0] ; estado.moveToRegisters ; 2.307 ;       ; Fall       ; estado.moveToRegisters ;
; Zout             ; rst                    ; 4.272 ; 4.272 ; Fall       ; rst                    ;
+------------------+------------------------+-------+-------+------------+------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; rst                    ; clk                    ; 0        ; 0        ; 0        ; 3        ;
; estado.moveToRegisters ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 4        ;
; IR[7]                  ; estado.moveToRegisters ; 0        ; 0        ; 8        ; 0        ;
; rst                    ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 18       ;
; estado.moveToRegisters ; IR[7]                  ; 0        ; 314      ; 0        ; 0        ;
; regOp[1]               ; IR[7]                  ; 40       ; 40       ; 0        ; 0        ;
; rst                    ; IR[7]                  ; 0        ; 332      ; 0        ; 0        ;
; estado.moveToRegisters ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; regOp[1]               ; regOp[1]               ; 1        ; 1        ; 0        ; 0        ;
; rst                    ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; clk                    ; rst                    ; 0        ; 0        ; 0        ; 2        ;
; estado.moveToRegisters ; rst                    ; 0        ; 0        ; 1        ; 330      ;
; IR[7]                  ; rst                    ; 0        ; 0        ; 8        ; 0        ;
; regOp[1]               ; rst                    ; 0        ; 0        ; 43       ; 42       ;
; rst                    ; rst                    ; 0        ; 0        ; 0        ; 368      ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; rst                    ; clk                    ; 0        ; 0        ; 0        ; 3        ;
; estado.moveToRegisters ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 4        ;
; IR[7]                  ; estado.moveToRegisters ; 0        ; 0        ; 8        ; 0        ;
; rst                    ; estado.moveToRegisters ; 0        ; 0        ; 0        ; 18       ;
; estado.moveToRegisters ; IR[7]                  ; 0        ; 314      ; 0        ; 0        ;
; regOp[1]               ; IR[7]                  ; 40       ; 40       ; 0        ; 0        ;
; rst                    ; IR[7]                  ; 0        ; 332      ; 0        ; 0        ;
; estado.moveToRegisters ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; regOp[1]               ; regOp[1]               ; 1        ; 1        ; 0        ; 0        ;
; rst                    ; regOp[1]               ; 0        ; 18       ; 0        ; 0        ;
; clk                    ; rst                    ; 0        ; 0        ; 0        ; 2        ;
; estado.moveToRegisters ; rst                    ; 0        ; 0        ; 1        ; 330      ;
; IR[7]                  ; rst                    ; 0        ; 0        ; 8        ; 0        ;
; regOp[1]               ; rst                    ; 0        ; 0        ; 43       ; 42       ;
; rst                    ; rst                    ; 0        ; 0        ; 0        ; 368      ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Recovery Transfers                                                              ;
+------------+------------------------+----------+----------+----------+----------+
; From Clock ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------+----------+----------+----------+----------+
; rst        ; clk                    ; 0        ; 0        ; 3        ; 3        ;
; rst        ; estado.moveToRegisters ; 0        ; 0        ; 4        ; 4        ;
; rst        ; IR[7]                  ; 8        ; 8        ; 0        ; 0        ;
+------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Removal Transfers                                                               ;
+------------+------------------------+----------+----------+----------+----------+
; From Clock ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------+----------+----------+----------+----------+
; rst        ; clk                    ; 0        ; 0        ; 3        ; 3        ;
; rst        ; estado.moveToRegisters ; 0        ; 0        ; 4        ; 4        ;
; rst        ; IR[7]                  ; 8        ; 8        ; 0        ; 0        ;
+------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Jun 27 14:17:18 2018
Info: Command: quartus_sta ALU_CTRL -c ALU_CTRL
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 44 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_CTRL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name IR[7] IR[7]
    Info (332105): create_clock -period 1.000 -name rst rst
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name estado.moveToRegisters estado.moveToRegisters
    Info (332105): create_clock -period 1.000 -name regOp[1] regOp[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.031       -61.162 IR[7] 
    Info (332119):    -7.352        -7.352 regOp[1] 
    Info (332119):    -6.802       -37.088 rst 
    Info (332119):    -3.816       -34.817 estado.moveToRegisters 
    Info (332119):     0.305         0.000 clk 
Info (332146): Worst-case hold slack is -2.593
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.593        -9.499 rst 
    Info (332119):    -1.121        -4.650 IR[7] 
    Info (332119):    -0.602        -0.602 regOp[1] 
    Info (332119):    -0.115        -0.115 clk 
    Info (332119):     0.480         0.000 estado.moveToRegisters 
Info (332146): Worst-case recovery slack is -0.198
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.198        -0.198 IR[7] 
    Info (332119):     0.259         0.000 clk 
    Info (332119):     0.744         0.000 estado.moveToRegisters 
Info (332146): Worst-case removal slack is -1.768
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.768        -6.453 estado.moveToRegisters 
    Info (332119):    -1.291        -8.430 IR[7] 
    Info (332119):    -0.007        -0.021 clk 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469        -5.135 clk 
    Info (332119):    -1.469        -1.469 rst 
    Info (332119):     0.500         0.000 IR[7] 
    Info (332119):     0.500         0.000 estado.moveToRegisters 
    Info (332119):     0.500         0.000 regOp[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.106
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.106        -3.106 regOp[1] 
    Info (332119):    -2.771       -21.036 IR[7] 
    Info (332119):    -1.754        -5.444 rst 
    Info (332119):    -1.460        -4.849 estado.moveToRegisters 
    Info (332119):     0.869         0.000 clk 
Info (332146): Worst-case hold slack is -1.744
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.744        -5.708 rst 
    Info (332119):    -0.964        -6.145 IR[7] 
    Info (332119):    -0.209        -0.209 regOp[1] 
    Info (332119):    -0.189        -0.309 clk 
    Info (332119):     0.170         0.000 estado.moveToRegisters 
Info (332146): Worst-case recovery slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clk 
    Info (332119):     0.570         0.000 IR[7] 
    Info (332119):     1.069         0.000 estado.moveToRegisters 
Info (332146): Worst-case removal slack is -1.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.067        -4.109 estado.moveToRegisters 
    Info (332119):    -0.773        -5.491 IR[7] 
    Info (332119):    -0.007        -0.021 clk 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -4.222 clk 
    Info (332119):    -1.222        -1.222 rst 
    Info (332119):     0.500         0.000 IR[7] 
    Info (332119):     0.500         0.000 estado.moveToRegisters 
    Info (332119):     0.500         0.000 regOp[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4567 megabytes
    Info: Processing ended: Wed Jun 27 14:17:21 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


