
1.组合逻辑控制器与微程序控制器的主要特点及两者的区别
产生为命令的方式不同，前者靠逻辑电路，后者靠微命令
速度不同，前者快，后者慢
扩展难易不同，前者难扩展，后者扩展容易
前者结构复杂，设计不太规整，后者结构简化，设计规整
（组合逻辑控制方式是综合化简产生微命令的条件，形成逻辑式，用组合逻辑电路实现，执行指令时，由组合逻辑电路发出所需微命令，控制相应操作）

2.异步总线
无定时钟周期划分，总线周期长度由传送实际需要决定；
以异步应答方式控制总线传送操作

3.硬件中断
指由某个硬件中断请求信号引发的中断

4.随机访问存储器：可按地址随机访问任一存储单元，访问各存储单元所需时间完全相同，与单元地址无关
直接存取存储器：读写部件首先直接指向存储器中的一个小区域，再在该区域内顺序查找

5.中断处理与子程序调用的区别
转子程序是事先安排的。而中断处理是随机的
子程序的执行受主程序控制，中断服务程序与被中断程序没有关系
不存在一个程序同时调用多个子程序，而中断处理可能出现多个中断请求同时发生

6.cache中存放当前活跃的程序和数据，作为主存活跃区的副本
设置它的目的主要是解决CPU与主存之间的速度匹配

7.单级中断方式下中断服务程序的处理流程
保护现场--》具体服务处理--》恢复现场--》开中断--》返回
多级中断：保护现场--》送新屏蔽字开中断--》中断处理服务--》关中断--》恢复现场与原屏蔽字--》开中断--》返回

8.微程序控制方式的基本思想
将微操作指令以微码形式编成微指令，并事先固化在控制存储器（ROM）中；将一条机器指令的操作分解为若干微操作序列，用一段微程序对应地解释执行，微程序中每条微指令所包含的微命令控制实现一步操作
（another：一条微指令包含若干微命令，控制一步操作；一段微程序包含若干微指令，解释执行一条机器指令；微程序事先存放在控存中）
控存--》微程序--》微指令--》微命令

9.主机响应外设DMA请求后进行的初始化设置
向接口发送外设寻址信息，
向DMA控制器发送控制字，如数据传输方向
向DMA控制器发送主存缓冲区首地址
向DMA控制器送出数据传输量
（传送方向，主存缓冲区首址，交换量，外设寻址信息）

10.系统总线中什么时候采用同步控制，什么时候采用异步控制
同步控制各项操作受统一时序信号控制
总线上挂接的部件速度差异不大，传送距离较近，传送时间确定时宜采用同步控制方式，反之宜采用异步控制方式

11.DMA方式三个阶段及操作
初始化阶段：CPU用程序传递初始化信息
传送阶段：DMA控制器掌握总线权，控制传送
善后处理阶段：CPU执行中断程序作结束处理

12.程序执行过程中，CPU何时执行响应中断请求，何时响应DMA请求，说明原因（DMA方式和中断方式异同）
一条指令结束时响应中断请求。因中断过程时一种程序切换过程，需保证程序完整性
一个总线周期结束时响应DMA请求。因DMA传送不切换程序可在一个数据传送完后响应
（中断方式用于中低速外设上，DMA方式用在高速外设上）

13.总线是一组能为多个部件分时共享的公共信息传送线
CPU内总线连接CPU芯片内的寄存器和运算部件，通常为单组信号线，同步控制
系统总线连接计算机系统内的各个功能部件（五大部件 **控制器 ， 运算器 ， 存储器 ， 输入设备 ， 输出设备** 。），分为地址，数据，控制（AB,DB,CB）三种信号线，同步，异步，扩展同步

14.两例同步控制方式在实际应用中的变化
总线周期中允许插入延长周期
同步方式中引入异步应答

15.DRAM通过对电容的充放电存储信息
SRAM通过双稳态触发电路存储信息
集中刷新：在2ms间隔内安排若干刷新周期
分散刷新：将每个存取周期分为两部分，前半期可用于正常工作，后半期用于刷新
异步刷新；按行决定所需刷新周期数，并分散在2ms周期中

16.访问堆栈是否采用随机存取方式
不采用，每次只能访问栈顶单元，不能访问堆栈区中的任意单元

17.![[Pasted image 20230223100133.png]]

18.DMA方式：直接由硬件实现主存与io设备间的数据传送，传送期间不需要CPU，以中断方式结束

