# Atomic PoE Base 原理图描述

---

## 原理图分析

好的，以下是基于您提供的 Atomic PoE Base 原理图和提示词生成的详细技术描述。

### **原理图技术描述**

#### **1. 主要芯片及其功能**

*   **W5500 (U1):** 电路的核心是以太网控制器芯片 W5500 (QFN-48 封装)。该芯片内部集成了完整的硬件 TCP/IP 协议栈、10/100 Mbps 以太网媒体访问控制层 (MAC) 和物理层 (PHY)。它通过 SPI (Serial Peripheral Interface) 总线与外部主控制器（如 ATOM 系列）进行通信。W5500 负责处理所有以太网数据包的收发和协议处理，从而减轻主控的负担。
*   **内部电源调节:** W5500 芯片接收 `+3.3V` 供电，并通过其内部的稳压器产生 `+1.8V` 的核心工作电压。原理图上，`VOUT` 引脚输出的 `+1.8V` 电压通过电容 C12 (1uF) 和 C13 (0.1uF) 进行滤波后，供给芯片的 `VDD_1.8V` 引脚。

#### **2. 电路设计思想**

该电路旨在为 M5Stack ATOM 系列主控制器提供一个符合 IEEE 802.3af 标准的以太网供电 (PoE) 扩展底座。设计核心思想是通过一个集成的 PoE 模块从 RJ45 网线中获取电力和数据，利用 W5500 芯片处理网络通信，并通过板载的电源管理电路为 W5500 自身和 ATOM 主控提供稳定可靠的 `+5V` 和 `+3.3V` 电源。整个系统通过 SPI 总线与 ATOM 主控相连，实现数据交互。

#### **3. 供电与充电电路**

*   **PoE 输入:** 电源输入通过集成的 PoE RJ45 模块 `RJ45_POE_MODULE` (J1) 实现。该模块利用 RJ45 接口中的空闲线对作为电源输入引脚：`J7` 和 `J8` 连接到 `VC+`，`J4` 和 `J5` 连接到 `VC-`。该模块内置了 PoE 供电设备 (PD) 控制器，可与供电设备 (PSE) 协商供电，并进行电平隔离和初步的 DC-DC 电压转换，输出一个中间电压 `V_POE_OUT`。
*   **电源稳压模块:**
    *   **5V 生成:** 中间电压 `V_POE_OUT` 被送至一个同步降压转换器 (Buck Converter) U3 (型号 SY8009B)。U3 通过外围的电感 L1 (2.2uH) 以及反馈电阻 R8 (270KΩ) 和 R9 (39KΩ)，将 `V_POE_OUT` 降压至 `+5V` (原理图中标为 `+5V_POE`)。该 `+5V` 电压一方面供给 ATOM 主控，另一方面作为状态指示灯的电源。
    *   **3.3V 生成:** `V_POE_OUT` 同时也被送至一个低压差线性稳压器 (LDO) U2 (型号 SPX3819M5-3-3)。U2 将输入电压稳定地转换为 `+3.3V`，该电压主要为 W5500 以太网控制器 (U1) 提供工作电源，并同时供给 ATOM 主控。
*   **电源滤波:** W5500 的各个电源引脚（`VDD_3V3`、`AVDD_3V3_PLL` 等）都就近配置了多个 0.1uF 的去耦电容（C1-C6），用于滤除电源噪声，保证芯片稳定运行。

#### **4. 信号路径与电路连接关系**

*   **以太网信号路径:** 来自 RJ45 接口的差分信号对 `RX+`/`RX-` 和 `TX+`/`TX-`，经过 `RJ45_POE_MODULE` 内置的网络变压器（Magnetics）进行耦合和隔离后，连接到 W5500 (U1) 的 PHY 接口引脚 `RXIP`/`RXIN` 和 `TXOP`/`TXON`。
*   **SPI 通信路径:** ATOM 主控通过底座接口 J2 与 W5500 (U1) 建立 SPI 通信。连接关系如下：
    *   `ATOM G32` -> `J2-Pin2` -> `SCLK` (W5500 Pin 35)：SPI 时钟信号。
    *   `ATOM G19` -> `J2-Pin3` -> `MOSI` (W5500 Pin 36)：主出从入数据线。
    *   `ATOM G22` -> `J2-Pin4` -> `MISO` (W5500 Pin 37)：主入从出数据线。
    *   `ATOM G26` -> `J2-Pin1` -> `SCSn` (W5500 Pin 34)：SPI 片选信号（低电平有效）。
*   **控制信号路径:**
    *   **复位 (Reset):** `ATOM G21` -> `J2-Pin5` -> `RSTn` (W5500 Pin 33)。该信号线通过电阻 R1 (10KΩ) 上拉至 `+3.3V`，确保 W5500 在无复位信号时处于正常工作状态。ATOM 主控可将此引脚拉低以硬件复位 W5500。
    *   **中断 (Interrupt):** `W5500 Pin 32 (INTn)` -> `J2-Pin6` -> `ATOM G25`。W5500 可以通过该中断线（低电平有效）向 ATOM 主控发送中断请求，以通知其处理网络事件。

#### **5. 外设模块与接口**

*   **RJ45 PoE 模块 (J1):** 一个集成了网络变压器、PoE 受电电路和 RJ45 插座的高度集成模块。它提供了 10/100M 以太网的物理连接，并从网线获取电力。
*   **ATOM 接口 (J2):** 一个 2x5 Pin 的排母接口，用于连接 ATOM 系列主控。它提供了 SPI 通信总线、复位/中断控制线以及 `+5V` 和 `+3.3V` 的供电。

#### **6. 逻辑电路与电平转换**

*   **SPI 通信逻辑:** ATOM 主控作为 SPI 主机，通过控制 `SCSn` 线的电平来选择 W5500 从机，然后通过 `SCLK`、`MOSI` 和 `MISO` 进行数据传输。
*   **电平转换:** W5500 的工作电压为 `+3.3V`，ATOM 系列主控的 GPIO 电平也为 3.3V，因此两者之间的 SPI、复位和中断信号无需电平转换电路，可以直接连接。

#### **7. 状态指示灯**

*   电路板上包含一个绿色 LED (LED1)，用作电源指示灯。它通过一个 1KΩ 的限流电阻 R10 连接在 `+5V_POE` 电源轨和地之间。当 PoE 供电正常，且 5V 稳压电路工作时，该 LED 会被点亮。

---

## 补充信息

好的，以下是基于原理图的补充技术说明，对一些关键细节进行深化：

### **补充说明**

#### **1. W5500 外围关键电路**

*   **时钟电路:** W5500 (U1) 的主时钟由一个外部 25MHz 的无源晶体振荡器 Y1 提供。晶体连接在 `XI` 和 `XO` 引脚之间，并配有两个 18pF 的负载电容 (C9, C10) 到地，以确保时钟信号的稳定起振和频率精度，这是 W5500 内部 PLL (锁相环) 和整个芯片正常工作的先决条件。
*   **硬件模式配置:** W5500 的 `OPMODE[0:2]` 引脚通过三个独立的 4.7KΩ 下拉电阻 (R4, R5, R6) 接地。这种硬件配置将 W5500 设置为 SPI 工作模式，使其在复位后即可通过 SPI 总线进行通信。
*   **PHY 偏置电阻:** W5500 的 `RBIAS` 引脚通过一个 4.87KΩ (1% 精度) 的电阻 R3 连接到 `+3.3V`。这是一个为芯片内部 PHY 提供基准电流的偏置电阻，其阻值的精确性对 PHY 的性能至关重要。
*   **控制信号上拉:**
    *   复位引脚 `RSTn` 通过 10KΩ 电阻 R1 上拉至 `+3.3V`，确保在 ATOM 主控没有主动发出复位信号时，W5500 保持在正常工作状态。
    *   中断引脚 `INTn` 通过 10KΩ 电阻 R2 上拉至 `+3.3V`，定义了总线的默认高电平状态。当 W5500 需要请求中断时，会将该引脚拉低。

#### **2. 电源管理电路细节**

*   **稳压器稳定性电容:**
    *   对于 5V 降压转换器 U3 (SY8009B)，其输入端配置了 10uF (C14) 和 0.1uF (C15) 的电容用于输入滤波，输出端配置了 22uF (C16) 和 0.1uF (C17) 的电容用于稳定输出电压和抑制纹波。
    *   对于 3.3V LDO 稳压器 U2 (SPX3819)，其输入端和输出端分别配置了 1uF (C7) 和 2.2uF (C8) 的电容，以确保 LDO 的稳定工作和良好的瞬态响应。

#### **3. ATOM 接口 (J2) 完整引脚定义**

除了已描述的 SPI 和控制信号外，J2 接口还负责为连接的 ATOM 主控供电：

*   **Pin 8:** `3V3` - 由板载 LDO U2 生成的 3.3V 电源输出。
*   **Pin 9:** `5V` - 由板载 Buck 转换器 U3 生成的 5V 电源输出。
*   **Pin 10:** `GND` - 系统地。

---

*该文档由 AI 自动生成，生成时间: 2025-11-17 18:56:46*
