*Pipeline*

Способ организации вычислений внутри одного [[Процессор|процессора]] для реализации низкоуровневого параллелизма (параллелизм на уровне инструкций).

Основа подхода завязаны на декомпозиции сложных инструкций на простые стадии. Это позволяет вместо последовательного выполнения сложных функций, где каждая последующая функция начинает выполняться строго после завершения предыдущей, можно выполнять инструкцию по стадиям, при этом следующую инструкцию уже можно начать спустя несколько этапов, т.е. возможно раньше окончания предыдущей функции. 

Суть в том, что результат каждой стадии записывается в "конвейерный регистр", что позволяет инструкции, зависимой от предыдущей, начать выполняться сразу после записи в регистр результатов определенной стадии предыдущей функции.

Таким образом при послежовательном выполнении скорость выполнения инструкции зависит от скорости выполнения самой длинной инструкции, а при конвейеризации скорость выполнения зависит от самой медленной стадии.

Данный подход позволяет ускорить процессорные вычисления.

## Классический конвейер RISC

В классическом для процессоров [[Архитектура RISC|архитектуры RISC]] конвейере канвейер состоит из 5 стадий:

1. Instruction Fetch
2. Instruction Decode
3. Execute
4. Memory Access
5. Register write back

