TimeQuest Timing Analyzer report for praticaII
Fri Oct 14 23:24:51 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'fsm:Control_FSM|select[0]'
 12. Slow Model Setup: 'clock'
 13. Slow Model Setup: 'fsm:Control_FSM|ula[0]'
 14. Slow Model Setup: 'fsm:Control_FSM|addr_in'
 15. Slow Model Setup: 'fsm:Control_FSM|dout_in'
 16. Slow Model Hold: 'fsm:Control_FSM|ula[0]'
 17. Slow Model Hold: 'clock'
 18. Slow Model Hold: 'fsm:Control_FSM|select[0]'
 19. Slow Model Hold: 'fsm:Control_FSM|dout_in'
 20. Slow Model Hold: 'fsm:Control_FSM|addr_in'
 21. Slow Model Minimum Pulse Width: 'clock'
 22. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'
 23. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'
 24. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'
 25. Slow Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'fsm:Control_FSM|select[0]'
 36. Fast Model Setup: 'clock'
 37. Fast Model Setup: 'fsm:Control_FSM|ula[0]'
 38. Fast Model Setup: 'fsm:Control_FSM|addr_in'
 39. Fast Model Setup: 'fsm:Control_FSM|dout_in'
 40. Fast Model Hold: 'clock'
 41. Fast Model Hold: 'fsm:Control_FSM|ula[0]'
 42. Fast Model Hold: 'fsm:Control_FSM|select[0]'
 43. Fast Model Hold: 'fsm:Control_FSM|dout_in'
 44. Fast Model Hold: 'fsm:Control_FSM|addr_in'
 45. Fast Model Minimum Pulse Width: 'clock'
 46. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'
 47. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'
 48. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'
 49. Fast Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; praticaII                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clock                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                     ;
; fsm:Control_FSM|addr_in   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|addr_in }   ;
; fsm:Control_FSM|dout_in   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|dout_in }   ;
; fsm:Control_FSM|select[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|select[0] } ;
; fsm:Control_FSM|ula[0]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm:Control_FSM|ula[0] }    ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                            ;
+------------+-----------------+---------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                    ;
+------------+-----------------+---------------------------+-------------------------+
; 31.61 MHz  ; 31.61 MHz       ; fsm:Control_FSM|select[0] ;                         ;
; 79.61 MHz  ; 79.61 MHz       ; clock                     ;                         ;
; 482.16 MHz ; 190.99 MHz      ; fsm:Control_FSM|ula[0]    ; limit due to hold check ;
+------------+-----------------+---------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+---------------------------+---------+---------------+
; Clock                     ; Slack   ; End Point TNS ;
+---------------------------+---------+---------------+
; fsm:Control_FSM|select[0] ; -15.319 ; -159.638      ;
; clock                     ; -13.448 ; -770.241      ;
; fsm:Control_FSM|ula[0]    ; -6.303  ; -96.745       ;
; fsm:Control_FSM|addr_in   ; -3.854  ; -26.567       ;
; fsm:Control_FSM|dout_in   ; -3.213  ; -46.328       ;
+---------------------------+---------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; fsm:Control_FSM|ula[0]    ; -2.618 ; -25.120       ;
; clock                     ; -2.518 ; -7.522        ;
; fsm:Control_FSM|select[0] ; -1.371 ; -10.787       ;
; fsm:Control_FSM|dout_in   ; 1.848  ; 0.000         ;
; fsm:Control_FSM|addr_in   ; 2.180  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clock                     ; -2.000 ; -351.610      ;
; fsm:Control_FSM|addr_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|dout_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|select[0] ; 0.500  ; 0.000         ;
; fsm:Control_FSM|ula[0]    ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|select[0]'                                                                                                               ;
+---------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -15.319 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.117     ; 14.576     ;
; -14.565 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.637      ; 14.576     ;
; -14.442 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.260      ; 14.576     ;
; -14.442 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.260      ; 14.576     ;
; -14.038 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.363     ; 13.322     ;
; -13.628 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.411     ; 12.852     ;
; -13.556 ; fsm:Control_FSM|pc_in     ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 2.611      ; 15.541     ;
; -13.284 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.391      ; 13.322     ;
; -13.161 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.014      ; 13.322     ;
; -13.161 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.014      ; 13.322     ;
; -12.874 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.343      ; 12.852     ;
; -12.751 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; -0.034     ; 12.852     ;
; -12.751 ; mux:MUX|buswires[0]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; -0.034     ; 12.852     ;
; -12.679 ; fsm:Control_FSM|pc_in     ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 2.988      ; 15.541     ;
; -12.275 ; fsm:Control_FSM|pc_in     ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 2.365      ; 14.287     ;
; -11.865 ; fsm:Control_FSM|pc_in     ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 2.317      ; 13.817     ;
; -11.847 ; mux:MUX|buswires[1]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.118     ; 11.103     ;
; -11.398 ; fsm:Control_FSM|pc_in     ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 2.742      ; 14.287     ;
; -11.093 ; mux:MUX|buswires[1]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.636      ; 11.103     ;
; -10.988 ; fsm:Control_FSM|pc_in     ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 2.694      ; 13.817     ;
; -10.970 ; mux:MUX|buswires[1]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.259      ; 11.103     ;
; -10.970 ; mux:MUX|buswires[1]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.259      ; 11.103     ;
; -10.566 ; mux:MUX|buswires[1]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.364     ; 9.849      ;
; -10.156 ; mux:MUX|buswires[1]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.412     ; 9.379      ;
; -9.859  ; mux:MUX|buswires[0]       ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.376     ; 9.260      ;
; -9.812  ; mux:MUX|buswires[1]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.390      ; 9.849      ;
; -9.689  ; mux:MUX|buswires[1]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.013      ; 9.849      ;
; -9.689  ; mux:MUX|buswires[1]       ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.013      ; 9.849      ;
; -9.676  ; mux:MUX|buswires[6]       ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.377     ; 8.927      ;
; -9.492  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.032      ; 10.152     ;
; -9.402  ; mux:MUX|buswires[1]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.342      ; 9.379      ;
; -9.323  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 9.957      ;
; -9.279  ; mux:MUX|buswires[1]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; -0.035     ; 9.379      ;
; -9.279  ; mux:MUX|buswires[1]       ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; -0.035     ; 9.379      ;
; -9.251  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 9.886      ;
; -9.190  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.022      ; 9.879      ;
; -9.161  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.052      ; 9.879      ;
; -9.136  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.087      ; 9.851      ;
; -9.105  ; mux:MUX|buswires[0]       ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.378      ; 9.260      ;
; -9.083  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.107      ; 9.856      ;
; -9.066  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.041      ; 9.713      ;
; -8.982  ; mux:MUX|buswires[0]       ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.001      ; 9.260      ;
; -8.982  ; mux:MUX|buswires[0]       ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.001      ; 9.260      ;
; -8.967  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.094      ; 9.656      ;
; -8.922  ; mux:MUX|buswires[6]       ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.377      ; 8.927      ;
; -8.895  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.094      ; 9.585      ;
; -8.868  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.042      ; 9.528      ;
; -8.854  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.005      ; 9.494      ;
; -8.834  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.077      ; 9.578      ;
; -8.799  ; mux:MUX|buswires[6]       ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.000      ; 8.927      ;
; -8.799  ; mux:MUX|buswires[6]       ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.000      ; 8.927      ;
; -8.766  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.038      ; 9.405      ;
; -8.747  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.053      ; 9.447      ;
; -8.710  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.096      ; 9.412      ;
; -8.693  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.051      ; 9.336      ;
; -8.639  ; mux:MUX|buswires[2]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.083     ; 7.930      ;
; -8.615  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.409      ; 10.152     ;
; -8.606  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.040      ; 9.423      ;
; -8.512  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.097      ; 9.227      ;
; -8.498  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.060      ; 9.193      ;
; -8.495  ; ir:IR|reg_ry[1]           ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.052      ; 9.213      ;
; -8.462  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.052      ; 9.176      ;
; -8.446  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.416      ; 9.957      ;
; -8.410  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.093      ; 9.104      ;
; -8.398  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.299      ; 9.071      ;
; -8.391  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.108      ; 9.146      ;
; -8.374  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.416      ; 9.886      ;
; -8.337  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.106      ; 9.035      ;
; -8.313  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.399      ; 9.879      ;
; -8.284  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.429      ; 9.879      ;
; -8.259  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.464      ; 9.851      ;
; -8.250  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.095      ; 9.122      ;
; -8.245  ; fsm:Control_FSM|select[2] ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.111      ; 9.022      ;
; -8.206  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.484      ; 9.856      ;
; -8.189  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.418      ; 9.713      ;
; -8.175  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.144      ; 8.803      ;
; -8.163  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.051      ; 8.883      ;
; -8.106  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.107      ; 8.875      ;
; -8.096  ; fsm:Control_FSM|pc_in     ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 2.352      ; 10.225     ;
; -8.093  ; ir:IR|reg_rx[1]           ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.032      ; 8.753      ;
; -8.090  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.471      ; 9.656      ;
; -8.070  ; fsm:Control_FSM|select[2] ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.091      ; 8.789      ;
; -8.042  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.354      ; 8.770      ;
; -8.018  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.471      ; 9.585      ;
; -7.991  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.419      ; 9.528      ;
; -7.977  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.382      ; 9.494      ;
; -7.957  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.454      ; 9.578      ;
; -7.945  ; ir:IR|reg_rx[0]           ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.032      ; 8.605      ;
; -7.924  ; ir:IR|reg_rx[1]           ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 8.558      ;
; -7.896  ; ir:IR|reg_ry[2]           ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.032      ; 8.556      ;
; -7.889  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.415      ; 9.405      ;
; -7.885  ; mux:MUX|buswires[2]       ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.671      ; 7.930      ;
; -7.870  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.430      ; 9.447      ;
; -7.852  ; ir:IR|reg_rx[1]           ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.039      ; 8.487      ;
; -7.837  ; ir:IR|reg_rx[1]           ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.052      ; 8.555      ;
; -7.833  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.473      ; 9.412      ;
; -7.819  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.199      ; 8.502      ;
; -7.816  ; fsm:Control_FSM|select[3] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.428      ; 9.336      ;
; -7.807  ; fsm:Control_FSM|select[1] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.106      ; 8.582      ;
; -7.791  ; ir:IR|reg_rx[1]           ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.022      ; 8.480      ;
+---------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                                                                                                              ;
+---------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                           ; To Node                                                                                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -13.448 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.294     ; 11.619     ;
; -13.325 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.671     ; 11.619     ;
; -11.671 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.294     ; 9.842      ;
; -11.562 ; fsm:Control_FSM|pc_in                                                                                               ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; clock                     ; clock       ; 1.000        ; 0.057      ; 12.584     ;
; -11.548 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.671     ; 9.842      ;
; -9.976  ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.295     ; 8.146      ;
; -9.861  ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.294     ; 8.032      ;
; -9.853  ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.672     ; 8.146      ;
; -9.785  ; fsm:Control_FSM|pc_in                                                                                               ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; clock                     ; clock       ; 1.000        ; 0.057      ; 10.807     ;
; -9.738  ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.671     ; 8.032      ;
; -8.199  ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.295     ; 6.369      ;
; -8.076  ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.672     ; 6.369      ;
; -7.975  ; fsm:Control_FSM|pc_in                                                                                               ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; clock                     ; clock       ; 1.000        ; 0.057      ; 8.997      ;
; -7.444  ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.294     ; 5.615      ;
; -7.376  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.057     ; 8.355      ;
; -7.376  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.057     ; 8.355      ;
; -7.376  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.057     ; 8.355      ;
; -7.376  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.057     ; 8.355      ;
; -7.376  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.057     ; 8.355      ;
; -7.321  ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.671     ; 5.615      ;
; -7.068  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.047     ; 8.057      ;
; -7.068  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.047     ; 8.057      ;
; -7.068  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.047     ; 8.057      ;
; -7.068  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.047     ; 8.057      ;
; -7.068  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.047     ; 8.057      ;
; -6.768  ; mux:MUX|buswires[2]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.260     ; 4.973      ;
; -6.645  ; mux:MUX|buswires[2]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.637     ; 4.973      ;
; -6.389  ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.295     ; 4.559      ;
; -6.357  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R4|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.601     ; 4.292      ;
; -6.356  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R5|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.601     ; 4.291      ;
; -6.266  ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.672     ; 4.559      ;
; -6.234  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R4|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.978     ; 4.292      ;
; -6.233  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R5|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.978     ; 4.291      ;
; -6.112  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.200      ; 8.348      ;
; -6.112  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.200      ; 8.348      ;
; -6.112  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.200      ; 8.348      ;
; -6.112  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.200      ; 8.348      ;
; -6.112  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.200      ; 8.348      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.039  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 7.021      ;
; -6.035  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R3|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.603     ; 3.968      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.983  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.965      ;
; -5.912  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R3|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.980     ; 3.968      ;
; -5.853  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R1|data_r[4]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.591     ; 3.798      ;
; -5.815  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.065     ; 6.786      ;
; -5.815  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.065     ; 6.786      ;
; -5.815  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.065     ; 6.786      ;
; -5.815  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.065     ; 6.786      ;
; -5.815  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.065     ; 6.786      ;
; -5.769  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.255      ; 8.060      ;
; -5.769  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.255      ; 8.060      ;
; -5.769  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.255      ; 8.060      ;
; -5.769  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.255      ; 8.060      ;
; -5.769  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 1.255      ; 8.060      ;
; -5.730  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.712      ;
; -5.730  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.712      ;
; -5.730  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.712      ;
; -5.730  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.712      ;
; -5.730  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.712      ;
; -5.730  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R1|data_r[4]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.968     ; 3.798      ;
; -5.729  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.711      ;
; -5.729  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.711      ;
; -5.729  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.711      ;
; -5.729  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.711      ;
; -5.729  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.054     ; 6.711      ;
; -5.719  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R3|data_r[4]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.593     ; 3.662      ;
; -5.695  ; mux:MUX|buswires[12]                                                                                                ; registrador:R4|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.324     ; 3.907      ;
; -5.694  ; mux:MUX|buswires[12]                                                                                                ; registrador:R5|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.324     ; 3.906      ;
; -5.632  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R2|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.591     ; 3.577      ;
; -5.596  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R3|data_r[4]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.970     ; 3.662      ;
; -5.572  ; mux:MUX|buswires[12]                                                                                                ; registrador:R4|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.701     ; 3.907      ;
; -5.571  ; mux:MUX|buswires[12]                                                                                                ; registrador:R5|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.701     ; 3.906      ;
; -5.558  ; fsm:Control_FSM|pc_in                                                                                               ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; clock                     ; clock       ; 1.000        ; 0.057      ; 6.580      ;
; -5.509  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R2|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -2.968     ; 3.577      ;
; -5.496  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.082     ; 6.450      ;
; -5.496  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.082     ; 6.450      ;
; -5.496  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.082     ; 6.450      ;
; -5.496  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.082     ; 6.450      ;
; -5.496  ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.082     ; 6.450      ;
; -5.473  ; mux:MUX|buswires[3]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.308     ; 3.630      ;
; -5.446  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R0|data_r[4]                                                                                            ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.590     ; 3.392      ;
; -5.429  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R1|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.598     ; 3.367      ;
; -5.429  ; mux:MUX|buswires[4]                                                                                                 ; registrador:R0|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -2.598     ; 3.367      ;
+---------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; -6.303 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.352     ; 5.472      ;
; -6.246 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.053      ; 5.715      ;
; -6.246 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.103     ; 5.697      ;
; -6.236 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.040     ; 5.612      ;
; -6.236 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.196     ; 5.594      ;
; -6.221 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.195     ; 5.442      ;
; -6.221 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.351     ; 5.424      ;
; -6.214 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.099     ; 5.665      ;
; -6.210 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.227     ; 5.652      ;
; -6.205 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.065      ; 5.686      ;
; -6.205 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.091     ; 5.668      ;
; -6.204 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.192     ; 5.562      ;
; -6.200 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.320     ; 5.549      ;
; -6.199 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.101     ; 5.617      ;
; -6.189 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.347     ; 5.392      ;
; -6.189 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.194     ; 5.514      ;
; -6.185 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.475     ; 5.379      ;
; -6.180 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.729     ; 5.472      ;
; -6.174 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.349     ; 5.344      ;
; -6.173 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.087     ; 5.636      ;
; -6.169 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.215     ; 5.623      ;
; -6.158 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.089     ; 5.588      ;
; -6.134 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.092     ; 5.563      ;
; -6.124 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.085     ; 5.560      ;
; -6.123 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.324     ; 5.715      ;
; -6.123 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.480     ; 5.697      ;
; -6.120 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.106     ; 5.535      ;
; -6.113 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.417     ; 5.612      ;
; -6.113 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.573     ; 5.594      ;
; -6.098 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.572     ; 5.442      ;
; -6.098 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.728     ; 5.424      ;
; -6.091 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.476     ; 5.665      ;
; -6.087 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.604     ; 5.652      ;
; -6.085 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.052      ; 5.553      ;
; -6.085 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.104     ; 5.535      ;
; -6.082 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.312     ; 5.686      ;
; -6.082 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.468     ; 5.668      ;
; -6.081 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.569     ; 5.562      ;
; -6.077 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.697     ; 5.549      ;
; -6.076 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.478     ; 5.617      ;
; -6.069 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.055      ; 5.330      ;
; -6.066 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.724     ; 5.392      ;
; -6.066 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.571     ; 5.514      ;
; -6.062 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.852     ; 5.379      ;
; -6.059 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.038     ; 5.227      ;
; -6.058 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.115     ; 5.485      ;
; -6.053 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.100     ; 5.503      ;
; -6.051 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.726     ; 5.344      ;
; -6.051 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.490     ; 5.229      ;
; -6.050 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.464     ; 5.636      ;
; -6.049 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.228     ; 5.490      ;
; -6.048 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.208     ; 5.382      ;
; -6.046 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.592     ; 5.623      ;
; -6.044 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.193     ; 5.057      ;
; -6.038 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.102     ; 5.455      ;
; -6.035 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.466     ; 5.588      ;
; -6.033 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.363     ; 5.212      ;
; -6.028 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.067      ; 5.301      ;
; -6.019 ; mux:MUX|buswires[7]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.094     ; 5.446      ;
; -6.018 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.248     ; 5.423      ;
; -6.017 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.266     ; 5.428      ;
; -6.017 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.103     ; 5.456      ;
; -6.013 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.072      ; 5.501      ;
; -6.013 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.084     ; 5.483      ;
; -6.011 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.469     ; 5.563      ;
; -6.008 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.341     ; 5.320      ;
; -6.007 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.359     ; 5.325      ;
; -6.006 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.216     ; 5.459      ;
; -6.001 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.462     ; 5.560      ;
; -5.999 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.215     ; 5.453      ;
; -5.997 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.483     ; 5.535      ;
; -5.996 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.127     ; 5.387      ;
; -5.993 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.496     ; 5.150      ;
; -5.992 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.514     ; 5.155      ;
; -5.986 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.220     ; 5.284      ;
; -5.981 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.080     ; 5.451      ;
; -5.977 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.208     ; 5.438      ;
; -5.977 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.236     ; 5.394      ;
; -5.976 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.254     ; 5.399      ;
; -5.971 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.375     ; 5.114      ;
; -5.966 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.064      ; 5.446      ;
; -5.966 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.082     ; 5.403      ;
; -5.963 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.052      ; 5.431      ;
; -5.963 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.104     ; 5.413      ;
; -5.962 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.325     ; 5.553      ;
; -5.962 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.481     ; 5.535      ;
; -5.955 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.115     ; 5.358      ;
; -5.946 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.322     ; 5.330      ;
; -5.940 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.092     ; 5.369      ;
; -5.936 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.415     ; 5.227      ;
; -5.935 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.492     ; 5.485      ;
; -5.931 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.100     ; 5.381      ;
; -5.930 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.477     ; 5.503      ;
; -5.928 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.867     ; 5.229      ;
; -5.927 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.228     ; 5.368      ;
; -5.926 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.605     ; 5.490      ;
; -5.926 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.082      ; 5.424      ;
; -5.926 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.074     ; 5.406      ;
; -5.925 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 1.000        ; -0.585     ; 5.382      ;
; -5.925 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.053      ; 5.394      ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; -3.854 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.961     ; 0.883      ;
; -3.479 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -2.116     ; 0.913      ;
; -3.414 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -2.121     ; 0.843      ;
; -3.281 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -2.372     ; 0.428      ;
; -3.255 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -2.131     ; 0.675      ;
; -3.191 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -2.130     ; 0.615      ;
; -3.086 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.986     ; 0.782      ;
; -3.007 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -2.127     ; 0.430      ;
; -2.977 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.584     ; 0.883      ;
; -2.602 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.739     ; 0.913      ;
; -2.537 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.744     ; 0.843      ;
; -2.404 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.995     ; 0.428      ;
; -2.378 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.754     ; 0.675      ;
; -2.314 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.753     ; 0.615      ;
; -2.209 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.609     ; 0.782      ;
; -2.130 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -1.750     ; 0.430      ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -3.213 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -2.099     ; 0.785      ;
; -3.125 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -2.210     ; 0.426      ;
; -3.096 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -2.207     ; 0.566      ;
; -3.075 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.955     ; 0.675      ;
; -2.901 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.953     ; 0.451      ;
; -2.845 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.965     ; 0.430      ;
; -2.845 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.935     ; 0.443      ;
; -2.841 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.942     ; 0.420      ;
; -2.838 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.940     ; 0.414      ;
; -2.837 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.954     ; 0.444      ;
; -2.834 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.940     ; 0.412      ;
; -2.813 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.798     ; 0.427      ;
; -2.809 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.941     ; 0.415      ;
; -2.794 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.939     ; 0.410      ;
; -2.791 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.939     ; 0.413      ;
; -2.671 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -1.795     ; 0.441      ;
; -2.336 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.722     ; 0.785      ;
; -2.248 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.833     ; 0.426      ;
; -2.219 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.830     ; 0.566      ;
; -2.198 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.578     ; 0.675      ;
; -2.024 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.576     ; 0.451      ;
; -1.968 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.588     ; 0.430      ;
; -1.968 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.558     ; 0.443      ;
; -1.964 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.565     ; 0.420      ;
; -1.961 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.563     ; 0.414      ;
; -1.960 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.577     ; 0.444      ;
; -1.957 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.563     ; 0.412      ;
; -1.936 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.421     ; 0.427      ;
; -1.932 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.564     ; 0.415      ;
; -1.917 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.562     ; 0.410      ;
; -1.914 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.562     ; 0.413      ;
; -1.794 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -1.418     ; 0.441      ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; -2.618 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.918      ; 2.550      ;
; -2.318 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 5.077      ; 3.009      ;
; -2.156 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.921      ; 3.015      ;
; -2.132 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.780      ; 2.898      ;
; -2.118 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.918      ; 2.550      ;
; -1.971 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.907      ; 3.186      ;
; -1.951 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.789      ; 3.088      ;
; -1.818 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 5.077      ; 3.009      ;
; -1.752 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.780      ; 3.278      ;
; -1.656 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.921      ; 3.015      ;
; -1.632 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.780      ; 2.898      ;
; -1.495 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 5.075      ; 3.830      ;
; -1.482 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.908      ; 3.676      ;
; -1.471 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.907      ; 3.186      ;
; -1.462 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.895      ; 3.683      ;
; -1.451 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.789      ; 3.088      ;
; -1.274 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.774      ; 3.750      ;
; -1.252 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.780      ; 3.278      ;
; -1.024 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.913      ; 4.139      ;
; -0.995 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 5.075      ; 3.830      ;
; -0.982 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.919      ; 4.187      ;
; -0.982 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.908      ; 3.676      ;
; -0.968 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.795      ; 4.077      ;
; -0.962 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.895      ; 3.683      ;
; -0.838 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.923      ; 4.335      ;
; -0.774 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.774      ; 3.750      ;
; -0.697 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 4.756      ; 4.309      ;
; -0.524 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.913      ; 4.139      ;
; -0.482 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.919      ; 4.187      ;
; -0.468 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.795      ; 4.077      ;
; -0.338 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.923      ; 4.335      ;
; -0.197 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 4.756      ; 4.309      ;
; 0.363  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.264      ; 2.627      ;
; 0.638  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.233      ; 2.871      ;
; 0.707  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.126      ; 2.833      ;
; 0.750  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.409      ; 3.159      ;
; 0.758  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.113      ; 2.871      ;
; 0.810  ; a:A|reg_a[14]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.117      ; 2.927      ;
; 0.834  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.115      ; 2.949      ;
; 0.857  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.006      ; 1.863      ;
; 0.879  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.414      ; 3.293      ;
; 0.947  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.992      ; 1.939      ;
; 0.999  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.245      ; 3.244      ;
; 1.039  ; a:A|reg_a[3]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.235      ; 3.274      ;
; 1.110  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.994      ; 2.104      ;
; 1.133  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.409      ; 3.542      ;
; 1.161  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.983      ; 2.144      ;
; 1.209  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.244      ; 3.453      ;
; 1.215  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.004      ; 2.219      ;
; 1.236  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.407      ; 3.643      ;
; 1.248  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.162      ; 2.410      ;
; 1.274  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.407      ; 3.681      ;
; 1.279  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.997      ; 2.276      ;
; 1.282  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.123      ; 3.405      ;
; 1.286  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.980      ; 2.266      ;
; 1.298  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.409      ; 3.707      ;
; 1.300  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.403      ; 3.703      ;
; 1.300  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.259      ; 3.559      ;
; 1.307  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.247      ; 3.554      ;
; 1.309  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.245      ; 3.554      ;
; 1.313  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.239      ; 3.552      ;
; 1.323  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[0]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.105      ; 3.428      ;
; 1.330  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.239      ; 3.569      ;
; 1.331  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.126      ; 3.457      ;
; 1.360  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.003      ; 2.363      ;
; 1.369  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.412      ; 3.781      ;
; 1.376  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.269      ; 3.645      ;
; 1.391  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.153      ; 2.544      ;
; 1.396  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.403      ; 3.799      ;
; 1.404  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.247      ; 3.651      ;
; 1.425  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.254      ; 3.679      ;
; 1.428  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.239      ; 3.667      ;
; 1.441  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.232      ; 3.673      ;
; 1.448  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.008      ; 2.456      ;
; 1.456  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.255      ; 3.711      ;
; 1.457  ; a:A|reg_a[4]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.246      ; 3.703      ;
; 1.494  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.234      ; 3.728      ;
; 1.503  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.995      ; 2.498      ;
; 1.517  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.865      ; 2.382      ;
; 1.537  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.421      ; 3.958      ;
; 1.540  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.227      ; 3.767      ;
; 1.559  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.414      ; 3.973      ;
; 1.570  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.262      ; 3.832      ;
; 1.577  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.255      ; 3.832      ;
; 1.587  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.418      ; 4.005      ;
; 1.596  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.856      ; 2.452      ;
; 1.598  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 1.160      ; 2.758      ;
; 1.612  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.999      ; 2.611      ;
; 1.625  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.112      ; 3.737      ;
; 1.627  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.971      ; 2.598      ;
; 1.631  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.426      ; 4.057      ;
; 1.644  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.121      ; 3.765      ;
; 1.661  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.227      ; 3.888      ;
; 1.668  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.414      ; 4.082      ;
; 1.672  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.112      ; 3.784      ;
; 1.681  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.257      ; 3.938      ;
; 1.692  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.245      ; 3.937      ;
; 1.694  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.412      ; 4.106      ;
; 1.701  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.112      ; 3.813      ;
; 1.703  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.117      ; 3.820      ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                 ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                         ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.518 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                       ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; 2.659      ; 0.657      ;
; -2.511 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                         ; fsm:Control_FSM|dout_in   ; clock       ; 0.000        ; 2.652      ; 0.657      ;
; -2.493 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                         ; fsm:Control_FSM|addr_in   ; clock       ; 0.000        ; 2.634      ; 0.657      ;
; -2.018 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                       ; fsm:Control_FSM|select[0] ; clock       ; -0.500       ; 2.659      ; 0.657      ;
; -2.011 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                         ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; 2.652      ; 0.657      ;
; -1.993 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                         ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 2.634      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|Tstate.000                                                                                      ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T1                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T2                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|Tstate.T3                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T4                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|Tstate.T5                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|ir_in      ; fsm:Control_FSM|ir_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r1_in      ; fsm:Control_FSM|r1_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r3_in      ; fsm:Control_FSM|r3_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r5_in      ; fsm:Control_FSM|r5_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r4_in      ; fsm:Control_FSM|r4_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|g_in       ; fsm:Control_FSM|g_in                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r2_in      ; fsm:Control_FSM|r2_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; fsm:Control_FSM|r0_in      ; fsm:Control_FSM|r0_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.433  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|select[1]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.282      ; 1.981      ;
; 0.535  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|Tstate.T1                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.801      ;
; 0.538  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|ir_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T3                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.663  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[2]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.250      ; 2.179      ;
; 0.800  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[1]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.254      ; 2.320      ;
; 0.818  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[3]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.302      ; 2.386      ;
; 0.890  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|ula[2]                                                                                          ; clock                     ; clock       ; 0.000        ; 1.253      ; 2.409      ;
; 0.920  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|addr_in                                                                                         ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.186      ;
; 0.977  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T2                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.243      ;
; 0.997  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T5                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.263      ;
; 1.019  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[0]                                                                                       ; clock                     ; clock       ; 0.000        ; -0.010     ; 1.275      ;
; 1.049  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|addr_in                                                                                         ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.315      ;
; 1.051  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[3]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.309      ; 2.626      ;
; 1.052  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r5_in                                                                                           ; clock                     ; clock       ; 0.000        ; -0.007     ; 1.311      ;
; 1.054  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r1_in                                                                                           ; clock                     ; clock       ; 0.000        ; -0.007     ; 1.313      ;
; 1.095  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[1]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.247      ; 2.608      ;
; 1.116  ; fsm:Control_FSM|wren       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; clock                     ; clock       ; 0.000        ; 0.077      ; 1.427      ;
; 1.200  ; fsm:Control_FSM|mvt        ; fsm:Control_FSM|mvt                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.466      ;
; 1.218  ; fsm:Control_FSM|select[2]  ; fsm:Control_FSM|select[2]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.484      ;
; 1.222  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[2]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.243      ; 2.731      ;
; 1.231  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[3]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.337      ; 2.834      ;
; 1.241  ; fsm:Control_FSM|select[1]  ; fsm:Control_FSM|select[1]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.507      ;
; 1.260  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|select[3]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.309      ; 2.835      ;
; 1.286  ; fsm:Control_FSM|done       ; fsm:Control_FSM|mvt                                                                                             ; clock                     ; clock       ; 0.000        ; -0.007     ; 1.545      ;
; 1.292  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r0_in                                                                                           ; clock                     ; clock       ; 0.000        ; -0.007     ; 1.551      ;
; 1.298  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r4_in                                                                                           ; clock                     ; clock       ; 0.000        ; -0.007     ; 1.557      ;
; 1.300  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r3_in                                                                                           ; clock                     ; clock       ; 0.000        ; -0.007     ; 1.559      ;
; 1.327  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r2_in                                                                                           ; clock                     ; clock       ; 0.000        ; -0.007     ; 1.586      ;
; 1.359  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|ula[1]                                                                                          ; clock                     ; clock       ; 0.000        ; 1.262      ; 2.887      ;
; 1.399  ; fsm:Control_FSM|a_in       ; a:A|reg_a[2]                                                                                                    ; clock                     ; clock       ; 0.000        ; -0.002     ; 1.663      ;
; 1.404  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[12]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.677      ;
; 1.404  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[14]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.677      ;
; 1.404  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[15]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.006      ; 1.676      ;
; 1.404  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[15]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.007      ; 1.677      ;
; 1.416  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[8]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.016      ; 1.698      ;
; 1.416  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[14]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.694      ;
; 1.416  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[9]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.016      ; 1.698      ;
; 1.416  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[6]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.694      ;
; 1.416  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[10]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.016      ; 1.698      ;
; 1.422  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[8]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.020      ; 1.708      ;
; 1.422  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[11]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.020      ; 1.708      ;
; 1.422  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[9]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.020      ; 1.708      ;
; 1.422  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[10]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.020      ; 1.708      ;
; 1.425  ; fsm:Control_FSM|a_in       ; fsm:Control_FSM|a_in                                                                                            ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.691      ;
; 1.434  ; fsm:Control_FSM|r0_in      ; registrador:R0|data_r[15]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.006      ; 1.706      ;
; 1.440  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|select[2]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.278      ; 2.984      ;
; 1.442  ; fsm:Control_FSM|r0_in      ; registrador:R0|data_r[14]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.720      ;
; 1.442  ; fsm:Control_FSM|r0_in      ; registrador:R0|data_r[6]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.720      ;
; 1.453  ; dout:DOUT|dout_reg[0]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0  ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.560     ; 0.627      ;
; 1.473  ; addr:ADDR|reg_addr[3]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.545     ; 0.662      ;
; 1.478  ; addr:ADDR|reg_addr[4]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.546     ; 0.666      ;
; 1.479  ; addr:ADDR|reg_addr[7]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.544     ; 0.669      ;
; 1.513  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[1]                                                                                       ; clock                     ; clock       ; 0.000        ; 1.282      ; 3.061      ;
; 1.519  ; fsm:Control_FSM|mvt        ; registrador:R2|data_r[4]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.797      ;
; 1.523  ; fsm:Control_FSM|mvt        ; registrador:R2|data_r[2]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.801      ;
; 1.563  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|Tstate.T4                                                                                       ; clock                     ; clock       ; 0.000        ; 0.028      ; 1.857      ;
; 1.591  ; fsm:Control_FSM|done       ; fsm:Control_FSM|ir_in                                                                                           ; clock                     ; clock       ; 0.000        ; -0.035     ; 1.822      ;
; 1.592  ; fsm:Control_FSM|done       ; fsm:Control_FSM|addr_in                                                                                         ; clock                     ; clock       ; 0.000        ; -0.035     ; 1.823      ;
; 1.593  ; addr:ADDR|reg_addr[2]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.663     ; 0.664      ;
; 1.598  ; dout:DOUT|dout_reg[1]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1  ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.705     ; 0.627      ;
; 1.604  ; addr:ADDR|reg_addr[0]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.672     ; 0.666      ;
; 1.611  ; fsm:Control_FSM|done       ; fsm:Control_FSM|dout_in                                                                                         ; clock                     ; clock       ; 0.000        ; -0.017     ; 1.860      ;
; 1.615  ; dout:DOUT|dout_reg[12]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12 ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.703     ; 0.646      ;
; 1.627  ; fsm:Control_FSM|pc_in      ; fsm:Control_FSM|pc_in                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 1.893      ;
; 1.633  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[14]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.011      ; 1.910      ;
; 1.645  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[13]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.017      ; 1.928      ;
; 1.652  ; fsm:Control_FSM|r2_in      ; registrador:R2|data_r[14]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.930      ;
; 1.652  ; fsm:Control_FSM|r2_in      ; registrador:R2|data_r[6]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.012      ; 1.930      ;
; 1.663  ; fsm:Control_FSM|r2_in      ; registrador:R2|data_r[10]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.016      ; 1.945      ;
; 1.665  ; fsm:Control_FSM|a_in       ; a:A|reg_a[0]                                                                                                    ; clock                     ; clock       ; 0.000        ; -0.012     ; 1.919      ;
; 1.665  ; fsm:Control_FSM|ir_in      ; ir:IR|reg_ir[5]                                                                                                 ; clock                     ; clock       ; 0.000        ; 0.041      ; 1.972      ;
; 1.674  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[15]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.017      ; 1.957      ;
; 1.677  ; fsm:Control_FSM|mvt        ; registrador:R2|data_r[3]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.017      ; 1.960      ;
; 1.678  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[8]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.010      ; 1.954      ;
; 1.678  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[11]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.010      ; 1.954      ;
; 1.678  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[12]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.010      ; 1.954      ;
; 1.678  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[9]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.010      ; 1.954      ;
; 1.678  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[10]                                                                                       ; clock                     ; clock       ; 0.000        ; 0.010      ; 1.954      ;
; 1.686  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[5]                                                                                        ; clock                     ; clock       ; 0.000        ; 0.005      ; 1.957      ;
+--------+----------------------------+-----------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|select[0]'                                                                                                               ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.371 ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.973      ; 1.602      ;
; -1.122 ; registrador:R0|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.691      ; 1.569      ;
; -1.035 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.647      ; 4.862      ;
; -0.989 ; registrador:R2|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.709      ; 1.720      ;
; -0.840 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.492      ; 4.902      ;
; -0.805 ; registrador:R2|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.708      ; 1.903      ;
; -0.801 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.400      ; 4.849      ;
; -0.741 ; registrador:R1|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.727      ; 1.986      ;
; -0.739 ; registrador:R2|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.708      ; 1.969      ;
; -0.708 ; registrador:R0|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.967      ; 2.259      ;
; -0.677 ; registrador:R1|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.968      ; 2.291      ;
; -0.677 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.386      ; 4.959      ;
; -0.658 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.270      ; 4.862      ;
; -0.637 ; registrador:R5|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.973      ; 2.336      ;
; -0.619 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.370      ; 5.001      ;
; -0.608 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.399      ; 5.041      ;
; -0.586 ; registrador:R1|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.722      ; 2.136      ;
; -0.560 ; registrador:R2|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.722      ; 2.162      ;
; -0.535 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.647      ; 4.862      ;
; -0.513 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.401      ; 5.138      ;
; -0.504 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.387      ; 5.133      ;
; -0.494 ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.596      ; 1.602      ;
; -0.465 ; registrador:R4|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.717      ; 2.252      ;
; -0.463 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.380      ; 5.167      ;
; -0.463 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.115      ; 4.902      ;
; -0.447 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.388      ; 5.191      ;
; -0.438 ; registrador:R4|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.972      ; 2.534      ;
; -0.424 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.023      ; 4.849      ;
; -0.417 ; registrador:R0|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.707      ; 2.290      ;
; -0.388 ; registrador:R5|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.715      ; 2.327      ;
; -0.363 ; registrador:R4|data_r[8]  ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.708      ; 2.345      ;
; -0.340 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.492      ; 4.902      ;
; -0.335 ; registrador:R2|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.715      ; 2.380      ;
; -0.327 ; registrador:R0|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.727      ; 2.400      ;
; -0.317 ; registrador:R4|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.718      ; 2.401      ;
; -0.303 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.353      ; 5.300      ;
; -0.301 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.400      ; 4.849      ;
; -0.300 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.009      ; 4.959      ;
; -0.283 ; registrador:R1|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.727      ; 2.444      ;
; -0.272 ; registrador:R0|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.708      ; 2.436      ;
; -0.266 ; registrador:R0|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.721      ; 2.455      ;
; -0.264 ; registrador:R2|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.679      ; 2.415      ;
; -0.245 ; registrador:R0|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.314      ; 1.569      ;
; -0.242 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.993      ; 5.001      ;
; -0.231 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.022      ; 5.041      ;
; -0.230 ; registrador:R5|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.721      ; 2.491      ;
; -0.220 ; registrador:R5|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.707      ; 2.487      ;
; -0.177 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.386      ; 4.959      ;
; -0.176 ; registrador:R1|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.728      ; 2.552      ;
; -0.176 ; registrador:R1|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.709      ; 2.533      ;
; -0.160 ; registrador:R5|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.708      ; 2.548      ;
; -0.158 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.270      ; 4.862      ;
; -0.155 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.387      ; 5.482      ;
; -0.148 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.399      ; 5.501      ;
; -0.138 ; registrador:R0|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.824      ; 2.686      ;
; -0.136 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.024      ; 5.138      ;
; -0.133 ; registrador:R2|data_r[6]  ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.706      ; 2.573      ;
; -0.127 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.010      ; 5.133      ;
; -0.125 ; registrador:R3|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.970      ; 2.845      ;
; -0.119 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.370      ; 5.001      ;
; -0.112 ; registrador:R2|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.332      ; 1.720      ;
; -0.108 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.399      ; 5.041      ;
; -0.102 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.389      ; 5.537      ;
; -0.086 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.003      ; 5.167      ;
; -0.084 ; registrador:R1|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.674      ; 2.590      ;
; -0.075 ; registrador:R5|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.717      ; 2.642      ;
; -0.070 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.011      ; 5.191      ;
; -0.059 ; registrador:R3|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.716      ; 2.657      ;
; -0.055 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.390      ; 5.585      ;
; -0.034 ; registrador:R0|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.728      ; 2.694      ;
; -0.013 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.401      ; 5.138      ;
; -0.004 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.387      ; 5.133      ;
; 0.037  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.380      ; 5.167      ;
; 0.037  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.115      ; 4.902      ;
; 0.038  ; registrador:R4|data_r[14] ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.717      ; 2.755      ;
; 0.053  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.388      ; 5.191      ;
; 0.072  ; registrador:R2|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.331      ; 1.903      ;
; 0.074  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 4.976      ; 5.300      ;
; 0.076  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.023      ; 4.849      ;
; 0.096  ; registrador:R4|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.676      ; 2.772      ;
; 0.111  ; registrador:R4|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.717      ; 2.828      ;
; 0.129  ; registrador:R0|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.727      ; 2.856      ;
; 0.136  ; registrador:R1|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.350      ; 1.986      ;
; 0.138  ; registrador:R2|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.331      ; 1.969      ;
; 0.143  ; registrador:R5|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.823      ; 2.966      ;
; 0.163  ; registrador:R4|data_r[12] ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.701      ; 2.864      ;
; 0.169  ; registrador:R0|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.590      ; 2.259      ;
; 0.186  ; registrador:R0|data_r[8]  ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.718      ; 2.904      ;
; 0.197  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.353      ; 5.300      ;
; 0.200  ; registrador:R1|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.708      ; 2.908      ;
; 0.200  ; registrador:R1|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.591      ; 2.291      ;
; 0.200  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.009      ; 4.959      ;
; 0.214  ; registrador:R1|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.813      ; 3.027      ;
; 0.222  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.010      ; 5.482      ;
; 0.229  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.022      ; 5.501      ;
; 0.240  ; registrador:R5|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 2.596      ; 2.336      ;
; 0.258  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 4.993      ; 5.001      ;
; 0.269  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 5.022      ; 5.041      ;
; 0.274  ; registrador:R5|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 2.718      ; 2.992      ;
; 0.275  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 5.012      ; 5.537      ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 1.848 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.421     ; 0.427      ;
; 1.859 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.418     ; 0.441      ;
; 1.972 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.562     ; 0.410      ;
; 1.975 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.562     ; 0.413      ;
; 1.975 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.563     ; 0.412      ;
; 1.977 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.563     ; 0.414      ;
; 1.979 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.564     ; 0.415      ;
; 1.985 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.565     ; 0.420      ;
; 2.001 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.558     ; 0.443      ;
; 2.018 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.588     ; 0.430      ;
; 2.021 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.577     ; 0.444      ;
; 2.027 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.576     ; 0.451      ;
; 2.253 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.578     ; 0.675      ;
; 2.259 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.833     ; 0.426      ;
; 2.396 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.830     ; 0.566      ;
; 2.507 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -1.722     ; 0.785      ;
; 2.725 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.798     ; 0.427      ;
; 2.736 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.795     ; 0.441      ;
; 2.849 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.939     ; 0.410      ;
; 2.852 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.939     ; 0.413      ;
; 2.852 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.940     ; 0.412      ;
; 2.854 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.940     ; 0.414      ;
; 2.856 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.941     ; 0.415      ;
; 2.862 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.942     ; 0.420      ;
; 2.878 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.935     ; 0.443      ;
; 2.895 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.965     ; 0.430      ;
; 2.898 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.954     ; 0.444      ;
; 2.904 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.953     ; 0.451      ;
; 3.130 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -1.955     ; 0.675      ;
; 3.136 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -2.210     ; 0.426      ;
; 3.273 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -2.207     ; 0.566      ;
; 3.384 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -2.099     ; 0.785      ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; 2.180 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.750     ; 0.430      ;
; 2.368 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.753     ; 0.615      ;
; 2.391 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.609     ; 0.782      ;
; 2.423 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.995     ; 0.428      ;
; 2.429 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.754     ; 0.675      ;
; 2.467 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.584     ; 0.883      ;
; 2.587 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.744     ; 0.843      ;
; 2.652 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -1.739     ; 0.913      ;
; 3.057 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -2.127     ; 0.430      ;
; 3.245 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -2.130     ; 0.615      ;
; 3.268 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.986     ; 0.782      ;
; 3.300 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -2.372     ; 0.428      ;
; 3.306 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -2.131     ; 0.675      ;
; 3.344 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.961     ; 0.883      ;
; 3.464 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -2.121     ; 0.843      ;
; 3.529 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -2.116     ; 0.913      ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[12]                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[10]         ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'                                                                     ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetn    ; clock      ; 3.219 ; 3.219 ; Rise       ; clock           ;
; run       ; clock      ; 3.380 ; 3.380 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetn    ; clock      ; 1.146 ; 1.146 ; Rise       ; clock           ;
; run       ; clock      ; 1.263 ; 1.263 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 7.549 ; 7.549 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 7.838 ; 7.838 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 7.013 ; 7.013 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 6.675 ; 6.675 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 6.680 ; 6.680 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 6.741 ; 6.741 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 6.998 ; 6.998 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 7.838 ; 7.838 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 7.438 ; 7.438 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 6.777 ; 6.777 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 6.970 ; 6.970 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 6.397 ; 6.397 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 7.089 ; 7.089 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 6.395 ; 6.395 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 6.447 ; 6.447 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 7.341 ; 7.341 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 7.131 ; 7.131 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 7.291 ; 7.291 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 6.431 ; 6.431 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 6.911 ; 6.911 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 6.945 ; 6.945 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 7.291 ; 7.291 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 7.276 ; 7.276 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 7.126 ; 7.126 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 7.287 ; 7.287 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 6.961 ; 6.961 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 6.884 ; 6.884 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 6.388 ; 6.388 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 6.642 ; 6.642 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 7.129 ; 7.129 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 7.123 ; 7.123 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 7.398 ; 7.398 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 6.893 ; 6.893 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 7.253 ; 7.253 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 7.398 ; 7.398 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 7.107 ; 7.107 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 6.896 ; 6.896 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 6.661 ; 6.661 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 6.729 ; 6.729 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 6.891 ; 6.891 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 6.654 ; 6.654 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 6.867 ; 6.867 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 6.754 ; 6.754 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 6.450 ; 6.450 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 6.917 ; 6.917 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 6.664 ; 6.664 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 6.954 ; 6.954 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 6.440 ; 6.440 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 7.148 ; 7.148 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 6.719 ; 6.719 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 6.501 ; 6.501 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 6.643 ; 6.643 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 6.670 ; 6.670 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 6.410 ; 6.410 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 6.889 ; 6.889 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 7.230 ; 7.230 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 6.653 ; 6.653 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 6.926 ; 6.926 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 7.549 ; 7.549 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 6.395 ; 6.395 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 7.013 ; 7.013 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 6.675 ; 6.675 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 6.680 ; 6.680 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 6.741 ; 6.741 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 6.998 ; 6.998 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 7.838 ; 7.838 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 7.438 ; 7.438 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 6.777 ; 6.777 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 6.970 ; 6.970 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 6.397 ; 6.397 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 7.089 ; 7.089 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 6.395 ; 6.395 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 6.447 ; 6.447 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 7.341 ; 7.341 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 7.131 ; 7.131 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 6.388 ; 6.388 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 6.431 ; 6.431 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 6.911 ; 6.911 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 6.945 ; 6.945 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 7.291 ; 7.291 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 7.276 ; 7.276 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 7.126 ; 7.126 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 7.287 ; 7.287 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 6.961 ; 6.961 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 6.884 ; 6.884 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 6.388 ; 6.388 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 6.642 ; 6.642 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 7.129 ; 7.129 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 7.123 ; 7.123 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 6.893 ; 6.893 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 7.253 ; 7.253 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 7.398 ; 7.398 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 7.107 ; 7.107 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 6.896 ; 6.896 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 6.661 ; 6.661 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 6.729 ; 6.729 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 6.891 ; 6.891 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 6.654 ; 6.654 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 6.867 ; 6.867 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 6.754 ; 6.754 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 6.450 ; 6.450 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 6.917 ; 6.917 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 6.410 ; 6.410 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 6.664 ; 6.664 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 6.954 ; 6.954 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 6.440 ; 6.440 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 7.148 ; 7.148 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 6.719 ; 6.719 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 6.501 ; 6.501 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 6.643 ; 6.643 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 6.670 ; 6.670 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 6.410 ; 6.410 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 6.889 ; 6.889 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 7.230 ; 7.230 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 6.653 ; 6.653 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 6.926 ; 6.926 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; fsm:Control_FSM|select[0] ; -6.191 ; -66.742       ;
; clock                     ; -5.314 ; -289.990      ;
; fsm:Control_FSM|ula[0]    ; -2.496 ; -37.652       ;
; fsm:Control_FSM|addr_in   ; -1.374 ; -9.158        ;
; fsm:Control_FSM|dout_in   ; -1.092 ; -15.118       ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clock                     ; -1.561 ; -4.654        ;
; fsm:Control_FSM|ula[0]    ; -1.512 ; -16.941       ;
; fsm:Control_FSM|select[0] ; -0.855 ; -8.329        ;
; fsm:Control_FSM|dout_in   ; 0.790  ; 0.000         ;
; fsm:Control_FSM|addr_in   ; 0.950  ; 0.000         ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clock                     ; -2.000 ; -351.610      ;
; fsm:Control_FSM|addr_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|dout_in   ; 0.500  ; 0.000         ;
; fsm:Control_FSM|select[0] ; 0.500  ; 0.000         ;
; fsm:Control_FSM|ula[0]    ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|select[0]'                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                       ; To Node              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -6.191 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.028     ; 6.178      ;
; -5.873 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.290      ; 6.178      ;
; -5.709 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.148     ; 5.702      ;
; -5.593 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.180     ; 5.550      ;
; -5.574 ; fsm:Control_FSM|pc_in                                                                                           ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 1.062      ; 6.651      ;
; -5.532 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.131      ; 6.178      ;
; -5.532 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.131      ; 6.178      ;
; -5.391 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.170      ; 5.702      ;
; -5.275 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.138      ; 5.550      ;
; -5.092 ; fsm:Control_FSM|pc_in                                                                                           ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.942      ; 6.175      ;
; -5.050 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.011      ; 5.702      ;
; -5.050 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.011      ; 5.702      ;
; -4.976 ; fsm:Control_FSM|pc_in                                                                                           ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.910      ; 6.023      ;
; -4.934 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; -0.021     ; 5.550      ;
; -4.934 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; -0.021     ; 5.550      ;
; -4.915 ; fsm:Control_FSM|pc_in                                                                                           ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.221      ; 6.651      ;
; -4.673 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.029     ; 4.659      ;
; -4.433 ; fsm:Control_FSM|pc_in                                                                                           ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.101      ; 6.175      ;
; -4.355 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.289      ; 4.659      ;
; -4.317 ; fsm:Control_FSM|pc_in                                                                                           ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 1.000        ; 1.069      ; 6.023      ;
; -4.191 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.149     ; 4.183      ;
; -4.075 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.181     ; 4.031      ;
; -4.019 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.158     ; 4.065      ;
; -4.014 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.130      ; 4.659      ;
; -4.014 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.130      ; 4.659      ;
; -3.984 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.416      ; 4.520      ;
; -3.979 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.417      ; 4.535      ;
; -3.973 ; mux:MUX|buswires[6]                                                                                             ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; -0.159     ; 3.953      ;
; -3.962 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.416      ; 4.501      ;
; -3.918 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.407      ; 4.479      ;
; -3.886 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.427      ; 4.464      ;
; -3.873 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.169      ; 4.183      ;
; -3.862 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.424      ; 4.414      ;
; -3.829 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.437      ; 4.386      ;
; -3.824 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.438      ; 4.401      ;
; -3.807 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.437      ; 4.367      ;
; -3.774 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.395      ; 4.306      ;
; -3.771 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.448      ; 4.370      ;
; -3.770 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.415      ; 4.309      ;
; -3.763 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[12] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.428      ; 4.345      ;
; -3.757 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.137      ; 4.031      ;
; -3.745 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.424      ; 4.303      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.730 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.790      ;
; -3.710 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.427      ; 4.278      ;
; -3.707 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.445      ; 4.280      ;
; -3.701 ; mux:MUX|buswires[0]                                                                                             ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.160      ; 4.065      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.701 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.856      ; 4.696      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.681 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.863      ; 4.672      ;
; -3.655 ; mux:MUX|buswires[6]                                                                                             ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.500        ; 0.159      ; 3.953      ;
; -3.652 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.426      ; 4.200      ;
; -3.652 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.417      ; 4.273      ;
; -3.619 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.416      ; 4.172      ;
; -3.615 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.436      ; 4.175      ;
; -3.590 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.445      ; 4.169      ;
; -3.557 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.547      ; 4.119      ;
; -3.555 ; fsm:Control_FSM|select[1]                                                                                       ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.448      ; 4.144      ;
; -3.554 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.426      ; 4.131      ;
; -3.532 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.010      ; 4.183      ;
; -3.532 ; mux:MUX|buswires[1]                                                                                             ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 1.000        ; 0.010      ; 4.183      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.508 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7 ; mux:MUX|buswires[13] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.525      ;
; -3.499 ; fsm:Control_FSM|select[3]                                                                                       ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.449      ; 4.029      ;
; -3.498 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg       ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.505      ;
; -3.498 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0 ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.505      ;
; -3.498 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1 ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.505      ;
; -3.498 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2 ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.505      ;
; -3.498 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3 ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.505      ;
; -3.498 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4 ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.505      ;
; -3.498 ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5 ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.500        ; 0.866      ; 4.505      ;
+--------+-----------------------------------------------------------------------------------------------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                           ; To Node                                                                                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -5.314 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -0.867     ; 4.946      ;
; -4.973 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -1.026     ; 4.946      ;
; -4.587 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -0.867     ; 4.219      ;
; -4.356 ; fsm:Control_FSM|pc_in                                                                                               ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; clock                     ; clock       ; 1.000        ; 0.064      ; 5.419      ;
; -4.246 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -1.026     ; 4.219      ;
; -3.853 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -0.867     ; 3.485      ;
; -3.796 ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -0.868     ; 3.427      ;
; -3.629 ; fsm:Control_FSM|pc_in                                                                                               ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; clock                     ; clock       ; 1.000        ; 0.064      ; 4.692      ;
; -3.512 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -1.026     ; 3.485      ;
; -3.455 ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -1.027     ; 3.427      ;
; -3.362 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.064     ; 4.330      ;
; -3.362 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.064     ; 4.330      ;
; -3.362 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.064     ; 4.330      ;
; -3.362 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.064     ; 4.330      ;
; -3.362 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 1.000        ; -0.064     ; 4.330      ;
; -3.232 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.052     ; 4.212      ;
; -3.232 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.052     ; 4.212      ;
; -3.232 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.052     ; 4.212      ;
; -3.232 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.052     ; 4.212      ;
; -3.232 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|done                                                                                                ; clock                     ; clock       ; 1.000        ; -0.052     ; 4.212      ;
; -3.069 ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -0.868     ; 2.700      ;
; -2.895 ; fsm:Control_FSM|pc_in                                                                                               ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; clock                     ; clock       ; 1.000        ; 0.064      ; 3.958      ;
; -2.859 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.321      ;
; -2.859 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.321      ;
; -2.859 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.321      ;
; -2.859 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.321      ;
; -2.859 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.321      ;
; -2.852 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -0.867     ; 2.484      ;
; -2.782 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.072     ; 3.742      ;
; -2.782 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.072     ; 3.742      ;
; -2.782 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.072     ; 3.742      ;
; -2.782 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.072     ; 3.742      ;
; -2.782 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[0]                                                                                              ; clock                     ; clock       ; 1.000        ; -0.072     ; 3.742      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.759 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.732      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.756 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.729      ;
; -2.728 ; mux:MUX|buswires[1]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -1.027     ; 2.700      ;
; -2.699 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.451      ; 4.182      ;
; -2.699 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.451      ; 4.182      ;
; -2.699 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.451      ; 4.182      ;
; -2.699 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.451      ; 4.182      ;
; -2.699 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.451      ; 4.182      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.628 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.601      ;
; -2.583 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.087     ; 3.528      ;
; -2.583 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.087     ; 3.528      ;
; -2.583 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.087     ; 3.528      ;
; -2.583 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.087     ; 3.528      ;
; -2.583 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.087     ; 3.528      ;
; -2.544 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[2]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.006      ;
; -2.544 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[2]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.006      ;
; -2.544 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[2]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.006      ;
; -2.544 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[2]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.006      ;
; -2.544 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[2]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.430      ; 4.006      ;
; -2.530 ; mux:MUX|buswires[4]                                                                                                 ; registrador:R4|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -1.050     ; 2.012      ;
; -2.529 ; mux:MUX|buswires[4]                                                                                                 ; registrador:R5|data_r[12]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -1.050     ; 2.011      ;
; -2.511 ; mux:MUX|buswires[0]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[0] ; clock       ; 1.000        ; -1.026     ; 2.484      ;
; -2.509 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.424      ; 3.965      ;
; -2.509 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.424      ; 3.965      ;
; -2.509 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.424      ; 3.965      ;
; -2.509 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.424      ; 3.965      ;
; -2.509 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 1.000        ; 0.424      ; 3.965      ;
; -2.444 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|ula[1]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.413      ; 3.889      ;
; -2.444 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|ula[1]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.413      ; 3.889      ;
; -2.444 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|ula[1]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.413      ; 3.889      ;
; -2.444 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|ula[1]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.413      ; 3.889      ;
; -2.444 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|ula[1]                                                                                              ; clock                     ; clock       ; 1.000        ; 0.413      ; 3.889      ;
; -2.419 ; mux:MUX|buswires[2]                                                                                                 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|select[0] ; clock       ; 0.500        ; -0.846     ; 2.072      ;
; -2.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|mvt                                                                                                 ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.390      ;
; -2.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|mvt                                                                                                 ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.390      ;
; -2.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; fsm:Control_FSM|mvt                                                                                                 ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.390      ;
; -2.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; fsm:Control_FSM|mvt                                                                                                 ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.390      ;
; -2.417 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; fsm:Control_FSM|mvt                                                                                                 ; clock                     ; clock       ; 1.000        ; -0.059     ; 3.390      ;
; -2.415 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ; fsm:Control_FSM|dout_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.070     ; 3.377      ;
; -2.415 ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ; fsm:Control_FSM|dout_in                                                                                             ; clock                     ; clock       ; 1.000        ; -0.070     ; 3.377      ;
+--------+---------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+
; -2.496 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.171     ; 2.422      ;
; -2.463 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.070     ; 2.504      ;
; -2.450 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.168     ; 2.393      ;
; -2.442 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.071     ; 2.469      ;
; -2.436 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.047     ; 2.500      ;
; -2.429 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.169     ; 2.358      ;
; -2.427 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.010      ; 2.472      ;
; -2.416 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.051     ; 2.462      ;
; -2.415 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.065     ; 2.458      ;
; -2.415 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.048     ; 2.465      ;
; -2.414 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.088     ; 2.361      ;
; -2.413 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.037     ; 2.487      ;
; -2.412 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.115     ; 2.450      ;
; -2.402 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.163     ; 2.347      ;
; -2.400 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.047     ; 2.464      ;
; -2.400 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.033      ; 2.468      ;
; -2.399 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.213     ; 2.339      ;
; -2.396 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.041     ; 2.452      ;
; -2.392 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.038     ; 2.452      ;
; -2.389 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.040     ; 2.446      ;
; -2.388 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.042     ; 2.454      ;
; -2.385 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.092     ; 2.446      ;
; -2.383 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.078     ; 2.411      ;
; -2.379 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.048     ; 2.429      ;
; -2.377 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.043      ; 2.455      ;
; -2.370 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.176     ; 2.300      ;
; -2.365 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.032     ; 2.441      ;
; -2.364 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.129     ; 2.384      ;
; -2.364 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.033      ; 2.432      ;
; -2.362 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.082     ; 2.433      ;
; -2.356 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.055     ; 2.407      ;
; -2.354 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.228     ; 2.282      ;
; -2.352 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.042     ; 2.418      ;
; -2.351 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.011      ; 2.300      ;
; -2.351 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.227     ; 2.273      ;
; -2.349 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.092     ; 2.410      ;
; -2.345 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.146     ; 2.359      ;
; -2.343 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.038     ; 2.416      ;
; -2.338 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.087     ; 2.189      ;
; -2.337 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.106     ; 2.380      ;
; -2.333 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.045     ; 2.394      ;
; -2.332 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.244     ; 2.248      ;
; -2.331 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.048     ; 2.394      ;
; -2.330 ; mux:MUX|buswires[7]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.048     ; 2.379      ;
; -2.325 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.083     ; 2.395      ;
; -2.325 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.082     ; 2.396      ;
; -2.324 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.034      ; 2.296      ;
; -2.322 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.039     ; 2.381      ;
; -2.322 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.040     ; 2.379      ;
; -2.320 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.055     ; 2.371      ;
; -2.318 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.123     ; 2.355      ;
; -2.314 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.096     ; 2.367      ;
; -2.312 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.042      ; 2.389      ;
; -2.310 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.049     ; 2.359      ;
; -2.307 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.042      ; 2.384      ;
; -2.307 ; mux:MUX|buswires[1]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.041     ; 2.363      ;
; -2.304 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.028     ; 2.387      ;
; -2.301 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.044      ; 2.283      ;
; -2.301 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.106     ; 2.344      ;
; -2.298 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.089     ; 2.307      ;
; -2.296 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.047     ; 2.360      ;
; -2.295 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.032      ; 2.362      ;
; -2.295 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.033     ; 2.370      ;
; -2.295 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.113     ; 2.342      ;
; -2.292 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.083     ; 2.362      ;
; -2.288 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.034      ; 2.260      ;
; -2.285 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.187     ; 2.196      ;
; -2.284 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.019     ; 2.362      ;
; -2.283 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.029     ; 2.352      ;
; -2.283 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.043     ; 2.348      ;
; -2.282 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.123     ; 2.319      ;
; -2.280 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.093     ; 2.340      ;
; -2.275 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.048     ; 2.325      ;
; -2.274 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.032      ; 2.341      ;
; -2.274 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.108     ; 2.322      ;
; -2.271 ; mux:MUX|buswires[11] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.066     ; 2.303      ;
; -2.268 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.052      ; 2.355      ;
; -2.263 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.046     ; 2.323      ;
; -2.262 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.093     ; 2.322      ;
; -2.260 ; mux:MUX|buswires[15] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.069     ; 2.302      ;
; -2.260 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; 0.033      ; 2.328      ;
; -2.259 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.228     ; 2.186      ;
; -2.259 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.043     ; 2.324      ;
; -2.258 ; mux:MUX|buswires[0]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.113     ; 2.305      ;
; -2.256 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.023     ; 2.341      ;
; -2.254 ; mux:MUX|buswires[14] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.036     ; 2.329      ;
; -2.254 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.098     ; 2.312      ;
; -2.254 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.056     ; 2.304      ;
; -2.253 ; mux:MUX|buswires[12] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.073     ; 2.333      ;
; -2.251 ; mux:MUX|buswires[13] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.056     ; 2.301      ;
; -2.249 ; mux:MUX|buswires[7]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.045     ; 2.315      ;
; -2.248 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.042     ; 2.314      ;
; -2.248 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.056     ; 2.290      ;
; -2.247 ; mux:MUX|buswires[5]  ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.097     ; 2.306      ;
; -2.247 ; mux:MUX|buswires[4]  ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.167     ; 2.191      ;
; -2.245 ; mux:MUX|buswires[10] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.092     ; 2.306      ;
; -2.244 ; mux:MUX|buswires[6]  ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.097     ; 2.296      ;
; -2.239 ; mux:MUX|buswires[2]  ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.092     ; 2.307      ;
; -2.235 ; mux:MUX|buswires[9]  ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.066     ; 2.267      ;
; -2.233 ; mux:MUX|buswires[3]  ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0] ; 0.500        ; -0.048     ; 2.296      ;
+--------+----------------------+---------------------+---------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.374 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.827     ; 0.395      ;
; -1.228 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.926     ; 0.410      ;
; -1.185 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.929     ; 0.365      ;
; -1.130 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -1.047     ; 0.181      ;
; -1.119 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.930     ; 0.299      ;
; -1.081 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.930     ; 0.262      ;
; -1.040 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.862     ; 0.339      ;
; -1.001 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.500        ; -0.928     ; 0.181      ;
; -0.715 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.668     ; 0.395      ;
; -0.569 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.767     ; 0.410      ;
; -0.526 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.770     ; 0.365      ;
; -0.471 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.888     ; 0.181      ;
; -0.460 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.771     ; 0.299      ;
; -0.422 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.771     ; 0.262      ;
; -0.381 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.703     ; 0.339      ;
; -0.342 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 1.000        ; -0.769     ; 0.181      ;
+--------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.092 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.904     ; 0.345      ;
; -1.055 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.970     ; 0.179      ;
; -1.032 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.844     ; 0.299      ;
; -1.025 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.943     ; 0.242      ;
; -0.950 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.844     ; 0.195      ;
; -0.925 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.852     ; 0.181      ;
; -0.923 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.835     ; 0.187      ;
; -0.922 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.845     ; 0.191      ;
; -0.917 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.767     ; 0.182      ;
; -0.917 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.838     ; 0.179      ;
; -0.910 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.834     ; 0.173      ;
; -0.906 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.836     ; 0.176      ;
; -0.906 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.834     ; 0.170      ;
; -0.898 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.836     ; 0.174      ;
; -0.894 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.834     ; 0.171      ;
; -0.846 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.500        ; -0.765     ; 0.189      ;
; -0.433 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.745     ; 0.345      ;
; -0.396 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.811     ; 0.179      ;
; -0.373 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.685     ; 0.299      ;
; -0.366 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.784     ; 0.242      ;
; -0.291 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.685     ; 0.195      ;
; -0.266 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.693     ; 0.181      ;
; -0.264 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.676     ; 0.187      ;
; -0.263 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.686     ; 0.191      ;
; -0.258 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.608     ; 0.182      ;
; -0.258 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.679     ; 0.179      ;
; -0.251 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.675     ; 0.173      ;
; -0.247 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.677     ; 0.176      ;
; -0.247 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.675     ; 0.170      ;
; -0.239 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.677     ; 0.174      ;
; -0.235 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.675     ; 0.171      ;
; -0.187 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 1.000        ; -0.606     ; 0.189      ;
+--------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                     ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                             ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.561 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; 0.000        ; 1.635      ; 0.367      ;
; -1.555 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                             ; fsm:Control_FSM|dout_in   ; clock       ; 0.000        ; 1.629      ; 0.367      ;
; -1.538 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                             ; fsm:Control_FSM|addr_in   ; clock       ; 0.000        ; 1.612      ; 0.367      ;
; -1.061 ; fsm:Control_FSM|select[0]  ; fsm:Control_FSM|select[0]                                                                                           ; fsm:Control_FSM|select[0] ; clock       ; -0.500       ; 1.635      ; 0.367      ;
; -1.055 ; fsm:Control_FSM|dout_in    ; fsm:Control_FSM|dout_in                                                                                             ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; 1.629      ; 0.367      ;
; -1.038 ; fsm:Control_FSM|addr_in    ; fsm:Control_FSM|addr_in                                                                                             ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; 1.612      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|Tstate.000                                                                                          ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T1                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T2                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|Tstate.T3                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T4                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|Tstate.T5                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|ir_in      ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r1_in      ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r3_in      ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r5_in      ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r4_in      ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|g_in       ; fsm:Control_FSM|g_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r2_in      ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; fsm:Control_FSM|r0_in      ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.245  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.517      ; 0.914      ;
; 0.246  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|Tstate.T1                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.249  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|Tstate.T3                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.372  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.483      ; 1.007      ;
; 0.406  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.423  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.489      ; 1.064      ;
; 0.447  ; fsm:Control_FSM|Tstate.T1  ; fsm:Control_FSM|Tstate.T2                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.599      ;
; 0.456  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.465  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.503      ; 1.120      ;
; 0.469  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|Tstate.T5                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.621      ;
; 0.476  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[0]                                                                                           ; clock                     ; clock       ; 0.000        ; -0.012     ; 0.616      ;
; 0.476  ; fsm:Control_FSM|wren       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ; clock                     ; clock       ; 0.000        ; 0.082      ; 0.696      ;
; 0.498  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r5_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.007     ; 0.643      ;
; 0.499  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r1_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.007     ; 0.644      ;
; 0.505  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|ula[2]                                                                                              ; clock                     ; clock       ; 0.000        ; 0.489      ; 1.146      ;
; 0.532  ; fsm:Control_FSM|mvt        ; fsm:Control_FSM|mvt                                                                                                 ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.510      ; 1.194      ;
; 0.537  ; fsm:Control_FSM|select[2]  ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.689      ;
; 0.550  ; fsm:Control_FSM|select[1]  ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.570  ; fsm:Control_FSM|done       ; fsm:Control_FSM|mvt                                                                                                 ; clock                     ; clock       ; 0.000        ; -0.007     ; 0.715      ;
; 0.580  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.482      ; 1.214      ;
; 0.606  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.538      ; 1.296      ;
; 0.614  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.007     ; 0.759      ;
; 0.616  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.007     ; 0.761      ;
; 0.617  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r3_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.007     ; 0.762      ;
; 0.617  ; fsm:Control_FSM|done       ; fsm:Control_FSM|r2_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.007     ; 0.762      ;
; 0.632  ; fsm:Control_FSM|a_in       ; fsm:Control_FSM|a_in                                                                                                ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.784      ;
; 0.652  ; fsm:Control_FSM|done       ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.476      ; 1.280      ;
; 0.657  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|select[3]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.510      ; 1.319      ;
; 0.695  ; fsm:Control_FSM|Tstate.000 ; fsm:Control_FSM|select[1]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.517      ; 1.364      ;
; 0.698  ; fsm:Control_FSM|mvt        ; registrador:R2|data_r[4]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.010      ; 0.860      ;
; 0.701  ; fsm:Control_FSM|mvt        ; registrador:R2|data_r[2]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.010      ; 0.863      ;
; 0.709  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|select[2]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.511      ; 1.372      ;
; 0.715  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|ula[1]                                                                                              ; clock                     ; clock       ; 0.000        ; 0.472      ; 1.339      ;
; 0.717  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[12]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.007      ; 0.876      ;
; 0.717  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[14]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.007      ; 0.876      ;
; 0.717  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[15]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.006      ; 0.875      ;
; 0.717  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[15]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.007      ; 0.876      ;
; 0.721  ; fsm:Control_FSM|pc_in      ; fsm:Control_FSM|pc_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.873      ;
; 0.726  ; fsm:Control_FSM|a_in       ; a:A|reg_a[2]                                                                                                        ; clock                     ; clock       ; 0.000        ; -0.003     ; 0.875      ;
; 0.727  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[14]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.012      ; 0.891      ;
; 0.727  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[6]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.012      ; 0.891      ;
; 0.727  ; fsm:Control_FSM|Tstate.T3  ; fsm:Control_FSM|Tstate.T4                                                                                           ; clock                     ; clock       ; 0.000        ; 0.028      ; 0.907      ;
; 0.730  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[8]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.015      ; 0.897      ;
; 0.730  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[9]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.015      ; 0.897      ;
; 0.730  ; fsm:Control_FSM|r3_in      ; registrador:R3|data_r[10]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.015      ; 0.897      ;
; 0.731  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[8]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.019      ; 0.902      ;
; 0.731  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[11]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.019      ; 0.902      ;
; 0.731  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[9]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.019      ; 0.902      ;
; 0.731  ; fsm:Control_FSM|r4_in      ; registrador:R4|data_r[10]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.019      ; 0.902      ;
; 0.735  ; fsm:Control_FSM|r0_in      ; registrador:R0|data_r[15]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.006      ; 0.893      ;
; 0.742  ; dout:DOUT|dout_reg[0]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.111     ; 0.269      ;
; 0.744  ; fsm:Control_FSM|r0_in      ; registrador:R0|data_r[14]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.012      ; 0.908      ;
; 0.744  ; fsm:Control_FSM|r0_in      ; registrador:R0|data_r[6]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.012      ; 0.908      ;
; 0.754  ; fsm:Control_FSM|done       ; fsm:Control_FSM|dout_in                                                                                             ; clock                     ; clock       ; 0.000        ; -0.018     ; 0.888      ;
; 0.755  ; addr:ADDR|reg_addr[3]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.097     ; 0.296      ;
; 0.758  ; addr:ADDR|reg_addr[7]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.096     ; 0.300      ;
; 0.758  ; addr:ADDR|reg_addr[4]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.098     ; 0.298      ;
; 0.762  ; fsm:Control_FSM|done       ; fsm:Control_FSM|ir_in                                                                                               ; clock                     ; clock       ; 0.000        ; -0.035     ; 0.879      ;
; 0.762  ; fsm:Control_FSM|done       ; fsm:Control_FSM|addr_in                                                                                             ; clock                     ; clock       ; 0.000        ; -0.035     ; 0.879      ;
; 0.765  ; fsm:Control_FSM|mvt        ; registrador:R2|data_r[3]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.014      ; 0.931      ;
; 0.776  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|wren                                                                                                ; clock                     ; clock       ; 0.000        ; -0.011     ; 0.917      ;
; 0.777  ; alu:ALU|reg_alu[11]        ; g:G|g_reg[11]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.887     ; 0.042      ;
; 0.779  ; fsm:Control_FSM|Tstate.T4  ; fsm:Control_FSM|dout_in                                                                                             ; clock                     ; clock       ; 0.000        ; -0.011     ; 0.920      ;
; 0.783  ; alu:ALU|reg_alu[15]        ; g:G|g_reg[15]                                                                                                       ; fsm:Control_FSM|ula[0]    ; clock       ; 0.000        ; -0.893     ; 0.042      ;
; 0.798  ; fsm:Control_FSM|pc_in      ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ; clock                     ; clock       ; 0.000        ; 0.064      ; 1.000      ;
; 0.803  ; fsm:Control_FSM|pc_in      ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ; clock                     ; clock       ; 0.000        ; 0.064      ; 1.005      ;
; 0.803  ; dout:DOUT|dout_reg[1]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.172     ; 0.269      ;
; 0.807  ; fsm:Control_FSM|pc_in      ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ; clock                     ; clock       ; 0.000        ; 0.064      ; 1.009      ;
; 0.811  ; dout:DOUT|dout_reg[12]     ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ; fsm:Control_FSM|dout_in   ; clock       ; -0.500       ; -0.170     ; 0.279      ;
; 0.812  ; addr:ADDR|reg_addr[0]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.152     ; 0.298      ;
; 0.817  ; fsm:Control_FSM|mvt        ; registrador:R0|data_r[6]                                                                                            ; clock                     ; clock       ; 0.000        ; 0.012      ; 0.981      ;
; 0.817  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|bope[0]                                                                                             ; clock                     ; clock       ; 0.000        ; 0.028      ; 0.997      ;
; 0.817  ; fsm:Control_FSM|Tstate.T2  ; fsm:Control_FSM|bope[1]                                                                                             ; clock                     ; clock       ; 0.000        ; 0.028      ; 0.997      ;
; 0.820  ; fsm:Control_FSM|r1_in      ; registrador:R1|data_r[14]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.011      ; 0.983      ;
; 0.825  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r4_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.977      ;
; 0.825  ; fsm:Control_FSM|Tstate.T5  ; fsm:Control_FSM|r0_in                                                                                               ; clock                     ; clock       ; 0.000        ; 0.000      ; 0.977      ;
; 0.828  ; addr:ADDR|reg_addr[2]      ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ; fsm:Control_FSM|addr_in   ; clock       ; -0.500       ; -0.166     ; 0.300      ;
; 0.831  ; fsm:Control_FSM|r2_in      ; registrador:R2|data_r[14]                                                                                           ; clock                     ; clock       ; 0.000        ; 0.012      ; 0.995      ;
+--------+----------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|ula[0]'                                                                                                        ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+
; -1.512 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.526      ; 1.155      ;
; -1.390 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.610      ; 1.361      ;
; -1.329 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.528      ; 1.340      ;
; -1.314 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.469      ; 1.296      ;
; -1.237 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.521      ; 1.425      ;
; -1.230 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.475      ; 1.386      ;
; -1.139 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.469      ; 1.471      ;
; -1.036 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.519      ; 1.624      ;
; -1.023 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.609      ; 1.727      ;
; -1.012 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[15] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.526      ; 1.155      ;
; -1.009 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.510      ; 1.642      ;
; -0.944 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.470      ; 1.667      ;
; -0.890 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[5]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.610      ; 1.361      ;
; -0.829 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[7]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.528      ; 1.340      ;
; -0.814 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.530      ; 1.857      ;
; -0.814 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[14] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.469      ; 1.296      ;
; -0.807 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.484      ; 1.818      ;
; -0.742 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.529      ; 1.928      ;
; -0.737 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[6]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.521      ; 1.425      ;
; -0.730 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[12] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.475      ; 1.386      ;
; -0.725 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.534      ; 1.950      ;
; -0.690 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; 0.000        ; 2.453      ; 1.904      ;
; -0.639 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[13] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.469      ; 1.471      ;
; -0.536 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[3]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.519      ; 1.624      ;
; -0.523 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[9]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.609      ; 1.727      ;
; -0.509 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[10] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.510      ; 1.642      ;
; -0.444 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[2]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.470      ; 1.667      ;
; -0.314 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[1]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.530      ; 1.857      ;
; -0.307 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[8]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.484      ; 1.818      ;
; -0.242 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[4]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.529      ; 1.928      ;
; -0.225 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[11] ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.534      ; 1.950      ;
; -0.190 ; fsm:Control_FSM|ula[0] ; alu:ALU|reg_alu[0]  ; fsm:Control_FSM|ula[0] ; fsm:Control_FSM|ula[0] ; -0.500       ; 2.453      ; 1.904      ;
; 0.291  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.893      ; 1.184      ;
; 0.414  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.869      ; 1.283      ;
; 0.428  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.966      ; 1.394      ;
; 0.438  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.836      ; 1.274      ;
; 0.453  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.399      ; 0.852      ;
; 0.491  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.835      ; 1.326      ;
; 0.492  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.833      ; 1.325      ;
; 0.499  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.392      ; 0.891      ;
; 0.512  ; a:A|reg_a[14]          ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.831      ; 1.343      ;
; 0.528  ; a:A|reg_a[5]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.972      ; 1.500      ;
; 0.538  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.414      ; 0.952      ;
; 0.580  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.886      ; 1.466      ;
; 0.582  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.409      ; 0.991      ;
; 0.596  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.966      ; 1.562      ;
; 0.614  ; a:A|reg_a[3]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.870      ; 1.484      ;
; 0.628  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.416      ; 1.044      ;
; 0.631  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.400      ; 1.031      ;
; 0.633  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.883      ; 1.516      ;
; 0.636  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.481      ; 1.117      ;
; 0.658  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.966      ; 1.624      ;
; 0.666  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.958      ; 1.624      ;
; 0.666  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[15] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.397      ; 1.063      ;
; 0.667  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.381      ; 1.048      ;
; 0.684  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[2]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.843      ; 1.527      ;
; 0.688  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.498      ; 1.186      ;
; 0.691  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.965      ; 1.656      ;
; 0.699  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.965      ; 1.664      ;
; 0.701  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.886      ; 1.587      ;
; 0.701  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.897      ; 1.598      ;
; 0.704  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.363      ; 1.067      ;
; 0.704  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.958      ; 1.662      ;
; 0.707  ; a:A|reg_a[7]           ; alu:ALU|reg_alu[7]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.876      ; 1.583      ;
; 0.708  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.837      ; 1.545      ;
; 0.709  ; a:A|reg_a[13]          ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.877      ; 1.586      ;
; 0.709  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.877      ; 1.586      ;
; 0.717  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.971      ; 1.688      ;
; 0.718  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[0]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.826      ; 1.544      ;
; 0.729  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.405      ; 1.134      ;
; 0.736  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[14] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.357      ; 1.093      ;
; 0.736  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.895      ; 1.631      ;
; 0.740  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.417      ; 1.157      ;
; 0.743  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[6]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.877      ; 1.620      ;
; 0.750  ; a:A|reg_a[2]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.882      ; 1.632      ;
; 0.758  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.872      ; 1.630      ;
; 0.764  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.901      ; 1.665      ;
; 0.765  ; a:A|reg_a[6]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.867      ; 1.632      ;
; 0.767  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.422      ; 1.189      ;
; 0.776  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.890      ; 1.666      ;
; 0.785  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.398      ; 1.183      ;
; 0.793  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.972      ; 1.765      ;
; 0.795  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.357      ; 1.152      ;
; 0.801  ; fsm:Control_FSM|ula[2] ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.480      ; 1.281      ;
; 0.810  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[12] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.831      ; 1.641      ;
; 0.810  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[11] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.890      ; 1.700      ;
; 0.812  ; a:A|reg_a[15]          ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.976      ; 1.788      ;
; 0.813  ; a:A|reg_a[4]           ; alu:ALU|reg_alu[4]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.880      ; 1.693      ;
; 0.819  ; a:A|reg_a[8]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.972      ; 1.791      ;
; 0.825  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.983      ; 1.808      ;
; 0.832  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[1]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.903      ; 1.735      ;
; 0.836  ; a:A|reg_a[0]           ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.892      ; 1.728      ;
; 0.842  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[3]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.407      ; 1.249      ;
; 0.842  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[5]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.975      ; 1.817      ;
; 0.844  ; a:A|reg_a[1]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.875      ; 1.719      ;
; 0.845  ; a:A|reg_a[9]           ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.866      ; 1.711      ;
; 0.846  ; a:A|reg_a[11]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.825      ; 1.671      ;
; 0.849  ; a:A|reg_a[12]          ; alu:ALU|reg_alu[13] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.831      ; 1.680      ;
; 0.850  ; a:A|reg_a[10]          ; alu:ALU|reg_alu[10] ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.866      ; 1.716      ;
; 0.853  ; fsm:Control_FSM|ula[1] ; alu:ALU|reg_alu[9]  ; clock                  ; fsm:Control_FSM|ula[0] ; 0.000        ; 0.497      ; 1.350      ;
+--------+------------------------+---------------------+------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|select[0]'                                                                                                               ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node              ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.855 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.856      ; 2.142      ;
; -0.708 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.758      ; 2.191      ;
; -0.696 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.697      ; 2.142      ;
; -0.680 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.735      ; 2.196      ;
; -0.632 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.724      ; 2.233      ;
; -0.606 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.736      ; 2.271      ;
; -0.591 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.716      ; 2.266      ;
; -0.566 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.735      ; 2.310      ;
; -0.562 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.725      ; 2.304      ;
; -0.560 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.726      ; 2.307      ;
; -0.553 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.726      ; 2.314      ;
; -0.549 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.599      ; 2.191      ;
; -0.521 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.576      ; 2.196      ;
; -0.475 ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.206      ; 0.731      ;
; -0.473 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.565      ; 2.233      ;
; -0.466 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.704      ; 2.379      ;
; -0.447 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.577      ; 2.271      ;
; -0.432 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.557      ; 2.266      ;
; -0.407 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.576      ; 2.310      ;
; -0.405 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.733      ; 2.469      ;
; -0.403 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.566      ; 2.304      ;
; -0.401 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.567      ; 2.307      ;
; -0.395 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.725      ; 2.471      ;
; -0.394 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.567      ; 2.314      ;
; -0.361 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.735      ; 2.515      ;
; -0.355 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.856      ; 2.142      ;
; -0.353 ; registrador:R0|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.065      ; 0.712      ;
; -0.322 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.733      ; 2.552      ;
; -0.307 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.545      ; 2.379      ;
; -0.246 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.574      ; 2.469      ;
; -0.243 ; registrador:R2|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.072      ; 0.829      ;
; -0.236 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.566      ; 2.471      ;
; -0.208 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.758      ; 2.191      ;
; -0.202 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.576      ; 2.515      ;
; -0.196 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.697      ; 2.142      ;
; -0.180 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.735      ; 2.196      ;
; -0.177 ; registrador:R0|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.201      ; 1.024      ;
; -0.174 ; registrador:R1|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.202      ; 1.028      ;
; -0.170 ; registrador:R1|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.088      ; 0.918      ;
; -0.163 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.574      ; 2.552      ;
; -0.143 ; registrador:R2|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.071      ; 0.928      ;
; -0.141 ; registrador:R5|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.206      ; 1.065      ;
; -0.132 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.724      ; 2.233      ;
; -0.128 ; registrador:R2|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.071      ; 0.943      ;
; -0.106 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.736      ; 2.271      ;
; -0.103 ; registrador:R2|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.082      ; 0.979      ;
; -0.091 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.716      ; 2.266      ;
; -0.088 ; registrador:R1|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.082      ; 0.994      ;
; -0.077 ; registrador:R4|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.205      ; 1.128      ;
; -0.067 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.736      ; 2.810      ;
; -0.066 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.735      ; 2.310      ;
; -0.062 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.725      ; 2.304      ;
; -0.060 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.726      ; 2.307      ;
; -0.053 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.726      ; 2.314      ;
; -0.049 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.599      ; 2.191      ;
; -0.031 ; registrador:R4|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.076      ; 1.045      ;
; -0.021 ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.576      ; 2.196      ;
; -0.019 ; registrador:R0|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.088      ; 1.069      ;
; -0.016 ; registrador:R0|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.070      ; 1.054      ;
; 0.003  ; registrador:R2|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.083      ; 1.086      ;
; 0.011  ; registrador:R5|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.083      ; 1.094      ;
; 0.013  ; registrador:R4|data_r[8]  ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.074      ; 1.087      ;
; 0.023  ; registrador:R0|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.081      ; 1.104      ;
; 0.027  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.565      ; 2.233      ;
; 0.032  ; registrador:R0|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.071      ; 1.103      ;
; 0.034  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.704      ; 2.379      ;
; 0.036  ; registrador:R1|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.088      ; 1.124      ;
; 0.038  ; registrador:R4|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.076      ; 1.114      ;
; 0.040  ; registrador:R1|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.088      ; 1.128      ;
; 0.045  ; registrador:R2|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.054      ; 1.099      ;
; 0.053  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.577      ; 2.271      ;
; 0.060  ; registrador:R3|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.203      ; 1.263      ;
; 0.068  ; registrador:R5|data_r[3]  ; mux:MUX|buswires[3]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.081      ; 1.149      ;
; 0.068  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.557      ; 2.266      ;
; 0.073  ; registrador:R1|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.072      ; 1.145      ;
; 0.090  ; registrador:R2|data_r[6]  ; mux:MUX|buswires[6]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.074      ; 1.164      ;
; 0.092  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 0.000        ; 2.577      ; 2.810      ;
; 0.093  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.576      ; 2.310      ;
; 0.095  ; registrador:R0|data_r[15] ; mux:MUX|buswires[15] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.112      ; 1.207      ;
; 0.095  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.733      ; 2.469      ;
; 0.097  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.566      ; 2.304      ;
; 0.099  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.567      ; 2.307      ;
; 0.105  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.725      ; 2.471      ;
; 0.106  ; registrador:R5|data_r[5]  ; mux:MUX|buswires[5]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.070      ; 1.176      ;
; 0.106  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.567      ; 2.314      ;
; 0.111  ; registrador:R0|data_r[9]  ; mux:MUX|buswires[9]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.088      ; 1.199      ;
; 0.118  ; registrador:R5|data_r[1]  ; mux:MUX|buswires[1]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.071      ; 1.189      ;
; 0.119  ; registrador:R1|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.050      ; 1.169      ;
; 0.127  ; registrador:R3|data_r[7]  ; mux:MUX|buswires[7]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.084      ; 1.211      ;
; 0.131  ; registrador:R5|data_r[11] ; mux:MUX|buswires[11] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.076      ; 1.207      ;
; 0.139  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.735      ; 2.515      ;
; 0.178  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.733      ; 2.552      ;
; 0.184  ; registrador:R0|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.088      ; 1.272      ;
; 0.184  ; registrador:R2|data_r[4]  ; mux:MUX|buswires[4]  ; clock                     ; fsm:Control_FSM|select[0] ; -0.500       ; 1.047      ; 0.731      ;
; 0.193  ; fsm:Control_FSM|select[0] ; mux:MUX|buswires[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; -0.500       ; 2.545      ; 2.379      ;
; 0.207  ; registrador:R4|data_r[14] ; mux:MUX|buswires[14] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.077      ; 1.284      ;
; 0.216  ; registrador:R0|data_r[8]  ; mux:MUX|buswires[8]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.086      ; 1.302      ;
; 0.224  ; registrador:R4|data_r[2]  ; mux:MUX|buswires[2]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.051      ; 1.275      ;
; 0.225  ; registrador:R4|data_r[10] ; mux:MUX|buswires[10] ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.076      ; 1.301      ;
; 0.235  ; registrador:R1|data_r[0]  ; mux:MUX|buswires[0]  ; clock                     ; fsm:Control_FSM|select[0] ; 0.000        ; 1.071      ; 1.306      ;
+--------+---------------------------+----------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|dout_in'                                                                                                           ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.790 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.608     ; 0.182      ;
; 0.795 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.606     ; 0.189      ;
; 0.845 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.675     ; 0.170      ;
; 0.846 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.675     ; 0.171      ;
; 0.848 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.675     ; 0.173      ;
; 0.851 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.677     ; 0.174      ;
; 0.853 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.677     ; 0.176      ;
; 0.858 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.679     ; 0.179      ;
; 0.863 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.676     ; 0.187      ;
; 0.874 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.693     ; 0.181      ;
; 0.877 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.686     ; 0.191      ;
; 0.880 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.685     ; 0.195      ;
; 0.984 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.685     ; 0.299      ;
; 0.990 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.811     ; 0.179      ;
; 1.026 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.784     ; 0.242      ;
; 1.090 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; 0.000        ; -0.745     ; 0.345      ;
; 1.449 ; mux:MUX|buswires[8]  ; dout:DOUT|dout_reg[8]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.767     ; 0.182      ;
; 1.454 ; mux:MUX|buswires[7]  ; dout:DOUT|dout_reg[7]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.765     ; 0.189      ;
; 1.504 ; mux:MUX|buswires[10] ; dout:DOUT|dout_reg[10] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.834     ; 0.170      ;
; 1.505 ; mux:MUX|buswires[11] ; dout:DOUT|dout_reg[11] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.834     ; 0.171      ;
; 1.507 ; mux:MUX|buswires[9]  ; dout:DOUT|dout_reg[9]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.834     ; 0.173      ;
; 1.510 ; mux:MUX|buswires[12] ; dout:DOUT|dout_reg[12] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.836     ; 0.174      ;
; 1.512 ; mux:MUX|buswires[13] ; dout:DOUT|dout_reg[13] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.836     ; 0.176      ;
; 1.517 ; mux:MUX|buswires[6]  ; dout:DOUT|dout_reg[6]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.838     ; 0.179      ;
; 1.522 ; mux:MUX|buswires[2]  ; dout:DOUT|dout_reg[2]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.835     ; 0.187      ;
; 1.533 ; mux:MUX|buswires[3]  ; dout:DOUT|dout_reg[3]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.852     ; 0.181      ;
; 1.536 ; mux:MUX|buswires[14] ; dout:DOUT|dout_reg[14] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.845     ; 0.191      ;
; 1.539 ; mux:MUX|buswires[5]  ; dout:DOUT|dout_reg[5]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.844     ; 0.195      ;
; 1.643 ; mux:MUX|buswires[1]  ; dout:DOUT|dout_reg[1]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.844     ; 0.299      ;
; 1.649 ; mux:MUX|buswires[4]  ; dout:DOUT|dout_reg[4]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.970     ; 0.179      ;
; 1.685 ; mux:MUX|buswires[15] ; dout:DOUT|dout_reg[15] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.943     ; 0.242      ;
; 1.749 ; mux:MUX|buswires[0]  ; dout:DOUT|dout_reg[0]  ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in ; -0.500       ; -0.904     ; 0.345      ;
+-------+----------------------+------------------------+---------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fsm:Control_FSM|addr_in'                                                                                                         ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+
; 0.950 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.769     ; 0.181      ;
; 1.033 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.771     ; 0.262      ;
; 1.042 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.703     ; 0.339      ;
; 1.063 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.668     ; 0.395      ;
; 1.069 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.888     ; 0.181      ;
; 1.070 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.771     ; 0.299      ;
; 1.135 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.770     ; 0.365      ;
; 1.177 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; 0.000        ; -0.767     ; 0.410      ;
; 1.609 ; mux:MUX|buswires[3] ; addr:ADDR|reg_addr[3] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.928     ; 0.181      ;
; 1.692 ; mux:MUX|buswires[5] ; addr:ADDR|reg_addr[5] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.930     ; 0.262      ;
; 1.701 ; mux:MUX|buswires[0] ; addr:ADDR|reg_addr[0] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.862     ; 0.339      ;
; 1.722 ; mux:MUX|buswires[2] ; addr:ADDR|reg_addr[2] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.827     ; 0.395      ;
; 1.728 ; mux:MUX|buswires[4] ; addr:ADDR|reg_addr[4] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -1.047     ; 0.181      ;
; 1.729 ; mux:MUX|buswires[1] ; addr:ADDR|reg_addr[1] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.930     ; 0.299      ;
; 1.794 ; mux:MUX|buswires[6] ; addr:ADDR|reg_addr[6] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.929     ; 0.365      ;
; 1.836 ; mux:MUX|buswires[7] ; addr:ADDR|reg_addr[7] ; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in ; -0.500       ; -0.926     ; 0.410      ;
+-------+---------------------+-----------------------+---------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg1     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg2     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg3     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg4     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg5     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg6     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_address_reg7     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg1      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg10     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg11     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg12     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg13     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg14     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg15     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg2      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg3      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg4      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg5      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg6      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg7      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg8      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_datain_reg9      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a0~porta_we_reg           ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a10~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a11~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a12~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a13~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a14~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a15~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a1~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a2~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a3~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a4~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a5~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a6~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a7~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a8~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; ramlpm:MEM_DADOS|altsyncram:altsyncram_component|altsyncram_6vc1:auto_generated|ram_block1a9~porta_memory_reg0      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; romlpm:MEM_INSTRUCAO|altsyncram:altsyncram_component|altsyncram_em91:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[0]                                                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[10]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; a:A|reg_a[11]                                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; a:A|reg_a[12]                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|addr_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[0]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[2]|datab               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; ADDR|reg_addr[7]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Rise       ; Control_FSM|addr_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|addr_in ; Fall       ; addr:ADDR|reg_addr[7]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|dout_in'                                                                              ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; Control_FSM|dout_in~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[10]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[11]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[12]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[13]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[14]|datac              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[15]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[6]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[7]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[8]|dataa               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Rise       ; DOUT|dout_reg[9]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[10]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[11]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[12]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[13]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[14]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[15]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[1]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[2]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[3]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[4]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[5]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[6]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[7]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[8]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|dout_in ; Fall       ; dout:DOUT|dout_reg[9]                ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|select[0]'                                                                      ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; Control_FSM|select[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~2|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|datab            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|Mux50~3|datab            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|Mux50~3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[10]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[11]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[1]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[3]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[4]|datab        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[5]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[6]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[7]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; MUX|buswires[9]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Rise       ; mux:MUX|buswires[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|select[0] ; Fall       ; mux:MUX|buswires[10]         ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fsm:Control_FSM|ula[0]'                                                                     ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|Mux16~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; ALU|Mux16~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[10]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[11]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[12]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[13]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[14]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[15]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[1]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[2]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[3]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[4]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[5]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[6]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[7]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[8]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Fall       ; ALU|reg_alu[9]|dataa        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; Control_FSM|ula[0]|regout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[10]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[11]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[12]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[13]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[14]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[15]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[8]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fsm:Control_FSM|ula[0] ; Rise       ; alu:ALU|reg_alu[9]          ;
+-------+--------------+----------------+------------------+------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetn    ; clock      ; 1.184 ; 1.184 ; Rise       ; clock           ;
; run       ; clock      ; 1.288 ; 1.288 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetn    ; clock      ; 0.729 ; 0.729 ; Rise       ; clock           ;
; run       ; clock      ; 0.768 ; 0.768 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 3.723 ; 3.723 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 4.133 ; 4.133 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 3.828 ; 3.828 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 3.892 ; 3.892 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 3.976 ; 3.976 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 3.659 ; 3.659 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 3.913 ; 3.913 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 3.933 ; 3.933 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 3.990 ; 3.990 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 3.857 ; 3.857 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 3.837 ; 3.837 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 3.686 ; 3.686 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 4.170 ; 4.170 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 3.876 ; 3.876 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 4.170 ; 4.170 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 3.937 ; 3.937 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 3.723 ; 3.723 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 4.133 ; 4.133 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 3.828 ; 3.828 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 3.892 ; 3.892 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 3.976 ; 3.976 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 3.659 ; 3.659 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 3.913 ; 3.913 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 3.933 ; 3.933 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 3.990 ; 3.990 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 3.857 ; 3.857 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 3.837 ; 3.837 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 3.686 ; 3.686 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 3.876 ; 3.876 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 4.170 ; 4.170 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 3.937 ; 3.937 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Clock                      ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -15.319   ; -2.618  ; N/A      ; N/A     ; -2.000              ;
;  clock                     ; -13.448   ; -2.518  ; N/A      ; N/A     ; -2.000              ;
;  fsm:Control_FSM|addr_in   ; -3.854    ; 0.950   ; N/A      ; N/A     ; 0.500               ;
;  fsm:Control_FSM|dout_in   ; -3.213    ; 0.790   ; N/A      ; N/A     ; 0.500               ;
;  fsm:Control_FSM|select[0] ; -15.319   ; -1.371  ; N/A      ; N/A     ; 0.500               ;
;  fsm:Control_FSM|ula[0]    ; -6.303    ; -2.618  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS            ; -1099.519 ; -43.429 ; 0.0      ; 0.0     ; -351.61             ;
;  clock                     ; -770.241  ; -7.522  ; N/A      ; N/A     ; -351.610            ;
;  fsm:Control_FSM|addr_in   ; -26.567   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  fsm:Control_FSM|dout_in   ; -46.328   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  fsm:Control_FSM|select[0] ; -159.638  ; -10.787 ; N/A      ; N/A     ; 0.000               ;
;  fsm:Control_FSM|ula[0]    ; -96.745   ; -25.120 ; N/A      ; N/A     ; 0.000               ;
+----------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetn    ; clock      ; 3.219 ; 3.219 ; Rise       ; clock           ;
; run       ; clock      ; 3.380 ; 3.380 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; resetn    ; clock      ; 1.146 ; 1.146 ; Rise       ; clock           ;
; run       ; clock      ; 1.263 ; 1.263 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 7.549 ; 7.549 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 7.838 ; 7.838 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 7.013 ; 7.013 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 6.675 ; 6.675 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 6.680 ; 6.680 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 6.741 ; 6.741 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 6.998 ; 6.998 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 7.838 ; 7.838 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 7.438 ; 7.438 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 6.777 ; 6.777 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 7.004 ; 7.004 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 6.970 ; 6.970 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 6.397 ; 6.397 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 7.089 ; 7.089 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 6.395 ; 6.395 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 6.447 ; 6.447 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 7.341 ; 7.341 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 7.131 ; 7.131 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 7.291 ; 7.291 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 6.431 ; 6.431 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 6.767 ; 6.767 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 6.911 ; 6.911 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 6.945 ; 6.945 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 7.291 ; 7.291 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 7.276 ; 7.276 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 7.126 ; 7.126 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 7.287 ; 7.287 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 6.961 ; 6.961 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 6.884 ; 6.884 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 6.388 ; 6.388 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 6.946 ; 6.946 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 6.642 ; 6.642 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 7.129 ; 7.129 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 7.123 ; 7.123 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 7.398 ; 7.398 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 6.893 ; 6.893 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 7.118 ; 7.118 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 7.253 ; 7.253 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 7.398 ; 7.398 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 7.107 ; 7.107 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 6.896 ; 6.896 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 6.661 ; 6.661 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 6.729 ; 6.729 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 6.891 ; 6.891 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 6.882 ; 6.882 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 6.654 ; 6.654 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 6.867 ; 6.867 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 6.754 ; 6.754 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 6.450 ; 6.450 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 6.917 ; 6.917 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 6.664 ; 6.664 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 6.954 ; 6.954 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 6.444 ; 6.444 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 6.663 ; 6.663 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 6.440 ; 6.440 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 7.487 ; 7.487 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 7.148 ; 7.148 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 6.719 ; 6.719 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 6.501 ; 6.501 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 6.643 ; 6.643 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 6.670 ; 6.670 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 6.410 ; 6.410 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 6.889 ; 6.889 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 7.230 ; 7.230 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 6.653 ; 6.653 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 6.926 ; 6.926 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; done      ; clock      ; 4.140 ; 4.140 ; Rise       ; clock           ;
; r0[*]     ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
;  r0[0]    ; clock      ; 3.960 ; 3.960 ; Rise       ; clock           ;
;  r0[1]    ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  r0[2]    ; clock      ; 3.723 ; 3.723 ; Rise       ; clock           ;
;  r0[3]    ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  r0[4]    ; clock      ; 3.872 ; 3.872 ; Rise       ; clock           ;
;  r0[5]    ; clock      ; 4.281 ; 4.281 ; Rise       ; clock           ;
;  r0[6]    ; clock      ; 4.133 ; 4.133 ; Rise       ; clock           ;
;  r0[7]    ; clock      ; 3.828 ; 3.828 ; Rise       ; clock           ;
;  r0[8]    ; clock      ; 3.892 ; 3.892 ; Rise       ; clock           ;
;  r0[9]    ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  r0[10]   ; clock      ; 3.651 ; 3.651 ; Rise       ; clock           ;
;  r0[11]   ; clock      ; 3.976 ; 3.976 ; Rise       ; clock           ;
;  r0[12]   ; clock      ; 3.659 ; 3.659 ; Rise       ; clock           ;
;  r0[13]   ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
;  r0[14]   ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  r0[15]   ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
; r1[*]     ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  r1[0]    ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  r1[1]    ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  r1[2]    ; clock      ; 3.913 ; 3.913 ; Rise       ; clock           ;
;  r1[3]    ; clock      ; 3.933 ; 3.933 ; Rise       ; clock           ;
;  r1[4]    ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  r1[5]    ; clock      ; 4.024 ; 4.024 ; Rise       ; clock           ;
;  r1[6]    ; clock      ; 3.990 ; 3.990 ; Rise       ; clock           ;
;  r1[7]    ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  r1[8]    ; clock      ; 3.857 ; 3.857 ; Rise       ; clock           ;
;  r1[9]    ; clock      ; 3.891 ; 3.891 ; Rise       ; clock           ;
;  r1[10]   ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  r1[11]   ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  r1[12]   ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
;  r1[13]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  r1[14]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  r1[15]   ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
; r2[*]     ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
;  r2[0]    ; clock      ; 3.900 ; 3.900 ; Rise       ; clock           ;
;  r2[1]    ; clock      ; 4.003 ; 4.003 ; Rise       ; clock           ;
;  r2[2]    ; clock      ; 3.998 ; 3.998 ; Rise       ; clock           ;
;  r2[3]    ; clock      ; 4.118 ; 4.118 ; Rise       ; clock           ;
;  r2[4]    ; clock      ; 3.985 ; 3.985 ; Rise       ; clock           ;
;  r2[5]    ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  r2[6]    ; clock      ; 3.787 ; 3.787 ; Rise       ; clock           ;
;  r2[7]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  r2[8]    ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  r2[9]    ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  r2[10]   ; clock      ; 3.788 ; 3.788 ; Rise       ; clock           ;
;  r2[11]   ; clock      ; 3.873 ; 3.873 ; Rise       ; clock           ;
;  r2[12]   ; clock      ; 3.837 ; 3.837 ; Rise       ; clock           ;
;  r2[13]   ; clock      ; 3.686 ; 3.686 ; Rise       ; clock           ;
;  r2[14]   ; clock      ; 3.909 ; 3.909 ; Rise       ; clock           ;
;  r2[15]   ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
; r3[*]     ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  r3[0]    ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  r3[1]    ; clock      ; 3.876 ; 3.876 ; Rise       ; clock           ;
;  r3[2]    ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  r3[3]    ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  r3[4]    ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  r3[5]    ; clock      ; 4.170 ; 4.170 ; Rise       ; clock           ;
;  r3[6]    ; clock      ; 3.937 ; 3.937 ; Rise       ; clock           ;
;  r3[7]    ; clock      ; 3.761 ; 3.761 ; Rise       ; clock           ;
;  r3[8]    ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  r3[9]    ; clock      ; 3.771 ; 3.771 ; Rise       ; clock           ;
;  r3[10]   ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  r3[11]   ; clock      ; 3.667 ; 3.667 ; Rise       ; clock           ;
;  r3[12]   ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  r3[13]   ; clock      ; 4.049 ; 4.049 ; Rise       ; clock           ;
;  r3[14]   ; clock      ; 3.780 ; 3.780 ; Rise       ; clock           ;
;  r3[15]   ; clock      ; 3.903 ; 3.903 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clock                     ; clock                     ; 1678     ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|addr_in   ; clock                     ; 1        ; 9        ; 0        ; 0        ;
; fsm:Control_FSM|dout_in   ; clock                     ; 1        ; 17       ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; clock                     ; 192      ; 192      ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; clock                     ; 32       ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in   ; 0        ; 0        ; 8        ; 8        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in   ; 0        ; 0        ; 16       ; 16       ;
; clock                     ; fsm:Control_FSM|select[0] ; 5254     ; 0        ; 5254     ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 452      ; 452      ; 452      ; 452      ;
; clock                     ; fsm:Control_FSM|ula[0]    ; 532      ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0]    ; 1158     ; 1158     ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; fsm:Control_FSM|ula[0]    ; 194      ; 194      ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clock                     ; clock                     ; 1678     ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|addr_in   ; clock                     ; 1        ; 9        ; 0        ; 0        ;
; fsm:Control_FSM|dout_in   ; clock                     ; 1        ; 17       ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; clock                     ; 192      ; 192      ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; clock                     ; 32       ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|addr_in   ; 0        ; 0        ; 8        ; 8        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|dout_in   ; 0        ; 0        ; 16       ; 16       ;
; clock                     ; fsm:Control_FSM|select[0] ; 5254     ; 0        ; 5254     ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|select[0] ; 452      ; 452      ; 452      ; 452      ;
; clock                     ; fsm:Control_FSM|ula[0]    ; 532      ; 0        ; 0        ; 0        ;
; fsm:Control_FSM|select[0] ; fsm:Control_FSM|ula[0]    ; 1158     ; 1158     ; 0        ; 0        ;
; fsm:Control_FSM|ula[0]    ; fsm:Control_FSM|ula[0]    ; 194      ; 194      ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 14 23:24:47 2022
Info: Command: quartus_sta praticaII -c praticaII
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 56 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'praticaII.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|select[0] fsm:Control_FSM|select[0]
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|dout_in fsm:Control_FSM|dout_in
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|ula[0] fsm:Control_FSM|ula[0]
    Info (332105): create_clock -period 1.000 -name fsm:Control_FSM|addr_in fsm:Control_FSM|addr_in
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "COUNTER_R7|r7[4]~4|combout"
    Warning (332126): Node "COUNTER_R7|Add0~12|datad"
    Warning (332126): Node "COUNTER_R7|Add0~12|combout"
    Warning (332126): Node "COUNTER_R7|r7[4]~4|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "COUNTER_R7|Add0~10|dataa"
    Warning (332126): Node "COUNTER_R7|Add0~10|combout"
    Warning (332126): Node "COUNTER_R7|r7[3]~3|dataa"
    Warning (332126): Node "COUNTER_R7|r7[3]~3|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "COUNTER_R7|Add0~8|dataa"
    Warning (332126): Node "COUNTER_R7|Add0~8|combout"
    Warning (332126): Node "COUNTER_R7|r7[2]~2|dataa"
    Warning (332126): Node "COUNTER_R7|r7[2]~2|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "COUNTER_R7|r7[1]~1|combout"
    Warning (332126): Node "COUNTER_R7|Add0~6|datab"
    Warning (332126): Node "COUNTER_R7|Add0~6|combout"
    Warning (332126): Node "COUNTER_R7|r7[1]~1|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "COUNTER_R7|Add0~4|datab"
    Warning (332126): Node "COUNTER_R7|Add0~4|combout"
    Warning (332126): Node "COUNTER_R7|r7[0]~15|datab"
    Warning (332126): Node "COUNTER_R7|r7[0]~15|combout"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.319      -159.638 fsm:Control_FSM|select[0] 
    Info (332119):   -13.448      -770.241 clock 
    Info (332119):    -6.303       -96.745 fsm:Control_FSM|ula[0] 
    Info (332119):    -3.854       -26.567 fsm:Control_FSM|addr_in 
    Info (332119):    -3.213       -46.328 fsm:Control_FSM|dout_in 
Info (332146): Worst-case hold slack is -2.618
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.618       -25.120 fsm:Control_FSM|ula[0] 
    Info (332119):    -2.518        -7.522 clock 
    Info (332119):    -1.371       -10.787 fsm:Control_FSM|select[0] 
    Info (332119):     1.848         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     2.180         0.000 fsm:Control_FSM|addr_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -351.610 clock 
    Info (332119):     0.500         0.000 fsm:Control_FSM|addr_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|select[0] 
    Info (332119):     0.500         0.000 fsm:Control_FSM|ula[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.191       -66.742 fsm:Control_FSM|select[0] 
    Info (332119):    -5.314      -289.990 clock 
    Info (332119):    -2.496       -37.652 fsm:Control_FSM|ula[0] 
    Info (332119):    -1.374        -9.158 fsm:Control_FSM|addr_in 
    Info (332119):    -1.092       -15.118 fsm:Control_FSM|dout_in 
Info (332146): Worst-case hold slack is -1.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.561        -4.654 clock 
    Info (332119):    -1.512       -16.941 fsm:Control_FSM|ula[0] 
    Info (332119):    -0.855        -8.329 fsm:Control_FSM|select[0] 
    Info (332119):     0.790         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     0.950         0.000 fsm:Control_FSM|addr_in 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -351.610 clock 
    Info (332119):     0.500         0.000 fsm:Control_FSM|addr_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|dout_in 
    Info (332119):     0.500         0.000 fsm:Control_FSM|select[0] 
    Info (332119):     0.500         0.000 fsm:Control_FSM|ula[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 4560 megabytes
    Info: Processing ended: Fri Oct 14 23:24:51 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


