# 写在前面

你好👋

本实验文档仅适用于2022-2023春夏学期《计算机组成与设计》**刘海风老师**班。

《计算机组成与设计》实验主要内容是使用Verilog实现一个简单的32-bit RISC-V CPU Core。

> 如果你修读的是《计算机组成》，请注意：本文档的内容要多于你的课程要求。

## 实验日历

> 具体时间待补充

* Lab0: 安装并使用Vivado
* Lab1: 简单模块设计（ALU/RegFile/有限状态机）
* Lab2: 使用提供的IP核搭建测试框架
* Lab3: 实现乘法器/除法器
* Lab4: 实现单周期CPU
  * 4-0: 使用提供的IP核集成CPU
  * 4-1: 设计实现Datapath
  * 4-2: 设计实现Control-Unit
  * 4-3: 拓展指令
  * 4-4: 实现中断
* Lab5: 实现流水线CPU
  * 5-1（**不需要做**）: 流水线处理器集成
  * 5-2: 设计实现流水线IF-ID
  * 5-3: 设计实现流水线EXE-MEM-WB
  * 5-4: Hazard & stall
