module gates(out1,out2,in1,in2,in3,in4);
output out1,out2;
input in1,in2,in3,in4;
wire w1;
or o1(w1,in1,in2);
or o2(w2,in3,in4);
and a1(out1,w1,w2);
and a2(w3,in1,in3);
and a3(w4,in1,in4);
and a4(w5,in2,in3);
and a5(w6,1n2,1n4);
or o5(out2,w3,w4,w5,w6);
endmodule 
