// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module ExeUnit_16(
  input          clock,
  input          reset,
  input          io_flush_valid,
  input          io_flush_bits_robIdx_flag,
  input  [7:0]   io_flush_bits_robIdx_value,
  input          io_flush_bits_level,
  input          io_in_valid,
  input  [34:0]  io_in_bits_fuType,
  input  [8:0]   io_in_bits_fuOpType,
  input  [127:0] io_in_bits_src_0,
  input  [127:0] io_in_bits_src_1,
  input  [127:0] io_in_bits_src_2,
  input  [127:0] io_in_bits_src_3,
  input  [127:0] io_in_bits_src_4,
  input          io_in_bits_robIdx_flag,
  input  [7:0]   io_in_bits_robIdx_value,
  input  [7:0]   io_in_bits_pdest,
  input          io_in_bits_fpWen,
  input          io_in_bits_vecWen,
  input          io_in_bits_v0Wen,
  input          io_in_bits_fpu_wflags,
  input          io_in_bits_vpu_vma,
  input          io_in_bits_vpu_vta,
  input  [1:0]   io_in_bits_vpu_vsew,
  input  [2:0]   io_in_bits_vpu_vlmul,
  input          io_in_bits_vpu_vm,
  input  [7:0]   io_in_bits_vpu_vstart,
  input          io_in_bits_vpu_fpu_isFoldTo1_2,
  input          io_in_bits_vpu_fpu_isFoldTo1_4,
  input          io_in_bits_vpu_fpu_isFoldTo1_8,
  input  [6:0]   io_in_bits_vpu_vuopIdx,
  input          io_in_bits_vpu_lastUop,
  input          io_in_bits_vpu_isNarrow,
  input          io_in_bits_vpu_isDstMask,
  output         io_out_valid,
  output [127:0] io_out_bits_data_1,
  output [127:0] io_out_bits_data_2,
  output [127:0] io_out_bits_data_3,
  output [7:0]   io_out_bits_pdest,
  output         io_out_bits_robIdx_flag,
  output [7:0]   io_out_bits_robIdx_value,
  output         io_out_bits_fpWen,
  output         io_out_bits_vecWen,
  output         io_out_bits_v0Wen,
  output [4:0]   io_out_bits_fflags,
  output         io_out_bits_wflags,
  input  [2:0]   io_frm
);

  wire         _in1ToN_io_out_0_valid;
  wire [8:0]   _in1ToN_io_out_0_bits_fuOpType;
  wire [1:0]   _in1ToN_io_out_0_bits_vpu_vsew;
  wire [2:0]   _in1ToN_io_out_0_bits_vpu_vlmul;
  wire         _in1ToN_io_out_0_bits_vpu_vm;
  wire         _in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_2;
  wire         _in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_4;
  wire         _in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_8;
  wire [6:0]   _in1ToN_io_out_0_bits_vpu_vuopIdx;
  wire         _ClockGate_Q;
  wire [127:0] _Vfalu_io_out_bits_res_data;
  reg          fuVld_en_reg;
  reg          fuVldVec_1;
  wire         fuVld_en = _in1ToN_io_out_0_valid | fuVldVec_1;
  reg          inPipe_2_1;
  reg  [8:0]   inPipe_1_1_fuOpType;
  reg  [127:0] inPipe_1_1_src_2;
  reg  [127:0] inPipe_1_1_src_3;
  reg  [127:0] inPipe_1_1_src_4;
  reg          inPipe_1_1_robIdx_flag;
  reg  [7:0]   inPipe_1_1_robIdx_value;
  reg  [7:0]   inPipe_1_1_pdest;
  reg          inPipe_1_1_fpWen;
  reg          inPipe_1_1_vecWen;
  reg          inPipe_1_1_v0Wen;
  reg          inPipe_1_1_fpu_wflags;
  reg          inPipe_1_1_vpu_vma;
  reg          inPipe_1_1_vpu_vta;
  reg  [1:0]   inPipe_1_1_vpu_vsew;
  reg  [2:0]   inPipe_1_1_vpu_vlmul;
  reg          inPipe_1_1_vpu_vm;
  reg  [7:0]   inPipe_1_1_vpu_vstart;
  reg          inPipe_1_1_vpu_fpu_isFoldTo1_2;
  reg          inPipe_1_1_vpu_fpu_isFoldTo1_4;
  reg          inPipe_1_1_vpu_fpu_isFoldTo1_8;
  reg  [6:0]   inPipe_1_1_vpu_vuopIdx;
  reg          inPipe_1_1_vpu_lastUop;
  reg          inPipe_1_1_vpu_isNarrow;
  reg          inPipe_1_1_vpu_isDstMask;
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      fuVld_en_reg <= 1'h0;
      fuVldVec_1 <= 1'h0;
      inPipe_2_1 <= 1'h0;
    end
    else begin
      fuVld_en_reg <= fuVld_en;
      fuVldVec_1 <= _in1ToN_io_out_0_valid;
      inPipe_2_1 <=
        io_in_valid
        & ~(io_in_valid & io_flush_valid
            & (io_flush_bits_level
               & {io_in_bits_robIdx_flag,
                  io_in_bits_robIdx_value} == {io_flush_bits_robIdx_flag,
                                               io_flush_bits_robIdx_value}
               | io_in_bits_robIdx_flag ^ io_flush_bits_robIdx_flag
               ^ io_in_bits_robIdx_value > io_flush_bits_robIdx_value));
    end
  end // always @(posedge, posedge)
  always @(posedge clock) begin
    inPipe_1_1_fuOpType <= io_in_bits_fuOpType;
    inPipe_1_1_src_2 <= io_in_bits_src_2;
    inPipe_1_1_src_3 <= io_in_bits_src_3;
    inPipe_1_1_src_4 <= io_in_bits_src_4;
    inPipe_1_1_robIdx_flag <= io_in_bits_robIdx_flag;
    inPipe_1_1_robIdx_value <= io_in_bits_robIdx_value;
    inPipe_1_1_pdest <= io_in_bits_pdest;
    inPipe_1_1_fpWen <= io_in_bits_fpWen;
    inPipe_1_1_vecWen <= io_in_bits_vecWen;
    inPipe_1_1_v0Wen <= io_in_bits_v0Wen;
    inPipe_1_1_fpu_wflags <= io_in_bits_fpu_wflags;
    inPipe_1_1_vpu_vma <= io_in_bits_vpu_vma;
    inPipe_1_1_vpu_vta <= io_in_bits_vpu_vta;
    inPipe_1_1_vpu_vsew <= io_in_bits_vpu_vsew;
    inPipe_1_1_vpu_vlmul <= io_in_bits_vpu_vlmul;
    inPipe_1_1_vpu_vm <= io_in_bits_vpu_vm;
    inPipe_1_1_vpu_vstart <= io_in_bits_vpu_vstart;
    inPipe_1_1_vpu_fpu_isFoldTo1_2 <= io_in_bits_vpu_fpu_isFoldTo1_2;
    inPipe_1_1_vpu_fpu_isFoldTo1_4 <= io_in_bits_vpu_fpu_isFoldTo1_4;
    inPipe_1_1_vpu_fpu_isFoldTo1_8 <= io_in_bits_vpu_fpu_isFoldTo1_8;
    inPipe_1_1_vpu_vuopIdx <= io_in_bits_vpu_vuopIdx;
    inPipe_1_1_vpu_lastUop <= io_in_bits_vpu_lastUop;
    inPipe_1_1_vpu_isNarrow <= io_in_bits_vpu_isNarrow;
    inPipe_1_1_vpu_isDstMask <= io_in_bits_vpu_isDstMask;
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:30];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [4:0] i = 5'h0; i < 5'h1F; i += 5'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        fuVld_en_reg = _RANDOM[5'h0][0];
        fuVldVec_1 = _RANDOM[5'h0][2];
        inPipe_2_1 = _RANDOM[5'h0][4];
        inPipe_1_1_fuOpType = _RANDOM[5'h1][16:8];
        inPipe_1_1_src_2 =
          {_RANDOM[5'h9][31:17],
           _RANDOM[5'hA],
           _RANDOM[5'hB],
           _RANDOM[5'hC],
           _RANDOM[5'hD][16:0]};
        inPipe_1_1_src_3 =
          {_RANDOM[5'hD][31:17],
           _RANDOM[5'hE],
           _RANDOM[5'hF],
           _RANDOM[5'h10],
           _RANDOM[5'h11][16:0]};
        inPipe_1_1_src_4 =
          {_RANDOM[5'h11][31:17],
           _RANDOM[5'h12],
           _RANDOM[5'h13],
           _RANDOM[5'h14],
           _RANDOM[5'h15][16:0]};
        inPipe_1_1_robIdx_flag = _RANDOM[5'h17][17];
        inPipe_1_1_robIdx_value = _RANDOM[5'h17][25:18];
        inPipe_1_1_pdest = {_RANDOM[5'h17][31], _RANDOM[5'h18][6:0]};
        inPipe_1_1_fpWen = _RANDOM[5'h18][7];
        inPipe_1_1_vecWen = _RANDOM[5'h18][8];
        inPipe_1_1_v0Wen = _RANDOM[5'h18][9];
        inPipe_1_1_fpu_wflags = _RANDOM[5'h18][12];
        inPipe_1_1_vpu_vma = _RANDOM[5'h18][21];
        inPipe_1_1_vpu_vta = _RANDOM[5'h18][22];
        inPipe_1_1_vpu_vsew = _RANDOM[5'h18][24:23];
        inPipe_1_1_vpu_vlmul = _RANDOM[5'h18][27:25];
        inPipe_1_1_vpu_vm = _RANDOM[5'h19][4];
        inPipe_1_1_vpu_vstart = _RANDOM[5'h19][12:5];
        inPipe_1_1_vpu_fpu_isFoldTo1_2 = _RANDOM[5'h19][20];
        inPipe_1_1_vpu_fpu_isFoldTo1_4 = _RANDOM[5'h19][21];
        inPipe_1_1_vpu_fpu_isFoldTo1_8 = _RANDOM[5'h19][22];
        inPipe_1_1_vpu_vuopIdx = _RANDOM[5'h19][31:25];
        inPipe_1_1_vpu_lastUop = _RANDOM[5'h1A][0];
        inPipe_1_1_vpu_isNarrow = _RANDOM[5'h1E][16];
        inPipe_1_1_vpu_isDstMask = _RANDOM[5'h1E][17];
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        fuVld_en_reg = 1'h0;
        fuVldVec_1 = 1'h0;
        inPipe_2_1 = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  VFAlu Vfalu (
    .clock                                     (_ClockGate_Q),
    .reset                                     (reset),
    .io_in_valid                               (_in1ToN_io_out_0_valid),
    .io_in_bits_ctrl_fuOpType                  (_in1ToN_io_out_0_bits_fuOpType),
    .io_in_bits_ctrl_vpu_vsew                  (_in1ToN_io_out_0_bits_vpu_vsew),
    .io_in_bits_ctrl_vpu_vlmul                 (_in1ToN_io_out_0_bits_vpu_vlmul),
    .io_in_bits_ctrl_vpu_vm                    (_in1ToN_io_out_0_bits_vpu_vm),
    .io_in_bits_ctrl_vpu_fpu_isFoldTo1_2
      (_in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_2),
    .io_in_bits_ctrl_vpu_fpu_isFoldTo1_4
      (_in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_4),
    .io_in_bits_ctrl_vpu_fpu_isFoldTo1_8
      (_in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_8),
    .io_in_bits_ctrl_vpu_vuopIdx               (_in1ToN_io_out_0_bits_vpu_vuopIdx),
    .io_in_bits_ctrlPipe_0_fuOpType            (io_in_bits_fuOpType),
    .io_in_bits_ctrlPipe_0_vpu_vsew            (io_in_bits_vpu_vsew),
    .io_in_bits_ctrlPipe_0_vpu_vlmul           (io_in_bits_vpu_vlmul),
    .io_in_bits_ctrlPipe_0_vpu_vuopIdx         (io_in_bits_vpu_vuopIdx),
    .io_in_bits_ctrlPipe_1_fuOpType            (inPipe_1_1_fuOpType),
    .io_in_bits_ctrlPipe_1_robIdx_flag         (inPipe_1_1_robIdx_flag),
    .io_in_bits_ctrlPipe_1_robIdx_value        (inPipe_1_1_robIdx_value),
    .io_in_bits_ctrlPipe_1_pdest               (inPipe_1_1_pdest),
    .io_in_bits_ctrlPipe_1_fpWen               (inPipe_1_1_fpWen),
    .io_in_bits_ctrlPipe_1_vecWen              (inPipe_1_1_vecWen),
    .io_in_bits_ctrlPipe_1_v0Wen               (inPipe_1_1_v0Wen),
    .io_in_bits_ctrlPipe_1_fpu_wflags          (inPipe_1_1_fpu_wflags),
    .io_in_bits_ctrlPipe_1_vpu_vma             (inPipe_1_1_vpu_vma),
    .io_in_bits_ctrlPipe_1_vpu_vta             (inPipe_1_1_vpu_vta),
    .io_in_bits_ctrlPipe_1_vpu_vsew            (inPipe_1_1_vpu_vsew),
    .io_in_bits_ctrlPipe_1_vpu_vlmul           (inPipe_1_1_vpu_vlmul),
    .io_in_bits_ctrlPipe_1_vpu_vm              (inPipe_1_1_vpu_vm),
    .io_in_bits_ctrlPipe_1_vpu_vstart          (inPipe_1_1_vpu_vstart),
    .io_in_bits_ctrlPipe_1_vpu_fpu_isFoldTo1_2 (inPipe_1_1_vpu_fpu_isFoldTo1_2),
    .io_in_bits_ctrlPipe_1_vpu_fpu_isFoldTo1_4 (inPipe_1_1_vpu_fpu_isFoldTo1_4),
    .io_in_bits_ctrlPipe_1_vpu_fpu_isFoldTo1_8 (inPipe_1_1_vpu_fpu_isFoldTo1_8),
    .io_in_bits_ctrlPipe_1_vpu_vuopIdx         (inPipe_1_1_vpu_vuopIdx),
    .io_in_bits_ctrlPipe_1_vpu_lastUop         (inPipe_1_1_vpu_lastUop),
    .io_in_bits_ctrlPipe_1_vpu_isNarrow        (inPipe_1_1_vpu_isNarrow),
    .io_in_bits_ctrlPipe_1_vpu_isDstMask       (inPipe_1_1_vpu_isDstMask),
    .io_in_bits_validPipe_1                    (inPipe_2_1),
    .io_in_bits_data_src_4                     (io_in_bits_src_4[7:0]),
    .io_in_bits_data_src_3                     (io_in_bits_src_3),
    .io_in_bits_data_src_1                     (io_in_bits_src_1),
    .io_in_bits_data_src_0                     (io_in_bits_src_0),
    .io_in_bits_dataPipe_0_src_4               (io_in_bits_src_4[7:0]),
    .io_in_bits_dataPipe_1_src_4               (inPipe_1_1_src_4[7:0]),
    .io_in_bits_dataPipe_1_src_3               (inPipe_1_1_src_3),
    .io_in_bits_dataPipe_1_src_2               (inPipe_1_1_src_2),
    .io_out_valid                              (io_out_valid),
    .io_out_bits_ctrl_robIdx_flag              (io_out_bits_robIdx_flag),
    .io_out_bits_ctrl_robIdx_value             (io_out_bits_robIdx_value),
    .io_out_bits_ctrl_pdest                    (io_out_bits_pdest),
    .io_out_bits_ctrl_fpWen                    (io_out_bits_fpWen),
    .io_out_bits_ctrl_vecWen                   (io_out_bits_vecWen),
    .io_out_bits_ctrl_v0Wen                    (io_out_bits_v0Wen),
    .io_out_bits_ctrl_fpu_wflags               (io_out_bits_wflags),
    .io_out_bits_res_data                      (_Vfalu_io_out_bits_res_data),
    .io_out_bits_res_fflags                    (io_out_bits_fflags),
    .io_frm                                    (io_frm)
  );
  ClockGate ClockGate (
    .TE (1'h0),
    .E  (fuVld_en | fuVld_en_reg),
    .CK (clock),
    .Q  (_ClockGate_Q)
  );
  Dispatcher_16 in1ToN (
    .io_in_valid                       (io_in_valid),
    .io_in_bits_fuType                 (io_in_bits_fuType),
    .io_in_bits_fuOpType               (io_in_bits_fuOpType),
    .io_in_bits_vpu_vsew               (io_in_bits_vpu_vsew),
    .io_in_bits_vpu_vlmul              (io_in_bits_vpu_vlmul),
    .io_in_bits_vpu_vm                 (io_in_bits_vpu_vm),
    .io_in_bits_vpu_fpu_isFoldTo1_2    (io_in_bits_vpu_fpu_isFoldTo1_2),
    .io_in_bits_vpu_fpu_isFoldTo1_4    (io_in_bits_vpu_fpu_isFoldTo1_4),
    .io_in_bits_vpu_fpu_isFoldTo1_8    (io_in_bits_vpu_fpu_isFoldTo1_8),
    .io_in_bits_vpu_vuopIdx            (io_in_bits_vpu_vuopIdx),
    .io_out_0_valid                    (_in1ToN_io_out_0_valid),
    .io_out_0_bits_fuOpType            (_in1ToN_io_out_0_bits_fuOpType),
    .io_out_0_bits_vpu_vsew            (_in1ToN_io_out_0_bits_vpu_vsew),
    .io_out_0_bits_vpu_vlmul           (_in1ToN_io_out_0_bits_vpu_vlmul),
    .io_out_0_bits_vpu_vm              (_in1ToN_io_out_0_bits_vpu_vm),
    .io_out_0_bits_vpu_fpu_isFoldTo1_2 (_in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_2),
    .io_out_0_bits_vpu_fpu_isFoldTo1_4 (_in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_4),
    .io_out_0_bits_vpu_fpu_isFoldTo1_8 (_in1ToN_io_out_0_bits_vpu_fpu_isFoldTo1_8),
    .io_out_0_bits_vpu_vuopIdx         (_in1ToN_io_out_0_bits_vpu_vuopIdx)
  );
  assign io_out_bits_data_1 = _Vfalu_io_out_bits_res_data;
  assign io_out_bits_data_2 = _Vfalu_io_out_bits_res_data;
  assign io_out_bits_data_3 = _Vfalu_io_out_bits_res_data;
endmodule

