# 📘 1.1 컴퓨터 구조

# 1.1-4 폰 노이만 구조 vs 하버드 구조

> *🖥️ 컴퓨터 설계할 때 컴퓨터 구조는 어떻게 될까?*


## 1. 폰 노이만 구조 (Von Neumann Architecture)

폰 노이만 구조는 현대 컴퓨터의 기본이 되는 구조로, CPU, 메모리, 입출력장치로 구성된다. 명령어(프로그램)와 데이터를 **동일한 메모리 공간**에 저장하며, **단일 버스**를 통해 CPU가 이들을 순차적으로 처리하는 구조이다.

### 주요 특징
* **통합 메모리**: 명령어와 데이터가 같은 주소 공간에 존재
* **단일 버스**: 하나의 버스를 통해 명령어와 데이터가 전송되므로, 한 순간에는 하나만 접근 가능
* **순차 처리**: 명령어 인출(Fetch) → 해석(Decode) → 실행(Execute) 사이클을 순차적으로 수행
* **단순성**: 구조가 단순하고 설계 비용이 낮아 범용 컴퓨터에 적합

### 단점: 폰 노이만 병목 (Von Neumann Bottleneck)
* **동시 접근 불가**: 명령어와 데이터를 동시에 접근할 수 없음
* **버스 경합**: CPU의 처리 속도에 비해 메모리 접근 속도가 상대적으로 느려 병목 발생
* **성능 제약**: 명령어 인출과 데이터 처리가 같은 버스를 사용해 병목현상이 발생하고 순차적으로만 가능하여 처리량 한계

### 구조도
```
┌─────────────────────┐
│   통합 메모리 공간      │
│ ┌─────────────────┐ │
│ │   명령어 영역     │ │
│ ├─────────────────┤ │
│ │   데이터 영역     │ │
│ └─────────────────┘ │
└─────────────────────┘
           ↕
      [ 단일 버스 ]
           ↕
    ┌─────────────┐
    │     CPU     │
    │ ┌─────────┐ │
    │ │ 제어부   │ │
    │ ├─────────┤ │
    │ │  ALU    │ │
    │ ├─────────┤ │
    │ │레지스터  │ │
    │ └─────────┘ │
    └─────────────┘
```

## 2. 하버드 구조 (Harvard Architecture)

하버드 구조는 명령어와 데이터를 **물리적으로 완전히 분리된 메모리와 버스**에서 처리하는 구조이다. 각각 독립된 통로가 있으므로 **병렬 접근**이 가능하다.

### 주요 특징
* **분리된 메모리**: 명령어 메모리와 데이터 메모리가 물리적으로 분리
* **이중 버스**: 명령어 버스와 데이터 버스가 독립적으로 구성
* **병렬 처리**: CPU가 동시에 명령어를 인출하고 데이터를 읽거나 쓸 수 있음
* **예측 가능한 성능**: 명령어 접근이 데이터 접근에 방해받지 않아 실시간성 보장

### 장점
* **높은 처리량**: 명령어와 데이터가 분리된 버스와 메모리를 사용해 동시 접근으로 성능 향상
* **실시간성**: 예측 가능한 메모리 접근 시간
* **보안성**: 코드 주입 공격에 대한 방어력 향상 (명령어/데이터 영역 분리)

### 단점
* **높은 복잡도**: 설계 및 구현이 복잡
* **비용 증가**: 이중 메모리와 버스로 인한 하드웨어 비용 상승
* **메모리 효율성**: 명령어와 데이터 메모리 크기를 미리 정해야 하므로 유연성 부족

### 구조도
```
┌─────────────┐           ┌─────────────┐
│ 명령어 메모리 │           │ 데이터 메모리 │
└─────────────┘           └─────────────┘
       ↕                         ↕
  [명령어 버스]               [데이터 버스]
       ↕                         ↕
    ┌─────────────────────────────────┐
    │              CPU                │
    │ ┌─────────┐   ┌─────────────┐   │
    │ │명령어   │   │데이터 처리부 │   │
    │ │처리부   │   │             │   │
    │ └─────────┘   └─────────────┘   │
    │        ┌─────────┐              │
    │        │  ALU    │              │
    │        └─────────┘              │
    └─────────────────────────────────┘
```

## 3. 구조별 상세 비교

| 비교 항목 | 폰 노이만 구조 | 하버드 구조 |
|-----------|----------------|-------------|
| **메모리 구성** | 통합 메모리 (명령어/데이터 공유) | 분리된 메모리 (명령어/데이터 독립) |
| **버스 구조** | 단일 버스 | 이중 버스 (명령어/데이터 독립) |
| **동시 접근성** | 불가능 (순차적) | 가능 (병렬적) |
| **처리 성능** | 병목 현상으로 제한적 | 병렬 처리로 높은 성능 |
| **설계 복잡도** | 단순 | 복잡 |
| **제조 비용** | 저비용 | 고비용 |
| **메모리 효율성** | 높음 (동적 할당) | 낮음 (고정 할당) |
| **실시간성** | 예측 어려움 | 예측 가능 |
| **주요 응용분야** | 범용 컴퓨터, 서버 | 임베디드 시스템, DSP |
| **대표 사례** | x86, ARM (메인 메모리 수준) | AVR, PIC, DSP 칩 |

## 4. 수정형 하버드 구조 (Modified Harvard Architecture)

현대 고성능 CPU는 두 구조의 장점을 결합한 **수정형 하버드 구조**를 채택한다. 메인 메모리는 폰 노이만 방식을 유지하되, **캐시 계층에서 하버드 방식**을 적용하여 성능과 효율성을 동시에 확보한다.

### 핵심 개념
* **메인 메모리**: 통합 구조 (폰 노이만 방식) - 비용 효율성과 유연성 확보
* **캐시 계층**: 분리 구조 (하버드 방식) - I-Cache(명령어 캐시)와 D-Cache(데이터 캐시) 독립 운영
* **하이브리드 접근**: 캐시 히트 시 병렬 처리, 캐시 미스 시 순차 처리

### 동작 원리
1. **캐시 히트**: I-Cache와 D-Cache에서 동시에 명령어와 데이터를 가져와 병렬 처리
2. **캐시 미스**: 메인 메모리에서 순차적으로 데이터를 가져와 해당 캐시에 저장
3. **성능 최적화**: 지역성 원리를 활용하여 대부분의 경우 캐시 히트로 병렬 처리 실현

### 구조도
```
┌─────────────────────────────────────┐
│          메인 메모리 (통합)           │
│    ┌─────────────────────────────┐   │
│    │     통합 주소 공간           │   │
│    │ (명령어 + 데이터 혼재)       │   │
│    └─────────────────────────────┘   │
└─────────────────────────────────────┘
                   ↕
              [ 메모리 버스 ]
                   ↕
┌─────────────────────────────────────┐
│              CPU                    │
│ ┌─────────────┐   ┌─────────────┐   │
│ │  I-Cache    │   │  D-Cache    │   │
│ │ (명령어 캐시) │   │ (데이터 캐시) │   │
│ └─────────────┘   └─────────────┘   │
│        ↕                 ↕          │
│ ┌─────────────┐   ┌─────────────┐   │
│ │ 명령어 처리부 │   │ 데이터 처리부 │   │
│ └─────────────┘   └─────────────┘   │
│          └─────────┬─────────┘       │
│                   ALU                │
└─────────────────────────────────────┘
```

### 대표적인 구현 사례
* **x86 프로세서**: Intel, AMD CPU의 L1 캐시가 I-Cache/D-Cache로 분리
* **ARM 프로세서**: 모바일 및 임베디드 시스템에서 광범위하게 사용
* **RISC-V**: 오픈소스 아키텍처에서도 동일한 방식 채택

## 5. 실무 관점에서의 응용

### 임베디드 시스템 (전통적 하버드 구조)
* **MCU 사례**: AVR, PIC, 8051 등
* **DSP 사례**: TI C6000 시리즈, Analog Devices SHARC
* **특징**: 실시간 처리가 중요하고, 메모리 사용량이 예측 가능한 환경

### 범용 컴퓨팅 (수정형 하버드 구조)
* **데스크톱/서버**: Intel Core, AMD Ryzen
* **모바일**: ARM Cortex, Apple Silicon
* **특징**: 높은 성능과 유연성이 모두 필요한 환경

### 보안 관점
* **코드 주입 방어**: 하버드 구조의 명령어/데이터 분리는 악성 코드 실행 방지에 유리
* **NX bit**: 현대 CPU는 데이터 영역의 코드 실행을 막는 기능 제공
* **ASLR**: 주소 공간 배치 무작위화로 보안 강화

## 6. 성능 최적화 기법

### 폰 노이만 병목 완화 방법
1. **캐시 메모리**: 자주 사용되는 데이터를 고속 메모리에 저장
2. **파이프라이닝**: 명령어를 여러 단계로 나누어 동시 처리
3. **분기 예측**: 조건문의 결과를 미리 예측하여 성능 향상
4. **슈퍼스칼라**: 여러 명령어를 동시에 실행할 수 있는 구조



---

## 핵심 용어 정리

* **폰 노이만 병목**: 명령어와 데이터가 동일한 버스를 공유하면서 발생하는 성능 제약
* **I-Cache / D-Cache**: 명령어 전용 캐시와 데이터 전용 캐시로, 분리하여 병렬 접근 가능
* **캐시 히트/미스**: 필요한 데이터가 캐시에 있으면 히트, 없으면 미스
* **지역성 원리**: 최근 사용된 데이터나 인근 데이터가 다시 사용될 가능성이 높다는 원리
* **임베디드 시스템**: 특정 기능에 특화된 소형 컴퓨터 시스템 (냉장고, 자동차 ECU 등)
* **DSP**: 디지털 신호 처리에 최적화된 전용 프로세서
* **실시간 시스템**: 정해진 시간 내에 반드시 응답해야 하는 시스템