[Разработка цифровой аппаратуры нетрадиционным методом: Yosys, SpinalHDL, VexRiscv (ч.1)](https://habr.com/ru/articles/801191/)
[Разработка цифровой аппаратуры нетрадиционным методом: Yosys, SpinalHDL, VexRiscv (ч.2)](https://habr.com/ru/articles/802127/)

## Ссылки на репозитории

[Плата «Карно» (KiCAD):](https://github.com/Fabmicro-LLC/Karnix_ASB-254)
[Проект «basics-graphics-music»:](https://github.com/yuri-panchul/basics-graphics-music)
[YosysHQ: ](https://github.com/YosysHQ/yosys)
[Yosys Manual: ](https://yosyshq.readthedocs.io/projects/yosys/en/latest/index.html#yosys-manual)
[SpinalHDL: ](https://github.com/SpinalHDL/SpinalHDL)
[SpinalHDL Docs: ](https://spinalhdl.github.io/SpinalDoc-RTD/master/index.html)
[SpinalTemplateSbtForKarnix: ](https://github.com/Fabmicro-LLC/SpinalTemplateSbtForKarnix)
[VexRiscv: ](https://github.com/SpinalHDL/VexRiscv)
[VexRiscvWithKarnix: ](https://github.com/Fabmicro-LLC/VexRiscvWithKarnix)
[VexRiscvWithHUB12ForKarnix: ](https://github.com/Fabmicro-LLC/VexRiscvWithHUB12ForKarnix)

[Использование произвольных DataFlash 25-й серии вместо дорогих конфигураторов FPGA Altera без дополнительной аппаратуры](https://habr.com/ru/articles/352666/)

## Модели устройств на verilog
[Модель статической памяти](https://github.com/freecores/mem_ctrl/blob/master/bench/verilog/sdram_models/4Mx16/mt48lc4m16a2.v?ysclid=m69kues6to43374010)
[freecores](https://github.com/freecores)


