TimeQuest Timing Analyzer report for Counter
Sun Mar 17 17:44:22 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK'
 13. Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div'
 14. Slow 1200mV 85C Model Hold: 'CLOCK'
 15. Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div'
 16. Slow 1200mV 85C Model Recovery: 'Clock_Divider:cd|Clk_Div'
 17. Slow 1200mV 85C Model Removal: 'Clock_Divider:cd|Clk_Div'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'BUTTON[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLOCK'
 33. Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'
 34. Slow 1200mV 0C Model Hold: 'CLOCK'
 35. Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'
 36. Slow 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'
 37. Slow 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLOCK'
 52. Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'
 53. Fast 1200mV 0C Model Hold: 'CLOCK'
 54. Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'
 55. Fast 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'
 56. Fast 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Counter                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; BUTTON[0]                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { BUTTON[0] }                ;
; CLOCK                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                    ;
; Clock_Divider:cd|Clk_Div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|Clk_Div } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 295.51 MHz ; 250.0 MHz       ; CLOCK                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 415.11 MHz ; 415.11 MHz      ; Clock_Divider:cd|Clk_Div ;                                                               ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -2.384 ; -75.067       ;
; Clock_Divider:cd|Clk_Div ; -1.409 ; -4.812        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK                    ; 0.222 ; 0.000         ;
; Clock_Divider:cd|Clk_Div ; 0.363 ; 0.000         ;
+--------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary           ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.326 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary             ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div ; -0.382 ; -1.528        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -3.000 ; -36.000       ;
; BUTTON[0]                ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK'                                                                                               ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.384 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.320      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.381 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.059     ; 3.317      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.360 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.294      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.346 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.280      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.335 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.269      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.326 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.260      ;
; -2.302 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.236      ;
; -2.302 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.236      ;
; -2.302 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.236      ;
; -2.302 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.061     ; 3.236      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                        ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; -1.409 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.344      ;
; -1.247 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.182      ;
; -1.205 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.140      ;
; -1.187 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.122      ;
; -1.173 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.108      ;
; -1.160 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.095      ;
; -1.122 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.057      ;
; -1.109 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.044      ;
; -1.107 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 2.042      ;
; -0.990 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.343      ; 1.818      ;
; -0.989 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.343      ; 1.817      ;
; -0.967 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.343      ; 1.795      ;
; -0.965 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.343      ; 1.793      ;
; -0.950 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.885      ;
; -0.949 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.884      ;
; -0.941 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.485      ; 1.911      ;
; -0.936 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.871      ;
; -0.935 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.870      ;
; -0.919 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.344      ; 1.748      ;
; -0.918 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.485      ; 1.888      ;
; -0.896 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.344      ; 1.725      ;
; -0.884 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.819      ;
; -0.855 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.790      ;
; -0.835 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.060     ; 1.770      ;
; -0.708 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.485      ; 1.678      ;
; -0.705 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.485      ; 1.675      ;
; -0.699 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.617      ; 1.801      ;
; -0.698 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.617      ; 1.800      ;
; -0.686 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.344      ; 1.515      ;
; -0.683 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.344      ; 1.512      ;
; -0.676 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.617      ; 1.778      ;
; -0.674 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.617      ; 1.776      ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK'                                                                                               ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.222 ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 2.816      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[19] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[16] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[17] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[18] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[31] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[20] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[21] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[22] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[23] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[24] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[25] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[26] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[27] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[28] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[29] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.501 ; BUTTON[0]                ; Clock_Divider:cd|cnt[30] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.407      ; 3.095      ;
; 0.569 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.793      ;
; 0.592 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 0.810      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[4]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[0]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[1]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[2]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[3]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[5]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[6]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[7]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[8]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[9]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[10] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[11] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[12] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[13] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[14] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.637 ; BUTTON[0]                ; Clock_Divider:cd|cnt[15] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.409      ; 3.233      ;
; 0.844 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.062      ;
; 0.844 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.062      ;
; 0.845 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.845 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.063      ;
; 0.846 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 0.000        ; 0.059      ; 1.062      ;
; 0.846 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.065      ;
; 0.859 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.077      ;
; 0.859 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.077      ;
; 0.860 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.078      ;
; 0.861 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.861 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.061      ; 1.080      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                        ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; 0.363 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 0.580      ;
; 0.383 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.777      ; 0.847      ;
; 0.396 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.651      ; 0.734      ;
; 0.495 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 0.697      ;
; 0.540 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.513      ; 0.740      ;
; 0.892 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.109      ;
; 0.896 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.113      ;
; 0.993 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.777      ; 1.457      ;
; 1.000 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.217      ;
; 1.001 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.218      ;
; 1.046 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.777      ; 1.510      ;
; 1.046 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.777      ; 1.510      ;
; 1.108 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.325      ;
; 1.114 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.331      ;
; 1.114 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.331      ;
; 1.166 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.383      ;
; 1.168 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.385      ;
; 1.168 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.651      ; 1.506      ;
; 1.169 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.651      ; 1.507      ;
; 1.172 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.389      ;
; 1.173 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 1.375      ;
; 1.184 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.401      ;
; 1.188 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.405      ;
; 1.211 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.428      ;
; 1.218 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.435      ;
; 1.276 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.060      ; 1.493      ;
; 1.347 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.513      ; 1.547      ;
; 1.348 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.513      ; 1.548      ;
; 1.384 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.651      ; 1.722      ;
; 1.388 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 1.590      ;
; 1.390 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.513      ; 1.590      ;
; 1.402 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 1.604      ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Clock_Divider:cd|Clk_Div'                                                      ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; 0.326 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.434      ; 2.593      ;
; 0.326 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.434      ; 2.593      ;
; 0.326 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.434      ; 2.593      ;
; 0.326 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.434      ; 2.593      ;
; 0.939 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.434      ; 2.480      ;
; 0.939 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.434      ; 2.480      ;
; 0.939 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.434      ; 2.480      ;
; 0.939 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.434      ; 2.480      ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Clock_Divider:cd|Clk_Div'                                                        ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; -0.382 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.553      ; 2.358      ;
; -0.382 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.553      ; 2.358      ;
; -0.382 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.553      ; 2.358      ;
; -0.382 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.553      ; 2.358      ;
; 0.240  ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.553      ; 2.480      ;
; 0.240  ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.553      ; 2.480      ;
; 0.240  ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.553      ; 2.480      ;
; 0.240  ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.553      ; 2.480      ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK ; Rise       ; CLOCK                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[16]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[17]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[18]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[19]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[20]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[21]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[22]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[23]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[24]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[25]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[26]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[27]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[28]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[29]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[30]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[31]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|Clk_Div|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[0]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[10]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[11]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[12]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[13]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[14]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[15]|clk           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[1]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[2]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[3]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[4]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[5]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[6]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[7]|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[8]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'BUTTON[0]'                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BUTTON[0] ; Rise       ; BUTTON[0]         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[3]|datad ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[0]|datad ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[2]|datac ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[2]|datac ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[0]|datad ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[3]|datad ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                           ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 2.833 ; 3.255 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 2.718 ; 3.122 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 2.833 ; 3.255 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 2.624 ; 3.053 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 2.751 ; 3.183 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 1.069 ; 1.262 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 1.069 ; 1.262 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 1.976 ; 2.392 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 1.976 ; 2.392 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 1.387 ; 1.786 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -1.787 ; -2.190 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -1.916 ; -2.298 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -1.988 ; -2.384 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -1.787 ; -2.190 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -1.794 ; -2.214 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.252 ; -0.482 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.252 ; -0.482 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -0.931 ; -1.370 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -1.671 ; -2.073 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -0.931 ; -1.370 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 6.842 ; 6.981 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.641 ; 5.678 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.638 ; 5.663 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.842 ; 6.981 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.658 ; 5.691 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 5.493 ; 5.516 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.496 ; 5.531 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.493 ; 5.516 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.697 ; 6.835 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.512 ; 5.544 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 325.2 MHz  ; 250.0 MHz       ; CLOCK                    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 466.85 MHz ; 466.85 MHz      ; Clock_Divider:cd|Clk_Div ;                                                               ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -2.075 ; -65.112       ;
; Clock_Divider:cd|Clk_Div ; -1.142 ; -3.884        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK                    ; 0.265 ; 0.000         ;
; Clock_Divider:cd|Clk_Div ; 0.321 ; 0.000         ;
+--------------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary            ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.278 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary              ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div ; -0.261 ; -1.044        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -3.000 ; -36.000       ;
; BUTTON[0]                ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.075 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 3.016      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.054 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.996      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.053 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.994      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.050 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.053     ; 2.992      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.029 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.970      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.007 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.948      ;
; -2.005 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.946      ;
; -2.005 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.946      ;
; -2.005 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.946      ;
; -2.005 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.054     ; 2.946      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; -1.142 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 2.083      ;
; -1.003 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.944      ;
; -0.990 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.931      ;
; -0.975 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.916      ;
; -0.961 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.902      ;
; -0.947 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.888      ;
; -0.916 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.857      ;
; -0.901 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.238      ; 1.624      ;
; -0.900 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.238      ; 1.623      ;
; -0.884 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.825      ;
; -0.883 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.824      ;
; -0.877 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.238      ; 1.600      ;
; -0.876 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.238      ; 1.599      ;
; -0.845 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.369      ; 1.699      ;
; -0.827 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.239      ; 1.551      ;
; -0.826 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.369      ; 1.680      ;
; -0.808 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.239      ; 1.532      ;
; -0.757 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.698      ;
; -0.756 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.697      ;
; -0.741 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.682      ;
; -0.741 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.682      ;
; -0.685 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.626      ;
; -0.683 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.624      ;
; -0.650 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.369      ; 1.504      ;
; -0.649 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.369      ; 1.503      ;
; -0.646 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.481      ; 1.612      ;
; -0.645 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.481      ; 1.611      ;
; -0.641 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.054     ; 1.582      ;
; -0.632 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.239      ; 1.356      ;
; -0.631 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.239      ; 1.355      ;
; -0.622 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.481      ; 1.588      ;
; -0.621 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.481      ; 1.587      ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.265 ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.217      ; 2.656      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[19] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[16] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[17] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[18] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[31] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[20] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[21] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[22] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[23] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[24] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[25] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[26] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[27] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[28] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[29] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.506 ; BUTTON[0]                ; Clock_Divider:cd|cnt[30] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.218      ; 2.898      ;
; 0.511 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.715      ;
; 0.530 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.728      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[4]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[0]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[1]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[2]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[3]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[5]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[6]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[7]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[8]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[9]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[10] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[11] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[12] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[13] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[14] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.631 ; BUTTON[0]                ; Clock_Divider:cd|cnt[15] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 2.219      ; 3.024      ;
; 0.755 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.953      ;
; 0.755 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.953      ;
; 0.756 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.954      ;
; 0.756 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 0.000        ; 0.053      ; 0.953      ;
; 0.756 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.955      ;
; 0.756 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.954      ;
; 0.757 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.956      ;
; 0.760 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.958      ;
; 0.762 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.961      ;
; 0.762 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.962      ;
; 0.763 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.961      ;
; 0.764 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.962      ;
; 0.764 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.962      ;
; 0.765 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.963      ;
; 0.765 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.963      ;
; 0.766 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.964      ;
; 0.766 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.964      ;
; 0.769 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.968      ;
; 0.769 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.967      ;
; 0.770 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.055      ; 0.969      ;
; 0.770 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.054      ; 0.968      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; 0.321 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 0.519      ;
; 0.475 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 0.664      ;
; 0.480 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.622      ; 0.776      ;
; 0.572 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.392      ; 0.638      ;
; 0.612 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.390      ; 0.676      ;
; 0.807 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.005      ;
; 0.811 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.009      ;
; 0.903 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.101      ;
; 0.903 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.101      ;
; 0.995 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.193      ;
; 0.995 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.193      ;
; 1.002 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.200      ;
; 1.027 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.622      ; 1.323      ;
; 1.052 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.250      ;
; 1.055 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.253      ;
; 1.056 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.254      ;
; 1.066 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.622      ; 1.362      ;
; 1.067 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.622      ; 1.363      ;
; 1.068 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.266      ;
; 1.071 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.269      ;
; 1.084 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.282      ;
; 1.112 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.310      ;
; 1.159 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.054      ; 1.357      ;
; 1.186 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 1.375      ;
; 1.187 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 1.376      ;
; 1.191 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.392      ; 1.257      ;
; 1.345 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.390      ; 1.409      ;
; 1.345 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.390      ; 1.409      ;
; 1.381 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.390      ; 1.445      ;
; 1.385 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.515      ; 1.574      ;
; 1.389 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.392      ; 1.455      ;
; 1.402 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.392      ; 1.468      ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'                                                       ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; 0.278 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.194      ; 2.401      ;
; 0.278 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.194      ; 2.401      ;
; 0.278 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.194      ; 2.401      ;
; 0.278 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 2.194      ; 2.401      ;
; 0.856 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.194      ; 2.323      ;
; 0.856 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.194      ; 2.323      ;
; 0.856 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.194      ; 2.323      ;
; 0.856 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 2.194      ; 2.323      ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'                                                         ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; -0.261 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.301      ; 2.214      ;
; -0.261 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.301      ; 2.214      ;
; -0.261 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.301      ; 2.214      ;
; -0.261 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 2.301      ; 2.214      ;
; 0.329  ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.301      ; 2.304      ;
; 0.329  ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.301      ; 2.304      ;
; 0.329  ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.301      ; 2.304      ;
; 0.329  ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 2.301      ; 2.304      ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK ; Rise       ; CLOCK                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o            ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[16]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[17]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[18]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[19]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[20]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[21]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[22]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[23]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[24]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[25]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[26]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[27]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[28]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[29]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[30]|clk           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[31]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|Clk_Div|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[0]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[10]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[11]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[12]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[13]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[14]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[15]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[1]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[2]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[3]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[4]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[5]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[6]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[7]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[8]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BUTTON[0] ; Rise       ; BUTTON[0]         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[3]|datad ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[2]|datac ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[0]|datad ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[0]|datad ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.601  ; 0.601        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[2]|datac ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[3]|datad ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 2.453 ; 2.790 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 2.340 ; 2.678 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 2.453 ; 2.790 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 2.256 ; 2.599 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 2.353 ; 2.720 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 1.021 ; 1.179 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 1.021 ; 1.179 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 1.743 ; 2.097 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 1.743 ; 2.097 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 1.201 ; 1.552 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -1.504 ; -1.826 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -1.622 ; -1.943 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -1.694 ; -2.011 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -1.504 ; -1.826 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -1.504 ; -1.861 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.295 ; -0.439 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.295 ; -0.439 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -0.792 ; -1.176 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -1.472 ; -1.815 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -0.792 ; -1.176 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 6.516 ; 6.641 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.317 ; 5.337 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.313 ; 5.326 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.516 ; 6.641 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.332 ; 5.347 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 5.181 ; 5.194 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.185 ; 5.205 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.181 ; 5.194 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.385 ; 6.509 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.200 ; 5.214 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -0.857 ; -26.494       ;
; Clock_Divider:cd|Clk_Div ; -0.580 ; -2.301        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CLOCK                    ; 0.039 ; 0.000         ;
; Clock_Divider:cd|Clk_Div ; 0.194 ; 0.000         ;
+--------------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary            ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; Clock_Divider:cd|Clk_Div ; 0.118 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary              ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|Clk_Div ; -0.327 ; -1.308        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK                    ; -3.000 ; -37.832       ;
; BUTTON[0]                ; -3.000 ; -3.000        ;
; Clock_Divider:cd|Clk_Div ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK'                                                                                                ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.808      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.856 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.855 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.807      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.852 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.803      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 1.801      ;
; -0.839 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.790      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.786      ;
; -0.827 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.778      ;
; -0.827 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 1.778      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; -0.580 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.057     ; 1.000      ;
; -0.580 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.057     ; 1.000      ;
; -0.571 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.057     ; 0.991      ;
; -0.570 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.057     ; 0.990      ;
; -0.553 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.025      ; 1.055      ;
; -0.545 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.056     ; 0.966      ;
; -0.538 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.025      ; 1.040      ;
; -0.530 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.056     ; 0.951      ;
; -0.413 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.025      ; 0.915      ;
; -0.413 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.025      ; 0.915      ;
; -0.411 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.096      ; 0.984      ;
; -0.411 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.096      ; 0.984      ;
; -0.405 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.056     ; 0.826      ;
; -0.405 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; -0.056     ; 0.826      ;
; -0.402 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.096      ; 0.975      ;
; -0.401 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0.500        ; 0.096      ; 0.974      ;
; -0.339 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.290      ;
; -0.244 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.195      ;
; -0.225 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.176      ;
; -0.192 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.143      ;
; -0.188 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.139      ;
; -0.181 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.132      ;
; -0.162 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.113      ;
; -0.162 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.113      ;
; -0.157 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.108      ;
; -0.071 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.022      ;
; -0.071 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.022      ;
; -0.064 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.015      ;
; -0.064 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 1.015      ;
; -0.037 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.988      ;
; -0.011 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.962      ;
; -0.007 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 1.000        ; -0.036     ; 0.958      ;
+--------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.039 ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.401      ; 1.554      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[19] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[16] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[17] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[18] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[31] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[20] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[21] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[22] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[23] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[24] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[25] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[26] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[27] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[28] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[29] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.153 ; BUTTON[0]                ; Clock_Divider:cd|cnt[30] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.402      ; 1.669      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[4]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[0]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[1]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[2]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[3]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[5]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[6]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[7]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[8]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[9]  ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[10] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[11] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[12] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[13] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[14] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.239 ; BUTTON[0]                ; Clock_Divider:cd|cnt[15] ; BUTTON[0]    ; CLOCK       ; 0.000        ; 1.403      ; 1.756      ;
; 0.304 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[31] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.428      ;
; 0.316 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[0]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.436      ;
; 0.453 ; Clock_Divider:cd|cnt[5]  ; Clock_Divider:cd|cnt[6]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; Clock_Divider:cd|cnt[13] ; Clock_Divider:cd|cnt[14] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; Clock_Divider:cd|cnt[1]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; Clock_Divider:cd|cnt[3]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[7]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Clock_Divider:cd|cnt[15] ; Clock_Divider:cd|cnt[16] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; Clock_Divider:cd|cnt[11] ; Clock_Divider:cd|cnt[12] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; Clock_Divider:cd|cnt[29] ; Clock_Divider:cd|cnt[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; Clock_Divider:cd|cnt[21] ; Clock_Divider:cd|cnt[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; Clock_Divider:cd|cnt[17] ; Clock_Divider:cd|cnt[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; Clock_Divider:cd|cnt[9]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; Clock_Divider:cd|cnt[27] ; Clock_Divider:cd|cnt[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; Clock_Divider:cd|cnt[19] ; Clock_Divider:cd|cnt[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; Clock_Divider:cd|cnt[23] ; Clock_Divider:cd|cnt[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; Clock_Divider:cd|cnt[25] ; Clock_Divider:cd|cnt[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.575      ;
; 0.463 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[1]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[7]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; Clock_Divider:cd|cnt[14] ; Clock_Divider:cd|cnt[15] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[9]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; Clock_Divider:cd|cnt[12] ; Clock_Divider:cd|cnt[13] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[4]  ; Clock_Divider:cd|cnt[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[10] ; Clock_Divider:cd|cnt[11] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; Clock_Divider:cd|cnt[18] ; Clock_Divider:cd|cnt[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; Clock_Divider:cd|cnt[16] ; Clock_Divider:cd|cnt[17] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; Clock_Divider:cd|cnt[22] ; Clock_Divider:cd|cnt[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; Clock_Divider:cd|cnt[30] ; Clock_Divider:cd|cnt[31] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; Clock_Divider:cd|cnt[28] ; Clock_Divider:cd|cnt[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; Clock_Divider:cd|cnt[20] ; Clock_Divider:cd|cnt[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; Clock_Divider:cd|cnt[24] ; Clock_Divider:cd|cnt[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.585      ;
; 0.466 ; Clock_Divider:cd|cnt[0]  ; Clock_Divider:cd|cnt[2]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; Clock_Divider:cd|cnt[6]  ; Clock_Divider:cd|cnt[8]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; Clock_Divider:cd|cnt[26] ; Clock_Divider:cd|cnt[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.035      ; 0.586      ;
; 0.467 ; Clock_Divider:cd|cnt[2]  ; Clock_Divider:cd|cnt[4]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; Clock_Divider:cd|cnt[8]  ; Clock_Divider:cd|cnt[10] ; CLOCK        ; CLOCK       ; 0.000        ; 0.036      ; 0.587      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:cd|Clk_Div'                                                                         ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node   ; To Node  ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+
; 0.194 ; count[0]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.314      ;
; 0.481 ; count[3]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; count[3]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.601      ;
; 0.518 ; count[1]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.638      ;
; 0.537 ; count[0]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.657      ;
; 0.580 ; count[2]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.700      ;
; 0.607 ; count[3]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.727      ;
; 0.607 ; count[3]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.727      ;
; 0.610 ; count[0]    ; count[2] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.730      ;
; 0.625 ; count[1]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.745      ;
; 0.625 ; count[1]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.745      ;
; 0.629 ; count[2]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.749      ;
; 0.631 ; count[2]    ; count[1] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; count[2]    ; count[0] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.751      ;
; 0.639 ; temp_mod[3] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.189      ; 0.442      ;
; 0.651 ; temp_mod[0] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.122      ; 0.387      ;
; 0.658 ; count[0]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.778      ;
; 0.674 ; count[1]    ; count[3] ; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 0.000        ; 0.036      ; 0.794      ;
; 0.711 ; temp_mod[1] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.044      ; 0.369      ;
; 0.734 ; temp_mod[2] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.043      ; 0.391      ;
; 0.963 ; temp_mod[3] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.189      ; 0.766      ;
; 1.003 ; temp_mod[3] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.189      ; 0.806      ;
; 1.003 ; temp_mod[3] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.189      ; 0.806      ;
; 1.059 ; temp_mod[0] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.122      ; 0.795      ;
; 1.060 ; temp_mod[0] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.122      ; 0.796      ;
; 1.066 ; temp_mod[1] ; count[2] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.044      ; 0.724      ;
; 1.146 ; temp_mod[2] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.043      ; 0.803      ;
; 1.148 ; temp_mod[2] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.043      ; 0.805      ;
; 1.167 ; temp_mod[0] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.122      ; 0.903      ;
; 1.174 ; temp_mod[1] ; count[3] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.044      ; 0.832      ;
; 1.180 ; temp_mod[1] ; count[0] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.044      ; 0.838      ;
; 1.186 ; temp_mod[2] ; count[1] ; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; -0.500       ; 0.043      ; 0.843      ;
+-------+-------------+----------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Clock_Divider:cd|Clk_Div'                                                       ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; 0.118 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.420      ; 1.779      ;
; 0.118 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.420      ; 1.779      ;
; 0.118 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.420      ; 1.779      ;
; 0.118 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.500        ; 1.420      ; 1.779      ;
; 1.047 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.420      ; 1.350      ;
; 1.047 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.420      ; 1.350      ;
; 1.047 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.420      ; 1.350      ;
; 1.047 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 1.000        ; 1.420      ; 1.350      ;
+-------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Clock_Divider:cd|Clk_Div'                                                         ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+
; -0.327 ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.490      ; 1.277      ;
; -0.327 ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.490      ; 1.277      ;
; -0.327 ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.490      ; 1.277      ;
; -0.327 ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; 0.000        ; 1.490      ; 1.277      ;
; 0.607  ; BUTTON[0] ; count[3] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.490      ; 1.711      ;
; 0.607  ; BUTTON[0] ; count[1] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.490      ; 1.711      ;
; 0.607  ; BUTTON[0] ; count[2] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.490      ; 1.711      ;
; 0.607  ; BUTTON[0] ; count[0] ; BUTTON[0]    ; Clock_Divider:cd|Clk_Div ; -0.500       ; 1.490      ; 1.711      ;
+--------+-----------+----------+--------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLOCK ; Rise       ; CLOCK                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|Clk_Div ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[24] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[25] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[26] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[27] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[28] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[29] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[30] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[31] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLOCK ; Rise       ; Clock_Divider:cd|cnt[9]  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|Clk_Div|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[0]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[10]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[11]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[12]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[13]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[14]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[15]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[1]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[2]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[3]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[4]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[5]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[6]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[7]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[8]|clk            ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[9]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[16]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[17]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[18]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[19]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[20]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[21]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[22]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[23]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[24]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[25]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[26]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[27]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[28]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[29]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; CLOCK ; Rise       ; cd|cnt[30]|clk           ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'BUTTON[0]'                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; BUTTON[0] ; Rise       ; BUTTON[0]         ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[3]|datad ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[2]|datac ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; temp_mod[0]|datad ;
; 0.086  ; 0.086        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Rise       ; BUTTON[0]~input|i ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; BUTTON[0]~input|o ;
; 0.913  ; 0.913        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[0]       ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[0]|datad ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[1]|datac ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[2]|datac ;
; 0.921  ; 0.921        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[1]       ;
; 0.921  ; 0.921        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[2]       ;
; 0.921  ; 0.921        ; 0.000          ; Low Pulse Width  ; BUTTON[0] ; Fall       ; temp_mod[3]       ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; BUTTON[0] ; Rise       ; temp_mod[3]|datad ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:cd|Clk_Div'                                                            ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]                    ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]                    ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]                    ;
; 0.343  ; 0.559        ; 0.216          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]                    ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div|q                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|inclk[0] ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; cd|Clk_Div~clkctrl|outclk   ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[0]|clk                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[1]|clk                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[2]|clk                ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|Clk_Div ; Rise       ; count[3]|clk                ;
+--------+--------------+----------------+------------------+--------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 1.311 ; 1.903 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 1.237 ; 1.816 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 1.311 ; 1.903 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 1.178 ; 1.764 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 1.259 ; 1.830 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 0.496 ; 0.947 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 0.496 ; 0.947 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 1.103 ; 1.679 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 1.103 ; 1.679 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 0.741 ; 1.273 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -0.717 ; -1.289 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -0.793 ; -1.359 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -0.846 ; -1.424 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -0.717 ; -1.290 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -0.724 ; -1.289 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.069 ; -0.579 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.069 ; -0.579 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -0.484 ; -1.041 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -0.924 ; -1.492 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -0.484 ; -1.041 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 4.232 ; 4.424 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 3.420 ; 3.468 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 3.414 ; 3.466 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 4.232 ; 4.424 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 3.429 ; 3.477 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 3.330 ; 3.379 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 3.335 ; 3.381 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 3.330 ; 3.379 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 4.148 ; 4.338 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 3.345 ; 3.391 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.384  ; 0.039 ; 0.118    ; -0.382  ; -3.000              ;
;  BUTTON[0]                ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  CLOCK                    ; -2.384  ; 0.039 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:cd|Clk_Div ; -1.409  ; 0.194 ; 0.118    ; -0.382  ; -1.000              ;
; Design-wide TNS           ; -79.879 ; 0.0   ; 0.0      ; -1.528  ; -44.832             ;
;  BUTTON[0]                ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  CLOCK                    ; -75.067 ; 0.000 ; N/A      ; N/A     ; -37.832             ;
;  Clock_Divider:cd|Clk_Div ; -4.812  ; 0.000 ; 0.000    ; -1.528  ; -4.000              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Times                                                                                   ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; 2.833 ; 3.255 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; 2.718 ; 3.122 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; 2.833 ; 3.255 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; 2.624 ; 3.053 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; 2.751 ; 3.183 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; 1.069 ; 1.262 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; 1.069 ; 1.262 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; 1.976 ; 2.392 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; 1.976 ; 2.392 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; 1.387 ; 1.786 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Hold Times                                                                                      ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; SW[*]      ; BUTTON[0]                ; -0.717 ; -1.289 ; Fall       ; BUTTON[0]                ;
;  SW[0]     ; BUTTON[0]                ; -0.793 ; -1.359 ; Fall       ; BUTTON[0]                ;
;  SW[1]     ; BUTTON[0]                ; -0.846 ; -1.424 ; Fall       ; BUTTON[0]                ;
;  SW[2]     ; BUTTON[0]                ; -0.717 ; -1.290 ; Fall       ; BUTTON[0]                ;
;  SW[3]     ; BUTTON[0]                ; -0.724 ; -1.289 ; Fall       ; BUTTON[0]                ;
; BUTTON[*]  ; CLOCK                    ; -0.069 ; -0.439 ; Rise       ; CLOCK                    ;
;  BUTTON[0] ; CLOCK                    ; -0.069 ; -0.439 ; Rise       ; CLOCK                    ;
; SW[*]      ; Clock_Divider:cd|Clk_Div ; -0.484 ; -1.041 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[4]     ; Clock_Divider:cd|Clk_Div ; -0.924 ; -1.492 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  SW[5]     ; Clock_Divider:cd|Clk_Div ; -0.484 ; -1.041 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 6.842 ; 6.981 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 5.641 ; 5.678 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 5.638 ; 5.663 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 6.842 ; 6.981 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 5.658 ; 5.691 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; LEDG[*]   ; Clock_Divider:cd|Clk_Div ; 3.330 ; 3.379 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[0]  ; Clock_Divider:cd|Clk_Div ; 3.335 ; 3.381 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[1]  ; Clock_Divider:cd|Clk_Div ; 3.330 ; 3.379 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[2]  ; Clock_Divider:cd|Clk_Div ; 4.148 ; 4.338 ; Rise       ; Clock_Divider:cd|Clk_Div ;
;  LEDG[3]  ; Clock_Divider:cd|Clk_Div ; 3.345 ; 3.391 ; Rise       ; Clock_Divider:cd|Clk_Div ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; BUTTON[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BUTTON[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BUTTON[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; LEDG[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]                ; CLOCK                    ; 33       ; 33       ; 0        ; 0        ;
; CLOCK                    ; CLOCK                    ; 1584     ; 0        ; 0        ; 0        ;
; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0        ; 28       ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 60       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]                ; CLOCK                    ; 33       ; 33       ; 0        ; 0        ;
; CLOCK                    ; CLOCK                    ; 1584     ; 0        ; 0        ; 0        ;
; BUTTON[0]                ; Clock_Divider:cd|Clk_Div ; 0        ; 28       ; 0        ; 0        ;
; Clock_Divider:cd|Clk_Div ; Clock_Divider:cd|Clk_Div ; 60       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------+--------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]  ; Clock_Divider:cd|Clk_Div ; 4        ; 4        ; 0        ; 0        ;
+------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------+--------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------+----------+----------+----------+----------+
; BUTTON[0]  ; Clock_Divider:cd|Clk_Div ; 4        ; 4        ; 0        ; 0        ;
+------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Mar 17 17:44:18 2019
Info: Command: quartus_sta Counter -c Counter
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Counter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|Clk_Div Clock_Divider:cd|Clk_Div
    Info (332105): create_clock -period 1.000 -name BUTTON[0] BUTTON[0]
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.384             -75.067 CLOCK 
    Info (332119):    -1.409              -4.812 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.222               0.000 CLOCK 
    Info (332119):     0.363               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case recovery slack is 0.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.326               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case removal slack is -0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.382              -1.528 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 CLOCK 
    Info (332119):    -3.000              -3.000 BUTTON[0] 
    Info (332119):    -1.000              -4.000 Clock_Divider:cd|Clk_Div 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.075             -65.112 CLOCK 
    Info (332119):    -1.142              -3.884 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.265               0.000 CLOCK 
    Info (332119):     0.321               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case recovery slack is 0.278
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.278               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case removal slack is -0.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.261              -1.044 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.000 CLOCK 
    Info (332119):    -3.000              -3.000 BUTTON[0] 
    Info (332119):    -1.000              -4.000 Clock_Divider:cd|Clk_Div 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.857
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.857             -26.494 CLOCK 
    Info (332119):    -0.580              -2.301 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case hold slack is 0.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.039               0.000 CLOCK 
    Info (332119):     0.194               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case recovery slack is 0.118
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.118               0.000 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case removal slack is -0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.327              -1.308 Clock_Divider:cd|Clk_Div 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.832 CLOCK 
    Info (332119):    -3.000              -3.000 BUTTON[0] 
    Info (332119):    -1.000              -4.000 Clock_Divider:cd|Clk_Div 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Sun Mar 17 17:44:22 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


