---
type: nota
course: Architettura E Sistemi Operativi
topic: 
tags: AESO
---

Prev: [[Architetture e sistemi operativi (AESO)]]

# Latch RS
---


Il latch SR è un [[Componenti|Componente]] di memoria rappresenta una delle [[Reti Sequenziali|reti sequenziali]] più semplici ed è composto da due porte NOR collegate a croce. è simile ai due negatori ma il suo stato può essere controllato con due segnali di ingresso SET e RESET

![[Raccolta UniPi INF/Note/2° Anno/Architetture e sistemi operativi (AESO)/Media/Untitled 23.png]]

anche qeusta rete ha una memoria ed è bistabbile

![[Raccolta UniPi INF/Note/2° Anno/Architetture e sistemi operativi (AESO)/Media/Untitled 1 14.png]]

![[Raccolta UniPi INF/Note/2° Anno/Architetture e sistemi operativi (AESO)/Media/Untitled 2 8.png]]
