摘要 
在微影製程中，經常使用模擬軟體來縮短尋
找製程最佳化的時間和降低研發的成本。因此，
本計劃主要以光學成像品質分析作為探討，發展
一套光學微影之成像品質分析系統，其系統可評
估 積 體 電 路 的 可 製 造 性 (Design for 
Manufacturability)，並可提供晶圓樣本的良率提
升。本計劃過去已經克服光學微影模擬軟體 
SPLAT 的使用限制，並且還發展一套可以整合
現有的實體設計之EDA tool整合介面; 可以將後
端設計所產生的 GDSII 格式轉 SPLAT 所能接
受的輸入格式，用以模擬出在晶片上蝕刻後的成
像圖形，並以 OPC 等 RET 技術進行改善與補
償，據以提供使用者能夠比較樣本模擬前與樣本
模擬後的差異。 
本年度的研究計畫中，主要以製程視窗
(Process Window, PW)分析作為探討。在製程視窗
中可分為兩種表現方式：一、「線寬-離焦矩陣」
(CD – Defocus matrix)或稱伯桑圖 (Bossung 
Plot)，二、「曝光-離焦矩陣」(Exposure - Defocus 
matrix)或稱 E-D Tree；因此，透過製程視窗分析
系統我們可以得到最適合於某製程需求(Process 
Requirement)之製程容許度。另一方面，因為不
管使用何種製程技術都需考慮製程容許度
(Process Latitude)，因為製程容許度攸關於適不適
合量產。而此次計劃中也更進一步整合製程視窗
分析系統與過去計劃所完成的良率分析系統：曝
光寬容度(Exposure Latitude, EL)、邊緣放置錯誤 
(Edge Placement Error, EPE)、正規化成像對數斜
率(Normalized Image Log-Slope, NILS)、光強度截
切面分佈(Intensity Profile, IP)以及光罩錯誤增益
因子(Mask Error Enhancement Factor, MEEF)，相
信透過本系統將會對積體電路的可製造性有相
當大的幫助。 
本套系統根據 開放源程式碼的精神建構，
開發過程以 CMMI 標準作業程序進行，開發工
具則由 Python 程式與 Linux 作業系統撰寫而
成的，希望可對國內晶片設計與晶圓設計的設計
流程提供ㄧ個更有品質的設計環境。 
 
關鍵字: CD、OPE、SPLAT、GDSII、OPC、Process 
Window、Bossung Plot、E-D Tree 
I. 簡介(Introduction) 
  成像尺寸是否能再縮小決定於光源的波
長。根據雷利準則(Rayleigh criterion)[1]，光學系
統所能夠分辨出的最小寬度(相當於解析度)，與
光波長(λ)成正比，而與數值孔徑(NA)成反比，
即: 
 
    (1) 
 
    上式(1)中 k1 為一數值，與設備系統、光阻製
程、光罩類型、特殊技術之運用等有關。根據上
述關係式，使用較短波長的曝光源，或數值孔徑
較大的透鏡，理論上可以得到較大的解析度，也
就是可獲得較小的線寬。但根據雷利準則的另一
項關係式: 
 
    (2) 
           
  我們發現不論使用波長較短的光源， 或數
值孔徑較大的透鏡，都會使得聚焦深度縮小。對
半導體公司而言，會先以放大數值孔徑作為改善
線寬的第一選擇，除非已經到達極限才會考慮使
用短波長的光源，因為更換曝光光源代表曝光機
台、光阻劑等相關設備皆需調整，要耗費相當大
的成本。數值孔徑定義如下: 
 
 
 
 
 
 
 
圖 1. Numerical Aperture 
 
    (3) 
 
    上式中 n 為折射率，θ為繞射光可以通過透
鏡的最大半角(圖 1)。由於光源經過光罩後會產生
繞射，這些繞射光挾帶著光罩上圖案的資訊往各
個方向發射，理論上若能完全的將繞射光收集代
表成像品質為最佳，但實際上透鏡不可能無限延
伸必會有光無法收集。因此我們會希望 NA 值越
NA
kR λ1=
22 NA
kDOF λ=
θsinnNA =
Plot)[5]。透過柏桑圖我們可以觀察出當曝光
劑量與聚焦深度變化時，光阻線寬的變化。
在柏桑圖內可劃出矩形，即製程容忍度。當
製程容忍度大於製程需求時良率提高，反之
則降低。因此我們可在可容忍的線寬變異範
圍內(nominal±10%)[6]劃出許多長寬不一樣
的矩型，可直接地觀察出在矩形範圍內曝光
劑量數值的變化。矩形長度越長表聚焦深度
越寬，寬度越寬表曝光容忍度越高。另外我
們可以將柏桑圖曲線資料用另一種方式表
現，圖 4(b)為 CD-Exposure Matrix，由圖可
觀察出當聚焦深度越窄時，所對之曝光劑量
容忍度也相對變大。 
 
圖 4. (a)Bossung Plot; (b)CD-Exposure Matrix 
B. 曝光劑量對應聚焦深度 (Exposure-Focus 
Matrix) 
製程視窗共有兩個自變數 : Exposure 和 
Focus;和一個應變數(CD)，因此表現方式有
許多種類。圖 5(a)為曝光劑量對應聚焦深度
的圖，當曝光劑量和聚焦深度對應關係呈現
規律 (systematic)變化時，我們可用矩形
(rectangle)表示製程容忍度。若任意在可容忍
的線寬變異範圍內劃出矩形，並由矩形的高
之最大線寬變異值所對應之曝光劑量
(E(CD+10%))以及最小線寬變異值所對應之
曝光劑量(E(CD+10%))，將其數值代入式(6)
可得曝光容忍度，而矩形的寬代表偏焦的範
圍，即聚焦深度。 
圖 5. (a) Rectangle and Circle in CD±10% of PW,  
(b) Curve with EL/DOF 
 
(6) 
 
 
 若對應關係呈現亂數(randomly)，則可引用
機率密度函數(Probability density function)描述兩
者之間的關係。在曝光劑量和聚焦深度對應關係
呈現亂數的狀況下，兩者的關係是獨立的並不會
互相影響，因此我們可用圖形的方式計算出曝光
容忍度以及聚焦深度。 
 我們在可容忍的線寬變異範圍內得到許多
矩形和圓形，計算該圖形之曝光容忍度和聚焦深
度，圖 5(b)為曝光容忍度對應聚焦深度，由圖可
知兩者消漲的關係，可謂魚與熊掌不可兼得。一
般而言，製程人員可接受的最低曝光容忍度為
)min(
10%)(-10%)(
alnoE
ECDCDEEL +−=
IV. 實驗(PROCESS WINDOW ANALYSIS 
IMPLEMENTATION) 
實驗中以一般論文探討的孤立線(Isolate)和
密集線 (Dense)模擬在不同的製程條件下的結
果，觀察製程視窗的變化。實現採用深紫外光
(Deep-UV)KrF 光波長 248nm 搭配負型光阻
SNR-248，數值孔徑值 0.7，光罩為暗場光罩
(dark-field mask)，樣本線寬 220nm，CD 位置為
Middle。以下為了討論方便我們將以 D 代表
Exposure Dose，F 代表 Defocus，W 代表 Width，
L 代表 Length，S 代表 Space。 
可由孤立線樣本之線寬對應聚焦深度(圖 8)
和曝光劑量對應聚焦深度圖(圖 9)觀察，在滿足大
於 EL10%的條件下，如表 I，可容忍的 DOF 約
1um 以上，在±10%線寬變異範圍內曝光劑量範圍
約為 14mJ/cm2~20mJ/cm2。 
我們考慮樣本為密集線時，因為受光學鄰近
效應(Optical Proximity Effect, OPE)的影響，當線
隙 180nm(圖 10(a)，圖 11(a))DOF 縮小至約為
0.65um，曝光劑量範圍為 13mJ/cm2~18mJ/cm2，
線隙與線寬比為 1:1 時(圖 10(b)，圖 11(b))，DOF
約為 0.8um，當線隙大於線寬時，1:1.5(圖 10(c)、
圖 11(c))、1:2(圖 10(d)、圖 11(d))樣本受到干擾
越來越小使得 DOF 趨近於孤立線樣本。 
另外我們也可以由圖 10(b)發現在高曝光劑
量偏差與高偏焦時 CD 值驟升，我們取其中ㄧ筆
資料觀看其光阻輪廓發現在 D = 18mJ/cm2、F = 
0.4um(圖 12)的情況下發現光阻 Bottom 端有
Bridge 的現象發生，因此我們必須注意不同位置
的 CD 值之製程視窗。圖 13 是以 CD 位置為
Bottom 所量測的製程視窗，發現曝光劑量範圍大
幅縮小至約 9mJ/cm2~12mJ/cm2，小曝光劑量也使
得光阻輪廓(圖 14)呈現 Top 端較窄 Bottom 較寬
的情形，相較之下較大曝光劑量之光阻輪廓較
佳。 
光阻輪廓的 Top 端或 Bottom 端容易受製程
上的錯誤導致 CD 的偏差，但因都屬於極端的狀
況。一般而言，我們會以光阻輪廓高度的 50%作
為評估的標準，觀察製程視窗的曲線分佈，抽取
其中偏差較多的資料個別觀察，若光阻輪廓有
Open 或 Bridge 之情形發生，則須再重新評估製
程容忍度。 
V. 結論與展望(SUMMARY AND OUTLOOK) 
本論文以密集線線隙寬對 DOF 影響進行實
驗，發現線隙縮製程容忍度也縮小。當線隙小於
線寬時，因為鄰近效應可能導致光阻 Bottom 端
有 Bridge 的現象發生。而此時若系統量測 CD 位
置為 Top 或 Middle 則可能無察覺此現象。因此
我們必須透過量測不同位置的光阻 CD 值並加以
討論才可得到最佳的製程容忍度。 
 微影系統是利用透鏡原理使成像尺寸達到
奈米級單位，因此成像焦距非常重要，從早期尺
寸為 365nm 到現今的 90nm 甚至更小，當線寬尺
寸接近或小於光波長時，由於光學鄰近效應的現
象，樣本受到干涉與繞射的情形更加嚴重。一般
文獻中探討的解析度增強技術 (Resolution 
Enhancement Technology, RET)或光學鄰近補償
(Optical Proximity Correction, OPC)皆是在改善此
問題。不管使用何種技術都需考慮製程容許度，
因為製程容許度攸關於適不適合量產。因此本系
統可以有效率的模擬不同製程條件下的製程容
許度。 
圖 8. Isolate line W220nm/L1000nm(CD-Focus Matrix) 
圖 9. Isolate line W220nm/L1000nm(Exposure-Focus 
Matrix) 
表 I  Process Window Analysis For Dense/Isolate Line 
S(nm) DOF(um) D(mJ/cm2) 
Iso >1 14~20 
180 0.65 13~18 
220 0.8 14~18 
330 0.95 14~20 
440 >1 14~20 
圖12. Resist Profile for Dense line W220nm/L1000nm 
S220nm with D = 18mJ/cm2 and F = 0.4um 
圖13. Dense line W220nm/L1000nm S220nm(Bottom CD) 
圖14. Resist Profile for Dense line W220nm/L1000nm 
S220nm with D = 9mJ/cm2 and F = 0.3um 
VI. 參考文獻 
[1] K. K. Wong, Resolution Enhancement Techniques in 
Optical Lithography, ser. Tutorial Texts in Optical 
Engineering. SPIE, Mar. 2001, vol. TT47. 
[2] C. A. Mack, Field Guide to Optical Lithography. SPIE 
Society of Photo-Optical Instrumentation Engi, 2006. 
[3] C. Mack, The Lithography Tutor: Depth of Focus. 
Microlithography World, Spring. 1995. 
[4] C. A. Mack, Fundamental principle of optical 
lithography: the science of microfabrication. WILEY, 
January 2008. 
[5] J. W. Bossung, “Projection Printing Characterization,” 
in Proceeding of SPIE, Developments in Semiconductor 
Microlithography II, J. W. Giffin, ED., vol. 100, Jan. 
1977, p. 80. 
[6] J. Word and K. Sakajiri, “OPC to improve lithography 
process window,” in Proceeding of SPIE, Design and 
Process Integration for Microelectronic Manufacturing 
IV, A. W. V.Singh, Ed.,vol. 6156, Apr. 2006, pp.473-480 
[7] “User’s Guide for SPLAT version 6.0,” Electronics 
Research Laboratory, University of California Berkeley. 
[8] “A user’s guide for sample-3d v2.0: Lithography, and 
pattern transfer,” Electronics Research Laboratory, 
University of California, Berkeley, Tech. Rep. 
UCB/ERL M95/13, July 1998. [Online]. Available: 
http://cuervo.eecs.berkeley.edu/Volcano/docs/sample3D.
html  
[9] F. G. L. H. R. H.-G. G. F. B. C. D. Bosse, “Systematic 
investigation of cd metrology tool response to sidewall 
profile variation on a cog test mask,” vol. 6281, no. 6. 
SPIE, 2006. [Online]. Available: 
http://dx.doi.org/10.1117/12.692736   
 
 
Symposium VII: Packaging and Assembly 
Symposium Chairs: 
Tom Jiang Micron, USA 
Lixi Wan Institute of Microelectronics, China 
Daniel Lu China 
Jason Shi K&S China 
Ricky S W Lee CAMP, Hong Kong University of Science and Technology, China 
Roy Yu IBM, USA 
** Keynote * Invited  
 
Thursday, March 18 
Session I: 3D Packaging 
University of Technology 
17:00- 17:20 Design, fabrication and characterization of pH transducer on Printed Circuit Board (PCB)
  Zoolfakar A.S, Manut A, Idros M.F , Mahzan N.H -Universiti Teknologi MARA, 
Malaysia 
 
 
Friday, March 19 
Session III: Packaging Materials 
Session Chair: Roy Yu 
08:30- 09:00 **Advancements In Packaging Technology Driven By Global Market Return 
  Michael Todd -Henkel 
09:00- 09:15 Studies on Cure Kinetic of a Novel Imidazole Derivative Curing Agent for Epoxy Resin
  Li Liu, Ming Li -Shanghai University 
09:15- 09:30 UV curable adhesives for making Image Sensor Package
  Taro Kenmochi -Kyoritsu Chemical & Co., Ltd. 
09:30- 09:45 Porosity analysis on the performance of heatsink with microchannels 
  Jer-Huan Jang1, Han-Chieh Chiu2, Hung-Wei Yeh2 , Ming-Shan Wu1 -1. Ming Chi 
University of Technology 2.Technology and Science Institute of Northern Taiwan,China 
09:45- 10:00 Improving Cost of Ownership for Underfill Applications
  Dan Ashley -Asymtek 
10:00- 10:20 Coffee Break 
 
 
Session IV: Interconnection 
Session Chair: Daniel Lu 
10:20- 10:30 Power SO-8: An Interconnect Case Study
  Anusorn Chakkaew, Wisut Titiroongruang -King Mongkut＇s Institute of Technology 
Ladkrabang (KMITL) 
14:00- 14:15 A solution for extending wire bonding capillary life span under buildup accumulation 
conditions 
  Tomer Levinson -Oleg Billert -Kulicke & Soffa Bonding Tools PO Box 90 
14:15- 14:30 The effect of chip vibration on bonding reliability in the Cantilever bonding process
  GuozhengYan, lei Han -Central South University 
14:30- 14:50 Coffee Break 
 
 
Session VI: Packages and Characterizations 
Session Chair: Jason Xu 
14:50- 15:05 Packaging of High-Temperature Power Semiconductor Modules 
  Simon S. Ang, Brian Rowden, J. C. Balda, H. A. Mantooth -University of Arkansas,USA
15:05- 15:20 Packaging Challenges on Shrink Chip Technology 
  Yang Xiao, Soh Yuen Chun, Wu Huiliang -Infineon Technologies (Wuxi) Co., Ltd
15:20- 15:35 DDR2/DDR3 Interface Signal Integrity analysis based on IBM Generic Package Model
  Yin Wen ,Pang Ze Gui, Han Hai Tao -IBM 
15:35- 15:50 Chip Card Globe Top Module Robustness Study 
  Tan Chip King ,Zhang YuJun, Shen Juan, Alfred Haimerl, Wurdack Gisela -Infineon 
Technologies (Wuxi) Co., Ltd 
15:50- 16:05 The Research of Iterative Learning Control Method on Linear Voice Coil Motor and 
Application in Flip Chip 
  Hai-Chen Qin, Jian-Zhou Quan, Zhou-Ping Yin, Bo Peng -Huazhong University of 
Science & Technology 
16:05- 16:20 RF, Microwave, and Optoelectronic Packaging Die and Wire Bonding Case Studies
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/04
國科會補助計畫
計畫名稱: 針對奈米製程之光罩影像轉移品質對可製造性設計影響分析系統發展
計畫主持人: 唐經洲
計畫編號: 98-2220-E-218-003- 學門領域: 自由軟體暨嵌入式系統 
研發成果名稱
(中文) 針對奈米製程之光罩影像轉移品質分析系統
(英文) Development on the Analysis System of Image Transfer Quality to the Effect of 
成果歸屬機構
南臺科技大學 發明人
(創作人)
唐經洲
技術說明
(中文) 在微影製程中，經常使用模擬軟體來縮短尋找製程最佳化的時間和降低研發的成
本。因此，本計劃主要以光學成像品質分析作為探討，發展一套光學微影之成像
品質分析系統，其系統可評估積體電路的可製造性(Design for 
Manufacturability)，並可提供晶圓樣本的良率提升。本系統已經克服光學微影
模擬軟體 SPLAT 的使用限制，並且還發展一套可以整合現有的實體設計之EDA 
tool整合介面; 可以將後端設計所產生的 GDSII 格式轉 SPLAT 所能接受的輸入
格式，用以模擬出在晶片上蝕刻後的成像圖形，並以OPC 等RET 技術進行改善與
補償，據以提供使用者能夠比較樣本模擬前與樣本模擬後的差行。
(英文) With the rapid development of semiconductor industry, lithography technology of higher 
density and narrower line in width has become the key process of nanometer level IC 
manufacture. However, due to the limitation of the usage of optical wavelength, how to 
effectively define fine accurate patterns on the substrate of semiconductor devices to be 
high 
dense integrated circuit, i.e. more and precise transistors encompassed, presently become 
the 
kernel theme of semiconductor fabrication. The aim of this system is to develop an 
integrated framework for evaluating the imaging performance of lithography in nano-
scale process.
產業別 研究發展服務業
技術/產品應用範圍 光學微影成像顯示與良率分析
技術移轉可行性及
預期效益
此技術對於積體電路設計與製程相當有幫助，可以提高光罩設計過程中的良率
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
本計劃獲得 2009 國家奈米元件實驗室奈米元件電腦模擬與輔助設計軟體製作
競賽 優等 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
