<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:19.1519</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2011.06.23</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7003603</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 그 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF</inventionTitleEng><openDate>2025.02.12</openDate><openNumber>10-2025-0021395</openNumber><originalApplicationDate>2011.06.23</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-7044333</originalApplicationNumber><originalExaminationRequestDate>2025.02.04</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.04</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/17</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/86</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/62</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/02</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020227044333</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 전기 특성이 양호한 반도체 장치 및 그 제작 방법을 제공하는 것을 과제로 한다. 해결 수단으로서, 절연층 위에 형성된 산화물 반도체층과, 산화물 반도체층의 일부와 겹치는 소스 전극층 및 드레인 전극층과, 산화물 반도체층의 일부와 접하는 게이트 절연층과, 게이트 절연층 위에 게이트 전극층을 가지는 트랜지스터에 있어서, 소스 전극층과 산화물 반도체층 및 드레인 전극층과 산화물 반도체층의 각각의 사이에 n형의 도전형을 가지는 버퍼층을 형성함으로써, 기생 저항을 저감시키고, 트랜지스터의 온 전류 특성을 향상시킨다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2012.01.05</internationOpenDate><internationOpenNumber>WO2012002471</internationOpenNumber><internationalApplicationDate>2011.06.23</internationalApplicationDate><internationalApplicationNumber>PCT/JP2011/064990</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층의 상면과 접촉하는 영역을 포함하는 제 1 층;상기 산화물 반도체층의 상기 상면과 접촉하는 영역을 포함하는 제 2 층;상기 제 1 층의 상면과 접촉하는 영역을 포함하는 제 1 도전층;상기 제 2 층의 상면과 접촉하는 영역을 포함하는 제 2 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 3 도전층을 포함하고,상기 제 3 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제 1 도전층은 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 및 텅스텐 중 하나를 포함하고,상기 제 2 도전층은 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 및 텅스텐 중 하나를 포함하고,상기 제 1 층은 인듐, 아연, 및 산소를 포함하고,상기 제 2 층은 인듐, 아연, 및 산소를 포함하고,상기 산화물 반도체층은 인듐, 갈륨, 아연, 및 산소를 포함하고,상기 제 1 층은 상기 제 1 도전층과 중첩되지 않는 제 1 영역을 가지고,상기 제 1 영역에서, 상기 제 1 층의 상기 상면은 상기 제 1 도전층과 접촉되지 않고,상기 제 2 층은 상기 제 2 도전층과 중첩되지 않는 제 2 영역을 가지고,상기 제 2 영역에서, 상기 제 2 층의 상기 상면은 상기 제 2 도전층과 접촉되지 않고,상기 제 1 트랜지스터의 채널 길이 방향에서의 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 1 영역에서의 상기 제 1 층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 1 영역에서의 상기 제 1 층의 하면 사이에서 제 1 각도를 이루고,상기 제 1 트랜지스터의 상기 채널 길이 방향에서의 상기 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 1 도전층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 1 도전층의 하면 사이에서 제 2 각도를 이루고,상기 제 1 트랜지스터의 상기 채널 길이 방향에서의 상기 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 2 영역에서의 상기 제 2 층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 2 영역에서의 상기 제 2 층의 하면 사이에서 제 3 각도를 이루고,상기 제 1 트랜지스터의 상기 채널 길이 방향에서의 상기 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 2 도전층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 2 도전층의 하면 사이에서 제 4 각도를 이루고,상기 제 1 각도는 상기 제 2 각도보다 작고,상기 제 3 각도는 상기 제 4 각도보다 작고,상기 산화물 반도체층은 오목부를 가지며,상기 오목부는 상기 제 1 층 및 상기 제 2 층과 중첩되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,제 1 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체층;상기 산화물 반도체층의 상면과 접촉하는 영역을 포함하는 제 1 층;상기 산화물 반도체층의 상기 상면과 접촉하는 영역을 포함하는 제 2 층;상기 제 1 층의 상면과 접촉하는 영역을 포함하는 제 1 도전층;상기 제 2 층의 상면과 접촉하는 영역을 포함하는 제 2 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 3 도전층을 포함하고,상기 제 1 도전층은 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하고,상기 제 2 도전층은 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 한쪽으로서 기능하는 영역을 포함하고,상기 제 3 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 제 1 도전층은 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 및 텅스텐 중 하나를 포함하고,상기 제 2 도전층은 알루미늄, 크롬, 구리, 탄탈, 티탄, 몰리브덴, 및 텅스텐 중 하나를 포함하고,상기 제 1 층은 인듐, 아연, 및 산소를 포함하고,상기 제 2 층은 인듐, 아연, 및 산소를 포함하고,상기 산화물 반도체층은 인듐, 갈륨, 아연, 및 산소를 포함하고,상기 제 1 층은 상기 제 1 도전층과 중첩되지 않는 제 1 영역을 가지고,상기 제 1 영역에서, 상기 제 1 층의 상기 상면은 상기 제 1 도전층과 접촉되지 않고,상기 제 2 층은 상기 제 2 도전층과 중첩되지 않는 제 2 영역을 가지고,상기 제 2 영역에서, 상기 제 2 층의 상기 상면은 상기 제 2 도전층과 접촉되지 않고,상기 제 1 트랜지스터의 채널 길이 방향에서의 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 1 영역에서의 상기 제 1 층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 1 영역에서의 상기 제 1 층의 하면 사이에서 제 1 각도를 이루고,상기 제 1 트랜지스터의 상기 채널 길이 방향에서의 상기 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 1 도전층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 1 도전층의 하면 사이에서 제 2 각도를 이루고,상기 제 1 트랜지스터의 상기 채널 길이 방향에서의 상기 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 2 영역에서의 상기 제 2 층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 2 영역에서의 상기 제 2 층의 하면 사이에서 제 3 각도를 이루고,상기 제 1 트랜지스터의 상기 채널 길이 방향에서의 상기 단면도에서, 상기 제 3 도전층과 중첩되는 상기 제 2 도전층의 측면과 상기 제 3 도전층과 중첩되는 상기 제 2 도전층의 하면 사이에서 제 4 각도를 이루고,상기 제 1 각도는 상기 제 2 각도보다 작고,상기 제 3 각도는 상기 제 4 각도보다 작고,상기 산화물 반도체층은 오목부를 가지며,상기 오목부는 상기 제 1 층 및 상기 제 2 층과 중첩되지 않는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,기판;상기 기판 위에 있는 제 1 절연층:상기 제 1 절연층 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 층;상기 제 1 층 위에 있고 상기 제 1 층과 접촉되는 제 1 도전층; 및상기 산화물 반도체층 위에 있고, 제 2 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 산화물 반도체층은 상기 제 1 트랜지스터의 채널 형성 영역을 포함하고,상기 산화물 반도체층은 산화물 반도체를 포함하고,상기 산화물 반도체는 단결정이고,상기 산화물 반도체는 적어도 인듐을 포함하며,상기 제 1 층은 인듐 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,기판;상기 기판 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 층;상기 제 1 층 위에 있고 상기 제 1 층과 접촉되는 제 1 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 산화물 반도체층은 산화물 반도체를 포함하고,상기 산화물 반도체는 단결정이고,상기 산화물 반도체는 적어도 인듐을 포함하며,상기 제 1 층은 인듐 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,기판;상기 기판 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 층;상기 제 1 층 위에 있고 상기 제 1 층과 접촉되는 제 1 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 산화물 반도체층은 산화물 반도체를 포함하고,상기 산화물 반도체는 결정성을 가지고,상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하며,상기 제 1 층은 인듐 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,기판;상기 기판 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 층;상기 제 1 층 위에 있고 상기 제 1 층과 접촉되는 제 1 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 산화물 반도체층은 산화물 반도체를 포함하고,상기 산화물 반도체는 결정성을 가지고,상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하며,상기 제 1 층은 텅스텐 및 산소를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,기판;상기 기판 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 산화물 반도체층은 산화물 반도체를 포함하고,상기 산화물 반도체는 단결정이며,상기 산화물 반도체는 적어도 인듐을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,기판;상기 기판 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 산화물 반도체층은 산화물 반도체를 포함하고,상기 산화물 반도체는 단결정이고,상기 산화물 반도체는 적어도 인듐을 포함하고,상기 산화물 반도체는 섬 형상이고,상기 산화물 반도체층은 250℃ 이상 650℃ 이하의 온도에서 제 1 열처리되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서,기판;상기 기판 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 층;상기 제 1 층 위에 있고 상기 제 1 층과 접촉되는 제 1 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하고,상기 산화물 반도체층은 산화물 반도체를 포함하고,상기 산화물 반도체는 결정성을 가지고,상기 산화물 반도체는 In-Ga-Zn-O계의 재료, In-Ga-O계의 재료, 또는 O계의 재료를 포함하고,상기 제 1 층은 인듐 산화물을 포함하며,상기 제 1 층의 형성 후, 250℃ 이상 650℃ 이하의 온도에서 제 1 열처리가 수행되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서,기판;상기 기판 위에 있는 산화물 반도체층;상기 산화물 반도체층 위에 있고 상기 산화물 반도체층과 접촉되는 제 1 층;상기 제 1 층 위에 있고 상기 제 1 층과 접촉되는 제 1 도전층; 및제 1 절연층을 사이에 두고 상기 산화물 반도체층과 중첩되는 제 2 도전층을 포함하고,상기 제 1 도전층은 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 영역을 포함하며,상기 제 2 도전층은 상기 제 1 트랜지스터의 게이트 전극으로서 기능하는 영역을 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2010.07.02</priorityApplicationDate><priorityApplicationNumber>JP-P-2010-152050</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2010.08.16</priorityApplicationDate><priorityApplicationNumber>JP-P-2010-181523</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.02.04</receiptDate><receiptNumber>1-1-2025-0126107-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.15</receiptDate><receiptNumber>9-5-2025-0888901-18</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257003603.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fbb22d76e0b942708e8f33727de2b79069814d7f1e3341d8c58c50827879b5e0c8b34f94b5f74cec14e2f7aba2267e48178d467a019c3b0a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4a99f49cae731bdde942c628907c3c2801e1ca26f8cdb0e36c1b67d06798f02567f613f0cad97ad2ac5fd109490cf9b4fcbbab4fa5375485</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>