- [x] week1(2019-04-01〜2019-04-05)
  - project0
    - `$ zip project0.zip ./file.txt`
  - Nand 回路を所与として、And, Or, Xor, Mux, DMux などを HDL で実装。
- [x] week2(2019-04-05〜2019-04-10)
  - ALU の設計はとても難しいのだろうが、そこが所与だったのでサクサク進んだ。
  - 頭の体操をしているイメージ。
  - ハードウェアゆえ条件分岐やループが使えないのがもどかしい。ハードウェアの基盤に IC 回路をはんだ付けしていくイメージで考えると、条件分岐やループが使えないことが直感的に理解できる。
- [x] week3(2019-04-11〜2019-04-30)
  - DFF(Data Flip-Flop)
  - 1-bit register / 16-bit register
  - RAM
  - Program Counter
- [x] week4(2019-05-01〜2019-05-27)
  - R/W の速度の順序
    - CPU内のRegister -> Cache -> Main memory -> Disk
  - コンピュータは操作しなくても絶えず動いているが、ROMにある実行コマンドを勝手に舐め続けるのを許していると、cracker がそこに何かを入れた時にそれが発火してしまう。動いているが処理はさせない、というものを実現するためには、自己参照的な無限ループをするのが良い。
- [x] week5(2019-06-04〜2019-06-07)
  - CPU と Memory を hdl で書く。必要な要素は今までの章で作成済み
- [x] week6(2019-06-10〜2019-06-11)
  - アセンブリ言語で書かれたプログラムを機械語に変換するアセンブラを作成する
  - アセンブラは任意の高級言語で書いていい。
  - 省略した。何を書くのかはっきりイメージできるし、手を動かすだけで学びは得られないと思ったから。
