Quale delle seguenti espressioni regolari è equivalente a (descrive lo stesso insieme di stringhe di) (a * + b) * (c + d)?,a * (c + d) + b (c + d),a * (c + d) * + b (c + d) *,a * (c + d) + b * (c + d),(a + b) * c + (a + b) * d,D
Come viene rilevato il falsificazione degli indirizzi IP?,Installando e configurando un sistema di rilevamento intrusioni (IDS) che può leggere l'intestazione IP,Confrontando i valori TTL degli indirizzi effettivi e falsificati,Implementando un firewall nella rete,Identificando tutte le sessioni TCP che vengono iniziate ma non completate con successo,B
"Il design pattern Singleton viene utilizzato per garantire che solo un'istanza di una classe possa essere istanziata. Quale delle seguenti affermazioni è vera per questo design pattern?
I. La classe Singleton ha un metodo di fabbrica statico per fornire la sua istanza.
II. La classe Singleton può essere una sottoclasse di un'altra classe.
III. La classe Singleton ha un costruttore privato.",Solo I,Solo II,Solo III,"I, II e III",D
"Un compilatore genera codice per la seguente istruzione di assegnamento.
G := (A + B) * C - (D + E) * F
La macchina di destinazione ha un singolo accumulatore ed un set di istruzioni a singolo indirizzo composto di istruzioni di caricamento, memorizzazione, addizione, sottrazione e moltiplicazione. Per le operazioni aritmetiche, il primo operando viene prelevato dall'accumulatore e il risultato appare nell'accumulatore. Qual è il numero minimo possibile di istruzioni nel codice risultante?",5,6,7,9,D
"Considera una progettazione di un computer in cui più processori, ognuno con una memoria cache privata, condividono una memoria globale utilizzando un unico bus. Questo bus è la risorsa critica del sistema. Ogni processore può eseguire un'istruzione ogni 500 nanosecondi fintanto che i riferimenti di memoria vengono soddisfatti dalla sua cache locale. Quando si verifica una richiesta di cache miss, il processore viene ritardato di ulteriori 2.000 nanosecondi. Durante metà di questo ritardo aggiuntivo, il bus è dedicato a servire la richiesta di cache miss. Durante l'altra metà, il processore non può continuare, ma il bus è libero di servire richieste da altri processori. In media, ogni istruzione richiede 2 riferimenti di memoria. In media, i cache misses si verificano sull'1% dei riferimenti. Quale proporzione della capacità del bus consumerebbe un singolo processore, ignorando i ritardi dovuti alla competizione con altri processori?",1/50,1/27,1/25,2/27,B
