# ì „ìê³„ì‚°ê¸° ì†Œê°œ (1ì£¼ì°¨ PART 1)

í•™ìŠµëª©í‘œ

- ì „ìê³„ì‚°ê¸°ì˜ ë°œì „ê³¼ì •, ê¸°ëŠ¥, ì‘ìš©ë¶„ì•¼ì— ëŒ€í•´ ì„¤ëª…í•˜ê¸°
- ì»´í“¨í„°ì˜ ê¸°ëŠ¥ êµ¬ì„±ìš”ì†Œì— ëŒ€í•´ ì„¤ëª…í•˜ê¸°
- ì»´í“¨í„°ì˜ ë°ì´í„° ì²˜ë¦¬ ë°©ì‹ê³¼ ì‚¬ìš©ëª©ì  ë“±ì— ë”°ë¼ ë¶„ë¥˜í•˜ê¸° (ì„¸ëŒ€ë³„, ì»´í“¨í„°ì˜ ë°ì´í„° ì²˜ë¦¬ ë°©ì‹, ë§ˆì´í¬ë¡œ í”„ë¡œì„¸ì„œì— ë”°ë¥¸ ë¶„ë¥˜)

##  1. ì „ìê³„ì‚°ê¸° ì†Œê°œ

### 1. ì „ì ê³„ì‚°ê¸°ì˜ ì •ì˜ì™€ ì§„í™”ê³¼ì •

- ê¸°ê³„ì‹ ê³„ì‚°ê¸°ì—ì„œ -> EDSP(Electronic Data Processing System) -> AI ê¹Œì§€ ì§„í™”
- í˜„ëŒ€ ì „ì ê³„ì‚°ê¸°ëŠ” ì»´í“¨í„°ë¡œ ì´ì¹­

```
Abacus -> Difference Engine -> Electronic Calculator -> Computer ->
-> Mobile Device -> Internet of Things (IoT) -> Artificail Intelligence(AI)
```

### 2. ì»´í“¨í„°ì˜ ê¸°ëŠ¥

- ë°ì´í„° ì…ì¶œë ¥ ê¸°ëŠ¥
- ë°ì´í„° ì €ì¥ ê¸°ëŠ¥
- ë°ì´í„° ì²˜ë¦¬ ê¸°ëŠ¥

### 3. ì»´í“¨í„° ì‘ìš© ë¶„ì•¼

- ë²”ìš© ì»´í“¨í„° (General-Purpose Computer)
  - PC, Workstation, Main-fram
  - Getnerality, Flexibility ê°•ì¡°
- íŠ¹ì • ìš©ë„ ì»´í“¨í„° (Applicaion-Specific Computer)
  - Embedded Sysyem(íŠ¹ì • ìš©ë„ì— ë§ê²Œ SW/HWê°€ ìµœì í™” ë˜ì–´ ìˆìŒ)
  - ì‹¤ìƒí™œì—ì„œ ë³´ë©´ ê°€ì •ìš© ì „ìì œí’ˆ, ê³µì¥ ìë™í™”, í•­ê³µ, ìš°ì£¼ , êµ°ì ì¥ë¹„ ë“±ì´ í¬í•¨

## 2. ì»´í“¨í„°ì˜ êµ¬ì„±
### 1. ì»´í“¨í„°ì˜ êµ¬ì„±

- HW/SWë¡œ êµ¬ì„±

### 2. ì»´í“¨í„° í•˜ë“œì›¨ì–´

- cpu, memory, bus(êµ¬ì„±ìš”ì†Œ ìƒí˜¸ ì—°ê²°), Peripherals

### 2-1 ë§ˆì´í¬ë¡œ í”„ë¡œì„¸ì„œ

- CPUë¥¼ ë‚´ì¥í•œ IC(Integrated Circuit)

|CPU/Memory|
|:-:|
|Peripherals|

CPU + Mem + Peripheralsê°€ ë‹¨ì¼ Chipìœ¼ë¡œ êµ¬ì„±ë˜ì–´ ìˆë‹¤ë©´? => one-chip computer  
CPUê°€ í•˜ë‚˜ì˜ ICë¡œ êµ¬í˜„ ë˜ì–´ìˆë‹¤ë©´? => Micro-processor  

### 3. ì†Œí”„íŠ¸ì›¨ì–´

ì†Œí”„íŠ¸ì›¨ì–´

- íŠ¹ì • ëª©ì ì„ ë‹¬ì„±í•˜ê¸° ìœ„í•´ ìˆœì„œì ìœ¼ë¡œ ë°°ì¹˜ëœ CPUëª…ë ¹ì–´ë“¤ì˜ ì§‘í•©

- ì‹œìŠ¤í…œ ì†Œí”„íŠ¸ì›¨ì–´, ì‘ìš© ì†Œí”„íŠ¸ì›¨ì–´ë¡œ êµ¬ì„±

### 3-1 System Software

- í•˜ë“œì›¨ì–´ ê´€ë¦¬, í”„ë¡œê·¸ë¨ ê°œë°œì— í•„ìš”í•œ í”„ë¡œê·¸ë¨
- ì´ˆê¸°í™” í”„ë¡œê·¸ë¨ (botloader)
- OS
- Translator 

### 3-2 Application software
- APP
- bundle, package, SaaS, web download, ë“± ìˆìŒ

### 3-3 Platform
- ì‹¤í–‰ í™˜ê²½ì„ ì œê³µí•˜ëŠ” HW/SW
- HW Platform 
  - ìœˆë„ìš°, ë¦¬ëˆ…ìŠ¤, ëª¨ë°”ì¼ í”Œë«í¼
- SW Platform
  - java Platform
  - BREW :ëª¨ë°”ì¼ ì‹¤í–‰ íšê²½
  - IDLE (Integration Develpment Language Envinorment)
### 3-4 Middle-Ware
  - ì†Œí”„íŠ¸ì›¨ì–´ í”„ë ˆì„ ì›Œí¬
    - ì¶”ìƒí™”ëœ ì†Œí”„íŠ¸ì›¨ì–´ êµ¬ì¡°ì²´
    - EX) API, Labrary program, Utility program
### 3-5 Firm-Ware
  - ROM memory
  - BIOS
  - ì†Œí”„íŠ¸ì›¨ì–´ë³´ë‹¤ ìœ ì—°ì„± ë¶€ì¡±

### 3-6 ê³µì¡°ì„¤ê³„(co-design)
  - HW/SW íŠ¹ì„±, ìµœì ì˜ ì‹œìŠ¤í…œ ì„¤ê³„, ê³ ìˆ˜ì¤€ ì„¤ê³„ì í•„ìš”

## 3. ì»´í“¨í„°ì˜ ë¶„ë¥˜ 

### 1. ë¶„ë¥˜ë²•
- ì„¸ëŒ€ë³„
- ë°ì´í„° ì²˜ë¦¬ë°©ì‹
- ë§ˆì´í¬ë¡œ í”„ë¡œì„¸ì„œì˜ ìœ í˜•

### 2. ì„¸ëŒ€ë³„ ë¶„ë¥˜

- 1ì„¸ëŒ€ : ì§„ê³µê´€ ì»´í“¨í„°
- 2ì„¸ëŒ€ : íŠ¸ëœì§€ìŠ¤í„°ë¥¼ ì‚¬ìš©í•œ ì»´í“¨í„°
- 3ì„¸ëŒ€ : IC ì»´í“¨í„° 
- 4ì„¸ëŒ€ : LSI (Large Scale Integration)
- 5ì„¸ëŒ€ : VLSI (Very Large Scale Integration)
- 6ì„¸ëŒ€ : ULSI (Ultra Large Scale Integration)

### 3. ë°ì´í„° ì²˜ë¦¬ ë°©ì‹ì— ë”°ë¥¸ ë¶„ë¥˜

- ì¼ê´„ ì²˜ë¦¬ ë°©ì‹ (Batch Processing)
- ì‹œë¶„í•  ì²˜ë¦¬ ë°©ì‹ (Time Sharing)
- ì‹¤ì‹œê°„ ì²˜ë¦¬ ë°©ì‹ (Real-time Processing)
- ì‹œê°„ ì œì•½ ì—¬ë¶€ì˜ ë”°ë¥¸ ì²˜ë¦¬ë°©ì‹ 
  - Hard Real-time System : ë¯¸ì‚¬ì¼ ì œì–´
  - Soft Real-time System : ë™ì˜ìƒ ì œì–´

### 4. ë§ˆì´í¬ë¡œí”„ë¡œì„¸ì„œ ìœ í˜•ì— ë”°ë¥¸ ë¶„ë¥˜ 

- MPU (Micro Processing Unit)
  - ê³„ì‚°ìš© í”„ë¡œì„¸ì„œ (Computation oriented)
  - ê³ ì†ì˜ ì—°ì‚° ë° ë°ì´í„° ì²˜ë¦¬ : ì—¬ëŸ¬ ê°œì˜ ê³ ì„±ëŠ¥ ALU , H/W ê³±ì…ˆ , FPU (Floating Point Unit)â€¦
  - x86 (Intel ), MIPS(MIPS Technologies), SH (Hitachi)â€¦
- MCU (MIcro Controller Unit)
  - ì œì–´ìš© í”„ë¡œì„¸ì„œ (Control oriented)
  - ì œì–´ì— íŠ¹í™”ëœ ë§ˆì´í¬ë¡œ í”„ë¡œì„¸ì„œ 
  - ë¹„íŠ¸ ë‹¨ìœ„ (bit wise) ì—°ì‚° ì§€ì› , ë¹ ë¥¸ ì¸í„°ëŸ½íŠ¸ ì²˜ë¦¬ , ë‹¤ì–‘í•œ ì…ì¶œë ¥ í¬íŠ¸ ì œê³µ â€¦
  - ì£¼ë¡œ On chip/ SoC Micro processor, 8 bit í”„ë¡œì„¸ì„œ AVR , 8051, PIC
- DSP (Digital Signal Processor)
  - ë””ì§€í„¸ ì‹ í˜¸ì²˜ë¦¬ (Audio, Video) ì „ìš© í”„ë¡œì„¸ì„œ (DSP specific)
  - MAC(Multiply Accumulator ), FPU , Multi port ë©”ëª¨ë¦¬ ì¸í„°í˜ì´ìŠ¤ , etc
  - TMS320C6xxx (Texas Instruments), MSC81xx (Freescale), SHARC (Analog Devices)â€¦
- ASP (Application Specific Processor)
  - íŠ¹ì • ìš©ë„ì— ìµœì í™”ëœ í”„ë¡œì„¸ì„œ
  - Graphics Processor: GeForce( nVidia ), HD(Intel), Radeon(
  - Java Processor: ARM926EJ (ARM), picoJava (Sun
  - Network Processor: IXP (Intel), PowerQUICC NXP
  - Crypto Processor: C29x NXP ), SC300 (
- Embedded Processor
  - ì†Œí˜•, ì†Œë¹„ì „ë ¥ ìµœì í™” í”„ë¡œì„¸ì„œ
  - ì„ë² ë””ë“œ ì‹œìŠ¤í…œ ì „ìš© í”„ë¡œì„¸ì„œ
- Mobile AP (Application Processor)
  - CPU ë¿ë§Œ ì•„ë‹ˆë¼ ì‹œìŠ¤í…œ êµ¬í˜„ì— í•„ìš”í•œ ì£¼ë³€ì¥ì¹˜ë“¤ì„ SoC(system on a chip) í˜•íƒœë¡œ ì§‘ì í™”í•œ ëª¨ë°”ì¼ ë””ë°”ì´ìŠ¤ìš© í”„ë¡œì„¸ì„œ
  - GPU , ëª¨ë°”ì¼ í†µì‹  ëª¨ë“ˆ ( HSDPA , WCDMA ) ë‚´ì¥
  - Snapdragon(Qualcomm ), Exynos (Samsung), TEGRA Nvidia ), Helio MediaTek ), A10 (Apple), Atom Z(Intel), OMAP (TI) ....
- GPGPU (General Puerpose Computiong on Graphic Processor Unit)
  -ê·¸ë˜í”½ ì „ìš© í”„ë¡œì„¸ì„œ ( ë¥¼ ì¼ë°˜ ì‘ìš©í”„ë¡œê·¸ë¨ ì‹¤í–‰ì— í™œìš©í•˜ëŠ” ê¸°ë²•
  - ë§ì€ ì½”ì–´ë¥¼ ë‚´ì¥í•˜ê³  ìˆì–´ì„œ ë³‘ë ¬ ì²˜ë¦¬ê°€ ê°€ëŠ¥ )
  - Radeon (AMD), Quadro Telsa / nVidia
  - CUDA , openCL , DirectCompute API ë¥¼ ì‚¬ìš©í•˜ì—¬ í”„ë¡œê·¸ë˜ë°í•¨
  - Graphic cardê°€ ì—¬ê¸° í•´ë‹¹ë¨!

![CPUandGPUì‚¬ì§„](CPUandGPU.jpeg)

# ì»´í“¨í„° êµ¬ì¡°ì˜ ê°œìš” (1ì£¼ì°¨ Part 2)

```
ì»´í“¨í„° êµ¬ì¡°ì™€ ì¡°ì§ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤(ë³„ë¡œ ì™¸ìš¸ê²Œì—†ìŒ..)
ì»´í“¨í„° í•˜ë“œì›¨ì–´ êµ¬ì¡°ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤
í° ë…¸ì´ë§Œ êµ¬ì¡°ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤ .  
í”„ë¡œê·¸ë¨ì´ ì‹¤í–‰ë˜ëŠ” ìˆœì„œì™€ ëª…ë ¹ì–´ ì‚¬ì´í´ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤  
```
## 1. ì»´í“¨í„° êµ¬ì¡°ì™€ ì¡°ì§ (ì™¸ìš¸ê²Œ ì—†ìŒ í° í‹€ì´ë‘ íë¦„ë§Œ ì´í•´í•˜ì)

### 1. ì»´í“¨í„° êµ¬ì¡° 

ì»´í“¨í„° êµ¬ì¡° (Computer Architecture)

- SW ì¸¡ë©´ì—ì„œ ë°”ë¼ë³´ëŠ” ì»´í“¨í„° íŠ¹ì„±
- **í”„ë¡œê·¸ë¨ì˜ ë…¼ë¦¬ì  ìˆ˜í–‰ì— ì§ì ì ‘ ì˜í–¥ì„ ì£¼ëŠ” ì‹œìŠ¤í…œ íŠ¹ì„±**

ì»´í“¨í„° êµ¬ì¡°ì  íŠ¹ì„± 

- ëª…ë ¹ì–´ êµ¬ì¡° ì„¸íŠ¸(ISA : Instruction Set Architecture)
  - Registerì—ì„œ ëª…ë ¹ì–´ë¥¼ ë°›ì•„ì˜¤ê±°ë‚˜ ë°ì´í„° ì£¼ì†Œë¥¼ ë°›ì•„ì™€ì„œ ì²˜ë¦¬í•˜ëŠ” ê²ƒ
- ë°ì´í„° í‘œí˜„ì— ì‚¬ìš©ë˜ëŠ” ë¹„íŠ¸ ìˆ˜
  - 8,16,32,64-bit ë“±
  - ë¬¸ìì—´ asciië‚˜ utf, unicode, ìˆ«ìë‚˜ ë¬¸ì ëª¨ë‘ ë‹¤ì–‘í•œ ë¹„íŠ¸ í‘œí˜„
- ë©”ëª¨ë¦¬ ì–´ë“œë ˆì‹± ë°©ë²•
  - ë©”ëª¨ë¦¬ ì €ì¥ê³µê°„ì— ëŒ€í•œ ì ‘ê·¼ë²•
  - MARì´ maim memì— ì ‘ê¸‰í•´ì„œ MBRë¡œ ë³´ë‚´ëŠ” ê³¼ì •ì„ ìƒê°í•´ë³´ë©´ ë¨
 - I/O ë°ì´í„° ì²˜ë¦¬ ë°©ë²•
   - ì…ì¶œë ¥ ë°ì´í„° ì²˜ë¦¬ ë°©ë²•

### 2. ì»´í“¨í„° ì¡°ì§

ì»´í“¨í„° ì¡°ì§ (Computer Organization)

- HW ì¸¡ë©´ì—ì„œ ë°”ë¼ë³´ëŠ” ì»´í“¨í„° íŠ¹ì„±
- **Computer Architectureë¥¼ êµ¬í˜„í•œ HW êµ¬ì„±í’ˆ**, ê·¸ë“¤ì˜ ì—°ê²° ë°©ì‹
- í”„ë¡œê·¸ë˜ë¨¸ì—ê²Œ ë³´ì´ì§€ ì•ŠëŠ” ì„¸ë¶€ í•˜ë“œì›¨ì–´

ì»´í“¨í„°ì˜ ì¡°ì§ì  íŠ¹ì„±

- êµ¬ì„±í’ˆì˜ ì œì–´ì‹ í˜¸
  - ì»´í“¨í„° í•˜ë“œì›¨ì–´ êµ¬ì„±í’ˆì„ ì œì–´í•˜ê¸° ìœ„í•œ ì œì–´ì‹ í˜¸
- ì»´í“¨í„°ì™€ ì£¼ë³€ê¸°ê¸°(peripherals) ì‚¬ì´ì˜ ì¸í„°í˜ì´ìŠ¤ ë°©ì‹
  - ë°ì´í„° ì „ë‹¬ ë°©ì‹ ë° ë°ì´í„° íë¦„ì œì–´
- ì»´í“¨í„°ì—ì„œ ì‚¬ìš©í•˜ëŠ” ë©”ëª¨ë¦¬ ê¸°ìˆ 
  - ì „ê¸°ì  íŠ¹ì„± ë° ì œì–´ ë°©ë²•
## 2. ì»´í“¨í„° í•˜ë“œì›¨ì–´ êµ¬ì¡° 
### 1. ì»´í“¨í„° í•˜ë“œì›¨ì–´ êµ¬ì„±ìš”ì†Œ

- CPU : ë°ì´í„° ì²˜ë¦¬, ì»´í“¨í„° ë™ì‘ ì œì–´
- ë©”ëª¨ë¦¬ : í”„ë¡œê·¸ë¨, ë°ì´í„° ì €ì¥
- ì£¼ë³€ì¥ì¹˜(peripherals) : ì»´í“¨í„° ì™¸ë¶€ì™€ì˜ ë°ì´í„° ì…ì¶œë ¥
- ë²„ìŠ¤ : êµ¬ì„±ìš”ì†Œ ìƒí˜¸ ì—°ê²° í†µë¡œ

ğŸš—ğŸš— í•˜ë“œì›¨ì–´ êµ¬ì„±ìš”ì†Œì— ëŒ€í•œ ë‹¤ë¥¸ ì„¤ëª…ì€ ì»´í“¨í„° ì‹œìŠ¤í…œ ê°•ì˜ í•˜ë“œì›¨ì–´ íŒŒíŠ¸ë¥¼ ì°¸ì¡°

## 2. CPU

CPU (Central Processing Unit)

- ì¤‘ì•™ ì²˜ë¦¬ì¥ì¹˜, ì»´í“¨í„° í•µì‹¬ êµ¬ì„±í’ˆ

> ALU, Reg, CUì— ëŒ€í•œ ì„¤ëª…ì„ ì•„ë˜ì— ì‹œì‘í•¨ 
> íŠ¹ìˆ˜ ìš©ë„ë¡œ ì‚¬ìš©í•˜ëŠ” Registerì™€ CU (control Unit)ì´ ì–´ë–»ê²Œ ë™ì‘í•˜ëŠ”ì§€ëŠ” 
> ì»´í“¨í„° ì‹œìŠ¤í…œ í•˜ë“œì›¨ì–´ CPUì—ì„œ ë³¼ ìˆ˜ ìˆìŒ

```
| ALU | Reg |  Memory |
|    CU     |  Memory |
--------------------------- BUS
|      Peripherals    |
|      Peripherals    |
```
## 2-1 ALU

ALU (Arithmetic & Logical Unit)

- ì‚°ìˆ , ë…¼ë¦¬ ì—°ì‚°ì„ ì‹¤í–‰í•˜ëŠ” Functional Unit
- ì—¬ëŸ¬ ì‚°ìˆ /ë…¼ë¦¬ ì—°ì‚°ì„ ì„ íƒ ì‹¤í–‰í•¨
- ì œì–´ì‹ í˜¸ === Function Select

ALU ë³´ì¡° ì—°ì‚°ì¥ì¹˜

- ì‹œí”„í„°(Shifter)
- HW ê³±ì…ˆê¸°/ë‚˜ëˆ—ì…ˆê¸°
- FPU: Floating Point Unit (ë¶€ë™ ì†Œìˆ«ì  ì—°ì‚° ìœ ë‹›)

```
              ( Register )â†“        â†“( Register )
                          â†“        â†“
Fuctnion Select ==>    |     ALU     |         ==> Status
                              â†“
                        (  Register )   
```

### 2-2 Register(ë ˆì§€ìŠ¤í„°)

Register

- ALU ì—°ì‚°ì— í•„ìš”í•œ ë°ì´í„°ì™€ ì—°ì‚° ê²°ê³¼ ê°’ì„ ì„ì‹œ ì €ì¥

ë ˆì§€ìŠ¤í„° ìœ í˜•

- ë²”ìš© ë ˆì§€ìŠ¤í„° : ë‹¤ì–‘í•œ ìš©ë„ë¡œ ì‚¬ìš©í•˜ëŠ” ì¼ë°˜ ë ˆì§€ìŠ¤í„°
- íŠ¹ìˆ˜ ê¸°ëŠ¥ ë ˆì§€ìŠ¤í„° : íŠ¹ì • ëª©ì ì„ ìœ„í•´ ì‚¬ìš©í•˜ëŠ” ë ˆì§€ìŠ¤í„°
  - ACC(Accumulator) : ì—°ì‚° ê²°ê³¼ ì €ì¥
  - SR (State Register) : ì—°ì‚° ê²°ê³¼ì— ëŒ€í•œ ìƒíƒœ ì •ë³´
  - PR (Pointer Register) : ì–´ë“œë ˆìŠ¤ ì •ë³´ë¥¼ ì €ì¥
  - SP (Stack Register) : ìŠ¤íƒì˜ ìµœìƒì˜ ì •ë³´ë¥¼ ì €ì¥
  - LR (Link Register) : return ì–´ë“œë ˆìŠ¤ë¥¼ ì €ì¥(ê²°ê³¼ ê°’ì„ ë§í•˜ëŠ” ë“¯..?)
  - ë ˆì§€ìŠ¤í„°ëŠ” ì´ì™¸ì—ë„ ì—„ì²­ ë§ê³  ì•Œê³ ë¦¬ì¦˜ì´ ë³µì¡í•¨ (í•œë²ˆ ì™¸ì›Œë³´ë©´ ì´ë¦„ë³´ê³  ì–´ë–¤ ëœ»ì´ê² êµ¬ë‚˜ í•˜ë©´ ë§ìŒ!)
### 2-3 ì œì–´ìœ ë‹›(CU)

CU(Control Unit)ì€  ëª…ë ¹ì–´, ìƒíƒœ ì •ë³´ë¥¼ í•´ì„í•˜ì—¬ ì»´í“¨í„° êµ¬ì„± ìš”ì†Œì— í•„ìš”í•œ ì œì–´ ì‹ í˜¸ë¥¼ ë°œìƒì‹œí‚´

ì¸ì¶œ ì‚¬ì´í´ =>  ëª…ë ¹ì–´ + ìƒíƒœ ì •ë³´ => CU => ì œì–´ì‹ í˜¸ ë°œì‚¬

```
ì¸ì¶œ ì‚¬ì´í´â†“                                    ->   ì œì–´ì‹ í˜¸
(MAR->Main Memory->MBR->IR)| => ëª…ë ¹ì–´  =>| CU |->   ì œì–´ì‹ í˜¸
Program state Register(PSR)| => ìƒíƒœì •ë³´=>| CU |->   ì œì–´ì‹ í˜¸
                                                ->   ì œì–´ì‹ í˜¸...

```
 
### 3. ë©”ëª¨ë¦¬

ë°ì´í„° ì €ì¥ì¥ì¹˜

- ìê¸°(magnetic) ê´‘í•™(Optical) ì €ì¥ ë§¤ì²´ë¥¼ ì‚¬ìš©í•œ ë°ì´í„° ì €ì¥

### 3-1 ì£¼ê¸°ì–µì¥ì¹˜

- SRAM, DRAM
- CPU main mem ì†ë„ì°¨ì´ê·¹ë³µ -> Cash memì‚¬ìš©
- CPU <-> registor <-> cash <-> main mem <-> secondary mem

### 3-2 ë³´ì¡° ê¸°ì–µì¥ì¹˜

- magineticì„ ì‚¬ìš© : HHD, CD/DVD, magnetic tape
- Semiconductorë¥¼ ì‚¬ìš© : Flash Mem SSD

### 3-3 ë©”ëª¨ë¦¬ ê³„ì¸µ êµ¬ì¡° 
```
ê³ ì†,ì €ìš©ëŸ‰,ë¹„ìŒˆ                            ì €ì†,ê³ ìš©ëŸ‰,ìŒˆ
CPU -> Register -> Cash -> main mem -> secondary mem
```

### 4. peripherals (ì£¼ë³€ ì¥ì¹˜ì“°)

cpuì™€ ë©”ëª¨ë¦¬ ì£¼ë³€ì— ìœ„ì¹˜, cpuë³´ì¡°, I/O ë°ì´í„°ë¥¼ ê´€ë¦¬í•˜ëŠ” ì¥ì¹˜

- ì‹œìŠ¤í…œ ë™ì‘ì— í•„ìš”í•œ íšŒë¡œ
- ë°ì´í„° ì…ì¶œë ¥ ì¥ì¹˜
- cpuë³´ì¡° ì¥ì¹˜

### 4-1 ì‹œìŠ¤í…œ ë™ì¥ì— í•„ìš”í•œ ì£¼ë³€ì¥ì¹˜

- ì‹œìŠ¤í…œ ë™ì‘ì— í•„ìš”í•œ íšŒë¡œ
- í´ëŸ­ ë°œìƒ ì¥ì¹˜ 
- ì „ì› ì œì–´ ì¥ì¹˜
- ë¦¬ì…‹ ì¥ì¹˜ ( ë¦¬ì…‹ ì‹ í˜¸ë¥¼ ìƒì„± )
- íƒ€ì´ë¨¸
  - ì´ë²¤íŠ¸ ë°œìƒ, ì¹´ìš´íŠ¸, ì‹œê°„ ê°„ê²© ì¸¡ì •

### 4-2 ë°ì´í„° ì…ì¶œë ¥ ê´€ë ¨ ì£¼ë³€ì¥ì¹˜

- ì‹ í˜¸ ë³€í™˜ì¥ì¹˜
  - ADC/DAC: ë””ì§€í„¸ -ì•„ë‚ ë¡œê·¸ ì‹ í˜¸ ë³€í™˜
- ë””ë°”ì´ìŠ¤ ì»¨íŠ¸ë¡¤ëŸ¬
- í†µì‹  ì¥ì¹˜
  - router

### 4-3 cpu ë³´ì¡° ì¥ì¹˜

- ì—°ì‚° ì‘ì—… ë¶€ë‹´ì„ ëœì–´ì£¼ëŠ” íšŒë¡œ
- ë³´ì¡° í”„ë¡œì„¸ì„œ(Co-processor)
- FPU (Floating Poing Unit)
- MMU (Memory Management Unit)
- MPU (Memory Protection Unit)
- ë“±ë“±.. 

### 5. ğŸšŒğŸšŒ ë²„ìŠ¤

cpu, mem, periphrals ìƒí˜¸ ì—°ê²°í•˜ëŠ” ë°°ì„  ì§‘í•©ì“°

- ë²„ìŠ¤ë¥¼ í†µí•´ ë°ì´í„°, ì œì–´ì‹ í˜¸ ì†¡ìˆ˜ì‹ 
- ë²¼ìŠ¤ ìœ í˜•
  - Adress bus : ì£¼ì†Œ ì •ë³´ë¥¼ I/O, cpu ì „ë‹¬ (ë‹¨ë°©í–¥)
  - Data bus : ë°ì´í„° ì •ë³´ë¥¼ I/O, cpu ì „ë‹¬ (ì–‘ë°©í–¥)
  - Control Bus : ì œì–´ì‹ í˜¸ë¥¼ ëª¨ë‘ ì „ë‹¬ (ì–‘ë°©í–¥)

![systemBus](systemBus.jpeg)

### 5-1 ì‹œìŠ¤í…œ ë²„ìŠ¤ 

cpu, ì£¼ë³€ì¥ì¹˜, ë©”ëª¨ë¦¬ë¥¼ ì—°ê²°í•˜ëŠ” ì£¼ìš” ë²„ìŠ¤ (ê³ ì†)

### 5-2 I/O ë²„ìŠ¤

ì£¼ë³€ì¥ì¹˜, ì£¼ë¡œ ì… ì¶œë ¥ ì¥ì¹˜ë¥¼ ì—°ê²°í•˜ëŠ” ë²„ìŠ¤, (ê³ ì†/ì €ì†)

![I/O bus](InputOutputBus.jpeg)

## 3. ğŸ“±í° ë…¸ì´ë§Œ êµ¬ì¡°

### 1. ë§ˆì´í¬ë¡œ ì•„í‚¤í…ì³

- ì£¼ì–´ì§„ ëª…ë ¹ì–´ ì„¸íŠ¸ì— ìµœì í™”ëœ êµ¬ì¡°(ISA)
- ë™ì¼í•œ ëª…ë ¹ì–´ ì„¸íŠ¸ì— ì—¬ëŸ¬ ê°€ì§€ ë§ˆì´í¬ë¡œ ì•„í‚¤í…ì³ë¥¼ ì„¤ê²Œí•  ìˆ˜ ìˆìŒ ì´ê²Œ ë¨¸ì„  ë§ì´ëƒë©´
- ì»´í“¨í„° êµ¬ì¡° = ëª…ë ¹ì–´ ì„¸íŠ¸ êµ¬ì¡°(ISA) + Mico-Arichitecture ë¼ëŠ” ê²ƒì„

### 1-1 ë§ˆì´í¬ë¡œ ì•„í‚¤í…ì³ì˜ êµ¬ì„±

ë°ì´í„° ê²½ë¡œì™€ ì œì–´ ìœ ë‹›ìœ¼ë¡œ êµ¬ì„±

![ë§ˆí¬ì•„í…](MicroArchitecture.jpeg)

### 2 Stored-Program ë°©ì‹ ì»´í“¨í„° 

`1945s ì´ì „ ENIACì—ì„œ í”„ë¡œê·¸ë¨ ì…ë ¥ê³¼ ë³€ê²½í•  ë• ìˆ˜ì‘ì—…ìœ¼ë¡œ ìŠ¤ìœ„ì¹˜, ì¼€ì´ë¸”ì„ ì—°ê²°í•´ì„œ í•¨`

í° ë…¸ì´ë§Œì´ Stroed-Program ë°©ì‹ì„ ì œì•ˆ í•¨  
ì£¼ìš” ê°œë…ì€
- í”„ë¡œê·¸ë¨ ë°ì´í„°ë¥¼ ì €ì¥í•´ì„œ ì‹¤í–‰ 
- í”„ë¡œê·¸ë¨ ì…ë ¥ : ë©”ëª¨ë¦¬ ì €ì¥
- í”„ë¡œê·¸ë¨ ë³€ê²½ : ë§¤ëª¨ë¦¬ì— ì €ì¥ëœ ë‚´ìš©ì„ ë³€ê²½

### 2-1 IAS computer

í° ë…¸ì´ë§Œì´ Princetonì˜ IAS(Institute for Advenced Studies)ì—ì„œ  
Stored-Program ë°©ì‹ ì „ì ì»´í“¨í„°ë¥¼ ì„¤ê³„ í˜„ëŒ€ ë²”ìš© ì»´í“¨í„°ì˜ ì›í˜•ì´ ë¨
- Von Neumann Machine, Von Neumann êµ¬ì¡°ë¡œ ì•Œë ¤ì§
```
ë©”ëª¨ë¦¬ì™€ I/O ì¥ì¹˜ê°€ CPUë¥¼ ê±°ì³ì„œ ì „ë‹¬ë˜ëŠ” êµ¬ì¡°ë¥¼ ê°€ì§ (ì–‘ë°©í–¥ í†µì‹ )
CPUëŠ” Arichmetic Logical Unit(CA)ì™€ Program Contorl Unit(CC)ë¡œ êµ¬ì„±
```

### 2-2 IAS ì»´í“¨í„° êµ¬ì¡°

- 1000 x 40bitì˜ ë©”ëª¨ë¦¬ ê³µê°„ ( ì™„ì „ ì‘ìŒ )
- ë°ì´í„°
  - 1 bit ë¶€í˜¸ ë¹„íŠ¸, 39-bitì˜ ë°ì´í„°ê°’
- ëª…ë ¹ì–´
  - 8 bit Op-code, 12 bit Address ë¡œ êµ¬ì„±
```
ë©”ëª¨ë¦¬ 1 ì›Œë“œì— í•˜ë‚˜ì— 39bit ë°ì´í„° 2ê°œì˜ ëª…ë ¹ì–´ë¥¼ ì €ì¥í•  ìˆ˜ ìˆìŒ
```

- MAR : Memory Address Register
- MBR : Memory Buffer Register
- PC : Program Counter
- IR : Instruction Register(Op-code,Operationë§í•˜ëŠ”ë“¯)
- IBR : Instruction Buffer Register(Right Inst.)
- AC : Accumulator
- MQ : Multiplier Quotient
  - ë³´ì¡° ëˆ„ì‚°ê¸° (Multiplier : ì œê³±ì˜ ìŠ¹ìˆ˜ë¥¼ ê¸°ì–µí•˜ê³ , Quotient : ë‚˜ëˆ„ê¸° ëª«ì„ ê¸°ì–µí•¨)

![IAScomputer.jpeg](IAScomputer.jpeg

### 3. í° ë…¸ì´ë§Œ êµ¬ì¡°

í”„ë¡œê·¸ë¨, ë°ì´í„°ê°€ ë™ì•ŒíŒ ë©”ëª¨ë¦¬ê°€ ì €ì¥ë˜ëŠ” êµ¬ì¡°  
ëª…ë ¹ì–´ê°€ í•˜ë‚˜ì˜ ë©”ëª¨ë¦¬ì— ì €ì¥ 
data typeì´ ì—†ìŒ ã…‹ã…‹ã…‹  
ìœ„ì¹˜ ì •ë³´ë§Œ ë§¤í•‘í•´ì„œ ì‹¤í–‰  
ìˆœì°¨ ì‹¤í–‰  

### 3-1 í° ë…¸ì´ë§Œ êµ¬ì¡° ë‹¨ì 

- ì½”ë“œ, ë°ì´í„° ë™ì‹œ ì ‘ê·¼ì´ ë¶ˆê°€ëŠ¥
- Harvard êµ¬ì¡°ê°€ ë‚˜ì˜´ 

### 3-2 Harvar(í•˜ë²„ë“œ) êµ¬ì¡°

- í”„ë¡œê·¸ë¨ ì½”ë“œì™€ ë°ì´í„°ê°€ ë¬¶ì—¬ìˆë˜ ë©”ëª¨ë¦¬ êµ¬ì¡°ë¥¼ ë”°ë¡œ ë¶„ë¦¬í•œ ë©”ëª¨ë¦¬ë¡œ ë°”ê¿ˆ
- ëª…ë ¹ì–´ ë³‘ë ¬ ì‹¤í–‰ì´ ê°€ëŠ¥í•´ì§ => íŒŒì´í”„ë¼ì´ë‹ì„ í†µí•œ ì„±ëŠ¥ í–¥ìƒê¹Œì§€!


## 4. í”„ë¡œê·¸ë¨ ì‹¤í–‰

### 1. í”„ë¡œê·¸ë¨ ì‹¤í–‰

í”„ë¡œê·¸ë¨ì´ë€
- ìˆœì„œì ìœ¼ë¡œ ë‚˜ì—´ëœ ëª…ë ¹ì–´ ë“¤ì˜ ì§‘í•©!
- ë©”ëª¨ë¦¬ì— ì €ì¥ëœ ìˆœì„œëŒ€ë¡œ ì‹¤í–‰ë¨
- ì¬ì–´ ëª…ë ¹ì–´ if, loopë¬¸ì„ ì‚¬ìš©í•´ ì‹¤í–‰ íë¦„ì„ ë³€ê²½


### 2. ëª…ë ¹ì–´ ì‚¬ì´í´ (instruction cycle)

- instruction cycle
  - one instruction cycle consist of Operation cycles

### 3. ëª…ë ¹ì–´ ì‚¬ì´í´ êµ¬ì„±

> computer system ê°•ì˜ì— ëª…ë ¹ì–´ ì‚¬ì´í´, interrupt, ê°„ì ‘ ì§ì ‘ ì¸ì¶œì— ëŒ€í•œ ìƒì„¸í•œ ë‚´ìš© 
> operaion system ê°•ì˜ì— êµ¬ì¡°, ì•Œê³ ë¦¬ì¦˜ ìƒì„¸í•œ ë‚´ìš©

Instruction Fetch(FI) : í”„ë¡œê·¸ë¨ ë©”ëª¨ë¦¬ì—ì„œ ëª…ë ¹ì–´ ê°€ì ¸ì˜¤ê¸°
Instruction Decode : cpu ì œì–´ì¥ì¹˜ì—ì„œ ëª…ë ¹ì–´ í•´ë…
Operand Fetch : ëª…ë ¹ì–´ ì‹¤í–‰ì— í•„ìš”í•œ ë°ì´í„°ë¥¼ ë°ì´í„° ë©”ëª¨ë¦¬ì—ì„œ ê°€ì ¸ì˜¤ê¸°
Excute Instruction(EX,Ei) : ALUì—ì„œ ë°ì´í„° ì²˜ë¦¬
Write Back(WB): ë°ì´í„° ì²˜ë¦¬ê²°ê³¼ë¥¼ ë ˆì§€ìŠ¤í„°ë‚˜ ë©”ëª¨ë¦¬ì— ì €ì¥

### 3-1 ì»´í“¨í„° ê¸°ë³¸ ëª¨ë¸
![computerModel](computerModel.jpeg)


### 3-2 ëª…ë ¹ì–´ ì‚¬ì´í´ ì‹¤í–‰ íë¦„

![instructionStream](instructionStream.jpeg)


# ì»´í“¨í„°ì˜ ì„±ëŠ¥ ( 2ì£¼ì°¨ 1ì°¨ì‹œ )

í•™ìŠµëª©í‘œ
```
ì»´í“¨í„° ì„±ëŠ¥ í‰ê°€ ê¸°ì¤€ê³¼ ë°©ë²•ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤
ì»´í“¨í„° ì„±ëŠ¥ í–¥ìƒ ë°©ë²•ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤ .
```

## 1. ì»´í“¨í„°ì˜ ì„±ëŠ¥ í‰ê°€

### 1. ì»´í“¨í„° í‰ê°€ ìš”ì†Œ

ì»´ì„±ëŠ¥ : í”„ë¡œê·¸ë¨ ì‹¤í–‰ ì†ë„, ì‹¤ì‹œê°„ì„±
ê°€ê²©
í¬ê¸°
ì†Œë¹„ì „ë ¥
ì‹ ë¢°ì„±
ë³´ì•ˆì„±

### 1-1 ì»´í“¨í„° ì„±ëŠ¥

í”„ë¡œê·¸ë¨ ì‹¤í–‰ ì†ë„ì— ì˜í–¥ì„ ì£¼ëŠ” ìš”ì†Œ
- cpu
- isa
- ì»´í“¨í„°ì˜ í•˜ë“œì›¨ì–´ êµ¬ì¡° : í”„ë¡œì„¸ì„œ êµ¬ì¡°, ìºì‹œ ë° ë©”ëª¨ë¦¬ ê³„ì¸µ êµ¬ì¡°
- ìš´ì˜ì²´ì œ ì„±ëŠ¥
- ì»´íŒŒì¼ëŸ¬ íš¨ìœ¨
- í”„ë¡œê·¸ë¨ êµ¬í˜„ì— ì‚¬ìš©ëœ í”„ë¡œê·¸ë˜ë° ì–¸ì–´ ë° í”„ë¡œê·¸ë˜ë° ê¸°ìˆ 

ì•„ë˜ ë„¤ ê°€ì§€ê°€ ì œì¼ ì¤‘ìš”!
```
ì»´í“¨í„° êµ¬ì¡°, ìš´ì˜ì²´ì œ, ì»´íŒŒì¼ëŸ¬, í”„ë¡œê·¸ë˜ë° ê¸°ìˆ 
```

### 2. ì»´í“¨í„° ì„±ëŠ¥ í‘œì‹œ
ì„±ëŠ¥ í‘œì‹œ ë°©ë²•
- CPU í´ëŸ­ ì†ë„
- CPI
- MIPS
- MFLOPS

### 2-1 í´ëŸ­ ì†ë„
cpu í´ëŸ­ ì†ë„
- í´ëŸ­ ì£¼íŒŒìˆ˜
ì¼ë°˜ì cpu ì„±ëŠ¥ì€ cpu í´ëŸ­ ì†ë„ì— ë¹„ë¡€
- cpuí´ëŸ­ = ì‹œìŠ¤í…œ í´ëŸ­
- cpu í´ëŸ­ ì†ë„ëŠ” cpu hw ì„¤ê³„, êµ¬í˜„ ë°©ë²•ì— ë”°ë¼ ê²°ì •ë¨

### 2-1-1 ì‹œìŠ¤í…œ í´ëŸ­

system clock
- ì»´í“¨í„°ì—ì„œ ì‚¬ìš©í•˜ëŠ” ê¸°ë³¸ í´ëŸ­
- ì»´í“¨í„° êµ¬ì„± ìš”ì†Œë“¤ì˜ ëª¨ë“  ë™ì‘ì„ ë™ê¸°í™” í•˜ëŠ” ì‹ í˜¸
- í´ëŸ­ ì£¼íŒŒìˆ˜ë¡œ í‘œì‹œ
memory clock
- ë©”ëª¨ë¦¬ê°€ ì‚¬ìš©í•˜ëŠ” í´ëŸ­ìœ¼ë¡œ ì‹œìŠ¤í…œí´ëŸ­ë³´ë‹¤ ì €ì†ì„
- ì¼ë°˜ì ìœ¼ë¡œ ì‚¬ìš©ë˜ì§€ ì•Šê³  ë™ê¸°í™” ë©”ëª¨ë¦¬ í´ëŸ­ì˜ ê²½ìš° ì‚¬ìš©í•œë‹¤ê³  í•¨

### 2-1-2 í´ëŸ­ ì£¼íŒŒìˆ˜

í´ëŸ­ ì£¼íŒŒìˆ˜ (clock frequncy)
- ì´ˆë‹¹ í´ëŸ­ ì‹ í˜¸ ë³€í™”ìœ¨ : ì´ˆë‹¹ í´ëŸ­ í„ìŠ¤ ìˆ˜ (pulses per second)
- hertzë¡œ í‘œì‹œ(50MHz, 4GHz)

### 2-1-3 Clock Cycle Time

Clock Cycle
- Clock Pulse Period
Clock Cycle Time(CCT)
- í´ëŸ­ ì‚¬ì´í´ ì‚¬ì´ì˜ ì‹œê°„ ê°„ê²©

![clockCycleTim](ClockCycleTime.jpeg)


![clockcycleTim](ClockCycleTime)

### 2-1-4 cpu time
cpu time
- ëª…ë ¹ì–´ ì‹¤í–‰ì— cpuê°€ ì†Œëª¨í•œ ì‹œê°„
- cpu time = cpu clock cycles x clock cycle time
- cpu time = cpu clock cycles / clock frequency

í”„ë¡œê·¸ë¨ ì‹¤í–‰ ì†ë„ í–¥ìƒ ë°©ë²•
- í´ëŸ­ ì£¼íŒŒìˆ˜ë¥¼ ë†’ì„
- í”„ë¡œê·¸ë¨ ì‹¤í–‰ì— í•„ìš”í•œ í´ëŸ­ ì‚¬ì´í´ ìˆ˜ë¥¼ 

ëª…ë ¹ì–´ ì²˜ë¦¬ ë³‘ë ¬í™”ë¡œ í•˜ë‚˜ì˜ cpu í´ëŸ­ ì‚¬ì´í´ ë™ì•ˆ ì—¬ëŸ¬ ê°œì˜ ëª…ë ¹ì–´ë¥¼ ì‹¤í–‰ ê°€ëŠ¥
- cpu í´ëŸ­ ì†ë„ê°€ í”„ë¡œê·¸ë¨ ì‹¤í–‰ ì†ë„ë¥¼ í‘œí˜„í•˜ê¸°ì— ë¶ˆì¶©ë¶„í•¨


> CPI, MIPS. MFOLPSëŠ” ì´ë¯¸ì§€ì™€ ê³µì‹ì´ ì¶”ê°€ë˜ì§€ ì•Šì•˜ìŒ!!!
> CPI, MIPS. MFOLPSëŠ” ì´ë¯¸ì§€ì™€ ê³µì‹ì´ ì¶”ê°€ë˜ì§€ ì•Šì•˜ìŒ!!!
> CPI, MIPS. MFOLPSëŠ” ì´ë¯¸ì§€ì™€ ê³µì‹ì´ ì¶”ê°€ë˜ì§€ ì•Šì•˜ìŒ!!!
> CPI, MIPS. MFOLPSëŠ” ì´ë¯¸ì§€ì™€ ê³µì‹ì´ ì¶”ê°€ë˜ì§€ ì•Šì•˜ìŒ!!!


### 2-2 CPI (Cycle Per Instruction)

ëª…ë ¹ì–´ í•˜ë‚˜ë¥¼ ì‹¤í–‰í•˜ëŠ”ë° í•„ìš”í•œ í´ëŸ­ ì‚¬ì´í´ ìˆ˜


í‰ê·  CPI = ì‹œê·¸ë§ˆ n, i=1 (CPIi x Ii) / Ic

i = ëª…ë ¹ì–´ ìœ í˜•, nê°œì˜ ëª…ë ¹ì–´ê°€ ìˆë‹¤ ê°€ì •
Ii = i ë²ˆì§¸ ìœ í˜• ëª…ë ¹ì–´ì˜ ìˆ˜
CPIi = i ë²ˆì§¸ ìœ í˜• ëª…ë ¹ì–´ì˜ CPI
Ic = í”„ë¡œê·¸ë¨ì´ í¬í•¨í•˜ê³  ìˆëŠ” ì „ì²´ ëª…ë ¹ì–´ ìˆ˜             

### 2-3 MIPS (Millions of Instruction Per Second)
### 2-4 MFLOPS (Millions of Floating-Point Operations Per Second)


### 3. ë²¤ì¹˜ë§ˆí¬ (Benchmark)

3. ë²¤ì¹˜ë§ˆí¬

ë²¤ì¹˜ë§ˆí¬(Benchmark)
- **ì„œë¡œ ë‹¤ë¥¸ í”„ë¡œì„¸ì„œì˜ ì„±ëŠ¥ì„ ìƒëŒ€ ë¹„êµí•˜ëŠ” ë°©ë²•**
- ë²¤ì¹˜ë§ˆí¬ í…ŒìŠ¤íŠ¸ (BMT: BenchMark Test)
- ë²¤ì¹˜ë§ˆí¬ì— ì‚¬ìš©ë˜ëŠ” í”„ë¡œê·¸ë¨ : ë²¤ì¹˜ë§ˆí¬ í”„ë¡œê·¸ë¨

 ë²¤ì¹˜ë§ˆí¬ í”„ë¡œê·¸ë¨ì˜ íŠ¹ì„±
- ê³ ê¸‰ ì–¸ì–´ë¡œ ì‘ì„±ë˜ë©°, ì„œë¡œ ë‹¤ë¥¸ ê¸°ê³„ë“¤ì—ì„œ í˜¸í™˜ì„±ì„ ìœ ì§€
- ì‹œìŠ¤í…œ í”„ë¡œê·¸ë˜ë°, ìˆ˜ì¹˜ì  í”„ë¡œê·¸ë˜ë°, ë˜ëŠ” ìƒìš© í”„ë¡œê·¸ë¨ê³¼ ê°™ì€ íŠ¹ì • ì‘ìš© ë¶„ì•¼ì—ì„œ ëŒ€í‘œì„±ì„ ë³´ì´ëŠ” í”„ë¡œê·¸ë¨ì´ì–´ì•¼ í•¨
- ì„±ëŠ¥ ì¸¡ì •ì´ ì‰¬ì›Œì•¼ í•¨
- ë„ë¦¬ ë³´ê¸‰ë  ìˆ˜ ìˆì–´ì•¼ í•¨

### 3-1 ë²¤ì¹˜ë§ˆí¬ ìŠ¤ìœ„íŠ¸

ë²¤ì¹˜ë§ˆí¬ ìŠ¤ìœ„íŠ¸(Benchmark Suite)
- **íŠ¹ì • ì‘ìš© ë¶„ì•¼ í”„ë¡œê·¸ë¨ì´ë‚˜ ì‹œìŠ¤í…œ í”„ë¡œê·¸ë¨ì„ ë²¤ì¹˜ë§ˆí¬í•˜ëŠ”ë° ì‚¬ìš©ë˜ëŠ” í”„ë¡œê·¸ë¨ ì§‘í•©**
- ê³ ê¸‰ ì–¸ì–´ë¡œ ì •ì˜ëœ í”„ë¡œê·¸ë¨ë“¤ì˜ ì§‘í•©

ì£¼ìš” ë²¤ì¹˜ë§ˆí¬ ìŠ¤ìœ„íŠ¸

- **BAPCo(Business Application Performance Corporation)**
  - ë²”ìš© OS(Windows, Android, iOS) ë° ì‘ìš© í”„ë¡œê·¸ë¨ê¸°ë°˜ PC ë²¤ì¹˜ë§ˆí‚¹ - MobileMark, SYSmark, TabletMark
- **EEMBC(Embedded Microprocessor Benchmark Consortium)**
  - ì„ë² ë””ë“œ ì‹œìŠ¤í…œì˜ í•˜ë“œì›¨ì–´ ë° ì†Œí”„íŠ¸ì›¨ì–´ ì„±ëŠ¥ í‰ê°€ë¥¼ ìœ„í•œ ë²¤ì¹˜ë§ˆí‚¹ - CoreMark, IoTMark
- **SPEC(Standard Performance Evaluation Corporation)**
  - ì»´í“¨í„° ì„±ëŠ¥ í‰ê°€ì— í•„ìš”í•œ í‘œì¤€ í…ŒìŠ¤íŠ¸ ì„¸íŠ¸ë¥¼ ê´€ë¦¬í•˜ëŠ” ë‹¨ì²´ - SPECint, SPECfp

### 3-2 SPEC ë²¤ì¹˜ë§ˆí¬ ìŠ¤ìœ„íŠ¸
  
SPEC ë²¤ì¹˜ë§ˆí¬ ìŠ¤ìœ„íŠ¸
- SPEC CPU2006: í”„ë¡œì„¸ì„œ ì¤‘ì‹¬(Processor-intensive) ì„±ëŠ¥ í‰ê°€
- CINT2006: ì •ìˆ˜ ì—°ì‚° ì„±ëŠ¥ í‰ê°€
- CFP2006: ì‹¤ìˆ˜ ì—°ì‚° ì„±ëŠ¥ í‰ê°€
- SPECjvm2008: JVM í´ë¼ì´ì–¸íŠ¸ í”Œë«í¼ì˜ í•˜ë“œì›¨ì–´ ë° ì†Œí”„íŠ¸ì›¨ì–´ ê²°í•© ì„±ëŠ¥ í‰ê°€
- SPECjbb2013:ì„œë²„ì¸¡ ìë°” ê¸°ë°˜ìƒ ê±°ë˜ ì‘ìš©í”„ë¡œê·¸ë¨ ì„±ëŠ¥ í‰ê°€ 
- SPECapc: 3D-intensive í”„ë¡œê·¸ë¨ ì„±ëŠ¥ í‰ê°€
- SPECweb99:ì›¹ ì„œë²„ë“¤ì˜ ì„±ëŠ¥ í‰ê°€
- SPECmail2001:ë©”ì¼ ì„œë²„ ì„±ëŠ¥ í‰ê°€

### 3-3 Synthetic ë²¤ì¹˜ë§ˆí¬
Synthetic ë²¤ì¹˜ë§ˆí¬
- ë§ì€ ì‘ìš©í”„ë¡œê·¸ë¨ë“¤ì„ í†µê³„ ë¶„ì„í•œ ê²°ê³¼ë¥¼ ë°”íƒ•ìœ¼ë¡œ ì¸ìœ„ì ìœ¼ë¡œ ì‘ì„±ëœ í”„ë¡œê·¸ë¨ì„ ì‚¬ìš©í•˜ì—¬ ì„±ëŠ¥ì„ í‰ê°€í•˜ëŠ” ë°©ë²•
- ëŒ€í‘œì  Synthetic ë²¤ì¹˜ë§ˆí¬
  - ì›»ìŠ¤í†¤(Whetstone): 1972ë…„ Algol ì–¸ì–´ë¡œ ì‘ì„±. ì£¼ë¡œ ì‹¤ìˆ˜ ì—°ì‚°ì„ í¬í•¨
  - ë“œë¼ì´ìŠ¤í†¤(Dhrystone): 1984ë…„ Ada ì–¸ì–´ë¡œ ì‘ì„±. ì£¼ë¡œ ì •ìˆ˜ ì—°ì‚°ì„ í¬í•¨

## 2. ì»´í“¨í„°ì˜ ì„±ëŠ¥ í–¥ìƒ

### 1. ì»´í“¨í„° ì„±ëŠ¥ í–¥ìƒ ë°©ë²•

- cpu ì²˜ë¦¬ì†ë„ í–¥ìƒì„ í†µí•œ ì„±ëŠ¥ í–¥ìƒ
- ì»´í“¨í„° êµ¬ì„± ìš”ì†Œë“¤ì˜ ì„±ëŠ¥ ë¶ˆê· í˜• í•´ì†Œ(perfomance balancing)ë¥¼ í†µí•œ ì„±ëŠ¥ í–¥ìƒ
  - cpu, mem, peripharals ì²˜ë¦¬ì†ë„ ì°¨ì´ í•´ê²°
- ì»´í“¨í„° ë™ì‘ì†ë„ í–¥ìƒ ë° êµ¬ì¡° ê°œì„ ì„ í†µí•œ ì„±ëŠ¥ í–¥ìƒ

### 1-1 cpu ì²˜ë¦¬ì†ë„ í–¥ìƒ

- branch prediction (ë¶„ê¸°ì˜ˆì¸¡)
- data flow analsis (ë°ì´í„° íë¦„ ë¶„ì„)

### 1-1-1 branch prediction

- ë¶„ê¸° ëª…ë ¹ì–´ ë‹¤ìŒì— ì‹¤í–‰í•´ì•¼ í•  ëª…ë ¹ì–´ë¥¼ ì˜ˆì¸¡, ì‹¤í–‰í•  ëª…ë ¹ì–´ì˜ ì‚¬ì „ ì‹¤í–‰ ê°€ëŠ¥

### 1-1-2 data flow analsis

- ëª…ë ¹ì–´ë“¤ ì‚¬ì´ì˜ ë°ì´í„° ì˜ì¡´ì„±(data dependency)ì„ ë¶„ì„í•´ì„œ ìµœì ì˜ ì‹¤í–‰ ìˆœì„œë¥´ ë„ì¶œí•¨
- ì˜ì¡´ì„±ì´ ì—†ëŠ” ëª…ë ¹ì–´ë“¤ë¼ë¦¬ì˜ ìˆœì„œë¥¼ ë³€ê²½í•¨(ë” ë¹ ë¥´ê²Œ ì‹¤í–‰í•  ìˆ˜ ìˆëŠ” ìª½ìœ¼ë¡œ)

### 1-2 ì„±ëŠ¥ ë¶ˆê· í˜• í•´ì†Œ

cpu, memory, peripherals ì²˜ë¦¬ ì†ë„ ì°¨ì´ë¥¼ í•´ê²°í•˜ì—¬ ì„±ëŠ¥ í–¥ìƒí•  ìˆ˜ ìˆìŒ

ì•„ë˜ ë‘ ê°€ì§€ì˜ ë¶ˆê· í˜• í•´ì†Œê°€ ì„±ëŠ¥ì— ì˜í–¥ì„ ë¯¸ì¹¨

- cpuì˜ ë°ì´í„° ì²˜ë¦¬ì†ë„ì™€ ë©”ì¸ ë©”ëª¨ë¦¬ ì—‘ì„¸ìŠ¤ ì†ë„ ì°¨ì´
- cpuì™€ ì£¼ë³€ ì…ì¶œë ¥ ì¥ì¹˜ ì‚¬ì´ì˜ ë°ì´í„° ì²˜ë¦¬ì˜ ì†ë„ ì°¨ì´
  - buffer ì‚¬ìš©
  - ê³ ì† ë²„ìŠ¤ ì‚¬ìš©í•˜ì—¬ ì—°ê²°í•¨

### 1-2-1 cpuì˜ ë°ì´í„° ì²˜ë¦¬ì†ë„ì™€ ë©”ì¸ ë©”ëª¨ë¦¬ ì—‘ì„¸ìŠ¤ ì†ë„ ì°¨ì´

í•´ê²°ë°©ë²•

- cpuì™€ ë©”ëª¨ë¦¬ **ì‚¬ì´ì˜ ë°ì´í„° ë²„ìŠ¤ í­(data bus width)ì„ í™•ì¥**í•¨
  - ex) ë°ì´í„° ë²„ìŠ¤ í­ì´ 16-bitì˜€ë‹¤ë©´ 32-bitë¡œ
- **ì—°ê²° ëŒ€ì—­í­(bandwidth)ë¥¼ í™•ì¥**í•¨
  - ê³ ì† ë²„ìŠ¤, ê³„ì¸µì  ë²„ìŠ¤ë¥¼ ì‚¬ìš©í•¨
  - ex) 16MHz ì˜€ë‹¤ë©´ 33MHzë¡œ í™•ì¥
- cacheë¥¼ ì‚¬ìš©í•´ì„œ ë©”ëª¨ë¦¬ì— ì ‘ê·¼í•¨(cache memory)

### 1-3 ì»´í“¨í„°ì˜ ë™ì‘ ì†ë„ í–¥ìƒ

- ì‹œìŠ¤í…œ í´ëŸ­ ì†ë„ë¥¼ ì¦ê°€ì‹œì¼œì„œ ë™ì‘ ì†ë„ë¥¼ ì˜¬ë¦´ ìˆ˜ ìˆìŒ
  - ì†Œë¹„ ì „ë ¥ì´ ì¦ê°€í•˜ëŠ” ë‹¨ì ì´ ìˆìŒ,
  - RC Delay ì¦ê°€ : ë™ì‘ ì£¼íŒŒìˆ˜ê°€ ì˜¬ë¼ê°ìœ¼ë¡œ RCì— ì˜í•œ ì „ì•• ê°•í•˜ ì‹¬í™”ë¨
  - clock skew(í´ëŸ­ ì™œê³¡): í´ëŸ­ ì „ë‹¬ ê²½ë¡œì˜ ê¸¸ì´ ì°¨ì´ë¡œ ì™œê³¡ í˜„ìƒ ì¦ê°€í•¨


> ì†Œë¹„ì „ë ¥ íŒŒíŠ¸ëŠ” ê³µì‹ì´ë‘ ì´ë¯¸ì§€ê°€ ì‚½ì…ë˜ì§€ ì•ˆì•˜ìŒ!!! (ë‚˜ì¤‘ì— ì¶”ê°€)
> ì†Œë¹„ì „ë ¥ íŒŒíŠ¸ëŠ” ê³µì‹ì´ë‘ ì´ë¯¸ì§€ê°€ ì‚½ì…ë˜ì§€ ì•ˆì•˜ìŒ!!! (ë‚˜ì¤‘ì— ì¶”ê°€)
> ì†Œë¹„ì „ë ¥ íŒŒíŠ¸ëŠ” ê³µì‹ì´ë‘ ì´ë¯¸ì§€ê°€ ì‚½ì…ë˜ì§€ ì•ˆì•˜ìŒ!!! (ë‚˜ì¤‘ì— ì¶”ê°€)
> ì†Œë¹„ì „ë ¥ íŒŒíŠ¸ëŠ” ê³µì‹ì´ë‘ ì´ë¯¸ì§€ê°€ ì‚½ì…ë˜ì§€ ì•ˆì•˜ìŒ!!! (ë‚˜ì¤‘ì— ì¶”ê°€)


### 1-3-1 ì†Œë¹„ì „ë ¥

- ì£¼íŒŒìˆ˜ ì¦ê°€ -> ì†Œë¹„ ì „ë ¥ ì¦ê°€
- ì†Œë¹„ì „ë ¥ : ì •ì  ì†Œë¹„ì „ë ¥ + ë™ì  ì†Œë¹„ì „ë ¥
- ì •ì  ì†Œë¹„ì „ë ¥ : ë…¼ë¦¬ ë ˆë²¨ 0 or 1 ì„ ìœ ì§€í•˜ëŠ” ìƒíƒœì˜ ì†Œë¹„ ì „ë ¥
- ë™ì  ì†Œë¹„ì „ë ¥ : ë…¼ë¦¬ ë ˆë²¨ ë³€ë™ì— ë”°ë¥¸ ì†Œë¹„ ì „ë ¥

### 1-3-2 RC Delay

- RC Delay ì¦ê°€ : ë™ì‘ ì£¼íŒŒìˆ˜ê°€ ì˜¬ë¼ê°ì— ë”°ë¼ RCì— ì˜í•œ ì „ì•• ê°•í•˜ê°€ ì‹¬í™”

### 1-3-3 Clock Skew

- RC Clock Skew ë°œìƒ
  - í´ëŸ­ ì „ë‹¬ ê²½ë¡œ ê¸¸ì´ ì°¨ì´ë¡œ ì¸í•œ í´ëŸ­ ì‹ í˜¸ì˜ ì „ë‹¬ ì‹œê°„ ì°¨ì´ ë°œìƒ
    - í´ëŸ­ ì™œê³¡
    - ë™ì‘ íƒ€ì•„ë° í¸ì°¨ë¡œ ì¸í•œ íšŒë¡œì˜ ì˜¤ë™ì‘ ê°€ëŠ¥ì„±


### 1-4 ì»´í“¨í„° ì¡°ì§ ë° êµ¬ì¡° ê°œì„ 

ì»´í“¨í„°ì˜ ì‹¤í–‰ í•˜ë“œì›¨ì–´ êµ¬ì¡° ê°œì„ 
- ì—¬ë ¤ê°œì˜ ëª…ë ¹ì–´ë¥¼ ë³‘ë ¬ë¡œ ë™ì‹œ ì‹¤í–‰í•¨ìœ¼ë¡œ ì„±ëŠ¥ ê°œì„ 

1. íŒŒì´í”„ ë¼ì´ë‹(pipelining) : ëª…ë ¹ì–´ì˜ ì¤‘ì²© overlapped ì‹¤í–‰
2. ìŠˆí¼ ìŠ¤ì¹¼ë¼ (super scalar) : ì—¬ëŸ¬ ëª…ë ¹ì–´ë“¤ì´ ë™ì‹œ concurrent ì‹¤í–‰
3. Multi-core or Multi-processor

### 1-4-1 pipelining

íŒŒì´í”„ë¼ì´ë‹ : ëª…ë ¹ì–´ì˜ ì¤‘ì ‘ ì‹¤í–‰
ì»´í“¨í„° ì‹œìŠ¤í…œì—ì„œ íŒŒì´í”„ ë¼ì´ë‹ ì‹¤í–‰ ì˜ˆì‹œê°€ ìˆìŒ! ê¸°ì–µ ì•ˆë‚˜ë©´ ì°¸ê³ 


ì›ë˜ íŒŒì´í”„ ë¼ì´ë‹ì€ ì•„ë˜ì˜ ìˆœì„œëŒ€ë¡œ ì§„í–‰ë˜ëŠ”ë°
```
FI (Fetch Instruction, ëª…ë ¹ì–´ ì¸ì¶œ)
DI (Decode Instruction, ëª…ë ¹ì–´ í•´ë…)
FO (Fetch Operand, í”¼ì—°ì‚°ì ì¸ì¶œ(ì£¼ì†Œ ì¸ì¶œ))
EI (Execute Instruction, ëª…ë ¹ì–´ ì‹¤í–‰)
```

arm processorëŠ” ì•„ë˜ ìˆœì„œì¸ ë“¯ ì˜ ëª¨ë¥´ê³˜ë„¤ ^)^
```
IF (instruction fetch)
OF (operand Fatch)
EX (excute instruction)
WB (??)
```

- pipeline
  - í•˜ë‚˜ì˜ ëª…ë ¹ì–´ê°€ í•œ ë‹¨ê³„ë¥¼ ë§ˆì¹˜ë©´ ë°”ë¡œ ë’¤ë¥¼ ì´ì–´ì„œ ë‹¤ìŒ ëª…ë ¹ì–´ê°€ ì‹¤í–‰
- super-pipeline 
  - ëª…ë ¹ì–´ê°€ ì‹œì‘í•˜ê³  ê·¸ ë‹¨ê³„ê°€ ëë‚˜ì§€ë„ ì•Šì•˜ëŠ”ë° ë°”ë¡œ ë‹¤ìŒ ëª…ë ¹ì–´ë¥¼ ì¤‘ì²©í•´ì„œ ì‹¤í–‰ ì‹œì¼œë²„ë¦¼
  - ì‹œì‘ì„ ëŠ¦ê²Œ í•˜ëŠ” ë°©ì‹

### 1-4-3 multi-core

- ë™ì¼ ì¹© ìƒì— ì—¬ëŸ¬ê°œì˜ cpu ì½”ì–´ë“¤ì„ ì§ì ‘í•œ í”„ë¡œì„¸ì„œ
- ì—¬ëŸ¬ ê°œì˜ cpu ì½”ì–´ê°€ í° ìš©ëŸ‰ì˜ ìºì‹œë¥¼ ê³µìœ í•¨
- í´ëŸ­ ì†ë„ ë†’ì´ì§€ ì•Šê³  ì„±ëŠ¥ ê°œì„ ì´ ê°€ëŠ¥í•´ì§
- í”„ë¡œì„¸ì„œ ë‚´ë¶€ ì„±ëŠ¥ í–¥ìƒì€ ë³µì¡ë„ ì¦ê°€ì˜ ì œê³±ê·¼ì— ë¹„ë¡€í•œë‹¤ê³  ì•Œë ¤ì§
- í”„ë¡œê·¸ë¨ì´ ì—¬ëŸ¬ í”„ë¡œì„¸ì„œì— íš¨ê³¼ì ìœ¼ë¡œ ë¶„ì‚°ë˜ë©´, í”„ë¡œì„¸ì„œ ìˆ˜ 2ë°° = ì„±ëŠ¥ë„ ê±°ì˜ 2ë°°

![ARMprocessor](ARMprocessor.jpeg)

GPGPU(General Purpose Computing on Graphic Processor Unit)
- ë³‘ë ¬ ì²˜ë¦¬ íš¨ê³¼ì ìŒ feat.ğŸ’°bit-coin
- ê·¸ë˜í”½ ì²˜ë¦¬ ì „ìš© í”„ë¡œì„¸ì„œë¥¼ ë²”ìš© ì‘ìš© í”„ë¡œê·¸ë¨ ì‹¤í–‰ì— í™œìš©

CPU + GPU í˜¼ìš© í”„ë¡œì„¸ì„œ
- ìˆœì°¨ ì²˜ë¦¬ -> CPU
- ë³‘ë ¬ ì²˜ë¦¬, ë§ì€ ê³„ì‚°ëŸ‰ -> GPU


> ì•„ë˜ ë‘ ê°œë„ ê³µì‹ì´ ë„ˆë¬´ ë³µì¡í•´ì„œ ê± ë„˜ê¹€ ^)^
> ì•„ë˜ ë‘ ê°œë„ ê³µì‹ì´ ë„ˆë¬´ ë³µì¡í•´ì„œ ê± ë„˜ê¹€ ^)^
> ì•„ë˜ ë‘ ê°œë„ ê³µì‹ì´ ë„ˆë¬´ ë³µì¡í•´ì„œ ê± ë„˜ê¹€ ^)^


### 2. Amdahlì˜ ë²•ì¹™
### 3. Mooreì˜ ë²•ì¹™

# ë…¼ë¦¬ íšŒë¡œì˜ ê°œìš” ( 2ì£¼ì°¨ 2ì°¨ì‹œ )

í•™ìŠµ ëª©í‘œ
```
ì•„ë‚ ë¡œê·¸ì™€ ë””ì§€í„¸ì˜ ì°¨ì´ë¥¼ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤
ì»´í“¨í„°ì— ì‚¬ìš©í•˜ëŠ” 2 ì§„ë²• , 8 ì§„ë²• , 16 ì§„ë²• ì—°ì‚°ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤
ë¶€ìš¸ëŒ€ìˆ˜ì™€ ì§„ë¦¬í‘œ , ë…¼ë¦¬ ê²Œì´íŠ¸ë¥¼ ì´í•´í•˜ê³  , ë…¼ë¦¬íšŒë¡œë¥¼ í‘œí˜„í•  ìˆ˜ ìˆë‹¤
```
## 1. ì•„ë‚ ë¡œê·¸ì™€ ë””ì§€í„¸

### 1. Analog Signal
- ì•„ë‚ ë¡œê·¸ ì‹ í˜¸
- ì‹œê°„ì— ë”°ë¼ ì—°ì†ì ìœ¼ë¡œ ë³€í•˜ëŠ” ì‹ í˜¸
- ë¬¼ë¦¬ëŸ‰ í‘œí˜„ì— ì‚¬ìš© ( ì „ì••, ì „ë¥˜, ì˜¨ë„..)
### 2. Digital Signal
- ì‹œê°„ì— ë”°ë¼ ë¶ˆì—°ì†ì ì¸(discrete) ê°’
- íŠ¹ì • ê°’ìœ¼ë¡œë©´ í‘œí˜„ ê°€ëŠ¥
- ì¥ì 
  - ì‹ í˜¸ì²˜ë¦¬ ìš©ì´
  - ì¡ìŒì— ê°•í•¨
  - ì‹œìŠ¤í…œ êµ¬í˜„ì´ ì‰¬ì›€
- ë‹¨ì 
  - ì•„ë‚ ë¡œê·¸ ì‹ í˜¸ë¥¼ ì™„ë²½í•˜ê²Œ í‘œí˜ˆí•  ìˆ˜ ì—†ìŒ(ë³€í™˜ ì˜¤ë¥˜ê°€ í•„ì—°ì  ë°œìƒ)

### 3. ì•„ë‚ ë¡œê·¸ ì‹ í˜¸ì˜ ë””ì§€í„¸ ë³€í™˜

ADC (Analog-to-Digital Converter)
- ì—°ì†ì ìœ¼ë¡œ ë³€í•˜ëŠ” ì•„ë‚ ë¡œê·¸ ì „ê¸° ì‹ í˜¸ë¥¼ ë¶ˆì—°ì†ì ì¸ ë””ì§€í„¸ ì‹ í˜¸ë¡œ ë³€í™˜í•˜ëŠ” íšŒë¡œ

DAC (Digital to Analog Converter)
- ë””ì§€í„¸ ì‹ í˜¸ë¥¼ ì—°ì†ì ì¸ ì•„ë‚ ë¡œê·¸ ì‹ í˜¸ë¡œ ë³€í™˜í•˜ëŠ” íšŒë¡œ```
```
analog signal => ADC => DP(Digital Processor) => DAC => Analog Signal
analog signal => ADC => DP(Digital Processor) => Digital Data
```

### 3-1 ì•„ë‚ ë¡œê·¸ ì‹ í˜¸ì˜ ë””ì§€í„¸ ë³€í™˜ ê³¼ì¥

Sample & Holding
- ì—°ì†ì ìœ¼ë¡œ ë³€í•˜ëŠ” ì•„ë‚ ë¡œê·¸ ì‹ í˜¸ë¥¼ samplingí•˜ì—¬ ì¼ì • ì‹œê°„ë™ì•ˆ ìœ ì§€(Holding) ì‹œí‚¤ëŠ” ë°©ë²•

ì–‘ìí™” ë° ë¶€í˜¸í™” (Quantization & Coding)
- ìƒ˜í”Œë§í•œ ì‹ ë¡œë¥¼ ë””ì§€í„¸ ë°ì´í„°ë¡œ í‘œí˜„

`Analog Signal ->  Sample & Holding -> Quantization & Coding -> Digital Data`

### 3-2 ADC ë™ì‘ ì˜ˆì‹œ

![ADCworkFlow](ADCworkFlow.jpeg)

### 3.3 ADC ë°©ë²•

> ê·¸ë˜í”„ê°€ ë„ˆë¬´ ë§ì´ ë‚˜ì˜¤ê³  êµ³ì´ ì™¸ìš¸ í•„ìš”ëŠ” ì—†ëŠ” ê±° ê°™ì•„ì„œ ì´ë¯¸ì§€ëŠ” ìƒëµ ! 
#### 1. Direct-conversion ADC
- ë³‘ë ¬ë¡œ ADCë¥¼ ìˆ˜í–‰í•¨
- ê°€ì¥ ë¹ ë¥¸ ë³€í™˜ ë°©ë²•
- ê°€ì¥ ë§ì€ í•˜ë“œì›¨ì–´ ì‚¬ìš©
- ë†’ì€ ì „ë ¥ ì†Œëª¨
- Flash ADC or Parallel ADCë¡œ ì•Œë ¤ì§

#### 2. Successive-approximation ADC
- DAC ì™€ ë¹„êµê¸°ë¥¼ ì‚¬ìš©í•˜ì—¬ MSB ë¶€í„° LSB ê¹Œì§€ ì¶”ì •í•˜ë©´ì„œ ë³€í™˜
- ì—°ì†ì  ê´€ê³„ ADC
- EOC : end of conversion
- SAR : SA Registor
- S/H : Sample & Holder
- ë¹„êµì  ê°„ë‹¨í•œ íšŒë¡œ
- ê¸´ ë³€í™˜ ì‹œê°„

#### 3. Ramp-compare ADC
- Free running ì´ì§„ ì¹´ìš´í„°ì™€ DAC , ë¹„êµê¸°ë¡œ êµ¬ì„±
- CTR : Binary Counter
- DAC : Digital to Analog Converter
- SRG : Shift Register
- Stairstep Ramp ë˜ëŠ” Counter ADC ë¡œ ì•Œë ¤ì§

### 3-4 ADC ë³€í™˜ ì—ëŸ¬

- ì–‘ìí™” ì—ëŸ¬(Quantization Error)
  - ì—°ì†ì ì¸ ì•„ë‚ ë¡œê·¸ ì‹ í˜¸ë¥¼ ë¹„ì—°ì†ì ì¸ ë””ì§€í„¸ ì½”ë“œë¡œ ì–‘ìí™” í•¨ìœ¼ë¡œ ìƒê¸°ëŠ” ì—ëŸ¬
- ì ˆëŒ€ ì—ëŸ¬ (Absolute Accuracy)
  - ì‹¤ì œ ê°’ê³¼ ë³€í™˜ ê°’ì˜ ìµœëŒ€ ì°¨ì´ì˜ ê°’
  - Offset Error. Gain Error, Integral/Differential Non-lineraity(ì ë¶„/ë¯¸ë¶„ ë¹„ì„ í˜•)error ë¡œ í‘œì‹œ 

### 3-4-1 offset error

- ì²« ë²ˆì§¸ ë³€í™˜(0x00 ì—ì„œ 0x01) ì‹œ , ì‹¤ì œ ê°’ê³¼ ë³€í™˜ ê°’ ì‚¬ì´ì˜ ì˜¤ì°¨
- ì‹¤ì œ ê°’ê³¼ ë³€í™˜ ê°’ ì‚¬ì´ì˜ ì˜¤ì°¨ê°€ ì¼ì •


### 3-4-2 Gain error

- ë§ˆì§€ë§‰ ë³€í™˜ (0xFE ì—ì„œ 0xFF) ì‹œ , ì‹¤ì œ ê°’ê³¼ ë³€í™˜ ê°’ ì‚¬ì´ì˜ ì˜¤ì°¨
- ì²˜ìŒì—” ì˜¤ì°¨ê°€ ê±°ì˜ ì—†ë‹¤ê°€ ë§ˆì§€ë§‰ ìœ¼ë¡œ ê°ˆìˆ˜ë¡ ë³€í™˜ ê°’ì´ ì»¤ì§

### 3-4-3 INL error
- intergral Non-linearity
- ë³€í™˜ ê³¼ì •ì—ì„œ ë°œìƒí•œ ì‹¤ì œ ê°’ê³¼ ë³€í™˜ ê°’ì˜ ìµœëŒ€ ì°¨ì´ ê°’
- ì§€ê·¸ì¬ê·¸ë¡œ ë³€í™˜ ê°’ì´ ë°”ë€œ

### 3-4-4 DNL error
- differential Non-linearity 
- ì‹¤ì œ ì½”ë“œ ë³€í™˜í­ê³¼ ë³€í™˜ ì‹œ ë°œìƒí•œ ë³€í™˜í­ì˜ ìµœëŒ€ ì°¨ì´ ê°’
  - ë³€í™˜í­ : ë‹¤ìŒ ë³€í™˜ê¹Œì§€ì˜ ì…ë ¥ ì‹ í˜¸ ë³€ë™í­
- ê³„ë‹¨ ëª¨ì–‘ìœ¼ë¡œ ë³€í™˜ ê°’ì„ ë°›ìŒ, ë‹¤ìŒ ì‹ í˜¸ê°€ ì˜¬ ë–„ ê¹Œì§€ ë³€í™˜ëœ ADC ê·¸ë˜í”„ê°€ ì•ìœ¼ë¡œ ê¸°ì–´ê°

### 3-5 ADC ì„ íƒ ê¸°ì¤€
- ë³€í™˜ ì†ë„ : 100usì´ìƒ->ê³ ê°€
- í•´ìƒë„ : 8,10,12bitê°€ ì´ìƒì 
- ì¶œë ¥ë ˆë²¨: TTL, CMOS
- ì•ˆì •ë„: ì˜¨ë„ë³€í™” ì•ˆì •ì„±
- ì•„ë‚ ë¡œê·¸ ì…ë ¥ ê·¹ì„±(polarity) : Unipolar, Bipolar

## 2. ì§„ë²• í‘œí˜„

> ì§„ë²• ë³€í™˜ì€ ì‹œí—˜ ì‹œê°„ì— í•œ ë²ˆë§Œ ì—°ìŠµí•´ë³´ì ë§¤ë²ˆ ì ê¸° ê·€ì°®ìŒ
> ì§„ë²• ë³€í™˜ì€ ì‹œí—˜ ì‹œê°„ì— í•œ ë²ˆë§Œ ì—°ìŠµí•´ë³´ì ë§¤ë²ˆ ì ê¸° ê·€ì°®ìŒ
> ì§„ë²• ë³€í™˜ì€ ì‹œí—˜ ì‹œê°„ì— í•œ ë²ˆë§Œ ì—°ìŠµí•´ë³´ì ë§¤ë²ˆ ì ê¸° ê·€ì°®ìŒ

### 1. ë°”ì´ë„ˆë¦¬

- Binary : (0 or 1 ) 2ê°œì˜ ìƒíƒœë¡œ í‘œí˜„ë˜ëŠ” ìˆ«ì  
- Binary Digit : ë°”ì´ë„ˆë¦¬ë¡œ í‘œí˜„ë˜ëŠ” ìˆ«ì  
- ì „ìíšŒë¡œì˜ ì „ì•• ê°’(high,low)ë¡œ êµ¬ë¶„

## 2. 2ì§„ë²•

- ë‘ ê°œì˜ ìˆ«ì (0 , 1)ë¡œ í‘œí˜„ë˜ëŠ” ìˆ˜ ì²´ê³„ 
```
10ì§„ìˆ˜(decimal) í‘œí˜„
ğŸ•ğŸğŸ’.ğŸ“ = ğŸ•Ã—ğŸğŸ^ğŸ+ğŸÃ—ğŸğŸ^ğŸ+ğŸ’Ã—ğŸğŸ^ğŸ+ğŸ“Ã—ğŸğŸ^âˆ’ğŸ
2ì§„ìˆ˜ (bynary) í‘œí˜„
(ğŸğŸğŸğŸğŸğŸ.ğŸğŸ)ğŸbi = ğŸ‘ğŸ+ğŸğŸ”+ğŸ’+ğŸ+ğŸ.ğŸ“+ğŸ.ğŸğŸ“ = (ğŸ“ğŸ‘.ğŸ•ğŸ“)ğŸğŸdec
```

### 2-1 2ì§„ ì†Œìˆ˜ì 
- bynary point(2ì§„ ì†Œìˆ˜ì )
- MBS ( Most Significant Bit )
  - 2ì§„ í‘œí˜„ ê°’ì¤‘ ê°€ì¥ ìµœìƒìœ„ ìë¦¬ ìˆ˜
- LSB ( Least Significant Bit )
  - 2ì§„ ìˆ«ìë¡œ í‘œí˜„ëœ ê°’ì˜ ìµœí•˜ìœ„ ìë¦¬ì˜ ìˆ˜

### 2-2 2ì§„ í‘œì‹œ ë‹¨ìœ„
- 1k = 1024, 10ì§„ê³¼ ë‹¤ë¥´ê²Œ í‘œê¸°í•¨

### 2-3 2ì§„ë²• ë³€í™˜
### 2-4 2ì§„ë²• ì—°ì‚°
### 3. 8ì§„/16ì§„ë²•

- octal (base 8), Hexadecimal(base 16)
- í”„ë¡œê·¸ë¨ ì—ì„œì˜ ì§„ë²• í‘œì‹œ
  - bynary : b, b00001010
  - decimal : 5594312
  - octal : 0, 0045676765
  - hexadecimal : 0x, 0x90BBFDA9

### 3-1 ì§„ë²• ë³€í™˜

## 3. ë…¼ë¦¬ íšŒë¡œ í‘œí˜„

### 1. Boolean c (ë¶€ìš¸ ëŒ€ìˆ˜)

- ë¶€ìš¸ ëŒ€ìˆ˜
  - ë³€ìˆ˜ ê°’ì´ true or false, 1 or 0ìœ¼ë¡œ ì •ì˜ ë˜ëŠ” ëŒ€ìˆ˜
### 1.1 boolean operation
- ë¶€ìš¸ ì—°ì‚°
  - ë¶€ìš¸ ëŒ€ìˆ˜ì—ì„œ ì •ì˜í•œ ì—°ì‚°
  - ê¸°ë³¸ ì—°ì‚°(basic operation) 2ì°¨ ì—°ì‚° (secondary operation)ìœ¼ë¡œ êµ¬ì„±

- ê¸°ë³¸ ì—°ì‚°
  - AND(conjunction) ^ë¡œ í‘œê¸°
  - OR(disjunction) vë¡œ í‘œê¸°
  - NOT(negation) ã„±ë¡œ í‘œê¸°(ê¸°ì—­ì•„ë‹˜..)
 
 |X|Y|Y^X|XvY|ã„±X(NOT)|
 |:-:|:-:|:-:|:-:|:-:|
 |0|0|0|0|1|
 |1|0|0|1|0|
 |0|1|0|1|1|
 |1|1|1|1|0|
 
- 2ì°¨ ì—°ì‚°
  - material implication : xê°€ 1 ì´ë©´ ê²°ê³¼ëŠ” y, xê°€ 0ì´ë©´ ê²°ê³¼ëŠ” 1
  - exclusive OR (XOR) : x,yê°€ ì„œë¡œ ë‹¤ë¥¸ ê°’ì„ ê°€ì§€ë©´ 1
  - equivalence(XNOR) : x,yê°€ ê°™ì€ ê°’ì„ ê°€ì§ˆ ë•Œ 1
  
  |x|y|x->y|xâŠ•y|xâ‰¡y|
  |:-:|:-:|:-:|:-:|:-:|
  |0|0|1|0|1|
  |1|0|0|1|0|
  |0|1|1|1|0|
  |1|1|1|0|1|
  
### 1-2 ë¶€ìš¸ ë²•ì¹™
### 1-2-1 ë“œ ëª¨ë¥´ê°„ì˜ ë²•ì¹™
### 1-3 ë¶€ìš¸ ë°©ì •ì‹
### 2 ì§„ë¦¬í‘œ

ì§„ë¦¬í‘œ Truth Table

- ë…¼ë¦¬ ë³€ìˆ˜ ê°’ë“¤ì˜ ì¡°í•©ê³¼ ê° ë³€ìˆ˜ ê°’ ì¡°í•©ì— ëŒ€í•œ ë…¼ë¦¬ì—°ì‚° ê²°ê³¼ ê°’ì„ ì •ì˜í•œ í‘œ
![truthTable](truthTable.jpeg)

### 3. ë…¼ë¦¬ ê²Œì´íŠ¸

Logic gate
- ê¸°ë³¸ ìš¸ ì—°ì‚°ì„ êµ¬í˜„í•œ ì „ìíšŒë¡œ
- íŠ¸ë Œì§€ìŠ¤í„°ë¥¼ ì‚¬ìš©í•œ ì§‘ì íšŒë¡œ í˜•íƒœë¡œ êµ¬í˜„

![logic gate](logicalGate.jpeg)

### 3-1 íƒ€ì´ë° ë‹¤ì´ì–´ê·¸ë¨

ì‹œê°„ì— ë”°ë¥¸ ì…ë ¥ì‹ í˜¸, ì¶œë ¥ì‹ í˜¸ì˜ ë³€í™”ë¥¼ ë³´ì—¬ì£¼ëŠ” ê·¸ë˜í”„
![timmingDiagram](timmingDiagram.jpeg)

### 3-2 ì „íŒŒ ì§€ì—°

- ì…ë ¥ì‹ í˜¸ ë³€í™”ì— ë”°ë¥¸ ì¶œë ¥ì‹ í˜¸ì˜ ë³€í™”ê°€ ë°œìƒí•˜ëŠ” ì‹œê°„ ì°¨ì´
- ê²Œì´íŠ¸ ì§€ì—°(gate delay) ë˜ëŠ” ì „íŒŒ ì§€ì—°(propagation delay)ì´ë¼ê³  í•¨
- 0 -> 1, 1 -> 0ìœ¼ë¡œ ê°ˆë•Œ ê·¸ë˜í”„ê°€ ìˆ˜ì§ ìƒìŠ¹, í•˜ê°•í•˜ëŠ”ê²Œ ì•„ë‹ˆë¼ ì‹œê°„ì— ë”°ë¼ í•˜ê°•, ìƒìŠ¹í•˜ëŠ” ê³¡ì„ ì„ ê·¸ë¦¼
- ê·¸ ì°¨ì´ê°€ ì•„ì£¼ ì‘ì•„ì„œ ë³´í†µì€ ìˆ˜ì§ìœ¼ë¡œ ê·¸ë¦¼

### 4. ë…¼ë¦¬ íšŒë¡œ í‘œí˜„

ë…¼ë¦¬ íšŒë¡œ logic circuit
- ë…¼ë¦¬íšŒë¡œ êµ¬ì„±ìš”ì†Œë“¤ê³¼ ê·¸ë“¤ê°„ì˜ ìƒí˜¸ ì—°ê²° ê´€ê³„ë¥¼ í‘œí˜„í•œ íšŒë¡œ
  - ë…¼ë¦¬ íšŒë¡œì˜ êµ¬ì„± ì†Œìš”ë¡œëŠ” ì¡°í•© íšŒë¡œ, ìˆœì°¨ íšŒë¡œê°€ ìˆìŒ

ë…¼ë¦¬ íšŒë¡œì˜ í‘œí˜„ ë°©ë²•
1. boolean qeuation : ë¶€ìš¸ ë°©ì •ì‹ìœ¼ë¡œ í‘œí˜„
2. schematic : ê·¸ë˜í”½ ì‹¬ë³¼ë¡œ í‘œí˜„
3. HDL description : HDL(Hardware Description Language)ë¥¼ ì‚¬ìš©í•˜ì—¬ ë…¼ë¦¬íšŒë¡œ í‘œí˜„


### 4-1 ë…¼ë¦¬íšŒë¡œì˜ shcematic í‘œí˜„
 - symbol(and,or,xor gate logic gate)ê³¼ net(ì‹¬ë³¼ì„ ì—°ê²°í•˜ëŠ” bus)ë¡œ í‘œí˜„

### 4-2 ë…¼ë¦¬íšŒë¡œì˜ HDL í‘œí˜„
- í…ìŠ¤íŠ¸ë¥¼ ì‚¬ìš©í•˜ì—¬ í‘œí˜„
  - ëŒ€í‘œì  HDLë¡œ VHDL, verilog, HDL
> ë‚´ìš©ì´ ë§ì§€ë§Œ ë‚˜í•œí…Œ ì¤‘ìš”í•˜ì§€ ì•Šì€? ê´€ê³„ë¡œ íŒ¨ìŠ¤!


### 5. ë…¼ë¦¬íšŒë¡œ ê°„ëµí™”

- ë…¼ë¦¬íšŒë¡œ ê°„ëµí™”
  - ë¡œì§ ê²Œì´íŠ¸ ì¤„ì´ê¸°
  - ì „íŒŒ ì§€ì—° ê°ì†Œ
- ê°„ëµí™” ë°©ë²•
  - boolean algebraë¥¼ ì‚¬ìš©í•œ ê°„ëµí™”
  - karnaugh map(ì¹´ë¥´ë…¸ ë§µ)ì„ ì‚¬ìš©í•œ ê°„ëµí™”
    - ì…ë ¥ ë³€ìˆ˜ 4ê°œ ì´í•˜ ì ìš© ìš©ì´
  - quine-macluskey ì•Œê³ ë¦¬ì¦˜
    - ì…ì¶œë ¥ ë³€ìˆ˜ ê°œìˆ˜ì— ì œí•œ
  - ECAD tollì„ ì‚¬ìš©í•œ ê°„ëµí™”
    - ESPRESSO ì•Œê³ ë¦¬ì¦˜
### 5-1 ì¹´ë¥´ë…¸ ë§µ(karnaugh map)

- ì§„ë¦¬í‘œì˜ 2ì°¨ì›ì  í‘œí˜„ ë°©ë²•
- ë…¼ë¦¬ í‘œí˜„ì‹ì„ ë§µ í˜•íƒœë¡œ í‘œí˜„í•œ í›„
- ìƒí˜¸ ì—°ê´€ê´€ê³„ë¥¼ íŒ¨í„´ìœ¼ë¡œ ë¶„ì„í•˜ì—¬ ë…¼ë¦¬ë¥¼ ë‹¨ìˆœí™”í•´ ë‚˜ê°€ëŠ” ë°©ë²•
- ì´ì‚° ìˆ˜í•™ê°•ì˜ì— ì˜ ì„¤ëª…ë˜ì–´ ìˆìŒ!

# ê¸°ë³¸ ì¡°í•© íšŒë¡œ ( 3ì£¼ì°¨ 1ì°¨ì‹œ )

í•™ìŠµëª©í‘œ
```
ì¡°í•© íšŒë¡œì— ëŒ€í•´ ì´í•´í•˜ê³  ë©€í‹°í”Œë ‰ì„œ, ì¸ì½”ë”, ë””ì½”ë”, ë²„í¼ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤.
ê°€ì‚°ê¸°ì— ëŒ€í•´ ì´í•´í•˜ê³ , n-bit ê°€ì‚°ê¸°ì™€ ë§ì…ˆ-ëº„ì…ˆê¸°ì— ëŒ€í•´ ì„¤ëª…í•  ìˆ˜ ìˆë‹¤.
ì¡°í•©íšŒë¡œ ì„¤ê³„ ë°©ë²•ì„ ì´í•´í•˜ê³  ì ìš©í•  ìˆ˜ ìˆë‹¤.
```

## 1. ê¸°ë³¸ ì¡°í•© íšŒë¡œ

### 1. ì¡°í•© íšŒë¡œì˜ ê°œìš”

#### ì¡°í•© íšŒë¡œ (combinational circuit)

- ë…¼ë¦¬ê²Œì´íŠ¸ì˜ ì¡°í•©ìœ¼ë¡œ ì´ë£¨ì–´ì§„ íšŒë¡œ

#### ì¡°í•© íšŒë¡œì˜ íŠ¹ì„±

- ì…ë ¥ ì‹ í˜¸ì˜ ë³€í™”ê°€ ì§€ì—°ì‹œê°„ í›„ì— ì¶œë ¥ì— ê·¸ëŒ€ë¡œ ë³€ì˜ë¨  
- ê¸°ì–µ ì†Œìê°€ ì—†ìŒ

#### ëŒ€í‘œì  ì¡°í•© íšŒë¡œ

- ë©€í‹°í”Œë ‰ì„œ(multiplexer)
- ì¸ì½”ë”/ë””ì½”ë”(encoder/decoder)
- ë°˜ê°€ì‚°ê¸°/ì „ê°€ì‚°ê¸°(half/full adder)
- ë²„í¼(buffer)

### 2. ë©€í‹° í”Œë ‰ì„œ 

- nê°œì˜ ì…ë ¥ì‹ í˜¸ì¤‘ 1ê°œë§Œì„ ì„ íƒí•´ì„œ ì¶œë ¥(í•˜ë‚˜ë§Œ trueë©´ ture)

|S|I0|I1|=Y|
|:-:|:-:|:-:|:-:|
|0|0|0|0|
|0|0|1|0|
|0|1|0|1|
|0|1|1|1|
|1|0|0|0|
|1|0|1|1|
|1|1|0|0|
|1|1|1|1|

Sê°€ 0 ì¼ë•Œ, I0ì˜ ê°’ì„ Yë¡œ ë°˜í™˜
Sê°€ 1 ì¼ë•Œ, I1ì˜ ê°’ì„ Yë¡œ ë°˜í™˜

### 3. ì¸ì½”ë”

ì¸ì½”ë”
- ì…ë ¥ ì‹ í˜¸ë¥¼ 2ì§„ ê°’ìœ¼ë¡œ ë³€í™˜í•˜ëŠ” íšŒë¡œ
  - 2nê°œì˜ ì…ë ¥ ì‹ í˜¸ ì¤‘ í™œì„±í™”ëœ 1ê°œì˜ ì‹ í˜¸ì˜ ìœ„ì¹˜ë¥¼ n-bitë¡œ í‘œí˜„
- 4-to-2 ì¸ì½”ë” : 4ê°œì˜ ì…ë ¥ì„ 2-bitë¡œ í‘œí˜„

priority Encoder
- nê°œì˜ ì…ë ¥ ì‹ í˜¸ ì¤‘ ìµœìƒìœ„ ë¹„íŠ¸ì˜ ìœ„ì¹˜ë¥¼ 2ì§„ ê°’ìœ¼ë¡œ í‘œí˜„

![encoder](encoder.jpeg)

### 4. ë””ì½”ë”

- ì´ì§„ ê°’ì„ í•´ì„í•´ì„œ í•˜ë‚˜ì˜ ì¶œë ¥ ì‹ í˜¸ë§Œì„ í™œì„±í™” ì‹œí‚¤ëŠ” íšŒë¡œ
- ì…ë ¥ì´ n-bit ë¼ê³  í•  ë–„, ì¶œë ¥ì€ 2nê°œê°€ ë¨(ì…ë ¥2ê°œ ì¶œë ¥ 4ê°œ)
- 2-to-4, 3-to-8 ë””ì½”ë”

![decoder](decoder.jpeg)

### 4.1 7-segment ë””ì½”ë”

ì´ì§„ ê°’ì„ 7ê°œì˜ ledê°€ ë°°ì¹˜ëœ ì¥ì¹˜ì— ì‹­ì§„ìˆ˜ë¡œ í‘œí˜„í•  ìˆ˜ ìˆë„ë¡ ì´ì§„ê°’ì„ ë””ì½”ë”©í•˜ëŠ” íšŒë¡œ  
(ì™€ ì´ê±° ê°œì‹ ê¸°í–Œã…‹ã…‹ã…‹ã…‹ ì´ë ‡ê²Œ ì‘ë™í•˜ëŠ”êµ¬ë‚˜)

![7segment](7-segment.jpeg)

![7segment2](7-segment2.jpeg)

### 5. ë²„í¼

ë²„í¼
- ì…ì¶œë ¥ ë¡œì§ ê°’ì˜ ë³€í™”ê°€ ì—†ìŒ
ë²„í¼ì˜ ìš©ë„
- êµ¬ë™ ì „ë¥˜ì˜ ì¦í­
  - ì „ì•• ë ˆë²¨ì„ ë³€ê²½í•  ë–„ ì‚¬ìš©í•¨
  - ex) 3V -> 5V, 5V -> 3Vë¡œ

### 5-1 3-state buffer
### 5-2 schmitt-triger buffer

## 2. adder (ê°€ì‚°ê¸°)

### 1-1 Half-Adder (ë°˜ ê°€ì‚°ê¸°)
### 1-2 Full-Adder (ì „ ê°€ì‚°ê¸°)
### 2. n-bitê°€ì‚°ê¸°
### 2-1 Riple Carry Adder (RCA)
### 2-2 Carry Look-agead Adder(CLA)
### 2-3 Carry Select Adder(CSL)
### 2-4 Carry Save Adder(CSA)
### 2-5 Carry Skip Adder(CSK)
### 2-6 ì˜¤ë²„ í”Œë¡œìš° ê²€ì‚¬
### 3. ë§ì…ˆ-ëº„ì…ˆê¸°

## 3. ì¡°í•©íšŒë¡œ ì„¤ê³„






