Aula 19/03/2020: Orientação de "timing simulation" para usar no último exercício sugerido do slide: aula 04.

Como fazer uma "timing simulation"?

Settings -> EDA Tool Settings -> Simulation -> Compile test bench -> Test Benches... -> New -> 
Test Bench Name: testbench -> Top level module in test bench: testbench -> Marca a opção: 
Use test bench to perform VHDL timing simulation -> Design instance name in test bench: dut ->
Adiciona o arquivo testbench.vhd -> OK -> OK -> OK.

Start Compilation -> Após 100%: Clica em "Gate Level Simulation" (à direita de RTL Simulation).

Lembre-se do procedimento de adicionar a pasta win32aloem.

Fim.
