
<!-- @import "[TOC]" {cmd="toc" depthFrom=1 depthTo=6 orderedList=false} -->

<!-- code_chunk_output -->

- [1. 中断和异常](#1-中断和异常)
- [2. 硬件中断](#2-硬件中断)
  - [2.1. Maskable interrupt: 可屏蔽中断](#21-maskable-interrupt-可屏蔽中断)
  - [2.2. Non-Maskable Interrupt: NMI, 不可屏蔽中断](#22-non-maskable-interrupt-nmi-不可屏蔽中断)
- [3. 软件中断](#3-软件中断)

<!-- /code_chunk_output -->

# 1. 中断和异常

在x86/x64体系中, **中断**和**异常**使用**相同的执行环境和机制**, 包括:

① 使用在同一个IDT(Interrupt Descriptor Table)或IVT(Interrupt Vector Table)

② 在同一个**Vector范围(0 \~ 255, 一个字节宽**)内

③ 在Handling Interrupt(中断处理)流程上是一致的,当然有些额外区别

**中断**和**异常**事件可以是**主动发起**和**被动产生**的, 它们在处理流程中有几个显著区别.

① 对于**硬件**产生的**可屏蔽中断**事件,在**ISR(中断服务例程**)处理完毕后必须**发送EOI(End Of Interrupt**)命令通知**Interrupt controller(中断控制器**)

② 对于**某些异常**, **处理器**会产生相应的**Error Code(错误码**), **Exception处理程序**可以根据情况进行处理

③ **外部**和**内部**的**硬件中断请求**,可以进行**mask(屏蔽**),除了**NMI(不可屏蔽中断**)和一些**由处理器pin产生的中断事件**外(例如: **SMI**)

④ 对于**异常**是**不可屏蔽**的

本章中,将分别使用Interrupt(中断)和Exception(异常)的术语, 除非特别说明, 否则将**互不适用**

可**产生中断**的**中断源**来自:

① **硬件**上产生的中断

② **软件**上发起的中断

在**硬件**上的来自于**处理器外部**和**处理器内部**.处理器**外部硬件中断**来自**各种pin信号接口**和**Local APIC**的**LINT0**和**LINT1引脚**,以及由**外部I/O APIC发送过来的中断消息**.

在一个**支持APIC模块**的**处理器**上,典型地,**LINT0**被连接到**ISA bus的8259A PIC(Programming Interrupt Controller**)上,**LINT1**会被连接到**NMI pin**上.

# 2. 硬件中断

**外部硬件中断**来自**处理器**的**INTR pin**, **NMI pin**和**I/O APIC的中断消息**, 我们看下面关于APIC架构的图.

图1:

![config](./images/1.png)

图2:

![config](./images/2.png)

图2是一幅经典的APIC结构图,上面介绍了处理器所接受的中断源,包括:

① 由**Local APIC！！！** 的**LINT0接口！！！** 连接到**8259A的INTR接口！！！** 上, 当**APIC被disable**的时候,**LINT0接口**被**直接作为外部中断控制器8259A的INTR接口**, 接受**来自8259A！！！的中断请求**

② **LINT1**接受来自**外部的NMI请求**

③ 处理器也接受来自**主板Chipset(芯片组**)上的**I/O APIC**模块发送的**Interrupt Message**

④ 在处理器**内部Local APIC**产生的中断事件, 例如: LVT timer事件或**performance monitoring事件**等

⑤ 在**MP环境**中, 处理器也响应**其他processor code发送过来的IPI(Interprocessor Interrupt)处理器间的中断**

这些**IPI中断通过system bus**进行传递, 或许并不能称为硬件中断, 称为内部中断较为合适.

## 2.1. Maskable interrupt: 可屏蔽中断

可屏蔽的中断如下.

① 通过处理器的INTR pin接收到的中断请求,典型地,INTR连接到8259A中断控制器上. 在支持APIC的处理器上, LINT0 pin被作为INTR使用连接外部中断控制器.

② 通过Local APIC产生的本地中断源

③ 来自芯片组上的I/O APIC产生的中断消息

## 2.2. Non-Maskable Interrupt: NMI, 不可屏蔽中断

通过**处理器NMI pin接收的中断请求**是不可屏蔽的, 在**支持APIC的处理器**上**LINT1 pin被作为NMI pin**使用, 接收来自**外部的NMI信号**.

# 3. 软件中断

在软件上可以使用**INT指令主动发起中断**, 进入中断处理程序, 如下.

```
int 0x40        ; 执行0x40号中断服务例程
```

这条指令将调用0x40号中断服务例程, **INT指令**可以使用**0 \~ 255(！！！**)中任何值作为中断向量进行调用, Intel特别提到: 当**使用2号(即NMI中断vector)调用中断**时, 由**硬件产生的NMI将不能被响应**.