{"hands_on_practices": [{"introduction": "让我们从或非门最基本的行为开始。在实际电路中，我们常常需要通过巧妙的连接来简化设计。这项练习 [@problem_id:1969706] 将向你展示，如何通过将或非门的一个输入端固定为特定逻辑值，来改变其功能。通过这个简单的练习，你不仅能巩固对或非门真值表的理解，还能学会如何利用它实现一些基础的逻辑控制。", "problem": "一位工程师正在设计一个简单的控制电路，并使用了一个标准的双输入或非门。或非门是一种数字逻辑器件，其输出为高电平（逻辑'1'）当且仅当其两个输入均为低电平（逻辑'0'）。对于任何其他输入组合，其输出均为低电平（逻辑'0'）。\n\n在电路的特定部分，该工程师将该门的一个输入端永久连接到电源轨，该电源轨提供恒定的逻辑'1'。另一个输入端，标记为 $A$，连接到一个传感器，其值可以是逻辑'0'或逻辑'1'。\n\n以下哪个陈述正确描述了该门输出 $Y$ 相对于可变输入 $A$ 的最终逻辑功能？\n\nA. 输出 $Y$ 始终为逻辑'1'。\nB. 输出 $Y$ 始终为逻辑'0'。\nC. 输出 $Y$ 等效于输入 $A$（用作缓冲器）。\nD. 输出 $Y$ 是输入 $A$ 的反相（用作反相器或非门）。", "solution": "为了确定所配置的或非门的行为，我们可以使用布尔代数或真值表来分析其功能。\n\n**方法一：布尔代数**\n\n具有输入 $A$ 和 $B$ 的双输入或非门的逻辑功能由以下布尔表达式给出：\n$$Y = \\overline{A + B}$$\n这个表达式的意思是“非（A 或 B）”。\n\n根据题目描述，其中一个输入被永久连接到逻辑'1'。我们将这个固定值赋给输入 $B$。\n$$B = 1$$\n现在，我们将这个值代入或非门的表达式中：\n$$Y = \\overline{A + 1}$$\n在布尔代数中，与'1'进行或运算遵循零一律，即对于任何布尔变量 $X$，表达式 $X + 1$ 的值始终等于'1'。这是因为只要或门的至少一个输入为'1'，其输出就为'1'。\n$$A + 1 = 1$$\n将此结果代回我们关于 $Y$ 的方程中：\n$$Y = \\overline{1}$$\n最后，非运算（由上划线表示）反转逻辑值。逻辑'1'的反相是逻辑'0'。\n$$Y = 0$$\n这个结果表明，无论输入 $A$ 的值是什么，输出 $Y$ 始终为逻辑'0'。\n\n**方法二：真值表分析**\n\n让我们从标准双输入或非门的完整真值表开始：\n\n| 输入 A | 输入 B | 输出 Y = $\\overline{A+B}$ |\n|:-------:|:-------:|:----------------:|\n|    0    |    0    |        1         |\n|    0    |    1    |        0         |\n|    1    |    0    |        0         |\n|    1    |    1    |        0         |\n\n题目规定一个输入（比如 $B$）被永久固定为'1'。我们只需要考虑真值表中 $B=1$ 的行。也就是第二行和第四行。\n\n| 输入 A | 输入 B (固定) | 输出 Y |\n|:-------:|:---------------:|:--------:|\n|    0    |        1        |     0    |\n|    1    |        1        |     0    |\n\n从这个简化的表格中，我们可以看到，当输入 $A$ 为'0'时，输出 $Y$ 为'0'。当输入 $A$ 为'1'时，输出 $Y$ 仍然为'0'。因此，对于可变输入 $A$ 的任何可能值，该门的输出始终为逻辑'0'。\n\n两种方法都得出了相同的结论：该电路作为一个恒定的逻辑'0'源。将此结论与给定的选项进行比较：\nA. 输出 $Y$ 始终为逻辑'1'。（错误）\nB. 输出 $Y$ 始终为逻辑'0'。（正确）\nC. 输出 $Y$ 等效于输入 $A$。（错误）\nD. 输出 $Y$ 是输入 $A$ 的反相。（错误）", "answer": "$$\\boxed{B}$$", "id": "1969706"}, {"introduction": "掌握了单个或非门的特性后，下一步是学习如何用它来构建更复杂的逻辑功能。或非门是一种“通用门”，这意味着理论上任何布尔函数都可以仅用或非门实现。这项实践 [@problem_id:1969642] 提供了一个绝佳的机会，让你运用德摩根定律，将一个常见的与或表达式转换为纯或非门电路，并寻求最高效的实现方案。", "problem": "在一个数字逻辑设计实验中，一名学生需要使用一种限定类型的逻辑门来实现一个特定的布尔函数。目标函数依赖于四个输入变量 $A$、$B$、$C$ 和 $D$，其表达式为 $F(A, B, C, D) = (A+B)(C+D)$。在此表达式中，加号（$+$）表示逻辑或运算，相邻的括号表示逻辑与运算。\n\n该学生唯一可用的元件是双输入或非门。一个输入为 $X$ 和 $Y$ 的双输入或非门，其产生的输出等效于 $\\overline{X+Y}$。\n\n计算正确实现函数 $F(A, B, C, D)$ 所需的双输入或非门的最少数量。", "solution": "我们需要仅使用双输入或非门来实现布尔函数 $F(A,B,C,D) = (A+B)(C+D)$，每个或非门对输入 $X$ 和 $Y$ 实现 $\\overline{X+Y}$ 的功能。\n\n应用德摩根定律，将 $F$ 直接用或非运算表示：\n$$\nF = (A+B)(C+D)\n= \\overline{\\overline{(A+B)(C+D)}}\n= \\overline{\\overline{A+B} + \\overline{C+D}}.\n$$\n此表达式表明，$F$ 可以通过对两个中间信号 $\\overline{A+B}$ 和 $\\overline{C+D}$ 进行或非运算得到。\n\n使用双输入或非门的实现方法：\n1) 使用一个或非门，输入为 $A$ 和 $B$，计算 $N_{1} = \\overline{A+B}$。\n2) 使用一个或非门，输入为 $C$ 和 $D$，计算 $N_{2} = \\overline{C+D}$。\n3) 使用一个或非门，输入为 $N_{1}$ 和 $N_{2}$，计算 $F = \\overline{N_{1} + N_{2}}$。\n\n因此，用 $3$ 个或非门即可实现 $F$。\n\n为了证明其最小性，考虑任何最多由两个双输入或非门构成的电路。假设第一个门的输出最多依赖于 $\\{A,B,C,D\\}$ 中的两个变量。第二个（最终的）或非门可以接受的输入为：\n- 第一个门的输出和一个原始输入，因此最终输出最多依赖于三个不同的原始输入；或者\n- 两个原始输入，这种情况下第一个门未被使用；或者\n- 两个门的输出，这在只有一个前级门的情况下是不可能的。\n\n因此，仅使用两个或非门，输出最多只能依赖于三个变量。然而，$F$ 依赖于所有四个变量：例如，固定 $(B,C,D)=(0,1,0)$ 得到 $F=A$；固定 $(A,C,D)=(0,1,0)$ 得到 $F=B$；固定 $(A,B,D)=(1,0,0)$ 得到 $F=C$；固定 $(A,B,C)=(1,0,0)$ 得到 $F=D$。因此，至少需要三个或非门，而三个又足够，所以最少数量是 $3$。", "answer": "$$\\boxed{3}$$", "id": "1969642"}, {"introduction": "或非门的强大之处远不止于实现组合逻辑。当我们将它们交叉连接时，便能创造出具有记忆能力的时序电路，这是构建计算机内存和处理器的基础。这项高级练习 [@problem_id:1969702] 将引导你分析由或非门构成的SR锁存器，并深入探讨一个在数字系统中至关重要的现实问题——亚稳态。你将学习到物理延迟如何引发时序违规，并计算如何规避由此带来的风险。", "problem": "一个关键控制电路使用一个基本的置位-复位(SR)锁存器来仲裁两个异步请求信号S和R。该锁存器由两个相同的交叉耦合的双输入或非门实现。第一个或非门的输出被指定为Q，其输入为R信号和第二个或非门的输出。第二个或非门的输出通常是Q的补，其输入为S信号和输出Q。\n\n该电路的关键时序特性如下：\n- 每个或非门的传播延迟 $t_{pd}$ 为 $0.50$ ns。\n- 锁存器的保持时间要求 $t_h$ 定义为两个输入信号的撤销操作之间必须相隔的最小时间间隔，以保证可预测的稳定输出。对于此特定锁存器设计，已确定 $t_h = t_{pd}$。未能满足此保持时间将导致锁存器进入亚稳态。\n- 锁存器的亚稳态时间常数 $\\tau$ 为 $0.20$ ns。\n\n最初，输入S和R都处于逻辑低电平(0)，锁存器处于稳定状态。由于上游电路出现故障，S和R同时被置为高电平(1)。此后不久，信号被撤销（返回到低电平）。S信号在时间 $t_S = 10.00$ ns时从高电平转换到低电平。R信号在时间 $t_R = 10.35$ ns时从高电平转换到低电平。\n\n当锁存器进入亚稳态时，其在等待时间 $t_{wait}$ 后仍处于此不确定状态的概率 $P$ 由指数衰减模型 $P(t_{wait}) = \\exp(-t_{wait}/\\tau)$ 描述。为确保系统完整性，下游组件必须在锁存器输出仍处于亚稳态的概率小于 $1.0 \\times 10^{-12}$ 之后才能对其进行采样。\n\n计算在第二个输入信号(R)被撤销后，必须经过的最小等待时间 $t_{wait}$，才能可靠地采样输出Q。请用纳秒(ns)表示您的答案，并四舍五入到三位有效数字。", "solution": "撤销时间差为 $\\Delta t = t_{R} - t_{S} = 10.35\\,\\text{ns} - 10.00\\,\\text{ns} = 0.35\\,\\text{ns}$。保持时间为 $t_{h} = t_{pd} = 0.50\\,\\text{ns}$。由于 $\\Delta t  t_{h}$，保持时间要求被违反，当第二个输入(R)在 $t_{R}$ 时刻撤销时，锁存器可能进入亚稳态。\n\n锁存器在等待时间 $t_{wait}$（从 $t_{R}$ 开始测量）后仍处于亚稳态的概率为\n$$\nP(t_{wait})=\\exp\\!\\left(-\\frac{t_{wait}}{\\tau}\\right).\n$$\n为确保 $P(t_{wait})  1.0 \\times 10^{-12}$，求解\n$$\n\\exp\\!\\left(-\\frac{t_{wait}}{\\tau}\\right)  1.0 \\times 10^{-12}.\n$$\n取自然对数，\n$$\n-\\frac{t_{wait}}{\\tau}  \\ln\\!\\left(1.0 \\times 10^{-12}\\right)=\\ln\\!\\left(10^{-12}\\right)=-12\\ln 10,\n$$\n所以\n$$\nt_{wait} > \\tau \\cdot 12 \\ln 10.\n$$\n当 $\\tau = 0.20\\,\\text{ns}$ 时，\n$$\nt_{wait} > 0.20 \\times 12 \\ln 10\\,\\text{ns} = 2.4 \\ln 10\\,\\text{ns}.\n$$\n使用 $\\ln 10 \\approx 2.302585093$，\n$$\nt_{wait} \\approx 2.4 \\times 2.302585093\\,\\text{ns} \\approx 5.526204223\\,\\text{ns}.\n$$\n四舍五入到三位有效数字，所需的最小等待时间为 $5.53\\,\\text{ns}$。", "answer": "$$\\boxed{5.53}$$", "id": "1969702"}]}