
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_pwrmgr_0.1/rtl/pwrmgr_reg_top.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 ">   6: </pre>
<pre style="margin:0; padding:0 ">   7: `include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="margin:0; padding:0 ">   9: module pwrmgr_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  11:   input rst_ni,</pre>
<pre style="margin:0; padding:0 ">  12: </pre>
<pre style="margin:0; padding:0 ">  13:   // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  16:   // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   output pwrmgr_reg_pkg::pwrmgr_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  18:   input  pwrmgr_reg_pkg::pwrmgr_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">  22: );</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   import pwrmgr_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 ">  25: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   localparam int AW = 6;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  27:   localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  28:   localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 ">  29: </pre>
<pre style="margin:0; padding:0 ">  30:   // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  31:   logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  32:   logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  34:   logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  35:   logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  37:   logic           reg_error;</pre>
<pre style="margin:0; padding:0 ">  38: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  39:   logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 ">  40: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  41:   logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43:   tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  44:   tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  45: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  46:   assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  47:   assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 ">  48: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  49:   tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  50:     .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  51:     .RegDw(DW)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  52:   ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  53:     .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  54:     .rst_ni,</pre>
<pre style="margin:0; padding:0 ">  55: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  56:     .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  57:     .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 ">  58: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  59:     .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  60:     .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  61:     .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  62:     .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  63:     .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  64:     .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  65:     .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  66:   );</pre>
<pre style="margin:0; padding:0 ">  67: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  68:   assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  69:   assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 ">  70: </pre>
<pre style="margin:0; padding:0 ">  71:   // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  72:   // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  73:   //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  74:   logic intr_state_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  75:   logic intr_state_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  76:   logic intr_state_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  77:   logic intr_enable_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  78:   logic intr_enable_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  79:   logic intr_enable_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  80:   logic intr_test_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  81:   logic intr_test_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  82:   logic ctrl_cfg_regwen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  83:   logic ctrl_cfg_regwen_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  84:   logic control_low_power_hint_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  85:   logic control_low_power_hint_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  86:   logic control_low_power_hint_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  87:   logic control_core_clk_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  88:   logic control_core_clk_en_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  89:   logic control_core_clk_en_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  90:   logic control_io_clk_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  91:   logic control_io_clk_en_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  92:   logic control_io_clk_en_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  93:   logic control_main_pd_n_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  94:   logic control_main_pd_n_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  95:   logic control_main_pd_n_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  96:   logic cfg_cdc_sync_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  97:   logic cfg_cdc_sync_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  98:   logic cfg_cdc_sync_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  99:   logic wakeup_en_regwen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 100:   logic wakeup_en_regwen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 101:   logic wakeup_en_regwen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 102:   logic [15:0] wakeup_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 103:   logic [15:0] wakeup_en_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 104:   logic wakeup_en_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 105:   logic [15:0] wake_status_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 106:   logic reset_en_regwen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 107:   logic reset_en_regwen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 108:   logic reset_en_regwen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 109:   logic [1:0] reset_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 110:   logic [1:0] reset_en_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 111:   logic reset_en_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 112:   logic [1:0] reset_status_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 113:   logic wake_info_capture_dis_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 114:   logic wake_info_capture_dis_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 115:   logic wake_info_capture_dis_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 116:   logic [15:0] wake_info_reasons_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 117:   logic [15:0] wake_info_reasons_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 118:   logic wake_info_reasons_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 119:   logic wake_info_reasons_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 120:   logic wake_info_fall_through_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 121:   logic wake_info_fall_through_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 122:   logic wake_info_fall_through_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 123:   logic wake_info_fall_through_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 124:   logic wake_info_abort_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 125:   logic wake_info_abort_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 126:   logic wake_info_abort_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 127:   logic wake_info_abort_re;</pre>
<pre style="margin:0; padding:0 "> 128: </pre>
<pre style="margin:0; padding:0 "> 129:   // Register instances</pre>
<pre style="margin:0; padding:0 "> 130:   // R[intr_state]: V(False)</pre>
<pre style="margin:0; padding:0 "> 131: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 132:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 133:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 134:     .SWACCESS("W1C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 135:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 136:   ) u_intr_state (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 137:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 138:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 139: </pre>
<pre style="margin:0; padding:0 "> 140:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 141:     .we     (intr_state_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 142:     .wd     (intr_state_wd),</pre>
<pre style="margin:0; padding:0 "> 143: </pre>
<pre style="margin:0; padding:0 "> 144:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 145:     .de     (hw2reg.intr_state.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 146:     .d      (hw2reg.intr_state.d ),</pre>
<pre style="margin:0; padding:0 "> 147: </pre>
<pre style="margin:0; padding:0 "> 148:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 149:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 150:     .q      (reg2hw.intr_state.q ),</pre>
<pre style="margin:0; padding:0 "> 151: </pre>
<pre style="margin:0; padding:0 "> 152:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 153:     .qs     (intr_state_qs)</pre>
<pre style="margin:0; padding:0 "> 154:   );</pre>
<pre style="margin:0; padding:0 "> 155: </pre>
<pre style="margin:0; padding:0 "> 156: </pre>
<pre style="margin:0; padding:0 "> 157:   // R[intr_enable]: V(False)</pre>
<pre style="margin:0; padding:0 "> 158: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 159:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 160:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 161:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 162:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 163:   ) u_intr_enable (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 164:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 165:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 166: </pre>
<pre style="margin:0; padding:0 "> 167:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 168:     .we     (intr_enable_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 169:     .wd     (intr_enable_wd),</pre>
<pre style="margin:0; padding:0 "> 170: </pre>
<pre style="margin:0; padding:0 "> 171:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 172:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 173:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 174: </pre>
<pre style="margin:0; padding:0 "> 175:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 176:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 177:     .q      (reg2hw.intr_enable.q ),</pre>
<pre style="margin:0; padding:0 "> 178: </pre>
<pre style="margin:0; padding:0 "> 179:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 180:     .qs     (intr_enable_qs)</pre>
<pre style="margin:0; padding:0 "> 181:   );</pre>
<pre style="margin:0; padding:0 "> 182: </pre>
<pre style="margin:0; padding:0 "> 183: </pre>
<pre style="margin:0; padding:0 "> 184:   // R[intr_test]: V(True)</pre>
<pre style="margin:0; padding:0 "> 185: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 186:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 187:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 188:   ) u_intr_test (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 189:     .re     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 190:     .we     (intr_test_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 191:     .wd     (intr_test_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 192:     .d      ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 193:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 194:     .qe     (reg2hw.intr_test.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 195:     .q      (reg2hw.intr_test.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 196:     .qs     ()</pre>
<pre style="margin:0; padding:0 "> 197:   );</pre>
<pre style="margin:0; padding:0 "> 198: </pre>
<pre style="margin:0; padding:0 "> 199: </pre>
<pre style="margin:0; padding:0 "> 200:   // R[ctrl_cfg_regwen]: V(True)</pre>
<pre style="margin:0; padding:0 "> 201: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 202:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 203:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 204:   ) u_ctrl_cfg_regwen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 205:     .re     (ctrl_cfg_regwen_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 206:     .we     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 207:     .wd     ('0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 208:     .d      (hw2reg.ctrl_cfg_regwen.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 209:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 210:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 211:     .q      (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 212:     .qs     (ctrl_cfg_regwen_qs)</pre>
<pre style="margin:0; padding:0 "> 213:   );</pre>
<pre style="margin:0; padding:0 "> 214: </pre>
<pre style="margin:0; padding:0 "> 215: </pre>
<pre style="margin:0; padding:0 "> 216:   // R[control]: V(False)</pre>
<pre style="margin:0; padding:0 "> 217: </pre>
<pre style="margin:0; padding:0 "> 218:   //   F[low_power_hint]: 0:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 219:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 220:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 221:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 222:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 223:   ) u_control_low_power_hint (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 224:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 225:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 226: </pre>
<pre style="margin:0; padding:0 "> 227:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 228:     .we     (control_low_power_hint_we & ctrl_cfg_regwen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 229:     .wd     (control_low_power_hint_wd),</pre>
<pre style="margin:0; padding:0 "> 230: </pre>
<pre style="margin:0; padding:0 "> 231:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 232:     .de     (hw2reg.control.low_power_hint.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 233:     .d      (hw2reg.control.low_power_hint.d ),</pre>
<pre style="margin:0; padding:0 "> 234: </pre>
<pre style="margin:0; padding:0 "> 235:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 236:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 237:     .q      (reg2hw.control.low_power_hint.q ),</pre>
<pre style="margin:0; padding:0 "> 238: </pre>
<pre style="margin:0; padding:0 "> 239:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 240:     .qs     (control_low_power_hint_qs)</pre>
<pre style="margin:0; padding:0 "> 241:   );</pre>
<pre style="margin:0; padding:0 "> 242: </pre>
<pre style="margin:0; padding:0 "> 243: </pre>
<pre style="margin:0; padding:0 "> 244:   //   F[core_clk_en]: 4:4</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 245:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 246:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 247:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 248:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 249:   ) u_control_core_clk_en (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 250:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 251:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 252: </pre>
<pre style="margin:0; padding:0 "> 253:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 254:     .we     (control_core_clk_en_we & ctrl_cfg_regwen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 255:     .wd     (control_core_clk_en_wd),</pre>
<pre style="margin:0; padding:0 "> 256: </pre>
<pre style="margin:0; padding:0 "> 257:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 258:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 259:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 260: </pre>
<pre style="margin:0; padding:0 "> 261:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 262:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 263:     .q      (reg2hw.control.core_clk_en.q ),</pre>
<pre style="margin:0; padding:0 "> 264: </pre>
<pre style="margin:0; padding:0 "> 265:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 266:     .qs     (control_core_clk_en_qs)</pre>
<pre style="margin:0; padding:0 "> 267:   );</pre>
<pre style="margin:0; padding:0 "> 268: </pre>
<pre style="margin:0; padding:0 "> 269: </pre>
<pre style="margin:0; padding:0 "> 270:   //   F[io_clk_en]: 5:5</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 271:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 272:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 273:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 274:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 275:   ) u_control_io_clk_en (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 276:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 277:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 278: </pre>
<pre style="margin:0; padding:0 "> 279:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 280:     .we     (control_io_clk_en_we & ctrl_cfg_regwen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 281:     .wd     (control_io_clk_en_wd),</pre>
<pre style="margin:0; padding:0 "> 282: </pre>
<pre style="margin:0; padding:0 "> 283:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 284:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 285:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 286: </pre>
<pre style="margin:0; padding:0 "> 287:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 288:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 289:     .q      (reg2hw.control.io_clk_en.q ),</pre>
<pre style="margin:0; padding:0 "> 290: </pre>
<pre style="margin:0; padding:0 "> 291:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 292:     .qs     (control_io_clk_en_qs)</pre>
<pre style="margin:0; padding:0 "> 293:   );</pre>
<pre style="margin:0; padding:0 "> 294: </pre>
<pre style="margin:0; padding:0 "> 295: </pre>
<pre style="margin:0; padding:0 "> 296:   //   F[main_pd_n]: 6:6</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 297:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 298:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 299:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 300:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 301:   ) u_control_main_pd_n (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 302:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 303:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 304: </pre>
<pre style="margin:0; padding:0 "> 305:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 306:     .we     (control_main_pd_n_we & ctrl_cfg_regwen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 307:     .wd     (control_main_pd_n_wd),</pre>
<pre style="margin:0; padding:0 "> 308: </pre>
<pre style="margin:0; padding:0 "> 309:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 310:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 311:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 312: </pre>
<pre style="margin:0; padding:0 "> 313:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 314:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 315:     .q      (reg2hw.control.main_pd_n.q ),</pre>
<pre style="margin:0; padding:0 "> 316: </pre>
<pre style="margin:0; padding:0 "> 317:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 318:     .qs     (control_main_pd_n_qs)</pre>
<pre style="margin:0; padding:0 "> 319:   );</pre>
<pre style="margin:0; padding:0 "> 320: </pre>
<pre style="margin:0; padding:0 "> 321: </pre>
<pre style="margin:0; padding:0 "> 322:   // R[cfg_cdc_sync]: V(False)</pre>
<pre style="margin:0; padding:0 "> 323: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 324:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 325:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 326:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 327:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 328:   ) u_cfg_cdc_sync (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 329:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 330:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 331: </pre>
<pre style="margin:0; padding:0 "> 332:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 333:     .we     (cfg_cdc_sync_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 334:     .wd     (cfg_cdc_sync_wd),</pre>
<pre style="margin:0; padding:0 "> 335: </pre>
<pre style="margin:0; padding:0 "> 336:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 337:     .de     (hw2reg.cfg_cdc_sync.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 338:     .d      (hw2reg.cfg_cdc_sync.d ),</pre>
<pre style="margin:0; padding:0 "> 339: </pre>
<pre style="margin:0; padding:0 "> 340:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 341:     .qe     (reg2hw.cfg_cdc_sync.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 342:     .q      (reg2hw.cfg_cdc_sync.q ),</pre>
<pre style="margin:0; padding:0 "> 343: </pre>
<pre style="margin:0; padding:0 "> 344:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 345:     .qs     (cfg_cdc_sync_qs)</pre>
<pre style="margin:0; padding:0 "> 346:   );</pre>
<pre style="margin:0; padding:0 "> 347: </pre>
<pre style="margin:0; padding:0 "> 348: </pre>
<pre style="margin:0; padding:0 "> 349:   // R[wakeup_en_regwen]: V(False)</pre>
<pre style="margin:0; padding:0 "> 350: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 351:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 352:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 353:     .SWACCESS("W0C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 354:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 355:   ) u_wakeup_en_regwen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 356:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 357:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 358: </pre>
<pre style="margin:0; padding:0 "> 359:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 360:     .we     (wakeup_en_regwen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 361:     .wd     (wakeup_en_regwen_wd),</pre>
<pre style="margin:0; padding:0 "> 362: </pre>
<pre style="margin:0; padding:0 "> 363:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 364:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 365:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 366: </pre>
<pre style="margin:0; padding:0 "> 367:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 368:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 369:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 370: </pre>
<pre style="margin:0; padding:0 "> 371:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 372:     .qs     (wakeup_en_regwen_qs)</pre>
<pre style="margin:0; padding:0 "> 373:   );</pre>
<pre style="margin:0; padding:0 "> 374: </pre>
<pre style="margin:0; padding:0 "> 375: </pre>
<pre style="margin:0; padding:0 "> 376:   // R[wakeup_en]: V(False)</pre>
<pre style="margin:0; padding:0 "> 377: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 378:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 379:     .DW      (16),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 380:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 381:     .RESVAL  (16'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 382:   ) u_wakeup_en (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 383:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 384:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 385: </pre>
<pre style="margin:0; padding:0 "> 386:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 387:     .we     (wakeup_en_we & wakeup_en_regwen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 388:     .wd     (wakeup_en_wd),</pre>
<pre style="margin:0; padding:0 "> 389: </pre>
<pre style="margin:0; padding:0 "> 390:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 391:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 392:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 393: </pre>
<pre style="margin:0; padding:0 "> 394:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 395:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 396:     .q      (reg2hw.wakeup_en.q ),</pre>
<pre style="margin:0; padding:0 "> 397: </pre>
<pre style="margin:0; padding:0 "> 398:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 399:     .qs     (wakeup_en_qs)</pre>
<pre style="margin:0; padding:0 "> 400:   );</pre>
<pre style="margin:0; padding:0 "> 401: </pre>
<pre style="margin:0; padding:0 "> 402: </pre>
<pre style="margin:0; padding:0 "> 403:   // R[wake_status]: V(False)</pre>
<pre style="margin:0; padding:0 "> 404: </pre>
<pre style="margin:0; padding:0 "> 405:   // constant-only read</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 406:   assign wake_status_qs = 16'h0;</pre>
<pre style="margin:0; padding:0 "> 407: </pre>
<pre style="margin:0; padding:0 "> 408: </pre>
<pre style="margin:0; padding:0 "> 409:   // R[reset_en_regwen]: V(False)</pre>
<pre style="margin:0; padding:0 "> 410: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 411:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 412:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 413:     .SWACCESS("W0C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 414:     .RESVAL  (1'h1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 415:   ) u_reset_en_regwen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 416:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 417:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 418: </pre>
<pre style="margin:0; padding:0 "> 419:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 420:     .we     (reset_en_regwen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 421:     .wd     (reset_en_regwen_wd),</pre>
<pre style="margin:0; padding:0 "> 422: </pre>
<pre style="margin:0; padding:0 "> 423:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 424:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 425:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 426: </pre>
<pre style="margin:0; padding:0 "> 427:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 428:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 429:     .q      (),</pre>
<pre style="margin:0; padding:0 "> 430: </pre>
<pre style="margin:0; padding:0 "> 431:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 432:     .qs     (reset_en_regwen_qs)</pre>
<pre style="margin:0; padding:0 "> 433:   );</pre>
<pre style="margin:0; padding:0 "> 434: </pre>
<pre style="margin:0; padding:0 "> 435: </pre>
<pre style="margin:0; padding:0 "> 436:   // R[reset_en]: V(False)</pre>
<pre style="margin:0; padding:0 "> 437: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 438:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 439:     .DW      (2),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 440:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 441:     .RESVAL  (2'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 442:   ) u_reset_en (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 443:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 444:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 445: </pre>
<pre style="margin:0; padding:0 "> 446:     // from register interface (qualified with register enable)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 447:     .we     (reset_en_we & reset_en_regwen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 448:     .wd     (reset_en_wd),</pre>
<pre style="margin:0; padding:0 "> 449: </pre>
<pre style="margin:0; padding:0 "> 450:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 451:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 452:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 453: </pre>
<pre style="margin:0; padding:0 "> 454:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 455:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 456:     .q      (reg2hw.reset_en.q ),</pre>
<pre style="margin:0; padding:0 "> 457: </pre>
<pre style="margin:0; padding:0 "> 458:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 459:     .qs     (reset_en_qs)</pre>
<pre style="margin:0; padding:0 "> 460:   );</pre>
<pre style="margin:0; padding:0 "> 461: </pre>
<pre style="margin:0; padding:0 "> 462: </pre>
<pre style="margin:0; padding:0 "> 463:   // R[reset_status]: V(False)</pre>
<pre style="margin:0; padding:0 "> 464: </pre>
<pre style="margin:0; padding:0 "> 465:   // constant-only read</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 466:   assign reset_status_qs = 2'h0;</pre>
<pre style="margin:0; padding:0 "> 467: </pre>
<pre style="margin:0; padding:0 "> 468: </pre>
<pre style="margin:0; padding:0 "> 469:   // R[wake_info_capture_dis]: V(False)</pre>
<pre style="margin:0; padding:0 "> 470: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 471:   prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 472:     .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 473:     .SWACCESS("RW"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 474:     .RESVAL  (1'h0)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 475:   ) u_wake_info_capture_dis (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 476:     .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 477:     .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "> 478: </pre>
<pre style="margin:0; padding:0 "> 479:     // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 480:     .we     (wake_info_capture_dis_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 481:     .wd     (wake_info_capture_dis_wd),</pre>
<pre style="margin:0; padding:0 "> 482: </pre>
<pre style="margin:0; padding:0 "> 483:     // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 484:     .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 485:     .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "> 486: </pre>
<pre style="margin:0; padding:0 "> 487:     // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 488:     .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 489:     .q      (reg2hw.wake_info_capture_dis.q ),</pre>
<pre style="margin:0; padding:0 "> 490: </pre>
<pre style="margin:0; padding:0 "> 491:     // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 492:     .qs     (wake_info_capture_dis_qs)</pre>
<pre style="margin:0; padding:0 "> 493:   );</pre>
<pre style="margin:0; padding:0 "> 494: </pre>
<pre style="margin:0; padding:0 "> 495: </pre>
<pre style="margin:0; padding:0 "> 496:   // R[wake_info]: V(True)</pre>
<pre style="margin:0; padding:0 "> 497: </pre>
<pre style="margin:0; padding:0 "> 498:   //   F[reasons]: 15:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 499:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 500:     .DW    (16)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 501:   ) u_wake_info_reasons (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 502:     .re     (wake_info_reasons_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 503:     .we     (wake_info_reasons_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 504:     .wd     (wake_info_reasons_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 505:     .d      (hw2reg.wake_info.reasons.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 506:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 507:     .qe     (reg2hw.wake_info.reasons.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 508:     .q      (reg2hw.wake_info.reasons.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 509:     .qs     (wake_info_reasons_qs)</pre>
<pre style="margin:0; padding:0 "> 510:   );</pre>
<pre style="margin:0; padding:0 "> 511: </pre>
<pre style="margin:0; padding:0 "> 512: </pre>
<pre style="margin:0; padding:0 "> 513:   //   F[fall_through]: 16:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 514:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 515:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 516:   ) u_wake_info_fall_through (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 517:     .re     (wake_info_fall_through_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 518:     .we     (wake_info_fall_through_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 519:     .wd     (wake_info_fall_through_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 520:     .d      (hw2reg.wake_info.fall_through.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 521:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 522:     .qe     (reg2hw.wake_info.fall_through.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 523:     .q      (reg2hw.wake_info.fall_through.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 524:     .qs     (wake_info_fall_through_qs)</pre>
<pre style="margin:0; padding:0 "> 525:   );</pre>
<pre style="margin:0; padding:0 "> 526: </pre>
<pre style="margin:0; padding:0 "> 527: </pre>
<pre style="margin:0; padding:0 "> 528:   //   F[abort]: 17:17</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 529:   prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 530:     .DW    (1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 531:   ) u_wake_info_abort (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 532:     .re     (wake_info_abort_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 533:     .we     (wake_info_abort_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 534:     .wd     (wake_info_abort_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 535:     .d      (hw2reg.wake_info.abort.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 536:     .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 537:     .qe     (reg2hw.wake_info.abort.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 538:     .q      (reg2hw.wake_info.abort.q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 539:     .qs     (wake_info_abort_qs)</pre>
<pre style="margin:0; padding:0 "> 540:   );</pre>
<pre style="margin:0; padding:0 "> 541: </pre>
<pre style="margin:0; padding:0 "> 542: </pre>
<pre style="margin:0; padding:0 "> 543: </pre>
<pre style="margin:0; padding:0 "> 544: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 545:   logic [13:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 546:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 547:     addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 548:     addr_hit[ 0] = (reg_addr == PWRMGR_INTR_STATE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 549:     addr_hit[ 1] = (reg_addr == PWRMGR_INTR_ENABLE_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 550:     addr_hit[ 2] = (reg_addr == PWRMGR_INTR_TEST_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 551:     addr_hit[ 3] = (reg_addr == PWRMGR_CTRL_CFG_REGWEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 552:     addr_hit[ 4] = (reg_addr == PWRMGR_CONTROL_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 553:     addr_hit[ 5] = (reg_addr == PWRMGR_CFG_CDC_SYNC_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 554:     addr_hit[ 6] = (reg_addr == PWRMGR_WAKEUP_EN_REGWEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 555:     addr_hit[ 7] = (reg_addr == PWRMGR_WAKEUP_EN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 556:     addr_hit[ 8] = (reg_addr == PWRMGR_WAKE_STATUS_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 557:     addr_hit[ 9] = (reg_addr == PWRMGR_RESET_EN_REGWEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 558:     addr_hit[10] = (reg_addr == PWRMGR_RESET_EN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 559:     addr_hit[11] = (reg_addr == PWRMGR_RESET_STATUS_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 560:     addr_hit[12] = (reg_addr == PWRMGR_WAKE_INFO_CAPTURE_DIS_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 561:     addr_hit[13] = (reg_addr == PWRMGR_WAKE_INFO_OFFSET);</pre>
<pre style="margin:0; padding:0 "> 562:   end</pre>
<pre style="margin:0; padding:0 "> 563: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 564:   assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "> 565: </pre>
<pre style="margin:0; padding:0 "> 566:   // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 567:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 568:     wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 569:     if (addr_hit[ 0] && reg_we && (PWRMGR_PERMIT[ 0] != (PWRMGR_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 570:     if (addr_hit[ 1] && reg_we && (PWRMGR_PERMIT[ 1] != (PWRMGR_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 571:     if (addr_hit[ 2] && reg_we && (PWRMGR_PERMIT[ 2] != (PWRMGR_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 572:     if (addr_hit[ 3] && reg_we && (PWRMGR_PERMIT[ 3] != (PWRMGR_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 573:     if (addr_hit[ 4] && reg_we && (PWRMGR_PERMIT[ 4] != (PWRMGR_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 574:     if (addr_hit[ 5] && reg_we && (PWRMGR_PERMIT[ 5] != (PWRMGR_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 575:     if (addr_hit[ 6] && reg_we && (PWRMGR_PERMIT[ 6] != (PWRMGR_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 576:     if (addr_hit[ 7] && reg_we && (PWRMGR_PERMIT[ 7] != (PWRMGR_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 577:     if (addr_hit[ 8] && reg_we && (PWRMGR_PERMIT[ 8] != (PWRMGR_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 578:     if (addr_hit[ 9] && reg_we && (PWRMGR_PERMIT[ 9] != (PWRMGR_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 579:     if (addr_hit[10] && reg_we && (PWRMGR_PERMIT[10] != (PWRMGR_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 580:     if (addr_hit[11] && reg_we && (PWRMGR_PERMIT[11] != (PWRMGR_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 581:     if (addr_hit[12] && reg_we && (PWRMGR_PERMIT[12] != (PWRMGR_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 582:     if (addr_hit[13] && reg_we && (PWRMGR_PERMIT[13] != (PWRMGR_PERMIT[13] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 "> 583:   end</pre>
<pre style="margin:0; padding:0 "> 584: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 585:   assign intr_state_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 586:   assign intr_state_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 587: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 588:   assign intr_enable_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 589:   assign intr_enable_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 590: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 591:   assign intr_test_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 592:   assign intr_test_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 593: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 594:   assign ctrl_cfg_regwen_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 595: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 596:   assign control_low_power_hint_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 597:   assign control_low_power_hint_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 598: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 599:   assign control_core_clk_en_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 600:   assign control_core_clk_en_wd = reg_wdata[4];</pre>
<pre style="margin:0; padding:0 "> 601: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 602:   assign control_io_clk_en_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 603:   assign control_io_clk_en_wd = reg_wdata[5];</pre>
<pre style="margin:0; padding:0 "> 604: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 605:   assign control_main_pd_n_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 606:   assign control_main_pd_n_wd = reg_wdata[6];</pre>
<pre style="margin:0; padding:0 "> 607: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 608:   assign cfg_cdc_sync_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 609:   assign cfg_cdc_sync_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 610: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 611:   assign wakeup_en_regwen_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 612:   assign wakeup_en_regwen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 613: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 614:   assign wakeup_en_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 615:   assign wakeup_en_wd = reg_wdata[15:0];</pre>
<pre style="margin:0; padding:0 "> 616: </pre>
<pre style="margin:0; padding:0 "> 617: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 618:   assign reset_en_regwen_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 619:   assign reset_en_regwen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 620: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 621:   assign reset_en_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 622:   assign reset_en_wd = reg_wdata[1:0];</pre>
<pre style="margin:0; padding:0 "> 623: </pre>
<pre style="margin:0; padding:0 "> 624: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 625:   assign wake_info_capture_dis_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 626:   assign wake_info_capture_dis_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "> 627: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 628:   assign wake_info_reasons_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 629:   assign wake_info_reasons_wd = reg_wdata[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 630:   assign wake_info_reasons_re = addr_hit[13] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 631: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 632:   assign wake_info_fall_through_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 633:   assign wake_info_fall_through_wd = reg_wdata[16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 634:   assign wake_info_fall_through_re = addr_hit[13] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 635: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 636:   assign wake_info_abort_we = addr_hit[13] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 637:   assign wake_info_abort_wd = reg_wdata[17];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 638:   assign wake_info_abort_re = addr_hit[13] && reg_re;</pre>
<pre style="margin:0; padding:0 "> 639: </pre>
<pre style="margin:0; padding:0 "> 640:   // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 641:   always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 642:     reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 643:     unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 644:       addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 645:         reg_rdata_next[0] = intr_state_qs;</pre>
<pre style="margin:0; padding:0 "> 646:       end</pre>
<pre style="margin:0; padding:0 "> 647: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 648:       addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 649:         reg_rdata_next[0] = intr_enable_qs;</pre>
<pre style="margin:0; padding:0 "> 650:       end</pre>
<pre style="margin:0; padding:0 "> 651: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 652:       addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 653:         reg_rdata_next[0] = '0;</pre>
<pre style="margin:0; padding:0 "> 654:       end</pre>
<pre style="margin:0; padding:0 "> 655: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 656:       addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 657:         reg_rdata_next[0] = ctrl_cfg_regwen_qs;</pre>
<pre style="margin:0; padding:0 "> 658:       end</pre>
<pre style="margin:0; padding:0 "> 659: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 660:       addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 661:         reg_rdata_next[0] = control_low_power_hint_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 662:         reg_rdata_next[4] = control_core_clk_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 663:         reg_rdata_next[5] = control_io_clk_en_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 664:         reg_rdata_next[6] = control_main_pd_n_qs;</pre>
<pre style="margin:0; padding:0 "> 665:       end</pre>
<pre style="margin:0; padding:0 "> 666: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 667:       addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 668:         reg_rdata_next[0] = cfg_cdc_sync_qs;</pre>
<pre style="margin:0; padding:0 "> 669:       end</pre>
<pre style="margin:0; padding:0 "> 670: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 671:       addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 672:         reg_rdata_next[0] = wakeup_en_regwen_qs;</pre>
<pre style="margin:0; padding:0 "> 673:       end</pre>
<pre style="margin:0; padding:0 "> 674: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 675:       addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 676:         reg_rdata_next[15:0] = wakeup_en_qs;</pre>
<pre style="margin:0; padding:0 "> 677:       end</pre>
<pre style="margin:0; padding:0 "> 678: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 679:       addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 680:         reg_rdata_next[15:0] = wake_status_qs;</pre>
<pre style="margin:0; padding:0 "> 681:       end</pre>
<pre style="margin:0; padding:0 "> 682: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 683:       addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 684:         reg_rdata_next[0] = reset_en_regwen_qs;</pre>
<pre style="margin:0; padding:0 "> 685:       end</pre>
<pre style="margin:0; padding:0 "> 686: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 687:       addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 688:         reg_rdata_next[1:0] = reset_en_qs;</pre>
<pre style="margin:0; padding:0 "> 689:       end</pre>
<pre style="margin:0; padding:0 "> 690: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 691:       addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 692:         reg_rdata_next[1:0] = reset_status_qs;</pre>
<pre style="margin:0; padding:0 "> 693:       end</pre>
<pre style="margin:0; padding:0 "> 694: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 695:       addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 696:         reg_rdata_next[0] = wake_info_capture_dis_qs;</pre>
<pre style="margin:0; padding:0 "> 697:       end</pre>
<pre style="margin:0; padding:0 "> 698: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 699:       addr_hit[13]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 700:         reg_rdata_next[15:0] = wake_info_reasons_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 701:         reg_rdata_next[16] = wake_info_fall_through_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 702:         reg_rdata_next[17] = wake_info_abort_qs;</pre>
<pre style="margin:0; padding:0 "> 703:       end</pre>
<pre style="margin:0; padding:0 "> 704: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 705:       default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 "> 706:         reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 "> 707:       end</pre>
<pre style="margin:0; padding:0 "> 708:     endcase</pre>
<pre style="margin:0; padding:0 "> 709:   end</pre>
<pre style="margin:0; padding:0 "> 710: </pre>
<pre style="margin:0; padding:0 "> 711:   // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 "> 712:   `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 "> 713:   `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 "> 714: </pre>
<pre style="margin:0; padding:0 "> 715:   `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 "> 716: </pre>
<pre style="margin:0; padding:0 "> 717:   `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 "> 718: </pre>
<pre style="margin:0; padding:0 "> 719:   // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 "> 720:   // property by mistake</pre>
<pre style="margin:0; padding:0 "> 721:   `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 "> 722: </pre>
<pre style="margin:0; padding:0 "> 723: endmodule</pre>
<pre style="margin:0; padding:0 "> 724: </pre>
</body>
</html>
