# 3.1  Verilog HDL基本语法规则

# 词法规定

- 分隔符
- 注释
- 标识符

字母，数字，$，下划线

区分大小写

字母、下划线开始

- 关键词

## 逻辑值集合

- 0
- 1
- z
- x

## 常量

### 整数

- 十进制数：有符号常量
- 带基数

<+/-><位宽>'<基数符号(b,o,d,n)><数值>

### 实数

- 十进制计数法
- 科学计数法

?

---

前两者不可综合，仅可仿真。

---

### 字符串

## 符号常量

parameter 参数1 = 常量表达式1，parameter 参数2 = 常量表达式2

## 数据类型

- wire
- reg

## 线网型

输出始终根据输入的变化更新其值，一般指硬件电路的各种物理连接

```verilog
wire [n-1,0] 变量名1，变量名2，……
```

### 多重驱动

不可对同一变量多次赋值，结果将为x

### 寄存器型

具有状态保存作用的电路的元件

一般只用reg和integer



## 门级建模

### 多输入门

```verilog
Gate_name <instance>(Output,Input1,Input2,...)
```

或、与、异或及他们的非

基本门级元件实例化名称可省

调用多次？

### 多输出门

### 三态门



## 数据流建模与运算符

### 运算符

| 名称              | 符号                 |
| ----------------- | -------------------- |
| 算术（*注意优化） | +,-,*,/,%            |
| 位（双目）        | ~,&,\|,^,^~(~^)      |
| 缩位（单目）      | &,~&,\|,~\|,^,~^(^~) |
| 逻辑              | !,&&,\|\|            |
| 关系              | <,>,<=,>=            |
| 想等、全等        | ==,!=,===,!==        |
|                   |                      |
|                   |                      |
|                   |                      |

## 行为建模

体现功能和算法。

### if-else 语句

### case

```verilog
case (case_expr)
    2'd0:Y=D[0];
    2'd1:
        begin
            Y=D[2];
            Y2=D[2];
        end
    default:Y=D[1];
endcase
```

### for循环

硬件设计电路中，for循环的每一次都是独立的电路，会导致电路规模过大，且由于执行是串行的，会导致延迟变长。

``` verilog
for(k=0;k<=7;k=k+1)
```