\subsubsection{\Optimizing GCC 4.4.1}

\lstinputlisting[caption=\Optimizing GCC 4.4.1]{patterns/12_FPU/3_comparison/x86/GCC_O3.asm.\LANG}

\index{x86!\Instructions!JA}
\RU{Почти всё что здесь есть, уже описано мною, кроме одного: использование \JA после \SAHF. 
Действительно, инструкции условных переходов \q{больше}, \q{меньше} и \q{равно} для сравнения беззнаковых чисел 
(а это \JA, \JAE, \JB, \JBE, \JE/\JZ, \JNA, \JNAE, \JNB, \JNBE, \JNE/\JNZ) проверяют только флаги \CF и \ZF.}
\EN{It is almost the same except that \JA is used after \SAHF. 
Actually, conditional jump instructions that check \q{larger}, \q{lesser} or \q{equal} for unsigned number comparison 
(these are \JA, \JAE, \JB, \JBE, \JE/\JZ, \JNA, \JNAE, \JNB, \JNBE, \JNE/\JNZ) check only flags \CF and \ZF.}\ESph{}\PTBRph{}\PLph{}\ITAph{}\\
\\
\EN{Let's recall where bits \CThreeBits are located in the \TT{AH} register after the execution of \TT{FSTSW}/\FNSTSW:}
\RU{Вспомним, как биты \CThreeBits располагаются в регистре \TT{AH} после исполнения \TT{FSTSW}/\FNSTSW:}

\input{C3_in_AH}

\RU{Вспомним также, как располагаются биты из \TT{AH} во флагах CPU после исполнения \SAHF:}
\EN{Let's also recall, how the bits from \TT{AH} are stored into the CPU flags the execution of \SAHF:}

\input{SAHF_LAHF}

\RU{Биты \Cthree и \Czero после сравнения перекладываются в флаги \ZF и \CF так, 
что перечисленные инструкции переходов могут работать. 
\JA сработает, если \CF и \ZF обнулены.}
\EN{After the comparison, the \Cthree and \Czero bits are moved into \ZF and \CF,
so the conditional jumps are able work after.
\JA is triggering if both \CF are \ZF zero.}

\RU{Таким образом, перечисленные инструкции условного перехода можно использовать после инструкций \FNSTSW/\SAHF.}
\EN{Thereby, the conditional jumps instructions listed here can be used after a \FNSTSW/\SAHF instruction pair.}

\RU{Может быть, биты статуса FPU \CThreeBits преднамеренно были размещены таким образом, 
чтобы переноситься на базовые флаги процессора без перестановок?}
\EN{Apparently, the FPU \CThreeBits status bits were placed there intentionally, 
to easily map them to base CPU flags without additional permutations?}
