# AS6C62256 (32K x 8 SRAM) 仿真规范

用于**模拟 AS6C62256 / 62256 系列静态 RAM** 的技术 Markdown 规范，适用于 6502 系列仿真器、SBC 仿真器和内存子系统建模。

---

## 1.范围

本文档指定了用于模拟的功能行为：

* 联盟内存 **AS6C62256**
* 兼容 **62256 (32K x 8) SRAM** 设备

超出范围：

* 模拟电气时序裕度
* 总线争用和信号上升/下降时间
* 功耗特性

---

## 2. 芯片概述

### 核心特征

|特色|价值|
| -------------- | -------------------- |
|内存类型 |静态RAM（SRAM）|
|产能 | 32,768 字节 (32 KB) |
|数据宽度| 8 位 |
|地址宽度| 15 位（A0-A14）|
|访问类型 |异步|
|电源电压| 5V（典型值）|

---

## 3. 外部信号（逻辑模型）

|信号|方向 |目的|
| ------ | --------- | -------------------------- |
| A0-A14 |输入 |地址总线|
| D0-D7 |输入/输出|数据总线|
| CE# |输入 |芯片使能（低电平有效）|
| OE# |输入 |输出使能（低电平有效）|
|我们# |输入 |写使能（低电平有效）|

> `#` 表示低电平有效信号。

---

## 4. 地址空间映射

* 地址范围：`0x0000-0x7FFF`
* 地址线每个地址选择一个字节

### 典型 6502 系统映射示例

| CPU 地址范围 |设备|
| ----------------- | -------------- |
| __代码0__ | AS6C62256 静态存储器 |
| __代码0__ | ROM / EEPROM |

---

## 5. 读写行为

### 读周期（逻辑）

条件：

* __代码0__
* __代码0__
* __代码0__

行为：

```text
D[7:0]  memory[A]
```

如果 `OE# = 1` 或 `CE# = 1`，数据总线为**高阻抗**。

---

### 写周期（逻辑）

条件：

* __代码0__
* __代码0__

行为：

```text
memory[A]  D[7:0]
```

* 写入期间忽略 `OE#`
* 写入发生在活动的 WE# 上

---

## 6. 控制信号优先级

| CE# |我们# | OE# |结果 |
| --- | --- | --- | --------------- |
| 1 | X | X |禁用（高阻抗）|
| 0 | 0 | X |写 |
| 0 | 1 | 0 |阅读 |
| 0 | 1 | 1 |高阻抗|

---

## 7. 仿真器接口要求

模拟器必须公开：

```text
read(address)  -> byte
write(address, byte)
```

内部存储：

```text
uint8_t ram[32768]
```

地址屏蔽：

```text
address = address & 0x7FFF
```

---

## 8. 时序模型（摘要）

### 仿真级别

|水平|描述 |
| -------------- | ------------------------- |
|功能性|即时访问 |
|基于周期|每个 CPU 周期的访问次数 |
|周期精确 |荣誉促成转变 |

对于大多数系统来说，**功能仿真**就足够了。

---

## 9. 电源和数据保留

* 只要通电，SRAM 内容就会持续存在
* 模拟器应保留内容直到明确重置

### 重置行为

* **重置时不会自动清除**
* 除非初始化，否则内存内容未定义

---

## 10. 总线争用和 Hi-Z 建模（可选）

可选的高级行为：

* 跟踪 SRAM 何时驱动数据总线
* 检测非法同时写入

大多数模拟器可能会忽略 Hi-Z 状态。

---

## 11. 错误情况

|状况 |模拟器响应 |
| -------------------- | ----------------------------- |
|地址超出范围 |屏蔽或忽略 |
|禁用时阅读 |返回最后一个总线值或 0xFF |
|禁用时写入 |忽略写入 |

---

## 12. 与6502仿真器集成

```text
CPU memory access
  address decode
  if in SRAM range:
      AS6C62256.read/write
```

* SRAM 访问通常是单周期的
* 无需等待状态

---

## 13. 测试和验证

### 基本测试

* 写/读模式
* 边界地址（$0000、$7FFF）
* 随机记忆测试

### 验证清单

* 写入持续存在
* 读取返回正确值
* 地址换行正确

---

## 14. 常见错误

|错误|结果 |
| --------------------- | --------------------------- |
|重置时清除 RAM |打破软件假设|
|地址掩码错误 |镜像内存错误 |
|视为 ROM |写入被忽略 |

---

## 15. 参考链接

* [联盟内存 AS6C62256 数据表](https://www.alliancememory.com/wp-content/uploads/AS6C62256-23-March-2016-rev1.2.pdf)
* [https://en.wikipedia.org/wiki/Static_random-access_memory](https://en.wikipedia.org/wiki/Static_random-access_memory)

---

**文档范围：** AS6C62256 SRAM 的软件仿真
**受众：** 模拟器开发人员、复古 SBC 设计师
**状态：**稳定的技术参考
