## Montag, 25-08-2025_ST_WED

TEST nächste Woche – Themen: PC-Geschichte, EVA-Prinzip, Zentraleinheit (CPU)

---

## PC-Geschichte – Kurzüberblick
- **1940er–1950er**: Von-Neumann-Architektur etabliert (ein gemeinsamer Speicher für Daten und Programme). Übergang von Röhren zu Transistoren.
- **1958**: Integrierte Schaltung (IC) ermöglicht dichte Logik auf kleinem Raum.
- **1971**: Erster Mikroprozessor (z. B. Intel 4004) – CPU auf einem Chip.
- **1981**: IBM PC prägt offene PC-Kompatibilität. 
- **1984–1995**: GUI-Ära (Macintosh), breite Verbreitung von Windows, Masseneinsatz von PCs.
- **2000er–heute**: Laptops, Smartphones, Cloud, Virtualisierung, Multi-Core-CPUs, spezialisierte Beschleuniger (GPU, NPU). Verlangsamung der klassischen Taktsteigerungen, Fokus auf Parallelität und Effizienz.

---

## EVA-Prinzip (Eingabe – Verarbeitung – Ausgabe)
- **Eingabe (E)**: Tastatur, Maus, Sensoren, Scanner, Netzwerkpakete.
- **Verarbeitung (V)**: CPU führt Befehle aus, greift auf Speicher zu, nutzt ALU und Steuerwerk.
- **Ausgabe (A)**: Monitor, Drucker, Aktoren, Dateien, Netzwerkantworten.
- **Speicher**: Unterstützt alle Phasen – kurzfristig (Register, Cache, RAM) und langfristig (SSD/HDD).

---

## Zentraleinheit (CPU)
**Aufgabe**
- Befehle interpretieren und ausführen, arithmetische und logische Operationen durchführen, Datenflüsse steuern.

**Aufbau (typisch)**
- **ALU**: Rechnet (Addieren, Subtrahieren, Vergleiche, Bit-Operationen).
- **Steuereinheit**: Dekodiert Befehle, steuert Ausführung, koordiniert Komponenten.
- **Register**: Sehr schneller Speicher für Zwischenergebnisse und Adressen.
- **Caches (L1/L2/L3)**: Puffer zwischen CPU und RAM zur Verringerung von Latenzen.
- **Takt**: Gibt Ausführungstempo vor. Moderne CPUs nutzen Pipelines, Out-of-Order-Execution und mehrere Kerne.
- **ISA**: Befehlssatzarchitektur (z. B. x86-64, ARM). RISC/CISC-Konzepte.

---

## Moore’s Gesetz
- Beobachtung: Die Anzahl der Transistoren pro Chip verdoppelt sich etwa alle 18–24 Monate.
- Konsequenzen: Über Jahrzehnte exponentielles Wachstum bei Rechenleistung und Speicher-Dichte.
- Heute: Physikalische Grenzen verlangsamen das Tempo. Fokus auf Architektur, Parallelität, Spezialbeschleuniger und Effizienzgewinne.

---

## Platine (Leiterplatte, PCB) – Namen, Aufgabe, Aufbau
**Namen**
- Leiterplatte, PCB (Printed Circuit Board), Platine.

**Aufgabe**
- Mechanische Trägerstruktur für Bauteile, definierte elektrische Verbindungen über Leiterbahnen, Wärmeabfuhr, EMV-gerechtes Design.

**Aufbau (typisch FR-4)**
- **Kern (Core)**: Glasfasergewebe (FR-4) – ca. 1,5 mm.
- **Kupferschicht**: Leitend – häufig 35 µm (1 oz/ft²).
- **Leiterbahnen**: Strukturierte Kupferbahnen zur Verbindung von Pads/Bauteilen.
- **Lötflächen (Pads)**: Kontaktstellen zum Löten der Bauteile.
- **Durchkontaktierungen (Vias)**: Metallisierte Bohrungen, verbinden Lagen.
- **Lötstoppmaske**: Meist grün, schützt Kupfer und definiert Lötbereiche.
- **Bestückungsdruck (Silkscreen)**: Weißer Aufdruck mit Positionskennzeichen, Symbolen, Logos.
- **Oberflächenfinish**: Z. B. ENIG (Nickel-Gold) für gute Lötbarkeit und Korrosionsschutz.

---

## Platinenherstellung – Prozessübersicht
1. **Materialvorbereitung**
   - FR-4 Kern (Glasfasergewebe) mit beidseitiger Kupferkaschierung.
   - Typische Werte: **Kern ~1,5 mm**, **Kupfer ~35 µm**.

2. **Reinigung und Vorbehandlung**
   - Oberfläche entfetten, aufrauen für gute Haftung des Resists.

3. **Resist-Auftrag**
   - Fotolack (Resist) als lichtempfindliche Schicht aufbringen (Laminieren oder Beschichten).

4. **Belichtung**
   - **Belichten** durch eine Fotomaske (negativ/positiv je nach Verfahren). Die belichteten Bereiche des Resists härten aus.

5. **Entwicklung**
   - **Entfernung** der nicht ausgehärteten Resistbereiche (Entwickeln). Die freigelegten Bereiche zeigen Kupfer, das später geätzt wird.

6. **Ätzen (Kupfer entfernen)**
   - Chemisches Ätzen entfernt ungeschütztes Kupfer. Zurück bleiben **Leiterbahnen** und **Lötflächen** unter dem gehärteten Resist.

7. **Resist-Strippen**
   - **Stripping**: Entfernen des verbliebenen Resists, Kupferstrukturen liegen frei.

8. **Bohren**
   - **Bohrungen** für Durchkontaktierungen, Befestigungen, Bauteilanschlüsse.

9. **Durchkontaktieren**
   - Metallisierung der Bohrlöcher (chemisch/galvanisch), um elektrische Verbindungen zwischen Lagen herzustellen.

10. **Lötstoppmaske (grün)**
    - Auftragen und **grün belichten**/aushärten. Definiert **Lötfenster** und schützt Leiterbahnen vor Zinnbrücken und Korrosion.

11. **Bestückungsdruck**
    - Aufbringen des **Bestückungsdrucks** (Bauteilumrisse, Referenzkennzeichen, Texte).

12. **Oberflächenfinish (z. B. Gold)**
    - **ENIG** (Electroless Nickel Immersion Gold) – Nickel als Sperrschicht, darauf dünne **Gold**-Schicht für Lötbarkeit und Schutz.
    - Alternativen: HASL, OSP, chemisch Zinn/ Silber.

13. **Elektrische Prüfung**
    - Flying-Probe oder Nadelbett. Überprüft Durchgängigkeit und Kurzschlüsse.

14. **Vereinzelung und Endkontrolle**
    - Zuschnitt aus dem Nutzen, visuelle Kontrolle, Maß- und Lagenprüfung, Verpackung.

---

## Wichtige Begriffe (aus dem Unterrichtsstoff)
- **Lötstoppmaske (grün)**: Schutzlack, verhindert Zinnbrücken, lässt nur Pads frei.
- **Lötflächen, Bohrungen und Leiter**: Pads zum Löten, Bohrungen für Pins/Vias, Leiterbahnen als Verbindungen.
- **Bestückungsdruck**: Beschriftung für Montage, Service und Identifikation.
- **Resist**: Fotolack, der Leiterbild bei Belichtung/Entwicklung definiert.
- **Belichtung**: Übertragung des Layouts auf den Resist per UV-Licht.
- **Entfernung/Entwicklung**: Chemischer Schritt, der ungehärteten Resist löst.
- **Kupfer entfernen (Ätzen)**: Chemische Abtragung der freigelegten Kupferschichten.
- **Durchkontaktierung (Via)**: Metallisierte Bohrung zur vertikalen Verbindung von Lagen.
- **ENIG (Gold-Finish)**: Nickel-Gold-Oberfläche für korrosionsfeste, gut lötbare Pads.
- **FR-4**: Glasfaserverstärktes Epoxidharz – Standardmaterial für PCBs.

---

## Zusammenfassung
- **EVA-Prinzip** strukturiert jedes Informatiksystem: klare Trennung von Eingabe, Verarbeitung und Ausgabe – mit Speicher als Querschnitt.
- **CPU** ist das Rechenzentrum des PCs: ALU, Steuerwerk, Register und Caches arbeiten taktgesteuert und parallel, um Befehle effizient auszuführen.
- **Moore’s Gesetz** erklärt den langjährigen Trend steigender Integrationsdichte – heute rücken Effizienz und Parallelität stärker in den Fokus.
- **Platine (PCB)** verbindet alle Bauteile elektrisch und mechanisch. Die Herstellung umfasst Resist, Belichtung, Entwicklung, Ätzen, Bohren, Durchkontaktieren, Lötstoppmaske, Bestückungsdruck und Oberflächenfinish (z. B. Gold).

---

<details style="margin-top: 2em;">
<summary style="font-size: 0.9em; color: #888;">Metadaten anzeigen</summary>
<p style="font-size: 0.85em; color: grey;">
Teil der FIAE-Umschulung (2025â€“2027) am BFW Muehlenbeck.<br>
Diese Mitschrift entstand im Unterricht am 25.08.2025 mit WED.<br>
Sie basiert auf gemeinsam erarbeiteten Inhalten und ergÃ¤nzenden Uebungsbeispielen vom 25.08.2025.<br><br>
Die Version wurde inhaltlich Ã¼berarbeitet, strukturell optimiert und technisch ergÃ¤nzt,<br>
um Lernerfolg, Pruefungsrelevanz und Nachvollziehbarkeit zu foerdern.<br><br>
Oeffentlich dokumentiert zur Wiederholung, Pruefungsvorbereitung und als Orientierungshilfe fuer Dritte.<br><br>
Quelle: Eigene Mitschrift & Unterrichtsinhalte<br>
Autor: Sean Conroy<br>
Lizenz: <a href="https://creativecommons.org/licenses/by-nc-sa/4.0/" target="_blank">CC BY-NC-SA 4.0</a>
</p>
</details>
