<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成18(行ケ)10485</事件番号>
      <事件名>審決取消請求事件</事件名>
      <裁判年月日>平成19年07月10日</裁判年月日>
      <裁判所名>知的財産高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>行政訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/20070710160859.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=34920&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
      判決言渡平成１８年（行ケ）第１０４８５号口頭弁論終結日審決取消請求事件判原決告日本サムスン株式会社訴訟代理人弁護士片山同佐長功同服部誠同高橋雄一郎同中村閑訴訟代理人弁理士廣瀬同林同望月同小野被告英二隆行佳輔尚子曜松下電器産業株式会社訴訟代理人弁護士森崎博之同松山智恵訴訟代理人弁理士稲葉良幸同澤井光一主１文特許庁が無効２００５−８０１７２号事件について平成１８年９月１５日にした審決を取り消す。
      ２訴訟費用は被告の負担とする。
    </主文前>
    <事実及び理由>
      第１請求主文と同旨第２事案の概要被告は，後記特許の特許権者であるが，原告において上記特許の請求項１（訂正前）について無効審判請求をしたところ，特許庁が平成１７年１１月２８日付けでこれを無効とする旨の審決（第１次審決）をしたことから，被告が当庁に第１次審決の取消しを求める訴訟を提起した。その後被告が，上記特許につき訂正審判請求をしたことから，当庁が平成１８年４月１４日付けで特許法（以下「法」という 。）１８１条２項に基づく審決取消しの決定をしたので，特許庁において再び上記無効審判請求の当否について審理されることになった。そして特許庁は，平成１８年９月１５日付けで第１次審決の結論とは逆に，無効審判請求不成立の審決（第２次審決）をしたことから，原告がその取消しを求めたのが本件訴訟である。第３１当事者の主張請求の原因(1)ア特許庁等における手続の経緯被告は，優先権主張日を平成２年７月６日（日本国）として，平成３年１月２８日，名称を「半導体記憶装置」とする発明について特許出願（特願平３−８７１３号）をし，平成１０年３月１３日，特許庁から特許第２７５８５０４号として設定登録を受けた（請求項１∼９。甲１０。以下「本件特許」という ）。ところが原告から，本件特許の請求項１につき特許無効審判請求がなされたので，特許庁はこれを無効２００５−８０１７２号事件として審理した上，平成１７年１１月２８日 ，「特許第２７５８５０４号の請求項１に係る発明についての特許を無効とする 。」旨の審決（甲１１。第１次審決）をした。イこれに対し被告から審決取消訴訟が提起され，当庁（平成１８年（行ケ）第１０００５号）で審理したところ，被告から平成１８年４月４日付けで本件特許につき訂正審判請求（訂正２００６−３９０４６号。請求項を１ないし１１等とすることを内容とするもの。以下「本件訂正」ということがある。乙５）がされたことから，当庁は平成１８年４月１４日，法１８１条２項により，上記審決を取り消す決定をした。ウそこで，特許庁で，上記無効２００５−８０１７２号事件について再び審理され，法１３４条の３第５項により上記訂正審判請求書が訂正請求書とみなされたところ，特許庁は，平成１８年９月１５日，「訂正を認める。本件審判の請求は，成り立たない 。」旨の審決をし，その謄本は平成１８年９月２７日原告に送達された。(2)本件訂正前発明の内容本件訂正前の特許請求の範囲は，請求項１∼９から成るが（以下この請求項を「旧請求項」という。 ，その内容は，次のとおりである（甲１０ ））。【請求項１】第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給したことを特徴とする半導体記憶装置。【請求項２】複数の感知増幅器駆動回路は，記憶素子領域のワード線の裏打ちをするワード線裏打ち領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している請求項１記載の半導体記憶装置。【請求項３】複数の感知増幅器駆動回路は，感知増幅器の配置領域内に配置している請求項１記載の半導体記憶装置。【請求項４】複数の感知増幅器駆動回路は，記憶素子領域のワード線の電位変化を速くする手段が配置された領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している請求項１記載の半導体記憶装置。【請求項５】第１および第２の配線群は少なくとも接地線および電源線の何れか一方であることを特徴とする請求項１記載の半導体記憶装置。【請求項６】第１および第２の配線群は記憶素子領域および感知増幅器上に形成されていることを特徴とする請求項１記載の半導体記憶装置。【請求項７】第２の配線群は第１の配線群と絶縁状態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする請求項１または請求項６記載の半導体記憶装置。【請求項８】第１の配線群を感知増幅器列の方向と同一方向に形成し，複数の感知増幅器駆動回路に前記第１の配線群の最寄りの箇所から電源供給したことを特徴とする請求項１記載の半導体記憶装置。【請求項９】複数の感知増幅器駆動回路が共通の感知増幅器駆動線に接続されていることを特徴とする請求項１または請求項８記載の半導体記憶装置。(3)本件訂正の内容本件訂正の内容は，以下のとおりである（下線は訂正部分。ただし，訂正事項９以下においては下線省略）。ア訂正事項１特許請求の範囲の「 請求項１】第１の方向に複数の第１の配線群を形【成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群とを等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給したことを特徴とする半導体記憶装置。」を，「 請求項１】第１の方向に電源線および接地線からなる複数の第１の配【線群を形成し，前記第１の方向に交差する第２の方向に電源線および接地線からなる複数の第２の配線群を前記複数の第１の配線群と絶縁状態で形成し，前記第１の配線群と前記第２の配線群とを等電位のもの同士で交点においてスルーホール部を介して電気的に接続し，複数の記憶素子群および感知増幅器列が配置されてなるアレイの領域において電源線同士および接地線同士それぞれメッシュ状に構成し，感知増幅器を駆動する複数の感知増幅器駆動回路を前記各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群によりメッシュ状に構成された電源線および接地線の最寄りの箇所から電源供給したことを特徴とする半導体記憶装置 。」と訂正する。イ訂正事項２特許請求の範囲の「 請求項５】第１および第２の配線群は少なくとも【接地線および電源線の何れか一方であることを特徴とする請求項１記載の半導体記憶装置 。」を，「 請求項５】第１の方向に複数の第１の配線群を形成し，前記第１の方【向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１および第２の配線群は少なくとも接地線および電源線の何れか一方であることを特徴とする半導体記憶装置。」と訂正する。ウ訂正事項３特許請求の範囲の「 請求項６】第１および第２の配線群は記憶素子領【域および感知増幅器上に形成されていることを特徴とする請求項１記載の半導体記憶装置 。」を，「 請求項６】第１の方向に複数の第１の配線群を形成し，前記第１の方【向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１および第２の配線群は記憶素子領域および感知増幅器上に形成されていることを特徴とする半導体記憶装置。」と訂正する。エ訂正事項４特許請求の範囲の「 請求項７】第２の配線群は第１の配線群と絶縁状【態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする請求項１または請求項６記載の半導体記憶装置。」の一部を，「 請求項７】第２の配線群は第１の配線群と絶縁状態で形成され，前記【第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする請求項６記載の半導体記憶装置。」と訂正する。オ訂正事項５特許請求の範囲の「 請求項７】第２の配線群は第１の配線群と絶縁状【態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする請求項１または請求項６記載の半導体記憶装置。」の一部を，「 請求項８】第１の方向に複数の第１の配線群を形成し，前記第１の方【向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第２の配線群は第１の配線群と絶縁状態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする半導体記憶装置。」と訂正する。カ訂正事項６特許請求の範囲の「 請求項８】第１の配線群を感知増幅器列の方向と【同一方向に形成し，複数の感知増幅器駆動回路に前記第１の配線群の最寄りの箇所から電源供給したことを特徴とする請求項１記載の半導体記憶装置。」を，「 請求項９】第１の方向に複数の第１の配線群を形成し，前記第１の方【向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１の配線群を感知増幅器列の方向と同一方向に形成し，複数の感知増幅器駆動回路に前記第１の配線群の最寄りの箇所から電源供給したことを特徴とする半導体記憶装置 。」と訂正する。キ訂正事項７特許請求の範囲の「 請求項９】複数の感知増幅器駆動回路が共通の感【知増幅器駆動線に接続されていることを特徴とする請求項１または請求項８記載の半導体記憶装置。」の一部を，「 請求項１０】複数の感知増幅器駆動回路が共通の感知増幅器駆動線に【接続されていることを特徴とする請求項９記載の半導体記憶装置 。」と訂正する。ク訂正事項８特許請求の範囲の「 請求項９】複数の感知増幅器駆動回路が共通の感【知増幅器駆動線に接続されていることを特徴とする請求項１または請求項８記載の半導体記憶装置。」の一部を，「 請求項１１】第１の方向に複数の第１の配線群を形成し，前記第１の【方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，複数の感知増幅器駆動回路が共通の感知増幅器駆動線に接続されていることを特徴とする半導体記憶装置。」と訂正する。ケ訂正事項９発明の詳細な説明・段落【００１３】の「 課題を解決するための手【段】請求項１記載の半導体記憶装置は，第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給したことを特徴とする。」を，「 課題を解決するための手段】【請求項１記載の半導体記憶装置は，第１の方向に電源線および接地線からなる複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に電源線および接地線からなる複数の第２の配線群を前記複数の第１の配線群と絶縁状態で形成し，前記第１の配線群と前記第２の配線群とを等電位のもの同士で交点においてスルーホール部を介して電気的に接続し，複数の記憶素子群および感知増幅器列が配置されてなるアレイの領域において電源線同士および接地線同士それぞれメッシュ状に構成し，感知増幅器を駆動する複数の感知増幅器駆動回路を前記各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群によりメッシュ状に構成された電源線および接地線の最寄りの箇所から電源供給したことを特徴とする。」と訂正する。コ訂正事項１０発明の詳細な説明・段落【００１４】の「請求項２記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，複数の感知増幅器駆動回路を，記憶素子領域のワード線の裏打ちをするワード線裏打ち領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している。請求項３記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，複数の感知増幅器駆動回路を，感知増幅器の配置領域内に配置している。請求項４記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，複数の感知増幅器駆動回路を，記憶素子領域のワード線の電位変化を速くする手段が配置された領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している。請求項５記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，第１および第２の配線群が少なくとも接地線および電源線の何れか一方であることを特徴とする。請求項６記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，第１および第２の配線群が記憶素子領域および感知増幅器上に形成されていることを特徴とする。請求項７記載の半導体記憶装置は，請求項１または請求項６記載の半導体記憶装置において，第２の配線群が第１の配線群と絶縁状態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする。請求項８記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，第１の配線群を感知増幅器列の方向と同一方向に形成し，複数の感知増幅器駆動回路に前記第１の配線群の最寄りの箇所から電源供給したことを特徴とする。請求項９記載の半導体記憶装置は，請求項１または請求項８記載の半導体記憶装置において，複数の感知増幅器駆動回路が共通の感知増幅器駆動線に接続されていることを特徴とする 。」を，「請求項２記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，複数の感知増幅器駆動回路は，記憶素子領域のワード線の裏打ちをするワード線裏打ち領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している。請求項３記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，複数の感知増幅器駆動回路は，感知増幅器の配置領域内に配置している。請求項４記載の半導体記憶装置は，請求項１記載の半導体記憶装置において，複数の感知増幅器駆動回路は，記憶素子領域のワード線の電位変化を速くする手段が配置された領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している。請求項５記載の半導体記憶装置は，第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１および第２の配線群は少なくとも接地線および電源線の何れか一方であることを特徴とする。請求項６記載の半導体記憶装置は，第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１および第２の配線群は記憶素子領域および感知増幅器上に形成されていることを特徴とする。請求項７記載の半導体記憶装置は，請求項６記載の半導体装置において，第２の配線群は第１の配線群と絶縁状態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする。請求項８記載の半導体記憶装置は，第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第２の配線群は第１の配線群と絶縁状態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする。請求項９記載の半導体記憶装置は，第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１の配線群を感知増幅器列の方向と同一方向に形成し，複数の感知増幅器駆動回路に前記第１の配線群の最寄りの箇所から電源供給したことを特徴とする。請求項１０記載の半導体記憶装置は，請求項９記載の半導体記憶装置において，複数の感知増幅器駆動回路が共通の感知増幅器駆動線に接続されていることを特徴とする。請求項１１記載の半導体記憶装置は，第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，複数の感知増幅器駆動回路が共通の感知増幅器駆動線に接続されていることを特徴とする。」と訂正する。(4)本件訂正後発明の内容本件訂正後の特許請求の範囲は，上記(3)のとおり請求項１∼１１から成るが（以下この請求項を「新請求項」という 。 ，その内容を整理すると，）次のとおりである（以下，このうち請求項１に係る発明を「訂正発明」という。下線は訂正部分。乙５）。【請求項１】第１の方向に電源線および接地線からなる複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に電源線および接地線からなる複数の第２の配線群を前記複数の第１の配線群と絶縁状態で形成し，前記第１の配線群と前記第２の配線群とを等電位のもの同士で交点においてスルーホール部を介して電気的に接続し，複数の記憶素子群および感知増幅器列が配置されてなるアレイの領域において電源線同士および接地線同士それぞれメッシュ状に構成し，感知増幅器を駆動する複数の感知増幅器駆動回路を前記各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群によりメッシュ状に構成された電源線および接地線の最寄りの箇所から電源供給したことを特徴とする半導体記憶装置。【請求項２】複数の感知増幅器駆動回路は，記憶素子領域のワード線の裏打ちをするワード線裏打ち領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している請求項１記載の半導体記憶装置。【請求項３】複数の感知増幅器駆動回路は，感知増幅器の配置領域内に配置している請求項１記載の半導体記憶装置。【請求項４】複数の感知増幅器駆動回路は，記憶素子領域のワード線の電位変化を速くする手段が配置された領域をビット線方向に延在させて感知増幅器列と交差する領域に配置している請求項１記載の半導体記憶装置。【請求項５】第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１および第２の配線群は少なくとも接地線および電源線の何れか一方であることを特徴とする半導体記憶装置。【請求項６】第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１および第２の配線群は記憶素子領域および感知増幅器上に形成されていることを特徴とする半導体記憶装置。【請求項７】第２の配線群は第１の配線群と絶縁状態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする請求項６記載の半導体記憶装置。【請求項８】第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第２の配線群は第１の配線群と絶縁状態で形成され，前記第１の配線群と前記第２の配線群間を等電位のもの同士でスルーホール部を介して電気的に接続したことを特徴とする半導体記憶装置。【請求項９】第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，第１の配線群を感知増幅器列の方向と同一方向に形成し，複数の感知増幅器駆動回路に前記第１の配線群の最寄りの箇所から電源供給したことを特徴とする半導体記憶装置。【請求項１０】複数の感知増幅器駆動回路が共通の感知増幅器駆動線に接続されていることを特徴とする請求項９記載の半導体記憶装置。【請求項１１】第１の方向に複数の第１の配線群を形成し，前記第１の方向に交差する第２の方向に複数の第２の配線群を形成し，前記第１の配線群と前記第２の配線群間を等電位のもの同士で電気的に接続し，感知増幅器を駆動する複数の感知増幅器駆動回路を各感知増幅器列に対してそれぞれ分散配置し，前記複数の感知増幅器駆動回路に前記第１および第２の配線群の最寄りの箇所から電源供給し，複数の感知増幅器駆動回路が共通の感知増幅器駆動線に接続されていることを特徴とする半導体記憶装置。(5)ア審決の内容審決の内容は，別添審決写しのとおりである。その要点は，本件訂正を認めた上，特許無効審判請求人たる原告主張の下記無効理由１ないし３は，いずれも認めることはできないから，訂正発明は無効とすべきものではない，としたものである。
    </事実及び理由>
    <裁判官>
    </裁判官>
  </判決文>
</precedent>
