# Circuits-Combinational-Logic
第三部分


module top_module (input x, input y, output z);
    
    //wire z1,z2,z3,z4;
    //assign z1 = (x ^ y) & x;
    //assign z2 = ~ x ^ y;
    //assign z3 = (x ^ y) & x;
    //assign z4 = ~ x ^ y;
    //assign z = (z1 | z2) ^ (z3 & z4);
    
    assign z = (((x ^ y) & x) | (~ x ^ y)) ^ (((x ^ y) & x) & (~ x ^ y));

endmodule

总结：
一次通过，这个题目开始深化模块的概念。
