[Inputs]
clk
[Outputs]
clk_1MHz
[BiDir]
[ATTRIBUTES]
VeriModel DevideFrequency

