
// Verilog stimulus file.
// Please do not create a module in this file.


// Default verilog stimulus. 

initial
begin 

   Vin = 1'b0;
   #5 Vin = 1'b1;
   #5 Vin = 1'b0;
   #5 $finish;

end 
