TimeQuest Timing Analyzer report for MySixthProject
Wed Apr 28 01:10:45 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MySixthProject                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 326.16 MHz ; 326.16 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.066 ; -40.865       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -46.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.066 ; Reg:R_A|F[7]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.104      ;
; -2.053 ; Reg:R_B|F[0]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.091      ;
; -1.979 ; Reg:R_B|F[0]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 3.011      ;
; -1.939 ; Reg:R_B|F[0]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.971      ;
; -1.924 ; Reg:R_H|F[5]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.966      ;
; -1.877 ; Reg:R_A|F[0]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.915      ;
; -1.875 ; Reg:R_B|F[0]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.907      ;
; -1.850 ; Reg:R_H|F[5]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.886      ;
; -1.818 ; Reg:R_H|F[0]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.860      ;
; -1.810 ; Reg:R_H|F[5]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.846      ;
; -1.808 ; Reg:R_B|F[0]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.840      ;
; -1.803 ; Reg:R_A|F[0]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.835      ;
; -1.785 ; Reg:R_A|F[1]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.823      ;
; -1.763 ; Reg:R_A|F[0]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.795      ;
; -1.749 ; Reg:R_A|F[2]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.787      ;
; -1.744 ; Reg:R_H|F[0]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.780      ;
; -1.717 ; Reg:R_H|F[4]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.759      ;
; -1.715 ; Reg:R_H|F[1]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.757      ;
; -1.711 ; Reg:R_A|F[1]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.743      ;
; -1.705 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[0]              ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.739      ;
; -1.704 ; Reg:R_H|F[0]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.740      ;
; -1.699 ; Reg:R_A|F[0]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.731      ;
; -1.681 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[0]              ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.715      ;
; -1.675 ; Reg:R_A|F[2]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.707      ;
; -1.672 ; Reg:R_A|F[7]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.704      ;
; -1.671 ; Reg:R_A|F[1]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.703      ;
; -1.643 ; Reg:R_H|F[4]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.679      ;
; -1.642 ; Reg:R_A|F[3]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.680      ;
; -1.641 ; Reg:R_H|F[1]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.677      ;
; -1.640 ; Reg:R_H|F[0]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.676      ;
; -1.637 ; Reg:R_H|F[2]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.679      ;
; -1.635 ; Reg:R_A|F[2]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.667      ;
; -1.632 ; Reg:R_A|F[0]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.664      ;
; -1.610 ; Reg:R_A|F[6]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.646      ;
; -1.607 ; Reg:R_B|F[0]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.639      ;
; -1.607 ; Reg:R_A|F[1]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.639      ;
; -1.606 ; Reg:R_A|F[4]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.644      ;
; -1.603 ; Reg:R_H|F[4]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; Reg:R_H|F[1]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.637      ;
; -1.573 ; Reg:R_H|F[0]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.609      ;
; -1.571 ; Reg:R_A|F[2]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.603      ;
; -1.568 ; Reg:R_A|F[3]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.600      ;
; -1.563 ; Reg:R_H|F[2]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.599      ;
; -1.556 ; Reg:R_H|F[3]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.598      ;
; -1.540 ; Reg:R_H|F[7]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.582      ;
; -1.540 ; Reg:R_A|F[1]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.572      ;
; -1.539 ; Reg:R_H|F[4]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.575      ;
; -1.537 ; Reg:R_H|F[1]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.573      ;
; -1.536 ; Reg:R_A|F[6]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.566      ;
; -1.534 ; Reg:R_B|F[0]                ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.566      ;
; -1.532 ; Reg:R_A|F[4]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.564      ;
; -1.528 ; Reg:R_A|F[3]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.560      ;
; -1.523 ; Reg:R_H|F[2]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.559      ;
; -1.522 ; Reg:R_A|F[5]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.560      ;
; -1.504 ; Reg:R_A|F[2]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.536      ;
; -1.492 ; Reg:R_A|F[4]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.524      ;
; -1.482 ; Reg:R_H|F[3]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.518      ;
; -1.470 ; Reg:R_H|F[1]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.506      ;
; -1.465 ; Reg:R_B|F[0]                ; Reg:R_H|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.497      ;
; -1.464 ; Reg:R_A|F[3]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.496      ;
; -1.459 ; Reg:R_H|F[2]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.495      ;
; -1.448 ; Reg:R_A|F[5]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.480      ;
; -1.442 ; Reg:R_H|F[3]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.478      ;
; -1.431 ; Reg:R_H|F[5]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.467      ;
; -1.431 ; Reg:R_A|F[0]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.463      ;
; -1.428 ; Reg:R_A|F[4]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.460      ;
; -1.408 ; Reg:R_A|F[5]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.440      ;
; -1.397 ; Reg:R_A|F[3]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.429      ;
; -1.392 ; Reg:R_H|F[2]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.428      ;
; -1.384 ; Reg:R_H|F[6]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.006      ; 2.426      ;
; -1.378 ; Reg:R_H|F[3]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.414      ;
; -1.372 ; Reg:R_H|F[0]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.408      ;
; -1.358 ; Reg:R_A|F[0]                ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.390      ;
; -1.339 ; Reg:R_A|F[1]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.371      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.323 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[0]              ; CLK          ; CLK         ; 1.000        ; -0.006     ; 2.353      ;
; -1.311 ; Reg:R_H|F[3]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.347      ;
; -1.310 ; Reg:R_H|F[6]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.346      ;
; -1.303 ; Reg:R_A|F[2]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.335      ;
; -1.299 ; Reg:R_H|F[0]                ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.335      ;
; -1.289 ; Reg:R_A|F[0]                ; Reg:R_H|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.321      ;
; -1.279 ; CtrlLogic:U_Ctl|count[7]    ; CtrlLogic:U_Ctl|state.ADD ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.314      ;
; -1.269 ; Reg:R_H|F[1]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.305      ;
; -1.266 ; Reg:R_A|F[1]                ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.004     ; 2.298      ;
; -1.255 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.279      ;
; -1.255 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.279      ;
; -1.255 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.279      ;
; -1.255 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.279      ;
; -1.255 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.279      ;
; -1.255 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.279      ;
; -1.255 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.279      ;
; -1.243 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|state.ADD ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.278      ;
; -1.231 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.255      ;
; -1.231 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.012     ; 2.255      ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CtrlLogic:U_Ctl|state.LOAD  ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reg:R_C|F[0]                ; Reg:R_C|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; Reg:R_B|F[2]                ; Reg:R_B|F[1]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.783      ;
; 0.520 ; Reg:R_B|F[7]                ; Reg:R_B|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.523 ; Reg:R_B|F[5]                ; Reg:R_B|F[4]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; Reg:R_L|F[4]                ; Reg:R_L|F[3]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Reg:R_B|F[6]                ; Reg:R_B|F[5]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; Reg:R_B|F[4]                ; Reg:R_B|F[3]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; Reg:R_L|F[7]                ; Reg:R_L|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; Reg:R_L|F[3]                ; Reg:R_L|F[2]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; Reg:R_H|F[7]                ; Reg:R_H|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.532 ; Reg:R_L|F[5]                ; Reg:R_L|F[4]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.798      ;
; 0.535 ; Reg:R_H|F[0]                ; Reg:R_L|F[7]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; CtrlLogic:U_Ctl|state.ADD   ; CtrlLogic:U_Ctl|state.SHIFT ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.541 ; Reg:R_H|F[1]                ; Reg:R_H|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.658 ; CtrlLogic:U_Ctl|state.SHIFT ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.668 ; Reg:R_L|F[6]                ; Reg:R_L|F[5]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.934      ;
; 0.668 ; Reg:R_L|F[2]                ; Reg:R_L|F[1]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.934      ;
; 0.782 ; CtrlLogic:U_Ctl|state.ADD   ; Reg:R_C|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.048      ;
; 0.797 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.813 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; CtrlLogic:U_Ctl|state.LOAD  ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; CtrlLogic:U_Ctl|count[8]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.081      ;
; 0.828 ; Reg:R_B|F[3]                ; Reg:R_B|F[2]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.834 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.100      ;
; 0.841 ; Reg:R_L|F[1]                ; Reg:R_L|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; CtrlLogic:U_Ctl|count[7]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.111      ;
; 0.906 ; Reg:R_C|F[0]                ; Reg:R_H|F[7]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.166      ;
; 0.913 ; Reg:R_H|F[6]                ; Reg:R_H|F[5]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.179      ;
; 0.947 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.213      ;
; 0.985 ; Reg:R_H|F[3]                ; Reg:R_H|F[2]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.251      ;
; 1.025 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.290      ;
; 1.028 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.293      ;
; 1.034 ; Reg:R_H|F[4]                ; Reg:R_H|F[3]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.300      ;
; 1.096 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.361      ;
; 1.129 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[0]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.393      ;
; 1.129 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[1]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.393      ;
; 1.129 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[2]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.393      ;
; 1.129 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[3]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.393      ;
; 1.129 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[4]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.393      ;
; 1.129 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[5]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.393      ;
; 1.129 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[7]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.393      ;
; 1.135 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[2]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.395      ;
; 1.142 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[3]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.402      ;
; 1.180 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.446      ;
; 1.180 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.446      ;
; 1.196 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.463      ;
; 1.217 ; Reg:R_H|F[2]                ; Reg:R_H|F[1]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.219 ; Reg:R_H|F[5]                ; Reg:R_H|F[4]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.485      ;
; 1.221 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.228 ; CtrlLogic:U_Ctl|count[7]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.497      ;
; 1.246 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[0]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.506      ;
; 1.246 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.511      ;
; 1.251 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[6]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.511      ;
; 1.251 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.251 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.517      ;
; 1.258 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[5]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.518      ;
; 1.260 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[7]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.520      ;
; 1.267 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.534      ;
; 1.276 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[4]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.536      ;
; 1.283 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[1]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.543      ;
; 1.292 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.299 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.565      ;
; 1.302 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.568      ;
; 1.322 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.588      ;
; 1.322 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.588      ;
; 1.323 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.588      ;
; 1.338 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.605      ;
; 1.363 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.628      ;
; 1.363 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.629      ;
; 1.373 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.639      ;
; 1.393 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.659      ;
; 1.393 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.659      ;
; 1.409 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.675      ;
; 1.417 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.682      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[7]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[6]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[5]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[4]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[3]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[2]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[1]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.418 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_L|F[0]                ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.678      ;
; 1.434 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.700      ;
; 1.444 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.710      ;
; 1.464 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.730      ;
; 1.464 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.730      ;
; 1.480 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.746      ;
; 1.491 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.756      ;
; 1.505 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.771      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.ADD   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.ADD   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.LOAD  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.LOAD  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.SHIFT ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.SHIFT ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_C|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_C|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[7]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; R_A|F[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; R_A|F[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; R_A|F[1]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_IN[*]   ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  A_IN[0]  ; CLK        ; 0.891 ; 0.891 ; Rise       ; CLK             ;
;  A_IN[1]  ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  A_IN[2]  ; CLK        ; 3.719 ; 3.719 ; Rise       ; CLK             ;
;  A_IN[3]  ; CLK        ; 3.710 ; 3.710 ; Rise       ; CLK             ;
;  A_IN[4]  ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  A_IN[5]  ; CLK        ; 3.723 ; 3.723 ; Rise       ; CLK             ;
;  A_IN[6]  ; CLK        ; 3.507 ; 3.507 ; Rise       ; CLK             ;
;  A_IN[7]  ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
; B_IN[*]   ; CLK        ; 4.091 ; 4.091 ; Rise       ; CLK             ;
;  B_IN[0]  ; CLK        ; 4.091 ; 4.091 ; Rise       ; CLK             ;
;  B_IN[1]  ; CLK        ; 2.964 ; 2.964 ; Rise       ; CLK             ;
;  B_IN[2]  ; CLK        ; 3.494 ; 3.494 ; Rise       ; CLK             ;
;  B_IN[3]  ; CLK        ; 3.000 ; 3.000 ; Rise       ; CLK             ;
;  B_IN[4]  ; CLK        ; 2.956 ; 2.956 ; Rise       ; CLK             ;
;  B_IN[5]  ; CLK        ; 2.978 ; 2.978 ; Rise       ; CLK             ;
;  B_IN[6]  ; CLK        ; 3.211 ; 3.211 ; Rise       ; CLK             ;
;  B_IN[7]  ; CLK        ; 3.148 ; 3.148 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_IN[*]   ; CLK        ; -0.661 ; -0.661 ; Rise       ; CLK             ;
;  A_IN[0]  ; CLK        ; -0.661 ; -0.661 ; Rise       ; CLK             ;
;  A_IN[1]  ; CLK        ; -3.498 ; -3.498 ; Rise       ; CLK             ;
;  A_IN[2]  ; CLK        ; -3.489 ; -3.489 ; Rise       ; CLK             ;
;  A_IN[3]  ; CLK        ; -3.480 ; -3.480 ; Rise       ; CLK             ;
;  A_IN[4]  ; CLK        ; -3.346 ; -3.346 ; Rise       ; CLK             ;
;  A_IN[5]  ; CLK        ; -3.493 ; -3.493 ; Rise       ; CLK             ;
;  A_IN[6]  ; CLK        ; -3.277 ; -3.277 ; Rise       ; CLK             ;
;  A_IN[7]  ; CLK        ; -3.311 ; -3.311 ; Rise       ; CLK             ;
; B_IN[*]   ; CLK        ; -2.726 ; -2.726 ; Rise       ; CLK             ;
;  B_IN[0]  ; CLK        ; -3.861 ; -3.861 ; Rise       ; CLK             ;
;  B_IN[1]  ; CLK        ; -2.734 ; -2.734 ; Rise       ; CLK             ;
;  B_IN[2]  ; CLK        ; -3.264 ; -3.264 ; Rise       ; CLK             ;
;  B_IN[3]  ; CLK        ; -2.770 ; -2.770 ; Rise       ; CLK             ;
;  B_IN[4]  ; CLK        ; -2.726 ; -2.726 ; Rise       ; CLK             ;
;  B_IN[5]  ; CLK        ; -2.748 ; -2.748 ; Rise       ; CLK             ;
;  B_IN[6]  ; CLK        ; -2.981 ; -2.981 ; Rise       ; CLK             ;
;  B_IN[7]  ; CLK        ; -2.918 ; -2.918 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; High[*]   ; CLK        ; 6.555 ; 6.555 ; Rise       ; CLK             ;
;  High[0]  ; CLK        ; 6.384 ; 6.384 ; Rise       ; CLK             ;
;  High[1]  ; CLK        ; 6.426 ; 6.426 ; Rise       ; CLK             ;
;  High[2]  ; CLK        ; 6.269 ; 6.269 ; Rise       ; CLK             ;
;  High[3]  ; CLK        ; 6.240 ; 6.240 ; Rise       ; CLK             ;
;  High[4]  ; CLK        ; 6.073 ; 6.073 ; Rise       ; CLK             ;
;  High[5]  ; CLK        ; 6.555 ; 6.555 ; Rise       ; CLK             ;
;  High[6]  ; CLK        ; 6.247 ; 6.247 ; Rise       ; CLK             ;
;  High[7]  ; CLK        ; 6.263 ; 6.263 ; Rise       ; CLK             ;
; Low[*]    ; CLK        ; 6.682 ; 6.682 ; Rise       ; CLK             ;
;  Low[0]   ; CLK        ; 6.372 ; 6.372 ; Rise       ; CLK             ;
;  Low[1]   ; CLK        ; 6.682 ; 6.682 ; Rise       ; CLK             ;
;  Low[2]   ; CLK        ; 6.677 ; 6.677 ; Rise       ; CLK             ;
;  Low[3]   ; CLK        ; 6.401 ; 6.401 ; Rise       ; CLK             ;
;  Low[4]   ; CLK        ; 6.382 ; 6.382 ; Rise       ; CLK             ;
;  Low[5]   ; CLK        ; 6.392 ; 6.392 ; Rise       ; CLK             ;
;  Low[6]   ; CLK        ; 6.406 ; 6.406 ; Rise       ; CLK             ;
;  Low[7]   ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; High[*]   ; CLK        ; 6.073 ; 6.073 ; Rise       ; CLK             ;
;  High[0]  ; CLK        ; 6.384 ; 6.384 ; Rise       ; CLK             ;
;  High[1]  ; CLK        ; 6.426 ; 6.426 ; Rise       ; CLK             ;
;  High[2]  ; CLK        ; 6.269 ; 6.269 ; Rise       ; CLK             ;
;  High[3]  ; CLK        ; 6.240 ; 6.240 ; Rise       ; CLK             ;
;  High[4]  ; CLK        ; 6.073 ; 6.073 ; Rise       ; CLK             ;
;  High[5]  ; CLK        ; 6.555 ; 6.555 ; Rise       ; CLK             ;
;  High[6]  ; CLK        ; 6.247 ; 6.247 ; Rise       ; CLK             ;
;  High[7]  ; CLK        ; 6.263 ; 6.263 ; Rise       ; CLK             ;
; Low[*]    ; CLK        ; 6.372 ; 6.372 ; Rise       ; CLK             ;
;  Low[0]   ; CLK        ; 6.372 ; 6.372 ; Rise       ; CLK             ;
;  Low[1]   ; CLK        ; 6.682 ; 6.682 ; Rise       ; CLK             ;
;  Low[2]   ; CLK        ; 6.677 ; 6.677 ; Rise       ; CLK             ;
;  Low[3]   ; CLK        ; 6.401 ; 6.401 ; Rise       ; CLK             ;
;  Low[4]   ; CLK        ; 6.382 ; 6.382 ; Rise       ; CLK             ;
;  Low[5]   ; CLK        ; 6.392 ; 6.392 ; Rise       ; CLK             ;
;  Low[6]   ; CLK        ; 6.406 ; 6.406 ; Rise       ; CLK             ;
;  Low[7]   ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.375 ; -3.213        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -46.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.375 ; Reg:R_B|F[0]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.409      ;
; -0.339 ; Reg:R_A|F[7]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.373      ;
; -0.325 ; Reg:R_A|F[0]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.359      ;
; -0.319 ; Reg:R_B|F[0]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.350      ;
; -0.313 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[0]              ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.343      ;
; -0.303 ; Reg:R_H|F[5]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.338      ;
; -0.297 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[0]              ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.327      ;
; -0.290 ; Reg:R_B|F[0]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.321      ;
; -0.278 ; Reg:R_A|F[1]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.312      ;
; -0.269 ; Reg:R_A|F[0]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.300      ;
; -0.268 ; Reg:R_H|F[0]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.303      ;
; -0.260 ; Reg:R_B|F[0]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.291      ;
; -0.255 ; Reg:R_A|F[2]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.289      ;
; -0.247 ; Reg:R_H|F[5]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.240 ; Reg:R_A|F[0]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.271      ;
; -0.230 ; Reg:R_H|F[1]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.265      ;
; -0.224 ; Reg:R_B|F[0]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.255      ;
; -0.222 ; Reg:R_A|F[1]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.253      ;
; -0.218 ; Reg:R_H|F[5]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.250      ;
; -0.216 ; Reg:R_H|F[4]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.251      ;
; -0.212 ; Reg:R_H|F[0]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.244      ;
; -0.210 ; Reg:R_A|F[0]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.241      ;
; -0.207 ; Reg:R_A|F[3]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.241      ;
; -0.199 ; Reg:R_A|F[2]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.230      ;
; -0.193 ; Reg:R_A|F[1]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.224      ;
; -0.189 ; Reg:R_H|F[2]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.224      ;
; -0.184 ; Reg:R_A|F[7]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.215      ;
; -0.184 ; Reg:R_A|F[4]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.218      ;
; -0.183 ; Reg:R_H|F[0]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.215      ;
; -0.182 ; Reg:R_A|F[6]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.214      ;
; -0.174 ; Reg:R_H|F[1]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.206      ;
; -0.174 ; Reg:R_A|F[0]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.205      ;
; -0.170 ; Reg:R_A|F[2]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.201      ;
; -0.163 ; Reg:R_A|F[1]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.194      ;
; -0.160 ; Reg:R_H|F[4]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.192      ;
; -0.153 ; Reg:R_H|F[0]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.185      ;
; -0.151 ; Reg:R_H|F[3]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.186      ;
; -0.151 ; Reg:R_A|F[3]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.182      ;
; -0.151 ; Reg:R_A|F[5]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.185      ;
; -0.145 ; Reg:R_H|F[1]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.177      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.144 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[0]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.173      ;
; -0.140 ; Reg:R_B|F[0]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.171      ;
; -0.140 ; Reg:R_A|F[2]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.171      ;
; -0.133 ; Reg:R_H|F[2]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.165      ;
; -0.131 ; Reg:R_H|F[4]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.128 ; Reg:R_A|F[4]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.159      ;
; -0.127 ; Reg:R_A|F[1]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.158      ;
; -0.126 ; Reg:R_A|F[6]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.155      ;
; -0.122 ; Reg:R_A|F[3]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.153      ;
; -0.117 ; Reg:R_H|F[7]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.152      ;
; -0.117 ; Reg:R_H|F[0]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.149      ;
; -0.115 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.139      ;
; -0.115 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.139      ;
; -0.115 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.139      ;
; -0.115 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.139      ;
; -0.115 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.139      ;
; -0.115 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.139      ;
; -0.115 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_B|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.139      ;
; -0.115 ; Reg:R_H|F[1]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.147      ;
; -0.104 ; Reg:R_B|F[0]                ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.135      ;
; -0.104 ; Reg:R_H|F[2]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.136      ;
; -0.104 ; Reg:R_A|F[2]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.135      ;
; -0.101 ; Reg:R_H|F[4]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.133      ;
; -0.099 ; Reg:R_A|F[4]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.130      ;
; -0.099 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.123      ;
; -0.099 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.123      ;
; -0.099 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.123      ;
; -0.099 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.123      ;
; -0.099 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.123      ;
; -0.099 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.123      ;
; -0.099 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_B|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.008     ; 1.123      ;
; -0.095 ; Reg:R_H|F[3]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.127      ;
; -0.095 ; Reg:R_A|F[5]                ; Reg:R_H|F[7]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.126      ;
; -0.092 ; Reg:R_A|F[3]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.123      ;
; -0.090 ; Reg:R_A|F[0]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.121      ;
; -0.083 ; Reg:R_H|F[5]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.115      ;
; -0.079 ; Reg:R_H|F[1]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.111      ;
; -0.074 ; Reg:R_H|F[2]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.106      ;
; -0.072 ; Reg:R_B|F[0]                ; Reg:R_H|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.103      ;
; -0.069 ; Reg:R_A|F[4]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.100      ;
; -0.066 ; Reg:R_H|F[3]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; Reg:R_A|F[5]                ; Reg:R_H|F[6]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.097      ;
; -0.059 ; Reg:R_H|F[6]                ; Reg:R_C|F[0]              ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.094      ;
; -0.056 ; Reg:R_A|F[3]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.087      ;
; -0.054 ; Reg:R_A|F[0]                ; Reg:R_H|F[2]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.085      ;
; -0.051 ; CtrlLogic:U_Ctl|count[7]    ; CtrlLogic:U_Ctl|state.ADD ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.082      ;
; -0.043 ; Reg:R_A|F[1]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.074      ;
; -0.042 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|state.ADD ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.073      ;
; -0.038 ; Reg:R_H|F[2]                ; Reg:R_H|F[4]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.070      ;
; -0.036 ; Reg:R_H|F[3]                ; Reg:R_H|F[5]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.068      ;
; -0.033 ; Reg:R_H|F[0]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.065      ;
; -0.022 ; Reg:R_A|F[0]                ; Reg:R_H|F[1]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.053      ;
; -0.020 ; Reg:R_A|F[2]                ; Reg:R_H|F[3]              ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.051      ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[0]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CtrlLogic:U_Ctl|state.LOAD  ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reg:R_C|F[0]                ; Reg:R_C|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; Reg:R_B|F[2]                ; Reg:R_B|F[1]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Reg:R_B|F[7]                ; Reg:R_B|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Reg:R_L|F[4]                ; Reg:R_L|F[3]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; Reg:R_B|F[5]                ; Reg:R_B|F[4]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Reg:R_B|F[6]                ; Reg:R_B|F[5]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Reg:R_L|F[7]                ; Reg:R_L|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Reg:R_B|F[4]                ; Reg:R_B|F[3]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Reg:R_H|F[7]                ; Reg:R_H|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Reg:R_L|F[3]                ; Reg:R_L|F[2]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Reg:R_H|F[0]                ; Reg:R_L|F[7]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Reg:R_L|F[5]                ; Reg:R_L|F[4]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; CtrlLogic:U_Ctl|state.ADD   ; CtrlLogic:U_Ctl|state.SHIFT ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; Reg:R_H|F[1]                ; Reg:R_H|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.291 ; CtrlLogic:U_Ctl|state.SHIFT ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.443      ;
; 0.327 ; Reg:R_L|F[6]                ; Reg:R_L|F[5]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Reg:R_L|F[2]                ; Reg:R_L|F[1]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.357 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; CtrlLogic:U_Ctl|state.ADD   ; Reg:R_C|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; CtrlLogic:U_Ctl|count[8]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; Reg:R_B|F[3]                ; Reg:R_B|F[2]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; CtrlLogic:U_Ctl|state.LOAD  ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.374 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[1]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; CtrlLogic:U_Ctl|count[7]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.406 ; Reg:R_C|F[0]                ; Reg:R_H|F[7]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.555      ;
; 0.407 ; Reg:R_L|F[1]                ; Reg:R_L|F[0]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.559      ;
; 0.412 ; Reg:R_H|F[6]                ; Reg:R_H|F[5]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.564      ;
; 0.444 ; Reg:R_H|F[3]                ; Reg:R_H|F[2]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.596      ;
; 0.455 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.606      ;
; 0.458 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.609      ;
; 0.472 ; Reg:R_H|F[4]                ; Reg:R_H|F[3]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.624      ;
; 0.495 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.648      ;
; 0.505 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.511 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[2]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.660      ;
; 0.514 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[2]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[6]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; CtrlLogic:U_Ctl|count[7]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[3]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.666      ;
; 0.530 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.682      ;
; 0.539 ; Reg:R_H|F[5]                ; Reg:R_H|F[4]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; Reg:R_H|F[2]                ; Reg:R_H|F[1]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.692      ;
; 0.549 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[3]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.710      ;
; 0.565 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.575 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; CtrlLogic:U_Ctl|count[5]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.579 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[0]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.728      ;
; 0.581 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[4]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.730      ;
; 0.582 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[6]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.731      ;
; 0.584 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[4]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[1]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.736      ;
; 0.589 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[7]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.738      ;
; 0.589 ; CtrlLogic:U_Ctl|state.SHIFT ; Reg:R_H|F[5]                ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.738      ;
; 0.597 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[0]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.747      ;
; 0.597 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[1]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.747      ;
; 0.597 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[2]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.747      ;
; 0.597 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[3]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.747      ;
; 0.597 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[4]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.747      ;
; 0.597 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[5]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.747      ;
; 0.597 ; CtrlLogic:U_Ctl|state.LOAD  ; Reg:R_A|F[7]                ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.747      ;
; 0.600 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.752      ;
; 0.610 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.619 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[5]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.771      ;
; 0.620 ; CtrlLogic:U_Ctl|count[4]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.772      ;
; 0.628 ; CtrlLogic:U_Ctl|count[6]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.779      ;
; 0.632 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.783      ;
; 0.635 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.635 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.645 ; CtrlLogic:U_Ctl|count[3]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.654 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[6]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.661 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|state.ADD   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.812      ;
; 0.670 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; CtrlLogic:U_Ctl|count[2]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.683 ; CtrlLogic:U_Ctl|count[8]    ; CtrlLogic:U_Ctl|state.LOAD  ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.834      ;
; 0.689 ; CtrlLogic:U_Ctl|count[0]    ; CtrlLogic:U_Ctl|count[7]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; Reg:R_H|F[3]                ; Reg:R_H|F[3]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.843      ;
; 0.695 ; Reg:R_H|F[2]                ; Reg:R_H|F[2]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.847      ;
; 0.702 ; Reg:R_H|F[1]                ; Reg:R_H|F[1]                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.854      ;
; 0.705 ; CtrlLogic:U_Ctl|count[1]    ; CtrlLogic:U_Ctl|count[8]    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.857      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|count[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.ADD   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.ADD   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.LOAD  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.LOAD  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.SHIFT ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CtrlLogic:U_Ctl|state.SHIFT ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_A|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_A|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_B|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_B|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_C|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_C|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_H|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_H|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Reg:R_L|F[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg:R_L|F[7]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; R_A|F[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; R_A|F[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; R_A|F[1]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_IN[*]   ; CLK        ; 2.068 ; 2.068 ; Rise       ; CLK             ;
;  A_IN[0]  ; CLK        ; 0.205 ; 0.205 ; Rise       ; CLK             ;
;  A_IN[1]  ; CLK        ; 2.065 ; 2.065 ; Rise       ; CLK             ;
;  A_IN[2]  ; CLK        ; 2.068 ; 2.068 ; Rise       ; CLK             ;
;  A_IN[3]  ; CLK        ; 2.053 ; 2.053 ; Rise       ; CLK             ;
;  A_IN[4]  ; CLK        ; 1.979 ; 1.979 ; Rise       ; CLK             ;
;  A_IN[5]  ; CLK        ; 2.060 ; 2.060 ; Rise       ; CLK             ;
;  A_IN[6]  ; CLK        ; 1.927 ; 1.927 ; Rise       ; CLK             ;
;  A_IN[7]  ; CLK        ; 1.952 ; 1.952 ; Rise       ; CLK             ;
; B_IN[*]   ; CLK        ; 2.153 ; 2.153 ; Rise       ; CLK             ;
;  B_IN[0]  ; CLK        ; 2.153 ; 2.153 ; Rise       ; CLK             ;
;  B_IN[1]  ; CLK        ; 1.637 ; 1.637 ; Rise       ; CLK             ;
;  B_IN[2]  ; CLK        ; 1.929 ; 1.929 ; Rise       ; CLK             ;
;  B_IN[3]  ; CLK        ; 1.673 ; 1.673 ; Rise       ; CLK             ;
;  B_IN[4]  ; CLK        ; 1.661 ; 1.661 ; Rise       ; CLK             ;
;  B_IN[5]  ; CLK        ; 1.650 ; 1.650 ; Rise       ; CLK             ;
;  B_IN[6]  ; CLK        ; 1.759 ; 1.759 ; Rise       ; CLK             ;
;  B_IN[7]  ; CLK        ; 1.742 ; 1.742 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_IN[*]   ; CLK        ; -0.085 ; -0.085 ; Rise       ; CLK             ;
;  A_IN[0]  ; CLK        ; -0.085 ; -0.085 ; Rise       ; CLK             ;
;  A_IN[1]  ; CLK        ; -1.945 ; -1.945 ; Rise       ; CLK             ;
;  A_IN[2]  ; CLK        ; -1.948 ; -1.948 ; Rise       ; CLK             ;
;  A_IN[3]  ; CLK        ; -1.933 ; -1.933 ; Rise       ; CLK             ;
;  A_IN[4]  ; CLK        ; -1.859 ; -1.859 ; Rise       ; CLK             ;
;  A_IN[5]  ; CLK        ; -1.940 ; -1.940 ; Rise       ; CLK             ;
;  A_IN[6]  ; CLK        ; -1.807 ; -1.807 ; Rise       ; CLK             ;
;  A_IN[7]  ; CLK        ; -1.832 ; -1.832 ; Rise       ; CLK             ;
; B_IN[*]   ; CLK        ; -1.517 ; -1.517 ; Rise       ; CLK             ;
;  B_IN[0]  ; CLK        ; -2.033 ; -2.033 ; Rise       ; CLK             ;
;  B_IN[1]  ; CLK        ; -1.517 ; -1.517 ; Rise       ; CLK             ;
;  B_IN[2]  ; CLK        ; -1.809 ; -1.809 ; Rise       ; CLK             ;
;  B_IN[3]  ; CLK        ; -1.553 ; -1.553 ; Rise       ; CLK             ;
;  B_IN[4]  ; CLK        ; -1.541 ; -1.541 ; Rise       ; CLK             ;
;  B_IN[5]  ; CLK        ; -1.530 ; -1.530 ; Rise       ; CLK             ;
;  B_IN[6]  ; CLK        ; -1.639 ; -1.639 ; Rise       ; CLK             ;
;  B_IN[7]  ; CLK        ; -1.622 ; -1.622 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; High[*]   ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  High[0]  ; CLK        ; 3.591 ; 3.591 ; Rise       ; CLK             ;
;  High[1]  ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  High[2]  ; CLK        ; 3.553 ; 3.553 ; Rise       ; CLK             ;
;  High[3]  ; CLK        ; 3.524 ; 3.524 ; Rise       ; CLK             ;
;  High[4]  ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  High[5]  ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  High[6]  ; CLK        ; 3.532 ; 3.532 ; Rise       ; CLK             ;
;  High[7]  ; CLK        ; 3.546 ; 3.546 ; Rise       ; CLK             ;
; Low[*]    ; CLK        ; 3.758 ; 3.758 ; Rise       ; CLK             ;
;  Low[0]   ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  Low[1]   ; CLK        ; 3.758 ; 3.758 ; Rise       ; CLK             ;
;  Low[2]   ; CLK        ; 3.753 ; 3.753 ; Rise       ; CLK             ;
;  Low[3]   ; CLK        ; 3.614 ; 3.614 ; Rise       ; CLK             ;
;  Low[4]   ; CLK        ; 3.603 ; 3.603 ; Rise       ; CLK             ;
;  Low[5]   ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  Low[6]   ; CLK        ; 3.618 ; 3.618 ; Rise       ; CLK             ;
;  Low[7]   ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; High[*]   ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  High[0]  ; CLK        ; 3.591 ; 3.591 ; Rise       ; CLK             ;
;  High[1]  ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  High[2]  ; CLK        ; 3.553 ; 3.553 ; Rise       ; CLK             ;
;  High[3]  ; CLK        ; 3.524 ; 3.524 ; Rise       ; CLK             ;
;  High[4]  ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  High[5]  ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  High[6]  ; CLK        ; 3.532 ; 3.532 ; Rise       ; CLK             ;
;  High[7]  ; CLK        ; 3.546 ; 3.546 ; Rise       ; CLK             ;
; Low[*]    ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  Low[0]   ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  Low[1]   ; CLK        ; 3.758 ; 3.758 ; Rise       ; CLK             ;
;  Low[2]   ; CLK        ; 3.753 ; 3.753 ; Rise       ; CLK             ;
;  Low[3]   ; CLK        ; 3.614 ; 3.614 ; Rise       ; CLK             ;
;  Low[4]   ; CLK        ; 3.603 ; 3.603 ; Rise       ; CLK             ;
;  Low[5]   ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  Low[6]   ; CLK        ; 3.618 ; 3.618 ; Rise       ; CLK             ;
;  Low[7]   ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.066  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -2.066  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -40.865 ; 0.0   ; 0.0      ; 0.0     ; -46.38              ;
;  CLK             ; -40.865 ; 0.000 ; N/A      ; N/A     ; -46.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A_IN[*]   ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  A_IN[0]  ; CLK        ; 0.891 ; 0.891 ; Rise       ; CLK             ;
;  A_IN[1]  ; CLK        ; 3.728 ; 3.728 ; Rise       ; CLK             ;
;  A_IN[2]  ; CLK        ; 3.719 ; 3.719 ; Rise       ; CLK             ;
;  A_IN[3]  ; CLK        ; 3.710 ; 3.710 ; Rise       ; CLK             ;
;  A_IN[4]  ; CLK        ; 3.576 ; 3.576 ; Rise       ; CLK             ;
;  A_IN[5]  ; CLK        ; 3.723 ; 3.723 ; Rise       ; CLK             ;
;  A_IN[6]  ; CLK        ; 3.507 ; 3.507 ; Rise       ; CLK             ;
;  A_IN[7]  ; CLK        ; 3.541 ; 3.541 ; Rise       ; CLK             ;
; B_IN[*]   ; CLK        ; 4.091 ; 4.091 ; Rise       ; CLK             ;
;  B_IN[0]  ; CLK        ; 4.091 ; 4.091 ; Rise       ; CLK             ;
;  B_IN[1]  ; CLK        ; 2.964 ; 2.964 ; Rise       ; CLK             ;
;  B_IN[2]  ; CLK        ; 3.494 ; 3.494 ; Rise       ; CLK             ;
;  B_IN[3]  ; CLK        ; 3.000 ; 3.000 ; Rise       ; CLK             ;
;  B_IN[4]  ; CLK        ; 2.956 ; 2.956 ; Rise       ; CLK             ;
;  B_IN[5]  ; CLK        ; 2.978 ; 2.978 ; Rise       ; CLK             ;
;  B_IN[6]  ; CLK        ; 3.211 ; 3.211 ; Rise       ; CLK             ;
;  B_IN[7]  ; CLK        ; 3.148 ; 3.148 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A_IN[*]   ; CLK        ; -0.085 ; -0.085 ; Rise       ; CLK             ;
;  A_IN[0]  ; CLK        ; -0.085 ; -0.085 ; Rise       ; CLK             ;
;  A_IN[1]  ; CLK        ; -1.945 ; -1.945 ; Rise       ; CLK             ;
;  A_IN[2]  ; CLK        ; -1.948 ; -1.948 ; Rise       ; CLK             ;
;  A_IN[3]  ; CLK        ; -1.933 ; -1.933 ; Rise       ; CLK             ;
;  A_IN[4]  ; CLK        ; -1.859 ; -1.859 ; Rise       ; CLK             ;
;  A_IN[5]  ; CLK        ; -1.940 ; -1.940 ; Rise       ; CLK             ;
;  A_IN[6]  ; CLK        ; -1.807 ; -1.807 ; Rise       ; CLK             ;
;  A_IN[7]  ; CLK        ; -1.832 ; -1.832 ; Rise       ; CLK             ;
; B_IN[*]   ; CLK        ; -1.517 ; -1.517 ; Rise       ; CLK             ;
;  B_IN[0]  ; CLK        ; -2.033 ; -2.033 ; Rise       ; CLK             ;
;  B_IN[1]  ; CLK        ; -1.517 ; -1.517 ; Rise       ; CLK             ;
;  B_IN[2]  ; CLK        ; -1.809 ; -1.809 ; Rise       ; CLK             ;
;  B_IN[3]  ; CLK        ; -1.553 ; -1.553 ; Rise       ; CLK             ;
;  B_IN[4]  ; CLK        ; -1.541 ; -1.541 ; Rise       ; CLK             ;
;  B_IN[5]  ; CLK        ; -1.530 ; -1.530 ; Rise       ; CLK             ;
;  B_IN[6]  ; CLK        ; -1.639 ; -1.639 ; Rise       ; CLK             ;
;  B_IN[7]  ; CLK        ; -1.622 ; -1.622 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; High[*]   ; CLK        ; 6.555 ; 6.555 ; Rise       ; CLK             ;
;  High[0]  ; CLK        ; 6.384 ; 6.384 ; Rise       ; CLK             ;
;  High[1]  ; CLK        ; 6.426 ; 6.426 ; Rise       ; CLK             ;
;  High[2]  ; CLK        ; 6.269 ; 6.269 ; Rise       ; CLK             ;
;  High[3]  ; CLK        ; 6.240 ; 6.240 ; Rise       ; CLK             ;
;  High[4]  ; CLK        ; 6.073 ; 6.073 ; Rise       ; CLK             ;
;  High[5]  ; CLK        ; 6.555 ; 6.555 ; Rise       ; CLK             ;
;  High[6]  ; CLK        ; 6.247 ; 6.247 ; Rise       ; CLK             ;
;  High[7]  ; CLK        ; 6.263 ; 6.263 ; Rise       ; CLK             ;
; Low[*]    ; CLK        ; 6.682 ; 6.682 ; Rise       ; CLK             ;
;  Low[0]   ; CLK        ; 6.372 ; 6.372 ; Rise       ; CLK             ;
;  Low[1]   ; CLK        ; 6.682 ; 6.682 ; Rise       ; CLK             ;
;  Low[2]   ; CLK        ; 6.677 ; 6.677 ; Rise       ; CLK             ;
;  Low[3]   ; CLK        ; 6.401 ; 6.401 ; Rise       ; CLK             ;
;  Low[4]   ; CLK        ; 6.382 ; 6.382 ; Rise       ; CLK             ;
;  Low[5]   ; CLK        ; 6.392 ; 6.392 ; Rise       ; CLK             ;
;  Low[6]   ; CLK        ; 6.406 ; 6.406 ; Rise       ; CLK             ;
;  Low[7]   ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; High[*]   ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  High[0]  ; CLK        ; 3.591 ; 3.591 ; Rise       ; CLK             ;
;  High[1]  ; CLK        ; 3.620 ; 3.620 ; Rise       ; CLK             ;
;  High[2]  ; CLK        ; 3.553 ; 3.553 ; Rise       ; CLK             ;
;  High[3]  ; CLK        ; 3.524 ; 3.524 ; Rise       ; CLK             ;
;  High[4]  ; CLK        ; 3.448 ; 3.448 ; Rise       ; CLK             ;
;  High[5]  ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  High[6]  ; CLK        ; 3.532 ; 3.532 ; Rise       ; CLK             ;
;  High[7]  ; CLK        ; 3.546 ; 3.546 ; Rise       ; CLK             ;
; Low[*]    ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  Low[0]   ; CLK        ; 3.598 ; 3.598 ; Rise       ; CLK             ;
;  Low[1]   ; CLK        ; 3.758 ; 3.758 ; Rise       ; CLK             ;
;  Low[2]   ; CLK        ; 3.753 ; 3.753 ; Rise       ; CLK             ;
;  Low[3]   ; CLK        ; 3.614 ; 3.614 ; Rise       ; CLK             ;
;  Low[4]   ; CLK        ; 3.603 ; 3.603 ; Rise       ; CLK             ;
;  Low[5]   ; CLK        ; 3.611 ; 3.611 ; Rise       ; CLK             ;
;  Low[6]   ; CLK        ; 3.618 ; 3.618 ; Rise       ; CLK             ;
;  Low[7]   ; CLK        ; 3.623 ; 3.623 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 280      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 280      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 61    ; 61   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 28 01:10:44 2021
Info: Command: quartus_sta MySixthProject -c MySixthProject
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MySixthProject.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.066
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.066       -40.865 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -46.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.375        -3.213 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -46.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Wed Apr 28 01:10:45 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


