Timing Analyzer report for CPU
Mon Feb 16 14:55:13 2026
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLK'
 23. Slow 1200mV 0C Model Hold: 'CLK'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLK'
 31. Fast 1200mV 0C Model Hold: 'CLK'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; CPU                                                     ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.9%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; CPU.sdc       ; OK     ; Mon Feb 16 14:55:12 2026 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 15.000 ; 66.67 MHz ; 0.000 ; 7.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.52 MHz ; 66.52 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -0.034 ; -0.068             ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.964 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; CLK   ; 7.256 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                     ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.034 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.939     ;
; -0.034 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.939     ;
; -0.002 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.907     ;
; -0.002 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.907     ;
; 0.068  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.837     ;
; 0.068  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.837     ;
; 0.069  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 14.838     ;
; 0.101  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 14.806     ;
; 0.180  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 14.727     ;
; 0.184  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.718     ;
; 0.186  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.716     ;
; 0.204  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.698     ;
; 0.205  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.697     ;
; 0.216  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.685     ;
; 0.216  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.686     ;
; 0.218  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.684     ;
; 0.225  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.677     ;
; 0.226  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.676     ;
; 0.236  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.666     ;
; 0.237  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.665     ;
; 0.248  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.653     ;
; 0.257  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.645     ;
; 0.258  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.644     ;
; 0.259  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.646     ;
; 0.259  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.646     ;
; 0.262  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.640     ;
; 0.263  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.639     ;
; 0.268  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.634     ;
; 0.269  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.633     ;
; 0.281  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.620     ;
; 0.282  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.619     ;
; 0.291  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.611     ;
; 0.295  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.607     ;
; 0.297  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.605     ;
; 0.299  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.606     ;
; 0.303  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.602     ;
; 0.311  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 14.596     ;
; 0.312  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.103     ; 14.583     ;
; 0.312  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.103     ; 14.583     ;
; 0.313  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.588     ;
; 0.314  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.587     ;
; 0.315  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.587     ;
; 0.316  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.586     ;
; 0.323  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.579     ;
; 0.327  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.574     ;
; 0.331  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.574     ;
; 0.335  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.570     ;
; 0.343  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 14.564     ;
; 0.373  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.529     ;
; 0.375  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.527     ;
; 0.388  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.514     ;
; 0.390  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.512     ;
; 0.392  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.509     ;
; 0.393  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.508     ;
; 0.402  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.500     ;
; 0.405  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.497     ;
; 0.407  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.495     ;
; 0.409  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.298      ; 14.887     ;
; 0.409  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 14.498     ;
; 0.410  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.495     ;
; 0.414  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.093     ; 14.491     ;
; 0.422  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 14.485     ;
; 0.422  ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.101     ; 14.475     ;
; 0.422  ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.101     ; 14.475     ;
; 0.424  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.101     ; 14.473     ;
; 0.441  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.298      ; 14.855     ;
; 0.449  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.453     ;
; 0.449  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.453     ;
; 0.470  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.432     ;
; 0.473  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.429     ;
; 0.481  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.421     ;
; 0.481  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.421     ;
; 0.484  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.418     ;
; 0.486  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.416     ;
; 0.502  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.400     ;
; 0.505  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.397     ;
; 0.506  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.106     ; 14.386     ;
; 0.507  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.106     ; 14.385     ;
; 0.510  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; 0.292      ; 14.780     ;
; 0.514  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.388     ;
; 0.520  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.298      ; 14.776     ;
; 0.525  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.095     ; 14.378     ;
; 0.533  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.097     ; 14.368     ;
; 0.534  ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.099     ; 14.365     ;
; 0.539  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.106     ; 14.353     ;
; 0.541  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.106     ; 14.351     ;
; 0.542  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; 0.292      ; 14.748     ;
; 0.544  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.358     ;
; 0.545  ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.357     ;
; 0.546  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.356     ;
; 0.551  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.351     ;
; 0.551  ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.096     ; 14.351     ;
; 0.552  ; memory:IMEM|ram~62              ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 14.360     ;
; 0.552  ; memory:IMEM|ram~62              ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 14.360     ;
; 0.557  ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.095     ; 14.346     ;
; 0.559  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.106     ; 14.333     ;
; 0.560  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.106     ; 14.332     ;
; 0.571  ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.107     ; 14.320     ;
; 0.575  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg0|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.092     ; 14.331     ;
; 0.575  ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.092     ; 14.331     ;
+--------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                           ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.964 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.233      ;
; 1.048 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.315      ;
; 1.181 ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.449      ;
; 1.186 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.452      ;
; 1.187 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.453      ;
; 1.214 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.481      ;
; 1.215 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.482      ;
; 1.216 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.483      ;
; 1.217 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.484      ;
; 1.231 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.509      ;
; 1.283 ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.552      ;
; 1.322 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.091      ; 1.599      ;
; 1.346 ; PC:pc|register:a2|dffg:my_dff|q                       ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.614      ;
; 1.348 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.616      ;
; 1.371 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~29                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.639      ;
; 1.372 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~29                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.640      ;
; 1.377 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~13                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.645      ;
; 1.378 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~13                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.646      ;
; 1.386 ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.664      ;
; 1.391 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.658      ;
; 1.397 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.665      ;
; 1.447 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.725      ;
; 1.455 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.724      ;
; 1.464 ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.732      ;
; 1.501 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~45                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.767      ;
; 1.502 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~45                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.768      ;
; 1.511 ; mainreg:MReg|reg_8_bit:C|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.487      ; 2.184      ;
; 1.539 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.806      ;
; 1.587 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.851      ;
; 1.603 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.870      ;
; 1.604 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.871      ;
; 1.659 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~61                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.925      ;
; 1.660 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~61                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.926      ;
; 1.663 ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.930      ;
; 1.664 ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.931      ;
; 1.672 ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.940      ;
; 1.681 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.949      ;
; 1.685 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.960      ;
; 1.706 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; memory:DMEM|ram~26                                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.981      ;
; 1.727 ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.097      ; 2.010      ;
; 1.752 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.022      ;
; 1.754 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; memory:DMEM|ram~18                                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 2.029      ;
; 1.759 ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.026      ;
; 1.766 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; Flags:flag_reg|register:B|dffg:my_dff|q               ; CLK          ; CLK         ; 0.000        ; 0.092      ; 2.044      ;
; 1.779 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~23                                    ; CLK          ; CLK         ; 0.000        ; 0.092      ; 2.057      ;
; 1.783 ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 2.052      ;
; 1.789 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.457      ;
; 1.795 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.063      ;
; 1.798 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.066      ;
; 1.815 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.085      ;
; 1.816 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.086      ;
; 1.843 ; mainreg:MReg|reg_8_bit:IX|register:reg0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.487      ; 2.516      ;
; 1.856 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; Flags:flag_reg|register:B|dffg:my_dff|q               ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.133      ;
; 1.870 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; memory:DMEM|ram~23                                    ; CLK          ; CLK         ; 0.000        ; 0.091      ; 2.147      ;
; 1.874 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.142      ;
; 1.891 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.158      ;
; 1.894 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.164      ;
; 1.898 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 2.167      ;
; 1.903 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a0|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.171      ;
; 1.917 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.184      ;
; 1.920 ; PC:pc|register:a1|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.188      ;
; 1.923 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.191      ;
; 1.923 ; PC:pc|register:a1|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.191      ;
; 1.931 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~5                                     ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.204      ;
; 1.931 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~21                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.204      ;
; 1.932 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~5                                     ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.205      ;
; 1.932 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~21                                    ; CLK          ; CLK         ; 0.000        ; 0.087      ; 2.205      ;
; 1.933 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.198      ;
; 1.961 ; mainreg:MReg|reg_8_bit:A|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.225      ;
; 1.963 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~6                                     ; CLK          ; CLK         ; 0.000        ; 0.090      ; 2.239      ;
; 1.964 ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.232      ;
; 1.970 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.237      ;
; 1.973 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.240      ;
; 1.974 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.238      ;
; 1.978 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~22                                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 2.253      ;
; 1.979 ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.246      ;
; 1.979 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~53                                    ; CLK          ; CLK         ; 0.000        ; 0.093      ; 2.258      ;
; 1.979 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~62                                    ; CLK          ; CLK         ; 0.000        ; 0.089      ; 2.254      ;
; 1.980 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~53                                    ; CLK          ; CLK         ; 0.000        ; 0.093      ; 2.259      ;
; 1.982 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.079      ; 2.247      ;
; 2.007 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.274      ;
; 2.007 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.274      ;
; 2.015 ; PC:pc|register:a0|dffg:my_dff|q                       ; memory:IMEM|ram~246                                   ; CLK          ; CLK         ; 0.000        ; 0.493      ; 2.694      ;
; 2.015 ; PC:pc|register:a0|dffg:my_dff|q                       ; memory:IMEM|ram~240                                   ; CLK          ; CLK         ; 0.000        ; 0.493      ; 2.694      ;
; 2.019 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.285      ;
; 2.020 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.286      ;
; 2.028 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~37                                    ; CLK          ; CLK         ; 0.000        ; 0.093      ; 2.307      ;
; 2.029 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~37                                    ; CLK          ; CLK         ; 0.000        ; 0.093      ; 2.308      ;
; 2.061 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.327      ;
; 2.065 ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.090      ; 2.341      ;
; 2.071 ; PC:pc|register:a2|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.339      ;
; 2.073 ; memory:IMEM|ram~50                                    ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.088      ; 2.347      ;
; 2.074 ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.341      ;
; 2.074 ; PC:pc|register:a2|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.342      ;
; 2.078 ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.486      ; 2.750      ;
; 2.087 ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.353      ;
; 2.097 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.364      ;
; 2.099 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.366      ;
; 2.104 ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; memory:DMEM|ram~19                                    ; CLK          ; CLK         ; 0.000        ; 0.092      ; 2.382      ;
; 2.112 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.376      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 72.74 MHz ; 72.74 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 1.252 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.894 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 7.276 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                     ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.252 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.663     ;
; 1.252 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.663     ;
; 1.258 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.659     ;
; 1.301 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.614     ;
; 1.301 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.614     ;
; 1.307 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.610     ;
; 1.333 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.582     ;
; 1.333 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.582     ;
; 1.339 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.578     ;
; 1.413 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.500     ;
; 1.415 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.498     ;
; 1.429 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.484     ;
; 1.430 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.483     ;
; 1.442 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.470     ;
; 1.444 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.468     ;
; 1.447 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.465     ;
; 1.462 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.451     ;
; 1.464 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.449     ;
; 1.477 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.438     ;
; 1.478 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.435     ;
; 1.479 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.434     ;
; 1.481 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.434     ;
; 1.491 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.421     ;
; 1.493 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.419     ;
; 1.494 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.419     ;
; 1.496 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.417     ;
; 1.496 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.416     ;
; 1.496 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.417     ;
; 1.497 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.416     ;
; 1.501 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.412     ;
; 1.502 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.410     ;
; 1.502 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.410     ;
; 1.502 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.411     ;
; 1.516 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.397     ;
; 1.520 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.395     ;
; 1.520 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.395     ;
; 1.523 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.389     ;
; 1.525 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.392     ;
; 1.525 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.387     ;
; 1.526 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.389     ;
; 1.528 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.384     ;
; 1.530 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.385     ;
; 1.551 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.361     ;
; 1.551 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.361     ;
; 1.552 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.092     ; 13.355     ;
; 1.552 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.092     ; 13.355     ;
; 1.558 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.357     ;
; 1.558 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.090     ; 13.351     ;
; 1.561 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.356     ;
; 1.562 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.084     ; 13.353     ;
; 1.565 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.348     ;
; 1.574 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.343     ;
; 1.583 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.329     ;
; 1.583 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.329     ;
; 1.593 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.319     ;
; 1.595 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.317     ;
; 1.597 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.271      ; 13.673     ;
; 1.597 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.316     ;
; 1.606 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.311     ;
; 1.625 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.288     ;
; 1.627 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.286     ;
; 1.646 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.271      ; 13.624     ;
; 1.661 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; 0.266      ; 13.604     ;
; 1.668 ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 13.240     ;
; 1.668 ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.091     ; 13.240     ;
; 1.674 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.239     ;
; 1.674 ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.089     ; 13.236     ;
; 1.676 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.237     ;
; 1.678 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.271      ; 13.592     ;
; 1.682 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.230     ;
; 1.685 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.227     ;
; 1.698 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.082     ; 13.219     ;
; 1.706 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.207     ;
; 1.708 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.205     ;
; 1.710 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; 0.266      ; 13.555     ;
; 1.713 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.094     ; 13.192     ;
; 1.715 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.198     ;
; 1.715 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.198     ;
; 1.715 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.094     ; 13.190     ;
; 1.715 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.094     ; 13.190     ;
; 1.716 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.197     ;
; 1.716 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.094     ; 13.189     ;
; 1.718 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.195     ;
; 1.725 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.188     ;
; 1.731 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.181     ;
; 1.734 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.178     ;
; 1.735 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.085     ; 13.179     ;
; 1.742 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; 0.266      ; 13.523     ;
; 1.742 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.095     ; 13.162     ;
; 1.744 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.095     ; 13.160     ;
; 1.747 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.095     ; 13.157     ;
; 1.750 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.162     ;
; 1.763 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.149     ;
; 1.764 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.149     ;
; 1.764 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.149     ;
; 1.766 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.087     ; 13.146     ;
; 1.770 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.271      ; 13.500     ;
; 1.772 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg0|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.083     ; 13.144     ;
; 1.772 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.083     ; 13.144     ;
; 1.774 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.086     ; 13.139     ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.894 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.139      ;
; 0.960 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.203      ;
; 1.090 ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.335      ;
; 1.099 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.341      ;
; 1.099 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.341      ;
; 1.121 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.364      ;
; 1.121 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.364      ;
; 1.123 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.366      ;
; 1.123 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.366      ;
; 1.133 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.387      ;
; 1.181 ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.426      ;
; 1.224 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.477      ;
; 1.226 ; PC:pc|register:a2|dffg:my_dff|q                       ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.470      ;
; 1.244 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.488      ;
; 1.266 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~29                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.510      ;
; 1.266 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~29                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.510      ;
; 1.270 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.513      ;
; 1.271 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~13                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.515      ;
; 1.271 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~13                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.515      ;
; 1.280 ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.533      ;
; 1.286 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.530      ;
; 1.322 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.575      ;
; 1.327 ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.572      ;
; 1.359 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.604      ;
; 1.372 ; mainreg:MReg|reg_8_bit:C|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 1.984      ;
; 1.387 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~45                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.630      ;
; 1.390 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~45                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.633      ;
; 1.411 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.654      ;
; 1.439 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.680      ;
; 1.468 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.712      ;
; 1.469 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.713      ;
; 1.522 ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.766      ;
; 1.523 ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.767      ;
; 1.528 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.772      ;
; 1.541 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~61                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.784      ;
; 1.541 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~61                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.784      ;
; 1.544 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.795      ;
; 1.548 ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.793      ;
; 1.563 ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.821      ;
; 1.577 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; memory:DMEM|ram~26                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.828      ;
; 1.586 ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.829      ;
; 1.604 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; Flags:flag_reg|register:B|dffg:my_dff|q               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.857      ;
; 1.611 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.436      ; 2.218      ;
; 1.616 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.862      ;
; 1.623 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; memory:DMEM|ram~18                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.874      ;
; 1.645 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.889      ;
; 1.647 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.891      ;
; 1.648 ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.893      ;
; 1.655 ; mainreg:MReg|reg_8_bit:IX|register:reg0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.441      ; 2.267      ;
; 1.659 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~23                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.913      ;
; 1.674 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.920      ;
; 1.675 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.921      ;
; 1.694 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; Flags:flag_reg|register:B|dffg:my_dff|q               ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.946      ;
; 1.696 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.942      ;
; 1.708 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.952      ;
; 1.712 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.957      ;
; 1.723 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a0|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.967      ;
; 1.728 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.971      ;
; 1.743 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.987      ;
; 1.744 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; memory:DMEM|ram~23                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.997      ;
; 1.750 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.994      ;
; 1.761 ; PC:pc|register:a1|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.005      ;
; 1.763 ; PC:pc|register:a1|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.007      ;
; 1.771 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.012      ;
; 1.780 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~5                                     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.029      ;
; 1.780 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~21                                    ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.029      ;
; 1.781 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.023      ;
; 1.783 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.026      ;
; 1.783 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~5                                     ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.032      ;
; 1.783 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~21                                    ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.032      ;
; 1.786 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.029      ;
; 1.794 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.037      ;
; 1.794 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.037      ;
; 1.794 ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 2.039      ;
; 1.796 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~6                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.048      ;
; 1.799 ; mainreg:MReg|reg_8_bit:A|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.070      ; 2.040      ;
; 1.810 ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.053      ;
; 1.813 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~22                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.064      ;
; 1.814 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~62                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.065      ;
; 1.829 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.071      ;
; 1.841 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~53                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.096      ;
; 1.841 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~53                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.096      ;
; 1.847 ; memory:IMEM|ram~50                                    ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.096      ;
; 1.852 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.094      ;
; 1.855 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.097      ;
; 1.873 ; PC:pc|register:a0|dffg:my_dff|q                       ; memory:IMEM|ram~246                                   ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.491      ;
; 1.873 ; PC:pc|register:a0|dffg:my_dff|q                       ; memory:IMEM|ram~240                                   ; CLK          ; CLK         ; 0.000        ; 0.447      ; 2.491      ;
; 1.878 ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.121      ;
; 1.884 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~37                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.139      ;
; 1.884 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~37                                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 2.139      ;
; 1.886 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.129      ;
; 1.889 ; memory:IMEM|ram~242                                   ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; -0.272     ; 1.788      ;
; 1.892 ; PC:pc|register:a2|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.136      ;
; 1.894 ; PC:pc|register:a2|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.138      ;
; 1.902 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.146      ;
; 1.904 ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.156      ;
; 1.908 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~44                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.151      ;
; 1.910 ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.153      ;
; 1.914 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 2.158      ;
; 1.915 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 2.157      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 7.446 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.428 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 6.914 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                     ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.446 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.493      ;
; 7.446 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.493      ;
; 7.447 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.492      ;
; 7.447 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.492      ;
; 7.500 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.047     ; 7.440      ;
; 7.501 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.047     ; 7.439      ;
; 7.542 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.395      ;
; 7.543 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.394      ;
; 7.543 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.394      ;
; 7.544 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.393      ;
; 7.563 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.376      ;
; 7.563 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.376      ;
; 7.584 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.352      ;
; 7.585 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.351      ;
; 7.589 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.346      ;
; 7.590 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.345      ;
; 7.603 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.332      ;
; 7.603 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.332      ;
; 7.604 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.331      ;
; 7.604 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.331      ;
; 7.607 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.329      ;
; 7.608 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.328      ;
; 7.611 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.328      ;
; 7.611 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.325      ;
; 7.612 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.324      ;
; 7.612 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.327      ;
; 7.614 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.322      ;
; 7.615 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.324      ;
; 7.615 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.321      ;
; 7.616 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.323      ;
; 7.617 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.319      ;
; 7.617 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.047     ; 7.323      ;
; 7.618 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.318      ;
; 7.620 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.319      ;
; 7.620 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.319      ;
; 7.646 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.290      ;
; 7.647 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.289      ;
; 7.647 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.289      ;
; 7.648 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.288      ;
; 7.659 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.278      ;
; 7.660 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.277      ;
; 7.674 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.047     ; 7.266      ;
; 7.682 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.254      ;
; 7.685 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.251      ;
; 7.693 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.243      ;
; 7.694 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.242      ;
; 7.697 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.239      ;
; 7.698 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.238      ;
; 7.701 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.236      ;
; 7.702 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.235      ;
; 7.702 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.235      ;
; 7.703 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.234      ;
; 7.703 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.053     ; 7.231      ;
; 7.703 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.053     ; 7.231      ;
; 7.706 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.229      ;
; 7.707 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.230      ;
; 7.708 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.229      ;
; 7.709 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.228      ;
; 7.710 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.227      ;
; 7.716 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.221      ;
; 7.717 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; 0.134      ; 7.404      ;
; 7.717 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.220      ;
; 7.718 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; 0.134      ; 7.403      ;
; 7.720 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.215      ;
; 7.720 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.215      ;
; 7.724 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:C|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.056     ; 7.207      ;
; 7.725 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:A|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.056     ; 7.206      ;
; 7.728 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.211      ;
; 7.732 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.207      ;
; 7.743 ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.053     ; 7.191      ;
; 7.743 ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.053     ; 7.191      ;
; 7.744 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.192      ;
; 7.747 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.189      ;
; 7.752 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.185      ;
; 7.753 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.184      ;
; 7.757 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.178      ;
; 7.763 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.172      ;
; 7.764 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.049     ; 7.174      ;
; 7.764 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.051     ; 7.172      ;
; 7.765 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.049     ; 7.173      ;
; 7.768 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.047     ; 7.172      ;
; 7.769 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.047     ; 7.171      ;
; 7.775 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.162      ;
; 7.777 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.158      ;
; 7.777 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.158      ;
; 7.777 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.050     ; 7.160      ;
; 7.783 ; memory:IMEM|ram~62              ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.042     ; 7.162      ;
; 7.783 ; memory:IMEM|ram~62              ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.042     ; 7.162      ;
; 7.785 ; PC:pc|register:a0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.137      ; 7.339      ;
; 7.785 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.154      ;
; 7.786 ; PC:pc|register:a3|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; 0.137      ; 7.338      ;
; 7.789 ; PC:pc|register:a1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.150      ;
; 7.790 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.149      ;
; 7.795 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.048     ; 7.144      ;
; 7.797 ; memory:IMEM|ram~205             ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.052     ; 7.138      ;
; 7.799 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 15.000       ; -0.055     ; 7.133      ;
; 7.800 ; memory:IMEM|ram~111             ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.055     ; 7.132      ;
; 7.807 ; memory:IMEM|ram~44              ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.046     ; 7.134      ;
; 7.807 ; memory:IMEM|ram~44              ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.046     ; 7.134      ;
; 7.808 ; PC:pc|register:a2|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 15.000       ; -0.047     ; 7.132      ;
+-------+---------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                            ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.428 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.556      ;
; 0.476 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.602      ;
; 0.530 ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.657      ;
; 0.534 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.659      ;
; 0.536 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.661      ;
; 0.547 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.673      ;
; 0.549 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.675      ;
; 0.549 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.675      ;
; 0.551 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.677      ;
; 0.565 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.698      ;
; 0.574 ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.702      ;
; 0.610 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.741      ;
; 0.611 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.737      ;
; 0.619 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~29                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.745      ;
; 0.621 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~29                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.747      ;
; 0.622 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.748      ;
; 0.625 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~13                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.751      ;
; 0.626 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.752      ;
; 0.627 ; PC:pc|register:a2|dffg:my_dff|q                       ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.753      ;
; 0.627 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~13                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.753      ;
; 0.651 ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.783      ;
; 0.651 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.779      ;
; 0.665 ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~30                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.792      ;
; 0.668 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.800      ;
; 0.687 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~45                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.812      ;
; 0.689 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~45                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.814      ;
; 0.695 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.821      ;
; 0.696 ; mainreg:MReg|reg_8_bit:C|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.013      ;
; 0.725 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.849      ;
; 0.731 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.857      ;
; 0.732 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.858      ;
; 0.741 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~61                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.866      ;
; 0.743 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~61                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.868      ;
; 0.753 ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.880      ;
; 0.761 ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.887      ;
; 0.762 ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.888      ;
; 0.771 ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; memory:DMEM|ram~27                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.901      ;
; 0.776 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; memory:DMEM|ram~26                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.906      ;
; 0.779 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.905      ;
; 0.789 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; memory:DMEM|ram~18                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.919      ;
; 0.790 ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.916      ;
; 0.792 ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.925      ;
; 0.797 ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.925      ;
; 0.806 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; Flags:flag_reg|register:B|dffg:my_dff|q               ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.939      ;
; 0.809 ; mainreg:MReg|reg_8_bit:B|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~23                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.942      ;
; 0.813 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.941      ;
; 0.821 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg2|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.136      ;
; 0.828 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.956      ;
; 0.829 ; mainreg:MReg|reg_8_bit:B|register:reg3|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg3|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.957      ;
; 0.839 ; mainreg:MReg|reg_8_bit:IX|register:reg0|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.156      ;
; 0.842 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.968      ;
; 0.850 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; Flags:flag_reg|register:B|dffg:my_dff|q               ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.981      ;
; 0.853 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.979      ;
; 0.854 ; mainreg:MReg|reg_8_bit:IX|register:reg7|dffg:my_dff|q ; memory:DMEM|ram~23                                    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.985      ;
; 0.857 ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.983      ;
; 0.859 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.987      ;
; 0.861 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a0|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.987      ;
; 0.873 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.000      ;
; 0.876 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~5                                     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.004      ;
; 0.876 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~21                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.004      ;
; 0.878 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~5                                     ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.006      ;
; 0.878 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~21                                    ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.006      ;
; 0.883 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.010      ;
; 0.886 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:C|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.013      ;
; 0.887 ; mainreg:MReg|reg_8_bit:C|register:reg2|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg2|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.013      ;
; 0.887 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~6                                     ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.018      ;
; 0.888 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~12                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.012      ;
; 0.888 ; mainreg:MReg|reg_8_bit:A|register:reg6|dffg:my_dff|q  ; memory:DMEM|ram~14                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.015      ;
; 0.891 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.017      ;
; 0.893 ; PC:pc|register:a0|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.019      ;
; 0.894 ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg1|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.020      ;
; 0.896 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~62                                    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.027      ;
; 0.896 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; memory:DMEM|ram~22                                    ; CLK          ; CLK         ; 0.000        ; 0.047      ; 1.027      ;
; 0.897 ; mainreg:MReg|reg_8_bit:A|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg4|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.021      ;
; 0.898 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:B|register:reg6|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.024      ;
; 0.898 ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.024      ;
; 0.899 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.023      ;
; 0.903 ; mainreg:MReg|reg_8_bit:C|register:reg4|dffg:my_dff|q  ; memory:DMEM|ram~28                                    ; CLK          ; CLK         ; 0.000        ; 0.040      ; 1.027      ;
; 0.921 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~53                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.054      ;
; 0.923 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~53                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.056      ;
; 0.924 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.049      ;
; 0.924 ; PC:pc|register:a0|dffg:my_dff|q                       ; memory:IMEM|ram~246                                   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.247      ;
; 0.924 ; PC:pc|register:a0|dffg:my_dff|q                       ; memory:IMEM|ram~240                                   ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.247      ;
; 0.926 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.051      ;
; 0.936 ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; memory:DMEM|ram~37                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.069      ;
; 0.938 ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; memory:DMEM|ram~37                                    ; CLK          ; CLK         ; 0.000        ; 0.049      ; 1.071      ;
; 0.941 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.067      ;
; 0.944 ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg1|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.070      ;
; 0.949 ; mainreg:MReg|reg_8_bit:C|register:reg7|dffg:my_dff|q  ; memory:DMEM|ram~31                                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 1.079      ;
; 0.949 ; mainreg:MReg|reg_8_bit:A|register:reg0|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg0|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.233      ; 1.266      ;
; 0.950 ; PC:pc|register:a1|dffg:my_dff|q                       ; PC:pc|register:a1|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.076      ;
; 0.952 ; PC:pc|register:a1|dffg:my_dff|q                       ; PC:pc|register:a3|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.078      ;
; 0.953 ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 1.079      ;
; 0.954 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.081      ;
; 0.955 ; mainreg:MReg|reg_8_bit:IX|register:reg4|dffg:my_dff|q ; memory:DMEM|ram~44                                    ; CLK          ; CLK         ; 0.000        ; 0.041      ; 1.080      ;
; 0.956 ; mainreg:MReg|reg_8_bit:C|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:IX|register:reg5|dffg:my_dff|q ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.083      ;
; 0.957 ; memory:IMEM|ram~242                                   ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; -0.138     ; 0.903      ;
; 0.957 ; memory:IMEM|ram~50                                    ; PC:pc|register:a2|dffg:my_dff|q                       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.089      ;
; 0.966 ; mainreg:MReg|reg_8_bit:IX|register:reg3|dffg:my_dff|q ; memory:DMEM|ram~19                                    ; CLK          ; CLK         ; 0.000        ; 0.048      ; 1.098      ;
; 0.966 ; mainreg:MReg|reg_8_bit:A|register:reg5|dffg:my_dff|q  ; mainreg:MReg|reg_8_bit:B|register:reg5|dffg:my_dff|q  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 1.093      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; -0.034 ; 0.428 ; N/A      ; N/A     ; 6.914               ;
;  CLK             ; -0.034 ; 0.428 ; N/A      ; N/A     ; 6.914               ;
; Design-wide TNS  ; -0.068 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; -0.068 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUT_EN        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oOUT[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; InstExt[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstLd                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLEAR_N                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IN[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; InstExt[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_EN        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_EN        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUT_EN        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 11576739 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 11576739 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 26    ; 26   ;
; Unconstrained Input Port Paths  ; 583   ; 583  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 1188  ; 1188 ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; CLEAR_N     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstLd      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUT_EN      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; CLEAR_N     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[0]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[1]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[2]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[3]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[4]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[5]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[6]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IN[7]       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstExt[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; InstLd      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUT_EN      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oOUT[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Copyright (C) 2025  Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, the Altera Quartus Prime License Agreement,
    Info: the Altera IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Altera and sold by Altera or its authorized distributors.  Please
    Info: refer to the Altera Software License Subscription Agreements 
    Info: on the Quartus Prime software download page.
    Info: Processing started: Mon Feb 16 14:55:11 2026
Info: Command: quartus_sta --sdc=CPU.sdc CPU --do_report_timing
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'CPU.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.034              -0.068 CLK 
Info (332146): Worst-case hold slack is 0.964
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.964               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.256
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.256               0.000 CLK 
Info (332115): Report Timing: Found 1 setup paths (1 violated).  Worst case slack is -0.034
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is -0.034 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): From Node    : PC:pc|register:a3|dffg:my_dff|q
    Info (332115): To Node      : mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.098      3.098  R        clock network delay
    Info (332115):      3.330      0.232     uTco  PC:pc|register:a3|dffg:my_dff|q
    Info (332115):      3.330      0.000 FF  CELL  pc|a3|my_dff|q|q
    Info (332115):      4.354      1.024 FF    IC  IMEM|ram~296|datab
    Info (332115):      4.777      0.423 FR  CELL  IMEM|ram~296|combout
    Info (332115):      4.981      0.204 RR    IC  IMEM|ram~297|datad
    Info (332115):      5.120      0.139 RF  CELL  IMEM|ram~297|combout
    Info (332115):      6.092      0.972 FF    IC  IMEM|ram~305|dataa
    Info (332115):      6.516      0.424 FF  CELL  IMEM|ram~305|combout
    Info (332115):      7.314      0.798 FF    IC  OpDec|DMEM_S_ADD~5|dataa
    Info (332115):      7.738      0.424 FF  CELL  OpDec|DMEM_S_ADD~5|combout
    Info (332115):      8.007      0.269 FF    IC  OpDec|DMEM_S_ADD~4|datab
    Info (332115):      8.357      0.350 FR  CELL  OpDec|DMEM_S_ADD~4|combout
    Info (332115):      8.576      0.219 RR    IC  indexer|Add0~5|datad
    Info (332115):      8.731      0.155 RR  CELL  indexer|Add0~5|combout
    Info (332115):      9.530      0.799 RR    IC  DMEM|ram~71|dataa
    Info (332115):      9.958      0.428 RF  CELL  DMEM|ram~71|combout
    Info (332115):     10.185      0.227 FF    IC  DMEM|ram~72|datad
    Info (332115):     10.335      0.150 FR  CELL  DMEM|ram~72|combout
    Info (332115):     11.034      0.699 RR    IC  DMEM|ram~73|datad
    Info (332115):     11.189      0.155 RR  CELL  DMEM|ram~73|combout
    Info (332115):     11.415      0.226 RR    IC  SALU|Out[1]~1|datad
    Info (332115):     11.570      0.155 RR  CELL  SALU|Out[1]~1|combout
    Info (332115):     12.385      0.815 RR    IC  alu|ls|Mux6~10|datac
    Info (332115):     12.655      0.270 RF  CELL  alu|ls|Mux6~10|combout
    Info (332115):     12.953      0.298 FF    IC  alu|ls|Mux6~15|dataa
    Info (332115):     13.377      0.424 FF  CELL  alu|ls|Mux6~15|combout
    Info (332115):     14.186      0.809 FF    IC  alu|ls|Out[3]~15|datab
    Info (332115):     14.611      0.425 FF  CELL  alu|ls|Out[3]~15|combout
    Info (332115):     14.839      0.228 FF    IC  alu|ls|Out[3]~16|datad
    Info (332115):     14.964      0.125 FF  CELL  alu|ls|Out[3]~16|combout
    Info (332115):     15.234      0.270 FF    IC  alu|mux1|F~12|datab
    Info (332115):     15.659      0.425 FF  CELL  alu|mux1|F~12|combout
    Info (332115):     15.893      0.234 FF    IC  alu|mux1|F~13|datac
    Info (332115):     16.174      0.281 FF  CELL  alu|mux1|F~13|combout
    Info (332115):     16.401      0.227 FF    IC  WMR|Out[3]~6|datad
    Info (332115):     16.526      0.125 FF  CELL  WMR|Out[3]~6|combout
    Info (332115):     16.754      0.228 FF    IC  WMR|Out[3]~7|datad
    Info (332115):     16.904      0.150 FR  CELL  WMR|Out[3]~7|combout
    Info (332115):     17.631      0.727 RR    IC  MReg|A|reg3|my_dff|q|asdata
    Info (332115):     18.037      0.406 RR  CELL  mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           latch edge time
    Info (332115):     17.973      2.973  R        clock network delay
    Info (332115):     18.005      0.032           clock pessimism removed
    Info (332115):     17.985     -0.020           clock uncertainty
    Info (332115):     18.003      0.018     uTsu  mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.037
    Info (332115): Data Required Time :    18.003
    Info (332115): Slack              :    -0.034 (VIOLATED)
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.964
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.964 
    Info (332115): ===================================================================
    Info (332115): From Node    : mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q
    Info (332115): To Node      : memory:DMEM|ram~30
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.969      2.969  R        clock network delay
    Info (332115):      3.201      0.232     uTco  mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q
    Info (332115):      3.201      0.000 RR  CELL  MReg|IX|reg6|my_dff|q|q
    Info (332115):      3.859      0.658 RR    IC  MReg|opb|Out[6]~13|datac
    Info (332115):      4.133      0.274 RR  CELL  MReg|opb|Out[6]~13|combout
    Info (332115):      4.133      0.000 RR    IC  DMEM|ram~30|d
    Info (332115):      4.202      0.069 RR  CELL  memory:DMEM|ram~30
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.084      3.084  R        clock network delay
    Info (332115):      3.052     -0.032           clock pessimism removed
    Info (332115):      3.052      0.000           clock uncertainty
    Info (332115):      3.238      0.186      uTh  memory:DMEM|ram~30
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.202
    Info (332115): Data Required Time :     3.238
    Info (332115): Slack              :     0.964 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (332146): Worst-case setup slack is 1.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.252               0.000 CLK 
Info (332146): Worst-case hold slack is 0.894
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.894               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.276               0.000 CLK 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.252
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.252 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC:pc|register:a3|dffg:my_dff|q
    Info (332115): To Node      : mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.814      2.814  R        clock network delay
    Info (332115):      3.027      0.213     uTco  PC:pc|register:a3|dffg:my_dff|q
    Info (332115):      3.027      0.000 FF  CELL  pc|a3|my_dff|q|q
    Info (332115):      3.944      0.917 FF    IC  IMEM|ram~296|datab
    Info (332115):      4.321      0.377 FR  CELL  IMEM|ram~296|combout
    Info (332115):      4.509      0.188 RR    IC  IMEM|ram~297|datad
    Info (332115):      4.653      0.144 RR  CELL  IMEM|ram~297|combout
    Info (332115):      5.591      0.938 RR    IC  IMEM|ram~305|dataa
    Info (332115):      5.949      0.358 RR  CELL  IMEM|ram~305|combout
    Info (332115):      6.683      0.734 RR    IC  OpDec|DMEM_S_ADD~5|dataa
    Info (332115):      7.063      0.380 RR  CELL  OpDec|DMEM_S_ADD~5|combout
    Info (332115):      7.280      0.217 RR    IC  OpDec|DMEM_S_ADD~4|datab
    Info (332115):      7.611      0.331 RF  CELL  OpDec|DMEM_S_ADD~4|combout
    Info (332115):      7.836      0.225 FF    IC  indexer|Add0~5|datad
    Info (332115):      7.970      0.134 FR  CELL  indexer|Add0~5|combout
    Info (332115):      8.719      0.749 RR    IC  DMEM|ram~71|dataa
    Info (332115):      9.108      0.389 RF  CELL  DMEM|ram~71|combout
    Info (332115):      9.315      0.207 FF    IC  DMEM|ram~72|datad
    Info (332115):      9.449      0.134 FR  CELL  DMEM|ram~72|combout
    Info (332115):     10.107      0.658 RR    IC  DMEM|ram~73|datad
    Info (332115):     10.251      0.144 RR  CELL  DMEM|ram~73|combout
    Info (332115):     10.459      0.208 RR    IC  SALU|Out[1]~1|datad
    Info (332115):     10.603      0.144 RR  CELL  SALU|Out[1]~1|combout
    Info (332115):     11.363      0.760 RR    IC  alu|ls|Mux6~10|datac
    Info (332115):     11.608      0.245 RF  CELL  alu|ls|Mux6~10|combout
    Info (332115):     11.878      0.270 FF    IC  alu|ls|Mux6~15|dataa
    Info (332115):     12.255      0.377 FF  CELL  alu|ls|Mux6~15|combout
    Info (332115):     12.981      0.726 FF    IC  alu|ls|Out[3]~15|datab
    Info (332115):     13.359      0.378 FF  CELL  alu|ls|Out[3]~15|combout
    Info (332115):     13.567      0.208 FF    IC  alu|ls|Out[3]~16|datad
    Info (332115):     13.677      0.110 FF  CELL  alu|ls|Out[3]~16|combout
    Info (332115):     13.921      0.244 FF    IC  alu|mux1|F~12|datab
    Info (332115):     14.299      0.378 FF  CELL  alu|mux1|F~12|combout
    Info (332115):     14.512      0.213 FF    IC  alu|mux1|F~13|datac
    Info (332115):     14.764      0.252 FF  CELL  alu|mux1|F~13|combout
    Info (332115):     14.971      0.207 FF    IC  WMR|Out[3]~6|datad
    Info (332115):     15.081      0.110 FF  CELL  WMR|Out[3]~6|combout
    Info (332115):     15.288      0.207 FF    IC  WMR|Out[3]~7|datad
    Info (332115):     15.422      0.134 FR  CELL  WMR|Out[3]~7|combout
    Info (332115):     16.107      0.685 RR    IC  MReg|A|reg3|my_dff|q|asdata
    Info (332115):     16.477      0.370 RR  CELL  mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           latch edge time
    Info (332115):     17.702      2.702  R        clock network delay
    Info (332115):     17.730      0.028           clock pessimism removed
    Info (332115):     17.710     -0.020           clock uncertainty
    Info (332115):     17.729      0.019     uTsu  mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.477
    Info (332115): Data Required Time :    17.729
    Info (332115): Slack              :     1.252 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.894
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.894 
    Info (332115): ===================================================================
    Info (332115): From Node    : mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q
    Info (332115): To Node      : memory:DMEM|ram~30
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.699      2.699  R        clock network delay
    Info (332115):      2.912      0.213     uTco  mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q
    Info (332115):      2.912      0.000 FF  CELL  MReg|IX|reg6|my_dff|q|q
    Info (332115):      3.531      0.619 FF    IC  MReg|opb|Out[6]~13|datac
    Info (332115):      3.773      0.242 FF  CELL  MReg|opb|Out[6]~13|combout
    Info (332115):      3.773      0.000 FF    IC  DMEM|ram~30|d
    Info (332115):      3.838      0.065 FF  CELL  memory:DMEM|ram~30
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.801      2.801  R        clock network delay
    Info (332115):      2.773     -0.028           clock pessimism removed
    Info (332115):      2.773      0.000           clock uncertainty
    Info (332115):      2.944      0.171      uTh  memory:DMEM|ram~30
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.838
    Info (332115): Data Required Time :     2.944
    Info (332115): Slack              :     0.894 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 7.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.446               0.000 CLK 
Info (332146): Worst-case hold slack is 0.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.428               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 6.914
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.914               0.000 CLK 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 7.446
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 7.446 
    Info (332115): ===================================================================
    Info (332115): From Node    : PC:pc|register:a0|dffg:my_dff|q
    Info (332115): To Node      : mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.664      1.664  R        clock network delay
    Info (332115):      1.769      0.105     uTco  PC:pc|register:a0|dffg:my_dff|q
    Info (332115):      1.769      0.000 FF  CELL  pc|a0|my_dff|q|q
    Info (332115):      2.458      0.689 FF    IC  IMEM|ram~286|dataa
    Info (332115):      2.662      0.204 FF  CELL  IMEM|ram~286|combout
    Info (332115):      2.870      0.208 FF    IC  IMEM|ram~287|datad
    Info (332115):      2.933      0.063 FF  CELL  IMEM|ram~287|combout
    Info (332115):      3.287      0.354 FF    IC  IMEM|ram~295|dataa
    Info (332115):      3.491      0.204 FF  CELL  IMEM|ram~295|combout
    Info (332115):      3.912      0.421 FF    IC  OpDec|DMEM_S_ADD~5|datac
    Info (332115):      4.045      0.133 FF  CELL  OpDec|DMEM_S_ADD~5|combout
    Info (332115):      4.175      0.130 FF    IC  OpDec|DMEM_S_ADD~4|datab
    Info (332115):      4.344      0.169 FR  CELL  OpDec|DMEM_S_ADD~4|combout
    Info (332115):      4.441      0.097 RR    IC  indexer|Add0~5|datad
    Info (332115):      4.507      0.066 RF  CELL  indexer|Add0~5|combout
    Info (332115):      4.945      0.438 FF    IC  DMEM|ram~71|dataa
    Info (332115):      5.150      0.205 FR  CELL  DMEM|ram~71|combout
    Info (332115):      5.240      0.090 RR    IC  DMEM|ram~72|datad
    Info (332115):      5.306      0.066 RF  CELL  DMEM|ram~72|combout
    Info (332115):      5.678      0.372 FF    IC  DMEM|ram~73|datad
    Info (332115):      5.741      0.063 FF  CELL  DMEM|ram~73|combout
    Info (332115):      5.860      0.119 FF    IC  SALU|Out[1]~1|datad
    Info (332115):      5.923      0.063 FF  CELL  SALU|Out[1]~1|combout
    Info (332115):      6.371      0.448 FF    IC  alu|ls|Mux6~10|datac
    Info (332115):      6.504      0.133 FF  CELL  alu|ls|Mux6~10|combout
    Info (332115):      6.651      0.147 FF    IC  alu|ls|Mux6~15|dataa
    Info (332115):      6.855      0.204 FF  CELL  alu|ls|Mux6~15|combout
    Info (332115):      7.291      0.436 FF    IC  alu|ls|Out[3]~15|datab
    Info (332115):      7.498      0.207 FF  CELL  alu|ls|Out[3]~15|combout
    Info (332115):      7.606      0.108 FF    IC  alu|ls|Out[3]~16|datad
    Info (332115):      7.669      0.063 FF  CELL  alu|ls|Out[3]~16|combout
    Info (332115):      7.801      0.132 FF    IC  alu|mux1|F~12|datab
    Info (332115):      8.008      0.207 FF  CELL  alu|mux1|F~12|combout
    Info (332115):      8.119      0.111 FF    IC  alu|mux1|F~13|datac
    Info (332115):      8.252      0.133 FF  CELL  alu|mux1|F~13|combout
    Info (332115):      8.359      0.107 FF    IC  WMR|Out[3]~6|datad
    Info (332115):      8.422      0.063 FF  CELL  WMR|Out[3]~6|combout
    Info (332115):      8.531      0.109 FF    IC  WMR|Out[3]~7|datad
    Info (332115):      8.594      0.063 FF  CELL  WMR|Out[3]~7|combout
    Info (332115):      8.982      0.388 FF    IC  MReg|A|reg3|my_dff|q|asdata
    Info (332115):      9.157      0.175 FF  CELL  mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     15.000     15.000           latch edge time
    Info (332115):     16.596      1.596  R        clock network delay
    Info (332115):     16.616      0.020           clock pessimism removed
    Info (332115):     16.596     -0.020           clock uncertainty
    Info (332115):     16.603      0.007     uTsu  mainreg:MReg|reg_8_bit:A|register:reg3|dffg:my_dff|q
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.157
    Info (332115): Data Required Time :    16.603
    Info (332115): Slack              :     7.446 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.428
    Info (332115): -to_clock [get_clocks {CLK}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.428 
    Info (332115): ===================================================================
    Info (332115): From Node    : mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q
    Info (332115): To Node      : memory:DMEM|ram~30
    Info (332115): Launch Clock : CLK
    Info (332115): Latch Clock  : CLK
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.592      1.592  R        clock network delay
    Info (332115):      1.697      0.105     uTco  mainreg:MReg|reg_8_bit:IX|register:reg6|dffg:my_dff|q
    Info (332115):      1.697      0.000 RR  CELL  MReg|IX|reg6|my_dff|q|q
    Info (332115):      1.992      0.295 RR    IC  MReg|opb|Out[6]~13|datac
    Info (332115):      2.117      0.125 RR  CELL  MReg|opb|Out[6]~13|combout
    Info (332115):      2.117      0.000 RR    IC  DMEM|ram~30|d
    Info (332115):      2.148      0.031 RR  CELL  memory:DMEM|ram~30
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.656      1.656  R        clock network delay
    Info (332115):      1.636     -0.020           clock pessimism removed
    Info (332115):      1.636      0.000           clock uncertainty
    Info (332115):      1.720      0.084      uTh  memory:DMEM|ram~30
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.148
    Info (332115): Data Required Time :     1.720
    Info (332115): Slack              :     0.428 
    Info (332115): ===================================================================
    Info (332115): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4872 megabytes
    Info: Processing ended: Mon Feb 16 14:55:13 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


