TimeQuest Timing Analyzer report for SRAM
Sun Apr 13 22:42:12 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Slow 1200mV 0C Model Metastability Report
 43. Fast 1200mV 0C Model Setup Summary
 44. Fast 1200mV 0C Model Hold Summary
 45. Fast 1200mV 0C Model Recovery Summary
 46. Fast 1200mV 0C Model Removal Summary
 47. Fast 1200mV 0C Model Minimum Pulse Width Summary
 48. Fast 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 49. Fast 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Fast 1200mV 0C Model Metastability Report
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; SRAM                                                             ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE15F17C8                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK                                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLOCK }                                             ;
; inst2|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 6.666  ; 150.02 MHz ; 0.000 ; 3.333  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; CLOCK  ; inst2|altpll_component|auto_generated|pll1|inclk[0] ; { inst2|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 322.16 MHz ; 322.16 MHz      ; inst2|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 3.562 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.455 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 3.031 ; 0.000         ;
; CLOCK                                             ; 9.931 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 3.562 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 3.026      ;
; 3.662 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.926      ;
; 3.737 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.851      ;
; 3.807 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.781      ;
; 3.807 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.781      ;
; 3.807 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.781      ;
; 3.829 ; sram_test_fangxin:inst|rd_data[6]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.760      ;
; 3.830 ; sram_test_fangxin:inst|rd_data[7]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.759      ;
; 3.837 ; sram_test_fangxin:inst|rd_data[1]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.752      ;
; 3.839 ; sram_test_fangxin:inst|rd_data[3]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.750      ;
; 3.851 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.743      ;
; 3.882 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.706      ;
; 3.882 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.706      ;
; 3.882 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.706      ;
; 3.896 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.692      ;
; 3.896 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.692      ;
; 3.896 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.692      ;
; 3.898 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.696      ;
; 3.902 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.692      ;
; 3.941 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.653      ;
; 3.979 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.615      ;
; 4.013 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.575      ;
; 4.054 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.534      ;
; 4.054 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.534      ;
; 4.054 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.534      ;
; 4.070 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.518      ;
; 4.070 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.518      ;
; 4.070 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.518      ;
; 4.085 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.503      ;
; 4.102 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.486      ;
; 4.103 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.485      ;
; 4.107 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.487      ;
; 4.109 ; sram_test_fangxin:inst|wr_data[7]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.480      ;
; 4.170 ; sram_test_fangxin:inst|rd_data[4]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.419      ;
; 4.172 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.422      ;
; 4.179 ; sram_test_fangxin:inst|rd_data[5]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.410      ;
; 4.246 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.342      ;
; 4.248 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.340      ;
; 4.248 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.340      ;
; 4.248 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.340      ;
; 4.252 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.342      ;
; 4.253 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.341      ;
; 4.259 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.329      ;
; 4.259 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.329      ;
; 4.259 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.329      ;
; 4.283 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.305      ;
; 4.405 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.183      ;
; 4.405 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.183      ;
; 4.405 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.183      ;
; 4.414 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.180      ;
; 4.417 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.177      ;
; 4.443 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.145      ;
; 4.488 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.100      ;
; 4.515 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.073      ;
; 4.515 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.073      ;
; 4.515 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.073      ;
; 4.533 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.061      ;
; 4.542 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.052      ;
; 4.545 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 2.049      ;
; 4.546 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 2.043      ;
; 4.570 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.018      ;
; 4.570 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 2.018      ;
; 4.634 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.954      ;
; 4.634 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.954      ;
; 4.634 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.954      ;
; 4.689 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.905      ;
; 4.690 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.898      ;
; 4.692 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.902      ;
; 4.760 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.084     ; 1.823      ;
; 4.765 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.829      ;
; 4.780 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.084     ; 1.803      ;
; 4.780 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.084     ; 1.803      ;
; 4.785 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.809      ;
; 4.822 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.772      ;
; 4.827 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.761      ;
; 4.827 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.761      ;
; 4.831 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.084     ; 1.752      ;
; 4.839 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.084     ; 1.744      ;
; 4.843 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.745      ;
; 4.858 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.736      ;
; 4.866 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.723      ;
; 4.892 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.702      ;
; 4.955 ; sram_test_fangxin:inst|rd_data[0]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.634      ;
; 4.964 ; sram_test_fangxin:inst|rd_data[2]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.625      ;
; 4.971 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.617      ;
; 4.971 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.617      ;
; 5.028 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.566      ;
; 5.101 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.493      ;
; 5.110 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.484      ;
; 5.127 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.084     ; 1.456      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[0]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[2]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[6]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[4]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[3]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[1]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.140 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[5]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.078     ; 1.449      ;
; 5.164 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 1.424      ;
; 5.166 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.073     ; 1.428      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.455 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst|addr_r[3]   ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; sram_test_fangxin:inst|wr_data[7]  ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456 ; sram_test_fangxin:inst|led_r       ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.467 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.758      ;
; 0.527 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.818      ;
; 0.528 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.819      ;
; 0.528 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.819      ;
; 0.546 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.837      ;
; 0.648 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.938      ;
; 0.700 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.991      ;
; 0.733 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.024      ;
; 0.769 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.060      ;
; 0.793 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.083      ;
; 0.797 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.088      ;
; 0.802 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.093      ;
; 0.807 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.098      ;
; 0.814 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.104      ;
; 0.816 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.107      ;
; 0.823 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.114      ;
; 0.868 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.159      ;
; 0.924 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.215      ;
; 0.955 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.246      ;
; 0.994 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.285      ;
; 1.011 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.302      ;
; 1.033 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.329      ;
; 1.043 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.334      ;
; 1.062 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.353      ;
; 1.075 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.366      ;
; 1.075 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.366      ;
; 1.085 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.370      ;
; 1.086 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.382      ;
; 1.116 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.412      ;
; 1.151 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.442      ;
; 1.155 ; sram_test_fangxin:inst|rd_data[0]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.445      ;
; 1.161 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.452      ;
; 1.163 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.454      ;
; 1.172 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.463      ;
; 1.175 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.471      ;
; 1.177 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.468      ;
; 1.196 ; sram_test_fangxin:inst|rd_data[2]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.486      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[0]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[2]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[6]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[4]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[3]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[1]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.213 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[5]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.503      ;
; 1.222 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.512      ;
; 1.233 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.524      ;
; 1.233 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.524      ;
; 1.281 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.572      ;
; 1.292 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.583      ;
; 1.296 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.587      ;
; 1.301 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.592      ;
; 1.308 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.599      ;
; 1.311 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.607      ;
; 1.317 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.608      ;
; 1.322 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.618      ;
; 1.342 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.638      ;
; 1.344 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.629      ;
; 1.344 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.629      ;
; 1.345 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.636      ;
; 1.349 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.634      ;
; 1.352 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.648      ;
; 1.355 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.651      ;
; 1.363 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.648      ;
; 1.367 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.652      ;
; 1.373 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.664      ;
; 1.433 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.724      ;
; 1.433 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.724      ;
; 1.476 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.766      ;
; 1.500 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.791      ;
; 1.503 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.799      ;
; 1.505 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.801      ;
; 1.531 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.822      ;
; 1.547 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.838      ;
; 1.614 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.910      ;
; 1.617 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.913      ;
; 1.626 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.922      ;
; 1.726 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.017      ;
; 1.726 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.017      ;
; 1.740 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.031      ;
; 1.742 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 2.038      ;
; 1.745 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 2.041      ;
; 1.765 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 2.061      ;
; 1.770 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 2.066      ;
; 1.780 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.071      ;
; 1.792 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.083      ;
; 1.792 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.083      ;
; 1.792 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.083      ;
; 1.854 ; sram_test_fangxin:inst|rd_data[4]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.144      ;
; 1.858 ; sram_test_fangxin:inst|rd_data[5]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.148      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]                                        ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]                                        ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]                                        ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]                                        ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]                                           ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]                                           ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]                                           ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE                                      ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0                                      ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1                                      ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0                                      ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1                                      ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]                                             ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]                                             ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]                                             ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]                                             ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[4]                                             ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r                                            ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]                                       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink                                           ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req                                      ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_wr_req                                      ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[7]                                       ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]                                        ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]                                        ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]                                        ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]                                        ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]                                           ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]                                           ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]                                           ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1                                      ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]                                             ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]                                             ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]                                             ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]                                             ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[4]                                             ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink                                           ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req                                      ;
; 3.224 ; 3.412        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_wr_req                                      ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE                                      ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0                                      ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1                                      ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0                                      ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r                                            ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]                                       ;
; 3.226 ; 3.414        ; 0.188          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[7]                                       ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[1]|clk                                                      ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[3]|clk                                                      ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[4]|clk                                                      ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[5]|clk                                                      ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[0]|clk                                                         ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[1]|clk                                                         ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[2]|clk                                                         ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.IDLE|clk                                                    ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.REA0|clk                                                    ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.REA1|clk                                                    ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.WRT0|clk                                                    ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.WRT1|clk                                                    ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[0]|clk                                                           ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[1]|clk                                                           ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[2]|clk                                                           ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[3]|clk                                                           ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[4]|clk                                                           ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|led_r|clk                                                          ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[0]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[1]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[2]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[3]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[4]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[5]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[6]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[7]|clk                                                     ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sdlink|clk                                                         ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sram_rd_req|clk                                                    ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sram_wr_req|clk                                                    ;
; 3.300 ; 3.300        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|wr_data[7]|clk                                                     ;
; 3.301 ; 3.301        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.301 ; 3.301        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[1]|clk                                                      ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[3]|clk                                                      ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[4]|clk                                                      ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[5]|clk                                                      ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[0]|clk                                                         ;
; 3.364 ; 3.364        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[1]|clk                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 9.994  ; 9.994        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.005 ; 10.005       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.047 ; 10.047       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.917 ; 5.145 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.917 ; 5.145 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.591 ; 4.831 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.009 ; 4.264 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.997 ; 4.252 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.455 ; 4.686 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.611 ; 4.853 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.319 ; 4.557 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 4.297 ; 4.535 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; -3.163 ; -3.392 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -4.062 ; -4.278 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -3.749 ; -3.976 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -3.175 ; -3.404 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -3.163 ; -3.392 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -3.619 ; -3.838 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -3.768 ; -3.998 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -3.472 ; -3.685 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -3.449 ; -3.663 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 7.495 ; 7.307 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 7.495 ; 7.307 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 6.396 ; 6.400 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 5.062 ; 4.898 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 5.217 ; 5.072 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 5.175 ; 5.017 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 6.361 ; 6.400 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 6.030 ; 5.831 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 6.396 ; 6.169 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 6.441 ; 6.491 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.925 ; 4.997 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.006 ; 4.926 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.029 ; 5.098 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.586 ; 4.517 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 5.029 ; 5.098 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.080 ; 5.013 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.969 ; 5.036 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.441 ; 6.491 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 4.935 ; 5.007 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 6.763 ; 6.580 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 6.763 ; 6.580 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 4.424 ; 4.263 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 4.424 ; 4.263 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 4.572 ; 4.429 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 4.531 ; 4.376 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 5.728 ; 5.768 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 5.355 ; 5.162 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 5.707 ; 5.486 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 3.967 ; 3.898 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.293 ; 4.364 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.374 ; 4.295 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.393 ; 4.461 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.967 ; 3.898 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.393 ; 4.461 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.445 ; 4.379 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.335 ; 4.402 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 5.806 ; 5.856 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 4.303 ; 4.374 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 5.044 ; 4.903 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.111 ; 4.972 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 5.044 ; 4.903 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.090 ; 4.951 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.063 ; 6.043 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.419 ; 4.278 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.488 ; 4.349 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.419 ; 4.278 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.468 ; 4.329 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 5.457 ; 5.437 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.897     ; 5.038     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.970     ; 5.109     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.897     ; 5.038     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.947     ; 5.086     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.061     ; 6.081     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.273     ; 4.414     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.347     ; 4.486     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.273     ; 4.414     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.325     ; 4.464     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 5.454     ; 5.474     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 348.55 MHz ; 348.55 MHz      ; inst2|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 3.797 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.404 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 3.032 ; 0.000         ;
; CLOCK                                             ; 9.943 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 3.797 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.801      ;
; 3.961 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.637      ;
; 3.995 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.603      ;
; 4.042 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.562      ;
; 4.053 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.545      ;
; 4.053 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.545      ;
; 4.053 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.545      ;
; 4.074 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.530      ;
; 4.077 ; sram_test_fangxin:inst|rd_data[6]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.521      ;
; 4.078 ; sram_test_fangxin:inst|rd_data[7]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.520      ;
; 4.084 ; sram_test_fangxin:inst|rd_data[1]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.514      ;
; 4.086 ; sram_test_fangxin:inst|rd_data[3]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.512      ;
; 4.103 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.501      ;
; 4.119 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.479      ;
; 4.119 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.479      ;
; 4.119 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.479      ;
; 4.128 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.476      ;
; 4.130 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.468      ;
; 4.130 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.468      ;
; 4.130 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.468      ;
; 4.152 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.452      ;
; 4.254 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.344      ;
; 4.254 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.344      ;
; 4.254 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.344      ;
; 4.255 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.343      ;
; 4.275 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.329      ;
; 4.279 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.319      ;
; 4.279 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.319      ;
; 4.279 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.319      ;
; 4.301 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.297      ;
; 4.305 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.293      ;
; 4.320 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.278      ;
; 4.345 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.259      ;
; 4.361 ; sram_test_fangxin:inst|wr_data[7]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.237      ;
; 4.404 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.200      ;
; 4.415 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.189      ;
; 4.419 ; sram_test_fangxin:inst|rd_data[4]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.179      ;
; 4.426 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.172      ;
; 4.426 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.172      ;
; 4.426 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.172      ;
; 4.427 ; sram_test_fangxin:inst|rd_data[5]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.171      ;
; 4.455 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.143      ;
; 4.455 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.143      ;
; 4.455 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.143      ;
; 4.470 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.128      ;
; 4.495 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.103      ;
; 4.563 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.041      ;
; 4.566 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 2.038      ;
; 4.566 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.032      ;
; 4.566 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.032      ;
; 4.566 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 2.032      ;
; 4.630 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.968      ;
; 4.642 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.956      ;
; 4.665 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.939      ;
; 4.673 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.931      ;
; 4.676 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.928      ;
; 4.688 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.910      ;
; 4.688 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.910      ;
; 4.688 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.910      ;
; 4.733 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.865      ;
; 4.735 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.863      ;
; 4.735 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.863      ;
; 4.782 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.816      ;
; 4.798 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.800      ;
; 4.798 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.800      ;
; 4.800 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.804      ;
; 4.803 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.801      ;
; 4.867 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.076     ; 1.725      ;
; 4.867 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.737      ;
; 4.873 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.725      ;
; 4.909 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.076     ; 1.683      ;
; 4.909 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.076     ; 1.683      ;
; 4.921 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.683      ;
; 4.929 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.076     ; 1.663      ;
; 4.940 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.076     ; 1.652      ;
; 4.957 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.647      ;
; 4.958 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.640      ;
; 4.958 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.640      ;
; 4.962 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.642      ;
; 4.994 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.610      ;
; 5.006 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.592      ;
; 5.031 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.567      ;
; 5.097 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.501      ;
; 5.097 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.501      ;
; 5.101 ; sram_test_fangxin:inst|rd_data[2]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.497      ;
; 5.124 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.480      ;
; 5.127 ; sram_test_fangxin:inst|rd_data[0]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.471      ;
; 5.193 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.411      ;
; 5.193 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.411      ;
; 5.204 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.076     ; 1.388      ;
; 5.249 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.064     ; 1.355      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[0]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[2]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[6]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[4]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[3]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[1]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.266 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[5]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.332      ;
; 5.283 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.070     ; 1.315      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.404 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|wr_data[7]  ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|led_r       ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|addr_r[3]   ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.419 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.684      ;
; 0.485 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.750      ;
; 0.486 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.751      ;
; 0.494 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.759      ;
; 0.509 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.774      ;
; 0.604 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.869      ;
; 0.654 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.919      ;
; 0.689 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.954      ;
; 0.715 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.980      ;
; 0.733 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.998      ;
; 0.744 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.009      ;
; 0.745 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.010      ;
; 0.747 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.012      ;
; 0.752 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.017      ;
; 0.762 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.027      ;
; 0.776 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.041      ;
; 0.794 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.059      ;
; 0.843 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.108      ;
; 0.887 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.152      ;
; 0.903 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.168      ;
; 0.917 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.182      ;
; 0.921 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.192      ;
; 0.930 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.195      ;
; 0.955 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.220      ;
; 0.967 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.238      ;
; 0.971 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.230      ;
; 0.979 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.244      ;
; 0.979 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.244      ;
; 0.996 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.267      ;
; 1.060 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.331      ;
; 1.062 ; sram_test_fangxin:inst|rd_data[0]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.327      ;
; 1.063 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.328      ;
; 1.071 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.336      ;
; 1.071 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.336      ;
; 1.078 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.343      ;
; 1.091 ; sram_test_fangxin:inst|rd_data[2]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.356      ;
; 1.095 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.360      ;
; 1.123 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.388      ;
; 1.123 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.388      ;
; 1.130 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.395      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[0]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[2]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[6]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[4]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[3]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[1]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.131 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[5]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.164 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.429      ;
; 1.178 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.443      ;
; 1.179 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.450      ;
; 1.193 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.458      ;
; 1.193 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.458      ;
; 1.202 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.473      ;
; 1.202 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.467      ;
; 1.204 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.475      ;
; 1.204 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.463      ;
; 1.205 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.464      ;
; 1.209 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.480      ;
; 1.212 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.471      ;
; 1.216 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.487      ;
; 1.217 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.482      ;
; 1.219 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.478      ;
; 1.227 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.486      ;
; 1.231 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.496      ;
; 1.248 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.513      ;
; 1.304 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.569      ;
; 1.304 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.569      ;
; 1.347 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.618      ;
; 1.350 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.621      ;
; 1.352 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.617      ;
; 1.392 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.657      ;
; 1.404 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.669      ;
; 1.456 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.721      ;
; 1.469 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.740      ;
; 1.471 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.742      ;
; 1.483 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.754      ;
; 1.572 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.843      ;
; 1.574 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.845      ;
; 1.584 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.849      ;
; 1.589 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.860      ;
; 1.604 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.875      ;
; 1.606 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.871      ;
; 1.606 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.871      ;
; 1.650 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.915      ;
; 1.650 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.915      ;
; 1.650 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.915      ;
; 1.664 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.929      ;
; 1.713 ; sram_test_fangxin:inst|rd_data[4]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.978      ;
; 1.717 ; sram_test_fangxin:inst|rd_data[5]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.982      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE                                      ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0                                      ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1                                      ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0                                      ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r                                            ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]                                       ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[7]                                       ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]                                        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]                                        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]                                        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]                                        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]                                           ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]                                           ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]                                           ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1                                      ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]                                             ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]                                             ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]                                             ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]                                             ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[4]                                             ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink                                           ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req                                      ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_wr_req                                      ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]                                        ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]                                        ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]                                        ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]                                        ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]                                           ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]                                           ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]                                           ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1                                      ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]                                             ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]                                             ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]                                             ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]                                             ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[4]                                             ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink                                           ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req                                      ;
; 3.229 ; 3.413        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_wr_req                                      ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE                                      ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0                                      ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1                                      ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0                                      ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r                                            ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]                                       ;
; 3.230 ; 3.414        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[7]                                       ;
; 3.301 ; 3.301        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.301 ; 3.301        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.IDLE|clk                                                    ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.REA0|clk                                                    ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.REA1|clk                                                    ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.WRT0|clk                                                    ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|led_r|clk                                                          ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[0]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[1]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[2]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[3]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[4]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[5]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[6]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[7]|clk                                                     ;
; 3.302 ; 3.302        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|wr_data[7]|clk                                                     ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[1]|clk                                                      ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[3]|clk                                                      ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[4]|clk                                                      ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[5]|clk                                                      ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[0]|clk                                                         ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[1]|clk                                                         ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[2]|clk                                                         ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.WRT1|clk                                                    ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[0]|clk                                                           ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[1]|clk                                                           ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[2]|clk                                                           ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[3]|clk                                                           ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[4]|clk                                                           ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sdlink|clk                                                         ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sram_rd_req|clk                                                    ;
; 3.303 ; 3.303        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sram_wr_req|clk                                                    ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[1]|clk                                                      ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[3]|clk                                                      ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[4]|clk                                                      ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[5]|clk                                                      ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[0]|clk                                                         ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[1]|clk                                                         ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[2]|clk                                                         ;
; 3.362 ; 3.362        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.WRT1|clk                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.976  ; 9.976        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 9.991  ; 9.991        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.008 ; 10.008       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.024 ; 10.024       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.323 ; 4.408 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.323 ; 4.408 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.011 ; 4.120 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 3.464 ; 3.601 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.453 ; 3.589 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 3.895 ; 3.988 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.031 ; 4.143 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 3.758 ; 3.863 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.738 ; 3.841 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; -2.712 ; -2.832 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -3.563 ; -3.642 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -3.264 ; -3.366 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -2.724 ; -2.843 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -2.712 ; -2.832 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -3.153 ; -3.239 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -3.283 ; -3.389 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -3.006 ; -3.094 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -2.985 ; -3.072 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 7.058 ; 6.623 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 7.058 ; 6.623 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 5.963 ; 5.759 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 4.726 ; 4.486 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 4.867 ; 4.641 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 4.811 ; 4.603 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 5.813 ; 5.759 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 5.613 ; 5.316 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 5.963 ; 5.616 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 5.885 ; 5.839 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.501 ; 4.615 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.622 ; 4.500 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.597 ; 4.712 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.246 ; 4.145 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.597 ; 4.712 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.689 ; 4.579 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.537 ; 4.650 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 5.885 ; 5.839 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 4.511 ; 4.625 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 6.381 ; 5.961 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 6.381 ; 5.961 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 4.139 ; 3.905 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 4.139 ; 3.905 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 4.275 ; 4.055 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 4.219 ; 4.016 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 5.234 ; 5.182 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 4.994 ; 4.706 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 5.329 ; 4.994 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 3.679 ; 3.579 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 3.924 ; 4.035 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.043 ; 3.923 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.017 ; 4.129 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.679 ; 3.579 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.017 ; 4.129 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.107 ; 3.999 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 3.959 ; 4.069 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 5.302 ; 5.258 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 3.934 ; 4.045 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.659 ; 4.513 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.694 ; 4.577 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.659 ; 4.513 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.673 ; 4.556 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 5.496 ; 5.442 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.105 ; 3.959 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.142 ; 4.025 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.105 ; 3.959 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.121 ; 4.004 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 4.959 ; 4.905 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.450     ; 4.596     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.519     ; 4.636     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.450     ; 4.596     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.495     ; 4.612     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 5.429     ; 5.483     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 3.899     ; 4.045     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 3.969     ; 4.086     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.899     ; 4.045     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 3.946     ; 4.063     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 4.893     ; 4.947     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 5.346 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.188 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; 3.118 ; 0.000         ;
; CLOCK                                             ; 9.589 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 5.346 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.272      ;
; 5.360 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.258      ;
; 5.375 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.243      ;
; 5.407 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 1.216      ;
; 5.429 ; sram_test_fangxin:inst|rd_data[3]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.189      ;
; 5.429 ; sram_test_fangxin:inst|rd_data[1]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.189      ;
; 5.436 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.182      ;
; 5.436 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.182      ;
; 5.436 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.182      ;
; 5.440 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 1.183      ;
; 5.442 ; sram_test_fangxin:inst|rd_data[7]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.176      ;
; 5.451 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 1.172      ;
; 5.454 ; sram_test_fangxin:inst|rd_data[6]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.164      ;
; 5.465 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.153      ;
; 5.465 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.153      ;
; 5.465 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.153      ;
; 5.471 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.147      ;
; 5.471 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.147      ;
; 5.471 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.147      ;
; 5.473 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 1.150      ;
; 5.480 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 1.143      ;
; 5.524 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.094      ;
; 5.524 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.094      ;
; 5.524 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.094      ;
; 5.524 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.094      ;
; 5.539 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.079      ;
; 5.545 ; sram_test_fangxin:inst|wr_data[7]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.073      ;
; 5.553 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.065      ;
; 5.557 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.061      ;
; 5.557 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.061      ;
; 5.557 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.061      ;
; 5.559 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.059      ;
; 5.572 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 1.051      ;
; 5.578 ; sram_test_fangxin:inst|rd_data[4]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.040      ;
; 5.580 ; sram_test_fangxin:inst|rd_data[5]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.038      ;
; 5.591 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 1.027      ;
; 5.610 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 1.013      ;
; 5.629 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.989      ;
; 5.629 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.989      ;
; 5.629 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.989      ;
; 5.638 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.985      ;
; 5.642 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.981      ;
; 5.650 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.973      ;
; 5.652 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.971      ;
; 5.662 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.956      ;
; 5.662 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.956      ;
; 5.662 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.956      ;
; 5.663 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.955      ;
; 5.717 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.901      ;
; 5.723 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.895      ;
; 5.723 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.895      ;
; 5.723 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.895      ;
; 5.730 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.893      ;
; 5.740 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.883      ;
; 5.742 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.881      ;
; 5.754 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.864      ;
; 5.754 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.864      ;
; 5.754 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.864      ;
; 5.756 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.862      ;
; 5.762 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.856      ;
; 5.772 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.846      ;
; 5.772 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.846      ;
; 5.776 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.847      ;
; 5.778 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.845      ;
; 5.781 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.040     ; 0.832      ;
; 5.794 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.040     ; 0.819      ;
; 5.794 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.040     ; 0.819      ;
; 5.799 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.824      ;
; 5.801 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.817      ;
; 5.802 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.821      ;
; 5.804 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.814      ;
; 5.805 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.813      ;
; 5.822 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.796      ;
; 5.828 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.040     ; 0.785      ;
; 5.832 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.040     ; 0.781      ;
; 5.843 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.780      ;
; 5.847 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.776      ;
; 5.848 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.775      ;
; 5.882 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.736      ;
; 5.883 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.735      ;
; 5.899 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.719      ;
; 5.900 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.718      ;
; 5.920 ; sram_test_fangxin:inst|rd_data[0]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.698      ;
; 5.937 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.686      ;
; 5.940 ; sram_test_fangxin:inst|rd_data[2]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.678      ;
; 5.953 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.040     ; 0.660      ;
; 5.954 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.669      ;
; 5.957 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.666      ;
; 5.959 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.659      ;
; 5.960 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.658      ;
; 5.982 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.030     ; 0.641      ;
; 5.998 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.620      ;
; 6.001 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.617      ;
; 6.003 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[0]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.615      ;
; 6.003 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[2]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.615      ;
; 6.003 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.615      ;
; 6.003 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[6]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.615      ;
; 6.003 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[4]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.615      ;
; 6.003 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[3]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.615      ;
; 6.003 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[1]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.035     ; 0.615      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.188 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|wr_data[7]  ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|led_r       ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|addr_r[3]   ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.206 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.325      ;
; 0.213 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.332      ;
; 0.214 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.333      ;
; 0.215 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.334      ;
; 0.257 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.376      ;
; 0.289 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.408      ;
; 0.295 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.308 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.323 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.442      ;
; 0.325 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.444      ;
; 0.327 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.446      ;
; 0.330 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.449      ;
; 0.333 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.452      ;
; 0.337 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.456      ;
; 0.337 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.456      ;
; 0.339 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.458      ;
; 0.376 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.495      ;
; 0.378 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.497      ;
; 0.391 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.510      ;
; 0.395 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.514      ;
; 0.403 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.522      ;
; 0.414 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.533      ;
; 0.420 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.544      ;
; 0.441 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.565      ;
; 0.443 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.567      ;
; 0.445 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.559      ;
; 0.469 ; sram_test_fangxin:inst|rd_data[0]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.588      ;
; 0.473 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.592      ;
; 0.474 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.593      ;
; 0.476 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.600      ;
; 0.476 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.595      ;
; 0.483 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.602      ;
; 0.484 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.603      ;
; 0.486 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.605      ;
; 0.492 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.611      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[0]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[2]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[6]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[4]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[3]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[1]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|rd_data[5]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.502 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.621      ;
; 0.509 ; sram_test_fangxin:inst|rd_data[2]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.628      ;
; 0.513 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.632      ;
; 0.527 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.651      ;
; 0.529 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.653      ;
; 0.535 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.654      ;
; 0.536 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.655      ;
; 0.544 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.668      ;
; 0.546 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[1]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.665      ;
; 0.546 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.660      ;
; 0.546 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.660      ;
; 0.547 ; sram_test_fangxin:inst|i[2]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.666      ;
; 0.547 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.666      ;
; 0.548 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.662      ;
; 0.550 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.669      ;
; 0.551 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.675      ;
; 0.552 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.676      ;
; 0.552 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.666      ;
; 0.555 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.674      ;
; 0.556 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.030      ; 0.670      ;
; 0.558 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[4]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.677      ;
; 0.576 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_wr_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.695      ;
; 0.576 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.695      ;
; 0.597 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.716      ;
; 0.603 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.727      ;
; 0.605 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.729      ;
; 0.612 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.731      ;
; 0.623 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.742      ;
; 0.636 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[0]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.755      ;
; 0.660 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.779      ;
; 0.673 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.797      ;
; 0.675 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.799      ;
; 0.680 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.IDLE ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.804      ;
; 0.721 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.840      ;
; 0.722 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.846      ;
; 0.724 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA0 ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.848      ;
; 0.725 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[3]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.844      ;
; 0.725 ; sram_test_fangxin:inst|i[4]        ; sram_test_fangxin:inst|i[2]        ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.844      ;
; 0.745 ; sram_test_fangxin:inst|rd_data[5]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.864      ;
; 0.747 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|addr_r[3]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.866      ;
; 0.751 ; sram_test_fangxin:inst|rd_data[4]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.870      ;
; 0.766 ; sram_test_fangxin:inst|wr_data[7]  ; sram_test_fangxin:inst|led_r       ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.885      ;
; 0.772 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[5]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.891      ;
; 0.772 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[4]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.891      ;
; 0.772 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|addr_r[1]   ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.891      ;
; 0.783 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|wr_data[7]  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.907      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst2|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]                                        ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]                                        ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]                                        ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]                                        ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]                                           ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]                                           ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]                                           ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE                                      ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0                                      ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1                                      ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0                                      ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1                                      ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]                                             ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]                                             ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]                                             ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]                                             ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[4]                                             ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r                                            ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]                                       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink                                           ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req                                      ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_wr_req                                      ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[7]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]                                        ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]                                        ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]                                        ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]                                        ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]                                           ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]                                           ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]                                           ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE                                      ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0                                      ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1                                      ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0                                      ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1                                      ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]                                             ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]                                             ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]                                             ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]                                             ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[4]                                             ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r                                            ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]                                       ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink                                           ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req                                      ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_wr_req                                      ;
; 3.146 ; 3.330        ; 0.184          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[7]                                       ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[1]|clk                                                      ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[3]|clk                                                      ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[4]|clk                                                      ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[5]|clk                                                      ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[0]|clk                                                         ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[1]|clk                                                         ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[2]|clk                                                         ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.IDLE|clk                                                    ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.REA0|clk                                                    ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.REA1|clk                                                    ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.WRT0|clk                                                    ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cstate.WRT1|clk                                                    ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[0]|clk                                                           ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[1]|clk                                                           ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[2]|clk                                                           ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[3]|clk                                                           ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|i[4]|clk                                                           ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|led_r|clk                                                          ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[0]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[1]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[2]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[3]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[4]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[5]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[6]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|rd_data[7]|clk                                                     ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sdlink|clk                                                         ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sram_rd_req|clk                                                    ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|sram_wr_req|clk                                                    ;
; 3.326 ; 3.326        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|wr_data[7]|clk                                                     ;
; 3.331 ; 3.331        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.331 ; 3.331        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.335 ; 3.335        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 3.335 ; 3.335        ; 0.000          ; Low Pulse Width  ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 3.340 ; 3.340        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[1]|clk                                                      ;
; 3.340 ; 3.340        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[3]|clk                                                      ;
; 3.340 ; 3.340        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[4]|clk                                                      ;
; 3.340 ; 3.340        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|addr_r[5]|clk                                                      ;
; 3.340 ; 3.340        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[0]|clk                                                         ;
; 3.340 ; 3.340        ; 0.000          ; High Pulse Width ; inst2|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|cnt[1]|clk                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.589  ; 9.589        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.589  ; 9.589        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 10.408 ; 10.408       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.408 ; 10.408       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.353 ; 2.942 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.353 ; 2.942 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.198 ; 2.769 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 1.982 ; 2.535 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 1.971 ; 2.523 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.150 ; 2.703 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.216 ; 2.790 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.114 ; 2.683 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 2.090 ; 2.661 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; -1.584 ; -2.124 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -1.955 ; -2.537 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -1.806 ; -2.371 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -1.595 ; -2.135 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -1.584 ; -2.124 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -1.761 ; -2.308 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -1.824 ; -2.391 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -1.721 ; -2.278 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -1.697 ; -2.255 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 3.370 ; 3.571 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 3.370 ; 3.571 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 3.131 ; 3.309 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 2.261 ; 2.302 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 2.328 ; 2.409 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 2.315 ; 2.370 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 3.131 ; 3.309 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 2.736 ; 2.810 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 2.888 ; 2.978 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 3.160 ; 3.347 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.349 ; 2.313 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.313 ; 2.342 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.413 ; 2.369 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.088 ; 2.134 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.413 ; 2.369 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.357 ; 2.395 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.367 ; 2.331 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.160 ; 3.347 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 2.359 ; 2.323 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 3.034 ; 3.226 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 3.034 ; 3.226 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 1.962 ; 2.000 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 1.962 ; 2.000 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 2.030 ; 2.108 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 2.013 ; 2.065 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 2.838 ; 3.013 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 2.425 ; 2.495 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 2.571 ; 2.657 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 1.800 ; 1.844 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.053 ; 2.019 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.020 ; 2.046 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.114 ; 2.074 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 1.800 ; 1.844 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.114 ; 2.074 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.062 ; 2.098 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.070 ; 2.036 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 2.865 ; 3.049 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 2.063 ; 2.029 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.311 ; 2.285 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.398 ; 2.338 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.311 ; 2.285 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.379 ; 2.319 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.036 ; 3.119 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.020 ; 1.994 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.107 ; 2.047 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.020 ; 1.994 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.088 ; 2.028 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 2.752 ; 2.835 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.356     ; 2.382     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.404     ; 2.464     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.356     ; 2.382     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.382     ; 2.442     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.161     ; 3.078     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.061     ; 2.087     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.110     ; 2.170     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.061     ; 2.087     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.089     ; 2.149     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 2.876     ; 2.793     ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                              ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 3.562 ; 0.188 ; N/A      ; N/A     ; 3.031               ;
;  CLOCK                                             ; N/A   ; N/A   ; N/A      ; N/A     ; 9.589               ;
;  inst2|altpll_component|auto_generated|pll1|clk[0] ; 3.562 ; 0.188 ; N/A      ; N/A     ; 3.031               ;
; Design-wide TNS                                    ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK                                             ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst2|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.917 ; 5.145 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.917 ; 5.145 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.591 ; 4.831 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.009 ; 4.264 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.997 ; 4.252 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.455 ; 4.686 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.611 ; 4.853 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.319 ; 4.557 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 4.297 ; 4.535 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; -1.584 ; -2.124 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -1.955 ; -2.537 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -1.806 ; -2.371 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -1.595 ; -2.135 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -1.584 ; -2.124 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -1.761 ; -2.308 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -1.824 ; -2.391 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -1.721 ; -2.278 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -1.697 ; -2.255 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 7.495 ; 7.307 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 7.495 ; 7.307 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 6.396 ; 6.400 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 5.062 ; 4.898 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 5.217 ; 5.072 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 5.175 ; 5.017 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 6.361 ; 6.400 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 6.030 ; 5.831 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 6.396 ; 6.169 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 6.441 ; 6.491 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.925 ; 4.997 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.006 ; 4.926 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.029 ; 5.098 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.586 ; 4.517 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 5.029 ; 5.098 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.080 ; 5.013 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.969 ; 5.036 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.441 ; 6.491 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 4.935 ; 5.007 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 3.034 ; 3.226 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]     ; CLOCK      ; 3.034 ; 3.226 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 1.962 ; 2.000 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 1.962 ; 2.000 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 2.030 ; 2.108 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 2.013 ; 2.065 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 2.838 ; 3.013 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 2.425 ; 2.495 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 2.571 ; 2.657 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 1.800 ; 1.844 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.053 ; 2.019 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.020 ; 2.046 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.114 ; 2.074 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 1.800 ; 1.844 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.114 ; 2.074 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.062 ; 2.098 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.070 ; 2.036 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 2.865 ; 3.049 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 2.063 ; 2.029 ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin        ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SRAM_WE    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------------+
; Input Transition Times                                        ;
+------------+--------------+-----------------+-----------------+
; Pin        ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------+--------------+-----------------+-----------------+
; SRAM_DB[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_A[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_DB[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_A[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM_DB[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 153      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst2|altpll_component|auto_generated|pll1|clk[0] ; inst2|altpll_component|auto_generated|pll1|clk[0] ; 153      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Apr 13 22:42:05 2014
Info: Command: quartus_sta SRAM -c SRAM
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'SRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK CLOCK
    Info: create_generated_clock -source {inst2|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst2|altpll_component|auto_generated|pll1|clk[0]} {inst2|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 3.562
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.562         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.455
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.455         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.031
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.031         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.931         0.000 CLOCK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Worst-case setup slack is 3.797
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.797         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.404
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.404         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.032
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.032         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.943         0.000 CLOCK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst2|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Worst-case setup slack is 5.346
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.346         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.188
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.188         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.118
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.118         0.000 inst2|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.589         0.000 CLOCK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 279 megabytes
    Info: Processing ended: Sun Apr 13 22:42:12 2014
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:05


