TimeQuest Timing Analyzer report for GSensor
Wed Apr 22 23:34:26 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Wed Apr 22 23:34:23 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.72 MHz ; 67.72 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 5.233 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.357 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 15.250 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.697 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.487 ; 0.000                           ;
+---------+-------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                       ;
+-------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 5.233 ; vga:u_vga|out_red                ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.130     ; 2.637      ;
; 5.236 ; vga:u_vga|out_green              ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.127     ; 2.637      ;
; 5.237 ; vga:u_vga|out_v_sync             ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237 ; vga:u_vga|out_h_sync             ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237 ; vga:u_vga|out_blue               ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 7.002 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.938     ;
; 7.002 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.938     ;
; 7.002 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.938     ;
; 7.116 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.824     ;
; 7.116 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.824     ;
; 7.116 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.824     ;
; 7.118 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.822     ;
; 7.118 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.822     ;
; 7.118 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.822     ;
; 7.248 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.695     ;
; 7.248 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.695     ;
; 7.248 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.695     ;
; 7.299 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.645     ;
; 7.299 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.645     ;
; 7.299 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.645     ;
; 7.315 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.629     ;
; 7.315 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.629     ;
; 7.315 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.629     ;
; 7.333 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.622     ;
; 7.345 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.616     ;
; 7.345 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.616     ;
; 7.345 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.616     ;
; 7.362 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.581     ;
; 7.362 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.581     ;
; 7.362 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.581     ;
; 7.364 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.579     ;
; 7.364 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.579     ;
; 7.364 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 12.579     ;
; 7.366 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.595     ;
; 7.366 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.595     ;
; 7.366 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.595     ;
; 7.376 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 12.573     ;
; 7.376 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[24]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.585     ;
; 7.376 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[59]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.585     ;
; 7.378 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.582     ;
; 7.378 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.582     ;
; 7.378 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[13]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.582     ;
; 7.378 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[42]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.582     ;
; 7.413 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.531     ;
; 7.413 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.531     ;
; 7.413 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.531     ;
; 7.415 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.529     ;
; 7.415 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.529     ;
; 7.415 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.529     ;
; 7.418 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 12.531     ;
; 7.429 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.515     ;
; 7.429 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.515     ;
; 7.429 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.515     ;
; 7.431 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.513     ;
; 7.431 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.513     ;
; 7.431 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.513     ;
; 7.447 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.508     ;
; 7.449 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.060     ; 12.506     ;
; 7.459 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.502     ;
; 7.459 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.502     ;
; 7.459 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.502     ;
; 7.461 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.500     ;
; 7.461 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.500     ;
; 7.461 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.500     ;
; 7.469 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[9]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 12.480     ;
; 7.480 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.481     ;
; 7.480 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.481     ;
; 7.480 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.481     ;
; 7.482 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.479     ;
; 7.482 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.479     ;
; 7.482 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.479     ;
; 7.490 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[24]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.471     ;
; 7.490 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[59]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.471     ;
; 7.492 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.468     ;
; 7.492 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.468     ;
; 7.492 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[13]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.468     ;
; 7.492 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[42]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.468     ;
; 7.492 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[24]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.469     ;
; 7.492 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[59]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 12.469     ;
; 7.494 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.466     ;
; 7.494 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.466     ;
; 7.494 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[13]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.466     ;
; 7.494 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[42]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 12.466     ;
; 7.547 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[63]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.397     ;
; 7.547 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[55]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.397     ;
; 7.547 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[47]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.397     ;
; 7.548 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[26]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.396     ;
; 7.548 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[18]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.396     ;
; 7.548 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[22]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 12.396     ;
; 7.551 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[10]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 12.408     ;
; 7.551 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[4]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 12.408     ;
; 7.551 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[36]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 12.408     ;
; 7.591 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[0]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 12.358     ;
; 7.596 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[54]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 12.342     ;
; 7.596 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[78]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 12.342     ;
; 7.596 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[86]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 12.342     ;
; 7.599 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[1]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 12.350     ;
; 7.600 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[107]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.340     ;
; 7.600 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[105]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.340     ;
; 7.600 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[106]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.075     ; 12.340     ;
+-------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; vga:u_vga|data_roc_disp[69]        ; vga:u_vga|data_roc_disp[69]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[68]        ; vga:u_vga|data_roc_disp[68]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[96]        ; vga:u_vga|data_roc_disp[96]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[97]        ; vga:u_vga|data_roc_disp[97]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[98]        ; vga:u_vga|data_roc_disp[98]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[99]        ; vga:u_vga|data_roc_disp[99]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[104]       ; vga:u_vga|data_roc_disp[104]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[105]       ; vga:u_vga|data_roc_disp[105]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[106]       ; vga:u_vga|data_roc_disp[106]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[107]       ; vga:u_vga|data_roc_disp[107]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[11]        ; vga:u_vga|data_roc_disp[11]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[36]        ; vga:u_vga|data_roc_disp[36]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[4]         ; vga:u_vga|data_roc_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[20]        ; vga:u_vga|data_roc_disp[20]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[52]        ; vga:u_vga|data_roc_disp[52]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[12]        ; vga:u_vga|data_roc_disp[12]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[44]        ; vga:u_vga|data_roc_disp[44]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[60]        ; vga:u_vga|data_roc_disp[60]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_roc_disp[28]        ; vga:u_vga|data_roc_disp[28]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[48]           ; vga:u_vga|submarines[48]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[49]           ; vga:u_vga|submarines[49]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|update_submarines        ; vga:u_vga|update_submarines        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[74]        ; vga:u_vga|data_roc_disp[74]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[71]        ; vga:u_vga|data_roc_disp[71]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[76]        ; vga:u_vga|data_roc_disp[76]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[77]        ; vga:u_vga|data_roc_disp[77]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[18]        ; vga:u_vga|data_roc_disp[18]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[25]        ; vga:u_vga|data_roc_disp[25]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[9]         ; vga:u_vga|data_roc_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[57]        ; vga:u_vga|data_roc_disp[57]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[41]        ; vga:u_vga|data_roc_disp[41]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[16]        ; vga:u_vga|data_roc_disp[16]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[0]         ; vga:u_vga|data_roc_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[32]        ; vga:u_vga|data_roc_disp[32]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[48]        ; vga:u_vga|data_roc_disp[48]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[22]        ; vga:u_vga|data_roc_disp[22]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[30]        ; vga:u_vga|data_roc_disp[30]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[31]        ; vga:u_vga|data_roc_disp[31]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[23]        ; vga:u_vga|data_roc_disp[23]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[15]        ; vga:u_vga|data_roc_disp[15]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[14]        ; vga:u_vga|data_roc_disp[14]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[6]         ; vga:u_vga|data_roc_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[39]        ; vga:u_vga|data_roc_disp[39]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[38]        ; vga:u_vga|data_roc_disp[38]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[46]        ; vga:u_vga|data_roc_disp[46]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[47]        ; vga:u_vga|data_roc_disp[47]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[54]        ; vga:u_vga|data_roc_disp[54]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[55]        ; vga:u_vga|data_roc_disp[55]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[63]        ; vga:u_vga|data_roc_disp[63]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[37]        ; vga:u_vga|data_roc_disp[37]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[53]        ; vga:u_vga|data_roc_disp[53]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[11]        ; vga:u_vga|data_sub_disp[11]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[35]        ; vga:u_vga|data_roc_disp[35]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[51]        ; vga:u_vga|data_roc_disp[51]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[19]        ; vga:u_vga|data_roc_disp[19]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[50]        ; vga:u_vga|data_roc_disp[50]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[34]        ; vga:u_vga|data_roc_disp[34]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[2]         ; vga:u_vga|data_roc_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[58]        ; vga:u_vga|data_roc_disp[58]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[42]        ; vga:u_vga|data_roc_disp[42]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[10]        ; vga:u_vga|data_roc_disp[10]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[26]        ; vga:u_vga|data_roc_disp[26]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[43]        ; vga:u_vga|data_roc_disp[43]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[59]        ; vga:u_vga|data_roc_disp[59]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[27]        ; vga:u_vga|data_roc_disp[27]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[5]         ; vga:u_vga|data_roc_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[21]        ; vga:u_vga|data_roc_disp[21]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[13]        ; vga:u_vga|data_roc_disp[13]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[29]        ; vga:u_vga|data_roc_disp[29]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[61]        ; vga:u_vga|data_roc_disp[61]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_roc_disp[45]        ; vga:u_vga|data_roc_disp[45]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[7]         ; vga:u_vga|data_sub_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[6]         ; vga:u_vga|data_sub_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[3]   ; vga:u_vga|current_rocket_line[3]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[5]   ; vga:u_vga|current_rocket_line[5]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[6]   ; vga:u_vga|current_rocket_line[6]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[8]   ; vga:u_vga|current_rocket_line[8]   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_rocket_line[10]  ; vga:u_vga|current_rocket_line[10]  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|v_cnt[10]                ; vga:u_vga|v_cnt[10]                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|v_cnt[9]                 ; vga:u_vga|v_cnt[9]                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[8]                  ; vga:u_vga|life[8]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[9]                  ; vga:u_vga|life[9]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[3]                  ; vga:u_vga|life[3]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[1]                  ; vga:u_vga|life[1]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[0]                  ; vga:u_vga|life[0]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[2]                  ; vga:u_vga|life[2]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[5]                  ; vga:u_vga|life[5]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[7]                  ; vga:u_vga|life[7]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[4]                  ; vga:u_vga|life[4]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|life[6]                  ; vga:u_vga|life[6]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.250 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 2.437      ;
; 15.250 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 2.437      ;
; 15.250 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 2.437      ;
; 15.250 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 2.437      ;
; 15.250 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 2.437      ;
; 15.250 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 2.437      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.276 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 2.412      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.465 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.340     ; 2.210      ;
; 15.472 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 2.202      ;
; 15.472 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 2.202      ;
; 15.472 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 2.202      ;
; 15.472 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 2.202      ;
; 15.472 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.341     ; 2.202      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.697 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 2.000      ;
; 3.697 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 2.000      ;
; 3.697 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 2.000      ;
; 3.697 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 2.000      ;
; 3.697 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.854     ; 2.000      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.710 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.853     ; 2.014      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.887 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 2.204      ;
; 3.911 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 2.227      ;
; 3.911 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 2.227      ;
; 3.911 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 2.227      ;
; 3.911 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 2.227      ;
; 3.911 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 2.227      ;
; 3.911 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 2.227      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                       ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.487 ; 9.717        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_datain_reg0  ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                                        ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                                       ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                                      ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                         ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[36]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[37]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[38]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[39]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[44]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[45]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[46]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[47]                                                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|wr_en_a_sub                                                                                                     ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[0]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[10]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[11]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[12]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[13]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[14]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[15]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[16]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[17]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[18]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[19]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[1]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[20]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[2]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[3]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[4]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[5]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[6]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[7]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[8]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[9]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|oRST_xhdl1                                                                                      ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                 ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                 ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                 ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                 ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[0]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[1]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[2]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[3]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[4]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[5]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_roc[6]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[1]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[3]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[4]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[5]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[0]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[1]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[2]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[3]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[4]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[5]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_roc[6]                                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_sub[0]                                                                                                ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 7.051 ; 7.565 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.731 ; 5.314 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -4.100 ; -4.605 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -4.018 ; -4.587 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.184 ; 5.094 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.759 ; 5.639 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.746 ; 8.753 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.997 ; 5.197 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.613 ; 4.530 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.451 ; 4.652 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.407 ; 5.376 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.683 ; 4.596 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.685 ; 4.598 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.682 ; 4.595 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.451 ; 4.652 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.045 ; 5.923 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.119 ; 4.997 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.868     ; 5.990     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.071     ; 5.193     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 70.14 MHz ; 70.14 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.742 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 15.803 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 3.321 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.489 ; 0.000                          ;
+---------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                        ;
+-------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 5.742 ; vga:u_vga|out_red                ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.916     ; 2.342      ;
; 5.744 ; vga:u_vga|out_green              ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.914     ; 2.342      ;
; 5.746 ; vga:u_vga|out_v_sync             ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746 ; vga:u_vga|out_h_sync             ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746 ; vga:u_vga|out_blue               ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 8.326 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.623     ;
; 8.326 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.623     ;
; 8.326 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.623     ;
; 8.415 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.534     ;
; 8.415 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.534     ;
; 8.415 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.534     ;
; 8.425 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.524     ;
; 8.425 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.524     ;
; 8.425 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.524     ;
; 8.558 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.394     ;
; 8.558 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.394     ;
; 8.558 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.394     ;
; 8.601 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.352     ;
; 8.601 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.352     ;
; 8.601 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.352     ;
; 8.619 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.334     ;
; 8.619 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.334     ;
; 8.619 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.334     ;
; 8.639 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.328     ;
; 8.639 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.328     ;
; 8.639 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.328     ;
; 8.647 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.305     ;
; 8.647 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.305     ;
; 8.647 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.305     ;
; 8.653 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.315     ;
; 8.653 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.315     ;
; 8.653 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.315     ;
; 8.657 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.295     ;
; 8.657 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.295     ;
; 8.657 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 11.295     ;
; 8.662 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[24]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.305     ;
; 8.662 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[59]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.305     ;
; 8.670 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.297     ;
; 8.670 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.297     ;
; 8.670 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[13]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.297     ;
; 8.670 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[42]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.297     ;
; 8.683 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 11.277     ;
; 8.690 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.263     ;
; 8.690 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.263     ;
; 8.690 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.263     ;
; 8.700 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.253     ;
; 8.700 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.253     ;
; 8.700 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.253     ;
; 8.702 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.256     ;
; 8.708 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.245     ;
; 8.708 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.245     ;
; 8.708 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.245     ;
; 8.718 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.235     ;
; 8.718 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.235     ;
; 8.718 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.235     ;
; 8.728 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.239     ;
; 8.728 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.239     ;
; 8.728 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.239     ;
; 8.729 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.229     ;
; 8.738 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.229     ;
; 8.738 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.229     ;
; 8.738 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.229     ;
; 8.742 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.226     ;
; 8.742 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.226     ;
; 8.742 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.226     ;
; 8.751 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[24]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.216     ;
; 8.751 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[59]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.216     ;
; 8.752 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.216     ;
; 8.752 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.216     ;
; 8.752 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 11.216     ;
; 8.759 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.208     ;
; 8.759 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.208     ;
; 8.759 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[13]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.208     ;
; 8.759 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[42]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.208     ;
; 8.761 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[24]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.206     ;
; 8.761 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[59]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.206     ;
; 8.769 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.198     ;
; 8.769 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.198     ;
; 8.769 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[13]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.198     ;
; 8.769 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[42]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.048     ; 11.198     ;
; 8.772 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 11.188     ;
; 8.775 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[9]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.183     ;
; 8.782 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 11.178     ;
; 8.826 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[63]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.127     ;
; 8.826 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[55]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.127     ;
; 8.826 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[47]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.127     ;
; 8.827 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[26]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.126     ;
; 8.827 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[18]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.126     ;
; 8.827 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[22]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 11.126     ;
; 8.834 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[10]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 11.132     ;
; 8.834 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[4]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 11.132     ;
; 8.834 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[36]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.049     ; 11.132     ;
; 8.880 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.078     ;
; 8.883 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[0]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 11.075     ;
; 8.886 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[54]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 11.061     ;
; 8.886 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[78]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 11.061     ;
; 8.886 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[86]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.068     ; 11.061     ;
; 8.892 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[107]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.057     ;
; 8.892 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[105]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.057     ;
; 8.892 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[106]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.066     ; 11.057     ;
+-------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; vga:u_vga|data_roc_disp[73]                                                ; vga:u_vga|data_roc_disp[73]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[64]                                                ; vga:u_vga|data_roc_disp[64]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[65]                                                ; vga:u_vga|data_roc_disp[65]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[72]                                                ; vga:u_vga|data_roc_disp[72]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[67]                                                ; vga:u_vga|data_roc_disp[67]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[66]                                                ; vga:u_vga|data_roc_disp[66]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[75]                                                ; vga:u_vga|data_roc_disp[75]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_roc_disp[70]                                                ; vga:u_vga|data_roc_disp[70]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back                                    ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready                                   ; spi_ee_config:u_spi_ee_config|read_ready                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[74]                                                ; vga:u_vga|data_roc_disp[74]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[71]                                                ; vga:u_vga|data_roc_disp[71]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[76]                                                ; vga:u_vga|data_roc_disp[76]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[77]                                                ; vga:u_vga|data_roc_disp[77]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[18]                                                ; vga:u_vga|data_roc_disp[18]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[25]                                                ; vga:u_vga|data_roc_disp[25]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[9]                                                 ; vga:u_vga|data_roc_disp[9]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[57]                                                ; vga:u_vga|data_roc_disp[57]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[41]                                                ; vga:u_vga|data_roc_disp[41]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[16]                                                ; vga:u_vga|data_roc_disp[16]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[0]                                                 ; vga:u_vga|data_roc_disp[0]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[32]                                                ; vga:u_vga|data_roc_disp[32]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[48]                                                ; vga:u_vga|data_roc_disp[48]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[22]                                                ; vga:u_vga|data_roc_disp[22]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[30]                                                ; vga:u_vga|data_roc_disp[30]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[31]                                                ; vga:u_vga|data_roc_disp[31]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[23]                                                ; vga:u_vga|data_roc_disp[23]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[7]                                                 ; vga:u_vga|data_roc_disp[7]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[15]                                                ; vga:u_vga|data_roc_disp[15]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[14]                                                ; vga:u_vga|data_roc_disp[14]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[6]                                                 ; vga:u_vga|data_roc_disp[6]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[39]                                                ; vga:u_vga|data_roc_disp[39]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[38]                                                ; vga:u_vga|data_roc_disp[38]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[46]                                                ; vga:u_vga|data_roc_disp[46]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[47]                                                ; vga:u_vga|data_roc_disp[47]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[54]                                                ; vga:u_vga|data_roc_disp[54]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[55]                                                ; vga:u_vga|data_roc_disp[55]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[63]                                                ; vga:u_vga|data_roc_disp[63]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[37]                                                ; vga:u_vga|data_roc_disp[37]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[53]                                                ; vga:u_vga|data_roc_disp[53]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reset_delay:u_reset_delay|cont[20]                                         ; reset_delay:u_reset_delay|cont[20]                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[11]                                                ; vga:u_vga|data_sub_disp[11]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[35]                                                ; vga:u_vga|data_roc_disp[35]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[51]                                                ; vga:u_vga|data_roc_disp[51]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[19]                                                ; vga:u_vga|data_roc_disp[19]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[50]                                                ; vga:u_vga|data_roc_disp[50]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[34]                                                ; vga:u_vga|data_roc_disp[34]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[2]                                                 ; vga:u_vga|data_roc_disp[2]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[58]                                                ; vga:u_vga|data_roc_disp[58]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[42]                                                ; vga:u_vga|data_roc_disp[42]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[10]                                                ; vga:u_vga|data_roc_disp[10]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[26]                                                ; vga:u_vga|data_roc_disp[26]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[43]                                                ; vga:u_vga|data_roc_disp[43]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[59]                                                ; vga:u_vga|data_roc_disp[59]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[27]                                                ; vga:u_vga|data_roc_disp[27]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[5]                                                 ; vga:u_vga|data_roc_disp[5]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[21]                                                ; vga:u_vga|data_roc_disp[21]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[13]                                                ; vga:u_vga|data_roc_disp[13]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[29]                                                ; vga:u_vga|data_roc_disp[29]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[61]                                                ; vga:u_vga|data_roc_disp[61]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_roc_disp[45]                                                ; vga:u_vga|data_roc_disp[45]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[9]                                                 ; vga:u_vga|data_sub_disp[9]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[8]                                                 ; vga:u_vga|data_sub_disp[8]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[7]                                                 ; vga:u_vga|data_sub_disp[7]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[6]                                                 ; vga:u_vga|data_sub_disp[6]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[5]                                                 ; vga:u_vga|data_sub_disp[5]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[4]                                                 ; vga:u_vga|data_sub_disp[4]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[3]                                                 ; vga:u_vga|data_sub_disp[3]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[2]                                                 ; vga:u_vga|data_sub_disp[2]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[1]                                                 ; vga:u_vga|data_sub_disp[1]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[0]                                                 ; vga:u_vga|data_sub_disp[0]                                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[9]                                              ; vga:u_vga|current_sub_line[9]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[7]                                              ; vga:u_vga|current_sub_line[7]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[8]                                              ; vga:u_vga|current_sub_line[8]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[5]                                              ; vga:u_vga|current_sub_line[5]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_sub_line[6]                                              ; vga:u_vga|current_sub_line[6]                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[3]                                           ; vga:u_vga|current_rocket_line[3]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[4]                                           ; vga:u_vga|current_rocket_line[4]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[5]                                           ; vga:u_vga|current_rocket_line[5]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[6]                                           ; vga:u_vga|current_rocket_line[6]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[7]                                           ; vga:u_vga|current_rocket_line[7]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[8]                                           ; vga:u_vga|current_rocket_line[8]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[9]                                           ; vga:u_vga|current_rocket_line[9]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[10]                                          ; vga:u_vga|current_rocket_line[10]                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_rocket_line[2]                                           ; vga:u_vga|current_rocket_line[2]                                           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|v_cnt[10]                                                        ; vga:u_vga|v_cnt[10]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|v_cnt[9]                                                         ; vga:u_vga|v_cnt[9]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[8]                                                          ; vga:u_vga|life[8]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|life[9]                                                          ; vga:u_vga|life[9]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.803 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 2.175      ;
; 15.803 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 2.175      ;
; 15.803 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 2.175      ;
; 15.803 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 2.175      ;
; 15.803 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 2.175      ;
; 15.803 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 2.175      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.823 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 2.156      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 15.996 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.048     ; 1.971      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.049     ; 1.966      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.049     ; 1.966      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.049     ; 1.966      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.049     ; 1.966      ;
; 16.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.049     ; 1.966      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.618     ; 1.847      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.618     ; 1.847      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.618     ; 1.847      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.618     ; 1.847      ;
; 3.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.618     ; 1.847      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.325 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.617     ; 1.852      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.496 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.605     ; 2.035      ;
; 3.511 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 2.049      ;
; 3.511 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 2.049      ;
; 3.511 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 2.049      ;
; 3.511 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 2.049      ;
; 3.511 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 2.049      ;
; 3.511 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 2.049      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_address_reg0 ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.493 ; 9.723        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                           ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                   ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                 ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                  ;
; 9.561 ; 9.745        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                      ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                         ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                         ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                         ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                         ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                         ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                          ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                                ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                                ;
; 9.562 ; 9.746        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                           ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 6.240 ; 6.658 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.140 ; 4.617 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.555 ; -3.984 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.509 ; -3.975 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.659 ; 4.678 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.246 ; 5.042 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.943 ; 7.814 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.256 ; 4.181 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.258 ; 4.183 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.563 ; 4.684 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.142 ; 4.163 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.065 ; 4.191 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.959 ; 4.812 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.185 ; 4.109 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.187 ; 4.111 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.065 ; 4.191 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.497 ; 5.355 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.674 ; 4.532 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.252     ; 5.394     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.526     ; 4.668     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 7.160 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.187 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.112 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.209 ; 0.000                          ;
+---------+-------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                         ;
+--------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 7.160  ; vga:u_vga|out_red                ; out_red                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.136     ; 1.704      ;
; 7.162  ; vga:u_vga|out_green              ; out_green                   ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.134     ; 1.704      ;
; 7.164  ; vga:u_vga|out_v_sync             ; out_v_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_h_sync             ; out_h_sync                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_blue               ; out_blue                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 12.714 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.250      ;
; 12.714 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.250      ;
; 12.714 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.250      ;
; 12.721 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.249      ;
; 12.746 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.224      ;
; 12.776 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[9]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.194      ;
; 12.786 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.178      ;
; 12.786 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.178      ;
; 12.786 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.178      ;
; 12.797 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[41]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.167      ;
; 12.797 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[104]   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.167      ;
; 12.797 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[98]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.043     ; 7.167      ;
; 12.839 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[0]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.131      ;
; 12.843 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[1]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.127      ;
; 12.843 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.127      ;
; 12.846 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|index_life[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.124      ;
; 12.846 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[2]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.124      ;
; 12.846 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[1]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.124      ;
; 12.866 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.102      ;
; 12.866 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.102      ;
; 12.866 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.102      ;
; 12.869 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.101      ;
; 12.876 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[3]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.094      ;
; 12.891 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.079      ;
; 12.894 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.076      ;
; 12.895 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|red_signal        ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.033     ; 7.079      ;
; 12.895 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|green_signal      ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.033     ; 7.079      ;
; 12.898 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.072      ;
; 12.901 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[6]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.068      ;
; 12.901 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[4]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.068      ;
; 12.902 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[7]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.067      ;
; 12.903 ; vga:u_vga|current_rocket_line[3] ; vga:u_vga|life[5]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.066      ;
; 12.910 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.059      ;
; 12.910 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.059      ;
; 12.910 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.059      ;
; 12.916 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.054      ;
; 12.920 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.049      ;
; 12.920 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.049      ;
; 12.920 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 7.049      ;
; 12.923 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.047      ;
; 12.924 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[9]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.046      ;
; 12.930 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.048      ;
; 12.930 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.048      ;
; 12.930 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.048      ;
; 12.932 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.038      ;
; 12.938 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.040      ;
; 12.938 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.040      ;
; 12.938 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.040      ;
; 12.938 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.030      ;
; 12.938 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.030      ;
; 12.938 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.030      ;
; 12.946 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[9]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.024      ;
; 12.948 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|generate_subarine ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.034     ; 7.025      ;
; 12.949 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.019      ;
; 12.949 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[97]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.019      ;
; 12.949 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[81]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.039     ; 7.019      ;
; 12.950 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[24]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.028      ;
; 12.950 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[59]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.028      ;
; 12.953 ; vga:u_vga|current_rocket_line[7] ; vga:u_vga|life[9]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.017      ;
; 12.957 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 7.013      ;
; 12.959 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[11]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.019      ;
; 12.959 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[43]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.019      ;
; 12.959 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[13]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.019      ;
; 12.959 ; vga:u_vga|cycle_cnt[4]           ; vga:u_vga|data_a_roc[42]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 7.019      ;
; 12.975 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.995      ;
; 12.982 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.987      ;
; 12.982 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.987      ;
; 12.982 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.987      ;
; 12.987 ; vga:u_vga|current_rocket_line[2] ; vga:u_vga|life[9]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.983      ;
; 12.987 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[0]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.983      ;
; 12.991 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[1]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.979      ;
; 12.991 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.979      ;
; 12.992 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.977      ;
; 12.992 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.977      ;
; 12.992 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.977      ;
; 12.993 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[40]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.976      ;
; 12.993 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[8]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.976      ;
; 12.993 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[38]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.976      ;
; 12.994 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|index_life[0]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.976      ;
; 12.994 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[2]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.976      ;
; 12.994 ; vga:u_vga|current_rocket_line[5] ; vga:u_vga|life[1]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.976      ;
; 13.000 ; vga:u_vga|v_cnt[5]               ; vga:u_vga|index_life[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 6.971      ;
; 13.000 ; vga:u_vga|current_rocket_line[6] ; vga:u_vga|life[8]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.970      ;
; 13.002 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[2]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 6.976      ;
; 13.002 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 6.976      ;
; 13.002 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[34]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 6.976      ;
; 13.003 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[49]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.966      ;
; 13.003 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[65]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.966      ;
; 13.003 ; vga:u_vga|cycle_cnt[5]           ; vga:u_vga|data_a_roc[32]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 6.966      ;
; 13.009 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|life[0]           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.961      ;
; 13.010 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[19]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 6.968      ;
; 13.010 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[27]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 6.968      ;
; 13.010 ; vga:u_vga|cycle_cnt[6]           ; vga:u_vga|data_a_roc[51]    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.029     ; 6.968      ;
; 13.013 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[1]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.957      ;
; 13.013 ; vga:u_vga|current_rocket_line[4] ; vga:u_vga|index_life[3]     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 6.957      ;
+--------+----------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                  ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; vga:u_vga|data_roc_disp[74]        ; vga:u_vga|data_roc_disp[74]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[71]        ; vga:u_vga|data_roc_disp[71]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[76]        ; vga:u_vga|data_roc_disp[76]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[77]        ; vga:u_vga|data_roc_disp[77]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[18]        ; vga:u_vga|data_roc_disp[18]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[25]        ; vga:u_vga|data_roc_disp[25]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[9]         ; vga:u_vga|data_roc_disp[9]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[57]        ; vga:u_vga|data_roc_disp[57]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[41]        ; vga:u_vga|data_roc_disp[41]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[16]        ; vga:u_vga|data_roc_disp[16]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[0]         ; vga:u_vga|data_roc_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[32]        ; vga:u_vga|data_roc_disp[32]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[48]        ; vga:u_vga|data_roc_disp[48]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[22]        ; vga:u_vga|data_roc_disp[22]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[30]        ; vga:u_vga|data_roc_disp[30]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[31]        ; vga:u_vga|data_roc_disp[31]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[23]        ; vga:u_vga|data_roc_disp[23]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[7]         ; vga:u_vga|data_roc_disp[7]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[15]        ; vga:u_vga|data_roc_disp[15]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[14]        ; vga:u_vga|data_roc_disp[14]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[6]         ; vga:u_vga|data_roc_disp[6]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[39]        ; vga:u_vga|data_roc_disp[39]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[38]        ; vga:u_vga|data_roc_disp[38]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[46]        ; vga:u_vga|data_roc_disp[46]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[47]        ; vga:u_vga|data_roc_disp[47]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[54]        ; vga:u_vga|data_roc_disp[54]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[55]        ; vga:u_vga|data_roc_disp[55]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[63]        ; vga:u_vga|data_roc_disp[63]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[37]        ; vga:u_vga|data_roc_disp[37]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[53]        ; vga:u_vga|data_roc_disp[53]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[35]        ; vga:u_vga|data_roc_disp[35]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[58]        ; vga:u_vga|data_roc_disp[58]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[42]        ; vga:u_vga|data_roc_disp[42]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[10]        ; vga:u_vga|data_roc_disp[10]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[26]        ; vga:u_vga|data_roc_disp[26]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[5]         ; vga:u_vga|data_roc_disp[5]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[21]        ; vga:u_vga|data_roc_disp[21]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[13]        ; vga:u_vga|data_roc_disp[13]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[29]        ; vga:u_vga|data_roc_disp[29]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[61]        ; vga:u_vga|data_roc_disp[61]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[45]        ; vga:u_vga|data_roc_disp[45]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|life[5]                  ; vga:u_vga|life[5]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|life[7]                  ; vga:u_vga|life[7]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|life[4]                  ; vga:u_vga|life[4]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|life[6]                  ; vga:u_vga|life[6]                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[73]        ; vga:u_vga|data_roc_disp[73]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[64]        ; vga:u_vga|data_roc_disp[64]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[65]        ; vga:u_vga|data_roc_disp[65]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[72]        ; vga:u_vga|data_roc_disp[72]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[67]        ; vga:u_vga|data_roc_disp[67]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[66]        ; vga:u_vga|data_roc_disp[66]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[75]        ; vga:u_vga|data_roc_disp[75]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[70]        ; vga:u_vga|data_roc_disp[70]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[69]        ; vga:u_vga|data_roc_disp[69]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[68]        ; vga:u_vga|data_roc_disp[68]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[96]        ; vga:u_vga|data_roc_disp[96]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[97]        ; vga:u_vga|data_roc_disp[97]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[98]        ; vga:u_vga|data_roc_disp[98]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[99]        ; vga:u_vga|data_roc_disp[99]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[104]       ; vga:u_vga|data_roc_disp[104]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[105]       ; vga:u_vga|data_roc_disp[105]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[106]       ; vga:u_vga|data_roc_disp[106]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[107]       ; vga:u_vga|data_roc_disp[107]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[102]       ; vga:u_vga|data_roc_disp[102]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[103]       ; vga:u_vga|data_roc_disp[103]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[101]       ; vga:u_vga|data_roc_disp[101]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[100]       ; vga:u_vga|data_roc_disp[100]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[85]        ; vga:u_vga|data_roc_disp[85]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[81]        ; vga:u_vga|data_roc_disp[81]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[83]        ; vga:u_vga|data_roc_disp[83]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[87]        ; vga:u_vga|data_roc_disp[87]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[91]        ; vga:u_vga|data_roc_disp[91]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[89]        ; vga:u_vga|data_roc_disp[89]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[93]        ; vga:u_vga|data_roc_disp[93]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[95]        ; vga:u_vga|data_roc_disp[95]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[80]        ; vga:u_vga|data_roc_disp[80]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[82]        ; vga:u_vga|data_roc_disp[82]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[84]        ; vga:u_vga|data_roc_disp[84]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[86]        ; vga:u_vga|data_roc_disp[86]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[88]        ; vga:u_vga|data_roc_disp[88]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[90]        ; vga:u_vga|data_roc_disp[90]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[94]        ; vga:u_vga|data_roc_disp[94]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[92]        ; vga:u_vga|data_roc_disp[92]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[11]        ; vga:u_vga|data_roc_disp[11]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[36]        ; vga:u_vga|data_roc_disp[36]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[4]         ; vga:u_vga|data_roc_disp[4]         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[20]        ; vga:u_vga|data_roc_disp[20]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[52]        ; vga:u_vga|data_roc_disp[52]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[12]        ; vga:u_vga|data_roc_disp[12]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[44]        ; vga:u_vga|data_roc_disp[44]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[60]        ; vga:u_vga|data_roc_disp[60]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_roc_disp[28]        ; vga:u_vga|data_roc_disp[28]        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[39]           ; vga:u_vga|submarines[39]           ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.187 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.433      ;
; 17.187 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.433      ;
; 17.187 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.433      ;
; 17.187 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.433      ;
; 17.187 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.433      ;
; 17.187 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.433      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.204 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.387     ; 1.416      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.395     ; 1.291      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.395     ; 1.291      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.395     ; 1.291      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.395     ; 1.291      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.395     ; 1.291      ;
; 17.321 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.394     ; 1.292      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.112 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.101     ; 1.095      ;
; 2.112 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.101     ; 1.095      ;
; 2.112 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.101     ; 1.095      ;
; 2.112 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.101     ; 1.095      ;
; 2.112 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.101     ; 1.095      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.113 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.100     ; 1.097      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.212 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.092     ; 1.204      ;
; 2.224 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.215      ;
; 2.224 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.215      ;
; 2.224 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.215      ;
; 2.224 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.215      ;
; 2.224 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.215      ;
; 2.224 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 1.215      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                                    ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_we_reg        ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0          ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg                ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_address_reg0 ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0          ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a0~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a2~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a4~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~porta_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a6~portb_datain_reg0   ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a70~portb_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0           ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_rockets:u_ram_rockets|altsyncram:altsyncram_component|altsyncram_qeo3:auto_generated|ram_block1a64~portb_datain_reg0  ;
; 9.213 ; 9.443        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0           ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                                ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                                 ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                           ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                           ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                           ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                           ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                                   ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                                   ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                                   ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                         ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                         ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                         ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                         ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                         ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                                      ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                           ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+---------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 4.066 ; 4.789 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.744 ; 3.573 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.363 ; -3.080 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.324 ; -3.143 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.096 ; 2.961 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.347 ; 3.601 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 5.082 ; 5.194 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.838 ; 2.783 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.840 ; 2.785 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.913 ; 3.601 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.753 ; 2.625 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.587 ; 3.020 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.108 ; 3.193 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.587 ; 3.270 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.509 ; 3.416 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.947 ; 2.854 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.483     ; 3.576     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.035     ; 3.128     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.233 ; 0.186 ; 15.250   ; 2.112   ; 9.209               ;
;  CLOCK50         ; 5.233 ; 0.186 ; 15.250   ; 2.112   ; 9.209               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 7.051 ; 7.565 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.731 ; 5.314 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.363 ; -3.080 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.324 ; -3.143 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 5.184 ; 5.094 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.759 ; 5.639 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.746 ; 8.753 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.997 ; 5.197 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.753 ; 2.625 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.587 ; 3.020 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 3.108 ; 3.193 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.587 ; 3.270 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 10828461 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 10828461 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Wed Apr 22 23:34:22 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.233               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.250
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.250               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.697
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.697               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.487               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.742               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 15.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.803               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.321               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.489               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|magn_g_y[1] is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.160               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.187               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.112               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.209               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 652 megabytes
    Info: Processing ended: Wed Apr 22 23:34:26 2015
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


