title: Test - VHDL
parent: ../uebersicht.md

# Inhalt
## Reproduktion (VHDL Grundlagen)
* <code>entity</code>, <code>architecture</code>
* <code>signals</code> und die Typen <code>std_ulogic</code>, <code>std_ulogic_vector</code>, <code>unsigned</code> und <code>integer</code>
* <code>process</code> und *concurrent statments*

## Transfer (Aufbau von Designs)
* Kombinatorische Elemente: *Addierer*, *Multiplexer*, *Vergleicher*, usw.
* Sequentielle Elemente: *Flip Flops* mit/ohne Enable
* Analogie zwischen Schaltung und VHDL Modell

## Reflexion (Analyse von Designs)
* Ermittlung der Anzahl an verwendeten Flip Flops
* Verbesserungen des kritischen Pfads

# Testablauf
* am Computer, 2 Stunden (Durchführung als Übungsprojekt, nicht als Test)
* ca. 30 Punkte

# Frühere Tests
* [Test 1](test1.html) ([Musterlösung](vhdl_test_1_loesung.zip))
* [Test 2](test2.html) ([Musterlösung](vhdl_test_2_loesung.zip))
* [Test 3](test3.html) ([Musterlösung](vhdl_test_3_loesung.zip))
* [Test 4](test4.html) ([Musterlösung](vhdl_test_4_loesung.zip))
