
Ashot's_project.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000444  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000003d0  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000014  00800100  00800100  00000444  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000444  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000474  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000050  00000000  00000000  000004b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000972  00000000  00000000  00000504  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000743  00000000  00000000  00000e76  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000564  00000000  00000000  000015b9  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f8  00000000  00000000  00001b20  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000042e  00000000  00000000  00001c18  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000280  00000000  00000000  00002046  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000058  00000000  00000000  000022c6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 61 00 	jmp	0xc2	; 0xc2 <__vector_1>
   8:	0c 94 59 01 	jmp	0x2b2	; 0x2b2 <__vector_2>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 83 00 	jmp	0x106	; 0x106 <__vector_7>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 07 01 	jmp	0x20e	; 0x20e <__vector_14>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a4 31       	cpi	r26, 0x14	; 20
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 b1 01 	call	0x362	; 0x362 <main>
  88:	0c 94 e6 01 	jmp	0x3cc	; 0x3cc <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <Init_Timers>:

void 	Init_Timers()
{
	// enable timer interrupt for Timer0
		
	TCCR0A = (1<<WGM21); //ctc
  90:	82 e0       	ldi	r24, 0x02	; 2
  92:	84 bd       	out	0x24, r24	; 36
	TCCR0B = (1<<CS01);   //use clk/8
  94:	85 bd       	out	0x25, r24	; 37
	TIMSK0 = (1<<OCIE0A); //interrupt
  96:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7e006e>
	TCNT0=0x00;
  9a:	16 bc       	out	0x26, r1	; 38
	OCR0A=199;   // 10kHz
  9c:	97 ec       	ldi	r25, 0xC7	; 199
  9e:	97 bd       	out	0x27, r25	; 39
	//OCR1A=199;	// 10kHz


	// enable timer interrupt for Timer2

	TCCR2A = (1<<WGM21); //ctc
  a0:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7e00b0>
	TCCR2B = (1<<CS21);   //use clk/8
  a4:	80 93 b1 00 	sts	0x00B1, r24	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7e00b1>
	TIMSK2 = (1<<OCIE2A); //interrupt
  a8:	80 93 70 00 	sts	0x0070, r24	; 0x800070 <__TEXT_REGION_LENGTH__+0x7e0070>
	TCNT2=0x00;
  ac:	10 92 b2 00 	sts	0x00B2, r1	; 0x8000b2 <__TEXT_REGION_LENGTH__+0x7e00b2>
	OCR2A=199;   // 10kHz
  b0:	90 93 b3 00 	sts	0x00B3, r25	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>
  b4:	08 95       	ret

000000b6 <Init_Interrupts>:

void Init_Interrupts()
{
	// enable External Interrupt Request 0 (pin 2)

	EICRA =0x03; //(1<<ISC00) | (1<<ISC01);
  b6:	83 e0       	ldi	r24, 0x03	; 3
  b8:	80 93 69 00 	sts	0x0069, r24	; 0x800069 <__TEXT_REGION_LENGTH__+0x7e0069>
	//EIFR = (1<<INTF0);
//
	//// enable External Interrupt Request 1 (pin 3)

	//EICRA =0x00;//(1<<ISC10) | (1<<ISC11);
	EIMSK = 0x03;//(1<<INT1);
  bc:	8d bb       	out	0x1d, r24	; 29
	EIFR = 0x03;//(1<<INTF1);
  be:	8c bb       	out	0x1c, r24	; 28
  c0:	08 95       	ret

000000c2 <__vector_1>:
//
	//PORTB&=(0<< PB0);
//}

ISR (INT0_vect)
{	
  c2:	1f 92       	push	r1
  c4:	0f 92       	push	r0
  c6:	0f b6       	in	r0, 0x3f	; 63
  c8:	0f 92       	push	r0
  ca:	11 24       	eor	r1, r1
  cc:	8f 93       	push	r24
  ce:	9f 93       	push	r25
	if(AUTOMATIC_state==ON)
  d0:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <AUTOMATIC_state>
  d4:	81 30       	cpi	r24, 0x01	; 1
  d6:	81 f4       	brne	.+32     	; 0xf8 <__vector_1+0x36>
	{
		battom1=ON;
  d8:	81 e0       	ldi	r24, 0x01	; 1
  da:	90 e0       	ldi	r25, 0x00	; 0
  dc:	90 93 09 01 	sts	0x0109, r25	; 0x800109 <battom1+0x1>
  e0:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <battom1>
		j1=0;
  e4:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <j1+0x1>
  e8:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <j1>
		c=40960;//2560;
  ec:	80 e0       	ldi	r24, 0x00	; 0
  ee:	90 ea       	ldi	r25, 0xA0	; 160
  f0:	90 93 0c 01 	sts	0x010C, r25	; 0x80010c <c+0x1>
  f4:	80 93 0b 01 	sts	0x010B, r24	; 0x80010b <c>
	}
}
  f8:	9f 91       	pop	r25
  fa:	8f 91       	pop	r24
  fc:	0f 90       	pop	r0
  fe:	0f be       	out	0x3f, r0	; 63
 100:	0f 90       	pop	r0
 102:	1f 90       	pop	r1
 104:	18 95       	reti

00000106 <__vector_7>:

ISR (TIMER2_COMPA_vect) 
{
 106:	1f 92       	push	r1
 108:	0f 92       	push	r0
 10a:	0f b6       	in	r0, 0x3f	; 63
 10c:	0f 92       	push	r0
 10e:	11 24       	eor	r1, r1
 110:	2f 93       	push	r18
 112:	8f 93       	push	r24
 114:	9f 93       	push	r25
	
	if(battom1==ON)
 116:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <battom1>
 11a:	90 91 09 01 	lds	r25, 0x0109	; 0x800109 <battom1+0x1>
 11e:	01 97       	sbiw	r24, 0x01	; 1
 120:	09 f0       	breq	.+2      	; 0x124 <__vector_7+0x1e>
 122:	6d c0       	rjmp	.+218    	; 0x1fe <__vector_7+0xf8>
	{
		AUTOMATIC_state=OFF;
 124:	10 92 0a 01 	sts	0x010A, r1	; 0x80010a <AUTOMATIC_state>

		//PORTB|=(1<< PB0);
		motor_1_ON;
 128:	2b 9a       	sbi	0x05, 3	; 5

		if (b!=0)
 12a:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <b>
 12e:	88 23       	and	r24, r24
 130:	09 f4       	brne	.+2      	; 0x134 <__vector_7+0x2e>
 132:	52 c0       	rjmp	.+164    	; 0x1d8 <__vector_7+0xd2>
		{
			if(j1==0)
 134:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <j1>
 138:	90 91 04 01 	lds	r25, 0x0104	; 0x800104 <j1+0x1>
 13c:	00 97       	sbiw	r24, 0x00	; 0
 13e:	31 f5       	brne	.+76     	; 0x18c <__vector_7+0x86>
			{
				motor_1_Inverse;
 140:	95 b1       	in	r25, 0x05	; 5
 142:	80 e2       	ldi	r24, 0x20	; 32
 144:	89 27       	eor	r24, r25
 146:	85 b9       	out	0x05, r24	; 5
				i1++;
 148:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <i1>
 14c:	90 91 13 01 	lds	r25, 0x0113	; 0x800113 <i1+0x1>
 150:	01 96       	adiw	r24, 0x01	; 1
 152:	90 93 13 01 	sts	0x0113, r25	; 0x800113 <i1+0x1>
 156:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <i1>
			//	j1=4;

				/*******************************/
				/*==== >> avelacrac mas << ====*/

				if(c!=5)
 15a:	80 91 0b 01 	lds	r24, 0x010B	; 0x80010b <c>
 15e:	90 91 0c 01 	lds	r25, 0x010C	; 0x80010c <c+0x1>
 162:	85 30       	cpi	r24, 0x05	; 5
 164:	91 05       	cpc	r25, r1
 166:	59 f0       	breq	.+22     	; 0x17e <__vector_7+0x78>
				{
				c=c/2;
 168:	96 95       	lsr	r25
 16a:	87 95       	ror	r24
 16c:	90 93 0c 01 	sts	0x010C, r25	; 0x80010c <c+0x1>
 170:	80 93 0b 01 	sts	0x010B, r24	; 0x80010b <c>
				j1=c; 
 174:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <j1+0x1>
 178:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <j1>
 17c:	0c c0       	rjmp	.+24     	; 0x196 <__vector_7+0x90>
				}
				else
				j1=4;//1khz generation 6sc 10-200ms wait 
 17e:	84 e0       	ldi	r24, 0x04	; 4
 180:	90 e0       	ldi	r25, 0x00	; 0
 182:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <j1+0x1>
 186:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <j1>
 18a:	05 c0       	rjmp	.+10     	; 0x196 <__vector_7+0x90>

			}

			else
			{
				j1--;
 18c:	01 97       	sbiw	r24, 0x01	; 1
 18e:	90 93 04 01 	sts	0x0104, r25	; 0x800104 <j1+0x1>
 192:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <j1>
			}

			if(i1==12000)
 196:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <i1>
 19a:	90 91 13 01 	lds	r25, 0x0113	; 0x800113 <i1+0x1>
 19e:	80 3e       	cpi	r24, 0xE0	; 224
 1a0:	9e 42       	sbci	r25, 0x2E	; 46
 1a2:	69 f5       	brne	.+90     	; 0x1fe <__vector_7+0xf8>
			{
				i1=0;
 1a4:	10 92 13 01 	sts	0x0113, r1	; 0x800113 <i1+0x1>
 1a8:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <i1>
				b--;
 1ac:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <b>
 1b0:	81 50       	subi	r24, 0x01	; 1
 1b2:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <b>
				
				//PORTB &= 0xFC; //&=(0<< PB1);
				motor_1_signal_OFF;
 1b6:	2d 98       	cbi	0x05, 5	; 5
				//PORTB &=(0<< PB0);
				motor_1_OFF;
 1b8:	2b 98       	cbi	0x05, 3	; 5
				//PORTB ^=0x04;//(1<< PB2);
				motor_1_dir_inverse;
 1ba:	95 b1       	in	r25, 0x05	; 5
 1bc:	80 e1       	ldi	r24, 0x10	; 16
 1be:	89 27       	eor	r24, r25
 1c0:	85 b9       	out	0x05, r24	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 1c2:	8f ef       	ldi	r24, 0xFF	; 255
 1c4:	91 ee       	ldi	r25, 0xE1	; 225
 1c6:	24 e0       	ldi	r18, 0x04	; 4
 1c8:	81 50       	subi	r24, 0x01	; 1
 1ca:	90 40       	sbci	r25, 0x00	; 0
 1cc:	20 40       	sbci	r18, 0x00	; 0
 1ce:	e1 f7       	brne	.-8      	; 0x1c8 <__vector_7+0xc2>
 1d0:	00 c0       	rjmp	.+0      	; 0x1d2 <__vector_7+0xcc>
 1d2:	00 00       	nop
				_delay_ms(100);



				//PORTB|=0x01;//(1<< PB0);
				motor_1_ON;
 1d4:	2b 9a       	sbi	0x05, 3	; 5
 1d6:	13 c0       	rjmp	.+38     	; 0x1fe <__vector_7+0xf8>
			}
		}

		else
		{
			PORTB|=0x04;//(1<< PB2);
 1d8:	2a 9a       	sbi	0x05, 2	; 5
			//PORTB&=0xFE;//(0<< PB0);
			motor_1_OFF;
 1da:	2b 98       	cbi	0x05, 3	; 5
			battom1=OFF;
 1dc:	10 92 09 01 	sts	0x0109, r1	; 0x800109 <battom1+0x1>
 1e0:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <battom1>
			battom0=ON;
 1e4:	81 e0       	ldi	r24, 0x01	; 1
 1e6:	90 e0       	ldi	r25, 0x00	; 0
 1e8:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <_edata+0x1>
 1ec:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <_edata>
			j0=0;
 1f0:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <j0+0x1>
 1f4:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <j0>
			//b=Nuber_of_operetions;
			b=4;
 1f8:	84 e0       	ldi	r24, 0x04	; 4
 1fa:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <b>
		}
	}

}	
 1fe:	9f 91       	pop	r25
 200:	8f 91       	pop	r24
 202:	2f 91       	pop	r18
 204:	0f 90       	pop	r0
 206:	0f be       	out	0x3f, r0	; 63
 208:	0f 90       	pop	r0
 20a:	1f 90       	pop	r1
 20c:	18 95       	reti

0000020e <__vector_14>:



ISR (TIMER0_COMPA_vect)
{
 20e:	1f 92       	push	r1
 210:	0f 92       	push	r0
 212:	0f b6       	in	r0, 0x3f	; 63
 214:	0f 92       	push	r0
 216:	11 24       	eor	r1, r1
 218:	8f 93       	push	r24
 21a:	9f 93       	push	r25
	if(battom0==ON)
 21c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <_edata>
 220:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <_edata+0x1>
 224:	01 97       	sbiw	r24, 0x01	; 1
 226:	f1 f5       	brne	.+124    	; 0x2a4 <__vector_14+0x96>
	{
		//PORTD|=(1<< PD7);
		motor_2_ON;
 228:	29 9a       	sbi	0x05, 1	; 5
		if(j0==0)
 22a:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <j0>
 22e:	90 91 11 01 	lds	r25, 0x0111	; 0x800111 <j0+0x1>
 232:	00 97       	sbiw	r24, 0x00	; 0
 234:	a1 f4       	brne	.+40     	; 0x25e <__vector_14+0x50>
		{
			//PORTD^=(1<< PD6 );
			motor_2_Inverse;
 236:	95 b1       	in	r25, 0x05	; 5
 238:	81 e0       	ldi	r24, 0x01	; 1
 23a:	89 27       	eor	r24, r25
 23c:	85 b9       	out	0x05, r24	; 5
			i0++;
 23e:	80 91 0d 01 	lds	r24, 0x010D	; 0x80010d <i0>
 242:	90 91 0e 01 	lds	r25, 0x010E	; 0x80010e <i0+0x1>
 246:	01 96       	adiw	r24, 0x01	; 1
 248:	90 93 0e 01 	sts	0x010E, r25	; 0x80010e <i0+0x1>
 24c:	80 93 0d 01 	sts	0x010D, r24	; 0x80010d <i0>
			j0=50;
 250:	82 e3       	ldi	r24, 0x32	; 50
 252:	90 e0       	ldi	r25, 0x00	; 0
 254:	90 93 11 01 	sts	0x0111, r25	; 0x800111 <j0+0x1>
 258:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <j0>
 25c:	05 c0       	rjmp	.+10     	; 0x268 <__vector_14+0x5a>
		}

		else
		{
			j0--;
 25e:	01 97       	sbiw	r24, 0x01	; 1
 260:	90 93 11 01 	sts	0x0111, r25	; 0x800111 <j0+0x1>
 264:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <j0>
		}
		if(i0==200)
 268:	80 91 0d 01 	lds	r24, 0x010D	; 0x80010d <i0>
 26c:	90 91 0e 01 	lds	r25, 0x010E	; 0x80010e <i0+0x1>
 270:	88 3c       	cpi	r24, 0xC8	; 200
 272:	91 05       	cpc	r25, r1
 274:	b9 f4       	brne	.+46     	; 0x2a4 <__vector_14+0x96>
		{
			i0=0;
 276:	10 92 0e 01 	sts	0x010E, r1	; 0x80010e <i0+0x1>
 27a:	10 92 0d 01 	sts	0x010D, r1	; 0x80010d <i0>
			battom0=OFF;
 27e:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <_edata+0x1>
 282:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
			
			//PORTD&=(0<< PD7);
			motor_2_OFF;
 286:	29 98       	cbi	0x05, 1	; 5
			//PORTD^=(0<< PD6);
			//motor_2_Inverse;
			motor_2_signal_OFF;
 288:	28 98       	cbi	0x05, 0	; 5
			AUTOMATIC_state=ON;
 28a:	81 e0       	ldi	r24, 0x01	; 1
 28c:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <AUTOMATIC_state>
			battom1=ON;
 290:	81 e0       	ldi	r24, 0x01	; 1
 292:	90 e0       	ldi	r25, 0x00	; 0
 294:	90 93 09 01 	sts	0x0109, r25	; 0x800109 <battom1+0x1>
 298:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <battom1>
			j1=0;
 29c:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <j1+0x1>
 2a0:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <j1>
		}
	
	}


}
 2a4:	9f 91       	pop	r25
 2a6:	8f 91       	pop	r24
 2a8:	0f 90       	pop	r0
 2aa:	0f be       	out	0x3f, r0	; 63
 2ac:	0f 90       	pop	r0
 2ae:	1f 90       	pop	r1
 2b0:	18 95       	reti

000002b2 <__vector_2>:
/***************************************
===========>> manual mode <<===========*/
/*======= >> avelacrac mas << ==========*/

ISR(INT1_vect)
{
 2b2:	1f 92       	push	r1
 2b4:	0f 92       	push	r0
 2b6:	0f b6       	in	r0, 0x3f	; 63
 2b8:	0f 92       	push	r0
 2ba:	11 24       	eor	r1, r1
 2bc:	2f 93       	push	r18
 2be:	3f 93       	push	r19
 2c0:	4f 93       	push	r20
 2c2:	8f 93       	push	r24
 2c4:	9f 93       	push	r25
 2c6:	ef 93       	push	r30
 2c8:	ff 93       	push	r31
	//u= 0x00;
	AUTOMATIC_state=OFF;
 2ca:	10 92 0a 01 	sts	0x010A, r1	; 0x80010a <AUTOMATIC_state>
	battom1=OFF;
 2ce:	10 92 09 01 	sts	0x0109, r1	; 0x800109 <battom1+0x1>
 2d2:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <battom1>
	battom0=OFF;
 2d6:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <_edata+0x1>
 2da:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
	//PORTD&=0x7F;
	motor_2_signal_OFF;
 2de:	28 98       	cbi	0x05, 0	; 5
	motor_2_OFF;
 2e0:	29 98       	cbi	0x05, 1	; 5
	//PORTB&=0xFE;
	motor_1_OFF;
 2e2:	2b 98       	cbi	0x05, 3	; 5


	//manual_mode=0x08 & PORTD;
	manual_mode=manual_mode_check;
 2e4:	89 b1       	in	r24, 0x09	; 9
 2e6:	88 70       	andi	r24, 0x08	; 8
 2e8:	80 93 0f 01 	sts	0x010F, r24	; 0x80010f <manual_mode>
	while(manual_mode_check==OFF)//)PD3//inverse logic should be ==ON
 2ec:	4b 9b       	sbis	0x09, 3	; 9
 2ee:	24 c0       	rjmp	.+72     	; 0x338 <__vector_2+0x86>
 2f0:	29 c0       	rjmp	.+82     	; 0x344 <__vector_2+0x92>
	{
		
		while(manual_mode_motor_1_on_check!=OFF)//PIND4==0x10 check if the flag is on
		{ 
			//PORTB|=0x01;
			motor_1_ON;
 2f2:	2b 9a       	sbi	0x05, 3	; 5
			//PORTB^=0x02;//(1<< PB1 );
			motor_1_Inverse;
 2f4:	85 b1       	in	r24, 0x05	; 5
 2f6:	84 27       	eor	r24, r20
 2f8:	85 b9       	out	0x05, r24	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2fa:	8f ec       	ldi	r24, 0xCF	; 207
 2fc:	97 e0       	ldi	r25, 0x07	; 7
 2fe:	01 97       	sbiw	r24, 0x01	; 1
 300:	f1 f7       	brne	.-4      	; 0x2fe <__vector_2+0x4c>
 302:	00 c0       	rjmp	.+0      	; 0x304 <__vector_2+0x52>
 304:	00 00       	nop
	//manual_mode=0x08 & PORTD;
	manual_mode=manual_mode_check;
	while(manual_mode_check==OFF)//)PD3//inverse logic should be ==ON
	{
		
		while(manual_mode_motor_1_on_check!=OFF)//PIND4==0x10 check if the flag is on
 306:	1a 99       	sbic	0x03, 2	; 3
 308:	f4 cf       	rjmp	.-24     	; 0x2f2 <__vector_2+0x40>
			//w= 0x10 & PIND;				
			
		}
			
		//PORTB&=0xFE;//(0<< PB0);
		motor_1_OFF;
 30a:	2b 98       	cbi	0x05, 3	; 5
		motor_1_signal_OFF;
 30c:	2d 98       	cbi	0x05, 5	; 5

		
		while(manual_mode_motor_2_on_check!=OFF)
 30e:	0d c0       	rjmp	.+26     	; 0x32a <__vector_2+0x78>
 310:	93 2f       	mov	r25, r19
		{
			for(uint8_t u=1;u<=200;u++)
			{
				//PORTD|=0x80;//(1<< PD7);
				//PORTD^=0x40;//(1<< PD6 );
				motor_2_ON;
 312:	29 9a       	sbi	0x05, 1	; 5
				motor_2_Inverse;
 314:	85 b1       	in	r24, 0x05	; 5
 316:	82 27       	eor	r24, r18
 318:	85 b9       	out	0x05, r24	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 31a:	ef e1       	ldi	r30, 0x1F	; 31
 31c:	fe e4       	ldi	r31, 0x4E	; 78
 31e:	31 97       	sbiw	r30, 0x01	; 1
 320:	f1 f7       	brne	.-4      	; 0x31e <__vector_2+0x6c>
 322:	00 c0       	rjmp	.+0      	; 0x324 <__vector_2+0x72>
 324:	00 00       	nop
 326:	91 50       	subi	r25, 0x01	; 1
		motor_1_signal_OFF;

		
		while(manual_mode_motor_2_on_check!=OFF)
		{
			for(uint8_t u=1;u<=200;u++)
 328:	a1 f7       	brne	.-24     	; 0x312 <__vector_2+0x60>
		//PORTB&=0xFE;//(0<< PB0);
		motor_1_OFF;
		motor_1_signal_OFF;

		
		while(manual_mode_motor_2_on_check!=OFF)
 32a:	4d 99       	sbic	0x09, 5	; 9
 32c:	f1 cf       	rjmp	.-30     	; 0x310 <__vector_2+0x5e>
			}

			
		}
		//PORTD&=0x7F;
		motor_2_OFF;
 32e:	29 98       	cbi	0x05, 1	; 5
		motor_2_signal_OFF;
 330:	28 98       	cbi	0x05, 0	; 5
	motor_1_OFF;


	//manual_mode=0x08 & PORTD;
	manual_mode=manual_mode_check;
	while(manual_mode_check==OFF)//)PD3//inverse logic should be ==ON
 332:	4b 9b       	sbis	0x09, 3	; 9
 334:	04 c0       	rjmp	.+8      	; 0x33e <__vector_2+0x8c>
 336:	06 c0       	rjmp	.+12     	; 0x344 <__vector_2+0x92>
		while(manual_mode_motor_1_on_check!=OFF)//PIND4==0x10 check if the flag is on
		{ 
			//PORTB|=0x01;
			motor_1_ON;
			//PORTB^=0x02;//(1<< PB1 );
			motor_1_Inverse;
 338:	40 e2       	ldi	r20, 0x20	; 32
			for(uint8_t u=1;u<=200;u++)
			{
				//PORTD|=0x80;//(1<< PD7);
				//PORTD^=0x40;//(1<< PD6 );
				motor_2_ON;
				motor_2_Inverse;
 33a:	21 e0       	ldi	r18, 0x01	; 1
 33c:	38 ec       	ldi	r19, 0xC8	; 200
	//manual_mode=0x08 & PORTD;
	manual_mode=manual_mode_check;
	while(manual_mode_check==OFF)//)PD3//inverse logic should be ==ON
	{
		
		while(manual_mode_motor_1_on_check!=OFF)//PIND4==0x10 check if the flag is on
 33e:	1a 99       	sbic	0x03, 2	; 3
 340:	d8 cf       	rjmp	.-80     	; 0x2f2 <__vector_2+0x40>
 342:	e3 cf       	rjmp	.-58     	; 0x30a <__vector_2+0x58>
		motor_2_OFF;
		motor_2_signal_OFF;

		//manual_mode=manual_mode_check;
	}
	AUTOMATIC_state=ON;
 344:	81 e0       	ldi	r24, 0x01	; 1
 346:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <AUTOMATIC_state>


}
 34a:	ff 91       	pop	r31
 34c:	ef 91       	pop	r30
 34e:	9f 91       	pop	r25
 350:	8f 91       	pop	r24
 352:	4f 91       	pop	r20
 354:	3f 91       	pop	r19
 356:	2f 91       	pop	r18
 358:	0f 90       	pop	r0
 35a:	0f be       	out	0x3f, r0	; 63
 35c:	0f 90       	pop	r0
 35e:	1f 90       	pop	r1
 360:	18 95       	reti

00000362 <main>:


int main(void)
{
	//way=0x00;
	battom0=OFF;
 362:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <_edata+0x1>
 366:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <_edata>
	i0=0;
 36a:	10 92 0e 01 	sts	0x010E, r1	; 0x80010e <i0+0x1>
 36e:	10 92 0d 01 	sts	0x010D, r1	; 0x80010d <i0>
	j0=0;
 372:	10 92 11 01 	sts	0x0111, r1	; 0x800111 <j0+0x1>
 376:	10 92 10 01 	sts	0x0110, r1	; 0x800110 <j0>
	battom1=OFF;
 37a:	10 92 09 01 	sts	0x0109, r1	; 0x800109 <battom1+0x1>
 37e:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <battom1>
	i1=0;
 382:	10 92 13 01 	sts	0x0113, r1	; 0x800113 <i1+0x1>
 386:	10 92 12 01 	sts	0x0112, r1	; 0x800112 <i1>
	j1=0;
 38a:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <j1+0x1>
 38e:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <j1>

	b=4;
 392:	84 e0       	ldi	r24, 0x04	; 4
 394:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <b>

	AUTOMATIC_state=ON;
 398:	81 e0       	ldi	r24, 0x01	; 1
 39a:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <AUTOMATIC_state>

	sbi(motor_1_freq_DDR,motor_1_freq_DDR_pin);
 39e:	25 9a       	sbi	0x04, 5	; 4
	sbi(motor_1_ON_OFF_DDR,motor_1_ON_OFF_DDR_pin);
 3a0:	23 9a       	sbi	0x04, 3	; 4
	sbi(motor_1_dir_DDR,motor_1_dir_DDR_pin);
 3a2:	24 9a       	sbi	0x04, 4	; 4
	//DDRB=(1<<DDB1)|(1<<DDB0)|(1<<DDB2)|(1<<DDB5);
	//PORTB=(1<< PB2)|(1<<PB5);
	motor_1_dir_on;
 3a4:	2c 9a       	sbi	0x05, 4	; 5
	motor_2_freq_PORT=0x00;//bla bla bla pull up stuff
 3a6:	15 b8       	out	0x05, r1	; 5
	sbi(motor_2_freq_DDR,motor_2_freq_DDR_pin);
 3a8:	20 9a       	sbi	0x04, 0	; 4
	sbi(motor_2_ON_OFF_DDR,motor_2_ON_OFF_DDR_pin);
 3aa:	21 9a       	sbi	0x04, 1	; 4
	//PORTD=(1<<PORTD3);
	

	cli();
 3ac:	f8 94       	cli
	Init_Interrupts();
 3ae:	0e 94 5b 00 	call	0xb6	; 0xb6 <Init_Interrupts>
	Init_Timers();
 3b2:	0e 94 48 00 	call	0x90	; 0x90 <Init_Timers>
	//Init_ADC();
	//ADC_read();
	sei();
 3b6:	78 94       	sei
 3b8:	2f ef       	ldi	r18, 0xFF	; 255
 3ba:	83 ed       	ldi	r24, 0xD3	; 211
 3bc:	90 e3       	ldi	r25, 0x30	; 48
 3be:	21 50       	subi	r18, 0x01	; 1
 3c0:	80 40       	sbci	r24, 0x00	; 0
 3c2:	90 40       	sbci	r25, 0x00	; 0
 3c4:	e1 f7       	brne	.-8      	; 0x3be <main+0x5c>
 3c6:	00 c0       	rjmp	.+0      	; 0x3c8 <main+0x66>
 3c8:	00 00       	nop
 3ca:	f6 cf       	rjmp	.-20     	; 0x3b8 <main+0x56>

000003cc <_exit>:
 3cc:	f8 94       	cli

000003ce <__stop_program>:
 3ce:	ff cf       	rjmp	.-2      	; 0x3ce <__stop_program>
