# PINAGEM


PARA PINAR A SUA PLACA, SEJA ESSE OU QUALQUER OUTRO MODELO, VOCÊ DEVE POSSUIR
A TABELA DE PINOS REFERENTE A **SUA** FPGA!
O ARQUIVO PARA PINAGEM SEGUE A SEGUINTE ESTRUTURA:

#### nome, numero_do_pino
O nome do pino **DEVE** ser o mesmo que você declarou no seu arquivo principal.
```
//Exemplo:
//Em um arquivo txt

Clock_50, PIN_23
RESET, PIN_25

//... e assim por diante.

```

#### PINAGEM
***
[Baixe aqui a pinagem completa](https://github.com/filippovf/KitEasyFPGA/blob/master/EasyFPGA-Informa%C3%A7%C3%B5esImportantesePinagem.pdf)

***

SEGUE ABAIXO O TUTORIAL PARA PINAR A PLACA.
```
COMPILE SEU PROJETO, SE DEU TUDO CERTO, VÁ PARA A PINAGEM.

```
![](https://github.com/tarcisio01/Tutorial_Verilog/blob/main/imagens/img_1.png)
![](https://github.com/tarcisio01/Tutorial_Verilog/blob/main/imagens/img_2.PNG)
![](https://github.com/tarcisio01/Tutorial_Verilog/blob/main/imagens/img_3.PNG)
#### NÃO SE ESQUEÇA DE MUDAR O TIPO DE ARQUIVO PARA TXT
![](https://github.com/tarcisio01/Tutorial_Verilog/blob/main/imagens/img_4.PNG)

***
