$version Generated by simsys.py $end
$date Monday, 14 Sep 2020 at 23:19:00 $end
$timescale 1ns $end
$scope module SYSTEM $end
	$scope module rst0 $end
		$var wire 1 W0 rst0_Q $end
	$upscope $end
	$scope module clk0 $end
		$var wire 1 W1 clk0_P $end
		$var wire 1 W2 clk0_Q $end
	$upscope $end
	$scope module cnt0 $end
		$var wire 1 W3 cnt0_trg $end
		$var wire 1 W4 cnt0_clr $end
		$var wire 4 W5 cnt0_Q[3:0] $end
	$upscope $end
$upscope $end
$enddefinitions $end
#0 0W0 1W1 0W2 0W3 0W4 b0011 W5 
#1 b0000 W5 
#10 0W1 1W2 1W3 
#20 1W1 0W2 0W3 
#30 0W1 1W2 1W3 
#35 1W0 1W4 
#40 1W1 0W2 0W3 
#50 0W1 1W2 1W3 
#51 b0001 W5 
#60 1W1 0W2 0W3 
#70 0W1 1W2 1W3 
#71 b0010 W5 
#80 1W1 0W2 0W3 
#90 0W1 1W2 1W3 
#91 b0011 W5 
#100 1W1 0W2 0W3 
#110 0W1 1W2 1W3 
#111 b0100 W5 
#120 1W1 0W2 0W3 
#130 0W1 1W2 1W3 
#131 b0101 W5 
#140 1W1 0W2 0W3 
#150 0W1 1W2 1W3 
#151 b0110 W5 
#160 1W1 0W2 0W3 
#170 0W1 1W2 1W3 
#171 b0111 W5 
#180 1W1 0W2 0W3 
#190 0W1 1W2 1W3 
#191 b1000 W5 
#200 1W1 0W2 0W3 
#210 0W1 1W2 1W3 
#211 b1001 W5 
#220 1W1 0W2 0W3 
#230 0W1 1W2 1W3 
#231 b1010 W5 
#240 1W1 0W2 0W3 
#250 0W1 1W2 1W3 
#251 b1011 W5 
#260 1W1 0W2 0W3 
#270 0W1 1W2 1W3 
#271 b1100 W5 
#280 1W1 0W2 0W3 
#290 0W1 1W2 1W3 
#291 b1101 W5 
#300 1W1 0W2 0W3 
#310 0W1 1W2 1W3 
#311 b1110 W5 
#320 1W1 0W2 0W3 
#330 0W1 1W2 1W3 
#331 b1111 W5 
#340 1W1 0W2 0W3 
#350 0W1 1W2 1W3 
#351 b0000 W5 
#360 1W1 0W2 0W3 
#370 0W1 1W2 1W3 
#371 b0001 W5 
#380 1W1 0W2 0W3 
#390 0W1 1W2 1W3 
#391 b0010 W5 
#400 1W1 0W2 0W3 
#410 0W1 1W2 1W3 
#411 b0011 W5 
#420 1W1 0W2 0W3 
#430 0W1 1W2 1W3 
#431 b0100 W5 
#440 1W1 0W2 0W3 
#450 0W1 1W2 1W3 
#451 b0101 W5 
#460 1W1 0W2 0W3 
#470 0W1 1W2 1W3 
#471 b0110 W5 
#480 1W1 0W2 0W3 
#490 0W1 1W2 1W3 
#491 b0111 W5 
