# Verilog-HDL 

## 基本

モジュールの定義は、 `module` から `endmodule` の間である。  


```
## 参考資料

- [Verilog-HDL Introduction](https://openit.kek.jp/training/2021/fpga/docs/introduction-to-veriloghdl.pdf)   
- [FPGA designs with Verilog](https://verilogguide.readthedocs.io/en/latest/index.html)   
- [Verilog-HDL 入門](https://sites.google.com/site/methingh/fpga-asic-bei-wang-lu/verilog-hdl)   
