//-MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON-
//-MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON-
//-MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON-
//
//  N25Q064A13E
//
//  Verilog Behavioral Model
//  Version 1.2
//
//  Copyright (c) 2013 Micron Inc.
//
//-MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON-
//-MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON-
//-MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON--MICRON-


@00
00
01

@08
A5
5A

//page 1
@100  
A0
A1
A2
A3

//last columns of subsector 0
@000FFE
00
00

//subsector 1
@001000
11
22 

//last columns of sector 0
@00FFFE
00
00

//sector 1
@010000
AA
BB

//sector 8
@080000
00
01
02
03
04
@080FFE
80
81
@08F000
90
91
@08FFFE
9E
9F

//sector 9
@090000
10
11



