
lab_5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000772  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000006fe  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000006  00800100  00800100  00000772  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000772  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000007a4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000a0  00000000  00000000  000007e4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000baf  00000000  00000000  00000884  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000086d  00000000  00000000  00001433  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000677  00000000  00000000  00001ca0  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000110  00000000  00000000  00002318  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000487  00000000  00000000  00002428  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000329  00000000  00000000  000028af  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000070  00000000  00000000  00002bd8  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 b4 00 	jmp	0x168	; 0x168 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a6 30       	cpi	r26, 0x06	; 6
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 7a 00 	call	0xf4	; 0xf4 <main>
  88:	0c 94 7d 03 	jmp	0x6fa	; 0x6fa <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <initADC>:




void initADC(void){
	ADMUX = 0;
  90:	ec e7       	ldi	r30, 0x7C	; 124
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	10 82       	st	Z, r1
	//Vref = AVcc = 5Vs
	ADMUX |= (1 << REFS0);		//mas significativos
  96:	80 81       	ld	r24, Z
  98:	80 64       	ori	r24, 0x40	; 64
  9a:	80 83       	st	Z, r24
	ADMUX &= ~(1 << REFS1);		//menos significativos 
  9c:	80 81       	ld	r24, Z
  9e:	8f 77       	andi	r24, 0x7F	; 127
  a0:	80 83       	st	Z, r24
	
	ADMUX |= (1 << ADLAR);	//left adjust
  a2:	80 81       	ld	r24, Z
  a4:	80 62       	ori	r24, 0x20	; 32
  a6:	80 83       	st	Z, r24
	
	ADCSRA = 0;
  a8:	ea e7       	ldi	r30, 0x7A	; 122
  aa:	f0 e0       	ldi	r31, 0x00	; 0
  ac:	10 82       	st	Z, r1
	ADCSRA |= (1 << ADEN);	//turn on ADC  - Este
  ae:	80 81       	ld	r24, Z
  b0:	80 68       	ori	r24, 0x80	; 128
  b2:	80 83       	st	Z, r24
	ADCSRA |= (1 << ADIE);	//interruption
  b4:	80 81       	ld	r24, Z
  b6:	88 60       	ori	r24, 0x08	; 8
  b8:	80 83       	st	Z, r24
	
	//prescaler 128 > 125kHz
	ADCSRA |= (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0);
  ba:	80 81       	ld	r24, Z
  bc:	87 60       	ori	r24, 0x07	; 7
  be:	80 83       	st	Z, r24
	
	DIDR0 |= (1 << ADC0D) | (1 << ADC1D);	//disable PC0 digital input
  c0:	ee e7       	ldi	r30, 0x7E	; 126
  c2:	f0 e0       	ldi	r31, 0x00	; 0
  c4:	80 81       	ld	r24, Z
  c6:	83 60       	ori	r24, 0x03	; 3
  c8:	80 83       	st	Z, r24
  ca:	08 95       	ret

000000cc <readADC>:
}

uint16_t readADC(uint8_t canal)
{
	canal &= 0x07;
  cc:	87 70       	andi	r24, 0x07	; 7
	
	
	// Configurar el canal
	ADMUX = (ADMUX & 0xF0) | canal;
  ce:	ec e7       	ldi	r30, 0x7C	; 124
  d0:	f0 e0       	ldi	r31, 0x00	; 0
  d2:	90 81       	ld	r25, Z
  d4:	90 7f       	andi	r25, 0xF0	; 240
  d6:	89 2b       	or	r24, r25
  d8:	80 83       	st	Z, r24
	
	// Iniciar conversión
	ADCSRA |= (1 << ADSC);
  da:	ea e7       	ldi	r30, 0x7A	; 122
  dc:	f0 e0       	ldi	r31, 0x00	; 0
  de:	80 81       	ld	r24, Z
  e0:	80 64       	ori	r24, 0x40	; 64
  e2:	80 83       	st	Z, r24
	
	// Esperar a que termine la conversión
	while (ADCSRA & (1 << ADSC));
  e4:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
  e8:	86 fd       	sbrc	r24, 6
  ea:	fc cf       	rjmp	.-8      	; 0xe4 <readADC+0x18>
	//_delay_ms(10); // Tiempo de adquisición

	//ADCSRA |= (1 << ADSC); // Iniciar conversión
	//while (ADCSRA & (1 << ADSC)); // Esperar

	return ADCH; // Valor de 10 bits
  ec:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
}
  f0:	90 e0       	ldi	r25, 0x00	; 0
  f2:	08 95       	ret

000000f4 <main>:
uint16_t readADC(uint8_t canal);


int main(void)
{
	cli();
  f4:	f8 94       	cli
	DDRB |= (1 << PORTB2);		//PB2 as output (OC0A and OCR0B)
  f6:	84 b1       	in	r24, 0x04	; 4
  f8:	84 60       	ori	r24, 0x04	; 4
  fa:	84 b9       	out	0x04, r24	; 4
	DDRD |= (1 << PORTD3);		//pD3 control B
  fc:	8a b1       	in	r24, 0x0a	; 10
  fe:	88 60       	ori	r24, 0x08	; 8
 100:	8a b9       	out	0x0a, r24	; 10
	/*TCCR1A = 0;
	TCCR1B = 0;*/
	
	DDRC = 0;		//Puerto C como entrada 
 102:	17 b8       	out	0x07, r1	; 7
	
	
	initFastPWM1(settedUp, 8);		//pwm1 precaler 8
 104:	68 e0       	ldi	r22, 0x08	; 8
 106:	70 e0       	ldi	r23, 0x00	; 0
 108:	82 e0       	ldi	r24, 0x02	; 2
 10a:	0e 94 ea 00 	call	0x1d4	; 0x1d4 <initFastPWM1>
	channel(channelB, nop);			//salida no invertida 
 10e:	60 e0       	ldi	r22, 0x00	; 0
 110:	82 e0       	ldi	r24, 0x02	; 2
 112:	0e 94 c9 00 	call	0x192	; 0x192 <channel>
	topValue(39999);				// top para 50hz
 116:	8f e3       	ldi	r24, 0x3F	; 63
 118:	9c e9       	ldi	r25, 0x9C	; 156
 11a:	0e 94 21 01 	call	0x242	; 0x242 <topValue>
	
	initFastPWM2(nop, 256);			//timer 2, prescaler 64
 11e:	60 e0       	ldi	r22, 0x00	; 0
 120:	71 e0       	ldi	r23, 0x01	; 1
 122:	80 e0       	ldi	r24, 0x00	; 0
 124:	0e 94 67 01 	call	0x2ce	; 0x2ce <initFastPWM2>
	channel2(channelB, nop);		//canal B PD3
 128:	60 e0       	ldi	r22, 0x00	; 0
 12a:	82 e0       	ldi	r24, 0x02	; 2
 12c:	0e 94 9e 01 	call	0x33c	; 0x33c <channel2>
	uint16_t i = 0;
	//uint8_t restart = 0;
	uint16_t j = 1000;
	OCR1B = j;
	*/
	initADC();  // Activa el ADC (con ADCH como salida de 8 bits)
 130:	0e 94 48 00 	call	0x90	; 0x90 <initADC>
	sei();
 134:	78 94       	sei
	
	while (1)
	{
		 uint16_t valorPC0 = readADC(0);
 136:	80 e0       	ldi	r24, 0x00	; 0
 138:	0e 94 66 00 	call	0xcc	; 0xcc <readADC>
		 convertServo(valorPC0, channelB);
 13c:	62 e0       	ldi	r22, 0x02	; 2
 13e:	0e 94 32 01 	call	0x264	; 0x264 <convertServo>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 142:	8f e3       	ldi	r24, 0x3F	; 63
 144:	9c e9       	ldi	r25, 0x9C	; 156
 146:	01 97       	sbiw	r24, 0x01	; 1
 148:	f1 f7       	brne	.-4      	; 0x146 <main+0x52>
 14a:	00 c0       	rjmp	.+0      	; 0x14c <main+0x58>
 14c:	00 00       	nop

		 _delay_ms(10);

		 // Leer PC1 (ADC1) y controlar servo 2 (Timer2)
		 uint16_t valorPC1 = readADC(1);
 14e:	81 e0       	ldi	r24, 0x01	; 1
 150:	0e 94 66 00 	call	0xcc	; 0xcc <readADC>
		 convertServo2(valorPC1, channelB);
 154:	62 e0       	ldi	r22, 0x02	; 2
 156:	0e 94 c5 01 	call	0x38a	; 0x38a <convertServo2>
 15a:	8f e3       	ldi	r24, 0x3F	; 63
 15c:	9c e9       	ldi	r25, 0x9C	; 156
 15e:	01 97       	sbiw	r24, 0x01	; 1
 160:	f1 f7       	brne	.-4      	; 0x15e <main+0x6a>
 162:	00 c0       	rjmp	.+0      	; 0x164 <main+0x70>
 164:	00 00       	nop
 166:	e7 cf       	rjmp	.-50     	; 0x136 <main+0x42>

00000168 <__vector_21>:
	return ADCH; // Valor de 10 bits
}



ISR (ADC_vect){
 168:	1f 92       	push	r1
 16a:	0f 92       	push	r0
 16c:	0f b6       	in	r0, 0x3f	; 63
 16e:	0f 92       	push	r0
 170:	11 24       	eor	r1, r1
 172:	8f 93       	push	r24
 174:	ef 93       	push	r30
 176:	ff 93       	push	r31
	//PORTD = ADCH;			//show in portd value of adc
	ADCSRA |= (1 << ADIF);	//turn off flag
 178:	ea e7       	ldi	r30, 0x7A	; 122
 17a:	f0 e0       	ldi	r31, 0x00	; 0
 17c:	80 81       	ld	r24, Z
 17e:	80 61       	ori	r24, 0x10	; 16
 180:	80 83       	st	Z, r24
}
 182:	ff 91       	pop	r31
 184:	ef 91       	pop	r30
 186:	8f 91       	pop	r24
 188:	0f 90       	pop	r0
 18a:	0f be       	out	0x3f, r0	; 63
 18c:	0f 90       	pop	r0
 18e:	1f 90       	pop	r1
 190:	18 95       	reti

00000192 <channel>:
uint16_t topVal = 0;		// establecer valor top o no 
uint16_t i, j;		//transition variables

//(channel <- channelA/channelB, inverted <- yes/nop)
void channel(uint8_t setChannel, uint8_t inverted){
	switch(setChannel){
 192:	81 30       	cpi	r24, 0x01	; 1
 194:	19 f0       	breq	.+6      	; 0x19c <channel+0xa>
 196:	82 30       	cpi	r24, 0x02	; 2
 198:	79 f0       	breq	.+30     	; 0x1b8 <channel+0x26>
 19a:	08 95       	ret
		case 1:		// canal A
			if(inverted == 1){
 19c:	61 30       	cpi	r22, 0x01	; 1
 19e:	31 f4       	brne	.+12     	; 0x1ac <channel+0x1a>
				TCCR1A |= (1 << COM1A0) | (1 << COM1A1);	//channel A inverted
 1a0:	e0 e8       	ldi	r30, 0x80	; 128
 1a2:	f0 e0       	ldi	r31, 0x00	; 0
 1a4:	80 81       	ld	r24, Z
 1a6:	80 6c       	ori	r24, 0xC0	; 192
 1a8:	80 83       	st	Z, r24
 1aa:	08 95       	ret
			}else{
				TCCR1A |= (1 << COM1A1);					//channel A no inverted
 1ac:	e0 e8       	ldi	r30, 0x80	; 128
 1ae:	f0 e0       	ldi	r31, 0x00	; 0
 1b0:	80 81       	ld	r24, Z
 1b2:	80 68       	ori	r24, 0x80	; 128
 1b4:	80 83       	st	Z, r24
 1b6:	08 95       	ret
			}
		break;
		
		case 2:		// Canal B
			if(inverted == 1){
 1b8:	61 30       	cpi	r22, 0x01	; 1
 1ba:	31 f4       	brne	.+12     	; 0x1c8 <channel+0x36>
				TCCR1A |= (1 << COM1B0) | (1 << COM1B1);	//channelB inverted
 1bc:	e0 e8       	ldi	r30, 0x80	; 128
 1be:	f0 e0       	ldi	r31, 0x00	; 0
 1c0:	80 81       	ld	r24, Z
 1c2:	80 63       	ori	r24, 0x30	; 48
 1c4:	80 83       	st	Z, r24
 1c6:	08 95       	ret
			}else{
				TCCR1A |= (1 << COM1B1);					//channelB no inverted
 1c8:	e0 e8       	ldi	r30, 0x80	; 128
 1ca:	f0 e0       	ldi	r31, 0x00	; 0
 1cc:	80 81       	ld	r24, Z
 1ce:	80 62       	ori	r24, 0x20	; 32
 1d0:	80 83       	st	Z, r24
 1d2:	08 95       	ret

000001d4 <initFastPWM1>:
/*Settings for Fast PWM 1, 16 bits, use it just one time
(inverted <- yes/nop, modePWM <- normal/settedUp, prescaler <- 1,8,64,256,1024)
*/
void initFastPWM1(uint8_t modePWM, uint16_t prescaler){
	//initialize register timer1
	TCCR1A = 0;			//Clean register 
 1d4:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = 0;
 1d8:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
	switch (prescaler)
 1dc:	68 30       	cpi	r22, 0x08	; 8
 1de:	71 05       	cpc	r23, r1
 1e0:	21 f0       	breq	.+8      	; 0x1ea <initFastPWM1+0x16>
 1e2:	61 15       	cp	r22, r1
 1e4:	74 40       	sbci	r23, 0x04	; 4
 1e6:	39 f0       	breq	.+14     	; 0x1f6 <initFastPWM1+0x22>
 1e8:	0b c0       	rjmp	.+22     	; 0x200 <initFastPWM1+0x2c>
	{
		case 8:
			TCCR1B |= (1 << CS11);					//prescaler 8
 1ea:	e1 e8       	ldi	r30, 0x81	; 129
 1ec:	f0 e0       	ldi	r31, 0x00	; 0
 1ee:	90 81       	ld	r25, Z
 1f0:	92 60       	ori	r25, 0x02	; 2
 1f2:	90 83       	st	Z, r25
		break;
 1f4:	05 c0       	rjmp	.+10     	; 0x200 <initFastPWM1+0x2c>
		
		case 1024:
			TCCR1B |= (1 << CS10) | (1 << CS12);	//prescaler 1024
 1f6:	e1 e8       	ldi	r30, 0x81	; 129
 1f8:	f0 e0       	ldi	r31, 0x00	; 0
 1fa:	90 81       	ld	r25, Z
 1fc:	95 60       	ori	r25, 0x05	; 5
 1fe:	90 83       	st	Z, r25
		break;
	}
	
	//selecting mode of operation
	switch (modePWM)
 200:	81 30       	cpi	r24, 0x01	; 1
 202:	19 f0       	breq	.+6      	; 0x20a <initFastPWM1+0x36>
 204:	82 30       	cpi	r24, 0x02	; 2
 206:	61 f0       	breq	.+24     	; 0x220 <initFastPWM1+0x4c>
 208:	08 95       	ret
	{
		case normal:		//fast pwm de 10 bits 
			//fast PWM 10-bit resolution
			TCCR1A |= (1 << WGM11) | (1 << WGM10);
 20a:	e0 e8       	ldi	r30, 0x80	; 128
 20c:	f0 e0       	ldi	r31, 0x00	; 0
 20e:	80 81       	ld	r24, Z
 210:	83 60       	ori	r24, 0x03	; 3
 212:	80 83       	st	Z, r24
			TCCR1B |= (1 << WGM12);
 214:	e1 e8       	ldi	r30, 0x81	; 129
 216:	f0 e0       	ldi	r31, 0x00	; 0
 218:	80 81       	ld	r24, Z
 21a:	88 60       	ori	r24, 0x08	; 8
 21c:	80 83       	st	Z, r24
		break;
 21e:	08 95       	ret
		
		case settedUp:		//fast pwm con icr1 como top 
			//fast PWM with ICR1 as TOP
			TCCR1A |= (1 << WGM11);
 220:	e0 e8       	ldi	r30, 0x80	; 128
 222:	f0 e0       	ldi	r31, 0x00	; 0
 224:	80 81       	ld	r24, Z
 226:	82 60       	ori	r24, 0x02	; 2
 228:	80 83       	st	Z, r24
			TCCR1B |= (1 << WGM12) | (1 << WGM13);
 22a:	e1 e8       	ldi	r30, 0x81	; 129
 22c:	f0 e0       	ldi	r31, 0x00	; 0
 22e:	80 81       	ld	r24, Z
 230:	88 61       	ori	r24, 0x18	; 24
 232:	80 83       	st	Z, r24
			topVal = 1;		// bandera que permite usar icr1
 234:	81 e0       	ldi	r24, 0x01	; 1
 236:	90 e0       	ldi	r25, 0x00	; 0
 238:	90 93 01 01 	sts	0x0101, r25	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 23c:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 240:	08 95       	ret

00000242 <topValue>:
	
}

//topValue, used if mode is settedUp
void topValue(uint16_t top){
	if (topVal == 1)	{
 242:	20 91 00 01 	lds	r18, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 246:	30 91 01 01 	lds	r19, 0x0101	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 24a:	21 30       	cpi	r18, 0x01	; 1
 24c:	31 05       	cpc	r19, r1
 24e:	29 f4       	brne	.+10     	; 0x25a <topValue+0x18>
		ICR1 = top;		//set top value
 250:	90 93 87 00 	sts	0x0087, r25	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 254:	80 93 86 00 	sts	0x0086, r24	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 258:	08 95       	ret
	}else{
		topVal = 0;		// ICR1 define el valor maximo del contador 
 25a:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <__DATA_REGION_ORIGIN__+0x1>
 25e:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 262:	08 95       	ret

00000264 <convertServo>:

//conversion for servos, mapping values
void convertServo(uint16_t analogIn, uint8_t selChannel){
	// ADCH entrada analogica 8 bits
	// (200/12)
	switch(selChannel){
 264:	61 30       	cpi	r22, 0x01	; 1
 266:	19 f0       	breq	.+6      	; 0x26e <convertServo+0xa>
 268:	62 30       	cpi	r22, 0x02	; 2
 26a:	c9 f0       	breq	.+50     	; 0x29e <convertServo+0x3a>
 26c:	08 95       	ret
		case 1:
			i = ADCH;
 26e:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 272:	90 e0       	ldi	r25, 0x00	; 0
 274:	90 93 05 01 	sts	0x0105, r25	; 0x800105 <i+0x1>
 278:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <i>
			j = (200/12)*i+1000; // convierte un rango de 0-255 a 1000-2000
 27c:	82 95       	swap	r24
 27e:	92 95       	swap	r25
 280:	90 7f       	andi	r25, 0xF0	; 240
 282:	98 27       	eor	r25, r24
 284:	80 7f       	andi	r24, 0xF0	; 240
 286:	98 27       	eor	r25, r24
 288:	88 51       	subi	r24, 0x18	; 24
 28a:	9c 4f       	sbci	r25, 0xFC	; 252
 28c:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <j+0x1>
 290:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <j>
			OCR1A = j;
 294:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 298:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
		break;
 29c:	08 95       	ret
		
		case 2:
			i = ADCH;
 29e:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 2a2:	90 e0       	ldi	r25, 0x00	; 0
 2a4:	90 93 05 01 	sts	0x0105, r25	; 0x800105 <i+0x1>
 2a8:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <i>
			j = (200/12)*i+1000;
 2ac:	82 95       	swap	r24
 2ae:	92 95       	swap	r25
 2b0:	90 7f       	andi	r25, 0xF0	; 240
 2b2:	98 27       	eor	r25, r24
 2b4:	80 7f       	andi	r24, 0xF0	; 240
 2b6:	98 27       	eor	r25, r24
 2b8:	88 51       	subi	r24, 0x18	; 24
 2ba:	9c 4f       	sbci	r25, 0xFC	; 252
 2bc:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <j+0x1>
 2c0:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <j>
			OCR1B = j;
 2c4:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 2c8:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 2cc:	08 95       	ret

000002ce <initFastPWM2>:
// PWM2.c
#include "PWM2.h"

void initFastPWM2(uint8_t inverted, uint16_t prescaler){
	// Reset Timer2 control registers
	TCCR2A = 0;
 2ce:	10 92 b0 00 	sts	0x00B0, r1	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
	TCCR2B = 0;
 2d2:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>

	// Prescaler
	switch (prescaler) {
 2d6:	60 38       	cpi	r22, 0x80	; 128
 2d8:	71 05       	cpc	r23, r1
 2da:	99 f0       	breq	.+38     	; 0x302 <initFastPWM2+0x34>
 2dc:	20 f4       	brcc	.+8      	; 0x2e6 <initFastPWM2+0x18>
 2de:	60 34       	cpi	r22, 0x40	; 64
 2e0:	71 05       	cpc	r23, r1
 2e2:	49 f0       	breq	.+18     	; 0x2f6 <initFastPWM2+0x28>
 2e4:	20 c0       	rjmp	.+64     	; 0x326 <initFastPWM2+0x58>
 2e6:	61 15       	cp	r22, r1
 2e8:	81 e0       	ldi	r24, 0x01	; 1
 2ea:	78 07       	cpc	r23, r24
 2ec:	81 f0       	breq	.+32     	; 0x30e <initFastPWM2+0x40>
 2ee:	61 15       	cp	r22, r1
 2f0:	74 40       	sbci	r23, 0x04	; 4
 2f2:	99 f0       	breq	.+38     	; 0x31a <initFastPWM2+0x4c>
 2f4:	18 c0       	rjmp	.+48     	; 0x326 <initFastPWM2+0x58>
		case 64:
		TCCR2B |= (1 << CS22); // clk/64
 2f6:	e1 eb       	ldi	r30, 0xB1	; 177
 2f8:	f0 e0       	ldi	r31, 0x00	; 0
 2fa:	80 81       	ld	r24, Z
 2fc:	84 60       	ori	r24, 0x04	; 4
 2fe:	80 83       	st	Z, r24
		break;
 300:	17 c0       	rjmp	.+46     	; 0x330 <initFastPWM2+0x62>
		case 128:
		TCCR2B |= (1 << CS22) | (1 << CS20); // clk/128
 302:	e1 eb       	ldi	r30, 0xB1	; 177
 304:	f0 e0       	ldi	r31, 0x00	; 0
 306:	80 81       	ld	r24, Z
 308:	85 60       	ori	r24, 0x05	; 5
 30a:	80 83       	st	Z, r24
		break;
 30c:	11 c0       	rjmp	.+34     	; 0x330 <initFastPWM2+0x62>
		case 256:
		TCCR2B |= (1 << CS22) | (1 << CS21); // clk/256
 30e:	e1 eb       	ldi	r30, 0xB1	; 177
 310:	f0 e0       	ldi	r31, 0x00	; 0
 312:	80 81       	ld	r24, Z
 314:	86 60       	ori	r24, 0x06	; 6
 316:	80 83       	st	Z, r24
		break;
 318:	0b c0       	rjmp	.+22     	; 0x330 <initFastPWM2+0x62>
		case 1024:
		TCCR2B |= (1 << CS22) | (1 << CS21) | (1 << CS20); // clk/1024
 31a:	e1 eb       	ldi	r30, 0xB1	; 177
 31c:	f0 e0       	ldi	r31, 0x00	; 0
 31e:	80 81       	ld	r24, Z
 320:	87 60       	ori	r24, 0x07	; 7
 322:	80 83       	st	Z, r24
		break;
 324:	05 c0       	rjmp	.+10     	; 0x330 <initFastPWM2+0x62>
		default:
		TCCR2B |= (1 << CS22); // default to 64
 326:	e1 eb       	ldi	r30, 0xB1	; 177
 328:	f0 e0       	ldi	r31, 0x00	; 0
 32a:	80 81       	ld	r24, Z
 32c:	84 60       	ori	r24, 0x04	; 4
 32e:	80 83       	st	Z, r24
	}

	// Fast PWM mode (WGM2[2:0] = 011)
	TCCR2A |= (1 << WGM20) | (1 << WGM21);
 330:	e0 eb       	ldi	r30, 0xB0	; 176
 332:	f0 e0       	ldi	r31, 0x00	; 0
 334:	80 81       	ld	r24, Z
 336:	83 60       	ori	r24, 0x03	; 3
 338:	80 83       	st	Z, r24
 33a:	08 95       	ret

0000033c <channel2>:
	// No forced output compare
	// Output pin config set in `channel2`
}

void channel2(uint8_t setChannel, uint8_t inverted){
	switch(setChannel){
 33c:	81 30       	cpi	r24, 0x01	; 1
 33e:	19 f0       	breq	.+6      	; 0x346 <channel2+0xa>
 340:	82 30       	cpi	r24, 0x02	; 2
 342:	91 f0       	breq	.+36     	; 0x368 <channel2+0x2c>
 344:	08 95       	ret
		case channelA:
		if(inverted){
 346:	66 23       	and	r22, r22
 348:	31 f0       	breq	.+12     	; 0x356 <channel2+0x1a>
			TCCR2A |= (1 << COM2A0) | (1 << COM2A1); // Inverted on OC2A (PB3)
 34a:	e0 eb       	ldi	r30, 0xB0	; 176
 34c:	f0 e0       	ldi	r31, 0x00	; 0
 34e:	80 81       	ld	r24, Z
 350:	80 6c       	ori	r24, 0xC0	; 192
 352:	80 83       	st	Z, r24
 354:	05 c0       	rjmp	.+10     	; 0x360 <channel2+0x24>
			} else {
			TCCR2A |= (1 << COM2A1); // Non-inverted on OC2A
 356:	e0 eb       	ldi	r30, 0xB0	; 176
 358:	f0 e0       	ldi	r31, 0x00	; 0
 35a:	80 81       	ld	r24, Z
 35c:	80 68       	ori	r24, 0x80	; 128
 35e:	80 83       	st	Z, r24
		}
		DDRB |= (1 << PB3); // PB3 = OC2A = output
 360:	84 b1       	in	r24, 0x04	; 4
 362:	88 60       	ori	r24, 0x08	; 8
 364:	84 b9       	out	0x04, r24	; 4
		break;
 366:	08 95       	ret

		case channelB:
		if(inverted){
 368:	66 23       	and	r22, r22
 36a:	31 f0       	breq	.+12     	; 0x378 <channel2+0x3c>
			TCCR2A |= (1 << COM2B0) | (1 << COM2B1); // Inverted on OC2B (PD3)
 36c:	e0 eb       	ldi	r30, 0xB0	; 176
 36e:	f0 e0       	ldi	r31, 0x00	; 0
 370:	80 81       	ld	r24, Z
 372:	80 63       	ori	r24, 0x30	; 48
 374:	80 83       	st	Z, r24
 376:	05 c0       	rjmp	.+10     	; 0x382 <channel2+0x46>
			} else {
			TCCR2A |= (1 << COM2B1); // Non-inverted on OC2B
 378:	e0 eb       	ldi	r30, 0xB0	; 176
 37a:	f0 e0       	ldi	r31, 0x00	; 0
 37c:	80 81       	ld	r24, Z
 37e:	80 62       	ori	r24, 0x20	; 32
 380:	80 83       	st	Z, r24
		}
		DDRD |= (1 << PD3); // PD3 = OC2B = output
 382:	8a b1       	in	r24, 0x0a	; 10
 384:	88 60       	ori	r24, 0x08	; 8
 386:	8a b9       	out	0x0a, r24	; 10
 388:	08 95       	ret

0000038a <convertServo2>:
		break;
	}
}

void convertServo2(uint16_t analogIn, uint8_t selChannel){
 38a:	cf 93       	push	r28
 38c:	c6 2f       	mov	r28, r22
	uint8_t j;
	j = (uint8_t)(((200.0 / 1024.0) * analogIn) + 25); // Ajuste para servo (duty 5% a 10%)
 38e:	bc 01       	movw	r22, r24
 390:	80 e0       	ldi	r24, 0x00	; 0
 392:	90 e0       	ldi	r25, 0x00	; 0
 394:	0e 94 82 02 	call	0x504	; 0x504 <__floatunsisf>
 398:	20 e0       	ldi	r18, 0x00	; 0
 39a:	30 e0       	ldi	r19, 0x00	; 0
 39c:	48 e4       	ldi	r20, 0x48	; 72
 39e:	5e e3       	ldi	r21, 0x3E	; 62
 3a0:	0e 94 10 03 	call	0x620	; 0x620 <__mulsf3>
 3a4:	20 e0       	ldi	r18, 0x00	; 0
 3a6:	30 e0       	ldi	r19, 0x00	; 0
 3a8:	48 ec       	ldi	r20, 0xC8	; 200
 3aa:	51 e4       	ldi	r21, 0x41	; 65
 3ac:	0e 94 e7 01 	call	0x3ce	; 0x3ce <__addsf3>
 3b0:	0e 94 53 02 	call	0x4a6	; 0x4a6 <__fixunssfsi>
	
	switch(selChannel){
 3b4:	c1 30       	cpi	r28, 0x01	; 1
 3b6:	19 f0       	breq	.+6      	; 0x3be <convertServo2+0x34>
 3b8:	c2 30       	cpi	r28, 0x02	; 2
 3ba:	21 f0       	breq	.+8      	; 0x3c4 <convertServo2+0x3a>
 3bc:	05 c0       	rjmp	.+10     	; 0x3c8 <convertServo2+0x3e>
		case channelA:
		OCR2A = j;
 3be:	60 93 b3 00 	sts	0x00B3, r22	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
		break;
 3c2:	02 c0       	rjmp	.+4      	; 0x3c8 <convertServo2+0x3e>
		case channelB:
		OCR2B = j;
 3c4:	60 93 b4 00 	sts	0x00B4, r22	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
		break;
	}
 3c8:	cf 91       	pop	r28
 3ca:	08 95       	ret

000003cc <__subsf3>:
 3cc:	50 58       	subi	r21, 0x80	; 128

000003ce <__addsf3>:
 3ce:	bb 27       	eor	r27, r27
 3d0:	aa 27       	eor	r26, r26
 3d2:	0e 94 fe 01 	call	0x3fc	; 0x3fc <__addsf3x>
 3d6:	0c 94 d6 02 	jmp	0x5ac	; 0x5ac <__fp_round>
 3da:	0e 94 c8 02 	call	0x590	; 0x590 <__fp_pscA>
 3de:	38 f0       	brcs	.+14     	; 0x3ee <__addsf3+0x20>
 3e0:	0e 94 cf 02 	call	0x59e	; 0x59e <__fp_pscB>
 3e4:	20 f0       	brcs	.+8      	; 0x3ee <__addsf3+0x20>
 3e6:	39 f4       	brne	.+14     	; 0x3f6 <__addsf3+0x28>
 3e8:	9f 3f       	cpi	r25, 0xFF	; 255
 3ea:	19 f4       	brne	.+6      	; 0x3f2 <__addsf3+0x24>
 3ec:	26 f4       	brtc	.+8      	; 0x3f6 <__addsf3+0x28>
 3ee:	0c 94 c5 02 	jmp	0x58a	; 0x58a <__fp_nan>
 3f2:	0e f4       	brtc	.+2      	; 0x3f6 <__addsf3+0x28>
 3f4:	e0 95       	com	r30
 3f6:	e7 fb       	bst	r30, 7
 3f8:	0c 94 bf 02 	jmp	0x57e	; 0x57e <__fp_inf>

000003fc <__addsf3x>:
 3fc:	e9 2f       	mov	r30, r25
 3fe:	0e 94 e7 02 	call	0x5ce	; 0x5ce <__fp_split3>
 402:	58 f3       	brcs	.-42     	; 0x3da <__addsf3+0xc>
 404:	ba 17       	cp	r27, r26
 406:	62 07       	cpc	r22, r18
 408:	73 07       	cpc	r23, r19
 40a:	84 07       	cpc	r24, r20
 40c:	95 07       	cpc	r25, r21
 40e:	20 f0       	brcs	.+8      	; 0x418 <__EEPROM_REGION_LENGTH__+0x18>
 410:	79 f4       	brne	.+30     	; 0x430 <__EEPROM_REGION_LENGTH__+0x30>
 412:	a6 f5       	brtc	.+104    	; 0x47c <__EEPROM_REGION_LENGTH__+0x7c>
 414:	0c 94 09 03 	jmp	0x612	; 0x612 <__fp_zero>
 418:	0e f4       	brtc	.+2      	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
 41a:	e0 95       	com	r30
 41c:	0b 2e       	mov	r0, r27
 41e:	ba 2f       	mov	r27, r26
 420:	a0 2d       	mov	r26, r0
 422:	0b 01       	movw	r0, r22
 424:	b9 01       	movw	r22, r18
 426:	90 01       	movw	r18, r0
 428:	0c 01       	movw	r0, r24
 42a:	ca 01       	movw	r24, r20
 42c:	a0 01       	movw	r20, r0
 42e:	11 24       	eor	r1, r1
 430:	ff 27       	eor	r31, r31
 432:	59 1b       	sub	r21, r25
 434:	99 f0       	breq	.+38     	; 0x45c <__EEPROM_REGION_LENGTH__+0x5c>
 436:	59 3f       	cpi	r21, 0xF9	; 249
 438:	50 f4       	brcc	.+20     	; 0x44e <__EEPROM_REGION_LENGTH__+0x4e>
 43a:	50 3e       	cpi	r21, 0xE0	; 224
 43c:	68 f1       	brcs	.+90     	; 0x498 <__EEPROM_REGION_LENGTH__+0x98>
 43e:	1a 16       	cp	r1, r26
 440:	f0 40       	sbci	r31, 0x00	; 0
 442:	a2 2f       	mov	r26, r18
 444:	23 2f       	mov	r18, r19
 446:	34 2f       	mov	r19, r20
 448:	44 27       	eor	r20, r20
 44a:	58 5f       	subi	r21, 0xF8	; 248
 44c:	f3 cf       	rjmp	.-26     	; 0x434 <__EEPROM_REGION_LENGTH__+0x34>
 44e:	46 95       	lsr	r20
 450:	37 95       	ror	r19
 452:	27 95       	ror	r18
 454:	a7 95       	ror	r26
 456:	f0 40       	sbci	r31, 0x00	; 0
 458:	53 95       	inc	r21
 45a:	c9 f7       	brne	.-14     	; 0x44e <__EEPROM_REGION_LENGTH__+0x4e>
 45c:	7e f4       	brtc	.+30     	; 0x47c <__EEPROM_REGION_LENGTH__+0x7c>
 45e:	1f 16       	cp	r1, r31
 460:	ba 0b       	sbc	r27, r26
 462:	62 0b       	sbc	r22, r18
 464:	73 0b       	sbc	r23, r19
 466:	84 0b       	sbc	r24, r20
 468:	ba f0       	brmi	.+46     	; 0x498 <__EEPROM_REGION_LENGTH__+0x98>
 46a:	91 50       	subi	r25, 0x01	; 1
 46c:	a1 f0       	breq	.+40     	; 0x496 <__EEPROM_REGION_LENGTH__+0x96>
 46e:	ff 0f       	add	r31, r31
 470:	bb 1f       	adc	r27, r27
 472:	66 1f       	adc	r22, r22
 474:	77 1f       	adc	r23, r23
 476:	88 1f       	adc	r24, r24
 478:	c2 f7       	brpl	.-16     	; 0x46a <__EEPROM_REGION_LENGTH__+0x6a>
 47a:	0e c0       	rjmp	.+28     	; 0x498 <__EEPROM_REGION_LENGTH__+0x98>
 47c:	ba 0f       	add	r27, r26
 47e:	62 1f       	adc	r22, r18
 480:	73 1f       	adc	r23, r19
 482:	84 1f       	adc	r24, r20
 484:	48 f4       	brcc	.+18     	; 0x498 <__EEPROM_REGION_LENGTH__+0x98>
 486:	87 95       	ror	r24
 488:	77 95       	ror	r23
 48a:	67 95       	ror	r22
 48c:	b7 95       	ror	r27
 48e:	f7 95       	ror	r31
 490:	9e 3f       	cpi	r25, 0xFE	; 254
 492:	08 f0       	brcs	.+2      	; 0x496 <__EEPROM_REGION_LENGTH__+0x96>
 494:	b0 cf       	rjmp	.-160    	; 0x3f6 <__addsf3+0x28>
 496:	93 95       	inc	r25
 498:	88 0f       	add	r24, r24
 49a:	08 f0       	brcs	.+2      	; 0x49e <__EEPROM_REGION_LENGTH__+0x9e>
 49c:	99 27       	eor	r25, r25
 49e:	ee 0f       	add	r30, r30
 4a0:	97 95       	ror	r25
 4a2:	87 95       	ror	r24
 4a4:	08 95       	ret

000004a6 <__fixunssfsi>:
 4a6:	0e 94 ef 02 	call	0x5de	; 0x5de <__fp_splitA>
 4aa:	88 f0       	brcs	.+34     	; 0x4ce <__fixunssfsi+0x28>
 4ac:	9f 57       	subi	r25, 0x7F	; 127
 4ae:	98 f0       	brcs	.+38     	; 0x4d6 <__fixunssfsi+0x30>
 4b0:	b9 2f       	mov	r27, r25
 4b2:	99 27       	eor	r25, r25
 4b4:	b7 51       	subi	r27, 0x17	; 23
 4b6:	b0 f0       	brcs	.+44     	; 0x4e4 <__fixunssfsi+0x3e>
 4b8:	e1 f0       	breq	.+56     	; 0x4f2 <__fixunssfsi+0x4c>
 4ba:	66 0f       	add	r22, r22
 4bc:	77 1f       	adc	r23, r23
 4be:	88 1f       	adc	r24, r24
 4c0:	99 1f       	adc	r25, r25
 4c2:	1a f0       	brmi	.+6      	; 0x4ca <__fixunssfsi+0x24>
 4c4:	ba 95       	dec	r27
 4c6:	c9 f7       	brne	.-14     	; 0x4ba <__fixunssfsi+0x14>
 4c8:	14 c0       	rjmp	.+40     	; 0x4f2 <__fixunssfsi+0x4c>
 4ca:	b1 30       	cpi	r27, 0x01	; 1
 4cc:	91 f0       	breq	.+36     	; 0x4f2 <__fixunssfsi+0x4c>
 4ce:	0e 94 09 03 	call	0x612	; 0x612 <__fp_zero>
 4d2:	b1 e0       	ldi	r27, 0x01	; 1
 4d4:	08 95       	ret
 4d6:	0c 94 09 03 	jmp	0x612	; 0x612 <__fp_zero>
 4da:	67 2f       	mov	r22, r23
 4dc:	78 2f       	mov	r23, r24
 4de:	88 27       	eor	r24, r24
 4e0:	b8 5f       	subi	r27, 0xF8	; 248
 4e2:	39 f0       	breq	.+14     	; 0x4f2 <__fixunssfsi+0x4c>
 4e4:	b9 3f       	cpi	r27, 0xF9	; 249
 4e6:	cc f3       	brlt	.-14     	; 0x4da <__fixunssfsi+0x34>
 4e8:	86 95       	lsr	r24
 4ea:	77 95       	ror	r23
 4ec:	67 95       	ror	r22
 4ee:	b3 95       	inc	r27
 4f0:	d9 f7       	brne	.-10     	; 0x4e8 <__fixunssfsi+0x42>
 4f2:	3e f4       	brtc	.+14     	; 0x502 <__fixunssfsi+0x5c>
 4f4:	90 95       	com	r25
 4f6:	80 95       	com	r24
 4f8:	70 95       	com	r23
 4fa:	61 95       	neg	r22
 4fc:	7f 4f       	sbci	r23, 0xFF	; 255
 4fe:	8f 4f       	sbci	r24, 0xFF	; 255
 500:	9f 4f       	sbci	r25, 0xFF	; 255
 502:	08 95       	ret

00000504 <__floatunsisf>:
 504:	e8 94       	clt
 506:	09 c0       	rjmp	.+18     	; 0x51a <__floatsisf+0x12>

00000508 <__floatsisf>:
 508:	97 fb       	bst	r25, 7
 50a:	3e f4       	brtc	.+14     	; 0x51a <__floatsisf+0x12>
 50c:	90 95       	com	r25
 50e:	80 95       	com	r24
 510:	70 95       	com	r23
 512:	61 95       	neg	r22
 514:	7f 4f       	sbci	r23, 0xFF	; 255
 516:	8f 4f       	sbci	r24, 0xFF	; 255
 518:	9f 4f       	sbci	r25, 0xFF	; 255
 51a:	99 23       	and	r25, r25
 51c:	a9 f0       	breq	.+42     	; 0x548 <__floatsisf+0x40>
 51e:	f9 2f       	mov	r31, r25
 520:	96 e9       	ldi	r25, 0x96	; 150
 522:	bb 27       	eor	r27, r27
 524:	93 95       	inc	r25
 526:	f6 95       	lsr	r31
 528:	87 95       	ror	r24
 52a:	77 95       	ror	r23
 52c:	67 95       	ror	r22
 52e:	b7 95       	ror	r27
 530:	f1 11       	cpse	r31, r1
 532:	f8 cf       	rjmp	.-16     	; 0x524 <__floatsisf+0x1c>
 534:	fa f4       	brpl	.+62     	; 0x574 <__floatsisf+0x6c>
 536:	bb 0f       	add	r27, r27
 538:	11 f4       	brne	.+4      	; 0x53e <__floatsisf+0x36>
 53a:	60 ff       	sbrs	r22, 0
 53c:	1b c0       	rjmp	.+54     	; 0x574 <__floatsisf+0x6c>
 53e:	6f 5f       	subi	r22, 0xFF	; 255
 540:	7f 4f       	sbci	r23, 0xFF	; 255
 542:	8f 4f       	sbci	r24, 0xFF	; 255
 544:	9f 4f       	sbci	r25, 0xFF	; 255
 546:	16 c0       	rjmp	.+44     	; 0x574 <__floatsisf+0x6c>
 548:	88 23       	and	r24, r24
 54a:	11 f0       	breq	.+4      	; 0x550 <__floatsisf+0x48>
 54c:	96 e9       	ldi	r25, 0x96	; 150
 54e:	11 c0       	rjmp	.+34     	; 0x572 <__floatsisf+0x6a>
 550:	77 23       	and	r23, r23
 552:	21 f0       	breq	.+8      	; 0x55c <__floatsisf+0x54>
 554:	9e e8       	ldi	r25, 0x8E	; 142
 556:	87 2f       	mov	r24, r23
 558:	76 2f       	mov	r23, r22
 55a:	05 c0       	rjmp	.+10     	; 0x566 <__floatsisf+0x5e>
 55c:	66 23       	and	r22, r22
 55e:	71 f0       	breq	.+28     	; 0x57c <__floatsisf+0x74>
 560:	96 e8       	ldi	r25, 0x86	; 134
 562:	86 2f       	mov	r24, r22
 564:	70 e0       	ldi	r23, 0x00	; 0
 566:	60 e0       	ldi	r22, 0x00	; 0
 568:	2a f0       	brmi	.+10     	; 0x574 <__floatsisf+0x6c>
 56a:	9a 95       	dec	r25
 56c:	66 0f       	add	r22, r22
 56e:	77 1f       	adc	r23, r23
 570:	88 1f       	adc	r24, r24
 572:	da f7       	brpl	.-10     	; 0x56a <__floatsisf+0x62>
 574:	88 0f       	add	r24, r24
 576:	96 95       	lsr	r25
 578:	87 95       	ror	r24
 57a:	97 f9       	bld	r25, 7
 57c:	08 95       	ret

0000057e <__fp_inf>:
 57e:	97 f9       	bld	r25, 7
 580:	9f 67       	ori	r25, 0x7F	; 127
 582:	80 e8       	ldi	r24, 0x80	; 128
 584:	70 e0       	ldi	r23, 0x00	; 0
 586:	60 e0       	ldi	r22, 0x00	; 0
 588:	08 95       	ret

0000058a <__fp_nan>:
 58a:	9f ef       	ldi	r25, 0xFF	; 255
 58c:	80 ec       	ldi	r24, 0xC0	; 192
 58e:	08 95       	ret

00000590 <__fp_pscA>:
 590:	00 24       	eor	r0, r0
 592:	0a 94       	dec	r0
 594:	16 16       	cp	r1, r22
 596:	17 06       	cpc	r1, r23
 598:	18 06       	cpc	r1, r24
 59a:	09 06       	cpc	r0, r25
 59c:	08 95       	ret

0000059e <__fp_pscB>:
 59e:	00 24       	eor	r0, r0
 5a0:	0a 94       	dec	r0
 5a2:	12 16       	cp	r1, r18
 5a4:	13 06       	cpc	r1, r19
 5a6:	14 06       	cpc	r1, r20
 5a8:	05 06       	cpc	r0, r21
 5aa:	08 95       	ret

000005ac <__fp_round>:
 5ac:	09 2e       	mov	r0, r25
 5ae:	03 94       	inc	r0
 5b0:	00 0c       	add	r0, r0
 5b2:	11 f4       	brne	.+4      	; 0x5b8 <__fp_round+0xc>
 5b4:	88 23       	and	r24, r24
 5b6:	52 f0       	brmi	.+20     	; 0x5cc <__fp_round+0x20>
 5b8:	bb 0f       	add	r27, r27
 5ba:	40 f4       	brcc	.+16     	; 0x5cc <__fp_round+0x20>
 5bc:	bf 2b       	or	r27, r31
 5be:	11 f4       	brne	.+4      	; 0x5c4 <__fp_round+0x18>
 5c0:	60 ff       	sbrs	r22, 0
 5c2:	04 c0       	rjmp	.+8      	; 0x5cc <__fp_round+0x20>
 5c4:	6f 5f       	subi	r22, 0xFF	; 255
 5c6:	7f 4f       	sbci	r23, 0xFF	; 255
 5c8:	8f 4f       	sbci	r24, 0xFF	; 255
 5ca:	9f 4f       	sbci	r25, 0xFF	; 255
 5cc:	08 95       	ret

000005ce <__fp_split3>:
 5ce:	57 fd       	sbrc	r21, 7
 5d0:	90 58       	subi	r25, 0x80	; 128
 5d2:	44 0f       	add	r20, r20
 5d4:	55 1f       	adc	r21, r21
 5d6:	59 f0       	breq	.+22     	; 0x5ee <__fp_splitA+0x10>
 5d8:	5f 3f       	cpi	r21, 0xFF	; 255
 5da:	71 f0       	breq	.+28     	; 0x5f8 <__fp_splitA+0x1a>
 5dc:	47 95       	ror	r20

000005de <__fp_splitA>:
 5de:	88 0f       	add	r24, r24
 5e0:	97 fb       	bst	r25, 7
 5e2:	99 1f       	adc	r25, r25
 5e4:	61 f0       	breq	.+24     	; 0x5fe <__fp_splitA+0x20>
 5e6:	9f 3f       	cpi	r25, 0xFF	; 255
 5e8:	79 f0       	breq	.+30     	; 0x608 <__fp_splitA+0x2a>
 5ea:	87 95       	ror	r24
 5ec:	08 95       	ret
 5ee:	12 16       	cp	r1, r18
 5f0:	13 06       	cpc	r1, r19
 5f2:	14 06       	cpc	r1, r20
 5f4:	55 1f       	adc	r21, r21
 5f6:	f2 cf       	rjmp	.-28     	; 0x5dc <__fp_split3+0xe>
 5f8:	46 95       	lsr	r20
 5fa:	f1 df       	rcall	.-30     	; 0x5de <__fp_splitA>
 5fc:	08 c0       	rjmp	.+16     	; 0x60e <__fp_splitA+0x30>
 5fe:	16 16       	cp	r1, r22
 600:	17 06       	cpc	r1, r23
 602:	18 06       	cpc	r1, r24
 604:	99 1f       	adc	r25, r25
 606:	f1 cf       	rjmp	.-30     	; 0x5ea <__fp_splitA+0xc>
 608:	86 95       	lsr	r24
 60a:	71 05       	cpc	r23, r1
 60c:	61 05       	cpc	r22, r1
 60e:	08 94       	sec
 610:	08 95       	ret

00000612 <__fp_zero>:
 612:	e8 94       	clt

00000614 <__fp_szero>:
 614:	bb 27       	eor	r27, r27
 616:	66 27       	eor	r22, r22
 618:	77 27       	eor	r23, r23
 61a:	cb 01       	movw	r24, r22
 61c:	97 f9       	bld	r25, 7
 61e:	08 95       	ret

00000620 <__mulsf3>:
 620:	0e 94 23 03 	call	0x646	; 0x646 <__mulsf3x>
 624:	0c 94 d6 02 	jmp	0x5ac	; 0x5ac <__fp_round>
 628:	0e 94 c8 02 	call	0x590	; 0x590 <__fp_pscA>
 62c:	38 f0       	brcs	.+14     	; 0x63c <__mulsf3+0x1c>
 62e:	0e 94 cf 02 	call	0x59e	; 0x59e <__fp_pscB>
 632:	20 f0       	brcs	.+8      	; 0x63c <__mulsf3+0x1c>
 634:	95 23       	and	r25, r21
 636:	11 f0       	breq	.+4      	; 0x63c <__mulsf3+0x1c>
 638:	0c 94 bf 02 	jmp	0x57e	; 0x57e <__fp_inf>
 63c:	0c 94 c5 02 	jmp	0x58a	; 0x58a <__fp_nan>
 640:	11 24       	eor	r1, r1
 642:	0c 94 0a 03 	jmp	0x614	; 0x614 <__fp_szero>

00000646 <__mulsf3x>:
 646:	0e 94 e7 02 	call	0x5ce	; 0x5ce <__fp_split3>
 64a:	70 f3       	brcs	.-36     	; 0x628 <__mulsf3+0x8>

0000064c <__mulsf3_pse>:
 64c:	95 9f       	mul	r25, r21
 64e:	c1 f3       	breq	.-16     	; 0x640 <__mulsf3+0x20>
 650:	95 0f       	add	r25, r21
 652:	50 e0       	ldi	r21, 0x00	; 0
 654:	55 1f       	adc	r21, r21
 656:	62 9f       	mul	r22, r18
 658:	f0 01       	movw	r30, r0
 65a:	72 9f       	mul	r23, r18
 65c:	bb 27       	eor	r27, r27
 65e:	f0 0d       	add	r31, r0
 660:	b1 1d       	adc	r27, r1
 662:	63 9f       	mul	r22, r19
 664:	aa 27       	eor	r26, r26
 666:	f0 0d       	add	r31, r0
 668:	b1 1d       	adc	r27, r1
 66a:	aa 1f       	adc	r26, r26
 66c:	64 9f       	mul	r22, r20
 66e:	66 27       	eor	r22, r22
 670:	b0 0d       	add	r27, r0
 672:	a1 1d       	adc	r26, r1
 674:	66 1f       	adc	r22, r22
 676:	82 9f       	mul	r24, r18
 678:	22 27       	eor	r18, r18
 67a:	b0 0d       	add	r27, r0
 67c:	a1 1d       	adc	r26, r1
 67e:	62 1f       	adc	r22, r18
 680:	73 9f       	mul	r23, r19
 682:	b0 0d       	add	r27, r0
 684:	a1 1d       	adc	r26, r1
 686:	62 1f       	adc	r22, r18
 688:	83 9f       	mul	r24, r19
 68a:	a0 0d       	add	r26, r0
 68c:	61 1d       	adc	r22, r1
 68e:	22 1f       	adc	r18, r18
 690:	74 9f       	mul	r23, r20
 692:	33 27       	eor	r19, r19
 694:	a0 0d       	add	r26, r0
 696:	61 1d       	adc	r22, r1
 698:	23 1f       	adc	r18, r19
 69a:	84 9f       	mul	r24, r20
 69c:	60 0d       	add	r22, r0
 69e:	21 1d       	adc	r18, r1
 6a0:	82 2f       	mov	r24, r18
 6a2:	76 2f       	mov	r23, r22
 6a4:	6a 2f       	mov	r22, r26
 6a6:	11 24       	eor	r1, r1
 6a8:	9f 57       	subi	r25, 0x7F	; 127
 6aa:	50 40       	sbci	r21, 0x00	; 0
 6ac:	9a f0       	brmi	.+38     	; 0x6d4 <__mulsf3_pse+0x88>
 6ae:	f1 f0       	breq	.+60     	; 0x6ec <__mulsf3_pse+0xa0>
 6b0:	88 23       	and	r24, r24
 6b2:	4a f0       	brmi	.+18     	; 0x6c6 <__mulsf3_pse+0x7a>
 6b4:	ee 0f       	add	r30, r30
 6b6:	ff 1f       	adc	r31, r31
 6b8:	bb 1f       	adc	r27, r27
 6ba:	66 1f       	adc	r22, r22
 6bc:	77 1f       	adc	r23, r23
 6be:	88 1f       	adc	r24, r24
 6c0:	91 50       	subi	r25, 0x01	; 1
 6c2:	50 40       	sbci	r21, 0x00	; 0
 6c4:	a9 f7       	brne	.-22     	; 0x6b0 <__mulsf3_pse+0x64>
 6c6:	9e 3f       	cpi	r25, 0xFE	; 254
 6c8:	51 05       	cpc	r21, r1
 6ca:	80 f0       	brcs	.+32     	; 0x6ec <__mulsf3_pse+0xa0>
 6cc:	0c 94 bf 02 	jmp	0x57e	; 0x57e <__fp_inf>
 6d0:	0c 94 0a 03 	jmp	0x614	; 0x614 <__fp_szero>
 6d4:	5f 3f       	cpi	r21, 0xFF	; 255
 6d6:	e4 f3       	brlt	.-8      	; 0x6d0 <__mulsf3_pse+0x84>
 6d8:	98 3e       	cpi	r25, 0xE8	; 232
 6da:	d4 f3       	brlt	.-12     	; 0x6d0 <__mulsf3_pse+0x84>
 6dc:	86 95       	lsr	r24
 6de:	77 95       	ror	r23
 6e0:	67 95       	ror	r22
 6e2:	b7 95       	ror	r27
 6e4:	f7 95       	ror	r31
 6e6:	e7 95       	ror	r30
 6e8:	9f 5f       	subi	r25, 0xFF	; 255
 6ea:	c1 f7       	brne	.-16     	; 0x6dc <__mulsf3_pse+0x90>
 6ec:	fe 2b       	or	r31, r30
 6ee:	88 0f       	add	r24, r24
 6f0:	91 1d       	adc	r25, r1
 6f2:	96 95       	lsr	r25
 6f4:	87 95       	ror	r24
 6f6:	97 f9       	bld	r25, 7
 6f8:	08 95       	ret

000006fa <_exit>:
 6fa:	f8 94       	cli

000006fc <__stop_program>:
 6fc:	ff cf       	rjmp	.-2      	; 0x6fc <__stop_program>
