<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:39.2039</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7038240</applicationNumber><claimCount>11</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0003871</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.11.18</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 집적도가 높은 반도체 장치를 제공한다. 서로 전기적으로 접속되는 제 1 트랜지스터 및 제 2 트랜지스터와, 제 1 절연층을 가지고, 제 1 트랜지스터는 제 1 반도체층, 제 2 절연층, 제 1 도전층 내지 제 3 도전층을 가지고, 제 2 트랜지스터는 제 2 반도체층, 제 3 절연층, 제 4 도전층 내지 제 6 도전층을 가지고, 제 1 절연층은 제 1 도전층 위에 위치하고, 제 1 도전층에 도달하는 개구를 가지고, 제 2 도전층은 제 1 절연층 위에 위치하고, 제 1 반도체층은 제 1 도전층의 상면, 개구의 내벽, 제 2 도전층에 접하고, 제 3 도전층은 제 2 절연층 위에 개구의 내벽과 중첩되도록 위치하고, 제 3 절연층은 제 4 도전층 위에 위치하고, 제 5 도전층 및 제 6 도전층은 제 3 절연층을 개재(介在)하여 제 4 도전층 위에 위치하고, 제 2 반도체층은 제 5 도전층 및 제 6 도전층의 상면과, 각각의 대향하는 측면과, 제 5 도전층과 제 6 도전층 사이의 제 3 절연층의 상면에 접한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.10.26</internationOpenDate><internationOpenNumber>WO2023203428</internationOpenNumber><internationalApplicationDate>2023.04.10</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/053620</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층을 가지고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 2 절연층과, 제 1 도전층 내지 제 3 도전층을 가지고,상기 제 2 트랜지스터는 제 2 반도체층과, 제 3 절연층과, 제 4 도전층 내지 제 6 도전층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고, 또한 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 1 반도체층은 상기 제 1 도전층의 상면과, 상기 개구의 내벽과, 상기 제 2 도전층에 접하고,상기 제 3 도전층은 상기 제 2 절연층을 개재(介在)하여 상기 제 1 반도체층 위에 상기 개구의 내벽과 중첩되는 영역을 가지도록 제공되고,상기 제 3 절연층은 상기 제 4 도전층 위에 제공되고,상기 제 5 도전층은 평면에서 볼 때, 상기 제 3 도전층과의 사이에 간격을 가지고, 또한 상기 제 4 도전층과 중첩되는 영역을 가지도록 상기 제 3 절연층 위에 제공되고,상기 제 6 도전층은 평면에서 볼 때, 상기 제 5 도전층과 대향하고, 또한 상기 제 4 도전층의 측단부를 덮도록 상기 제 3 절연층 위에 제공되고,상기 제 2 반도체층은 상기 제 5 도전층의 상면과, 상기 제 6 도전층의 상면과, 상기 제 5 도전층 및 상기 제 6 도전층의 각각 서로 대향하는 측면과, 상기 제 5 도전층과 상기 제 6 도전층 사이의 영역에서의 상기 제 3 절연층의 상면에 접하여 제공되고,상기 제 1 트랜지스터의 소스 전극, 드레인 전극, 및 게이트 전극 중 어느 하나와, 상기 제 2 트랜지스터의 소스 전극, 드레인 전극, 및 게이트 전극 중 어느 하나는 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 산화물 반도체를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층과 상기 제 4 도전층은 동일한 도전층으로 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 제 3 도전층과 상기 제 5 도전층은 동일한 도전층으로 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층과 상기 제 5 도전층은 동일한 도전층으로 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 1 절연층을 가지고,상기 제 1 트랜지스터는 제 1 반도체층과, 제 2 절연층과, 제 1 도전층 내지 제 3 도전층을 가지고,상기 제 2 트랜지스터는 제 2 반도체층과, 제 3 절연층과, 제 4 도전층 내지 제 6 도전층을 가지고,상기 제 1 절연층은 상기 제 2 반도체층 위에 제공되고, 또한 상기 제 1 도전층에 도달하는 개구를 가지고,상기 제 2 도전층은 상기 제 1 절연층 위에 제공되고,상기 제 1 반도체층은 상기 제 1 도전층의 상면과, 상기 개구의 내벽과, 상기 제 2 도전층에 접하고,상기 제 3 도전층은 상기 제 2 절연층을 개재하여 상기 제 1 반도체층 위에 상기 개구의 내벽과 중첩되는 영역을 가지도록 제공되고,상기 제 3 절연층은 상기 제 4 도전층 위에 제공되고,상기 제 5 도전층은 상기 제 4 도전층과 중첩되는 영역을 가지도록 상기 제 3 절연층 위에 제공되고,상기 제 6 도전층은 평면에서 볼 때, 상기 제 5 도전층과 대향하고, 또한 상기 제 4 도전층의 측단부를 덮도록 상기 제 3 절연층 위에 제공되고,상기 제 2 반도체층은 상기 제 5 도전층의 상면과, 상기 제 6 도전층의 상면과, 상기 제 5 도전층 및 상기 제 6 도전층의 각각 서로 대향하는 측면과, 상기 제 5 도전층과 상기 제 6 도전층 사이의 영역에서의 상기 제 3 절연층의 상면에 접하여 제공되고,상기 제 1 트랜지스터의 소스 전극, 드레인 전극, 및 게이트 전극 중 어느 하나와, 상기 제 2 트랜지스터의 소스 전극, 드레인 전극, 및 게이트 전극 중 어느 하나는 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 산화물 반도체를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 6 항 또는 제 7 항에 있어서,상기 제 1 도전층과 상기 제 4 도전층은 동일한 도전층으로 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 6 항 또는 제 7 항에 있어서,상기 제 1 도전층과 상기 제 5 도전층은 동일한 도전층으로 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치의 제작 방법으로서,제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연층을 형성하고,상기 제 1 절연층 위에 제 2 도전막을 형성하고,상기 제 2 도전막 및 상기 제 1 절연층을 가공하여 상기 제 2 도전막 및 상기 제 1 절연층에 개구를 형성하고,상기 제 1 도전층의 상면, 상기 개구의 내벽, 상기 제 2 도전막의 상면을 덮도록 제 1 금속 산화물막을 형성하고,상기 제 1 금속 산화물막을 상기 개구의 내벽과 중첩되는 영역을 가지도록 가공하여 제 1 반도체층을 형성하고,상기 제 2 도전막을 가공하여 제 2 도전층을 형성하고,상기 제 1 반도체층, 상기 제 2 도전층, 및 상기 제 1 절연층 위에 제 2 절연층을 형성하고,상기 제 2 절연층 위에 제 3 도전막을 형성하고,상기 제 3 도전막을 가공하여, 상기 개구와 중첩되는 영역을 가지는 제 3 도전층과, 평면에서 볼 때, 상기 제 3 도전층과의 사이에 간격을 가지는 제 4 도전층과, 상기 제 4 도전층과 대향하는 제 5 도전층을 각각 형성하고,상기 제 3 도전층, 상기 제 4 도전층, 상기 제 5 도전층, 및 상기 제 2 절연층 위에 제 2 금속 산화물막을 형성하고,상기 제 2 금속 산화물막을 가공하여, 상기 제 4 도전층의 상면과, 상기 제 5 도전층의 상면과, 상기 제 4 도전층 및 상기 제 5 도전층의 각각 서로 대향하는 측면과, 상기 제 4 도전층과 상기 제 5 도전층 사이의 영역에서의 상기 제 2 절연층의 상면에 접하는 제 2 반도체층을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 1 절연층 형성 후에 상기 제 1 절연층에 산소를 공급하는 처리를 수행하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 도치...</address><code> </code><country>일본</country><engName>HOSAKA, Yasuharu</engName><name>호사카 야스하루</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>IGUCHI, Takahiro</engName><name>이구치 타카히로</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>MISAWA, Chieko</engName><name>미사와 치에코</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>SATO, Ami</engName><name>사토 아미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진초 마사미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.04.22</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-070459</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.11.18</receiptDate><receiptNumber>1-1-2024-1262878-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.27</receiptDate><receiptNumber>1-5-2024-0193655-70</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247038240.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc8011603429fef83441bd7756a4873da095eafcb903ce8c6ad52a4194374a58c1270cbe2797b451ae21f98834690e08760391e3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d6d1824514ebc1f82c102ba47598aad5b8fd1b351472795a65c63937f5d8840d573947a0d970286304a0c51cdf90af8052</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>