 9.47 ns 
圖 1 超寬頻系統時序切換圖 
 
圖 1 是超寬頻系統中 A 群組(Group A)切換頻段的示意圖。超寬頻系統採用
所謂的跳頻(frequency hopping)技術，在同一個群組中，每 312.5 ns 便要切換
一次頻段，切換頻段容許的時間只有短短的 9.47 ns。因此，在超寬頻系統中，
頻率合成器的設計就變得十分的困難，因為它的切換時間必須在 10 ns 以內完
成，若以一般的電荷泵浦式的鎖相迴路(charge pump PLL)來看，通常它們的鎖
定時間都在數十到數百個 us 之間，如果要使切換時間小到 10 ns 以下，那勢必
要使用相當大的迴路頻寬，如此一來鎖相迴路的穩定度和相位雜訊都會變得很
差，這樣的設計也就變得相當的不適合。 
 
(二) 文獻探討 
因此大部分用於超寬頻系統的頻率合成器，都不是利用普通的切換除頻器除
數的方式來改變輸出頻率，而是利用數個鎖相迴路產生不同的頻率，或是利用單
邊帶(single-sideband)的混波器來切換頻段，以下簡單敘述相關頻率合成器之
研究。 
利用數個鎖相迴路的方式 
圖 2 是 UCLA 的 Razavi 教授在 2005 年的 ISSCC 所提出來的超寬頻收發機架
構[1]。這個架構所用的方法就是同時使用三個鎖相迴路，將三個壓控振盪器分
別鎖定在 3432、3960、和 4488 MHz，再利用切換不同的混波器，使得接收到的
 2
 
圖 3 管線化鎖相迴路架構圖 
 
是 3960 MHz。等到系統需要使用 3960 MHz 這個頻段時，多工器(MUX)便選擇鎖
相迴路 2作為輸出頻率，此時鎖相迴路 1便可趕緊切換頻率至下一個要使用的頻
段，4488 MHz。利用這種輪流切換的方式，可以使得鎖相迴路有較長的時間來切
換，以系統規格來看，它們約可以有 300 ns 的時間來切換，遠大於原本的 10 ns，
也就使得這樣的切換是有可能實現的。這篇文章的作者將鎖相迴路的頻寬設計到
26 MHz 寬，使得鎖定時間可以小於 150 ns。 
這種做法的缺點在於為了讓鎖定時間非常的短，迴路頻寬的值必須完全受限
於鎖定時間的最大值。換言之，迴路頻寬幾乎沒有可以選擇的空間。因此在設計
時無法針對相位雜訊或是其他鎖相迴路的特性，來調整迴路頻寬的值，使鎖相迴
路的表現能夠最佳化。另外，由於同時必須有兩個鎖相迴路在操作，所以消耗的
功率也是一般的頻率合成器的兩倍大。 
 
使用單邊帶混波器切換的方式 
單邊帶混波器是超寬頻系統中，頻率合成器最常採用的一種架構，許多的系
統都是利用這種方式來實現快速的頻率切換[3]-[8]。這個架構的做法通常是利
 4
圖 5 單邊帶混波器架構的頻率合成器 
 
頻率都是 3960 MHz。而下方的 PLL2G 則是利用除四電路產生 528 MHz 的信號，
接著利用一個多工器來切換輸出的順序，使得進入單邊帶混波器(SSB)之後，可
以實現-528MHz、0Hz、和+528MHz 等不同的效果。 
 
(三) 研究方法 
 
 
圖 6 超寬頻頻率合成器架構圖 
圖 6是我們所提出的超寬頻頻率合成器的系統架構圖。在這個系統中包含了
 6
 圖 7 晶片照片 
 
圖 8 頻率合成器相位雜訊量測結果 
 
圖 9 切頻時間量測結果 
 8
 10
[6]  Remco C. H. van de Beek, Domine M. W. Leenaerts, and Gerard van der Weide, “A Fast-Hopping 
Single-PLL 3-Band MB-OFDM UWB Synthesizer,” IEEE J. Solid-State Circuits, vol. 41, no. 7, 
pp. 1522–1529, July 2006. 
[7] Chien-chih Lin and Chorng-Kuang Wang, “Subharmonic Direct Frequency Synthesizer for Mode-1 
MB-OFDM UWB System,” Symposium on VLSI Circuits Digest of Technical Papers, pp.38–41, 
June 2005. 
[8]  Che-Fu Liang, Shen-Iuan Liu, Yen-Horng Chen, Tzu-Yi Yang and Gin-Kou Ma, "A 14-band 
frequency synthesizer for MB-OFDM UWB application," ISSCC Dig. Tech. Papers, pp. 126-127, 
Feb. 2006. 
[9]  C.-C. Lin and C.-K. Wang, ”A semi-dynamic regenerative frequency divider for mode-1 
MB-OFDM UWB hopping carrier generation,” ISSCC Dig. Tech. Papers, sec. 11-4, Feb. 2005. 
[10] Y.-C. Yang, S.-A. Yu, T. Wang, and S.-S. Lu, “A Dual-Mode Truly Modular Programmable 
Fractional Divider Based on a 1/1.5 Divider Cell,” IEEE Microwave and Wireless Component 
Letters, Nov. 2005 
[11] Jri Lee, “A 3-to-8-GHz Fast-Hopping Frequency Synthesizer in 0.18-m CMOS Technology,” IEEE 
J. Solid-State Circuits, vol. 41, no. 3, pp. 566–573, March 2006. 
[12] B. Razavi, RF Microelectronics, Prentice Hall. 
[13] W. Rhee, “Design of High-Performance CMOS Charge Pump in Phase-Locked Loops,” in Proc. 
1999 IEEE International Symposium on Circuits and Systems, June 1999, pp.545-548. 
98年度專題研究計畫研究成果彙整表 
計畫主持人：楊育哲 計畫編號：98-2218-E-011-005- 
計畫名稱：適用於超寬頻收發機之超低電壓頻率合成器 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 3 3 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
