
module in_fsm_(clk,rst_a,ena,ready,src,snk);

  input  clk;
  input  rst_a;
  input  ena;
  output ready;
  input  [8+(0-1):0] src;
  output snk;


endmodule

