TimeQuest Timing Analyzer report for ADDA
Wed Feb 05 16:15:39 2020
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'current_sta.WAIT_DRDY'
 15. Slow 1200mV 85C Model Setup: 'current_sta.WRESET1'
 16. Slow 1200mV 85C Model Setup: 'command'
 17. Slow 1200mV 85C Model Hold: 'command'
 18. Slow 1200mV 85C Model Hold: 'current_sta.WAIT_DRDY'
 19. Slow 1200mV 85C Model Hold: 'current_sta.WRESET1'
 20. Slow 1200mV 85C Model Hold: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'command'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'current_sta.WAIT_DRDY'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'current_sta.WRESET1'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'sysclk_50'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Setup: 'current_sta.WAIT_DRDY'
 43. Slow 1200mV 0C Model Setup: 'current_sta.WRESET1'
 44. Slow 1200mV 0C Model Setup: 'command'
 45. Slow 1200mV 0C Model Hold: 'command'
 46. Slow 1200mV 0C Model Hold: 'current_sta.WAIT_DRDY'
 47. Slow 1200mV 0C Model Hold: 'current_sta.WRESET1'
 48. Slow 1200mV 0C Model Hold: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'command'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'current_sta.WAIT_DRDY'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'current_sta.WRESET1'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'sysclk_50'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Output Enable Times
 59. Minimum Output Enable Times
 60. Output Disable Times
 61. Minimum Output Disable Times
 62. Slow 1200mV 0C Model Metastability Report
 63. Fast 1200mV 0C Model Setup Summary
 64. Fast 1200mV 0C Model Hold Summary
 65. Fast 1200mV 0C Model Recovery Summary
 66. Fast 1200mV 0C Model Removal Summary
 67. Fast 1200mV 0C Model Minimum Pulse Width Summary
 68. Fast 1200mV 0C Model Setup: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 69. Fast 1200mV 0C Model Setup: 'current_sta.WAIT_DRDY'
 70. Fast 1200mV 0C Model Setup: 'current_sta.WRESET1'
 71. Fast 1200mV 0C Model Setup: 'command'
 72. Fast 1200mV 0C Model Hold: 'command'
 73. Fast 1200mV 0C Model Hold: 'current_sta.WAIT_DRDY'
 74. Fast 1200mV 0C Model Hold: 'current_sta.WRESET1'
 75. Fast 1200mV 0C Model Hold: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'command'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'current_sta.WAIT_DRDY'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'current_sta.WRESET1'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'sysclk_50'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Output Enable Times
 86. Minimum Output Enable Times
 87. Output Disable Times
 88. Minimum Output Disable Times
 89. Fast 1200mV 0C Model Metastability Report
 90. Multicorner Timing Analysis Summary
 91. Setup Times
 92. Hold Times
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Board Trace Model Assignments
 96. Input Transition Times
 97. Signal Integrity Metrics (Slow 1200mv 0c Model)
 98. Signal Integrity Metrics (Slow 1200mv 85c Model)
 99. Signal Integrity Metrics (Fast 1200mv 0c Model)
100. Setup Transfers
101. Hold Transfers
102. Report TCCS
103. Report RSKM
104. Unconstrained Paths
105. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; ADDA                                                ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ADDA.sdc      ; OK     ; Wed Feb 05 16:15:37 2020 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+
; command                                           ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { command }                                           ;
; current_sta.WAIT_DRDY                             ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { current_sta.WAIT_DRDY }                             ;
; current_sta.WRESET1                               ; Base      ; 1.000   ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { current_sta.WRESET1 }                               ;
; sysclk_50                                         ; Base      ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                     ; { sysclk_50 }                                         ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; sysclk_50 ; u_pll|altpll_component|auto_generated|pll1|inclk[0] ; { u_pll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-----------------------------------------------------+-------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+---------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note                    ;
+------------+-----------------+---------------------------------------------------+-------------------------+
; INF MHz    ; 180.96 MHz      ; command                                           ; limit due to hold check ;
; 157.63 MHz ; 157.63 MHz      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ;                         ;
; 1098.9 MHz ; 618.05 MHz      ; current_sta.WAIT_DRDY                             ; limit due to hold check ;
; 1123.6 MHz ; 737.46 MHz      ; current_sta.WRESET1                               ; limit due to hold check ;
+------------+-----------------+---------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -10.204 ; -196.624      ;
; current_sta.WAIT_DRDY                             ; -1.497  ; -5.123        ;
; current_sta.WRESET1                               ; -0.925  ; -1.690        ;
; command                                           ; 1.539   ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; command                                           ; -5.718 ; -50.127       ;
; current_sta.WAIT_DRDY                             ; -2.660 ; -23.130       ;
; current_sta.WRESET1                               ; -2.362 ; -7.165        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.453  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; command                                           ; -3.000 ; -3.000        ;
; current_sta.WAIT_DRDY                             ; 0.302  ; 0.000         ;
; current_sta.WRESET1                               ; 0.391  ; 0.000         ;
; sysclk_50                                         ; 9.934  ; 0.000         ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 49.722 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+---------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                           ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -10.204 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.991      ;
; -10.204 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.991      ;
; -10.204 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.991      ;
; -10.198 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.348     ; 3.791      ;
; -10.198 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.348     ; 3.791      ;
; -10.198 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.348     ; 3.791      ;
; -10.056 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.152     ; 3.845      ;
; -10.056 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.152     ; 3.845      ;
; -10.056 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.152     ; 3.845      ;
; -10.036 ; next_sta.WAIT_DRDY_682             ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.348     ; 3.629      ;
; -10.036 ; next_sta.WAIT_DRDY_682             ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.348     ; 3.629      ;
; -10.036 ; next_sta.WAIT_DRDY_682             ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.348     ; 3.629      ;
; -10.005 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.156     ; 3.790      ;
; -10.005 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.156     ; 3.790      ;
; -10.005 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.156     ; 3.790      ;
; -10.005 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.156     ; 3.790      ;
; -10.005 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.156     ; 3.790      ;
; -10.005 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.156     ; 3.790      ;
; -10.005 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.156     ; 3.790      ;
; -9.999  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.590      ;
; -9.999  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.590      ;
; -9.999  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.590      ;
; -9.999  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.590      ;
; -9.999  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.590      ;
; -9.999  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.590      ;
; -9.999  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.590      ;
; -9.938  ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.179     ; 3.700      ;
; -9.938  ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.179     ; 3.700      ;
; -9.938  ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.179     ; 3.700      ;
; -9.932  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.373     ; 3.500      ;
; -9.932  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.373     ; 3.500      ;
; -9.932  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.373     ; 3.500      ;
; -9.868  ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.151     ; 3.658      ;
; -9.868  ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.151     ; 3.658      ;
; -9.868  ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.151     ; 3.658      ;
; -9.857  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.644      ;
; -9.857  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.644      ;
; -9.857  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.644      ;
; -9.857  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.644      ;
; -9.857  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.644      ;
; -9.857  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.644      ;
; -9.857  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.154     ; 3.644      ;
; -9.837  ; next_sta.WAIT_DRDY_682             ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.428      ;
; -9.837  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.428      ;
; -9.837  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.428      ;
; -9.837  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.428      ;
; -9.837  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.428      ;
; -9.837  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.428      ;
; -9.837  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.350     ; 3.428      ;
; -9.794  ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.139     ; 3.596      ;
; -9.794  ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.139     ; 3.596      ;
; -9.794  ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.139     ; 3.596      ;
; -9.790  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.177     ; 3.554      ;
; -9.790  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.177     ; 3.554      ;
; -9.790  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.177     ; 3.554      ;
; -9.770  ; next_sta.WAIT_DRDY_682             ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.373     ; 3.338      ;
; -9.770  ; next_sta.WAIT_DRDY_682             ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.373     ; 3.338      ;
; -9.770  ; next_sta.WAIT_DRDY_682             ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.373     ; 3.338      ;
; -9.741  ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.180     ; 3.502      ;
; -9.741  ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.180     ; 3.502      ;
; -9.735  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.374     ; 3.302      ;
; -9.735  ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.374     ; 3.302      ;
; -9.669  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.153     ; 3.457      ;
; -9.669  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.153     ; 3.457      ;
; -9.669  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.153     ; 3.457      ;
; -9.669  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.153     ; 3.457      ;
; -9.669  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.153     ; 3.457      ;
; -9.669  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.153     ; 3.457      ;
; -9.669  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.153     ; 3.457      ;
; -9.634  ; next_sta.WRESET2_745               ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.138     ; 3.437      ;
; -9.634  ; next_sta.WRESET2_745               ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.138     ; 3.437      ;
; -9.634  ; next_sta.WRESET2_745               ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.138     ; 3.437      ;
; -9.602  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.176     ; 3.367      ;
; -9.602  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.176     ; 3.367      ;
; -9.602  ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.176     ; 3.367      ;
; -9.595  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.141     ; 3.395      ;
; -9.595  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.141     ; 3.395      ;
; -9.595  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.141     ; 3.395      ;
; -9.595  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.141     ; 3.395      ;
; -9.595  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.141     ; 3.395      ;
; -9.595  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.141     ; 3.395      ;
; -9.595  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.141     ; 3.395      ;
; -9.593  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.178     ; 3.356      ;
; -9.593  ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.178     ; 3.356      ;
; -9.579  ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[1]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.180     ; 3.340      ;
; -9.579  ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[4]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.180     ; 3.340      ;
; -9.573  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.374     ; 3.140      ;
; -9.573  ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.374     ; 3.140      ;
; -9.573  ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[1]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.374     ; 3.140      ;
; -9.573  ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[4]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.374     ; 3.140      ;
; -9.528  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.164     ; 3.305      ;
; -9.528  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.164     ; 3.305      ;
; -9.528  ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.164     ; 3.305      ;
; -9.479  ; next_sta.WRITECONTROL2_VAL_END_689 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.140     ; 3.280      ;
; -9.479  ; next_sta.WRITECONTROL2_VAL_END_689 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.140     ; 3.280      ;
; -9.479  ; next_sta.WRITECONTROL2_VAL_END_689 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.140     ; 3.280      ;
; -9.450  ; next_sta.WRITECONTROL1_ADR_738     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.139     ; 3.252      ;
; -9.450  ; next_sta.WRITECONTROL1_ADR_738     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.139     ; 3.252      ;
; -9.450  ; next_sta.WRITECONTROL1_ADR_738     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.139     ; 3.252      ;
; -9.441  ; next_sta.WRITECONTROL2_ADR_END_703 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -7.140     ; 3.242      ;
+---------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'current_sta.WAIT_DRDY'                                                                                                                                                 ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.497 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 0.500        ; 3.834      ; 4.835      ;
; -1.378 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 0.500        ; 4.034      ; 4.752      ;
; -0.876 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 1.000        ; 4.034      ; 4.750      ;
; -0.869 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 1.000        ; 3.834      ; 4.707      ;
; -0.604 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.441      ; 3.958      ;
; -0.398 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.440      ; 3.775      ;
; -0.379 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.444      ; 3.736      ;
; -0.355 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.468      ; 3.736      ;
; -0.334 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.467      ; 3.738      ;
; -0.290 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.655      ; 3.715      ;
; -0.289 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.441      ; 3.643      ;
; -0.283 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.465      ; 3.661      ;
; -0.279 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.430      ; 3.611      ;
; -0.268 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.440      ; 3.645      ;
; -0.224 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.628      ; 3.622      ;
; -0.217 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.438      ; 3.568      ;
; -0.215 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.431      ; 3.583      ;
; -0.197 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.468      ; 3.578      ;
; -0.187 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.454      ; 3.534      ;
; -0.176 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.467      ; 3.580      ;
; -0.136 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.455      ; 3.525      ;
; -0.132 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.655      ; 3.557      ;
; -0.125 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.465      ; 3.503      ;
; -0.105 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.654      ; 3.515      ;
; -0.102 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.452      ; 3.480      ;
; -0.091 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.454      ; 3.447      ;
; -0.083 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.453      ; 3.462      ;
; -0.075 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 4.124      ; 4.319      ;
; -0.074 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.453      ; 3.420      ;
; -0.070 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.428      ; 3.432      ;
; -0.069 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.452      ; 3.447      ;
; -0.068 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.441      ; 3.422      ;
; -0.054 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.455      ; 3.446      ;
; -0.044 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.443      ; 3.424      ;
; -0.039 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.627      ; 3.422      ;
; -0.037 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.438      ; 3.388      ;
; -0.034 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.443      ; 3.414      ;
; -0.030 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.441      ; 3.384      ;
; -0.012 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.453      ; 3.358      ;
; -0.012 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.427      ; 3.341      ;
; 0.000  ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.427      ; 3.329      ;
; 0.020  ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.628      ; 3.378      ;
; 0.022  ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.455      ; 3.367      ;
; 0.025  ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.428      ; 3.340      ;
; 0.037  ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.655      ; 3.388      ;
; 0.039  ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.428      ; 3.326      ;
; 0.045  ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 0.500        ; 1.432      ; 0.994      ;
; 0.051  ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.455      ; 3.338      ;
; 0.053  ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.654      ; 3.357      ;
; 0.064  ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.454      ; 3.292      ;
; 0.068  ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.630      ; 3.318      ;
; 0.082  ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.444      ; 3.275      ;
; 0.093  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.440      ; 3.284      ;
; 0.093  ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.452      ; 3.285      ;
; 0.101  ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.455      ; 3.291      ;
; 0.111  ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]                         ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 4.130      ; 3.804      ;
; 0.123  ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 4.128      ; 3.797      ;
; 0.137  ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.628      ; 3.261      ;
; 0.139  ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.627      ; 3.244      ;
; 0.144  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.438      ; 3.207      ;
; 0.147  ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.454      ; 3.404      ;
; 0.147  ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.454      ; 3.209      ;
; 0.152  ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 4.152      ; 3.792      ;
; 0.154  ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.500        ; 3.832      ; 3.445      ;
; 0.190  ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.455      ; 3.202      ;
; 0.213  ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.454      ; 3.338      ;
; 0.213  ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.427      ; 3.311      ;
; 0.215  ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.427      ; 3.309      ;
; 0.243  ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 4.152      ; 3.701      ;
; 0.287  ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.428      ; 3.075      ;
; 0.291  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.428      ; 3.071      ;
; 0.293  ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 4.124      ; 3.951      ;
; 0.293  ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.453      ; 3.257      ;
; 0.299  ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.431      ; 3.066      ;
; 0.305  ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.454      ; 3.246      ;
; 0.320  ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.441      ; 3.034      ;
; 0.322  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.627      ; 3.061      ;
; 0.332  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.427      ; 2.997      ;
; 0.353  ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.453      ; 3.197      ;
; 0.366  ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.430      ; 3.161      ;
; 0.369  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.428      ; 2.996      ;
; 0.377  ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.986      ; 3.596      ;
; 0.420  ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.630      ; 2.966      ;
; 0.442  ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 1.000        ; 3.832      ; 3.657      ;
; 0.491  ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 1.000        ; 1.432      ; 1.048      ;
; 0.574  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.427      ; 2.950      ;
; 1.201  ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.453      ; 2.349      ;
; 1.206  ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.500        ; 3.833      ; 2.361      ;
; 1.471  ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 4.128      ; 2.449      ;
; 1.564  ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 1.000        ; 3.833      ; 2.503      ;
; 1.734  ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.453      ; 1.612      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'current_sta.WRESET1'                                                                                                                             ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node        ; Launch Clock                                      ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; -0.925 ; current_sta.WRITECONTROL1_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.470      ; 2.160      ;
; -0.794 ; current_sta.WRITECONTROL2_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.470      ; 2.029      ;
; -0.426 ; current_sta.WRITECONTROL2_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.470      ; 1.661      ;
; -0.383 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.816      ; 4.319      ;
; -0.236 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 0.500        ; 1.873      ; 1.715      ;
; -0.197 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.822      ; 3.804      ;
; -0.185 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.820      ; 3.797      ;
; -0.156 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.844      ; 3.792      ;
; -0.065 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.844      ; 3.701      ;
; -0.015 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.816      ; 3.951      ;
; 0.055  ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 0.500        ; 1.204      ; 0.907      ;
; 0.069  ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.678      ; 3.596      ;
; 0.109  ; current_sta.WRITECONTROL1_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.470      ; 1.126      ;
; 0.302  ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 1.000        ; 1.873      ; 1.677      ;
; 0.471  ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 1.000        ; 1.204      ; 0.991      ;
; 1.163  ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.820      ; 2.449      ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'command'                                                                                                                                                    ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 1.539 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 0.500        ; 6.860      ; 4.835      ;
; 1.658 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 0.500        ; 7.060      ; 4.752      ;
; 2.160 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 1.000        ; 7.060      ; 4.750      ;
; 2.167 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 1.000        ; 6.860      ; 4.707      ;
; 2.412 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.467      ; 3.958      ;
; 2.618 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.466      ; 3.775      ;
; 2.637 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.470      ; 3.736      ;
; 2.661 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.494      ; 3.736      ;
; 2.682 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.493      ; 3.738      ;
; 2.726 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.681      ; 3.715      ;
; 2.727 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.467      ; 3.643      ;
; 2.733 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.491      ; 3.661      ;
; 2.737 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.456      ; 3.611      ;
; 2.748 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.466      ; 3.645      ;
; 2.792 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.654      ; 3.622      ;
; 2.799 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.464      ; 3.568      ;
; 2.801 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.457      ; 3.583      ;
; 2.819 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.494      ; 3.578      ;
; 2.829 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.480      ; 3.534      ;
; 2.840 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.493      ; 3.580      ;
; 2.880 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.481      ; 3.525      ;
; 2.884 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.681      ; 3.557      ;
; 2.891 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.491      ; 3.503      ;
; 2.911 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.680      ; 3.515      ;
; 2.914 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.478      ; 3.480      ;
; 2.925 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.480      ; 3.447      ;
; 2.933 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.479      ; 3.462      ;
; 2.942 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.479      ; 3.420      ;
; 2.946 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.454      ; 3.432      ;
; 2.947 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.478      ; 3.447      ;
; 2.948 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.467      ; 3.422      ;
; 2.962 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.481      ; 3.446      ;
; 2.972 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.469      ; 3.424      ;
; 2.977 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.653      ; 3.422      ;
; 2.979 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.464      ; 3.388      ;
; 2.982 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.469      ; 3.414      ;
; 2.986 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.467      ; 3.384      ;
; 3.004 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.479      ; 3.358      ;
; 3.004 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.453      ; 3.341      ;
; 3.016 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.453      ; 3.329      ;
; 3.036 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.654      ; 3.378      ;
; 3.038 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.481      ; 3.367      ;
; 3.041 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.454      ; 3.340      ;
; 3.053 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.681      ; 3.388      ;
; 3.055 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.454      ; 3.326      ;
; 3.067 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.481      ; 3.338      ;
; 3.069 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.680      ; 3.357      ;
; 3.080 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.480      ; 3.292      ;
; 3.084 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.656      ; 3.318      ;
; 3.098 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.470      ; 3.275      ;
; 3.109 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.466      ; 3.284      ;
; 3.109 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.478      ; 3.285      ;
; 3.117 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.481      ; 3.291      ;
; 3.153 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.654      ; 3.261      ;
; 3.155 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.653      ; 3.244      ;
; 3.160 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.464      ; 3.207      ;
; 3.163 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.480      ; 3.404      ;
; 3.163 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.480      ; 3.209      ;
; 3.170 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 0.500        ; 6.858      ; 3.445      ;
; 3.206 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.481      ; 3.202      ;
; 3.229 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.480      ; 3.338      ;
; 3.229 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.453      ; 3.311      ;
; 3.231 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.453      ; 3.309      ;
; 3.303 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.454      ; 3.075      ;
; 3.307 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.454      ; 3.071      ;
; 3.309 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.479      ; 3.257      ;
; 3.315 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.457      ; 3.066      ;
; 3.321 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.480      ; 3.246      ;
; 3.336 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.467      ; 3.034      ;
; 3.338 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.653      ; 3.061      ;
; 3.348 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.453      ; 2.997      ;
; 3.369 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.479      ; 3.197      ;
; 3.382 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.456      ; 3.161      ;
; 3.385 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.454      ; 2.996      ;
; 3.436 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.656      ; 2.966      ;
; 3.458 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 1.000        ; 6.858      ; 3.657      ;
; 3.590 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.453      ; 2.950      ;
; 4.217 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.479      ; 2.349      ;
; 4.222 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 0.500        ; 6.859      ; 2.361      ;
; 4.580 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 1.000        ; 6.859      ; 2.503      ;
; 4.750 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 6.479      ; 1.612      ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'command'                                                                                                                                                      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -5.718 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.164      ; 1.526      ;
; -5.090 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.164      ; 2.154      ;
; -5.017 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 0.000        ; 7.118      ; 2.392      ;
; -4.662 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; -0.500       ; 7.118      ; 2.247      ;
; -4.623 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.350      ; 2.807      ;
; -4.543 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.348      ; 2.885      ;
; -4.446 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.139      ; 2.773      ;
; -4.436 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.139      ; 2.783      ;
; -4.431 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.348      ; 2.997      ;
; -4.421 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.164      ; 2.823      ;
; -4.386 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.348      ; 3.042      ;
; -4.379 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.140      ; 2.841      ;
; -4.352 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.140      ; 2.868      ;
; -4.347 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.163      ; 2.896      ;
; -4.335 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.142      ; 2.887      ;
; -4.333 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.153      ; 2.900      ;
; -4.329 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.140      ; 2.891      ;
; -4.309 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.141      ; 2.912      ;
; -4.308 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.166      ; 2.938      ;
; -4.307 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.350      ; 3.123      ;
; -4.305 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.165      ; 2.940      ;
; -4.303 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.374      ; 3.151      ;
; -4.295 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.166      ; 2.951      ;
; -4.292 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.164      ; 2.952      ;
; -4.287 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.374      ; 3.167      ;
; -4.252 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.348      ; 3.176      ;
; -4.246 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.164      ; 2.998      ;
; -4.245 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.178      ; 3.013      ;
; -4.224 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.152      ; 3.008      ;
; -4.212 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.348      ; 3.216      ;
; -4.206 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.151      ; 3.025      ;
; -4.203 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.139      ; 3.016      ;
; -4.193 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.178      ; 3.065      ;
; -4.188 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.165      ; 3.057      ;
; -4.180 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.165      ; 3.065      ;
; -4.162 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.139      ; 3.057      ;
; -4.155 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.164      ; 3.089      ;
; -4.145 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.139      ; 3.074      ;
; -4.137 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.374      ; 3.317      ;
; -4.137 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.164      ; 3.107      ;
; -4.134 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.154      ; 3.100      ;
; -4.130 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.374      ; 3.324      ;
; -4.127 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.163      ; 3.116      ;
; -4.124 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.165      ; 3.121      ;
; -4.124 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.139      ; 3.095      ;
; -4.121 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.166      ; 3.125      ;
; -4.119 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.180      ; 3.141      ;
; -4.095 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.348      ; 3.333      ;
; -4.095 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.151      ; 3.136      ;
; -4.093 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.140      ; 3.127      ;
; -4.093 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.156      ; 3.143      ;
; -4.092 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.180      ; 3.168      ;
; -4.073 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.166      ; 3.173      ;
; -4.071 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.163      ; 3.172      ;
; -4.045 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.140      ; 3.175      ;
; -4.038 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.140      ; 3.182      ;
; -4.037 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.165      ; 3.208      ;
; -4.035 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.154      ; 3.199      ;
; -4.030 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.165      ; 3.215      ;
; -4.019 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.154      ; 3.215      ;
; -3.987 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.153      ; 3.246      ;
; -3.980 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.374      ; 3.474      ;
; -3.979 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.165      ; 3.266      ;
; -3.970 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.166      ; 3.276      ;
; -3.963 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.152      ; 3.269      ;
; -3.953 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.152      ; 3.279      ;
; -3.950 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.177      ; 3.307      ;
; -3.942 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.154      ; 3.292      ;
; -3.923 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.166      ; 3.323      ;
; -3.915 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.151      ; 3.316      ;
; -3.907 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 0.000        ; 7.117      ; 3.501      ;
; -3.859 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.141      ; 3.362      ;
; -3.854 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.154      ; 3.380      ;
; -3.807 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.142      ; 3.415      ;
; -3.800 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.177      ; 3.457      ;
; -3.699 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 7.156      ; 3.537      ;
; -3.620 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; -0.500       ; 7.117      ; 3.288      ;
; -2.741 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 0.000        ; 7.327      ; 4.586      ;
; -2.575 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 0.000        ; 7.119      ; 4.544      ;
; -2.263 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; -0.500       ; 7.327      ; 4.584      ;
; -1.975 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; -0.500       ; 7.119      ; 4.664      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'current_sta.WAIT_DRDY'                                                                                                                                                  ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; -2.660 ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.745      ; 2.155      ;
; -2.582 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.038      ; 1.526      ;
; -1.954 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.038      ; 2.154      ;
; -1.881 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.000        ; 3.992      ; 2.392      ;
; -1.526 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; -0.500       ; 3.992      ; 2.247      ;
; -1.519 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.769      ; 3.320      ;
; -1.487 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.224      ; 2.807      ;
; -1.439 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.769      ; 3.400      ;
; -1.429 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.739      ; 3.380      ;
; -1.407 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.222      ; 2.885      ;
; -1.379 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.745      ; 3.436      ;
; -1.377 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]                         ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.744      ; 3.437      ;
; -1.310 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.013      ; 2.773      ;
; -1.300 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.013      ; 2.783      ;
; -1.297 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.594      ; 3.367      ;
; -1.295 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.222      ; 2.997      ;
; -1.285 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.038      ; 2.823      ;
; -1.250 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.222      ; 3.042      ;
; -1.243 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.014      ; 2.841      ;
; -1.216 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.014      ; 2.868      ;
; -1.211 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.037      ; 2.896      ;
; -1.199 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.016      ; 2.887      ;
; -1.197 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.027      ; 2.900      ;
; -1.193 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.014      ; 2.891      ;
; -1.173 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.015      ; 2.912      ;
; -1.172 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.040      ; 2.938      ;
; -1.171 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.224      ; 3.123      ;
; -1.169 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.039      ; 2.940      ;
; -1.167 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.248      ; 3.151      ;
; -1.159 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.040      ; 2.951      ;
; -1.156 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.038      ; 2.952      ;
; -1.151 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.248      ; 3.167      ;
; -1.116 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.222      ; 3.176      ;
; -1.110 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.038      ; 2.998      ;
; -1.109 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.052      ; 3.013      ;
; -1.099 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.739      ; 3.710      ;
; -1.088 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.026      ; 3.008      ;
; -1.076 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.222      ; 3.216      ;
; -1.070 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.025      ; 3.025      ;
; -1.067 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.013      ; 3.016      ;
; -1.057 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.052      ; 3.065      ;
; -1.052 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.039      ; 3.057      ;
; -1.044 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.039      ; 3.065      ;
; -1.026 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.013      ; 3.057      ;
; -1.019 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.038      ; 3.089      ;
; -1.009 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.013      ; 3.074      ;
; -1.001 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.248      ; 3.317      ;
; -1.001 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.038      ; 3.107      ;
; -0.998 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.028      ; 3.100      ;
; -0.994 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.248      ; 3.324      ;
; -0.991 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.037      ; 3.116      ;
; -0.988 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.039      ; 3.121      ;
; -0.988 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.013      ; 3.095      ;
; -0.985 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.040      ; 3.125      ;
; -0.983 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.054      ; 3.141      ;
; -0.959 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.222      ; 3.333      ;
; -0.959 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.025      ; 3.136      ;
; -0.957 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.014      ; 3.127      ;
; -0.957 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.030      ; 3.143      ;
; -0.956 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.054      ; 3.168      ;
; -0.937 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.040      ; 3.173      ;
; -0.935 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.037      ; 3.172      ;
; -0.909 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.014      ; 3.175      ;
; -0.902 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.014      ; 3.182      ;
; -0.901 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.039      ; 3.208      ;
; -0.899 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.028      ; 3.199      ;
; -0.894 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.039      ; 3.215      ;
; -0.883 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.028      ; 3.215      ;
; -0.851 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.027      ; 3.246      ;
; -0.844 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.248      ; 3.474      ;
; -0.843 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.039      ; 3.266      ;
; -0.834 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.040      ; 3.276      ;
; -0.827 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.026      ; 3.269      ;
; -0.817 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.026      ; 3.279      ;
; -0.814 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.051      ; 3.307      ;
; -0.806 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.028      ; 3.292      ;
; -0.787 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.040      ; 3.323      ;
; -0.779 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.025      ; 3.316      ;
; -0.771 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.000        ; 3.991      ; 3.501      ;
; -0.736 ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 0.000        ; 1.493      ; 1.018      ;
; -0.723 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.015      ; 3.362      ;
; -0.718 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.028      ; 3.380      ;
; -0.671 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.016      ; 3.415      ;
; -0.664 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.051      ; 3.457      ;
; -0.563 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.030      ; 3.537      ;
; -0.484 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; -0.500       ; 3.991      ; 3.288      ;
; -0.309 ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; -0.500       ; 1.493      ; 0.965      ;
; 0.355  ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 0.000        ; 4.201      ; 4.586      ;
; 0.521  ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 0.000        ; 3.993      ; 4.544      ;
; 0.853  ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; -0.500       ; 4.201      ; 4.584      ;
; 1.141  ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; -0.500       ; 3.993      ; 4.664      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'current_sta.WRESET1'                                                                                                                              ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node        ; Launch Clock                                      ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; -2.362 ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.447      ; 2.155      ;
; -1.221 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.471      ; 3.320      ;
; -1.141 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.471      ; 3.400      ;
; -1.131 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.441      ; 3.380      ;
; -1.081 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.447      ; 3.436      ;
; -1.079 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.446      ; 3.437      ;
; -1.017 ; current_sta.WRITECONTROL1_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.008      ; 1.061      ;
; -0.999 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.296      ; 3.367      ;
; -0.801 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.441      ; 3.710      ;
; -0.645 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 0.000        ; 1.985      ; 1.621      ;
; -0.577 ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 0.000        ; 1.278      ; 0.962      ;
; -0.553 ; current_sta.WRITECONTROL2_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.008      ; 1.525      ;
; -0.223 ; current_sta.WRITECONTROL2_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.008      ; 1.855      ;
; -0.178 ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; -0.500       ; 1.278      ; 0.881      ;
; -0.107 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; -0.500       ; 1.985      ; 1.659      ;
; -0.022 ; current_sta.WRITECONTROL1_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.008      ; 2.056      ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.453 ; rest_cnt[1]                       ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rest_cnt[2]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; rest_cnt[0]                       ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.783 ; time_cnt[3]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.077      ;
; 0.912 ; current_sta.WAIT_DRDY             ; rest_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 1.864      ;
; 0.959 ; time_cnt[2]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.253      ;
; 1.228 ; current_sta.WRESET1               ; rest_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.180      ;
; 1.292 ; time_cnt[2]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.586      ;
; 1.316 ; rest_cnt[0]                       ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.610      ;
; 1.350 ; rest_cnt[0]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.644      ;
; 1.419 ; current_sta.WRESET1               ; rest_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 2.372      ;
; 1.421 ; current_sta.WRESET1               ; rest_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 2.374      ;
; 1.441 ; current_sta.WAIT_DRDY             ; rest_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 1.893      ;
; 1.544 ; current_sta.WAIT_DRDY             ; rest_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 2.497      ;
; 1.546 ; current_sta.WAIT_DRDY             ; rest_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 2.499      ;
; 1.621 ; current_sta.WRESET1               ; time_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.573      ;
; 1.621 ; current_sta.WRESET1               ; time_cnt[4]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.573      ;
; 1.661 ; rest_cnt[1]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.954      ;
; 1.746 ; current_sta.WAIT_DRDY             ; time_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.698      ;
; 1.746 ; current_sta.WAIT_DRDY             ; time_cnt[4]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.698      ;
; 1.770 ; time_cnt[1]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 2.090      ;
; 1.811 ; time_cnt[1]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 2.131      ;
; 1.829 ; current_sta.WRESET1               ; rest_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 2.281      ;
; 1.915 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.867      ;
; 1.915 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.867      ;
; 2.020 ; current_sta.WRESET1               ; rest_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 2.473      ;
; 2.022 ; current_sta.WRESET1               ; rest_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 2.475      ;
; 2.040 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.992      ;
; 2.040 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 2.992      ;
; 2.047 ; current_sta.WRESET1               ; current_sta.WRESET2               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 3.000      ;
; 2.047 ; current_sta.WRESET1               ; current_sta.WRESET1               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 3.000      ;
; 2.047 ; current_sta.WRESET1               ; current_sta.STATE0                ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 3.000      ;
; 2.073 ; current_sta.WAIT_DRDY             ; rest_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 2.526      ;
; 2.075 ; current_sta.WAIT_DRDY             ; rest_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 2.528      ;
; 2.143 ; current_sta.WRESET1               ; current_sta.WAIT_DRDY             ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.119      ;
; 2.143 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.119      ;
; 2.143 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.119      ;
; 2.143 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.119      ;
; 2.143 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.119      ;
; 2.143 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.119      ;
; 2.143 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.119      ;
; 2.147 ; current_sta.WRESET1               ; time_cnt[3]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 3.126      ;
; 2.147 ; current_sta.WRESET1               ; time_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 3.126      ;
; 2.147 ; current_sta.WRESET1               ; time_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 3.126      ;
; 2.172 ; current_sta.WAIT_DRDY             ; current_sta.WRESET2               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 3.125      ;
; 2.172 ; current_sta.WAIT_DRDY             ; current_sta.WRESET1               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 3.125      ;
; 2.172 ; current_sta.WAIT_DRDY             ; current_sta.STATE0                ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 3.125      ;
; 2.222 ; current_sta.WRESET1               ; time_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 2.674      ;
; 2.222 ; current_sta.WRESET1               ; time_cnt[4]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 2.674      ;
; 2.268 ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.244      ;
; 2.268 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.244      ;
; 2.268 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.244      ;
; 2.268 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.244      ;
; 2.268 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.244      ;
; 2.268 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.244      ;
; 2.268 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 3.244      ;
; 2.272 ; current_sta.WAIT_DRDY             ; time_cnt[3]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 3.251      ;
; 2.272 ; current_sta.WAIT_DRDY             ; time_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 3.251      ;
; 2.272 ; current_sta.WAIT_DRDY             ; time_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.406      ; 3.251      ;
; 2.275 ; current_sta.WAIT_DRDY             ; time_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 2.727      ;
; 2.275 ; current_sta.WAIT_DRDY             ; time_cnt[4]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 2.727      ;
; 2.318 ; current_sta.WRITECONTROL2_VAL_END ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.611      ;
; 2.385 ; time_cnt[0]                       ; time_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 2.679      ;
; 2.432 ; current_sta.WRITECONTROL1_ADR     ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 2.701      ;
; 2.516 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 2.968      ;
; 2.516 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 2.968      ;
; 2.522 ; current_sta.STATE0                ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.814      ;
; 2.556 ; current_sta.WRESET2               ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.848      ;
; 2.569 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 3.021      ;
; 2.569 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.379      ; 3.021      ;
; 2.648 ; current_sta.WRESET1               ; current_sta.WRESET2               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 3.101      ;
; 2.648 ; current_sta.WRESET1               ; current_sta.WRESET1               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 3.101      ;
; 2.648 ; current_sta.WRESET1               ; current_sta.STATE0                ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 3.101      ;
; 2.701 ; current_sta.WAIT_DRDY             ; current_sta.WRESET2               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 3.154      ;
; 2.701 ; current_sta.WAIT_DRDY             ; current_sta.WRESET1               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 3.154      ;
; 2.701 ; current_sta.WAIT_DRDY             ; current_sta.STATE0                ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.380      ; 3.154      ;
; 2.713 ; current_sta.STATE0                ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.006      ;
; 2.715 ; current_sta.STATE0                ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 3.008      ;
; 2.744 ; current_sta.WRESET1               ; current_sta.WAIT_DRDY             ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.220      ;
; 2.744 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.220      ;
; 2.744 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.220      ;
; 2.744 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.220      ;
; 2.744 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.220      ;
; 2.744 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.220      ;
; 2.744 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.220      ;
; 2.745 ; current_sta.WRITECONTROL2_ADR     ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 3.014      ;
; 2.748 ; current_sta.WRESET1               ; time_cnt[3]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.406      ; 3.227      ;
; 2.748 ; current_sta.WRESET1               ; time_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.406      ; 3.227      ;
; 2.748 ; current_sta.WRESET1               ; time_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.406      ; 3.227      ;
; 2.797 ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.273      ;
; 2.797 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.273      ;
; 2.797 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.273      ;
; 2.797 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.273      ;
; 2.797 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.273      ;
; 2.797 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.273      ;
; 2.797 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.403      ; 3.273      ;
; 2.801 ; current_sta.WAIT_DRDY             ; time_cnt[3]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.406      ; 3.280      ;
; 2.801 ; current_sta.WAIT_DRDY             ; time_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.406      ; 3.280      ;
; 2.801 ; current_sta.WAIT_DRDY             ; time_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.406      ; 3.280      ;
; 2.825 ; time_cnt[0]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 3.119      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'command'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; command ; Rise       ; command                                  ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.283  ; 0.283        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRESET1_752                     ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRESET2_745                     ;
; 0.286  ; 0.286        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.STATE0~0|datac                  ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; command~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; command ; Rise       ; command~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; command~input|i                          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; command ; Rise       ; command~input|o                          ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.STATE0~0|datac                  ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.676  ; 0.676        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.676  ; 0.676        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.702  ; 0.702        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRESET1_752                     ;
; 0.702  ; 0.702        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRESET2_745                     ;
; 0.702  ; 0.702        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'current_sta.WAIT_DRDY'                                                                       ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET1_752                     ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET2_745                     ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|inclk[0]                ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|outclk                  ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0|datad                       ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2                             ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]                               ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428                           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2|datac                       ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0                             ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428|datac                     ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]|datac                         ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|combout                         ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|datad                         ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.STATE0~0|datad                  ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; r_n_w$latch                              ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; wrreq|datad                              ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; r_n_w$latch|datac                        ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|datad                           ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|combout                       ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; wrreq                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; current_sta.WAIT_DRDY|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; current_sta.WAIT_DRDY|q                  ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|combout                       ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; wrreq                                    ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|datad                           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; r_n_w$latch|datac                        ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; wrreq|datad                              ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; r_n_w$latch                              ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|datad                         ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.STATE0~0|datad                  ;
; 0.543 ; 0.543        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|combout                         ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428|datac                     ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]|datac                         ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0                             ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2|datac                       ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428                           ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2                             ;
; 0.582 ; 0.582        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]                               ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0|datad                       ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|inclk[0]                ;
; 0.586 ; 0.586        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|outclk                  ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.642 ; 0.642        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.642 ; 0.642        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.642 ; 0.642        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.650 ; 0.650        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.651 ; 0.651        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.654 ; 0.654        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET1_752                     ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET2_745                     ;
; 0.676 ; 0.676        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.677 ; 0.677        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.677 ; 0.677        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.677 ; 0.677        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.679 ; 0.679        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.691 ; 0.691        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'current_sta.WRESET1'                                                        ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; o_rest_n$latch|datad      ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr12~0|dataa          ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20|combout          ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20|dataa            ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr12~0|combout        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428|datac      ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[5]|datac          ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; o_rest_n$latch            ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0              ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2|datac        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428            ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2              ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[5]                ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0|datad        ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|inclk[0] ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|outclk   ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; cs_n$latch|datac          ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; cs_n$latch                ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; cs_n~0|combout            ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; cs_n~0|datab              ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; cs_n~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; current_sta.WRESET1|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; current_sta.WRESET1|q     ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; cs_n~0|datab              ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; cs_n$latch                ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; cs_n$latch|datac          ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|inclk[0] ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|outclk   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0|datad        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[5]                ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2              ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428            ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; o_rest_n$latch            ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2|datac        ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0              ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[5]|datac          ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428|datac      ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr12~0|combout        ;
; 0.594 ; 0.594        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20|dataa            ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr12~0|dataa          ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20|combout          ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; o_rest_n$latch|datad      ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sysclk_50'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; sysclk_50~input|o                                           ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; sysclk_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; sysclk_50~input|i                                           ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; sysclk_50~input|o                                           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sysclk_50 ; Rise       ; sysclk_50                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 49.722 ; 49.942       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
; 49.722 ; 49.942       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]                                                             ;
; 49.722 ; 49.942       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]                                                             ;
; 49.723 ; 49.943       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 49.723 ; 49.943       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 49.723 ; 49.943       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 49.723 ; 49.943       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 49.723 ; 49.943       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 49.723 ; 49.943       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 49.723 ; 49.943       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]                                                             ;
; 49.727 ; 49.947       ; 0.220          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]                                                             ;
; 49.862 ; 50.050       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 49.862 ; 50.050       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 49.862 ; 50.050       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 49.862 ; 50.050       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 49.862 ; 50.050       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]                                                             ;
; 49.863 ; 50.051       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]                                                             ;
; 49.867 ; 50.055       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 49.867 ; 50.055       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 49.867 ; 50.055       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 49.867 ; 50.055       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 49.867 ; 50.055       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 49.867 ; 50.055       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 49.867 ; 50.055       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 49.868 ; 50.056       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
; 49.868 ; 50.056       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]                                                             ;
; 49.868 ; 50.056       ; 0.188          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]                                                             ;
; 49.967 ; 49.967       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 49.967 ; 49.967       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 49.991 ; 49.991       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]|clk                                                         ;
; 49.991 ; 49.991       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]|clk                                                         ;
; 49.991 ; 49.991       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]|clk                                                         ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY|clk                                               ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END|clk                                   ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR|clk                                       ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END|clk                                   ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL|clk                                       ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR|clk                                       ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL|clk                                       ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0|clk                                                  ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1|clk                                                 ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2|clk                                                 ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END|clk                                   ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END|clk                                   ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]|clk                                                         ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]|clk                                                         ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]|clk                                                         ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]|clk                                                         ;
; 49.996 ; 49.996       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]|clk                                                         ;
; 50.002 ; 50.002       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0|clk                                                  ;
; 50.002 ; 50.002       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1|clk                                                 ;
; 50.002 ; 50.002       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2|clk                                                 ;
; 50.002 ; 50.002       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]|clk                                                         ;
; 50.002 ; 50.002       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]|clk                                                         ;
; 50.003 ; 50.003       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END|clk                                   ;
; 50.003 ; 50.003       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END|clk                                   ;
; 50.003 ; 50.003       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]|clk                                                         ;
; 50.003 ; 50.003       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]|clk                                                         ;
; 50.003 ; 50.003       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]|clk                                                         ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY|clk                                               ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END|clk                                   ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR|clk                                       ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END|clk                                   ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL|clk                                       ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR|clk                                       ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL|clk                                       ;
; 50.008 ; 50.008       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]|clk                                                         ;
; 50.008 ; 50.008       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]|clk                                                         ;
; 50.008 ; 50.008       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]|clk                                                         ;
; 50.031 ; 50.031       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 50.031 ; 50.031       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; -1.180 ; -1.059 ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; 1.846  ; 1.967  ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; 5.364  ; 5.652  ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; 2.741  ; 2.743  ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; -0.385 ; -0.383 ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; -4.326 ; -4.595 ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 11.540 ; 11.860 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 8.482  ; 8.364  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 8.968  ; 8.811  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 10.919 ; 11.133 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 11.540 ; 11.860 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 11.280 ; 11.543 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 9.707  ; 9.605  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 10.365 ; 10.598 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 11.245 ; 11.511 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 10.495 ; 10.726 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 10.365 ; 10.598 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 10.345 ; 10.578 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 11.280 ; 11.543 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 10.939 ; 11.153 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 10.365 ; 10.598 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 11.530 ; 11.850 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 10.967 ; 11.248 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 7.307  ; 7.519  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 6.686  ; 6.792  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 7.307  ; 7.519  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 7.047  ; 7.202  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 6.132  ; 6.257  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 7.012  ; 7.170  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 6.262  ; 6.385  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 6.132  ; 6.257  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 6.112  ; 6.237  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 7.047  ; 7.202  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 6.706  ; 6.812  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 6.132  ; 6.257  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 7.297  ; 7.509  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 6.734  ; 6.907  ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 6.228  ; 6.093  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 11.242 ; 11.562 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 8.184  ; 8.066  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 8.670  ; 8.513  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 10.621 ; 10.835 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 11.242 ; 11.562 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 10.982 ; 11.245 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 9.409  ; 9.307  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 10.067 ; 10.300 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 10.947 ; 11.213 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 10.197 ; 10.428 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 10.067 ; 10.300 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 10.047 ; 10.280 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 10.982 ; 11.245 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 10.641 ; 10.855 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 10.067 ; 10.300 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 11.232 ; 11.552 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 10.669 ; 10.950 ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 6.304  ; 6.150  ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 7.908  ; 7.796  ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 8.165  ; 8.050  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 8.165  ; 8.050  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 8.630  ; 8.477  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 10.493 ; 10.701 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 11.095 ; 11.406 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 10.839 ; 11.095 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 9.341  ; 9.241  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 9.967  ; 10.194 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 10.811 ; 11.070 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 10.092 ; 10.316 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 9.967  ; 10.194 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 9.947  ; 10.174 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 10.845 ; 11.102 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 10.513 ; 10.721 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 9.967  ; 10.194 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 11.085 ; 11.396 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 10.545 ; 10.818 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 5.886  ; 6.009  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 6.432  ; 6.536  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 7.034  ; 7.241  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 6.778  ; 6.930  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 5.906  ; 6.029  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 6.750  ; 6.905  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 6.031  ; 6.151  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 5.906  ; 6.029  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 5.886  ; 6.009  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 6.784  ; 6.937  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 6.452  ; 6.556  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 5.906  ; 6.029  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 7.024  ; 7.231  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 6.484  ; 6.653  ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 5.998  ; 5.866  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 7.857  ; 7.742  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 7.857  ; 7.742  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 8.322  ; 8.169  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 10.185 ; 10.393 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 10.787 ; 11.098 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 10.531 ; 10.787 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 9.033  ; 8.933  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 9.659  ; 9.886  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 10.503 ; 10.762 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 9.784  ; 10.008 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 9.659  ; 9.886  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 9.639  ; 9.866  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 10.537 ; 10.794 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 10.205 ; 10.413 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 9.659  ; 9.886  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 10.777 ; 11.088 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 10.237 ; 10.510 ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 6.041  ; 5.890  ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 7.642  ; 7.538  ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 10.822 ; 10.708 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 11.173 ; 11.059 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 11.344 ; 11.230 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 10.822 ; 10.708 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 6.481  ; 6.367  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 6.832  ; 6.718  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 7.003  ; 6.889  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 6.481  ; 6.367  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 10.524 ; 10.410 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 10.875 ; 10.761 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 11.046 ; 10.932 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 10.524 ; 10.410 ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 10.382 ; 10.268 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 10.720 ; 10.606 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 10.884 ; 10.770 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 10.382 ; 10.268 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 6.217  ; 6.103  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 6.555  ; 6.441  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 6.719  ; 6.605  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 6.217  ; 6.103  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 10.074 ; 9.960  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 10.412 ; 10.298 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 10.576 ; 10.462 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 10.074 ; 9.960  ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port    ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 10.529    ; 10.643    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 10.897    ; 11.011    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 11.001    ; 11.115    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 10.529    ; 10.643    ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 6.296     ; 6.410     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 6.664     ; 6.778     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 6.768     ; 6.882     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 6.296     ; 6.410     ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 10.231    ; 10.345    ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 10.599    ; 10.713    ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 10.703    ; 10.817    ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 10.231    ; 10.345    ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port    ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 10.096    ; 10.210    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 10.449    ; 10.563    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 10.549    ; 10.663    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 10.096    ; 10.210    ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 6.035     ; 6.149     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 6.388     ; 6.502     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 6.488     ; 6.602     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 6.035     ; 6.149     ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 9.788     ; 9.902     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 10.141    ; 10.255    ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 10.241    ; 10.355    ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 9.788     ; 9.902     ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                        ; Note                    ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
; INF MHz     ; 189.68 MHz      ; command                                           ; limit due to hold check ;
; 165.7 MHz   ; 165.7 MHz       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ;                         ;
; 1039.5 MHz  ; 733.14 MHz      ; current_sta.WAIT_DRDY                             ; limit due to hold check ;
; 1116.07 MHz ; 853.24 MHz      ; current_sta.WRESET1                               ; limit due to hold check ;
+-------------+-----------------+---------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -9.261 ; -177.738      ;
; current_sta.WAIT_DRDY                             ; -1.270 ; -5.785        ;
; current_sta.WRESET1                               ; -0.876 ; -1.940        ;
; command                                           ; 1.528  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; command                                           ; -5.115 ; -44.490       ;
; current_sta.WAIT_DRDY                             ; -2.473 ; -19.730       ;
; current_sta.WRESET1                               ; -2.166 ; -6.483        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.402  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; command                                           ; -3.000 ; -3.000        ;
; current_sta.WAIT_DRDY                             ; 0.216  ; 0.000         ;
; current_sta.WRESET1                               ; 0.388  ; 0.000         ;
; sysclk_50                                         ; 9.943  ; 0.000         ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 49.719 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+--------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                           ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -9.261 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.809      ;
; -9.261 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.809      ;
; -9.261 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.809      ;
; -9.252 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.578     ; 3.616      ;
; -9.252 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.578     ; 3.616      ;
; -9.252 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.578     ; 3.616      ;
; -9.115 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.393     ; 3.664      ;
; -9.115 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.393     ; 3.664      ;
; -9.115 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.393     ; 3.664      ;
; -9.100 ; next_sta.WAIT_DRDY_682             ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.578     ; 3.464      ;
; -9.100 ; next_sta.WAIT_DRDY_682             ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.578     ; 3.464      ;
; -9.100 ; next_sta.WAIT_DRDY_682             ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.578     ; 3.464      ;
; -9.049 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.395     ; 3.596      ;
; -9.049 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.395     ; 3.596      ;
; -9.049 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.395     ; 3.596      ;
; -9.049 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.395     ; 3.596      ;
; -9.049 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.395     ; 3.596      ;
; -9.049 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.395     ; 3.596      ;
; -9.049 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.395     ; 3.596      ;
; -9.040 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.403      ;
; -9.040 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.403      ;
; -9.040 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.403      ;
; -9.040 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.403      ;
; -9.040 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.403      ;
; -9.040 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.403      ;
; -9.040 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.403      ;
; -8.985 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.415     ; 3.512      ;
; -8.985 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.415     ; 3.512      ;
; -8.985 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.415     ; 3.512      ;
; -8.976 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.599     ; 3.319      ;
; -8.976 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.599     ; 3.319      ;
; -8.976 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.599     ; 3.319      ;
; -8.933 ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.396     ; 3.479      ;
; -8.933 ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.396     ; 3.479      ;
; -8.933 ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.396     ; 3.479      ;
; -8.903 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.451      ;
; -8.903 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.451      ;
; -8.903 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.451      ;
; -8.903 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.451      ;
; -8.903 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.451      ;
; -8.903 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.451      ;
; -8.903 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.394     ; 3.451      ;
; -8.888 ; next_sta.WAIT_DRDY_682             ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.251      ;
; -8.888 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.251      ;
; -8.888 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.251      ;
; -8.888 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.251      ;
; -8.888 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.251      ;
; -8.888 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.251      ;
; -8.888 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.579     ; 3.251      ;
; -8.842 ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.380     ; 3.404      ;
; -8.842 ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.380     ; 3.404      ;
; -8.842 ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.380     ; 3.404      ;
; -8.839 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.414     ; 3.367      ;
; -8.839 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.414     ; 3.367      ;
; -8.839 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.414     ; 3.367      ;
; -8.824 ; next_sta.WAIT_DRDY_682             ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.599     ; 3.167      ;
; -8.824 ; next_sta.WAIT_DRDY_682             ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.599     ; 3.167      ;
; -8.824 ; next_sta.WAIT_DRDY_682             ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.599     ; 3.167      ;
; -8.792 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.417     ; 3.317      ;
; -8.792 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.417     ; 3.317      ;
; -8.783 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.601     ; 3.124      ;
; -8.783 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.601     ; 3.124      ;
; -8.721 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.397     ; 3.266      ;
; -8.721 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.397     ; 3.266      ;
; -8.721 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.397     ; 3.266      ;
; -8.721 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.397     ; 3.266      ;
; -8.721 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.397     ; 3.266      ;
; -8.721 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.397     ; 3.266      ;
; -8.721 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.397     ; 3.266      ;
; -8.717 ; next_sta.WRESET2_745               ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.379     ; 3.280      ;
; -8.717 ; next_sta.WRESET2_745               ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.379     ; 3.280      ;
; -8.717 ; next_sta.WRESET2_745               ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.379     ; 3.280      ;
; -8.657 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.417     ; 3.182      ;
; -8.657 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.417     ; 3.182      ;
; -8.657 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.417     ; 3.182      ;
; -8.646 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.416     ; 3.172      ;
; -8.646 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.416     ; 3.172      ;
; -8.640 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[1]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.417     ; 3.165      ;
; -8.640 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[4]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.417     ; 3.165      ;
; -8.631 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.601     ; 2.972      ;
; -8.631 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.601     ; 2.972      ;
; -8.631 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[1]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.601     ; 2.972      ;
; -8.631 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[4]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.601     ; 2.972      ;
; -8.630 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.191      ;
; -8.630 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.191      ;
; -8.630 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.191      ;
; -8.630 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.191      ;
; -8.630 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.191      ;
; -8.630 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.191      ;
; -8.630 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.191      ;
; -8.566 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.401     ; 3.107      ;
; -8.566 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.401     ; 3.107      ;
; -8.566 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.401     ; 3.107      ;
; -8.544 ; next_sta.WRITECONTROL1_ADR_738     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.380     ; 3.106      ;
; -8.544 ; next_sta.WRITECONTROL1_ADR_738     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.380     ; 3.106      ;
; -8.544 ; next_sta.WRITECONTROL1_ADR_738     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.380     ; 3.106      ;
; -8.518 ; next_sta.WRITECONTROL2_VAL_END_689 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.079      ;
; -8.518 ; next_sta.WRITECONTROL2_VAL_END_689 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.079      ;
; -8.518 ; next_sta.WRITECONTROL2_VAL_END_689 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.079      ;
; -8.507 ; next_sta.WRITECONTROL2_ADR_END_703 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -6.381     ; 3.068      ;
+--------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'current_sta.WAIT_DRDY'                                                                                                                                                  ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.270 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 0.500        ; 3.466      ; 4.328      ;
; -1.119 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 0.500        ; 3.656      ; 4.217      ;
; -0.846 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 1.000        ; 3.656      ; 4.444      ;
; -0.774 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 1.000        ; 3.466      ; 4.332      ;
; -0.672 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.996      ; 3.672      ;
; -0.516 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.995      ; 3.535      ;
; -0.507 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.997      ; 3.508      ;
; -0.456 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 3.431      ;
; -0.450 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.995      ; 3.469      ;
; -0.446 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.996      ; 3.446      ;
; -0.436 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.019      ; 3.479      ;
; -0.432 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.020      ; 3.456      ;
; -0.419 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.173      ; 3.464      ;
; -0.405 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.197      ; 3.474      ;
; -0.392 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.984      ; 3.399      ;
; -0.391 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.998      ; 3.391      ;
; -0.377 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.022      ; 3.401      ;
; -0.372 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.019      ; 3.415      ;
; -0.368 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.020      ; 3.392      ;
; -0.354 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.004      ; 3.297      ;
; -0.348 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.006      ; 3.293      ;
; -0.341 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.197      ; 3.410      ;
; -0.313 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.022      ; 3.337      ;
; -0.274 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.004      ; 3.279      ;
; -0.267 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.004      ; 3.210      ;
; -0.249 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 3.254      ;
; -0.235 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.264      ;
; -0.226 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.006      ; 3.233      ;
; -0.225 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.173      ; 3.258      ;
; -0.225 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.998      ; 3.225      ;
; -0.222 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.999      ; 3.223      ;
; -0.220 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.006      ; 3.218      ;
; -0.215 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.004      ; 3.220      ;
; -0.212 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.996      ; 3.232      ;
; -0.211 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.996      ; 3.211      ;
; -0.211 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.197      ; 3.268      ;
; -0.192 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.222      ;
; -0.171 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.200      ;
; -0.170 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 3.176      ;
; -0.158 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.197      ; 3.227      ;
; -0.155 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.982      ; 3.129      ;
; -0.147 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.197      ; 3.204      ;
; -0.143 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.173      ; 3.188      ;
; -0.141 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 3.147      ;
; -0.132 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.004      ; 3.137      ;
; -0.129 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.996      ; 3.149      ;
; -0.127 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.982      ; 3.101      ;
; -0.116 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.773      ; 4.067      ;
; -0.108 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.137      ;
; -0.099 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.174      ; 3.133      ;
; -0.077 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.997      ; 3.078      ;
; -0.072 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.006      ; 3.070      ;
; -0.063 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.093      ;
; -0.061 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.173      ; 3.094      ;
; -0.055 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.995      ; 3.074      ;
; -0.050 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.080      ;
; -0.049 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.006      ; 3.047      ;
; -0.024 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.173      ; 3.069      ;
; 0.004  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.998      ; 2.996      ;
; 0.019  ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 0.500        ; 1.278      ; 0.936      ;
; 0.024  ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 3.115      ;
; 0.024  ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.774      ; 3.626      ;
; 0.024  ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]                         ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.776      ; 3.624      ;
; 0.032  ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 3.107      ;
; 0.041  ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.005      ; 3.120      ;
; 0.046  ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.797      ; 3.627      ;
; 0.046  ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.117      ;
; 0.085  ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.078      ;
; 0.089  ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 2.916      ;
; 0.108  ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.984      ; 2.898      ;
; 0.110  ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.007      ; 3.053      ;
; 0.131  ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.984      ; 3.009      ;
; 0.138  ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.999      ; 2.863      ;
; 0.142  ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.797      ; 3.531      ;
; 0.146  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 2.859      ;
; 0.170  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.173      ; 2.863      ;
; 0.172  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.982      ; 2.802      ;
; 0.200  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 2.806      ;
; 0.207  ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.500        ; 3.465      ; 3.079      ;
; 0.208  ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.773      ; 3.743      ;
; 0.212  ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.005      ; 2.949      ;
; 0.230  ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.174      ; 2.804      ;
; 0.283  ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 1.000        ; 3.465      ; 3.503      ;
; 0.292  ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.638      ; 3.403      ;
; 0.427  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 2.983      ; 2.712      ;
; 0.512  ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 1.000        ; 1.278      ; 0.943      ;
; 0.965  ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.005      ; 2.196      ;
; 1.121  ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.500        ; 3.465      ; 2.103      ;
; 1.343  ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.774      ; 2.307      ;
; 1.354  ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 1.000        ; 3.465      ; 2.370      ;
; 1.450  ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 3.004      ; 1.493      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'current_sta.WRESET1'                                                                                                                              ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node        ; Launch Clock                                      ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; -0.876 ; current_sta.WRITECONTROL1_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.285      ; 2.017      ;
; -0.704 ; current_sta.WRITECONTROL2_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.285      ; 1.845      ;
; -0.438 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.451      ; 4.067      ;
; -0.380 ; current_sta.WRITECONTROL2_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.285      ; 1.521      ;
; -0.298 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.452      ; 3.626      ;
; -0.298 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.454      ; 3.624      ;
; -0.276 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.475      ; 3.627      ;
; -0.180 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.475      ; 3.531      ;
; -0.114 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.451      ; 3.743      ;
; -0.100 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 0.500        ; 1.767      ; 1.543      ;
; -0.030 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.316      ; 3.403      ;
; 0.052  ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 0.500        ; 1.079      ; 0.843      ;
; 0.117  ; current_sta.WRITECONTROL1_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.285      ; 1.024      ;
; 0.364  ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 1.000        ; 1.767      ; 1.579      ;
; 0.492  ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 1.000        ; 1.079      ; 0.903      ;
; 1.021  ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 3.452      ; 2.307      ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'command'                                                                                                                                                     ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 1.528 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 0.500        ; 6.254      ; 4.328      ;
; 1.679 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 0.500        ; 6.444      ; 4.217      ;
; 1.952 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 1.000        ; 6.444      ; 4.444      ;
; 2.024 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 1.000        ; 6.254      ; 4.332      ;
; 2.106 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.784      ; 3.672      ;
; 2.262 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.783      ; 3.535      ;
; 2.271 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.785      ; 3.508      ;
; 2.322 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 3.431      ;
; 2.328 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.783      ; 3.469      ;
; 2.332 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.784      ; 3.446      ;
; 2.342 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.807      ; 3.479      ;
; 2.346 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.808      ; 3.456      ;
; 2.359 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.961      ; 3.464      ;
; 2.373 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.985      ; 3.474      ;
; 2.386 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.772      ; 3.399      ;
; 2.387 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.786      ; 3.391      ;
; 2.401 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.810      ; 3.401      ;
; 2.406 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.807      ; 3.415      ;
; 2.410 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.808      ; 3.392      ;
; 2.424 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.792      ; 3.297      ;
; 2.430 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.794      ; 3.293      ;
; 2.437 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.985      ; 3.410      ;
; 2.465 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.810      ; 3.337      ;
; 2.504 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.792      ; 3.279      ;
; 2.511 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.792      ; 3.210      ;
; 2.529 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 3.254      ;
; 2.543 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.264      ;
; 2.552 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.794      ; 3.233      ;
; 2.553 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.961      ; 3.258      ;
; 2.553 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.786      ; 3.225      ;
; 2.556 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.787      ; 3.223      ;
; 2.558 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.794      ; 3.218      ;
; 2.563 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.792      ; 3.220      ;
; 2.566 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.784      ; 3.232      ;
; 2.567 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.784      ; 3.211      ;
; 2.567 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.985      ; 3.268      ;
; 2.586 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.222      ;
; 2.607 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.200      ;
; 2.608 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 3.176      ;
; 2.620 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.985      ; 3.227      ;
; 2.623 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.770      ; 3.129      ;
; 2.631 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.985      ; 3.204      ;
; 2.635 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.961      ; 3.188      ;
; 2.637 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 3.147      ;
; 2.646 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.792      ; 3.137      ;
; 2.649 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.784      ; 3.149      ;
; 2.651 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.770      ; 3.101      ;
; 2.670 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.137      ;
; 2.679 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.962      ; 3.133      ;
; 2.701 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.785      ; 3.078      ;
; 2.706 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.794      ; 3.070      ;
; 2.715 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.093      ;
; 2.717 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.961      ; 3.094      ;
; 2.723 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.783      ; 3.074      ;
; 2.728 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.080      ;
; 2.729 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.794      ; 3.047      ;
; 2.754 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.961      ; 3.069      ;
; 2.782 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.786      ; 2.996      ;
; 2.802 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 3.115      ;
; 2.810 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 3.107      ;
; 2.819 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.793      ; 3.120      ;
; 2.824 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.117      ;
; 2.863 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.078      ;
; 2.867 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 2.916      ;
; 2.886 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.772      ; 2.898      ;
; 2.888 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.795      ; 3.053      ;
; 2.909 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.772      ; 3.009      ;
; 2.916 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.787      ; 2.863      ;
; 2.924 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 2.859      ;
; 2.948 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.961      ; 2.863      ;
; 2.950 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.770      ; 2.802      ;
; 2.978 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 2.806      ;
; 2.985 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 0.500        ; 6.253      ; 3.079      ;
; 2.990 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.793      ; 2.949      ;
; 3.008 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.962      ; 2.804      ;
; 3.061 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 1.000        ; 6.253      ; 3.503      ;
; 3.205 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.771      ; 2.712      ;
; 3.743 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.793      ; 2.196      ;
; 3.899 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 0.500        ; 6.253      ; 2.103      ;
; 4.132 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 1.000        ; 6.253      ; 2.370      ;
; 4.228 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 5.792      ; 1.493      ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'command'                                                                                                                                                       ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -5.115 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.401      ; 1.366      ;
; -4.549 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.401      ; 1.932      ;
; -4.491 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 0.000        ; 6.488      ; 2.267      ;
; -4.254 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; -0.500       ; 6.488      ; 2.004      ;
; -4.114 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.579      ; 2.545      ;
; -4.005 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.578      ; 2.653      ;
; -3.951 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.402      ; 2.531      ;
; -3.942 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.578      ; 2.716      ;
; -3.900 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.400      ; 2.580      ;
; -3.892 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.380      ; 2.568      ;
; -3.879 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 2.582      ;
; -3.878 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.380      ; 2.582      ;
; -3.871 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.578      ; 2.787      ;
; -3.868 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.382      ; 2.594      ;
; -3.868 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 2.593      ;
; -3.858 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.404      ; 2.626      ;
; -3.853 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.403      ; 2.630      ;
; -3.852 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.397      ; 2.625      ;
; -3.845 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 2.616      ;
; -3.842 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.601      ; 2.839      ;
; -3.840 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.404      ; 2.644      ;
; -3.832 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.579      ; 2.827      ;
; -3.827 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.601      ; 2.854      ;
; -3.809 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.401      ; 2.672      ;
; -3.804 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.578      ; 2.854      ;
; -3.785 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 2.676      ;
; -3.761 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.401      ; 2.720      ;
; -3.742 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.393      ; 2.731      ;
; -3.733 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.401      ; 2.748      ;
; -3.725 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.380      ; 2.735      ;
; -3.721 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.578      ; 2.937      ;
; -3.718 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.380      ; 2.742      ;
; -3.717 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.416      ; 2.779      ;
; -3.713 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.401      ; 2.768      ;
; -3.703 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.403      ; 2.780      ;
; -3.700 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.403      ; 2.783      ;
; -3.698 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.416      ; 2.798      ;
; -3.693 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.601      ; 2.988      ;
; -3.680 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.380      ; 2.780      ;
; -3.677 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.380      ; 2.783      ;
; -3.671 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.396      ; 2.805      ;
; -3.670 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.578      ; 2.988      ;
; -3.657 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.394      ; 2.817      ;
; -3.638 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.400      ; 2.842      ;
; -3.636 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 2.825      ;
; -3.634 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.396      ; 2.842      ;
; -3.630 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.404      ; 2.854      ;
; -3.628 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.601      ; 3.053      ;
; -3.615 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.395      ; 2.860      ;
; -3.613 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.417      ; 2.884      ;
; -3.607 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 2.854      ;
; -3.607 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.404      ; 2.877      ;
; -3.607 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.417      ; 2.890      ;
; -3.602 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.403      ; 2.881      ;
; -3.602 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.400      ; 2.878      ;
; -3.585 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.394      ; 2.889      ;
; -3.584 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 2.877      ;
; -3.540 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.397      ; 2.937      ;
; -3.535 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.393      ; 2.938      ;
; -3.527 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.403      ; 2.956      ;
; -3.514 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.404      ; 2.970      ;
; -3.511 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.394      ; 2.963      ;
; -3.505 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.394      ; 2.969      ;
; -3.501 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.403      ; 2.982      ;
; -3.494 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.601      ; 3.187      ;
; -3.493 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.419      ; 3.006      ;
; -3.483 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.403      ; 3.000      ;
; -3.470 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.396      ; 3.006      ;
; -3.466 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.393      ; 3.007      ;
; -3.442 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.381      ; 3.019      ;
; -3.413 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.394      ; 3.061      ;
; -3.409 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 0.000        ; 6.487      ; 3.348      ;
; -3.408 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.404      ; 3.076      ;
; -3.380 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.382      ; 3.082      ;
; -3.318 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; -0.500       ; 6.487      ; 2.939      ;
; -3.294 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.419      ; 3.205      ;
; -3.273 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 6.395      ; 3.202      ;
; -2.393 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 0.000        ; 6.686      ; 4.293      ;
; -2.306 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 0.000        ; 6.489      ; 4.183      ;
; -2.136 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; -0.500       ; 6.686      ; 4.070      ;
; -1.831 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; -0.500       ; 6.489      ; 4.178      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'current_sta.WAIT_DRDY'                                                                                                                                                   ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; -2.473 ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.328      ; 1.925      ;
; -2.228 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.524      ; 1.366      ;
; -1.662 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.524      ; 1.932      ;
; -1.604 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.000        ; 3.611      ; 2.267      ;
; -1.453 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.350      ; 2.967      ;
; -1.379 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.350      ; 3.041      ;
; -1.367 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; -0.500       ; 3.611      ; 2.004      ;
; -1.346 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.325      ; 3.049      ;
; -1.325 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.328      ; 3.073      ;
; -1.314 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]                         ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.327      ; 3.083      ;
; -1.227 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.702      ; 2.545      ;
; -1.209 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.184      ; 3.045      ;
; -1.118 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.701      ; 2.653      ;
; -1.064 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.525      ; 2.531      ;
; -1.055 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.701      ; 2.716      ;
; -1.032 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 4.325      ; 3.363      ;
; -1.013 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.523      ; 2.580      ;
; -1.005 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.503      ; 2.568      ;
; -0.992 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 2.582      ;
; -0.991 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.503      ; 2.582      ;
; -0.984 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.701      ; 2.787      ;
; -0.981 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.505      ; 2.594      ;
; -0.981 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 2.593      ;
; -0.971 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.527      ; 2.626      ;
; -0.966 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.526      ; 2.630      ;
; -0.965 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.520      ; 2.625      ;
; -0.958 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 2.616      ;
; -0.955 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.724      ; 2.839      ;
; -0.953 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.527      ; 2.644      ;
; -0.945 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.702      ; 2.827      ;
; -0.940 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.724      ; 2.854      ;
; -0.922 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.524      ; 2.672      ;
; -0.917 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.701      ; 2.854      ;
; -0.898 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 2.676      ;
; -0.874 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.524      ; 2.720      ;
; -0.855 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.516      ; 2.731      ;
; -0.846 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.524      ; 2.748      ;
; -0.838 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.503      ; 2.735      ;
; -0.834 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.701      ; 2.937      ;
; -0.831 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.503      ; 2.742      ;
; -0.830 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.539      ; 2.779      ;
; -0.826 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.524      ; 2.768      ;
; -0.816 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.526      ; 2.780      ;
; -0.813 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.526      ; 2.783      ;
; -0.811 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.539      ; 2.798      ;
; -0.806 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.724      ; 2.988      ;
; -0.793 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.503      ; 2.780      ;
; -0.790 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.503      ; 2.783      ;
; -0.784 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.519      ; 2.805      ;
; -0.783 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.701      ; 2.988      ;
; -0.770 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.517      ; 2.817      ;
; -0.751 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.523      ; 2.842      ;
; -0.749 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 2.825      ;
; -0.747 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.519      ; 2.842      ;
; -0.743 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.527      ; 2.854      ;
; -0.741 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.724      ; 3.053      ;
; -0.728 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.518      ; 2.860      ;
; -0.726 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.540      ; 2.884      ;
; -0.720 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 2.854      ;
; -0.720 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.527      ; 2.877      ;
; -0.720 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.540      ; 2.890      ;
; -0.715 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.526      ; 2.881      ;
; -0.715 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.523      ; 2.878      ;
; -0.698 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.517      ; 2.889      ;
; -0.697 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 2.877      ;
; -0.655 ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 0.000        ; 1.330      ; 0.915      ;
; -0.653 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.520      ; 2.937      ;
; -0.648 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.516      ; 2.938      ;
; -0.640 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.526      ; 2.956      ;
; -0.627 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.527      ; 2.970      ;
; -0.624 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.517      ; 2.963      ;
; -0.618 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.517      ; 2.969      ;
; -0.614 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.526      ; 2.982      ;
; -0.607 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.724      ; 3.187      ;
; -0.606 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.542      ; 3.006      ;
; -0.596 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.526      ; 3.000      ;
; -0.583 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.519      ; 3.006      ;
; -0.579 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.516      ; 3.007      ;
; -0.555 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.504      ; 3.019      ;
; -0.526 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.517      ; 3.061      ;
; -0.522 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.000        ; 3.610      ; 3.348      ;
; -0.521 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.527      ; 3.076      ;
; -0.493 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.505      ; 3.082      ;
; -0.431 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; -0.500       ; 3.610      ; 2.939      ;
; -0.407 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.542      ; 3.205      ;
; -0.386 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 3.518      ; 3.202      ;
; -0.182 ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; -0.500       ; 1.330      ; 0.908      ;
; 0.454  ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 0.000        ; 3.809      ; 4.293      ;
; 0.541  ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 0.000        ; 3.612      ; 4.183      ;
; 0.731  ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; -0.500       ; 3.809      ; 4.070      ;
; 1.036  ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; -0.500       ; 3.612      ; 4.178      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'current_sta.WRESET1'                                                                                                                               ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node        ; Launch Clock                                      ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; -2.166 ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.021      ; 1.925      ;
; -1.146 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.043      ; 2.967      ;
; -1.072 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.043      ; 3.041      ;
; -1.039 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.018      ; 3.049      ;
; -1.018 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.021      ; 3.073      ;
; -1.007 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.020      ; 3.083      ;
; -0.902 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 3.877      ; 3.045      ;
; -0.861 ; current_sta.WRITECONTROL1_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 1.757      ; 0.966      ;
; -0.725 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 4.018      ; 3.363      ;
; -0.599 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 0.000        ; 1.864      ; 1.525      ;
; -0.508 ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 0.000        ; 1.145      ; 0.877      ;
; -0.418 ; current_sta.WRITECONTROL2_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 1.757      ; 1.409      ;
; -0.132 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; -0.500       ; 1.864      ; 1.492      ;
; -0.104 ; current_sta.WRITECONTROL2_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 1.757      ; 1.723      ;
; -0.086 ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; -0.500       ; 1.145      ; 0.819      ;
; 0.047  ; current_sta.WRITECONTROL1_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 1.757      ; 1.874      ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.402 ; rest_cnt[1]                       ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rest_cnt[2]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; rest_cnt[0]                       ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.721 ; current_sta.WAIT_DRDY             ; rest_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 1.715      ;
; 0.726 ; time_cnt[3]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.994      ;
; 0.861 ; time_cnt[2]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.129      ;
; 0.973 ; current_sta.WRESET1               ; rest_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 1.967      ;
; 1.156 ; current_sta.WRESET1               ; rest_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.152      ;
; 1.157 ; time_cnt[2]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.425      ;
; 1.158 ; current_sta.WRESET1               ; rest_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.154      ;
; 1.173 ; rest_cnt[0]                       ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.442      ;
; 1.203 ; rest_cnt[0]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.472      ;
; 1.210 ; current_sta.WAIT_DRDY             ; rest_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 1.704      ;
; 1.279 ; current_sta.WAIT_DRDY             ; rest_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.275      ;
; 1.281 ; current_sta.WAIT_DRDY             ; rest_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.277      ;
; 1.373 ; current_sta.WRESET1               ; time_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.367      ;
; 1.373 ; current_sta.WRESET1               ; time_cnt[4]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.367      ;
; 1.477 ; rest_cnt[1]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.744      ;
; 1.496 ; current_sta.WAIT_DRDY             ; time_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.490      ;
; 1.496 ; current_sta.WAIT_DRDY             ; time_cnt[4]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.490      ;
; 1.545 ; current_sta.WRESET1               ; rest_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.039      ;
; 1.608 ; time_cnt[1]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.899      ;
; 1.623 ; time_cnt[1]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 1.914      ;
; 1.635 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.629      ;
; 1.635 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.629      ;
; 1.728 ; current_sta.WRESET1               ; rest_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.224      ;
; 1.730 ; current_sta.WRESET1               ; rest_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.226      ;
; 1.747 ; current_sta.WRESET1               ; current_sta.WRESET2               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.743      ;
; 1.747 ; current_sta.WRESET1               ; current_sta.WRESET1               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.743      ;
; 1.747 ; current_sta.WRESET1               ; current_sta.STATE0                ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.743      ;
; 1.758 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.752      ;
; 1.758 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.459      ; 2.752      ;
; 1.768 ; current_sta.WAIT_DRDY             ; rest_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.264      ;
; 1.770 ; current_sta.WAIT_DRDY             ; rest_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.266      ;
; 1.839 ; current_sta.WRESET1               ; time_cnt[3]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.857      ;
; 1.839 ; current_sta.WRESET1               ; time_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.857      ;
; 1.839 ; current_sta.WRESET1               ; time_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.857      ;
; 1.840 ; current_sta.WRESET1               ; current_sta.WAIT_DRDY             ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.857      ;
; 1.840 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.857      ;
; 1.840 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.857      ;
; 1.840 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.857      ;
; 1.840 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.857      ;
; 1.840 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.857      ;
; 1.840 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.857      ;
; 1.870 ; current_sta.WAIT_DRDY             ; current_sta.WRESET2               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.866      ;
; 1.870 ; current_sta.WAIT_DRDY             ; current_sta.WRESET1               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.866      ;
; 1.870 ; current_sta.WAIT_DRDY             ; current_sta.STATE0                ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.461      ; 2.866      ;
; 1.945 ; current_sta.WRESET1               ; time_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.439      ;
; 1.945 ; current_sta.WRESET1               ; time_cnt[4]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.439      ;
; 1.962 ; current_sta.WAIT_DRDY             ; time_cnt[3]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.980      ;
; 1.962 ; current_sta.WAIT_DRDY             ; time_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.980      ;
; 1.962 ; current_sta.WAIT_DRDY             ; time_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.980      ;
; 1.963 ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.980      ;
; 1.963 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.980      ;
; 1.963 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.980      ;
; 1.963 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.980      ;
; 1.963 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.980      ;
; 1.963 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.980      ;
; 1.963 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 2.980      ;
; 1.985 ; current_sta.WAIT_DRDY             ; time_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.479      ;
; 1.985 ; current_sta.WAIT_DRDY             ; time_cnt[4]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.479      ;
; 2.069 ; current_sta.WRITECONTROL2_VAL_END ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.336      ;
; 2.137 ; time_cnt[0]                       ; time_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.405      ;
; 2.171 ; current_sta.WRITECONTROL1_ADR     ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 2.416      ;
; 2.207 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.701      ;
; 2.207 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.701      ;
; 2.231 ; current_sta.STATE0                ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.496      ;
; 2.247 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.741      ;
; 2.247 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.459      ; 2.741      ;
; 2.270 ; current_sta.WRESET2               ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.535      ;
; 2.319 ; current_sta.WRESET1               ; current_sta.WRESET2               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.815      ;
; 2.319 ; current_sta.WRESET1               ; current_sta.WRESET1               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.815      ;
; 2.319 ; current_sta.WRESET1               ; current_sta.STATE0                ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.815      ;
; 2.359 ; current_sta.WAIT_DRDY             ; current_sta.WRESET2               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.855      ;
; 2.359 ; current_sta.WAIT_DRDY             ; current_sta.WRESET1               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.855      ;
; 2.359 ; current_sta.WAIT_DRDY             ; current_sta.STATE0                ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.461      ; 2.855      ;
; 2.411 ; current_sta.WRESET1               ; time_cnt[3]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.483      ; 2.929      ;
; 2.411 ; current_sta.WRESET1               ; time_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.483      ; 2.929      ;
; 2.411 ; current_sta.WRESET1               ; time_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.483      ; 2.929      ;
; 2.412 ; current_sta.WRESET1               ; current_sta.WAIT_DRDY             ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.929      ;
; 2.412 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.929      ;
; 2.412 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.929      ;
; 2.412 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.929      ;
; 2.412 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.929      ;
; 2.412 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.929      ;
; 2.412 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.929      ;
; 2.414 ; current_sta.STATE0                ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.681      ;
; 2.416 ; current_sta.STATE0                ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 2.683      ;
; 2.451 ; current_sta.WAIT_DRDY             ; time_cnt[3]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.483      ; 2.969      ;
; 2.451 ; current_sta.WAIT_DRDY             ; time_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.483      ; 2.969      ;
; 2.451 ; current_sta.WAIT_DRDY             ; time_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.483      ; 2.969      ;
; 2.452 ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.969      ;
; 2.452 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.969      ;
; 2.452 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.969      ;
; 2.452 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.969      ;
; 2.452 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.969      ;
; 2.452 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.969      ;
; 2.452 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.482      ; 2.969      ;
; 2.496 ; current_sta.WRITECONTROL2_ADR     ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.050      ; 2.741      ;
; 2.526 ; time_cnt[0]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 2.794      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'command'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; command ; Rise       ; command                                  ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRESET1_752                     ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRESET2_745                     ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.STATE0~0|datac                  ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; command~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; command ; Rise       ; command~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; command~input|i                          ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; command ; Rise       ; command~input|o                          ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.STATE0~0|datac                  ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.637  ; 0.637        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.679  ; 0.679        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRESET2_745                     ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRESET1_752                     ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'current_sta.WAIT_DRDY'                                                                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; 0.216 ; 0.216        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]                               ;
; 0.218 ; 0.218        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428                           ;
; 0.218 ; 0.218        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2                             ;
; 0.224 ; 0.224        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0|datad                       ;
; 0.227 ; 0.227        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2|datac                       ;
; 0.230 ; 0.230        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428|datac                     ;
; 0.230 ; 0.230        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]|datac                         ;
; 0.232 ; 0.232        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0                             ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET1_752                     ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET2_745                     ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.237 ; 0.237        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.237 ; 0.237        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.238 ; 0.238        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.238 ; 0.238        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.238 ; 0.238        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.247 ; 0.247        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|inclk[0]                ;
; 0.247 ; 0.247        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|outclk                  ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.302 ; 0.302        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; r_n_w$latch                              ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|combout                         ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; r_n_w$latch|datac                        ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|datad                           ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; wrreq                                    ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|combout                       ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; wrreq|datad                              ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|datad                         ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.STATE0~0|datad                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; current_sta.WAIT_DRDY|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; current_sta.WAIT_DRDY|q                  ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|datad                         ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.STATE0~0|datad                  ;
; 0.507 ; 0.507        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; wrreq|datad                              ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|combout                       ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; wrreq                                    ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|datad                           ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; r_n_w$latch|datac                        ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|combout                         ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; r_n_w$latch                              ;
; 0.691 ; 0.691        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.691 ; 0.691        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.704 ; 0.704        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.704 ; 0.704        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.712 ; 0.712        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.712 ; 0.712        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.713 ; 0.713        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.713 ; 0.713        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.720 ; 0.720        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.720 ; 0.720        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.745 ; 0.745        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|inclk[0]                ;
; 0.745 ; 0.745        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|outclk                  ;
; 0.754 ; 0.754        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.754 ; 0.754        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.754 ; 0.754        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.754 ; 0.754        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.754 ; 0.754        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.757 ; 0.757        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET2_745                     ;
; 0.757 ; 0.757        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.758 ; 0.758        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET1_752                     ;
; 0.758 ; 0.758        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.759 ; 0.759        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0                             ;
; 0.762 ; 0.762        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428|datac                     ;
; 0.762 ; 0.762        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]|datac                         ;
; 0.763 ; 0.763        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2|datac                       ;
; 0.767 ; 0.767        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0|datad                       ;
; 0.772 ; 0.772        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428                           ;
; 0.772 ; 0.772        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2                             ;
; 0.775 ; 0.775        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]                               ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'current_sta.WRESET1'                                                         ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; cs_n$latch|datac          ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[5]                ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428            ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2              ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0|datad        ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; cs_n~0|combout            ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2|datac        ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; cs_n$latch                ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428|datac      ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[5]|datac          ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0              ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|inclk[0] ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|outclk   ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr12~0|dataa          ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20|dataa            ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20|combout          ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; cs_n~0|datab              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; o_rest_n$latch|datad      ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr12~0|combout        ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; o_rest_n$latch            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; current_sta.WRESET1|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; current_sta.WRESET1|q     ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; o_rest_n$latch            ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr12~0|combout        ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; o_rest_n$latch|datad      ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20|combout          ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; cs_n~0|datab              ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|inclk[0] ;
; 0.563 ; 0.563        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|outclk   ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20|dataa            ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr12~0|dataa          ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; cs_n$latch                ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0              ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428|datac      ;
; 0.580 ; 0.580        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[5]|datac          ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; cs_n~0|combout            ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2|datac        ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0|datad        ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428            ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2              ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[5]                ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; cs_n$latch|datac          ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sysclk_50'                                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; sysclk_50~input|o                                           ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; sysclk_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; sysclk_50~input|i                                           ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; sysclk_50~input|o                                           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sysclk_50 ; Rise       ; sysclk_50                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]                                                             ;
; 49.719 ; 49.935       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]                                                             ;
; 49.722 ; 49.938       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 49.722 ; 49.938       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 49.722 ; 49.938       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 49.722 ; 49.938       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 49.722 ; 49.938       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]                                                             ;
; 49.723 ; 49.939       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]                                                             ;
; 49.873 ; 50.057       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 49.873 ; 50.057       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 49.873 ; 50.057       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 49.873 ; 50.057       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]                                                             ;
; 49.873 ; 50.057       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]                                                             ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 49.874 ; 50.058       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]                                                             ;
; 49.877 ; 50.061       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]                                                             ;
; 49.965 ; 49.965       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 49.965 ; 49.965       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY|clk                                               ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END|clk                                   ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR|clk                                       ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END|clk                                   ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL|clk                                       ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR|clk                                       ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL|clk                                       ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]|clk                                                         ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]|clk                                                         ;
; 49.989 ; 49.989       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]|clk                                                         ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0|clk                                                  ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1|clk                                                 ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2|clk                                                 ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]|clk                                                         ;
; 49.992 ; 49.992       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]|clk                                                         ;
; 49.993 ; 49.993       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END|clk                                   ;
; 49.993 ; 49.993       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END|clk                                   ;
; 49.993 ; 49.993       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]|clk                                                         ;
; 49.993 ; 49.993       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]|clk                                                         ;
; 49.993 ; 49.993       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]|clk                                                         ;
; 50.006 ; 50.006       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END|clk                                   ;
; 50.006 ; 50.006       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END|clk                                   ;
; 50.006 ; 50.006       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]|clk                                                         ;
; 50.006 ; 50.006       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]|clk                                                         ;
; 50.006 ; 50.006       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]|clk                                                         ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0|clk                                                  ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1|clk                                                 ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2|clk                                                 ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]|clk                                                         ;
; 50.007 ; 50.007       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]|clk                                                         ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY|clk                                               ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END|clk                                   ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR|clk                                       ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END|clk                                   ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL|clk                                       ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR|clk                                       ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL|clk                                       ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]|clk                                                         ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]|clk                                                         ;
; 50.010 ; 50.010       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]|clk                                                         ;
; 50.033 ; 50.033       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 50.033 ; 50.033       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 97.513 ; 100.000      ; 2.487          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; -0.972 ; -1.048 ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; 1.816  ; 1.740  ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; 4.909  ; 5.005  ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; 2.393  ; 2.616  ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; -0.484 ; -0.261 ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; -3.948 ; -4.040 ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 10.532 ; 11.082 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 7.819  ; 7.672  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 8.291  ; 8.084  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 9.972  ; 10.367 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 10.532 ; 11.082 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 10.298 ; 10.765 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 8.959  ; 8.828  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 9.472  ; 9.867  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 10.268 ; 10.737 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 9.596  ; 9.977  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 9.472  ; 9.867  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 9.452  ; 9.847  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 10.302 ; 10.769 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 9.992  ; 10.387 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 9.472  ; 9.867  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 10.522 ; 11.072 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 10.023 ; 10.478 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 6.598  ; 6.892  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 6.038  ; 6.177  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 6.598  ; 6.892  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 6.364  ; 6.575  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 5.538  ; 5.677  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 6.334  ; 6.547  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 5.662  ; 5.787  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 5.538  ; 5.677  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 5.518  ; 5.657  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 6.368  ; 6.579  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 6.058  ; 6.197  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 5.538  ; 5.677  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 6.588  ; 6.882  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 6.089  ; 6.288  ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 5.644  ; 5.438  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 10.225 ; 10.775 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 7.512  ; 7.365  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 7.984  ; 7.777  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 9.665  ; 10.060 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 10.225 ; 10.775 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 9.991  ; 10.458 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 8.652  ; 8.521  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 9.165  ; 9.560  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 9.961  ; 10.430 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 9.289  ; 9.670  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 9.165  ; 9.560  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 9.145  ; 9.540  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 9.995  ; 10.462 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 9.685  ; 10.080 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 9.165  ; 9.560  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 10.215 ; 10.765 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 9.716  ; 10.171 ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 5.792  ; 5.578  ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 7.191  ; 6.891  ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 7.504  ; 7.362  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 7.504  ; 7.362  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 7.957  ; 7.756  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 9.564  ; 9.942  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 10.105 ; 10.633 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 9.877  ; 10.324 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 8.599  ; 8.472  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 9.087  ; 9.466  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 9.852  ; 10.302 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 9.206  ; 9.572  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 9.087  ; 9.466  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 9.067  ; 9.446  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 9.884  ; 10.333 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 9.584  ; 9.962  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 9.087  ; 9.466  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 10.095 ; 10.623 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 9.616  ; 10.053 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 5.292  ; 5.428  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 5.789  ; 5.924  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 6.330  ; 6.615  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 6.102  ; 6.306  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 5.312  ; 5.448  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 6.077  ; 6.284  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 5.431  ; 5.554  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 5.312  ; 5.448  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 5.292  ; 5.428  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 6.109  ; 6.315  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 5.809  ; 5.944  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 5.312  ; 5.448  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 6.320  ; 6.605  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 5.841  ; 6.035  ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 5.416  ; 5.217  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 7.182  ; 7.040  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 7.182  ; 7.040  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 7.635  ; 7.434  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 9.242  ; 9.620  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 9.783  ; 10.311 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 9.555  ; 10.002 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 8.277  ; 8.150  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 8.765  ; 9.144  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 9.530  ; 9.980  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 8.884  ; 9.250  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 8.765  ; 9.144  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 8.745  ; 9.124  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 9.562  ; 10.011 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 9.262  ; 9.640  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 8.765  ; 9.144  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 9.773  ; 10.301 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 9.294  ; 9.731  ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 5.535  ; 5.328  ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 6.927  ; 6.641  ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Output Enable Times                                                                         ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 10.048 ; 9.955  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 10.370 ; 10.277 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 10.549 ; 10.456 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 10.048 ; 9.955  ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 5.858  ; 5.765  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 6.180  ; 6.087  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 6.359  ; 6.266  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 5.858  ; 5.765  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 9.741  ; 9.648  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 10.063 ; 9.970  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 10.242 ; 10.149 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 9.741  ; 9.648  ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                 ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 9.625  ; 9.532  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 9.934  ; 9.841  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 10.106 ; 10.013 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 9.625  ; 9.532  ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 5.607  ; 5.514  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 5.916  ; 5.823  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 6.088  ; 5.995  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 5.607  ; 5.514  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 9.303  ; 9.210  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 9.612  ; 9.519  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 9.784  ; 9.691  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 9.303  ; 9.210  ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port    ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 9.610     ; 9.703     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 9.952     ; 10.045    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 10.037    ; 10.130    ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 9.610     ; 9.703     ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 5.676     ; 5.769     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 6.018     ; 6.111     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 6.103     ; 6.196     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 5.676     ; 5.769     ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 9.303     ; 9.396     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 9.645     ; 9.738     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 9.730     ; 9.823     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 9.303     ; 9.396     ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port    ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 9.202     ; 9.295     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 9.531     ; 9.624     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 9.612     ; 9.705     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 9.202     ; 9.295     ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 5.427     ; 5.520     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 5.756     ; 5.849     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 5.837     ; 5.930     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 5.427     ; 5.520     ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 8.880     ; 8.973     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 9.209     ; 9.302     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 9.290     ; 9.383     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 8.880     ; 8.973     ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -4.187 ; -80.771       ;
; current_sta.WAIT_DRDY                             ; -0.795 ; -1.560        ;
; current_sta.WRESET1                               ; 0.124  ; 0.000         ;
; command                                           ; 0.564  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; command                                           ; -2.880 ; -26.102       ;
; current_sta.WAIT_DRDY                             ; -1.473 ; -14.378       ;
; current_sta.WRESET1                               ; -1.222 ; -3.890        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.187  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; command                                           ; -3.000 ; -3.068        ;
; current_sta.WAIT_DRDY                             ; 0.283  ; 0.000         ;
; current_sta.WRESET1                               ; 0.292  ; 0.000         ;
; sysclk_50                                         ; 9.594  ; 0.000         ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 49.796 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                             ;
+--------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                           ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -4.187 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.708      ;
; -4.187 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.708      ;
; -4.187 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.708      ;
; -4.183 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.486     ; 1.624      ;
; -4.183 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.486     ; 1.624      ;
; -4.183 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.486     ; 1.624      ;
; -4.132 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.652      ;
; -4.132 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.652      ;
; -4.132 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.652      ;
; -4.132 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.652      ;
; -4.132 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.652      ;
; -4.132 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.652      ;
; -4.132 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.652      ;
; -4.128 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.568      ;
; -4.128 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.568      ;
; -4.128 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.568      ;
; -4.128 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.568      ;
; -4.128 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.568      ;
; -4.128 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.568      ;
; -4.128 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.568      ;
; -4.103 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.405     ; 1.625      ;
; -4.103 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.405     ; 1.625      ;
; -4.103 ; next_sta.WRITECONTROL1_VAL_END_717 ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.405     ; 1.625      ;
; -4.098 ; next_sta.WAIT_DRDY_682             ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.538      ;
; -4.098 ; next_sta.WAIT_DRDY_682             ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.538      ;
; -4.098 ; next_sta.WAIT_DRDY_682             ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.487     ; 1.538      ;
; -4.068 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.417     ; 1.578      ;
; -4.068 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.417     ; 1.578      ;
; -4.068 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.417     ; 1.578      ;
; -4.064 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.497     ; 1.494      ;
; -4.064 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.497     ; 1.494      ;
; -4.064 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.497     ; 1.494      ;
; -4.048 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.569      ;
; -4.048 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.569      ;
; -4.048 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.569      ;
; -4.048 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.569      ;
; -4.048 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.569      ;
; -4.048 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.569      ;
; -4.048 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.569      ;
; -4.043 ; next_sta.WAIT_DRDY_682             ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.488     ; 1.482      ;
; -4.043 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.488     ; 1.482      ;
; -4.043 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.488     ; 1.482      ;
; -4.043 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.488     ; 1.482      ;
; -4.043 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.488     ; 1.482      ;
; -4.043 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.488     ; 1.482      ;
; -4.043 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.488     ; 1.482      ;
; -4.029 ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.550      ;
; -4.029 ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.550      ;
; -4.029 ; next_sta.WRITECONTROL1_VAL_724     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.406     ; 1.550      ;
; -4.013 ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.396     ; 1.544      ;
; -4.013 ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.396     ; 1.544      ;
; -4.013 ; next_sta.WRITECONTROL2_VAL_696     ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.396     ; 1.544      ;
; -4.004 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.419     ; 1.512      ;
; -4.004 ; next_sta.WRITECONTROL2_ADR_710     ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.419     ; 1.512      ;
; -4.000 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.499     ; 1.428      ;
; -4.000 ; next_sta.WRITECONTROL1_ADR_END_731 ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.499     ; 1.428      ;
; -3.984 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.416     ; 1.495      ;
; -3.984 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.416     ; 1.495      ;
; -3.984 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.416     ; 1.495      ;
; -3.979 ; next_sta.WAIT_DRDY_682             ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.498     ; 1.408      ;
; -3.979 ; next_sta.WAIT_DRDY_682             ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.498     ; 1.408      ;
; -3.979 ; next_sta.WAIT_DRDY_682             ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.498     ; 1.408      ;
; -3.974 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.494      ;
; -3.974 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.494      ;
; -3.974 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.494      ;
; -3.974 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.494      ;
; -3.974 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.494      ;
; -3.974 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.494      ;
; -3.974 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.494      ;
; -3.958 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.488      ;
; -3.958 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.488      ;
; -3.958 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.488      ;
; -3.958 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.488      ;
; -3.958 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.488      ;
; -3.958 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.488      ;
; -3.958 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.488      ;
; -3.943 ; next_sta.WRESET2_745               ; time_cnt[3]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.473      ;
; -3.943 ; next_sta.WRESET2_745               ; time_cnt[0]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.473      ;
; -3.943 ; next_sta.WRESET2_745               ; time_cnt[2]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.397     ; 1.473      ;
; -3.920 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.418     ; 1.429      ;
; -3.920 ; next_sta.WRITECONTROL1_VAL_END_717 ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.418     ; 1.429      ;
; -3.915 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.500     ; 1.342      ;
; -3.915 ; next_sta.WAIT_DRDY_682             ; current_sta.WRITECONTROL2_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.500     ; 1.342      ;
; -3.910 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.417     ; 1.420      ;
; -3.910 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.417     ; 1.420      ;
; -3.910 ; next_sta.WRITECONTROL1_VAL_724     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.417     ; 1.420      ;
; -3.901 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[1]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.419     ; 1.409      ;
; -3.901 ; next_sta.WRITECONTROL2_ADR_710     ; time_cnt[4]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.419     ; 1.409      ;
; -3.897 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[1]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.499     ; 1.325      ;
; -3.897 ; next_sta.WRITECONTROL1_ADR_END_731 ; time_cnt[4]                       ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.499     ; 1.325      ;
; -3.894 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRESET2               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.414      ;
; -3.894 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.WRESET1               ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.414      ;
; -3.894 ; next_sta.WRITECONTROL2_VAL_696     ; current_sta.STATE0                ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.407     ; 1.414      ;
; -3.888 ; next_sta.WRESET2_745               ; current_sta.WAIT_DRDY             ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.398     ; 1.417      ;
; -3.888 ; next_sta.WRESET2_745               ; current_sta.WRITECONTROL2_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.398     ; 1.417      ;
; -3.888 ; next_sta.WRESET2_745               ; current_sta.WRITECONTROL2_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.398     ; 1.417      ;
; -3.888 ; next_sta.WRESET2_745               ; current_sta.WRITECONTROL1_VAL_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.398     ; 1.417      ;
; -3.888 ; next_sta.WRESET2_745               ; current_sta.WRITECONTROL1_VAL     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.398     ; 1.417      ;
; -3.888 ; next_sta.WRESET2_745               ; current_sta.WRITECONTROL1_ADR_END ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.398     ; 1.417      ;
; -3.888 ; next_sta.WRESET2_745               ; current_sta.WRITECONTROL1_ADR     ; command      ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -3.398     ; 1.417      ;
+--------+------------------------------------+-----------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'current_sta.WAIT_DRDY'                                                                                                                                                  ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; -0.795 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 0.500        ; 1.789      ; 2.637      ;
; -0.765 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 0.500        ; 1.875      ; 2.628      ;
; 0.256  ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 1.000        ; 1.789      ; 2.086      ;
; 0.313  ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 1.000        ; 1.875      ; 2.050      ;
; 0.328  ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.500        ; 1.789      ; 1.631      ;
; 0.344  ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 0.500        ; 0.639      ; 0.397      ;
; 0.380  ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.732      ; 1.828      ;
; 0.470  ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.723      ; 1.737      ;
; 0.496  ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.720      ;
; 0.508  ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.699      ;
; 0.525  ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.814      ; 1.799      ;
; 0.528  ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]                         ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.869      ; 1.769      ;
; 0.535  ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.732      ; 1.670      ;
; 0.542  ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.722      ; 1.650      ;
; 0.567  ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.649      ;
; 0.567  ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.730      ; 1.648      ;
; 0.575  ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.871      ; 1.877      ;
; 0.580  ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.882      ; 1.734      ;
; 0.584  ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.808      ; 1.634      ;
; 0.587  ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.735      ; 1.631      ;
; 0.595  ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.870      ; 1.707      ;
; 0.608  ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.596      ;
; 0.610  ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.732      ; 1.598      ;
; 0.612  ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.744      ; 1.608      ;
; 0.615  ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.744      ; 1.602      ;
; 0.620  ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.744      ; 1.597      ;
; 0.623  ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.808      ; 1.603      ;
; 0.629  ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.730      ; 1.586      ;
; 0.630  ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.821      ; 1.609      ;
; 0.636  ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.571      ;
; 0.636  ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.743      ; 1.592      ;
; 0.638  ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.821      ; 1.601      ;
; 0.643  ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.743      ; 1.585      ;
; 0.643  ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.744      ; 1.577      ;
; 0.645  ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.559      ;
; 0.645  ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.821      ; 1.594      ;
; 0.662  ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.542      ;
; 0.673  ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.882      ; 1.641      ;
; 0.680  ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.722      ; 1.526      ;
; 0.686  ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.735      ; 1.533      ;
; 0.689  ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.808      ; 1.537      ;
; 0.694  ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.807      ; 1.523      ;
; 0.701  ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.820      ; 1.529      ;
; 0.704  ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.721      ; 1.487      ;
; 0.706  ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.820      ; 1.524      ;
; 0.708  ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.735      ; 1.510      ;
; 0.715  ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.722      ; 1.491      ;
; 0.717  ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.722      ; 1.488      ;
; 0.722  ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.735      ; 1.497      ;
; 0.724  ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.735      ; 1.494      ;
; 0.725  ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.732      ; 1.480      ;
; 0.728  ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.871      ; 1.724      ;
; 0.730  ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.807      ; 1.487      ;
; 0.731  ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.736      ; 1.487      ;
; 0.736  ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.721      ; 1.455      ;
; 0.738  ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.735      ; 1.482      ;
; 0.738  ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.733      ; 1.480      ;
; 0.743  ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.461      ;
; 0.745  ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.471      ;
; 0.749  ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.733      ; 1.469      ;
; 0.759  ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.808      ; 1.459      ;
; 0.765  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.442      ;
; 0.765  ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.451      ;
; 0.773  ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.431      ;
; 0.784  ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 1.000        ; 0.639      ; 0.457      ;
; 0.787  ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.735      ; 1.432      ;
; 0.798  ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.733      ; 1.420      ;
; 0.805  ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.736      ; 1.498      ;
; 0.807  ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.722      ; 1.398      ;
; 0.810  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.731      ; 1.394      ;
; 0.825  ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.808      ; 1.401      ;
; 0.831  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.730      ; 1.384      ;
; 0.834  ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.723      ; 1.372      ;
; 0.850  ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.724      ; 1.441      ;
; 0.854  ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.723      ; 1.436      ;
; 0.862  ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.439      ;
; 0.874  ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.736      ; 1.429      ;
; 0.877  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.721      ; 1.314      ;
; 0.885  ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.723      ; 1.405      ;
; 0.892  ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.736      ; 1.411      ;
; 0.896  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.807      ; 1.321      ;
; 0.901  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.722      ; 1.305      ;
; 0.901  ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.500        ; 1.790      ; 1.056      ;
; 0.919  ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.722      ; 1.286      ;
; 0.969  ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.332      ;
; 1.007  ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 1.000        ; 1.789      ; 1.452      ;
; 1.020  ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.723      ; 1.270      ;
; 1.222  ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.870      ; 1.080      ;
; 1.273  ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 1.028      ;
; 1.488  ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 1.000        ; 1.790      ; 0.969      ;
; 1.515  ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 1.000        ; 1.734      ; 0.701      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'current_sta.WRESET1'                                                                                                                             ;
+-------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node        ; Launch Clock                                      ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; 0.124 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 0.500        ; 0.766      ; 0.745      ;
; 0.137 ; current_sta.WRITECONTROL1_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 0.700      ; 0.981      ;
; 0.258 ; current_sta.WRITECONTROL2_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 0.700      ; 0.860      ;
; 0.322 ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 0.500        ; 0.528      ; 0.370      ;
; 0.421 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.710      ; 1.799      ;
; 0.424 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.765      ; 1.769      ;
; 0.425 ; current_sta.WRITECONTROL2_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 0.700      ; 0.693      ;
; 0.471 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.767      ; 1.877      ;
; 0.476 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.778      ; 1.734      ;
; 0.491 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.766      ; 1.707      ;
; 0.569 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.778      ; 1.641      ;
; 0.624 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.767      ; 1.724      ;
; 0.639 ; current_sta.WRITECONTROL1_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 0.700      ; 0.479      ;
; 0.703 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 1.000        ; 0.766      ; 0.666      ;
; 0.780 ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 1.000        ; 0.528      ; 0.412      ;
; 1.118 ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 1.000        ; 1.766      ; 1.080      ;
+-------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'command'                                                                                                                                                     ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 0.564 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 0.500        ; 3.138      ; 2.637      ;
; 0.594 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 0.500        ; 3.224      ; 2.628      ;
; 1.615 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 1.000        ; 3.138      ; 2.086      ;
; 1.667 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 0.500        ; 3.138      ; 1.631      ;
; 1.672 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 1.000        ; 3.224      ; 2.050      ;
; 1.719 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.081      ; 1.828      ;
; 1.809 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.072      ; 1.737      ;
; 1.835 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.720      ;
; 1.847 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.699      ;
; 1.874 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.081      ; 1.670      ;
; 1.881 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.071      ; 1.650      ;
; 1.906 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.649      ;
; 1.906 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.079      ; 1.648      ;
; 1.923 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.157      ; 1.634      ;
; 1.926 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.084      ; 1.631      ;
; 1.947 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.596      ;
; 1.949 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.081      ; 1.598      ;
; 1.951 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.093      ; 1.608      ;
; 1.954 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.093      ; 1.602      ;
; 1.959 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.093      ; 1.597      ;
; 1.962 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.157      ; 1.603      ;
; 1.968 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.079      ; 1.586      ;
; 1.969 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.170      ; 1.609      ;
; 1.975 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.571      ;
; 1.975 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.092      ; 1.592      ;
; 1.977 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.170      ; 1.601      ;
; 1.982 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.092      ; 1.585      ;
; 1.982 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.093      ; 1.577      ;
; 1.984 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.559      ;
; 1.984 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.170      ; 1.594      ;
; 2.001 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.542      ;
; 2.019 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.071      ; 1.526      ;
; 2.025 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.084      ; 1.533      ;
; 2.028 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.157      ; 1.537      ;
; 2.033 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.156      ; 1.523      ;
; 2.040 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.169      ; 1.529      ;
; 2.043 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.070      ; 1.487      ;
; 2.045 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.169      ; 1.524      ;
; 2.047 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.084      ; 1.510      ;
; 2.054 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.071      ; 1.491      ;
; 2.056 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.071      ; 1.488      ;
; 2.061 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.084      ; 1.497      ;
; 2.063 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.084      ; 1.494      ;
; 2.064 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.081      ; 1.480      ;
; 2.069 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.156      ; 1.487      ;
; 2.070 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.085      ; 1.487      ;
; 2.075 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.070      ; 1.455      ;
; 2.077 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.084      ; 1.482      ;
; 2.077 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.082      ; 1.480      ;
; 2.082 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.461      ;
; 2.084 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.471      ;
; 2.088 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.082      ; 1.469      ;
; 2.098 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.157      ; 1.459      ;
; 2.104 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.442      ;
; 2.104 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.451      ;
; 2.112 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.431      ;
; 2.126 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.084      ; 1.432      ;
; 2.137 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.082      ; 1.420      ;
; 2.144 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.085      ; 1.498      ;
; 2.146 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.071      ; 1.398      ;
; 2.149 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.080      ; 1.394      ;
; 2.164 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.157      ; 1.401      ;
; 2.170 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.079      ; 1.384      ;
; 2.173 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.072      ; 1.372      ;
; 2.189 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.073      ; 1.441      ;
; 2.193 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.072      ; 1.436      ;
; 2.201 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.439      ;
; 2.213 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.085      ; 1.429      ;
; 2.216 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.070      ; 1.314      ;
; 2.224 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.072      ; 1.405      ;
; 2.231 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.085      ; 1.411      ;
; 2.235 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.156      ; 1.321      ;
; 2.240 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.071      ; 1.305      ;
; 2.240 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 0.500        ; 3.139      ; 1.056      ;
; 2.258 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.071      ; 1.286      ;
; 2.308 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.332      ;
; 2.346 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 1.000        ; 3.138      ; 1.452      ;
; 2.359 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.072      ; 1.270      ;
; 2.612 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 1.028      ;
; 2.827 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 1.000        ; 3.139      ; 0.969      ;
; 2.854 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 1.000        ; 3.083      ; 0.701      ;
+-------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'command'                                                                                                                                                       ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -2.880 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 0.609      ;
; -2.638 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 0.851      ;
; -2.473 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; 0.000        ; 3.260      ; 0.922      ;
; -2.343 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.487      ; 1.224      ;
; -2.326 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.410      ; 1.164      ;
; -2.325 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.486      ; 1.241      ;
; -2.322 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.398      ; 1.156      ;
; -2.319 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.398      ; 1.159      ;
; -2.318 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.410      ; 1.172      ;
; -2.305 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 1.184      ;
; -2.304 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.486      ; 1.262      ;
; -2.303 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.408      ; 1.185      ;
; -2.302 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.397      ; 1.175      ;
; -2.294 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.396      ; 1.182      ;
; -2.285 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.397      ; 1.192      ;
; -2.277 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.499      ; 1.302      ;
; -2.276 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.397      ; 1.201      ;
; -2.269 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.410      ; 1.221      ;
; -2.268 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.405      ; 1.217      ;
; -2.264 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 1.225      ;
; -2.264 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 1.225      ;
; -2.257 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.487      ; 1.310      ;
; -2.255 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.418      ; 1.243      ;
; -2.252 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.399      ; 1.227      ;
; -2.251 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.418      ; 1.247      ;
; -2.246 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.240      ;
; -2.246 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 1.243      ;
; -2.246 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.486      ; 1.320      ;
; -2.246 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 1.243      ;
; -2.243 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.407      ; 1.244      ;
; -2.230 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 1.259      ;
; -2.219 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.408      ; 1.269      ;
; -2.217 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.410      ; 1.273      ;
; -2.217 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.500      ; 1.363      ;
; -2.216 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.396      ; 1.260      ;
; -2.215 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.396      ; 1.261      ;
; -2.215 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.487      ; 1.352      ;
; -2.213 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.410      ; 1.277      ;
; -2.212 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.487      ; 1.355      ;
; -2.209 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.500      ; 1.371      ;
; -2.208 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.411      ; 1.283      ;
; -2.198 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.408      ; 1.290      ;
; -2.186 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.397      ; 1.291      ;
; -2.185 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.397      ; 1.292      ;
; -2.185 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.301      ;
; -2.182 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.397      ; 1.295      ;
; -2.178 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.487      ; 1.389      ;
; -2.177 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.398      ; 1.301      ;
; -2.176 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.398      ; 1.302      ;
; -2.174 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.419      ; 1.325      ;
; -2.172 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.405      ; 1.313      ;
; -2.170 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.419      ; 1.329      ;
; -2.161 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.325      ;
; -2.150 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.411      ; 1.341      ;
; -2.150 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.405      ; 1.335      ;
; -2.143 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.407      ; 1.344      ;
; -2.141 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.411      ; 1.350      ;
; -2.141 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.499      ; 1.438      ;
; -2.137 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.419      ; 1.362      ;
; -2.130 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.356      ;
; -2.127 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.359      ;
; -2.107 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.410      ; 1.383      ;
; -2.107 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.407      ; 1.380      ;
; -2.106 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.380      ;
; -2.099 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.409      ; 1.390      ;
; -2.098 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.410      ; 1.392      ;
; -2.091 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.395      ;
; -2.079 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.397      ; 1.398      ;
; -2.074 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.406      ; 1.412      ;
; -2.073 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.411      ; 1.418      ;
; -2.052 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.500      ; 1.528      ;
; -2.030 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.398      ; 1.448      ;
; -2.003 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; 0.000        ; 3.259      ; 1.391      ;
; -2.001 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.419      ; 1.498      ;
; -1.975 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command     ; 0.000        ; 3.407      ; 1.512      ;
; -1.893 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; command     ; -0.500       ; 3.260      ; 1.002      ;
; -1.373 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; 0.000        ; 3.349      ; 1.976      ;
; -1.339 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; command     ; -0.500       ; 3.259      ; 1.555      ;
; -1.247 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; 0.000        ; 3.259      ; 2.012      ;
; -0.320 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; command     ; -0.500       ; 3.349      ; 2.549      ;
; -0.224 ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; command     ; -0.500       ; 3.259      ; 2.555      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'current_sta.WAIT_DRDY'                                                                                                                                                   ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                                      ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+
; -1.473 ; current_sta.STATE0                ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 0.609      ;
; -1.324 ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.157      ; 0.903      ;
; -1.231 ; current_sta.WRESET2               ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 0.851      ;
; -1.066 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.000        ; 1.863      ; 0.922      ;
; -0.936 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.090      ; 1.224      ;
; -0.919 ; rest_cnt[0]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.013      ; 1.164      ;
; -0.918 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.089      ; 1.241      ;
; -0.915 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.001      ; 1.156      ;
; -0.912 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.001      ; 1.159      ;
; -0.911 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.013      ; 1.172      ;
; -0.898 ; rest_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 1.184      ;
; -0.897 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.089      ; 1.262      ;
; -0.896 ; current_sta.WRESET2               ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.011      ; 1.185      ;
; -0.895 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.000      ; 1.175      ;
; -0.887 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 1.999      ; 1.182      ;
; -0.878 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.000      ; 1.192      ;
; -0.870 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.102      ; 1.302      ;
; -0.869 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.000      ; 1.201      ;
; -0.862 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.013      ; 1.221      ;
; -0.861 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.008      ; 1.217      ;
; -0.857 ; rest_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 1.225      ;
; -0.857 ; current_sta.WRITECONTROL2_ADR_END ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 1.225      ;
; -0.856 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.169      ; 1.383      ;
; -0.850 ; time_cnt[3]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.090      ; 1.310      ;
; -0.848 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.021      ; 1.243      ;
; -0.845 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.002      ; 1.227      ;
; -0.844 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.021      ; 1.247      ;
; -0.839 ; time_cnt[3]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.240      ;
; -0.839 ; rest_cnt[2]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 1.243      ;
; -0.839 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.089      ; 1.320      ;
; -0.839 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 1.243      ;
; -0.836 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.010      ; 1.244      ;
; -0.823 ; rest_cnt[1]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 1.259      ;
; -0.812 ; rest_cnt[2]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.011      ; 1.269      ;
; -0.810 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.013      ; 1.273      ;
; -0.810 ; current_sta.WRITECONTROL2_VAL_END ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.103      ; 1.363      ;
; -0.809 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 1.999      ; 1.260      ;
; -0.808 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 1.999      ; 1.261      ;
; -0.808 ; time_cnt[0]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.090      ; 1.352      ;
; -0.806 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.013      ; 1.277      ;
; -0.805 ; current_sta.WRITECONTROL1_ADR     ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.090      ; 1.355      ;
; -0.802 ; time_cnt[1]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.103      ; 1.371      ;
; -0.801 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.014      ; 1.283      ;
; -0.793 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.157      ; 1.434      ;
; -0.791 ; rest_cnt[1]                       ; next_sta.WRESET2_745               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.011      ; 1.290      ;
; -0.790 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428                     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.169      ; 1.449      ;
; -0.779 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.000      ; 1.291      ;
; -0.778 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.000      ; 1.292      ;
; -0.778 ; time_cnt[3]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.301      ;
; -0.775 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.000      ; 1.295      ;
; -0.771 ; time_cnt[2]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.090      ; 1.389      ;
; -0.770 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.001      ; 1.301      ;
; -0.769 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.001      ; 1.302      ;
; -0.767 ; time_cnt[1]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.022      ; 1.325      ;
; -0.765 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.008      ; 1.313      ;
; -0.763 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.022      ; 1.329      ;
; -0.754 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.325      ;
; -0.743 ; rest_cnt[0]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.014      ; 1.341      ;
; -0.743 ; time_cnt[0]                       ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.008      ; 1.335      ;
; -0.736 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.010      ; 1.344      ;
; -0.734 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_738     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.014      ; 1.350      ;
; -0.734 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_ADR_END_731 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.102      ; 1.438      ;
; -0.730 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]                         ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.155      ; 1.495      ;
; -0.730 ; time_cnt[1]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.022      ; 1.362      ;
; -0.723 ; current_sta.WRITECONTROL1_VAL_END ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.356      ;
; -0.720 ; time_cnt[0]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.359      ;
; -0.707 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.157      ; 1.520      ;
; -0.700 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.013      ; 1.383      ;
; -0.700 ; current_sta.WRITECONTROL1_ADR_END ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.010      ; 1.380      ;
; -0.699 ; time_cnt[2]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.380      ;
; -0.692 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.012      ; 1.390      ;
; -0.691 ; time_cnt[4]                       ; next_sta.WRITECONTROL2_VAL_END_689 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.013      ; 1.392      ;
; -0.684 ; time_cnt[2]                       ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.395      ;
; -0.672 ; current_sta.WRITECONTROL2_VAL     ; next_sta.WRITECONTROL2_VAL_696     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.000      ; 1.398      ;
; -0.667 ; current_sta.WRITECONTROL1_VAL     ; next_sta.WRITECONTROL1_VAL_END_717 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.009      ; 1.412      ;
; -0.666 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.096      ; 1.500      ;
; -0.666 ; rest_cnt[0]                       ; next_sta.WRESET1_752               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.014      ; 1.418      ;
; -0.645 ; time_cnt[4]                       ; next_sta.WAIT_DRDY_682             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.103      ; 1.528      ;
; -0.623 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_END_703 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.001      ; 1.448      ;
; -0.596 ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; 0.000        ; 1.862      ; 1.391      ;
; -0.594 ; time_cnt[4]                       ; next_sta.WRITECONTROL1_VAL_724     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.022      ; 1.498      ;
; -0.572 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.157      ; 1.655      ;
; -0.568 ; current_sta.WRITECONTROL2_ADR     ; next_sta.WRITECONTROL2_ADR_710     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY ; 0.000        ; 2.010      ; 1.512      ;
; -0.486 ; current_sta.WRESET1               ; next_sta.WRESET1_752               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; -0.500       ; 1.863      ; 1.002      ;
; -0.326 ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; 0.000        ; 0.664      ; 0.443      ;
; -0.006 ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; 0.000        ; 1.952      ; 1.976      ;
; 0.068  ; current_sta.WRESET1               ; next_sta.WRESET2_745               ; current_sta.WRESET1                               ; current_sta.WAIT_DRDY ; -0.500       ; 1.862      ; 1.555      ;
; 0.097  ; current_sta.WAIT_DRDY             ; r_n_w$latch                        ; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY ; -0.500       ; 0.664      ; 0.386      ;
; 0.120  ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; 0.000        ; 1.862      ; 2.012      ;
; 1.067  ; command                           ; next_sta.WAIT_DRDY_682             ; command                                           ; current_sta.WAIT_DRDY ; -0.500       ; 1.952      ; 2.549      ;
; 1.163  ; command                           ; next_sta.WRITECONTROL2_VAL_END_689 ; command                                           ; current_sta.WAIT_DRDY ; -0.500       ; 1.862      ; 2.555      ;
+--------+-----------------------------------+------------------------------------+---------------------------------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'current_sta.WRESET1'                                                                                                                               ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node        ; Launch Clock                                      ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+
; -1.222 ; current_sta.WRITECONTROL1_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.055      ; 0.903      ;
; -0.754 ; current_sta.WRITECONTROL2_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.067      ; 1.383      ;
; -0.691 ; current_sta.WRITECONTROL1_VAL_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.055      ; 1.434      ;
; -0.688 ; current_sta.WRITECONTROL2_ADR_END ; adcdata[0]_428 ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.067      ; 1.449      ;
; -0.628 ; current_sta.WRITECONTROL2_VAL     ; adcdata[5]     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.053      ; 1.495      ;
; -0.605 ; current_sta.WRITECONTROL2_VAL     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.055      ; 1.520      ;
; -0.602 ; current_sta.WRITECONTROL1_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 0.958      ; 0.426      ;
; -0.564 ; current_sta.WRITECONTROL1_ADR     ; adcdata[0]~0   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 1.994      ; 1.500      ;
; -0.470 ; current_sta.WRITECONTROL2_ADR     ; adcdata[1]~2   ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 2.055      ; 1.655      ;
; -0.400 ; current_sta.WRITECONTROL2_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 0.958      ; 0.628      ;
; -0.299 ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; 0.000        ; 0.819      ; 0.645      ;
; -0.273 ; current_sta.WRITECONTROL2_ADR     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 0.958      ; 0.755      ;
; -0.269 ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; 0.000        ; 0.564      ; 0.400      ;
; -0.196 ; current_sta.WRITECONTROL1_VAL     ; cs_n$latch     ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1 ; 0.000        ; 0.958      ; 0.832      ;
; 0.171  ; current_sta.WRESET1               ; o_rest_n$latch ; current_sta.WRESET1                               ; current_sta.WRESET1 ; -0.500       ; 0.564      ; 0.360      ;
; 0.276  ; current_sta.WAIT_DRDY             ; cs_n$latch     ; current_sta.WAIT_DRDY                             ; current_sta.WRESET1 ; -0.500       ; 0.819      ; 0.720      ;
+--------+-----------------------------------+----------------+---------------------------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.187 ; rest_cnt[1]                       ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rest_cnt[2]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; rest_cnt[0]                       ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.316 ; time_cnt[3]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.373 ; time_cnt[2]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.493      ;
; 0.406 ; current_sta.WAIT_DRDY             ; rest_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.749      ;
; 0.520 ; rest_cnt[0]                       ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.642      ;
; 0.522 ; rest_cnt[0]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.644      ;
; 0.531 ; time_cnt[2]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.562 ; current_sta.WRESET1               ; rest_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.905      ;
; 0.613 ; current_sta.WRESET1               ; rest_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.958      ;
; 0.615 ; current_sta.WRESET1               ; rest_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.960      ;
; 0.664 ; rest_cnt[1]                       ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.784      ;
; 0.666 ; current_sta.WAIT_DRDY             ; rest_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.011      ;
; 0.668 ; current_sta.WAIT_DRDY             ; rest_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.013      ;
; 0.689 ; current_sta.WRESET1               ; time_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.032      ;
; 0.689 ; current_sta.WRESET1               ; time_cnt[4]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.032      ;
; 0.710 ; time_cnt[1]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.843      ;
; 0.742 ; current_sta.WAIT_DRDY             ; time_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.085      ;
; 0.742 ; current_sta.WAIT_DRDY             ; time_cnt[4]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.085      ;
; 0.773 ; time_cnt[1]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.049      ; 0.906      ;
; 0.832 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.175      ;
; 0.832 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.175      ;
; 0.885 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.228      ;
; 0.885 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.228      ;
; 0.896 ; current_sta.WRESET1               ; current_sta.WRESET2               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.241      ;
; 0.896 ; current_sta.WRESET1               ; current_sta.WRESET1               ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.241      ;
; 0.896 ; current_sta.WRESET1               ; current_sta.STATE0                ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.241      ;
; 0.928 ; current_sta.WRESET1               ; time_cnt[3]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.284      ;
; 0.928 ; current_sta.WRESET1               ; time_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.284      ;
; 0.928 ; current_sta.WRESET1               ; time_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.284      ;
; 0.933 ; current_sta.WRITECONTROL2_VAL_END ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.053      ;
; 0.935 ; current_sta.WRESET1               ; current_sta.WAIT_DRDY             ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.290      ;
; 0.935 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.290      ;
; 0.935 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.290      ;
; 0.935 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.290      ;
; 0.935 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_VAL     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.290      ;
; 0.935 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.290      ;
; 0.935 ; current_sta.WRESET1               ; current_sta.WRITECONTROL1_ADR     ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.290      ;
; 0.949 ; current_sta.WAIT_DRDY             ; current_sta.WRESET2               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.294      ;
; 0.949 ; current_sta.WAIT_DRDY             ; current_sta.WRESET1               ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.294      ;
; 0.949 ; current_sta.WAIT_DRDY             ; current_sta.STATE0                ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 1.294      ;
; 0.967 ; current_sta.WAIT_DRDY             ; rest_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 0.810      ;
; 0.981 ; current_sta.WRITECONTROL1_ADR     ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.024      ; 1.089      ;
; 0.981 ; current_sta.WAIT_DRDY             ; time_cnt[3]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.337      ;
; 0.981 ; current_sta.WAIT_DRDY             ; time_cnt[0]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.337      ;
; 0.981 ; current_sta.WAIT_DRDY             ; time_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.337      ;
; 0.988 ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY             ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.343      ;
; 0.988 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.343      ;
; 0.988 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL2_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.343      ;
; 0.988 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.343      ;
; 0.988 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_VAL     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.343      ;
; 0.988 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR_END ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.343      ;
; 0.988 ; current_sta.WAIT_DRDY             ; current_sta.WRITECONTROL1_ADR     ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.343      ;
; 1.010 ; current_sta.STATE0                ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.128      ;
; 1.015 ; time_cnt[0]                       ; time_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.135      ;
; 1.054 ; current_sta.WRESET2               ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.172      ;
; 1.061 ; current_sta.STATE0                ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.181      ;
; 1.063 ; current_sta.STATE0                ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.183      ;
; 1.099 ; current_sta.WRESET1               ; rest_cnt[0]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 0.942      ;
; 1.115 ; current_sta.WRITECONTROL2_ADR     ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.024      ; 1.223      ;
; 1.137 ; current_sta.STATE0                ; time_cnt[4]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.255      ;
; 1.137 ; current_sta.STATE0                ; time_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.255      ;
; 1.150 ; current_sta.WRESET1               ; rest_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.056      ; 0.995      ;
; 1.152 ; current_sta.WRESET1               ; rest_cnt[2]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.056      ; 0.997      ;
; 1.167 ; time_cnt[0]                       ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.287      ;
; 1.193 ; current_sta.WRITECONTROL2_VAL_END ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.315      ;
; 1.195 ; current_sta.WRITECONTROL2_VAL_END ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 1.317      ;
; 1.226 ; current_sta.WRESET1               ; time_cnt[1]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 1.069      ;
; 1.226 ; current_sta.WRESET1               ; time_cnt[4]                       ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 1.069      ;
; 1.227 ; current_sta.WAIT_DRDY             ; rest_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.056      ; 1.072      ;
; 1.229 ; current_sta.WAIT_DRDY             ; rest_cnt[2]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.056      ; 1.074      ;
; 1.230 ; time_cnt[3]                       ; time_cnt[4]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.023      ; 1.337      ;
; 1.230 ; time_cnt[0]                       ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.350      ;
; 1.233 ; current_sta.WRITECONTROL1_ADR     ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.026      ; 1.343      ;
; 1.235 ; current_sta.WRITECONTROL1_ADR     ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.026      ; 1.345      ;
; 1.243 ; time_cnt[4]                       ; time_cnt[4]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.363      ;
; 1.269 ; current_sta.WRITECONTROL2_VAL_END ; time_cnt[4]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.389      ;
; 1.269 ; current_sta.WRITECONTROL2_VAL_END ; time_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.389      ;
; 1.280 ; current_sta.STATE0                ; current_sta.WRITECONTROL2_VAL_END ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.398      ;
; 1.280 ; current_sta.STATE0                ; current_sta.WRITECONTROL2_ADR_END ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 1.398      ;
; 1.299 ; time_cnt[2]                       ; time_cnt[4]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.023      ; 1.406      ;
; 1.303 ; current_sta.WAIT_DRDY             ; time_cnt[1]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 1.146      ;
; 1.303 ; current_sta.WAIT_DRDY             ; time_cnt[4]                       ; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 1.146      ;
; 1.306 ; current_sta.WRESET2               ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.426      ;
; 1.308 ; current_sta.WRESET2               ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.428      ;
; 1.309 ; current_sta.WRITECONTROL1_ADR     ; time_cnt[4]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.024      ; 1.417      ;
; 1.309 ; current_sta.WRITECONTROL1_ADR     ; time_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.024      ; 1.417      ;
; 1.329 ; time_cnt[1]                       ; time_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.449      ;
; 1.344 ; current_sta.STATE0                ; current_sta.WRESET2               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.464      ;
; 1.344 ; current_sta.STATE0                ; current_sta.WRESET1               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.464      ;
; 1.344 ; current_sta.STATE0                ; current_sta.STATE0                ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.464      ;
; 1.357 ; current_sta.WRITECONTROL2_ADR_END ; rest_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.477      ;
; 1.369 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_VAL_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 1.212      ;
; 1.369 ; current_sta.WRESET1               ; current_sta.WRITECONTROL2_ADR_END ; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.054      ; 1.212      ;
; 1.375 ; current_sta.WRITECONTROL2_ADR     ; rest_cnt[1]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.026      ; 1.485      ;
; 1.376 ; current_sta.STATE0                ; time_cnt[3]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.507      ;
; 1.376 ; current_sta.STATE0                ; time_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.507      ;
; 1.376 ; current_sta.STATE0                ; time_cnt[0]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 1.507      ;
; 1.377 ; current_sta.WRITECONTROL2_ADR     ; rest_cnt[2]                       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.026      ; 1.487      ;
+-------+-----------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'command'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; command ; Rise       ; command                                  ;
; -0.037 ; -0.037       ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.STATE0~0|datac                  ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.071  ; 0.071        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRESET1_752                     ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRESET2_745                     ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.076  ; 0.076        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.078  ; 0.078        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.079  ; 0.079        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.085  ; 0.085        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; command~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; command ; Rise       ; command~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; command ; Rise       ; command~input|i                          ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; command ; Rise       ; command~input|o                          ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.914  ; 0.914        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.917  ; 0.917        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.917  ; 0.917        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.918  ; 0.918        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.919  ; 0.919        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.920  ; 0.920        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.920  ; 0.920        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRESET1_752                     ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRESET2_745                     ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.922  ; 0.922        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.963  ; 0.963        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; command ; Fall       ; next_sta.STATE0~0|combout                ;
; 1.031  ; 1.031        ; 0.000          ; High Pulse Width ; command ; Rise       ; next_sta.STATE0~0|datac                  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'current_sta.WAIT_DRDY'                                                                        ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+
; 0.283 ; 0.283        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0                             ;
; 0.283 ; 0.283        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]|datac                         ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428|datac                     ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2|datac                       ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428                           ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0|datad                       ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]                               ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2                             ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|inclk[0]                ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|outclk                  ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; r_n_w$latch                              ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|datad                           ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; r_n_w$latch|datac                        ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|combout                         ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; wrreq|datad                              ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|datad                         ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.STATE0~0|datad                  ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; wrreq                                    ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|combout                       ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET1_752                     ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET2_745                     ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; current_sta.WAIT_DRDY|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; current_sta.WAIT_DRDY|q                  ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|inclk[0]        ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0clkctrl|outclk          ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_724           ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_VAL_END_717       ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_710           ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_696           ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET1_752                     ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRESET2_745                     ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_738           ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_724|datad     ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_ADR_END_703       ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL2_VAL_END_689       ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|combout                       ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_VAL_END_717|datad ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_710|datad     ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_696|datad     ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET1_752|datad               ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRESET2_745|datad               ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_738|datad     ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_ADR_END_703|datad ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL2_VAL_END_689|datad ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WAIT_DRDY_682|datac             ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Fall       ; next_sta.WRITECONTROL1_ADR_END_731|datac ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; wrreq                                    ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr15~0|datad                         ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; next_sta.STATE0~0|datad                  ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WAIT_DRDY_682                   ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Rise       ; next_sta.WRITECONTROL1_ADR_END_731       ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; wrreq|datad                              ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; next_sta.STATE0~0|combout                ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|combout                         ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20|datad                           ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; r_n_w$latch|datac                        ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; current_sta.WAIT_DRDY ; Fall       ; r_n_w$latch                              ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|inclk[0]                ;
; 0.663 ; 0.663        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; WideOr20~clkctrl|outclk                  ;
; 0.703 ; 0.703        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0|datad                       ;
; 0.704 ; 0.704        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428                           ;
; 0.704 ; 0.704        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2                             ;
; 0.704 ; 0.704        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]                               ;
; 0.708 ; 0.708        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]~0                             ;
; 0.708 ; 0.708        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[1]~2|datac                       ;
; 0.709 ; 0.709        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[0]_428|datac                     ;
; 0.710 ; 0.710        ; 0.000          ; High Pulse Width ; current_sta.WAIT_DRDY ; Rise       ; adcdata[5]|datac                         ;
+-------+--------------+----------------+------------------+-----------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'current_sta.WRESET1'                                                         ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0              ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[5]|datac          ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428|datac      ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2|datac        ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428            ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0|datad        ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[5]                ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2              ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|inclk[0] ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|outclk   ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; cs_n~0|combout            ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; o_rest_n$latch|datad      ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; o_rest_n$latch            ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; cs_n~0|datab              ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr12~0|combout        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20|combout          ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Fall       ; cs_n$latch|datac          ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; cs_n$latch                ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr12~0|dataa          ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; WideOr20|dataa            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; current_sta.WRESET1|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Rise       ; current_sta.WRESET1|q     ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; cs_n$latch                ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20|dataa            ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; cs_n$latch|datac          ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr12~0|dataa          ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr12~0|combout        ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20|combout          ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; o_rest_n$latch            ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; cs_n~0|datab              ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; o_rest_n$latch|datad      ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; current_sta.WRESET1 ; Fall       ; cs_n~0|combout            ;
; 0.650 ; 0.650        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|inclk[0] ;
; 0.650 ; 0.650        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; WideOr20~clkctrl|outclk   ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0|datad        ;
; 0.691 ; 0.691        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428            ;
; 0.691 ; 0.691        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2              ;
; 0.691 ; 0.691        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[5]                ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]~0              ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[1]~2|datac        ;
; 0.696 ; 0.696        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[0]_428|datac      ;
; 0.697 ; 0.697        ; 0.000          ; High Pulse Width ; current_sta.WRESET1 ; Rise       ; adcdata[5]|datac          ;
+-------+--------------+----------------+------------------+---------------------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sysclk_50'                                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; sysclk_50~input|o                                           ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; sysclk_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sysclk_50 ; Rise       ; sysclk_50~input|i                                           ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; sysclk_50~input|o                                           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sysclk_50 ; Rise       ; u_pll|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sysclk_50 ; Rise       ; sysclk_50                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u_pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]                                                             ;
; 49.796 ; 49.980       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]                                                             ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]                                                             ;
; 49.797 ; 49.981       ; 0.184          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]                                                             ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 49.800 ; 50.016       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]                                                             ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]                                                             ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]                                                             ;
; 49.801 ; 50.017       ; 0.216          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]                                                             ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY|clk                                               ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END|clk                                   ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR|clk                                       ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END|clk                                   ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL|clk                                       ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR|clk                                       ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL|clk                                       ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]|clk                                                         ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]|clk                                                         ;
; 49.976 ; 49.976       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]|clk                                                         ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0|clk                                                  ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1|clk                                                 ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2|clk                                                 ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END|clk                                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END|clk                                   ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]|clk                                                         ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]|clk                                                         ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]|clk                                                         ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]|clk                                                         ;
; 49.977 ; 49.977       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]|clk                                                         ;
; 49.999 ; 49.999       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 49.999 ; 49.999       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 50.001 ; 50.001       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 50.001 ; 50.001       ; 0.000          ; Low Pulse Width  ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; u_pll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 50.022 ; 50.022       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0|clk                                                  ;
; 50.022 ; 50.022       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1|clk                                                 ;
; 50.022 ; 50.022       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2|clk                                                 ;
; 50.022 ; 50.022       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]|clk                                                         ;
; 50.022 ; 50.022       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]|clk                                                         ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY|clk                                               ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END|clk                                   ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR|clk                                       ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END|clk                                   ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL|clk                                       ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END|clk                                   ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR|clk                                       ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END|clk                                   ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL|clk                                       ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]|clk                                                         ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]|clk                                                         ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[1]|clk                                                         ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[2]|clk                                                         ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[3]|clk                                                         ;
; 50.023 ; 50.023       ; 0.000          ; High Pulse Width ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[4]|clk                                                         ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.STATE0                                                      ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WAIT_DRDY                                                   ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET1                                                     ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRESET2                                                     ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR                                           ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_ADR_END                                       ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL                                           ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL1_VAL_END                                       ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR                                           ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_ADR_END                                       ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL                                           ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; current_sta.WRITECONTROL2_VAL_END                                       ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[0]                                                             ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[1]                                                             ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; rest_cnt[2]                                                             ;
; 98.000 ; 100.000      ; 2.000          ; Min Period       ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; time_cnt[0]                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; -0.635 ; -0.084 ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; 0.714  ; 1.265  ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; 2.433  ; 3.097  ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; 1.373  ; 0.800  ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; -0.024 ; -0.597 ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; -1.997 ; -2.640 ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 5.482 ; 5.251 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 3.851 ; 3.887 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 4.054 ; 4.104 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 5.152 ; 4.948 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 5.482 ; 5.251 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 5.346 ; 5.126 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 4.470 ; 4.596 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 4.868 ; 4.719 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 5.331 ; 5.120 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 4.942 ; 4.784 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 4.868 ; 4.719 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 4.848 ; 4.699 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 5.362 ; 5.150 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 5.172 ; 4.968 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 4.868 ; 4.719 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 5.472 ; 5.241 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 5.205 ; 5.006 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 3.596 ; 3.486 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 3.266 ; 3.183 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 3.596 ; 3.486 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 3.460 ; 3.361 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 2.982 ; 2.954 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 3.445 ; 3.355 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 3.056 ; 3.019 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 2.982 ; 2.954 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 2.962 ; 2.934 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 3.476 ; 3.385 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 3.286 ; 3.203 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 2.982 ; 2.954 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 3.586 ; 3.476 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 3.319 ; 3.241 ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 2.924 ; 3.016 ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 5.380 ; 5.149 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 3.749 ; 3.785 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 3.952 ; 4.002 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 5.050 ; 4.846 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 5.380 ; 5.149 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 5.244 ; 5.024 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 4.368 ; 4.494 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 4.766 ; 4.617 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 5.229 ; 5.018 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 4.840 ; 4.682 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 4.766 ; 4.617 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 4.746 ; 4.597 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 5.260 ; 5.048 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 5.070 ; 4.866 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 4.766 ; 4.617 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 5.370 ; 5.139 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 5.103 ; 4.904 ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 2.884 ; 2.940 ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 3.892 ; 4.056 ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+-------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 3.717 ; 3.752 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 3.717 ; 3.752 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 3.910 ; 3.959 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 4.964 ; 4.768 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 5.281 ; 5.059 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 5.151 ; 4.939 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 4.310 ; 4.431 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 4.691 ; 4.548 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 5.136 ; 4.933 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 4.762 ; 4.610 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 4.691 ; 4.548 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 4.671 ; 4.528 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 5.166 ; 4.962 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 4.984 ; 4.788 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 4.691 ; 4.548 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 5.271 ; 5.049 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 5.015 ; 4.824 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 2.863 ; 2.835 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 3.156 ; 3.075 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 3.473 ; 3.366 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 3.343 ; 3.246 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 2.883 ; 2.855 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 3.328 ; 3.240 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 2.954 ; 2.917 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 2.883 ; 2.855 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 2.863 ; 2.835 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 3.358 ; 3.269 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 3.176 ; 3.095 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 2.883 ; 2.855 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 3.463 ; 3.356 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 3.207 ; 3.131 ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 2.827 ; 2.915 ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 3.613 ; 3.648 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 3.613 ; 3.648 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 3.806 ; 3.855 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 4.860 ; 4.664 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 5.177 ; 4.955 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 5.047 ; 4.835 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 4.206 ; 4.327 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 4.587 ; 4.444 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 5.032 ; 4.829 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 4.658 ; 4.506 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 4.587 ; 4.444 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 4.567 ; 4.424 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 5.062 ; 4.858 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 4.880 ; 4.684 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 4.587 ; 4.444 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 5.167 ; 4.945 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 4.911 ; 4.720 ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 2.767 ; 2.821 ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 3.780 ; 3.940 ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+-------+-------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 4.839 ; 4.825 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 5.030 ; 5.016 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 5.061 ; 5.047 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 4.839 ; 4.825 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 3.074 ; 3.060 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 3.265 ; 3.251 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 3.296 ; 3.282 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 3.074 ; 3.060 ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 4.737 ; 4.723 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 4.928 ; 4.914 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 4.959 ; 4.945 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 4.737 ; 4.723 ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-------+-------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 4.663 ; 4.649 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 4.847 ; 4.833 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 4.877 ; 4.863 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 4.663 ; 4.649 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 2.970 ; 2.956 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 3.154 ; 3.140 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 3.184 ; 3.170 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 2.970 ; 2.956 ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 4.559 ; 4.545 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 4.743 ; 4.729 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 4.773 ; 4.759 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 4.559 ; 4.545 ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                              ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port    ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 4.980     ; 4.994     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 5.211     ; 5.225     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 5.243     ; 5.257     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 4.980     ; 4.994     ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 3.094     ; 3.108     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 3.325     ; 3.339     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 3.357     ; 3.371     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 3.094     ; 3.108     ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 4.878     ; 4.892     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 5.109     ; 5.123     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 5.141     ; 5.155     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 4.878     ; 4.892     ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                      ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port    ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+
; adc_data[*]  ; current_sta.WAIT_DRDY ; 4.798     ; 4.812     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 5.020     ; 5.034     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 5.051     ; 5.065     ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 4.798     ; 4.812     ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WAIT_DRDY ; 2.990     ; 3.004     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[0] ; current_sta.WAIT_DRDY ; 3.212     ; 3.226     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[1] ; current_sta.WAIT_DRDY ; 3.243     ; 3.257     ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[5] ; current_sta.WAIT_DRDY ; 2.990     ; 3.004     ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]  ; current_sta.WRESET1   ; 4.694     ; 4.708     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0] ; current_sta.WRESET1   ; 4.916     ; 4.930     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1] ; current_sta.WRESET1   ; 4.947     ; 4.961     ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5] ; current_sta.WRESET1   ; 4.694     ; 4.708     ; Rise       ; current_sta.WRESET1   ;
+--------------+-----------------------+-----------+-----------+------------+-----------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+----------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                   ; -10.204  ; -5.718  ; N/A      ; N/A     ; -3.000              ;
;  command                                           ; 0.564    ; -5.718  ; N/A      ; N/A     ; -3.000              ;
;  current_sta.WAIT_DRDY                             ; -1.497   ; -2.660  ; N/A      ; N/A     ; 0.216               ;
;  current_sta.WRESET1                               ; -0.925   ; -2.362  ; N/A      ; N/A     ; 0.292               ;
;  sysclk_50                                         ; N/A      ; N/A     ; N/A      ; N/A     ; 9.594               ;
;  u_pll|altpll_component|auto_generated|pll1|clk[0] ; -10.204  ; 0.187   ; N/A      ; N/A     ; 49.719              ;
; Design-wide TNS                                    ; -203.437 ; -80.422 ; 0.0      ; 0.0     ; -3.068              ;
;  command                                           ; 0.000    ; -50.127 ; N/A      ; N/A     ; -3.068              ;
;  current_sta.WAIT_DRDY                             ; -5.785   ; -23.130 ; N/A      ; N/A     ; 0.000               ;
;  current_sta.WRESET1                               ; -1.940   ; -7.165  ; N/A      ; N/A     ; 0.000               ;
;  sysclk_50                                         ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  u_pll|altpll_component|auto_generated|pll1|clk[0] ; -196.624 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; -0.635 ; -0.084 ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; 1.846  ; 1.967  ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; 5.364  ; 5.652  ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; command   ; command               ; 2.741  ; 2.743  ; Rise       ; command               ;
; command   ; current_sta.WAIT_DRDY ; -0.024 ; -0.261 ; Rise       ; current_sta.WAIT_DRDY ;
; drdy_n    ; current_sta.WAIT_DRDY ; -1.997 ; -2.640 ; Fall       ; current_sta.WAIT_DRDY ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+--------+--------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 11.540 ; 11.860 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 8.482  ; 8.364  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 8.968  ; 8.811  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 10.919 ; 11.133 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 11.540 ; 11.860 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 11.280 ; 11.543 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 9.707  ; 9.605  ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 10.365 ; 10.598 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 11.245 ; 11.511 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 10.495 ; 10.726 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 10.365 ; 10.598 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 10.345 ; 10.578 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 11.280 ; 11.543 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 10.939 ; 11.153 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 10.365 ; 10.598 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 11.530 ; 11.850 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 10.967 ; 11.248 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 7.307  ; 7.519  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 6.686  ; 6.792  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 7.307  ; 7.519  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 7.047  ; 7.202  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 6.132  ; 6.257  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 7.012  ; 7.170  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 6.262  ; 6.385  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 6.132  ; 6.257  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 6.112  ; 6.237  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 7.047  ; 7.202  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 6.706  ; 6.812  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 6.132  ; 6.257  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 7.297  ; 7.509  ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 6.734  ; 6.907  ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 6.228  ; 6.093  ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 11.242 ; 11.562 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 8.184  ; 8.066  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 8.670  ; 8.513  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 10.621 ; 10.835 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 11.242 ; 11.562 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 10.982 ; 11.245 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 9.409  ; 9.307  ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 10.067 ; 10.300 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 10.947 ; 11.213 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 10.197 ; 10.428 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 10.067 ; 10.300 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 10.047 ; 10.280 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 10.982 ; 11.245 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 10.641 ; 10.855 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 10.067 ; 10.300 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 11.232 ; 11.552 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 10.669 ; 10.950 ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 6.304  ; 6.150  ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 7.908  ; 7.796  ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+--------+--------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+-------+------------+-----------------------+
; adc_data[*]   ; current_sta.WAIT_DRDY ; 3.717 ; 3.752 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[0]  ; current_sta.WAIT_DRDY ; 3.717 ; 3.752 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[1]  ; current_sta.WAIT_DRDY ; 3.910 ; 3.959 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 4.964 ; 4.768 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 5.281 ; 5.059 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 5.151 ; 4.939 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[5]  ; current_sta.WAIT_DRDY ; 4.310 ; 4.431 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 4.691 ; 4.548 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 5.136 ; 4.933 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 4.762 ; 4.610 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 4.691 ; 4.548 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 4.671 ; 4.528 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 5.166 ; 4.962 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 4.984 ; 4.788 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 4.691 ; 4.548 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 5.271 ; 5.049 ; Rise       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 5.015 ; 4.824 ; Rise       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WAIT_DRDY ; 2.863 ; 2.835 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[2]  ; current_sta.WAIT_DRDY ; 3.156 ; 3.075 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[3]  ; current_sta.WAIT_DRDY ; 3.473 ; 3.366 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[4]  ; current_sta.WAIT_DRDY ; 3.343 ; 3.246 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[6]  ; current_sta.WAIT_DRDY ; 2.883 ; 2.855 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[7]  ; current_sta.WAIT_DRDY ; 3.328 ; 3.240 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[8]  ; current_sta.WAIT_DRDY ; 2.954 ; 2.917 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[9]  ; current_sta.WAIT_DRDY ; 2.883 ; 2.855 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[10] ; current_sta.WAIT_DRDY ; 2.863 ; 2.835 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[11] ; current_sta.WAIT_DRDY ; 3.358 ; 3.269 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[12] ; current_sta.WAIT_DRDY ; 3.176 ; 3.095 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[13] ; current_sta.WAIT_DRDY ; 2.883 ; 2.855 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[14] ; current_sta.WAIT_DRDY ; 3.463 ; 3.356 ; Fall       ; current_sta.WAIT_DRDY ;
;  adc_data[15] ; current_sta.WAIT_DRDY ; 3.207 ; 3.131 ; Fall       ; current_sta.WAIT_DRDY ;
; r_n_w         ; current_sta.WAIT_DRDY ; 2.827 ; 2.915 ; Fall       ; current_sta.WAIT_DRDY ;
; adc_data[*]   ; current_sta.WRESET1   ; 3.613 ; 3.648 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[0]  ; current_sta.WRESET1   ; 3.613 ; 3.648 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[1]  ; current_sta.WRESET1   ; 3.806 ; 3.855 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[2]  ; current_sta.WRESET1   ; 4.860 ; 4.664 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[3]  ; current_sta.WRESET1   ; 5.177 ; 4.955 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[4]  ; current_sta.WRESET1   ; 5.047 ; 4.835 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[5]  ; current_sta.WRESET1   ; 4.206 ; 4.327 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[6]  ; current_sta.WRESET1   ; 4.587 ; 4.444 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[7]  ; current_sta.WRESET1   ; 5.032 ; 4.829 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[8]  ; current_sta.WRESET1   ; 4.658 ; 4.506 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[9]  ; current_sta.WRESET1   ; 4.587 ; 4.444 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[10] ; current_sta.WRESET1   ; 4.567 ; 4.424 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[11] ; current_sta.WRESET1   ; 5.062 ; 4.858 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[12] ; current_sta.WRESET1   ; 4.880 ; 4.684 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[13] ; current_sta.WRESET1   ; 4.587 ; 4.444 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[14] ; current_sta.WRESET1   ; 5.167 ; 4.945 ; Rise       ; current_sta.WRESET1   ;
;  adc_data[15] ; current_sta.WRESET1   ; 4.911 ; 4.720 ; Rise       ; current_sta.WRESET1   ;
; cs_n          ; current_sta.WRESET1   ; 2.767 ; 2.821 ; Rise       ; current_sta.WRESET1   ;
; o_rest_n      ; current_sta.WRESET1   ; 3.780 ; 3.940 ; Fall       ; current_sta.WRESET1   ;
+---------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; r_n_w         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cs_n          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rest_n      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[12]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[13]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[14]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_data[15]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; adc_data[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc_data[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rest_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; command                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sysclk_50               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; drdy_n                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; r_n_w         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_rest_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; adc_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; adc_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; adc_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; adc_data[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; r_n_w         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_rest_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; adc_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; r_n_w         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cs_n          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_rest_n      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; adc_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[12]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[13]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[14]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_data[15]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; command                                           ; command                                           ; 2        ; 2        ; 0        ; 0        ;
; current_sta.WRESET1                               ; command                                           ; 2        ; 2        ; 0        ; 0        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command                                           ; 85       ; 0        ; 0        ; 0        ;
; command                                           ; current_sta.WAIT_DRDY                             ; 2        ; 2        ; 0        ; 0        ;
; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY                             ; 0        ; 0        ; 1        ; 1        ;
; current_sta.WRESET1                               ; current_sta.WAIT_DRDY                             ; 2        ; 2        ; 0        ; 0        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY                             ; 93       ; 0        ; 0        ; 0        ;
; current_sta.WAIT_DRDY                             ; current_sta.WRESET1                               ; 1        ; 1        ; 0        ; 0        ;
; current_sta.WRESET1                               ; current_sta.WRESET1                               ; 0        ; 0        ; 1        ; 1        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1                               ; 12       ; 0        ; 0        ; 0        ;
; command                                           ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 231      ; 0        ; 0        ; 0        ;
; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 251      ; 20       ; 0        ; 0        ;
; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 20       ; 20       ; 0        ; 0        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 221      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; command                                           ; command                                           ; 2        ; 2        ; 0        ; 0        ;
; current_sta.WRESET1                               ; command                                           ; 2        ; 2        ; 0        ; 0        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; command                                           ; 85       ; 0        ; 0        ; 0        ;
; command                                           ; current_sta.WAIT_DRDY                             ; 2        ; 2        ; 0        ; 0        ;
; current_sta.WAIT_DRDY                             ; current_sta.WAIT_DRDY                             ; 0        ; 0        ; 1        ; 1        ;
; current_sta.WRESET1                               ; current_sta.WAIT_DRDY                             ; 2        ; 2        ; 0        ; 0        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WAIT_DRDY                             ; 93       ; 0        ; 0        ; 0        ;
; current_sta.WAIT_DRDY                             ; current_sta.WRESET1                               ; 1        ; 1        ; 0        ; 0        ;
; current_sta.WRESET1                               ; current_sta.WRESET1                               ; 0        ; 0        ; 1        ; 1        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; current_sta.WRESET1                               ; 12       ; 0        ; 0        ; 0        ;
; command                                           ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 231      ; 0        ; 0        ; 0        ;
; current_sta.WAIT_DRDY                             ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 251      ; 20       ; 0        ; 0        ;
; current_sta.WRESET1                               ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 20       ; 20       ; 0        ; 0        ;
; u_pll|altpll_component|auto_generated|pll1|clk[0] ; u_pll|altpll_component|auto_generated|pll1|clk[0] ; 221      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 38    ; 38   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Wed Feb 05 16:15:36 2020
Info: Command: quartus_sta ADDA -c ADDA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 20 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_t7n1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a* 
Warning (332174): Ignored filter at qsta_default_script.tcl(1087): *rdptr_g* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at qsta_default_script.tcl(1087): *ws_dgrp|dffpipe_kd9:dffpipe13|dffe14a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1087): Argument <from> is not an object ID
    Info (332050): read_sdc
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1087): Argument <to> is not an object ID
Warning (332174): Ignored filter at qsta_default_script.tcl(1087): *delayed_wrptr_g* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332174): Ignored filter at qsta_default_script.tcl(1087): *rs_dgwp|dffpipe_jd9:dffpipe10|dffe11a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1087): Argument <from> is not an object ID
    Info (332050): read_sdc
Warning (332049): Ignored set_false_path at qsta_default_script.tcl(1087): Argument <to> is not an object ID
Info (332104): Reading SDC File: 'ADDA.sdc'
Warning (332174): Ignored filter at ADDA.sdc(41): clock_50 could not be matched with a port
Warning (332049): Ignored create_clock at ADDA.sdc(41): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clk_50} -period 20.000 -waveform { 0.000 10.000 } [get_ports {clock_50}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name sysclk_50 sysclk_50
    Info (332110): create_generated_clock -source {u_pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {u_pll|altpll_component|auto_generated|pll1|clk[0]} {u_pll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name command command
    Info (332105): create_clock -period 1.000 -name current_sta.WAIT_DRDY current_sta.WAIT_DRDY
    Info (332105): create_clock -period 1.000 -name current_sta.WRESET1 current_sta.WRESET1
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.204            -196.624 u_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.497              -5.123 current_sta.WAIT_DRDY 
    Info (332119):    -0.925              -1.690 current_sta.WRESET1 
    Info (332119):     1.539               0.000 command 
Info (332146): Worst-case hold slack is -5.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.718             -50.127 command 
    Info (332119):    -2.660             -23.130 current_sta.WAIT_DRDY 
    Info (332119):    -2.362              -7.165 current_sta.WRESET1 
    Info (332119):     0.453               0.000 u_pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 command 
    Info (332119):     0.302               0.000 current_sta.WAIT_DRDY 
    Info (332119):     0.391               0.000 current_sta.WRESET1 
    Info (332119):     9.934               0.000 sysclk_50 
    Info (332119):    49.722               0.000 u_pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.261
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.261            -177.738 u_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.270              -5.785 current_sta.WAIT_DRDY 
    Info (332119):    -0.876              -1.940 current_sta.WRESET1 
    Info (332119):     1.528               0.000 command 
Info (332146): Worst-case hold slack is -5.115
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.115             -44.490 command 
    Info (332119):    -2.473             -19.730 current_sta.WAIT_DRDY 
    Info (332119):    -2.166              -6.483 current_sta.WRESET1 
    Info (332119):     0.402               0.000 u_pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.000 command 
    Info (332119):     0.216               0.000 current_sta.WAIT_DRDY 
    Info (332119):     0.388               0.000 current_sta.WRESET1 
    Info (332119):     9.943               0.000 sysclk_50 
    Info (332119):    49.719               0.000 u_pll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.187             -80.771 u_pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.795              -1.560 current_sta.WAIT_DRDY 
    Info (332119):     0.124               0.000 current_sta.WRESET1 
    Info (332119):     0.564               0.000 command 
Info (332146): Worst-case hold slack is -2.880
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.880             -26.102 command 
    Info (332119):    -1.473             -14.378 current_sta.WAIT_DRDY 
    Info (332119):    -1.222              -3.890 current_sta.WRESET1 
    Info (332119):     0.187               0.000 u_pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.068 command 
    Info (332119):     0.283               0.000 current_sta.WAIT_DRDY 
    Info (332119):     0.292               0.000 current_sta.WRESET1 
    Info (332119):     9.594               0.000 sysclk_50 
    Info (332119):    49.796               0.000 u_pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4725 megabytes
    Info: Processing ended: Wed Feb 05 16:15:39 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


