
#**************************************************************
# Create Clock
#**************************************************************

create_clock -period 20.000ns [get_ports OSC_50_B3B]
create_clock -period 20.000ns [get_ports OSC_50_B3D]
create_clock -period 20.000ns [get_ports OSC_50_B4D]
create_clock -period 20.000ns [get_ports OSC_50_B4A]

create_clock -period 20.000ns [get_ports OSC_50_B7A]
create_clock -period 20.000ns [get_ports OSC_50_B7D]
create_clock -period 20.000ns [get_ports OSC_50_B8D]
create_clock -period 20.000ns [get_ports OSC_50_B8A]
create_clock -period 10.000ns [get_ports PCIE_REFCLK_p]


create_clock -period "100.0 MHz" -name {refclk} {refclk}
set_clock_groups -exclusive -group [get_clocks { *central_clk_div0* }] -group [get_clocks { *_hssi_pcie_hip* }]
set_clock_groups -exclusive -group [get_clocks { refclk*clkout }] -group [get_clocks { *div0*coreclkout}]



#**************************************************************
# Create Generated Clock
#**************************************************************
derive_pll_clocks






#**************************************************************
# Set Clock Latency
#**************************************************************


#**************************************************************
# Set Clock Uncertainty
#**************************************************************
derive_clock_uncertainty



#**************************************************************
# Set Input Delay
#**************************************************************



#**************************************************************
# Set Output Delay
#**************************************************************



#**************************************************************
# Set Clock Groups
#**************************************************************



#**************************************************************
# Set False Path
#**************************************************************



#**************************************************************
# Set Multicycle Path
#**************************************************************



#**************************************************************
# Set Maximum Delay
#**************************************************************



#**************************************************************
# Set Minimum Delay
#**************************************************************



#**************************************************************
# Set Input Transition
#**************************************************************



#**************************************************************
# Set Load
#**************************************************************





