# HUST_Verilog_lab
## 华中科技大学硬件描述语言实验
### lab1
### lab2
### lab3
### lab4
lab4比较复杂，代码可以正常运行
![lab4仿真，可以看到输出正确](1.png)