41 2 0
38 1
8 47 306 96 257 1 0
8 48 349 97 300 1 0
7 360 328 409 279 0 1
5 130 303 179 254 0
5 129 349 178 300 0
4 271 330 320 281 0 1
3 244 145 293 96 0 0
7 333 145 382 96 0 1
8 41 176 90 127 1 0
8 42 118 91 69 1 0
22 343 98 374 78 0 \NUL
LED
22 247 98 279 78 0 \NUL
AND
22 272 282 306 262 0 \NUL
NOR
22 368 283 399 263 0 \NUL
LED
22 19 287 31 267 0 \NUL
A
22 14 332 28 312 0 \NUL
B
22 22 105 34 85 0 \NUL
A
22 19 161 33 141 0 \NUL
B
22 129 252 161 232 0 \NUL
NOT
22 149 56 207 36 0 \NUL
A AND B
22 137 218 221 198 0 \NUL
(-A) NOR (-B)
22 129 378 161 358 0 \NUL
NOT
22 461 26 586 6 0 \NUL
De Morgan's Laws
22 406 26 457 6 0 \NUL
PART A
1 93 281 131 278
1 94 324 130 324
1 176 278 272 291
1 175 324 272 319
1 317 305 361 303
1 290 120 334 120
1 87 151 245 134
1 88 93 245 106
38 2
8 24 134 73 85 1 0
8 28 192 77 143 1 0
8 26 243 75 194 1 0
22 515 26 568 6 0 \NUL
PART B
3 391 119 440 70 1 0
3 391 169 440 120 1 0
3 391 220 440 171 1 0
4 484 180 533 131 1 0
5 122 264 171 215 0
5 121 134 170 85 0
5 123 192 172 143 0
7 543 179 592 130 0 1
8 23 467 72 418 1 0
8 24 513 73 464 1 0
8 25 562 74 513 1 0
3 438 524 487 475 1 1
3 335 501 384 452 1 1
3 333 539 382 490 1 1
3 334 578 383 529 1 1
5 138 493 187 444 0
5 152 555 201 506 0
5 164 588 213 539 0
7 516 521 565 472 0 1
22 23 39 159 19 0 \NUL
AND implementation
22 165 40 410 20 0 \NUL
(!A * !B* !C) + (!A * !B * C) + (!A * B * C)
22 185 393 450 373 0 \NUL
!(!(!A * !B * !C) * !(!A * !B * C) * !(!A * B * C)
22 33 394 179 374 0 \NUL
NAND Implementation
22 495 217 575 197 0 \NUL
Total = 38 T
22 498 561 578 541 0 \NUL
Total = 30 T
22 74 81 180 61 0 \NUL
3 Inverters = 6T
22 95 442 201 422 0 \NUL
3 Inverters = 6T
22 276 73 441 53 0 \NUL
3 three-input ANDs = 24T
22 453 122 582 102 0 \NUL
three-input OR = 8T
22 8 456 20 436 0 \NUL
A
22 8 501 22 481 0 \NUL
B
22 8 547 21 527 0 \NUL
C
22 10 122 22 102 0 \NUL
A
22 9 182 23 162 0 \NUL
B
22 11 229 24 209 0 \NUL
C
22 282 456 457 436 0 \NUL
4 three-input NANDs = 24T
1 122 109 70 109
1 124 167 74 167
1 123 239 72 218
1 392 80 167 109
1 392 94 169 167
1 392 108 168 239
1 392 130 167 109
1 392 144 169 167
1 392 158 72 218
1 392 181 167 109
1 392 195 74 167
1 392 209 72 218
1 485 169 437 195
1 485 155 437 144
1 485 141 437 94
1 544 154 530 155
1 139 468 69 442
1 153 530 70 488
1 165 563 71 537
1 336 462 184 468
1 336 476 198 530
1 336 490 210 563
1 334 500 184 468
1 334 514 198 530
1 334 528 71 537
1 335 539 184 468
1 335 553 70 488
1 335 567 71 537
1 439 513 380 553
1 439 499 379 514
1 439 485 381 476
1 517 496 484 499
38 3
22 542 26 585 6 0 \NUL
Part C
8 32 145 81 96 1 0
8 44 214 93 165 1 0
3 201 178 250 129 0 0
3 202 261 251 212 1 0
4 284 219 333 170 0 0
7 439 172 488 123 0 1
5 94 164 143 115 0
5 110 195 159 146 0
8 43 278 92 229 1 0
22 12 130 24 110 0 \NUL
A
22 11 194 25 174 0 \NUL
B
22 7 266 20 246 0 \NUL
C
22 19 52 277 32 0 \NUL
Minimized Logic = (!A * !B) + (!A * B * C)
22 80 166 100 146 0 \NUL
4T
22 206 130 226 110 0 \NUL
6T
22 211 277 231 257 0 \NUL
8T
22 317 228 337 208 0 \NUL
6T
22 400 209 476 189 0 \NUL
Total = 24T
1 285 208 248 236
1 285 180 247 153
1 440 147 330 194
1 95 139 78 120
1 111 170 90 189
1 203 250 89 253
1 203 236 90 189
1 203 222 140 139
1 202 139 140 139
1 202 167 156 170
38 4
22 529 29 582 9 0 \NUL
PART D
8 33 259 82 210 1 1
8 53 322 102 273 1 0
8 52 381 101 332 1 0
35 291 178 340 129 0 1
35 292 255 341 206 0 1
3 368 215 417 166 0 0
7 474 215 523 166 0 1
34 86 120 135 71 0 0
1 99 297 292 167
1 98 356 293 244
1 337 153 369 176
1 338 230 369 204
1 414 190 475 190
1 132 116 292 139
1 132 110 293 216
1 87 80 79 234
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
1
2
2
34
