<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg484-1" LaunchTime="1442547454">
  <File Type="VDS-TIMING-PB" Name="OLED_ip_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="OLED_ip_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="OLED_ip.dcp"/>
  <File Type="RDS-UTIL-PB" Name="OLED_ip_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="OLED_ip_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="OLED_ip_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="OLED_ip.vds"/>
  <File Type="PA-TCL" Name="OLED_ip.tcl"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/PmodOLED_Source/SpiCtrl.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../pmodoledctrl_Verilog/PmodOLED_Source/SpiCtrl.v"/>
        <Attr Name="ImportTime" Val="1340736620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/PmodOLED_Source/Delay.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../pmodoledctrl_Verilog/PmodOLED_Source/Delay.v"/>
        <Attr Name="ImportTime" Val="1340736598"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/PmodOLED_Source/OledInit.v">
      <FileInfo>
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../pmodoledctrl_Verilog/PmodOLED_Source/OledInit.v"/>
        <Attr Name="ImportTime" Val="1340736572"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/import_ise_summary.txt"/>
    <File Path="$PSRCDIR/sources_1/ip/charLib/charLib.upgrade_log"/>
    <File Path="$PSRCDIR/sources_1/ip/charLib.coe">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/PmodOLED_Source/OLED_ip.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/PmodOLED_Source/OledEX.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="OLED_ip"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/PmodOLED_Source/PmodOLED.ucf">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../pmodoledctrl_Verilog/PmodOLED_Source/PmodOLED.ucf"/>
        <Attr Name="ImportTime" Val="1319060314"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/new/OLED_porting_2_constr.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/OLED_porting_2_constr.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="charLib"/>
</GenRun>
