/* Generated by Yosys 0.38+92 (git sha1 84116c9a3, x86_64-conda-linux-gnu-cc 11.2.0 -fvisibility-inlines-hidden -fmessage-length=0 -march=nocona -mtune=haswell -ftree-vectorize -fPIC -fstack-protector-strong -fno-plt -O2 -ffunction-sections -fdebug-prefix-map=/root/conda-eda/conda-eda/workdir/conda-env/conda-bld/yosys_1708682804602/work=/usr/local/src/conda/yosys-0.38_93_g84116c9a3 -fdebug-prefix-map=/content/conda-env=/usr/local/src/conda-prefix -fPIC -Os -fno-merge-constants) */

(* top =  1  *)
module \b13.blif (EOC, DATA_IN_7_, DATA_IN_6_, DATA_IN_5_, DATA_IN_4_, DATA_IN_3_, DATA_IN_2_, DATA_IN_1_, DATA_IN_0_, DSR, SOC, LOAD_DATO, ADD_MPX2, CANALE_3_, CANALE_2_, CANALE_1_, CANALE_0_, MUX_EN, ERROR, DATA_OUT);
  wire _000_;
  wire _001_;
  wire _002_;
  wire _003_;
  wire _004_;
  wire _005_;
  wire _006_;
  wire _007_;
  wire _008_;
  wire _009_;
  wire _010_;
  wire _011_;
  wire _012_;
  wire _013_;
  wire _014_;
  wire _015_;
  wire _016_;
  wire _017_;
  wire _018_;
  wire _019_;
  wire _020_;
  wire _021_;
  wire _022_;
  wire _023_;
  wire _024_;
  wire _025_;
  wire _026_;
  wire _027_;
  wire _028_;
  wire _029_;
  wire _030_;
  wire _031_;
  wire _032_;
  wire _033_;
  wire _034_;
  wire _035_;
  wire _036_;
  wire _037_;
  wire _038_;
  wire _039_;
  wire _040_;
  wire _041_;
  wire _042_;
  wire _043_;
  wire _044_;
  wire _045_;
  wire _046_;
  wire _047_;
  wire _048_;
  wire _049_;
  wire _050_;
  wire _051_;
  wire _052_;
  wire _053_;
  wire _054_;
  wire _055_;
  wire _056_;
  wire _057_;
  wire _058_;
  wire _059_;
  wire _060_;
  wire _061_;
  wire _062_;
  wire _063_;
  wire _064_;
  wire _065_;
  wire _066_;
  wire _067_;
  wire _068_;
  wire _069_;
  wire _070_;
  wire _071_;
  wire _072_;
  wire _073_;
  wire _074_;
  wire _075_;
  wire _076_;
  wire _077_;
  wire _078_;
  wire _079_;
  wire _080_;
  wire _081_;
  wire _082_;
  wire _083_;
  wire _084_;
  wire _085_;
  wire _086_;
  wire _087_;
  wire _088_;
  wire _089_;
  wire _090_;
  wire _091_;
  wire _092_;
  wire _093_;
  wire _094_;
  wire _095_;
  wire _096_;
  wire _097_;
  wire _098_;
  wire _099_;
  wire _100_;
  wire _101_;
  wire _102_;
  wire _103_;
  wire _104_;
  wire _105_;
  wire _106_;
  wire _107_;
  wire _108_;
  wire _109_;
  wire _110_;
  wire _111_;
  wire _112_;
  wire _113_;
  wire _114_;
  wire _115_;
  wire _116_;
  wire _117_;
  wire _118_;
  wire _119_;
  wire _120_;
  wire _121_;
  output ADD_MPX2;
  wire ADD_MPX2;
  (* init = 1'h0 *)
  wire ADD_MPX2_REG;
  output CANALE_0_;
  wire CANALE_0_;
  output CANALE_1_;
  wire CANALE_1_;
  output CANALE_2_;
  wire CANALE_2_;
  output CANALE_3_;
  wire CANALE_3_;
  (* init = 1'h0 *)
  wire CANALE_REG_0_;
  (* init = 1'h0 *)
  wire CANALE_REG_1_;
  (* init = 1'h0 *)
  wire CANALE_REG_2_;
  (* init = 1'h0 *)
  wire CANALE_REG_3_;
  (* init = 1'h0 *)
  wire CONFIRM_REG;
  (* init = 1'h0 *)
  wire CONTA_TMP_REG_0_;
  (* init = 1'h0 *)
  wire CONTA_TMP_REG_1_;
  (* init = 1'h0 *)
  wire CONTA_TMP_REG_2_;
  (* init = 1'h0 *)
  wire CONTA_TMP_REG_3_;
  input DATA_IN_0_;
  wire DATA_IN_0_;
  input DATA_IN_1_;
  wire DATA_IN_1_;
  input DATA_IN_2_;
  wire DATA_IN_2_;
  input DATA_IN_3_;
  wire DATA_IN_3_;
  input DATA_IN_4_;
  wire DATA_IN_4_;
  input DATA_IN_5_;
  wire DATA_IN_5_;
  input DATA_IN_6_;
  wire DATA_IN_6_;
  input DATA_IN_7_;
  wire DATA_IN_7_;
  output DATA_OUT;
  wire DATA_OUT;
  (* init = 1'h0 *)
  wire DATA_OUT_REG;
  input DSR;
  wire DSR;
  input EOC;
  wire EOC;
  output ERROR;
  wire ERROR;
  (* init = 1'h0 *)
  wire ERROR_REG;
  (* init = 1'h0 *)
  wire ITFC_STATE_REG_0_;
  (* init = 1'h0 *)
  wire ITFC_STATE_REG_1_;
  output LOAD_DATO;
  wire LOAD_DATO;
  (* init = 1'h0 *)
  wire LOAD_DATO_REG;
  (* init = 1'h0 *)
  wire LOAD_REG;
  (* init = 1'h0 *)
  wire MPX_REG;
  output MUX_EN;
  wire MUX_EN;
  (* init = 1'h0 *)
  wire MUX_EN_REG;
  (* init = 1'h0 *)
  wire NEXT_BIT_REG_0_;
  (* init = 1'h0 *)
  wire NEXT_BIT_REG_1_;
  (* init = 1'h0 *)
  wire NEXT_BIT_REG_2_;
  (* init = 1'h0 *)
  wire NEXT_BIT_REG_3_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_0_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_1_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_2_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_3_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_4_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_5_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_6_;
  (* init = 1'h0 *)
  wire OUT_REG_REG_7_;
  (* init = 1'h0 *)
  wire RDY_REG;
  (* init = 1'h0 *)
  wire S1_REG_0_;
  (* init = 1'h0 *)
  wire S1_REG_1_;
  (* init = 1'h0 *)
  wire S1_REG_2_;
  (* init = 1'h0 *)
  wire S2_REG_0_;
  (* init = 1'h0 *)
  wire S2_REG_1_;
  (* init = 1'h0 *)
  wire SEND_DATA_REG;
  (* init = 1'h0 *)
  wire SEND_EN_REG;
  (* init = 1'h0 *)
  wire SEND_REG;
  (* init = 1'h0 *)
  wire SHOT_REG;
  output SOC;
  wire SOC;
  (* init = 1'h0 *)
  wire SOC_REG;
  (* init = 1'h0 *)
  wire TRE_REG;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_0_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_1_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_2_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_3_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_4_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_5_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_6_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_7_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_8_;
  (* init = 1'h0 *)
  wire TX_CONTA_REG_9_;
  (* init = 1'h0 *)
  wire TX_END_REG;
  wire U380;
  wire U381;
  wire U382;
  wire U383;
  wire U384;
  wire U385;
  wire U386;
  wire U387;
  wire U388;
  wire U389;
  wire U390;
  wire U391;
  wire U392;
  wire U393;
  wire U394;
  wire U395;
  wire U396;
  wire U397;
  wire U398;
  wire U399;
  wire U400;
  wire U401;
  wire U402;
  wire U403;
  wire U404;
  wire U405;
  wire U406;
  wire U407;
  wire U408;
  wire U409;
  wire U410;
  wire U411;
  wire U412;
  wire U413;
  wire U414;
  wire U415;
  wire U416;
  wire U417;
  wire U450;
  wire U451;
  wire U452;
  wire U453;
  wire U454;
  wire U455;
  wire U456;
  wire U457;
  wire U458;
  wire U459;
  wire U460;
  wire U461;
  wire U462;
  wire U463;
  wire U464;
  INV _122_ (
    .A(ITFC_STATE_REG_0_),
    .Y(_000_)
  );
  INV _123_ (
    .A(ITFC_STATE_REG_1_),
    .Y(_001_)
  );
  INV _124_ (
    .A(LOAD_REG),
    .Y(_002_)
  );
  INV _125_ (
    .A(S1_REG_1_),
    .Y(_003_)
  );
  INV _126_ (
    .A(S1_REG_2_),
    .Y(_004_)
  );
  INV _127_ (
    .A(SEND_EN_REG),
    .Y(_005_)
  );
  INV _128_ (
    .A(EOC),
    .Y(_006_)
  );
  INV _129_ (
    .A(MPX_REG),
    .Y(_007_)
  );
  INV _130_ (
    .A(S2_REG_0_),
    .Y(_008_)
  );
  INV _131_ (
    .A(S2_REG_1_),
    .Y(_009_)
  );
  INV _132_ (
    .A(RDY_REG),
    .Y(_010_)
  );
  INV _133_ (
    .A(CONTA_TMP_REG_1_),
    .Y(_011_)
  );
  INV _134_ (
    .A(CONTA_TMP_REG_0_),
    .Y(_012_)
  );
  INV _135_ (
    .A(NEXT_BIT_REG_1_),
    .Y(_013_)
  );
  INV _136_ (
    .A(NEXT_BIT_REG_2_),
    .Y(_014_)
  );
  INV _137_ (
    .A(NEXT_BIT_REG_3_),
    .Y(_015_)
  );
  INV _138_ (
    .A(TX_CONTA_REG_9_),
    .Y(_016_)
  );
  INV _139_ (
    .A(TX_CONTA_REG_4_),
    .Y(_017_)
  );
  INV _140_ (
    .A(TX_CONTA_REG_3_),
    .Y(_018_)
  );
  INV _141_ (
    .A(OUT_REG_REG_0_),
    .Y(_019_)
  );
  INV _142_ (
    .A(TX_CONTA_REG_2_),
    .Y(_020_)
  );
  INV _143_ (
    .A(TX_CONTA_REG_6_),
    .Y(_021_)
  );
  INV _144_ (
    .A(TX_CONTA_REG_7_),
    .Y(_022_)
  );
  INV _145_ (
    .A(TX_CONTA_REG_8_),
    .Y(_023_)
  );
  INV _146_ (
    .A(ADD_MPX2_REG),
    .Y(_024_)
  );
  NOR3 _147_ (
    .A(TX_CONTA_REG_0_),
    .B(TX_CONTA_REG_2_),
    .C(TX_CONTA_REG_1_),
    .Y(_025_)
  );
  OAI21 _148_ (
    .A0(_018_),
    .A1(_025_),
    .B0(_017_),
    .Y(_026_)
  );
  AOI21 _149_ (
    .A0(TX_CONTA_REG_5_),
    .A1(TX_CONTA_REG_6_),
    .B0(_026_),
    .Y(_027_)
  );
  NOR3 _150_ (
    .A(TX_CONTA_REG_9_),
    .B(TX_CONTA_REG_7_),
    .C(TX_CONTA_REG_8_),
    .Y(_028_)
  );
  AOI21 _151_ (
    .A0(SEND_EN_REG),
    .A1(_027_),
    .B0(_028_),
    .Y(_029_)
  );
  NAND2 _152_ (
    .A(SEND_EN_REG),
    .B(_029_),
    .Y(_030_)
  );
  NOR2 _153_ (
    .A(NEXT_BIT_REG_1_),
    .B(NEXT_BIT_REG_2_),
    .Y(_031_)
  );
  NOR2 _154_ (
    .A(NEXT_BIT_REG_1_),
    .B(_014_),
    .Y(_032_)
  );
  NAND2 _155_ (
    .A(OUT_REG_REG_4_),
    .B(_032_),
    .Y(_033_)
  );
  NOR2 _156_ (
    .A(_013_),
    .B(_014_),
    .Y(_034_)
  );
  NOR2 _157_ (
    .A(_013_),
    .B(NEXT_BIT_REG_2_),
    .Y(_035_)
  );
  AOI22 _158_ (
    .A0(OUT_REG_REG_2_),
    .A1(_034_),
    .B0(_035_),
    .B1(OUT_REG_REG_6_),
    .Y(_036_)
  );
  OAI21 _159_ (
    .A0(_015_),
    .A1(_019_),
    .B0(NEXT_BIT_REG_0_),
    .Y(_037_)
  );
  NAND2 _160_ (
    .A(_015_),
    .B(_031_),
    .Y(_038_)
  );
  AOI21 _161_ (
    .A0(_033_),
    .A1(_036_),
    .B0(_038_),
    .Y(_039_)
  );
  NAND2 _162_ (
    .A(OUT_REG_REG_5_),
    .B(_032_),
    .Y(_040_)
  );
  AOI21 _163_ (
    .A0(NEXT_BIT_REG_1_),
    .A1(_014_),
    .B0(OUT_REG_REG_7_),
    .Y(_041_)
  );
  AOI22 _164_ (
    .A0(NEXT_BIT_REG_3_),
    .A1(OUT_REG_REG_1_),
    .B0(_034_),
    .B1(OUT_REG_REG_3_),
    .Y(_042_)
  );
  AOI21 _165_ (
    .A0(_040_),
    .A1(_041_),
    .B0(_042_),
    .Y(_043_)
  );
  OAI22 _166_ (
    .A0(_037_),
    .A1(_039_),
    .B0(_043_),
    .B1(NEXT_BIT_REG_0_),
    .Y(_044_)
  );
  AOI21 _167_ (
    .A0(SEND_EN_REG),
    .A1(_029_),
    .B0(_044_),
    .Y(U380)
  );
  AOI21 _168_ (
    .A0(SEND_EN_REG),
    .A1(NEXT_BIT_REG_0_),
    .B0(_029_),
    .Y(_045_)
  );
  NOR2 _169_ (
    .A(_038_),
    .B(_045_),
    .Y(U381)
  );
  AOI21 _170_ (
    .A0(SEND_DATA_REG),
    .A1(_008_),
    .B0(_009_),
    .Y(_046_)
  );
  NAND2 _171_ (
    .A(_008_),
    .B(S2_REG_1_),
    .Y(_047_)
  );
  AOI21 _172_ (
    .A0(CONFIRM_REG),
    .A1(_008_),
    .B0(S2_REG_1_),
    .Y(_048_)
  );
  NAND2 _173_ (
    .A(_046_),
    .B(_048_),
    .Y(U382)
  );
  NOR2 _174_ (
    .A(S1_REG_0_),
    .B(_003_),
    .Y(_049_)
  );
  NAND2 _175_ (
    .A(S1_REG_0_),
    .B(S1_REG_2_),
    .Y(_050_)
  );
  OAI21 _176_ (
    .A0(S1_REG_0_),
    .A1(_003_),
    .B0(_050_),
    .Y(U383)
  );
  AOI21 _177_ (
    .A0(S1_REG_1_),
    .A1(_004_),
    .B0(_010_),
    .Y(_051_)
  );
  NOR2 _178_ (
    .A(S1_REG_1_),
    .B(_004_),
    .Y(_052_)
  );
  NAND2 _179_ (
    .A(EOC),
    .B(_052_),
    .Y(_053_)
  );
  AOI21 _180_ (
    .A0(S1_REG_0_),
    .A1(_051_),
    .B0(_053_),
    .Y(U384)
  );
  OAI21 _181_ (
    .A0(_007_),
    .A1(_048_),
    .B0(RDY_REG),
    .Y(_054_)
  );
  NAND2 _182_ (
    .A(_046_),
    .B(_054_),
    .Y(U385)
  );
  NAND2 _183_ (
    .A(_007_),
    .B(CONFIRM_REG),
    .Y(_055_)
  );
  OAI21 _184_ (
    .A0(MPX_REG),
    .A1(_048_),
    .B0(_024_),
    .Y(U386)
  );
  NOR2 _185_ (
    .A(_008_),
    .B(S2_REG_1_),
    .Y(_056_)
  );
  OAI22 _186_ (
    .A0(CONFIRM_REG),
    .A1(_047_),
    .B0(_056_),
    .B1(SHOT_REG),
    .Y(_057_)
  );
  INV _187_ (
    .A(_057_),
    .Y(U387)
  );
  NAND2 _188_ (
    .A(ITFC_STATE_REG_0_),
    .B(TX_END_REG),
    .Y(_058_)
  );
  NOR2 _189_ (
    .A(_000_),
    .B(ITFC_STATE_REG_1_),
    .Y(_059_)
  );
  OAI21 _190_ (
    .A0(ITFC_STATE_REG_0_),
    .A1(ITFC_STATE_REG_1_),
    .B0(CONFIRM_REG),
    .Y(_060_)
  );
  OAI21 _191_ (
    .A0(_001_),
    .A1(_058_),
    .B0(_060_),
    .Y(U388)
  );
  XNOR2 _192_ (
    .A(MPX_REG),
    .B(_048_),
    .Y(U389)
  );
  NOR2 _193_ (
    .A(ITFC_STATE_REG_0_),
    .B(_001_),
    .Y(_061_)
  );
  NOR2 _194_ (
    .A(SEND_REG),
    .B(_059_),
    .Y(_062_)
  );
  NOR2 _195_ (
    .A(_061_),
    .B(_062_),
    .Y(U390)
  );
  NAND2 _196_ (
    .A(S1_REG_2_),
    .B(_049_),
    .Y(_063_)
  );
  NAND2 _197_ (
    .A(LOAD_DATO_REG),
    .B(_063_),
    .Y(_064_)
  );
  AOI21 _198_ (
    .A0(S1_REG_0_),
    .A1(_006_),
    .B0(_052_),
    .Y(_065_)
  );
  NAND2 _199_ (
    .A(_064_),
    .B(_065_),
    .Y(U391)
  );
  NOR3 _200_ (
    .A(LOAD_REG),
    .B(TX_END_REG),
    .C(TRE_REG),
    .Y(_066_)
  );
  INV _201_ (
    .A(_066_),
    .Y(U392)
  );
  NAND2 _202_ (
    .A(MUX_EN_REG),
    .B(_065_),
    .Y(_067_)
  );
  NOR2 _203_ (
    .A(S1_REG_0_),
    .B(S1_REG_2_),
    .Y(_068_)
  );
  NAND2 _204_ (
    .A(_003_),
    .B(_068_),
    .Y(_069_)
  );
  NAND2 _205_ (
    .A(_067_),
    .B(_069_),
    .Y(U393)
  );
  AOI21 _206_ (
    .A0(SEND_REG),
    .A1(DSR),
    .B0(TRE_REG),
    .Y(_070_)
  );
  OAI21 _207_ (
    .A0(_005_),
    .A1(TX_END_REG),
    .B0(_070_),
    .Y(U394)
  );
  AOI21 _208_ (
    .A0(S1_REG_0_),
    .A1(S1_REG_1_),
    .B0(RDY_REG),
    .Y(_071_)
  );
  NAND2 _209_ (
    .A(SEND_DATA_REG),
    .B(_071_),
    .Y(_072_)
  );
  AOI21 _210_ (
    .A0(S1_REG_0_),
    .A1(S1_REG_1_),
    .B0(S1_REG_2_),
    .Y(_073_)
  );
  NAND2 _211_ (
    .A(_072_),
    .B(_073_),
    .Y(U395)
  );
  AOI21 _212_ (
    .A0(_000_),
    .A1(_001_),
    .B0(SHOT_REG),
    .Y(_074_)
  );
  OAI21 _213_ (
    .A0(_002_),
    .A1(_059_),
    .B0(_074_),
    .Y(U396)
  );
  NAND2 _214_ (
    .A(_005_),
    .B(TX_CONTA_REG_0_),
    .Y(_075_)
  );
  OAI21 _215_ (
    .A0(TX_CONTA_REG_0_),
    .A1(_029_),
    .B0(_075_),
    .Y(U397)
  );
  NAND2 _216_ (
    .A(_005_),
    .B(TX_CONTA_REG_1_),
    .Y(_076_)
  );
  NAND2 _217_ (
    .A(TX_CONTA_REG_0_),
    .B(TX_CONTA_REG_1_),
    .Y(_077_)
  );
  XNOR2 _218_ (
    .A(TX_CONTA_REG_0_),
    .B(TX_CONTA_REG_1_),
    .Y(_078_)
  );
  OAI21 _219_ (
    .A0(_029_),
    .A1(_078_),
    .B0(_076_),
    .Y(U398)
  );
  AOI21 _220_ (
    .A0(TX_CONTA_REG_0_),
    .A1(TX_CONTA_REG_2_),
    .B0(TX_CONTA_REG_1_),
    .Y(_079_)
  );
  XNOR2 _221_ (
    .A(_020_),
    .B(_077_),
    .Y(_080_)
  );
  OAI22 _222_ (
    .A0(SEND_EN_REG),
    .A1(_020_),
    .B0(_029_),
    .B1(_080_),
    .Y(U399)
  );
  XNOR2 _223_ (
    .A(_018_),
    .B(_079_),
    .Y(_081_)
  );
  OAI22 _224_ (
    .A0(SEND_EN_REG),
    .A1(_018_),
    .B0(_029_),
    .B1(_081_),
    .Y(U400)
  );
  NOR3 _225_ (
    .A(_017_),
    .B(_018_),
    .C(_079_),
    .Y(_082_)
  );
  NOR2 _226_ (
    .A(_029_),
    .B(_082_),
    .Y(_083_)
  );
  OAI21 _227_ (
    .A0(_018_),
    .A1(_079_),
    .B0(_017_),
    .Y(_084_)
  );
  NAND2 _228_ (
    .A(_083_),
    .B(_084_),
    .Y(_085_)
  );
  OAI21 _229_ (
    .A0(SEND_EN_REG),
    .A1(_017_),
    .B0(_085_),
    .Y(U401)
  );
  NAND2 _230_ (
    .A(_005_),
    .B(TX_CONTA_REG_5_),
    .Y(_086_)
  );
  NAND2 _231_ (
    .A(TX_CONTA_REG_5_),
    .B(_082_),
    .Y(_087_)
  );
  INV _232_ (
    .A(_087_),
    .Y(_088_)
  );
  NOR2 _233_ (
    .A(_029_),
    .B(_088_),
    .Y(_089_)
  );
  OAI21 _234_ (
    .A0(TX_CONTA_REG_5_),
    .A1(_082_),
    .B0(_089_),
    .Y(_090_)
  );
  NAND2 _235_ (
    .A(_086_),
    .B(_090_),
    .Y(U402)
  );
  NAND2 _236_ (
    .A(_005_),
    .B(TX_CONTA_REG_6_),
    .Y(_091_)
  );
  AOI22 _237_ (
    .A0(_021_),
    .A1(_087_),
    .B0(_091_),
    .B1(_029_),
    .Y(U403)
  );
  NOR2 _238_ (
    .A(SEND_EN_REG),
    .B(_022_),
    .Y(U404)
  );
  NOR2 _239_ (
    .A(SEND_EN_REG),
    .B(_023_),
    .Y(U405)
  );
  NOR2 _240_ (
    .A(SEND_EN_REG),
    .B(_016_),
    .Y(U406)
  );
  NAND2 _241_ (
    .A(NEXT_BIT_REG_1_),
    .B(_045_),
    .Y(_092_)
  );
  NOR2 _242_ (
    .A(NEXT_BIT_REG_0_),
    .B(NEXT_BIT_REG_3_),
    .Y(_093_)
  );
  AOI22 _243_ (
    .A0(NEXT_BIT_REG_0_),
    .A1(_032_),
    .B0(_093_),
    .B1(_014_),
    .Y(_094_)
  );
  OAI21 _244_ (
    .A0(_030_),
    .A1(_094_),
    .B0(_092_),
    .Y(U407)
  );
  NAND2 _245_ (
    .A(NEXT_BIT_REG_2_),
    .B(_045_),
    .Y(_095_)
  );
  NOR3 _246_ (
    .A(_031_),
    .B(_034_),
    .C(_045_),
    .Y(_096_)
  );
  INV _247_ (
    .A(_096_),
    .Y(_097_)
  );
  NAND2 _248_ (
    .A(_095_),
    .B(_097_),
    .Y(U408)
  );
  NAND2 _249_ (
    .A(ITFC_STATE_REG_1_),
    .B(_058_),
    .Y(_098_)
  );
  NAND2 _250_ (
    .A(_074_),
    .B(_098_),
    .Y(U409)
  );
  AOI21 _251_ (
    .A0(S1_REG_2_),
    .A1(_012_),
    .B0(_049_),
    .Y(_099_)
  );
  XNOR2 _252_ (
    .A(CONTA_TMP_REG_0_),
    .B(_063_),
    .Y(U410)
  );
  NOR2 _253_ (
    .A(_012_),
    .B(_063_),
    .Y(_100_)
  );
  XNOR2 _254_ (
    .A(_011_),
    .B(_100_),
    .Y(U411)
  );
  NAND2 _255_ (
    .A(CONTA_TMP_REG_1_),
    .B(CONTA_TMP_REG_0_),
    .Y(_101_)
  );
  INV _256_ (
    .A(_101_),
    .Y(_102_)
  );
  NAND2 _257_ (
    .A(CONTA_TMP_REG_2_),
    .B(_102_),
    .Y(_103_)
  );
  INV _258_ (
    .A(_103_),
    .Y(_104_)
  );
  NOR2 _259_ (
    .A(_063_),
    .B(_104_),
    .Y(_105_)
  );
  OAI21 _260_ (
    .A0(CONTA_TMP_REG_2_),
    .A1(_102_),
    .B0(_105_),
    .Y(_106_)
  );
  NAND2 _261_ (
    .A(CONTA_TMP_REG_2_),
    .B(_063_),
    .Y(_107_)
  );
  NAND2 _262_ (
    .A(_106_),
    .B(_107_),
    .Y(U412)
  );
  NAND2 _263_ (
    .A(CANALE_REG_0_),
    .B(_063_),
    .Y(_108_)
  );
  NAND2 _264_ (
    .A(_099_),
    .B(_108_),
    .Y(U413)
  );
  AOI22 _265_ (
    .A0(CANALE_REG_1_),
    .A1(_063_),
    .B0(_100_),
    .B1(_011_),
    .Y(_109_)
  );
  OAI21 _266_ (
    .A0(_011_),
    .A1(_099_),
    .B0(_109_),
    .Y(U414)
  );
  NAND2 _267_ (
    .A(CANALE_REG_2_),
    .B(_063_),
    .Y(_110_)
  );
  NAND2 _268_ (
    .A(_106_),
    .B(_110_),
    .Y(U415)
  );
  AOI22 _269_ (
    .A0(CANALE_REG_3_),
    .A1(_063_),
    .B0(_105_),
    .B1(CONTA_TMP_REG_3_),
    .Y(_111_)
  );
  INV _270_ (
    .A(_111_),
    .Y(U416)
  );
  OAI21 _271_ (
    .A0(_063_),
    .A1(_103_),
    .B0(CONTA_TMP_REG_3_),
    .Y(_112_)
  );
  INV _272_ (
    .A(_112_),
    .Y(U417)
  );
  OAI21 _273_ (
    .A0(SOC_REG),
    .A1(_049_),
    .B0(_063_),
    .Y(_113_)
  );
  INV _274_ (
    .A(_113_),
    .Y(U450)
  );
  NOR2 _275_ (
    .A(LOAD_REG),
    .B(ERROR_REG),
    .Y(_114_)
  );
  NOR2 _276_ (
    .A(_002_),
    .B(TRE_REG),
    .Y(_115_)
  );
  NOR2 _277_ (
    .A(_114_),
    .B(_115_),
    .Y(_116_)
  );
  OAI21 _278_ (
    .A0(SEND_REG),
    .A1(_116_),
    .B0(_070_),
    .Y(_117_)
  );
  INV _279_ (
    .A(_117_),
    .Y(U451)
  );
  OAI21 _280_ (
    .A0(_000_),
    .A1(ITFC_STATE_REG_1_),
    .B0(_098_),
    .Y(U452)
  );
  MUX21 _281_ (
    .A(OUT_REG_REG_7_),
    .B(DATA_IN_7_),
    .S0(_115_),
    .Y(U453)
  );
  MUX21 _282_ (
    .A(OUT_REG_REG_6_),
    .B(DATA_IN_6_),
    .S0(_115_),
    .Y(U454)
  );
  MUX21 _283_ (
    .A(OUT_REG_REG_5_),
    .B(DATA_IN_5_),
    .S0(_115_),
    .Y(U455)
  );
  MUX21 _284_ (
    .A(OUT_REG_REG_4_),
    .B(DATA_IN_4_),
    .S0(_115_),
    .Y(U456)
  );
  MUX21 _285_ (
    .A(OUT_REG_REG_3_),
    .B(DATA_IN_3_),
    .S0(_115_),
    .Y(U457)
  );
  MUX21 _286_ (
    .A(OUT_REG_REG_2_),
    .B(DATA_IN_2_),
    .S0(_115_),
    .Y(U458)
  );
  MUX21 _287_ (
    .A(OUT_REG_REG_1_),
    .B(DATA_IN_1_),
    .S0(_115_),
    .Y(U459)
  );
  NAND2 _288_ (
    .A(DATA_IN_0_),
    .B(_115_),
    .Y(_118_)
  );
  OAI21 _289_ (
    .A0(_019_),
    .A1(_115_),
    .B0(_118_),
    .Y(U460)
  );
  MUX21 _290_ (
    .A(_034_),
    .B(NEXT_BIT_REG_3_),
    .S0(_045_),
    .Y(U461)
  );
  OAI21 _291_ (
    .A0(NEXT_BIT_REG_0_),
    .A1(_031_),
    .B0(_015_),
    .Y(_119_)
  );
  MUX21 _292_ (
    .A(_119_),
    .B(NEXT_BIT_REG_0_),
    .S0(_030_),
    .Y(U462)
  );
  AOI21 _293_ (
    .A0(_008_),
    .A1(S2_REG_1_),
    .B0(_055_),
    .Y(_120_)
  );
  OAI21 _294_ (
    .A0(_008_),
    .A1(S2_REG_1_),
    .B0(_120_),
    .Y(U463)
  );
  AOI22 _295_ (
    .A0(_006_),
    .A1(_052_),
    .B0(_071_),
    .B1(_050_),
    .Y(_121_)
  );
  NOR2 _296_ (
    .A(_068_),
    .B(_121_),
    .Y(U464)
  );
  \$_FF_  _297_ (
    .D(U416),
    .Q(CANALE_REG_3_)
  );
  \$_FF_  _298_ (
    .D(U415),
    .Q(CANALE_REG_2_)
  );
  \$_FF_  _299_ (
    .D(U414),
    .Q(CANALE_REG_1_)
  );
  \$_FF_  _300_ (
    .D(U413),
    .Q(CANALE_REG_0_)
  );
  \$_FF_  _301_ (
    .D(U417),
    .Q(CONTA_TMP_REG_3_)
  );
  \$_FF_  _302_ (
    .D(U412),
    .Q(CONTA_TMP_REG_2_)
  );
  \$_FF_  _303_ (
    .D(U411),
    .Q(CONTA_TMP_REG_1_)
  );
  \$_FF_  _304_ (
    .D(U410),
    .Q(CONTA_TMP_REG_0_)
  );
  \$_FF_  _305_ (
    .D(U452),
    .Q(ITFC_STATE_REG_1_)
  );
  \$_FF_  _306_ (
    .D(U409),
    .Q(ITFC_STATE_REG_0_)
  );
  \$_FF_  _307_ (
    .D(U453),
    .Q(OUT_REG_REG_7_)
  );
  \$_FF_  _308_ (
    .D(U454),
    .Q(OUT_REG_REG_6_)
  );
  \$_FF_  _309_ (
    .D(U455),
    .Q(OUT_REG_REG_5_)
  );
  \$_FF_  _310_ (
    .D(U456),
    .Q(OUT_REG_REG_4_)
  );
  \$_FF_  _311_ (
    .D(U457),
    .Q(OUT_REG_REG_3_)
  );
  \$_FF_  _312_ (
    .D(U458),
    .Q(OUT_REG_REG_2_)
  );
  \$_FF_  _313_ (
    .D(U459),
    .Q(OUT_REG_REG_1_)
  );
  \$_FF_  _314_ (
    .D(U460),
    .Q(OUT_REG_REG_0_)
  );
  \$_FF_  _315_ (
    .D(U461),
    .Q(NEXT_BIT_REG_3_)
  );
  \$_FF_  _316_ (
    .D(U408),
    .Q(NEXT_BIT_REG_2_)
  );
  \$_FF_  _317_ (
    .D(U407),
    .Q(NEXT_BIT_REG_1_)
  );
  \$_FF_  _318_ (
    .D(U462),
    .Q(NEXT_BIT_REG_0_)
  );
  \$_FF_  _319_ (
    .D(U406),
    .Q(TX_CONTA_REG_9_)
  );
  \$_FF_  _320_ (
    .D(U405),
    .Q(TX_CONTA_REG_8_)
  );
  \$_FF_  _321_ (
    .D(U404),
    .Q(TX_CONTA_REG_7_)
  );
  \$_FF_  _322_ (
    .D(U403),
    .Q(TX_CONTA_REG_6_)
  );
  \$_FF_  _323_ (
    .D(U402),
    .Q(TX_CONTA_REG_5_)
  );
  \$_FF_  _324_ (
    .D(U401),
    .Q(TX_CONTA_REG_4_)
  );
  \$_FF_  _325_ (
    .D(U400),
    .Q(TX_CONTA_REG_3_)
  );
  \$_FF_  _326_ (
    .D(U399),
    .Q(TX_CONTA_REG_2_)
  );
  \$_FF_  _327_ (
    .D(U398),
    .Q(TX_CONTA_REG_1_)
  );
  \$_FF_  _328_ (
    .D(U397),
    .Q(TX_CONTA_REG_0_)
  );
  \$_FF_  _329_ (
    .D(U396),
    .Q(LOAD_REG)
  );
  \$_FF_  _330_ (
    .D(U395),
    .Q(SEND_DATA_REG)
  );
  \$_FF_  _331_ (
    .D(U394),
    .Q(SEND_EN_REG)
  );
  \$_FF_  _332_ (
    .D(U393),
    .Q(MUX_EN_REG)
  );
  \$_FF_  _333_ (
    .D(U392),
    .Q(TRE_REG)
  );
  \$_FF_  _334_ (
    .D(U391),
    .Q(LOAD_DATO_REG)
  );
  \$_FF_  _335_ (
    .D(U450),
    .Q(SOC_REG)
  );
  \$_FF_  _336_ (
    .D(U390),
    .Q(SEND_REG)
  );
  \$_FF_  _337_ (
    .D(U389),
    .Q(MPX_REG)
  );
  \$_FF_  _338_ (
    .D(U388),
    .Q(CONFIRM_REG)
  );
  \$_FF_  _339_ (
    .D(U387),
    .Q(SHOT_REG)
  );
  \$_FF_  _340_ (
    .D(U386),
    .Q(ADD_MPX2_REG)
  );
  \$_FF_  _341_ (
    .D(U385),
    .Q(RDY_REG)
  );
  \$_FF_  _342_ (
    .D(U451),
    .Q(ERROR_REG)
  );
  \$_FF_  _343_ (
    .D(U383),
    .Q(S1_REG_2_)
  );
  \$_FF_  _344_ (
    .D(U464),
    .Q(S1_REG_1_)
  );
  \$_FF_  _345_ (
    .D(U384),
    .Q(S1_REG_0_)
  );
  \$_FF_  _346_ (
    .D(U463),
    .Q(S2_REG_1_)
  );
  \$_FF_  _347_ (
    .D(U382),
    .Q(S2_REG_0_)
  );
  \$_FF_  _348_ (
    .D(U381),
    .Q(TX_END_REG)
  );
  \$_FF_  _349_ (
    .D(U380),
    .Q(DATA_OUT_REG)
  );
  assign SOC = SOC_REG;
  assign ADD_MPX2 = ADD_MPX2_REG;
  assign CANALE_0_ = CANALE_REG_0_;
  assign CANALE_1_ = CANALE_REG_1_;
  assign CANALE_2_ = CANALE_REG_2_;
  assign CANALE_3_ = CANALE_REG_3_;
  assign DATA_OUT = DATA_OUT_REG;
  assign ERROR = ERROR_REG;
  assign LOAD_DATO = LOAD_DATO_REG;
  assign MUX_EN = MUX_EN_REG;
endmodule
