0.7
2020.2
Oct 14 2022
05:20:55
C:/Users/danie/Documents/verilog/ALU/ALU.sim/sim_1/behav/xsim/glbl.v,1665704903,verilog,,,,glbl,,,,,,,,
C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/ALU.v,1674764838,verilog,,,,ALU,,,,,,,,
C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/fourBitRippleCarryAdder.v,1674762714,verilog,,C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/fullAdder.v,,fourBitRippleCarryAdder,,,,,,,,
C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/fullAdder.v,1674762777,verilog,,C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/halfAdder.v,,fullAdder,,,,,,,,
C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/halfAdder.v,1674762492,verilog,,C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/inverter.v,,halfAdder,,,,,,,,
C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/inverter.v,1674762384,verilog,,C:/Users/danie/Documents/verilog/ALU/ALU.srcs/sources_1/new/ALU.v,,inverter,,,,,,,,
