# RelogioVHDL
Projeto final desenvolvido para a disciplina de Lógica Reconfigurável. Trata-se de uma descrição em VHDL que descreve o comportamento de um relógio comum.
