\chapter{CMOS组合逻辑设计}
在\xref{chap:CMOS反相器}中，我们已经讨论了简单CMOS反相器的设计。现在，我们将这一讨论延伸到综合任意的数字门，如与非门、或非门、异或门、同或门。如\xref{fig:数字电路的高层次分类}所示，数字电路可以分为两类
\begin{itemize}
    \item \xref{fig:组合电路}所示的是\uwave{组合电路}（Combinational Circuit），也称为\uwave{非再生电路}。
    \item \xref{fig:时序电路}所示的是\uwave{时序电路}（Sequential Circuit），也称为\uwave{再生电路}。
\end{itemize}

\begin{Figure}[数字电路的高层次分类]
    \begin{FigureSub}[组合电路]
        \includegraphics{build/Chapter06A_01.fig.pdf}
    \end{FigureSub}
    \hspace{1cm}
    \begin{FigureSub}[时序电路]
        \includegraphics{build/Chapter06A_02.fig.pdf}
    \end{FigureSub}
\end{Figure}
组合电路的特点是，在任何时刻，电路输出都与其当前输入信号间的关系服从某个布尔表达式，不存在任何从输出返回至输入的连接。时序电路则有所不同，其输出，不仅与当前输入有关，而且也与过往输入有关。这可以通过把某些输出连回到输入来实现，于是，电路就具有了记忆。时序电路包含一个组合逻辑部分和一个能保持状态的模块。本节将先讨论组合逻辑。

现在的问题是，比反相器更复杂的组合逻辑是如何设计的？总的而言，有两个可行的方向，分别称为“\uwave{静态CMOS电路}”和“\uwave{动态CMOS电路}”。而更进一步的，静态CMOS电路又可以细分为三类：\uwave{互补CMOS逻辑}、\uwave{伪NMOS逻辑}、\uwave{传输管逻辑}。其中，静态互补CMOS逻辑是完整了继承静态互补CMOS反相器的设计思想，事实上，这也是最可靠的设计方案，但需要使用的晶体管数目较多。其他的设计方案，几乎都是围绕如何以性能为代价减少晶体管数目。

\input{Chapter06A.tex}
\input{Chapter06B.tex}