# 📡 FPGA 기반 FFT 계산기 (FPGA-based FFT Calculator)

> **"디지털 신호 처리의 꽃, FFT 알고리즘을 하드웨어로 피우다"**

## 📅 프로젝트 정보
- **진행 기간**: 2025.11.30 ~ 2025.12.10
- **관련 과목**: 디지털 신호 처리, FPGA 설계
- **기술 스택**: `Verilog HDL`, `FFT Algorithm (Cooley-Tukey)`, `Keypad Interface`, `7-Segment/LCD Display`

---

## 📝 프로젝트 개요
디지털 신호 처리(DSP)의 핵심 알고리즘인 **FFT(Fast Fourier Transform)** 를 이론적으로 학습하고, 이를 범용 프로세서가 아닌 **FPGA**를 통해 하드웨어 로직으로 직접 구현한 프로젝트입니다.

## 🔑 주요 기능 및 내용
### 1. FFT 알고리즘 하드웨어 구현
- **Butterfly 연산**: FFT의 기본 단위인 버터플라이 연산 유닛 설계. 복소수 덧셈 및 곱셈기 구현.
- **Memory Addressing**: 단계(Stage)별 데이터 흐름을 제어하기 위한 주소 생성 로직 및 트iddle factor(회전 인자) ROM 테이블 구성.

### 2. 사용자 인터페이스 (I/O)
- **입력**: 4x4 매트릭스 키패드를 통해 신호 데이터 또는 제어 명령 입력. 키 디바운싱(Debouncing) 로직 적용.
- **출력**: 계산된 주파수 도메인 데이터를 7-Segment 또는 LCD를 통해 시각적으로 표시.

---

## 🚀 직면한 어려움 및 해결 (Troubleshooting)
### 1. 연산 정밀도 및 복잡도 (Precision vs Resource)
- **어려움**: 부동소수점(Float) 연산을 하드웨어로 그대로 구현하기에는 FPGA 자원 및 타이밍 소모가 너무 큼.
- **해결**: **고정소수점(Fixed-point) 연산**으로 변환하여 구현. 비트 폭(Bit-width) 시뮬레이션을 통해 오차 범위를 허용 수준 이내로 맞추며 자원 효율성 확보.

### 2. 복잡한 알고리즘의 상태 제어
- **어려움**: 다단계로 이루어진 FFT 알고리즘의 스테이지 제어 FSM 설계의 난해함.
- **해결**: 데이터 흐름도(Signal Flow Graph)를 직접 그려가며 카운터 기반의 제어 로직을 도식화하고 설계에 반영.

---

## 📚 배운점 및 성과
- **DSP 이론의 실체화**: 수식으로만 존재하던 알고리즘을 디지털 회로로 변환하며 신호 처리에 대한 깊이 있는 이해 달성.
- **수치 연산 하드웨어 설계**: 하드웨어에서의 산술 연산(곱셈기, 가산기) 처리 방식과 오버플로우/언더플로우 처리 기법 습득.
- **통합 시스템 설계**: 알고리즘 코어(Core)와 주변장치(Keypad, Display)를 결합하여 완성된 하나의 임베디드 시스템 제품을 만드는 경험.

---

## 📂 포트폴리오 목차
- **[📂 Source Code](./Source_Code)** : FFT Verilog 소스코드
- **[📂 Report](./Report)** : 최종 보고서
