
Lab7C.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000033e  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         000000d6  00802000  0000033e  000003b2  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  00000488  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000004b8  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 000000b8  00000000  00000000  000004f8  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000050e7  00000000  00000000  000005b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00003f5a  00000000  00000000  00005697  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000995  00000000  00000000  000095f1  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000000f8  00000000  00000000  00009f88  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00003212  00000000  00000000  0000a080  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000086  00000000  00000000  0000d292  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000068  00000000  00000000  0000d318  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 fe 00 	jmp	0x1fc	; 0x1fc <__ctors_end>
   4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
   8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
   c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  10:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  14:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  18:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  1c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  20:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  24:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  28:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  2c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  30:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  34:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  38:	0c 94 85 01 	jmp	0x30a	; 0x30a <__vector_14>
  3c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  40:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  44:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  48:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  4c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  50:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  54:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  58:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  5c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  60:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  64:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  68:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  6c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  70:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  74:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  78:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  7c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  80:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  84:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  88:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  8c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  90:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  94:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  98:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  9c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  a0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  a4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  a8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  ac:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  b0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  b4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  b8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  bc:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  c0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  c4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  c8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  cc:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  d0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  d4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  d8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  dc:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  e0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  e4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  e8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  ec:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  f0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  f4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  f8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
  fc:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 100:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 104:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 108:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 10c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 110:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 114:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 118:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 11c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 120:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 124:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 128:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 12c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 130:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 134:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 138:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 13c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 140:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 144:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 148:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 14c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 150:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 154:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 158:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 15c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 160:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 164:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 168:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 16c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 170:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 174:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 178:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 17c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 180:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 184:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 188:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 18c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 190:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 194:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 198:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 19c:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1a0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1a4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1a8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1ac:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1b0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1b4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1b8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1bc:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1c0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1c4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1c8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1cc:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1d0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1d4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1d8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1dc:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1e0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1e4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1e8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1ec:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1f0:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1f4:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>
 1f8:	0c 94 1c 01 	jmp	0x238	; 0x238 <__bad_interrupt>

000001fc <__ctors_end>:
 1fc:	11 24       	eor	r1, r1
 1fe:	1f be       	out	0x3f, r1	; 63
 200:	cf ef       	ldi	r28, 0xFF	; 255
 202:	cd bf       	out	0x3d, r28	; 61
 204:	df e3       	ldi	r29, 0x3F	; 63
 206:	de bf       	out	0x3e, r29	; 62
 208:	00 e0       	ldi	r16, 0x00	; 0
 20a:	0c bf       	out	0x3c, r16	; 60
 20c:	18 be       	out	0x38, r1	; 56
 20e:	19 be       	out	0x39, r1	; 57
 210:	1a be       	out	0x3a, r1	; 58
 212:	1b be       	out	0x3b, r1	; 59

00000214 <__do_copy_data>:
 214:	10 e2       	ldi	r17, 0x20	; 32
 216:	a0 e0       	ldi	r26, 0x00	; 0
 218:	b0 e2       	ldi	r27, 0x20	; 32
 21a:	ee e3       	ldi	r30, 0x3E	; 62
 21c:	f3 e0       	ldi	r31, 0x03	; 3
 21e:	00 e0       	ldi	r16, 0x00	; 0
 220:	0b bf       	out	0x3b, r16	; 59
 222:	02 c0       	rjmp	.+4      	; 0x228 <__do_copy_data+0x14>
 224:	07 90       	elpm	r0, Z+
 226:	0d 92       	st	X+, r0
 228:	a6 3d       	cpi	r26, 0xD6	; 214
 22a:	b1 07       	cpc	r27, r17
 22c:	d9 f7       	brne	.-10     	; 0x224 <__do_copy_data+0x10>
 22e:	1b be       	out	0x3b, r1	; 59
 230:	0e 94 64 01 	call	0x2c8	; 0x2c8 <main>
 234:	0c 94 9d 01 	jmp	0x33a	; 0x33a <_exit>

00000238 <__bad_interrupt>:
 238:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000023c <Change_CLK_32HZ>:
; Outputs: No direct outputs
*/
void Change_CLK_32HZ(void){
	
	//Set the clk config
	OSC_CTRL = NEW_CLOCK_FREQ;
 23c:	80 91 d4 20 	lds	r24, 0x20D4	; 0x8020d4 <NEW_CLOCK_FREQ>
 240:	80 93 50 00 	sts	0x0050, r24	; 0x800050 <__TEXT_REGION_LENGTH__+0x700050>
	
	//Wait for the right flag to be set in the OSC_STATUS reg
	while((OSC_STATUS & PIN1_bm) != PIN1_bm);
 244:	80 91 51 00 	lds	r24, 0x0051	; 0x800051 <__TEXT_REGION_LENGTH__+0x700051>
 248:	81 ff       	sbrs	r24, 1
 24a:	fc cf       	rjmp	.-8      	; 0x244 <Change_CLK_32HZ+0x8>
	
	//Write the “IOREG” signature to the CPU_CCP reg
	CPU_CCP = CCP_IOREG_gc;
 24c:	88 ed       	ldi	r24, 0xD8	; 216
 24e:	84 bf       	out	0x34, r24	; 52
	
	//Select the new clock source in the CLK_CTRL reg
	CLK_CTRL = CLK_SCLKSEL_RC32M_gc;
 250:	81 e0       	ldi	r24, 0x01	; 1
 252:	80 93 40 00 	sts	0x0040, r24	; 0x800040 <__TEXT_REGION_LENGTH__+0x700040>
 256:	08 95       	ret

00000258 <DAC_INIT>:
; Inputs: No direct input
; Outputs: No direct outputs
*/
void DAC_INIT(void){
	//Set port A for output
	PORTA.DIRSET = PIN2_bm;//0x04
 258:	84 e0       	ldi	r24, 0x04	; 4
 25a:	80 93 01 06 	sts	0x0601, r24	; 0x800601 <__TEXT_REGION_LENGTH__+0x700601>
	
	//Set up DAC controls
	DACA.CTRLA = DAC_CTRLA_CONFIG;
 25e:	80 91 d3 20 	lds	r24, 0x20D3	; 0x8020d3 <DAC_CTRLA_CONFIG>
 262:	e0 e0       	ldi	r30, 0x00	; 0
 264:	f3 e0       	ldi	r31, 0x03	; 3
 266:	80 83       	st	Z, r24
	DACA.CTRLC = DAC_CTRLC_CONFIG;
 268:	80 91 d2 20 	lds	r24, 0x20D2	; 0x8020d2 <DAC_CTRLC_CONFIG>
 26c:	82 83       	std	Z+2, r24	; 0x02
 26e:	08 95       	ret

00000270 <DMA_INIT>:



void DMA_INIT(void){
	//Enable DMA
	DMA.CTRL = DMA_CTRL_CONFIG;
 270:	80 91 cd 20 	lds	r24, 0x20CD	; 0x8020cd <DMA_CTRL_CONFIG>
 274:	e0 e0       	ldi	r30, 0x00	; 0
 276:	f1 e0       	ldi	r31, 0x01	; 1
 278:	80 83       	st	Z, r24
	
	//ADDRESS CONTROL REG: BLOCK;INCREMENT;BURST;INCREMENT
	DMA.CH0.ADDRCTRL = DMA_CH0_ADDRCTRL_CONFIG;
 27a:	80 91 cc 20 	lds	r24, 0x20CC	; 0x8020cc <DMA_CH0_ADDRCTRL_CONFIG>
 27e:	82 8b       	std	Z+18, r24	; 0x12
	
	//TRIGGER SOURCE REG: TCC0
	DMA.CH0.TRIGSRC = DMA_CH0_TRIGSRC_CONFIG;
 280:	80 91 cb 20 	lds	r24, 0x20CB	; 0x8020cb <DMA_CH0_TRIGSRC_CONFIG>
 284:	83 8b       	std	Z+19, r24	; 0x13
	
	//CH BLOCK TRANSFER COUNT: 200=100(8bit)*2(16bit)
	DMA.CH0.TRFCNT = DMA_CH0_TRFCNT_CONFIG;
 286:	80 91 ca 20 	lds	r24, 0x20CA	; 0x8020ca <DMA_CH0_TRFCNT_CONFIG>
 28a:	90 e0       	ldi	r25, 0x00	; 0
 28c:	84 8b       	std	Z+20, r24	; 0x14
 28e:	95 8b       	std	Z+21, r25	; 0x15
	
	//CONTINOUS DMA
	DMA.CH0.REPCNT = DMA_CH0_REPCNT_CONFIG; 
 290:	80 91 c9 20 	lds	r24, 0x20C9	; 0x8020c9 <DMA_CH0_REPCNT_CONFIG>
 294:	86 8b       	std	Z+22, r24	; 0x16
	
	uint32_t SINE_ADDRESS = (uint32_t)sine;
 296:	80 e0       	ldi	r24, 0x00	; 0
 298:	90 e2       	ldi	r25, 0x20	; 32
 29a:	09 2e       	mov	r0, r25
 29c:	00 0c       	add	r0, r0
 29e:	aa 0b       	sbc	r26, r26
 2a0:	bb 0b       	sbc	r27, r27
	
	//Source Address
	DMA.CH0.SRCADDR0 = (uint8_t)(SINE_ADDRESS >> 0);
 2a2:	80 8f       	std	Z+24, r24	; 0x18
	DMA.CH0.SRCADDR1 = (uint8_t)(SINE_ADDRESS >> 8);
 2a4:	49 2f       	mov	r20, r25
 2a6:	5a 2f       	mov	r21, r26
 2a8:	6b 2f       	mov	r22, r27
 2aa:	77 27       	eor	r23, r23
 2ac:	41 8f       	std	Z+25, r20	; 0x19
	DMA.CH0.SRCADDR2 = (uint8_t)(SINE_ADDRESS >> 16);
 2ae:	cd 01       	movw	r24, r26
 2b0:	aa 27       	eor	r26, r26
 2b2:	bb 27       	eor	r27, r27
 2b4:	82 8f       	std	Z+26, r24	; 0x1a
	
	uint8_t* dac_ptr = &DACA_CH0DATA;
	uint32_t dac_address = (uint32_t)dac_ptr;
	
	//Destination Address
	DMA.CH0.DESTADDR0 = (uint8_t)(dac_address >> 0);
 2b6:	88 e1       	ldi	r24, 0x18	; 24
 2b8:	84 8f       	std	Z+28, r24	; 0x1c
	DMA.CH0.DESTADDR1 = (uint8_t)(dac_address >> 8);
 2ba:	83 e0       	ldi	r24, 0x03	; 3
 2bc:	85 8f       	std	Z+29, r24	; 0x1d
	DMA.CH0.DESTADDR2 = (uint8_t)(dac_address >> 16);
 2be:	16 8e       	std	Z+30, r1	; 0x1e
	
	//Set CH0 CTRL: ENABLE;REPEAT;SINGLE;2BYTE
	DMA.CH0.CTRLA = DMA_CH0_CTRLA_CONFIG;
 2c0:	80 91 c8 20 	lds	r24, 0x20C8	; 0x8020c8 <DMA_CH0_CTRLA_CONFIG>
 2c4:	80 8b       	std	Z+16, r24	; 0x10
 2c6:	08 95       	ret

000002c8 <main>:
#include "TIMER_COUNTER.h"
#include "DMA.h"

int main(void){
	//Set up program
	Change_CLK_32HZ();
 2c8:	0e 94 1e 01 	call	0x23c	; 0x23c <Change_CLK_32HZ>
	DAC_INIT();
 2cc:	0e 94 2c 01 	call	0x258	; 0x258 <DAC_INIT>
	DMA_INIT();
 2d0:	0e 94 38 01 	call	0x270	; 0x270 <DMA_INIT>
	COUNTER_INIT();
 2d4:	0e 94 73 01 	call	0x2e6	; 0x2e6 <COUNTER_INIT>
	COUNTER_START();
 2d8:	0e 94 7c 01 	call	0x2f8	; 0x2f8 <COUNTER_START>
	
	//enable interrupts.
	PMIC_CTRL = 0x07;
 2dc:	87 e0       	ldi	r24, 0x07	; 7
 2de:	80 93 a2 00 	sts	0x00A2, r24	; 0x8000a2 <__TEXT_REGION_LENGTH__+0x7000a2>
	sei();
 2e2:	78 94       	sei
 2e4:	ff cf       	rjmp	.-2      	; 0x2e4 <main+0x1c>

000002e6 <COUNTER_INIT>:
extern const uint8_t CLK_DIV_CONFIG;


void COUNTER_INIT(void){
	// SET top of counter
	TCC0.PER = TC_PER_CONFIG;
 2e6:	80 91 d0 20 	lds	r24, 0x20D0	; 0x8020d0 <TC_PER_CONFIG>
 2ea:	90 91 d1 20 	lds	r25, 0x20D1	; 0x8020d1 <TC_PER_CONFIG+0x1>
 2ee:	80 93 26 08 	sts	0x0826, r24	; 0x800826 <__TEXT_REGION_LENGTH__+0x700826>
 2f2:	90 93 27 08 	sts	0x0827, r25	; 0x800827 <__TEXT_REGION_LENGTH__+0x700827>
 2f6:	08 95       	ret

000002f8 <COUNTER_START>:
	return;
}

void COUNTER_START(void){
	//SET interupt for counter
	TCC0.INTCTRLA = INTCTRLA_CONFIG;
 2f8:	80 91 cf 20 	lds	r24, 0x20CF	; 0x8020cf <INTCTRLA_CONFIG>
 2fc:	e0 e0       	ldi	r30, 0x00	; 0
 2fe:	f8 e0       	ldi	r31, 0x08	; 8
 300:	86 83       	std	Z+6, r24	; 0x06
	
	//Start COUNTER
	TCC0_CTRLA = CLK_DIV_CONFIG;
 302:	80 91 ce 20 	lds	r24, 0x20CE	; 0x8020ce <CLK_DIV_CONFIG>
 306:	80 83       	st	Z, r24
 308:	08 95       	ret

0000030a <__vector_14>:
	//Return from function
	return;
}


ISR(TCC0_OVF_vect){
 30a:	1f 92       	push	r1
 30c:	0f 92       	push	r0
 30e:	0f b6       	in	r0, 0x3f	; 63
 310:	0f 92       	push	r0
 312:	11 24       	eor	r1, r1
 314:	08 b6       	in	r0, 0x38	; 56
 316:	0f 92       	push	r0
 318:	18 be       	out	0x38, r1	; 56
 31a:	8f 93       	push	r24
 31c:	9f 93       	push	r25
	//Preserve Status Reg
	uint8_t temp = CPU_SREG;
 31e:	8f b7       	in	r24, 0x3f	; 63
		
	//Clear interrupt flags
	TCC0.INTFLAGS = 0x01;
 320:	91 e0       	ldi	r25, 0x01	; 1
 322:	90 93 0c 08 	sts	0x080C, r25	; 0x80080c <__TEXT_REGION_LENGTH__+0x70080c>
	
	//Restore Status Reg
	CPU_SREG = temp;
 326:	8f bf       	out	0x3f, r24	; 63
	
	//Return from ISR
	return;

 328:	9f 91       	pop	r25
 32a:	8f 91       	pop	r24
 32c:	0f 90       	pop	r0
 32e:	08 be       	out	0x38, r0	; 56
 330:	0f 90       	pop	r0
 332:	0f be       	out	0x3f, r0	; 63
 334:	0f 90       	pop	r0
 336:	1f 90       	pop	r1
 338:	18 95       	reti

0000033a <_exit>:
 33a:	f8 94       	cli

0000033c <__stop_program>:
 33c:	ff cf       	rjmp	.-2      	; 0x33c <__stop_program>
