+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                    ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                               ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                               ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                     ; 228   ; 0              ; 2            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                         ; 228   ; 0              ; 2            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                       ; 229   ; 4              ; 2            ; 4              ; 451    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                         ; 453   ; 0              ; 0            ; 0              ; 227    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                   ; 228   ; 1              ; 2            ; 1              ; 226    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                       ; 228   ; 1              ; 2            ; 1              ; 226    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                   ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                      ; 226   ; 0              ; 2            ; 0              ; 226    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                   ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                      ; 226   ; 3              ; 3            ; 3              ; 226    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                       ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                          ; 226   ; 3              ; 3            ; 3              ; 226    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr3_0_hps_f2h_sdram0_data_agent_rsp_fifo                                                                       ; 266   ; 39             ; 0            ; 39             ; 225    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr3_0_hps_f2h_sdram0_data_agent|uncompressor                                                                   ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr3_0_hps_f2h_sdram0_data_agent                                                                                ; 719   ; 137            ; 135          ; 137            ; 774    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_cl_vfb_0_mem_master_wr_agent                                                                            ; 418   ; 33             ; 100          ; 33             ; 354    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_cl_vfb_0_mem_master_rd_agent                                                                            ; 418   ; 33             ; 100          ; 33             ; 354    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|ddr3_0_hps_f2h_sdram0_data_translator                                                                           ; 329   ; 4              ; 6            ; 4              ; 311    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_cl_vfb_0_mem_master_wr_translator                                                                       ; 325   ; 11             ; 0            ; 11             ; 191    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|alt_vip_cl_vfb_0_mem_master_rd_translator                                                                       ; 325   ; 155            ; 0            ; 155            ; 320    ; 155             ; 155           ; 155             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                 ; 355   ; 0              ; 0            ; 0              ; 312    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pll_0                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|rst_controller_001|alt_rst_req_sync_uq1                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|rst_controller_001|alt_rst_sync_uq1                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|rst_controller_001                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|rst_controller|alt_rst_req_sync_uq1                                                                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|rst_controller|alt_rst_sync_uq1                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|rst_controller                                                                                                             ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                        ; 134   ; 1              ; 2            ; 1              ; 133    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|avalon_st_adapter                                                                                        ; 134   ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|rsp_mux                                                                                                  ; 227   ; 0              ; 2            ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|rsp_demux                                                                                                ; 227   ; 1              ; 2            ; 1              ; 225    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|cmd_mux                                                                                                  ; 227   ; 0              ; 2            ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|cmd_demux                                                                                                ; 227   ; 1              ; 2            ; 1              ; 225    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub          ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub          ; 28    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub          ; 28    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub          ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub          ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract ; 29    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub          ; 28    ; 2              ; 0            ; 2              ; 14     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                 ; 43    ; 0              ; 2            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size   ; 40    ; 5              ; 0            ; 5              ; 36     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                         ; 227   ; 0              ; 1            ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_burst_adapter                                                                        ; 227   ; 0              ; 0            ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|router_001|the_default_decode                                                                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|router_001                                                                                               ; 226   ; 0              ; 2            ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|router|the_default_decode                                                                                ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|router                                                                                                   ; 226   ; 2              ; 3            ; 2              ; 225    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_agent_rsp_fifo                                                                       ; 266   ; 39             ; 0            ; 39             ; 225    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_agent|uncompressor                                                                   ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_agent                                                                                ; 718   ; 137            ; 134          ; 137            ; 773    ; 137             ; 137           ; 137             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|address_span_extender_0_expanded_master_agent                                                            ; 420   ; 30             ; 99           ; 30             ; 354    ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|hps_f2h_sdram0_data_translator                                                                           ; 328   ; 4              ; 4            ; 4              ; 312    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0|address_span_extender_0_expanded_master_translator                                                       ; 328   ; 9              ; 0            ; 9              ; 323    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|mm_interconnect_0                                                                                                          ; 319   ; 0              ; 0            ; 0              ; 312    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps_reset_manager_0|pulse_warm_reset                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps_reset_manager_0|pulse_cold_reset                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps_reset_manager_0|hps_reset_inst                                                                                         ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps_reset_manager_0                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|dll                                                                                       ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|oct                                                                                       ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|c0                                                                                        ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|seq                                                                                       ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                              ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                              ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                              ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                              ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                              ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                              ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                              ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                              ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                            ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                           ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                               ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                              ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                           ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                             ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                              ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                        ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                       ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                     ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|p0                                                                                        ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst|pll                                                                                       ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border|hps_sdram_inst                                                                                           ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io|border                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|hps_io                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps|fpga_interfaces                                                                                                        ; 185   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|hps                                                                                                                        ; 186   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0|address_span_extender_0                                                                                                    ; 388   ; 79             ; 0            ; 79             ; 317    ; 79              ; 79            ; 79              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|ddr3_0                                                                                                                            ; 184   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|sync_ctrl                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|pkt_trans_rd                                                                                                     ; 202   ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_out                                                                                                        ; 129   ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|rd_ctrl                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|pkt_trans_wr                                                                                                     ; 131   ; 0              ; 0            ; 0              ; 185    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|wr_ctrl                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_in|vid_back                                                                                                ; 129   ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_in|vid_front                                                                                               ; 31    ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0|video_in                                                                                                         ; 98    ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_vfb_0                                                                                                                  ; 163   ; 0              ; 0            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_tpg_0|core_0                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_tpg_0|scheduler|tpg_multi_scheduler_inst                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_tpg_0|scheduler                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_tpg_0|video_out                                                                                                        ; 129   ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_tpg_0                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_cvo_0|cvo_core                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_cvo_0|sop_align                                                                                                        ; 62    ; 0              ; 2            ; 0              ; 60     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_cvo_0|scheduler                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_cvo_0|video_in|vid_back                                                                                                ; 129   ; 0              ; 0            ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_cvo_0|video_in|vid_front                                                                                               ; 31    ; 0              ; 0            ; 0              ; 127    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_cvo_0|video_in                                                                                                         ; 98    ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|alt_vip_cl_cvo_0                                                                                                                  ; 30    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 59     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u_I2C_HDMI_Config|u0|wrd                                                                                                             ; 36    ; 8              ; 0            ; 8              ; 4      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_I2C_HDMI_Config|u0                                                                                                                 ; 27    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_I2C_HDMI_Config                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
