1
 
****************************************
Report : area
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************

Information: Updating design information... (UID-85)
Library(s) Used:

    lsi_10k (File: /home/ectl/Software/synopsys/syn2015.06/libraries/syn/lsi_10k.db)

Number of ports:                           82
Number of nets:                           126
Number of cells:                           60
Number of combinational cells:             60
Number of sequential cells:                 0
Number of macros/black boxes:               0
Number of buf/inv:                          8
Number of references:                       5

Combinational area:                 92.000000
Buf/Inv area:                        8.000000
Noncombinational area:               0.000000
Macro/Black Box area:                0.000000
Net Interconnect area:      undefined  (No wire load specified)

Total cell area:                    92.000000
Total area:                 undefined
1
 
****************************************
Report : design
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************

Design allows ideal nets on clock nets.

Library(s) Used:

    lsi_10k (File: /home/ectl/Software/synopsys/syn2015.06/libraries/syn/lsi_10k.db)

Local Link Library:

    {lsi_10k.db}

Flip-Flop Types:

    No flip-flop types specified.

Latch Types:

    No latch types specified.

Operating Conditions:


    Operating Condition Name : WCCOM
    Library : lsi_10k
    Process :   1.50
    Temperature :  70.00
    Voltage :   4.75
    Interconnect Model : worst_case_tree

Wire Loading Model:

    No wire loading specified.


Wire Loading Model Mode: top.

Timing Ranges:

    No timing ranges specified.

Pin Input Delays:

    None specified.

Pin Output Delays:

    None specified.

Disabled Timing Arcs:

    No arcs disabled.

Required Licenses:

    None Required

Design Parameters:

    None specified.
1
 
****************************************
Report : cell
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************

Attributes:
    b - black box (unknown)
    h - hierarchical
    n - noncombinational
    r - removable
    u - contains unmapped logic

Cell                      Reference       Library             Area  Attributes
--------------------------------------------------------------------------------
U55                       IVDA            lsi_10k         1.000000  
U56                       IVDA            lsi_10k         1.000000  
U57                       NR2             lsi_10k         1.000000  
U58                       IVDA            lsi_10k         1.000000  
U59                       IVDA            lsi_10k         1.000000  
U60                       IVDA            lsi_10k         1.000000  
U61                       IVDA            lsi_10k         1.000000  
U62                       NR2             lsi_10k         1.000000  
U63                       NR2             lsi_10k         1.000000  
U64                       IVP             lsi_10k         1.000000  
U65                       IVP             lsi_10k         1.000000  
U66                       ND2             lsi_10k         1.000000  
U67                       AO2             lsi_10k         2.000000  
U68                       AO2             lsi_10k         2.000000  
U69                       ND2             lsi_10k         1.000000  
U70                       AO2             lsi_10k         2.000000  
U71                       AO2             lsi_10k         2.000000  
U72                       ND2             lsi_10k         1.000000  
U73                       AO2             lsi_10k         2.000000  
U74                       AO2             lsi_10k         2.000000  
U75                       ND2             lsi_10k         1.000000  
U76                       AO2             lsi_10k         2.000000  
U77                       AO2             lsi_10k         2.000000  
U78                       ND2             lsi_10k         1.000000  
U79                       AO2             lsi_10k         2.000000  
U80                       AO2             lsi_10k         2.000000  
U81                       ND2             lsi_10k         1.000000  
U82                       AO2             lsi_10k         2.000000  
U83                       AO2             lsi_10k         2.000000  
U84                       ND2             lsi_10k         1.000000  
U85                       AO2             lsi_10k         2.000000  
U86                       AO2             lsi_10k         2.000000  
U87                       ND2             lsi_10k         1.000000  
U88                       AO2             lsi_10k         2.000000  
U89                       AO2             lsi_10k         2.000000  
U90                       ND2             lsi_10k         1.000000  
U91                       AO2             lsi_10k         2.000000  
U92                       AO2             lsi_10k         2.000000  
U93                       ND2             lsi_10k         1.000000  
U94                       AO2             lsi_10k         2.000000  
U95                       AO2             lsi_10k         2.000000  
U96                       ND2             lsi_10k         1.000000  
U97                       AO2             lsi_10k         2.000000  
U98                       AO2             lsi_10k         2.000000  
U99                       ND2             lsi_10k         1.000000  
U100                      AO2             lsi_10k         2.000000  
U101                      AO2             lsi_10k         2.000000  
U102                      ND2             lsi_10k         1.000000  
U103                      AO2             lsi_10k         2.000000  
U104                      AO2             lsi_10k         2.000000  
U105                      ND2             lsi_10k         1.000000  
U106                      AO2             lsi_10k         2.000000  
U107                      AO2             lsi_10k         2.000000  
U108                      ND2             lsi_10k         1.000000  
U109                      AO2             lsi_10k         2.000000  
U110                      AO2             lsi_10k         2.000000  
U111                      ND2             lsi_10k         1.000000  
U112                      AO2             lsi_10k         2.000000  
U113                      AO2             lsi_10k         2.000000  
U114                      NR2             lsi_10k         1.000000  
--------------------------------------------------------------------------------
Total 60 cells                                            92.000000
1
 
****************************************
Report : reference
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************

Attributes:
    b - black box (unknown)
   bo - allows boundary optimization
    d - dont_touch
   mo - map_only
    h - hierarchical
    n - noncombinational
    r - removable
    s - synthetic operator
    u - contains unmapped logic

Reference          Library       Unit Area   Count    Total Area   Attributes
-----------------------------------------------------------------------------
AO2                lsi_10k        2.000000      32     64.000000  
IVDA               lsi_10k        1.000000       6      6.000000  
IVP                lsi_10k        1.000000       2      2.000000  
ND2                lsi_10k        1.000000      16     16.000000  
NR2                lsi_10k        1.000000       4      4.000000  
-----------------------------------------------------------------------------
Total 5 references                                     92.000000
1
 
****************************************
Report : port
        -verbose
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
D[0]           in      0.0000   0.0000   --      --      --         
D[1]           in      0.0000   0.0000   --      --      --         
D[2]           in      0.0000   0.0000   --      --      --         
D[3]           in      0.0000   0.0000   --      --      --         
D[4]           in      0.0000   0.0000   --      --      --         
D[5]           in      0.0000   0.0000   --      --      --         
D[6]           in      0.0000   0.0000   --      --      --         
D[7]           in      0.0000   0.0000   --      --      --         
D[8]           in      0.0000   0.0000   --      --      --         
D[9]           in      0.0000   0.0000   --      --      --         
D[10]          in      0.0000   0.0000   --      --      --         
D[11]          in      0.0000   0.0000   --      --      --         
D[12]          in      0.0000   0.0000   --      --      --         
D[13]          in      0.0000   0.0000   --      --      --         
D[14]          in      0.0000   0.0000   --      --      --         
D[15]          in      0.0000   0.0000   --      --      --         
F[0]           in      0.0000   0.0000   --      --      --         
F[1]           in      0.0000   0.0000   --      --      --         
F[2]           in      0.0000   0.0000   --      --      --         
F[3]           in      0.0000   0.0000   --      --      --         
F[4]           in      0.0000   0.0000   --      --      --         
F[5]           in      0.0000   0.0000   --      --      --         
F[6]           in      0.0000   0.0000   --      --      --         
F[7]           in      0.0000   0.0000   --      --      --         
F[8]           in      0.0000   0.0000   --      --      --         
F[9]           in      0.0000   0.0000   --      --      --         
F[10]          in      0.0000   0.0000   --      --      --         
F[11]          in      0.0000   0.0000   --      --      --         
F[12]          in      0.0000   0.0000   --      --      --         
F[13]          in      0.0000   0.0000   --      --      --         
F[14]          in      0.0000   0.0000   --      --      --         
F[15]          in      0.0000   0.0000   --      --      --         
MUX_CNT[0]     in      0.0000   0.0000   --      --      --         
MUX_CNT[1]     in      0.0000   0.0000   --      --      --         
R[0]           in      0.0000   0.0000   --      --      --         
R[1]           in      0.0000   0.0000   --      --      --         
R[2]           in      0.0000   0.0000   --      --      --         
R[3]           in      0.0000   0.0000   --      --      --         
R[4]           in      0.0000   0.0000   --      --      --         
R[5]           in      0.0000   0.0000   --      --      --         
R[6]           in      0.0000   0.0000   --      --      --         
R[7]           in      0.0000   0.0000   --      --      --         
R[8]           in      0.0000   0.0000   --      --      --         
R[9]           in      0.0000   0.0000   --      --      --         
R[10]          in      0.0000   0.0000   --      --      --         
R[11]          in      0.0000   0.0000   --      --      --         
R[12]          in      0.0000   0.0000   --      --      --         
R[13]          in      0.0000   0.0000   --      --      --         
R[14]          in      0.0000   0.0000   --      --      --         
R[15]          in      0.0000   0.0000   --      --      --         
UPC[0]         in      0.0000   0.0000   --      --      --         
UPC[1]         in      0.0000   0.0000   --      --      --         
UPC[2]         in      0.0000   0.0000   --      --      --         
UPC[3]         in      0.0000   0.0000   --      --      --         
UPC[4]         in      0.0000   0.0000   --      --      --         
UPC[5]         in      0.0000   0.0000   --      --      --         
UPC[6]         in      0.0000   0.0000   --      --      --         
UPC[7]         in      0.0000   0.0000   --      --      --         
UPC[8]         in      0.0000   0.0000   --      --      --         
UPC[9]         in      0.0000   0.0000   --      --      --         
UPC[10]        in      0.0000   0.0000   --      --      --         
UPC[11]        in      0.0000   0.0000   --      --      --         
UPC[12]        in      0.0000   0.0000   --      --      --         
UPC[13]        in      0.0000   0.0000   --      --      --         
UPC[14]        in      0.0000   0.0000   --      --      --         
UPC[15]        in      0.0000   0.0000   --      --      --         
Y_IN[0]        out     2.2000   0.0000   --      --      --         
Y_IN[1]        out     2.2000   0.0000   --      --      --         
Y_IN[2]        out     2.2000   0.0000   --      --      --         
Y_IN[3]        out     2.2000   0.0000   --      --      --         
Y_IN[4]        out     2.2000   0.0000   --      --      --         
Y_IN[5]        out     2.2000   0.0000   --      --      --         
Y_IN[6]        out     2.2000   0.0000   --      --      --         
Y_IN[7]        out     2.2000   0.0000   --      --      --         
Y_IN[8]        out     2.2000   0.0000   --      --      --         
Y_IN[9]        out     2.2000   0.0000   --      --      --         
Y_IN[10]       out     2.2000   0.0000   --      --      --         
Y_IN[11]       out     2.2000   0.0000   --      --      --         
Y_IN[12]       out     2.2000   0.0000   --      --      --         
Y_IN[13]       out     2.2000   0.0000   --      --      --         
Y_IN[14]       out     2.2000   0.0000   --      --      --         
Y_IN[15]       out     2.2000   0.0000   --      --      --         


              External  Max             Min                Min       Min
              Number    Wireload        Wireload           Pin       Wire
Port          Points    Model           Model              Load      Load
--------------------------------------------------------------------------------
D[0]               1      --              --              --        -- 
D[1]               1      --              --              --        -- 
D[2]               1      --              --              --        -- 
D[3]               1      --              --              --        -- 
D[4]               1      --              --              --        -- 
D[5]               1      --              --              --        -- 
D[6]               1      --              --              --        -- 
D[7]               1      --              --              --        -- 
D[8]               1      --              --              --        -- 
D[9]               1      --              --              --        -- 
D[10]              1      --              --              --        -- 
D[11]              1      --              --              --        -- 
D[12]              1      --              --              --        -- 
D[13]              1      --              --              --        -- 
D[14]              1      --              --              --        -- 
D[15]              1      --              --              --        -- 
F[0]               1      --              --              --        -- 
F[1]               1      --              --              --        -- 
F[2]               1      --              --              --        -- 
F[3]               1      --              --              --        -- 
F[4]               1      --              --              --        -- 
F[5]               1      --              --              --        -- 
F[6]               1      --              --              --        -- 
F[7]               1      --              --              --        -- 
F[8]               1      --              --              --        -- 
F[9]               1      --              --              --        -- 
F[10]              1      --              --              --        -- 
F[11]              1      --              --              --        -- 
F[12]              1      --              --              --        -- 
F[13]              1      --              --              --        -- 
F[14]              1      --              --              --        -- 
F[15]              1      --              --              --        -- 
MUX_CNT[0]         1      --              --              --        -- 
MUX_CNT[1]         1      --              --              --        -- 
R[0]               1      --              --              --        -- 
R[1]               1      --              --              --        -- 
R[2]               1      --              --              --        -- 
R[3]               1      --              --              --        -- 
R[4]               1      --              --              --        -- 
R[5]               1      --              --              --        -- 
R[6]               1      --              --              --        -- 
R[7]               1      --              --              --        -- 
R[8]               1      --              --              --        -- 
R[9]               1      --              --              --        -- 
R[10]              1      --              --              --        -- 
R[11]              1      --              --              --        -- 
R[12]              1      --              --              --        -- 
R[13]              1      --              --              --        -- 
R[14]              1      --              --              --        -- 
R[15]              1      --              --              --        -- 
UPC[0]             1      --              --              --        -- 
UPC[1]             1      --              --              --        -- 
UPC[2]             1      --              --              --        -- 
UPC[3]             1      --              --              --        -- 
UPC[4]             1      --              --              --        -- 
UPC[5]             1      --              --              --        -- 
UPC[6]             1      --              --              --        -- 
UPC[7]             1      --              --              --        -- 
UPC[8]             1      --              --              --        -- 
UPC[9]             1      --              --              --        -- 
UPC[10]            1      --              --              --        -- 
UPC[11]            1      --              --              --        -- 
UPC[12]            1      --              --              --        -- 
UPC[13]            1      --              --              --        -- 
UPC[14]            1      --              --              --        -- 
UPC[15]            1      --              --              --        -- 
Y_IN[0]            1      --              --              --        -- 
Y_IN[1]            1      --              --              --        -- 
Y_IN[2]            1      --              --              --        -- 
Y_IN[3]            1      --              --              --        -- 
Y_IN[4]            1      --              --              --        -- 
Y_IN[5]            1      --              --              --        -- 
Y_IN[6]            1      --              --              --        -- 
Y_IN[7]            1      --              --              --        -- 
Y_IN[8]            1      --              --              --        -- 
Y_IN[9]            1      --              --              --        -- 
Y_IN[10]           1      --              --              --        -- 
Y_IN[11]           1      --              --              --        -- 
Y_IN[12]           1      --              --              --        -- 
Y_IN[13]           1      --              --              --        -- 
Y_IN[14]           1      --              --              --        -- 
Y_IN[15]           1      --              --              --        -- 

                    Input Delay
                  Min             Max       Related   Max
Input Port    Rise    Fall    Rise    Fall   Clock  Fanout
--------------------------------------------------------------------------------
D[0]          1.35    1.35    1.35    1.35  vclk      --    
D[1]          1.35    1.35    1.35    1.35  vclk      --    
D[2]          1.35    1.35    1.35    1.35  vclk      --    
D[3]          1.35    1.35    1.35    1.35  vclk      --    
D[4]          1.35    1.35    1.35    1.35  vclk      --    
D[5]          1.35    1.35    1.35    1.35  vclk      --    
D[6]          1.35    1.35    1.35    1.35  vclk      --    
D[7]          1.35    1.35    1.35    1.35  vclk      --    
D[8]          1.35    1.35    1.35    1.35  vclk      --    
D[9]          1.35    1.35    1.35    1.35  vclk      --    
D[10]         1.35    1.35    1.35    1.35  vclk      --    
D[11]         1.35    1.35    1.35    1.35  vclk      --    
D[12]         1.35    1.35    1.35    1.35  vclk      --    
D[13]         1.35    1.35    1.35    1.35  vclk      --    
D[14]         1.35    1.35    1.35    1.35  vclk      --    
D[15]         1.35    1.35    1.35    1.35  vclk      --    
F[0]          1.35    1.35    1.35    1.35  vclk      --    
F[1]          1.35    1.35    1.35    1.35  vclk      --    
F[2]          1.35    1.35    1.35    1.35  vclk      --    
F[3]          1.35    1.35    1.35    1.35  vclk      --    
F[4]          1.35    1.35    1.35    1.35  vclk      --    
F[5]          1.35    1.35    1.35    1.35  vclk      --    
F[6]          1.35    1.35    1.35    1.35  vclk      --    
F[7]          1.35    1.35    1.35    1.35  vclk      --    
F[8]          1.35    1.35    1.35    1.35  vclk      --    
F[9]          1.35    1.35    1.35    1.35  vclk      --    
F[10]         1.35    1.35    1.35    1.35  vclk      --    
F[11]         1.35    1.35    1.35    1.35  vclk      --    
F[12]         1.35    1.35    1.35    1.35  vclk      --    
F[13]         1.35    1.35    1.35    1.35  vclk      --    
F[14]         1.35    1.35    1.35    1.35  vclk      --    
F[15]         1.35    1.35    1.35    1.35  vclk      --    
MUX_CNT[0]    2.35    2.35    2.35    2.35  vclk      --    
MUX_CNT[1]    2.35    2.35    2.35    2.35  vclk      --    
R[0]          1.35    1.35    1.35    1.35  vclk      --    
R[1]          1.35    1.35    1.35    1.35  vclk      --    
R[2]          1.35    1.35    1.35    1.35  vclk      --    
R[3]          1.35    1.35    1.35    1.35  vclk      --    
R[4]          1.35    1.35    1.35    1.35  vclk      --    
R[5]          1.35    1.35    1.35    1.35  vclk      --    
R[6]          1.35    1.35    1.35    1.35  vclk      --    
R[7]          1.35    1.35    1.35    1.35  vclk      --    
R[8]          1.35    1.35    1.35    1.35  vclk      --    
R[9]          1.35    1.35    1.35    1.35  vclk      --    
R[10]         1.35    1.35    1.35    1.35  vclk      --    
R[11]         1.35    1.35    1.35    1.35  vclk      --    
R[12]         1.35    1.35    1.35    1.35  vclk      --    
R[13]         1.35    1.35    1.35    1.35  vclk      --    
R[14]         1.35    1.35    1.35    1.35  vclk      --    
R[15]         1.35    1.35    1.35    1.35  vclk      --    
UPC[0]        1.35    1.35    1.35    1.35  vclk      --    
UPC[1]        1.35    1.35    1.35    1.35  vclk      --    
UPC[2]        1.35    1.35    1.35    1.35  vclk      --    
UPC[3]        1.35    1.35    1.35    1.35  vclk      --    
UPC[4]        1.35    1.35    1.35    1.35  vclk      --    
UPC[5]        1.35    1.35    1.35    1.35  vclk      --    
UPC[6]        1.35    1.35    1.35    1.35  vclk      --    
UPC[7]        1.35    1.35    1.35    1.35  vclk      --    
UPC[8]        1.35    1.35    1.35    1.35  vclk      --    
UPC[9]        1.35    1.35    1.35    1.35  vclk      --    
UPC[10]       1.35    1.35    1.35    1.35  vclk      --    
UPC[11]       1.35    1.35    1.35    1.35  vclk      --    
UPC[12]       1.35    1.35    1.35    1.35  vclk      --    
UPC[13]       1.35    1.35    1.35    1.35  vclk      --    
UPC[14]       1.35    1.35    1.35    1.35  vclk      --    
UPC[15]       1.35    1.35    1.35    1.35  vclk      --    


                    Driving Cell
Input Port   Rise(min/max)      Fall(min/max)      Mult(min/max)  Attrs(min/max)
--------------------------------------------------------------------------------
D[0]         FD1                FD1                  -- /  --     
D[1]         FD1                FD1                  -- /  --     
D[2]         FD1                FD1                  -- /  --     
D[3]         FD1                FD1                  -- /  --     
D[4]         FD1                FD1                  -- /  --     
D[5]         FD1                FD1                  -- /  --     
D[6]         FD1                FD1                  -- /  --     
D[7]         FD1                FD1                  -- /  --     
D[8]         FD1                FD1                  -- /  --     
D[9]         FD1                FD1                  -- /  --     
D[10]        FD1                FD1                  -- /  --     
D[11]        FD1                FD1                  -- /  --     
D[12]        FD1                FD1                  -- /  --     
D[13]        FD1                FD1                  -- /  --     
D[14]        FD1                FD1                  -- /  --     
D[15]        FD1                FD1                  -- /  --     
F[0]         FD1                FD1                  -- /  --     
F[1]         FD1                FD1                  -- /  --     
F[2]         FD1                FD1                  -- /  --     
F[3]         FD1                FD1                  -- /  --     
F[4]         FD1                FD1                  -- /  --     
F[5]         FD1                FD1                  -- /  --     
F[6]         FD1                FD1                  -- /  --     
F[7]         FD1                FD1                  -- /  --     
F[8]         FD1                FD1                  -- /  --     
F[9]         FD1                FD1                  -- /  --     
F[10]        FD1                FD1                  -- /  --     
F[11]        FD1                FD1                  -- /  --     
F[12]        FD1                FD1                  -- /  --     
F[13]        FD1                FD1                  -- /  --     
F[14]        FD1                FD1                  -- /  --     
F[15]        FD1                FD1                  -- /  --     
MUX_CNT[0]   FD1                FD1                  -- /  --     
MUX_CNT[1]   FD1                FD1                  -- /  --     
R[0]         FD1                FD1                  -- /  --     
R[1]         FD1                FD1                  -- /  --     
R[2]         FD1                FD1                  -- /  --     
R[3]         FD1                FD1                  -- /  --     
R[4]         FD1                FD1                  -- /  --     
R[5]         FD1                FD1                  -- /  --     
R[6]         FD1                FD1                  -- /  --     
R[7]         FD1                FD1                  -- /  --     
R[8]         FD1                FD1                  -- /  --     
R[9]         FD1                FD1                  -- /  --     
R[10]        FD1                FD1                  -- /  --     
R[11]        FD1                FD1                  -- /  --     
R[12]        FD1                FD1                  -- /  --     
R[13]        FD1                FD1                  -- /  --     
R[14]        FD1                FD1                  -- /  --     
R[15]        FD1                FD1                  -- /  --     
UPC[0]       FD1                FD1                  -- /  --     
UPC[1]       FD1                FD1                  -- /  --     
UPC[2]       FD1                FD1                  -- /  --     
UPC[3]       FD1                FD1                  -- /  --     
UPC[4]       FD1                FD1                  -- /  --     
UPC[5]       FD1                FD1                  -- /  --     
UPC[6]       FD1                FD1                  -- /  --     
UPC[7]       FD1                FD1                  -- /  --     
UPC[8]       FD1                FD1                  -- /  --     
UPC[9]       FD1                FD1                  -- /  --     
UPC[10]      FD1                FD1                  -- /  --     
UPC[11]      FD1                FD1                  -- /  --     
UPC[12]      FD1                FD1                  -- /  --     
UPC[13]      FD1                FD1                  -- /  --     
UPC[14]      FD1                FD1                  -- /  --     
UPC[15]      FD1                FD1                  -- /  --     


               Max Drive      Min Drive      Resistance    Min    Min       Cell
Input Port    Rise    Fall   Rise    Fall   Max     Min    Cap    Fanout    Deg
--------------------------------------------------------------------------------
D[0]          --      --     --      --     --      --     --     --        -- 
D[1]          --      --     --      --     --      --     --     --        -- 
D[2]          --      --     --      --     --      --     --     --        -- 
D[3]          --      --     --      --     --      --     --     --        -- 
D[4]          --      --     --      --     --      --     --     --        -- 
D[5]          --      --     --      --     --      --     --     --        -- 
D[6]          --      --     --      --     --      --     --     --        -- 
D[7]          --      --     --      --     --      --     --     --        -- 
D[8]          --      --     --      --     --      --     --     --        -- 
D[9]          --      --     --      --     --      --     --     --        -- 
D[10]         --      --     --      --     --      --     --     --        -- 
D[11]         --      --     --      --     --      --     --     --        -- 
D[12]         --      --     --      --     --      --     --     --        -- 
D[13]         --      --     --      --     --      --     --     --        -- 
D[14]         --      --     --      --     --      --     --     --        -- 
D[15]         --      --     --      --     --      --     --     --        -- 
F[0]          --      --     --      --     --      --     --     --        -- 
F[1]          --      --     --      --     --      --     --     --        -- 
F[2]          --      --     --      --     --      --     --     --        -- 
F[3]          --      --     --      --     --      --     --     --        -- 
F[4]          --      --     --      --     --      --     --     --        -- 
F[5]          --      --     --      --     --      --     --     --        -- 
F[6]          --      --     --      --     --      --     --     --        -- 
F[7]          --      --     --      --     --      --     --     --        -- 
F[8]          --      --     --      --     --      --     --     --        -- 
F[9]          --      --     --      --     --      --     --     --        -- 
F[10]         --      --     --      --     --      --     --     --        -- 
F[11]         --      --     --      --     --      --     --     --        -- 
F[12]         --      --     --      --     --      --     --     --        -- 
F[13]         --      --     --      --     --      --     --     --        -- 
F[14]         --      --     --      --     --      --     --     --        -- 
F[15]         --      --     --      --     --      --     --     --        -- 
MUX_CNT[0]    --      --     --      --     --      --     --     --        -- 
MUX_CNT[1]    --      --     --      --     --      --     --     --        -- 
R[0]          --      --     --      --     --      --     --     --        -- 
R[1]          --      --     --      --     --      --     --     --        -- 
R[2]          --      --     --      --     --      --     --     --        -- 
R[3]          --      --     --      --     --      --     --     --        -- 
R[4]          --      --     --      --     --      --     --     --        -- 
R[5]          --      --     --      --     --      --     --     --        -- 
R[6]          --      --     --      --     --      --     --     --        -- 
R[7]          --      --     --      --     --      --     --     --        -- 
R[8]          --      --     --      --     --      --     --     --        -- 
R[9]          --      --     --      --     --      --     --     --        -- 
R[10]         --      --     --      --     --      --     --     --        -- 
R[11]         --      --     --      --     --      --     --     --        -- 
R[12]         --      --     --      --     --      --     --     --        -- 
R[13]         --      --     --      --     --      --     --     --        -- 
R[14]         --      --     --      --     --      --     --     --        -- 
R[15]         --      --     --      --     --      --     --     --        -- 
UPC[0]        --      --     --      --     --      --     --     --        -- 
UPC[1]        --      --     --      --     --      --     --     --        -- 
UPC[2]        --      --     --      --     --      --     --     --        -- 
UPC[3]        --      --     --      --     --      --     --     --        -- 
UPC[4]        --      --     --      --     --      --     --     --        -- 
UPC[5]        --      --     --      --     --      --     --     --        -- 
UPC[6]        --      --     --      --     --      --     --     --        -- 
UPC[7]        --      --     --      --     --      --     --     --        -- 
UPC[8]        --      --     --      --     --      --     --     --        -- 
UPC[9]        --      --     --      --     --      --     --     --        -- 
UPC[10]       --      --     --      --     --      --     --     --        -- 
UPC[11]       --      --     --      --     --      --     --     --        -- 
UPC[12]       --      --     --      --     --      --     --     --        -- 
UPC[13]       --      --     --      --     --      --     --     --        -- 
UPC[14]       --      --     --      --     --      --     --     --        -- 
UPC[15]       --      --     --      --     --      --     --     --        -- 


               Max Tran        Min Tran
Input Port    Rise    Fall    Rise    Fall
--------------------------------------------------------------------------------
D[0]          --      --      --      -- 
D[1]          --      --      --      -- 
D[2]          --      --      --      -- 
D[3]          --      --      --      -- 
D[4]          --      --      --      -- 
D[5]          --      --      --      -- 
D[6]          --      --      --      -- 
D[7]          --      --      --      -- 
D[8]          --      --      --      -- 
D[9]          --      --      --      -- 
D[10]         --      --      --      -- 
D[11]         --      --      --      -- 
D[12]         --      --      --      -- 
D[13]         --      --      --      -- 
D[14]         --      --      --      -- 
D[15]         --      --      --      -- 
F[0]          --      --      --      -- 
F[1]          --      --      --      -- 
F[2]          --      --      --      -- 
F[3]          --      --      --      -- 
F[4]          --      --      --      -- 
F[5]          --      --      --      -- 
F[6]          --      --      --      -- 
F[7]          --      --      --      -- 
F[8]          --      --      --      -- 
F[9]          --      --      --      -- 
F[10]         --      --      --      -- 
F[11]         --      --      --      -- 
F[12]         --      --      --      -- 
F[13]         --      --      --      -- 
F[14]         --      --      --      -- 
F[15]         --      --      --      -- 
MUX_CNT[0]    --      --      --      -- 
MUX_CNT[1]    --      --      --      -- 
R[0]          --      --      --      -- 
R[1]          --      --      --      -- 
R[2]          --      --      --      -- 
R[3]          --      --      --      -- 
R[4]          --      --      --      -- 
R[5]          --      --      --      -- 
R[6]          --      --      --      -- 
R[7]          --      --      --      -- 
R[8]          --      --      --      -- 
R[9]          --      --      --      -- 
R[10]         --      --      --      -- 
R[11]         --      --      --      -- 
R[12]         --      --      --      -- 
R[13]         --      --      --      -- 
R[14]         --      --      --      -- 
R[15]         --      --      --      -- 
UPC[0]        --      --      --      -- 
UPC[1]        --      --      --      -- 
UPC[2]        --      --      --      -- 
UPC[3]        --      --      --      -- 
UPC[4]        --      --      --      -- 
UPC[5]        --      --      --      -- 
UPC[6]        --      --      --      -- 
UPC[7]        --      --      --      -- 
UPC[8]        --      --      --      -- 
UPC[9]        --      --      --      -- 
UPC[10]       --      --      --      -- 
UPC[11]       --      --      --      -- 
UPC[12]       --      --      --      -- 
UPC[13]       --      --      --      -- 
UPC[14]       --      --      --      -- 
UPC[15]       --      --      --      -- 


                    Output Delay
                  Min             Max      Related  Fanout
Output Port   Rise    Fall    Rise    Fall  Clock     Load
--------------------------------------------------------------------------------
Y_IN[0]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[1]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[2]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[3]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[4]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[5]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[6]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[7]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[8]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[9]       5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[10]      5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[11]      5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[12]      5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[13]      5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[14]      5.10    5.10    5.10    5.10  vclk      0.00  
Y_IN[15]      5.10    5.10    5.10    5.10  vclk      0.00  

1
 
****************************************
Report : net
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************


Operating Conditions: WCCOM   Library: lsi_10k
Wire Load Model Mode: top


Net                 Fanout     Fanin      Load   Resistance    Pins   Attributes
--------------------------------------------------------------------------------
D[0]                     1         1      1.00         0.00       2   
D[1]                     1         1      1.00         0.00       2   
D[2]                     1         1      1.00         0.00       2   
D[3]                     1         1      1.00         0.00       2   
D[4]                     1         1      1.00         0.00       2   
D[5]                     1         1      1.00         0.00       2   
D[6]                     1         1      1.00         0.00       2   
D[7]                     1         1      1.00         0.00       2   
D[8]                     1         1      1.00         0.00       2   
D[9]                     1         1      1.00         0.00       2   
D[10]                    1         1      1.00         0.00       2   
D[11]                    1         1      1.00         0.00       2   
D[12]                    1         1      1.00         0.00       2   
D[13]                    1         1      1.00         0.00       2   
D[14]                    1         1      1.00         0.00       2   
D[15]                    1         1      1.00         0.00       2   
F[0]                     1         1      1.00         0.00       2   
F[1]                     1         1      1.00         0.00       2   
F[2]                     1         1      1.00         0.00       2   
F[3]                     1         1      1.00         0.00       2   
F[4]                     1         1      1.00         0.00       2   
F[5]                     1         1      1.00         0.00       2   
F[6]                     1         1      1.00         0.00       2   
F[7]                     1         1      1.00         0.00       2   
F[8]                     1         1      1.00         0.00       2   
F[9]                     1         1      1.00         0.00       2   
F[10]                    1         1      1.00         0.00       2   
F[11]                    1         1      1.00         0.00       2   
F[12]                    1         1      1.00         0.00       2   
F[13]                    1         1      1.00         0.00       2   
F[14]                    1         1      1.00         0.00       2   
F[15]                    1         1      1.00         0.00       2   
MUX_CNT[0]               3         1      4.00         0.00       4   
MUX_CNT[1]               3         1      4.00         0.00       4   
R[0]                     1         1      1.00         0.00       2   
R[1]                     1         1      1.00         0.00       2   
R[2]                     1         1      1.00         0.00       2   
R[3]                     1         1      1.00         0.00       2   
R[4]                     1         1      1.00         0.00       2   
R[5]                     1         1      1.00         0.00       2   
R[6]                     1         1      1.00         0.00       2   
R[7]                     1         1      1.00         0.00       2   
R[8]                     1         1      1.00         0.00       2   
R[9]                     1         1      1.00         0.00       2   
R[10]                    1         1      1.00         0.00       2   
R[11]                    1         1      1.00         0.00       2   
R[12]                    1         1      1.00         0.00       2   
R[13]                    1         1      1.00         0.00       2   
R[14]                    1         1      1.00         0.00       2   
R[15]                    1         1      1.00         0.00       2   
UPC[0]                   1         1      1.00         0.00       2   
UPC[1]                   1         1      1.00         0.00       2   
UPC[2]                   1         1      1.00         0.00       2   
UPC[3]                   1         1      1.00         0.00       2   
UPC[4]                   1         1      1.00         0.00       2   
UPC[5]                   1         1      1.00         0.00       2   
UPC[6]                   1         1      1.00         0.00       2   
UPC[7]                   1         1      1.00         0.00       2   
UPC[8]                   1         1      1.00         0.00       2   
UPC[9]                   1         1      1.00         0.00       2   
UPC[10]                  1         1      1.00         0.00       2   
UPC[11]                  1         1      1.00         0.00       2   
UPC[12]                  1         1      1.00         0.00       2   
UPC[13]                  1         1      1.00         0.00       2   
UPC[14]                  1         1      1.00         0.00       2   
UPC[15]                  1         1      1.00         0.00       2   
Y_IN[0]                  1         1      2.20         0.00       2   
Y_IN[1]                  1         1      2.20         0.00       2   
Y_IN[2]                  1         1      2.20         0.00       2   
Y_IN[3]                  1         1      2.20         0.00       2   
Y_IN[4]                  1         1      2.20         0.00       2   
Y_IN[5]                  1         1      2.20         0.00       2   
Y_IN[6]                  1         1      2.20         0.00       2   
Y_IN[7]                  1         1      2.20         0.00       2   
Y_IN[8]                  1         1      2.20         0.00       2   
Y_IN[9]                  1         1      2.20         0.00       2   
Y_IN[10]                 1         1      2.20         0.00       2   
Y_IN[11]                 1         1      2.20         0.00       2   
Y_IN[12]                 1         1      2.20         0.00       2   
Y_IN[13]                 1         1      2.20         0.00       2   
Y_IN[14]                 1         1      2.20         0.00       2   
Y_IN[15]                 1         1      2.20         0.00       2   
n1                       2         1      2.00         0.00       3   
n2                       2         1      2.00         0.00       3   
n3                       1         1      1.00         0.00       2   
n4                       1         1      1.00         0.00       2   
n5                       2         1      2.00         0.00       3   
n6                       2         1      2.00         0.00       3   
n7                       2         1      2.00         0.00       3   
n8                      16         1     16.00         0.00      17   
n9                       1         1      1.00         0.00       2   
n10                      1         1      1.00         0.00       2   
n11                      1         1      1.00         0.00       2   
n12                      1         1      1.00         0.00       2   
n13                      1         1      1.00         0.00       2   
n14                      1         1      1.00         0.00       2   
n15                      1         1      1.00         0.00       2   
n16                      1         1      1.00         0.00       2   
n17                      1         1      1.00         0.00       2   
n18                      1         1      1.00         0.00       2   
n19                      1         1      1.00         0.00       2   
n20                      1         1      1.00         0.00       2   
n21                      1         1      1.00         0.00       2   
n22                      1         1      1.00         0.00       2   
n23                      1         1      1.00         0.00       2   
n24                      1         1      1.00         0.00       2   
n25                      1         1      1.00         0.00       2   
n26                      1         1      1.00         0.00       2   
n27                      1         1      1.00         0.00       2   
n28                      1         1      1.00         0.00       2   
n29                      1         1      1.00         0.00       2   
n30                      1         1      1.00         0.00       2   
n31                      1         1      1.00         0.00       2   
n32                      1         1      1.00         0.00       2   
n33                      1         1      1.00         0.00       2   
n34                      1         1      1.00         0.00       2   
n35                      1         1      1.00         0.00       2   
n36                      1         1      1.00         0.00       2   
n37                      1         1      1.00         0.00       2   
n38                      1         1      1.00         0.00       2   
n39                      8         1      8.00         0.00       9   
n40                      8         1      8.00         0.00       9   
n41                      8         1      8.00         0.00       9   
n42                      8         1      8.00         0.00       9   
n43                      8         1      8.00         0.00       9   
n44                      8         1      8.00         0.00       9   
--------------------------------------------------------------------------------
Total 126 nets         192       126    213.20         0.00     318
Maximum                 16         1     16.00         0.00      17
Average               1.52      1.00      1.69         0.00    2.52
1
 
****************************************
Report : compile_options
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************

Design                                   Compile Option         Value
--------------------------------------------------------------------------------
MuxMod                                   flatten                false
                                         structure              true
                                         structure_boolean      false
                                         structure_timing       true
                                         isolate_port           disabled
--------------------------------------------------------------------------------
1
 
****************************************
Report : constraint
        -all_violators
        -verbose
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************


    Design: MuxMod

    max_area               0.00
  - Current Area          92.00
  ------------------------------
    Slack                -92.00  (VIOLATED)


1
 
****************************************
Report : timing
        -path end
        -delay max
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************

Operating Conditions: WCCOM   Library: lsi_10k
Wire Load Model Mode: top

Endpoint                         Path Delay     Path Required     Slack
------------------------------------------------------------------------
Y_IN[15] (out)                     14.01 r           14.45         0.44
Y_IN[14] (out)                     14.01 r           14.45         0.44
Y_IN[13] (out)                     14.01 r           14.45         0.44
Y_IN[12] (out)                     14.01 r           14.45         0.44
Y_IN[11] (out)                     14.01 r           14.45         0.44
Y_IN[10] (out)                     14.01 r           14.45         0.44
Y_IN[9] (out)                      14.01 r           14.45         0.44
Y_IN[8] (out)                      14.01 r           14.45         0.44
Y_IN[7] (out)                      14.01 r           14.45         0.44
Y_IN[6] (out)                      14.01 r           14.45         0.44
Y_IN[5] (out)                      14.01 r           14.45         0.44
Y_IN[4] (out)                      14.01 r           14.45         0.44
Y_IN[3] (out)                      14.01 r           14.45         0.44
Y_IN[2] (out)                      14.01 r           14.45         0.44
Y_IN[1] (out)                      14.01 r           14.45         0.44
Y_IN[0] (out)                      14.01 r           14.45         0.44

1
 
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 15
Design : MuxMod
Version: K-2015.06
Date   : Wed Sep 16 15:15:00 2020
****************************************

Operating Conditions: WCCOM   Library: lsi_10k
Wire Load Model Mode: top

  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[14] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U109/Z (AO2)                             1.03      12.51 f
  U108/Z (ND2)                             1.50      14.01 r
  Y_IN[14] (out)                           0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[13] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U106/Z (AO2)                             1.03      12.51 f
  U105/Z (ND2)                             1.50      14.01 r
  Y_IN[13] (out)                           0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[12] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U103/Z (AO2)                             1.03      12.51 f
  U102/Z (ND2)                             1.50      14.01 r
  Y_IN[12] (out)                           0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[11] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U100/Z (AO2)                             1.03      12.51 f
  U99/Z (ND2)                              1.50      14.01 r
  Y_IN[11] (out)                           0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[10] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U97/Z (AO2)                              1.03      12.51 f
  U96/Z (ND2)                              1.50      14.01 r
  Y_IN[10] (out)                           0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[9] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U94/Z (AO2)                              1.03      12.51 f
  U93/Z (ND2)                              1.50      14.01 r
  Y_IN[9] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[8] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U91/Z (AO2)                              1.03      12.51 f
  U90/Z (ND2)                              1.50      14.01 r
  Y_IN[8] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[7] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U88/Z (AO2)                              1.03      12.51 f
  U87/Z (ND2)                              1.50      14.01 r
  Y_IN[7] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[6] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U85/Z (AO2)                              1.03      12.51 f
  U84/Z (ND2)                              1.50      14.01 r
  Y_IN[6] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[5] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U82/Z (AO2)                              1.03      12.51 f
  U81/Z (ND2)                              1.50      14.01 r
  Y_IN[5] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[4] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U79/Z (AO2)                              1.03      12.51 f
  U78/Z (ND2)                              1.50      14.01 r
  Y_IN[4] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[3] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U76/Z (AO2)                              1.03      12.51 f
  U75/Z (ND2)                              1.50      14.01 r
  Y_IN[3] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[2] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U73/Z (AO2)                              1.03      12.51 f
  U72/Z (ND2)                              1.50      14.01 r
  Y_IN[2] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[1] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U70/Z (AO2)                              1.03      12.51 f
  U69/Z (ND2)                              1.50      14.01 r
  Y_IN[1] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


  Startpoint: MUX_CNT[0] (input port clocked by vclk)
  Endpoint: Y_IN[0] (output port clocked by vclk)
  Path Group: vclk
  Path Type: max

  Point                                    Incr       Path
  -----------------------------------------------------------
  clock vclk (rise edge)                   0.00       0.00
  clock network delay (ideal)              0.00       0.00
  input external delay                     2.35       2.35 f
  MUX_CNT[0] (in)                          0.39       2.74 f
  U114/Z (NR2)                             8.74      11.48 r
  U67/Z (AO2)                              1.03      12.51 f
  U66/Z (ND2)                              1.50      14.01 r
  Y_IN[0] (out)                            0.00      14.01 r
  data arrival time                                  14.01

  clock vclk (rise edge)                  20.00      20.00
  clock network delay (ideal)              0.00      20.00
  clock uncertainty                       -0.45      19.55
  output external delay                   -5.10      14.45
  data required time                                 14.45
  -----------------------------------------------------------
  data required time                                 14.45
  data arrival time                                 -14.01
  -----------------------------------------------------------
  slack (MET)                                         0.44


1
