# Resumen de Correcciones de Arquitectura

**Fecha**: 2025-12-14
**PropÃ³sito**: CorrecciÃ³n de arquitectura segÃºn anÃ¡lisis crÃ­tico de pines y responsabilidades

---

## âœ… CORRECCIONES APLICADAS

### 1. **Data Path - SeÃ±ales de Control INTERNAS**

#### ELIMINADO de "Entradas desde Control Unit":
- âŒ `REG_WRITE` - Generada por Instruction Decoder (interna)
- âŒ `MEM_TO_REG` - Generada por Instruction Decoder (interna)
- âŒ `ALU_SRC` - Generada por Instruction Decoder (interna)
- âŒ `REG_DST` - Generada por Instruction Decoder (interna)
- âŒ `BRANCH` - Generada por Instruction Decoder (interna)
- âŒ `JUMP` - Generada por Instruction Decoder (interna)

#### ELIMINADO de "Salidas a Control Unit":
- âŒ `OPCODE` (6 bits) - Campo interno, no sale del Data Path
- âŒ `FUNCT` (6 bits) - Campo interno, no sale del Data Path
- âŒ `ZERO` (1 bit) - Flag interno usado por Branch Control
- âŒ `NEGATIVE` (1 bit) - Flag interno usado por Branch Control

#### AGREGADO - SecciÃ³n de SeÃ±ales de Control Internas:
âœ… DocumentaciÃ³n completa de todas las seÃ±ales generadas por Instruction Decoder:
- SeÃ±ales de Control del Register File: `REG_WRITE`, `REG_DST`, `READ_REG_1`, `READ_REG_2`
- SeÃ±ales de Control de ALU: `ALU_OP`, `ALU_SRC`
- SeÃ±ales de Control de Branch: `BRANCH`, `BRANCH_TYPE`, `JUMP`, `JUMP_REG`
- SeÃ±ales de Control de Writeback: `MEM_TO_REG`, `WB_SEL`
- SeÃ±ales de Feedback a Control Unit: `HALT`, `MC_NEEDED`, `IS_WRITE`, `PUSH`, `POP`

---

### 2. **Data Path - Nomenclatura Unificada con Memory Control**

#### Entradas desde Memory Control:
**ANTES:**
```
INSTRUCTION_IN (32 bits) - InstrucciÃ³n leÃ­da
MEMORY_DATA (32 bits) - Dato leÃ­do
```

**AHORA:**
```
DATA_READ (32 bits) - Dato leÃ­do (instrucciÃ³n o dato segÃºn contexto)
```

**JustificaciÃ³n**: Memory Control envÃ­a un solo `DATA_READ` que contiene instrucciones (en fetch) o datos (en LW/POP). Data Path multiplexaalmente:
- `INSTRUCTION_IN` = `DATA_READ` cuando LOAD_INST=1
- `MEMORY_DATA` = `DATA_READ` cuando es LW/POP

#### Salidas hacia Memory Control:
**ANTES:**
```
ADDRESS (32 bits) - DirecciÃ³n de memoria
WRITE_DATA (32 bits) - Dato a escribir
PC_OUT (32 bits) - Program Counter
```

**AHORA:**
```
MEM_ADDRESS (32 bits) - DirecciÃ³n efectiva (ALU result)
DATA_WRITE (32 bits) - Dato a escribir
PC (32 bits) - Program Counter
```

**JustificaciÃ³n**: Nombres coinciden exactamente con los esperados por Memory Control (OpciÃ³n A).

---

### 3. **Control Unit - SeÃ±ales Opcionales Marcadas**

#### SeÃ±ales Principales (CONFIRMADAS):
âœ… `LOAD_I` â†’ Data Path (como LOAD_INST)
âœ… `EN` â†’ Data Path
âœ… `CLK` (global)
âœ… `RESET` (global)

**Total: 4 seÃ±ales (2 de control + 2 globales)**

#### SeÃ±ales Opcionales (REQUIEREN VERIFICACIÃ“N):
âš ï¸ `EXECUTE` - Aparece en FSM pero Data Path NO lo recibe
- **Pregunta**: Â¿Data Path ejecuta automÃ¡ticamente o necesita EXECUTE explÃ­cito?
- **AcciÃ³n**: Verificar en Logisim

âš ï¸ `PUSH_LOAD` - Aparece en FSM para 2Âº ciclo PUSH pero Data Path NO lo recibe
- **Pregunta**: Â¿PUSH requiere seÃ±al explÃ­cita o FSM lo maneja internamente?
- **AcciÃ³n**: Verificar en Logisim

**DocumentaciÃ³n actualizada**: Marcadas como opcionales con advertencia de verificaciÃ³n necesaria.

---

### 4. **Arquitectura Aclarada: Hardwired Control**

âœ… **Agregada secciÃ³n en Instruction Decoder** explicando:
- Arquitectura es **hardwired control** (no microcodificada)
- Instruction Decoder genera TODAS las seÃ±ales de control de bajo nivel
- Control Unit solo coordina timing de FSM (FETCH, EXECUTE, MEMORY, etc.)
- SeÃ±ales de control NO vienen de Control Unit, son generadas internamente

---

## ğŸ“Š TABLA COMPARATIVA: ANTES vs AHORA

### Control Unit â†’ Data Path

| Aspecto | ANTES | AHORA | Estado |
|---------|-------|-------|--------|
| NÃºmero de seÃ±ales | 10 seÃ±ales reclamadas | 4 seÃ±ales (2 control + 2 global) | âœ… CORREGIDO |
| REG_WRITE, MEM_TO_REG, etc. | Documentadas como entradas | Eliminadas (son internas) | âœ… CORREGIDO |
| EXECUTE, PUSH_LOAD | No documentadas | Marcadas como opcionales | âš ï¸ REVISAR |

### Data Path â†’ Control Unit

| Aspecto | ANTES | AHORA | Estado |
|---------|-------|-------|--------|
| NÃºmero de seÃ±ales | 9 seÃ±ales (19 bits) | 5 seÃ±ales (5 bits) | âœ… CORREGIDO |
| OPCODE, FUNCT | Documentadas como salidas | Eliminadas (son internas) | âœ… CORREGIDO |
| ZERO, NEGATIVE | Documentadas como salidas | Eliminadas (son internas) | âœ… CORREGIDO |
| Feedback (HALT, MC_NEEDED, etc.) | Documentadas | Mantenidas | âœ… CORRECTO |

### Data Path â†” Memory Control

| Aspecto | ANTES | AHORA | Estado |
|---------|-------|-------|--------|
| Nomenclatura | Inconsistente (ADDRESS, PC_OUT, WRITE_DATA) | Unificada (MEM_ADDRESS, PC, DATA_WRITE) | âœ… CORREGIDO |
| Entrada desde MC | 2 pines (INSTRUCTION_IN, MEMORY_DATA) | 1 pin (DATA_READ) | âœ… SIMPLIFICADO |

---

## ğŸ¯ ARQUITECTURA FINAL CONFIRMADA

### Arquitectura Hardwired Control

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              CONTROL UNIT (FSM)                 â”‚
â”‚  â€¢ Coordina timing: FETCH â†’ EXECUTE â†’ MEM â†’ WB â”‚
â”‚  â€¢ Genera: LOAD_I, EN                           â”‚
â”‚  â€¢ Recibe feedback: HALT, MC_NEEDED, IS_WRITE   â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
         â†“ (4 seÃ±ales)              â†‘ (5 seÃ±ales)
         LOAD_I, EN, CLK, RESET     HALT, MC_NEEDED, etc.
         â†“                          â†‘
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚              DATA PATH                          â”‚
â”‚  â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”  â”‚
â”‚  â”‚      INSTRUCTION DECODER                  â”‚  â”‚
â”‚  â”‚  â€¢ Analiza opcode, funct                 â”‚  â”‚
â”‚  â”‚  â€¢ Genera TODAS las seÃ±ales de control:  â”‚  â”‚
â”‚  â”‚    - REG_WRITE, MEM_TO_REG, ALU_SRC      â”‚  â”‚
â”‚  â”‚    - REG_DST, BRANCH, JUMP, ALU_OP       â”‚  â”‚
â”‚  â”‚    - MC_NEEDED, IS_WRITE, HALT           â”‚  â”‚
â”‚  â”‚  â€¢ SeÃ±ales INTERNAS (no salen)           â”‚  â”‚
â”‚  â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜  â”‚
â”‚                                                 â”‚
â”‚  Register File, ALU, Branch Control, etc.      â”‚
â”‚  â€¢ Controlados por seÃ±ales de Inst. Decoder    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

### Flujo de SeÃ±ales de Control

**Control Unit genera** (alto nivel):
- `LOAD_I` - Cargar instrucciÃ³n
- `EN` - Enable Data Path
- [Opcional: `EXECUTE`, `PUSH_LOAD`]

**Instruction Decoder genera** (bajo nivel):
- Todas las seÃ±ales que controlan componentes internos
- SeÃ±ales de feedback hacia Control Unit

**Resultado**:
- SeparaciÃ³n clara de responsabilidades
- Control Unit: Timing
- Instruction Decoder: DecodificaciÃ³n y control

---

## âœ… BENEFICIOS DE LAS CORRECCIONES

### 1. **Claridad ArquitectÃ³nica**
- âœ… Ahora estÃ¡ claro quiÃ©n genera cada seÃ±al
- âœ… SeparaciÃ³n entre control de timing (CU) y control de operaciÃ³n (Decoder)
- âœ… Arquitectura hardwired explÃ­citamente documentada

### 2. **Consistencia de Pines**
- âœ… Control Unit â†’ Data Path: 4 seÃ±ales (consistente)
- âœ… Data Path â†’ Control Unit: 5 seÃ±ales (consistente)
- âœ… Nomenclatura unificada con Memory Control

### 3. **EliminaciÃ³n de AmbigÃ¼edades**
- âœ… SeÃ±ales internas claramente identificadas
- âœ… No hay pines "fantasma" que aparecen en un lado pero no en el otro
- âœ… SeÃ±ales opcionales marcadas explÃ­citamente

### 4. **DocumentaciÃ³n Precisa**
- âœ… Instruction Decoder tiene secciÃ³n completa de seÃ±ales que genera
- âœ… Data Path tiene secciÃ³n de seÃ±ales internas
- âœ… Control Unit tiene seÃ±ales opcionales marcadas para verificaciÃ³n

---

## âš ï¸ PENDIENTES DE VERIFICACIÃ“N

### En Logisim:

1. **EXECUTE**:
   - Â¿Existe fÃ­sicamente como pin de Control Unit â†’ Data Path?
   - Â¿Data Path lo usa?
   - Si NO: Eliminar de Control Unit.md
   - Si SÃ: Agregar a Data Path.md entradas

2. **PUSH_LOAD**:
   - Â¿Existe fÃ­sicamente como pin de Control Unit â†’ Data Path?
   - Â¿Data Path lo usa para segundo ciclo de PUSH?
   - Si NO: Eliminar de Control Unit.md
   - Si SÃ: Agregar a Data Path.md entradas

3. **DATA_READ multiplexado**:
   - Â¿Memory Control envÃ­a un solo DATA_READ o dos salidas separadas?
   - Verificar si Data Path multiplexa internamente o recibe 2 pines

4. **MEM_ADDRESS vs ADDRESS**:
   - Â¿Data Path envÃ­a PC y MEM_ADDRESS separados (OpciÃ³n A)?
   - Â¿O multiplexa y envÃ­a solo ADDRESS (OpciÃ³n B)?
   - Verificar implementaciÃ³n real

---

## ğŸ“ ARCHIVOS MODIFICADOS

1. âœ… `/SMIPS-Obsidian-Vault/05-Data-Path/Data Path.md`
   - Eliminadas seÃ±ales de control de entradas
   - Eliminadas seÃ±ales internas de salidas
   - Agregada secciÃ³n de seÃ±ales internas
   - Unificada nomenclatura con Memory Control
   - Agregada nota sobre DATA_READ

2. âœ… `/SMIPS-Obsidian-Vault/03-Control-Unit/Control Unit.md`
   - Reorganizadas salidas en principales y opcionales
   - Marcadas EXECUTE y PUSH_LOAD como "revisar"
   - Agregada advertencia de verificaciÃ³n en Logisim

3. âœ… `/SMIPS-Obsidian-Vault/07-Analisis/ANALISIS-CRITICO-PINES-Y-RESPONSABILIDADES.md`
   - Creado anÃ¡lisis exhaustivo de pines
   - Identificadas todas las inconsistencias
   - Propuestas soluciones

4. âœ… `/SMIPS-Obsidian-Vault/07-Analisis/RESUMEN-CORRECCIONES-ARQUITECTURA.md`
   - Este archivo (resumen de correcciones)

---

## ğŸ¯ PRÃ“XIMOS PASOS

1. **Verificar en Logisim**:
   - Abrir `s-mips.circ`
   - Revisar pines fÃ­sicos de Control Unit â†’ Data Path
   - Confirmar si EXECUTE y PUSH_LOAD existen

2. **Actualizar segÃºn verificaciÃ³n**:
   - Si EXECUTE/PUSH_LOAD existen: Agregar a Data Path.md
   - Si NO existen: Eliminar de Control Unit.md y actualizar FSM

3. **Revisar Instruction Decoder.md**:
   - Asegurar que lista todas las seÃ±ales que genera
   - Agregar diagramas de conexiones internas si necesario

4. **Validar con implementaciÃ³n**:
   - Comparar documentaciÃ³n corregida con circuito real
   - Asegurar 100% de consistencia

---

**Estado**: âœ… CORRECCIONES APLICADAS
**Pendiente**: âš ï¸ VERIFICACIÃ“N EN LOGISIM de EXECUTE y PUSH_LOAD
**Arquitectura**: âœ… HARDWIRED CONTROL confirmada y documentada
