
# CPU 术语

* 内存屏障（memory barriers）
```md
是一组处理器指令，用于实现对内存操作的顺序限制。
```
* 缓冲行 （cahce line）
```md
缓存中可以分配的最小存储单位。
处理器填写缓存线时，会加载整个缓存线，需要使用多个内存读周期。
```
* 原子操作 （atomic operations）
```md
不可中断的一个或一些列操作。
```
* 缓存行填充 （cache line fill）
```md
当处理器识别到从内存中读取操作数是可缓存的，
处理器读取整个缓存行到适当的缓存（L1，L2，L3或所有）。
```
* 缓存命中 （cache hit）
```md
如果进行高速缓存行填充操作的内存位置仍然是下次处理器访问的地址时，
处理器从缓存中读取操作数，而不是内存。
```
* 写命中 （write hit）
```md
当处理器将操作数写回到一个内存缓存的区域时，它会首先检查这个缓存的内存地址是否在缓存中。
如果存在一个有效的缓存行，则处理器将这个操作数写回到缓存，而不是写回内存。
```
* 写缺失 （write misses the cache）
```md
一个有效缓存行被写入到不存在的内存区域。
```
* CAS (Compare and Swap)
```md
需要输入两个数值，一个旧值（期望操作前的值）和一个新值。
先比较旧值是否发生了变化，如果没有变化替换为新值，否则放弃。
```
* CPU 流水线 （CPU pipeline）
```md
工作方式是有5-6个不同功能的单元组成一条指令处理流水线，
这样就能实现一个CPU时钟周期完成一条指令，提高了CPU运算速度。
```
* 内存顺序冲突
```md
一般是由假共享（伪共享）引起的。
假共享是指多个处理器同时修改同一个缓存行的不同部分而引起缓存失效，
当出现内存顺序冲突时，CPU必须清空流水线。
```