module p_DM_tb  ; 
 
  reg    we   ; 
  reg  [31:0]  in_d   ; 
  reg    clk   ; 
  wire  [31:0]  out_d   ; 
  reg  [11:2]  addr   ; 
  DM  
   DUT  ( 
       .we (we ) ,
      .in_d (in_d ) ,
      .clk (clk ) ,
      .out_d (out_d ) ,
      .addr (addr ) ); 

endmodule

