Fitter report for pip_top
Tue May 24 22:09:03 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue May 24 22:09:03 2016      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; pip_top                                    ;
; Top-level Entity Name              ; pip_top                                    ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C35F672C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 5,314 / 33,216 ( 16 % )                    ;
;     Total combinational functions  ; 4,859 / 33,216 ( 15 % )                    ;
;     Dedicated logic registers      ; 1,475 / 33,216 ( 4 % )                     ;
; Total registers                    ; 1475                                       ;
; Total pins                         ; 68 / 475 ( 14 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,072 / 483,840 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                              ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                         ; Destination Port ; Destination Port Name ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pipeir:inst_reg|reg_ins[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[17] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[18] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[19] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[20] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[21] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[22] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[23] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[24] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[25] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[26] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[27] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[28] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[29] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[30] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; pipeir:inst_reg|reg_ins[31] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
+-----------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6472 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6472 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6469    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/FPGA projects/pipelined_computer/output_files/pip_top.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 5,314 / 33,216 ( 16 % )   ;
;     -- Combinational with no register       ; 3839                      ;
;     -- Register only                        ; 455                       ;
;     -- Combinational with a register        ; 1020                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2378                      ;
;     -- 3 input functions                    ; 1115                      ;
;     -- <=2 input functions                  ; 1366                      ;
;     -- Register only                        ; 455                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 4020                      ;
;     -- arithmetic mode                      ; 839                       ;
;                                             ;                           ;
; Total registers*                            ; 1,475 / 34,593 ( 4 % )    ;
;     -- Dedicated logic registers            ; 1,475 / 33,216 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 373 / 2,076 ( 18 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 68 / 475 ( 14 % )         ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 2 / 105 ( 2 % )           ;
; Total block memory bits                     ; 3,072 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 38% / 38% / 37%           ;
; Maximum fan-out                             ; 1733                      ;
; Highest non-global fan-out                  ; 200                       ;
; Total fan-out                               ; 19157                     ;
; Average fan-out                             ; 2.87                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5314 / 33216 ( 16 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 3839                  ; 0                              ;
;     -- Register only                        ; 455                   ; 0                              ;
;     -- Combinational with a register        ; 1020                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2378                  ; 0                              ;
;     -- 3 input functions                    ; 1115                  ; 0                              ;
;     -- <=2 input functions                  ; 1366                  ; 0                              ;
;     -- Register only                        ; 455                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4020                  ; 0                              ;
;     -- arithmetic mode                      ; 839                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1475                  ; 0                              ;
;     -- Dedicated logic registers            ; 1475 / 33216 ( 4 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 373 / 2076 ( 18 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 68                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 3072                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 19744                 ; 0                              ;
;     -- Registered Connections               ; 5967                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 12                    ; 0                              ;
;     -- Output Ports                         ; 56                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; btn     ; P23   ; 6        ; 65           ; 18           ; 0           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock   ; N2    ; 2        ; 0            ; 18           ; 0           ; 5                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_a[0] ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_a[1] ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_a[2] ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_a[3] ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_a[4] ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_b[0] ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_b[1] ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_b[2] ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_b[3] ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_b[4] ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; hex_0[0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_0[1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_0[2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_0[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_0[4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_0[5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_0[6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_1[0] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_1[1] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_1[2] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_1[3] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_1[4] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_1[5] ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_1[6] ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_2[0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_2[1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_2[2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_2[3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_2[4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_2[5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_2[6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_3[0] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_3[1] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_3[2] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_3[3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_3[4] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_3[5] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_3[6] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_4[0] ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_4[1] ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_4[2] ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_4[3] ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_4[4] ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_4[5] ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_4[6] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_5[0] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_5[1] ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_5[2] ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_5[3] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_5[4] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_5[5] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_5[6] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_6[0] ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_6[1] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_6[2] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_6[3] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_6[4] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_6[5] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_6[6] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_7[0] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_7[1] ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_7[2] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_7[3] ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_7[4] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_7[5] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex_7[6] ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 7 / 56 ( 13 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; sw_b[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; hex_1[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; hex_1[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; hex_3[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; hex_3[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; hex_0[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; hex_2[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; hex_1[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; hex_2[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; hex_2[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; hex_0[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; hex_2[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; hex_2[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; hex_0[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; hex_0[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; hex_0[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; sw_b[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; hex_7[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; hex_7[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; hex_7[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; hex_7[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; hex_7[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; hex_6[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; hex_6[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; hex_6[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; hex_6[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; sw_b[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; hex_7[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; sw_b[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; sw_b[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; hex_6[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; hex_6[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; hex_5[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; hex_5[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; hex_7[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; btn                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; hex_6[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; hex_5[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; hex_5[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; hex_5[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; hex_4[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; hex_4[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; hex_5[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; hex_4[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; hex_4[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; sw_a[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; hex_5[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; hex_4[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; hex_4[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; sw_a[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; sw_a[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; hex_4[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; hex_3[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; sw_a[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; sw_a[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; hex_0[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; hex_0[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; hex_1[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; hex_1[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; hex_2[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; hex_1[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; hex_3[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; hex_1[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; hex_3[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; hex_2[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; hex_3[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; hex_3[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                            ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
; |pip_top                                     ; 5314 (0)    ; 1475 (0)                  ; 0 (0)         ; 3072        ; 2    ; 0            ; 0       ; 0         ; 68   ; 0            ; 3839 (0)     ; 455 (0)           ; 1020 (0)         ; |pip_top                                                                                                       ;              ;
;    |led:hex2|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pip_top|led:hex2                                                                                              ;              ;
;    |led:hex3|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pip_top|led:hex3                                                                                              ;              ;
;    |led:hex4|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pip_top|led:hex4                                                                                              ;              ;
;    |led:hex5|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pip_top|led:hex5                                                                                              ;              ;
;    |led:hex6|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pip_top|led:hex6                                                                                              ;              ;
;    |led:hex7|                                ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |pip_top|led:hex7                                                                                              ;              ;
;    |lpm_divide:Div0|                         ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 360 (0)      ; 0 (0)             ; 8 (0)            ; |pip_top|lpm_divide:Div0                                                                                       ;              ;
;       |lpm_divide_eem:auto_generated|        ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 360 (0)      ; 0 (0)             ; 8 (0)            ; |pip_top|lpm_divide:Div0|lpm_divide_eem:auto_generated                                                         ;              ;
;          |sign_div_unsign_olh:divider|       ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 360 (0)      ; 0 (0)             ; 8 (0)            ; |pip_top|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                             ;              ;
;             |alt_u_div_i2f:divider|          ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 360 (360)    ; 0 (0)             ; 8 (8)            ; |pip_top|lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider       ;              ;
;    |lpm_divide:Div1|                         ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 5 (0)            ; |pip_top|lpm_divide:Div1                                                                                       ;              ;
;       |lpm_divide_eem:auto_generated|        ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 5 (0)            ; |pip_top|lpm_divide:Div1|lpm_divide_eem:auto_generated                                                         ;              ;
;          |sign_div_unsign_olh:divider|       ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 5 (0)            ; |pip_top|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                             ;              ;
;             |alt_u_div_i2f:divider|          ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (363)    ; 0 (0)             ; 5 (5)            ; |pip_top|lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider       ;              ;
;    |lpm_divide:Div2|                         ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 366 (0)      ; 0 (0)             ; 2 (0)            ; |pip_top|lpm_divide:Div2                                                                                       ;              ;
;       |lpm_divide_eem:auto_generated|        ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 366 (0)      ; 0 (0)             ; 2 (0)            ; |pip_top|lpm_divide:Div2|lpm_divide_eem:auto_generated                                                         ;              ;
;          |sign_div_unsign_olh:divider|       ; 368 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 366 (0)      ; 0 (0)             ; 2 (0)            ; |pip_top|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                             ;              ;
;             |alt_u_div_i2f:divider|          ; 368 (368)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 366 (366)    ; 0 (0)             ; 2 (2)            ; |pip_top|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider       ;              ;
;    |lpm_divide:Mod0|                         ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 0 (0)             ; 33 (0)           ; |pip_top|lpm_divide:Mod0                                                                                       ;              ;
;       |lpm_divide_h6m:auto_generated|        ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 0 (0)             ; 33 (0)           ; |pip_top|lpm_divide:Mod0|lpm_divide_h6m:auto_generated                                                         ;              ;
;          |sign_div_unsign_olh:divider|       ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 0 (0)             ; 33 (0)           ; |pip_top|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                             ;              ;
;             |alt_u_div_i2f:divider|          ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (338)    ; 0 (0)             ; 33 (33)          ; |pip_top|lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider       ;              ;
;    |lpm_divide:Mod1|                         ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 12 (0)           ; |pip_top|lpm_divide:Mod1                                                                                       ;              ;
;       |lpm_divide_h6m:auto_generated|        ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 12 (0)           ; |pip_top|lpm_divide:Mod1|lpm_divide_h6m:auto_generated                                                         ;              ;
;          |sign_div_unsign_olh:divider|       ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (0)      ; 0 (0)             ; 12 (0)           ; |pip_top|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                             ;              ;
;             |alt_u_div_i2f:divider|          ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 0 (0)             ; 12 (12)          ; |pip_top|lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider       ;              ;
;    |lpm_divide:Mod2|                         ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 357 (0)      ; 0 (0)             ; 14 (0)           ; |pip_top|lpm_divide:Mod2                                                                                       ;              ;
;       |lpm_divide_h6m:auto_generated|        ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 357 (0)      ; 0 (0)             ; 14 (0)           ; |pip_top|lpm_divide:Mod2|lpm_divide_h6m:auto_generated                                                         ;              ;
;          |sign_div_unsign_olh:divider|       ; 371 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 357 (0)      ; 0 (0)             ; 14 (0)           ; |pip_top|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider                             ;              ;
;             |alt_u_div_i2f:divider|          ; 371 (371)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 357 (357)    ; 0 (0)             ; 14 (14)          ; |pip_top|lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider       ;              ;
;    |mux2x32:wb_stage|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |pip_top|mux2x32:wb_stage                                                                                      ;              ;
;    |pipedereg:de_reg|                        ; 134 (134)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 23 (23)           ; 107 (107)        ; |pip_top|pipedereg:de_reg                                                                                      ;              ;
;    |pipeemreg:em_reg|                        ; 72 (72)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 44 (44)          ; |pip_top|pipeemreg:em_reg                                                                                      ;              ;
;    |pipeexe:exe_stage|                       ; 826 (35)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 749 (5)      ; 0 (0)             ; 77 (30)          ; |pip_top|pipeexe:exe_stage                                                                                     ;              ;
;       |alu:al_exe|                           ; 459 (459)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 448 (448)    ; 0 (0)             ; 11 (11)          ; |pip_top|pipeexe:exe_stage|alu:al_exe                                                                          ;              ;
;       |mux2x32:alu_a|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 8 (8)            ; |pip_top|pipeexe:exe_stage|mux2x32:alu_a                                                                       ;              ;
;       |mux2x32:alu_b|                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 11 (11)          ; |pip_top|pipeexe:exe_stage|mux2x32:alu_b                                                                       ;              ;
;       |mux2x32:link|                         ; 267 (267)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 250 (250)    ; 0 (0)             ; 17 (17)          ; |pip_top|pipeexe:exe_stage|mux2x32:link                                                                        ;              ;
;    |pipeid:id_stage|                         ; 1935 (66)   ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 863 (49)     ; 333 (0)           ; 739 (17)         ; |pip_top|pipeid:id_stage                                                                                       ;              ;
;       |mux2x5:reg_wn|                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |pip_top|pipeid:id_stage|mux2x5:reg_wn                                                                         ;              ;
;       |mux4x32:fwa|                          ; 710 (710)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 361 (361)    ; 0 (0)             ; 349 (349)        ; |pip_top|pipeid:id_stage|mux4x32:fwa                                                                           ;              ;
;       |mux4x32:fwb|                          ; 736 (736)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 400 (400)    ; 0 (0)             ; 336 (336)        ; |pip_top|pipeid:id_stage|mux4x32:fwb                                                                           ;              ;
;       |regfile:rf|                           ; 1017 (1017) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 333 (333)         ; 659 (659)        ; |pip_top|pipeid:id_stage|regfile:rf                                                                            ;              ;
;       |sc_cu:cu|                             ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 7 (7)            ; |pip_top|pipeid:id_stage|sc_cu:cu                                                                              ;              ;
;    |pipeif:if_stage|                         ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |pip_top|pipeif:if_stage                                                                                       ;              ;
;       |lpm_rom_irom:irom|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pip_top|pipeif:if_stage|lpm_rom_irom:irom                                                                     ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pip_top|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component                                     ;              ;
;             |altsyncram_baa1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pip_top|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated      ;              ;
;    |pipeir:inst_reg|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; |pip_top|pipeir:inst_reg                                                                                       ;              ;
;    |pipemem:mem_stage|                       ; 150 (1)     ; 106 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 21 (0)            ; 112 (1)          ; |pip_top|pipemem:mem_stage                                                                                     ;              ;
;       |io_input_reg:io_input_regx2|          ; 17 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 3 (3)             ; 9 (2)            ; |pip_top|pipemem:mem_stage|io_input_reg:io_input_regx2                                                         ;              ;
;          |io_input_mux:io_imput_mux2x32|     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |pip_top|pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32                           ;              ;
;       |io_output_reg:io_output_regx2|        ; 100 (100)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 18 (18)           ; 79 (79)          ; |pip_top|pipemem:mem_stage|io_output_reg:io_output_regx2                                                       ;              ;
;       |lpm_ram_dq_dram:dram|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pip_top|pipemem:mem_stage|lpm_ram_dq_dram:dram                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pip_top|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_qmc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pip_top|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_qmc1:auto_generated ;              ;
;       |mux2x32:mem_io_mmo_mux|               ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |pip_top|pipemem:mem_stage|mux2x32:mem_io_mmo_mux                                                              ;              ;
;    |pipemwreg:mw_reg|                        ; 71 (71)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 54 (54)          ; |pip_top|pipemwreg:mw_reg                                                                                      ;              ;
;    |pipepc:prog_cnt|                         ; 96 (96)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 30 (30)           ; 3 (3)            ; |pip_top|pipepc:prog_cnt                                                                                       ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; hex_7[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_7[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_7[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_7[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_7[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_7[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_7[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_6[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_6[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_6[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_6[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_6[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_6[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_6[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_5[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_5[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_5[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_5[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_5[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_5[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_5[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; clock    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw_b[2]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw_a[2]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sw_b[3]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw_a[3]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sw_b[0]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_a[0]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sw_b[1]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_a[1]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sw_b[4]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw_a[4]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; btn      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; clock                                                           ;                   ;         ;
; sw_b[2]                                                         ;                   ;         ;
; sw_a[2]                                                         ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[2] ; 1                 ; 6       ;
; sw_b[3]                                                         ;                   ;         ;
; sw_a[3]                                                         ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[3] ; 1                 ; 6       ;
; sw_b[0]                                                         ;                   ;         ;
; sw_a[0]                                                         ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[0] ; 0                 ; 6       ;
; sw_b[1]                                                         ;                   ;         ;
; sw_a[1]                                                         ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[1] ; 0                 ; 6       ;
; sw_b[4]                                                         ;                   ;         ;
; sw_a[4]                                                         ;                   ;         ;
;      - pipemem:mem_stage|io_input_reg:io_input_regx2|in_reg0[4] ; 1                 ; 6       ;
; btn                                                             ;                   ;         ;
;      - pipepc:prog_cnt|q[31]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[30]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[29]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[28]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[27]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[26]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[25]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[24]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[23]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[22]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[21]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[20]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[19]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[18]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[17]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[16]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[15]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[14]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[13]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[12]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[11]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[10]                                    ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[9]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[8]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[7]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[6]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[5]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[4]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[3]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[2]                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[21]~2                                  ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q~61                                     ; 0                 ; 6       ;
;      - pipepc:prog_cnt|q[0]~64                                  ; 0                 ; 6       ;
+-----------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; btn                                                                                  ; PIN_P23            ; 33      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; clock                                                                                ; PIN_N2             ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clock                                                                                ; PIN_N2             ; 1474    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~1                                                ; LCCOMB_X36_Y19_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~10                                               ; LCCOMB_X40_Y19_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~11                                               ; LCCOMB_X40_Y19_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~12                                               ; LCCOMB_X32_Y20_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~13                                               ; LCCOMB_X32_Y20_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~14                                               ; LCCOMB_X32_Y20_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~15                                               ; LCCOMB_X32_Y20_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~16                                               ; LCCOMB_X40_Y19_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~17                                               ; LCCOMB_X40_Y19_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~18                                               ; LCCOMB_X40_Y19_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~19                                               ; LCCOMB_X40_Y19_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~21                                               ; LCCOMB_X36_Y19_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~23                                               ; LCCOMB_X36_Y19_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~24                                               ; LCCOMB_X36_Y19_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~25                                               ; LCCOMB_X40_Y19_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~27                                               ; LCCOMB_X44_Y21_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~29                                               ; LCCOMB_X49_Y19_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~3                                                ; LCCOMB_X36_Y19_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~30                                               ; LCCOMB_X44_Y21_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~31                                               ; LCCOMB_X49_Y19_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~32                                               ; LCCOMB_X44_Y21_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~33                                               ; LCCOMB_X49_Y19_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~34                                               ; LCCOMB_X49_Y19_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~35                                               ; LCCOMB_X36_Y19_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~36                                               ; LCCOMB_X36_Y19_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~37                                               ; LCCOMB_X36_Y19_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~38                                               ; LCCOMB_X36_Y19_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~4                                                ; LCCOMB_X36_Y19_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~5                                                ; LCCOMB_X36_Y19_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~7                                                ; LCCOMB_X40_Y19_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|regfile:rf|Decoder0~9                                                ; LCCOMB_X40_Y19_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeid:id_stage|wpcir~1                                                              ; LCCOMB_X31_Y19_N18 ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|Equal1~1 ; LCCOMB_X1_Y18_N0   ; 5       ; Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~0                           ; LCCOMB_X27_Y14_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~1                           ; LCCOMB_X28_Y14_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~3                           ; LCCOMB_X27_Y14_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipemem:mem_stage|write_datamem_enable                                               ; LCCOMB_X27_Y14_N22 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; pipepc:prog_cnt|q[0]~64                                                              ; LCCOMB_X30_Y15_N10 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipepc:prog_cnt|q[21]~2                                                              ; LCCOMB_X29_Y18_N16 ; 30      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                             ;
+--------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; clock                                                                                ; PIN_N2           ; 1474    ; Global Clock         ; GCLK2            ; --                        ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|Equal1~1 ; LCCOMB_X1_Y18_N0 ; 5       ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; pipeir:inst_reg|reg_ins[19]                                                                                                ; 200     ;
; pipeir:inst_reg|reg_ins[17]                                                                                                ; 199     ;
; pipeir:inst_reg|reg_ins[18]                                                                                                ; 199     ;
; pipeir:inst_reg|reg_ins[24]                                                                                                ; 199     ;
; pipeir:inst_reg|reg_ins[16]                                                                                                ; 198     ;
; pipeir:inst_reg|reg_ins[22]                                                                                                ; 198     ;
; pipeir:inst_reg|reg_ins[23]                                                                                                ; 198     ;
; pipeir:inst_reg|reg_ins[21]                                                                                                ; 197     ;
; pipedereg:de_reg|ealuimm                                                                                                   ; 108     ;
; pipedereg:de_reg|eimm[31]                                                                                                  ; 107     ;
; pipeexe:exe_stage|mux2x32:alu_a|y[0]~0                                                                                     ; 98      ;
; pipeexe:exe_stage|mux2x32:alu_a|y[1]~1                                                                                     ; 91      ;
; pipedereg:de_reg|eshift                                                                                                    ; 86      ;
; pipeexe:exe_stage|mux2x32:alu_a|y[2]~2                                                                                     ; 78      ;
; pipedereg:de_reg|ealuc[0]                                                                                                  ; 74      ;
; pipeexe:exe_stage|mux2x32:alu_a|y[3]~3                                                                                     ; 64      ;
; pipeid:id_stage|fwdb[0]                                                                                                    ; 49      ;
; pipeid:id_stage|fwdb~0                                                                                                     ; 49      ;
; pipeid:id_stage|mux4x32:fwa|Mux0~3                                                                                         ; 48      ;
; pipeid:id_stage|mux4x32:fwa|Mux0~2                                                                                         ; 48      ;
; pipeid:id_stage|mux4x32:fwa|Mux0~1                                                                                         ; 48      ;
; pipeid:id_stage|mux4x32:fwa|Mux0~0                                                                                         ; 48      ;
; pipedereg:de_reg|eb[8]~3                                                                                                   ; 48      ;
; pipedereg:de_reg|eb[8]~2                                                                                                   ; 48      ;
; pipedereg:de_reg|eb[8]~1                                                                                                   ; 48      ;
; pipedereg:de_reg|eb[8]~0                                                                                                   ; 48      ;
; pipeid:id_stage|sc_cu:cu|pcsource[1]~0                                                                                     ; 47      ;
; pipeid:id_stage|sc_cu:cu|pcsource[0]~2                                                                                     ; 46      ;
; pipedereg:de_reg|ealuc[2]                                                                                                  ; 41      ;
; pipedereg:de_reg|ealuc[1]                                                                                                  ; 38      ;
; pipeemreg:em_reg|malu[7]                                                                                                   ; 38      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[31]~8                                                                                    ; 37      ;
; pipeid:id_stage|wpcir~1                                                                                                    ; 35      ;
; btn                                                                                                                        ; 33      ;
; pipeid:id_stage|fwda[0]                                                                                                    ; 33      ;
; pipeid:id_stage|fwda~1                                                                                                     ; 33      ;
; pipeid:id_stage|regfile:rf|Decoder0~38                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~37                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~36                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~35                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~34                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~33                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~32                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~31                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~30                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~29                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~27                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~25                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~24                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~23                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~21                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~19                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~18                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~17                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~16                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~15                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~14                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~13                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~12                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~11                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~10                                                                                     ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~9                                                                                      ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~7                                                                                      ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~5                                                                                      ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~4                                                                                      ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~3                                                                                      ; 32      ;
; pipeid:id_stage|regfile:rf|Decoder0~1                                                                                      ; 32      ;
; pipemwreg:mw_reg|wm2reg                                                                                                    ; 32      ;
; pipeid:id_stage|mux4x32:fwa|Mux0~5                                                                                         ; 32      ;
; pipedereg:de_reg|eb[8]~5                                                                                                   ; 32      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~3                                                                 ; 32      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~1                                                                 ; 32      ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|Decoder0~0                                                                 ; 32      ;
; mux2x32:wb_stage|y[13]~31                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[12]~30                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[10]~29                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[9]~28                                                                                                   ; 31      ;
; mux2x32:wb_stage|y[8]~27                                                                                                   ; 31      ;
; mux2x32:wb_stage|y[14]~26                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[22]~25                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[21]~24                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[20]~23                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[19]~22                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[18]~21                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[17]~20                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[16]~19                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[11]~18                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[15]~17                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[23]~16                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[25]~15                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[24]~14                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[26]~13                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[29]~12                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[30]~11                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[27]~10                                                                                                  ; 31      ;
; mux2x32:wb_stage|y[28]~9                                                                                                   ; 31      ;
; mux2x32:wb_stage|y[7]~8                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[5]~7                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[6]~6                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[4]~5                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[1]~4                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[0]~3                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[3]~2                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[2]~1                                                                                                    ; 31      ;
; pipemwreg:mw_reg|wrn[1]                                                                                                    ; 31      ;
; pipemwreg:mw_reg|wrn[2]                                                                                                    ; 31      ;
; mux2x32:wb_stage|y[31]~0                                                                                                   ; 31      ;
; pipedereg:de_reg|ejal                                                                                                      ; 31      ;
; pipepc:prog_cnt|q[21]~2                                                                                                    ; 30      ;
; pipeexe:exe_stage|mux2x32:alu_a|y[4]~4                                                                                     ; 29      ;
; pipedereg:de_reg|ealuc[3]                                                                                                  ; 24      ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~37                                                                                 ; 23      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[31]~9                                                                                    ; 22      ;
; pipedereg:de_reg|eb[31]                                                                                                    ; 21      ;
; pipeexe:exe_stage|mux2x32:link|y[21]~95                                                                                    ; 20      ;
; pipeexe:exe_stage|mux2x32:link|y[21]~83                                                                                    ; 19      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 17      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 17      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 17      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 17      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 17      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 17      ;
; pipeid:id_stage|dimm[16]~1                                                                                                 ; 15      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 15      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 15      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 15      ;
; pipeexe:exe_stage|mux2x32:link|y[21]~275                                                                                   ; 13      ;
; pipeexe:exe_stage|mux2x32:link|y[21]~274                                                                                   ; 13      ;
; pipeexe:exe_stage|mux2x32:link|y[21]~91                                                                                    ; 13      ;
; pipeemreg:em_reg|malu[2]                                                                                                   ; 13      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[15]~18                                                                                   ; 12      ;
; pipeexe:exe_stage|mux2x32:link|y[2]~16                                                                                     ; 12      ;
; pipeir:inst_reg|reg_ins[29]                                                                                                ; 12      ;
; pipeexe:exe_stage|mux2x32:link|y[21]~153                                                                                   ; 11      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[14]~13                                                                                   ; 11      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[1]~3                                                                                     ; 11      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[0]~2                                                                                     ; 11      ;
; pipeir:inst_reg|reg_ins[0]                                                                                                 ; 11      ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~139                                                                                ; 10      ;
; pipeexe:exe_stage|mux2x32:link|y[21]~161                                                                                   ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[8]~11                                                                                    ; 10      ;
; pipedereg:de_reg|eb[30]                                                                                                    ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[7]~7                                                                                     ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[6]~5                                                                                     ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[3]~1                                                                                     ; 10      ;
; pipeexe:exe_stage|mux2x32:alu_b|y[2]~0                                                                                     ; 10      ;
; pipeir:inst_reg|reg_ins[3]                                                                                                 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_15_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_14_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_13_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_12_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_11_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_10_result_int[5]~8 ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_9_result_int[5]~8  ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_8_result_int[5]~8  ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; pipeexe:exe_stage|mux2x32:link|y[4]~273                                                                                    ; 9       ;
; pipeexe:exe_stage|alu:al_exe|Mux30~2                                                                                       ; 9       ;
; pipeexe:exe_stage|mux2x32:link|y[2]~40                                                                                     ; 9       ;
; pipeexe:exe_stage|mux2x32:link|y[2]~39                                                                                     ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[16]~17                                                                                   ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[11]~16                                                                                   ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[13]~15                                                                                   ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[12]~14                                                                                   ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[9]~12                                                                                    ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[10]~10                                                                                   ; 9       ;
; pipedereg:de_reg|eb[27]                                                                                                    ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[5]~6                                                                                     ; 9       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[4]~4                                                                                     ; 9       ;
; pipeemreg:em_reg|malu[6]                                                                                                   ; 9       ;
; pipeir:inst_reg|reg_ins[1]                                                                                                 ; 9       ;
; pipemwreg:mw_reg|wrn[0]                                                                                                    ; 8       ;
; pipemwreg:mw_reg|wrn[3]                                                                                                    ; 8       ;
; pipemwreg:mw_reg|wrn[4]                                                                                                    ; 8       ;
; pipemwreg:mw_reg|wwreg                                                                                                     ; 8       ;
; pipeexe:exe_stage|mux2x32:link|y[10]~167                                                                                   ; 8       ;
; pipeexe:exe_stage|mux2x32:link|y[2]~36                                                                                     ; 8       ;
; pipedereg:de_reg|eb[17]                                                                                                    ; 8       ;
; pipedereg:de_reg|eb[18]                                                                                                    ; 8       ;
; pipedereg:de_reg|eb[29]                                                                                                    ; 8       ;
; pipedereg:de_reg|eb[28]                                                                                                    ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[3]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[4]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[5]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[6]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[7]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[8]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[9]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[10]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[11]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[12]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[13]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[14]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[15]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[16]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[17]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[18]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[19]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[20]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[21]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[22]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[23]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[24]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[25]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[26]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[27]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[28]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[3]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[4]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[5]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[6]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[7]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[8]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[9]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[10]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[11]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[12]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[13]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[14]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[15]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[16]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[17]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[18]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[19]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[20]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[21]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[22]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[23]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[24]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[25]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[26]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[27]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[28]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[3]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[4]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[5]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[6]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[7]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[8]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[9]                                                               ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[10]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[11]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[12]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[13]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[14]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[15]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[16]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[17]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[18]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[19]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[20]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[21]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[22]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[23]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[24]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[25]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[26]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[27]                                                              ; 8       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[28]                                                              ; 8       ;
; pipeir:inst_reg|reg_ins[26]                                                                                                ; 8       ;
; pipeir:inst_reg|reg_ins[28]                                                                                                ; 8       ;
; pipeir:inst_reg|reg_ins[2]                                                                                                 ; 8       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 8       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 8       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8 ; 8       ;
; pipeexe:exe_stage|mux2x32:link|y[21]~278                                                                                   ; 7       ;
; pipeexe:exe_stage|mux2x32:link|y[14]~171                                                                                   ; 7       ;
; pipeexe:exe_stage|mux2x32:link|y[10]~168                                                                                   ; 7       ;
; pipeexe:exe_stage|mux2x32:link|y[21]~154                                                                                   ; 7       ;
; pipeexe:exe_stage|mux2x32:link|y[25]~102                                                                                   ; 7       ;
; pipedereg:de_reg|eb[20]                                                                                                    ; 7       ;
; pipedereg:de_reg|eb[22]                                                                                                    ; 7       ;
; pipedereg:de_reg|eb[23]                                                                                                    ; 7       ;
; pipedereg:de_reg|eb[25]                                                                                                    ; 7       ;
; pipedereg:de_reg|eb[26]                                                                                                    ; 7       ;
; pipedereg:de_reg|eimm[3]                                                                                                   ; 7       ;
; pipeemreg:em_reg|malu[4]                                                                                                   ; 7       ;
; pipeemreg:em_reg|malu[5]                                                                                                   ; 7       ;
; pipeemreg:em_reg|malu[3]                                                                                                   ; 7       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~448          ; 7       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~447          ; 7       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~446          ; 7       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[0]                                                               ; 7       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~448          ; 7       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~447          ; 7       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~446          ; 7       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[0]                                                               ; 7       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[158]~448          ; 7       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[157]~447          ; 7       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[156]~446          ; 7       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[0]                                                               ; 7       ;
; pipeir:inst_reg|reg_ins[20]                                                                                                ; 7       ;
; pipeir:inst_reg|reg_ins[30]                                                                                                ; 7       ;
; pipeir:inst_reg|reg_ins[31]                                                                                                ; 7       ;
; pipeir:inst_reg|reg_ins[5]                                                                                                 ; 7       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 7       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 7       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 7       ;
; pipeexe:exe_stage|mux2x32:link|y[25]~276                                                                                   ; 6       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~141                                                                                ; 6       ;
; pipeid:id_stage|sc_cu:cu|wreg~2                                                                                            ; 6       ;
; pipeemreg:em_reg|mrn[1]                                                                                                    ; 6       ;
; pipedereg:de_reg|eb[19]                                                                                                    ; 6       ;
; pipedereg:de_reg|eb[21]                                                                                                    ; 6       ;
; pipedereg:de_reg|eb[16]                                                                                                    ; 6       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[16]~11                                                                                   ; 6       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[31]~10                                                                                   ; 6       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[30]~9                                                                                    ; 6       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[15]~5                                                                                    ; 6       ;
; pipedereg:de_reg|eb[24]                                                                                                    ; 6       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~29                                                                                ; 6       ;
; pipedereg:de_reg|ea[3]                                                                                                     ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[2]                                                               ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[29]                                                              ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[30]                                                              ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[2]                                                               ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[29]                                                              ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[30]                                                              ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[2]                                                               ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[29]                                                              ; 6       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[30]                                                              ; 6       ;
; pipeir:inst_reg|reg_ins[25]                                                                                                ; 6       ;
; pipeid:id_stage|sc_cu:cu|aluc[3]~1                                                                                         ; 5       ;
; pipeid:id_stage|sc_cu:cu|wmem~0                                                                                            ; 5       ;
; pipeexe:exe_stage|alu:al_exe|Mux16~0                                                                                       ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[17]~32                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[18]~31                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[19]~30                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[21]~28                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[24]~25                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[25]~24                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[26]~23                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[27]~22                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[28]~21                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[29]~20                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[30]~19                                                                                   ; 5       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~28                                                                                     ; 5       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~27                                                                                     ; 5       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~23                                                                                 ; 5       ;
; pipedereg:de_reg|eimm[2]                                                                                                   ; 5       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[1]                                                               ; 5       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[1]                                                               ; 5       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[1]                                                               ; 5       ;
; pipeir:inst_reg|reg_ins[15]                                                                                                ; 5       ;
; pipeir:inst_reg|reg_ins[27]                                                                                                ; 5       ;
; clock                                                                                                                      ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~28                                                                                     ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~22                                                                                     ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~20                                                                                     ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~8                                                                                      ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~6                                                                                      ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~2                                                                                      ; 4       ;
; pipeid:id_stage|regfile:rf|Decoder0~0                                                                                      ; 4       ;
; pipeid:id_stage|sc_cu:cu|i_jr~0                                                                                            ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[13]~272                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[12]~264                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[10]~256                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[9]~248                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[8]~240                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[14]~232                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[22]~224                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[21]~216                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[20]~208                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[19]~200                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[18]~192                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[17]~184                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[16]~176                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[11]~175                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[15]~164                                                                                   ; 4       ;
; pipeid:id_stage|sc_cu:cu|comb~4                                                                                            ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[23]~163                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[25]~152                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[24]~143                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[26]~134                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[29]~125                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[30]~114                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[27]~113                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[25]~106                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[28]~101                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[29]~84                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[1]~82                                                                                     ; 4       ;
; pipeid:id_stage|sc_cu:cu|comb~2                                                                                            ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[0]~81                                                                                     ; 4       ;
; pipeexe:exe_stage|ern[4]                                                                                                   ; 4       ;
; pipeexe:exe_stage|ern[3]                                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[31]~80                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[20]~29                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[22]~27                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_b|y[23]~26                                                                                   ; 4       ;
; pipeemreg:em_reg|mrn[4]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mrn[2]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mrn[3]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mrn[0]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mwreg                                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[6]                                                                                        ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[2]~72                                                                                     ; 4       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~48                                                                                 ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]                                                                                        ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[5]                                                                                        ; 4       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~54                                                                                ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[3]~48                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[7]                                                                                        ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~29                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~24                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~23                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~20                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~19                                                                                     ; 4       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~43                                                                                ; 4       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~37                                                                                ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~18                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:link|y[4]~17                                                                                     ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[13]~31                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[12]~30                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[10]~29                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[9]~28                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[8]~27                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[6]~26                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[5]~25                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[14]~24                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[28]~23                                                                                   ; 4       ;
; pipedereg:de_reg|ea[27]                                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[7]~21                                                                                    ; 4       ;
; pipedereg:de_reg|ea[26]                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[25]                                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[23]~18                                                                                   ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[22]~17                                                                                   ; 4       ;
; pipedereg:de_reg|ea[21]                                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[20]~15                                                                                   ; 4       ;
; pipedereg:de_reg|ea[19]                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[18]                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[17]                                                                                                    ; 4       ;
; pipedereg:de_reg|ea[24]                                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[29]~7                                                                                    ; 4       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[11]~6                                                                                    ; 4       ;
; pipedereg:de_reg|ea[2]                                                                                                     ; 4       ;
; pipedereg:de_reg|eimm[4]                                                                                                   ; 4       ;
; pipeemreg:em_reg|mb[0]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[1]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[2]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[3]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[4]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[5]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[6]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[7]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[8]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[9]                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[10]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[11]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[12]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[13]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[14]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[15]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[16]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[17]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[18]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[19]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[20]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[21]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[22]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[23]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[24]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[25]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[26]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[27]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[28]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[29]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mb[30]                                                                                                    ; 4       ;
; pipeemreg:em_reg|mwmem                                                                                                     ; 4       ;
; pipeemreg:em_reg|mb[31]                                                                                                    ; 4       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port2[31]                                                              ; 4       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port1[31]                                                              ; 4       ;
; pipemem:mem_stage|io_output_reg:io_output_regx2|out_port0[31]                                                              ; 4       ;
; pipeir:inst_reg|reg_ins[11]                                                                                                ; 4       ;
; pipeir:inst_reg|reg_ins[12]                                                                                                ; 4       ;
; pipeir:inst_reg|reg_ins[13]                                                                                                ; 4       ;
; pipeir:inst_reg|reg_ins[14]                                                                                                ; 4       ;
; pipeir:inst_reg|reg_ins[4]                                                                                                 ; 4       ;
; pipeid:id_stage|sc_cu:cu|i_jr                                                                                              ; 3       ;
; pipeid:id_stage|regfile:rf|Decoder0~26                                                                                     ; 3       ;
; pipeir:inst_reg|reg_pc4[28]                                                                                                ; 3       ;
; pipeir:inst_reg|reg_pc4[29]                                                                                                ; 3       ;
; pipeir:inst_reg|reg_pc4[30]                                                                                                ; 3       ;
; pipeir:inst_reg|reg_pc4[31]                                                                                                ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[13]~31                                                                          ; 3       ;
; pipeemreg:em_reg|malu[13]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[12]~30                                                                          ; 3       ;
; pipeemreg:em_reg|malu[12]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[10]~29                                                                          ; 3       ;
; pipeemreg:em_reg|malu[10]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[9]~28                                                                           ; 3       ;
; pipeemreg:em_reg|malu[9]                                                                                                   ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[8]~27                                                                           ; 3       ;
; pipeemreg:em_reg|malu[8]                                                                                                   ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[14]~26                                                                          ; 3       ;
; pipeemreg:em_reg|malu[14]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[22]~25                                                                          ; 3       ;
; pipeemreg:em_reg|malu[22]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[21]~24                                                                          ; 3       ;
; pipeemreg:em_reg|malu[21]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[20]~23                                                                          ; 3       ;
; pipeemreg:em_reg|malu[20]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[19]~22                                                                          ; 3       ;
; pipeemreg:em_reg|malu[19]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[18]~21                                                                          ; 3       ;
; pipeemreg:em_reg|malu[18]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[17]~20                                                                          ; 3       ;
; pipeemreg:em_reg|malu[17]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[16]~19                                                                          ; 3       ;
; pipeemreg:em_reg|malu[16]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[11]~18                                                                          ; 3       ;
; pipeemreg:em_reg|malu[11]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[15]~17                                                                          ; 3       ;
; pipeemreg:em_reg|malu[15]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[23]~16                                                                          ; 3       ;
; pipeemreg:em_reg|malu[23]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[25]~15                                                                          ; 3       ;
; pipeemreg:em_reg|malu[25]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[24]~14                                                                          ; 3       ;
; pipeemreg:em_reg|malu[24]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[26]~13                                                                          ; 3       ;
; pipeemreg:em_reg|malu[26]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[29]~12                                                                          ; 3       ;
; pipeemreg:em_reg|malu[29]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[30]~11                                                                          ; 3       ;
; pipeemreg:em_reg|malu[30]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[27]~10                                                                          ; 3       ;
; pipeemreg:em_reg|malu[27]                                                                                                  ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[28]~9                                                                           ; 3       ;
; pipeexe:exe_stage|mux2x32:link|y[29]~88                                                                                    ; 3       ;
; pipeemreg:em_reg|malu[28]                                                                                                  ; 3       ;
; pipeid:id_stage|sc_cu:cu|comb~3                                                                                            ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[5]~7                                                                            ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[6]~6                                                                            ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[4]~5                                                                            ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[1]~4                                                                            ; 3       ;
; pipeemreg:em_reg|malu[1]                                                                                                   ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~91                                                                                ; 3       ;
; pipeid:id_stage|Equal9~2                                                                                                   ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[0]~3                                                                            ; 3       ;
; pipeemreg:em_reg|malu[0]                                                                                                   ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[3]~2                                                                            ; 3       ;
; pipeid:id_stage|sc_cu:cu|wreg~0                                                                                            ; 3       ;
; pipeid:id_stage|sc_cu:cu|comb~0                                                                                            ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[2]~1                                                                            ; 3       ;
; pipemem:mem_stage|mux2x32:mem_io_mmo_mux|y[31]~0                                                                           ; 3       ;
; pipeemreg:em_reg|mm2reg                                                                                                    ; 3       ;
; pipedereg:de_reg|em2reg                                                                                                    ; 3       ;
; pipeexe:exe_stage|ern[2]                                                                                                   ; 3       ;
; pipeexe:exe_stage|ern[0]                                                                                                   ; 3       ;
; pipeexe:exe_stage|ern[1]                                                                                                   ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~73                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~62                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_exe|Mux15~0                                                                                       ; 3       ;
; pipeid:id_stage|Equal16~0                                                                                                  ; 3       ;
; pipeid:id_stage|Equal17~2                                                                                                  ; 3       ;
; pipeemreg:em_reg|malu[31]                                                                                                  ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~50                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~65                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~60                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~68                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~67                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~66                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~65                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~64                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~45                                                                                 ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~61                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~56                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~51                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~49                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~48                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~47                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~50                                                                                ; 3       ;
; pipeexe:exe_stage|mux2x32:link|y[2]~34                                                                                     ; 3       ;
; pipeexe:exe_stage|mux2x32:link|y[2]~33                                                                                     ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~42                                                                                ; 3       ;
; pipedereg:de_reg|eimm[13]                                                                                                  ; 3       ;
; pipedereg:de_reg|eimm[12]                                                                                                  ; 3       ;
; pipedereg:de_reg|eimm[10]                                                                                                  ; 3       ;
; pipedereg:de_reg|eimm[9]                                                                                                   ; 3       ;
; pipedereg:de_reg|eimm[8]                                                                                                   ; 3       ;
; pipedereg:de_reg|eimm[14]                                                                                                  ; 3       ;
; pipedereg:de_reg|ea[28]                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[27]~22                                                                                   ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[26]~20                                                                                   ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[25]~19                                                                                   ; 3       ;
; pipedereg:de_reg|ea[23]                                                                                                    ; 3       ;
; pipedereg:de_reg|ea[22]                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[21]~16                                                                                   ; 3       ;
; pipedereg:de_reg|ea[20]                                                                                                    ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[19]~14                                                                                   ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[18]~13                                                                                   ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[17]~12                                                                                   ; 3       ;
; pipeexe:exe_stage|mux2x32:alu_a|y[24]~8                                                                                    ; 3       ;
; pipedereg:de_reg|ea[29]                                                                                                    ; 3       ;
; pipedereg:de_reg|eimm[11]                                                                                                  ; 3       ;
; pipedereg:de_reg|ea[4]                                                                                                     ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~32                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~31                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~30                                                                                ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~27                                                                                 ; 3       ;
; pipedereg:de_reg|eimm[7]                                                                                                   ; 3       ;
; pipedereg:de_reg|eimm[5]                                                                                                   ; 3       ;
; pipedereg:de_reg|eimm[6]                                                                                                   ; 3       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~24                                                                                 ; 3       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|Equal1~0                                       ; 3       ;
; pipeir:inst_reg|reg_ins[9]                                                                                                 ; 3       ;
; pipeir:inst_reg|reg_ins[10]                                                                                                ; 3       ;
; pipeir:inst_reg|reg_ins[6]                                                                                                 ; 3       ;
; pipeir:inst_reg|reg_ins[7]                                                                                                 ; 3       ;
; pipeir:inst_reg|reg_ins[8]                                                                                                 ; 3       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 3       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 3       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8 ; 3       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|y[4]                                           ; 2       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|y[1]                                           ; 2       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|y[0]                                           ; 2       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|y[3]                                           ; 2       ;
; pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|y[2]                                           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~502          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~501          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~500          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~499          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~498          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~497          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~496          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~495          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~494          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~493          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~492          ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~491           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~490           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~489           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~488           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~487           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~486           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~485           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~484           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~483           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~482           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~481           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~480           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~479           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~478           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~477           ; 2       ;
; lpm_divide:Mod2|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~476           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~498          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~497          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~496          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~495          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~494          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~493          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~492          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~491          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~490          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~489          ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~488           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~487           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~486           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~485           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~484           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~483           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~482           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~481           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~480           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~479           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~478           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~477           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~476           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~475           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~474           ; 2       ;
; lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~473           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~502          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~501          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~500          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~499          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~498          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~497          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~496          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~495          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~494          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~493          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~492          ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~491           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~490           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~489           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~488           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~487           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~486           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~485           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~484           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~483           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~482           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~481           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~480           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~479           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~478           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~477           ; 2       ;
; lpm_divide:Mod1|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~476           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~498          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~497          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~496          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~495          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~494          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~493          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~492          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~491          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~490          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~489          ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~488           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~487           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~486           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~485           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~484           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~483           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~482           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~481           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~480           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~479           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~478           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~477           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~476           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~475           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~474           ; 2       ;
; lpm_divide:Div1|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~473           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~502          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~501          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~500          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~499          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~498          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~497          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~496          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~495          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~494          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~493          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~492          ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~491           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~490           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~489           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~488           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~487           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~486           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~485           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~484           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~483           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~482           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~481           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~480           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~479           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~478           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~477           ; 2       ;
; lpm_divide:Mod0|lpm_divide_h6m:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~476           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~498          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~497          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~496          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~495          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~494          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~493          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~492          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~491          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~490          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~489          ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~488           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~487           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~486           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~485           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~484           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[72]~483           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[67]~482           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[62]~481           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[57]~480           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[52]~479           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[47]~478           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[42]~477           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[37]~476           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[32]~475           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[27]~474           ; 2       ;
; lpm_divide:Div0|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[22]~473           ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~120                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~99                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~119                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~98                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~97                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~96                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~144                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~118                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~95                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~117                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~94                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~143                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~116                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~93                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~114                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~92                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~113                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~112                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~91                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~109                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~90                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~107                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~89                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftLeft0~140                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~88                                                                                ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight0~106                                                                               ; 2       ;
; pipeexe:exe_stage|alu:al_exe|ShiftRight1~87                                                                                ; 2       ;
; pipepc:prog_cnt|q[0]~64                                                                                                    ; 2       ;
; pipepc:prog_cnt|q~61                                                                                                       ; 2       ;
; pipeid:id_stage|sc_cu:cu|pcsource~1                                                                                        ; 2       ;
; pipeid:id_stage|WideOr0~10                                                                                                 ; 2       ;
; pipeid:id_stage|sc_cu:cu|comb~5                                                                                            ; 2       ;
; pipeir:inst_reg|reg_pc4[1]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[0]                                                                                                 ; 2       ;
; pipemem:mem_stage|write_datamem_enable                                                                                     ; 2       ;
; pipeir:inst_reg|reg_pc4[8]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[9]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[10]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[11]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[12]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[13]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[14]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[15]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[16]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[17]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[18]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[19]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[20]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[21]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[22]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[23]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[24]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[25]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[26]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[27]                                                                                                ; 2       ;
; pipeir:inst_reg|reg_pc4[2]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[3]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[4]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[5]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[6]                                                                                                 ; 2       ;
; pipeir:inst_reg|reg_pc4[7]                                                                                                 ; 2       ;
; pipeid:id_stage|sc_cu:cu|jal                                                                                               ; 2       ;
; pipeid:id_stage|mux4x32:fwa|Mux18                                                                                          ; 2       ;
; pipeid:id_stage|regfile:rf|register[15][13]                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[12][13]                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[13][13]                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[14][13]                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[3][13]                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[1][13]                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[2][13]                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[7][13]                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[4][13]                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[5][13]                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[6][13]                                                                                 ; 2       ;
; pipeid:id_stage|regfile:rf|register[11][13]                                                                                ; 2       ;
; pipeid:id_stage|regfile:rf|register[8][13]                                                                                 ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-------------+----------------------+-----------------+-----------------+
; pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_baa1:auto_generated|ALTSYNCRAM      ; M4K  ; ROM         ; Dual Clocks  ; 64           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; ../add_instmem.mif ; M4K_X26_Y18 ; Don't care           ; Don't care      ; Don't care      ;
; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_qmc1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None               ; M4K_X26_Y16 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 7,152 / 94,460 ( 8 % ) ;
; C16 interconnects           ; 44 / 3,315 ( 1 % )     ;
; C4 interconnects            ; 3,256 / 60,840 ( 5 % ) ;
; Direct links                ; 1,648 / 94,460 ( 2 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 2,826 / 33,216 ( 9 % ) ;
; R24 interconnects           ; 128 / 3,091 ( 4 % )    ;
; R4 interconnects            ; 4,192 / 81,294 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.25) ; Number of LABs  (Total = 373) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 9                             ;
; 3                                           ; 6                             ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 2                             ;
; 7                                           ; 0                             ;
; 8                                           ; 4                             ;
; 9                                           ; 4                             ;
; 10                                          ; 6                             ;
; 11                                          ; 5                             ;
; 12                                          ; 7                             ;
; 13                                          ; 17                            ;
; 14                                          ; 21                            ;
; 15                                          ; 35                            ;
; 16                                          ; 245                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.02) ; Number of LABs  (Total = 373) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 216                           ;
; 1 Clock enable                     ; 56                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 105                           ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.24) ; Number of LABs  (Total = 373) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 10                            ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 8                             ;
; 11                                           ; 4                             ;
; 12                                           ; 10                            ;
; 13                                           ; 14                            ;
; 14                                           ; 45                            ;
; 15                                           ; 52                            ;
; 16                                           ; 51                            ;
; 17                                           ; 21                            ;
; 18                                           ; 13                            ;
; 19                                           ; 16                            ;
; 20                                           ; 11                            ;
; 21                                           ; 13                            ;
; 22                                           ; 13                            ;
; 23                                           ; 6                             ;
; 24                                           ; 7                             ;
; 25                                           ; 3                             ;
; 26                                           ; 7                             ;
; 27                                           ; 4                             ;
; 28                                           ; 6                             ;
; 29                                           ; 2                             ;
; 30                                           ; 7                             ;
; 31                                           ; 2                             ;
; 32                                           ; 25                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.85) ; Number of LABs  (Total = 373) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 4                             ;
; 2                                               ; 10                            ;
; 3                                               ; 6                             ;
; 4                                               ; 14                            ;
; 5                                               ; 12                            ;
; 6                                               ; 27                            ;
; 7                                               ; 46                            ;
; 8                                               ; 51                            ;
; 9                                               ; 30                            ;
; 10                                              ; 33                            ;
; 11                                              ; 29                            ;
; 12                                              ; 21                            ;
; 13                                              ; 16                            ;
; 14                                              ; 14                            ;
; 15                                              ; 8                             ;
; 16                                              ; 32                            ;
; 17                                              ; 3                             ;
; 18                                              ; 4                             ;
; 19                                              ; 2                             ;
; 20                                              ; 0                             ;
; 21                                              ; 5                             ;
; 22                                              ; 3                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.97) ; Number of LABs  (Total = 373) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 7                             ;
; 4                                            ; 4                             ;
; 5                                            ; 6                             ;
; 6                                            ; 2                             ;
; 7                                            ; 3                             ;
; 8                                            ; 14                            ;
; 9                                            ; 11                            ;
; 10                                           ; 14                            ;
; 11                                           ; 39                            ;
; 12                                           ; 6                             ;
; 13                                           ; 26                            ;
; 14                                           ; 16                            ;
; 15                                           ; 33                            ;
; 16                                           ; 9                             ;
; 17                                           ; 11                            ;
; 18                                           ; 11                            ;
; 19                                           ; 10                            ;
; 20                                           ; 6                             ;
; 21                                           ; 9                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 6                             ;
; 25                                           ; 7                             ;
; 26                                           ; 9                             ;
; 27                                           ; 13                            ;
; 28                                           ; 14                            ;
; 29                                           ; 28                            ;
; 30                                           ; 20                            ;
; 31                                           ; 15                            ;
; 32                                           ; 2                             ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "pip_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pip_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pipeemreg:em_reg|malu[7]
        Info (176357): Destination node pipeemreg:em_reg|malu[5]
        Info (176357): Destination node pipeemreg:em_reg|malu[4]
        Info (176357): Destination node pipeemreg:em_reg|malu[6]
Info (176353): Automatically promoted node pipemem:mem_stage|io_input_reg:io_input_regx2|io_input_mux:io_imput_mux2x32|Equal1~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 32% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.06 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 56 output pins without output pin load capacitance assignment
    Info (306007): Pin "hex_7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/FPGA projects/pipelined_computer/output_files/pip_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 817 megabytes
    Info: Processing ended: Tue May 24 22:09:04 2016
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/FPGA projects/pipelined_computer/output_files/pip_top.fit.smsg.


