{"patent_id": "10-2017-0100384", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2019-0016311", "출원번호": "10-2017-0100384", "발명의 명칭": "재구성 가능한 뉴로모픽 시스템 및 이의 신경망 구성 방법", "출원인": "서울대학교산학협력단", "발명자": "박병국"}}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "입력 신호들과 출력 신호들에 따라 가중치가 변화하는 시냅스 소자들로 이루어지는 시냅스 어레이;행 방향의 입력 신호들을 상기 시냅스 소자들로 출력하고, 상기 시냅스 소자들로부터 행 방향의 출력 신호들을전달받는 제1 양방향 뉴런 회로;열 방향의 입력 신호들을 상기 시냅스 소자들로 출력하고, 상기 시냅스 소자들로부터 열 방향의 출력 신호들을전달받는 제2 양방향 뉴런 회로; 및상기 시냅스 어레이 상에서 어레이 영역들을 연속적으로 순차 할당하여 신경망을 구성하는 제어부;를 포함하는재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 제어부는 상기 시냅스 어레이 상에 할당되는 어레이 영역들의 개수를 조절하여 상기 신경망의 은닉층의 개수를 조절하는 재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 제어부는 심층 신경망의 계층 순으로 상기 어레이 영역들을 순차적으로 활성화하도록 구성되는 재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 3 항에 있어서,상기 제1 양방향 뉴런 회로 및 상기 제2 양방향 뉴런 회로 중 적어도 하나는 상기 시냅스 소자들에 연결되는 복수 개의 단위 뉴런 회로를 포함하고,상기 단위 뉴런 회로는,상기 시냅스 소자들로부터 전달되는 행 방향 또는 열 방향의 출력 신호들에 따라 발화하는 뉴런부;상기 뉴런부에 의해 발화되어 생성되는 행 방향 또는 열 방향의 입력 신호들을 저장하는 저장부; 및상기 제어부에 의해, 상기 단위 뉴런 회로를 입력 뉴런 또는 출력 뉴런으로 활성화시키거나, 비활성화시키는 스위치부;를 포함하는 재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 제어부는 상기 심층 신경망의 계층 순으로 활성화되는 하나의 어레이 영역을 제외한 나머지 어레이 영역이비활성화되도록 상기 복수 개의 단위 뉴런 회로를 제어하는 재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 제어부는 상기 제1 양방향 뉴런 회로 및 상기 제2 양방향 뉴런 회로 중 비활성화되는 어레이 영역에 대응하는 단위 뉴런 회로에 전류가 흐르지 않도록 상기 단위 뉴런 회로를 플로팅시키거나 상기 단위 뉴런 회로에 설정된 전압을 인가하는 재구성 가능한 뉴로모픽 시스템.공개특허 10-2019-0016311-3-청구항 7 제 4 항에 있어서,상기 제어부는 인접하는 두 개의 어레이 영역들 중 후행하는 어레이 영역의 입력 신호의 개수가 선행하는 어레이 영역의 출력 신호의 개수와 동일하도록, 상기 어레이 영역들을 할당하는 재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 제어부는 선행의 신경망 계층에서 출력 뉴런으로 활성화된 단위 뉴런 회로가 후행의 신경망 계층에서 입력뉴런으로 활성화되도록 상기 스위치부를 제어하는 재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 1 항에 있어서,상기 제어부는 초기 어레이 영역으로부터 행 방향 및 열 방향으로 번갈아 가면서 상기 어레이 영역들을 연속적으로 순차 할당하는 재구성 가능한 뉴로모픽 시스템."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "시냅스 어레이에 연결되는 복수 개의 단위 뉴런 회로를 포함하고, 상기 시냅스 어레이의 시냅스 소자들에 신호들을 전달하거나 전달받는 양방향 뉴런 회로로서,상기 단위 뉴런 회로는,시냅스 어레이의 시냅스 소자들로부터 전달되는 신호들에 따라 발화하는 뉴런부;상기 뉴런부에 의해 발화되어 생성되는 신호들을 저장하는 저장부; 및상기 단위 뉴런 회로를 입력 뉴런 또는 출력 뉴런으로 활성화시키거나, 상기 단위 뉴런 회로를 비활성화시키는스위치부;를 포함하는 양방향 뉴런 회로."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 스위치부는 상기 시냅스 어레이 상에 할당된 어레이 영역들의 활성화 순서에 따라, 상기 단위 뉴런 회로를입력 뉴런 또는 출력 뉴런으로 활성화시키거나 비활성화시키는 양방향 뉴런 회로."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서,상기 복수 개의 단위 뉴런 회로 중 심층 신경망의 계층 순으로 활성화되는 하나의 어레이 영역에 대응되는 단위뉴런 회로들은 활성화되고, 활성화되는 상기 하나의 어레이 영역을 제외한 나머지 어레이 영역에 대응되는 단위뉴런 회로들은 비활성화되는 양방향 뉴런 회로."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 12 항에 있어서,비활성화되는 단위 뉴런 회로는 전류가 흐르지 않도록 플로팅되거나 설정된 전압이 인가되는 양방향 뉴런 회로."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항에 있어서,상기 스위치부는 선행의 신경망 계층에서 출력 뉴런으로 활성화된 단위 뉴런 회로를 후행의 신경망 계층에서 입력 뉴런으로 활성화시키는 양방향 뉴런 회로.공개특허 10-2019-0016311-4-청구항 15 제 14 항에 있어서,상기 스위치부는 상기 선행의 신경망 계층에서 입력 뉴런으로 활성화된 단위 뉴런 회로를 상기 후행의 신경망계층에서 비활성화시키는 양방향 뉴런 회로."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "입력 신호들과 출력 신호들에 따라 가중치가 변화하는 시냅스 소자들로 이루어지는 단일 시냅스 어레이 상에서어레이 영역들을 연속적으로 순차 할당하여 신경망을 구성하는 단계;를 포함하는 신경망 구성 방법."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 신경망을 구성하는 단계는 상기 시냅스 어레이 상에 할당되는 어레이 영역들의 개수를 조절하여 상기 신경망의 은닉층의 개수를 조절하는 신경망 구성 방법."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 16 항에 있어서,상기 신경망의 계층 순으로 상기 어레이 영역들을 순차적으로 활성화하고, 상기 신경망의 계층별로 활성화되는하나의 어레이 영역을 제외한 나머지 어레이 영역을 비활성화하는 단계;를 더 포함하는 신경망 구성 방법."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제 16 항에 있어서,상기 신경망을 구성하는 단계는 인접하는 두 개의 어레이 영역들 중 후행하는 어레이 영역의 입력 신호의 개수가 선행하는 어레이 영역의 출력 신호의 개수와 동일하도록, 상기 어레이 영역들을 할당하는 신경망 구성 방법."}
{"patent_id": "10-2017-0100384", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제 16 항에 있어서,상기 신경망을 구성하는 단계는 초기 어레이 영역으로부터 행 방향 및 열 방향으로 번갈아 가면서 상기 어레이영역들을 연속적으로 순차 할당하는 신경망 구성 방법."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "단일 시냅스 어레이 상에서 은닉층(hidden layer)의 개수를 확장할 수 있는 재구성 가능한 뉴로모픽 시스템 (reconfigurable neuromorphic system) 및 이의 신경망 구성 방법이 개시된다. 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템은 입력 신호들과 출력 신호들에 따라 가중치가 변화하는 시냅스 소자들로 이루어지는 시 냅스 어레이(synapse array); 행 방향의 입력 신호들을 시냅스 소자들로 출력하고, 시냅스 소자들로부터 행 방향 의 출력 신호들을 전달받는 제1 양방향 뉴런 회로; 열 방향의 입력 신호들을 시냅스 소자들로 출력하고, 시냅스 소자들로부터 열 방향의 출력 신호들을 전달받는 제2 양방향 뉴런 회로; 및 시냅스 어레이 상에서 어레이 영역들 을 연속적으로 순차 할당하여 신경망을 구성하는 제어부;를 포함한다."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 뉴로모픽 시스템에 관한 것으로, 보다 상세하게는 단일 시냅스 어레이 상에서 심층 신경망의 은닉층 을 확장할 수 있도록 구성되는 재구성 가능한 뉴로모픽 시스템(reconfigurable neuromorphic system) 및 이의 신경망 구성 방법에 관한 것이다."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 인공 신경망(artificial neural network)을 기반으로 한 인공지능이 활발히 연구되고 있다. 인공 신경망은 신호를 집적하여 활성화 여부를 판단하는 뉴런층과 각각의 뉴런을 연결하는 시냅스로 구성된다. 뉴런층은 입력 층과 출력층 및 이들 사이에 존재하는 은닉층으로 구성된다. 복잡한 문제를 해결하기 위해서는 많은 개수의 은 닉층으로 구현된 심층 신경망(DNN; Deep Neural Network)을 필요로 한다. 심층 신경망을 기반으로 하는 딥러닝 (deep learning)을 이용하면, 패턴인식, 음성인식, 상황판단, 자율주행 등 기존의 컴퓨터로는 하기 힘든 다양한 응용이 가능하다. 하지만, 신경망 계층 수를 늘리면 연산에 필요한 복잡도가 제곱 크기로 늘어나, 현재의 폰노 이먼 기반의 컴퓨팅으로는 계산이 힘들어지게 된다. 폰노이먼의 한계를 극복하고, 인공지능을 하드웨어적으로 구현하기 위하여, 뉴런(neuron)과 시냅스(synapse)를 모방하는 뉴로모픽 시스템(neuromorphic system)이 연구되고 있다. 뉴로모픽 시스템은 뉴런의 동작을 구현하기 위하여 CMOS 기반의 회로들로 개발되고 있으며, 시냅스 동작을 구현하기 위하여 다양한 메모리 소자들이 연구되고 있다. 도 1은 종래의 뉴로모픽 시스템을 보여주는 개념도이다. 종래의 뉴로모픽 시스템은 각 층별로 뉴런층 (21~24, 41~44)과 시냅스 어레이(31~34)가 하나의 세트로 구성되어 있으며, 이들이 각 층 단위로 제어 유닛(5 0)과 연결된 형태로 배열되어 있다. 종래의 뉴로모픽 시스템은 뉴런층(21~24, 41~44)과 시냅스 어레이(31~34) 및 제어부 간의 물리적 연결(routing)을 위하여 복잡한 배선이 필요하며, 전력 및 속도 측면에서 비효율적 이다. 또한, 종래의 뉴로모픽 시스템은 구현 가능한 최대 은닉층의 개수가 고정되어 있으므로, 더 많은 은닉층 이 필요한 응용에 대해서는 활용할 수 없다. 인공 신경망의 경우 목적과 기능에 따라 신경망 구조 및 은닉층 수 가 달라지게 되는데, 이를 하드웨어적으로 고정시킬 경우 범용성 측면에서 굉장히 비효율적이다."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 단일 시냅스 어레이 상에서 은닉층(hidden layer)의 개수를 확장할 수 있는 재구성 가능한 뉴로모픽 시스템(reconfigureable neuromorphic system) 및 이의 신경망 구성 방법을 제공한다. 본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제"}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 2, "content": "들은 이하의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 측면에 따른 재구성 가능한 뉴로모픽 시스템은 입력 신호들과 출력 신호들에 따라 가중치가 변화 하는 시냅스 소자들로 이루어지는 시냅스 어레이; 행 방향의 입력 신호들을 상기 시냅스 소자들로 출력하고, 상 기 시냅스 소자들로부터 행 방향의 출력 신호들을 전달받는 제1 양방향 뉴런 회로; 열 방향의 입력 신호들을 상 기 시냅스 소자들로 출력하고, 상기 시냅스 소자들로부터 열 방향의 출력 신호들을 전달받는 제2 양방향 뉴런 회로; 및 상기 시냅스 어레이 상에서 어레이 영역들을 연속적으로 순차 할당하여 신경망을 구성하는 제어부;를 포함한다. 상기 제어부는 상기 시냅스 어레이 상에 할당되는 어레이 영역들의 개수를 조절하여 상기 신경망의 은닉층의 개 수를 조절할 수 있다. 상기 제어부는 심층 신경망의 계층 순으로 상기 어레이 영역들을 순차적으로 활성화하도록 구성될 수 있다. 상기 제1 양방향 뉴런 회로 및 상기 제2 양방향 뉴런 회로 중 적어도 하나는 상기 시냅스 소자들에 연결되는 복 수 개의 단위 뉴런 회로를 포함하고, 상기 단위 뉴런 회로는, 상기 시냅스 소자들로부터 전달되는 행 방향 또는 열 방향의 출력 신호들에 따라 발화하는 뉴런부; 상기 뉴런부에 의해 발화되어 생성되는 행 방향 또는 열 방향 의 입력 신호들을 저장하는 저장부; 및 상기 제어부에 의해, 상기 단위 뉴런 회로를 입력 뉴런 또는 출력 뉴런 으로 활성화시키거나, 비활성화시키는 스위치부;를 포함할 수 있다. 상기 제어부는 상기 심층 신경망의 계층 순으로 활성화되는 하나의 어레이 영역을 제외한 나머지 어레이 영역이 비활성화되도록 상기 복수 개의 단위 뉴런 회로를 제어할 수 있다. 상기 제어부는 상기 제1 양방향 뉴런 회로 및 상기 제2 양방향 뉴런 회로 중 비활성화되는 어레이 영역에 대응 하는 단위 뉴런 회로에 전류가 흐르지 않도록 상기 단위 뉴런 회로를 플로팅시키거나 상기 단위 뉴런 회로에 설 정된 전압을 인가할 수 있다. 상기 제어부는 인접하는 두 개의 어레이 영역들 중 후행하는 어레이 영역의 입력 신호의 개수가 선행하는 어레 이 영역의 출력 신호의 개수와 동일하도록, 상기 어레이 영역들을 할당할 수 있다. 상기 제어부는 선행의 신경망 계층에서 출력 뉴런으로 활성화된 단위 뉴런 회로가 후행의 신경망 계층에서 입력 뉴런으로 활성화되도록 상기 스위치부를 제어할 수 있다. 상기 제어부는 초기 어레이 영역으로부터 행 방향 및 열 방향으로 번갈아 가면서 상기 어레이 영역들을 연속적 으로 순차 할당할 수 있다. 본 발명의 다른 측면에 따르면, 시냅스 어레이에 연결되는 복수 개의 단위 뉴런 회로를 포함하고, 상기 시냅스 어레이의 시냅스 소자들에 신호들을 전달하거나 전달받는 양방향 뉴런 회로로서, 상기 단위 뉴런 회로는, 시냅 스 어레이의 시냅스 소자들로부터 전달되는 신호들에 따라 발화하는 뉴런부; 상기 뉴런부에 의해 발화되어 생성되는 신호들을 저장하는 저장부; 및 상기 단위 뉴런 회로를 입력 뉴런 또는 출력 뉴런으로 활성화시키거나, 상 기 단위 뉴런 회로를 비활성화시키는 스위치부;를 포함하는 양방향 뉴런 회로가 제공된다. 상기 복수 개의 단위 뉴런 회로 중 심층 신경망의 계층 순으로 활성화되는 하나의 어레이 영역에 대응되는 단위 뉴런 회로들은 활성화되고, 활성화되는 상기 하나의 어레이 영역을 제외한 나머지 어레이 영역에 대응되는 단위 뉴런 회로들은 비활성화될 수 있다. 비활성화되는 단위 뉴런 회로는 전류가 흐르지 않도록 플로팅되거나 설정된 전압이 인가될 수 있다. 상기 스위치부는 선행의 신경망 계층에서 출력 뉴런으로 활성화된 단위 뉴런 회로를 후행의 신경망 계층에서 입 력 뉴런으로 활성화시킬 수 있다. 상기 스위치부는 상기 선행의 신경망 계층에서 입력 뉴런으로 활성화된 단위 뉴런 회로를 상기 후행의 신경망 계층에서 비활성화시킬 수 있다. 본 발명의 또 다른 측면에 따르면, 입력 신호들과 출력 신호들에 따라 가중치가 변화하는 시냅스 소자들로 이루 어지는 단일 시냅스 어레이 상에서 어레이 영역들을 연속적으로 순차 할당하여 신경망을 구성하는 단계;를 포함 하는 신경망 구성 방법이 제공된다. 상기 신경망을 구성하는 단계는 상기 시냅스 어레이 상에 할당되는 어레이 영역들의 개수를 조절하여 상기 신경 망의 은닉층의 개수를 조절할 수 있다. 상기 신경망 구성 방법은 상기 신경망의 계층 순으로 상기 어레이 영역들을 순차적으로 활성화하고, 상기 신경 망의 계층 별로 활성화되는 하나의 어레이 영역을 제외한 나머지 어레이 영역을 비활성화하는 단계;를 더 포함 할 수 있다. 상기 신경망을 구성하는 단계는 인접하는 두 개의 어레이 영역들 중 후행하는 어레이 영역의 입력 신호의 개수 가 선행하는 어레이 영역의 출력 신호의 개수와 동일하도록, 상기 어레이 영역들을 할당할 수 있다. 상기 신경망을 구성하는 단계는 초기 어레이 영역으로부터 행 방향 및 열 방향으로 번갈아 가면서 상기 어레이 영역들을 연속적으로 순차 할당할 수 있다."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예에 의하면, 단일 시냅스 어레이 상에서 은닉층(hidden layer)의 개수를 확장할 수 있는 재구성 가능한 뉴로모픽 시스템(reconfigureable neuromorphic system) 및 이의 신경망 구성 방법이 제공된다."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부"}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 3, "content": "터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다."}
{"patent_id": "10-2017-0100384", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술하는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되지 않으며, 본 발명은 청 구항의 범주에 의해 정의될 뿐이다. 만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용 어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 갖 는다. 공지된 구성에 대한 일반적인 설명은 본 발명의 요지를 흐리지 않기 위해 생략될 수 있다. 본 발명의 도 면에서 동일하거나 상응하는 구성에 대하여는 가급적 동일한 도면부호가 사용된다. 본 발명의 이해를 돕기 위하 여, 도면에서 일부 구성은 다소 과장되거나 축소되어 도시될 수 있다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, \"포함 하다\", \"가지다\" 또는 \"구비하다\" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해 되어야 한다. 본 명세서 전체에서 사용되는 '~부'는 적어도 하나의 기능이나 동작을 처리하는 단위로서, 예를 들어 소프트웨 어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부'가 소프트웨어 또는 하드웨어 에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구 성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼 트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함할 수 있다. 구성요소와 '~부'에서 제공하는 기능은 복수의 구성요소 및 '~부'들에 의해 분리 되어 수행될 수도 있고, 다른 추가적인 구성요소와 통합될 수도 있다. 이하에서, 단일 시냅스 어레이(synapse array) 상에서 심층 신경망(DNN; Deep Neural Network)을 구현할 수 있 으며, 심층 신경망의 은닉층(hidden layer)의 개수를 필요에 따라 다양하게 조절할 수 있는 재구성 가능한 뉴로 모픽 시스템(reconfigurable neuromorphic system)의 실시예를 개시한다. 본 발명의 실시예에 따른 뉴로모픽 시스템은 뉴런층의 개수를 하드웨어적으로 고정시키지 않고, 재구성 가능하게 구성함으로써, 인공지능 시스템을 범용적으로 사용 가능하며 효율성을 향상시킬 수 있다. 도 2는 본 발명의 일 실시예에 따른 재구성 가능한 뉴로모픽 시스템의 구성도이다. 도 2를 참조하면, 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템은 제1 양방향 뉴런 회로(bidirectional row neuron circuits), 제2 양방향 뉴런 회로, 시냅스 어레이 및 제어부를 포함하여 구성된다. 시냅스 어레이는 입력 신호들과 출력 신호들에 따라 가중치(weight)가 변화하는 시냅스 소자들로 이루어질 수 있다. 시냅스 어레이는 크로스바(cross-bar) 형태를 가지며, 각 교차점에 시냅스 소자가 존재한다. 시 냅스 소자들은 복수의 행과 열을 이루어 격자 구조로 배열될 수 있다. 도면에서 시냅스 소자들의 도시는 생략되 었다. 시냅스 소자는 양방향 전압 극성에서 모두 동작 가능한 소자로 제공될 수 있다. 일 실시예로, 시냅스 소자는 MRAM(Magnetic Random Access Memory), RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FG 플래시 메모리(Floating-Gate Flash Memory), 차지-트랩 플래시메모리(Charge-Trap Flash Memory), SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory)과 같이 차세대 메모리를 기반으로 하는 멤리스터(memristor) 등의 다양한 정보 저장소자로 제공될 수 있다. 시냅스 어레이에서 같은 행(row)에 배열된 시냅스 소자들의 일단은 제1 양방향 뉴런 회로 중 대응하 는 하나의 단위 뉴런과 전기신호적으로 연결되어 입력 신호를 제공받거나 출력 신호를 출력한다. 상이한 행에 배열된 시냅스 소자들의 일단은 제1 양방향 뉴런 회로 중 서로 다른 단위 뉴런과 연결된다. 같은 행에 배 열된 시냅스 소자들의 타단은 제2 양방향 뉴런 회로 중 서로 다른 단위 뉴런과 전기신호적으로 연결되어 출력 신호를 출력하거나 입력 신호를 제공받는다. 같은 열(column)에 배열된 시냅스 소자들의 일단은 제1 양방향 뉴런 회로의 서로 다른 단위 뉴런과 전기신 호적으로 연결된다. 같은 열에 배열된 시냅스 소자들의 타단은 제2 양방향 뉴런 회로 중 대응하는 하나의 단위 뉴런과 전기신호적으로 연결된다. 상이한 열에 배열된 시냅스 소자들의 타단은 제2 양방향 뉴런 회로 중 서로 다른 단위 뉴런에 전기신호적으로 연결된다. 제1 양방향 뉴런 회로는 시냅스 어레이의 시냅스 소자들로 행 방향의 입력 신호들을 출력하고, 시냅 스 소자들로부터 행 방향의 출력 신호들을 전달받는다. 제1 양방향 뉴런 회로의 단위 뉴런 회로들은 심층 신경망의 계층 순서에 따라, 입력 뉴런 또는 출력 뉴런으로 활성화되거나, 비활성화될 수 있다. 제2 양방향 뉴런 회로는 시냅스 어레이의 시냅스 소자들로 열 방향의 입력 신호들을 출력하고, 시냅 스 소자들로부터 열 방향의 출력 신호들을 전달받는다. 제2 양방향 뉴런 회로의 단위 뉴런 회로들은 심층 신경망의 계층 순서에 따라, 입력 뉴런 또는 출력 뉴런으로 활성화되거나, 비활성화될 수 있다. 제어부는 단일 시냅스 어레이 상에서 어레이 영역들(131, 132, 133, 134)을 연속적으로 순차 할당하 여 신경망을 구성한다. 제어부는 시냅스 어레이 상에 할당되는 어레이 영역들(131, 132, 133, 134)의 개수를 조절하여 신경망의 은닉층의 개수를 조절할 수 있다. 제어부는 신경망 계층 순서에 따라 어레이 영역들(131, 132, 133, 134) 중 활성화되고 있는 하나의 어레이 영역을 제외한 나머지 어레이 영역은 비활성화할 수 있다. 제어부는 심층 신경망의 계층 순으로 어레이 영 역들(131, 132, 133, 134)을 순차적으로 활성화할 수 있다. 제어부는 어레이 영역(131, 132, 133, 134)의 활성화를 위해, 제1 양방향 뉴런 회로와 제2 양방향 뉴 런 회로 중 심층 신경망의 계층 순으로 활성화되는 하나의 어레이 영역의 행과 열에 대응되는 단위 뉴런 회로들을 입력 뉴런 또는 출력 뉴런으로 활성화시키고, 나머지 어레이 영역이 비활성화되도록 제1 양방향 뉴런 회로 및 제2 양방향 뉴런 회로의 단위 뉴런 회로들을 제어할 수 있다. 제어부는 인접하는 두 개의 시냅스 어레이 영역들 중 후행하는 시냅스 어레이 영역의 입력 신호의 개수가 선행하는 시냅스 어레이 영역의 출력 신호의 개수와 동일하도록, 시냅스 어레이 영역들(131, 132, 133, 134)을 할당할 수 있다. 이를 위해, 제어부는 미리 설정된 초기 어레이 영역으로부터 행 방향 및 열 방향으로 번갈아 가면서 어레이 영역들(131, 132, 133, 134)을 순차 할당하도록 구성될 수 있다. 제1 양방향 뉴런 회로 및 제2 양방향 뉴런 회로 중 비활성화되는 어레이 영역에 대응하는 단위 뉴런 회로들은 해당 시냅스 소자에 전류가 흐르지 않도록 플로팅(floating)되거나 설정된 전압이 인가된다. 도 3 내지 도 6은 본 발명의 실시예에 따른 뉴로모픽 시스템의 동작을 심층 신경망의 계층 순서에 따라 나타낸 것이다. 도 3은 시냅스 어레이의 첫 번째 어레이 영역을 활성화하고 시냅스 어레이의 나머지 영 역을 비활성화하는 동작을 나타낸 것이다. 도 3을 참조하면, 제1 양방향 뉴런 회로 중 첫 번째 어레이 영 역의 입력 뉴런에 해당하는 라인들만 활성화가 되며, 이를 통해 a개의 입력 신호가 시냅스 어레이의 첫 번째 어레이 영역의 a개의 시냅스 소자들로 들어가게 된다. 이때, 제1 양방향 뉴런 회로 중 비활 성화된 단위 뉴런 회로들에는 전류가 흐르지 않도록 플로팅(floating) 상태로 만들어주거나, 특정 전압(Vinhibi t)을 인가할 수 있다. 활성화된 단위 뉴런 회로들을 통하여 첫 번째 어레이 영역으로 들어간 신호들은 첫 번째 어레이 영역(13 1)의 시냅스 소자들을 지나면서 해당 가중치만큼 변경되어 제2 양방향 뉴런 회로의 단위 뉴런 회로들로 출 력된다. 이때, 제2 양방향 뉴런 회로 중 첫 번째 어레이 영역의 열 방향 개수와 동일한 b개의 단위뉴런 회로들만 활성화되어 출력 뉴런으로 동작하게 된다. 제1 양방향 뉴런 회로와 마찬가지로, 제2 양방향 뉴런 회로 중 비활성화된 라인(단위 뉴런 회로들)에는 플로팅(floating) 상태 또는 전류가 흐르지 않도록 특정 전압(Vinhibit)이 인가된다. 도 4는 시냅스 어레이의 두 번째 어레이 영역을 활성화하고 시냅스 어레이의 나머지 영역을 비 활성화하는 동작을 나타낸 것이다. 첫 번째 어레이 영역의 시냅스 소자들의 동작에 따라 b개의 출력 뉴런 결과 값들은 동일한 개수만큼 별도의 이동 없이 다음 계층의 입력 신호들로 활용되어, 곧바로 시냅스 어레이 의 두 번째 어레이 영역으로 전달된다. 이때, 제2 양방향 뉴런 회로의 단위 뉴런 회로들 중 첫 번째 어레이 영역과 대응되는 b개의 단위 뉴런 회로가 입력 뉴런으로 활성화된다. 입력 뉴런으로 활성화된 단위 뉴런 회로들로부터 출력되는 입력 신호들은 새롭게 할당된 두 번째 어레이 영역 의 시냅스 소자들로 들어가며, 이때 제1 양방향 뉴런 회로의 단위 뉴런 회로들 중 c개의 단위 뉴런 회로가 출력 뉴런으로 활성화되어, 시냅스 연산이 이루어진다. 시냅스 어레이 중 신경망 계층 순서에 부합 되는 하나의 어레이 영역만 동작하도록, 해당 어레이 영역에 연결된 단위 뉴런 회로들만 활성화되고, 나머지는 비활성화된다. 이후의 시냅스 어레이의 세 번째 어레이 영역과 네 번째 어레이 영역의 동작은 앞선 동작들과 동일한 방식으로 이루어지며, 각각 도 5 및 도 6에 도시되었다. 계층별 신호가 이동될 때에 있어, 앞선 층의 출 력 신호의 개수와 전달받는 뒤 층의 입력 신호 개수는 동일하게 유지된다. 본 실시예에 따른 재구성 가능한 뉴로모픽 시스템은 단일 시냅스 어레이와, 양방향 동작이 가능한 뉴 런 회로(110, 120)를 구성함으로써, 단일 시냅스 어레이 내에서 복수 개의 신경망 층을 구현할 수 있다. 본 실시예에 의하면, 행 방향 뉴런 회로와 열 방향 뉴런 회로가 입력 뉴런 동작과 출력 뉴런 동작이 모두 가능 한 양방향 뉴런 회로로 구성된다. 이에 따라, 이전 층의 출력 뉴런으로부터 다음 층의 입력 뉴런으로의 데이터 이동에 따른 시간이나 전력을 획기적으로 줄일 수 있다. 또한, 본 실시예에 의하면, 뉴런층의 개수가 하드웨어적으로 고정된 것이 아니라, 단일 시냅스 어레이에서 각 층에 필요한 어레이 영역을 온칩(on-chip)으로 할당함으로써 뉴런층의 개수를 확장할 수 있다. 따라서, 본 실시예에 의하면, 단일 시냅스 어레이 상에서 심층 신경망의 구현이 가능하며, 은닉층의 개수를 필요에 따 라 다양하게 확장 가능하다. 도 7은 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 구성도이다. 도 7은 제1 양방향 뉴런 회로 또는 제2 양방향 뉴런 회로를 보다 구체적으로 보여준다. 양방향 뉴런 회로(110, 120)는 입력 뉴런 또는 출력 뉴런으로 활성화 가능하여 양방향 동작이 가능하도록 구성 된다. 양방향 뉴런 회로(110, 120)는 복수 개의 단위 뉴런 회로를 포함한다. 일 실시예에서, 단위 뉴런 회로는 뉴런부(N1), 저장부(L1) 및 스위치부(SW1, SW2, SW3)를 포함하여 구성될 수 있다. 뉴런부(N1)는 시냅스 어레이 중 어레이 영역에 해당하는 시냅스 소자들로부터 전달받은 행 방향 또는 열 방향의 출력 신호들을 합산(integrate)하고, 활성화 함수(activation function)에 따른 결과 신호를 생성 (fire)하는 단위 뉴런으로 구성될 수 있다. 저장부(L1)는 뉴런부(N1)에 의해 발화되어 생성되는 행 방향 또는 열 방향의 신호(뉴런부의 출력 결과 값)을 임 시 저장한다. 일 실시예로, 저장부(L1)는 래치(latch)로 구성될 수 있다. 단위 뉴런 회로에는 저장부(L1)와 함 께 파형 생성기(waveform generator)가 구비될 수 있다. 파형 생성기는 뉴런부(N1)에서 발화된 신호를 원하는 전압이나 특정 파형으로 변환하여 다음 신경망 계층에 입력될 입력 신호를 생성할 수 있다. 스위치부(SW1, SW2, SW3)는 단위 뉴런 회로를 입력 뉴런 또는 출력 뉴런으로 활성화시키거나, 단위 뉴런 회로를 비활성화시킬 수 있다. 스위치부(SW1, SW2, SW3)는 제어부의 제어신호에 따라 시냅스 어레이의 시냅 스 소자들로부터 전달되는 행 방향 또는 열 방향의 출력 신호들을 뉴런부(N1)로 전달하거나 차단할 수 있다. 또 한, 스위치부(SW1, SW2, SW3)는 제어부의 제어신호에 따라 저장부(L1)에 저장된 행 방향 또는 열 방향의 입력 신호들을 시냅스 소자들로 전달하거나 차단할 수 있다. 일 실시예에서, 스위치부는 3개의 스위치들(SW1, SW2, SW3)과, 이 스위치들(SW1, SW2, SW3)을 제어하는 제어 회 로(110a, 120a)로 구성될 수 있다. 제1 스위치(SW1)는 시냅스 소자들과 뉴런부(N1) 간을 연결 혹은 차단하거나, 시냅스 소자들과 저장부(L1) 간을 연결 혹은 차단시키도록 구성될 수 있다. 제1 스위치(SW1)는 SPDT(Single-Pole Double Throw)의 스위치 형태로 제공될 수 있다. 제2 스위치(SW2)는 뉴런부(N1)와 저장부(L1) 간을 연결 혹은 차단시키도록 제공될 수 있다. 제3 스위치(SW3)는 시냅스 소자들과 저장부(L1) 간을 연결 혹은 차단시키도록 제공될 수 있다. 제2 스위치(SW2) 및 제3 스위치 (SW3)는 SPST(Single pole single throw)의 형태로 제공될 수 있다. 스위치부(SW1, SW2, SW3)는 제어회로(110a, 120a)에 의해 온/오프 제어될 수 있다. 제어 회로(110a, 120a)는 제어부에 설정된 신경망 계층 순서에 따라 제어될 수 있다. 제어부는 선행의 신경망 계층에서 출력 뉴런으로 활성화된 단위 뉴런 회로가 후행의 신경망 계층에서 입력 뉴런으로 활성화되도록 스위치부(SW1, SW2, SW3)를 제어할 수 있다. 또한, 제어부는 선행의 신경망 계층에서 입력 뉴런으로 활성화된 단위 뉴런 회로가 후행의 신경망 계층에 서 비활성화되도록 스위치부(SW1, SW2, SW3)를 제어할 수 있다. 도 8은 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 단위 뉴런 회 로가 출력 뉴런으로 활성화된 경우의 동작을 나타낸다. 이 경우, 제1 스위치(SW1)는 단자 a(Na)와 연결되며, 제 2 스위치(SW2)는 닫히고 제3 스위치(SW3)는 열리게 된다. 이에 따라, 시냅스 어레이 중 어레이 영역에서 동작하는 시냅스 소자들에서 출력되는 출력 신호(O1)가 뉴런부(N1)로 전달되어 합산되어 발화되며, 뉴런부(N1) 의 결과값은 제2 스위치(SW2)를 통해 전달되어 저장부(L1)에 임시 저장된다. 도 9는 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 단위 뉴런 회 로가 입력 뉴런으로 활성화된 경우의 동작을 나타낸다. 이 경우, 제1 스위치(SW1)는 단자 b(Nb)와 연결되고, 제 2 스위치(SW2)가 열리고, 제3 스위치(SW3)는 닫히게 된다. 이후, 저장부(L1)에 저장되어 있는 결과 값을 참고하 여 동작을 위한 전압 파형의 입력 신호(I1)가 생성되고, 제3 스위치(SW3)와 제1 스위치(SW1)를 통해 시냅스 어 레이 중 어레이 영역에 해당하는 시냅스 소자들로 입력된다. 도 10 및 도 11은 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로 중 비 활성화된 단위 뉴런 회로의 동작을 나타낸 것이다. 비활성화되는 단위 뉴런 회로의 경우, 플로팅(floating) 되 거나 특정 전압(Vinhibit)이 인가될 수 있다. 도 10은 플로팅이 된 경우로써, 제1 스위치(SW1)는 단자 b(Nb)와 연 결되고, 제2 스위치(SW2)와 제3 스위치(SW3)는 모두 열려 있는 상태이다. 도 11은 시냅스 소자로 전류가 흐르지 않도록 하는 특정 전압(Vinhibit)을 단위 뉴런 회로에 인가하는 경우를 나타 낸 것이다. 이 경우, 파형 생성기(Waveform Generator)에서 생성된 특정 전압이 제3 스위치(SW3)와 제1 스위치 (SW1)를 통하여 시냅스 어레이의 시냅스 소자에 전달됨으로써, 어레이 영역에 해당하지 않은 나머지 시냅 스 소자들을 비활성화하게 된다. 비활성화되는 시냅스 소자는 가중치가 변화하지 않게 될 것이다. 도 12는 본 발명의 다른 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 단위 뉴 런 회로의 구성도이고, 도 13 내지 도 14는 각각 양방향 뉴런 회로의 단위 뉴런 회로가 출력 뉴런과 입력 뉴런 으로 동작하는 경우를 보여주는 도면이다. 도 12 내지 도 14를 참조하면, 양방향 뉴런 회로(110, 120)의 스위치 부는 1개의 스위치(SW1)로 구현되는 점에서 앞서 설명한 실시예와 차이가 있다. 저장부(L1)에 신호를 저장할 필요가 없거나, 파형 생성기(Waveform Generator)에서 별도의 저장 방식이 있을 경 우, 도 12의 도시와 같이, 뉴런부(N1)와 저장부(L1)가 직접적으로 연결될 수 있다. 또한, 파형 생성기에서 발생 하는 파형을 별도의 변형 없이 활용할 경우에도 별도의 스위치 없이 입력 뉴런으로 활용이 가능하다. 상기 설명 한 두 방식 모두 양방향 뉴런 회로를 동작시키기 위한 실시예들 중의 일부로서, 다른 형태로 스위치부가 구현되 는 것도 가능하다. 딥러닝에서 문제가 주어졌을 때, 은닉층의 개수와 뉴런의 개수(각 층의 크기)를 몇 개로 설정해야 성공적으로 학습을 수행할 수 있는가를 미리 아는 것은 매우 힘들다. 따라서, 은닉층의 개수나 뉴런의 개수가 하드웨어적으 로 고정되어 있는 상황에서 다양한 문제에 대응하는 것은 매우 어렵다. 하지만, 본 발명의 실시예에 의하면, 은 닉층의 개수를 자유롭게 재구성 가능하며, 각 층에서의 뉴런 개수 또한 자유롭게 설정 가능하다. 도 15는 본 발명의 실시예에 따른 뉴로모픽 시스템에 적용 가능한 온칩 학습 알고리즘(on-chip learning algorithm)을 나타낸 것이다. 도 15를 참조하면, 초기에 신경망의 계층 순에 따라 시냅스 어레이 영역들을 할당 하고(S10), 시냅스 소자들에 초기 가중치를 설정하여(S20) 인공 신경망을 설정하고, 설정된 인공 신경망을 이용 하여 학습을 수행한다(S30 내지 S50). 시냅스 소자의 학습은 입력 신호와 출력 신호의 타이밍 차이에 따라 가중치가 증감하여 업데이트되는 방식으로 이루어질 수 있으며, 설정한 학습 횟수(에포크)에 도달할 때까지 학습을 반복한다(S60). 바둑 학습을 예로 들면, 학습을 시키고자 하는 많은 개수의 기보들이 존재하는데, 이들을 한 번씩 학습을 시킬 때 1 에포크(epoch)가 진행되었다고 표현한다. 설정한 에포크 동안에 원하는 만큼의 성능(작은 에러)이 나오지 않을 경우에는 현재의 신경망 층의 개수로는 해당 문제를 해결하기가 힘든 것으로 판단할 수 있고, 새로운 층 (layer)을 추가하게 된다(S70). 이때, 단일 평면 시냅스 어레이에 새로운 주소를 할당함으로써 새로운 층을 추가할 수 있다. 이때, 추가되는 층 의 크기(뉴런의 개수) 또한 자유롭게 설정이 가능하다. 따라서, 본 발명의 학습 알고리즘을 이용하게 되면, 좀 더 다양한 문제에 대해 유연하게 대처할 수 있는 뉴로모픽 시스템의 구현이 가능하다. 예를 들어, 보유한 학습 샘플들에 대해 모두 2번씩 학습을 진행하면, 2 에포크 진행이 되는데, 보통 이 에포크, 즉 학습 반복 횟수가 늘어날수록 성능이 좋아지지만, 학습 성능이 수렴(saturation)되는 특성이 있다. 일반적으 로는 100 ~ 200회 정도의 에포크에서 성능이 수렴하는 경우가 많다. 설정한 최대 에포크 동안 학습을 진행한 후 성능을 평가하였을 때, 기대 이하의, 또는 원하는 만큼의 성능(에러)이 나오지 않을 경우 신경망 계층을 추가한 다. 신경망은 층의 개수가 늘어나면 늘어날수록 성능이 좋아지지만, 무조건 많아진다고 계속 좋아지는 것은 아니며, 이 또한 수렴하는 형태를 띤다. 은닉층 필요 이상으로 많을 경우 시스템의 크기가 커져서 속도가 느려지거나 전 력 소모가 커지는 단점이 따라오게 된다. 결국 원하는 정도의 성능을 얻기 위한 최소한의 층수 설정이 가장 중 요한 부분 중 하나이다. 본 발명의 경우, 층 수 변경이 하드웨어 기반 시스템 내에서 자유자재로 가능하기 때문에 성능을 평가하고 그에 맞춰서 층 수를 늘려나갈 수 있다. 예를 들어, 사람 얼굴 인식을 진행한다고 하였을 때 최대 에포크 만큼 학습 하였음에도 얼굴 인식률이 90% 수준이고 원하는 수준의 인식율은 97%라 한다면 층 수를 늘릴 수 있다. 다시 바둑 예시를 들면, 이 경우에도 최대 에포크 만큼 학습했지만 승률이 50% 에 불과하고 원하는 승률의 수준 은 90%라면, 층 수를 늘릴 수 있다. 반대로, 최대 에포크 만큼 학습하였을 때 92%의 승률이 나오면 더 이상 층 수를 늘리지 않고 학습을 끝낼 수 있다. 도 16 내지 도 19는 본 발명의 다양한 실시예들에 따라 재구성 가능한 뉴로모픽 시스템의 어레이 영역들을 할당 하는 예를 보여주는 개념도이다. 도 16 내지 도 19를 참조하면, 본 발명의 실시예에 따라 신경망의 계층들 (A1~A6)이 확장되는 다양한 패턴들이 개시된다. 도시된 신경망 구성 및 계층 확장 방법에서 공통되는 점은 다음 층의 입력의 개수가 이전 층의 출력의 개수와 같게 설정되며, 신경망의 계층 확장은 연속적으로 이루어지는 것이다. 즉, 초기 어레이 영역으로부터 행 방향 및 열 방향으로 번갈아 가면서 단일 사각 평면 상의 시냅스 어레이 상에서 어레이 영역들(A1~A6)이 연속적 으로 순차 할당된다. 시냅스 어레이 상에 할당되는 어레이 영역들(A1~A6)의 개수를 조절하여 신경망의 은닉층의 개수 조절이 가 능하다. 예를 들어, 어레이 영역들(A1~A6)의 개수가 6개인 경우, 첫 번째 어레이 영역은 입력층, 마지막 어레이 영역은 출력층이 되고, 어레이 영역들의 개수 중 2개를 제외한 나머지 4개의 어레이 영역들이 은닉층이 된다. 시냅스 어레이 상에 어레이 영역들(A1~A6)이 할당되면, 신경망의 계층 순으로 어레이 영역들(A1~A6)의 시 냅스 소자들이 순차적으로 활성화되어 학습이 수행된다. 각 계층에서 활성화되는 하나의 어레이 영역을 제외한 나머지 어레이 영역은 비활성화되며, 비활성되되는 어레이 영역의 시냅스 소자들은 학습이 수행되지 않는다. 선행하는 계층에서 후행하는 계층으로의 확장은 한 방향으로만 가능한 것이 아니라, 매번 확장되었던 방향에 수 직한 두 방향(도 17, 도 19의 도면부호 E1, E2) 중 어느 하나의 방향으로 선택이 가능하다. 단, 이미 형성되어 있는 어레이가 차지하고 있는 영역에 따라 한 방향의 방향 선택만 가능한 경우, 해당 방향으로 새로운 어레이 영역이 추가될 수도 있다. 본 발명의 실시예에 따른 방법은 예를 들어 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 컴퓨 터로 읽을 수 있는 기록매체는 SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘 발성 메모리, ROM(Read Only Memory), PROM(Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM(Phase-change RAM),MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM)과 같은 불휘발성 메모리, 플로피 디스크, 하드 디스크 또는 광학적 판독 매체 예를 들어 시디롬, 디브이디 등과 같은 형태의 저장매체일 수 있으나, 이에 제한되지는 않는다. 이상의 실시예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시예들도 본 발명의 범위에 속하는 것임을 이해하여야 한다. 본 발명의 기술적 보호범위 는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언 적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명까지 미치는 것임을 이해하여야 한다."}
{"patent_id": "10-2017-0100384", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 종래의 뉴로모픽 시스템을 보여주는 개념도이다. 도 2는 본 발명의 일 실시예에 따른 재구성 가능한 뉴로모픽 시스템의 구성도이다. 도 3 내지 도 6은 본 발명의 실시예에 따른 뉴로모픽 시스템의 동작을 심층 신경망의 계층 순서에 따라 나타낸 것이다. 도 7은 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 구성도이다. 도 8은 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 단위 뉴런 회 로가 출력 뉴런으로 활성화된 경우의 동작을 나타낸다. 도 9는 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 단위 뉴런 회 로가 입력 뉴런으로 활성화된 경우의 동작을 나타낸다. 도 10 및 도 11은 본 발명의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로 중 비 활성화된 단위 뉴런 회로의 동작을 나타낸 것이다. 도 12는 본 발명의 다른 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 구성도 이다.도 13은 도 12의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 단위 뉴런 회로 가 출력 뉴런으로 동작하는 경우를 보여주는 도면이다. 도 14는 도 12의 실시예에 따른 재구성 가능한 뉴로모픽 시스템을 구성하는 양방향 뉴런 회로의 단위 뉴런 회로 가 입력 뉴런으로 동작하는 경우를 보여주는 도면이다. 도 15는 본 발명의 실시예에 따른 뉴로모픽 시스템에 적용 가능한 온칩 학습 알고리즘(on-chip learning algorithm)을 나타낸 것이다. 도 16 내지 도 19는 본 발명의 다양한 실시예들에 따라 재구성 가능한 뉴로모픽 시스템의 어레이 영역들을 할당 하는 예를 보여주는 개념도이다."}
