應用 FPGA 於 IC 測試之研製 
計畫編號：NSC 97－2622－E－168－012－CC3 
執行期間：97 年 8 月 1 日至 98 年 7 月 31 日 
主持人：謝承道 崑山科技大學電機系 
共同主持人：黃世杰 國立成功大學電機系 
 
摘要 
隨者半導體科技的快速發展，IC 測試
已成為儀器發展的一大趨勢。本計畫發展應
用 元 件 可 程 式 邏 輯 閘 陣 列 (Field 
Programmable Gate Array, FPGA) 實現 IC測
試所需之各種通訊介面，其中包括內部整合
電路(Inter-Integrated Circuit, I2C)、序列周邊
介面(Serial Peripheral Interface, SPI)及通用
序列匯流排(Universal Serial Bus, USB)，用
以傳輸各種測試指令及測試資料。再配合各
種 IC 之特性撰寫相關測試程式，達到快速
且準確地分析訊號，以提供 IC 測試之依
據。並可依據不同之 IC 特性，透過修改軟
體程式以達到儀器升級之目的。 
日月光半導體製造股份有限公司目前
主要營業項目之一為 IC 測試，為了提高測
試儀器之效率與準確性，並使之適用於更廣
泛之 IC，以降低儀器之成本，並提升企業
競爭力，所以需要 FPGA 應用人才。經由本
計畫之推動，協助該公司提升其產品效能，
並培育 FPGA 及 IC 測試應用人才。 
關鍵詞：IC 測試、元件可程式邏輯閘陣列、
內部整合電路、序列周邊介面、通
用序列匯流排 
 
Abstract 
The IC tests or measurements of 
instruments are a trend due to the 
development of semiconductor technology. In 
this project, the FPGA (Field Programmable 
Gate Array) is applied to implement 
communication interfaces, including I2C 
(Inter-Integrated Circuit), SPI (Serial 
Peripheral Interface), and USB (Universal 
Serial Bus), which are used in transferring 
data of IC testing. The analysis results can 
supply the function of the IC tests. The 
instrument also can be upgraded by modifying 
the program. 
The main businesses of ASE (Advanced 
Semiconductor Engineering) INC are IC 
testing and packing. To decrease the 
expenditure of IC testers, the efficiency and 
accuracy of the instrument should be 
increased, and it can apply to more types IC. 
In this project, the engineers are trained to 
have the ability of IC test and FPGA program. 
Besides, the students attended this project is 
expected to be the employee of ASE INC. 
Keywords：IC Testing, FPGA, I2C, SPI, USB. 
 
I. 計畫緣由與目的 
小小一顆 IC 深深影響現代人的生活，
它被廣範運用於資訊、通訊及各類消費性的
電子相關產品上，以全球科技發展可預見未
來 IC 勢必改變人類的生活習慣，一顆 IC 的
完成累積無數人的心血，從 IC 設計、晶圓
製造到封裝、測試任何一個步驟都不可以有
所缺失。隨著半導體及電子科技的快速發
展，也帶動相對應各種不同 IC 功能之測試
儀器之發展。針對不同之應用場合分別發展
出各式類比/數位 IC，其質與量均與日遽
增，因此，IC 測試儀器之需求亦不斷快速
成長[1-4]。 
所有 IC 在出廠前必須通過嚴格而複雜
之測試程序[5-8]，而 IC 測試的過程幾乎百
分之百自動化，使用者可以在機器上設定規
格，IC tester 將自動檢測，其中幾樣重要測
試說明如下： 
1. 接續性測試：檢測每一根接腳內接的保
護用二極體（共有兩個，一個接地，一
個通電源）是否功能無誤。 
2. 功能測試：以客戶所提供之測試資料（test 
及高速模式三種。標準模式速度為
100Kbps，快速模式速度為 400Kps，高速
模式速度為 3.5Mbps。 
在 I2C 匯流排中，送出訊號到 I2C 匯
流排上的元件稱為傳送者（Transmitter）。
而接收 I2C 匯流排上的元件稱為接收者
（Receiver）。控制時脈的元件稱為主控元
件（Master Device），控制訊號之發送及開
始和結束的裝置都是由主控元件所發送
的。其它的元件則稱為從屬元件（Slave 
Device）。I2C 的通訊原理是由 I2C 匯流排
上的主控元件先發出從屬元件的位址，表
示主控元件想要和從屬元件進行溝通，等
待從屬元件回應之後，主控元件才能依續
送出資料給從屬元件。在 I2C 規格中，主
控元件及從屬元件兩者都有可能會是傳送
者，也有可能是接收者，如圖 1 所示，主
要看通訊的內容而定。 
 
Master Slave
Date
Clock
Clock
Master傳送Slave資料
Master Slave
Date
Master讀取Slave資料
圖 1 Master 傳送和讀取 Slave 資料 
 
I2C 只用 SDA 以及 SCL 就能並聯所有
I2C 介面的元件，並且在同一個 I2C Bus 還
能容許兩個以上的主控 IC。通常連接到 
I2C BUS 之元件數目，從元件位址最多能
到 10 位元來看，可達到 1024 個元件，不
過實際上會受限於匯流排的總電容值，在
I2C 之規格中限定匯流排的總電容必須要
小於 400pF，但對一般之應用來說，雖然這
限制會使 I2C 匯流排上的元件數減少，但
這個限制數目應該就足夠了。另外，I2C Bus
為二線式之匯流排，因此除錯及維護非常
容易，且連接成本較平行式匯流排低。在
硬體方面，任何一個元件因情況需要增加
或移除，並不會影響整體電路的功能。在
軟體方面，因為具有一定之資料格式，故
同一個模組可應用在不同的元件上，能節
省不少軟體開發時間。因此設計者能在完
成初步規劃之後，直接採用 I2C 元件使方
塊圖立刻成為實際之電路，故能節省設計
開發的時間，如圖 2 所示。 
 
Master Slave2
Slave3Slave1
SCL
SDA
 
圖 2 I2C Bus 示意圖 
 
(C) SPI 
接著，介紹本計畫第二項研究之方
法，SPI 為 Serial Peripheral Interface（串列
周邊介面）之簡稱，是由 Motorola 公司開
發的，由於其簡單實用，又不牽涉到專利
的問題，因此許多廠商的設備都應用該介
面。SPI 介面並沒有標準規範，大部份廠商
都是參照 Motorola 的 SPI 介面定義來設
計，但因為沒有確切的版本規範，不同家
族產品的 SPI 介面在技術上存在一定的差
別，容易引歧義，有的甚至無法直接互連。 
SPI 是一個同步的通訊協定，採用主從
模式（Master Slave）架構，支援多 Slave
模式應用，一般僅支援單 Master。所有的
傳輸會根據一個共同的時脈訊號，這時脈
訊號所傳輸速度能高達 5Mbps，這個同步
的時脈訊號是由主控裝置所產生，而負責
接收的從屬裝置則會使用此時脈來對所收
到的位元串流進行同步。 
 
SCLK
MOSI
MISO
SS
Master Slave
 
圖 3 SPI 主要的四種訊號 
 
SPI 通訊主要有四種訊號：分別為串列
輸入數據訊號、串列輸出數據訊號、時脈
是由一個或多個交易（transction）所組成，
而交易更由三種封包（packet）組成，分別
為標記（token）封包、資料封包與交握
（handshake）封包，當主機控制器送出一
個標記封包，使是一筆交易（transaction）
的開始，這個標記封包描述了交易型態、
交易方向、裝置位址與端點數目。在交易
中，資料由主機傳送到裝置，或是由裝置
傳送到主機，其傳送方向皆是由標記封包
指定，然後提出交易的一方送出一個資料
封包，而傳送之目的方則回應以一個交握
封包來指示傳送是否成功。 
 
III. 研究成果 
硬體與硬體之間的溝通，須透過溝通介
面來傳遞資料，本計畫目的在於以 VHDL
程式語言來實現各種通訊介面，達到雙方的
數據互相傳輸。軟體的部分是採用 XILINX
開發的 ISE9.1 版本，且使用 VHDL 硬體描
述語言攥寫。硬體的部分也是採用 XILINX
研發的 VIRTEX5 系列的版子，來互相傳遞
資料。 
ML505 ML506
 
圖 4 實際接線圖 
 
I2C 通訊協定之設計，硬體接線如圖 4
所示，而設計之流程圖如圖 5 及圖 6 所示。
圖 5 所示為 Master 設計之流程圖，當 Master
發送完開始訊號之後，繼續則發送 address
及 RW 訊號。當發送完之後，則等待 Slave
所發送之確認訊號，若 Master 沒收到確認
訊號，則立刻結束。Master 收到確認訊號之
後，則進行讀或寫之判斷，若為寫訊號，則
將開始傳送 data，data 傳送完畢之後，則再
等確認訊號，若 Master 沒收到確認訊號，
則立刻結束。Master 收到確認訊號之後，則
決定是否繼續收下一筆或者是結束。假設
Master 為讀資料，則當收完 data 之後，則必
須發送一個確認訊號告知 Slave，並且決定
是否繼續收下一筆或者是結束。 
開始訊號
送address和RW
確認
讀/寫
送data
確認
下一筆data
結束訊號
收data
送確認
下一筆data
結束訊號
是
是
是
寫
否
否
否
讀
否
是
idle
Master
 
圖 5 Master 設計之流程圖 
 
圖 6 所示為 Slave 設計之流程圖，當
Master 發送完開始訊號之後，則 Slave 必須
接收及判斷 Master 傳送之 address 是否與本
身 address 吻合，若不吻合則立刻結束。若
為吻合則 Slave 必須發送一個確認訊號告知
Master。送完確認訊號之後，則 Slave 必須
判斷是讀或寫資料。若為讀資料，則將接收
Master 所傳送之 data，並且在收完 data 之
後，發送一個確認訊號，最後在判斷是否有
結束訊號，若沒結束訊號則繼續收下一筆，
否則立刻結束。若為寫資料，則必須發送
data 至 Master，發送完 data 之後則等待
Master 所發送之確認訊號。假設沒收到確認
訊號，則立刻結束，否則繼續傳送下一筆
data。 
圖 7 為經由邏輯分析儀所擷取之實際
 
 
 
(a) 
 
 
 
(b) 
 
 
 
(c) 
 
 
 
(d) 
圖 8 S  
(a) CPOL=0、CP =1、CPHA=0。 
 
PI 時序圖
HA=0。(b) CPOL
(c) CPOL=0、CPHA=1。(d) CPOL=1、CPHA=1。 
