<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml" lang="" xml:lang="">
<head>
  <meta charset="utf-8" />
  <meta name="generator" content="pandoc" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0, user-scalable=yes" />
  <title>_referenciaQuartus</title>
  <style type="text/css">
      code{white-space: pre-wrap;}
      span.smallcaps{font-variant: small-caps;}
      span.underline{text-decoration: underline;}
      div.column{display: inline-block; vertical-align: top; width: 50%;}
  </style>
  <style type="text/css">
a.sourceLine { display: inline-block; line-height: 1.25; }
a.sourceLine { pointer-events: none; color: inherit; text-decoration: inherit; }
a.sourceLine:empty { height: 1.2em; }
.sourceCode { overflow: visible; }
code.sourceCode { white-space: pre; position: relative; }
div.sourceCode { margin: 1em 0; }
pre.sourceCode { margin: 0; }
@media screen {
div.sourceCode { overflow: auto; }
}
@media print {
code.sourceCode { white-space: pre-wrap; }
a.sourceLine { text-indent: -1em; padding-left: 1em; }
}
pre.numberSource a.sourceLine
  { position: relative; left: -4em; }
pre.numberSource a.sourceLine::before
  { content: attr(title);
    position: relative; left: -1em; text-align: right; vertical-align: baseline;
    border: none; pointer-events: all; display: inline-block;
    -webkit-touch-callout: none; -webkit-user-select: none;
    -khtml-user-select: none; -moz-user-select: none;
    -ms-user-select: none; user-select: none;
    padding: 0 4px; width: 4em;
    color: #aaaaaa;
  }
pre.numberSource { margin-left: 3em; border-left: 1px solid #aaaaaa;  padding-left: 4px; }
div.sourceCode
  {  }
@media screen {
a.sourceLine::before { text-decoration: underline; }
}
code span.al { color: #ff0000; font-weight: bold; } /* Alert */
code span.an { color: #60a0b0; font-weight: bold; font-style: italic; } /* Annotation */
code span.at { color: #7d9029; } /* Attribute */
code span.bn { color: #40a070; } /* BaseN */
code span.bu { } /* BuiltIn */
code span.cf { color: #007020; font-weight: bold; } /* ControlFlow */
code span.ch { color: #4070a0; } /* Char */
code span.cn { color: #880000; } /* Constant */
code span.co { color: #60a0b0; font-style: italic; } /* Comment */
code span.cv { color: #60a0b0; font-weight: bold; font-style: italic; } /* CommentVar */
code span.do { color: #ba2121; font-style: italic; } /* Documentation */
code span.dt { color: #902000; } /* DataType */
code span.dv { color: #40a070; } /* DecVal */
code span.er { color: #ff0000; font-weight: bold; } /* Error */
code span.ex { } /* Extension */
code span.fl { color: #40a070; } /* Float */
code span.fu { color: #06287e; } /* Function */
code span.im { } /* Import */
code span.in { color: #60a0b0; font-weight: bold; font-style: italic; } /* Information */
code span.kw { color: #007020; font-weight: bold; } /* Keyword */
code span.op { color: #666666; } /* Operator */
code span.ot { color: #007020; } /* Other */
code span.pp { color: #bc7a00; } /* Preprocessor */
code span.sc { color: #4070a0; } /* SpecialChar */
code span.ss { color: #bb6688; } /* SpecialString */
code span.st { color: #4070a0; } /* String */
code span.va { color: #19177c; } /* Variable */
code span.vs { color: #4070a0; } /* VerbatimString */
code span.wa { color: #60a0b0; font-weight: bold; font-style: italic; } /* Warning */
  </style>
  <style>
  /* fundo para o trecho de código */
  div.sourceCode { overflow-x: auto; background-color: rgb(245,245,245);}  /*rgb(250,250,250)*/
  body {font-family: "Lato", sans-serif;}
  
  /* Para dividir a pagina em duas colunas */
   .column {
    float: left;
    width:49%;
    justify-content: center;
    align-items: center;
  }
  
  /* Clear floats after the columns */
  .row:after {
    content: "";
    display: table;
    clear: both;
  }
  
  /* Inicio do menu tipo acordeon */
  .accordion{
    background-color: #eee;
    color: #444;
    cursor: pointer;
    padding: 18px;
    width: 100%;
    border: none;
    text-align: left;
    outline: none;
    font-size: 15px;
    transition: 0.4s;
    font-weight: bold;
  }
  .active, .accordion:hover {
    background-color: #a4b8b6;
  }
  .panel {
    /*Versao anterior do accordion usa  max-height: 0 para fazer a transition e nao aceita aninhamento de acordeon*/
    padding: 0 10px;
    background-color: #f9f9f9;
    max-height: 0;
    overflow: hidden;
    transition: max-height 0.2s ease-out;
    margin-left: 0%;
  }
  .panel p {
    margin-left: 1%;
  }
  /*Inicio do Acordeon Aninhado*/
  button.accordionNested{
    background-color: #eee;
    color: #444;
    cursor: pointer;
    padding: 18px;
    width: 100%;
    border: none;
    text-align: left;
    outline: none;
    font-size: 15px;
    font-weight: bold;
  }
  .activeNested, .accordionNested:hover {
    background-color: #a4b8b6;
  }
  .panelNested {
    /*Aceita aninhamento mas nao faz transition*/
    padding: 0 10px;
    background-color: #f9f9f9;
    display: none;
    overflow: hidden;
    margin-left: 0%;
  }
  .panelNested p {
    margin-left: 1%;
  }
  /*Inicio do Segundo Acordeon Aninhado*/
  button.accordionNestedTwo{
    background-color: #eee;
    color: #444;
    cursor: pointer;
    padding: 18px;
    width: 100%;
    border: none;
    text-align: left;
    outline: none;
    font-size: 15px;
    font-weight: bold;
  }
  .activeNestedTwo, .accordionNestedTwo:hover {
    background-color: #a4b8b6;
  }
  .panelNestedTwo {
    /*Aceita aninhamento mas nao faz transition*/
    padding: 0 10px;
    background-color: #f9f9f9;
    display: none;
    overflow: hidden;
    margin-left: 0%;
  }
  .panelNestedTwo p {
    margin-left: 1%;
  }
  /* Fim do menu tipo acordeon */
  
  .bloco .title {
      display: block;
  }
  
  /*Bloco de solucao de exercicio*/
  .bloco .label,
  .bloco .separator {
      font-weight: bold;
  }
  
  .bloco .separator {
      margin-right: .6em;
  /*    margin-left: .6em;  */
  }
  /* Solução */
  div.solucao {
    border-left: .3em solid #dd4444;   /*#dc3c01; */
    margin-left: -.8em;
    padding-left: .4em;
    position: relative;
    font-size: 90%;
  }
  
  div.solucao .conteudo {
    display: none;
    padding-top: 1px;
  }
  
  div.solucao button {
    color: #0000AF;
    background-color: white;
    border-radius: 5px;
  }
  
  div.solucao button.viewed {
    color: #FF2020;
    background-color: white;
    border-radius: 5px;
  }
  
  div.exemplo {
    /*background-color: lightgray;*/
    margin-left: 5%;
    margin-right: 5%;
  }
  
  div.exemplo .sourceCode  {
    /*background-color: lightgray;*/
    margin-left: 2%;
    margin-right: 2%;
  }
  
  div.adicional {
    margin-left: 1%;
  }
  /* Alinhamento dos títulos e parágrafos */
  
  body{margin-left: 5%; margin-right: 5%;
           color: black; background-color: #f9f9f9;}
  
  hr{
      margin-left: -4%;
      background-color: rgb(0,150,150);  /*anterior:    240,240,240 */
  }
  h1{
      margin-left: -4%;
      /*background-color: rgb(210,210,220);*/
  }
  
  h2{
      margin-left: -4%;
      /*background-color: rgb(220,220,230);*/
  }
  
  h3{
      margin-left: 0%;  /*-4%;*/
      /*background-color: rgb(230,230,240);*/
  }
  
  h4{
      margin-left: 0%;  /*-4%;*/
      /*background-color: rgb(240,240,250);*/
  }
  h5{
      margin-left: 0%;  /*-4%;*/
      /*background-color: rgb(245,245,250);*/
  }
  
  /* Cores */
  i{color: red}
  em{color: green}
  cite{color: brown}
  /* blockquote > p { */
  blockquote{color: red}
  blockquote p {
    margin-bottom: 0;
    font-size: 14px;
    font-weight: 300;
    line-height: 2em;
  }
  
  /* ---- Front Matter ----
  Pandoc header DIV. Contains .title, .author and .date. Comes before div#TOC.
  Only appears if one of those three are in the document.   */
  
  div#header, header
      {
      /* Put border on bottom. Separates it from TOC or body that comes after it. */
      border-bottom: 1px solid #aaa;
      margin-bottom: 0.5em;
      }
  
  .title /* Pandoc title header (h1.title) */
      {
      text-align: center;
      }
  
  .author, .date /* Pandoc author(s) and date headers (h2.author and h3.date) */
      {
      text-align: center;
      }
  
  /* Pandoc table of contents DIV when using the --toc option.
     NOTE: this doesn't support Pandoc's --id-prefix option for #TOC and #header.
     Probably would need to use div[id$='TOC'] and div[id$='header'] as selectors.
  */
  
  div#TOC, nav#TOC
      {
      /* Put border on bottom to separate it from body. */
  /*    border-bottom: 1px solid #aaa;   */
      margin-bottom: 0.5em;
      }
  
  @media print
      {
      div#TOC, nav#TOC
          {
          /* Don't display TOC in print */
          display: none;
          }
      }
  /* ---- Images ---- */
  img {
      /* Let it be inline left/right where it wants to be, but verticality make
         it in the middle to look nicer, but opinions differ, and if in a multi-line
         paragraph, it might not be so great.
         vertical-align: middle;
      */
      vertical-align: middle;
      max-width: 600px;
      height:auto;
      }
  div.figure /* Pandoc figure-style image */
      {
      /* Center the image and caption */
      margin-left: auto;
      margin-right: auto;
      text-align: center;
      font-style: italic;
      max-width: 600px;
      height:auto;
      }
  p.caption /* Pandoc figure-style caption within div.figure */
      {
      /* Inherits div.figure props by default */
      }
  /* ---- Tables ---- */
  table {
      margin-left: auto;
      margin-right: auto;
      margin-bottom: 24px;
      border-spacing: 0;
      border-bottom: 2px solid black;
      border-top: 2px solid black;
  }
  table th {
      padding: 3px 10px;
      background-color: white;
      border-top: 1px;
      border-left: 1px;
      border-right: 1px;
      border-bottom: 1px solid black;
  }
  table td {
      padding: 3px 10px;
      border-top: 1px;
      border-left: 1px;
      border-bottom: 1px;
      border-right: 1px;
  }
  /* fundo para as linhas das tabelas */
  tr.even{
    background-color: rgb(230,230,240);
  }
  tr.odd{
    background-color: rgb(250,250,250);
  }
  </style>
  
  
  <script type="text/javascript">
      function exibe(e)
      {
          var div = e.parentNode.firstElementChild;
          var nome = e.parentNode.id;
          var tipo=nome.substring(0, 3).toUpperCase()
          switch (tipo) {
            case "SOL":
                nome = "Solução";
                break;
            case "COD":
                nome = "Código";
                break;
            case "DIC":
                nome = "Dica";
                break;
            case "DIA":
                nome = "Diagrama";
                break;
            case "RES":
                nome = "Resumo";
                break;
            case "CON":
                nome = "Conteúdo";
                break;
            default:
                nome = "";
            }
  
          if (div.style.display == "" || div.style.display == "none") {
              div.style.display = "block";
              e.setAttribute("class", "viewed");
              e.innerHTML = "Esconder ";
          } else {
              div.style.display = "none";
              e.innerHTML = "Exibir "+nome;
          }
      }
      function validaBinario(nome) {
          var valor, tamanho, i;
          document.getElementById(nome).style.color = "black";
          valor = document.getElementById(nome).value;
          tamanho=valor.length;
          for (i=0;i<tamanho; i=i+1){
              if ( valor[i] != 1 && valor[i] != 0 ){
                  document.getElementById(nome).style.color = "red";
              }
          }
      }
  </script>
</head>
<body>
<h2 id="páginas-internas-de-referência-do-programa-quartus">Páginas Internas de Referência do Programa Quartus:</h2>
<button class="accordion">
Criar Novo Projeto
</button>
<div class="panel">
<h3 id="criar-projeto-no-quartus-prime-lite">Criar Projeto no Quartus Prime Lite:</h3>
<div class="row">
<div class="column">
<ul>
<li><p>Menu File:</p>
<ul>
<li>New Project Wizard.</li>
</ul></li>
<li><p>Se aparecer a tela informativa:</p>
<ul>
<li>Next.</li>
</ul></li>
<li><p>Definir:</p>
<ul>
<li><p>O diretório do projeto;</p></li>
<li><p>O nome do projeto;</p></li>
<li><p>Qual é o “Top-Level Design” (o main da linguagem C).</p></li>
</ul></li>
<li><p>Project Type:</p>
<ul>
<li>Empty Project.</li>
</ul></li>
<li><p>Add Files:</p>
<ul>
<li>Next.</li>
</ul></li>
<li><p>Family, Device &amp; Board Settings:</p>
<ul>
<li><p>Cyclone V:</p>
<ul>
<li>5CEBA4F23C7 (a FPGA da placa <strong>DE0-CV</strong>).</li>
</ul></li>
</ul></li>
<li><p>EDA Tool Settings:</p>
<ul>
<li>Next.</li>
</ul></li>
<li><p>Summary:</p>
<ul>
<li>Finish.</li>
</ul></li>
</ul>
</div>
<div class="column">
<figure>
<img src="../imagensComponentes/DE0-CV_IO.jpg" title="Placa DE0-CV" alt="DE0-CV" width="400" /><figcaption><strong>DE0-CV</strong></figcaption>
</figure>
</div>
</div>
<hr />
</div>
<!--- class panel --->
<button class="accordion">
Criar um Novo Arquivo, Adicionar ao Projeto e Configurar o Top Level
</button>
<div class="panel">
<h3 id="criar-um-novo-arquivo">Criar um novo arquivo:</h3>
<ul>
<li><p>Menu File &gt; Design Files &gt; VHDL File;</p></li>
<li><p>Com esse novo arquivo selecionado:</p>
<ul>
<li><p>Menu File &gt; Save As;</p></li>
<li><p>Nomeie o arquivo e salve.</p></li>
</ul></li>
</ul>
<h3 id="adicionar-um-arquivo-ao-projeto">Adicionar um arquivo ao projeto:</h3>
<ul>
<li><p>Com esse arquivo selecionado:</p>
<ul>
<li>Menu Project &gt; Add Current File to Project.</li>
</ul></li>
</ul>
<h3 id="configurar-a-top-level-entity">Configurar a Top Level Entity:</h3>
<ul>
<li><p>Selecione o arquivo que possui a entidade desejada e:</p>
<ul>
<li>Vá ao Menu Project &gt; Set as Top Level Entity.</li>
</ul></li>
<li><p>Ou, vá em:</p>
<ul>
<li><p>Menu Assignments &gt; Settings &gt; General &gt; Top-Level Entity;</p></li>
<li><p>E escolha a Top-Level Entity desejada.</p></li>
</ul></li>
</ul>
</div>
<!--- class_panel --->
<button class="accordion">
Biblioteca de Templates
</button>
<div class="panel">
<h3 id="acessar-a-biblioteca-de-modelos-templates">Acessar a biblioteca de modelos (Templates):</h3>
<ul>
<li><p>Clique com o botão esquerdo do mouse no editor de texto e escolha:</p>
<ul>
<li>Insert Template.</li>
</ul></li>
<li><p>Ou, vá em Menu Edit:</p>
<ul>
<li>Insert Template.</li>
</ul></li>
</ul>
<h3 id="localização-dos-templates-de-interesse-para-o-curso">Localização dos templates de interesse para o curso:</h3>
<ul>
<li><p>Em <em>Insert Template &gt; VHDL &gt; Constructs &gt; Design Units</em>, veja a sintaxe para:</p>
<ul>
<li><p>Library Clause;</p></li>
<li><p>Use Clause;</p></li>
<li><p>Entity;</p></li>
<li><p>Architecture.</p></li>
</ul></li>
</ul>
<p><a name="declaracao"></a></p>
<ul>
<li><p>Em <em>Insert Template &gt; VHDL &gt; Constructs &gt; Declarations</em>, veja a sintaxe para:</p>
<ul>
<li><p>Signal Declaration;</p></li>
<li><p>Variable Declaration;</p></li>
<li><p>Constant Declaration;</p></li>
<li><p>Component Declaration.</p></li>
</ul></li>
</ul>
<p><a name="concurrentStatements"></a></p>
<ul>
<li><p>Em <em>Insert Template &gt; VHDL &gt; Constructs &gt; Concurrent Statements</em>, veja a sintaxe para:</p>
<ul>
<li><p>Combinational Process;</p></li>
<li><p>Sequencial Process.</p></li>
</ul></li>
</ul>
<p><a name="instanciacao"></a></p>
<ul>
<li><p>Em <em>Insert Template &gt; VHDL &gt; Constructs &gt; Concurrent Statements &gt; Instances</em>, veja a sintaxe para:</p>
<ul>
<li><p>Component Instantiation;</p></li>
<li><p>Direct Entity Instantiation;</p></li>
<li><p>Direct Entity Instantiation w/ Architecture.</p></li>
</ul></li>
</ul>
<p><a name="comandoIF"></a></p>
<ul>
<li><p>Em <em>Insert Template &gt; VHDL &gt; Constructs &gt; Sequential Statements</em>, veja a sintaxe para:</p>
<ul>
<li>If Statement.</li>
</ul></li>
</ul>
<p><a name="expressoes"></a></p>
<ul>
<li><p>Em <em>Insert Template &gt; VHDL &gt; Constructs &gt; Expressions</em>, veja a sintaxe para:</p>
<ul>
<li><p>Unary Operators;</p></li>
<li><p>Binary Operators.</p></li>
</ul></li>
</ul>
<p><a name="registradores"></a></p>
<ul>
<li><p>Em <em>Insert Template &gt; VHDL &gt; Logic &gt; Registers</em>, veja a sintaxe para:</p>
<ul>
<li><p>Basic Positive Edge Register;</p></li>
<li><p>Basic Positive Edge Register with Asynchronous Reset and Clock Enable;</p></li>
<li><p>Full-Featured Positive Edge Register with All Secondary Signals.</p></li>
</ul></li>
</ul>
<h3 id="inserir-o-template-escolhido">Inserir o template escolhido:</h3>
<ul>
<li><p>Com o cursor na posição do arquivo onde deseja inserir o <em>template</em>:</p>
<ul>
<li>Escolha o <em>template</em> desejado e no canto direito inferior da tela de templates, pressione o Insert.</li>
</ul></li>
<li><p>Ou, escolha o <em>template</em> desejado e copie a parte de interesse e cole no arquivo.</p></li>
</ul>
<hr />
</div>
<!--- class panel --->
<button class="accordionNested">
Usar Diagrama Lógico
</button>
<div class="panelNested">
<button class="accordion">
Criar Diagrama Lógico
</button>
<div class="panel">
<h3 id="criar-o-diagrama-lógico-do-circuito">Criar o diagrama lógico do circuito:</h3>
<ul>
<li><p>Menu File:</p>
<ul>
<li><p>New:</p>
<ul>
<li>Block Diagram/Schematic File.</li>
</ul></li>
</ul></li>
<li><p>Na tela de edição que foi aberta:</p>
<ul>
<li>Use o simbolo da porta AND para abrir a biblioteca.</li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaEdicaoDiagrama.png" /></p>
<ul>
<li><p>No navegador da biblioteca:</p>
<ul>
<li><p>Primitives:</p>
<ul>
<li><p>Logic:</p>
<ul>
<li><p>and2;</p></li>
<li><p>OK.</p></li>
</ul></li>
</ul></li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaBibliotecaSimbolosLogicos.png" /></p>
<hr />
<h3 id="editar-as-entradas-e-saídas-do-circuito">Editar as entradas e saídas do circuito:</h3>
<ul>
<li><p>Na tela de edição:</p>
<ul>
<li><p>Use o simbolo “In”:</p>
<ul>
<li><p>Selecione como entrada:</p>
<ul>
<li>Insira os pinos de entrada;</li>
</ul></li>
<li><p>Selecione como saída:</p>
<ul>
<li>Insira os pinos de saída.</li>
</ul></li>
</ul></li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaEdicaoDiagramasEntradaSaida.png" /></p>
<ul>
<li><p>Modifique os nomes dos sinais de entrada e de saída:</p>
<ul>
<li><p>Com duplo clique nos nomes atuais:</p>
<ul>
<li><p>Mude para Entrada_1;</p></li>
<li><p>Mude para Entrada_2;</p></li>
<li><p>Mude para Saida;</p></li>
</ul></li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaRenomearPinos.png" /></p>
<p>Não esqueça de salvar o seu projeto.</p>
<hr />
</div>
<!--- class panel --->
<button class="accordion">
Gerar Código VHDL para o Diagrama Lógico Criado
</button>
<div class="panel">
<h3 id="geração-de-código-vhdl">Geração de código VHDL:</h3>
<p>No caso da utilização de descrição do circuito através do diagrama lógico, pode-se verificar, ou mesmo exportar, o código equivalente ao diagrama. Para isso, use a opção <em>Create HDL Design File from Curret File</em>:</p>
<ul>
<li><p>Menu File:</p>
<ul>
<li><p>Create / Update:</p>
<ul>
<li><p>Create HDL Design File from Curret File…</p>
<ul>
<li><p>Selecione VHDL;</p></li>
<li><p>OK.</p></li>
</ul></li>
</ul></li>
</ul></li>
<li><p>Vá no diretório do projeto e abra o arquivo “.VHD” no editor de texto.</p></li>
</ul>
<p>Para uma porta AND, o programa será similar ao seguinte:</p>
<div class="sourceCode" id="cb1"><pre class="sourceCode vhd"><code class="sourceCode vhdl"><a class="sourceLine" id="cb1-1" title="1"><span class="kw">library</span> IEEE;</a>
<a class="sourceLine" id="cb1-2" title="2"><span class="kw">use</span> IEEE<span class="ot">.</span>STD_LOGIC_1164<span class="ot">.</span>ALL;</a>
<a class="sourceLine" id="cb1-3" title="3"><span class="kw">LIBRARY</span> work;</a>
<a class="sourceLine" id="cb1-4" title="4"></a>
<a class="sourceLine" id="cb1-5" title="5">ENTITY portaAND IS</a>
<a class="sourceLine" id="cb1-6" title="6">PORT (</a>
<a class="sourceLine" id="cb1-7" title="7">    entrada1 <span class="ot">:</span> IN STD_LOGIC;</a>
<a class="sourceLine" id="cb1-8" title="8">    entrada2 <span class="ot">:</span> IN STD_LOGIC;</a>
<a class="sourceLine" id="cb1-9" title="9">    saida <span class="ot">:</span> OUT STD_LOGIC</a>
<a class="sourceLine" id="cb1-10" title="10">);</a>
<a class="sourceLine" id="cb1-11" title="11">END portaAND;</a>
<a class="sourceLine" id="cb1-12" title="12"></a>
<a class="sourceLine" id="cb1-13" title="13"><span class="kw">ARCHITECTURE</span> <span class="kw">bdf_type</span> <span class="kw">OF</span> <span class="kw">portaAND</span> <span class="kw">IS</span></a>
<a class="sourceLine" id="cb1-14" title="14"><span class="kw">BEGIN</span></a>
<a class="sourceLine" id="cb1-15" title="15">  saida  <span class="ot">&lt;=</span>  entrada1  <span class="kw">AND</span>  entrada2;</a>
<a class="sourceLine" id="cb1-16" title="16"><span class="er">END bdf_type;</span></a></code></pre></div>
<hr />
</div>
<!--- class panel --->
</div>
<!--- class_panelNested Diagrama Logico--->
<button class="accordion">
Compilar Projeto
</button>
<div class="panel">
<h3 id="compilação">Compilação:</h3>
<p>O processo de compilação é dividido em algumas etapas:</p>
<ul>
<li><p><strong>Análise</strong>:</p>
<ul>
<li><p>Verifica cada unidade de projeto separadamente:</p>
<ul>
<li><p>declaração da entidade, arquitetura, etc..</p></li>
<li><p>facilita se utilizar um arquivo por unidade de projeto.</p></li>
</ul></li>
<li><p>Verifica se há erros de sintaxe (gramática) ou semântica (significado);</p></li>
<li><p>As unidades analisadas são colocadas em uma biblioteca:</p>
<ul>
<li><p>usando um formato interno a dependente da implementação;</p></li>
<li><p>essa biblioteca é chamada de <em>work</em>.</p></li>
</ul></li>
</ul></li>
<li><p><strong>Elaboração</strong>:</p>
<ul>
<li><p>Transforma o projeto hierárquico em um projeto plano:</p>
<ul>
<li><p>cria as portas (<em><code>ports</code></em>);</p></li>
<li><p>cria os sinais (<em><code>signal</code></em>) e processos (<em><code>process</code></em>) dentro do corpo de cada arquitetura;</p></li>
<li><p>para cada componente instanciado, copia a entidade e corpo de arquitetura do componente para o módulo que o utiliza;</p></li>
<li><p>repete esse procedimento recursivamente nos corpos de arquitetura.</p></li>
</ul></li>
<li><p>Resultado da elaboração:</p>
<ul>
<li>conjunto de processos (<em><code>process</code></em>) interligados por uma rede de sinais (<em><code>signal</code></em>), chamado de <em>netlist</em>.</li>
</ul></li>
<li><p>É o suficiente para que a simulação possa ser executada.</p></li>
</ul></li>
</ul>
<!-- **Simulação** -->
<ul>
<li><p><strong>Síntese</strong>:</p>
<ul>
<li><p>Com o auxílio da biblioteca da tecnologia usada, traduz o projeto RTL em uma lista de conexões de portas lógicas (<em>gate-level netlist</em>):</p></li>
<li><p>Existem restrições ao uso de algumas declarações no modelo RTL;</p></li>
<li><p>Essas restrições dependem da ferramenta de síntese utilizada.</p></li>
</ul></li>
<li><p><strong>Alocação e Roteamento</strong>:</p>
<ul>
<li><p>Analisa a lista de conexões gerada na síntese e aloca os blocos funcionais (primitivas) no dispositivo alvo (modelo da FPGA ou ASIC);</p></li>
<li><p>Faz o roteamento dos sinais que interconectam esses blocos funcionais;</p></li>
<li><p>Verifica se foram satisfeitas as restrições (<em>constraints</em>) de área, temporização e potência.</p></li>
<li><p>Gera um arquivo contendo todas as conexões necessárias para que a FPGA implemente a funcionalidade desejada.</p></li>
</ul></li>
</ul>
<hr />
<p><br></p>
<p><strong>No Quartus, a compilação pode ser feita de três formas:</strong></p>
<p><em><code>Start Compilation</code></em>: Faz a compilação completa. Isso inclui: análise sintática, criação da netlist, roteamento para a tecnologia escolhida (<em>fitter</em>), verificação das restrições de temporização do projeto, alocação dos pinos da FPGA, geração do arquivo <em>assembly</em> para gravar a FPGA, etc …</p>
<p><em><code>Start Analysis &amp; Elaboration</code></em>: Analisa o projeto procurando por erros de sintaxe e semântica. Também executa a elaboração, que é a identificação da hierarquia criada. Após a execução, é possível utilizar o <em>RTL Viewer</em> e navegar pelos arquivos no <em>Project Navigator</em>.</p>
<p><em><code>Start Analysis &amp; Synthesis</code></em>: Analisa o projeto procurando por erros de sintaxe e semântica. Faz a extração da <em>netlist</em> e cria um banco de dados com todos arquivos do projeto. Também faz o mapeamento do projeto para a arquitetura alvo (síntese). Após a execução, é possível fazer a simulação do circuito criado.</p>
<ul>
<li><p>Clique no ícone escolhido:</p>
<ul>
<li><p>Aguarde a finalização do processo;</p></li>
<li><p>Verifique se ocorreu algum erro.</p></li>
</ul></li>
</ul>
<figure>
<img src="../imagensQuartus/telaCompilacao-1.png" alt="Tela de Compilação" /><figcaption>Tela de Compilação</figcaption>
</figure>
<!--- [[imagens/Aula1/TelaAnalysisElaboration.png|Imagem da Tela]]  -->
<p><br><br></p>
<p><strong>Para verificar o circuito resultante da compilação, use:</strong></p>
<ul>
<li><code>Tools</code> &gt; <code>Net List Viewers</code> &gt; <code>RTL Viewer</code></li>
</ul>
<figure>
<img src="../imagensQuartus/rtlViewerMenu.png" alt="Menu" /><figcaption>Menu</figcaption>
</figure>
<p><br><br><br></p>
<p><strong>Fluxo da compilação (compilation flow) do Quartus Prime</strong></p>
<figure>
<img src="../imagensQuartus/designFlowQuartus-1.svg" alt="Fluxo do Projeto" /><figcaption>Fluxo do Projeto</figcaption>
</figure>
</div>
<!--- class panel --->
<button class="accordion">
RTL Viewer
</button>
<div class="panel">
<h3 id="para-verificar-o-circuito-resultante-da-compilação-use">Para verificar o circuito resultante da compilação, use:</h3>
<ul>
<li>Tools &gt; Net List Viewers &gt; RTL Viewer</li>
</ul>
<figure>
<img src="../imagensQuartus/rtlViewerMenu.png" alt="Menu" /><figcaption>Menu</figcaption>
</figure>
<ul>
<li>Que exibirá o circuito:</li>
</ul>
<figure>
<img src="../imagensQuartus/RTLViewer_001.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<p><br></p>
<ul>
<li>Para navegar dentro do circuito RTL, utilize o sinal <strong>“+”</strong> no canto superior esquerdo do componente.</li>
</ul>
<figure>
<img src="../imagensQuartus/RTLViewer_002.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<ul>
<li>É possível continuar abrindo os blocos construtivos, com o sinal <strong>“+”</strong>, ou retornar para os blocos superiores, utilizando o sinal <strong>“-”</strong>.</li>
</ul>
<p><br></p>
<figure>
<img src="../imagensQuartus/RTLViewer_007.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<figure>
<img src="../imagensQuartus/RTLViewer_008.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<ul>
<li><p>Pode-se verificar as conexões do circuito:</p>
<ul>
<li>Selecionando a conexão desejada, no ponto em que ela se une ao bloco construtivo.</li>
</ul></li>
</ul>
<figure>
<img src="../imagensQuartus/RTLViewer_003.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<p><br></p>
<ul>
<li><p>E, com o botão direito do mouse, exibir o sub menu:</p>
<ul>
<li>E escolher: <strong><code>Conectivity Details</code></strong>.</li>
</ul></li>
</ul>
<figure>
<img src="../imagensQuartus/RTLViewer_004.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<ul>
<li>Será exibido um detalhe da conexão contendo as ligações.</li>
</ul>
<figure>
<img src="../imagensQuartus/RTLViewer_005.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<ul>
<li><p>Que podem, eventualmente, possuir o sinal de <strong>“+”</strong>:</p>
<ul>
<li>Permitindo expandir a visualização para ver os detalhes dessa conexão.</li>
</ul></li>
</ul>
<figure>
<img src="../imagensQuartus/RTLViewer_009.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<figure>
<img src="../imagensQuartus/RTLViewer_010.png" alt="Tela do RTL Viewer" /><figcaption>Tela do RTL Viewer</figcaption>
</figure>
<p><br></p>
</div>
<!--- class panel --->
<button class="accordion">
Simulação
</button>
<div class="panel">
<h3 id="para-simular-o-circuito-crie-uma-nova-simulação">Para simular o circuito, crie uma nova simulação:</h3>
<ul>
<li><p>Menu File:</p>
<ul>
<li><p>New:</p>
<ul>
<li><p>Verification/Debug Files:</p>
<ul>
<li><p>University Program VWF;</p></li>
<li><p>OK.</p></li>
</ul></li>
</ul></li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaNovaSimulacao-1.png" /></p>
<ul>
<li><p>Abrirá uma nova tela com o simulador:</p>
<ul>
<li>Simulation Waveform Editor.</li>
</ul></li>
</ul>
<h3 id="a-tela-simulation-waveform-editor">A tela ‘Simulation Waveform Editor’:</h3>
<p><img src="../imagensQuartus/TelaSimuladorVazia-1.png" /></p>
<h3 id="selecione-os-sinais-do-circuito-que-deseja-ver-na-simulação">Selecione os sinais do circuito que deseja ver na simulação:</h3>
<ul>
<li><p>Menu Edit:</p>
<ul>
<li><p>Insert:</p>
<ul>
<li>‘Insert Node or Bus’.</li>
</ul></li>
</ul></li>
<li><p>Na tela de ‘Insert Node or Bus’:</p>
<ul>
<li>Clique em ‘Node Finder’.</li>
</ul></li>
<li><p>Na tela de ‘Node Finder’:</p>
<ul>
<li><p>Clique em List:</p>
<ul>
<li><p>Escolha os sinais para simular;</p></li>
<li><p>OK.</p></li>
</ul></li>
<li><p>OK.</p></li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaNodeFinder-1.png" /></p>
<h3 id="crie-os-estímulos-sinais-de-entrada-para-a-simulação">Crie os estímulos (sinais) de entrada para a simulação:</h3>
<ul>
<li><p>Selecione a primeira entrada no seu ícone ‘In’:</p>
<ul>
<li><p>Selecione o ícone de ‘Count Value’:</p>
<ul>
<li><p>Em ‘Transitions occour’, digite 10 e escolha a unidade de “ns” (nanosegundos).</p></li>
<li><p>OK. <br></p></li>
</ul></li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaEstimulosSimulacao-2.png" /></p>
<ul>
<li><p>Faça o mesmo para a segunda entrada e escolha 20 ns.</p></li>
<li><p>Note que foi criada a sequência binária da tabela da verdade.</p></li>
<li><p>Salve a sua simulação.</p></li>
</ul>
<h3 id="ajuste-a-janela-de-tempo-para-simulação">Ajuste a janela de tempo para simulação:</h3>
<ul>
<li><p>Caso queira diminuir a janela de tempo mostrada:</p>
<ul>
<li><p>Edit:</p>
<ul>
<li><p>Set End Time…</p>
<ul>
<li>Digite 40 (ns).</li>
</ul></li>
</ul></li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaSimulacaoSetEndTime.png" /></p>
<h3 id="execute-a-simulação-funcional">Execute a simulação funcional:</h3>
<ul>
<li><p>Clique no ícone:</p>
<ul>
<li>Run Functional Simulation.</li>
</ul></li>
</ul>
<p><img src="../imagensQuartus/TelaRunFunctionalSimulation.png" /></p>
<ul>
<li>Caso não haja erros, deverá aparecer uma <strong>nova tela</strong> com a simulação.</li>
</ul>
<p><img src="../imagensQuartus/TelaResultadoSimulacao-1.png" /></p>
<ul>
<li>Verifique se o resultado é coerente com a tabela da verdade dessa porta.</li>
</ul>
<p><br></p>
</div>
<!--- class panel --->
<button class="accordion">
Gravar Compilação na FPGA
</button>
<div class="panel">
<h3 id="gravar-projeto-na-fpga-usando-o-quartus-prime-lite">Gravar projeto na FPGA usando o Quartus Prime Lite:</h3>
<p>Após finalizar, com sucesso, a compilação completa, abra o gravador:</p>
<p><img src="../imagensQuartus/compilacaoQuartusPrimeFinalizada-1A.png" /></p>
<hr />
<p><br><br></p>
<p>Deverá aparecer a tela do gravador, indicando que ele existe e está conectado:</p>
<p><img src="../imagensQuartus/programadorQuartusTela-1.png" /></p>
<hr />
<p><br><br> Para escolher o arquivo a ser enviado para a FPGA, clique em <em>Add File</em> e escolha o diretório <em>output_files</em>:</p>
<p><img src="../imagensQuartus/programadorQuartusTela-2.png" /></p>
<hr />
<p><br><br></p>
<p>Escolha o arquivo com a extensão <strong>“.sof”</strong> que deseja gravar:</p>
<p><img src="../imagensQuartus/programadorQuartusTela-3.png" /></p>
<hr />
<p><br><br></p>
<p>Quando o arquivo carregar, confira a FPGA escolhida e se ela aparece como disponível para gravação:</p>
<p><img src="../imagensQuartus/programadorQuartusTela-4.png" /></p>
<hr />
<p><br><br></p>
<p>Aperte o botão de <em>Start</em> e espere o término da gravação:</p>
<p><img src="../imagensQuartus/programadorQuartusTela-5.png" /></p>
<p><br></p>
<hr />
<p><br><br></p>
<p>Caso o gravador não seja encontrado, aparecerá a seguinte tela:</p>
<p><img src="../imagensQuartus/programadorQuartusTela-6.png" /></p>
<p><br></p>
<p>Verifique a conexão do cabo USB com a placa e confira a exisência do gravador no <em>Hardware Setup</em>.</p>
<p><br></p>
</div>
<!--- class panel --->
<!--

<button class="accordion">Assistente de Criação para Máquina de Estados Finitos</button>
<div class="panel">

### Assistente de Criação de Máquinas de Estados Finitos

A criação de uma máquina de estado segue os passos:

-   Criar um novo arquivo do tipo _State Machine_

-   Vá em Menu File:

    -   Escolha: _State Machine File_.

![](../imagensQuartus/novaMaquinaEstado.png)

<br>

Deverá abrir a seguinte tela:

![](../imagensQuartus/telaCriarFSM-1.png)

***

<br>

Para criar as entradas e saídas da FSM, utilize as tabelas _Input Table_ e _Output Table_. Clique com o botão direito do mouse na região não utilizada da tabela desejada:

![](../imagensQuartus/telaCriarFSM-InputOutputTable-2A1.png)

<br>

Podem ser criadas entradas/saídas individuais ou vetores. Note que a representação de vetor utiliza a sintaxe: nome\[inicio:fim\] ou nome\[fim:inicio\].

![](../imagensQuartus/telaCriarFSM-InputOutputTable-2B.png)

<br>

Note que os nomes e tipos utilizados para os sinais de entrada e saída devem ser os mesmos utilizados na instanciação do componente.

***

<br>

Para criar os estados da FSM, utilize a ferramenta _State Tool_:

![](../imagensQuartus/telaCriarFSM-DetalhePainel-1A.png)

***

<br>

Para criar as transições entre os estados da FSM, utilize a ferramenta _State Tool_:

![](../imagensQuartus/telaCriarFSM-DetalhePainel-1B.png)

***

<br>

A edição das características da FSM é feita através do _State Machine Wizard_:

![](../imagensQuartus/telaCriarFSM-StateMachineWizard-1.png)

***

<br>

As características da FSM são configuradas através das abas do assistente e com o botão direito do mouse. As características gerais são mostradas abaixo:


![](../imagensQuartus/telaCriarFSM-StateMachineWizard-2.png)

<br>

![](../imagensQuartus/telaCriarFSM-StateMachineWizard-3.png)

<br>

![](../imagensQuartus/telaCriarFSM-StateMachineWizard-4.png)

<br>

![](../imagensQuartus/telaCriarFSM-StateMachineWizard-5.png)

<br>

Para definir as transições, temos os valores de entrada e as seguintes operações:

 Símbolo | Comparação
--------------|------------------------
 "==" | EQUAL
 "!=" | INEQUAL
 "<=" | LESSER THAN
 "<"  | LESSER
 ">=" | GREATER THAN
 ">"  | GREATER

<br>

 Símbolo | Operação Lógica
--------------|-------------------
 "&" | AND
 "\|" | OR
 "^" | XOR
 "~&" | NAND
 "~\|" | NOR
 "~^" | XNOR
 "~" | NOT

<br>

![](../imagensQuartus/telaCriarFSM-StateMachineWizard-6.png)

<br>

O valor de saída aceita números decimais inteiros.

![](../imagensQuartus/telaCriarFSM-StateMachineWizard-7.png)

***

<br>

O resultado da edição é atualizado para o grafo da máquina de estados:

![](../imagensQuartus/telaCriarFSM-grafo-1.png)

***

<br>

Para gerar o código HDL referente a essa FSM, utiliza-se o botão _Generate HDL File_:

![](../imagensQuartus/telaCriarFSM-GerarHDL-1.png)

<br>

E deve-se escolher a linguagem desejada. No nosso caso: VHDL.

![](../imagensQuartus/telaCriarFSM-GerarHDL-2.png)

<br>

Será criado um arquivo com o código VHDL referente à FSM definida anteriormente. Esse arquivo deve ser adicionado ao projeto.

![](../imagensQuartus/telaCriarFSM-GerarHDL-3.png)

<br>

***

<br>

Para verificar os detalhes da implementação, como a tabela de transição gerada ou a codificação dos estado, utilize o _State Machine Viewer_.

Ele está no menu: Tools > Net List Viewers > State Machine Viewer.

Transições:

![](../imagensQuartus/telaStateMachineViewer-1.png)

Codificação:

![](../imagensQuartus/telaStateMachineViewer-2.png)

<br>

Note que os estados são representados de duas formas:

-   Com um círculo simples: significa que eles não possuem conexão com a lógica externa;

-   Com um círculo duplo: são os estados que possuem conexão com a lógica externa à FSM.

<br>

</div><!--- class panel --->
<button class="accordion">
Tipos de Arquivos do Quartus
</button>
<div class="panel">
<h3 id="principais-tipos-de-arquivos-pertencentes-a-um-projeto-do-quartus">Principais tipos de arquivos pertencentes a um projeto do Quartus:</h3>
<p><strong>Definições do projeto:</strong></p>
<ul>
<li><p>*.qpf - Quartus Project</p></li>
<li><p>*.qsf - Quartus Settings File</p></li>
</ul>
<p><strong>Código:</strong></p>
<ul>
<li><p>*.vhd - VHDL Design File</p></li>
<li><p>*.v - Verilog HDL Source</p></li>
<li><p>*.bsf - Quartus Block Symbol File</p></li>
<li><p>*.bdf - Quartus Block Diagram File</p></li>
<li><p>*.qip - Quartus IP File</p></li>
</ul>
<p><strong>Memória:</strong></p>
<ul>
<li><p>*.sof - SRAM Object File</p></li>
<li><p>*.mif - Memory Initialization File</p></li>
</ul>
<p><strong>Simulação:</strong></p>
<ul>
<li>*.vwf - Quartus Vector Waveform File</li>
</ul>
<p><strong>Outras:</strong></p>
<ul>
<li>*.pof - Programmer Object File</li>
</ul>
<p><br></p>
<h3 id="todos-os-tipos-de-arquivos-suportados-pelo-quartus">Todos os tipos de arquivos suportados pelo Quartus:</h3>
<table>
<thead>
<tr class="header">
<th style="text-align: left;">Tipo de Arquivo</th>
<th style="text-align: left;">Extensão</th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td style="text-align: left;">AHDL Include File</td>
<td style="text-align: left;">.inc</td>
</tr>
<tr class="even">
<td style="text-align: left;">ATOM Netlist File</td>
<td style="text-align: left;">.atm</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Block Design File</td>
<td style="text-align: left;">.bdf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Block Symbol File</td>
<td style="text-align: left;">.bsf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">BSDL file</td>
<td style="text-align: left;">.bsd</td>
</tr>
<tr class="even">
<td style="text-align: left;">Chain Description File</td>
<td style="text-align: left;">.cdf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Comma-Separated Value File</td>
<td style="text-align: left;">.csv</td>
</tr>
<tr class="even">
<td style="text-align: left;">Component Declaration File</td>
<td style="text-align: left;">.cmp</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Component Description File</td>
<td style="text-align: left;">_hw.tcl</td>
</tr>
<tr class="even">
<td style="text-align: left;">Compressed Vector Waveform File</td>
<td style="text-align: left;">.cvwf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Conversion Setup File</td>
<td style="text-align: left;">.cof</td>
</tr>
<tr class="even">
<td style="text-align: left;">Cross-Reference File</td>
<td style="text-align: left;">.xrf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">database files</td>
<td style="text-align: left;">.cdb, .hdb, .rdb, .tdb</td>
</tr>
<tr class="even">
<td style="text-align: left;">Design Protocol File</td>
<td style="text-align: left;">.dpf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Graphic Design File</td>
<td style="text-align: left;">.gdf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Hexadecimal (Intel Format) File</td>
<td style="text-align: left;">.hex</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Hexadecimal (Intel Format) Output File</td>
<td style="text-align: left;">.hexout</td>
</tr>
<tr class="even">
<td style="text-align: left;">HSPICE Simulation Deck File</td>
<td style="text-align: left;">.sp</td>
</tr>
<tr class="odd">
<td style="text-align: left;">HTML Format Report File</td>
<td style="text-align: left;">.htm</td>
</tr>
<tr class="even">
<td style="text-align: left;">I/O Pin State File</td>
<td style="text-align: left;">.ips</td>
</tr>
<tr class="odd">
<td style="text-align: left;">IBIS Output File</td>
<td style="text-align: left;">.ibs</td>
</tr>
<tr class="even">
<td style="text-align: left;">In System Configuration File</td>
<td style="text-align: left;">.isc</td>
</tr>
<tr class="odd">
<td style="text-align: left;">IP Index File</td>
<td style="text-align: left;">.ipx</td>
</tr>
<tr class="even">
<td style="text-align: left;">Jam Byte Code File</td>
<td style="text-align: left;">.jbc</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Jam File</td>
<td style="text-align: left;">.jam</td>
</tr>
<tr class="even">
<td style="text-align: left;">JTAG Debugging Information File</td>
<td style="text-align: left;">.jdi</td>
</tr>
<tr class="odd">
<td style="text-align: left;">JTAG Indirect Configuration File</td>
<td style="text-align: left;">.jic</td>
</tr>
<tr class="even">
<td style="text-align: left;">Library Mapping File</td>
<td style="text-align: left;">.lmf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">License File</td>
<td style="text-align: left;">license.dat</td>
</tr>
<tr class="even">
<td style="text-align: left;">Logic Analyzer Interface File</td>
<td style="text-align: left;">.lai</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Memory Initialization File</td>
<td style="text-align: left;">.mif</td>
</tr>
<tr class="even">
<td style="text-align: left;">Memory Map File</td>
<td style="text-align: left;">.map</td>
</tr>
<tr class="odd">
<td style="text-align: left;">PartMiner edaXML-Format File</td>
<td style="text-align: left;">.xml</td>
</tr>
<tr class="even">
<td style="text-align: left;">Pin-Out File</td>
<td style="text-align: left;">.pin</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Pin Planner File</td>
<td style="text-align: left;">.ppf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Programmer Object File</td>
<td style="text-align: left;">.pof</td>
</tr>
<tr class="odd">
<td style="text-align: left;">programming files</td>
<td style="text-align: left;">.cdf, .cof</td>
</tr>
<tr class="even">
<td style="text-align: left;">QMSG File</td>
<td style="text-align: left;">.qmsg</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Intel® Quartus® Prime IP File</td>
<td style="text-align: left;">.qip</td>
</tr>
<tr class="even">
<td style="text-align: left;">Intel® Quartus® Prime Archive File</td>
<td style="text-align: left;">.qar</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Intel® Quartus® Prime Archive Log File</td>
<td style="text-align: left;">.qarlog</td>
</tr>
<tr class="even">
<td style="text-align: left;">Quartus User-Defined Device File</td>
<td style="text-align: left;">.qud</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Intel® Quartus® Prime Default Settings File</td>
<td style="text-align: left;">.qdf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Intel® Quartus® Prime Exported Partition File</td>
<td style="text-align: left;">.qxp</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Intel® Quartus® Prime Message Flag Rule File</td>
<td style="text-align: left;">.frf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Intel® Quartus® Prime Message Suppression Rule File</td>
<td style="text-align: left;">.srf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Intel® Quartus® Prime Project File</td>
<td style="text-align: left;">.qpf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Intel® Quartus® Prime Settings File</td>
<td style="text-align: left;">.qsf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Intel® Quartus® Prime Workspace File</td>
<td style="text-align: left;">.qws</td>
</tr>
<tr class="even">
<td style="text-align: left;">Raw Binary File</td>
<td style="text-align: left;">.rbf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Raw Programming Data File</td>
<td style="text-align: left;">.rpd</td>
</tr>
<tr class="even">
<td style="text-align: left;">Routing Constraints File</td>
<td style="text-align: left;">.rcf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Signal Activity File</td>
<td style="text-align: left;">.saf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Signal Tap File</td>
<td style="text-align: left;">.stp</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Sources and Probes File</td>
<td style="text-align: left;">.spf</td>
</tr>
<tr class="even">
<td style="text-align: left;">SRAM Object File</td>
<td style="text-align: left;">.sof</td>
</tr>
<tr class="odd">
<td style="text-align: left;">State Machine File</td>
<td style="text-align: left;">.smf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Symbol File</td>
<td style="text-align: left;">.sym</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Synopsys® Design Constraints File</td>
<td style="text-align: left;">.sdc</td>
</tr>
<tr class="even">
<td style="text-align: left;">Tab-Separated Value File</td>
<td style="text-align: left;">.txt</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Tabular Text File</td>
<td style="text-align: left;">.ttf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Tcl Script File</td>
<td style="text-align: left;">.tcl</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Text Design File</td>
<td style="text-align: left;">.tdf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Text Format Report File</td>
<td style="text-align: left;">.rpt</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Token File</td>
<td style="text-align: left;">ted.tok</td>
</tr>
<tr class="even">
<td style="text-align: left;">Vector Table Output File</td>
<td style="text-align: left;">.tbl</td>
</tr>
<tr class="odd">
<td style="text-align: left;">vector source files</td>
<td style="text-align: left;">.tbl, .vwf, .vec</td>
</tr>
<tr class="even">
<td style="text-align: left;">Vector Waveform File</td>
<td style="text-align: left;">.vwf</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Verilog Design File</td>
<td style="text-align: left;">.v, .vh, .verilog,.vlg</td>
</tr>
<tr class="even">
<td style="text-align: left;">Verilog Output File</td>
<td style="text-align: left;">.vo</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Verilog Quartus Mapping File</td>
<td style="text-align: left;">.vqm</td>
</tr>
<tr class="even">
<td style="text-align: left;">Verilog Test Bench File</td>
<td style="text-align: left;">.vt</td>
</tr>
<tr class="odd">
<td style="text-align: left;">Value Change Dump File</td>
<td style="text-align: left;">.vcd</td>
</tr>
<tr class="even">
<td style="text-align: left;">version-compatible database files</td>
<td style="text-align: left;">.atm, .hdbx, .rcf, .xml</td>
</tr>
<tr class="odd">
<td style="text-align: left;">VHDL Design File</td>
<td style="text-align: left;">.vhd, .vhdl</td>
</tr>
<tr class="even">
<td style="text-align: left;">VHDL Output File</td>
<td style="text-align: left;">.vho</td>
</tr>
<tr class="odd">
<td style="text-align: left;">VHDL Test Bench File</td>
<td style="text-align: left;">.vht</td>
</tr>
<tr class="even">
<td style="text-align: left;">XML files</td>
<td style="text-align: left;">.cof, .stp, .xml</td>
</tr>
<tr class="odd">
<td style="text-align: left;">waveform files</td>
<td style="text-align: left;">.scf, .stp, .tbl, .vec, .vwf</td>
</tr>
<tr class="even">
<td style="text-align: left;">Waveform Settings File</td>
<td style="text-align: left;">.wsf</td>
</tr>
</tbody>
</table>
<p><br></p>
</div>
<!--- class panel --->
<script type="text/javascript" src="../js/acordeon.js"></script>
</body>
</html>
