% !TeX spellcheck = de_CH_frami

\section{CMOS Technologie (Kap. 3)}

\begin{minipage}[t]{0.5\textwidth}
	\textbf{Wafer}\\
	Durchmesser: $\SI{200}{\milli \meter}$ - $\SI{300}{\milli \meter}$, Dicke: $\SI{700}{\micro \meter}$ - $\SI{800}{\micro \meter}$ \\
	\textbf{Oberflächenbeschichtung}\\
	Epitaxie: Gasphasen, Gas deponiert Material auf Oberfläche\\ 
	Epitaxie: Molekularstrahlen, im Hochvakuum Moleküle geordnet aufbringen (häufig Siliziumtetrachlorid) \\
	Oxidation: häufig Isolationsschicht zwischen Gate und Kanal eines Transistors, gibt nasse (Wasserdampf, dickere Schichten) und trockene Oxidation ($O_2$) \\
	Abscheideverfahren: chemisch, Materialien werden gasförmig zersetzt \\
	Abscheideverfahren: physikalisch, Teilchen werden von Festkörper auf Oberfläche geschossen\\
	Abscheideverfahren: Metallisierungslayer, Aluminium (Verbindung zwischen Schaltungselementen), Polysilizium (Gatekontakte), Siliziumnitrid (Schutzschicht) \\
	\textbf{Fotolithografie}\\
	Auftragen von Fotolack, anschliessend belichten\\ 
	\textbf{Ätzen}\\
	Abtragen der Beschichtung an Stellen ohne Fotolack
	\begin{figure}[H]
		\includegraphics[width=0.8\linewidth]{chapters/Technologie/images/Aetzen}
	\end{figure}
	\begin{tabular}{|l|l|}
		\hline
		Isotropes Ätzen&nasschemisches Ätzen\\ \hline
		Anisotropes Ätzen&Plasmaätzen\\ \hline
	\end{tabular}
\end{minipage}
\begin{minipage}[t]{0.5\textwidth}
	\textbf{Dotieren}\\
	Dotierungsatome in obere Schichten schiessen, entstandene Strukturen werden um leitende oder isolierende Lagern ergänzt \\
	\begin{tabular}{|l|l|l|}
		\hline
		\textbf{Wertigkeit}&\textbf{Dotierung}&\textbf{Material}\\ \hline
		3&p&Bor (B)\\ \hline
		4&-&Silizium (Si)\\ \hline
		5&n&Arsen (As), Phosphor (P)\\ \hline
	\end{tabular} \\ [1ex]
	\textbf{Säubern der Wafer}\\
	\textbf{Ablauf CMOS Herstellungsprozess}\\
	\includegraphics[width=1\textwidth, right]{chapters/Technologie/images/Verarbeitung}

\end{minipage}

\section{Passive Schaltungselemente in CMOS (Kap. 4)}
\begin{minipage}[c]{0.59\textwidth}
	Absolute Genauigkeit: $\pm \SI{20}{\percent}$ (Wert vom einzelnen Element)\\
	Relative Genauigkeit: $\pm \SI{1}{\percent}$ (Verhältnis von Elementen zueinander) \\
	Da Verhältnisse sehr genau sind, werden sie in der Schaltungstechnik intensiv genutzt. 
	\subsection{Kapazitäten}
	Auf einem Chip bilden sich zwischen zwei voneinander isolierten Elektroden Kapazitäten. \\
	\begin{tabular}{|l|l|}
		\hline
		Poly-Poly-Kapazität ($Si$-$SiO_2$-$Si$) & $C'' \approx \SI{1}{\femto \farad \per \micro \meter ^2}$\\ \hline
		MOS-Kapazität (Gate-Gateoxid-Kanal) & $C'' \approx \SI{15}{\femto \farad \per \micro \meter ^2}$\\ \hline
		MIM-Kapazität (Metall-Isolator-Metall) & $C'' \approx \SI{1}{\femto \farad \per \micro \meter ^2}$ \\ \hline
	\end{tabular}
\end{minipage}
\begin{minipage}[c]{0.41\textwidth}
	\includegraphics[width=1\textwidth, right]{chapters/Technologie/images/Prozess}
\end{minipage} \\ [1ex]
\begin{minipage}[c]{0.45\textwidth}
	\uline{\textbf{Legende:}}\\
	$C''$: spezifische Kapazität pro Flächeneinheit\\
	$d$:   Plattenabstand (meist durch Herstellung gegeben) \\
	\uline{\textbf{Konstanten:}}\\
	$\epsilon_0 = 8.85 \cdot 10^{-12} \SI{}{\farad / \meter}$\\
	$\epsilon_r = \SI{3.9}{}$ (für Siliziumoxid)
\end{minipage}
\begin{minipage}[c]{0.55\textwidth}
	\uline{\textbf{Formeln:}}\\
	Kapazität/Fläche: $C'' = \frac{\epsilon}{d} = \frac{\epsilon_0 \cdot \epsilon_r}{d}$\\
	Kapazität: \hspace{11.5mm}$C = C'' \cdot A = \epsilon\cdot\frac{A}{d}=\epsilon_0\cdot\epsilon_r\cdot\frac{A}{d}$ \\
	Neben der gewünschten Kapazität hat jeder Plattenkondensator auch unerwünschte Streukapazitäten. 
	Beim Chip fällt vor allem die Streukapazität zwischen der unteren Elektrode und dem Substrat ins Gewicht.
\end{minipage}

\subsection{Widerstände}
\begin{minipage}[c]{0.45\textwidth}
\textcolor{red}{Achtung:} Werte evtl. veraltet. Tech-Param benutzen.\\
	\begin{tabular}{|l|l|}
		\hline
		Poly-Widerstand & $R_\square \approx \SI{10}{\Omega \per}\square$\\ \hline
		HR-Poly-Widerstand & $R_\square \approx \SI{1}{\kilo\Omega \per}\square$\\ \hline
		P-Diffusions-Widerstand & $R_\square \approx \SI{100}{\Omega \per}\square$\\ \hline
		N-Diffusions-Widerstand & $R_\square \approx \SI{100}{\Omega \per}\square$\\ \hline
		N-Well-Widerstand & $R_\square \approx \SI{1}{\kilo\Omega \per}\square$\\ \hline
	\end{tabular}
\end{minipage}
\begin{minipage}[c]{0.55\textwidth}
	\uline{\textbf{Legende:}}\\
	$R_\square:$ spezifischer Widerstand einer quadratischen Fläche\\
	$L:$ Länge \\
	$W:$ Breite \\
	\uline{\textbf{Formel:}}\\
	$R = R_\square \cdot \frac{L}{W}$
\end{minipage}
\\[1ex]
Jeder Widerstand auf dem Chip erzeugt zwangsläufig Streukapazitäten, die es im Design zu berücksichtigen gilt.

\subsection{Induktivitäten}
Mit Standard CMOS-Technologie lassen sich Induktivitäten nicht gut herstellen.
Für RF-Anwendungen werden Spulen eingesetzt, die aber in der Ebene gewickelt werden.
Spulen lassen sich ausserhalb des Chips mit z.B. Bonddrähten realisieren.