Fitter report for de10_lite
Tue Mar  8 10:19:09 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_1|altsyncram_jhl1:auto_generated|ALTSYNCRAM
 29. |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_0|altsyncram_jhl1:auto_generated|ALTSYNCRAM
 30. Fitter DSP Block Usage Summary
 31. DSP Block Details
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar  8 10:19:09 2022       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; de10_lite                                   ;
; Top-level Entity Name              ; de0_lite                                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 5,531 / 49,760 ( 11 % )                     ;
;     Total combinational functions  ; 5,243 / 49,760 ( 11 % )                     ;
;     Dedicated logic registers      ; 1,638 / 49,760 ( 3 % )                      ;
; Total registers                    ; 1638                                        ;
; Total pins                         ; 149 / 360 ( 41 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 67,584 / 1,677,312 ( 4 % )                  ;
; Embedded Multiplier 9-bit elements ; 16 / 288 ( 6 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V                                 ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; Node                                                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                    ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; core:myRiscv|register_file:registers|r1_data[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[0]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[1]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[2]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[3]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[4]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[5]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[6]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[7]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[8]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_1        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_2        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_3        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[9]~_Duplicate_4        ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[10]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[11]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[12]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[13]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[14]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[15]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[16]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[17]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[18]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[19]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[20]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[21]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[22]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[23]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[24]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[25]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[26]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[27]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[28]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[29]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[30]~_Duplicate_4       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_1       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_2       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_3       ; Q                ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ; DATAA            ;                       ;
; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; core:myRiscv|register_file:registers|r1_data[31]~_Duplicate_4       ; Q                ;                       ;
+---------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7363 ) ; 0.00 % ( 0 / 7363 )        ; 0.00 % ( 0 / 7363 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7363 ) ; 0.00 % ( 0 / 7363 )        ; 0.00 % ( 0 / 7363 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7143 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 209 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/output_files/de10_lite.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 5,531 / 49,760 ( 11 % )    ;
;     -- Combinational with no register       ; 3893                       ;
;     -- Register only                        ; 288                        ;
;     -- Combinational with a register        ; 1350                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2378                       ;
;     -- 3 input functions                    ; 2069                       ;
;     -- <=2 input functions                  ; 796                        ;
;     -- Register only                        ; 288                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3684                       ;
;     -- arithmetic mode                      ; 1559                       ;
;                                             ;                            ;
; Total registers*                            ; 1,638 / 51,509 ( 3 % )     ;
;     -- Dedicated logic registers            ; 1,638 / 49,760 ( 3 % )     ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 408 / 3,110 ( 13 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 149 / 360 ( 41 % )         ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 10 / 182 ( 5 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )              ;
; ADC blocks                                  ; 0 / 2 ( 0 % )              ;
; Total block memory bits                     ; 67,584 / 1,677,312 ( 4 % ) ;
; Total block memory implementation bits      ; 92,160 / 1,677,312 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 4                          ;
;     -- Global clocks                        ; 4 / 20 ( 20 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 4.4% / 4.1% / 4.8%         ;
; Peak interconnect usage (total/H/V)         ; 46.4% / 44.3% / 49.4%      ;
; Maximum fan-out                             ; 1366                       ;
; Highest non-global fan-out                  ; 1366                       ;
; Total fan-out                               ; 23904                      ;
; Average fan-out                             ; 3.21                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 5388 / 49760 ( 11 % ) ; 143 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 3836                  ; 57                    ; 0                              ;
;     -- Register only                        ; 268                   ; 20                    ; 0                              ;
;     -- Combinational with a register        ; 1284                  ; 66                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 2323                  ; 55                    ; 0                              ;
;     -- 3 input functions                    ; 2039                  ; 30                    ; 0                              ;
;     -- <=2 input functions                  ; 758                   ; 38                    ; 0                              ;
;     -- Register only                        ; 268                   ; 20                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 3569                  ; 115                   ; 0                              ;
;     -- arithmetic mode                      ; 1551                  ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 1552                  ; 86                    ; 0                              ;
;     -- Dedicated logic registers            ; 1552 / 49760 ( 3 % )  ; 86 / 49760 ( < 1 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 396 / 3110 ( 13 % )   ; 14 / 3110 ( < 1 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 149                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )      ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 67584                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 92160                 ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 10 / 182 ( 5 % )      ; 0 / 182 ( 0 % )       ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 1645                  ; 127                   ; 1                              ;
;     -- Registered Input Connections         ; 1532                  ; 95                    ; 0                              ;
;     -- Output Connections                   ; 237                   ; 69                    ; 1467                           ;
;     -- Registered Output Connections        ; 8                     ; 69                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 24105                 ; 750                   ; 1475                           ;
;     -- Registered Connections               ; 6250                  ; 510                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 218                   ; 196                   ; 1468                           ;
;     -- sld_hub:auto_hub                     ; 196                   ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 1468                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 38                    ; 43                    ; 1                              ;
;     -- Output Ports                         ; 107                   ; 60                    ; 2                              ;
;     -- Bidir Ports                          ; 35                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 27                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 25                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 30                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 44                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_CLK_10     ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; GSENSOR_INT[1] ; Y14   ; 4        ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; GSENSOR_INT[2] ; Y13   ; 4        ; 51           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY[0]         ; B8    ; 7        ; 46           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY[1]         ; A7    ; 7        ; 49           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50  ; P11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50  ; N14   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[0]          ; C10   ; 7        ; 51           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[1]          ; C11   ; 7        ; 51           ; 54           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[2]          ; D12   ; 7        ; 51           ; 54           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[3]          ; C12   ; 7        ; 54           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[4]          ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[5]          ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[6]          ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[7]          ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[8]          ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[9]          ; F15   ; 7        ; 69           ; 54           ; 0            ; 1366                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_CS_N  ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_SCLK  ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GSENSOR_SDI     ; V11   ; 4        ; 38           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GSENSOR_SDO     ; V12   ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 12 / 36 ( 33 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 4        ; 16 / 48 ( 33 % ) ; 2.5V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 2.5V          ; --           ;
; 6        ; 40 / 60 ( 67 % ) ; 2.5V          ; --           ;
; 7        ; 41 / 52 ( 79 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; GSENSOR_SCLK                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; GSENSOR_CS_N                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                           ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                        ; input  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; DRAM_ADDR[12]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; GSENSOR_SDI                          ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 174        ; 4        ; GSENSOR_SDO                          ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; GSENSOR_INT[2]                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 202        ; 4        ; GSENSOR_INT[1]                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 250 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                            ;
; Freq max lock                 ; 65.02 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 10                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                       ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C0      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even     ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+------------------------------------------------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; DRAM_ADDR[0]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]    ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]   ; Missing drive strength and slew rate ;
; DRAM_BA[0]      ; Missing drive strength and slew rate ;
; DRAM_BA[1]      ; Missing drive strength and slew rate ;
; DRAM_CAS_N      ; Missing drive strength and slew rate ;
; DRAM_CKE        ; Missing drive strength and slew rate ;
; DRAM_CLK        ; Missing drive strength and slew rate ;
; DRAM_CS_N       ; Missing drive strength and slew rate ;
; DRAM_LDQM       ; Missing drive strength and slew rate ;
; DRAM_RAS_N      ; Missing drive strength and slew rate ;
; DRAM_UDQM       ; Missing drive strength and slew rate ;
; DRAM_WE_N       ; Missing drive strength and slew rate ;
; HEX0[0]         ; Missing drive strength and slew rate ;
; HEX0[1]         ; Missing drive strength and slew rate ;
; HEX0[2]         ; Missing drive strength and slew rate ;
; HEX0[3]         ; Missing drive strength and slew rate ;
; HEX0[4]         ; Missing drive strength and slew rate ;
; HEX0[5]         ; Missing drive strength and slew rate ;
; HEX0[6]         ; Missing drive strength and slew rate ;
; HEX0[7]         ; Missing drive strength and slew rate ;
; HEX1[0]         ; Missing drive strength and slew rate ;
; HEX1[1]         ; Missing drive strength and slew rate ;
; HEX1[2]         ; Missing drive strength and slew rate ;
; HEX1[3]         ; Missing drive strength and slew rate ;
; HEX1[4]         ; Missing drive strength and slew rate ;
; HEX1[5]         ; Missing drive strength and slew rate ;
; HEX1[6]         ; Missing drive strength and slew rate ;
; HEX1[7]         ; Missing drive strength and slew rate ;
; HEX2[0]         ; Missing drive strength and slew rate ;
; HEX2[1]         ; Missing drive strength and slew rate ;
; HEX2[2]         ; Missing drive strength and slew rate ;
; HEX2[3]         ; Missing drive strength and slew rate ;
; HEX2[4]         ; Missing drive strength and slew rate ;
; HEX2[5]         ; Missing drive strength and slew rate ;
; HEX2[6]         ; Missing drive strength and slew rate ;
; HEX2[7]         ; Missing drive strength and slew rate ;
; HEX3[0]         ; Missing drive strength and slew rate ;
; HEX3[1]         ; Missing drive strength and slew rate ;
; HEX3[2]         ; Missing drive strength and slew rate ;
; HEX3[3]         ; Missing drive strength and slew rate ;
; HEX3[4]         ; Missing drive strength and slew rate ;
; HEX3[5]         ; Missing drive strength and slew rate ;
; HEX3[6]         ; Missing drive strength and slew rate ;
; HEX3[7]         ; Missing drive strength and slew rate ;
; HEX4[0]         ; Missing drive strength and slew rate ;
; HEX4[1]         ; Missing drive strength and slew rate ;
; HEX4[2]         ; Missing drive strength and slew rate ;
; HEX4[3]         ; Missing drive strength and slew rate ;
; HEX4[4]         ; Missing drive strength and slew rate ;
; HEX4[5]         ; Missing drive strength and slew rate ;
; HEX4[6]         ; Missing drive strength and slew rate ;
; HEX4[7]         ; Missing drive strength and slew rate ;
; HEX5[0]         ; Missing drive strength and slew rate ;
; HEX5[1]         ; Missing drive strength and slew rate ;
; HEX5[2]         ; Missing drive strength and slew rate ;
; HEX5[3]         ; Missing drive strength and slew rate ;
; HEX5[4]         ; Missing drive strength and slew rate ;
; HEX5[5]         ; Missing drive strength and slew rate ;
; HEX5[6]         ; Missing drive strength and slew rate ;
; HEX5[7]         ; Missing drive strength and slew rate ;
; LEDR[0]         ; Missing drive strength and slew rate ;
; LEDR[1]         ; Missing drive strength and slew rate ;
; LEDR[2]         ; Missing drive strength and slew rate ;
; LEDR[3]         ; Missing drive strength and slew rate ;
; LEDR[4]         ; Missing drive strength and slew rate ;
; LEDR[5]         ; Missing drive strength and slew rate ;
; LEDR[6]         ; Missing drive strength and slew rate ;
; LEDR[7]         ; Missing drive strength and slew rate ;
; LEDR[8]         ; Missing drive strength and slew rate ;
; LEDR[9]         ; Missing drive strength and slew rate ;
; VGA_B[0]        ; Missing drive strength and slew rate ;
; VGA_B[1]        ; Missing drive strength and slew rate ;
; VGA_B[2]        ; Missing drive strength and slew rate ;
; VGA_B[3]        ; Missing drive strength and slew rate ;
; VGA_G[0]        ; Missing drive strength and slew rate ;
; VGA_G[1]        ; Missing drive strength and slew rate ;
; VGA_G[2]        ; Missing drive strength and slew rate ;
; VGA_G[3]        ; Missing drive strength and slew rate ;
; VGA_HS          ; Missing drive strength and slew rate ;
; VGA_R[0]        ; Missing drive strength and slew rate ;
; VGA_R[1]        ; Missing drive strength and slew rate ;
; VGA_R[2]        ; Missing drive strength and slew rate ;
; VGA_R[3]        ; Missing drive strength and slew rate ;
; VGA_VS          ; Missing drive strength and slew rate ;
; GSENSOR_CS_N    ; Missing drive strength and slew rate ;
; GSENSOR_SCLK    ; Missing drive strength and slew rate ;
; DRAM_DQ[0]      ; Missing drive strength and slew rate ;
; DRAM_DQ[1]      ; Missing drive strength and slew rate ;
; DRAM_DQ[2]      ; Missing drive strength and slew rate ;
; DRAM_DQ[3]      ; Missing drive strength and slew rate ;
; DRAM_DQ[4]      ; Missing drive strength and slew rate ;
; DRAM_DQ[5]      ; Missing drive strength and slew rate ;
; DRAM_DQ[6]      ; Missing drive strength and slew rate ;
; DRAM_DQ[7]      ; Missing drive strength and slew rate ;
; DRAM_DQ[8]      ; Missing drive strength and slew rate ;
; DRAM_DQ[9]      ; Missing drive strength and slew rate ;
; DRAM_DQ[10]     ; Missing drive strength and slew rate ;
; DRAM_DQ[11]     ; Missing drive strength and slew rate ;
; DRAM_DQ[12]     ; Missing drive strength and slew rate ;
; DRAM_DQ[13]     ; Missing drive strength and slew rate ;
; DRAM_DQ[14]     ; Missing drive strength and slew rate ;
; DRAM_DQ[15]     ; Missing drive strength and slew rate ;
; GSENSOR_SDI     ; Missing drive strength and slew rate ;
; GSENSOR_SDO     ; Missing drive strength and slew rate ;
; ARDUINO_IO[0]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[1]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[2]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[3]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[4]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[5]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[6]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[7]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[8]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[9]   ; Missing drive strength and slew rate ;
; ARDUINO_IO[10]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[11]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[12]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[13]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[14]  ; Missing drive strength and slew rate ;
; ARDUINO_IO[15]  ; Missing drive strength and slew rate ;
; ARDUINO_RESET_N ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |de0_lite                                                                                                                               ; 5531 (2)    ; 1638 (0)                  ; 0 (0)         ; 67584       ; 10   ; 1          ; 16           ; 0       ; 8         ; 149  ; 0            ; 3893 (2)     ; 288 (0)           ; 1350 (0)         ; 0          ; |de0_lite                                                                                                                                                                                                                                                                                                                                            ; de0_lite                          ; work         ;
;    |Timer:timer|                                                                                                                        ; 829 (829)   ; 323 (323)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 505 (505)    ; 13 (13)           ; 311 (311)        ; 0          ; |de0_lite|Timer:timer                                                                                                                                                                                                                                                                                                                                ; Timer                             ; work         ;
;    |core:myRiscv|                                                                                                                       ; 4092 (1158) ; 894 (96)                  ; 0 (0)         ; 2048        ; 2    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 3162 (1003)  ; 121 (3)           ; 809 (207)        ; 0          ; |de0_lite|core:myRiscv                                                                                                                                                                                                                                                                                                                               ; core                              ; work         ;
;       |M:M_0|                                                                                                                           ; 1816 (169)  ; 386 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 1422 (98)    ; 28 (0)            ; 366 (76)         ; 0          ; |de0_lite|core:myRiscv|M:M_0                                                                                                                                                                                                                                                                                                                         ; M                                 ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|core:myRiscv|M:M_0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                          ; lpm_mult                          ; work         ;
;             |mult_qgs:auto_generated|                                                                                                   ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated                                                                                                                                                                                                                                                                                  ; mult_qgs                          ; work         ;
;          |lpm_mult:Mult1|                                                                                                               ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |de0_lite|core:myRiscv|M:M_0|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                          ; lpm_mult                          ; work         ;
;             |mult_tns:auto_generated|                                                                                                   ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 1 (1)            ; 0          ; |de0_lite|core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated                                                                                                                                                                                                                                                                                  ; mult_tns                          ; work         ;
;          |quick_naive:quick_div_signed|                                                                                                 ; 783 (783)   ; 193 (193)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 590 (590)    ; 0 (0)             ; 193 (193)        ; 0          ; |de0_lite|core:myRiscv|M:M_0|quick_naive:quick_div_signed                                                                                                                                                                                                                                                                                            ; quick_naive                       ; work         ;
;          |quick_naive:quick_div_unsigned|                                                                                               ; 758 (758)   ; 193 (193)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 564 (564)    ; 28 (28)           ; 166 (166)        ; 0          ; |de0_lite|core:myRiscv|M:M_0|quick_naive:quick_div_unsigned                                                                                                                                                                                                                                                                                          ; quick_naive                       ; work         ;
;       |ULA:alu_0|                                                                                                                       ; 378 (378)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 378 (378)    ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|core:myRiscv|ULA:alu_0                                                                                                                                                                                                                                                                                                                     ; ULA                               ; work         ;
;       |csr:ins_csr|                                                                                                                     ; 532 (532)   ; 253 (253)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 57 (57)           ; 198 (198)        ; 0          ; |de0_lite|core:myRiscv|csr:ins_csr                                                                                                                                                                                                                                                                                                                   ; csr                               ; work         ;
;       |decoder:decoder0|                                                                                                                ; 62 (62)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 1 (1)             ; 23 (23)          ; 0          ; |de0_lite|core:myRiscv|decoder:decoder0                                                                                                                                                                                                                                                                                                              ; decoder                           ; work         ;
;       |iregister:ins_register|                                                                                                          ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 28 (28)          ; 0          ; |de0_lite|core:myRiscv|iregister:ins_register                                                                                                                                                                                                                                                                                                        ; iregister                         ; work         ;
;       |register_file:registers|                                                                                                         ; 152 (152)   ; 108 (108)                 ; 0 (0)         ; 2048        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 26 (26)           ; 82 (82)          ; 0          ; |de0_lite|core:myRiscv|register_file:registers                                                                                                                                                                                                                                                                                                       ; register_file                     ; work         ;
;          |altsyncram:ram_rtl_0|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_0                                                                                                                                                                                                                                                                                  ; altsyncram                        ; work         ;
;             |altsyncram_jhl1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_0|altsyncram_jhl1:auto_generated                                                                                                                                                                                                                                                   ; altsyncram_jhl1                   ; work         ;
;          |altsyncram:ram_rtl_1|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_1                                                                                                                                                                                                                                                                                  ; altsyncram                        ; work         ;
;             |altsyncram_jhl1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_1|altsyncram_jhl1:auto_generated                                                                                                                                                                                                                                                   ; altsyncram_jhl1                   ; work         ;
;    |databusmux:datamux|                                                                                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |de0_lite|databusmux:datamux                                                                                                                                                                                                                                                                                                                         ; databusmux                        ; work         ;
;    |dmemory:dmem|                                                                                                                       ; 97 (97)     ; 13 (13)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 2 (2)             ; 12 (12)          ; 0          ; |de0_lite|dmemory:dmem                                                                                                                                                                                                                                                                                                                               ; dmemory                           ; work         ;
;       |altsyncram:ram_block_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|dmemory:dmem|altsyncram:ram_block_rtl_0                                                                                                                                                                                                                                                                                                    ; altsyncram                        ; work         ;
;          |altsyncram_ls31:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|dmemory:dmem|altsyncram:ram_block_rtl_0|altsyncram_ls31:auto_generated                                                                                                                                                                                                                                                                     ; altsyncram_ls31                   ; work         ;
;    |gpio:generic_gpio|                                                                                                                  ; 163 (163)   ; 150 (150)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 96 (96)           ; 54 (54)          ; 0          ; |de0_lite|gpio:generic_gpio                                                                                                                                                                                                                                                                                                                          ; gpio                              ; work         ;
;    |instructionbusmux:instr_mux|                                                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|instructionbusmux:instr_mux                                                                                                                                                                                                                                                                                                                ; instructionbusmux                 ; work         ;
;    |iodatabusmux:io_data_bus_mux|                                                                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; 0          ; |de0_lite|iodatabusmux:io_data_bus_mux                                                                                                                                                                                                                                                                                                               ; iodatabusmux                      ; work         ;
;    |iram_quartus:iram_quartus_inst|                                                                                                     ; 100 (0)     ; 66 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 59 (0)           ; 0          ; |de0_lite|iram_quartus:iram_quartus_inst                                                                                                                                                                                                                                                                                                             ; iram_quartus                      ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 100 (0)     ; 66 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 59 (0)           ; 0          ; |de0_lite|iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                             ; altsyncram                        ; work         ;
;          |altsyncram_qt24:auto_generated|                                                                                               ; 100 (0)     ; 66 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 7 (0)             ; 59 (0)           ; 0          ; |de0_lite|iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated                                                                                                                                                                                                                                              ; altsyncram_qt24                   ; work         ;
;             |altsyncram_qo03:altsyncram1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|altsyncram_qo03:altsyncram1                                                                                                                                                                                                                  ; altsyncram_qo03                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 100 (80)    ; 66 (57)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (23)      ; 7 (7)             ; 59 (50)          ; 0          ; |de0_lite|iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                    ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 20 (20)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 9 (9)            ; 0          ; |de0_lite|iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                 ; sld_rom_sr                        ; work         ;
;    |led_displays:generic_displays|                                                                                                      ; 111 (111)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 29 (29)           ; 77 (77)          ; 0          ; |de0_lite|led_displays:generic_displays                                                                                                                                                                                                                                                                                                              ; led_displays                      ; work         ;
;    |pll:pll_inst|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|pll:pll_inst                                                                                                                                                                                                                                                                                                                               ; pll                               ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|pll:pll_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                                       ; altpll                            ; work         ;
;          |pll_altpll:auto_generated|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de0_lite|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                                                                                             ; pll_altpll                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 143 (1)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (1)       ; 20 (0)            ; 66 (0)           ; 0          ; |de0_lite|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 142 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 20 (0)            ; 66 (0)           ; 0          ; |de0_lite|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 142 (0)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 20 (0)            ; 66 (0)           ; 0          ; |de0_lite|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 142 (6)     ; 86 (5)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (1)       ; 20 (2)            ; 66 (0)           ; 0          ; |de0_lite|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 139 (0)     ; 81 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 18 (0)            ; 66 (0)           ; 0          ; |de0_lite|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 139 (101)   ; 81 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (45)      ; 18 (18)           ; 66 (40)          ; 0          ; |de0_lite|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; 0          ; |de0_lite|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; 0          ; |de0_lite|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_CLK_10      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MAX10_CLK2_50   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_CS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_INT[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_INT[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SCLK    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDI     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDO     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[4]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[5]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[6]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[7]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[8]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[9]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[10]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[11]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[12]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[13]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[14]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_IO[15]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; MAX10_CLK1_50   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[1]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[2]           ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[3]           ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                              ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                                                    ;                   ;         ;
; MAX10_CLK2_50                                                                                 ;                   ;         ;
; KEY[0]                                                                                        ;                   ;         ;
; KEY[1]                                                                                        ;                   ;         ;
; SW[4]                                                                                         ;                   ;         ;
; SW[5]                                                                                         ;                   ;         ;
; SW[6]                                                                                         ;                   ;         ;
; SW[7]                                                                                         ;                   ;         ;
; SW[8]                                                                                         ;                   ;         ;
; GSENSOR_INT[1]                                                                                ;                   ;         ;
; GSENSOR_INT[2]                                                                                ;                   ;         ;
; DRAM_DQ[0]                                                                                    ;                   ;         ;
; DRAM_DQ[1]                                                                                    ;                   ;         ;
; DRAM_DQ[2]                                                                                    ;                   ;         ;
; DRAM_DQ[3]                                                                                    ;                   ;         ;
; DRAM_DQ[4]                                                                                    ;                   ;         ;
; DRAM_DQ[5]                                                                                    ;                   ;         ;
; DRAM_DQ[6]                                                                                    ;                   ;         ;
; DRAM_DQ[7]                                                                                    ;                   ;         ;
; DRAM_DQ[8]                                                                                    ;                   ;         ;
; DRAM_DQ[9]                                                                                    ;                   ;         ;
; DRAM_DQ[10]                                                                                   ;                   ;         ;
; DRAM_DQ[11]                                                                                   ;                   ;         ;
; DRAM_DQ[12]                                                                                   ;                   ;         ;
; DRAM_DQ[13]                                                                                   ;                   ;         ;
; DRAM_DQ[14]                                                                                   ;                   ;         ;
; DRAM_DQ[15]                                                                                   ;                   ;         ;
; GSENSOR_SDI                                                                                   ;                   ;         ;
; GSENSOR_SDO                                                                                   ;                   ;         ;
; ARDUINO_IO[0]                                                                                 ;                   ;         ;
; ARDUINO_IO[1]                                                                                 ;                   ;         ;
; ARDUINO_IO[2]                                                                                 ;                   ;         ;
; ARDUINO_IO[3]                                                                                 ;                   ;         ;
; ARDUINO_IO[4]                                                                                 ;                   ;         ;
; ARDUINO_IO[5]                                                                                 ;                   ;         ;
; ARDUINO_IO[6]                                                                                 ;                   ;         ;
; ARDUINO_IO[7]                                                                                 ;                   ;         ;
; ARDUINO_IO[8]                                                                                 ;                   ;         ;
; ARDUINO_IO[9]                                                                                 ;                   ;         ;
; ARDUINO_IO[10]                                                                                ;                   ;         ;
; ARDUINO_IO[11]                                                                                ;                   ;         ;
; ARDUINO_IO[12]                                                                                ;                   ;         ;
; ARDUINO_IO[13]                                                                                ;                   ;         ;
; ARDUINO_IO[14]                                                                                ;                   ;         ;
; ARDUINO_IO[15]                                                                                ;                   ;         ;
; ARDUINO_RESET_N                                                                               ;                   ;         ;
; SW[9]                                                                                         ;                   ;         ;
;      - gpio:generic_gpio|output[0]                                                            ; 1                 ; 6       ;
;      - gpio:generic_gpio|output[1]                                                            ; 1                 ; 6       ;
;      - gpio:generic_gpio|output[2]                                                            ; 1                 ; 6       ;
;      - gpio:generic_gpio|output[3]                                                            ; 1                 ; 6       ;
;      - gpio:generic_gpio|output[4]                                                            ; 1                 ; 6       ;
;      - gpio:generic_gpio|output[5]                                                            ; 1                 ; 6       ;
;      - gpio:generic_gpio|output[6]                                                            ; 1                 ; 6       ;
;      - gpio:generic_gpio|output[7]                                                            ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex5[0]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex5[1]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex5[2]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex5[3]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex5[4]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex5[5]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex4[0]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex4[1]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex4[2]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex4[3]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex4[4]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex4[5]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex3[0]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex3[1]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex3[2]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex3[3]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex3[4]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex3[5]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex2[0]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex2[1]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex2[2]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex2[3]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex2[4]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex2[5]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex1[0]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex1[1]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex1[2]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex1[3]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex1[4]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex1[5]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex0[0]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex0[1]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex0[2]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex0[3]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex0[4]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex0[5]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[0]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[31]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[30]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[29]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[28]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[27]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[26]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[25]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[24]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[23]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[22]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[21]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[20]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[19]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[18]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[17]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[16]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[15]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[14]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[13]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[12]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[11]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[10]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[9]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[8]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[7]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[6]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[5]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[4]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[3]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[2]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_quotient[1]     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[0]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[31] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[30] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[29] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[28] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[27] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[26] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[25] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[24] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[23] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[22] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[21] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[20] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[19] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[18] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[17] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[16] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[15] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[14] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[13] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[12] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[11] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[10] ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[9]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[8]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[7]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[6]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[5]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[4]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[3]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[2]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[1]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_remainder[0]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[1]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[2]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[3]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[4]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[5]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[6]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[7]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[8]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[9]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[10]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[11]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[12]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[13]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[14]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[15]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[16]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[17]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[18]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[19]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[20]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[21]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[22]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[23]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[24]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[25]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[26]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[27]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[28]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[29]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[30]  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|\quick_naive_process:t_quotient[31]  ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[4]                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[5]                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[6]                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[7]                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[8]                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[9]                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[10]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[11]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[12]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[13]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[14]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[15]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[16]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[17]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[18]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[19]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[20]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[21]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[22]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[23]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[24]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[25]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[26]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[27]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[28]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[29]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[30]                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[31]                                                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[0]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[1]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[2]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[3]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[4]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[5]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[6]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[7]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[8]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[9]    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[10]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[11]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[12]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[13]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[14]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[15]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[16]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[17]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[18]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[19]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[20]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[21]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[22]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[23]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[24]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[25]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[26]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[27]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[28]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[29]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[30]   ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|\quick_naive_process:t_remainder[31]   ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex0[6]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex1[6]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex2[6]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex3[6]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex4[6]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|hex5[6]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct7[1]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct7[0]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct12[4]                                 ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct12[3]                                 ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct12[2]                                 ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct12[1]                                 ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct12[0]                                 ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rd[4]                                              ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rd[3]                                              ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rd[2]                                              ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rd[1]                                              ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|imm_s[0]                                           ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.WRITEBACK_MEM                                      ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_L                                          ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct3[2]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct3[0]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct3[1]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct7[6]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct7[5]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct7[4]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct7[3]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.funct7[2]                                  ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_S                                          ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_JAL                                        ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_JALR                                       ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rd[0]                                              ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.EXE_M                                              ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_U                                          ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.EXE_ALU                                            ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_I                                          ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_ENV_BREAK_CSR                              ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_TYPE_AUIPC                                      ; 1                 ; 6       ;
;      - core:myRiscv|pc[0]                                                                     ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[0]                                               ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[0]                                                           ; 1                 ; 6       ;
;      - Timer:timer|ddata_r[0]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[0]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[0]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[0]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[0]                         ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[0]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[1]                                                           ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[1]                                               ; 1                 ; 6       ;
;      - Timer:timer|ddata_r[1]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|pc[1]                                                                     ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[1]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[1]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[1]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[1]                          ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[1]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[2]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[2]                                               ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[2]                                                           ; 1                 ; 6       ;
;      - Timer:timer|ddata_r[2]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[2]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[2]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[2]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[2]                         ; 1                 ; 6       ;
;      - core:myRiscv|pc[2]                                                                     ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[3]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[3]                                               ; 1                 ; 6       ;
;      - gpio:generic_gpio|ddata_r[3]                                                           ; 1                 ; 6       ;
;      - Timer:timer|ddata_r[3]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[3]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[3]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[3]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[3]                         ; 1                 ; 6       ;
;      - core:myRiscv|pc[3]                                                                     ; 1                 ; 6       ;
;      - core:myRiscv|register_file:registers|ram_rtl_0_bypass[4]                               ; 1                 ; 6       ;
;      - core:myRiscv|register_file:registers|ram_rtl_0_bypass[2]                               ; 1                 ; 6       ;
;      - core:myRiscv|register_file:registers|ram_rtl_0_bypass[8]                               ; 1                 ; 6       ;
;      - core:myRiscv|register_file:registers|ram_rtl_0_bypass[6]                               ; 1                 ; 6       ;
;      - core:myRiscv|register_file:registers|ram_rtl_0_bypass[10]                              ; 1                 ; 6       ;
;      - core:myRiscv|register_file:registers|ram~38                                            ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.DECODE                                             ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.opcode[1]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.opcode[0]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.opcode[3]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.opcode[6]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.opcode[4]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.opcode[5]                                  ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|opcodes.opcode[2]                                  ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[4]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|pc[4]                                                                     ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[4]                                               ; 1                 ; 6       ;
;      - Timer:timer|ddata_r[4]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[4]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[4]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[4]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[4]                         ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[5]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|pc[5]                                                                     ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[5]                                               ; 1                 ; 6       ;
;      - Timer:timer|ddata_r[5]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[5]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[5]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[5]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[5]                         ; 1                 ; 6       ;
;      - core:myRiscv|pc[6]                                                                     ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[6]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[6]                                               ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[6]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[6]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[6]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[6]                         ; 1                 ; 6       ;
;      - core:myRiscv|pc[7]                                                                     ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[7]                                                  ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[7]                                               ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[7]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[7]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[7]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[7]                         ; 1                 ; 6       ;
;      - core:myRiscv|pc[8]                                                                     ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[8]                                               ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[8]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[8]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[8]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[8]                         ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[8]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|pc[9]                                                                     ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[9]                                               ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[9]                            ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[9]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[9]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[9]                         ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[9]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|pc[10]                                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[10]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[10]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[10]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[10]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[10]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[10]                                                 ; 1                 ; 6       ;
;      - core:myRiscv|pc[11]                                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[11]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[11]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[11]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[11]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[11]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[11]                                                 ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[12]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[12]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[12]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[12]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[12]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[12]                        ; 1                 ; 6       ;
;      - core:myRiscv|pc[12]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[13]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[13]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[13]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[13]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[13]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[13]                        ; 1                 ; 6       ;
;      - core:myRiscv|pc[13]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[14]                                                 ; 1                 ; 6       ;
;      - core:myRiscv|pc[14]                                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[14]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[14]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[14]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[14]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[14]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[15]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[15]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[15]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[15]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[15]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[15]                        ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rs1[0]                                             ; 1                 ; 6       ;
;      - core:myRiscv|pc[15]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rs1[1]                                             ; 1                 ; 6       ;
;      - core:myRiscv|pc[16]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[16]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[16]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[16]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[16]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[16]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[16]                        ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rs1[2]                                             ; 1                 ; 6       ;
;      - core:myRiscv|pc[17]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[17]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[17]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[17]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[17]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[17]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[17]                        ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rs1[3]                                             ; 1                 ; 6       ;
;      - core:myRiscv|pc[18]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[18]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[18]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[18]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[18]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[18]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[18]                        ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|rs1[4]                                             ; 1                 ; 6       ;
;      - core:myRiscv|pc[19]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[19]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[19]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[19]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[19]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[19]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[19]                        ; 1                 ; 6       ;
;      - core:myRiscv|pc[20]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[20]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[20]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[20]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[20]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[20]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[20]                        ; 1                 ; 6       ;
;      - core:myRiscv|pc[21]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[21]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[21]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[21]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[21]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[21]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[21]                        ; 1                 ; 6       ;
;      - core:myRiscv|pc[22]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[22]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[22]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[22]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[22]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[22]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[22]                        ; 1                 ; 6       ;
;      - core:myRiscv|pc[23]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[23]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[23]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[23]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[23]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[23]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[23]                        ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ST_BRANCH                                          ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[0]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[7][7]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[7][11]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][11]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][7]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.FETCH                                              ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.WRITEBACK                                          ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][0]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[31]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[30]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[29]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[28]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[27]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[26]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[25]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|pc[24]                                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[31]                                                 ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[31]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[30]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[29]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[28]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[27]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[26]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[25]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[24]                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[31]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[31]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[31]                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[30]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[29]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[28]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[27]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[26]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[25]                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|remainder[24]                          ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[31]                                              ; 1                 ; 6       ;
;      - core:myRiscv|iregister:ins_register|imm_b[31]                                          ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[30]                                                 ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[30]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[30]                        ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[30]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[29]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[29]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[29]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[29]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[28]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[28]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[28]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[28]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[27]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[27]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[27]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[27]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[26]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[26]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[26]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[26]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[25]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[25]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[25]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[25]                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|csr_value[24]                                                 ; 1                 ; 6       ;
;      - led_displays:generic_displays|ddata_r[24]                                              ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[24]                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|remainder[24]                        ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[0]                                              ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[0]                                                        ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[0]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[0]                                                    ; 1                 ; 6       ;
;      - Timer:timer|\p2:internal_output_A[0]                                                   ; 1                 ; 6       ;
;      - Timer:timer|ddata_r~0                                                                  ; 1                 ; 6       ;
;      - dmemory:dmem|state.READ                                                                ; 1                 ; 6       ;
;      - dmemory:dmem|state.BYTE1                                                               ; 1                 ; 6       ;
;      - dmemory:dmem|state.BYTE0                                                               ; 1                 ; 6       ;
;      - dmemory:dmem|state.HALF_WORD_LOW                                                       ; 1                 ; 6       ;
;      - dmemory:dmem|state.BYTE3                                                               ; 1                 ; 6       ;
;      - dmemory:dmem|state.HALF_WORD_HIGH                                                      ; 1                 ; 6       ;
;      - dmemory:dmem|state.BYTE2                                                               ; 1                 ; 6       ;
;      - dmemory:dmem|state.WORD                                                                ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|start                                  ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|start                                ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][0]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[6][0]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][0]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][0]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][0]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][0]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[1]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[1]                                                        ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[1]                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[1]                                              ; 1                 ; 6       ;
;      - Timer:timer|\p2:internal_output_A[1]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[1]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][1]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][1]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[6][1]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][1]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][1]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][1]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][1]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][2]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][2]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[6][2]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][2]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][2]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][2]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][2]                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[2]                                              ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[2]                                                        ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[2]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[2]                                                    ; 1                 ; 6       ;
;      - Timer:timer|\p2:internal_output_A[2]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[2]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][3]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][3]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[6][3]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][3]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][3]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][3]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][3]                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[3]                                              ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[3]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[3]                                                        ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[3]                                                    ; 1                 ; 6       ;
;      - Timer:timer|\p2:internal_output_B[0]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[3]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][4]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][4]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[6][4]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][4]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][4]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][4]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][4]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[4]                                              ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[4]                                              ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[4]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[4]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[4]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p2:internal_output_B[1]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][5]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][5]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][5]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][5]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][5]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][5]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[5]                                              ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[5]                                              ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[5]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[5]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[5]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p2:internal_output_B[2]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[6]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][6]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][6]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][6]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][6]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][6]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][6]                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[6]                                              ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[6]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[6]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[6]                                                        ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[7]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][7]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][7]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][7]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][7]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][7]                                                    ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[7]                                              ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[7]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[7]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[7]                                                        ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[8]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][8]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][8]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[8]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[8]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[8]                                                        ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[8]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][8]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][8]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][8]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][8]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[9]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][9]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][9]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[9]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[9]                                                  ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[9]                                                        ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[9]                                              ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][9]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][9]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][9]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][9]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[10]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][10]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][10]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[10]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[10]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[10]                                                       ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[10]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][10]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][10]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][10]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][10]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[11]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][11]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][11]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[11]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[11]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[11]                                                       ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[11]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][11]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][11]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][11]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][12]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][12]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][12]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][12]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][12]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][12]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[12]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[12]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[12]                                                       ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[12]                                             ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[12]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][13]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][13]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][13]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][13]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][13]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][13]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[13]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[13]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[13]                                                       ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[13]                                             ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[13]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][14]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][14]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][14]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][14]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][14]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][14]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[14]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[14]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[14]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[14]                                                       ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[14]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][15]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][15]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][15]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][15]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][15]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][15]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[15]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[15]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[15]                                                       ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[15]                                             ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[15]                                             ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[16]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][16]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][16]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][16]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][16]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][16]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][16]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[16]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[16]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[16]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[16]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[17]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][17]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][17]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][17]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][17]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][17]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][17]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[17]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[17]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[17]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[17]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[18]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][18]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][18]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][18]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][18]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][18]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][18]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[18]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[18]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[18]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[18]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[19]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][19]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][19]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][19]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][19]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][19]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][19]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[19]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[19]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[19]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[19]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[20]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][20]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][20]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][20]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][20]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][20]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][20]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[20]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[20]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[20]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[20]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[21]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][21]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][21]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][21]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][21]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][21]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][21]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[21]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[21]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[21]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[21]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[22]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][22]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][22]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][22]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][22]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][22]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][22]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[22]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[22]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[22]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[22]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[23]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][23]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][23]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][23]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][23]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][23]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][23]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[23]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[23]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[23]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[23]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mip_in[7]                                                     ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mip_in[11]                                                    ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.READ                                               ; 1                 ; 6       ;
;      - core:myRiscv|decoder:decoder0|state.ERROR                                              ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[0]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|load_mepc_reg                                                 ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[31]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][31]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][31]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[30]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][30]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][30]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[29]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][29]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][29]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[28]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][28]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][28]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[27]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][27]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][27]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[26]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][26]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][26]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[25]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][25]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][25]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|\pc_blk:pc_proc:pc_holder[24]                                             ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[4][24]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[5][24]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][31]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][31]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][31]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][31]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[31]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[31]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[31]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[31]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][30]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][30]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][30]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][30]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[30]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[30]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[30]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[30]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][29]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][29]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][29]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][29]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[29]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[29]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[29]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[29]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][28]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][28]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][28]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][28]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[28]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[28]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[28]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[28]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][27]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][27]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][27]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][27]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[27]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[27]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[27]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[27]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][26]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][26]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][26]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][26]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[26]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[26]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[26]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[26]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][25]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][25]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][25]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][25]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[25]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[25]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[25]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[25]                                                       ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[2][24]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[1][24]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[3][24]                                                   ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mreg[0][24]                                                   ; 1                 ; 6       ;
;      - led_displays:generic_displays|raw_data[24]                                             ; 1                 ; 6       ;
;      - gpio:generic_gpio|edge_exti_mask[24]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|enable_exti_mask[24]                                                 ; 1                 ; 6       ;
;      - gpio:generic_gpio|output_reg[24]                                                       ; 1                 ; 6       ;
;      - Timer:timer|timer_mode[0]                                                              ; 1                 ; 6       ;
;      - Timer:timer|\p2:counter_direction                                                      ; 1                 ; 6       ;
;      - Timer:timer|timer_mode[1]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[31]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[30]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[29]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[28]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[27]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[26]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[25]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[24]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[23]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[22]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[21]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[20]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[19]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[18]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[17]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[16]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[15]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[14]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[13]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[12]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[11]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[10]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[9]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[8]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[7]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[6]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[5]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[4]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[3]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[2]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[1]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0B[0]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[31]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[30]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[29]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[28]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[27]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[26]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[25]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[24]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[23]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[22]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[21]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[20]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[19]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[18]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[17]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[16]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[15]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[14]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[13]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[12]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[11]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[10]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[9]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[8]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[7]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[6]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[5]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[4]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[3]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[2]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[1]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_0A[0]                                                              ; 1                 ; 6       ;
;      - Timer:timer|timer_reset                                                                ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mcause_in[0]                                                  ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[31]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[30]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[29]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[28]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[27]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[26]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[25]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[24]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[23]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[22]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[21]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[20]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[19]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[18]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[17]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[16]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[15]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[14]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[13]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[12]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[11]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[10]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[9]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[8]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[7]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[6]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[5]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[4]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[3]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[2]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[1]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1B[0]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[31]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[30]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[29]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[28]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[27]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[26]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[25]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[24]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[23]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[22]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[21]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[20]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[19]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[18]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[17]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[16]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[15]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[14]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[13]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[12]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[11]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[10]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[9]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[8]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[7]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[6]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[5]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[4]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[3]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[2]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[1]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_1A[0]                                                              ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[1]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mcause_in[1]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[2]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mcause_in[2]                                                  ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[31]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[30]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[29]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[28]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[27]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[26]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[25]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[24]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[23]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[22]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[21]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[20]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[19]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[18]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[17]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[16]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[15]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[14]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[13]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[12]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[11]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[10]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[9]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[8]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[7]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[6]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[5]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[4]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[3]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[2]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[1]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2B[0]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[31]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[30]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[29]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[28]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[27]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[26]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[25]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[24]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[23]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[22]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[21]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[20]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[19]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[18]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[17]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[16]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[15]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[14]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[13]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[12]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[11]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[10]                                                             ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[9]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[8]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[7]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[6]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[5]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[4]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[3]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[2]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[1]                                                              ; 1                 ; 6       ;
;      - Timer:timer|compare_2A[0]                                                              ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[3]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mcause_in[3]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mstatus_mask[7]                                               ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[4]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|mcause_in[4]                                                  ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[5]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[6]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[7]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[8]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[9]                                                                 ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[10]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[11]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[12]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[13]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[14]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[15]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[16]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[17]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[18]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[19]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[20]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[21]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[22]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[23]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[26]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[25]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[28]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[27]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[30]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[29]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[18]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[22]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[21]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[20]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[19]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[24]                                        ; 1                 ; 6       ;
;      - core:myRiscv|csr:ins_csr|pending_interrupts[23]                                        ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[31]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[30]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[29]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[28]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[27]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[26]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[25]                                                                ; 1                 ; 6       ;
;      - core:myRiscv|mretpc[24]                                                                ; 1                 ; 6       ;
;      - Timer:timer|top_counter[31]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[30]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[29]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[28]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[27]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[26]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[25]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[24]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[23]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[22]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[21]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[20]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[19]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[18]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[17]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[16]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[15]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[14]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[13]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[12]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[11]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[10]                                                            ; 1                 ; 6       ;
;      - Timer:timer|top_counter[9]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[8]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[7]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[6]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[5]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[4]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[3]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[2]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[1]                                                             ; 1                 ; 6       ;
;      - Timer:timer|top_counter[0]                                                             ; 1                 ; 6       ;
;      - Timer:timer|counter[31]~101                                                            ; 1                 ; 6       ;
;      - Timer:timer|internal_clock~2                                                           ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~0                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor[16]~1                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~2                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~3                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~4                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~5                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~6                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~7                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~8                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~9                          ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~10                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~11                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~12                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~13                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~14                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~15                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~16                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~17                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~18                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~19                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~20                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~21                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~22                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~23                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~24                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~25                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~26                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~27                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~28                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~29                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~30                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~31                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor~32                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~0                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~1                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~2                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~3                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~4                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~5                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~6                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~7                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~8                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~9                         ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~10                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~11                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~12                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~13                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~14                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~15                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~16                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~17                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~18                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~19                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~20                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~21                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~22                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~23                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~24                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~25                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~26                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~27                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~28                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~29                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~30                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_dividend~31                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~0                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor[26]~1                    ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~2                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~3                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~4                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~5                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~6                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~7                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~8                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~9                        ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~10                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~11                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~12                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~13                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~14                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~15                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~16                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~17                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~18                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~19                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~20                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~21                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~22                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~23                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~24                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~25                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~26                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~27                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~28                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~29                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~30                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~31                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor~32                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~0                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~1                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~2                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~3                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~4                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~5                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~6                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~7                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~8                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~9                       ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~10                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~11                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~12                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~13                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~14                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~15                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~16                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~17                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~18                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~19                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~20                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~21                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~22                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~23                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~24                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~25                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~26                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~27                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~28                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~29                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~30                      ; 1                 ; 6       ;
;      - core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_dividend~31                      ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt[1]                                                         ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt[0]                                                         ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt[3]                                                         ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt[2]                                                         ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt[5]                                                         ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt[4]                                                         ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts[0]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts[4]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts[3]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts[2]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts[1]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts[6]                                                   ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts[5]                                                   ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[15]                                                       ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[14]                                                       ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[13]                                                       ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[12]                                                       ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[11]                                                       ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[10]                                                       ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[9]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[8]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[7]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[6]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[5]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[4]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[3]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[2]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[1]                                                        ; 1                 ; 6       ;
;      - Timer:timer|\p1:temp_counter[0]                                                        ; 1                 ; 6       ;
;      - Timer:timer|prescaler[15]                                                              ; 1                 ; 6       ;
;      - Timer:timer|prescaler[14]                                                              ; 1                 ; 6       ;
;      - Timer:timer|prescaler[13]                                                              ; 1                 ; 6       ;
;      - Timer:timer|prescaler[12]                                                              ; 1                 ; 6       ;
;      - Timer:timer|prescaler[11]                                                              ; 1                 ; 6       ;
;      - Timer:timer|prescaler[10]                                                              ; 1                 ; 6       ;
;      - Timer:timer|prescaler[9]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[8]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[7]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[6]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[5]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[4]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[3]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[2]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[1]                                                               ; 1                 ; 6       ;
;      - Timer:timer|prescaler[0]                                                               ; 1                 ; 6       ;
;      - Timer:timer|internal_clock~0                                                           ; 1                 ; 6       ;
;      - Timer:timer|enable_timer_irq_mask[1]                                                   ; 1                 ; 6       ;
;      - Timer:timer|myInterrupts_d[1]                                                          ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt~0                                                          ; 1                 ; 6       ;
;      - Timer:timer|enable_timer_irq_mask[0]                                                   ; 1                 ; 6       ;
;      - Timer:timer|myInterrupts_d[0]                                                          ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt~1                                                          ; 1                 ; 6       ;
;      - Timer:timer|enable_timer_irq_mask[3]                                                   ; 1                 ; 6       ;
;      - Timer:timer|myInterrupts_d[3]                                                          ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt~2                                                          ; 1                 ; 6       ;
;      - Timer:timer|enable_timer_irq_mask[2]                                                   ; 1                 ; 6       ;
;      - Timer:timer|myInterrupts_d[2]                                                          ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt~3                                                          ; 1                 ; 6       ;
;      - Timer:timer|enable_timer_irq_mask[5]                                                   ; 1                 ; 6       ;
;      - Timer:timer|myInterrupts_d[5]                                                          ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt~4                                                          ; 1                 ; 6       ;
;      - Timer:timer|enable_timer_irq_mask[4]                                                   ; 1                 ; 6       ;
;      - Timer:timer|myInterrupts_d[4]                                                          ; 1                 ; 6       ;
;      - Timer:timer|timer_interrupt~5                                                          ; 1                 ; 6       ;
;      - gpio:generic_gpio|myInterrupts_d[0]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|myInterrupts_d[4]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|myInterrupts_d[3]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|myInterrupts_d[2]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|myInterrupts_d[1]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|myInterrupts_d[6]                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|myInterrupts_d[5]                                                    ; 1                 ; 6       ;
;      - Timer:timer|interrupts[1]~0                                                            ; 1                 ; 6       ;
;      - Timer:timer|interrupts[0]~1                                                            ; 1                 ; 6       ;
;      - Timer:timer|interrupts[3]~2                                                            ; 1                 ; 6       ;
;      - Timer:timer|interrupts[2]~3                                                            ; 1                 ; 6       ;
;      - Timer:timer|interrupts[5]~4                                                            ; 1                 ; 6       ;
;      - Timer:timer|interrupts[4]~5                                                            ; 1                 ; 6       ;
;      - Timer:timer|internal_clock~1                                                           ; 1                 ; 6       ;
;      - LEDR[9]~output                                                                         ; 1                 ; 6       ;
; MAX10_CLK1_50                                                                                 ;                   ;         ;
; SW[0]                                                                                         ;                   ;         ;
;      - gpio:generic_gpio|ddata_r~35                                                           ; 0                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts~0                                                    ; 0                 ; 6       ;
;      - gpio:generic_gpio|EXTIx[0]                                                             ; 0                 ; 6       ;
; SW[1]                                                                                         ;                   ;         ;
;      - gpio:generic_gpio|ddata_r~37                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts~4                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|EXTIx[1]                                                             ; 1                 ; 6       ;
; SW[2]                                                                                         ;                   ;         ;
;      - gpio:generic_gpio|ddata_r~39                                                           ; 1                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts~3                                                    ; 1                 ; 6       ;
;      - gpio:generic_gpio|EXTIx[2]                                                             ; 1                 ; 6       ;
; SW[3]                                                                                         ;                   ;         ;
;      - gpio:generic_gpio|ddata_r~41                                                           ; 0                 ; 6       ;
;      - gpio:generic_gpio|gpio_interrupts~2                                                    ; 0                 ; 6       ;
;      - gpio:generic_gpio|EXTIx[3]                                                             ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_P11            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; SW[9]                                                                                                                                                                                                                                                                                                                                                       ; PIN_F15            ; 1366    ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:timer|Equal13~4                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y39_N8  ; 19      ; Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; Timer:timer|compare_0A[0]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y39_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|compare_0B[16]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y39_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|compare_1A[16]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y39_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|compare_1B[16]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y39_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|compare_2A[16]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y39_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|compare_2B[0]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y37_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|counter[19]~98                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y35_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Timer:timer|counter[31]~101                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y35_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|enable_timer_irq_mask[5]~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y37_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|internal_clock~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y38_N22 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|internal_clock~2                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y38_N20 ; 39      ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Timer:timer|prescaler[0]~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y39_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|timer_mode[1]~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y39_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Timer:timer|top_counter[0]~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X50_Y39_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 156     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0    ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|M:M_0|quick_naive:quick_div_signed|new_divisor[16]~1                                                                                                                                                                                                                                                                                           ; LCCOMB_X63_Y26_N30 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|M:M_0|quick_naive:quick_div_signed|quotient[0]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X60_Y24_N28 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|M:M_0|quick_naive:quick_div_signed|start                                                                                                                                                                                                                                                                                                       ; FF_X63_Y26_N29     ; 65      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|new_divisor[26]~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X62_Y27_N22 ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|quotient[0]~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X56_Y30_N28 ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|M:M_0|quick_naive:quick_div_unsigned|start                                                                                                                                                                                                                                                                                                     ; FF_X62_Y27_N1      ; 65      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mcause_in[0]~5                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y29_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mip_in[7]~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y29_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mreg[0][3]~118                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y23_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mreg[0][6]~102                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y23_N20 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mreg[1][7]~92                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y23_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mreg[2][0]~100                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y23_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mreg[3][0]~101                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y23_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mreg[4][11]~99                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y23_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|csr:ins_csr|mreg[5][10]~98                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y23_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; core:myRiscv|register_file:registers|w_ena_prot~1                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y27_N30 ; 43      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; dmemory:dmem|state.READ                                                                                                                                                                                                                                                                                                                                     ; FF_X47_Y30_N3      ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; gpio:generic_gpio|Equal1~1                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y31_N0  ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; gpio:generic_gpio|Equal2~0                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X46_Y31_N26 ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; gpio:generic_gpio|ddata_r[0]~44                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X47_Y33_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gpio:generic_gpio|edge_exti_mask[0]~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X39_Y30_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gpio:generic_gpio|enable_exti_mask[0]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y31_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gpio:generic_gpio|output[0]~0                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y30_N16 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|enable_write~0                                                                                                                                                                                                                      ; LCCOMB_X35_Y33_N30 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                                                                                                                                                                                         ; LCCOMB_X35_Y33_N6  ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                                                                                                                                                                                         ; LCCOMB_X35_Y31_N22 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                                                                                                                                                                                         ; LCCOMB_X35_Y33_N20 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]~13                                                                                                                                                                                                              ; LCCOMB_X35_Y33_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[31]~1                                                                                                                                                                                                              ; LCCOMB_X35_Y31_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~6                                                                                                                                                                     ; LCCOMB_X40_Y33_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~18                                                                                                                                                               ; LCCOMB_X40_Y33_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[1]~19                                                                                                                                                               ; LCCOMB_X42_Y33_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; led_displays:generic_displays|ddata_r[0]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y30_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; led_displays:generic_displays|hex0[0]~2                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y30_N10 ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                             ; PLL_1              ; 1081    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                             ; PLL_1              ; 386     ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X37_Y33_N29     ; 23      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X40_Y37_N26 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X40_Y37_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                         ; LCCOMB_X36_Y37_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X42_Y37_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                              ; FF_X36_Y33_N21     ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                            ; LCCOMB_X36_Y33_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][3]                              ; FF_X36_Y33_N19     ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                              ; LCCOMB_X36_Y34_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~12              ; LCCOMB_X40_Y37_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~19              ; LCCOMB_X40_Y37_N6  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~12      ; LCCOMB_X40_Y37_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22 ; LCCOMB_X36_Y36_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X36_Y36_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X37_Y37_N21     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X38_Y33_N15     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X37_Y37_N11     ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X38_Y33_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X38_Y36_N25     ; 24      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X42_Y37_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Timer:timer|internal_clock~2                                                    ; LCCOMB_X49_Y38_N20 ; 39      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                    ; JTAG_X43_Y40_N0    ; 156     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 1081    ; 45                                   ; Global Clock         ; GCLK18           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 386     ; 68                                   ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; SW[9]~input ; 1366              ;
+-------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                              ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; core:myRiscv|register_file:registers|altsyncram:ram_rtl_0|altsyncram_jhl1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/de10_lite.ram0_register_file_87c776fc.hdl.mif ; M9K_X53_Y26_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; core:myRiscv|register_file:registers|altsyncram:ram_rtl_1|altsyncram_jhl1:auto_generated|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; db/de10_lite.ram0_register_file_87c776fc.hdl.mif ; M9K_X53_Y27_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; dmemory:dmem|altsyncram:ram_block_rtl_0|altsyncram_ls31:auto_generated|ALTSYNCRAM                                                    ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; None                                             ; M9K_X53_Y29_N0, M9K_X53_Y31_N0, M9K_X53_Y28_N0, M9K_X53_Y30_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; iram_quartus:iram_quartus_inst|altsyncram:altsyncram_component|altsyncram_qt24:auto_generated|altsyncram_qo03:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                             ; M9K_X33_Y28_N0, M9K_X33_Y31_N0, M9K_X33_Y30_N0, M9K_X33_Y29_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_1|altsyncram_jhl1:auto_generated|ALTSYNCRAM                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |de0_lite|core:myRiscv|register_file:registers|altsyncram:ram_rtl_0|altsyncram_jhl1:auto_generated|ALTSYNCRAM                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 5           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y22_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y21_N0 ; Mixed               ;                                ; no                    ; yes                   ; no                ;                 ;
; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y23_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y25_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y27_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y26_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult0|mult_qgs:auto_generated|mac_mult7 ;                            ; DSPMULT_X48_Y20_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    core:myRiscv|M:M_0|lpm_mult:Mult1|mult_tns:auto_generated|mac_mult7 ;                            ; DSPMULT_X48_Y24_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 9,460 / 148,641 ( 6 % ) ;
; C16 interconnects     ; 118 / 5,382 ( 2 % )     ;
; C4 interconnects      ; 5,233 / 106,704 ( 5 % ) ;
; Direct links          ; 961 / 148,641 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )         ;
; Local interconnects   ; 2,641 / 49,760 ( 5 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 136 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 6,104 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.59) ; Number of LABs  (Total = 408) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 24                            ;
; 2                                           ; 6                             ;
; 3                                           ; 5                             ;
; 4                                           ; 4                             ;
; 5                                           ; 6                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 2                             ;
; 9                                           ; 6                             ;
; 10                                          ; 6                             ;
; 11                                          ; 11                            ;
; 12                                          ; 6                             ;
; 13                                          ; 12                            ;
; 14                                          ; 24                            ;
; 15                                          ; 29                            ;
; 16                                          ; 259                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 408) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 173                           ;
; 1 Clock                            ; 229                           ;
; 1 Clock enable                     ; 138                           ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 19                            ;
; 2 Clock enables                    ; 35                            ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.78) ; Number of LABs  (Total = 408) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 19                            ;
; 1                                            ; 27                            ;
; 2                                            ; 19                            ;
; 3                                            ; 6                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 10                            ;
; 15                                           ; 16                            ;
; 16                                           ; 94                            ;
; 17                                           ; 14                            ;
; 18                                           ; 11                            ;
; 19                                           ; 12                            ;
; 20                                           ; 16                            ;
; 21                                           ; 15                            ;
; 22                                           ; 18                            ;
; 23                                           ; 12                            ;
; 24                                           ; 22                            ;
; 25                                           ; 15                            ;
; 26                                           ; 7                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 4                             ;
; 30                                           ; 6                             ;
; 31                                           ; 2                             ;
; 32                                           ; 19                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.42) ; Number of LABs  (Total = 408) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 19                            ;
; 1                                               ; 49                            ;
; 2                                               ; 15                            ;
; 3                                               ; 20                            ;
; 4                                               ; 8                             ;
; 5                                               ; 19                            ;
; 6                                               ; 23                            ;
; 7                                               ; 16                            ;
; 8                                               ; 31                            ;
; 9                                               ; 50                            ;
; 10                                              ; 34                            ;
; 11                                              ; 22                            ;
; 12                                              ; 22                            ;
; 13                                              ; 8                             ;
; 14                                              ; 4                             ;
; 15                                              ; 6                             ;
; 16                                              ; 43                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 4                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 2                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 2                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 21.35) ; Number of LABs  (Total = 408) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 10                            ;
; 5                                            ; 5                             ;
; 6                                            ; 3                             ;
; 7                                            ; 17                            ;
; 8                                            ; 8                             ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 12                            ;
; 12                                           ; 10                            ;
; 13                                           ; 10                            ;
; 14                                           ; 10                            ;
; 15                                           ; 4                             ;
; 16                                           ; 10                            ;
; 17                                           ; 15                            ;
; 18                                           ; 17                            ;
; 19                                           ; 39                            ;
; 20                                           ; 18                            ;
; 21                                           ; 12                            ;
; 22                                           ; 13                            ;
; 23                                           ; 11                            ;
; 24                                           ; 9                             ;
; 25                                           ; 10                            ;
; 26                                           ; 11                            ;
; 27                                           ; 10                            ;
; 28                                           ; 6                             ;
; 29                                           ; 9                             ;
; 30                                           ; 15                            ;
; 31                                           ; 9                             ;
; 32                                           ; 31                            ;
; 33                                           ; 31                            ;
; 34                                           ; 8                             ;
; 35                                           ; 11                            ;
; 36                                           ; 6                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 0            ; 149          ; 149          ; 0            ; 0            ; 153       ; 149          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 132          ; 35           ; 0            ; 0            ; 52           ; 132          ; 0            ; 52           ; 0            ; 0            ; 132          ; 0            ; 153       ; 153       ; 153       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 153          ; 4            ; 4            ; 153          ; 153          ; 0         ; 4            ; 153          ; 153          ; 153          ; 153          ; 153          ; 153          ; 21           ; 118          ; 153          ; 153          ; 101          ; 21           ; 153          ; 101          ; 153          ; 153          ; 21           ; 153          ; 0         ; 0         ; 0         ; 153          ; 153          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; ADC_CLK_10          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_N        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[1]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_INT[2]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCLK        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDI         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDO         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                       ;
+----------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s)                                 ; Delay Added in ns ;
+----------------------------------------------------------+------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 154.1             ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0],I/O ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 12.4              ;
; altera_reserved_tck                                      ; altera_reserved_tck                                  ; 5.8               ;
+----------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+-----------------------------------+--------------------------------------+-------------------+
; Source Register                   ; Destination Register                 ; Delay Added in ns ;
+-----------------------------------+--------------------------------------+-------------------+
; Timer:timer|top_counter[31]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[30]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[29]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[28]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[27]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[26]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[25]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[24]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[23]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[22]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[21]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[20]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[19]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[18]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[17]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[16]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[15]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[14]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[13]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[12]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[11]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[10]       ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[9]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[8]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[7]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[6]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[5]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[4]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[3]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|timer_mode[0]         ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|timer_mode[1]         ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|\p2:counter_direction ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[31]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[30]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[29]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[28]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[26]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[25]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[24]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[23]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[22]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[21]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[20]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[19]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[18]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[17]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[16]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[15]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[14]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[13]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[12]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[11]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[10]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[9]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[8]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[7]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[6]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[5]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[4]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[3]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[27]           ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[2]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[2]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[1]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|top_counter[0]        ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[1]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|counter[0]            ; Timer:timer|counter[31]              ; 4.250             ;
; Timer:timer|compare_0B[31]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[30]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[29]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[28]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[27]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[26]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[25]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[24]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[23]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[22]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[21]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[20]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[19]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[18]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[17]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[16]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[15]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[14]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[13]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[12]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[11]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[10]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[9]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[8]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[7]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[6]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[5]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[4]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[3]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[2]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0B[1]         ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0A[31]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
; Timer:timer|compare_0A[30]        ; Timer:timer|\p2:internal_output_A[0] ; 4.153             ;
+-----------------------------------+--------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "de10_lite"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/db/pll_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'de10_lite.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: Timer:timer|prescaler[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch Timer:timer|internal_clock~1 is being clocked by Timer:timer|prescaler[0]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
    Info (332111): 1000.000 pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000 pll_inst|altpll_component|auto_generated|pll1|clk[1]
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Timer:timer|internal_clock~2  File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/timer/Timer.vhd Line: 28
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Timer:timer|internal_clock~4 File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/timer/Timer.vhd Line: 28
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 128 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 128 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:24
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 40% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 6.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:13
Warning (169064): Following 35 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 33
    Info (169065): Pin GSENSOR_SDI has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 67
    Info (169065): Pin GSENSOR_SDO has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 68
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[6] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[7] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[10] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[11] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[13] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[14] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_IO[15] has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 71
    Info (169065): Pin ARDUINO_RESET_N has a permanently disabled output enable File: /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/de0_lite.vhd Line: 72
Info (144001): Generated suppressed messages file /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/output_files/de10_lite.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 931 megabytes
    Info: Processing ended: Tue Mar  8 10:19:11 2022
    Info: Elapsed time: 00:01:13
    Info: Total CPU time (on all processors): 00:01:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/benitez/Documents/Semester temp/workspace_vhdl/riscv-multicycle/peripherals/gpio/sint/de10_lite/output_files/de10_lite.fit.smsg.


