// Generated by CIRCT firtool-1.74.0
module HieModule(
  input         w_wen,
  input  [63:0] w_wdata,
  output [63:0] rdata,
  output        regOut_VSSIE,
  output        regOut_VSTIE,
  output        regOut_VSEIE,
  output        regOut_SGEIE,
  input         mie_VSSIE,
  input         mie_VSTIE,
  input         mie_VSEIE,
  input         mie_SGEIE,
  output        toMie_VSSIE_valid,
  output        toMie_VSSIE_bits,
  output        toMie_VSTIE_valid,
  output        toMie_VSTIE_bits,
  output        toMie_VSEIE_valid,
  output        toMie_VSEIE_bits,
  output        toMie_SGEIE_valid,
  output        toMie_SGEIE_bits
);

  assign rdata =
    {51'h0, mie_SGEIE, 1'h0, mie_VSEIE, 3'h0, mie_VSTIE, 3'h0, mie_VSSIE, 2'h0};
  assign regOut_VSSIE = mie_VSSIE;
  assign regOut_VSTIE = mie_VSTIE;
  assign regOut_VSEIE = mie_VSEIE;
  assign regOut_SGEIE = mie_SGEIE;
  assign toMie_VSSIE_valid = w_wen;
  assign toMie_VSSIE_bits = w_wen & w_wdata[2];
  assign toMie_VSTIE_valid = w_wen;
  assign toMie_VSTIE_bits = w_wen & w_wdata[6];
  assign toMie_VSEIE_valid = w_wen;
  assign toMie_VSEIE_bits = w_wen & w_wdata[10];
  assign toMie_SGEIE_valid = w_wen;
  assign toMie_SGEIE_bits = w_wen & w_wdata[12];
endmodule

