T_1 F_1 ( void )
{
T_1 V_1 ;
F_2 ( V_2 ) ;
if ( V_3 ) {
F_3 ( V_4 ) ;
}
V_1 = F_4 () ;
if ( F_5 ( V_1 ) ) {
F_6 ( ( V_5 , V_1 ,
L_1 ) ) ;
F_3 ( V_1 ) ;
}
V_1 = F_7 () ;
if ( F_5 ( V_1 ) ) {
F_6 ( ( V_5 , V_1 ,
L_2 ) ) ;
F_3 ( V_1 ) ;
}
F_3 ( V_1 ) ;
}
T_1 F_8 ( void )
{
T_1 V_1 ;
F_2 ( V_6 ) ;
if ( V_3 ) {
F_3 ( V_4 ) ;
}
V_1 = F_9 () ;
if ( F_5 ( V_1 ) ) {
F_6 ( ( V_5 , V_1 ,
L_3 ) ) ;
F_3 ( V_1 ) ;
}
V_1 = F_10 () ;
if ( F_5 ( V_1 ) ) {
F_6 ( ( V_5 , V_1 ,
L_4 ) ) ;
F_3 ( V_1 ) ;
}
V_7 = TRUE ;
F_3 ( V_1 ) ;
}
static T_1 F_4 ( void )
{
T_2 V_8 ;
T_1 V_1 ;
for ( V_8 = 0 ; V_8 < V_9 ; V_8 ++ ) {
V_10 [ V_8 ] . V_11 = NULL ;
V_10 [ V_8 ] . V_12 = NULL ;
if ( V_13 [ V_8 ] . V_14 != 0xFF ) {
V_1 =
F_11 ( V_13
[ V_8 ] . V_14 ,
V_15 ) ;
if ( F_5 ( V_1 ) ) {
return ( V_1 ) ;
}
}
}
return ( V_4 ) ;
}
T_2 F_12 ( void )
{
T_2 V_16 = V_17 ;
T_2 V_18 ;
T_2 V_19 ;
T_2 V_8 ;
F_13 ( V_20 ) ;
( void ) F_14 ( V_21 , & V_18 ) ;
( void ) F_14 ( V_22 , & V_19 ) ;
F_15 ( ( V_23 ,
L_5 ,
V_19 , V_18 ) ) ;
for ( V_8 = 0 ; V_8 < V_9 ; V_8 ++ ) {
if ( ( V_18 & V_13 [ V_8 ] .
V_24 )
&& ( V_19 & V_13 [ V_8 ] .
V_25 ) ) {
V_26 [ V_8 ] ++ ;
if ( V_27 ) {
V_27
( V_28 , NULL , V_8 ,
V_29 ) ;
}
V_16 |= F_16 ( V_8 ) ;
}
}
return ( V_16 ) ;
}
static T_2 F_16 ( T_2 V_30 )
{
F_17 () ;
( void ) F_11 ( V_13 [ V_30 ] .
V_31 , V_32 ) ;
if ( ! V_10 [ V_30 ] . V_11 ) {
( void ) F_11 ( V_13 [ V_30 ] .
V_14 ,
V_15 ) ;
F_18 ( ( V_5 ,
L_6 ,
F_19 ( V_30 ) , V_30 ) ) ;
return ( V_17 ) ;
}
return ( ( V_10 [ V_30 ] .
V_11 ) ( V_10 [ V_30 ] . V_12 ) ) ;
}
