+incdir+$PROJ_ROOT/rtl/rvh_noc/rtl/include
+incdir+$PROJ_ROOT/rtl/rvh_noc/tb

// $PROJ_ROOT/rtl/rvh_noc/rtl/include/rvh_noc_pkg.sv
// $PROJ_ROOT/rtl/rvh_noc/tb/v_noc_pkg.sv  



// TODO: need to change to compiled dpsram
$PROJ_ROOT/rtl/rvh_noc/rtl/model/simple_dual_one_clock.v

$PROJ_ROOT/rtl/rvh_noc/rtl/input_port.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_selection.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_vc.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_assignment.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/priority_req_select.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_global.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/switch.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_port_flit_decoder.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/input_to_output.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/output_port_vc_credit_counter.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/sa_local.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/performance_monitor.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/vnet_router.sv


$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_look_adead_routing.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/local_port_couple_module.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/hn_router_sam.sv
$PROJ_ROOT/rtl/rvh_noc/rtl/rn_router_sam.sv
$PROJ_ROOT/tb/ruby_testbench/rn_tile.sv
$PROJ_ROOT/tb/ruby_testbench/hn_tile.sv