`Verilog `使用 `module`开始 和 `endmodule`结尾来创建一个模块，一个` .v` 文件中可以定义多个模块。

一个例子：

```verilog
module test1();

endmodule
```

一个模块可以定义多个参数，有两种风格一种是在模块名后的括号里指定参数类型，另一种是只在括号中指定名称类型的指定在括号外。例子：

```verilog
module A(input v1, output vo);

endmodule

module B(v1, vo);
    input v1;
    output vo;

endmodule
```


