TimeQuest Timing Analyzer report for Top
Sun May 12 06:59:59 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clk'
 13. Slow 1200mV 100C Model Hold: 'clk'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clk'
 27. Slow 1200mV -40C Model Hold: 'clk'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clk'
 40. Fast 1200mV -40C Model Hold: 'clk'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 100c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29I7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 370.64 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.698 ; -36.463             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.408 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -41.550                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.698 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.078     ; 2.618      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.696 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.615      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.563 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.482      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.555 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.474      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.546 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.080     ; 2.464      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.456 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.375      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[7]             ; clk          ; clk         ; 1.000        ; -0.080     ; 2.365      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.433 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.352      ;
; -1.363 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.282      ;
; -1.356 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.273      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.346 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.265      ;
; -1.314 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.232      ;
; -1.291 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.209      ;
; -1.288 ; uart_bit_counter:rxbitcounter|counter[0] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.206      ;
; -1.282 ; uart_bit_counter:rxbitcounter|counter[2] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 2.200      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.279 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.198      ;
; -1.235 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.154      ;
; -1.234 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.153      ;
; -1.232 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.151      ;
; -1.230 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.149      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
; -1.228 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.079     ; 2.147      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.412 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.678      ;
; 0.413 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.678      ;
; 0.426 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.691      ;
; 0.432 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.698      ;
; 0.448 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.713      ;
; 0.451 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.716      ;
; 0.462 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.727      ;
; 0.557 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.823      ;
; 0.620 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.886      ;
; 0.643 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.646 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.647 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.913      ;
; 0.648 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.913      ;
; 0.650 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.915      ;
; 0.650 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.915      ;
; 0.651 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.916      ;
; 0.653 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.918      ;
; 0.674 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.939      ;
; 0.674 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.940      ;
; 0.692 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.958      ;
; 0.738 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.079      ; 1.003      ;
; 0.801 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.065      ;
; 0.829 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.094      ;
; 0.880 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.146      ;
; 0.901 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.078      ; 1.165      ;
; 0.914 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.181      ;
; 0.914 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.181      ;
; 0.914 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.181      ;
; 0.925 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.189      ;
; 0.926 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.192      ;
; 0.929 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.195      ;
; 0.940 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.206      ;
; 0.965 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.230      ;
; 0.967 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.233      ;
; 0.967 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.232      ;
; 0.969 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.234      ;
; 0.969 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.234      ;
; 0.981 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.246      ;
; 0.982 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.247      ;
; 0.984 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.249      ;
; 0.985 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.250      ;
; 0.986 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.251      ;
; 0.988 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.253      ;
; 0.994 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.261      ;
; 0.997 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.262      ;
; 1.013 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.280      ;
; 1.014 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.281      ;
; 1.015 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.282      ;
; 1.041 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.078      ; 1.305      ;
; 1.043 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.309      ;
; 1.044 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.310      ;
; 1.045 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.045 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.311      ;
; 1.057 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.323      ;
; 1.089 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.354      ;
; 1.091 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.356      ;
; 1.092 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.079      ; 1.357      ;
; 1.093 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.359      ;
; 1.093 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.358      ;
; 1.093 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.358      ;
; 1.095 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.360      ;
; 1.097 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.362      ;
; 1.101 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.105 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.372      ;
; 1.109 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.376      ;
; 1.109 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.374      ;
; 1.110 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.375      ;
; 1.111 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.377      ;
; 1.113 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.378      ;
; 1.114 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.379      ;
; 1.124 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.134 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.400      ;
; 1.136 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.402      ;
; 1.138 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.404      ;
; 1.139 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.405      ;
; 1.140 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.406      ;
; 1.149 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.413      ;
; 1.160 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.425      ;
; 1.164 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.429      ;
; 1.203 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.078      ; 1.467      ;
; 1.203 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.469      ;
; 1.217 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.482      ;
; 1.219 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.484      ;
; 1.221 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.486      ;
; 1.223 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.488      ;
; 1.226 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.078      ; 1.490      ;
; 1.237 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.502      ;
; 1.238 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.503      ;
; 1.241 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.506      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.336  ; 0.556        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[0]|clk                     ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[0]|clk                   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[1]|clk                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.876 ; 5.471 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.486 ; 2.839 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 3.281 ; 3.579 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 2.417 ; 2.776 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 2.519 ; 2.904 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 2.109 ; 2.478 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.189 ; 3.533 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.688 ; 3.058 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.876 ; 5.471 ; Rise       ; clk             ;
; transmit  ; clk        ; 1.716 ; 2.108 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.821 ; -1.199 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.883 ; -1.238 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.431 ; -1.745 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.135 ; -1.492 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.063 ; -1.425 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.821 ; -1.199 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.853 ; -2.161 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.562 ; -1.923 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -3.394 ; -3.992 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.252 ; -1.618 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 8.005  ; 8.088  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 13.348 ; 13.615 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 6.999  ; 7.152  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 12.818 ; 13.123 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 421.41 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.373 ; -28.481             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.336 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -41.550                           ;
+-------+--------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.373 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.304      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.348 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.279      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.246 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.070     ; 2.176      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.244 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.175      ;
; -1.181 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[7]             ; clk          ; clk         ; 1.000        ; -0.070     ; 2.111      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.153 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.084      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.131 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.062      ;
; -1.108 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[7]             ; clk          ; clk         ; 1.000        ; -0.071     ; 2.037      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.073 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 2.004      ;
; -1.067 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.998      ;
; -1.024 ; uart_bit_counter:rxbitcounter|counter[0] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.954      ;
; -1.018 ; uart_bit_counter:rxbitcounter|counter[2] ; uart_bit_counter:rxbitcounter|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.948      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -1.011 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.942      ;
; -0.978 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.070     ; 1.908      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[0]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[6]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[1]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[2]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[3]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[8]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[4]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[5]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.969 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[7]            ; clk          ; clk         ; 1.000        ; -0.069     ; 1.900      ;
; -0.962 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.070     ; 1.892      ;
; -0.931 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|next_bit              ; clk          ; clk         ; 1.000        ; -0.070     ; 1.861      ;
; -0.924 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[0] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.856      ;
; -0.922 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[2] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.854      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.336 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.337 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.574      ;
; 0.351 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.588      ;
; 0.351 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.588      ;
; 0.372 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.610      ;
; 0.390 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.627      ;
; 0.391 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.628      ;
; 0.403 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.641      ;
; 0.406 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.644      ;
; 0.498 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.735      ;
; 0.552 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.789      ;
; 0.572 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.809      ;
; 0.572 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.809      ;
; 0.572 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.809      ;
; 0.574 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.574 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.575 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.812      ;
; 0.576 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.813      ;
; 0.579 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.579 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.579 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.816      ;
; 0.580 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.817      ;
; 0.596 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.833      ;
; 0.598 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.835      ;
; 0.616 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.853      ;
; 0.659 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.897      ;
; 0.677 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.913      ;
; 0.739 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.976      ;
; 0.776 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.015      ;
; 0.776 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.015      ;
; 0.776 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.015      ;
; 0.792 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.029      ;
; 0.799 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.069      ; 1.036      ;
; 0.816 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.054      ;
; 0.821 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.058      ;
; 0.826 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.064      ;
; 0.830 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.068      ;
; 0.849 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.086      ;
; 0.851 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.089      ;
; 0.851 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.088      ;
; 0.854 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.091      ;
; 0.855 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.092      ;
; 0.856 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.095      ;
; 0.856 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.093      ;
; 0.857 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.094      ;
; 0.857 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.094      ;
; 0.868 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.105      ;
; 0.869 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.106      ;
; 0.870 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.107      ;
; 0.895 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.133      ;
; 0.898 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.068      ; 1.134      ;
; 0.899 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.138      ;
; 0.899 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.138      ;
; 0.901 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.140      ;
; 0.923 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.161      ;
; 0.924 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.161      ;
; 0.925 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.162      ;
; 0.925 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.162      ;
; 0.926 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.163      ;
; 0.939 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.176      ;
; 0.941 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.178      ;
; 0.947 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.069      ; 1.184      ;
; 0.947 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.184      ;
; 0.948 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.187      ;
; 0.953 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.190      ;
; 0.955 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.192      ;
; 0.958 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.195      ;
; 0.959 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.196      ;
; 0.961 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.198      ;
; 0.970 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.207      ;
; 0.972 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.209      ;
; 0.973 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.210      ;
; 0.973 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.210      ;
; 0.974 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.213      ;
; 0.974 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.211      ;
; 0.979 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.068      ; 1.215      ;
; 0.980 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.219      ;
; 0.988 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.225      ;
; 0.988 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.226      ;
; 0.988 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.226      ;
; 0.989 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.227      ;
; 0.989 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.227      ;
; 0.994 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.232      ;
; 0.995 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.232      ;
; 0.998 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.237      ;
; 1.038 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.275      ;
; 1.043 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.280      ;
; 1.045 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.282      ;
; 1.052 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.069      ; 1.289      ;
; 1.057 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.294      ;
; 1.058 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.296      ;
; 1.059 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.296      ;
; 1.061 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.068      ; 1.297      ;
; 1.062 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.299      ;
; 1.063 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.300      ;
; 1.076 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.313      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.288  ; 0.474        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.305  ; 0.523        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.306  ; 0.524        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|bit_counter|clk              ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.264 ; 4.491 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.070 ; 2.278 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 2.800 ; 2.903 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 2.051 ; 2.236 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 2.141 ; 2.322 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.751 ; 1.931 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 2.706 ; 2.840 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.282 ; 2.455 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.264 ; 4.491 ; Rise       ; clk             ;
; transmit  ; clk        ; 1.407 ; 1.570 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.606 ; -0.811 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.668 ; -0.846 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.173 ; -1.280 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.900 ; -1.074 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.832 ; -1.022 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.606 ; -0.811 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.569 ; -1.639 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.282 ; -1.437 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.979 ; -3.189 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.005 ; -1.157 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 6.825  ; 6.886  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 11.686 ; 11.389 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 5.897  ; 6.070  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 11.149 ; 10.939 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.257 ; -2.722              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.175 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -34.590                           ;
+-------+--------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.257 ; uart_tx_fsm:txfsm|txstates[1]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.206      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.246 ; uart_tx_fsm:txfsm|txstates[2]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.190 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.138      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.174 ; uart_timer:rxtimer|counter[3]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.123      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.160 ; uart_timer:rxtimer|counter[0]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.124 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.073      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.116 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.065      ;
; -0.111 ; uart_tx_fsm:txfsm|txstates[0]            ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 1.000        ; -0.040     ; 1.059      ;
; -0.103 ; uart_tx_fsm:txfsm|txstates[2]            ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 1.000        ; -0.039     ; 1.052      ;
; -0.097 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.046      ;
; -0.074 ; uart_timer:rxtimer|counter[4]            ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.066 ; uart_timer:rxtimer|counter[7]            ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 1.000        ; -0.039     ; 1.015      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.064 ; uart_timer:rxtimer|counter[2]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 1.013      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.040 ; uart_timer:rxtimer|counter[5]            ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.989      ;
; -0.034 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.984      ;
; -0.034 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.984      ;
; -0.030 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.979      ;
; -0.030 ; uart_bit_counter:rxbitcounter|counter[3] ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.980      ;
; -0.029 ; uart_tx_fsm:txfsm|txstates[0]            ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 1.000        ; -0.040     ; 0.977      ;
; -0.028 ; uart_bit_counter:rxbitcounter|counter[0] ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 0.976      ;
; -0.025 ; uart_bit_counter:rxbitcounter|counter[2] ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 0.973      ;
; -0.015 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.964      ;
; -0.015 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.964      ;
; -0.015 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.964      ;
; -0.015 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.964      ;
; -0.015 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.964      ;
; -0.015 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.964      ;
; -0.015 ; uart_timer:rxtimer|counter[1]            ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.039     ; 0.964      ;
+--------+------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.175 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.296      ;
; 0.179 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.300      ;
; 0.179 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.300      ;
; 0.181 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.302      ;
; 0.186 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.191 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.312      ;
; 0.192 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.313      ;
; 0.203 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.324      ;
; 0.235 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.356      ;
; 0.266 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.387      ;
; 0.273 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.394      ;
; 0.273 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.394      ;
; 0.274 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.395      ;
; 0.274 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.395      ;
; 0.276 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.397      ;
; 0.276 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.397      ;
; 0.277 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.398      ;
; 0.277 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.398      ;
; 0.277 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.398      ;
; 0.277 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.398      ;
; 0.278 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.399      ;
; 0.288 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.409      ;
; 0.288 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.409      ;
; 0.296 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.417      ;
; 0.320 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.441      ;
; 0.335 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.455      ;
; 0.349 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.470      ;
; 0.367 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.488      ;
; 0.382 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.503      ;
; 0.383 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.505      ;
; 0.383 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.505      ;
; 0.384 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.506      ;
; 0.389 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.510      ;
; 0.394 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.516      ;
; 0.396 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.517      ;
; 0.397 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.518      ;
; 0.412 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.534      ;
; 0.417 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.539      ;
; 0.420 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.541      ;
; 0.421 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.542      ;
; 0.421 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.542      ;
; 0.421 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.542      ;
; 0.422 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.543      ;
; 0.430 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.551      ;
; 0.430 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.551      ;
; 0.431 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.552      ;
; 0.432 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.553      ;
; 0.432 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.553      ;
; 0.433 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.554      ;
; 0.435 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.557      ;
; 0.436 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.558      ;
; 0.437 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.559      ;
; 0.440 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.560      ;
; 0.454 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.575      ;
; 0.454 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.575      ;
; 0.454 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.575      ;
; 0.455 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.576      ;
; 0.455 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.576      ;
; 0.459 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.580      ;
; 0.472 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.594      ;
; 0.473 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.594      ;
; 0.475 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.596      ;
; 0.476 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.476 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.598      ;
; 0.478 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.599      ;
; 0.479 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.600      ;
; 0.479 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.600      ;
; 0.479 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.600      ;
; 0.480 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.601      ;
; 0.481 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.602      ;
; 0.481 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.602      ;
; 0.483 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.603      ;
; 0.486 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.608      ;
; 0.490 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.611      ;
; 0.491 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.612      ;
; 0.492 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.613      ;
; 0.493 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.614      ;
; 0.502 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.623      ;
; 0.504 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.625      ;
; 0.505 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.627      ;
; 0.505 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.627      ;
; 0.508 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.630      ;
; 0.509 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.631      ;
; 0.509 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.630      ;
; 0.509 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.630      ;
; 0.512 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.634      ;
; 0.513 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.635      ;
; 0.521 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.039      ; 0.642      ;
; 0.528 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.038      ; 0.648      ;
; 0.528 ; uart_timer:rxtimer|next_bit               ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.650      ;
; 0.534 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.654      ;
; 0.538 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.659      ;
; 0.539 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.660      ;
; 0.540 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.661      ;
; 0.541 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.039      ; 0.662      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[3]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[4]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[5]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[6]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[7]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[8]|clk                    ;
; 0.128  ; 0.128        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[2]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|bit_counter|clk              ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|next_bit|clk                      ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[0]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[1]|clk                     ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Shot_State|clk               ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Waiting_Shot|clk             ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[0]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[1]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[2]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[3]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[4]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[5]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[6]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[7]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[8]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[9]|clk                   ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                               ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.650  ; 0.866        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 2.300 ; 3.062 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 1.114 ; 1.656 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.468 ; 2.052 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.098 ; 1.658 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.151 ; 1.722 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 0.913 ; 1.471 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.422 ; 2.011 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 1.222 ; 1.811 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 2.300 ; 3.062 ; Rise       ; clk             ;
; transmit  ; clk        ; 0.708 ; 1.299 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.325 ; -0.877 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.354 ; -0.903 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.609 ; -1.179 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.473 ; -1.048 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.451 ; -1.017 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.325 ; -0.877 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.786 ; -1.393 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.687 ; -1.286 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.603 ; -2.374 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.488 ; -1.065 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.943 ; 3.972 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.660 ; 7.111 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.508 ; 3.512 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.417 ; 6.853 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.698  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.698  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.463 ; 0.0   ; 0.0      ; 0.0     ; -41.55              ;
;  clk             ; -36.463 ; 0.000 ; N/A      ; N/A     ; -41.550             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.876 ; 5.471 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 2.486 ; 2.839 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 3.281 ; 3.579 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 2.417 ; 2.776 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 2.519 ; 2.904 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 2.109 ; 2.478 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.189 ; 3.533 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 2.688 ; 3.058 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.876 ; 5.471 ; Rise       ; clk             ;
; transmit  ; clk        ; 1.716 ; 2.108 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -0.325 ; -0.811 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -0.354 ; -0.846 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -0.609 ; -1.179 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -0.473 ; -1.048 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -0.451 ; -1.017 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -0.325 ; -0.811 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -0.786 ; -1.393 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -0.687 ; -1.286 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -1.603 ; -2.374 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.488 ; -1.065 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 8.005  ; 8.088  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 13.348 ; 13.615 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 3.508 ; 3.512 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.417 ; 6.853 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; serial_output_rx ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; transmit                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.35 V              ; -0.00962 V          ; 0.125 V                              ; 0.041 V                              ; 6.76e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.35 V             ; -0.00962 V         ; 0.125 V                             ; 0.041 V                             ; 6.76e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 330      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 330      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sun May 12 06:59:56 2019
Info: Command: quartus_sta Practica3MxV -c Top
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.698
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.698             -36.463 clk 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.373             -28.481 clk 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.257              -2.722 clk 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.590 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4904 megabytes
    Info: Processing ended: Sun May 12 06:59:59 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


