<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2016.4 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="17" Path="/home/yuzou/gcn_fpga_exp1/gcn_fpga_hw/gcn_fpga_hw.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="c8baf77d4efa4ac1984b593cabe2c55e"/>
    <Option Name="Part" Val="xc7k325tffg900-2"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val="xilinx.com:kc705:part0:1.1"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="IPRepoPath" Val="$PPRDIR/../gcn_fpga_hls/solution1/impl/ip"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PPRDIR/gcn_fpga_hw.ip_user_files"/>
    <Option Name="IPStaticSourceDir" Val="$PPRDIR/gcn_fpga_hw.ip_user_files/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSABoardId" Val="kc705"/>
    <Option Name="DSANumComputeUnits" Val="16"/>
    <Option Name="WTXSimLaunchSim" Val="0"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="29"/>
    <Option Name="WTModelSimExportSim" Val="29"/>
    <Option Name="WTQuestaExportSim" Val="29"/>
    <Option Name="WTIesExportSim" Val="29"/>
    <Option Name="WTVcsExportSim" Val="29"/>
    <Option Name="WTRivieraExportSim" Val="29"/>
    <Option Name="WTActivehdlExportSim" Val="29"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="64"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/shiftreg.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/shiftreg.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/functions.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/functions.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/scsdpram.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/scsdpram.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/fifo.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/ff.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/ff.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/syncff.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/syncff.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rotate.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rotate.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/ram_2clk_1w_1r.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/ram_2clk_1w_1r.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/ram_1clk_1w_1r.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/ram_1clk_1w_1r.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/pipeline.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/pipeline.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/one_hot_mux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/one_hot_mux.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/offset_to_mask.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/offset_to_mask.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/types.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/types.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/trellis.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/trellis.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/widths.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/widths.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/offset_flag_to_one_hot.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/offset_flag_to_one_hot.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_data_shift.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_data_shift.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_data_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_data_fifo.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/sync_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/sync_fifo.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/mux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/mux.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/cross_domain_signal.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/cross_domain_signal.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/counter.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/counter.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/async_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/async_fifo.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_writer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_writer.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_monitor_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_monitor_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_monitor_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_monitor_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_monitor_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_monitor_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_channel_gate_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_channel_gate_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_channel_gate_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_channel_gate_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_channel_gate_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_channel_gate_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_buffer_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_buffer_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_buffer_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_buffer_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_buffer_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_buffer_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_hdr_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_hdr_fifo.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_data_pipeline.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_data_pipeline.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/schedules.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/schedules.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_alignment_pipeline.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_alignment_pipeline.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/sg_list_requester.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/sg_list_requester.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/sg_list_reader_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/sg_list_reader_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/sg_list_reader_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/sg_list_reader_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/sg_list_reader_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/sg_list_reader_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_port_requester_mux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_port_requester_mux.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_port_reader.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_port_reader.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_port_channel_gate.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_port_channel_gate.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/fifo_packer_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/fifo_packer_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/fifo_packer_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/fifo_packer_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/fifo_packer_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/fifo_packer_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/async_fifo_fwft.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/async_fifo_fwft.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_port_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_port_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_engine_selector.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_engine_selector.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_engine.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_engine.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_port_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_port_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_port_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_port_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_port_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_port_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/register.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/register.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/reset_controller.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/reset_controller.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_multiplexer_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_multiplexer_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_multiplexer_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_multiplexer_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_multiplexer_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_multiplexer_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/ultrascale.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/ultrascale.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/txr_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/txr_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tlp.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tlp.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/txr_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/txr_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/txc_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/txc_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/txc_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/txc_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rxr_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rxr_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rxr_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rxr_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rxc_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rxc_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rxc_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rxc_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/reorder_queue_output.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/reorder_queue_output.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/reorder_queue_input.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/reorder_queue_input.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/interrupt_controller.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/interrupt_controller.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/demux.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/demux.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/channel_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/channel_64.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/channel_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/channel_32.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/channel_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/channel_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rxc_engine_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rxc_engine_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rxr_engine_128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rxr_engine_128.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/perf_mon.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/node_out_strm/node_out_strm.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/ip/metadata_strm/metadata_strm.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_multiplexer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_multiplexer.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/tx_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/tx_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_engine_ultrascale.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_engine_ultrascale.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/rx_engine_classic.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/rx_engine_classic.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/reorder_queue.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/reorder_queue.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/riffa.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/riffa.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/registers.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/registers.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/recv_credit_flow_ctrl.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/recv_credit_flow_ctrl.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/interrupt.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/interrupt.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/channel.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/channel.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/reset_extender.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/reset_extender.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/perf_measure.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/procUnitWrapper.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/xilinx.vh">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/xilinx.vh"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/translation_xilinx.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/translation_xilinx.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/riffa.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/riffa.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/engine_layer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/engine_layer.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/chnl_user_app.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/xilinx/kc705/riffa_wrapper_kc705.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/xilinx/kc705/riffa_wrapper_kc705.v"/>
          <Attr Name="ImportTime" Val="1471043094"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/xilinx/kc705/KC705_Gen2x8If128/hdl/KC705_Gen2x8If128.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/xilinx/kc705/KC705_Gen2x8If128/hdl/KC705_Gen2x8If128.v"/>
          <Attr Name="ImportTime" Val="1471043094"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/fpga/riffa_hdl/chnl_tester.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/riffa_hdl/chnl_tester.v"/>
          <Attr Name="ImportTime" Val="1471043098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../../gcn_fpga/gcn_stream_and_apply_accel/host/wt_converted.coe">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="KC705_Gen2x8If128"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/constr/KC705_Gen2x8If128.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/xilinx/kc705/KC705_Gen2x8If128/constr/KC705_Gen2x8If128.xdc"/>
          <Attr Name="ImportTime" Val="1471043094"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/constr/KC705_Gen2x8If128.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="KC705_Gen2x8If128"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="PCIeGen2x8If128" Type="BlockSrcs" RelSrcDir="$PSRCDIR/PCIeGen2x8If128">
      <File Path="$PSRCDIR/PCIeGen2x8If128/ip/PCIeGen2x8If128/PCIeGen2x8If128.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Downloads/riffa_2.2.2/source/fpga/xilinx/kc705/KC705_Gen2x8If128/ip/PCIeGen2x8If128.xci"/>
          <Attr Name="ImportTime" Val="1471043094"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="PCIeGen2x8If128"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="node_in_strm" Type="BlockSrcs" RelSrcDir="$PSRCDIR/node_in_strm">
      <File Path="$PSRCDIR/sources_1/ip/node_in_strm/node_in_strm.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="node_in_strm"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="msg_out_strm" Type="BlockSrcs" RelSrcDir="$PSRCDIR/msg_out_strm">
      <File Path="$PSRCDIR/sources_1/ip/msg_out_strm/msg_out_strm.xci">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="msg_out_strm"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="msg_in_strm" Type="BlockSrcs" RelSrcDir="$PSRCDIR/msg_in_strm">
      <File Path="$PSRCDIR/sources_1/ip/msg_in_strm/msg_in_strm.xci">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="msg_in_strm"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="wt_rom" Type="BlockSrcs" RelSrcDir="$PSRCDIR/wt_rom">
      <File Path="$PSRCDIR/sources_1/ip/wt_rom/wt_rom.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="wt_rom"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="edge_strm" Type="BlockSrcs" RelSrcDir="$PSRCDIR/edge_strm">
      <File Path="$PSRCDIR/sources_1/ip/edge_strm/edge_strm.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="edge_strm"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="src_stream" Type="BlockSrcs" RelSrcDir="$PSRCDIR/src_stream">
      <File Path="$PSRCDIR/sources_1/ip/src_stream/src_stream.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="src_stream"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="dst_stream" Type="BlockSrcs" RelSrcDir="$PSRCDIR/dst_stream">
      <File Path="$PSRCDIR/sources_1/ip/dst_stream/dst_stream.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="dst_stream"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="c_strm" Type="BlockSrcs" RelSrcDir="$PSRCDIR/c_strm">
      <File Path="$PSRCDIR/sources_1/ip/c_strm/c_strm.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="c_strm"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
    <FileSet Name="procUnit" Type="BlockSrcs" RelSrcDir="$PSRCDIR/procUnit">
      <File Path="$PSRCDIR/sources_1/ip/procUnit/procUnit.xci">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="procUnit"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7k325tffg900-2" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="PCIeGen2x8If128_synth_1" Type="Ft3:Synth" SrcSet="PCIeGen2x8If128" Part="xc7k325tffg900-2" ConstrsSet="PCIeGen2x8If128" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/PCIeGen2x8If128_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="node_in_strm_synth_1" Type="Ft3:Synth" SrcSet="node_in_strm" Part="xc7k325tffg900-2" ConstrsSet="node_in_strm" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/node_in_strm_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="msg_out_strm_synth_1" Type="Ft3:Synth" SrcSet="msg_out_strm" Part="xc7k325tffg900-2" ConstrsSet="msg_out_strm" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/msg_out_strm_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="msg_in_strm_synth_1" Type="Ft3:Synth" SrcSet="msg_in_strm" Part="xc7k325tffg900-2" ConstrsSet="msg_in_strm" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/msg_in_strm_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="wt_rom_synth_1" Type="Ft3:Synth" SrcSet="wt_rom" Part="xc7k325tffg900-2" ConstrsSet="wt_rom" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/wt_rom_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="edge_strm_synth_1" Type="Ft3:Synth" SrcSet="edge_strm" Part="xc7k325tffg900-2" ConstrsSet="edge_strm" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/edge_strm_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="src_stream_synth_1" Type="Ft3:Synth" SrcSet="src_stream" Part="xc7k325tffg900-2" ConstrsSet="src_stream" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/src_stream_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="dst_stream_synth_1" Type="Ft3:Synth" SrcSet="dst_stream" Part="xc7k325tffg900-2" ConstrsSet="dst_stream" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/dst_stream_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="c_strm_synth_1" Type="Ft3:Synth" SrcSet="c_strm" Part="xc7k325tffg900-2" ConstrsSet="c_strm" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/c_strm_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="procUnit_synth_1" Type="Ft3:Synth" SrcSet="procUnit" Part="xc7k325tffg900-2" ConstrsSet="procUnit" Description="Vivado Synthesis Defaults" Dir="$PRUNDIR/procUnit_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="constrs_1" Description="Vivado Implementation Defaults" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="PCIeGen2x8If128_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="PCIeGen2x8If128" Description="Default settings for Implementation." SynthRun="PCIeGen2x8If128_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="node_in_strm_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="node_in_strm" Description="Default settings for Implementation." SynthRun="node_in_strm_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="msg_out_strm_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="msg_out_strm" Description="Default settings for Implementation." SynthRun="msg_out_strm_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="msg_in_strm_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="msg_in_strm" Description="Default settings for Implementation." SynthRun="msg_in_strm_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="wt_rom_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="wt_rom" Description="Default settings for Implementation." SynthRun="wt_rom_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="edge_strm_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="edge_strm" Description="Default settings for Implementation." SynthRun="edge_strm_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="src_stream_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="src_stream" Description="Default settings for Implementation." SynthRun="src_stream_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="dst_stream_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="dst_stream" Description="Default settings for Implementation." SynthRun="dst_stream_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="c_strm_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="c_strm" Description="Default settings for Implementation." SynthRun="c_strm_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="procUnit_impl_1" Type="Ft2:EntireDesign" Part="xc7k325tffg900-2" ConstrsSet="procUnit" Description="Default settings for Implementation." SynthRun="procUnit_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2016">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
  </Runs>
</Project>
