/**************************************************************************************
 * File name  : GPT_Private.h
 * Description: address of each register and port
 * Author     : Esraa Ali
 *************************************************************************************/

/* Header guard to prevent multiple inclusion*/
#ifndef GPT_PRIVATE_H
#define GPT_PRIVATE_H

#include "Std_Types.h"
/************************************ Advanced control timer **************************************/

/******************************************** TIMER 1 **************************************************/
#define TIMER1_ID       (1U)
#define TIM1_BASE_ADDR  0x40010000
/************************************************************************************************************/

/************************************************************************************************************/


/**************************************** General purpose timers *********************************************/

/************************************************************************************************************/

/******************************************** TIMER 2 **************************************************/
#define TIMER2_ID       (2U)
#define TIM2_BASE_ADDR 0x40000000

/******************************************** TIMER 3 **************************************************/
#define TIMER3_ID       (3U)
#define TIM3_BASE_ADDR  0x40000400
/************************************************************************************************************/

/******************************************** TIMER 4 **************************************************/
#define TIMER4_ID       (4U)
#define TIM4_BASE_ADDR  0x40000800

/************************************************************************************************************/

/******************************************** TIMER 5 **************************************************/
#define TIMER5_ID       (5U)
#define TIM5_BASE_ADDR  0x40000C00
/************************************************************************************************************/

/******************************************** TIMER 9 **************************************************/
#define TIMER9_ID       (9U)
#define TIM9_BASE_ADDR  0x40014000
/************************************************************************************************************/

/******************************************** TIMER 10 **************************************************/
#define TIMER10_ID       (10U)
#define TIM10_BASE_ADDR  0x40014400

/************************************************************************************************************/

/******************************************** TIMER 11 **************************************************/
#define TIMER11_ID       (11U)
#define TIM11_BASE_ADDR  0x40014800

/************************************************************************************************************/

/************************************************************************************************************/

typedef struct {
	uint32 TIM_CR1;
	uint32 TIM_CR2;
	uint32 TIM_SMCR;
	uint32 TIM_DIER;
	uint32 TIM_SR;
	uint32 TIM_EGR;
	uint32 TIM_CCMR1;
	uint32 TIM_CCMR2;
	uint32 TIM_CCER;
	uint32 TIM_CNT;
	uint32 TIM_PSC;
	uint32 TIM_ARR;
	uint32 TIM_RCR;
	uint32 TIM_CCR1;
	uint32 TIM_CCR2;
	uint32 TIM_CCR3;
	uint32 TIM_CCR4;
	uint32 TIM_DCR;
	uint32 TIM_DMAR;
	uint32 TIM_OR;
} GPT_REGISTER;


/*********************************************** BITS *************************************************************/
#define CMS_FIRST_BIT  5
#define CMS_SECOND_BIT 6
#define DIR_BIT        4
#define ARPE_BIT       7
#define CEN_BIT        0
#define UIE_BIT        0
#define UIF_BIT        0
#endif /* GPT_PRIVATE_H */
