Fitter report for DataPath
Sat Feb 15 18:48:22 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; Fitter Summary                                                        ;
+-----------------------+-----------------------------------------------+
; Fitter Status         ; Successful - Sat Feb 15 18:48:22 2014         ;
; Quartus II Version    ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name         ; DataPath                                      ;
; Top-level Entity Name ; DataPath                                      ;
; Family                ; Cyclone                                       ;
; Device                ; EP1C3T100C8                                   ;
; Timing Models         ; Final                                         ;
; Total logic elements  ; 321 / 2,910 ( 11 % )                          ;
; Total pins            ; 36 / 65 ( 55 % )                              ;
; Total virtual pins    ; 0                                             ;
; Total memory bits     ; 32,768 / 59,904 ( 55 % )                      ;
; Total PLLs            ; 0 / 1 ( 0 % )                                 ;
+-----------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C3T100C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 376 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 376 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 374     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/Data/Joseph/Electronics/VHDL Projects/Altera/Datapath/DataPath.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 321 / 2,910 ( 11 % )     ;
;     -- Combinational with no register       ; 193                      ;
;     -- Register only                        ; 0                        ;
;     -- Combinational with a register        ; 128                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 246                      ;
;     -- 3 input functions                    ; 64                       ;
;     -- 2 input functions                    ; 11                       ;
;     -- 1 input functions                    ; 0                        ;
;     -- 0 input functions                    ; 0                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 321                      ;
;     -- arithmetic mode                      ; 0                        ;
;     -- qfbk mode                            ; 118                      ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 118                      ;
;     -- asynchronous clear/load mode         ; 128                      ;
;                                             ;                          ;
; Total registers                             ; 128 / 3,099 ( 4 % )      ;
; Total LABs                                  ; 37 / 291 ( 13 % )        ;
; Logic elements in carry chains              ; 0                        ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 36 / 65 ( 55 % )         ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )          ;
; Global signals                              ; 2                        ;
; M4Ks                                        ; 8 / 13 ( 62 % )          ;
; Total memory bits                           ; 32,768 / 59,904 ( 55 % ) ;
; Total RAM block bits                        ; 36,864 / 59,904 ( 62 % ) ;
; PLLs                                        ; 0 / 1 ( 0 % )            ;
; Global clocks                               ; 2 / 8 ( 25 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 7% / 8% / 6%             ;
; Peak interconnect usage (total/H/V)         ; 10% / 11% / 9%           ;
; Maximum fan-out node                        ; Clock                    ;
; Maximum fan-out                             ; 136                      ;
; Highest non-global fan-out signal           ; Control_Word[3]          ;
; Highest non-global fan-out                  ; 68                       ;
; Total fan-out                               ; 1694                     ;
; Average fan-out                             ; 4.62                     ;
+---------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 321                ; 0                              ;
;     -- Combinational with no register       ; 193                ; 0                              ;
;     -- Register only                        ; 0                  ; 0                              ;
;     -- Combinational with a register        ; 128                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 0                  ; 0                              ;
;     -- 3 input functions                    ; 0                  ; 0                              ;
;     -- 2 input functions                    ; 0                  ; 0                              ;
;     -- 1 input functions                    ; 0                  ; 0                              ;
;     -- 0 input functions                    ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 0                  ; 0                              ;
;     -- arithmetic mode                      ; 0                  ; 0                              ;
;     -- qfbk mode                            ; 0                  ; 0                              ;
;     -- register cascade mode                ; 0                  ; 0                              ;
;     -- synchronous clear/load mode          ; 0                  ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 128 / 1455 ( 8 % ) ; 0 / 1455 ( 0 % )               ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 36                 ; 0                              ;
; DSP block 9-bit elements                    ; 0                  ; 0                              ;
; Total memory bits                           ; 32768              ; 0                              ;
; Total RAM block bits                        ; 36864              ; 0                              ;
; M4K                                         ; 8 / 13 ( 61 % )    ; 0 / 13 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1704               ; 0                              ;
;     -- Registered Connections               ; 138                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 34                 ; 0                              ;
;     -- Output Ports                         ; 2                  ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock            ; 10    ; 1        ; 0            ; 8            ; 2           ; 136                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[0]         ; 40    ; 4        ; 18           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[10]        ; 41    ; 4        ; 20           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[11]        ; 98    ; 2        ; 6            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[12]        ; 69    ; 3        ; 27           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[13]        ; 89    ; 2        ; 12           ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[14]        ; 68    ; 3        ; 27           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[15]        ; 29    ; 4        ; 6            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[1]         ; 79    ; 2        ; 22           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[2]         ; 71    ; 3        ; 27           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[3]         ; 100   ; 2        ; 2            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[4]         ; 99    ; 2        ; 2            ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[5]         ; 4     ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[6]         ; 34    ; 4        ; 8            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[7]         ; 35    ; 4        ; 8            ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[8]         ; 97    ; 2        ; 6            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Const[9]         ; 42    ; 4        ; 20           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[0]  ; 65    ; 3        ; 27           ; 7            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[10] ; 87    ; 2        ; 16           ; 14           ; 0           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[11] ; 84    ; 2        ; 20           ; 14           ; 0           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[12] ; 85    ; 2        ; 20           ; 14           ; 1           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[13] ; 20    ; 1        ; 0            ; 3            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[14] ; 37    ; 4        ; 12           ; 0            ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[15] ; 36    ; 4        ; 10           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[1]  ; 3     ; 1        ; 0            ; 12           ; 0           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[2]  ; 74    ; 3        ; 27           ; 13           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[3]  ; 91    ; 2        ; 8            ; 14           ; 1           ; 68                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[4]  ; 86    ; 2        ; 18           ; 14           ; 1           ; 47                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[5]  ; 88    ; 2        ; 16           ; 14           ; 1           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[6]  ; 90    ; 2        ; 10           ; 14           ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[7]  ; 38    ; 4        ; 16           ; 0            ; 1           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[8]  ; 39    ; 4        ; 16           ; 0            ; 0           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Control_Word[9]  ; 92    ; 2        ; 8            ; 14           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Reset            ; 66    ; 3        ; 27           ; 8            ; 3           ; 128                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                          ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Cout ; 70    ; 3        ; 27           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; Z    ; 5     ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 14 ( 50 % )  ; 3.3V          ; --           ;
; 2        ; 14 / 17 ( 82 % ) ; 3.3V          ; --           ;
; 3        ; 7 / 17 ( 41 % )  ; 3.3V          ; --           ;
; 4        ; 10 / 17 ( 59 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; Control_Word[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 4        ; 4          ; 1        ; Const[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 8          ; 1        ; Z                                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 9          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 10         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 10       ; 12         ; 1        ; Clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 11       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 14         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 15         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 16         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 17         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 18         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 18       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; Control_Word[13]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 29         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 27       ; 30         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 28       ; 33         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 29       ; 34         ; 4        ; Const[15]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 34       ; 35         ; 4        ; Const[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 35       ; 36         ; 4        ; Const[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 36       ; 39         ; 4        ; Control_Word[15]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 37       ; 40         ; 4        ; Control_Word[14]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 38       ; 44         ; 4        ; Control_Word[7]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 45         ; 4        ; Control_Word[8]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 40       ; 46         ; 4        ; Const[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 49         ; 4        ; Const[10]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 50         ; 4        ; Const[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 57         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 58         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ; 59         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 60         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 61         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 62         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 63         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 59       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 60       ; 68         ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 61       ; 69         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ; 70         ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 71         ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 72         ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 65       ; 73         ; 3        ; Control_Word[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 66       ; 75         ; 3        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 67       ; 77         ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 78         ; 3        ; Const[14]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 69       ; 79         ; 3        ; Const[12]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 70       ; 80         ; 3        ; Cout                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 71       ; 81         ; 3        ; Const[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 72       ; 82         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 87         ; 3        ; Control_Word[2]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 88         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 89         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 90         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 93         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 94         ; 2        ; Const[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 80       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 95         ; 2        ; Control_Word[11]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 85       ; 96         ; 2        ; Control_Word[12]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 86       ; 99         ; 2        ; Control_Word[4]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 87       ; 100        ; 2        ; Control_Word[10]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 101        ; 2        ; Control_Word[5]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 89       ; 105        ; 2        ; Const[13]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 90       ; 106        ; 2        ; Control_Word[6]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 91       ; 109        ; 2        ; Control_Word[3]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 92       ; 110        ; 2        ; Control_Word[9]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 93       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 94       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 111        ; 2        ; Const[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 98       ; 112        ; 2        ; Const[11]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 99       ; 115        ; 2        ; Const[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 100      ; 116        ; 2        ; Const[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                              ; Library Name ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+--------------+
; |DataPath                                    ; 321 (64)    ; 128          ; 32768       ; 8    ; 36   ; 0            ; 193 (64)     ; 0 (0)             ; 128 (0)          ; 0 (0)           ; 118 (0)    ; |DataPath                                                                        ;              ;
;    |Function_Unit:Functions|                 ; 95 (10)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 95 (10)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions                                                ;              ;
;       |ALU:ALU_Inst|                         ; 85 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 85 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst                                   ;              ;
;          |ALU_Slice:\ALU_Generate:0:ALUS|    ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:10:ALUS|   ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:10:ALUS   ;              ;
;          |ALU_Slice:\ALU_Generate:11:ALUS|   ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS   ;              ;
;          |ALU_Slice:\ALU_Generate:12:ALUS|   ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS   ;              ;
;          |ALU_Slice:\ALU_Generate:13:ALUS|   ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:13:ALUS   ;              ;
;          |ALU_Slice:\ALU_Generate:14:ALUS|   ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS   ;              ;
;          |ALU_Slice:\ALU_Generate:15:ALUS|   ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS   ;              ;
;          |ALU_Slice:\ALU_Generate:1:ALUS|    ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:2:ALUS|    ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:3:ALUS|    ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:4:ALUS|    ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:5:ALUS|    ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:6:ALUS|    ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:7:ALUS|    ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:8:ALUS|    ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS    ;              ;
;          |ALU_Slice:\ALU_Generate:9:ALUS|    ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS    ;              ;
;          |Logic_Slice:\Logic_Generate:0:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:0:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:10:LS| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:10:LS ;              ;
;          |Logic_Slice:\Logic_Generate:11:LS| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:11:LS ;              ;
;          |Logic_Slice:\Logic_Generate:12:LS| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:12:LS ;              ;
;          |Logic_Slice:\Logic_Generate:13:LS| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:13:LS ;              ;
;          |Logic_Slice:\Logic_Generate:14:LS| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:14:LS ;              ;
;          |Logic_Slice:\Logic_Generate:15:LS| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:15:LS ;              ;
;          |Logic_Slice:\Logic_Generate:1:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:1:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:2:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:2:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:3:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:3:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:4:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:4:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:5:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:5:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:6:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:6:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:7:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:7:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:8:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:8:LS  ;              ;
;          |Logic_Slice:\Logic_Generate:9:LS|  ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:9:LS  ;              ;
;    |RAM:RAM|                                 ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|RAM:RAM                                                                ;              ;
;       |altsyncram:RAM_rtl_0|                 ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|RAM:RAM|altsyncram:RAM_rtl_0                                           ;              ;
;          |altsyncram_5641:auto_generated|    ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DataPath|RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated            ;              ;
;    |RegisterFile:Registers|                  ; 162 (162)   ; 128          ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 128 (128)        ; 0 (0)           ; 118 (118)  ; |DataPath|RegisterFile:Registers                                                 ;              ;
+----------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Cout             ; Output   ; --            ; --            ; --                    ; --  ;
; Z                ; Output   ; --            ; --            ; --                    ; --  ;
; Control_Word[10] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[11] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[12] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[14]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[8]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[9]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[13]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[11]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[10]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[8]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[7]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[5]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[4]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[2]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[1]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[0]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[3]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[6]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[9]         ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[12]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; Const[15]        ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; Clock            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Reset            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Control_Word[13] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[14] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[15] ; Input    ; ON            ; ON            ; --                    ; --  ;
; Control_Word[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Control_Word[10]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|RegFile[4][15]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux0~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][15]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][14]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux1~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][14]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][13]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux2~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][13]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][12]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux3~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][12]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][11]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux4~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][11]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][10]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux5~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][10]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][9]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux6~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][9]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][8]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux7~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][8]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][7]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux8~1                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][7]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|Mux9~0                                                     ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][6]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][6]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][5]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][5]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][5]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][4]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][4]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][4]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][3]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][3]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][3]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][2]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][2]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][2]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][1]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][1]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][1]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][0]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][0]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][0]                                              ; 1                 ; ON      ;
; Control_Word[11]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|RegFile[4][15]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][15]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][15]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][14]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][14]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][14]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][13]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][13]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][13]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][12]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][12]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][12]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][11]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][11]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][11]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][10]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][10]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][10]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][9]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][9]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][9]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][8]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][8]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][8]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][7]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][7]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][7]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux9~0                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][6]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][6]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][5]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][5]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][5]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][4]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][4]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][4]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][3]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][3]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][3]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][2]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][2]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][2]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][1]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][1]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][1]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][0]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[0][0]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[3][0]                                              ; 0                 ; ON      ;
; Control_Word[12]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|Mux0~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux1~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux2~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux3~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux4~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux5~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux6~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux7~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux8~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux9~4                                                     ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux10~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux11~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux12~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux13~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux14~4                                                    ; 0                 ; ON      ;
;      - RegisterFile:Registers|Mux15~4                                                    ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|ALU_Result~2  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|ALU_Result~2  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:10:ALUS|ALU_Result~2 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:13:ALUS|ALU_Result~2 ; 0                 ; ON      ;
; Control_Word[3]                                                                          ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|Cout~0       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|Cout~1       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:13:ALUS|Mux0~0       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|Cout~0       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|Cout~1       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:10:ALUS|Mux0~0       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~1        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|Mux0~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~1        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|Mux0~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~1        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|Mux0~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Mux0~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Cout~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Cout~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Cout~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS|Cout~0       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS|Cout~0       ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|ALU_Result~0  ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:2:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:1:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:3:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|ALU_Result~0  ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:0:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|ALU_Result~0  ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:5:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:4:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:6:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|ALU_Result~0  ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|ALU_Result~0  ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:8:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:7:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:9:LS|Mux0~0      ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|ALU_Result~0  ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|ALU_Result~0 ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:11:LS|Mux0~0     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:10:LS|Mux0~0     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:12:LS|Mux0~0     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS|ALU_Result~0 ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|ALU_Result~0 ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:14:LS|Mux0~0     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:13:LS|Mux0~0     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:15:LS|Mux0~0     ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS|ALU_Result~0 ; 1                 ; ON      ;
;      - D_Bus[15]~10                                                                      ; 1                 ; ON      ;
;      - D_Bus[14]~12                                                                      ; 1                 ; ON      ;
;      - D_Bus[13]~14                                                                      ; 1                 ; ON      ;
;      - D_Bus[12]~16                                                                      ; 1                 ; ON      ;
;      - D_Bus[11]~18                                                                      ; 1                 ; ON      ;
;      - D_Bus[10]~20                                                                      ; 1                 ; ON      ;
;      - D_Bus[9]~22                                                                       ; 1                 ; ON      ;
;      - D_Bus[8]~24                                                                       ; 1                 ; ON      ;
;      - D_Bus[7]~26                                                                       ; 1                 ; ON      ;
;      - D_Bus[6]~28                                                                       ; 1                 ; ON      ;
;      - D_Bus[5]~30                                                                       ; 1                 ; ON      ;
;      - D_Bus[4]~32                                                                       ; 1                 ; ON      ;
;      - D_Bus[3]~34                                                                       ; 1                 ; ON      ;
;      - D_Bus[2]~36                                                                       ; 1                 ; ON      ;
;      - D_Bus[1]~38                                                                       ; 1                 ; ON      ;
;      - D_Bus[0]~40                                                                       ; 1                 ; ON      ;
;      - D_Bus[14]~41                                                                      ; 1                 ; ON      ;
;      - D_Bus[11]~42                                                                      ; 1                 ; ON      ;
;      - D_Bus[8]~43                                                                       ; 1                 ; ON      ;
;      - D_Bus[5]~44                                                                       ; 1                 ; ON      ;
;      - D_Bus[2]~45                                                                       ; 1                 ; ON      ;
; Control_Word[4]                                                                          ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|Cout~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|Cout~1       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:13:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|Cout~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|Cout~1       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:10:ALUS|Mux0~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~1        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|Mux0~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~1        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|Mux0~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~1        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|Mux0~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Mux0~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Cout~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Cout~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Cout~0        ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS|Cout~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS|Cout~0       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|ALU_Result~0  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:2:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:1:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:3:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|ALU_Result~0  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:0:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|ALU_Result~0  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:5:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:4:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:6:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|ALU_Result~0  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|ALU_Result~0  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:8:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:7:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:9:LS|Mux0~0      ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|ALU_Result~0  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:11:LS|Mux0~0     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:10:LS|Mux0~0     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:12:LS|Mux0~0     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|ALU_Result~0 ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:14:LS|Mux0~0     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:13:LS|Mux0~0     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:15:LS|Mux0~0     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS|ALU_Result~0 ; 0                 ; ON      ;
; Const[14]                                                                                ;                   ;         ;
;      - B_Bus[14]~11                                                                      ; 0                 ; ON      ;
; Control_Word[7]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[6][14]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][14]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][14]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][13]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][13]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][13]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][11]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][11]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][11]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][10]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][10]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][10]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][8]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][8]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][8]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][7]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][7]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][7]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][5]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][5]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][5]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][4]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][4]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][4]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][2]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][2]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][2]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][1]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][1]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][1]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][0]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][0]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][0]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][3]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][3]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][3]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][6]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][6]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][6]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][9]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][9]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][9]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][12]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][12]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][12]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][15]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[7][15]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][15]                                             ; 1                 ; ON      ;
; Control_Word[8]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|RegFile[6][14]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][14]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][14]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][13]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][13]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][13]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][11]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][11]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][11]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][10]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][10]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][10]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][8]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][8]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][8]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][7]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][7]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][7]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][5]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][5]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][5]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][4]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][4]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][4]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][2]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][2]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][2]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][1]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][1]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][1]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][0]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][0]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][0]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][3]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][3]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][3]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][6]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][6]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][6]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][9]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][9]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][9]                                              ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][12]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][12]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][12]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[6][15]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[1][15]                                             ; 0                 ; ON      ;
;      - RegisterFile:Registers|RegFile[2][15]                                             ; 0                 ; ON      ;
; Control_Word[9]                                                                          ;                   ;         ;
;      - B_Bus[14]~10                                                                      ; 1                 ; ON      ;
;      - B_Bus[13]~13                                                                      ; 1                 ; ON      ;
;      - B_Bus[11]~14                                                                      ; 1                 ; ON      ;
;      - B_Bus[10]~17                                                                      ; 1                 ; ON      ;
;      - B_Bus[8]~18                                                                       ; 1                 ; ON      ;
;      - B_Bus[7]~21                                                                       ; 1                 ; ON      ;
;      - B_Bus[5]~22                                                                       ; 1                 ; ON      ;
;      - B_Bus[4]~25                                                                       ; 1                 ; ON      ;
;      - B_Bus[2]~26                                                                       ; 1                 ; ON      ;
;      - B_Bus[1]~29                                                                       ; 1                 ; ON      ;
;      - B_Bus[0]~31                                                                       ; 1                 ; ON      ;
;      - B_Bus[3]~32                                                                       ; 1                 ; ON      ;
;      - B_Bus[6]~34                                                                       ; 1                 ; ON      ;
;      - B_Bus[9]~36                                                                       ; 1                 ; ON      ;
;      - B_Bus[12]~38                                                                      ; 1                 ; ON      ;
;      - B_Bus[15]~40                                                                      ; 1                 ; ON      ;
; Control_Word[6]                                                                          ;                   ;         ;
;      - B_Bus[14]~11                                                                      ; 1                 ; ON      ;
;      - B_Bus[13]~12                                                                      ; 1                 ; ON      ;
;      - B_Bus[13]~13                                                                      ; 1                 ; ON      ;
;      - B_Bus[11]~15                                                                      ; 1                 ; ON      ;
;      - B_Bus[10]~16                                                                      ; 1                 ; ON      ;
;      - B_Bus[10]~17                                                                      ; 1                 ; ON      ;
;      - B_Bus[8]~19                                                                       ; 1                 ; ON      ;
;      - B_Bus[7]~20                                                                       ; 1                 ; ON      ;
;      - B_Bus[7]~21                                                                       ; 1                 ; ON      ;
;      - B_Bus[5]~23                                                                       ; 1                 ; ON      ;
;      - B_Bus[4]~24                                                                       ; 1                 ; ON      ;
;      - B_Bus[4]~25                                                                       ; 1                 ; ON      ;
;      - B_Bus[2]~26                                                                       ; 1                 ; ON      ;
;      - B_Bus[2]~27                                                                       ; 1                 ; ON      ;
;      - B_Bus[1]~28                                                                       ; 1                 ; ON      ;
;      - B_Bus[1]~29                                                                       ; 1                 ; ON      ;
;      - B_Bus[0]~30                                                                       ; 1                 ; ON      ;
;      - B_Bus[0]~31                                                                       ; 1                 ; ON      ;
;      - B_Bus[3]~33                                                                       ; 1                 ; ON      ;
;      - B_Bus[6]~35                                                                       ; 1                 ; ON      ;
;      - B_Bus[9]~37                                                                       ; 1                 ; ON      ;
;      - B_Bus[12]~39                                                                      ; 1                 ; ON      ;
;      - B_Bus[15]~41                                                                      ; 1                 ; ON      ;
;      - B_Bus[0]~42                                                                       ; 1                 ; ON      ;
;      - B_Bus[1]~43                                                                       ; 1                 ; ON      ;
;      - B_Bus[4]~44                                                                       ; 1                 ; ON      ;
;      - B_Bus[7]~45                                                                       ; 1                 ; ON      ;
;      - B_Bus[10]~46                                                                      ; 1                 ; ON      ;
;      - B_Bus[13]~47                                                                      ; 1                 ; ON      ;
;      - D_Bus[14]~41                                                                      ; 1                 ; ON      ;
;      - D_Bus[11]~42                                                                      ; 1                 ; ON      ;
;      - D_Bus[8]~43                                                                       ; 1                 ; ON      ;
;      - D_Bus[5]~44                                                                       ; 1                 ; ON      ;
;      - D_Bus[2]~45                                                                       ; 1                 ; ON      ;
; Const[13]                                                                                ;                   ;         ;
;      - B_Bus[13]~12                                                                      ; 0                 ; ON      ;
;      - B_Bus[13]~47                                                                      ; 0                 ; ON      ;
;      - D_Bus[14]~41                                                                      ; 0                 ; ON      ;
; Const[11]                                                                                ;                   ;         ;
;      - B_Bus[11]~15                                                                      ; 1                 ; ON      ;
; Const[10]                                                                                ;                   ;         ;
;      - B_Bus[10]~16                                                                      ; 0                 ; ON      ;
;      - B_Bus[10]~46                                                                      ; 0                 ; ON      ;
;      - D_Bus[11]~42                                                                      ; 0                 ; ON      ;
; Const[8]                                                                                 ;                   ;         ;
;      - B_Bus[8]~19                                                                       ; 1                 ; ON      ;
; Const[7]                                                                                 ;                   ;         ;
;      - B_Bus[7]~20                                                                       ; 0                 ; ON      ;
;      - B_Bus[7]~45                                                                       ; 0                 ; ON      ;
;      - D_Bus[8]~43                                                                       ; 0                 ; ON      ;
; Const[5]                                                                                 ;                   ;         ;
;      - B_Bus[5]~23                                                                       ; 1                 ; ON      ;
; Const[4]                                                                                 ;                   ;         ;
;      - B_Bus[4]~24                                                                       ; 1                 ; ON      ;
;      - B_Bus[4]~44                                                                       ; 1                 ; ON      ;
;      - D_Bus[5]~44                                                                       ; 1                 ; ON      ;
; Const[2]                                                                                 ;                   ;         ;
;      - B_Bus[2]~27                                                                       ; 1                 ; ON      ;
; Const[1]                                                                                 ;                   ;         ;
;      - B_Bus[1]~28                                                                       ; 0                 ; ON      ;
;      - B_Bus[1]~43                                                                       ; 0                 ; ON      ;
;      - D_Bus[2]~45                                                                       ; 0                 ; ON      ;
; Control_Word[2]                                                                          ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Cout~0        ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|ALU_Result~0  ; 1                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|ALU_Result    ; 1                 ; ON      ;
; Const[0]                                                                                 ;                   ;         ;
;      - B_Bus[0]~30                                                                       ; 0                 ; ON      ;
;      - B_Bus[0]~42                                                                       ; 0                 ; ON      ;
; Const[3]                                                                                 ;                   ;         ;
;      - B_Bus[3]~33                                                                       ; 1                 ; ON      ;
; Const[6]                                                                                 ;                   ;         ;
;      - B_Bus[6]~35                                                                       ; 0                 ; ON      ;
; Const[9]                                                                                 ;                   ;         ;
;      - B_Bus[9]~37                                                                       ; 1                 ; ON      ;
; Const[12]                                                                                ;                   ;         ;
;      - B_Bus[12]~39                                                                      ; 1                 ; ON      ;
; Const[15]                                                                                ;                   ;         ;
;      - B_Bus[15]~41                                                                      ; 0                 ; ON      ;
; Control_Word[5]                                                                          ;                   ;         ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[1]~0                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|Equal0~0                                                  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[3]~1                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[3]~2                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[0]~3                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[4]~4                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|Equal0~2                                                  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[6]~5                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[6]~6                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[7]~7                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|Equal0~4                                                  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[9]~8                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[9]~9                                       ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[10]~10                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|Equal0~6                                                  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[12]~11                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[12]~12                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[13]~13                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|Equal0~8                                                  ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[15]~14                                     ; 0                 ; ON      ;
;      - Function_Unit:Functions|ALU:ALU_Inst|G[15]~15                                     ; 0                 ; ON      ;
;      - D_Bus[14]~12                                                                      ; 0                 ; ON      ;
;      - D_Bus[11]~18                                                                      ; 0                 ; ON      ;
;      - D_Bus[8]~24                                                                       ; 0                 ; ON      ;
;      - D_Bus[5]~30                                                                       ; 0                 ; ON      ;
;      - D_Bus[2]~36                                                                       ; 0                 ; ON      ;
; Control_Word[1]                                                                          ;                   ;         ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a1          ; 1                 ; ON      ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a3          ; 1                 ; ON      ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a5          ; 1                 ; ON      ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a7          ; 1                 ; ON      ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a9          ; 1                 ; ON      ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a11         ; 1                 ; ON      ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a13         ; 1                 ; ON      ;
;      - RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a15         ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][15]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][14]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][13]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][12]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][11]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][10]                                             ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][9]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][8]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[5][7]                                              ; 1                 ; ON      ;
;      - RegisterFile:Registers|RegFile[4][6]                                              ; 1                 ; ON      ;
;      - D_Bus[5]~31                                                                       ; 1                 ; ON      ;
;      - D_Bus[4]~33                                                                       ; 1                 ; ON      ;
;      - D_Bus[3]~35                                                                       ; 1                 ; ON      ;
;      - D_Bus[2]~37                                                                       ; 1                 ; ON      ;
;      - D_Bus[1]~39                                                                       ; 1                 ; ON      ;
;      - D_Bus[0]~40                                                                       ; 1                 ; ON      ;
; Clock                                                                                    ;                   ;         ;
; Reset                                                                                    ;                   ;         ;
; Control_Word[13]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                 ; 0                 ; ON      ;
; Control_Word[14]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                 ; 1                 ; ON      ;
; Control_Word[15]                                                                         ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                 ; 1                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                 ; 1                 ; ON      ;
; Control_Word[0]                                                                          ;                   ;         ;
;      - RegisterFile:Registers|Decoder0~0                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~1                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~2                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~3                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~4                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~5                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~6                                                 ; 0                 ; ON      ;
;      - RegisterFile:Registers|Decoder0~7                                                 ; 0                 ; ON      ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                              ;
+-----------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                              ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Clock                             ; PIN_10       ; 136     ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; Control_Word[1]                   ; PIN_3        ; 24      ; Write enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~0 ; LC_X11_Y7_N0 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~1 ; LC_X11_Y7_N6 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~2 ; LC_X11_Y7_N5 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~3 ; LC_X11_Y7_N4 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~4 ; LC_X11_Y7_N2 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~5 ; LC_X11_Y7_N7 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~6 ; LC_X11_Y7_N8 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; RegisterFile:Registers|Decoder0~7 ; LC_X11_Y7_N1 ; 16      ; Clock enable ; no     ; --                   ; --               ;
; Reset                             ; PIN_66       ; 128     ; Async. clear ; yes    ; Global Clock         ; GCLK6            ;
+-----------------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; Clock ; PIN_10   ; 136     ; Global Clock         ; GCLK2            ;
; Reset ; PIN_66   ; 128     ; Global Clock         ; GCLK6            ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                             ;
+-----------------------------------------------------------------------------------+---------+
; Name                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------+---------+
; Control_Word[3]                                                                   ; 68      ;
; Control_Word[8]                                                                   ; 48      ;
; Control_Word[7]                                                                   ; 48      ;
; Control_Word[11]                                                                  ; 48      ;
; Control_Word[10]                                                                  ; 48      ;
; Control_Word[4]                                                                   ; 47      ;
; Control_Word[6]                                                                   ; 34      ;
; Control_Word[5]                                                                   ; 26      ;
; Control_Word[1]                                                                   ; 24      ;
; Control_Word[12]                                                                  ; 20      ;
; Control_Word[9]                                                                   ; 16      ;
; RegisterFile:Registers|Decoder0~7                                                 ; 16      ;
; RegisterFile:Registers|Decoder0~6                                                 ; 16      ;
; RegisterFile:Registers|Decoder0~5                                                 ; 16      ;
; RegisterFile:Registers|Decoder0~4                                                 ; 16      ;
; RegisterFile:Registers|Decoder0~3                                                 ; 16      ;
; RegisterFile:Registers|Decoder0~2                                                 ; 16      ;
; RegisterFile:Registers|Decoder0~1                                                 ; 16      ;
; RegisterFile:Registers|Decoder0~0                                                 ; 16      ;
; RegisterFile:Registers|Mux15~4                                                    ; 12      ;
; RegisterFile:Registers|Mux14~4                                                    ; 12      ;
; RegisterFile:Registers|Mux13~4                                                    ; 12      ;
; RegisterFile:Registers|Mux10~4                                                    ; 12      ;
; RegisterFile:Registers|Mux7~4                                                     ; 12      ;
; RegisterFile:Registers|Mux12~4                                                    ; 11      ;
; RegisterFile:Registers|Mux11~4                                                    ; 11      ;
; RegisterFile:Registers|Mux9~4                                                     ; 11      ;
; RegisterFile:Registers|Mux8~4                                                     ; 11      ;
; RegisterFile:Registers|Mux6~4                                                     ; 11      ;
; RegisterFile:Registers|Mux5~4                                                     ; 11      ;
; Control_Word[0]                                                                   ; 8       ;
; Control_Word[15]                                                                  ; 8       ;
; Control_Word[14]                                                                  ; 8       ;
; Control_Word[13]                                                                  ; 8       ;
; D_Bus[0]~40                                                                       ; 8       ;
; D_Bus[1]~39                                                                       ; 8       ;
; D_Bus[2]~37                                                                       ; 8       ;
; D_Bus[3]~35                                                                       ; 8       ;
; D_Bus[4]~33                                                                       ; 8       ;
; D_Bus[5]~31                                                                       ; 8       ;
; D_Bus[6]~29                                                                       ; 7       ;
; D_Bus[7]~27                                                                       ; 7       ;
; D_Bus[8]~25                                                                       ; 7       ;
; D_Bus[9]~23                                                                       ; 7       ;
; D_Bus[10]~21                                                                      ; 7       ;
; D_Bus[11]~19                                                                      ; 7       ;
; D_Bus[12]~17                                                                      ; 7       ;
; D_Bus[13]~15                                                                      ; 7       ;
; D_Bus[14]~13                                                                      ; 7       ;
; D_Bus[15]~11                                                                      ; 7       ;
; B_Bus[2]~27                                                                       ; 6       ;
; B_Bus[5]~23                                                                       ; 6       ;
; B_Bus[8]~19                                                                       ; 6       ;
; B_Bus[11]~15                                                                      ; 6       ;
; B_Bus[14]~11                                                                      ; 6       ;
; B_Bus[12]~39                                                                      ; 5       ;
; B_Bus[9]~37                                                                       ; 5       ;
; B_Bus[6]~35                                                                       ; 5       ;
; B_Bus[3]~33                                                                       ; 5       ;
; B_Bus[15]~41                                                                      ; 4       ;
; RegisterFile:Registers|Mux4~4                                                     ; 4       ;
; RegisterFile:Registers|Mux1~4                                                     ; 4       ;
; Control_Word[2]                                                                   ; 3       ;
; Const[1]                                                                          ; 3       ;
; Const[4]                                                                          ; 3       ;
; Const[7]                                                                          ; 3       ;
; Const[10]                                                                         ; 3       ;
; Const[13]                                                                         ; 3       ;
; B_Bus[0]~42                                                                       ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS|Cout~1       ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Cout~1        ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Cout~1        ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Cout~1        ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Mux0~0        ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|Mux0~0        ; 3       ;
; B_Bus[1]~29                                                                       ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|Mux0~0        ; 3       ;
; B_Bus[4]~25                                                                       ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|Mux0~0        ; 3       ;
; B_Bus[7]~21                                                                       ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:10:ALUS|Mux0~0       ; 3       ;
; B_Bus[10]~17                                                                      ; 3       ;
; RegisterFile:Registers|Mux3~4                                                     ; 3       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:13:ALUS|Mux0~0       ; 3       ;
; B_Bus[13]~13                                                                      ; 3       ;
; RegisterFile:Registers|Mux2~4                                                     ; 3       ;
; RegisterFile:Registers|Mux0~4                                                     ; 3       ;
; Const[0]                                                                          ; 2       ;
; B_Bus[13]~47                                                                      ; 2       ;
; B_Bus[10]~46                                                                      ; 2       ;
; B_Bus[7]~45                                                                       ; 2       ;
; B_Bus[4]~44                                                                       ; 2       ;
; B_Bus[1]~43                                                                       ; 2       ;
; RegisterFile:Registers|RegFile[4][6]                                              ; 2       ;
; RegisterFile:Registers|RegFile[5][7]                                              ; 2       ;
; RegisterFile:Registers|RegFile[5][8]                                              ; 2       ;
; RegisterFile:Registers|RegFile[5][9]                                              ; 2       ;
; RegisterFile:Registers|RegFile[5][10]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][11]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][12]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][13]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][14]                                             ; 2       ;
; RegisterFile:Registers|RegFile[5][15]                                             ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[15]~15                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[15]~14                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[13]~13                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:14:LS|Mux0~0     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|ALU_Result   ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[12]~12                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[12]~11                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[10]~10                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:11:LS|Mux0~0     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|ALU_Result   ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[9]~9                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[9]~8                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[7]~7                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:8:LS|Mux0~0      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|ALU_Result    ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[6]~6                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[6]~5                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[4]~4                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:5:LS|Mux0~0      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|ALU_Result    ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[0]~3                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[3]~2                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[3]~1                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|G[1]~0                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:2:LS|Mux0~0      ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|ALU_Result    ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|Cout~2       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|Cout~2       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~2        ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~2        ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~2        ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|Cout~0        ; 2       ;
; B_Bus[0]~31                                                                       ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~0        ; 2       ;
; RegisterFile:Registers|Mux11~3                                                    ; 2       ;
; RegisterFile:Registers|Mux11~1                                                    ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~0        ; 2       ;
; RegisterFile:Registers|Mux8~3                                                     ; 2       ;
; RegisterFile:Registers|Mux8~1                                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~0        ; 2       ;
; RegisterFile:Registers|Mux5~3                                                     ; 2       ;
; RegisterFile:Registers|Mux5~1                                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|Cout~0       ; 2       ;
; RegisterFile:Registers|Mux2~3                                                     ; 2       ;
; RegisterFile:Registers|Mux2~1                                                     ; 2       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|Cout~0       ; 2       ;
; Const[15]                                                                         ; 1       ;
; Const[12]                                                                         ; 1       ;
; Const[9]                                                                          ; 1       ;
; Const[6]                                                                          ; 1       ;
; Const[3]                                                                          ; 1       ;
; Const[2]                                                                          ; 1       ;
; Const[5]                                                                          ; 1       ;
; Const[8]                                                                          ; 1       ;
; Const[11]                                                                         ; 1       ;
; Const[14]                                                                         ; 1       ;
; D_Bus[2]~45                                                                       ; 1       ;
; D_Bus[5]~44                                                                       ; 1       ;
; D_Bus[8]~43                                                                       ; 1       ;
; D_Bus[11]~42                                                                      ; 1       ;
; D_Bus[14]~41                                                                      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:13:ALUS|ALU_Result~2 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:10:ALUS|ALU_Result~2 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:7:ALUS|ALU_Result~2  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:4:ALUS|ALU_Result~2  ; 1       ;
; D_Bus[1]~38                                                                       ; 1       ;
; D_Bus[2]~36                                                                       ; 1       ;
; D_Bus[3]~34                                                                       ; 1       ;
; D_Bus[4]~32                                                                       ; 1       ;
; D_Bus[5]~30                                                                       ; 1       ;
; D_Bus[6]~28                                                                       ; 1       ;
; D_Bus[7]~26                                                                       ; 1       ;
; D_Bus[8]~24                                                                       ; 1       ;
; D_Bus[9]~22                                                                       ; 1       ;
; D_Bus[10]~20                                                                      ; 1       ;
; D_Bus[11]~18                                                                      ; 1       ;
; D_Bus[12]~16                                                                      ; 1       ;
; D_Bus[13]~14                                                                      ; 1       ;
; D_Bus[14]~12                                                                      ; 1       ;
; D_Bus[15]~10                                                                      ; 1       ;
; Function_Unit:Functions|Equal0~9                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:15:LS|Mux0~0     ; 1       ;
; Function_Unit:Functions|Equal0~8                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:13:LS|Mux0~0     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|Equal0~7                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:12:LS|Mux0~0     ; 1       ;
; Function_Unit:Functions|Equal0~6                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:10:LS|Mux0~0     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|ALU_Result~0 ; 1       ;
; Function_Unit:Functions|Equal0~5                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|ALU_Result~0  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:9:LS|Mux0~0      ; 1       ;
; Function_Unit:Functions|Equal0~4                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:7:LS|Mux0~0      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|ALU_Result~0  ; 1       ;
; Function_Unit:Functions|Equal0~3                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|ALU_Result~0  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:6:LS|Mux0~0      ; 1       ;
; Function_Unit:Functions|Equal0~2                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:4:LS|Mux0~0      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|ALU_Result~0  ; 1       ;
; Function_Unit:Functions|Equal0~1                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:0:ALUS|ALU_Result    ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:0:LS|Mux0~0      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|ALU_Result~0  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:3:LS|Mux0~0      ; 1       ;
; Function_Unit:Functions|Equal0~0                                                  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:1:ALUS|ALU_Result~0  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|Logic_Slice:\Logic_Generate:1:LS|Mux0~0      ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|ALU_Result~0  ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS|Cout~1       ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:15:ALUS|Cout~0       ; 1       ;
; B_Bus[15]~40                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][15]                                             ; 1       ;
; RegisterFile:Registers|Mux16~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][15]                                             ; 1       ;
; RegisterFile:Registers|Mux16~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][15]                                             ; 1       ;
; RegisterFile:Registers|Mux16~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][15]                                             ; 1       ;
; RegisterFile:Registers|Mux16~0                                                    ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:12:ALUS|Cout~0       ; 1       ;
; B_Bus[12]~38                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][12]                                             ; 1       ;
; RegisterFile:Registers|Mux19~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][12]                                             ; 1       ;
; RegisterFile:Registers|Mux19~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][12]                                             ; 1       ;
; RegisterFile:Registers|Mux19~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][12]                                             ; 1       ;
; RegisterFile:Registers|Mux19~0                                                    ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:9:ALUS|Cout~0        ; 1       ;
; B_Bus[9]~36                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[2][9]                                              ; 1       ;
; RegisterFile:Registers|Mux22~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][9]                                              ; 1       ;
; RegisterFile:Registers|Mux22~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][9]                                              ; 1       ;
; RegisterFile:Registers|Mux22~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][9]                                              ; 1       ;
; RegisterFile:Registers|Mux22~0                                                    ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:6:ALUS|Cout~0        ; 1       ;
; B_Bus[6]~34                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[2][6]                                              ; 1       ;
; RegisterFile:Registers|Mux25~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][6]                                              ; 1       ;
; RegisterFile:Registers|Mux25~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[5][6]                                              ; 1       ;
; RegisterFile:Registers|Mux25~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][6]                                              ; 1       ;
; RegisterFile:Registers|Mux25~0                                                    ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:3:ALUS|Cout~0        ; 1       ;
; B_Bus[3]~32                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[2][3]                                              ; 1       ;
; RegisterFile:Registers|Mux28~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][3]                                              ; 1       ;
; RegisterFile:Registers|Mux28~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[5][3]                                              ; 1       ;
; RegisterFile:Registers|Mux28~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][3]                                              ; 1       ;
; RegisterFile:Registers|Mux28~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[2][0]                                              ; 1       ;
; RegisterFile:Registers|Mux31~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][0]                                              ; 1       ;
; RegisterFile:Registers|Mux31~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[5][0]                                              ; 1       ;
; RegisterFile:Registers|Mux31~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][0]                                              ; 1       ;
; RegisterFile:Registers|Mux31~0                                                    ; 1       ;
; B_Bus[0]~30                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[3][0]                                              ; 1       ;
; RegisterFile:Registers|Mux15~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][0]                                              ; 1       ;
; RegisterFile:Registers|Mux15~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][0]                                              ; 1       ;
; RegisterFile:Registers|Mux15~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][0]                                              ; 1       ;
; RegisterFile:Registers|Mux15~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[2][1]                                              ; 1       ;
; RegisterFile:Registers|Mux30~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][1]                                              ; 1       ;
; RegisterFile:Registers|Mux30~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[5][1]                                              ; 1       ;
; RegisterFile:Registers|Mux30~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][1]                                              ; 1       ;
; RegisterFile:Registers|Mux30~0                                                    ; 1       ;
; B_Bus[1]~28                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[3][1]                                              ; 1       ;
; RegisterFile:Registers|Mux14~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][1]                                              ; 1       ;
; RegisterFile:Registers|Mux14~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][1]                                              ; 1       ;
; RegisterFile:Registers|Mux14~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][1]                                              ; 1       ;
; RegisterFile:Registers|Mux14~0                                                    ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:2:ALUS|Cout~1        ; 1       ;
; B_Bus[2]~26                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[2][2]                                              ; 1       ;
; RegisterFile:Registers|Mux29~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][2]                                              ; 1       ;
; RegisterFile:Registers|Mux29~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[5][2]                                              ; 1       ;
; RegisterFile:Registers|Mux29~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][2]                                              ; 1       ;
; RegisterFile:Registers|Mux29~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][2]                                              ; 1       ;
; RegisterFile:Registers|Mux13~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][2]                                              ; 1       ;
; RegisterFile:Registers|Mux13~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][2]                                              ; 1       ;
; RegisterFile:Registers|Mux13~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][2]                                              ; 1       ;
; RegisterFile:Registers|Mux13~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][3]                                              ; 1       ;
; RegisterFile:Registers|Mux12~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][3]                                              ; 1       ;
; RegisterFile:Registers|Mux12~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][3]                                              ; 1       ;
; RegisterFile:Registers|Mux12~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][3]                                              ; 1       ;
; RegisterFile:Registers|Mux12~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[2][4]                                              ; 1       ;
; RegisterFile:Registers|Mux27~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][4]                                              ; 1       ;
; RegisterFile:Registers|Mux27~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[5][4]                                              ; 1       ;
; RegisterFile:Registers|Mux27~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][4]                                              ; 1       ;
; RegisterFile:Registers|Mux27~0                                                    ; 1       ;
; B_Bus[4]~24                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[3][4]                                              ; 1       ;
; RegisterFile:Registers|RegFile[0][4]                                              ; 1       ;
; RegisterFile:Registers|Mux11~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][4]                                              ; 1       ;
; RegisterFile:Registers|RegFile[4][4]                                              ; 1       ;
; RegisterFile:Registers|Mux11~0                                                    ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:5:ALUS|Cout~1        ; 1       ;
; B_Bus[5]~22                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[2][5]                                              ; 1       ;
; RegisterFile:Registers|Mux26~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][5]                                              ; 1       ;
; RegisterFile:Registers|Mux26~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[5][5]                                              ; 1       ;
; RegisterFile:Registers|Mux26~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][5]                                              ; 1       ;
; RegisterFile:Registers|Mux26~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][5]                                              ; 1       ;
; RegisterFile:Registers|Mux10~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[0][5]                                              ; 1       ;
; RegisterFile:Registers|Mux10~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][5]                                              ; 1       ;
; RegisterFile:Registers|Mux10~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[4][5]                                              ; 1       ;
; RegisterFile:Registers|Mux10~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][6]                                              ; 1       ;
; RegisterFile:Registers|Mux9~3                                                     ; 1       ;
; RegisterFile:Registers|RegFile[0][6]                                              ; 1       ;
; RegisterFile:Registers|Mux9~2                                                     ; 1       ;
; RegisterFile:Registers|RegFile[7][6]                                              ; 1       ;
; RegisterFile:Registers|Mux9~1                                                     ; 1       ;
; RegisterFile:Registers|Mux9~0                                                     ; 1       ;
; RegisterFile:Registers|RegFile[2][7]                                              ; 1       ;
; RegisterFile:Registers|Mux24~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][7]                                              ; 1       ;
; RegisterFile:Registers|Mux24~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][7]                                              ; 1       ;
; RegisterFile:Registers|Mux24~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][7]                                              ; 1       ;
; RegisterFile:Registers|Mux24~0                                                    ; 1       ;
; B_Bus[7]~20                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[3][7]                                              ; 1       ;
; RegisterFile:Registers|RegFile[0][7]                                              ; 1       ;
; RegisterFile:Registers|Mux8~2                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][7]                                              ; 1       ;
; RegisterFile:Registers|Mux8~0                                                     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:8:ALUS|Cout~1        ; 1       ;
; B_Bus[8]~18                                                                       ; 1       ;
; RegisterFile:Registers|RegFile[2][8]                                              ; 1       ;
; RegisterFile:Registers|Mux23~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][8]                                              ; 1       ;
; RegisterFile:Registers|Mux23~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][8]                                              ; 1       ;
; RegisterFile:Registers|Mux23~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][8]                                              ; 1       ;
; RegisterFile:Registers|Mux23~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][8]                                              ; 1       ;
; RegisterFile:Registers|Mux7~3                                                     ; 1       ;
; RegisterFile:Registers|RegFile[0][8]                                              ; 1       ;
; RegisterFile:Registers|Mux7~2                                                     ; 1       ;
; RegisterFile:Registers|Mux7~1                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][8]                                              ; 1       ;
; RegisterFile:Registers|Mux7~0                                                     ; 1       ;
; RegisterFile:Registers|RegFile[3][9]                                              ; 1       ;
; RegisterFile:Registers|Mux6~3                                                     ; 1       ;
; RegisterFile:Registers|RegFile[0][9]                                              ; 1       ;
; RegisterFile:Registers|Mux6~2                                                     ; 1       ;
; RegisterFile:Registers|Mux6~1                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][9]                                              ; 1       ;
; RegisterFile:Registers|Mux6~0                                                     ; 1       ;
; RegisterFile:Registers|RegFile[2][10]                                             ; 1       ;
; RegisterFile:Registers|Mux21~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][10]                                             ; 1       ;
; RegisterFile:Registers|Mux21~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][10]                                             ; 1       ;
; RegisterFile:Registers|Mux21~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][10]                                             ; 1       ;
; RegisterFile:Registers|Mux21~0                                                    ; 1       ;
; B_Bus[10]~16                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[3][10]                                             ; 1       ;
; RegisterFile:Registers|RegFile[0][10]                                             ; 1       ;
; RegisterFile:Registers|Mux5~2                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][10]                                             ; 1       ;
; RegisterFile:Registers|Mux5~0                                                     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:11:ALUS|Cout~1       ; 1       ;
; B_Bus[11]~14                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][11]                                             ; 1       ;
; RegisterFile:Registers|Mux20~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][11]                                             ; 1       ;
; RegisterFile:Registers|Mux20~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][11]                                             ; 1       ;
; RegisterFile:Registers|Mux20~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][11]                                             ; 1       ;
; RegisterFile:Registers|Mux20~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][11]                                             ; 1       ;
; RegisterFile:Registers|Mux4~3                                                     ; 1       ;
; RegisterFile:Registers|RegFile[0][11]                                             ; 1       ;
; RegisterFile:Registers|Mux4~2                                                     ; 1       ;
; RegisterFile:Registers|Mux4~1                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][11]                                             ; 1       ;
; RegisterFile:Registers|Mux4~0                                                     ; 1       ;
; RegisterFile:Registers|RegFile[3][12]                                             ; 1       ;
; RegisterFile:Registers|Mux3~3                                                     ; 1       ;
; RegisterFile:Registers|RegFile[0][12]                                             ; 1       ;
; RegisterFile:Registers|Mux3~2                                                     ; 1       ;
; RegisterFile:Registers|Mux3~1                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][12]                                             ; 1       ;
; RegisterFile:Registers|Mux3~0                                                     ; 1       ;
; RegisterFile:Registers|RegFile[2][13]                                             ; 1       ;
; RegisterFile:Registers|Mux18~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][13]                                             ; 1       ;
; RegisterFile:Registers|Mux18~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][13]                                             ; 1       ;
; RegisterFile:Registers|Mux18~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][13]                                             ; 1       ;
; RegisterFile:Registers|Mux18~0                                                    ; 1       ;
; B_Bus[13]~12                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[3][13]                                             ; 1       ;
; RegisterFile:Registers|RegFile[0][13]                                             ; 1       ;
; RegisterFile:Registers|Mux2~2                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][13]                                             ; 1       ;
; RegisterFile:Registers|Mux2~0                                                     ; 1       ;
; Function_Unit:Functions|ALU:ALU_Inst|ALU_Slice:\ALU_Generate:14:ALUS|Cout~1       ; 1       ;
; B_Bus[14]~10                                                                      ; 1       ;
; RegisterFile:Registers|RegFile[2][14]                                             ; 1       ;
; RegisterFile:Registers|Mux17~3                                                    ; 1       ;
; RegisterFile:Registers|RegFile[1][14]                                             ; 1       ;
; RegisterFile:Registers|Mux17~2                                                    ; 1       ;
; RegisterFile:Registers|RegFile[7][14]                                             ; 1       ;
; RegisterFile:Registers|Mux17~1                                                    ; 1       ;
; RegisterFile:Registers|RegFile[6][14]                                             ; 1       ;
; RegisterFile:Registers|Mux17~0                                                    ; 1       ;
; RegisterFile:Registers|RegFile[3][14]                                             ; 1       ;
; RegisterFile:Registers|Mux1~3                                                     ; 1       ;
; RegisterFile:Registers|RegFile[0][14]                                             ; 1       ;
; RegisterFile:Registers|Mux1~2                                                     ; 1       ;
; RegisterFile:Registers|Mux1~1                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][14]                                             ; 1       ;
; RegisterFile:Registers|Mux1~0                                                     ; 1       ;
; RegisterFile:Registers|RegFile[3][15]                                             ; 1       ;
; RegisterFile:Registers|Mux0~3                                                     ; 1       ;
; RegisterFile:Registers|RegFile[0][15]                                             ; 1       ;
; RegisterFile:Registers|Mux0~2                                                     ; 1       ;
; RegisterFile:Registers|Mux0~1                                                     ; 1       ;
; RegisterFile:Registers|RegFile[4][15]                                             ; 1       ;
; RegisterFile:Registers|Mux0~0                                                     ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a0          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a1          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a2          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a3          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a4          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a5          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a6          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a7          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a8          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a9          ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a10         ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a11         ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a12         ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a13         ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a14         ; 1       ;
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ram_block1a15         ; 1       ;
+-----------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------+
; Name                                                                   ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                           ;
+------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------+
; RAM:RAM|altsyncram:RAM_rtl_0|altsyncram_5641:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 8    ; None ; M4K_X13_Y9, M4K_X13_Y11, M4K_X13_Y8, M4K_X13_Y7, M4K_X13_Y10, M4K_X13_Y6, M4K_X13_Y12, M4K_X13_Y13 ;
+------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 494 / 8,840 ( 6 % )   ;
; Direct links               ; 63 / 11,506 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 24 / 156 ( 15 % )     ;
; LUT chains                 ; 58 / 2,619 ( 2 % )    ;
; Local interconnects        ; 817 / 11,506 ( 7 % )  ;
; M4K buffers                ; 16 / 468 ( 3 % )      ;
; R4s                        ; 594 / 7,520 ( 8 % )   ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.68) ; Number of LABs  (Total = 37) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 2                            ;
; 8                                          ; 5                            ;
; 9                                          ; 7                            ;
; 10                                         ; 20                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.49) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 31                           ;
; 1 Clock                            ; 31                           ;
; 2 Clock enables                    ; 30                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.14) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 10                           ;
; 13                                           ; 3                            ;
; 14                                           ; 7                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.35) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 7                            ;
; 8                                               ; 5                            ;
; 9                                               ; 8                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.57) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 5                            ;
; 22                                           ; 21                           ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 15 18:48:19 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DataPath -c DataPath
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP1C3T100C8 for design "DataPath"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T100A8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 6
    Info: Pin ~ASDO~ is reserved at location 17
Critical Warning: No exact pin location assignment(s) for 36 pins of 36 total pins
    Info: Pin Cout not assigned to an exact location on the device
    Info: Pin Z not assigned to an exact location on the device
    Info: Pin Control_Word[10] not assigned to an exact location on the device
    Info: Pin Control_Word[11] not assigned to an exact location on the device
    Info: Pin Control_Word[12] not assigned to an exact location on the device
    Info: Pin Control_Word[3] not assigned to an exact location on the device
    Info: Pin Control_Word[4] not assigned to an exact location on the device
    Info: Pin Const[14] not assigned to an exact location on the device
    Info: Pin Control_Word[7] not assigned to an exact location on the device
    Info: Pin Control_Word[8] not assigned to an exact location on the device
    Info: Pin Control_Word[9] not assigned to an exact location on the device
    Info: Pin Control_Word[6] not assigned to an exact location on the device
    Info: Pin Const[13] not assigned to an exact location on the device
    Info: Pin Const[11] not assigned to an exact location on the device
    Info: Pin Const[10] not assigned to an exact location on the device
    Info: Pin Const[8] not assigned to an exact location on the device
    Info: Pin Const[7] not assigned to an exact location on the device
    Info: Pin Const[5] not assigned to an exact location on the device
    Info: Pin Const[4] not assigned to an exact location on the device
    Info: Pin Const[2] not assigned to an exact location on the device
    Info: Pin Const[1] not assigned to an exact location on the device
    Info: Pin Control_Word[2] not assigned to an exact location on the device
    Info: Pin Const[0] not assigned to an exact location on the device
    Info: Pin Const[3] not assigned to an exact location on the device
    Info: Pin Const[6] not assigned to an exact location on the device
    Info: Pin Const[9] not assigned to an exact location on the device
    Info: Pin Const[12] not assigned to an exact location on the device
    Info: Pin Const[15] not assigned to an exact location on the device
    Info: Pin Control_Word[5] not assigned to an exact location on the device
    Info: Pin Control_Word[1] not assigned to an exact location on the device
    Info: Pin Clock not assigned to an exact location on the device
    Info: Pin Reset not assigned to an exact location on the device
    Info: Pin Control_Word[13] not assigned to an exact location on the device
    Info: Pin Control_Word[14] not assigned to an exact location on the device
    Info: Pin Control_Word[15] not assigned to an exact location on the device
    Info: Pin Control_Word[0] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'DataPath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "Clock" to use Global clock in PIN 10
Info: Automatically promoted signal "Reset" to use Global clock in PIN 66
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 34 (unused VREF, 3.3V VCCIO, 32 input, 2 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  11 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  16 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 6% of the available device resources
    Info: Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 286 megabytes
    Info: Processing ended: Sat Feb 15 18:48:22 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


