Flow report for myCPU
Sun Mar 31 10:44:30 2024
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+-----------------------------+-------------------------------------------------+
; Flow Status                 ; Successful - Sun Mar 31 10:44:30 2024           ;
; Quartus Prime Version       ; 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Revision Name               ; myCPU                                           ;
; Top-level Entity Name       ; ctrl_unit_tb                                    ;
; Family                      ; Cyclone V                                       ;
; Device                      ; 5CEBA5F23C7                                     ;
; Timing Models               ; Final                                           ;
; Logic utilization (in ALMs) ; N/A until Partition Merge                       ;
; Total registers             ; N/A until Partition Merge                       ;
; Total pins                  ; N/A until Partition Merge                       ;
; Total virtual pins          ; N/A until Partition Merge                       ;
; Total block memory bits     ; N/A until Partition Merge                       ;
; Total PLLs                  ; N/A until Partition Merge                       ;
; Total DLLs                  ; N/A until Partition Merge                       ;
+-----------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 03/31/2024 10:44:19 ;
; Main task         ; Compilation         ;
; Revision Name     ; myCPU               ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                      ;
+--------------------------------------+----------------------------------------+---------------+--------------+------------------------+
; Assignment Name                      ; Value                                  ; Default Value ; Entity Name  ; Section Id             ;
+--------------------------------------+----------------------------------------+---------------+--------------+------------------------+
; COMPILER_SIGNATURE_ID                ; 26830026781693.171189625911976         ; --            ; --           ; --                     ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; jr_jal_tb              ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; or_tb                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; ALU_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; store_tb               ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; ctrl_unit_tb           ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; alu_instr_tb           ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; ror_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; div_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; and_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; in_out_tb              ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; add_substract_tb       ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; datapath_tb            ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; ldi_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; phase_2_tb             ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; not_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; ld_and_st_tb           ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; ALU_immediate_instr_tb ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; slr_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; mfhi_mflo_tb           ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; rol_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; br_tb                  ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; sll_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; slra_tb                ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; mul_tb                 ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                     ; --            ; --           ; negate_tb              ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; ctrl_unit_tb                           ; --            ; --           ; eda_simulation         ;
; EDA_OUTPUT_DATA_FORMAT               ; Verilog Hdl                            ; --            ; --           ; eda_simulation         ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (Verilog)              ; <None>        ; --           ; --                     ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                        ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_FILE                  ; jr_jal_tb.sv                           ; --            ; --           ; jr_jal_tb              ;
; EDA_TEST_BENCH_FILE                  ; or_tb.v                                ; --            ; --           ; or_tb                  ;
; EDA_TEST_BENCH_FILE                  ; ALU_tb.v                               ; --            ; --           ; ALU_tb                 ;
; EDA_TEST_BENCH_FILE                  ; store_tb.sv                            ; --            ; --           ; store_tb               ;
; EDA_TEST_BENCH_FILE                  ; ctrl_unit_tb.v                         ; --            ; --           ; ctrl_unit_tb           ;
; EDA_TEST_BENCH_FILE                  ; alu_instr_tb.v                         ; --            ; --           ; alu_instr_tb           ;
; EDA_TEST_BENCH_FILE                  ; ror_tb.v                               ; --            ; --           ; ror_tb                 ;
; EDA_TEST_BENCH_FILE                  ; div_tb.v                               ; --            ; --           ; div_tb                 ;
; EDA_TEST_BENCH_FILE                  ; and_tb.v                               ; --            ; --           ; and_tb                 ;
; EDA_TEST_BENCH_FILE                  ; in_out_tb.v                            ; --            ; --           ; in_out_tb              ;
; EDA_TEST_BENCH_FILE                  ; add_substract_tb.v                     ; --            ; --           ; add_substract_tb       ;
; EDA_TEST_BENCH_FILE                  ; datapath_tb.v                          ; --            ; --           ; datapath_tb            ;
; EDA_TEST_BENCH_FILE                  ; ldi_tb.v                               ; --            ; --           ; ldi_tb                 ;
; EDA_TEST_BENCH_FILE                  ; phase_2_tb.v                           ; --            ; --           ; phase_2_tb             ;
; EDA_TEST_BENCH_FILE                  ; not_tb.v                               ; --            ; --           ; not_tb                 ;
; EDA_TEST_BENCH_FILE                  ; ld_and_st_tb.v                         ; --            ; --           ; ld_and_st_tb           ;
; EDA_TEST_BENCH_FILE                  ; ALU_immediate_instr_tb.v               ; --            ; --           ; ALU_immediate_instr_tb ;
; EDA_TEST_BENCH_FILE                  ; slr_tb.v                               ; --            ; --           ; slr_tb                 ;
; EDA_TEST_BENCH_FILE                  ; mfhi_mflo_tb.v                         ; --            ; --           ; mfhi_mflo_tb           ;
; EDA_TEST_BENCH_FILE                  ; rol_tb.v                               ; --            ; --           ; rol_tb                 ;
; EDA_TEST_BENCH_FILE                  ; br_tb.v                                ; --            ; --           ; br_tb                  ;
; EDA_TEST_BENCH_FILE                  ; sll_tb.v                               ; --            ; --           ; sll_tb                 ;
; EDA_TEST_BENCH_FILE                  ; slra_tb.v                              ; --            ; --           ; slra_tb                ;
; EDA_TEST_BENCH_FILE                  ; mul_tb.v                               ; --            ; --           ; mul_tb                 ;
; EDA_TEST_BENCH_FILE                  ; negate_tb.v                            ; --            ; --           ; negate_tb              ;
; EDA_TEST_BENCH_MODULE_NAME           ; jr_jal_tb                              ; --            ; --           ; jr_jal_tb              ;
; EDA_TEST_BENCH_MODULE_NAME           ; or_tb                                  ; --            ; --           ; or_tb                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; ALU_tb                                 ; --            ; --           ; ALU_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; store_tb                               ; --            ; --           ; store_tb               ;
; EDA_TEST_BENCH_MODULE_NAME           ; ctrl_unit_tb                           ; --            ; --           ; ctrl_unit_tb           ;
; EDA_TEST_BENCH_MODULE_NAME           ; alu_instr_tb                           ; --            ; --           ; alu_instr_tb           ;
; EDA_TEST_BENCH_MODULE_NAME           ; ror_tb                                 ; --            ; --           ; ror_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; div_tb                                 ; --            ; --           ; div_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; and_tb                                 ; --            ; --           ; and_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; in_out_tb                              ; --            ; --           ; in_out_tb              ;
; EDA_TEST_BENCH_MODULE_NAME           ; add_substract_tb                       ; --            ; --           ; add_substract_tb       ;
; EDA_TEST_BENCH_MODULE_NAME           ; datapath_tb                            ; --            ; --           ; datapath_tb            ;
; EDA_TEST_BENCH_MODULE_NAME           ; ldi_tb                                 ; --            ; --           ; ldi_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; phase_2_tb                             ; --            ; --           ; phase_2_tb             ;
; EDA_TEST_BENCH_MODULE_NAME           ; not_tb                                 ; --            ; --           ; not_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; ld_and_st_tb                           ; --            ; --           ; ld_and_st_tb           ;
; EDA_TEST_BENCH_MODULE_NAME           ; ALU_immediate_instr_tb                 ; --            ; --           ; ALU_immediate_instr_tb ;
; EDA_TEST_BENCH_MODULE_NAME           ; slr_tb                                 ; --            ; --           ; slr_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; mfhi_mflo_tb                           ; --            ; --           ; mfhi_mflo_tb           ;
; EDA_TEST_BENCH_MODULE_NAME           ; rol_tb                                 ; --            ; --           ; rol_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; br_tb                                  ; --            ; --           ; br_tb                  ;
; EDA_TEST_BENCH_MODULE_NAME           ; sll_tb                                 ; --            ; --           ; sll_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; slra_tb                                ; --            ; --           ; slra_tb                ;
; EDA_TEST_BENCH_MODULE_NAME           ; mul_tb                                 ; --            ; --           ; mul_tb                 ;
; EDA_TEST_BENCH_MODULE_NAME           ; negate_tb                              ; --            ; --           ; negate_tb              ;
; EDA_TEST_BENCH_NAME                  ; ALU_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; datapath_tb                            ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; add_substract_tb                       ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; and_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; or_tb                                  ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; mul_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; div_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; sll_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; slr_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; slra_tb                                ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; rol_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; ror_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; negate_tb                              ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; not_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; phase_2_tb                             ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; ALU_immediate_instr_tb                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; ld_and_st_tb                           ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; ldi_tb                                 ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; alu_instr_tb                           ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; in_out_tb                              ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; jr_jal_tb                              ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; mfhi_mflo_tb                           ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; br_tb                                  ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; store_tb                               ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_NAME                  ; ctrl_unit_tb                           ; --            ; --           ; eda_simulation         ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                                ; --            ; --           ; jr_jal_tb              ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; or_tb                  ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; ALU_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                                ; --            ; --           ; store_tb               ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 12500 ns                               ; --            ; --           ; ctrl_unit_tb           ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 2000 ns                                ; --            ; --           ; alu_instr_tb           ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; ror_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; div_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; and_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1200 ns                                ; --            ; --           ; in_out_tb              ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; add_substract_tb       ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; datapath_tb            ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1000 ns                                ; --            ; --           ; ldi_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; phase_2_tb             ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; not_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 2000 ns                                ; --            ; --           ; ld_and_st_tb           ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; ALU_immediate_instr_tb ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; slr_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 1500 ns                                ; --            ; --           ; mfhi_mflo_tb           ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; rol_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 2000 ns                                ; --            ; --           ; br_tb                  ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; sll_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; slra_tb                ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; mul_tb                 ;
; EDA_TEST_BENCH_RUN_SIM_FOR           ; 500 ns                                 ; --            ; --           ; negate_tb              ;
; EDA_TIME_SCALE                       ; 1 ns                                   ; --            ; --           ; eda_simulation         ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                     ; --            ; --           ; --                     ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                      ; --            ; --           ; --                     ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family) ; --            ; ctrl_unit_tb ; Top                    ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family) ; --            ; ctrl_unit_tb ; Top                    ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family) ; --            ; ctrl_unit_tb ; Top                    ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                    ; --            ; --           ; --                     ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW  ; --            ; --           ; --                     ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                           ; --            ; --           ; --                     ;
; TOP_LEVEL_ENTITY                     ; ctrl_unit_tb                           ; myCPU         ; --           ; --                     ;
+--------------------------------------+----------------------------------------+---------------+--------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                          ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name            ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Elaboration ; 00:00:12     ; 1.0                     ; 4801 MB             ; 00:00:11                           ;
; Total                  ; 00:00:12     ; --                      ; --                  ; 00:00:11                           ;
+------------------------+--------------+-------------------------+---------------------+------------------------------------+


+--------------------------------------------------------------------------------------+
; Flow OS Summary                                                                      ;
+------------------------+------------------+------------+------------+----------------+
; Module Name            ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+------------------------+------------------+------------+------------+----------------+
; Analysis & Elaboration ; BMH-212-15       ; Windows 10 ; 10.0       ; x86_64         ;
+------------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off myCPU -c myCPU --analysis_and_elaboration



