module Ejercicio1_tb();

reg clk, reset, set; 
reg [3:0]Load;
wire [3:0]Q; 