# FSM для решения задачи делимости на 5
## Краткое описание

Модуль принимает по одному биту (`new_bit`) за такт и поддерживает остаток текущего накопленного числа по модулю 5. Вывод `div_by_5` равен `1`, если накопленное число делится на 5 (остаток 0).

Входные биты поступают «справа» — то есть наименее значащий бит приходит последним, а при приёме нового бита число фактически обновляется по правилу `X <- 2*X + new_bit` (в целых — сдвиг влево и добавление бита). Так как интересует только остаток при делении на 5, состояния автомата соответствуют возможным остаткам 0..4.

---

## Интерфейс модуля

```verilog
module serial_divisibility_by_5_using_fsm
(
  input  clk,
  input  rst,
  input  new_bit,
  output div_by_5
);
```

Порты:

* `clk` — тактовый сигнал.
* `rst` — сигнал сброса: при `rst` состояние автомата устанавливается в `mod_0`.
* `new_bit` — входной бит (0/1), приходящий на каждом такте (если тестбенч подаёт). Последовательность формирует число по правилу `X = (X << 1) | new_bit`.
* `div_by_5` — выход, равный `1`, когда текущий остаток равен нулю.

---

## Принцип работы и таблица переходов

Алгоритм: если текущий остаток `r`, то после приёма нового бита `b` новый остаток будет `r' = (2*r + b) % 5`.

Состояния автомата в коде названы `mod_0`..`mod_4`. В файле также присутствует `mod_5`, но оно не используется — его можно убрать, это не влияет на функциональность.

Таблица переходов (где `b` — новый бит):

| Текущее состояние | b=0 -> Следующее | b=1 -> Следующее |
| ----------------: | :--------------: | :--------------: |
|      mod\_0 (r=0) |    mod\_0 (0)    |    mod\_1 (1)    |
|      mod\_1 (r=1) |    mod\_2 (2)    |    mod\_3 (3)    |
|      mod\_2 (r=2) |    mod\_4 (4)    |    mod\_0 (0)    |
|      mod\_3 (r=3) |    mod\_1 (1)    |    mod\_2 (2)    |
|      mod\_4 (r=4) |    mod\_3 (3)    |    mod\_4 (4)    |

Вывод `div_by_5` равен `1`, если текущее состояние — `mod_0`.

---
