TimeQuest Timing Analyzer report for VGA
Mon Aug  6 09:26:39 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'divisor_clock:divisor_clock|clk_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'Escrever:Escrever|state.FIM'
 15. Slow 1200mV 85C Model Hold: 'Escrever:Escrever|state.FIM'
 16. Slow 1200mV 85C Model Hold: 'divisor_clock:divisor_clock|clk_out'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_clock:divisor_clock|clk_out'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Escrever:Escrever|state.FIM'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'divisor_clock:divisor_clock|clk_out'
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Setup: 'Escrever:Escrever|state.FIM'
 33. Slow 1200mV 0C Model Hold: 'Escrever:Escrever|state.FIM'
 34. Slow 1200mV 0C Model Hold: 'divisor_clock:divisor_clock|clk_out'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_clock:divisor_clock|clk_out'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'Escrever:Escrever|state.FIM'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'divisor_clock:divisor_clock|clk_out'
 48. Fast 1200mV 0C Model Setup: 'clk'
 49. Fast 1200mV 0C Model Setup: 'Escrever:Escrever|state.FIM'
 50. Fast 1200mV 0C Model Hold: 'clk'
 51. Fast 1200mV 0C Model Hold: 'divisor_clock:divisor_clock|clk_out'
 52. Fast 1200mV 0C Model Hold: 'Escrever:Escrever|state.FIM'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_clock:divisor_clock|clk_out'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'Escrever:Escrever|state.FIM'
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Board Trace Model Assignments
 63. Input Transition Times
 64. Signal Integrity Metrics (Slow 1200mv 0c Model)
 65. Signal Integrity Metrics (Slow 1200mv 85c Model)
 66. Signal Integrity Metrics (Fast 1200mv 0c Model)
 67. Setup Transfers
 68. Hold Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; VGA                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                 ;
; divisor_clock:divisor_clock|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisor_clock:divisor_clock|clk_out } ;
; Escrever:Escrever|state.FIM         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Escrever:Escrever|state.FIM }         ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                 ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                          ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; 276.93 MHz ; 238.04 MHz      ; divisor_clock:divisor_clock|clk_out ; limit due to minimum period restriction (tmin)                ;
; 361.4 MHz  ; 250.0 MHz       ; clk                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                          ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; divisor_clock:divisor_clock|clk_out ; -2.611 ; -70.548       ;
; clk                                 ; -1.767 ; -22.649       ;
; Escrever:Escrever|state.FIM         ; -0.202 ; -0.299        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; Escrever:Escrever|state.FIM         ; -0.461 ; -2.404        ;
; divisor_clock:divisor_clock|clk_out ; -0.369 ; -1.101        ;
; clk                                 ; -0.147 ; -0.210        ;
+-------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; divisor_clock:divisor_clock|clk_out ; -3.201 ; -71.024       ;
; clk                                 ; -3.000 ; -23.818       ;
; Escrever:Escrever|state.FIM         ; 0.476  ; 0.000         ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                      ; To Node                                                                                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.611 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0] ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.051     ; 3.476      ;
; -2.133 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 3.053      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.130 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.049      ;
; -2.126 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 3.046      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 3.042      ;
; -2.035 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.955      ;
; -2.013 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.080     ; 2.934      ;
; -1.987 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.080     ; 2.908      ;
; -1.982 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.901      ;
; -1.955 ; hvsync_generator:hvsync|CounterX[5]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.875      ;
; -1.937 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.857      ;
; -1.924 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.388     ; 2.537      ;
; -1.923 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.843      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.920 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.839      ;
; -1.914 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.834      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.911 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.830      ;
; -1.894 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.814      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.891 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.810      ;
; -1.890 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.809      ;
; -1.886 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.806      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[11]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[10]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[9]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[8]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[7]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[6]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[5]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[4]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[3]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[2]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[1]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.855 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[0]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.775      ;
; -1.835 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.754      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[11]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[10]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[9]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[8]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[7]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[6]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[5]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[4]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[3]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[2]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[1]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.829 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[0]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.749      ;
; -1.822 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.742      ;
; -1.818 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[0]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.738      ;
; -1.811 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[0]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.731      ;
; -1.807 ; hvsync_generator:hvsync|CounterX[9]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.080     ; 2.728      ;
; -1.801 ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.080     ; 2.722      ;
; -1.796 ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.080     ; 2.717      ;
; -1.790 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.710      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.787 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.706      ;
; -1.759 ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; hvsync_generator:hvsync|inDisplayArea                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.679      ;
; -1.758 ; hvsync_generator:hvsync|CounterX[5]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.678      ;
; -1.741 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.660      ;
; -1.711 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.082     ; 2.630      ;
; -1.704 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.081     ; 2.624      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.767 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.687      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.729 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.648      ;
; -1.663 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.582      ;
; -1.631 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.550      ;
; -1.601 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.520      ;
; -1.544 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.464      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.540 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.459      ;
; -1.533 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.452      ;
; -1.518 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.437      ;
; -1.517 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.436      ;
; -1.485 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.404      ;
; -1.484 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.403      ;
; -1.455 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.374      ;
; -1.454 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.373      ;
; -1.388 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.307      ;
; -1.387 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.373 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.292      ;
; -1.372 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.291      ;
; -1.371 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.290      ;
; -1.368 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.288      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.364 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.283      ;
; -1.339 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.258      ;
; -1.338 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.257      ;
; -1.338 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.257      ;
; -1.309 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.228      ;
; -1.308 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.227      ;
; -1.308 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.227      ;
; -1.243 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.162      ;
; -1.242 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.161      ;
; -1.241 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.160      ;
; -1.227 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.146      ;
; -1.226 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.145      ;
; -1.225 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.144      ;
; -1.224 ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.143      ;
; -1.202 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.122      ;
; -1.193 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.112      ;
; -1.192 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.111      ;
; -1.192 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.111      ;
; -1.181 ; Escrever:Escrever|contador[11] ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.081     ; 2.101      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.180 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.099      ;
; -1.163 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.082      ;
; -1.162 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.081      ;
; -1.162 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.081      ;
; -1.106 ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.025      ;
; -1.097 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.016      ;
; -1.096 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.015      ;
; -1.095 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.014      ;
; -1.081 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.000      ;
; -1.080 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.999      ;
; -1.079 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.998      ;
; -1.078 ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.997      ;
; -1.047 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.966      ;
; -1.046 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.965      ;
; -1.046 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.965      ;
; -1.017 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.936      ;
; -1.016 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.935      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Escrever:Escrever|state.FIM'                                                                                                    ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.202 ; Escrever:Escrever|contador[0] ; Escrever:Escrever|wraddress[0] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.201      ; 1.455      ;
; -0.097 ; Escrever:Escrever|contador[3] ; Escrever:Escrever|wraddress[3] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.253      ; 1.343      ;
; 0.086  ; Escrever:Escrever|contador[1] ; Escrever:Escrever|wraddress[1] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.252      ; 1.349      ;
; 0.098  ; Escrever:Escrever|contador[5] ; Escrever:Escrever|wraddress[5] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.252      ; 1.336      ;
; 0.199  ; Escrever:Escrever|contador[2] ; Escrever:Escrever|wraddress[2] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.391      ; 1.381      ;
; 0.211  ; Escrever:Escrever|contador[4] ; Escrever:Escrever|wraddress[4] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.390      ; 1.367      ;
; 0.213  ; Escrever:Escrever|contador[6] ; Escrever:Escrever|wraddress[6] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.392      ; 1.367      ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Escrever:Escrever|state.FIM'                                                                                                     ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.461 ; Escrever:Escrever|contador[6] ; Escrever:Escrever|wraddress[6] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.656      ; 1.225      ;
; -0.459 ; Escrever:Escrever|contador[4] ; Escrever:Escrever|wraddress[4] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.654      ; 1.225      ;
; -0.446 ; Escrever:Escrever|contador[2] ; Escrever:Escrever|wraddress[2] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.655      ; 1.239      ;
; -0.312 ; Escrever:Escrever|contador[3] ; Escrever:Escrever|wraddress[3] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.511      ; 1.229      ;
; -0.307 ; Escrever:Escrever|contador[5] ; Escrever:Escrever|wraddress[5] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.510      ; 1.233      ;
; -0.306 ; Escrever:Escrever|contador[1] ; Escrever:Escrever|wraddress[1] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.510      ; 1.234      ;
; -0.113 ; Escrever:Escrever|contador[0] ; Escrever:Escrever|wraddress[0] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.457      ; 1.374      ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                                                                                                    ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.369 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 2.840      ; 3.006      ;
; -0.366 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 2.833      ; 3.002      ;
; -0.366 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 2.833      ; 3.002      ;
; -0.079 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 2.840      ; 2.796      ;
; -0.078 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 2.833      ; 2.790      ;
; -0.078 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 2.833      ; 2.790      ;
; 0.436  ; contador_end[0]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.084      ;
; 0.441  ; contador_end[3]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.089      ;
; 0.452  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[0]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 0.746      ;
; 0.516  ; hvsync_generator:hvsync|CounterY[8]   ; hvsync_generator:hvsync|CounterY[8]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 0.810      ;
; 0.525  ; contador_end[11]                      ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.173      ;
; 0.551  ; contador_end[2]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.199      ;
; 0.555  ; contador_end[4]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.203      ;
; 0.567  ; contador_end[1]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.215      ;
; 0.595  ; contador_end[9]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.243      ;
; 0.666  ; hvsync_generator:hvsync|CounterX[8]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 0.959      ;
; 0.717  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.010      ;
; 0.744  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.038      ;
; 0.745  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.038      ;
; 0.745  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.038      ;
; 0.746  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.039      ;
; 0.748  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.042      ;
; 0.748  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.042      ;
; 0.761  ; contador_end[9]                       ; contador_end[9]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; contador_end[7]                       ; contador_end[7]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; contador_end[1]                       ; contador_end[1]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.055      ;
; 0.762  ; contador_end[11]                      ; contador_end[11]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.056      ;
; 0.763  ; contador_end[5]                       ; contador_end[5]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; contador_end[3]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; contador_end[2]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; hvsync_generator:hvsync|CounterY[6]   ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.057      ;
; 0.764  ; contador_end[10]                      ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.058      ;
; 0.765  ; contador_end[8]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; contador_end[6]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; contador_end[4]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.058      ;
; 0.765  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.059      ;
; 0.772  ; hvsync_generator:hvsync|CounterY[7]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.066      ;
; 0.773  ; hvsync_generator:hvsync|CounterX[6]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.066      ;
; 0.779  ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.072      ;
; 0.787  ; contador_end[0]                       ; contador_end[0]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.081      ;
; 0.792  ; contador_end[8]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.440      ;
; 0.796  ; contador_end[6]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.444      ;
; 0.798  ; contador_end[5]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.446      ;
; 0.810  ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.103      ;
; 0.857  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.150      ;
; 0.869  ; contador_end[7]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.394      ; 1.517      ;
; 0.873  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.166      ;
; 0.954  ; hvsync_generator:hvsync|inDisplayArea ; pixel[1]~reg0                                                                                                                  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.248      ;
; 1.001  ; hvsync_generator:hvsync|inDisplayArea ; pixel[2]~reg0                                                                                                                  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.295      ;
; 1.015  ; hvsync_generator:hvsync|CounterX[8]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.308      ;
; 1.080  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.373      ;
; 1.089  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.382      ;
; 1.099  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.392      ;
; 1.099  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.393      ;
; 1.100  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.393      ;
; 1.107  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.401      ;
; 1.107  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; hvsync_generator:hvsync|CounterX[0]   ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.400      ;
; 1.108  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.402      ;
; 1.109  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.403      ;
; 1.109  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.403      ;
; 1.116  ; contador_end[1]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; contador_end[9]                       ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; contador_end[7]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; hvsync_generator:hvsync|CounterX[0]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.409      ;
; 1.116  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.411      ;
; 1.117  ; contador_end[5]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.411      ;
; 1.117  ; contador_end[3]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.411      ;
; 1.117  ; hvsync_generator:hvsync|CounterY[6]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.411      ;
; 1.117  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.411      ;
; 1.118  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.412      ;
; 1.118  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.412      ;
; 1.124  ; contador_end[2]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.418      ;
; 1.125  ; contador_end[0]                       ; contador_end[1]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.419      ;
; 1.125  ; contador_end[10]                      ; contador_end[11]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.419      ;
; 1.126  ; contador_end[8]                       ; contador_end[9]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.420      ;
; 1.126  ; contador_end[6]                       ; contador_end[7]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.420      ;
; 1.126  ; contador_end[4]                       ; contador_end[5]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.420      ;
; 1.133  ; hvsync_generator:hvsync|CounterY[7]   ; hvsync_generator:hvsync|CounterY[8]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.427      ;
; 1.133  ; contador_end[2]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.427      ;
; 1.134  ; hvsync_generator:hvsync|CounterX[6]   ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.427      ;
; 1.134  ; contador_end[0]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.428      ;
; 1.135  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.428      ;
; 1.135  ; contador_end[8]                       ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.429      ;
; 1.135  ; contador_end[6]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.429      ;
; 1.135  ; contador_end[4]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.429      ;
; 1.174  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|CounterX[9]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.467      ;
; 1.183  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.476      ;
; 1.189  ; hvsync_generator:hvsync|CounterX[5]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.483      ;
; 1.230  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.523      ;
; 1.230  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.524      ;
; 1.239  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.532      ;
; 1.239  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.533      ;
; 1.240  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.081      ; 1.533      ;
; 1.247  ; contador_end[1]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.082      ; 1.541      ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                               ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -0.147 ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.628      ; 2.984      ;
; -0.063 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; clk         ; 0.000        ; 2.617      ; 3.057      ;
; 0.235  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.628      ; 2.866      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.330  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.627      ; 3.460      ;
; 0.474  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; clk         ; -0.500       ; 2.617      ; 3.094      ;
; 0.746  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.746  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.040      ;
; 0.748  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.749  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.627      ; 3.379      ;
; 0.755  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.049      ;
; 0.761  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.763  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765  ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.786  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[0]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.080      ;
; 1.100  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.100  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.109  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.115  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.118  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.124  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.126  ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.133  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.133  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.428      ;
; 1.134  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.428      ;
; 1.231  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.231  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.525      ;
; 1.240  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.534      ;
; 1.246  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.247  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.247  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.249  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.543      ;
; 1.255  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.256  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.256  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.264  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.558      ;
; 1.264  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.558      ;
; 1.265  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.265  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.273  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.567      ;
; 1.273  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.567      ;
; 1.274  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.568      ;
; 1.274  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.568      ;
; 1.371  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.665      ;
; 1.386  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.680      ;
; 1.387  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.681      ;
; 1.387  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.681      ;
; 1.395  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.689      ;
; 1.396  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.690      ;
; 1.396  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.690      ;
; 1.404  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.698      ;
; 1.404  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.698      ;
; 1.405  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.699      ;
; 1.405  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.699      ;
; 1.413  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.707      ;
; 1.414  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.708      ;
; 1.414  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.708      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[0]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.463  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.757      ;
; 1.526  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.082      ; 1.820      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[9]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|inDisplayArea                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_HS                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_VS                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[0]~reg0                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[1]~reg0                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[2]~reg0                                                                                                                  ;
; 0.170  ; 0.405        ; 0.235          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.170  ; 0.405        ; 0.235          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.172  ; 0.407        ; 0.235          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.187  ; 0.422        ; 0.235          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ;
; 0.188  ; 0.423        ; 0.235          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[4]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[5]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[6]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[7]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[8]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[9]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[0]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[1]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[2]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[3]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[4]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[5]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[6]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[7]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[8]                                                                                            ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|inDisplayArea                                                                                          ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_HS                                                                                                 ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_VS                                                                                                 ;
; 0.280  ; 0.500        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[0]~reg0                                                                                                                  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[1]~reg0                                                                                                                  ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[2]~reg0                                                                                                                  ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; 0.311  ; 0.499        ; 0.188          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; 0.282  ; 0.502        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[0]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[10]|clk           ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[11]|clk           ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[1]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[2]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[3]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[4]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[5]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[6]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[7]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[8]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[9]|clk            ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|state.FIM|clk              ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clock|clk_out|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[0]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[10]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[11]|clk           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[1]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[2]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[3]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[4]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[5]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[6]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[7]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[8]|clk            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[9]|clk            ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|state.FIM|clk              ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divisor_clock|clk_out|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Escrever:Escrever|state.FIM'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[1]      ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[3]      ;
; 0.477 ; 0.477        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[5]      ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[0]      ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[2]|datac         ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[4]|datac         ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[6]|datac         ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[2]      ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[4]      ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[6]      ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|inclk[0] ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|outclk   ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[1]|datad         ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[3]|datad         ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[5]|datad         ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM|q                ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[0]|datad         ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[3]|datad         ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[5]|datad         ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|inclk[0] ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|outclk   ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[1]|datad         ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[2]      ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[4]      ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[6]      ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[2]|datac         ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[4]|datac         ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[6]|datac         ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[0]      ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[3]      ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[5]      ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[1]      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 7.372 ; 7.543 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 7.437 ; 7.239 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 7.238 ; 7.085 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 7.437 ; 7.239 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 7.286 ; 7.121 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 7.415 ; 7.578 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 7.083 ; 7.248 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 6.958 ; 6.809 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 6.958 ; 6.809 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 7.144 ; 6.952 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 7.004 ; 6.844 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 7.124 ; 7.282 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                  ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                                                          ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
; 305.34 MHz ; 238.04 MHz      ; divisor_clock:divisor_clock|clk_out ; limit due to minimum period restriction (tmin)                ;
; 382.7 MHz  ; 250.0 MHz       ; clk                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; divisor_clock:divisor_clock|clk_out ; -2.275 ; -62.421       ;
; clk                                 ; -1.613 ; -20.542       ;
; Escrever:Escrever|state.FIM         ; -0.084 ; -0.084        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; Escrever:Escrever|state.FIM         ; -0.517 ; -2.810        ;
; divisor_clock:divisor_clock|clk_out ; -0.270 ; -0.744        ;
; clk                                 ; -0.044 ; -0.070        ;
+-------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; divisor_clock:divisor_clock|clk_out ; -3.201 ; -71.024       ;
; clk                                 ; -3.000 ; -23.818       ;
; Escrever:Escrever|state.FIM         ; 0.355  ; 0.000         ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                      ; To Node                                                                                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.275 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0] ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.042     ; 3.157      ;
; -1.915 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.845      ;
; -1.910 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.840      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.829      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.895 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.824      ;
; -1.762 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.337     ; 2.427      ;
; -1.756 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.071     ; 2.687      ;
; -1.744 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.673      ;
; -1.738 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.668      ;
; -1.736 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.666      ;
; -1.733 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.071     ; 2.664      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.723 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.652      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.685 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.614      ;
; -1.677 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.607      ;
; -1.668 ; hvsync_generator:hvsync|CounterX[5]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.071     ; 2.599      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[11]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[10]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[9]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[8]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[7]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[6]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[5]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[4]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[3]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[2]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[1]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.664 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[0]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.594      ;
; -1.663 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.593      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[11]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[10]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[9]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[8]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[7]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[6]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[5]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[4]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[3]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[2]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[1]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.652 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[0]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.582      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.648 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.577      ;
; -1.646 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.576      ;
; -1.628 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.558      ;
; -1.626 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.555      ;
; -1.624 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[0]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.554      ;
; -1.619 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[0]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.549      ;
; -1.615 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.545      ;
; -1.615 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.544      ;
; -1.609 ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; hvsync_generator:hvsync|inDisplayArea                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.071     ; 2.540      ;
; -1.607 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.537      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.600 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.529      ;
; -1.572 ; hvsync_generator:hvsync|CounterX[9]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.071     ; 2.503      ;
; -1.565 ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.070     ; 2.497      ;
; -1.561 ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.070     ; 2.493      ;
; -1.540 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.072     ; 2.470      ;
; -1.525 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.454      ;
; -1.525 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.454      ;
; -1.525 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.073     ; 2.454      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.613 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.544      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.568 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.391 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.320      ;
; -1.385 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.316      ;
; -1.344 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.273      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.340 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.305 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.234      ;
; -1.266 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.195      ;
; -1.265 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.194      ;
; -1.254 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.183      ;
; -1.218 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.147      ;
; -1.216 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.145      ;
; -1.211 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.142      ;
; -1.179 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.108      ;
; -1.177 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.106      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.166 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.095      ;
; -1.141 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.070      ;
; -1.140 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.069      ;
; -1.139 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.068      ;
; -1.129 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.058      ;
; -1.128 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.057      ;
; -1.092 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.021      ;
; -1.090 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.019      ;
; -1.090 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.019      ;
; -1.073 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.004      ;
; -1.053 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.982      ;
; -1.051 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.980      ;
; -1.051 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.980      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.028 ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.957      ;
; -1.015 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.944      ;
; -1.014 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.943      ;
; -1.013 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.942      ;
; -1.010 ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.939      ;
; -1.004 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.933      ;
; -1.003 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.932      ;
; -1.002 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.931      ;
; -0.995 ; Escrever:Escrever|contador[11] ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.071     ; 1.926      ;
; -0.966 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.895      ;
; -0.964 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.893      ;
; -0.964 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.893      ;
; -0.927 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.856      ;
; -0.925 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.854      ;
; -0.925 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.854      ;
; -0.889 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.818      ;
; -0.888 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.817      ;
; -0.887 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.816      ;
; -0.885 ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.814      ;
; -0.884 ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.813      ;
; -0.878 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.807      ;
; -0.877 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.806      ;
; -0.876 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.805      ;
; -0.840 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.769      ;
; -0.838 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.767      ;
; -0.838 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.767      ;
; -0.812 ; Escrever:Escrever|contador[11] ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 1.741      ;
; -0.812 ; Escrever:Escrever|contador[11] ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.741      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Escrever:Escrever|state.FIM'                                                                                                     ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.084 ; Escrever:Escrever|contador[0] ; Escrever:Escrever|wraddress[0] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.169      ; 1.375      ;
; 0.020  ; Escrever:Escrever|contador[3] ; Escrever:Escrever|wraddress[3] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.213      ; 1.232      ;
; 0.215  ; Escrever:Escrever|contador[1] ; Escrever:Escrever|wraddress[1] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.212      ; 1.237      ;
; 0.218  ; Escrever:Escrever|contador[5] ; Escrever:Escrever|wraddress[5] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.212      ; 1.234      ;
; 0.291  ; Escrever:Escrever|contador[2] ; Escrever:Escrever|wraddress[2] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.344      ; 1.300      ;
; 0.299  ; Escrever:Escrever|contador[4] ; Escrever:Escrever|wraddress[4] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.343      ; 1.289      ;
; 0.302  ; Escrever:Escrever|contador[6] ; Escrever:Escrever|wraddress[6] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 1.345      ; 1.289      ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Escrever:Escrever|state.FIM'                                                                                                      ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.517 ; Escrever:Escrever|contador[6] ; Escrever:Escrever|wraddress[6] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.587      ; 1.100      ;
; -0.515 ; Escrever:Escrever|contador[4] ; Escrever:Escrever|wraddress[4] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.585      ; 1.100      ;
; -0.503 ; Escrever:Escrever|contador[2] ; Escrever:Escrever|wraddress[2] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.586      ; 1.113      ;
; -0.363 ; Escrever:Escrever|contador[5] ; Escrever:Escrever|wraddress[5] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.449      ; 1.116      ;
; -0.360 ; Escrever:Escrever|contador[3] ; Escrever:Escrever|wraddress[3] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.450      ; 1.120      ;
; -0.353 ; Escrever:Escrever|contador[1] ; Escrever:Escrever|wraddress[1] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.449      ; 1.126      ;
; -0.199 ; Escrever:Escrever|contador[0] ; Escrever:Escrever|wraddress[0] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 1.404      ; 1.235      ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                                                                                                     ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.270 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 2.570      ; 2.790      ;
; -0.237 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 2.564      ; 2.817      ;
; -0.237 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 2.564      ; 2.817      ;
; -0.042 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 2.570      ; 2.518      ;
; -0.041 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 2.564      ; 2.513      ;
; -0.041 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 2.564      ; 2.513      ;
; 0.402  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[0]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.412  ; contador_end[0]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 0.987      ;
; 0.416  ; contador_end[3]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 0.991      ;
; 0.477  ; hvsync_generator:hvsync|CounterY[8]   ; hvsync_generator:hvsync|CounterY[8]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.744      ;
; 0.495  ; contador_end[11]                      ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.070      ;
; 0.517  ; contador_end[2]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.092      ;
; 0.522  ; contador_end[4]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.097      ;
; 0.532  ; contador_end[1]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.107      ;
; 0.559  ; contador_end[9]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.134      ;
; 0.618  ; hvsync_generator:hvsync|CounterX[8]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.885      ;
; 0.675  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.942      ;
; 0.692  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.959      ;
; 0.692  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.959      ;
; 0.694  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.961      ;
; 0.695  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.962      ;
; 0.699  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.966      ;
; 0.700  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.967      ;
; 0.705  ; contador_end[9]                       ; contador_end[9]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; contador_end[1]                       ; contador_end[1]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.973      ;
; 0.706  ; contador_end[7]                       ; contador_end[7]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.974      ;
; 0.707  ; contador_end[11]                      ; contador_end[11]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; contador_end[2]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.975      ;
; 0.708  ; contador_end[5]                       ; contador_end[5]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; contador_end[3]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.976      ;
; 0.710  ; hvsync_generator:hvsync|CounterY[6]   ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.977      ;
; 0.710  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.977      ;
; 0.711  ; contador_end[10]                      ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; contador_end[8]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; contador_end[6]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.979      ;
; 0.712  ; contador_end[4]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 0.980      ;
; 0.712  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.979      ;
; 0.717  ; hvsync_generator:hvsync|CounterY[7]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.984      ;
; 0.718  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.985      ;
; 0.719  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.986      ;
; 0.720  ; hvsync_generator:hvsync|CounterX[6]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.987      ;
; 0.724  ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 0.991      ;
; 0.735  ; contador_end[8]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.310      ;
; 0.735  ; contador_end[0]                       ; contador_end[0]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.003      ;
; 0.736  ; contador_end[6]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.311      ;
; 0.740  ; contador_end[5]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.315      ;
; 0.753  ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.020      ;
; 0.779  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.071      ; 1.045      ;
; 0.806  ; contador_end[7]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.345      ; 1.381      ;
; 0.811  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.071      ; 1.077      ;
; 0.869  ; hvsync_generator:hvsync|inDisplayArea ; pixel[1]~reg0                                                                                                                  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.137      ;
; 0.914  ; hvsync_generator:hvsync|inDisplayArea ; pixel[2]~reg0                                                                                                                  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.182      ;
; 0.926  ; hvsync_generator:hvsync|CounterX[8]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.071      ; 1.192      ;
; 0.982  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.071      ; 1.248      ;
; 0.985  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.071      ; 1.251      ;
; 1.014  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.281      ;
; 1.014  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.281      ;
; 1.014  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.281      ;
; 1.015  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.282      ;
; 1.016  ; hvsync_generator:hvsync|CounterX[0]   ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.283      ;
; 1.018  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.285      ;
; 1.018  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.285      ;
; 1.018  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.285      ;
; 1.019  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.286      ;
; 1.026  ; contador_end[2]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.294      ;
; 1.027  ; contador_end[1]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; contador_end[9]                       ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.295      ;
; 1.028  ; contador_end[0]                       ; contador_end[1]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; contador_end[7]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.296      ;
; 1.029  ; contador_end[8]                       ; contador_end[9]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.297      ;
; 1.029  ; contador_end[6]                       ; contador_end[7]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.297      ;
; 1.029  ; contador_end[10]                      ; contador_end[11]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.297      ;
; 1.029  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.296      ;
; 1.030  ; contador_end[4]                       ; contador_end[5]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.298      ;
; 1.030  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.297      ;
; 1.031  ; hvsync_generator:hvsync|CounterX[0]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.298      ;
; 1.032  ; contador_end[5]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.300      ;
; 1.032  ; contador_end[3]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.300      ;
; 1.033  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.300      ;
; 1.033  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.300      ;
; 1.034  ; hvsync_generator:hvsync|CounterY[6]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.301      ;
; 1.034  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.301      ;
; 1.034  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.301      ;
; 1.036  ; hvsync_generator:hvsync|CounterY[7]   ; hvsync_generator:hvsync|CounterY[8]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.303      ;
; 1.039  ; hvsync_generator:hvsync|CounterX[6]   ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.306      ;
; 1.041  ; contador_end[2]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.309      ;
; 1.045  ; contador_end[0]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.313      ;
; 1.045  ; contador_end[8]                       ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.313      ;
; 1.045  ; contador_end[6]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.313      ;
; 1.046  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.313      ;
; 1.046  ; contador_end[4]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.314      ;
; 1.078  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.071      ; 1.344      ;
; 1.090  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|CounterX[9]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.357      ;
; 1.091  ; hvsync_generator:hvsync|CounterX[5]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.358      ;
; 1.110  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.377      ;
; 1.115  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.072      ; 1.382      ;
; 1.121  ; contador_end[7]                       ; contador_end[9]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.389      ;
; 1.121  ; contador_end[9]                       ; contador_end[11]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.389      ;
; 1.121  ; contador_end[1]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.389      ;
; 1.127  ; contador_end[5]                       ; contador_end[7]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.073      ; 1.395      ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -0.044 ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.415      ; 2.836      ;
; -0.026 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; clk         ; 0.000        ; 2.404      ; 2.843      ;
; 0.203  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.415      ; 2.583      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.445  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 2.413      ; 3.323      ;
; 0.501  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; clk         ; -0.500       ; 2.404      ; 2.870      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.676  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 2.413      ; 3.054      ;
; 0.695  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.699  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.704  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.710  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712  ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.733  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[0]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 1.018  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.019  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.027  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030  ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.033  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.042  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.310      ;
; 1.043  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.044  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.115  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.383      ;
; 1.116  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.384      ;
; 1.121  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.125  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.140  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.408      ;
; 1.141  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.149  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.153  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.421      ;
; 1.164  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.432      ;
; 1.165  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.433      ;
; 1.166  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.434      ;
; 1.167  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.238  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.243  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.243  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.247  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.515      ;
; 1.271  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.271  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.271  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.272  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.540      ;
; 1.272  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.540      ;
; 1.273  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.541      ;
; 1.275  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.543      ;
; 1.287  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.555      ;
; 1.288  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.556      ;
; 1.289  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.557      ;
; 1.365  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.633      ;
; 1.365  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.633      ;
; 1.369  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.637      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.377  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.073      ; 1.645      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[9]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|inDisplayArea                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_HS                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_VS                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[0]~reg0                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[1]~reg0                                                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[2]~reg0                                                                                                                  ;
; 0.178  ; 0.408        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.178  ; 0.408        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.180  ; 0.410        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.196  ; 0.426        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ;
; 0.196  ; 0.426        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[1]~reg0                                                                                                                  ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[2]~reg0                                                                                                                  ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[4]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[5]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[6]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[7]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[8]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[9]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[0]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[1]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[2]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[3]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[4]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[5]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[6]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[7]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[8]                                                                                            ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|inDisplayArea                                                                                          ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_HS                                                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_VS                                                                                                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[0]~reg0                                                                                                                  ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[0]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[10]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[11]|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[1]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[2]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[3]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[4]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[5]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[6]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[7]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[8]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[9]|clk            ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clock|clk_out|clk           ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|state.FIM|clk              ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|state.FIM|clk              ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[0]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[10]|clk           ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[11]|clk           ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[1]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[2]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[3]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[4]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[5]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[6]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[7]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[8]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[9]|clk            ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divisor_clock|clk_out|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Escrever:Escrever|state.FIM'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[2]      ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[4]      ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[6]      ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[0]|datad         ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[1]|datad         ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[3]|datad         ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[5]|datad         ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[0]      ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[2]|datac         ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[4]|datac         ;
; 0.364 ; 0.364        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[6]|datac         ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[1]      ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[3]      ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[5]      ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|inclk[0] ;
; 0.379 ; 0.379        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM|q                ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|inclk[0] ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|outclk   ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[1]      ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[3]      ;
; 0.630 ; 0.630        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[5]      ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[0]      ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[2]|datac         ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[4]|datac         ;
; 0.631 ; 0.631        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[6]|datac         ;
; 0.637 ; 0.637        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[1]|datad         ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[3]|datad         ;
; 0.638 ; 0.638        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[5]|datad         ;
; 0.639 ; 0.639        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[0]|datad         ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[2]      ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[4]      ;
; 0.640 ; 0.640        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[6]      ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 6.603 ; 6.929 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 6.817 ; 6.493 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 6.609 ; 6.362 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 6.817 ; 6.493 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 6.663 ; 6.399 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 6.640 ; 6.964 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 6.327 ; 6.640 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 6.333 ; 6.095 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 6.333 ; 6.095 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 6.529 ; 6.216 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 6.384 ; 6.130 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 6.361 ; 6.674 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                           ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; divisor_clock:divisor_clock|clk_out ; -0.328 ; -7.760        ;
; clk                                 ; -0.176 ; -1.982        ;
; Escrever:Escrever|state.FIM         ; 0.443  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                            ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -0.258 ; -0.409        ;
; divisor_clock:divisor_clock|clk_out ; -0.251 ; -0.751        ;
; Escrever:Escrever|state.FIM         ; -0.232 ; -1.268        ;
+-------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary             ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -3.000 ; -17.896       ;
; divisor_clock:divisor_clock|clk_out ; -1.000 ; -42.000       ;
; Escrever:Escrever|state.FIM         ; 0.303  ; 0.000         ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                      ; To Node                                                                                               ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.328 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.278      ;
; -0.314 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0] ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.021     ; 1.248      ;
; -0.306 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.256      ;
; -0.305 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.255      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.301 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.250      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.297 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.246      ;
; -0.294 ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.174     ; 1.107      ;
; -0.292 ; hvsync_generator:hvsync|CounterX[5]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.036     ; 1.243      ;
; -0.280 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.230      ;
; -0.277 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.036     ; 1.228      ;
; -0.275 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.224      ;
; -0.262 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.212      ;
; -0.261 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.036     ; 1.212      ;
; -0.259 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.208      ;
; -0.255 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.205      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[11]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[10]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[9]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[8]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[7]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[6]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[5]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[4]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[3]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[2]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[1]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; contador_end[0]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.198      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.240 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.189      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.233 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[11]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[10]                                                                                      ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[9]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[8]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[7]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[6]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[5]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[4]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[3]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[2]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[1]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.232 ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; contador_end[0]                                                                                       ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.182      ;
; -0.226 ; hvsync_generator:hvsync|CounterX[5]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.036     ; 1.177      ;
; -0.221 ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.171      ;
; -0.214 ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.164      ;
; -0.212 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.162      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.204 ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.202 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.151      ;
; -0.200 ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; hvsync_generator:hvsync|inDisplayArea                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.036     ; 1.151      ;
; -0.194 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.144      ;
; -0.192 ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.035     ; 1.144      ;
; -0.192 ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.035     ; 1.144      ;
; -0.192 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.141      ;
; -0.189 ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; hvsync_generator:hvsync|CounterX[9]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.139      ;
; -0.182 ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; hvsync_generator:hvsync|vga_VS                                                                        ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.131      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[8]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[7]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[6]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[5]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[4]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[3]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[2]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.180 ; hvsync_generator:hvsync|CounterX[8]                                                                                            ; hvsync_generator:hvsync|CounterY[1]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.038     ; 1.129      ;
; -0.178 ; hvsync_generator:hvsync|CounterX[9]                                                                                            ; pixel[0]~reg0                                                                                         ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.036     ; 1.129      ;
; -0.166 ; hvsync_generator:hvsync|CounterX[0]                                                                                            ; hvsync_generator:hvsync|CounterX[0]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.116      ;
; -0.165 ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; hvsync_generator:hvsync|CounterX[0]                                                                   ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 1.000        ; -0.037     ; 1.115      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.176 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.128      ;
; -0.160 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.111      ;
; -0.156 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.107      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.149 ; Escrever:Escrever|contador[10] ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.145 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.096      ;
; -0.108 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.059      ;
; -0.092 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.043      ;
; -0.092 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.044      ;
; -0.089 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.040      ;
; -0.088 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.039      ;
; -0.085 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.036      ;
; -0.078 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.029      ;
; -0.077 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.065 ; Escrever:Escrever|contador[8]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.016      ;
; -0.041 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.992      ;
; -0.040 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.991      ;
; -0.024 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.975      ;
; -0.021 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.972      ;
; -0.021 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.972      ;
; -0.020 ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.971      ;
; -0.017 ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.968      ;
; -0.017 ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.968      ;
; -0.013 ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.965      ;
; -0.011 ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.962      ;
; -0.010 ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.961      ;
; -0.009 ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.960      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.014  ; Escrever:Escrever|contador[7]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.937      ;
; 0.027  ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.924      ;
; 0.027  ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.924      ;
; 0.028  ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.044  ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.907      ;
; 0.047  ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.904      ;
; 0.047  ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.904      ;
; 0.048  ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.903      ;
; 0.051  ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.900      ;
; 0.051  ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.900      ;
; 0.057  ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.894      ;
; 0.057  ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.894      ;
; 0.058  ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.893      ;
; 0.059  ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.061  ; Escrever:Escrever|contador[11] ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.891      ;
; 0.062  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|state.FIM    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.890      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.089  ; Escrever:Escrever|contador[9]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.862      ;
; 0.095  ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.856      ;
; 0.095  ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.856      ;
; 0.096  ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.855      ;
; 0.096  ; Escrever:Escrever|contador[0]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.855      ;
; 0.112  ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.839      ;
; 0.115  ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.115  ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.836      ;
; 0.116  ; Escrever:Escrever|contador[1]  ; Escrever:Escrever|contador[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.835      ;
; 0.119  ; Escrever:Escrever|contador[5]  ; Escrever:Escrever|contador[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.832      ;
; 0.119  ; Escrever:Escrever|contador[3]  ; Escrever:Escrever|contador[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.832      ;
; 0.125  ; Escrever:Escrever|contador[6]  ; Escrever:Escrever|contador[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; Escrever:Escrever|contador[4]  ; Escrever:Escrever|contador[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.826      ;
; 0.126  ; Escrever:Escrever|contador[2]  ; Escrever:Escrever|contador[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.825      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Escrever:Escrever|state.FIM'                                                                                                    ;
+-------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 0.443 ; Escrever:Escrever|contador[0] ; Escrever:Escrever|wraddress[0] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 0.484      ; 0.620      ;
; 0.490 ; Escrever:Escrever|contador[3] ; Escrever:Escrever|wraddress[3] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 0.508      ; 0.583      ;
; 0.562 ; Escrever:Escrever|contador[1] ; Escrever:Escrever|wraddress[1] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 0.507      ; 0.589      ;
; 0.566 ; Escrever:Escrever|contador[5] ; Escrever:Escrever|wraddress[5] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 0.507      ; 0.584      ;
; 0.611 ; Escrever:Escrever|contador[2] ; Escrever:Escrever|wraddress[2] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 0.563      ; 0.602      ;
; 0.613 ; Escrever:Escrever|contador[4] ; Escrever:Escrever|wraddress[4] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 0.561      ; 0.598      ;
; 0.616 ; Escrever:Escrever|contador[6] ; Escrever:Escrever|wraddress[6] ; clk          ; Escrever:Escrever|state.FIM ; 1.000        ; 0.563      ; 0.597      ;
+-------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -0.258 ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.196      ; 1.157      ;
; -0.151 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; clk         ; 0.000        ; 1.193      ; 1.261      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.011  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|state.FIM         ; clk         ; 0.000        ; 1.194      ; 1.424      ;
; 0.299  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.301  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.305  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.317  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[0]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.369  ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; Escrever:Escrever|state.FIM         ; clk         ; -0.500       ; 1.196      ; 1.284      ;
; 0.370  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; clk         ; -0.500       ; 1.193      ; 1.282      ;
; 0.448  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.459  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.462  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.464  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; Escrever:Escrever|contador[10]      ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.511  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.514  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.517  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.520  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.525  ; Escrever:Escrever|contador[8]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.645      ;
; 0.530  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.533  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[4]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[3]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[2]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[1]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[0]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.575  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.577  ; Escrever:Escrever|contador[7]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.583  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.586  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.706      ;
; 0.596  ; Escrever:Escrever|contador[6]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.596  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[5]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.716      ;
; 0.597  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.717      ;
; 0.597  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.717      ;
; 0.599  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[6]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.719      ;
; 0.600  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.600  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.638  ; Escrever:Escrever|contador[11]      ; Escrever:Escrever|state.FIM         ; clk                                 ; clk         ; 0.000        ; 0.038      ; 0.760      ;
; 0.649  ; Escrever:Escrever|contador[5]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.769      ;
; 0.649  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.769      ;
; 0.649  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.769      ;
; 0.652  ; Escrever:Escrever|contador[3]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.772      ;
; 0.652  ; Escrever:Escrever|contador[1]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.772      ;
; 0.659  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|state.FIM         ; clk                                 ; clk         ; 0.000        ; 0.038      ; 0.781      ;
; 0.662  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[7]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.782      ;
; 0.663  ; Escrever:Escrever|contador[4]       ; Escrever:Escrever|contador[11]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.783      ;
; 0.663  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[9]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.783      ;
; 0.665  ; Escrever:Escrever|contador[0]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.785      ;
; 0.666  ; Escrever:Escrever|contador[2]       ; Escrever:Escrever|contador[10]      ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.786      ;
; 0.667  ; Escrever:Escrever|contador[9]       ; Escrever:Escrever|contador[8]       ; clk                                 ; clk         ; 0.000        ; 0.036      ; 0.787      ;
+--------+-------------------------------------+-------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                                                                                                     ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                                                                                                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -0.251 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 1.283      ; 1.261      ;
; -0.250 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 1.281      ; 1.260      ;
; -0.250 ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 1.281      ; 1.260      ;
; 0.158  ; contador_end[0]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.438      ;
; 0.161  ; contador_end[3]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.441      ;
; 0.186  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[0]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.205  ; contador_end[11]                      ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.485      ;
; 0.208  ; hvsync_generator:hvsync|CounterY[8]   ; hvsync_generator:hvsync|CounterY[8]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.329      ;
; 0.213  ; contador_end[2]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.493      ;
; 0.217  ; contador_end[4]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.497      ;
; 0.221  ; contador_end[1]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.501      ;
; 0.231  ; contador_end[9]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.511      ;
; 0.271  ; hvsync_generator:hvsync|CounterX[8]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.392      ;
; 0.281  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.402      ;
; 0.296  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.421      ;
; 0.303  ; contador_end[11]                      ; contador_end[11]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; contador_end[9]                       ; contador_end[9]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; contador_end[7]                       ; contador_end[7]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; contador_end[1]                       ; contador_end[1]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; contador_end[5]                       ; contador_end[5]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; contador_end[3]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; contador_end[2]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; contador_end[10]                      ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; contador_end[4]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; hvsync_generator:hvsync|CounterY[6]   ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; contador_end[8]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; contador_end[6]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.428      ;
; 0.310  ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 1.281      ; 1.320      ;
; 0.310  ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 1.283      ; 1.322      ;
; 0.310  ; Escrever:Escrever|state.FIM           ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; -0.500       ; 1.281      ; 1.320      ;
; 0.311  ; hvsync_generator:hvsync|CounterY[7]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.432      ;
; 0.311  ; hvsync_generator:hvsync|CounterX[6]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.432      ;
; 0.314  ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.435      ;
; 0.317  ; contador_end[0]                       ; contador_end[0]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.438      ;
; 0.323  ; contador_end[8]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.603      ;
; 0.325  ; contador_end[6]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.605      ;
; 0.326  ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|inDisplayArea                                                                                          ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.447      ;
; 0.327  ; contador_end[5]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.607      ;
; 0.332  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.036      ; 0.452      ;
; 0.337  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.036      ; 0.457      ;
; 0.353  ; contador_end[7]                       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.176      ; 0.633      ;
; 0.372  ; hvsync_generator:hvsync|inDisplayArea ; pixel[1]~reg0                                                                                                                  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.493      ;
; 0.393  ; hvsync_generator:hvsync|inDisplayArea ; pixel[2]~reg0                                                                                                                  ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.514      ;
; 0.401  ; hvsync_generator:hvsync|CounterX[8]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.036      ; 0.521      ;
; 0.421  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.036      ; 0.541      ;
; 0.427  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.036      ; 0.547      ;
; 0.445  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.566      ;
; 0.446  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.567      ;
; 0.447  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.568      ;
; 0.453  ; contador_end[1]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; contador_end[9]                       ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; contador_end[7]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; hvsync_generator:hvsync|CounterY[4]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; contador_end[3]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; contador_end[5]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; hvsync_generator:hvsync|CounterY[6]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; hvsync_generator:hvsync|CounterX[0]   ; hvsync_generator:hvsync|CounterX[1]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.579      ;
; 0.458  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.579      ;
; 0.459  ; hvsync_generator:hvsync|CounterX[2]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.580      ;
; 0.459  ; hvsync_generator:hvsync|CounterX[0]   ; hvsync_generator:hvsync|CounterX[2]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; hvsync_generator:hvsync|CounterY[1]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|CounterY[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.582      ;
; 0.461  ; hvsync_generator:hvsync|CounterY[0]   ; hvsync_generator:hvsync|CounterY[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.582      ;
; 0.463  ; contador_end[2]                       ; contador_end[3]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; contador_end[10]                      ; contador_end[11]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; contador_end[0]                       ; contador_end[1]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; contador_end[4]                       ; contador_end[5]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.585      ;
; 0.465  ; contador_end[8]                       ; contador_end[9]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; contador_end[6]                       ; contador_end[7]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.586      ;
; 0.466  ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|CounterX[9]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.587      ;
; 0.466  ; contador_end[2]                       ; contador_end[4]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.587      ;
; 0.467  ; hvsync_generator:hvsync|CounterX[4]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; contador_end[0]                       ; contador_end[2]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; contador_end[4]                       ; contador_end[6]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.588      ;
; 0.468  ; contador_end[8]                       ; contador_end[10]                                                                                                               ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.589      ;
; 0.468  ; contador_end[6]                       ; contador_end[8]                                                                                                                ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.589      ;
; 0.469  ; hvsync_generator:hvsync|CounterY[7]   ; hvsync_generator:hvsync|CounterY[8]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.590      ;
; 0.469  ; hvsync_generator:hvsync|CounterX[6]   ; hvsync_generator:hvsync|CounterX[7]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.590      ;
; 0.471  ; hvsync_generator:hvsync|CounterX[5]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.592      ;
; 0.498  ; hvsync_generator:hvsync|CounterY[3]   ; hvsync_generator:hvsync|vga_VS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.036      ; 0.618      ;
; 0.509  ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|vga_HS                                                                                                 ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.036      ; 0.629      ;
; 0.509  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[3]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.631      ;
; 0.511  ; hvsync_generator:hvsync|CounterX[3]   ; hvsync_generator:hvsync|CounterX[6]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.632      ;
; 0.512  ; hvsync_generator:hvsync|CounterY[2]   ; hvsync_generator:hvsync|CounterY[5]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.633      ;
; 0.513  ; hvsync_generator:hvsync|CounterX[1]   ; hvsync_generator:hvsync|CounterX[4]                                                                                            ; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 0.000        ; 0.037      ; 0.634      ;
+--------+---------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Escrever:Escrever|state.FIM'                                                                                                      ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -0.232 ; Escrever:Escrever|contador[6] ; Escrever:Escrever|wraddress[6] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 0.681      ; 0.479      ;
; -0.230 ; Escrever:Escrever|contador[4] ; Escrever:Escrever|wraddress[4] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 0.679      ; 0.479      ;
; -0.227 ; Escrever:Escrever|contador[2] ; Escrever:Escrever|wraddress[2] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 0.680      ; 0.483      ;
; -0.168 ; Escrever:Escrever|contador[3] ; Escrever:Escrever|wraddress[3] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 0.623      ; 0.485      ;
; -0.165 ; Escrever:Escrever|contador[5] ; Escrever:Escrever|wraddress[5] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 0.622      ; 0.487      ;
; -0.163 ; Escrever:Escrever|contador[1] ; Escrever:Escrever|wraddress[1] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 0.622      ; 0.489      ;
; -0.083 ; Escrever:Escrever|contador[0] ; Escrever:Escrever|wraddress[0] ; clk          ; Escrever:Escrever|state.FIM ; 0.000        ; 0.597      ; 0.544      ;
+--------+-------------------------------+--------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; divisor_clock|clk_out|clk           ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[0]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[10]|clk           ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[11]|clk           ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[1]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[2]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[3]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[4]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[5]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[6]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[7]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[8]|clk            ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|contador[9]|clk            ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; Escrever|state.FIM|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[0]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[10]      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[11]      ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[1]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[2]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[3]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[4]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[5]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[6]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[7]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[8]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|contador[9]       ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; Escrever:Escrever|state.FIM         ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[0]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[10]|clk           ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[11]|clk           ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[1]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[2]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[3]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[4]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[5]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[6]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[7]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[8]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|contador[9]|clk            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; Escrever|state.FIM|clk              ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; divisor_clock|clk_out|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisor_clock:divisor_clock|clk_out'                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                                                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[4]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[5]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[6]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[7]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[8]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[9]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[0]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[1]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[2]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[3]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[4]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[5]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[6]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[7]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[8]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|inDisplayArea                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_HS                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_VS                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[0]~reg0                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[1]~reg0                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[2]~reg0                                                                                                                  ;
; 0.209  ; 0.439        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ;
; 0.209  ; 0.439        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.209  ; 0.439        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.209  ; 0.439        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.210  ; 0.440        ; 0.230          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[2]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[3]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[4]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[5]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[6]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[7]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[8]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[9]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[0]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[1]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[2]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[3]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[4]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[5]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[6]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[7]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterY[8]                                                                                            ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|inDisplayArea                                                                                          ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_HS                                                                                                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|vga_VS                                                                                                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[0]~reg0                                                                                                                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[1]~reg0                                                                                                                  ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; divisor_clock:divisor_clock|clk_out ; Rise       ; pixel[2]~reg0                                                                                                                  ;
; 0.323  ; 0.553        ; 0.230          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|q_b[0]                          ;
; 0.324  ; 0.554        ; 0.230          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; controlador_ram:controlador_ram|altsyncram:altsyncram_component|altsyncram_2kn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[0]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[10]                                                                                                               ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[11]                                                                                                               ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[1]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[2]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[3]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[4]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[5]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[6]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[7]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[8]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; contador_end[9]                                                                                                                ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[0]                                                                                            ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; divisor_clock:divisor_clock|clk_out ; Rise       ; hvsync_generator:hvsync|CounterX[1]                                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Escrever:Escrever|state.FIM'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[1]      ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[3]      ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[5]      ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[0]      ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[2]|datac         ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[4]|datac         ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[6]|datac         ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[2]      ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[4]      ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[6]      ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[1]|datad         ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[3]|datad         ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[5]|datad         ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[0]|datad         ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|inclk[0] ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM|q                ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|inclk[0] ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|state.FIM~clkctrl|outclk   ;
; 0.682 ; 0.682        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[0]|datad         ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[3]|datad         ;
; 0.684 ; 0.684        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[5]|datad         ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[2]      ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[4]      ;
; 0.685 ; 0.685        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[1]|datad         ;
; 0.686 ; 0.686        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[6]      ;
; 0.687 ; 0.687        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[0]      ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[3]      ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[5]      ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[2]|datac         ;
; 0.689 ; 0.689        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[4]|datac         ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever:Escrever|wraddress[1]      ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; Escrever:Escrever|state.FIM ; Rise       ; Escrever|wraddress[6]|datac         ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 3.579 ; 3.462 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 3.409 ; 3.499 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 3.358 ; 3.439 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 3.409 ; 3.499 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 3.376 ; 3.457 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 3.590 ; 3.465 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 3.453 ; 3.340 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 3.238 ; 3.315 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 3.238 ; 3.315 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 3.287 ; 3.374 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 3.255 ; 3.333 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 3.464 ; 3.342 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+--------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                     ; -2.611  ; -0.517 ; N/A      ; N/A     ; -3.201              ;
;  Escrever:Escrever|state.FIM         ; -0.202  ; -0.517 ; N/A      ; N/A     ; 0.303               ;
;  clk                                 ; -1.767  ; -0.258 ; N/A      ; N/A     ; -3.000              ;
;  divisor_clock:divisor_clock|clk_out ; -2.611  ; -0.369 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS                      ; -93.496 ; -3.715 ; 0.0      ; 0.0     ; -94.842             ;
;  Escrever:Escrever|state.FIM         ; -0.299  ; -2.810 ; N/A      ; N/A     ; 0.000               ;
;  clk                                 ; -22.649 ; -0.409 ; N/A      ; N/A     ; -23.818             ;
;  divisor_clock:divisor_clock|clk_out ; -70.548 ; -1.101 ; N/A      ; N/A     ; -71.024             ;
+--------------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 7.372 ; 7.543 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 7.437 ; 7.239 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 7.238 ; 7.085 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 7.437 ; 7.239 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 7.286 ; 7.121 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 7.415 ; 7.578 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+
; hsync_out ; divisor_clock:divisor_clock|clk_out ; 3.453 ; 3.340 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; pixel[*]  ; divisor_clock:divisor_clock|clk_out ; 3.238 ; 3.315 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[0] ; divisor_clock:divisor_clock|clk_out ; 3.238 ; 3.315 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[1] ; divisor_clock:divisor_clock|clk_out ; 3.287 ; 3.374 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
;  pixel[2] ; divisor_clock:divisor_clock|clk_out ; 3.255 ; 3.333 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
; vsync_out ; divisor_clock:divisor_clock|clk_out ; 3.464 ; 3.342 ; Rise       ; divisor_clock:divisor_clock|clk_out ;
+-----------+-------------------------------------+-------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync_out     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync_out     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pixel[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; pixel[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hsync_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; vsync_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pixel[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; pixel[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hsync_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; vsync_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pixel[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pixel[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; vsync_out     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 143      ; 0        ; 0        ; 0        ;
; divisor_clock:divisor_clock|clk_out ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; Escrever:Escrever|state.FIM         ; clk                                 ; 13       ; 13       ; 0        ; 0        ;
; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 458      ; 0        ; 0        ; 0        ;
; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 12       ; 5        ; 0        ; 0        ;
; clk                                 ; Escrever:Escrever|state.FIM         ; 7        ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 143      ; 0        ; 0        ; 0        ;
; divisor_clock:divisor_clock|clk_out ; clk                                 ; 1        ; 1        ; 0        ; 0        ;
; Escrever:Escrever|state.FIM         ; clk                                 ; 13       ; 13       ; 0        ; 0        ;
; divisor_clock:divisor_clock|clk_out ; divisor_clock:divisor_clock|clk_out ; 458      ; 0        ; 0        ; 0        ;
; Escrever:Escrever|state.FIM         ; divisor_clock:divisor_clock|clk_out ; 12       ; 5        ; 0        ; 0        ;
; clk                                 ; Escrever:Escrever|state.FIM         ; 7        ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Aug  6 09:26:34 2018
Info: Command: quartus_sta VGA -c VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name divisor_clock:divisor_clock|clk_out divisor_clock:divisor_clock|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name Escrever:Escrever|state.FIM Escrever:Escrever|state.FIM
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.611
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.611             -70.548 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -1.767             -22.649 clk 
    Info (332119):    -0.202              -0.299 Escrever:Escrever|state.FIM 
Info (332146): Worst-case hold slack is -0.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.461              -2.404 Escrever:Escrever|state.FIM 
    Info (332119):    -0.369              -1.101 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -0.147              -0.210 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -71.024 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):     0.476               0.000 Escrever:Escrever|state.FIM 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.275             -62.421 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -1.613             -20.542 clk 
    Info (332119):    -0.084              -0.084 Escrever:Escrever|state.FIM 
Info (332146): Worst-case hold slack is -0.517
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.517              -2.810 Escrever:Escrever|state.FIM 
    Info (332119):    -0.270              -0.744 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -0.044              -0.070 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -71.024 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):     0.355               0.000 Escrever:Escrever|state.FIM 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.328
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.328              -7.760 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -0.176              -1.982 clk 
    Info (332119):     0.443               0.000 Escrever:Escrever|state.FIM 
Info (332146): Worst-case hold slack is -0.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.258              -0.409 clk 
    Info (332119):    -0.251              -0.751 divisor_clock:divisor_clock|clk_out 
    Info (332119):    -0.232              -1.268 Escrever:Escrever|state.FIM 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -17.896 clk 
    Info (332119):    -1.000             -42.000 divisor_clock:divisor_clock|clk_out 
    Info (332119):     0.303               0.000 Escrever:Escrever|state.FIM 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 600 megabytes
    Info: Processing ended: Mon Aug  6 09:26:39 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


