# Σχεδιασμός Συστημάτων VLSI – Εργαστήριο
### Μάθημα: Σχεδιασμός Συστημάτων VLSI
### Ακαδημαϊκό Έτος: 2020–2021

Το παρόν αποθετήριο περιέχει τις εργαστηριακές ασκήσεις μου στο μάθημα
**Σχεδιασμός Συστημάτων VLSI**, με έμφαση στον **ψηφιακό σχεδιασμό σε VHDL**
και στη χρήση **High-Level Synthesis (HLS)**.

Το εργαστήριο καλύπτει όλη τη ροή από **συνδυαστικά κυκλώματα** και
**παραμετρικά blocks** μέχρι **μνήμες**, **ολοκληρωμένα συστήματα**
και **σύνθεση για FPGA**.

---

## 🧠 Θεματικές & Τεχνολογίες

- Περιγραφή υλικού σε **VHDL**
- Παραμετρικός σχεδιασμός με generics
- Δομική και συμπεριφορική μοντελοποίηση
- Σχεδίαση μνημών και Block RAM FPGA
- Testbenches και εξομοίωση
- Σύνθεση και ανάλυση πόρων
- High-Level Synthesis σε C/C++
- Σχεδιασμός ψηφιακών συστημάτων για FPGA

---

## 🧪 Εργαστηριακές Ασκήσεις

### 🔹 Άσκηση 1 – Παραμετρική Λογική & Datapath
- **64-bit NAND** με generate
- **Full adder 1-bit**
- **Λογική μονάδα 8-bit** (AND / XOR)
- Έκδοση με καταχωρημένες εξόδους

Έμφαση: modular και παραμετρικός σχεδιασμός σε VHDL.

---

### 🔹 Άσκηση 2 – Συνδυαστικά Κυκλώματα
- Υλοποίηση λογικής συνάρτησης με:
  - βασικές πύλες
  - πολυπλέκτες
- Δύο διαφορετικές αρχιτεκτονικές VHDL

Έμφαση: σύνθεση και σύγκριση αρχιτεκτονικών.

---

### 🔹 Άσκηση 3 – Μνήμες
- Υλοποίηση **RAM 32×8** σε VHDL
- Υλοποίηση **Block RAM (RAMB18E1)**
- Testbenches και χρονική επαλήθευση
- Αρχείο περιορισμών FPGA (XDC)

Έμφαση: σχεδίαση και σύνθεση μνημών.

---

### 🔹 Άσκηση 4 – Παραμετρικά Blocks & Ολοκλήρωση Συστήματος
- Πύλες:
  - XOR 8-bit
  - OR 16-bit
  - NAND 32-bit
  - NOR 64-bit
- Πολυπλέκτης και μεγάλο λογικό block
- Testbenches

Έμφαση: κλιμακούμενος σχεδιασμός με generics.

---

### 🔹 Άσκηση 5 – High-Level Synthesis (HLS)
- Πολλαπλασιαστής πινάκων **3×3 (5-bit)**
- Υλοποίηση σε VHDL
- Υλοποίηση σε C/C++ για HLS:
  - χωρίς pragmas
  - με pragmas βελτιστοποίησης
- Σύγκριση καθυστέρησης και πόρων

Έμφαση: σύγκριση **RTL** και **HLS** προσεγγίσεων.

---

## 📁 Δομή Αποθετηρίου

Το αποθετήριο οργανώνεται ανά άσκηση και περιλαμβάνει:
- αρχεία VHDL
- αρχεία C/C++ για HLS
- testbenches
- αρχεία περιορισμών FPGA
- τεχνικές αναφορές

---

## 🎯 Σκοπός Αποθετηρίου

Το αποθετήριο καταγράφει εμπειρία σε:

- σχεδιασμό ψηφιακών συστημάτων σε VHDL
- παραμετρικά και modular VLSI blocks
- μνήμες και FPGA πόρους
- επαλήθευση μέσω testbenches
- High-Level Synthesis και ανάλυση σχεδιαστικών επιλογών

---

## 🔐 Άδεια Χρήσης

Το αποθετήριο περιέχει προσωπική ακαδημαϊκή εργασία.
Διατίθεται αποκλειστικά για εκπαιδευτική χρήση και αναφορά.

Παρακαλείται να **μη χρησιμοποιηθεί ως έτοιμη λύση**.

**All Rights Reserved.**
