- 예전에 했던 대학교 과제 vivado(verilog), FPGA로 미니 프로젝트 진행했던 것 정리해놓은 것
- 그때 고생해서 했던거, 그냥 지우기엔 아쉬워서 기록용으로 남겨 놓음.
- source 코드랑 제출했던 레포트.
- 내용은 아래 내용과 같음
![image](https://user-images.githubusercontent.com/96903347/167577260-92ccad02-625a-496c-9436-fb4355039ec6.png)

