----------------------English--------------------------------------
Square Root FPGA Architectures

VHDL Implementations of Six Square-Root Algorithms

This project investigates the FPGA implementation of six hardware architectures dedicated to computing the square root of a non-signed value A, encoded on 2n bits.
Each architecture implements a different square-root algorithm or a different hardware design strategy, allowing comparison of latency, area, throughput, and structural complexity.

All architectures are fully described in VHDL, synthesized for FPGA targets, and validated through dedicated testbenches.
-----------------------------French----------------------------------
Architectures FPGA pour le Calcul de Racine Carrée

Implémentations VHDL de Six Algorithmes de Racine Carrée

Ce projet étudie l’implémentation, sur FPGA, de six architectures matérielles dédiées au calcul de la racine carrée d’une valeur non signée A, codée sur 2n bits.
Chaque architecture repose soit sur un algorithme différent, soit sur une stratégie de conception matérielle distincte, permettant de comparer la latence, la surface matérielle, le débit et la complexité structurelle.

Toutes les architectures sont entièrement décrites en VHDL, synthétisées pour des cibles FPGA, et validées à l’aide de testbenches dédiés.
