0.4
2016.2
C:/Users/jsequeira/Proyectos/Karat/Karat_FPGA_Viv/Kat_FPGA.sim/sim_1/behav/glbl.v,1464879896,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/Karat_FPGA_Viv/Kat_FPGA.srcs/sim_1/imports/new/Testbench_FPU_multiplication.v,1473290706,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Adder_Round.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Barrel_Shifter_M.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Comparator_Equal.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Comparator_Less.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Deco_Round_Mult.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Exp_operation_m.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/FPU_Multiplication_Function.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/FSM_Mult_Function.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/First_Phase_M.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Multiplexer_AC.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Mux_3x1.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/OR_Module.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/RegisterAdd.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/RegisterMult.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Round_decoder_M.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Sgf_Multiplication.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Tenth_Phase.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/XOR_M.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/Zero_InfMult_Unit.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/add_sub_carry_out.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/adder.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/multiplier.v,1473128663,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/shift_mux.v,1469763616,verilog,,,,,,,,,,,
C:/Users/jsequeira/Proyectos/Karat/source/rtl/substractor.v,1473128663,verilog,,,,,,,,,,,
