Fitter report for ECE2300
Fri Nov 30 15:56:41 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Fri Nov 30 15:56:41 2018      ;
; Quartus II 64-Bit Version       ; 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name                   ; ECE2300                                    ;
; Top-level Entity Name           ; lab4_top                                   ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEBA4F23C7                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 1,226 / 18,480 ( 7 % )                     ;
; Total registers                 ; 2147                                       ;
; Total pins                      ; 68 / 224 ( 30 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                      ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                            ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; HEX5[0]  ; Missing drive strength and slew rate ;
; HEX5[1]  ; Missing drive strength and slew rate ;
; HEX5[2]  ; Missing drive strength and slew rate ;
; HEX5[3]  ; Missing drive strength and slew rate ;
; HEX5[4]  ; Missing drive strength and slew rate ;
; HEX5[5]  ; Missing drive strength and slew rate ;
; HEX5[6]  ; Missing drive strength and slew rate ;
; HEX4[0]  ; Missing drive strength and slew rate ;
; HEX4[1]  ; Missing drive strength and slew rate ;
; HEX4[2]  ; Missing drive strength and slew rate ;
; HEX4[3]  ; Missing drive strength and slew rate ;
; HEX4[4]  ; Missing drive strength and slew rate ;
; HEX4[5]  ; Missing drive strength and slew rate ;
; HEX4[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+
; Node                                                  ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+
; var_clk:clockGenerator|var_clock~CLKENA0              ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                 ;                  ;                       ;
; CLK50~inputCLKENA0                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                 ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]~DUPLICATE    ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]~DUPLICATE    ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]~DUPLICATE   ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]~DUPLICATE   ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]~DUPLICATE   ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]~DUPLICATE   ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]~DUPLICATE   ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]~DUPLICATE   ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]~DUPLICATE   ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_100kHz|count[0]~DUPLICATE ;                  ;                       ;
; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; var_clk:clockGenerator|pclock:counter_100kHz|count[1]~DUPLICATE ;                  ;                       ;
+-------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3642 ) ; 0.00 % ( 0 / 3642 )        ; 0.00 % ( 0 / 3642 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3642 ) ; 0.00 % ( 0 / 3642 )        ; 0.00 % ( 0 / 3642 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3642 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/jly72/Desktop/Cornell/lab 4 part c/lab4/ECE2300.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,226 / 18,480        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 1,226                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,626 / 18,480        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 331                   ;       ;
;         [b] ALMs used for LUT logic                         ; 612                   ;       ;
;         [c] ALMs used for registers                         ; 683                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 404 / 18,480          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 18,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 2                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 199 / 1,848           ; 11 %  ;
;     -- Logic LABs                                           ; 199                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,368                 ;       ;
;     -- 7 input functions                                    ; 2                     ;       ;
;     -- 6 input functions                                    ; 803                   ;       ;
;     -- 5 input functions                                    ; 197                   ;       ;
;     -- 4 input functions                                    ; 278                   ;       ;
;     -- <=3 input functions                                  ; 88                    ;       ;
; Combinational ALUT usage for route-throughs                 ; 569                   ;       ;
; Dedicated logic registers                                   ; 2,147                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,027 / 36,960        ; 5 %   ;
;         -- Secondary logic registers                        ; 120 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,136                 ;       ;
;         -- Routing optimization registers                   ; 11                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 68 / 224              ; 30 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 2                     ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global clocks                                               ; 2 / 16                ; 13 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.3% / 2.5% / 1.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 16.9% / 18.8% / 11.9% ;       ;
; Maximum fan-out                                             ; 2105                  ;       ;
; Highest non-global fan-out                                  ; 472                   ;       ;
; Total fan-out                                               ; 14465                 ;       ;
; Average fan-out                                             ; 3.43                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1226 / 18480 ( 7 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1226                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1626 / 18480 ( 9 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 331                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 612                   ; 0                              ;
;         [c] ALMs used for registers                         ; 683                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 404 / 18480 ( 2 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 4 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 199 / 1848 ( 11 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 199                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1368                  ; 0                              ;
;     -- 7 input functions                                    ; 2                     ; 0                              ;
;     -- 6 input functions                                    ; 803                   ; 0                              ;
;     -- 5 input functions                                    ; 197                   ; 0                              ;
;     -- 4 input functions                                    ; 278                   ; 0                              ;
;     -- <=3 input functions                                  ; 88                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 569                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2027 / 36960 ( 5 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 120 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2136                  ; 0                              ;
;         -- Routing optimization registers                   ; 11                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 68                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 14465                 ; 0                              ;
;     -- Registered Connections                               ; 2610                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK50   ; M9    ; 3B       ; 22           ; 0            ; 0            ; 43                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]  ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]  ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]  ; M7    ; 3A       ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]  ; M6    ; 3A       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N ; P22   ; 5A       ; 54           ; 16           ; 54           ; 472                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]   ; U13   ; 4A       ; 33           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]   ; V13   ; 4A       ; 33           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]   ; T13   ; 4A       ; 34           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]   ; T12   ; 4A       ; 34           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]   ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]   ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]   ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]   ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]   ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]   ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 12 / 16 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLK50                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                  ; Library Name ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------+--------------+
; |lab4_top                           ; 1226.0 (5.5)         ; 1625.5 (6.8)                     ; 403.5 (1.3)                                       ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 1368 (9)            ; 2147 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 68   ; 0            ; |lab4_top                                                            ; work         ;
;    |dual_reg_in:inputs|             ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|dual_reg_in:inputs                                         ; work         ;
;    |hex_to_seven_seg:lowerIOE|      ; 2.4 (2.4)            ; 3.0 (3.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|hex_to_seven_seg:lowerIOE                                  ; work         ;
;    |hex_to_seven_seg:lowerIOF|      ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|hex_to_seven_seg:lowerIOF                                  ; work         ;
;    |hex_to_seven_seg:lowerIOG|      ; 2.4 (2.4)            ; 3.0 (3.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|hex_to_seven_seg:lowerIOG                                  ; work         ;
;    |hex_to_seven_seg:upperIOE|      ; 2.4 (2.4)            ; 3.5 (3.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|hex_to_seven_seg:upperIOE                                  ; work         ;
;    |hex_to_seven_seg:upperIOF|      ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|hex_to_seven_seg:upperIOF                                  ; work         ;
;    |hex_to_seven_seg:upperIOG|      ; 2.4 (2.4)            ; 3.5 (3.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|hex_to_seven_seg:upperIOG                                  ; work         ;
;    |lab4:daCore|                    ; 1177.3 (0.0)         ; 1569.2 (0.0)                     ; 395.8 (0.0)                                       ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 1270 (0)            ; 2088 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore                                                ; work         ;
;       |cpu:proc|                    ; 561.0 (0.0)          ; 572.7 (0.0)                      ; 13.7 (0.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 885 (0)             ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc                                       ; work         ;
;          |Haltlogic:halt|           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|Haltlogic:halt                        ; work         ;
;          |alu:alu|                  ; 32.7 (1.5)           ; 33.2 (1.5)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 56 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu                               ; work         ;
;             |adder:adderUnit|       ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|adder:adderUnit               ; work         ;
;                |bitadd:fifth|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|adder:adderUnit|bitadd:fifth  ; work         ;
;                |bitadd:first|       ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|adder:adderUnit|bitadd:first  ; work         ;
;                |bitadd:fourth|      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|adder:adderUnit|bitadd:fourth ; work         ;
;                |bitadd:sixth|       ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|adder:adderUnit|bitadd:sixth  ; work         ;
;             |control:control|       ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|control:control               ; work         ;
;             |logical:logicalunit|   ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|logical:logicalunit           ; work         ;
;             |muxY:mux|              ; 22.5 (22.5)          ; 22.7 (22.7)                      ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|alu:alu|muxY:mux                      ; work         ;
;          |cpu_muxMD:muxMD|          ; 450.3 (450.3)        ; 453.3 (453.3)                    ; 4.0 (4.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 714 (714)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|cpu_muxMD:muxMD                       ; work         ;
;          |decoder:deco|             ; 17.5 (17.5)          ; 18.8 (18.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|decoder:deco                          ; work         ;
;          |muxMP:Branchselect|       ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|muxMP:Branchselect                    ; work         ;
;          |muxNextPC:muxpc|          ; 7.2 (7.2)            ; 7.5 (7.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|muxNextPC:muxpc                       ; work         ;
;          |programcounter:counter|   ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|programcounter:counter                ; work         ;
;          |registerfile:regfile|     ; 47.6 (47.6)          ; 54.5 (54.5)                      ; 7.8 (7.8)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|cpu:proc|registerfile:regfile                  ; work         ;
;       |lab4dram:memory|             ; 597.5 (597.5)        ; 975.8 (975.8)                    ; 380.3 (380.3)                                     ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 360 (360)           ; 2016 (2016)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|lab4dram:memory                                ; work         ;
;       |lab4iramHRMmod2:program2run| ; 18.8 (18.8)          ; 20.7 (20.7)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|lab4:daCore|lab4iramHRMmod2:program2run                    ; work         ;
;    |var_clk:clockGenerator|         ; 23.0 (1.3)           ; 24.0 (1.5)                       ; 1.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (2)              ; 43 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator                                     ; work         ;
;       |pclock:counter_100Hz|        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_100Hz                ; work         ;
;       |pclock:counter_100kHz|       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_100kHz               ; work         ;
;       |pclock:counter_10Hz|         ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_10Hz                 ; work         ;
;       |pclock:counter_10MHz|        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_10MHz                ; work         ;
;       |pclock:counter_10kHz|        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_10kHz                ; work         ;
;       |pclock:counter_1Hz|          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_1Hz                  ; work         ;
;       |pclock:counter_1MHz|         ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_1MHz                 ; work         ;
;       |pclock:counter_1kHz|         ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab4_top|var_clk:clockGenerator|pclock:counter_1kHz                 ; work         ;
+-------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                    ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; RESET_N ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK50   ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; RESET_N                                                           ;                   ;         ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][1]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][1]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][1]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][1]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][1]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][1]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][1]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][4]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][6]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][7]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][3]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][2]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][0]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][5]   ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][1]   ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][5]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][6]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][4]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][3]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][2]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][2]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][5]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][3]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][4]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][6]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][2]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][3]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][5]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][4]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][6]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][6]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][5]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][2]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][3]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][4]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][6]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][5]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][4]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][3]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][2]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][3]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][2]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][4]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][6]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][5]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][6]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][3]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][4]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][2]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][5]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][4]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][0]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][1]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][3]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][5]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][2]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][6]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][7]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][3]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][5]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][7]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][4]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][1]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][0]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][2]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][6]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][4]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][6]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][1]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][3]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][7]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][2]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][0]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][5]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][0]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][2]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][1]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][3]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][5]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][6]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][4]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][7]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][0]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][7]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][2]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][1]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][6]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][3]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][4]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][5]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][4]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][2]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][3]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][6]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][5]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][7]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][0]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][1]                      ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[7]          ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[6]          ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[5]          ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[4]          ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[3]          ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[2]          ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[1]          ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[25][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[27][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[29][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[31][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[33][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[35][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[37][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[39][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[41][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[43][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[45][0]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[47][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[49][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[51][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[53][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[55][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[57][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[59][1]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[2][3]                      ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[18][7]                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|Decoder0~0                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|Decoder0~1                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|Decoder0~2                     ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|Decoder0~3                     ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[6]~1        ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[4][0]~0 ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[5][7]~1 ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[6][7]~2 ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[7][4]~3 ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[2][0]~4 ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[3][2]~5 ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[1][6]~6 ; 1                 ; 0       ;
;      - lab4:daCore|cpu:proc|registerfile:regfile|register[0][4]~7 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[193][0]~1                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[201][0]~2                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[192][0]~3                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[200][0]~4                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[197][0]~5                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[205][0]~6                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[196][0]~7                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[204][0]~8                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[195][0]~9                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[203][0]~10                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[194][0]~11                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[202][0]~12                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[199][0]~13                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[207][0]~14                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[198][0]~15                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[206][0]~16                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[209][0]~17                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[217][0]~18                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[208][0]~19                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[216][0]~20                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[213][0]~21                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[221][0]~22                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[212][0]~23                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[220][0]~24                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[211][0]~25                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[219][0]~26                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[210][0]~27                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[218][0]~28                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[215][0]~29                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[223][0]~30                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[214][0]~31                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[222][0]~32                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[129][0]~33                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[145][0]~34                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[161][0]~35                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[177][0]~36                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[137][0]~37                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[153][0]~38                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[169][0]~39                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[185][0]~40                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[128][0]~41                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[144][0]~42                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[160][0]~43                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[176][0]~44                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[136][0]~45                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[152][0]~46                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[168][0]~47                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[184][0]~48                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[133][0]~49                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[149][0]~50                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[165][0]~51                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[181][0]~52                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[141][0]~53                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[157][0]~54                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[173][0]~55                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[189][0]~56                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[132][0]~57                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[148][0]~58                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[164][0]~59                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[180][0]~60                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[140][0]~61                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[156][0]~62                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[172][0]~63                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[188][0]~64                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[131][0]~65                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[147][0]~66                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[163][0]~67                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[179][0]~68                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[139][0]~69                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[155][0]~70                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[171][0]~71                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[187][0]~72                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[130][0]~73                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[146][0]~74                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[162][0]~75                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[178][0]~76                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[138][0]~77                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[154][0]~78                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[170][0]~79                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[186][0]~80                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[135][0]~81                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[151][0]~82                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[167][0]~83                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[183][0]~84                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[143][0]~85                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[159][0]~86                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[175][0]~87                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[191][0]~88                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[134][0]~89                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[150][0]~90                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[166][0]~91                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[182][0]~92                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[142][0]~93                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[158][0]~94                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[174][0]~95                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[190][0]~96                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[225][0]~97                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[233][0]~98                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[224][0]~99                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[232][0]~100                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[229][0]~101                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[237][0]~102                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[228][0]~103                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[236][0]~104                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[227][0]~105                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[235][0]~106                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[226][0]~107                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[234][0]~108                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[231][0]~109                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[239][0]~110                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[230][0]~111                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[238][0]~112                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[245][0]~113                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[244][0]~114                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[247][0]~115                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[246][0]~116                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[241][0]~117                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[240][0]~118                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[243][0]~119                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[242][0]~120                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[1][0]~121                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[17][7]~122                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~124                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[49][3]~125                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[9][4]~126                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[57][3]~129                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[0][4]~130                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~131                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[16][6]~132                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[32][2]~133                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[48][3]~134                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[8][2]~135                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[24][2]~136                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[40][1]~137                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[56][7]~138                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[5][4]~139                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[21][2]~140                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[53][2]~142                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[13][3]~143                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[61][0]~146                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[4][2]~147                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[20][3]~148                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[36][4]~149                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[52][7]~150                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[12][6]~151                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[28][2]~152                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[44][6]~153                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[60][0]~154                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[3][0]~155                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[19][2]~156                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[51][7]~158                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[11][0]~159                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[59][7]~162                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[2][0]~163                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[18][6]~164                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[34][0]~165                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[50][1]~166                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[10][4]~167                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[26][7]~168                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[42][2]~169                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[58][6]~170                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[7][3]~171                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[23][5]~172                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[55][2]~174                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[15][6]~175                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[47][2]~177                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[63][0]~178                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[6][4]~179                  ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[22][1]~180                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[38][6]~181                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[54][6]~182                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[14][0]~183                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[30][4]~184                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[46][0]~185                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[62][0]~186                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[65][0]~187                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[81][0]~188                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[97][0]~189                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[113][0]~190                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[73][0]~191                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[89][0]~192                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[105][0]~193                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[121][0]~194                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[64][0]~195                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[80][0]~196                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[96][0]~197                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[112][0]~198                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[72][0]~199                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[88][0]~200                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[104][0]~201                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[120][0]~202                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[69][0]~203                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[85][0]~204                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[101][0]~205                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[117][0]~206                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[77][0]~207                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[93][0]~208                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[109][0]~209                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[125][0]~210                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[68][0]~211                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[84][0]~212                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[100][0]~213                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[116][0]~214                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[76][0]~215                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[92][0]~216                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[108][0]~217                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[124][0]~218                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[67][0]~219                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[83][0]~220                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[99][0]~221                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[115][0]~222                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[75][0]~223                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[91][0]~224                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[107][0]~225                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[123][0]~226                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[66][0]~227                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[82][0]~228                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[98][0]~229                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[114][0]~230                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[74][0]~231                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[90][0]~232                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[106][0]~233                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[122][0]~234                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[71][0]~235                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[87][0]~236                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[103][0]~237                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[119][0]~238                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[79][0]~239                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[95][0]~240                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[111][0]~241                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[127][0]~242                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[70][0]~243                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[86][0]~244                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[102][0]~245                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[118][0]~246                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[78][0]~247                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[94][0]~248                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[110][0]~249                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[126][0]~250                ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~251                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[33][2]~252                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[41][6]~253                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[25][5]~254                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~257                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[37][6]~258                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[29][4]~260                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[45][5]~261                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[35][3]~262                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[43][6]~263                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[27][4]~264                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[31][6]~267                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem[39][6]~268                 ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~271                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~272                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~273                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~274                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~276                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~277                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~278                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~279                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~280                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~281                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~282                        ; 1                 ; 0       ;
;      - lab4:daCore|lab4dram:memory|mem~283                        ; 1                 ; 0       ;
; SW[9]                                                             ;                   ;         ;
;      - var_clk:clockGenerator|Mux0~1                              ; 0                 ; 0       ;
; CLK50                                                             ;                   ;         ;
;      - var_clk:clockGenerator|var_clock                           ; 1                 ; 0       ;
; KEY[2]                                                            ;                   ;         ;
;      - lab4:daCore|cpu:proc|Haltlogic:halt|prevEN_L               ; 0                 ; 0       ;
;      - lab4:daCore|cpu:proc|programcounter:counter|PC[6]~1        ; 0                 ; 0       ;
; KEY[0]                                                            ;                   ;         ;
;      - lab4:daCore|cpu:proc|cpu_muxMD:muxMD|D_in[0]~105           ; 0                 ; 0       ;
; KEY[1]                                                            ;                   ;         ;
;      - lab4:daCore|cpu:proc|cpu_muxMD:muxMD|D_in[1]~190           ; 1                 ; 0       ;
; SW[0]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[0]                                 ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[0]                                 ; 0                 ; 0       ;
; SW[8]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[0]~0                               ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[0]~0                               ; 0                 ; 0       ;
; KEY[3]                                                            ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[0]~0                               ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[0]~0                               ; 0                 ; 0       ;
; SW[1]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[1]                                 ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[1]                                 ; 0                 ; 0       ;
; SW[2]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[2]                                 ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[2]                                 ; 0                 ; 0       ;
; SW[3]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[3]                                 ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[3]                                 ; 0                 ; 0       ;
; SW[4]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[4]                                 ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[4]                                 ; 0                 ; 0       ;
; SW[6]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[6]                                 ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[6]                                 ; 0                 ; 0       ;
; SW[5]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[5]                                 ; 1                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[5]                                 ; 1                 ; 0       ;
; SW[7]                                                             ;                   ;         ;
;      - dual_reg_in:inputs|OUTA[7]                                 ; 0                 ; 0       ;
;      - dual_reg_in:inputs|OUTB[7]                                 ; 0                 ; 0       ;
+-------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; CLK50                                                      ; PIN_M9               ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; CLK50                                                      ; PIN_M9               ; 42      ; Clock                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; RESET_N                                                    ; PIN_P22              ; 472     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; dual_reg_in:inputs|OUTA[0]~0                               ; LABCELL_X16_Y1_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; dual_reg_in:inputs|OUTB[0]~0                               ; LABCELL_X16_Y1_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|programcounter:counter|PC[6]~1        ; LABCELL_X17_Y4_N12   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[0][4]~7 ; LABCELL_X17_Y3_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[1][6]~6 ; LABCELL_X17_Y3_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[2][0]~4 ; LABCELL_X17_Y3_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[3][2]~5 ; LABCELL_X17_Y3_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[4][0]~0 ; LABCELL_X17_Y3_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[5][7]~1 ; LABCELL_X17_Y3_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[6][7]~2 ; LABCELL_X17_Y3_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|cpu:proc|registerfile:regfile|register[7][4]~3 ; LABCELL_X17_Y3_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|Decoder0~0                     ; MLABCELL_X34_Y5_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|Decoder0~1                     ; MLABCELL_X34_Y5_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|Decoder0~2                     ; MLABCELL_X34_Y5_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|Decoder0~3                     ; MLABCELL_X34_Y5_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[0][4]~130                  ; LABCELL_X12_Y9_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[100][0]~213                ; LABCELL_X29_Y5_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[101][0]~205                ; MLABCELL_X28_Y7_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[102][0]~245                ; LABCELL_X29_Y5_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[103][0]~237                ; MLABCELL_X28_Y7_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[104][0]~201                ; LABCELL_X29_Y11_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[105][0]~193                ; LABCELL_X26_Y6_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[106][0]~233                ; LABCELL_X31_Y8_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[107][0]~225                ; LABCELL_X26_Y6_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[108][0]~217                ; LABCELL_X29_Y6_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[109][0]~209                ; LABCELL_X26_Y6_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[10][4]~167                 ; MLABCELL_X9_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[110][0]~249                ; LABCELL_X29_Y5_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[111][0]~241                ; LABCELL_X26_Y6_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[112][0]~198                ; LABCELL_X26_Y9_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[113][0]~190                ; LABCELL_X29_Y6_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[114][0]~230                ; LABCELL_X32_Y9_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[115][0]~222                ; LABCELL_X31_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[116][0]~214                ; MLABCELL_X28_Y5_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[117][0]~206                ; LABCELL_X35_Y4_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[118][0]~246                ; MLABCELL_X28_Y5_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[119][0]~238                ; LABCELL_X29_Y5_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[11][0]~159                 ; MLABCELL_X34_Y9_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[120][0]~202                ; MLABCELL_X28_Y10_N30 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[121][0]~194                ; MLABCELL_X28_Y10_N57 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[122][0]~234                ; LABCELL_X32_Y8_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[123][0]~226                ; LABCELL_X32_Y7_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[124][0]~218                ; MLABCELL_X28_Y5_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[125][0]~210                ; MLABCELL_X28_Y5_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[126][0]~250                ; MLABCELL_X28_Y5_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[127][0]~242                ; MLABCELL_X28_Y5_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[128][0]~41                 ; MLABCELL_X37_Y10_N27 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[129][0]~33                 ; LABCELL_X36_Y7_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[12][6]~151                 ; MLABCELL_X18_Y9_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[130][0]~73                 ; MLABCELL_X37_Y10_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[131][0]~65                 ; MLABCELL_X37_Y7_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[132][0]~57                 ; LABCELL_X36_Y7_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[133][0]~49                 ; LABCELL_X36_Y7_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[134][0]~89                 ; LABCELL_X36_Y7_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[135][0]~81                 ; LABCELL_X36_Y5_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[136][0]~45                 ; LABCELL_X35_Y9_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[137][0]~37                 ; LABCELL_X41_Y8_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[138][0]~77                 ; LABCELL_X35_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[139][0]~69                 ; LABCELL_X43_Y7_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[13][3]~143                 ; MLABCELL_X34_Y9_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[140][0]~61                 ; LABCELL_X35_Y9_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[141][0]~53                 ; LABCELL_X35_Y9_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[142][0]~93                 ; LABCELL_X35_Y9_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[143][0]~85                 ; LABCELL_X36_Y6_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[144][0]~42                 ; MLABCELL_X34_Y8_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[145][0]~34                 ; LABCELL_X35_Y5_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[146][0]~74                 ; LABCELL_X40_Y7_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[147][0]~66                 ; LABCELL_X35_Y5_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[148][0]~58                 ; MLABCELL_X34_Y8_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[149][0]~50                 ; MLABCELL_X34_Y8_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[14][0]~183                 ; LABCELL_X17_Y6_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[150][0]~90                 ; MLABCELL_X34_Y8_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[151][0]~82                 ; LABCELL_X35_Y5_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[152][0]~46                 ; MLABCELL_X37_Y9_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[153][0]~38                 ; LABCELL_X35_Y6_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[154][0]~78                 ; MLABCELL_X37_Y9_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[155][0]~70                 ; LABCELL_X35_Y6_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[156][0]~62                 ; LABCELL_X36_Y6_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[157][0]~54                 ; LABCELL_X35_Y6_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[158][0]~94                 ; LABCELL_X41_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[159][0]~86                 ; LABCELL_X35_Y6_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[15][6]~175                 ; LABCELL_X20_Y8_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[160][0]~43                 ; LABCELL_X36_Y10_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[161][0]~35                 ; MLABCELL_X42_Y7_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[162][0]~75                 ; MLABCELL_X42_Y8_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[163][0]~67                 ; LABCELL_X40_Y7_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[164][0]~59                 ; LABCELL_X35_Y7_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[165][0]~51                 ; LABCELL_X40_Y7_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[166][0]~91                 ; LABCELL_X35_Y7_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[167][0]~83                 ; LABCELL_X40_Y7_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[168][0]~47                 ; LABCELL_X36_Y9_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[169][0]~39                 ; LABCELL_X41_Y8_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[16][6]~132                 ; LABCELL_X12_Y6_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[170][0]~79                 ; LABCELL_X35_Y9_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[171][0]~71                 ; LABCELL_X36_Y8_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[172][0]~63                 ; LABCELL_X36_Y8_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[173][0]~55                 ; LABCELL_X32_Y6_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[174][0]~95                 ; LABCELL_X35_Y9_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[175][0]~87                 ; LABCELL_X36_Y6_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[176][0]~44                 ; LABCELL_X36_Y7_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[177][0]~36                 ; LABCELL_X40_Y5_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[178][0]~76                 ; MLABCELL_X37_Y7_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[179][0]~68                 ; LABCELL_X40_Y7_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[17][7]~122                 ; MLABCELL_X18_Y9_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[180][0]~60                 ; MLABCELL_X37_Y7_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[181][0]~52                 ; LABCELL_X35_Y6_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[182][0]~92                 ; MLABCELL_X37_Y7_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[183][0]~84                 ; LABCELL_X40_Y5_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[184][0]~48                 ; MLABCELL_X37_Y9_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[185][0]~40                 ; LABCELL_X39_Y7_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[186][0]~80                 ; MLABCELL_X37_Y9_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[187][0]~72                 ; LABCELL_X39_Y7_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[188][0]~64                 ; LABCELL_X36_Y8_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[189][0]~56                 ; LABCELL_X39_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[18][6]~164                 ; LABCELL_X16_Y6_N45   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[190][0]~96                 ; LABCELL_X41_Y6_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[191][0]~88                 ; LABCELL_X41_Y6_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[192][0]~3                  ; LABCELL_X16_Y10_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[193][0]~1                  ; LABCELL_X21_Y10_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[194][0]~11                 ; LABCELL_X25_Y5_N36   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[195][0]~9                  ; LABCELL_X21_Y10_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[196][0]~7                  ; MLABCELL_X23_Y10_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[197][0]~5                  ; LABCELL_X20_Y9_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[198][0]~15                 ; LABCELL_X16_Y10_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[199][0]~13                 ; LABCELL_X21_Y10_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[19][2]~156                 ; MLABCELL_X18_Y9_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[1][0]~121                  ; MLABCELL_X18_Y9_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[200][0]~4                  ; LABCELL_X17_Y10_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[201][0]~2                  ; LABCELL_X21_Y10_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[202][0]~12                 ; LABCELL_X21_Y10_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[203][0]~10                 ; LABCELL_X21_Y10_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[204][0]~8                  ; LABCELL_X21_Y10_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[205][0]~6                  ; LABCELL_X21_Y10_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[206][0]~16                 ; LABCELL_X17_Y10_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[207][0]~14                 ; LABCELL_X21_Y10_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[208][0]~19                 ; LABCELL_X25_Y9_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[209][0]~17                 ; LABCELL_X25_Y8_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[20][3]~148                 ; LABCELL_X16_Y6_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[210][0]~27                 ; LABCELL_X25_Y9_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[211][0]~25                 ; LABCELL_X25_Y8_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[212][0]~23                 ; LABCELL_X20_Y9_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[213][0]~21                 ; LABCELL_X19_Y6_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[214][0]~31                 ; LABCELL_X21_Y10_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[215][0]~29                 ; LABCELL_X25_Y8_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[216][0]~20                 ; LABCELL_X24_Y9_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[217][0]~18                 ; LABCELL_X25_Y11_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[218][0]~28                 ; LABCELL_X24_Y9_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[219][0]~26                 ; LABCELL_X25_Y11_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[21][2]~140                 ; MLABCELL_X18_Y9_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[220][0]~24                 ; LABCELL_X24_Y9_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[221][0]~22                 ; LABCELL_X24_Y11_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[222][0]~32                 ; LABCELL_X24_Y9_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[223][0]~30                 ; LABCELL_X24_Y11_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[224][0]~99                 ; LABCELL_X26_Y5_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[225][0]~97                 ; LABCELL_X25_Y5_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[226][0]~107                ; LABCELL_X24_Y6_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[227][0]~105                ; LABCELL_X24_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[228][0]~103                ; LABCELL_X24_Y5_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[229][0]~101                ; LABCELL_X24_Y5_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[22][1]~180                 ; LABCELL_X16_Y6_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[230][0]~111                ; LABCELL_X21_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[231][0]~109                ; LABCELL_X26_Y5_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[232][0]~100                ; LABCELL_X25_Y5_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[233][0]~98                 ; LABCELL_X26_Y7_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[234][0]~108                ; LABCELL_X25_Y5_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[235][0]~106                ; MLABCELL_X23_Y6_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[236][0]~104                ; LABCELL_X25_Y5_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[237][0]~102                ; LABCELL_X24_Y8_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[238][0]~112                ; LABCELL_X21_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[239][0]~110                ; LABCELL_X26_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[23][5]~172                 ; LABCELL_X19_Y9_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[240][0]~118                ; LABCELL_X19_Y6_N0    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[241][0]~117                ; LABCELL_X25_Y7_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[242][0]~120                ; LABCELL_X19_Y6_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[243][0]~119                ; LABCELL_X20_Y6_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[244][0]~114                ; LABCELL_X25_Y7_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[245][0]~113                ; LABCELL_X24_Y8_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[246][0]~116                ; LABCELL_X25_Y7_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[247][0]~115                ; LABCELL_X25_Y7_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[24][2]~136                 ; MLABCELL_X13_Y7_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[25][5]~254                 ; LABCELL_X21_Y8_N0    ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[26][7]~168                 ; MLABCELL_X18_Y6_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[27][4]~264                 ; MLABCELL_X18_Y9_N45  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[28][2]~152                 ; MLABCELL_X18_Y6_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[29][4]~260                 ; LABCELL_X17_Y8_N42   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[2][0]~163                  ; LABCELL_X12_Y9_N24   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[30][4]~184                 ; MLABCELL_X18_Y6_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[31][6]~267                 ; LABCELL_X20_Y8_N21   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[32][2]~133                 ; LABCELL_X16_Y6_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[33][2]~252                 ; LABCELL_X12_Y9_N54   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[34][0]~165                 ; LABCELL_X16_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[35][3]~262                 ; LABCELL_X12_Y9_N57   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[36][4]~149                 ; LABCELL_X16_Y6_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[37][6]~258                 ; LABCELL_X12_Y9_N9    ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[38][6]~181                 ; LABCELL_X17_Y7_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[39][6]~268                 ; LABCELL_X12_Y9_N51   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[3][0]~155                  ; MLABCELL_X18_Y9_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[40][1]~137                 ; LABCELL_X16_Y6_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[41][6]~253                 ; LABCELL_X21_Y8_N54   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[42][2]~169                 ; LABCELL_X16_Y6_N6    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[43][6]~263                 ; LABCELL_X21_Y8_N15   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[44][6]~153                 ; LABCELL_X16_Y6_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[45][5]~261                 ; LABCELL_X21_Y8_N39   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[46][0]~185                 ; LABCELL_X16_Y6_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[47][2]~177                 ; LABCELL_X20_Y8_N51   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[48][3]~134                 ; LABCELL_X6_Y8_N48    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[49][3]~125                 ; LABCELL_X6_Y8_N42    ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[4][2]~147                  ; LABCELL_X12_Y9_N21   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[50][1]~166                 ; MLABCELL_X9_Y7_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[51][7]~158                 ; LABCELL_X14_Y9_N18   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[52][7]~150                 ; MLABCELL_X13_Y7_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[53][2]~142                 ; MLABCELL_X13_Y8_N54  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[54][6]~182                 ; MLABCELL_X18_Y6_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[55][2]~174                 ; LABCELL_X14_Y9_N15   ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[56][7]~138                 ; MLABCELL_X18_Y6_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[57][3]~129                 ; MLABCELL_X13_Y8_N18  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[58][6]~170                 ; MLABCELL_X18_Y6_N9   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[59][7]~162                 ; MLABCELL_X13_Y8_N21  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[5][4]~139                  ; MLABCELL_X18_Y9_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[60][0]~154                 ; MLABCELL_X18_Y6_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[61][0]~146                 ; LABCELL_X19_Y8_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[62][0]~186                 ; MLABCELL_X18_Y6_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[63][0]~178                 ; LABCELL_X19_Y8_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[64][0]~195                 ; LABCELL_X31_Y11_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[65][0]~187                 ; LABCELL_X36_Y6_N12   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[66][0]~227                 ; LABCELL_X31_Y11_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[67][0]~219                 ; LABCELL_X32_Y8_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[68][0]~211                 ; LABCELL_X32_Y4_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[69][0]~203                 ; LABCELL_X31_Y4_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[6][4]~179                  ; LABCELL_X12_Y9_N18   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[70][0]~243                 ; LABCELL_X32_Y4_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[71][0]~235                 ; LABCELL_X31_Y4_N24   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[72][0]~199                 ; LABCELL_X29_Y9_N39   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[73][0]~191                 ; MLABCELL_X28_Y10_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[74][0]~231                 ; LABCELL_X32_Y6_N27   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[75][0]~223                 ; MLABCELL_X34_Y7_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[76][0]~215                 ; LABCELL_X29_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[77][0]~207                 ; LABCELL_X32_Y5_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[78][0]~247                 ; LABCELL_X20_Y6_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[79][0]~239                 ; LABCELL_X26_Y5_N15   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[7][3]~171                  ; LABCELL_X19_Y9_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[80][0]~196                 ; LABCELL_X36_Y6_N9    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[81][0]~188                 ; LABCELL_X26_Y6_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[82][0]~228                 ; LABCELL_X32_Y9_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[83][0]~220                 ; LABCELL_X32_Y5_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[84][0]~212                 ; LABCELL_X36_Y6_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[85][0]~204                 ; LABCELL_X35_Y4_N33   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[86][0]~244                 ; MLABCELL_X28_Y4_N15  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[87][0]~236                 ; LABCELL_X29_Y4_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[88][0]~200                 ; LABCELL_X26_Y6_N45   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[89][0]~192                 ; LABCELL_X26_Y5_N3    ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[8][2]~135                  ; MLABCELL_X18_Y9_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[90][0]~232                 ; LABCELL_X26_Y6_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[91][0]~224                 ; LABCELL_X26_Y5_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[92][0]~216                 ; LABCELL_X26_Y6_N48   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[93][0]~208                 ; LABCELL_X26_Y5_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[94][0]~248                 ; LABCELL_X26_Y6_N51   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[95][0]~240                 ; LABCELL_X26_Y5_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[96][0]~197                 ; LABCELL_X32_Y8_N54   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[97][0]~189                 ; LABCELL_X29_Y11_N54  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[98][0]~229                 ; LABCELL_X32_Y8_N57   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[99][0]~221                 ; LABCELL_X31_Y7_N30   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; lab4:daCore|lab4dram:memory|mem[9][4]~126                  ; LABCELL_X21_Y8_N42   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|pclock:counter_100Hz|rco_out        ; MLABCELL_X34_Y1_N48  ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|pclock:counter_100kHz|rco_out       ; MLABCELL_X34_Y1_N12  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|pclock:counter_10Hz|rco_out         ; LABCELL_X29_Y1_N27   ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|pclock:counter_10MHz|Equal0~0       ; LABCELL_X19_Y1_N18   ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|pclock:counter_10kHz|rco_out        ; LABCELL_X36_Y1_N0    ; 7       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|pclock:counter_1MHz|rco_out         ; MLABCELL_X34_Y1_N27  ; 6       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|pclock:counter_1kHz|rco_out         ; MLABCELL_X34_Y1_N24  ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; var_clk:clockGenerator|var_clock                           ; FF_X21_Y1_N34        ; 2105    ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+----------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                             ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; CLK50                            ; PIN_M9        ; 42      ; Global Clock         ; GCLK4            ; --                        ;
; var_clk:clockGenerator|var_clock ; FF_X21_Y1_N34 ; 2105    ; Global Clock         ; GCLK3            ; --                        ;
+----------------------------------+---------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 4,899 / 140,056 ( 3 % ) ;
; C12 interconnects            ; 17 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 1,213 / 54,648 ( 2 % )  ;
; C4 interconnects             ; 543 / 25,920 ( 2 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 366 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Local interconnects          ; 932 / 36,960 ( 3 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 74 / 5,984 ( 1 % )      ;
; R14/C12 interconnect drivers ; 77 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 1,729 / 60,192 ( 3 % )  ;
; R6 interconnects             ; 2,583 / 127,072 ( 2 % ) ;
; Spine clocks                 ; 4 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 68        ; 0            ; 68        ; 0            ; 0            ; 68        ; 68        ; 0            ; 68        ; 68        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 68           ; 0         ; 68           ; 68           ; 0         ; 0         ; 68           ; 0         ; 0         ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK50              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK50           ; CLK50                ; 30.7              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                     ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                       ; Destination Register                                  ; Delay Added in ns ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|var_clock                      ; 0.735             ;
; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|var_clock                      ; 0.701             ;
; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|var_clock                      ; 0.526             ;
; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; 0.390             ;
; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; 0.388             ;
; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; 0.388             ;
; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; 0.388             ;
; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; 0.384             ;
; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; 0.384             ;
; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; 0.383             ;
; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; 0.382             ;
; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; 0.382             ;
; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; 0.376             ;
; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; 0.369             ;
; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; 0.369             ;
; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; 0.369             ;
; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; 0.367             ;
; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; 0.367             ;
; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; 0.353             ;
; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; 0.351             ;
; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; 0.349             ;
; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; 0.349             ;
; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; 0.341             ;
; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; 0.341             ;
; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; 0.341             ;
; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; 0.341             ;
; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; 0.341             ;
; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; 0.335             ;
; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; 0.334             ;
; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; 0.334             ;
; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; 0.192             ;
+-------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 31 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "ECE2300"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): var_clk:clockGenerator|var_clock~CLKENA0 with 2105 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK50~inputCLKENA0 with 31 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: 'ECE2300.sdc'
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000        CLK50
    Info (332111):  100.000       clkdiv
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Info (144001): Generated suppressed messages file C:/Users/jly72/Desktop/Cornell/lab 4 part c/lab4/ECE2300.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5901 megabytes
    Info: Processing ended: Fri Nov 30 15:56:43 2018
    Info: Elapsed time: 00:01:17
    Info: Total CPU time (on all processors): 00:01:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/jly72/Desktop/Cornell/lab 4 part c/lab4/ECE2300.fit.smsg.


