---
title: V. Pipelined Processor
slug: /course/co/note/4
cover: https://img.memset0.cn/2024/09/10/X7MD2Cti.png
banner: https://img.memset0.cn/2024/09/10/X7MD2Cti.png
banner_y: "42"
sticker: lucide//cpu
---

## 1. Single-Cycle CPU

### 1.1. Prelude

- 单周期 CPU：每条指令都在一个时钟周期内完成，故 $\text{CPI}=1$。时钟周期的长度取决于花费时间最长的指令。

- 内存应该被分成 **指令内存(instruction memory)** 和 **数据内存(data memory)** 两个部分，分开控制读写。因为我们是单周期处理器，无法在一个周期内既读指令又读数据。这在后面流水线的时候同样需要，因为对 data memory 的访问和从 instruction memory 取出指令这两个阶段可能需要同时进行。

![|515](https://img.memset0.cn/2024/11/16/8m8KK7Ar.png)

- 不能简单地把线连在一起，需要用 MUX 实现选择功能。——控制信号

### 1.2. Imm Gen

Imm Gen 用于将指令中的立即数进行 ==符号拓展== 到 32 位或 64 位以进行后续运算。

- branch 指令的立即数需要补 0（Shift left 1 部分），这是因为 branch 指令的立即数最低位的 0 是省略的，需要补上。

### 1.3. Datapath

### 1.4. Instruction Execution Overview

- **取址(Instruction Fetch, IF)**：根据 $\texttt{PC}$ 所给地址，从存储器中取出指令。  
     ![|524](https://img.memset0.cn/2024/11/16/amfocLym.png)
- **译码(Instruction Decode, ID)**：分析指令字段，从寄存器堆中读取一个或两个寄存器的值。
- **执行(Execute, EX)**：实验中需要实现的指令只需要用到 ALU。
    - 对于 R 型指令：ALU 执行相应的算数逻辑运算，并输出结果；
    - 对于访存指令：ALU 计算基地址和立即数的和，得到数据的真正地址；
    - 对于分支指令：ALU 将两源操作数相减，根据结果是否为 0，判断两数是否相等。
- **访存(Memory, MEM)**：从数据内存中读或写数据，用于 load / store 指令中。
- **写回(Write Back, WB)**：将结果写回寄存器堆中。

除了前两个阶段是所有指令相同的，其他阶段根据具体指令而定，部分指令就不需要 MEM 或 WB 阶段。

#### 1.4.1. Full Datapath

![|645](https://img.memset0.cn/2024/11/16/nfSQAg0L.png)

![|630](https://img.memset0.cn/2024/11/16/w8O0EH27.png)

通过不同的 **控制信号(control signal)** 控制 MUX，可以让在同一条数据通路上实现不同功能的指令。

### 1.5. Control Signals

| **Signal name**                | **Effect When deasserted (=0)**                                    | **Effect when asserted (=1)**                                                                                                                                     |
| ------------------------------ | ------------------------------------------------------------------ | ----------------------------------------------------------------------------------------------------------------------------------------------------------------- |
| RegWrite                       | -                                                                  | 寄存器写入：将寄存器组 Write data 的输入写入到 Write register ($\texttt{rd}$) 中                                                                                  |
| ALUSrc                         | ALU 的第二个操作数从寄存器第二个输出（Read data 2）中来            | ALU 的第二个操作数从符号拓展后的立即数（Imm Gen 生成）                                                                                                            |
| PCSrc (Branch)                 | $\texttt{PC}$ 的下一个值是 $\texttt{PC+4}$                         | $\texttt{PC}$ 的下一个值为分治语句的运算结果                                                                                                                      |
| Jump                           | $\texttt{PC}$ 的下一个值是 $\texttt{PC+4}$                         | $\texttt{PC}$ 的下一个值为计算出来的跳跃地址                                                                                                                      |
| MemRead                        | -                                                                  | 数据会从数据内存的 Read data 输出，然后交由 MemtoReg 所控制的 MUX                                                                                                 |
| MemWrite                       | -                                                                  | 在数据内存 Write data 输入的数据会被写入 address 输入对应的内存                                                                                                   |
| MemtoReg<br>==(2 位)==<br><br> | 00：ALU 的计算结果会被交给寄存器堆的 Write data 输入（R 型、I 型） | 01：交给寄存器堆的数据为从数据内存中的 Write data 输出（load 指令）<br>10：交给内存器堆的数据为 $\texttt{PC+4}$（$\texttt{jal}$、$\texttt{jalr}$ 指令）==？==<br> |

> [!quote]- Source
>
> ![|800](https://img.memset0.cn/2024/11/16/8bZwBASK.png)

### 1.6. ALU Control

多种指令中需要用到 ALU。我们进行 **二级解码(2-level decode)**。在一级译码后，我们得到 $4+3$ 个控制信号，和 2 位的 `ALU_op`。

![|475](https://img.memset0.cn/2024/11/16/xeXC6k5s.png)

![|647](https://img.memset0.cn/2024/11/16/EAWXD06S.png)

在二级译码时，我们通过上一级的 `ALU_op` 和指令中的 `func7`、`func3` 共同决定 ALU 所需操作。

![|670](https://img.memset0.cn/2024/11/16/swLHYXUw.png)

### 1.7. Why not Single-Cycle CPU?

> [!example] Example: 粗略估计周期时间
> Calculate cycle time assuming negligible delays except:
>
> -   memory (200ps), ALU and adders (200ps), register file access (100ps)
>
> > [!quote]- Answer
> >
> > ![|558](https://img.memset0.cn/2024/11/16/NwWf9hns.png)

## 2. Pipeline CPU

我们以小学就学过的洗衣服为例：

![|425](https://img.memset0.cn/2024/11/04/gXlLw0vr.png)

流水线技术并没有减少所有工作的总时间，甚至单个工作的时间还会增加，但是我们可以让多个工作的不同阶段并行执行，从而提升指令的 **吞吐率(throughput)**，从而减少了完成所有工作的时间。

- 流水线的平衡性：指不同阶段的操作所需要的时间是否一致。可以通过对指令阶段的适当划分让流水线更为平衡。
- 流水线的级数（深度）：流水线的级数并不是越大越好，因为流水线寄存器会有一个固定延迟。

所以说，流水线的级数是一个 trade-off 的设计。

对于一条 RISC-V 指令来说，一般可以分为五个阶段（被称为五级流水线）：

1. **IF, Inst Fetch**：从内存中获取指令 Instruction fetch from memory
2. **ID, Inst Decode**：读取寄存器、指令译码 Instruction decode & register read
3. **EX, Execute**：计算操作结果和/或地址 Execute operation or calculate address
4. **MEM, Memory**：内存读取或存储（如果需要的话） Access memory operand
5. **WB, Write Back**：将结果写回==寄存器==（如果需要的话） Write result back to register

> [!note] RISC-V 架构是为流水线设计的
>
> -   所有指令都是 32 位的。
> -   Few and regular instruction formats
>     -   源寄存器和目标寄存器的字段相同，可以在同一步进行译码和读寄存器的操作。
> -   Load/store addressing
>     -   只在 EX 阶段计算地址，只在 MEM 阶段访问内存。

对于流水线 CPU，$\text{CPI} \approx 1$，因为在每个时钟周期中，我们将一条指令送入 IF 阶段；而在下面会讲到，因为 **冒险(hazard)** 的问题，我们有时必须要插入一些 bubble。

### 2.1. Pipelined Datapath

- **单时钟周期流水线图(single-clock-cycle pipeline diagram)**: Shows pipeline usage in a single cycle; Highlight resources used
- **多时钟周期流水线图(multi-clock-cycle diagram)**: Graph of operation over time

TBD

![|766](https://img.memset0.cn/2024/11/04/MN5uM6ID.png)

- 从右到左的流容易导致 **冒险(hazard)**，也就是这里标出的 WB 和 Branch 部分。

### 2.2. Structure Hazard

**结构冒险(structure hazard)**：需要的资源正忙。

我们必须将内存拆分为指令内存和数据内存两个部分，不然在同一时刻，分别处于 IF 和 MEM 阶段的两条指令需要对内存进行操作，只能被迫暂停其中一条。（或者划分出不同的指令/数据缓存）

### 2.3. Data Hazard

**数据冒险(data hazard)**：一条指令依赖上一条指令所需的数据。

#### 2.3.1. Forwarding

![|607](https://img.memset0.cn/2024/11/04/RK45A20K.png)

考察这个例子，第二条指令的源寄存器是上一条指令的目标寄存器 $\texttt{x1}$，我们可以提前把数据取出来给到第二条指令，也就是蓝色的这条通路，这种技术被称为 **前递(forwarding)** 或 **旁传(bypassing)**。如果不这样做，则需要等两个时钟周期，这样 EX 阶段得到的数据才是对的。

通过以下条件实现对 data hazards 的判断从而提供 forwarding：

![|471](https://img.memset0.cn/2024/11/04/mDBaG3zn.png)

- 这里是因为像 `add` 这种指令在 EX 阶段结束后就能得到结果，但是像 `load`、`addi` 这种指令要到 MEM 阶段结束后才能得到。
- 具体判断时，还要注意两个附加条件：
    - 对应的 EX/MEM.RegWrite 信号或 MEM/WB.RegWrite 信号为真，即真的写入了那个目标寄存器。
    - 对应的 EX/MEM.RegisterRd 目标寄存器或 MEM/WB.RegisterRd 目标寄存器不为 `x0`。

我们使用 MUX 来实现对 forwarding 的数据通路控制。在哪个阶段可以得到结果的数据，就从那个阶段直接 forwarding 过来。

![|491](https://img.memset0.cn/2024/11/04/er4z1aL3.png)

![|573](https://img.memset0.cn/2024/11/04/A1p7bxI7.png)

还需要注意 double data hazard 的问题，考虑以下示例：

$$
\begin{aligned}
&\texttt{add {\color{blue}x1}, x1, x2}\\
&\texttt{add {\color{blue}x1}, {\color{blue}x1}, x3}\\
&\texttt{add x1, {\color{blue}x1}, x4}
\end{aligned}
$$

在第三条语句执行到 EX 阶段时，同时存在与第一条指令的 MEM Hazard 和与第二条指令的 EX Hazard，我们需要使用最新的（most recent）结果。即，在这两者同时存在时，应处理 EX Hazard 的 forwarding；也就是说，进行对 MEM Hazard 的 forwarding 当且仅当不能进行对 EX Hazard 的 forwarding 时。

#### 2.3.2. Load-Use Hazard Detection

![|585](https://img.memset0.cn/2024/11/04/ubBcnr9y.png)

再考察这个例子，上一条语句是 load 指令。这种情况被称为 **载入-使用型数据冒险(Load-Use Data Hazard)**。即使使用了 forwarding 的技术，也必须插入一个 bubble——因为我们要到 MEM 阶段才能得到结果而不是 EX 阶段才能把数据给下一个 EX。因此，我们不光需要控制 forwarding，还需要控制是否 stall 一个周期。

> [!example]- 考虑数据冒险的场景下计算时钟周期数
>
> 如果不考虑数据冒险的问题，只需要 $7+(5-1)=11$ 个时钟周期，这里 $5$ 是因为我们的 RISC-V 架构是五级流水线。但是因为数据冒险的问题，我们必须要 stall 两个周期。可以通过打乱指令顺序的方式，在指令结果相同的情况下，规避掉 Load-Use Data Hazrad 必须 stall 一个周期的问题。
>
> ![|600](https://img.memset0.cn/2024/11/04/msWVpgrK.png)

通过以下条件判断是否存在 load-use hazard，如果确实存在，则插入一个 bubble。为什么考察的是 ID/EX.RegisterRd？因为在检测 load-use hazard 时，对应的目标寄存器编号刚好传递到这一阶段。

$$
\begin{aligned}
\text{ID/EX.MemRead}\ \&\&\ ((\text{ID/EX.RegisterRd} &= \text{IF/ID.RegisterRs1})\ ||\ \\\
(\text{ID/EX.RegisterRd} &= \text{IF/ID.RegisterRs2}))
\end{aligned}
$$

通过将指令转变为 `nop` 的方式实现 stall，从而将这一指令的剩余阶段转化为 bubble（可以看做是将其包裹起来，不让其产生影响）。

最后得到的数据通路如下：

![|692](https://img.memset0.cn/2024/11/04/jtKJEetu.png)

#### 2.3.3. Control Hazard

**控制冒险(control hazard)**：在有分支语句时，下一条执行的指令是什么必须依赖于上一条指令的计算结果。也因此，控制冒险也被叫做 **分支冒险(branch hazard)**。

一个想法是，像 `beq` 这种基于比较的跳转指令，提前在 ID 阶段就得到比较结果，这样只需要插入一条 bubble 即可，只拖慢了一个而不是三个时钟周期。

![|574](https://img.memset0.cn/2024/11/04/lcqgxCgf.png)

所以需要一个更爆炸的解决思路——**分支预测(branch prediction)**，即提前预读一条指令过来处理的。当然预测可能有错误的时候，这时则需要把错误指令带来的影响 flush 掉，且必须 stall 并 **重新获取(re-fetch)** 正确的指令。

**静态的(static)** 分支预测方法比如基于典型分支行为（循环大概率会跳回去接着循环）；**动态的(dynamic)** 分支预测方法比如通过硬件测量实际分支行为（记录跳转指令是否跳转的次数）。

### 2.4. Pipelined Datapath

### 2.5. Pipelined Control

控制信号 ID 阶段全部译出，随后通过寄存器逐渐传到后续阶段中去。不同信号在不同阶段需要用到，当一个信号在之后不再用到时就不需要传递下去。

![|850](https://img.memset0.cn/2024/11/04/NIrsoPGm.png)

- 注意这个决定是否跳转的 branch 是在 MEM 级处理。

## 3. 参考资料

- [4 Processor - 咸鱼暄的代码空间 (xuan-insr.github.io)](https://xuan-insr.github.io/computer_organization/4_processor/)
