<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:32:17.3217</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.12.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7020198</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2022.08.30</openDate><openNumber>10-2022-0119606</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.12.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.06.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 양호한 전기 특성을 가지는 반도체 장치를 제공한다. 게이트 전극과, 소스 전극과, 드레인 전극을 가지는 트랜지스터와, 트랜지스터 위의 제 1 절연체와, 제 1 절연체 위의 제 2 절연체와, 제 2 절연체 위의 제 3 절연체와, 소스 전극의 상면에 접하는 제 1 전극과, 드레인 전극의 상면에 접하는 제 2 전극을 가지고, 제 2 절연체는 소스 전극과 중첩되는 제 1 개구부와, 드레인 전극과 중첩되는 제 2 개구부를 가지고, 제 3 절연체는 제 1 개구부 및 제 2 개구부의 내측에서 제 2 절연체의 측면 및 제 1 절연체의 상면에 접하고, 제 1 전극은 제 1 개구부를 통하여 배치되고, 제 2 전극은 제 2 개구부를 통하여 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.07.01</internationOpenDate><internationOpenNumber>WO2021130592</internationOpenNumber><internationalApplicationDate>2020.12.14</internationalApplicationDate><internationalApplicationNumber>PCT/IB2020/061873</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,게이트 전극과, 게이트 절연막과, 소스 전극과, 드레인 전극을 가지는 트랜지스터와,상기 트랜지스터 위의 제 1 절연체와,상기 제 1 절연체 위의 제 2 절연체와,상기 제 2 절연체 위의 제 3 절연체와,상기 소스 전극의 상면에 접하는 제 1 전극과,상기 드레인 전극의 상면에 접하는 제 2 전극을 가지고,상기 제 2 절연체는 상기 소스 전극과 중첩되는 제 1 개구부와, 상기 드레인 전극과 중첩되는 제 2 개구부를 가지고,상기 제 3 절연체는 상기 제 1 개구부 및 상기 제 2 개구부의 내측에서 상기 제 2 절연체의 측면 및 상기 제 1 절연체의 상면에 접하고,상기 제 1 전극은 상기 제 1 개구부를 통하여 배치되고,상기 제 2 전극은 상기 제 2 개구부를 통하여 배치되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제 1 절연체는 상기 제 1 개구부에 중첩되는 제 1 홈부와, 상기 제 2 개구부에 중첩되는 제 2 홈부를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 전극의 측면은 상기 제 1 개구부 및 상기 제 1 홈부에서 상기 제 3 절연체에 접하고,상기 제 2 전극의 측면은 상기 제 2 개구부 및 상기 제 2 홈부에서 상기 제 3 절연체에 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,제 1 전극의 측면에 접하여 제공된 제 4 절연체와,제 2 전극의 측면에 접하여 제공된 제 5 절연체를 가지고,상기 제 4 절연체의 측면은 상기 제 1 개구부 및 상기 제 1 홈부에서 상기 제 3 절연체에 접하고,상기 제 5 절연체의 측면은 상기 제 2 개구부 및 상기 제 2 홈부에서 상기 제 3 절연체에 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 제 2 절연체는 알루미늄 산화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 1 절연체는 실리콘 산화물을 포함하고,상기 제 3 절연체는 실리콘 질화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 트랜지스터는 산화물 반도체층을 가지고,상기 산화물 반도체층은 In, Ga, 및 Zn 중에서 선택되는 어느 하나 또는 복수를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 산화물 반도체층 위에 상기 게이트 절연막, 상기 소스 전극, 및 상기 드레인 전극이 제공되고,상기 게이트 절연막 위에 상기 게이트 전극이 제공되고,상기 제 1 절연체는 상기 소스 전극과 상기 드레인 전극 사이의 영역에 중첩되어 개구가 형성되어 있고,상기 게이트 절연막 및 상기 게이트 전극은 상기 개구 내에 배치되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 산화물 반도체층, 상기 소스 전극, 및 상기 드레인 전극을 덮는 제 6 절연체를 가지고,상기 제 6 절연체는 상기 소스 전극과 상기 드레인 전극 사이의 영역에 중첩되어 개구가 형성되어 있고,상기 제 1 절연체는 상기 제 6 절연체 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 6 절연체는 실리콘 질화물을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,상기 제 1 절연체 및 상기 제 2 절연체는 섬 형상으로 형성되어 있고,상기 제 3 절연체는 상기 제 1 절연체 및 상기 제 2 절연체를 덮는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,상기 제 2 절연체는 상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극과 중첩되지 않는 영역에 제 3 개구부를 가지고,상기 제 3 절연체는 상기 제 3 개구부의 내측에서 상기 제 2 절연체의 측면 및 상기 제 1 절연체의 상면에 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 반도체 장치의 제작 방법으로서,소스 전극과 드레인 전극을 가지는 트랜지스터와, 상기 소스 전극 및 상기 드레인 전극 위쪽의 제 1 절연체를 형성하고,상기 제 1 절연체 위에 알루미늄 산화물을 포함하는 제 2 절연체를 성막하고,상기 제 2 절연체에 상기 소스 전극과 중첩되는 제 1 개구부 및 상기 드레인 전극과 중첩되는 제 2 개구부를 형성하고,상기 제 1 절연체 및 상기 제 2 절연체 위에 제 3 절연체를 성막하고,상기 제 3 절연체 위에서 상기 제 1 개구부 및 상기 제 2 개구부와 중첩되는 영역에 매립하도록 제 4 절연체를 형성하고,상기 제 1 절연체, 상기 제 3 절연체, 및 상기 제 4 절연체에 상기 소스 전극에 도달하는 제 3 개구부 및 상기 드레인 전극에 도달하는 제 4 개구부를 형성하고,상기 제 3 개구부는 상면에서 보았을 때 상기 제 1 개구부의 내측에 위치하고,상기 제 4 개구부는 상면에서 보았을 때 상기 제 2 개구부의 내측에 위치하고,상기 제 3 개구부 내에 제 1 전극을 형성하고, 제 4 개구부 내에 제 2 전극을 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제 1 절연체 및 상기 제 4 절연체는 실리콘 산화물을 포함하고,상기 제 3 절연체는 실리콘 질화물을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>15. 제 13 항 또는 제 14 항에 있어서,상기 제 3 개구부 및 상기 제 4 개구부의 형성을 플루오린을 포함하는 가스를 사용한 드라이 에칭법에 의하여 수행하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>16. 반도체 장치의 제작 방법으로서,제 1 절연체 위에 제 2 절연체를 성막하고,제 2 절연체 위에 In, Ga, 및 Zn 중에서 선택되는 어느 하나 또는 복수를 가지는 산화물 반도체층을 성막하고,CH4를 포함하는 가스를 사용한 드라이 에칭법에 의하여 상기 산화물 반도체층을 섬 형상으로 가공하고,할로젠을 포함하는 가스를 사용한 드라이 에칭법에 의하여 상기 제 2 절연체를 섬 형상으로 가공하여 상기 제 1 절연체의 상면을 노출시키는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 제 1 절연체는 하프늄 산화물을 포함하고,상기 제 2 절연체는 실리콘 산화물을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>18. 제 16 항 또는 제 17 항에 있어서,상기 제 2 절연체를 섬 형상으로 가공한 후에 상기 제 1 절연체, 상기 제 2 절연체, 및 상기 산화물 반도체층을 덮어 제 3 절연체를 성막하고,상기 제 3 절연체는 실리콘 질화물을 포함하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>19. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,상기 산화물 반도체층 위에 텅스텐을 포함하는 하드 마스크를 형성하고,상기 하드 마스크를 사용하여 상기 산화물 반도체층을 섬 형상으로 가공하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나...</address><code> </code><country> </country><engName>TOCHIBAYASHI, Katsuaki</engName><name>도치바야시 가츠아키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>ENDO, Toshiya</engName><name>엔도 도시야</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2019.12.27</priorityApplicationDate><priorityApplicationNumber>JP-P-2019-239118</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.06.14</receiptDate><receiptNumber>1-1-2022-0620891-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.08.01</receiptDate><receiptNumber>1-5-2022-0113832-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.12.06</receiptDate><receiptNumber>1-1-2023-1368211-78</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.12.06</receiptDate><receiptNumber>1-1-2023-1368212-13</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227020198.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9310863d0ff148af8b64df3a22e7c7372e03d5a19f7405dde3f72048b232a1e29e3d604b7ff1af71b24aca1b16cb0fbe135a4c03980c2aa7ed</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd81115423dbfa0007c5acd9890c546d444e1448be119a76b75b30070368b2cbc24eaa7209abe415ec94e162fdf9b06dafc41747717ec0e19</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>