# Verilog


MULT IP 를 사용하여 구구단 구현 


현재 문제점: 1. DONE 및 STEP 신호를 DATA에 의존함.
            2. State가 넘어가도 입력 데이터 신호가 유지됨 의도한 내용이 아님 ( 조건문으로 결과를 정상적으로 출력하긴 했으나 의도대로 수정 필요)
            3. step 신호가 초기화 되도록 수정 필요함.
