# üìå Coprocessador Aritm√©tico para Multiplica√ß√£o Matricial

Este projeto tem como objetivo o desenvolvimento de um **coprocessador aritm√©tico especializado em multiplica√ß√£o matricial**. Ele foi implementado em linguagem Verilog em uma placa FPGA DE1-SoC.

A proposta √© explorar paralelismo e arquitetura para tornar as opera√ß√µes matriciais mais eficientes em sistemas embarcados.

**Requisitos atendidos**:
- C√≥digo em Verilog;
- Utiliza apenas componentes da placa DE1-SoC;
- Opera√ß√µes com matrizes quadradas at√© 5x5 (exceto determinante);
- Opera√ß√µes implementadas:
  - Adi√ß√£o
  - Subtra√ß√£o
  - Multiplica√ß√£o
  - Multiplica√ß√£o por n√∫mero inteiro
  - Determinante
  - Transposta
  - Matriz oposta
- Cada elemento da matriz tem 8 bits (sinalizados);
- Entrada e sa√≠da por barramento simples de controle.


## üë•Equipe <br>
* Cl√°udio Daniel Figueredo Peruna <br>
* Paulo Gabriel da Rocha Costa Silva  <br>
* Paulo Henrique Barreto Dantas <br>

## üìå Sum√°rio

- [Arquitetura do Sistema](#arquitetura-do-sistema)
- [Descri√ß√£o das Opera√ß√µes](#opera√ß√µes-implementadas)
- [Equipamentos e Softwares Utilizados](#equipamentos-e-softwares-utilizados)
- [LEs, LABs e Pinos](#les-labs-e-pinos)
- [Execu√ß√£o do Projeto](#execu√ß√£o-do-projeto)
- [Conclus√£o](#conclus√£o)

---

## üß† Arquitetura do Sistema

O m√≥dulo principal, `main`, atua como o processador central e **controlador da m√°quina de estados**. Ele instancia o m√≥dulo `MpuOperations`, que √© respons√°vel pela execu√ß√£o das opera√ß√µes aritm√©ticas. O `main` tamb√©m gerencia a leitura e escrita de dados da mem√≥ria da FPGA, al√©m de coordenar o fluxo dos estados l√≥gicos.

Dentro do m√≥dulo `MpuOperations`, est√£o implementadas as sete opera√ß√µes poss√≠veis: adi√ß√£o, subtra√ß√£o, multiplica√ß√£o por escalar, matriz oposta, transposi√ß√£o, determinante e multiplica√ß√£o matricial. A sele√ß√£o da opera√ß√£o √© feita via um campo de **opcode de 3 bits**, passado pelas chaves da placa.

As matrizes A e B s√£o representadas como vetores de 200 bits (25 elementos de 8 bits), e recebidas como entradas junto com o par√¢metro `size` (para definir o tamanho da matriz quadrada) e `factor` (utilizado na multiplica√ß√£o por escalar e pode ser um n√∫mero com sinal). O resultado da opera√ß√£o tamb√©m √© retornado em um vetor de 200 bits, mesmo em opera√ß√µes como determinante que produzem um √∫nico valor.

A l√≥gica de **m√°quina de estados finitos (FSM)** √© respons√°vel por sequenciar corretamente as opera√ß√µes de leitura da mem√≥ria, execu√ß√£o e escrita do resultado. Os estados incluem:
1. Estado inicial e de prepara√ß√£o;
2. Estados de leitura das matrizes A e B;
3. Estado de envio da opera√ß√£o a ser realizada;
4. Estados de escrita do resultado na mem√≥ria;
5. Estado final de desativa√ß√£o do sinal de escrita, retornando ao estado inicial.

O controle das opera√ß√µes √© realizado via **interface f√≠sica da placa DE1-SoC**, utilizando:
- **3 chaves (SW[2:0])** para sele√ß√£o do **opcode** da opera√ß√£o;
- **1 chave (SW[3])** para o par√¢metro `size` da matriz (usado especialmente para a opera√ß√£o de determinante);
- **1 bot√£o** (KEY[0]) para o **clock**, que controla as transi√ß√µes da FSM.

A **mem√≥ria** √© acessada por meio de um m√≥dulo separado, instanciado no `main`. O controle de leitura e escrita √© feito com sinais de **`read_enable` e `write_enable`**, definidos em estados espec√≠ficos da FSM. Durante os estados de leitura, o endere√ßo √© ajustado para carregar os dados das matrizes A e B. J√° nos estados de escrita, o sinal `write_enable` √© ativado para armazenar o resultado da opera√ß√£o no endere√ßo de sa√≠da definido.

Al√©m disso, a multiplica√ß√£o matricial √© realizada em cinco ciclos de clock, processando uma linha por ciclo, sem uso de pipeline. J√° para o **determinante**, foram implementadas fun√ß√µes auxiliares para matrizes 2x2 e 3x3, com l√≥gica condicional para decidir qual aplicar, de acordo com o valor de `size`.

---

## ‚ûï‚ûñ‚úñÔ∏è Descri√ß√£o das Opera√ß√µes

As opera√ß√µes aritm√©ticas implementadas no m√≥dulo `MpuOperations.v` s√£o controladas por um sinal de **opcode de 3 bits**, que define qual opera√ß√£o ser√° executada. O m√≥dulo recebe como entrada duas matrizes (A e B), codificadas como vetores de 200 bits (25 elementos de 8 bits cada), al√©m de par√¢metros como `factor`, `size` e `clock`. O resultado √© retornado tamb√©m em um vetor de 200 bits.

#### üéØ Mapeamento de Opcode
- `000` ‚Äì Adi√ß√£o de Matrizes  
- `001` ‚Äì Subtra√ß√£o de Matrizes  
- `010` ‚Äì Multiplica√ß√£o por Escalar (`factor`)  
- `011` ‚Äì Matriz Oposta  
- `100` ‚Äì Transposta  
- `101` ‚Äì Determinante  
- `110` ‚Äì Multiplica√ß√£o Matricial  
- Outros valores s√£o ignorados pelo `case`.

#### üßÆ Bloco `case` e Execu√ß√£o das Opera√ß√µes
Todas as opera√ß√µes s√£o implementadas dentro de um bloco `always` sens√≠vel √† borda positiva do clock. A escolha da opera√ß√£o √© feita por um `case` que depende do `opcode`. Cada opera√ß√£o est√° encapsulada em uma estrutura que recebe suas respectivas entradas e produz o resultado final.

#### ‚ûï Adi√ß√£o de Matrizes (`opcode 000`)
- Utiliza o bloco `generate` para percorrer os 25 elementos das matrizes A e B.
- Soma elemento a elemento (a cada 8 bits) e armazena no vetor de sa√≠da.
- Utiliza macros auxiliares para facilitar o acesso aos elementos do vetor.

#### ‚ûñ Subtra√ß√£o de Matrizes (`opcode 001`)
- Id√™ntica √† adi√ß√£o no uso de `generate`, mas executa a opera√ß√£o de subtra√ß√£o.
- Opera elemento a elemento com 8 bits.

#### ‚úñÔ∏è Multiplica√ß√£o por Escalar (`opcode 010`)
- Multiplica cada elemento da matriz A pelo valor de `factor` (8 bits com sinal).
- A opera√ß√£o √© feita em um bloco `generate`, com repeti√ß√£o autom√°tica.

#### üîÅ Matriz Oposta (`opcode 011`)
- Inverte o sinal de cada elemento da matriz A.
- Implementa√ß√£o tamb√©m baseada em `generate`, aplicando o sinal negativo a cada posi√ß√£o.

#### üîÑ Transposta (`opcode 100`)
- Inverte as posi√ß√µes dos elementos IJ para JI.
- Implementada com bloco `generate`, alterando os √≠ndices de escrita no vetor de sa√≠da.
- Utiliza l√≥gica simples de troca de √≠ndices com base no tamanho da matriz.

#### üìê Determinante (`opcode 101`)
- Usa fun√ß√µes `function Det2` e `function Det3` para c√°lculo do determinante de matrizes 2x2 e 3x3, respectivamente.
- A escolha da fun√ß√£o depende do valor do par√¢metro `size`.
  - `size == 1` ‚Üí retorna o √∫nico valor da matriz.
  - `size == 2` ‚Üí utiliza `Det2`.
  - `size == 3` ‚Üí utiliza `Det3`.
- Utiliza operadores condicionais (`assign`) para multiplexar o resultado correto.
- O resultado √© replicado no vetor de 200 bits, mesmo que s√≥ ocupe um valor.

#### ‚úñÔ∏è Multiplica√ß√£o de Matrizes (`opcode 110`)
- Opera linha por linha da matriz A com as colunas da matriz B.
- Utiliza **cinco ciclos de clock**, com controle via contador `row`.
- Em cada ciclo, calcula o resultado de uma linha completa da matriz resultante.
- A l√≥gica segue o algoritmo matem√°tico tradicional de multiplica√ß√£o de matrizes.
- Ap√≥s concluir as 5 linhas, o contador `row` √© reiniciado.

#### Entradas Utilizadas por Opera√ß√£o
| Opera√ß√£o                   | Matriz A | Matriz B | Factor | Size | Clock |
|---------------------------|----------|----------|--------|------|-------|
| Adi√ß√£o                    | ‚úÖ       | ‚úÖ       | ‚ùå     | ‚ùå   | ‚ùå    |
| Subtra√ß√£o                 | ‚úÖ       | ‚úÖ       | ‚ùå     | ‚ùå   | ‚ùå    |
| Multiplica√ß√£o por Escalar | ‚úÖ       | ‚ùå       | ‚úÖ     | ‚ùå   | ‚ùå    |
| Oposta                    | ‚úÖ       | ‚ùå       | ‚ùå     | ‚ùå   | ‚ùå    |
| Transposta                | ‚úÖ       | ‚ùå       | ‚ùå     | ‚ùå   | ‚ùå    |
| Determinante              | ‚úÖ       | ‚ùå       | ‚ùå     | ‚úÖ   | ‚ùå    |
| Multiplica√ß√£o Matricial   | ‚úÖ       | ‚úÖ       | ‚ùå     | ‚ùå   | ‚úÖ    |

---

## üñ•Ô∏è Equipamentos e Softwares Utilizados

Para o desenvolvimento e execu√ß√£o do projeto do coprocessador aritm√©tico especializado em multiplica√ß√£o matricial, utilizamos os seguintes recursos de hardware e software:

- **Placa FPGA**: Utilizamos a plataforma **DE1-SoC**, equipada com um FPGA da fam√≠lia Cyclone V e um **processador ARM (HPS)** integrado. Essa placa permitiu a prototipa√ß√£o eficiente das opera√ß√µes aritm√©ticas com matrizes.

- **Software de Desenvolvimento**:
  - **Quartus Prime**: Ambiente principal para **desenvolvimento, s√≠ntese e programa√ß√£o** dos m√≥dulos em Verilog.

- **Linguagens Utilizadas**:
  - **Verilog HDL**: Para desenvolvimento do coprocessador, incluindo o m√≥dulo `MpuOperations.v`, FSM e controle de mem√≥ria.
  - **C**: Para intera√ß√µes com o HPS.

- **Ambiente de Desenvolvimento**:
  - Os testes e compila√ß√µes foram realizados em um sistema com **Sistema Operacional Linux (Ubuntu)**, compat√≠vel com as vers√µes educacionais do Quartus.

- **Programa√ß√£o da FPGA**:
  - A transfer√™ncia do projeto compilado para a placa DE1-SoC foi feita via **interface JTAG**, utilizando o **Programmer** integrado ao Quartus Prime.
---

## üîå LEs, LABs e Pinos

O projeto utilizou recursos da placa **DE1-SoC** de forma eficiente, com baixo consumo de l√≥gica e pinos. Os principais pontos s√£o:

- **Utiliza√ß√£o de L√≥gica**:  
  Foram utilizados **1.360 ALMs (Adaptive Logic Modules)** de um total de 32.070 dispon√≠veis na FPGA **Cyclone V**, representando **apenas 4%** da capacidade total.

- **Uso de Registradores**:  
  O design inclui **1.516 registradores**, distribu√≠dos para controle da FSM, armazenamentos parciais de opera√ß√£o e contadores internos (como o `row` na multiplica√ß√£o matricial).

- **Pinos Utilizados**:  
  Foram utilizados **9 pinos f√≠sicos** da FPGA (2% dos 457 dispon√≠veis), conectando:
  - **3 chaves (SW[2:0])** para controle do **opcode** das opera√ß√µes;
  - **1 chave (SW[3])** para o par√¢metro `size`;
  - **1 bot√£o (KEY[0])** para o **clock** do sistema;
  - Demais pinos utilizados para entrada e sa√≠da de dados via barramento simples e controle de leitura/escrita.

- **Blocos de Mem√≥ria**:  
  O projeto utilizou **1.048.576 bits de mem√≥ria** dos **4.065.280 bits** dispon√≠veis, o que representa **26% da mem√≥ria total**, alocada principalmente para as matrizes A, B e o resultado.

- **Blocos DSP**:  
  Foram utilizados **56 blocos DSP**, o equivalente a **64%** dos dispon√≠veis, indicando que opera√ß√µes como multiplica√ß√µes e somas foram otimizadas com recursos dedicados de hardware.

- **Conex√µes e Mapeamento**:  
  O mapeamento dos pinos foi realizado no **Pin Planner do Quartus**, assegurando compatibilidade com os perif√©ricos da placa. Os pinos foram atribu√≠dos conforme os padr√µes da DE1-SoC, respeitando os bancos de I/O para chaves, bot√µes e LEDs.

> A seguir, uma captura do relat√≥rio de s√≠ntese mostra o detalhamento do uso de recursos da FPGA:

![Relat√≥rio de utiliza√ß√£o da FPGA](./img/foto_le.png)

---

## ‚ñ∂Ô∏è Execu√ß√£o do Projeto

Para compilar e executar o projeto na plataforma DE1-SoC utilizando o Quartus Prime Lite, siga os seguintes passos:

### üì¶ 1. Compila√ß√£o do Projeto
1. Abra o Quartus Prime Lite Edition.
2. No menu superior, v√° at√© `File > Open Project` e selecione o projeto principal (`MpuMain.qpf`).
3. Clique no bot√£o de **Start Compilation** ou acesse pelo menu: `Processing > Start Compilation`.
4. Aguarde at√© o final da compila√ß√£o. O processo pode levar alguns minutos.

### üíæ 2. Grava√ß√£o na FPGA
1. Conecte a placa DE1-SoC ao computador via cabo USB-Blaster.
2. V√° em `Tools > Programmer`.
3. No campo ‚ÄúHardware Setup‚Ä¶‚Äù, selecione `USB-Blaster [USB-0]`.
4. Verifique se o `.sof` gerado est√° corretamente carregado.
5. Clique em ‚ÄúStart‚Äù para gravar o projeto na FPGA.

### üß† 3. Inser√ß√£o de Dados na Mem√≥ria Interna
1. Ap√≥s a programa√ß√£o da FPGA, v√° em `Tools > In-System Memory Content Editor`.
2. Com o JTAG configurado, selecione a mem√≥ria instanciada no projeto.
3. Insira os valores correspondentes √† matriz A e matriz B manualmente na mem√≥ria (conforme o endere√ßo esperado pela FSM).
4. A mem√≥ria possui 256 bits de largura e 4096 de profundidade, com modo de acesso `Read/Write`.

### üéÆ 4. Execu√ß√£o na Placa
A intera√ß√£o com o sistema √© feita diretamente pelos elementos f√≠sicos da placa:

- **Chaves (SW):**
  - SW[2:0] ‚Üí C√≥digo da opera√ß√£o (opcode):
    - `000`: Adi√ß√£o
    - `001`: Subtra√ß√£o
    - `010`: Multiplica√ß√£o por escalar
    - `011`: Matriz oposta
    - `100`: Transposta
    - `101`: Determinante
    - `110`: Multiplica√ß√£o matricial
  - SW[3] ‚Üí Define o tamanho da matriz (`size`)
  
- **Bot√£o (KEY[0]):**
  - Usado como **clock manual** para avan√ßar os estados da m√°quina de controle.
  - Cada pressionamento do bot√£o representa uma borda de subida do clock.

### üì§ 5. Visualiza√ß√£o do Resultado
Ap√≥s a execu√ß√£o da opera√ß√£o, o resultado ser√° gravado de volta na mem√≥ria. Para visualizar:
1. Acesse novamente o **In-System Memory Content Editor**.
2. Leia os valores atualizados nos endere√ßos de sa√≠da definidos pela FSM.
3. Interprete os valores como matriz 5x5 (caso completo), considerando 8 bits por elemento.

---

## ‚úÖ Conclus√£o

O desenvolvimento deste coprocessador aritm√©tico especializado em multiplica√ß√£o matricial proporcionou uma experi√™ncia pr√°tica valiosa na aplica√ß√£o de conceitos de circuitos digitais e arquitetura de computadores. Atrav√©s da linguagem Verilog, foi poss√≠vel estruturar uma solu√ß√£o modular e eficiente, utilizando m√°quinas de estados finitos (FSM) para controle sequencial e barramentos simples para comunica√ß√£o com a mem√≥ria da FPGA.

Durante a constru√ß√£o do projeto, foi poss√≠vel aprender e aplicar com profundidade:
- A manipula√ß√£o de dados em formato de vetor bin√°rio (200 bits representando 25 elementos de 8 bits);
- O uso de blocos `generate` para simplificar opera√ß√µes matriciais em larga escala;
- O controle da mem√≥ria da FPGA utilizando sinais de `read_enable`, `write_enable` e endere√ßamento sequencial;
- A implementa√ß√£o de opera√ß√µes paralelas e arquitetura, otimizando a multiplica√ß√£o de matrizes em m√∫ltiplos ciclos de clock;
- A cria√ß√£o de fun√ß√µes internas no Verilog (`function Det2` e `Det3`) para opera√ß√µes matem√°ticas reutiliz√°veis.

Entre as dificuldades enfrentadas, destacam-se o mapeamento correto dos dados na mem√≥ria e a sincroniza√ß√£o entre leitura, processamento e escrita ‚Äî especialmente durante o controle da FSM. Essas dificuldades foram superadas com testes incrementais, an√°lise das transi√ß√µes de estados.

Todos os requisitos definidos no enunciado do projeto foram atendidos, com exce√ß√£o do c√°lculo da determinante para matrizes de tamanho 4x4 e 5x5. As opera√ß√µes implementadas foram:

- ‚úÖ Adi√ß√£o de matrizes  
- ‚úÖ Subtra√ß√£o de matrizes  
- ‚úÖ Multiplica√ß√£o de matriz por escalar  
- ‚úÖ Matriz oposta  
- ‚úÖ Transposta  
- ‚úÖ Multiplica√ß√£o de matrizes  
- ‚ö†Ô∏è Determinante (*limitado a matrizes at√© 3x3*)

Outros requisitos tamb√©m foram contemplados:
- ‚úÖ C√≥digo em Verilog utilizando apenas os recursos da DE1-SoC  
- ‚úÖ Representa√ß√£o dos elementos com 8 bits  
- ‚úÖ Paralelismo na multiplica√ß√£o  
- ‚úÖ Comunica√ß√£o via barramento simples  
- ‚ùå Comunica√ß√£o com o processador ARM (HPS) n√£o foi implementada

Como ponto de melhoria, destaca-se a possibilidade futura de implementar o c√°lculo da determinante para matrizes de ordem 4 e 5, utilizando expans√£o por cofatores ou outras t√©cnicas mais avan√ßadas. Al√©m disso, seria interessante explorar a comunica√ß√£o direta com o HPS via Avalon para envio e leitura dos dados em tempo real.

Outro aspecto que pode ser aprimorado √© a constru√ß√£o da m√°quina de estados. Embora funcional, parte de sua estrutura foi desenvolvida com solu√ß√µes pontuais e pouco padronizadas, o que pode dificultar manuten√ß√£o e escalabilidade. Uma reformula√ß√£o visando maior clareza e modulariza√ß√£o dos estados traria benef√≠cios tanto para a legibilidade quanto para a robustez do projeto.

---

