# JK触发器设计

ID：4
难度：简单
标签：组合逻辑，标签都是我瞎写的哈
前置：2
后置：3，5

## 实验原理
JK触发器是一种基本的时序逻辑电路，具有两个输入端J和K，以及输出端Q。其特点是：
- 当J=0，K=0时，保持原状态
- 当J=0，K=1时，输出置0
- 当J=1，K=0时，输出置1
- 当J=1，K=1时，输出翻转
此外，异步复位信号可以在任意时刻将输出清零。

## 实验内容
### 任务描述
设计一个带异步复位的JK触发器，在时钟上升沿根据输入信号J和K的组合改变输出状态。

## 设计要求
1. 模块名称：`jk_ff`
2. 端口定义：
   - 输入端口：
     - `clk`: 时钟信号
     - `rst`: 异步复位信号，低电平有效
     - `j`: J输入信号
     - `k`: K输入信号
   - 输出端口：
     - `q`: 输出信号
3. 时序要求：
   - 在时钟上升沿触发
   - 异步复位，低电平有效
4. 功能要求：
   - 复位时输出信号置0
   - 非复位状态下，在时钟上升沿时：
     - J=0，K=0：保持原状态
     - J=0，K=1：输出置0
     - J=1，K=0：输出置1
     - J=1，K=1：输出翻转

## 注意事项
1. 注意复位信号为低电平有效
2. 使用非阻塞赋值(<=)实现时序逻辑
3. 在always块中正确处理异步复位

## 附录
### 状态转换表
| J | K | Q(n+1) |
|:-:|:-:|:------:|
| 0 | 0 | Q(n)   |
| 0 | 1 | 0      |
| 1 | 0 | 1      |
| 1 | 1 | ~Q(n)  |