### 如何接入SOC？

先接入[一生一芯计划仿真用SoC工程](https://github.com/OSCPU/ysyxSoC)以验证自己编写的CPU能够用于接入SOC，之后向组长申请提交代码。

### DMA这个通道有哪些数据需要告知cpu？

SoC没提供DMA ip，可以不用这个功能，但是接口保留; 如果不知道DMA是什么，可以悬空,想弄清楚这个原理，可以参考rocketchip，或者果壳的设计。

### 为什么还有一个slave通道传向cpu？需要学生自己设计DMA控制器吗？

是的，DMA是一个可选项，不做强制要求。但是CPU里没有设计DMA也要保留AXI4 slave接口，不然会违反soc连线规范。

### 频率范围是多少，可以自己选择吗？

提供20MHz、50MHz和100MHz三种外部输入晶振时钟。其中100MHz可以通过PLL倍频(1、1.5、2、2.5、3、3.5、4倍)，最高可以输出400MHz的时钟信号。

###  SoC系统里的时钟分配情况，如核心有倍速运行机制是否可以支持？

范围内的都支持。

### 异步复位同步撤离电路作用？

1.使用异步复位的最大好处就是复位路径上没有延时，复位信号一直连接到触发器的复位端口，而不是像同步复位那样需要经过一个复位控制逻辑(如与门)。这样子就减少了外界信号的影响。

2.当异步复位信号的撤离时刻在时钟有有效沿附近时，就可能导致恢复时间或去除时间不足，即这个时候违背了复位恢复时间或去除时间，这时就可能导致触发器的输出端为亚稳态（注意是可能）增加同步撤离可以避免产生亚稳态。

3.与时钟没有关系，不管时钟上升沿有没有到来，只要复位信号一有效，触发器就会复位，也就是基本上做到实时性；由于与时钟没有关系，因此也可以用在门控时钟里面。

4.综合工具能自动推断出异步复位而不必加入任何综合指令。

### 外设是挂在什么位置 ，是挂在核外的crossbar上吗？

不是，SoC里的外设只有UART和spi，其他的外设（比如GPIO、网口）需要同学们自行在FPGA上例化实现。

### ETHMAC和SDC挂在FPGA上是吗？

是的，挂载在FPGA扩展板上，但是需要同学们自行例化IP实现。

### 接入SOC后PC起始地址是什么？

和flash初始一致，0x3000_0000。

###  SoC接口的手册，地址分配情况，可缓存地址范围、写缓冲地址范围？

可以在[这里](https://github.com/OSCPU/ysyxSoC#%E5%9C%B0%E5%9D%80%E7%A9%BA%E9%97%B4%E5%88%86%E9%85%8D)查询SoC接口规范和地址分配，需要注意的是flash的地址只读不写。

### 有没有Chiplink的资料？

只有开源的代码，没有文档。

### 是否允许我们自己造全可综合的DLL来增加CPU主频呢？

不可以，DLL输出的时钟不可以作为CPU的稳定时钟源。

### floorplan是什么？

后端pr中的一个步骤，目的是确定芯片面积大小，摆放HD macro。

### 跑完测试是不是代表cpu core没有问题了？

不是，不能说明soc和后端集成的时候一定没有问题，但是没跑过测试一定会有问题

### 没有Icache还需不需要保证cache一致性？

不用。

### 在终端中运行python2 check-cpu.py,并输入学号后4位 00xx,会报异常或者错误

python2下输入学号时手动补0有可能会触发相关异常

1.推荐python3运行脚本，python3 cpu-check.py

2.学号后4位代码会自动补0，不需要手动补0
