# DecodificaciÃ³n de NÃºmero Primo con 4 Variables en FPGA  

## ğŸ“Œ Objetivo  
Implementar un sistema en Verilog que lea el valor de 4 switches de la FPGA, interprete su valor como un nÃºmero binario y determine si es un nÃºmero primo.  
El resultado se mostrarÃ¡ encendiendo un LED cuando el nÃºmero sea primo.

---

## ğŸ›  Materiales Necesarios  

- Tarjeta FPGA DE10-Lite  
- Cable USB Blaster para la programaciÃ³n  
- Software Intel Quartus Prime Lite  
- CÃ³digo en Verilog  

---

## âš™ï¸ DescripciÃ³n del Funcionamiento  

- Los 4 switches de la FPGA representan un nÃºmero en formato binario.  
- El sistema interpreta el valor ingresado (desde `0000` hasta `1111`, es decir, de 0 a 15 en decimal).  
- El mÃ³dulo en Verilog evalÃºa si el nÃºmero corresponde a un nÃºmero primo.  
- Si el nÃºmero es primo, el LED se enciende.  
- Si no es primo, el LED permanece apagado.  

---

## ğŸ§  Desarrollo de la PrÃ¡ctica  

### 1ï¸âƒ£ DefiniciÃ³n de Entradas y Salidas  

**Entradas:**  
- `SW[3:0]` â†’ 4 switches que representan el nÃºmero binario  

**Salidas:**  
- `LED` â†’ Indica si el nÃºmero es primo  

---

### 2ï¸âƒ£ ImplementaciÃ³n en Verilog  

- Crear un mÃ³dulo principal que reciba `SW[3:0]` como entrada.  
- Implementar la lÃ³gica combinacional para determinar si el nÃºmero es primo.  
- Asignar la salida del resultado al LED.  

---

### 3ï¸âƒ£ SimulaciÃ³n y VerificaciÃ³n  

- Desarrollar un testbench para comprobar el correcto funcionamiento del mÃ³dulo.  
- Simular todos los valores posibles (0â€“15).  
- Verificar que el LED se active Ãºnicamente para los nÃºmeros primos dentro de ese rango (2, 3, 5, 7, 11, 13).  

---

### 4ï¸âƒ£ Estructura del Repositorio  

```
ğŸ“‚ Decodificador-Primo-FPGA
 â”œâ”€â”€ primo_detector.v
 â”œâ”€â”€ primo_detector_tb.v
 â”œâ”€â”€ constraints.qsf
 â”œâ”€â”€ /imagenes
 â”‚     â”œâ”€â”€ simulacion.png
 â”‚     â””â”€â”€ funcionamiento_fpga.jpg
 â””â”€â”€ README.md
```

---

## âœ… Resultado Esperado  

El sistema debe encender el LED Ãºnicamente cuando el valor ingresado en los switches corresponda a un nÃºmero primo dentro del rango de 0 a 15

## ğŸ“· Evidencia de SimulaciÃ³n

![SimulaciÃ³n](imagenes/Practica1_Wave.png)[](imagenes/Practica1_RTL.png)

## ğŸ’¡ Funcionamiento en FPGA

![Funcionamiento FPGA](imagenes/funcionamiento1_fpga.jpeg)[](imagenes/funcionamiento2_fpga.jpeg)
<p align="center">
  <img src="imagenes/funcionamiento1_fpga.jpeg" width="300"/>
 <img src="imagenes/funcionamiento2_fpga.jpeg" width="300"/>
</p>



