- \> [Home](http://dblp.uni-trier.de/) > [Conferences and Workshops](http://dblp.uni-trier.de/db/conf) > [DAC](http://dblp.uni-trier.de/db/conf/dac/index.html)

  Proceedings of the 53rd Annual Design Automation Conference, DAC 2016, Austin, TX, USA, June 5-9, 2016. ACM 2016, ISBN 978-1-4503-4236-0

- [Li Du](http://dblp.uni-trier.de/pers/hd/d/Du:Li), [Chun-Chen Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Chun=Chen), [Adrian Tang](http://dblp.uni-trier.de/pers/hd/t/Tang_0002:Adrian), [Yan Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Yan), [Yilei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Yilei), [Kye Cheung](http://dblp.uni-trier.de/pers/hd/c/Cheung:Kye), [Mau-Chung Frank Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Mau=Chung_Frank):
  Invited - Airtouch: a novel single layer 3D touch sensing system for human/mobile devices interactions. 1:1-1:6

- [Chun-Chen Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Chun=Chen), [Yen-Hsiang Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Yen=Hsiang), [Yilei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Yilei), [Chien-Heng Wong](http://dblp.uni-trier.de/pers/hd/w/Wong:Chien=Heng), [Tien Pei Chou](http://dblp.uni-trier.de/pers/hd/c/Chou:Tien_Pei), [Young-Kai Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Young=Kai), [M.-C. Frank Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:M==C=_Frank):
  Invited - A 2.2 GHz SRAM with high temperature variation immunity for deep learning application under 28nm. 2:1-2:6

- [Ting-Chou Lu](http://dblp.uni-trier.de/pers/hd/l/Lu:Ting=Chou), [Li-Ren Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Li=Ren), [Yu Lee](http://dblp.uni-trier.de/pers/hd/l/Lee:Yu), [Kun-Ju Tsai](http://dblp.uni-trier.de/pers/hd/t/Tsai:Kun=Ju), [Yu-Te Liao](http://dblp.uni-trier.de/pers/hd/l/Liao:Yu=Te), [Nai-Chen Daniel Cheng](http://dblp.uni-trier.de/pers/hd/c/Cheng:Nai=Chen_Daniel), [Yuan-Hua Chu](http://dblp.uni-trier.de/pers/hd/c/Chu:Yuan=Hua), [Yi-Hsing Tsai](http://dblp.uni-trier.de/pers/hd/t/Tsai:Yi=Hsing), [Fang-Chu Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Fang=Chu), [Tzi-cker Chiueh](http://dblp.uni-trier.de/pers/hd/c/Chiueh:Tzi=cker):
  Invited - Wireless sensor nodes for environmental monitoring in internet of things. 3:1-3:5

- [Xinnian Zheng](http://dblp.uni-trier.de/pers/hd/z/Zheng:Xinnian), [Lizy K. John](http://dblp.uni-trier.de/pers/hd/j/John:Lizy_K=), [Andreas Gerstlauer](http://dblp.uni-trier.de/pers/hd/g/Gerstlauer:Andreas):
  Accurate phase-level cross-platform power and performance estimation. 4:1-4:6

- [Po-Han Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Po=Han), [Cheng-Hsuan Li](http://dblp.uni-trier.de/pers/hd/l/Li:Cheng=Hsuan), [Chia-Lin Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Chia=Lin):
  Latency sensitivity-based cache partitioning for heterogeneous multi-core architecture. 5:1-5:6

- [Yang Song](http://dblp.uni-trier.de/pers/hd/s/Song:Yang), [Kambiz Samadi](http://dblp.uni-trier.de/pers/hd/s/Samadi:Kambiz), [Bill Lin](http://dblp.uni-trier.de/pers/hd/l/Lin:Bill):
  Single-tier virtual queuing: an efficacious memory controller architecture for MPSoCs with multiple realtime cores. 6:1-6:6

- [Keith A. Campbell](http://dblp.uni-trier.de/pers/hd/c/Campbell:Keith_A=), [Leon He](http://dblp.uni-trier.de/pers/hd/h/He:Leon), [Liwei Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Liwei), [Swathi T. Gurumani](http://dblp.uni-trier.de/pers/hd/g/Gurumani:Swathi_T=), [Kyle Rupnow](http://dblp.uni-trier.de/pers/hd/r/Rupnow:Kyle), [Deming Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Deming):
  Debugging and verifying SoC designs through effective cross-layer hardware-software co-simulation. 7:1-7:6

- [Qicheng Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Qicheng), [Chenlei Fang](http://dblp.uni-trier.de/pers/hd/f/Fang:Chenlei), [Fan Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Fan), [Xuan Zeng](http://dblp.uni-trier.de/pers/hd/z/Zeng:Xuan), [Dian Zhou](http://dblp.uni-trier.de/pers/hd/z/Zhou:Dian), [Xin Li](http://dblp.uni-trier.de/pers/hd/l/Li:Xin):
  Efficient performance modeling via Dual-Prior Bayesian Model Fusion for analog and mixed-signal circuits. 8:1-8:6

- [Fa Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Fa), [Xin Li](http://dblp.uni-trier.de/pers/hd/l/Li_0001:Xin):
  Correlated Bayesian Model Fusion: efficient performance modeling of large-scale tunable analog/RF integrated circuits. 9:1-9:6

- [Chenlei Fang](http://dblp.uni-trier.de/pers/hd/f/Fang:Chenlei), [Qicheng Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Qicheng), [Fan Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Fan), [Xuan Zeng](http://dblp.uni-trier.de/pers/hd/z/Zeng:Xuan), [Dian Zhou](http://dblp.uni-trier.de/pers/hd/z/Zhou:Dian), [Xin Li](http://dblp.uni-trier.de/pers/hd/l/Li:Xin):
  Efficient performance modeling of analog integrated circuits via kernel density based sparse regression. 10:1-10:6

- [Honghuang Lin](http://dblp.uni-trier.de/pers/hd/l/Lin:Honghuang), [Peng Li](http://dblp.uni-trier.de/pers/hd/l/Li:Peng):
  Relevance vector and feature machine for statistical analog circuit characterization and built-in self-test optimization. 11:1-11:6

- [Hussam Amrouch](http://dblp.uni-trier.de/pers/hd/a/Amrouch:Hussam), [Behnam Khaleghi](http://dblp.uni-trier.de/pers/hd/k/Khaleghi:Behnam), [Andreas Gerstlauer](http://dblp.uni-trier.de/pers/hd/g/Gerstlauer:Andreas), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  Reliability-aware design to suppress aging. 12:1-12:6

- [Jeremy Constantin](http://dblp.uni-trier.de/pers/hd/c/Constantin:Jeremy), [Andreas Peter Burg](http://dblp.uni-trier.de/pers/hd/b/Burg:Andreas_Peter), [Zheng Wang](http://dblp.uni-trier.de/pers/hd/w/Wang_0020:Zheng), [Anupam Chattopadhyay](http://dblp.uni-trier.de/pers/hd/c/Chattopadhyay:Anupam), [Georgios Karakonstantis](http://dblp.uni-trier.de/pers/hd/k/Karakonstantis:Georgios):
  Statistical fault injection for impact-evaluation of timing errors on application performance. 13:1-13:6

- [Daniele Jahier Pagliari](http://dblp.uni-trier.de/pers/hd/p/Pagliari:Daniele_Jahier), [Enrico Macii](http://dblp.uni-trier.de/pers/hd/m/Macii:Enrico), [Massimo Poncino](http://dblp.uni-trier.de/pers/hd/p/Poncino:Massimo):
  Serial T0: approximate bus encoding for energy-efficient transmission of sensor signals. 14:1-14:6

- [Younghoon Kim](http://dblp.uni-trier.de/pers/hd/k/Kim:Younghoon), [Swagath Venkataramani](http://dblp.uni-trier.de/pers/hd/v/Venkataramani:Swagath), [Kaushik Roy](http://dblp.uni-trier.de/pers/hd/r/Roy_0001:Kaushik), [Anand Raghunathan](http://dblp.uni-trier.de/pers/hd/r/Raghunathan:Anand):
  Designing approximate circuits using clock overgating. 15:1-15:6

- [Jason Cong](http://dblp.uni-trier.de/pers/hd/c/Cong:Jason), [Muhuan Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Muhuan), [Di Wu](http://dblp.uni-trier.de/pers/hd/w/Wu_0010:Di), [Cody Hao Yu](http://dblp.uni-trier.de/pers/hd/y/Yu:Cody_Hao):
  Invited - Heterogeneous datacenters: options and opportunities. 16:1-16:6

- [Luca P. Carloni](http://dblp.uni-trier.de/pers/hd/c/Carloni:Luca_P=):
  Invited - The case for embedded scalable platforms. 17:1-17:6

- [Wei Wen](http://dblp.uni-trier.de/pers/hd/w/Wen:Wei), [Chunpeng Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Chunpeng), [Yandan Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Yandan), [Kent W. Nixon](http://dblp.uni-trier.de/pers/hd/n/Nixon:Kent_W=), [Qing Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Qing), [Mark Barnell](http://dblp.uni-trier.de/pers/hd/b/Barnell:Mark), [Hai Li](http://dblp.uni-trier.de/pers/hd/l/Li_0001:Hai), [Yiran Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Yiran):
  A new learning method for inference accuracy, core occupation, and performance co-optimization on TrueNorth chip. 18:1-18:6

- [Miao Hu](http://dblp.uni-trier.de/pers/hd/h/Hu:Miao), [John Paul Strachan](http://dblp.uni-trier.de/pers/hd/s/Strachan:John_Paul), [Zhiyong Li](http://dblp.uni-trier.de/pers/hd/l/Li:Zhiyong), [Emmanuelle M. Grafals](http://dblp.uni-trier.de/pers/hd/g/Grafals:Emmanuelle_M=), [Noraica Davila](http://dblp.uni-trier.de/pers/hd/d/Davila:Noraica), [Catherine Graves](http://dblp.uni-trier.de/pers/hd/g/Graves:Catherine), [Sity Lam](http://dblp.uni-trier.de/pers/hd/l/Lam:Sity), [Ning Ge](http://dblp.uni-trier.de/pers/hd/g/Ge:Ning), [Jianhua Joshua Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Jianhua_Joshua), [R. Stanley Williams](http://dblp.uni-trier.de/pers/hd/w/Williams:R=_Stanley):
  Dot-product engine for neuromorphic computing: programming 1T1M crossbar to accelerate matrix-vector multiplication. 19:1-19:6

- [Azalia Mirhoseini](http://dblp.uni-trier.de/pers/hd/m/Mirhoseini:Azalia), [Bita Darvish Rouhani](http://dblp.uni-trier.de/pers/hd/r/Rouhani:Bita_Darvish), [Ebrahim M. Songhori](http://dblp.uni-trier.de/pers/hd/s/Songhori:Ebrahim_M=), [Farinaz Koushanfar](http://dblp.uni-trier.de/pers/hd/k/Koushanfar:Farinaz):
  Perform-ML: performance optimized machine learning by platform and content aware customization. 20:1-20:6

- [Yong Shim](http://dblp.uni-trier.de/pers/hd/s/Shim:Yong), [Abhronil Sengupta](http://dblp.uni-trier.de/pers/hd/s/Sengupta:Abhronil), [Kaushik Roy](http://dblp.uni-trier.de/pers/hd/r/Roy_0001:Kaushik):
  Low-power approximate convolution computing unit with domain-wall motion based "spin-memristor" for image processing applications.21:1-21:6

- [Reza Hajisheykhi](http://dblp.uni-trier.de/pers/hd/h/Hajisheykhi:Reza), [Mohammad Roohitavaf](http://dblp.uni-trier.de/pers/hd/r/Roohitavaf:Mohammad), [Ali Ebnenasir](http://dblp.uni-trier.de/pers/hd/e/Ebnenasir:Ali), [Sandeep S. Kulkarni](http://dblp.uni-trier.de/pers/hd/k/Kulkarni:Sandeep_S=):
  A framework for verification of SystemC TLM programs with model slicing: a case study. 22:1-22:6

- [Grace Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Grace), [Yi-Tin Sun](http://dblp.uni-trier.de/pers/hd/s/Sun:Yi=Tin), [Jie-Hong R. Jiang](http://dblp.uni-trier.de/pers/hd/j/Jiang:Jie=Hong_R=):
  Design partitioning for large-scale equivalence checking and functional correction. 23:1-23:6

- [Doowon Lee](http://dblp.uni-trier.de/pers/hd/l/Lee:Doowon), [Tom Kolan](http://dblp.uni-trier.de/pers/hd/k/Kolan:Tom), [Arkadiy Morgenshtein](http://dblp.uni-trier.de/pers/hd/m/Morgenshtein:Arkadiy), [Vitali Sokhin](http://dblp.uni-trier.de/pers/hd/s/Sokhin:Vitali), [Ronny Morad](http://dblp.uni-trier.de/pers/hd/m/Morad:Ronny), [Avi Ziv](http://dblp.uni-trier.de/pers/hd/z/Ziv:Avi), [Valeria Bertacco](http://dblp.uni-trier.de/pers/hd/b/Bertacco:Valeria):
  Probabilistic bug-masking analysis for post-silicon tests in microprocessor verification. 24:1-24:6

- [Mojtaba Ebrahimi](http://dblp.uni-trier.de/pers/hd/e/Ebrahimi:Mojtaba), [Mohammad Hadi Moshrefpour](http://dblp.uni-trier.de/pers/hd/m/Moshrefpour:Mohammad_Hadi), [Mohammad Saber Golanbari](http://dblp.uni-trier.de/pers/hd/g/Golanbari:Mohammad_Saber), [Mehdi Baradaran Tahoori](http://dblp.uni-trier.de/pers/hd/t/Tahoori:Mehdi_Baradaran):
  Fault injection acceleration by simultaneous injection of non-interacting faults. 25:1-25:6

- [Siam U. Hussain](http://dblp.uni-trier.de/pers/hd/h/Hussain:Siam_U=), [Farinaz Koushanfar](http://dblp.uni-trier.de/pers/hd/k/Koushanfar:Farinaz):
  Privacy preserving localization for smart automotive systems. 26:1-26:6

- [Tiana A. Rakotovao](http://dblp.uni-trier.de/pers/hd/r/Rakotovao:Tiana_A=), [Julien Mottin](http://dblp.uni-trier.de/pers/hd/m/Mottin:Julien), [Diego Puschini](http://dblp.uni-trier.de/pers/hd/p/Puschini:Diego), [Christian Laugier](http://dblp.uni-trier.de/pers/hd/l/Laugier:Christian):
  Integration of multi-sensor occupancy grids into automotive ECUs. 27:1-27:6

- [Fedor Smirnov](http://dblp.uni-trier.de/pers/hd/s/Smirnov:Fedor), [Michael Glaß](http://dblp.uni-trier.de/pers/hd/g/Gla=szlig=:Michael), [Felix Reimann](http://dblp.uni-trier.de/pers/hd/r/Reimann:Felix), [Jürgen Teich](http://dblp.uni-trier.de/pers/hd/t/Teich:J=uuml=rgen):
  Formal reliability analysis of switched ethernet automotive networks under transient transmission errors. 28:1-28:6

- [Carles Hernández](http://dblp.uni-trier.de/pers/hd/h/Hern=aacute=ndez:Carles), [Jaume Abella](http://dblp.uni-trier.de/pers/hd/a/Abella:Jaume), [Andrea Gianarro](http://dblp.uni-trier.de/pers/hd/g/Gianarro:Andrea), [Jan Andersson](http://dblp.uni-trier.de/pers/hd/a/Andersson:Jan), [Francisco J. Cazorla](http://dblp.uni-trier.de/pers/hd/c/Cazorla:Francisco_J=):
  Random modulo: a new processor cache design for real-time critical systems. 29:1-29:6

- [Taeyoung Kim](http://dblp.uni-trier.de/pers/hd/k/Kim:Taeyoung), [Zeyu Sun](http://dblp.uni-trier.de/pers/hd/s/Sun:Zeyu), [Chase Cook](http://dblp.uni-trier.de/pers/hd/c/Cook:Chase), [Hengyang Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Hengyang), [Ruiwen Li](http://dblp.uni-trier.de/pers/hd/l/Li:Ruiwen), [Daniel Wong](http://dblp.uni-trier.de/pers/hd/w/Wong_0001:Daniel), [Sheldon X.-D. Tan](http://dblp.uni-trier.de/pers/hd/t/Tan:Sheldon_X==D=):
  Invited - Cross-layer modeling and optimization for electromigration induced reliability. 30:1-30:6

- [Deepashree Sengupta](http://dblp.uni-trier.de/pers/hd/s/Sengupta:Deepashree), [Vivek Mishra](http://dblp.uni-trier.de/pers/hd/m/Mishra:Vivek), [Sachin S. Sapatnekar](http://dblp.uni-trier.de/pers/hd/s/Sapatnekar:Sachin_S=):
  Invited - Optimizing device reliability effects at the intersection of physics, circuits, and architecture. 31:1-31:6

- [Mojtaba Ebrahimi](http://dblp.uni-trier.de/pers/hd/e/Ebrahimi:Mojtaba), [Mehdi Baradaran Tahoori](http://dblp.uni-trier.de/pers/hd/t/Tahoori:Mehdi_Baradaran):
  Invited - Cross-layer approaches for soft error modeling and mitigation. 32:1-32:6

- [Geoff V. Merrett](http://dblp.uni-trier.de/pers/hd/m/Merrett:Geoff_V=):
  Invited - Energy harvesting and transient computing: a paradigm shift for embedded systems? 33:1-33:2

- [Xia Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Xia), [Sheng Ma](http://dblp.uni-trier.de/pers/hd/m/Ma:Sheng), [Yuxi Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Yuxi), [Lieven Eeckhout](http://dblp.uni-trier.de/pers/hd/e/Eeckhout:Lieven), [Zhiying Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Zhiying):
  A low-cost conflict-free NoC for GPGPUs. 34:1-34:6

- [Kevin J. M. Martin](http://dblp.uni-trier.de/pers/hd/m/Martin:Kevin_J=_M=), [Mostafa Rizk](http://dblp.uni-trier.de/pers/hd/r/Rizk:Mostafa), [Martha Johanna Sepúlveda](http://dblp.uni-trier.de/pers/hd/s/Sep=uacute=lveda:Martha_Johanna), [Jean-Philippe Diguet](http://dblp.uni-trier.de/pers/hd/d/Diguet:Jean=Philippe):
  Notifying memories: a case-study on data-flow applications with NoC interfaces implementation. 35:1-35:6

- [Bhavya K. Daya](http://dblp.uni-trier.de/pers/hd/d/Daya:Bhavya_K=), [Li-Shiuan Peh](http://dblp.uni-trier.de/pers/hd/p/Peh:Li=Shiuan), [Anantha P. Chandrakasan](http://dblp.uni-trier.de/pers/hd/c/Chandrakasan:Anantha_P=):
  Quest for high-performance bufferless NoCs with single-cycle express paths and self-learning throttling. 36:1-36:6

- [Ying Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Ying), [Yinhe Han](http://dblp.uni-trier.de/pers/hd/h/Han:Yinhe), [Jun Zhou](http://dblp.uni-trier.de/pers/hd/z/Zhou:Jun), [Huawei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Huawei), [Xiaowei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Xiaowei):
  DISCO: a low overhead in-network data compressor for energy-efficient chip multi-processors. 37:1-37:6

- [Kshitij Bhardwaj](http://dblp.uni-trier.de/pers/hd/b/Bhardwaj:Kshitij), [Steven M. Nowick](http://dblp.uni-trier.de/pers/hd/n/Nowick:Steven_M=):
  Achieving lightweight multicast in asynchronous networks-on-chip using local speculation. 38:1-38:6

- [Sai Vineel Reddy Chittamuru](http://dblp.uni-trier.de/pers/hd/c/Chittamuru:Sai_Vineel_Reddy), [Ishan G. Thakkar](http://dblp.uni-trier.de/pers/hd/t/Thakkar:Ishan_G=), [Sudeep Pasricha](http://dblp.uni-trier.de/pers/hd/p/Pasricha:Sudeep):
  PICO: mitigating heterodyne crosstalk due to process variations and intermodulation effects in photonic NoCs. 39:1-39:6

- [Hua-Yu Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Hua=Yu), [Iris Hui-Ru Jiang](http://dblp.uni-trier.de/pers/hd/j/Jiang:Iris_Hui=Ru):
  Multiple patterning layout decomposition considering complex coloring rules. 40:1-40:6

- [Seongbo Shim](http://dblp.uni-trier.de/pers/hd/s/Shim:Seongbo), [Woohyun Chung](http://dblp.uni-trier.de/pers/hd/c/Chung:Woohyun), [Youngsoo Shin](http://dblp.uni-trier.de/pers/hd/s/Shin:Youngsoo):
  Redundant via insertion for multiple-patterning directed-self-assembly lithography. 41:1-41:6

- [Yixiao Ding](http://dblp.uni-trier.de/pers/hd/d/Ding:Yixiao), [Chris C. N. Chu](http://dblp.uni-trier.de/pers/hd/c/Chu:Chris_C=_N=), [Wai-Kei Mak](http://dblp.uni-trier.de/pers/hd/m/Mak:Wai=Kei):
  Self-aligned double patterning-aware detailed routing with double via insertion and via manufacturability consideration. 42:1-42:6

- [Vivek Mishra](http://dblp.uni-trier.de/pers/hd/m/Mishra:Vivek), [Sachin S. Sapatnekar](http://dblp.uni-trier.de/pers/hd/s/Sapatnekar:Sachin_S=):
  Predicting electromigration mortality under temperature and product lifetime specifications. 43:1-43:6

- [Meng Li](http://dblp.uni-trier.de/pers/hd/l/Li:Meng), [Ye Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Ye), [Michael Orshansky](http://dblp.uni-trier.de/pers/hd/o/Orshansky:Michael):
  A Monte Carlo simulation flow for SEU analysis of sequential circuits. 44:1-44:6

- [Xin Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Xin), [Valeriy Sukharev](http://dblp.uni-trier.de/pers/hd/s/Sukharev:Valeriy), [Zhongdong Qi](http://dblp.uni-trier.de/pers/hd/q/Qi:Zhongdong), [Taeyoung Kim](http://dblp.uni-trier.de/pers/hd/k/Kim:Taeyoung), [Sheldon X.-D. Tan](http://dblp.uni-trier.de/pers/hd/t/Tan:Sheldon_X==D=):
  Physics-based full-chip TDDB assessment for BEOL interconnects. 45:1-45:6

- [Florian Kriebel](http://dblp.uni-trier.de/pers/hd/k/Kriebel:Florian), [Semeen Rehman](http://dblp.uni-trier.de/pers/hd/r/Rehman:Semeen), [Muhammad Shafique](http://dblp.uni-trier.de/pers/hd/s/Shafique:Muhammad), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  ageOpt-RMT: compiler-driven variation-aware aging optimization for redundant multithreading. 46:1-46:6

- [Alok Prakash](http://dblp.uni-trier.de/pers/hd/p/Prakash:Alok), [Hussam Amrouch](http://dblp.uni-trier.de/pers/hd/a/Amrouch:Hussam), [Muhammad Shafique](http://dblp.uni-trier.de/pers/hd/s/Shafique:Muhammad), [Tulika Mitra](http://dblp.uni-trier.de/pers/hd/m/Mitra:Tulika), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  Improving mobile gaming performance through cooperative CPU-GPU thermal management. 47:1-47:6

- [Moslem Didehban](http://dblp.uni-trier.de/pers/hd/d/Didehban:Moslem), [Aviral Shrivastava](http://dblp.uni-trier.de/pers/hd/s/Shrivastava:Aviral):
  nZDC: a compiler technique for near zero silent data corruption. 48:1-48:6

- [Miguel Angel Aguilar](http://dblp.uni-trier.de/pers/hd/a/Aguilar:Miguel_Angel), [Rainer Leupers](http://dblp.uni-trier.de/pers/hd/l/Leupers:Rainer), [Gerd Ascheid](http://dblp.uni-trier.de/pers/hd/a/Ascheid:Gerd), [Luis Gabriel Murillo](http://dblp.uni-trier.de/pers/hd/m/Murillo:Luis_Gabriel):
  Automatic parallelization and accelerator offloading for embedded applications on heterogeneous MPSoCs. 49:1-49:6

- [Chun-Hao Kao](http://dblp.uni-trier.de/pers/hd/k/Kao:Chun=Hao), [Sheng-Wei Cheng](http://dblp.uni-trier.de/pers/hd/c/Cheng:Sheng=Wei), [Pi-Cheng Hsiu](http://dblp.uni-trier.de/pers/hd/h/Hsiu:Pi=Cheng):
  Similarity-based wakeup management for mobile systems in connected standby. 50:1-50:6

- [Atif Yasin](http://dblp.uni-trier.de/pers/hd/y/Yasin:Atif), [Jeff Jun Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Jeff_Jun), [Hu Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Hu), [Siddharth Garg](http://dblp.uni-trier.de/pers/hd/g/Garg:Siddharth), [Sanghamitra Roy](http://dblp.uni-trier.de/pers/hd/r/Roy:Sanghamitra), [Koushik Chakraborty](http://dblp.uni-trier.de/pers/hd/c/Chakraborty:Koushik):
  Synergistic timing speculation for multi-threaded programs. 51:1-51:6

- [Chung-Wei Lin](http://dblp.uni-trier.de/pers/hd/l/Lin:Chung=Wei), [Huafeng Yu](http://dblp.uni-trier.de/pers/hd/y/Yu:Huafeng):
  Invited - Cooperation or competition?: coexistence of safety and security in next-generation ethernet-based automotive networks. 52:1-52:6

- [Mischa Möstl](http://dblp.uni-trier.de/pers/hd/m/M=ouml=stl:Mischa), [Daniel Thiele](http://dblp.uni-trier.de/pers/hd/t/Thiele:Daniel), [Rolf Ernst](http://dblp.uni-trier.de/pers/hd/e/Ernst:Rolf):
  Invited - Towards fail-operational ethernet based in-vehicle networks. 53:1-53:6

- [Xin Zhan](http://dblp.uni-trier.de/pers/hd/z/Zhan:Xin), [Peng Li](http://dblp.uni-trier.de/pers/hd/l/Li:Peng), [Edgar Sánchez-Sinencio](http://dblp.uni-trier.de/pers/hd/s/S=aacute=nchez=Sinencio:Edgar):
  Distributed on-chip regulation: theoretical stability foundation, over-design reduction and performance optimization. 54:1-54:6

- [Ji Li](http://dblp.uni-trier.de/pers/hd/l/Li:Ji), [Jeffrey Draper](http://dblp.uni-trier.de/pers/hd/d/Draper:Jeffrey):
  Accelerating soft-error-rate (SER) estimation in the presence of single event transients. 55:1-55:6

- [Marco Donato](http://dblp.uni-trier.de/pers/hd/d/Donato:Marco), [R. Iris Bahar](http://dblp.uni-trier.de/pers/hd/b/Bahar:R=_Iris), [William R. Patterson](http://dblp.uni-trier.de/pers/hd/p/Patterson:William_R=), [Alexander Zaslavsky](http://dblp.uni-trier.de/pers/hd/z/Zaslavsky:Alexander):
  A fast simulator for the analysis of sub-threshold thermal noise transients. 56:1-56:6

- [Zhuo Feng](http://dblp.uni-trier.de/pers/hd/f/Feng:Zhuo):
  Spectral graph sparsification in nearly-linear time leveraging efficient spectral perturbation analysis. 57:1-57:6

- [Yu-Chieh Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Yu=Chieh), [Bing-Yang Lin](http://dblp.uni-trier.de/pers/hd/l/Lin:Bing=Yang), [Cheng-Wen Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Cheng=Wen), [Mincent Lee](http://dblp.uni-trier.de/pers/hd/l/Lee:Mincent), [Hao Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Hao), [Hung-Chih Lin](http://dblp.uni-trier.de/pers/hd/l/Lin:Hung=Chih), [Ching-Nen Peng](http://dblp.uni-trier.de/pers/hd/p/Peng:Ching=Nen), [Min-Jer Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Min=Jer):
  Efficient probing schemes for fine-pitch pads of InFO wafer-level chip-scale package. 58:1-58:6

- [Jin-Hyun Kang](http://dblp.uni-trier.de/pers/hd/k/Kang:Jin=Hyun), [Nur A. Touba](http://dblp.uni-trier.de/pers/hd/t/Touba:Nur_A=), [Joon-Sung Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Joon=Sung):
  Reducing control bit overhead for X-masking/X-canceling hybrid architecture via pattern partitioning. 59:1-59:6

- [Grace Li Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Grace_Li), [Bing Li](http://dblp.uni-trier.de/pers/hd/l/Li:Bing), [Ulf Schlichtmann](http://dblp.uni-trier.de/pers/hd/s/Schlichtmann:Ulf):
  EffiTest: efficient delay test and statistical prediction for configuring post-silicon tunable buffers. 60:1-60:6

- [Kun Young Chung](http://dblp.uni-trier.de/pers/hd/c/Chung:Kun_Young), [Andrew B. Kahng](http://dblp.uni-trier.de/pers/hd/k/Kahng:Andrew_B=), [Jiajia Li](http://dblp.uni-trier.de/pers/hd/l/Li:Jiajia):
  Comprehensive optimization of scan chain timing during late-stage IC implementation. 61:1-61:6

- [Phillip Stanley-Marbell](http://dblp.uni-trier.de/pers/hd/s/Stanley=Marbell:Phillip), [Martin C. Rinard](http://dblp.uni-trier.de/pers/hd/r/Rinard:Martin_C=):
  Reducing serial I/O power in error-tolerant applications by efficient lossy encoding. 62:1-62:6

- [Jisung Park](http://dblp.uni-trier.de/pers/hd/p/Park:Jisung), [Jaeyong Jeong](http://dblp.uni-trier.de/pers/hd/j/Jeong:Jaeyong), [Sungjin Lee](http://dblp.uni-trier.de/pers/hd/l/Lee:Sungjin), [Youngsun Song](http://dblp.uni-trier.de/pers/hd/s/Song:Youngsun), [Jihong Kim](http://dblp.uni-trier.de/pers/hd/k/Kim:Jihong):
  Improving performance and lifetime of NAND storage systems using relaxed program sequence. 63:1-63:6

- [Chen Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Chen), [Leibo Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Leibo), [Shouyi Yin](http://dblp.uni-trier.de/pers/hd/y/Yin:Shouyi), [Shaojun Wei](http://dblp.uni-trier.de/pers/hd/w/Wei:Shaojun):
  Data cache prefetching via context directed pattern matching for coarse-grained reconfigurable arrays. 64:1-64:6

- [Mengjie Mao](http://dblp.uni-trier.de/pers/hd/m/Mao:Mengjie), [Wujie Wen](http://dblp.uni-trier.de/pers/hd/w/Wen:Wujie), [Xiaoxiao Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Xiaoxiao), [Jingtong Hu](http://dblp.uni-trier.de/pers/hd/h/Hu:Jingtong), [Danghui Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Danghui), [Yiran Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Yiran), [Hai Li](http://dblp.uni-trier.de/pers/hd/l/Li_0001:Hai):
  TEMP: thread batch enabled memory partitioning for GPU. 65:1-65:6

- [Sharad Malik](http://dblp.uni-trier.de/pers/hd/m/Malik:Sharad), [Pramod Subramanyan](http://dblp.uni-trier.de/pers/hd/s/Subramanyan:Pramod):
  Invited - Specification and modeling for systems-on-chip security verification. 66:1-66:6

- [Shreyas Sen](http://dblp.uni-trier.de/pers/hd/s/Sen:Shreyas):
  Invited - Context-aware energy-efficient communication for IoT sensor nodes. 67:1-67:6

- [Eric Cheng](http://dblp.uni-trier.de/pers/hd/c/Cheng:Eric), [Shahrzad Mirkhani](http://dblp.uni-trier.de/pers/hd/m/Mirkhani:Shahrzad), [Lukasz G. Szafaryn](http://dblp.uni-trier.de/pers/hd/s/Szafaryn:Lukasz_G=), [Chen-Yong Cher](http://dblp.uni-trier.de/pers/hd/c/Cher:Chen=Yong), [Hyungmin Cho](http://dblp.uni-trier.de/pers/hd/c/Cho:Hyungmin), [Kevin Skadron](http://dblp.uni-trier.de/pers/hd/s/Skadron:Kevin), [Mircea R. Stan](http://dblp.uni-trier.de/pers/hd/s/Stan:Mircea_R=), [Klas Lilja](http://dblp.uni-trier.de/pers/hd/l/Lilja:Klas), [Jacob A. Abraham](http://dblp.uni-trier.de/pers/hd/a/Abraham:Jacob_A=), [Pradip Bose](http://dblp.uni-trier.de/pers/hd/b/Bose:Pradip), [Subhasish Mitra](http://dblp.uni-trier.de/pers/hd/m/Mitra:Subhasish):
  Clear: <u>c</u>ross-<u>l</u>ayer <u>e</u>xploration for <u>a</u>rchitecting <u>r</u>esilience combining hardware and software techniques to tolerate soft errors in processor cores. 68:1-68:6

- [Victor M. van Santen](http://dblp.uni-trier.de/pers/hd/s/Santen:Victor_M=_van), [Hussam Amrouch](http://dblp.uni-trier.de/pers/hd/a/Amrouch:Hussam), [Javier Martín-Martínez](http://dblp.uni-trier.de/pers/hd/m/Mart=iacute=n=Mart=iacute=nez:Javier), [Montserrat Nafría](http://dblp.uni-trier.de/pers/hd/n/Nafr=iacute=a:Montserrat), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  Designing guardbands for instantaneous aging effects. 69:1-69:6

- [Enes Eken](http://dblp.uni-trier.de/pers/hd/e/Eken:Enes), [Linghao Song](http://dblp.uni-trier.de/pers/hd/s/Song:Linghao), [Ismail Bayram](http://dblp.uni-trier.de/pers/hd/b/Bayram:Ismail), [Cong Xu](http://dblp.uni-trier.de/pers/hd/x/Xu:Cong), [Wujie Wen](http://dblp.uni-trier.de/pers/hd/w/Wen:Wujie), [Yuan Xie](http://dblp.uni-trier.de/pers/hd/x/Xie_0001:Yuan), [Yiran Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Yiran):
  NVSim-VXs: an improved NVSim for variation aware STT-RAM simulation. 70:1-70:6

- [Cheng Zhuo](http://dblp.uni-trier.de/pers/hd/z/Zhuo:Cheng), [Kassan Unda](http://dblp.uni-trier.de/pers/hd/u/Unda:Kassan), [Yiyu Shi](http://dblp.uni-trier.de/pers/hd/s/Shi:Yiyu), [Wei-Kai Shih](http://dblp.uni-trier.de/pers/hd/s/Shih:Wei=Kai):
  A novel cross-layer framework for early-stage power delivery and architecture co-exploration. 71:1-71:6

- [Mehmet Kayaalp](http://dblp.uni-trier.de/pers/hd/k/Kayaalp:Mehmet), [Nael B. Abu-Ghazaleh](http://dblp.uni-trier.de/pers/hd/a/Abu=Ghazaleh:Nael_B=), [Dmitry V. Ponomarev](http://dblp.uni-trier.de/pers/hd/p/Ponomarev:Dmitry_V=), [Aamer Jaleel](http://dblp.uni-trier.de/pers/hd/j/Jaleel:Aamer):
  A high-resolution side-channel attack on last-level cache. 72:1-72:6

- [Ebrahim M. Songhori](http://dblp.uni-trier.de/pers/hd/s/Songhori:Ebrahim_M=), [Shaza Zeitouni](http://dblp.uni-trier.de/pers/hd/z/Zeitouni:Shaza), [Ghada Dessouky](http://dblp.uni-trier.de/pers/hd/d/Dessouky:Ghada), [Thomas Schneider](http://dblp.uni-trier.de/pers/hd/s/Schneider_0003:Thomas), [Ahmad-Reza Sadeghi](http://dblp.uni-trier.de/pers/hd/s/Sadeghi:Ahmad=Reza), [Farinaz Koushanfar](http://dblp.uni-trier.de/pers/hd/k/Koushanfar:Farinaz):
  GarbledCPU: a MIPS processor for secure computation in hardware. 73:1-73:6

- [Yao Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Yao), [Andrew Ferraiuolo](http://dblp.uni-trier.de/pers/hd/f/Ferraiuolo:Andrew), [Danfeng Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Danfeng), [Andrew C. Myers](http://dblp.uni-trier.de/pers/hd/m/Myers:Andrew_C=), [G. Edward Suh](http://dblp.uni-trier.de/pers/hd/s/Suh:G=_Edward):
  SecDCP: secure dynamic cache partitioning for efficient timing channel protection. 74:1-74:6

- [Pengfei Qiu](http://dblp.uni-trier.de/pers/hd/q/Qiu:Pengfei), [Yongqiang Lyu](http://dblp.uni-trier.de/pers/hd/l/Lyu:Yongqiang), [Jiliang Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Jiliang), [Xingwei Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Xingwei), [Di Zhai](http://dblp.uni-trier.de/pers/hd/z/Zhai:Di), [Dongsheng Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Dongsheng), [Gang Qu](http://dblp.uni-trier.de/pers/hd/q/Qu:Gang):
  Physical unclonable functions-based linear encryption against code reuse attacks. 75:1-75:6

- [Nathaniel Ross Pinckney](http://dblp.uni-trier.de/pers/hd/p/Pinckney:Nathaniel_Ross), [Lucian Shifren](http://dblp.uni-trier.de/pers/hd/s/Shifren:Lucian), [Brian Cline](http://dblp.uni-trier.de/pers/hd/c/Cline:Brian), [Saurabh Sinha](http://dblp.uni-trier.de/pers/hd/s/Sinha:Saurabh), [Supreet Jeloka](http://dblp.uni-trier.de/pers/hd/j/Jeloka:Supreet), [Ronald G. Dreslinski](http://dblp.uni-trier.de/pers/hd/d/Dreslinski:Ronald_G=), [Trevor N. Mudge](http://dblp.uni-trier.de/pers/hd/m/Mudge:Trevor_N=), [Dennis Sylvester](http://dblp.uni-trier.de/pers/hd/s/Sylvester:Dennis), [David Blaauw](http://dblp.uni-trier.de/pers/hd/b/Blaauw:David):
  Near-threshold computing in FinFET technologies: opportunities for improved voltage scalability. 76:1-76:6

- [Kyungwook Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Kyungwook), [Saurabh Sinha](http://dblp.uni-trier.de/pers/hd/s/Sinha:Saurabh), [Brian Cline](http://dblp.uni-trier.de/pers/hd/c/Cline:Brian), [Greg Yeric](http://dblp.uni-trier.de/pers/hd/y/Yeric:Greg), [Sung Kyu Lim](http://dblp.uni-trier.de/pers/hd/l/Lim:Sung_Kyu):
  Match-making for monolithic 3D IC: finding the right technology node. 77:1-77:6

- [Kristof Blutman](http://dblp.uni-trier.de/pers/hd/b/Blutman:Kristof), [Ajay Kapoor](http://dblp.uni-trier.de/pers/hd/k/Kapoor:Ajay), [Jacinto Garcia Martinez](http://dblp.uni-trier.de/pers/hd/m/Martinez:Jacinto_Garcia), [Hamed Fatemi](http://dblp.uni-trier.de/pers/hd/f/Fatemi:Hamed), [José Pineda de Gyvez](http://dblp.uni-trier.de/pers/hd/g/Gyvez:Jos=eacute=_Pineda_de):
  Lower power by voltage stacking: a fine-grained system design approach. 78:1-78:5

- [Johannes Maximilian Kühn](http://dblp.uni-trier.de/pers/hd/k/K=uuml=hn:Johannes_Maximilian), [Hideharu Amano](http://dblp.uni-trier.de/pers/hd/a/Amano:Hideharu), [Oliver Bringmann](http://dblp.uni-trier.de/pers/hd/b/Bringmann:Oliver), [Wolfgang Rosenstiel](http://dblp.uni-trier.de/pers/hd/r/Rosenstiel:Wolfgang):
  Leveraging FDSOI through body bias domain partitioning and bias search. 79:1-79:6

- [I-Peng Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:I=Peng), [Hung-Chih Ou](http://dblp.uni-trier.de/pers/hd/o/Ou:Hung=Chih), [Yao-Wen Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Yao=Wen):
  QB-trees: towards an optimal topological representation and its applications to analog layout designs. 80:1-80:6

- [Chau-Chin Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Chau=Chin), [Yen-Chun Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Yen=Chun), [Yu-Sheng Lu](http://dblp.uni-trier.de/pers/hd/l/Lu:Yu=Sheng), [Yun-Chih Kuo](http://dblp.uni-trier.de/pers/hd/k/Kuo:Yun=Chih), [Yao-Wen Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Yao=Wen), [Sy-Yen Kuo](http://dblp.uni-trier.de/pers/hd/k/Kuo:Sy=Yen):
  Timing-driven cell placement optimization for early slack histogram compression. 81:1-81:6

- [Gang Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Gang), [Yue Xu](http://dblp.uni-trier.de/pers/hd/x/Xu:Yue), [Dean Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Dean), [Manoj Ragupathy](http://dblp.uni-trier.de/pers/hd/r/Ragupathy:Manoj), [Yu-Yen Mo](http://dblp.uni-trier.de/pers/hd/m/Mo:Yu=Yen), [Chris C. N. Chu](http://dblp.uni-trier.de/pers/hd/c/Chu:Chris_C=_N=):
  Flip-flop clustering by weighted K-means algorithm. 82:1-82:6

- [Wing-Kai Chow](http://dblp.uni-trier.de/pers/hd/c/Chow:Wing=Kai), [Chak-Wa Pui](http://dblp.uni-trier.de/pers/hd/p/Pui:Chak=Wa), [Evangeline F. Y. Young](http://dblp.uni-trier.de/pers/hd/y/Young:Evangeline_F=_Y=):
  Legalization algorithm for multiple-row height standard cell design. 83:1-83:6

- [Kai-Han Tseng](http://dblp.uni-trier.de/pers/hd/t/Tseng:Kai=Han), [Yao-Wen Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Yao=Wen), [Charles C. C. Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Charles_C=_C=):
  Minimum-implant-area-aware detailed placement with spacing constraints. 84:1-84:6

- [Derong Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Derong), [Bei Yu](http://dblp.uni-trier.de/pers/hd/y/Yu:Bei), [Salim Chowdhury](http://dblp.uni-trier.de/pers/hd/c/Chowdhury:Salim), [David Z. Pan](http://dblp.uni-trier.de/pers/hd/p/Pan:David_Z=):
  Incremental layer assignment for critical path timing. 85:1-85:6

- [Rajesh Jayashankara Shridevi](http://dblp.uni-trier.de/pers/hd/s/Shridevi:Rajesh_Jayashankara), [Chidhambaranathan Rajamanikkam](http://dblp.uni-trier.de/pers/hd/r/Rajamanikkam:Chidhambaranathan), [Koushik Chakraborty](http://dblp.uni-trier.de/pers/hd/c/Chakraborty:Koushik), [Sanghamitra Roy](http://dblp.uni-trier.de/pers/hd/r/Roy:Sanghamitra):
  Catching the flu: emerging threats from a third party power management unit. 86:1-86:6

- [S. T. Choden Konigsmark](http://dblp.uni-trier.de/pers/hd/k/Konigsmark:S=_T=_Choden), [Deming Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Deming), [Martin D. F. Wong](http://dblp.uni-trier.de/pers/hd/w/Wong:Martin_D=_F=):
  Information dispersion for trojan defense through high-level synthesis. 87:1-87:6

- [Theodore Winograd](http://dblp.uni-trier.de/pers/hd/w/Winograd:Theodore), [Hassan Salmani](http://dblp.uni-trier.de/pers/hd/s/Salmani:Hassan), [Hamid Mahmoodi](http://dblp.uni-trier.de/pers/hd/m/Mahmoodi:Hamid), [Kris Gaj](http://dblp.uni-trier.de/pers/hd/g/Gaj:Kris), [Houman Homayoun](http://dblp.uni-trier.de/pers/hd/h/Homayoun:Houman):
  Hybrid STT-CMOS designs for reverse-engineering prevention. 88:1-88:6

- [Adib Nahiyan](http://dblp.uni-trier.de/pers/hd/n/Nahiyan:Adib), [Kan Xiao](http://dblp.uni-trier.de/pers/hd/x/Xiao:Kan), [Kun Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Kun), [Yier Jin](http://dblp.uni-trier.de/pers/hd/j/Jin:Yier), [Domenic Forte](http://dblp.uni-trier.de/pers/hd/f/Forte:Domenic), [Mark Tehranipoor](http://dblp.uni-trier.de/pers/hd/t/Tehranipoor:Mark):
  AVFSM: a framework for identifying and mitigating vulnerabilities in FSMs. 89:1-89:6

- [Noriyuki Miura](http://dblp.uni-trier.de/pers/hd/m/Miura:Noriyuki), [Zakaria Najm](http://dblp.uni-trier.de/pers/hd/n/Najm:Zakaria), [Wei He](http://dblp.uni-trier.de/pers/hd/h/He:Wei), [Shivam Bhasin](http://dblp.uni-trier.de/pers/hd/b/Bhasin:Shivam), [Xuan Thuy Ngo](http://dblp.uni-trier.de/pers/hd/n/Ngo:Xuan_Thuy), [Makoto Nagata](http://dblp.uni-trier.de/pers/hd/n/Nagata:Makoto), [Jean-Luc Danger](http://dblp.uni-trier.de/pers/hd/d/Danger:Jean=Luc):
  PLL to the rescue: a novel EM fault countermeasure. 90:1-90:6

- [Franz Ferdinand Brasser](http://dblp.uni-trier.de/pers/hd/b/Brasser:Franz_Ferdinand), [Kasper Bonne Rasmussen](http://dblp.uni-trier.de/pers/hd/r/Rasmussen:Kasper_Bonne), [Ahmad-Reza Sadeghi](http://dblp.uni-trier.de/pers/hd/s/Sadeghi:Ahmad=Reza), [Gene Tsudik](http://dblp.uni-trier.de/pers/hd/t/Tsudik:Gene):
  Remote attestation for low-end embedded devices: the prover's perspective. 91:1-91:6

- [Tseng-Yi Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Tseng=Yi), [Yuan-Hao Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Yuan=Hao), [Chien-Chung Ho](http://dblp.uni-trier.de/pers/hd/h/Ho:Chien=Chung), [Shuo-Han Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Shuo=Han):
  Enabling sub-blocks erase management to boost the performance of 3D NAND flash memory. 92:1-92:6

- [Marjan Asadinia](http://dblp.uni-trier.de/pers/hd/a/Asadinia:Marjan), [Majid Jalili](http://dblp.uni-trier.de/pers/hd/j/Jalili_0001:Majid), [Hamid Sarbazi-Azad](http://dblp.uni-trier.de/pers/hd/s/Sarbazi=Azad:Hamid):
  BLESS: a simple and efficient scheme for prolonging PCM lifetime. 93:1-93:6

- [Hongwen Dai](http://dblp.uni-trier.de/pers/hd/d/Dai:Hongwen), [Chao Li](http://dblp.uni-trier.de/pers/hd/l/Li:Chao), [Huiyang Zhou](http://dblp.uni-trier.de/pers/hd/z/Zhou:Huiyang), [Saurabh Gupta](http://dblp.uni-trier.de/pers/hd/g/Gupta:Saurabh), [Christos Kartsaklis](http://dblp.uni-trier.de/pers/hd/k/Kartsaklis:Christos), [Mike Mantor](http://dblp.uni-trier.de/pers/hd/m/Mantor:Mike):
  A model-driven approach to warp/thread-block level GPU cache bypassing. 94:1-94:6

- [Injoon Hong](http://dblp.uni-trier.de/pers/hd/h/Hong:Injoon), [Jason Clemons](http://dblp.uni-trier.de/pers/hd/c/Clemons:Jason), [Rangharajan Venkatesan](http://dblp.uni-trier.de/pers/hd/v/Venkatesan:Rangharajan), [Iuri Frosio](http://dblp.uni-trier.de/pers/hd/f/Frosio:Iuri), [Brucek Khailany](http://dblp.uni-trier.de/pers/hd/k/Khailany:Brucek), [Stephen W. Keckler](http://dblp.uni-trier.de/pers/hd/k/Keckler:Stephen_W=):
  A real-time energy-efficient superpixel hardware accelerator for mobile computer vision applications. 95:1-95:6

- [Sana Mazahir](http://dblp.uni-trier.de/pers/hd/m/Mazahir:Sana), [Osman Hasan](http://dblp.uni-trier.de/pers/hd/h/Hasan:Osman), [Rehan Hafiz](http://dblp.uni-trier.de/pers/hd/h/Hafiz:Rehan), [Muhammad Shafique](http://dblp.uni-trier.de/pers/hd/s/Shafique:Muhammad), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  An area-efficient consolidated configurable error correction for approximate hardware accelerators. 96:1-96:6

- [Matthew Vilim](http://dblp.uni-trier.de/pers/hd/v/Vilim:Matthew), [Henry Duwe](http://dblp.uni-trier.de/pers/hd/d/Duwe:Henry), [Rakesh Kumar](http://dblp.uni-trier.de/pers/hd/k/Kumar_0002:Rakesh):
  Approximate bitcoin mining. 97:1-97:6

- [Priyadarshini Panda](http://dblp.uni-trier.de/pers/hd/p/Panda:Priyadarshini), [Abhronil Sengupta](http://dblp.uni-trier.de/pers/hd/s/Sengupta:Abhronil), [Syed Shakib Sarwar](http://dblp.uni-trier.de/pers/hd/s/Sarwar:Syed_Shakib), [Gopalakrishnan Srinivasan](http://dblp.uni-trier.de/pers/hd/s/Srinivasan:Gopalakrishnan), [Swagath Venkataramani](http://dblp.uni-trier.de/pers/hd/v/Venkataramani:Swagath), [Anand Raghunathan](http://dblp.uni-trier.de/pers/hd/r/Raghunathan:Anand), [Kaushik Roy](http://dblp.uni-trier.de/pers/hd/r/Roy_0001:Kaushik):
  Invited - Cross-layer approximations for neuromorphic computing: from devices to circuits and systems. 98:1-98:6

- [Muhammad Shafique](http://dblp.uni-trier.de/pers/hd/s/Shafique:Muhammad), [Rehan Hafiz](http://dblp.uni-trier.de/pers/hd/h/Hafiz:Rehan), [Semeen Rehman](http://dblp.uni-trier.de/pers/hd/r/Rehman:Semeen), [Walaa El-Harouni](http://dblp.uni-trier.de/pers/hd/e/El=Harouni:Walaa), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  Invited - Cross-layer approximate computing: from logic to architectures. 99:1-99:6

- [Matthias Jung](http://dblp.uni-trier.de/pers/hd/j/Jung_0001:Matthias), [Deepak M. Mathew](http://dblp.uni-trier.de/pers/hd/m/Mathew:Deepak_M=), [Christian Weis](http://dblp.uni-trier.de/pers/hd/w/Weis:Christian), [Norbert Wehn](http://dblp.uni-trier.de/pers/hd/w/Wehn:Norbert):
  Invited - Approximate computing with partially unreliable dynamic random access memory - approximate DRAM. 100:1-100:4

- [Tsun-Ming Tseng](http://dblp.uni-trier.de/pers/hd/t/Tseng:Tsun=Ming), [Bing Li](http://dblp.uni-trier.de/pers/hd/l/Li:Bing), [Ching-Feng Yeh](http://dblp.uni-trier.de/pers/hd/y/Yeh:Ching=Feng), [Hsiang-Chieh Jhan](http://dblp.uni-trier.de/pers/hd/j/Jhan:Hsiang=Chieh), [Zuo-Min Tsai](http://dblp.uni-trier.de/pers/hd/t/Tsai:Zuo=Min), [Mark Po-Hung Lin](http://dblp.uni-trier.de/pers/hd/l/Lin:Mark_Po=Hung), [Ulf Schlichtmann](http://dblp.uni-trier.de/pers/hd/s/Schlichtmann:Ulf):
  Novel CMOS RFIC layout generation with concurrent device placement and fixed-length microstrip routing. 101:1-101:6

- [Florin Burcea](http://dblp.uni-trier.de/pers/hd/b/Burcea:Florin), [Husni M. Habal](http://dblp.uni-trier.de/pers/hd/h/Habal:Husni_M=), [Helmut E. Graeb](http://dblp.uni-trier.de/pers/hd/g/Graeb:Helmut_E=):
  Procedural capacitor placement in differential charge-scaling converters by nonlinearity analysis. 102:1-102:6

- [Abhilash Karnatakam Nagabhushana](http://dblp.uni-trier.de/pers/hd/n/Nagabhushana:Abhilash_Karnatakam), [Haibo Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Haibo):
  A novel time and voltage based SAR ADC design with self-learning technique. 103:1-103:6

- [Renzhi Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Renzhi), [Jeffrey A. Weldon](http://dblp.uni-trier.de/pers/hd/w/Weldon:Jeffrey_A=), [Larry T. Pileggi](http://dblp.uni-trier.de/pers/hd/p/Pileggi:Larry_T=):
  Extended statistical element selection: a calibration method for high resolution in analog/RF designs. 104:1-104:6

- [Soheil Hashemi](http://dblp.uni-trier.de/pers/hd/h/Hashemi:Soheil), [R. Iris Bahar](http://dblp.uni-trier.de/pers/hd/b/Bahar:R=_Iris), [Sherief Reda](http://dblp.uni-trier.de/pers/hd/r/Reda:Sherief):
  A low-power dynamic divider for approximate applications. 105:1-105:6

- [Farhana Sharmin Snigdha](http://dblp.uni-trier.de/pers/hd/s/Snigdha:Farhana_Sharmin), [Deepashree Sengupta](http://dblp.uni-trier.de/pers/hd/s/Sengupta:Deepashree), [Jiang Hu](http://dblp.uni-trier.de/pers/hd/h/Hu:Jiang), [Sachin S. Sapatnekar](http://dblp.uni-trier.de/pers/hd/s/Sapatnekar:Sachin_S=):
  Optimal design of JPEG hardware under the approximate computing paradigm. 106:1-106:6

- [Alireza Shafaei](http://dblp.uni-trier.de/pers/hd/s/Shafaei:Alireza), [Hassan Afzali-Kusha](http://dblp.uni-trier.de/pers/hd/a/Afzali=Kusha:Hassan), [Massoud Pedram](http://dblp.uni-trier.de/pers/hd/p/Pedram:Massoud):
  Minimizing the energy-delay product of SRAM arrays using a device-circuit-architecture co-optimization framework. 107:1-107:6

- [Advait Madhavan](http://dblp.uni-trier.de/pers/hd/m/Madhavan:Advait), [Timothy Sherwood](http://dblp.uni-trier.de/pers/hd/s/Sherwood:Timothy), [Dmitri B. Strukov](http://dblp.uni-trier.de/pers/hd/s/Strukov:Dmitri_B=):
  Energy efficient computation with asynchronous races. 108:1-108:6

- [Young-kyu Choi](http://dblp.uni-trier.de/pers/hd/c/Choi:Young=kyu), [Jason Cong](http://dblp.uni-trier.de/pers/hd/c/Cong:Jason), [Zhenman Fang](http://dblp.uni-trier.de/pers/hd/f/Fang:Zhenman), [Yuchen Hao](http://dblp.uni-trier.de/pers/hd/h/Hao:Yuchen), [Glenn Reinman](http://dblp.uni-trier.de/pers/hd/r/Reinman:Glenn), [Peng Wei](http://dblp.uni-trier.de/pers/hd/w/Wei:Peng):
  A quantitative analysis on microarchitectures of modern CPU-FPGA platforms. 109:1-109:6

- [Ying Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Ying), [Jie Xu](http://dblp.uni-trier.de/pers/hd/x/Xu:Jie), [Yinhe Han](http://dblp.uni-trier.de/pers/hd/h/Han:Yinhe), [Huawei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Huawei), [Xiaowei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Xiaowei):
  DeepBurning: automatic generation of FPGA-based learning accelerators for the neural network family. 110:1-110:6

- [Hongyan Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Hongyan), [Lars Bauer](http://dblp.uni-trier.de/pers/hd/b/Bauer:Lars), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  Resource budgeting for reliability in reconfigurable architectures. 111:1-111:6

- [Sebastian Haas](http://dblp.uni-trier.de/pers/hd/h/Haas:Sebastian), [Oliver Arnold](http://dblp.uni-trier.de/pers/hd/a/Arnold:Oliver), [Benedikt Nöthen](http://dblp.uni-trier.de/pers/hd/n/N=ouml=then:Benedikt), [Stefan Scholze](http://dblp.uni-trier.de/pers/hd/s/Scholze:Stefan), [Georg Ellguth](http://dblp.uni-trier.de/pers/hd/e/Ellguth:Georg), [Andreas Dixius](http://dblp.uni-trier.de/pers/hd/d/Dixius:Andreas), [Sebastian Höppner](http://dblp.uni-trier.de/pers/hd/h/H=ouml=ppner:Sebastian), [Stefan Schiefer](http://dblp.uni-trier.de/pers/hd/s/Schiefer:Stefan), [Stephan Hartmann](http://dblp.uni-trier.de/pers/hd/h/Hartmann:Stephan), [Stephan Henker](http://dblp.uni-trier.de/pers/hd/h/Henker:Stephan), [Thomas Hocker](http://dblp.uni-trier.de/pers/hd/h/Hocker:Thomas), [Jörg Schreiter](http://dblp.uni-trier.de/pers/hd/s/Schreiter:J=ouml=rg), [Holger Eisenreich](http://dblp.uni-trier.de/pers/hd/e/Eisenreich:Holger), [Jens-Uwe Schlüßler](http://dblp.uni-trier.de/pers/hd/s/Schl=uuml==szlig=ler:Jens=Uwe), [Dennis Walter](http://dblp.uni-trier.de/pers/hd/w/Walter:Dennis), [Tobias Seifert](http://dblp.uni-trier.de/pers/hd/s/Seifert:Tobias), [Friedrich Pauls](http://dblp.uni-trier.de/pers/hd/p/Pauls:Friedrich), [Mattis Hasler](http://dblp.uni-trier.de/pers/hd/h/Hasler:Mattis), [Yong Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Yong), [Hermann Hensel](http://dblp.uni-trier.de/pers/hd/h/Hensel:Hermann), [Sadia Moriam](http://dblp.uni-trier.de/pers/hd/m/Moriam:Sadia), [Emil Matús](http://dblp.uni-trier.de/pers/hd/m/Mat=uacute=s:Emil), [Christian Mayr](http://dblp.uni-trier.de/pers/hd/m/Mayr:Christian), [René Schüffny](http://dblp.uni-trier.de/pers/hd/s/Sch=uuml=ffny:Ren=eacute=), [Gerhard P. Fettweis](http://dblp.uni-trier.de/pers/hd/f/Fettweis:Gerhard_P=):
  An MPSoC for energy-efficient database query processing. 112:1-112:6

- [Debjit Sinha](http://dblp.uni-trier.de/pers/hd/s/Sinha:Debjit), [Vladimir Zolotov](http://dblp.uni-trier.de/pers/hd/z/Zolotov:Vladimir), [Sheshashayee K. Raghunathan](http://dblp.uni-trier.de/pers/hd/r/Raghunathan:Sheshashayee_K=), [Michael H. Wood](http://dblp.uni-trier.de/pers/hd/w/Wood:Michael_H=), [Kerim Kalafala](http://dblp.uni-trier.de/pers/hd/k/Kalafala:Kerim):
  Practical statistical static timing analysis with current source models. 113:1-113:6

- [Vasant Rao](http://dblp.uni-trier.de/pers/hd/r/Rao:Vasant), [Debjit Sinha](http://dblp.uni-trier.de/pers/hd/s/Sinha:Debjit), [Nitin Srimal](http://dblp.uni-trier.de/pers/hd/s/Srimal:Nitin), [Prabhat K. Maurya](http://dblp.uni-trier.de/pers/hd/m/Maurya:Prabhat_K=):
  Statistical path tracing in timing graphs. 114:1-114:6

- [Hiromitsu Awano](http://dblp.uni-trier.de/pers/hd/a/Awano:Hiromitsu), [Takashi Sato](http://dblp.uni-trier.de/pers/hd/s/Sato:Takashi):
  Efficient transistor-level timing yield estimation via line sampling. 115:1-115:6

- [Tsung-Wei Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Tsung=Wei), [Martin D. F. Wong](http://dblp.uni-trier.de/pers/hd/w/Wong:Martin_D=_F=), [Debjit Sinha](http://dblp.uni-trier.de/pers/hd/s/Sinha:Debjit), [Kerim Kalafala](http://dblp.uni-trier.de/pers/hd/k/Kalafala:Kerim), [Natesan Venkateswaran](http://dblp.uni-trier.de/pers/hd/v/Venkateswaran:Natesan):
  A distributed timing analysis framework for large designs. 116:1-116:6

- [Mathias Soeken](http://dblp.uni-trier.de/pers/hd/s/Soeken:Mathias), [Saeideh Shirinzadeh](http://dblp.uni-trier.de/pers/hd/s/Shirinzadeh:Saeideh), [Pierre-Emmanuel Gaillardon](http://dblp.uni-trier.de/pers/hd/g/Gaillardon:Pierre=Emmanuel), [Luca Gaetano Amarù](http://dblp.uni-trier.de/pers/hd/a/Amar=ugrave=:Luca_Gaetano), [Rolf Drechsler](http://dblp.uni-trier.de/pers/hd/d/Drechsler:Rolf), [Giovanni De Micheli](http://dblp.uni-trier.de/pers/hd/m/Micheli:Giovanni_De):
  An MIG-based compiler for programmable logic-in-memory architectures. 117:1-117:6

- [Sumitha George](http://dblp.uni-trier.de/pers/hd/g/George:Sumitha), [Kaisheng Ma](http://dblp.uni-trier.de/pers/hd/m/Ma:Kaisheng), [Ahmedullah Aziz](http://dblp.uni-trier.de/pers/hd/a/Aziz:Ahmedullah), [Xueqing Li](http://dblp.uni-trier.de/pers/hd/l/Li:Xueqing), [Asif Khan](http://dblp.uni-trier.de/pers/hd/k/Khan:Asif), [Sayeef Salahuddin](http://dblp.uni-trier.de/pers/hd/s/Salahuddin:Sayeef), [Meng-Fan Chang](http://dblp.uni-trier.de/pers/hd/c/Chang:Meng=Fan), [Suman Datta](http://dblp.uni-trier.de/pers/hd/d/Datta:Suman), [John Sampson](http://dblp.uni-trier.de/pers/hd/s/Sampson:John), [Sumeet Kumar Gupta](http://dblp.uni-trier.de/pers/hd/g/Gupta:Sumeet_Kumar), [Vijaykrishnan Narayanan](http://dblp.uni-trier.de/pers/hd/n/Narayanan:Vijaykrishnan):
  Nonvolatile memory design based on ferroelectric FETs. 118:1-118:6

- [Hang Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Hang), [Xuhao Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Xuhao), [Nong Xiao](http://dblp.uni-trier.de/pers/hd/x/Xiao:Nong), [Fang Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Fang):
  Architecting energy-efficient STT-RAM based register file on GPGPUs via delta compression. 119:1-119:6

- [Wang Kang](http://dblp.uni-trier.de/pers/hd/k/Kang:Wang), [Tingting Pang](http://dblp.uni-trier.de/pers/hd/p/Pang:Tingting), [Bi Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Bi), [Weifeng Lv](http://dblp.uni-trier.de/pers/hd/l/Lv:Weifeng), [Youguang Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Youguang), [Guangyu Sun](http://dblp.uni-trier.de/pers/hd/s/Sun:Guangyu), [Weisheng Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Weisheng):
  PDS: pseudo-differential sensing scheme for STT-MRAM. 120:1-120:6

- [Tigist Abera](http://dblp.uni-trier.de/pers/hd/a/Abera:Tigist), [N. Asokan](http://dblp.uni-trier.de/pers/hd/a/Asokan:N=), [Lucas Davi](http://dblp.uni-trier.de/pers/hd/d/Davi:Lucas), [Farinaz Koushanfar](http://dblp.uni-trier.de/pers/hd/k/Koushanfar:Farinaz), [Andrew Paverd](http://dblp.uni-trier.de/pers/hd/p/Paverd:Andrew), [Ahmad-Reza Sadeghi](http://dblp.uni-trier.de/pers/hd/s/Sadeghi:Ahmad=Reza), [Gene Tsudik](http://dblp.uni-trier.de/pers/hd/t/Tsudik:Gene):
  Invited - Things, trouble, trust: on building trust in IoT systems. 121:1-121:6

- [Nancy Cam-Winget](http://dblp.uni-trier.de/pers/hd/c/Cam=Winget:Nancy), [Ahmad-Reza Sadeghi](http://dblp.uni-trier.de/pers/hd/s/Sadeghi:Ahmad=Reza), [Yier Jin](http://dblp.uni-trier.de/pers/hd/j/Jin:Yier):
  Invited - Can IoT be secured: emerging challenges in connecting the unconnected. 122:1-122:6

- [Lili Song](http://dblp.uni-trier.de/pers/hd/s/Song:Lili), [Ying Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Ying), [Yinhe Han](http://dblp.uni-trier.de/pers/hd/h/Han:Yinhe), [Xin Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Xin), [Bosheng Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Bosheng), [Xiaowei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Xiaowei):
  C-brain: a deep learning accelerator that tames the diversity of CNNs through adaptive data-level parallelization. 123:1-123:6

- [Kyounghoon Kim](http://dblp.uni-trier.de/pers/hd/k/Kim:Kyounghoon), [Jungki Kim](http://dblp.uni-trier.de/pers/hd/k/Kim:Jungki), [Joonsang Yu](http://dblp.uni-trier.de/pers/hd/y/Yu:Joonsang), [Jungwoo Seo](http://dblp.uni-trier.de/pers/hd/s/Seo:Jungwoo), [Jongeun Lee](http://dblp.uni-trier.de/pers/hd/l/Lee:Jongeun), [Kiyoung Choi](http://dblp.uni-trier.de/pers/hd/c/Choi:Kiyoung):
  Dynamic energy-accuracy trade-off using stochastic computing in deep neural networks. 124:1-124:6

- [Lixue Xia](http://dblp.uni-trier.de/pers/hd/x/Xia:Lixue), [Tianqi Tang](http://dblp.uni-trier.de/pers/hd/t/Tang:Tianqi), [Wenqin Huangfu](http://dblp.uni-trier.de/pers/hd/h/Huangfu:Wenqin), [Ming Cheng](http://dblp.uni-trier.de/pers/hd/c/Cheng:Ming), [Xiling Yin](http://dblp.uni-trier.de/pers/hd/y/Yin:Xiling), [Boxun Li](http://dblp.uni-trier.de/pers/hd/l/Li:Boxun), [Yu Wang](http://dblp.uni-trier.de/pers/hd/w/Wang_0002:Yu), [Huazhong Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Huazhong):
  Switched by input: power efficient structure for RRAM-based convolutional neural network. 125:1-125:6

- [Jaeyong Chung](http://dblp.uni-trier.de/pers/hd/c/Chung:Jaeyong), [Taehwan Shin](http://dblp.uni-trier.de/pers/hd/s/Shin:Taehwan):
  Simplifying deep neural networks for neuromorphic architectures. 126:1-126:6

- [Vincent Camus](http://dblp.uni-trier.de/pers/hd/c/Camus:Vincent), [Jeremy Schlachter](http://dblp.uni-trier.de/pers/hd/s/Schlachter:Jeremy), [Christian C. Enz](http://dblp.uni-trier.de/pers/hd/e/Enz:Christian_C=):
  A low-power *carry cut-back* approximate adder with fixed-point implementation and floating-point precision. 127:1-127:6

- [Yi Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Yi), [Weikang Qian](http://dblp.uni-trier.de/pers/hd/q/Qian:Weikang):
  An efficient method for multi-level approximate logic synthesis under error rate constraint. 128:1-128:6

- [Arun Chandrasekharan](http://dblp.uni-trier.de/pers/hd/c/Chandrasekharan:Arun), [Mathias Soeken](http://dblp.uni-trier.de/pers/hd/s/Soeken:Mathias), [Daniel Große](http://dblp.uni-trier.de/pers/hd/g/Gro=szlig=e:Daniel), [Rolf Drechsler](http://dblp.uni-trier.de/pers/hd/d/Drechsler:Rolf):
  Precise error determination of approximated components in sequential circuits with model checking. 129:1-129:6

- [Hsin-Ho Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Hsin=Ho), [Huimei Cheng](http://dblp.uni-trier.de/pers/hd/c/Cheng:Huimei), [Chris C. N. Chu](http://dblp.uni-trier.de/pers/hd/c/Chu:Chris_C=_N=), [Peter A. Beerel](http://dblp.uni-trier.de/pers/hd/b/Beerel:Peter_A=):
  Area optimization of resilient designs guided by a mixed integer geometric program. 130:1-130:6

- [Tianyi Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Tianyi), [Qiushi Han](http://dblp.uni-trier.de/pers/hd/h/Han:Qiushi), [Shi Sha](http://dblp.uni-trier.de/pers/hd/s/Sha:Shi), [Wujie Wen](http://dblp.uni-trier.de/pers/hd/w/Wen:Wujie), [Gang Quan](http://dblp.uni-trier.de/pers/hd/q/Quan:Gang), [Meikang Qiu](http://dblp.uni-trier.de/pers/hd/q/Qiu:Meikang):
  On harmonic fixed-priority scheduling of periodic real-time tasks with constrained deadlines. 131:1-131:6

- [Alejandro Masrur](http://dblp.uni-trier.de/pers/hd/m/Masrur:Alejandro):
  A probabilistic scheduling framework for mixed-criticality systems. 132:1-132:6

- [Anuj Pathania](http://dblp.uni-trier.de/pers/hd/p/Pathania:Anuj), [Vanchinathan Venkataramani](http://dblp.uni-trier.de/pers/hd/v/Venkataramani:Vanchinathan), [Muhammad Shafique](http://dblp.uni-trier.de/pers/hd/s/Shafique:Muhammad), [Tulika Mitra](http://dblp.uni-trier.de/pers/hd/m/Mitra:Tulika), [Jörg Henkel](http://dblp.uni-trier.de/pers/hd/h/Henkel:J=ouml=rg):
  Distributed scheduling for many-cores using cooperative game theory. 133:1-133:6

- [Wen-Hung Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Wen=Hung), [Jian-Jia Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Jian=Jia):
  Utilization bounds on allocating rate-monotonic scheduled multi-mode tasks on multiprocessor systems. 134:1-134:6

- [Cunxi Yu](http://dblp.uni-trier.de/pers/hd/y/Yu:Cunxi), [Maciej J. Ciesielski](http://dblp.uni-trier.de/pers/hd/c/Ciesielski:Maciej_J=), [Mihir Choudhury](http://dblp.uni-trier.de/pers/hd/c/Choudhury:Mihir), [Andrew Sullivan](http://dblp.uni-trier.de/pers/hd/s/Sullivan:Andrew):
  DAG-aware logic synthesis of datapaths. 135:1-135:6

- [Guanwen Zhong](http://dblp.uni-trier.de/pers/hd/z/Zhong:Guanwen), [Alok Prakash](http://dblp.uni-trier.de/pers/hd/p/Prakash:Alok), [Yun Liang](http://dblp.uni-trier.de/pers/hd/l/Liang:Yun), [Tulika Mitra](http://dblp.uni-trier.de/pers/hd/m/Mitra:Tulika), [Smaïl Niar](http://dblp.uni-trier.de/pers/hd/n/Niar:Sma=iuml=l):
  Lin-analyzer: a high-level performance analysis tool for FPGA-based accelerators. 136:1-136:6

- [Ritchie Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Ritchie), [Gai Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Gai), [Shreesha Srinath](http://dblp.uni-trier.de/pers/hd/s/Srinath:Shreesha), [Christopher Batten](http://dblp.uni-trier.de/pers/hd/b/Batten:Christopher), [Zhiru Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Zhiru):
  Improving high-level synthesis with decoupled data structure optimization. 137:1-137:6

- [Shane T. Fleming](http://dblp.uni-trier.de/pers/hd/f/Fleming:Shane_T=), [David B. Thomas](http://dblp.uni-trier.de/pers/hd/t/Thomas:David_B=):
  StitchUp: automatic control flow protection for high level synthesis circuits. 138:1-138:6

- [Seyed Ali Rokni](http://dblp.uni-trier.de/pers/hd/r/Rokni:Seyed_Ali), [Hassan Ghasemzadeh](http://dblp.uni-trier.de/pers/hd/g/Ghasemzadeh:Hassan):
  Plug-n-learn: automatic learning of computational algorithms in human-centered internet-of-things applications. 139:1-139:6

- [Yu-Wen Jong](http://dblp.uni-trier.de/pers/hd/j/Jong:Yu=Wen), [Pi-Cheng Hsiu](http://dblp.uni-trier.de/pers/hd/h/Hsiu:Pi=Cheng), [Sheng-Wei Cheng](http://dblp.uni-trier.de/pers/hd/c/Cheng:Sheng=Wei), [Tei-Wei Kuo](http://dblp.uni-trier.de/pers/hd/k/Kuo:Tei=Wei):
  A semantics-aware design for mounting remote sensors on mobile systems. 140:1-140:6

- [Piyali Goswami](http://dblp.uni-trier.de/pers/hd/g/Goswami:Piyali), [Sushaanth Srirangapathi](http://dblp.uni-trier.de/pers/hd/s/Srirangapathi:Sushaanth), [Chetan Matad](http://dblp.uni-trier.de/pers/hd/m/Matad:Chetan), [Stanley Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Stanley):
  Re-target-able software power management framework using SoC data auto-generation. 141:1-141:6

- [Dandan Li](http://dblp.uni-trier.de/pers/hd/l/Li:Dandan), [Shuzhen Yao](http://dblp.uni-trier.de/pers/hd/y/Yao:Shuzhen), [Yu-Hang Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Yu=Hang), [Senzhang Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Senzhang), [Xian-He Sun](http://dblp.uni-trier.de/pers/hd/s/Sun:Xian=He):
  Efficient design space exploration via statistical sampling and AdaBoost learning. 142:1-142:6

- [Mihai Sanduleanu](http://dblp.uni-trier.de/pers/hd/s/Sanduleanu:Mihai), [Ibrahim Abe M. Elfadel](http://dblp.uni-trier.de/pers/hd/e/Elfadel:Ibrahim_Abe_M=):
  Invited - Ultra low power integrated transceivers for near-field IoT. 143:1-143:6

- [Payam Heydari](http://dblp.uni-trier.de/pers/hd/h/Heydari:Payam):
  Invited - Integrated millimeter-wave/terahertz sensor systems for near-field IoT. 144:1-144:6

- [Wayne Burleson](http://dblp.uni-trier.de/pers/hd/b/Burleson:Wayne), [Onur Mutlu](http://dblp.uni-trier.de/pers/hd/m/Mutlu:Onur), [Mohit Tiwari](http://dblp.uni-trier.de/pers/hd/t/Tiwari:Mohit):
  Invited - Who is the major threat to tomorrow's security?: you, the hardware designer. 145:1-145:5

- [Zipeng Li](http://dblp.uni-trier.de/pers/hd/l/Li:Zipeng), [Kelvin Yi-Tse Lai](http://dblp.uni-trier.de/pers/hd/l/Lai:Kelvin_Yi=Tse), [Po-Hsien Yu](http://dblp.uni-trier.de/pers/hd/y/Yu:Po=Hsien), [Tsung-Yi Ho](http://dblp.uni-trier.de/pers/hd/h/Ho:Tsung=Yi), [Krishnendu Chakrabarty](http://dblp.uni-trier.de/pers/hd/c/Chakrabarty:Krishnendu), [Chen-Yi Lee](http://dblp.uni-trier.de/pers/hd/l/Lee:Chen=Yi):
  High-level synthesis for micro-electrode-dot-array digital microfluidic biochips. 146:1-146:6

- [Tsun-Ming Tseng](http://dblp.uni-trier.de/pers/hd/t/Tseng:Tsun=Ming), [Mengchu Li](http://dblp.uni-trier.de/pers/hd/l/Li:Mengchu), [Bing Li](http://dblp.uni-trier.de/pers/hd/l/Li:Bing), [Tsung-Yi Ho](http://dblp.uni-trier.de/pers/hd/h/Ho:Tsung=Yi), [Ulf Schlichtmann](http://dblp.uni-trier.de/pers/hd/s/Schlichtmann:Ulf):
  Columba: co-layout synthesis for continuous-flow microfluidic biochips. 147:1-147:6

- [Juexiao Su](http://dblp.uni-trier.de/pers/hd/s/Su:Juexiao), [Tianheng Tu](http://dblp.uni-trier.de/pers/hd/t/Tu:Tianheng), [Lei He](http://dblp.uni-trier.de/pers/hd/h/He:Lei):
  A quantum annealing approach for boolean satisfiability problem. 148:1-148:6

- [Mathias Soeken](http://dblp.uni-trier.de/pers/hd/s/Soeken:Mathias), [Anupam Chattopadhyay](http://dblp.uni-trier.de/pers/hd/c/Chattopadhyay:Anupam):
  Unlocking efficiency and scalability of reversible logic synthesis using conventional logic synthesis. 149:1-149:6

- [Prabal Basu](http://dblp.uni-trier.de/pers/hd/b/Basu:Prabal), [Hu Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Hu), [Shamik Saha](http://dblp.uni-trier.de/pers/hd/s/Saha:Shamik), [Koushik Chakraborty](http://dblp.uni-trier.de/pers/hd/c/Chakraborty:Koushik), [Sanghamitra Roy](http://dblp.uni-trier.de/pers/hd/r/Roy:Sanghamitra):
  SwiftGPU: fostering energy efficiency in a near-threshold GPU through a tactical performance boost. 150:1-150:6

- [Hadi Asghari Moghaddam](http://dblp.uni-trier.de/pers/hd/m/Moghaddam:Hadi_Asghari), [Hamid Reza Ghasemi](http://dblp.uni-trier.de/pers/hd/g/Ghasemi:Hamid_Reza), [Abhishek Arvind Sinkar](http://dblp.uni-trier.de/pers/hd/s/Sinkar:Abhishek_Arvind), [Indrani Paul](http://dblp.uni-trier.de/pers/hd/p/Paul:Indrani), [Nam Sung Kim](http://dblp.uni-trier.de/pers/hd/k/Kim:Nam_Sung):
  VR-scale: runtime dynamic phase scaling of processor voltage regulators for improving power efficiency. 151:1-151:6

- [Tianyu Jia](http://dblp.uni-trier.de/pers/hd/j/Jia:Tianyu), [Yuanbo Fan](http://dblp.uni-trier.de/pers/hd/f/Fan:Yuanbo), [Russ Joseph](http://dblp.uni-trier.de/pers/hd/j/Joseph:Russ), [Jie Gu](http://dblp.uni-trier.de/pers/hd/g/Gu:Jie):
  Exploration of associative power management with instruction governed operation for ultra-low power design. 152:1-152:6

- [Xiang Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Xiang), [Jiachen Mao](http://dblp.uni-trier.de/pers/hd/m/Mao:Jiachen), [Jiafei Gao](http://dblp.uni-trier.de/pers/hd/g/Gao:Jiafei), [Kent W. Nixon](http://dblp.uni-trier.de/pers/hd/n/Nixon:Kent_W=), [Yiran Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Yiran):
  MORPh: mobile OLED-friendly recording and playback system for low power video streaming. 153:1-153:6

- [Zewei Li](http://dblp.uni-trier.de/pers/hd/l/Li:Zewei), [Yongpan Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Yongpan), [Daming Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Daming), [Chun Jason Xue](http://dblp.uni-trier.de/pers/hd/x/Xue:Chun_Jason), [Zhangyuan Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Zhangyuan), [Xin Shi](http://dblp.uni-trier.de/pers/hd/s/Shi:Xin), [Wenyu Sun](http://dblp.uni-trier.de/pers/hd/s/Sun:Wenyu), [Jiwu Shu](http://dblp.uni-trier.de/pers/hd/s/Shu:Jiwu), [Huazhong Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Huazhong):
  HW/SW co-design of nonvolatile IO system in energy harvesting sensor nodes for optimal data acquisition. 154:1-154:6

- [Amin Rezaei](http://dblp.uni-trier.de/pers/hd/r/Rezaei:Amin), [Danella Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Danella), [Masoud Daneshtalab](http://dblp.uni-trier.de/pers/hd/d/Daneshtalab:Masoud), [Hongyi Wu](http://dblp.uni-trier.de/pers/hd/w/Wu:Hongyi):
  Shift sprinting: fine-grained temperature-aware NoC-based MCSoC architecture in dark silicon age. 155:1-155:6

- [Hehe Li](http://dblp.uni-trier.de/pers/hd/l/Li:Hehe), [Yongpan Liu](http://dblp.uni-trier.de/pers/hd/l/Liu:Yongpan), [Chenchen Fu](http://dblp.uni-trier.de/pers/hd/f/Fu:Chenchen), [Chun Jason Xue](http://dblp.uni-trier.de/pers/hd/x/Xue:Chun_Jason), [Donglai Xiang](http://dblp.uni-trier.de/pers/hd/x/Xiang:Donglai), [Jinshan Yue](http://dblp.uni-trier.de/pers/hd/y/Yue:Jinshan), [Jinyang Li](http://dblp.uni-trier.de/pers/hd/l/Li:Jinyang), [Daming Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Daming), [Jingtong Hu](http://dblp.uni-trier.de/pers/hd/h/Hu:Jingtong), [Huazhong Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Huazhong):
  Performance-aware task scheduling for energy harvesting nonvolatile processors considering power switching overhead. 156:1-156:6

- [Paolo Mantovani](http://dblp.uni-trier.de/pers/hd/m/Mantovani:Paolo), [Emilio G. Cota](http://dblp.uni-trier.de/pers/hd/c/Cota:Emilio_G=), [Kevin Tien](http://dblp.uni-trier.de/pers/hd/t/Tien:Kevin), [Christian Pilato](http://dblp.uni-trier.de/pers/hd/p/Pilato:Christian), [Giuseppe Di Guglielmo](http://dblp.uni-trier.de/pers/hd/g/Guglielmo:Giuseppe_Di), [Kenneth L. Shepard](http://dblp.uni-trier.de/pers/hd/s/Shepard:Kenneth_L=), [Luca P. Carloni](http://dblp.uni-trier.de/pers/hd/c/Carloni:Luca_P=):
  An FPGA-based infrastructure for fine-grained DVFS analysis in high-performance embedded systems. 157:1-157:6

- [Wen-Hung Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Wen=Hung), [Jian-Jia Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Jian=Jia), [Jan Reineke](http://dblp.uni-trier.de/pers/hd/r/Reineke:Jan):
  MIRROR: symmetric timing analysis for real-time tasks on multicore platforms with shared resources. 158:1-158:6

- [Shin-Haeng Kang](http://dblp.uni-trier.de/pers/hd/k/Kang:Shin=Haeng), [Duseok Kang](http://dblp.uni-trier.de/pers/hd/k/Kang:Duseok), [Hoeseok Yang](http://dblp.uni-trier.de/pers/hd/y/Yang:Hoeseok), [Soonhoi Ha](http://dblp.uni-trier.de/pers/hd/h/Ha:Soonhoi):
  Real-time co-scheduling of multiple dataflow graphs on multi-processor systems. 159:1-159:6

- [Bruno Bodin](http://dblp.uni-trier.de/pers/hd/b/Bodin:Bruno), [Alix Munier Kordon](http://dblp.uni-trier.de/pers/hd/k/Kordon:Alix_Munier), [Benoît Dupont de Dinechin](http://dblp.uni-trier.de/pers/hd/d/Dinechin:Beno=icirc=t_Dupont_de):
  Optimal and fast throughput evaluation of CSDF. 160:1-160:6

- [Hongwei Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Hongwei), [Jinglin Shi](http://dblp.uni-trier.de/pers/hd/s/Shi:Jinglin), [Ziyuan Zhu](http://dblp.uni-trier.de/pers/hd/z/Zhu:Ziyuan):
  An expected hypervolume improvement algorithm for architectural exploration of embedded processors. 161:1-161:6

- [James Howe](http://dblp.uni-trier.de/pers/hd/h/Howe:James), [Ciara Moore](http://dblp.uni-trier.de/pers/hd/m/Moore:Ciara), [Máire O'Neill](http://dblp.uni-trier.de/pers/hd/o/O=Neill:M=aacute=ire), [Francesco Regazzoni](http://dblp.uni-trier.de/pers/hd/r/Regazzoni:Francesco), [Tim Güneysu](http://dblp.uni-trier.de/pers/hd/g/G=uuml=neysu:Tim), [K. Beeden](http://dblp.uni-trier.de/pers/hd/b/Beeden:K=):
  Standard lattices in hardware. 162:1-162:6

- [Dean Sullivan](http://dblp.uni-trier.de/pers/hd/s/Sullivan:Dean), [Orlando Arias](http://dblp.uni-trier.de/pers/hd/a/Arias:Orlando), [Lucas Davi](http://dblp.uni-trier.de/pers/hd/d/Davi:Lucas), [Per Larsen](http://dblp.uni-trier.de/pers/hd/l/Larsen:Per), [Ahmad-Reza Sadeghi](http://dblp.uni-trier.de/pers/hd/s/Sadeghi:Ahmad=Reza), [Yier Jin](http://dblp.uni-trier.de/pers/hd/j/Jin:Yier):
  Strategy without tactics: policy-agnostic hardware-enhanced control-flow integrity. 163:1-163:6

- [Meng Li](http://dblp.uni-trier.de/pers/hd/l/Li:Meng), [Jin Miao](http://dblp.uni-trier.de/pers/hd/m/Miao:Jin), [Kai Zhong](http://dblp.uni-trier.de/pers/hd/z/Zhong:Kai), [David Z. Pan](http://dblp.uni-trier.de/pers/hd/p/Pan:David_Z=):
  Practical public PUF enabled by solving max-flow problem on chip. 164:1-164:6

- [Yujie Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Yujie), [Pu Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Pu), [Jiang Hu](http://dblp.uni-trier.de/pers/hd/h/Hu:Jiang), [Jeyavijayan Rajendran](http://dblp.uni-trier.de/pers/hd/r/Rajendran:Jeyavijayan):
  The cat and mouse in split manufacturing. 165:1-165:6

- [Shivam Swami](http://dblp.uni-trier.de/pers/hd/s/Swami:Shivam), [Joydeep Rakshit](http://dblp.uni-trier.de/pers/hd/r/Rakshit:Joydeep), [Kartik Mohanram](http://dblp.uni-trier.de/pers/hd/m/Mohanram:Kartik):
  SECRET: smartly EnCRypted energy efficient non-volatile memories. 166:1-166:6

- [Abhishek Basak](http://dblp.uni-trier.de/pers/hd/b/Basak:Abhishek), [Swarup Bhunia](http://dblp.uni-trier.de/pers/hd/b/Bhunia:Swarup), [Sandip Ray](http://dblp.uni-trier.de/pers/hd/r/Ray:Sandip):
  Exploiting design-for-debug for flexible SoC security architecture. 167:1-167:6

- [Matthew Poremba](http://dblp.uni-trier.de/pers/hd/p/Poremba:Matthew), [Tao Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Tao), [Yuan Xie](http://dblp.uni-trier.de/pers/hd/x/Xie_0001:Yuan):
  Fine-granularity tile-level parallelism in non-volatile memory architecture with two-dimensional bank subdivision. 168:1-168:6

- [Shaodi Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Shaodi), [Hochul Lee](http://dblp.uni-trier.de/pers/hd/l/Lee:Hochul), [Cecile Grezes](http://dblp.uni-trier.de/pers/hd/g/Grezes:Cecile), [Pedram Khalili](http://dblp.uni-trier.de/pers/hd/k/Khalili:Pedram), [Kang L. Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Kang_L=), [Puneet Gupta](http://dblp.uni-trier.de/pers/hd/g/Gupta:Puneet):
  MTJ variation monitor-assisted adaptive MRAM write. 169:1-169:6

- [Xunchao Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Xunchao), [Navid Khoshavi](http://dblp.uni-trier.de/pers/hd/k/Khoshavi:Navid), [Jian Zhou](http://dblp.uni-trier.de/pers/hd/z/Zhou:Jian), [Dan Huang](http://dblp.uni-trier.de/pers/hd/h/Huang:Dan), [Ronald F. DeMara](http://dblp.uni-trier.de/pers/hd/d/DeMara:Ronald_F=), [Jun Wang](http://dblp.uni-trier.de/pers/hd/w/Wang:Jun), [Wujie Wen](http://dblp.uni-trier.de/pers/hd/w/Wen:Wujie), [Yiran Chen](http://dblp.uni-trier.de/pers/hd/c/Chen:Yiran):
  AOS: adaptive overwrite scheme for energy-efficient MLC STT-RAM cache. 170:1-170:6

- [Huizhang Luo](http://dblp.uni-trier.de/pers/hd/l/Luo:Huizhang), [Jingtong Hu](http://dblp.uni-trier.de/pers/hd/h/Hu:Jingtong), [Liang Shi](http://dblp.uni-trier.de/pers/hd/s/Shi:Liang), [Chun Jason Xue](http://dblp.uni-trier.de/pers/hd/x/Xue:Chun_Jason), [Qingfeng Zhuge](http://dblp.uni-trier.de/pers/hd/z/Zhuge:Qingfeng):
  Two-step state transition minimization for lifetime and performance improvement on MLC STT-RAM. 171:1-171:6

- [Deshan Zhang](http://dblp.uni-trier.de/pers/hd/z/Zhang:Deshan), [Lei Ju](http://dblp.uni-trier.de/pers/hd/j/Ju:Lei), [Mengying Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Mengying), [Xiang Gao](http://dblp.uni-trier.de/pers/hd/g/Gao:Xiang), [Zhiping Jia](http://dblp.uni-trier.de/pers/hd/j/Jia:Zhiping):
  Write-back aware shared last-level cache management for hybrid main memory. 172:1-172:6

- [Shuangchen Li](http://dblp.uni-trier.de/pers/hd/l/Li:Shuangchen), [Cong Xu](http://dblp.uni-trier.de/pers/hd/x/Xu:Cong), [Qiaosha Zou](http://dblp.uni-trier.de/pers/hd/z/Zou:Qiaosha), [Jishen Zhao](http://dblp.uni-trier.de/pers/hd/z/Zhao:Jishen), [Yu Lu](http://dblp.uni-trier.de/pers/hd/l/Lu:Yu), [Yuan Xie](http://dblp.uni-trier.de/pers/hd/x/Xie:Yuan):
  Pinatubo: a processing-in-memory architecture for bulk bitwise operations in emerging non-volatile memories. 173:1-173:6

- [Alfred L. Crouch](http://dblp.uni-trier.de/pers/hd/c/Crouch:Alfred_L=), [John C. Potter](http://dblp.uni-trier.de/pers/hd/p/Potter:John_C=):
  Invited - A box of dots: using scan-based path delay test for timing verification. 174:1-174:6