<div style = "padding:20px;">

<a href="./index.html" >返回主页</a>
<h1>FPGA上基于双发射处理器的UltraMIPS系统</h1>

<img border="0" src="./images/nscscc_overview.png" alt="nscscc_score" height="300">
<p><a href="http://www.nscscc.org/">比赛官网</a>:
    http://www.nscscc.org/ （官方目前或许正在维护）
</p>
<p><a href="https://github.com/SocialistDalao/UltraMIPS_NSCSCC">UltraMIPS项目地址</a>
    :https://github.com/SocialistDalao/UltraMIPS_NSCSCC</p>
<p><a href="https://github.com/SocialistDalao/UltraMIPS_Cache">UltraMIPS的Cache项目地址</a>
:https://github.com/SocialistDalao/UltraMIPS_Cache</p>
<p><a href="./file/UltraMIPS_exp_sharing.pptx">UltraMIPS经验分享与介绍ppt</a></p>
<p><a href="./file/report.pdf" target="_blank">UltraMIPS技术文档</a></p>

<h3>比赛概述</h3>

<p>大赛指定的FPGA为的XILINX 公司 Artix-7 FPGA，使用Vivado2019.2 为 FPGA 综合工具。
    该比赛每个学校最多参加两个队伍，2020年总共参赛81个队伍，最终UltraMIPS获得了第二名，次于复旦大学
    FDU1.1 MIPS系统。比赛的评判标准为主频、IPC以及系统演示（包括操作系统和外部设备支持等）。
    大赛最终排名如下（不包括三等奖）</p>

<img border="0" src="./images/nscscc_result.png" alt="nscscc_score" height="300">


<h3>UltraMIPS概述</h3>

<p>UltraMIPS开发团队由李程浩、宫浩辰、刘定邦、任翔宇组成，非常感谢大家的辛勤付出，没有大家的努力，就没有UltraMIPS强大的功能和性能，衷心感谢为梦想而一同努力的伙伴。
    </p><p>接下来主要阐述UltraMIPS的大体架构。在下列十个测试集上运行的出来的结果，相较于龙芯gs132处理器IPC为其34.6倍，
    程序执行速度为62.9倍，主频为91MHZ，为其182%。
</p>

<img border="0" src="./images/nscscc_score.png" alt="nscscc_score" height="400">
<p>支持的指令如下（不包括TLB指令）：</p>
<ul>
    <li>逻辑运算指令 OR, AND, XOR, NOR, ORI, ANDI, XORI, LUI</li>
    <li>移位指令 SLL, SRL, SRA, SLLV, SRLV, SRAV</li>
    <li>数据移动指令 MFHI, MFLO, MTHI, MTLO, MOVN, MOVZ</li>
    <li>算术运算指令 ADD, ADDU, SUB, SUBU, SLT, SLTU, ADDI, ADDIU, SLTI, SLTIU, MULT, MULTU,</li>
    <li>MUL, DIV, DIVU</li>
    <li>跳转/分支指令 J, JAL, JR, JALR, BEQ, BNE, BGTZ, BLEZ, BGEZ, BGEZAL, BLTZ, BLTZAL</li>
    <li>加载/存储指令 LB, LBU, LH, LHU, LW, SB, SH, SW, LWL, LWR, SWL, SWR, LL, SC</li>
    <li>特权指令 MFC0, MTC0, ERET</li>
    <li>自陷指令 BREAK, SYSCALL, TEQ, TNE, TGE, TGEU, TLT, TLTU, TEQI, TNEI, TGEI, TGEIU,TLTI, TLTIU</li>
</ul>

<p>实现的精确异常支持（异常类型、助记符，异常编码，异常描述）：</p>
<ul>
    <li>异常类型 助记符 ExcCode 编码 异常描述</li>
    <li>中断 Int 0x00 检测到了中断</li>
    <li>读地址错 AdEL 0x04 指令地址或读数据地址不对齐</li>
    <li>写地址错 AdES 0x05 写数据地址不对齐</li>
    <li>系统调用 Sys 0x08 执行了系统调用指令</li>
    <li>断点 Bp 0x09 执行断点指令</li>
    <li>保留指令 RI 0x0a 执行了未实现的指令</li>
    <li>算术溢出 Ov 0x0c 定点数加减法溢出</li>
    <li>陷阱 Tr 0x0d 陷阱指令条件为真</li>
</ul>

<p>CPU结构：</p>
<img border="0" src="./images/nscscc_cpu.png" alt="nscscc_score" height="400">

<p>UltraMIPS 采用的动态分支预测，其实际上是根据历史分支信息判断，在保持高正确率（90.6%）的同时极大的减少了时延，其结构如下：</p>
<img border="0" src="./images/nscscc_bpu.png" alt="nscscc_score" height="400">

<p>UltraMIPS的其他细节在项目的相关代码和文档以及演示中有详细演示，这里不再赘述。</p>


<h3>Cache说明</h3>

<p>在UltraMIPS中，本人除了负责高层次架构设计之外，还负责Cache的开发。Cache 在整个 UltraMIPs 的架构之中是至关重要的存在，UltraMIPS 在设计 Cache 的时候充分考虑到了性能与复杂度的平衡，
    Cache 深度融合于 CPU 之中，将数据的处理通路于 CPU 来说几乎隐形，只留下一个
    Cache 的暂停信号，这其中的访存暂停机制都由 Cache 准备妥当，当数据准备充分，暂停信号便会自动撤销。这样的隐形实际上是由整洁的内部结构包装产生的结果，其结构如下：
</p>

<img border="0" src="./images/nscscc_cache.png" alt="nscscc_score" height="700">


<p>实际上，为了方便进行动态取指和对指令 Cache 执行相应的动态指令预取，我们将动态取指的控制器模块也放在了 Cache 顶层模块，用来动
    态的控制指令 Cache 的取指以及 PC 的变化，这也是本人负责的开发部分。但是在上述结构图中我们去除了该部件，将其看作 CPU 中的一部分。
    
</p>
</div>