# language_name_wals:	French
# language_name_glotto:	French
# iso639_3:	fra
# year_composed:	NA
# year_published:	NA
# mode:	written
# genre_broad:	technical
# genre_narrow:	NA
# writing_system:	Latn
# special_characters:	NA
# short_description:	KDE4
# source:	https://object.pouta.csc.fi/OPUS-KDE4/v2/raw/fr.zip
# copyright_short:	http://opus.nlpl.eu/KDE4.php
# copyright_long:	http://opus.nlpl.eu/KDE4.php J. Tiedemann, 2012, Parallel Data, Tools and Interfaces in OPUS. In Proceedings of the 8th International Conference on Language Resources and Evaluation (LREC 2012)
# sample_type:	whole
# comments:	NA

kcm_pci
Module de contrôle des informations PCI pour KDE
(c) 2008 Nicolas Ternisien(c) 1998 & #160; - 2002 Helge Deller
Nicolas Ternisien
Helge Deller
Cette liste affiche des informations concernant le PCI.
Cette liste affiche des informations concernant les ports PCI de votre machine et les périphériques s'y trouvant branchés.
Classe de périphérique
Sous-classe de périphérique
Interface de programmation du périphérique
Périphérique IDE maître
Indicateur programmable secondaire
Mode d'opération secondaire
Indicateur programmable primaire
Mode d'opération primaire
Constructeur
Périphérique
Sous-système
& #160; - périphérique & #160;:
Interruption
IRQ
Pin
Contrôle
Réponse dans l'espace d'entrées & #160; / sorties
Réponse dans l'espace mémoire
Contrôle du bus
Réponse aux cycles spéciaux
Écriture mémoire et invalidation
Palette snooping
Contrôle de parité
Cycle adresse/ données
Erreur système
Écritures cache vers cache (back to back)
État
État d' interruption
Liste de capacités
Bus PCI 2.1 @ 66 MHz
Fonctionnalités définissables par l' utilisateur
Accepte le cache vers cache rapide
Erreur de parité des données
Délai de sélection de périphérique
Abandon de la cible signalé
Abandon de la cible reçu
Abandon du maître reçu
Erreur système signalée
Erreur de parité
Latence
MIN_GNT
Aucune exigence majeure (0x00)
MAX_LAT
En-tête
Type
Multi-fonction
Auto-test intégré
Capacité d'auto-test intégré
Démarrage d'auto-test intégré
Code de complètement
Taille
Correspondances d' adresse
Correspondance %1
Espace
E/ S
Mémoire
Préemptive (prefetchable)
Adresse
Non assignée
Bus
Numéro du bus primaire
Numéro du bus secondaire
Numéro du bus subordonné
Horloge de latence secondaire
Numéro « & #160; CardBus & #160; »
Horloge de latence de « & #160; CardBus & #160; »
État secondaire
E/ S derrière le pont
32-bit
Base
Limite
Mémoire derrière le pont
Mémoire préemptive derrière le pont
64-bit
Contrôle du pont
Vérification de la parité secondaire
Erreur système secondaire
Redirection des ports ISA
Redirection VGA
Abandon du maître
Réinitialisation du bus secondaire
Écritures cache vers cache secondaires
Décompte du temporisateur d'abandon primaire (PDT)
2e10 cycles d'horloge PCI
2e15 cycles d'horloge PCI
Décompte du temporisateur d'abandon secondaire (SDT)
Erreur du temporisateur d' abandon
Erreur système du temporisateur d' abandon
ROM d' extension
Plage mémoire
Plage %1
Plages d'entrées & #160; / sorties
16-bit
Ports d'interface de compatibilité avec le mode 16 bits
Contrôle du « & #160; CardBus & #160; »
Interruptions pour les cartes 16 bits
Plage 0 de mémoire préemptive
Plage 1 de mémoire préemptive
Écritures différées
Espace de configuration PCI brut
Capacités
Version
Horloge requise pour la génération d'évènements de gestion de l'énergie (PME)
Initialisation spécifique au périphérique requise
Courant auxiliaire maximal requis dans l'état D3 à froid
Gestion de l'état D1
Gestion de l'état D1
Évènements de la gestion de l'énergie (PME)
D0
D1
D2
D3 à chaud
D3 à froid
État de l' énergie
Gestion de l' énergie
Sélection de données
Échelle des données
État de la gestion de l' énergie
État du pont
État du bus secondaire en D3 à chaud
B2
B3
Contrôle de l'énergie et de l'horloge du bus secondaire
Données
Révision
Débit
Mode AGP 3.0
Écritures rapides
Adresses au-delà de 4Gio
Translation de l'accès au processeur de l' hôte
GART 64-bit
Cohérence du cache
Adressage SBA
Calibration du cycle
Taille optimum des requêtes asynchrones
Transactions isochrones
Nombre maximum de commandes AGP
Configuration
AGP
Adresse des données
Transfert terminé
Contrôle des messages
Interruptions signalées par message
Gère de multiples messages
Messages multiples activés
Adresse sur 64-bit
Masquage par vecteur
Masque
En attente
Longueurno data
Aucun
Suivant
0x00 (Aucune)
visible uniquement par root
Information
Valeur
Taille de la ligne de cacheNAME OF TRANSLATORS
Mickaël SibelleEMAIL OF TRANSLATORS
kimael@gmail. comstate of PCI item
Activéstate of PCI item
Désactivéstate of PCI item
Ouistate of PCI item
Nonstate of PCI item
Inconnu
Périphérique non classé
Contrôleur de stockage de masse
Contrôleur réseau
Contrôleur d' affichage
Contrôleur multimédia
Contrôleur mémoire
Pont
Contrôleur de communication
Périphérique système générique
Contrôleur de périphérique d' entrée
Station d' accueil
Processeur
Contrôleur de bus série
Contrôleur sans fil
Contrôleur intelligent
Contrôleur de communications satellitaires
Contrôleur de chiffrement
Contrôleur de traitement du signal
Classe de périphérique inconnue
Périphérique non VGA non classé
Périphérique VGA non classé
Périphérique inconnu non classé
Contrôleur de stockage SCSI
Contrôleur IDE
Contrôleur de disquette
Contrôleur de bus IPI
Contrôleur de bus RAID
Contrôleur ATA
Accès direct par port au Serial ATA
Contrôleur de stockage inconnu
Contrôleur ethernet
Contrôleur de réseau en anneau
Contrôleur réseau FDDI
Contrôleur de réseau ATM
Contrôleur ISDN
Contrôleur WorldFip
Calcul multiple PICMG 2.14
Contrôleur réseau inconnu
Contrôleur compatible VGA
Contrôleur compatible XGA
Contrôleur 3D
Contrôleur d'affichage inconnu
Contrôleur vidéo multimédia
Contrôleur audio multimédia
Périphérique de téléphonie par ordinateur
Contrôleur multimédia inconnu
Mémoire vive
Mémoire FLASH
Contrôleur mémoire inconnu
Pont d' hôte
Pont ISA
Pont EISA
Pont MicroChannel
Pont PCI
Pont PCMCIA
Pont NuBus
Pont CardBus
Pont RACEway
Pont semi-transparent PCI-vers-PCI
Pont d'hôte InfiniBand vers PCI
Pont inconnu
Contrôleur série
Contrôleur parallèle
Contrôleur série multiport
Modem
Contrôleur GPIB (IEEE 488.1/ 2)
Carte Smart
Contrôleur de communication inconnu
PIC
Contrôleur DMA
Temporisateur
RTC
Contrôleur PCI Hot-plug
Périphérique système
Périphérique système inconnu
Contrôleur de clavier
Stylet graphique
Contrôleur de souris
Contrôleur de scanner
Contrôleur de port de jeu
Contrôleur de périphérique d'entrée inconnu
Station d'accueil générique
Station d'accueil inconnue
386
486
Pentium
Alpha
Power PC
MIPS
Co-processeur
Processeur inconnu
FireWire (IEEE 1394)
Bus ACCESS
SSA
Contrôleur USB
Fibre channel
SMBus
InfiniBand
Interface IPMI
Interface SERCOS
CANbus
Contrôleur de bus série inconnu
Contrôleur IRDA
Contrôleur Consumer IR
Contrôleur RF
Bluetooth
Broadband
Ethernet (802.11a - 5 GHz)
Ethernet (802.11b - 2.4 GHz)
Contrôleur sans fil inconnu
I2O
Contrôleur intelligent inconnu
Contrôleur de télévision satellitaire
Contrôleur de communication satellitaire audio
Contrôleur de communication satellitaire vocale
Contrôleur de transmission satellitaire de données
Contrôleur de communication satellitaire inconnu
Périphérique de chiffrement du réseau et du calcul
Périphérique de chiffrement de loisir
Contrôleur de chiffrement inconnu
Mocule DPIO
Compteurs de performance
Outil de synchronisation de communication
Carte de gestion
Contrôleur de traitement du signal inconnu
Classe de sous-périphérique inconnue
DMA simple
DMA en chaîne
Compatible VGA
Compatible 8514
Décodage normal
Décodage soustractif
Mode transparent
Point final
Bus primaire vers le processeur de l' hôte
Bus secondaire vers le processeur de l' hôte
8250
16450
16550
16650
16750
16850
16950
SPP
BiDir
ECP
IEEE1284
Cible IEEE1284
Générique
Hayes & #160; / 16450
Hayes & #160; / 16550
Hayes & #160; / 16650
Hayes & #160; / 16750
8259
ISA PIC
EISA PIC
IO-APIC
IO(X)-APIC
8237
DMA ISA
DMA EISA
8254
Temporisateur ISA
Temporisateurs EISA
RTC ISA
Étendu
OHCI
UHCI
EHCI
Non-spécifié
Périphérique USB
SMIC
À la manière d'un contrôleur de clavier
Transfer par block
Données de produit virtuel
Identification de slot
Hot swap CompactPCI
PCI-X
HyperTransport
Spécifique au constructeur
Port de débogage
Contrôle de la ressource centrale CompactPCI
Hot-plug PCI
AGP 8x
Sécuriser le périphérique
PCI express
MSI-X
Rapide
Moyen
Lent
32 bits
En-dessous de 1M
64 bits
Standard
CardBus
1X
2X
1X & 2X
4X
1X & 4X
2X & 4X
1X & 2X & 4X
8X
4X & 8X
4 ms
16 ms
64 ms
256 ms
Pas nécessaire
0 (auto-alimenté)
55 mA
100 mA
160 mA
220 mA
270 mA
320 mA
375 mA
1 vecteur
2 vecteurs
4 vecteurs
8 vecteurs
16 vecteurs
32 vecteurs