使用Verilog实现3-8译码器，拨码开关作为译码器的输入，输出驱动LED显示，运行仿真，并上板验证。



**详细要求如下：**

A．使用按键开关S1作为异步复位信号，且当S1为1时，译码器模块将被复位；

B．输入时钟为100MHz，端口为Y18；

C．使用拨码开关SW23-SW21作为译码器E3-E1的输入；

D．使用拨码开关SW2-SW0作为译码器A2-A0的输入；

E．译码器输出信号Y7-Y0需连接到开发板的LED7-LED0。
