1.isp更新
换了新的Flash之后，好卡烧死Flash可以正常启动，识别pcie并正常做串匹配等功能。

在好卡上测试isp，现象和在不行的卡上一样。都是读回的数据看起来被写入了两次。
数据重复的格式如下：
写入的 0001 0002 0003
读出的 0001 0001 0002 0002 0003 0003

首先排查软件方面的问题。软件使用的mqnic_reg_write32函数，同时找到了mqnix_reg_write32函数使用的函数，是
`#define mqnic_reg_write32(base, reg, val) (((volatile uint32_t *)(base))[(reg)/4]) = val`

验证了地址和数据的位宽，都是32位。

同时对E4 E0地址的写入在程序中只出现了一次，软件也没使用其他的程序对此读写，猜测问题可能出在硬件上，软件方面没有发现具体的问题所在。

硬件抓取了/app.app_block_inst/app_reg_wr_addr，app_reg_wr_value，app_reg_wr_en。验证是否在发送mqnic_reg_write32命令的时候出现了两次。

首先测试单次寄存器读写：
![[Pasted image 20250717170539.png]]

发现使能持续了三个采样周期。

写入数据的逻辑如下：
process(clk)
    begin
        if (clk'event and clk = '1') then
            if (reset = '1') then
                flash_din_i <= (others => '0');
                icap_wr <= '0';
            elsif ((reg_wr_en = '1') and (reg_wr_en_r = '1') and (reg_wr_addr_r(9 downto 2) = "00111000")) then
                flash_din_i <=  reg_wr_data_r;
                icap_wr <= icap_enable;
            else
                icap_wr <= '0';
            end if;
        end if;
    end process;
    
    flash_data <= flash_din_i;
    icap_din <= flash_din_i;
    
    process(clk)
    begin
        if (clk'event and clk = '1') then
            if (reset = '1') then
                flash_wr <= '0';
                icap_enable <= '0';
                reconfig  <= '0';
            elsif ((reg_wr_en = '1') and (reg_wr_en_r = '1') and (reg_wr_addr_r(9 downto 2) = "00111001")) then
                icap_enable <= reg_wr_data_r(1);
                flash_wr <= reg_wr_data_r(0);
                reconfig  <= reg_wr_data_r(31) and reg_wr_data_r(30);
            elsif (reconfig_ack_r2 = '1') then
                reconfig <= '0';
            else
                flash_wr <= '0';
            end if;
        end if;
    end process;

在wr_en和wr_en_r都为1的情况下写入，因为拉高三个周期，所以二者同时为1的情况有两个周期，猜测是这个原因导致写入了两次。

问题出在wr_ack的返回上。wr_en在ack为高之后才拉低，但是因为逻辑上上ack是在wr_en_r拉高之后才拉高，当ack为高的时候已经是第三个时钟周期了，这会导致wr_en在第四个时钟周期才拉低。

改动如下：
旧的：
    begin
        if (clk'event and clk = '1') then
            if (reset = '1') then
				reg_wr_ack <= '0' after TFF;
            elsif (reg_wr_en_r = '1') then
                reg_wr_ack <= '1' after TFF;
			elsif  (reg_wr_en = '0') then
				reg_wr_ack <= '0' after TFF;
            end if;
        end if;
    end process;

新的：
    begin
        if (clk'event and clk = '1') then
            if (reset = '1') then
				reg_wr_ack <= '0' after TFF;
            elsif (reg_wr_en= '1') then
                reg_wr_ack <= '1' after TFF;
			else
				reg_wr_ack <= '0' after TFF;
            end if;
        end if;
    end process;


![[Pasted image 20250717191321.png]]
修改以后变成2个采样周期了

2.VU9P