# Proyecto2_Verificacion

En este proyecto se hace una implementacion de un Testbench por medio del paquete UVM para la verificacion de un SDRAM Controller para data y address
