#Substrate Graph
# noVertices
30
# noArcs
98
# Vertices: id availableCpu routingCapacity isCenter
0 450 450 1
1 150 150 0
2 418 418 1
3 437 437 1
4 717 717 1
5 212 212 0
6 125 125 0
7 661 661 1
8 299 299 0
9 555 555 1
10 262 262 0
11 424 424 1
12 748 748 1
13 279 279 1
14 455 455 1
15 150 150 0
16 243 243 1
17 237 237 0
18 125 125 0
19 336 336 0
20 125 125 0
21 100 100 0
22 150 150 0
23 261 261 1
24 386 386 1
25 261 261 1
26 524 524 1
27 150 150 0
28 150 150 0
29 150 150 0
# Arcs: idS idT delay bandwidth
0 1 2 75
0 2 2 125
0 3 1 125
0 4 16 125
3 0 1 125
3 5 2 112
3 2 2 125
3 6 2 75
7 8 2 112
7 9 7 156
7 10 2 112
7 11 1 125
7 12 7 156
13 14 1 93
13 12 1 93
13 4 1 93
15 16 6 75
15 9 6 75
11 17 2 112
11 18 29 75
11 7 1 125
11 8 2 112
19 14 1 112
19 12 1 112
19 4 1 112
22 12 1 75
22 4 1 75
20 5 1 50
20 2 1 75
2 0 2 125
2 20 1 75
2 3 2 125
2 23 1 93
14 13 1 93
14 12 1 125
14 19 1 112
14 4 1 125
24 25 11 93
24 26 1 125
24 23 13 93
24 27 1 75
17 10 2 75
17 18 29 50
17 11 2 112
16 9 1 93
16 15 6 75
16 28 1 75
9 16 1 93
9 7 7 156
9 15 6 75
9 26 8 156
9 28 1 75
26 25 11 93
26 9 8 156
26 29 11 75
26 24 1 125
26 27 1 75
27 24 1 75
27 26 1 75
8 10 1 75
8 7 2 112
8 11 2 112
10 17 2 75
10 8 1 75
10 7 2 112
18 17 29 50
18 11 29 75
5 21 1 50
5 20 1 50
5 3 2 112
6 21 1 50
6 3 2 75
25 29 1 75
25 24 11 93
25 26 11 93
21 5 1 50
21 6 1 50
29 25 1 75
29 26 11 75
28 16 1 75
28 9 1 75
23 1 1 75
23 2 1 93
23 24 13 93
1 0 2 75
1 23 1 75
12 7 7 156
12 13 1 93
12 14 1 125
12 19 1 112
12 4 1 187
12 22 1 75
4 0 16 125
4 13 1 93
4 14 1 125
4 19 1 112
4 12 1 187
4 22 1 75
