//verlog HDL code for Sevent Segment 
//By: Jhury Kevin Lastre
module Seven_Seg
(
	input wire [3:0] hex,
	input wire dp,
	output reg [7:0]sseg
);

	always@(*)
	begin
		case(hex)
			4'h0 : sseg = {dp, 7'b1000000};
			4'h1 : sseg = {dp, 7'b1111001}; 
			4'h2 : sseg = {dp, 7'b0100100}; 
			4'h3 : sseg = {dp, 7'b0110000}; 
			4'h4 : sseg = {dp, 7'b0011001}; 
			4'h5 : sseg = {dp, 7'b0010010}; 
			4'h6 : sseg = {dp, 7'b0000010}; 
			4'h7 : sseg = {dp, 7'b1111000}; 
			4'h8 : sseg = {dp, 7'b0000000}; 
			4'h9 : sseg = {dp, 7'b0011000}; 
			4'ha : sseg = {dp, 7'b0001000}; 
			4'hb : sseg = {dp, 7'b0000011}; 
			4'hc : sseg = {dp, 7'b1000110}; 
			4'hd : sseg = {dp, 7'b0100001}; 
			4'he : sseg = {dp, 7'b0000110}; 
			4'hf : sseg = {dp, 7'b0001110}; 
		endcase		
	end
endmodule