## 总线协议
### 术语
* DMA
* Processor
* Memory
* burst
发送一个地址后,返回多次数据. 每次数据是一个beat. 多个数据的组合叫burst
* beat
* WSTRB/strobe signals 用来表明很宽的总线上哪几根有数据
* WLAST/wlash signal 用来表明当前传输的数据是最后一块
* channel
    各个channel会复用同一根数据线吗???
    * WRITE ADDR(AW)
    * WRITE DATA(W)
    * WRITE RESP(B) 表明写入已完成
    * READ ADDR(AR)
    * READ DATA(R)
    没有读取完成的RESPONSE因为我们读data时里面已经有了对应的格式

### 参考资料
* [AXI协议中那些“先不管”信号开篇](https://zhuanlan.zhihu.com/p/718229848)
* [ddr4的芯片引脚](https://zhuanlan.zhihu.com/p/113187707)
电源, 接地, 配置  
控制信号, 时钟信号, 地址信号, 数据信号  

* [ddr5芯片的引脚](https://blog.csdn.net/vagrant0407/article/details/139188259)
* [AXI协议中多通道依赖关系学习](https://zhuanlan.zhihu.com/p/707551703)
* [AXI信号的依赖关系](https://blog.csdn.net/qq_41394155/article/details/83512986)
* [AXI信号的依赖关系2](https://blog.csdn.net/Michael177/article/details/122266926)
* [AXI信号的依赖关系3](https://mp.weixin.qq.com/s/hPGTRah_3Z9qFco1mr7ggA)
* [AMBA总线（5）—— AXI5新feature](https://www.cnblogs.com/xianyuIC/p/17937602)
* [ ] https://www.youtube.com/watch?v=p5RIVEuxUds
* [ ] https://www.youtube.com/watch?v=A_0ha_6oFDI
* [The AXI Protocol, AXI MM and AXI Streaming Interfaces](https://www.youtube.com/watch?v=Ko3wmIVsOtM)  
我们先加一根线传数据,  
    * 不知道什么时候读这个数据怎么办
再加一个clk表明什么时候读  
    * 不知道什么时候master想写怎么办
再加一根线代表什么时候valid  
    * 不知道什么时候slave/subordinate可以写怎么办, 比如buffer满了
再加一根线代表什么时候slave valid. 目前我们有4根线了
    * 如果要加快读写怎么办
多加几根data线,最好是8的倍数,因为1字节是8bit
    * 有时候只读写1字节,但是有16根线怎么办
多加byte-enabled signals/strobe signals. 增加1/8根线(比如32bit就要额外4根线表示哪个字节要读写, 不过其实规定好必须从小到大位置写的话, 2bit就可以了)  
大部分情况是Processor/DMA到DDR  
    * 为了加快速度,发送一个地址后,最好返回啊burst


