# MIPS-CPU
A MIPS 5 level pipeline CPU written by VerilogHDL

其中有使用流水线和不使用流水线两种代码，未使用流水线的MIPS CPU代码设计了38条指令，其中有20条整数指令，12条扩展指令和六条中断原子指令。
使用流水线的MIPS CPU代码设计了32条指令，有20条整数指令和12条扩展指令。
