Timing Analyzer report for DATA_PATH
Tue Nov 21 10:58:43 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK'
 22. Slow 1200mV 0C Model Hold: 'CLK'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK'
 30. Fast 1200mV 0C Model Hold: 'CLK'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DATA_PATH                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.5%      ;
;     Processors 3-8         ;   2.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 85.68 MHz ; 85.68 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -10.672 ; -4080.583         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.359 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -1540.433                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                           ;
+---------+--------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.672 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.975     ;
; -10.645 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.948     ;
; -10.532 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.835     ;
; -10.388 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.691     ;
; -10.352 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.655     ;
; -10.325 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.628     ;
; -10.286 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.374      ; 11.658     ;
; -10.259 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.374      ; 11.631     ;
; -10.212 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.515     ;
; -10.172 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.475     ;
; -10.146 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.374      ; 11.518     ;
; -10.145 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.448     ;
; -10.141 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.444     ;
; -10.114 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.417     ;
; -10.114 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.417     ;
; -10.072 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 11.373     ;
; -10.068 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.371     ;
; -10.032 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.335     ;
; -10.002 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.374      ; 11.374     ;
; -10.001 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.304     ;
; -9.937  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 11.242     ;
; -9.921  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 11.220     ;
; -9.910  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 11.209     ;
; -9.910  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 11.215     ;
; -9.888  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.191     ;
; -9.857  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.160     ;
; -9.814  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 11.113     ;
; -9.797  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 11.102     ;
; -9.794  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 11.097     ;
; -9.790  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 11.095     ;
; -9.777  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.103     ; 10.672     ;
; -9.776  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.162     ; 10.612     ;
; -9.767  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 11.072     ;
; -9.763  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 11.068     ;
; -9.752  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 11.053     ;
; -9.740  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 11.045     ;
; -9.728  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.374      ; 11.100     ;
; -9.686  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.372      ; 11.056     ;
; -9.653  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.958     ;
; -9.650  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.955     ;
; -9.645  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.103     ; 10.540     ;
; -9.627  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.932     ;
; -9.614  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 10.917     ;
; -9.601  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.162     ; 10.437     ;
; -9.601  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.900     ;
; -9.590  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.889     ;
; -9.586  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.885     ;
; -9.583  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 10.886     ;
; -9.572  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 10.873     ;
; -9.541  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 10.842     ;
; -9.524  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.892     ;
; -9.518  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.443     ;
; -9.506  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.811     ;
; -9.494  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.793     ;
; -9.491  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.416     ;
; -9.483  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.788     ;
; -9.457  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.382     ;
; -9.457  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.103     ; 10.352     ;
; -9.456  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.162     ; 10.292     ;
; -9.430  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.355     ;
; -9.428  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.796     ;
; -9.420  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.719     ;
; -9.410  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.709     ;
; -9.390  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.093     ; 10.295     ;
; -9.379  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.678     ;
; -9.379  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.684     ;
; -9.378  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.303     ;
; -9.337  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 10.640     ;
; -9.325  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.103     ; 10.220     ;
; -9.321  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.689     ;
; -9.317  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.242     ;
; -9.313  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.612     ;
; -9.284  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 10.248     ;
; -9.281  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.162     ; 10.117     ;
; -9.278  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.162     ; 10.114     ;
; -9.276  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.103     ; 10.171     ;
; -9.266  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.565     ;
; -9.245  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.162     ; 10.081     ;
; -9.239  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.538     ;
; -9.234  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.159     ;
; -9.232  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.537     ;
; -9.228  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.088     ; 10.138     ;
; -9.209  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.307      ; 10.514     ;
; -9.203  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.502     ;
; -9.190  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 10.493     ;
; -9.175  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 10.476     ;
; -9.173  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 10.098     ;
; -9.167  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.466     ;
; -9.167  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.305      ; 10.470     ;
; -9.152  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.034     ; 10.116     ;
; -9.144  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.103     ; 10.039     ;
; -9.142  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 10.443     ;
; -9.132  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.301      ; 10.431     ;
; -9.120  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.299      ; 10.417     ;
; -9.114  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.299      ; 10.411     ;
; -9.108  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.093     ; 10.013     ;
; -9.100  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.162     ; 9.936      ;
; -9.099  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.370      ; 10.467     ;
; -9.095  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.103     ; 9.990      ;
; -9.095  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.303      ; 10.396     ;
+---------+--------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.454      ; 1.035      ;
; 0.364 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.454      ; 1.040      ;
; 0.369 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.460      ; 1.051      ;
; 0.371 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:25:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.456      ; 1.049      ;
; 0.376 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:18:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.456      ; 1.054      ;
; 0.389 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.454      ; 1.065      ;
; 0.397 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.456      ; 1.075      ;
; 0.428 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.456      ; 1.106      ;
; 0.670 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.358      ;
; 0.670 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.358      ;
; 0.744 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.454      ; 1.420      ;
; 0.803 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.069      ;
; 0.850 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.460      ; 1.532      ;
; 0.907 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:3:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.177      ;
; 0.908 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.596      ;
; 0.956 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.644      ;
; 0.956 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.462      ; 1.640      ;
; 0.994 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.260      ;
; 1.007 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.292      ;
; 1.012 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.464      ; 1.698      ;
; 1.036 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.099      ; 1.321      ;
; 1.040 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:7:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.303      ;
; 1.089 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.464      ; 1.775      ;
; 1.095 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:16:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.463      ; 1.780      ;
; 1.106 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.466      ; 1.794      ;
; 1.118 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:4:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.388      ;
; 1.168 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.458      ; 1.848      ;
; 1.178 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.453      ; 1.853      ;
; 1.203 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:11:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.457      ;
; 1.298 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.453      ; 1.973      ;
; 1.308 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:16:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.573      ;
; 1.310 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.592      ;
; 1.322 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:10:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.533      ; 2.041      ;
; 1.327 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.588      ;
; 1.344 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:14:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.025      ; 1.591      ;
; 1.362 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.623      ;
; 1.365 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.458      ; 2.045      ;
; 1.380 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.650      ;
; 1.380 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.650      ;
; 1.380 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:9:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.633      ;
; 1.389 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.025      ; 1.636      ;
; 1.394 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.655      ;
; 1.400 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.666      ;
; 1.418 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.688      ;
; 1.440 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.706      ;
; 1.448 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.721      ;
; 1.453 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:20:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.719      ;
; 1.474 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; -0.305     ; 1.355      ;
; 1.476 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.758      ;
; 1.480 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:8:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:8:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.258     ; 1.408      ;
; 1.486 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.456      ; 2.164      ;
; 1.496 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.096      ; 1.778      ;
; 1.505 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:24:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.778      ;
; 1.507 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; -0.305     ; 1.388      ;
; 1.508 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.561      ; 2.255      ;
; 1.516 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.804      ;
; 1.519 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:22:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.292     ; 1.413      ;
; 1.529 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:13:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.783      ;
; 1.532 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:7:REG|Q   ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:7:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.473      ; 2.191      ;
; 1.549 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:25:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.813      ;
; 1.553 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.221      ;
; 1.562 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:27:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.821      ;
; 1.568 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:28:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:28:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.066      ; 1.820      ;
; 1.570 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:28:REG|Q                                   ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:28:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.490      ;
; 1.580 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:11:REG|Q                                   ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:11:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.500      ;
; 1.591 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.259      ;
; 1.593 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.488      ; 2.267      ;
; 1.596 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.026      ; 1.808      ;
; 1.600 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:31:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.858      ;
; 1.601 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:8:REG|Q   ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.492      ; 2.279      ;
; 1.603 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:15:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.873      ;
; 1.618 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.879      ;
; 1.619 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.025      ; 1.866      ;
; 1.622 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:9:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:9:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.266     ; 1.542      ;
; 1.623 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:21:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.476      ; 2.285      ;
; 1.624 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.010      ; 1.856      ;
; 1.626 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.488      ; 2.300      ;
; 1.629 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.491      ; 2.306      ;
; 1.630 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:25:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.905      ;
; 1.632 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.300      ;
; 1.635 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.905      ;
; 1.640 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:8:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.310     ; 1.516      ;
; 1.647 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.488      ; 2.321      ;
; 1.651 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.912      ;
; 1.663 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.934      ;
; 1.671 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.084      ; 1.941      ;
; 1.671 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.482      ; 2.339      ;
; 1.676 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.495      ; 2.357      ;
; 1.679 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.487      ; 2.352      ;
; 1.681 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.010      ; 1.913      ;
; 1.681 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:24:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.936      ;
; 1.682 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:22:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.941      ;
; 1.684 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.491      ; 2.361      ;
; 1.694 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.955      ;
; 1.695 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.959      ;
; 1.696 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.967      ;
; 1.710 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.494      ; 2.390      ;
; 1.716 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.488      ; 2.390      ;
; 1.719 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.486      ; 2.391      ;
; 1.720 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:14:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:14:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.978      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 92.56 MHz ; 92.56 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -9.804 ; -3699.816         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.360 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1538.849                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                           ;
+--------+--------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.804 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 11.085     ;
; -9.775 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 11.056     ;
; -9.647 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.928     ;
; -9.538 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.819     ;
; -9.515 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.796     ;
; -9.509 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.790     ;
; -9.488 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.348      ; 10.835     ;
; -9.459 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.348      ; 10.806     ;
; -9.381 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.662     ;
; -9.378 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.659     ;
; -9.354 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.635     ;
; -9.349 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.630     ;
; -9.331 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.348      ; 10.678     ;
; -9.325 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.606     ;
; -9.262 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.543     ;
; -9.249 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.530     ;
; -9.238 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 10.517     ;
; -9.221 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.502     ;
; -9.199 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.348      ; 10.546     ;
; -9.197 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.478     ;
; -9.165 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.448     ;
; -9.136 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.419     ;
; -9.103 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 10.380     ;
; -9.089 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.370     ;
; -9.065 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.346     ;
; -9.044 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 10.321     ;
; -9.008 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.291     ;
; -9.004 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 10.281     ;
; -8.997 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.280     ;
; -8.996 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.277     ;
; -8.977 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.260     ;
; -8.972 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 10.251     ;
; -8.968 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.251     ;
; -8.962 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.090     ; 9.871      ;
; -8.955 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.149     ; 9.805      ;
; -8.948 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.231     ;
; -8.946 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.348      ; 10.293     ;
; -8.922 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.346      ; 10.267     ;
; -8.876 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.159     ;
; -8.841 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.090     ; 9.750      ;
; -8.840 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.123     ;
; -8.837 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 10.114     ;
; -8.836 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.117     ;
; -8.820 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 10.103     ;
; -8.812 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 10.091     ;
; -8.812 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 10.093     ;
; -8.806 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.149     ; 9.656      ;
; -8.789 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 10.066     ;
; -8.788 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 10.067     ;
; -8.781 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.718      ;
; -8.778 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 10.055     ;
; -8.752 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.689      ;
; -8.738 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 10.015     ;
; -8.728 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.071     ;
; -8.708 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 9.991      ;
; -8.696 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.090     ; 9.605      ;
; -8.689 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.626      ;
; -8.689 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.149     ; 9.539      ;
; -8.688 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 9.971      ;
; -8.685 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.344      ; 10.028     ;
; -8.677 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.954      ;
; -8.660 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.597      ;
; -8.639 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.083     ; 9.555      ;
; -8.624 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.561      ;
; -8.623 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 9.906      ;
; -8.618 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.895      ;
; -8.599 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 9.880      ;
; -8.594 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.871      ;
; -8.586 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.344      ; 9.929      ;
; -8.578 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.855      ;
; -8.575 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.090     ; 9.484      ;
; -8.544 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.024     ; 9.519      ;
; -8.540 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.149     ; 9.390      ;
; -8.536 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.090     ; 9.445      ;
; -8.532 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.469      ;
; -8.529 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.149     ; 9.379      ;
; -8.523 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.800      ;
; -8.505 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.149     ; 9.355      ;
; -8.492 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.429      ;
; -8.471 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.748      ;
; -8.464 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:7:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.078     ; 9.385      ;
; -8.455 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 9.738      ;
; -8.441 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.718      ;
; -8.435 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.284      ; 9.718      ;
; -8.431 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 9.712      ;
; -8.423 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.024     ; 9.398      ;
; -8.415 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.090     ; 9.324      ;
; -8.413 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 9.688      ;
; -8.412 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 9.691      ;
; -8.411 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.282      ; 9.692      ;
; -8.405 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 9.684      ;
; -8.400 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 9.337      ;
; -8.388 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.083     ; 9.304      ;
; -8.384 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:6:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.661      ;
; -8.380 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.149     ; 9.230      ;
; -8.379 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.276      ; 9.654      ;
; -8.372 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.649      ;
; -8.371 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.344      ; 9.714      ;
; -8.363 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.278      ; 9.640      ;
; -8.342 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.280      ; 9.621      ;
+--------+--------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.360 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.407      ; 0.968      ;
; 0.364 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.407      ; 0.972      ;
; 0.367 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:25:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.410      ; 0.978      ;
; 0.368 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.414      ; 0.983      ;
; 0.375 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:18:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.410      ; 0.986      ;
; 0.387 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.407      ; 0.995      ;
; 0.394 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.410      ; 1.005      ;
; 0.423 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.410      ; 1.034      ;
; 0.636 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.419      ; 1.256      ;
; 0.638 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.419      ; 1.258      ;
; 0.717 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.407      ; 1.325      ;
; 0.726 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.968      ;
; 0.770 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.414      ; 1.385      ;
; 0.820 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.441      ;
; 0.825 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:3:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.073      ;
; 0.873 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.416      ; 1.490      ;
; 0.876 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.497      ;
; 0.913 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.155      ;
; 0.916 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.176      ;
; 0.921 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.418      ; 1.540      ;
; 0.921 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:7:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.162      ;
; 0.954 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.089      ; 1.214      ;
; 0.985 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.418      ; 1.604      ;
; 0.989 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:16:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.607      ;
; 0.996 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:4:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.244      ;
; 0.998 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.420      ; 1.619      ;
; 1.060 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.412      ; 1.673      ;
; 1.062 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.408      ; 1.671      ;
; 1.069 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:11:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.301      ;
; 1.171 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.408      ; 1.780      ;
; 1.173 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:10:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.489      ; 1.833      ;
; 1.174 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.430      ;
; 1.174 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.412      ;
; 1.194 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:16:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.436      ;
; 1.218 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.456      ;
; 1.229 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:14:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.443      ;
; 1.231 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.412      ; 1.844      ;
; 1.234 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.480      ;
; 1.234 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.472      ;
; 1.235 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.481      ;
; 1.248 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.490      ;
; 1.262 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:9:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.495      ;
; 1.275 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.489      ;
; 1.295 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.541      ;
; 1.295 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.537      ;
; 1.304 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:8:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:8:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.226     ; 1.249      ;
; 1.309 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.559      ;
; 1.313 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:20:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.555      ;
; 1.328 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.516      ; 2.015      ;
; 1.331 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; -0.281     ; 1.221      ;
; 1.338 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:24:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.587      ;
; 1.343 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.410      ; 1.954      ;
; 1.348 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.604      ;
; 1.352 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:7:REG|Q   ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:7:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.430      ; 1.953      ;
; 1.365 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:13:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.061      ; 1.597      ;
; 1.373 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.628      ;
; 1.376 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.085      ; 1.632      ;
; 1.380 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; -0.281     ; 1.270      ;
; 1.382 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:25:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.068      ; 1.621      ;
; 1.389 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:28:REG|Q                                   ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:28:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.233     ; 1.327      ;
; 1.394 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:27:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.628      ;
; 1.395 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:28:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:28:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.622      ;
; 1.396 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:11:REG|Q                                   ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:11:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.233     ; 1.334      ;
; 1.400 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.440      ; 2.011      ;
; 1.403 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:22:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.268     ; 1.306      ;
; 1.404 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.439      ; 2.014      ;
; 1.421 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:8:REG|Q   ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.038      ;
; 1.422 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:15:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.668      ;
; 1.426 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:31:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 1.659      ;
; 1.432 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.049      ;
; 1.436 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:9:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:9:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.233     ; 1.374      ;
; 1.442 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:25:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.693      ;
; 1.456 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.019      ; 1.646      ;
; 1.460 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:21:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.065      ;
; 1.461 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.078      ;
; 1.464 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.448      ; 2.083      ;
; 1.474 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.673      ;
; 1.474 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.013      ; 1.688      ;
; 1.476 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.440      ; 2.087      ;
; 1.478 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.451      ; 2.100      ;
; 1.481 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.719      ;
; 1.482 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:8:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.369      ;
; 1.484 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.101      ;
; 1.493 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:22:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.729      ;
; 1.498 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.445      ; 2.114      ;
; 1.504 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:24:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.060      ; 1.735      ;
; 1.509 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.755      ;
; 1.512 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.439      ; 2.122      ;
; 1.512 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.440      ; 2.123      ;
; 1.516 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.446      ; 2.133      ;
; 1.517 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.448      ; 2.136      ;
; 1.520 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.449      ; 2.140      ;
; 1.525 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.067      ; 1.763      ;
; 1.527 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.726      ;
; 1.534 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG22|FF_D_nr:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.450      ; 2.155      ;
; 1.535 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.781      ;
; 1.537 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:14:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:14:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 1.773      ;
; 1.538 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.785      ;
; 1.538 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.788      ;
; 1.539 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.780      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -4.697 ; -1558.864         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.137 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -1235.992                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                            ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.697 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.827      ;
; -4.697 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.827      ;
; -4.555 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.685      ;
; -4.544 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.674      ;
; -4.544 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.674      ;
; -4.523 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.174      ; 5.684      ;
; -4.523 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.174      ; 5.684      ;
; -4.484 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.614      ;
; -4.454 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.584      ;
; -4.454 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.584      ;
; -4.434 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.564      ;
; -4.434 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.564      ;
; -4.432 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.560      ;
; -4.402 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.532      ;
; -4.381 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.174      ; 5.542      ;
; -4.354 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.484      ;
; -4.350 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.482      ;
; -4.350 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.482      ;
; -4.331 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.461      ;
; -4.329 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.455      ;
; -4.312 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.442      ;
; -4.310 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.174      ; 5.471      ;
; -4.294 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.229      ;
; -4.292 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.422      ;
; -4.279 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.407      ;
; -4.276 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 5.188      ;
; -4.273 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.405      ;
; -4.273 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.405      ;
; -4.266 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.392      ;
; -4.258 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.172      ; 5.417      ;
; -4.255 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.381      ;
; -4.254 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.386      ;
; -4.254 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.386      ;
; -4.241 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.371      ;
; -4.221 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.351      ;
; -4.215 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.150      ;
; -4.208 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.340      ;
; -4.201 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.331      ;
; -4.189 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.317      ;
; -4.180 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 5.092      ;
; -4.180 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.174      ; 5.341      ;
; -4.176 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.302      ;
; -4.169 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.295      ;
; -4.169 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.297      ;
; -4.141 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.052     ; 5.076      ;
; -4.137 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.269      ;
; -4.131 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.263      ;
; -4.129 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.170      ; 5.286      ;
; -4.123 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 5.035      ;
; -4.121 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.075      ;
; -4.121 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.075      ;
; -4.113 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.239      ;
; -4.112 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.244      ;
; -4.111 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.241      ;
; -4.105 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.059      ;
; -4.105 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.033     ; 5.059      ;
; -4.102 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.228      ;
; -4.102 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.044     ; 5.045      ;
; -4.094 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.021     ; 5.060      ;
; -4.091 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.221      ;
; -4.085 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.211      ;
; -4.085 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.215      ;
; -4.081 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.170      ; 5.238      ;
; -4.066 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.170      ; 5.223      ;
; -4.062 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.052     ; 4.997      ;
; -4.060 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.192      ;
; -4.050 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.052     ; 4.985      ;
; -4.041 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.173      ;
; -4.033 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.945      ;
; -4.027 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.939      ;
; -4.022 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.148      ;
; -4.021 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.033     ; 4.975      ;
; -4.016 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.142      ;
; -4.015 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.021     ; 4.981      ;
; -4.014 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.140      ;
; -4.013 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.925      ;
; -4.012 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.138      ;
; -4.008 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:7:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.041     ; 4.954      ;
; -4.008 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.138      ;
; -4.007 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.139      ;
; -3.992 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.118      ;
; -3.989 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.143      ; 5.119      ;
; -3.987 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:5:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.113      ;
; -3.980 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; -0.044     ; 4.923      ;
; -3.979 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.052     ; 4.914      ;
; -3.976 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.104      ;
; -3.971 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.052     ; 4.906      ;
; -3.969 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|FF_D:REG_cout|Q                           ; CLK          ; CLK         ; 1.000        ; 0.170      ; 5.126      ;
; -3.967 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.137      ; 5.091      ;
; -3.965 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.137      ; 5.089      ;
; -3.963 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:0:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:23:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.033     ; 4.917      ;
; -3.951 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.077      ;
; -3.941 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.050     ; 4.878      ;
; -3.936 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.075     ; 4.848      ;
; -3.935 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:24:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.033     ; 4.889      ;
; -3.933 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.141      ; 5.061      ;
; -3.930 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.145      ; 5.062      ;
; -3.929 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:6:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.843      ;
; -3.925 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q ; CLK          ; CLK         ; 1.000        ; 0.139      ; 5.051      ;
; -3.923 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:10:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:31:REG|Q ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.848      ;
+--------+---------------------------------------------------------------+---------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                        ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.137 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:25:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.482      ;
; 0.138 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:23:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.480      ;
; 0.141 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:15:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.483      ;
; 0.142 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:18:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.487      ;
; 0.144 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:21:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.493      ;
; 0.151 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.496      ;
; 0.152 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.494      ;
; 0.163 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.508      ;
; 0.290 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.251      ; 0.645      ;
; 0.290 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.251      ; 0.645      ;
; 0.335 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:28:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.677      ;
; 0.363 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:30:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.712      ;
; 0.366 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.491      ;
; 0.390 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:13:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.250      ; 0.744      ;
; 0.410 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:3:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.540      ;
; 0.419 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.250      ; 0.773      ;
; 0.419 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.249      ; 0.772      ;
; 0.441 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.566      ;
; 0.454 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.248      ; 0.806      ;
; 0.456 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.590      ;
; 0.465 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:7:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:7:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.588      ;
; 0.470 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:30:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.604      ;
; 0.483 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.248      ; 0.835      ;
; 0.487 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:16:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.250      ; 0.841      ;
; 0.494 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.250      ; 0.848      ;
; 0.505 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:4:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.635      ;
; 0.528 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.873      ;
; 0.531 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.880      ;
; 0.547 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:11:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:11:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.663      ;
; 0.586 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:16:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:16:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.710      ;
; 0.588 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:4:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.241      ; 0.933      ;
; 0.589 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:10:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.248      ; 0.921      ;
; 0.597 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:14:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.748      ;
; 0.602 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.734      ;
; 0.612 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.733      ;
; 0.613 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.734      ;
; 0.618 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.746      ;
; 0.619 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:21:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.747      ;
; 0.621 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:10:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.772      ;
; 0.621 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:20:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.749      ;
; 0.624 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:0:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.973      ;
; 0.637 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.762      ;
; 0.640 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:9:REG|Q                    ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.756      ;
; 0.642 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.763      ;
; 0.643 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.768      ;
; 0.655 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:20:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.040      ; 0.779      ;
; 0.656 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:1:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:1:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.788      ;
; 0.664 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.796      ;
; 0.673 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.805      ;
; 0.679 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:24:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:24:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.046      ; 0.809      ;
; 0.679 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|FF_D:REG_cout|Q                                                                                ; CLK          ; CLK         ; 0.000        ; 0.270      ; 1.033      ;
; 0.684 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.627      ;
; 0.685 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:9:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:9:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; -0.141     ; 0.628      ;
; 0.687 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.003      ;
; 0.690 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.851      ;
; 0.691 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:2:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.243      ; 1.038      ;
; 0.703 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:13:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:13:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.819      ;
; 0.704 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:22:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.130     ; 0.658      ;
; 0.707 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.031      ;
; 0.713 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG23|FF_D_nr:\REG:25:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.835      ;
; 0.722 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:28:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.038      ;
; 0.722 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:7:REG|Q   ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:7:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.222      ; 1.028      ;
; 0.723 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:31:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.017      ; 0.824      ;
; 0.724 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:8:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:8:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.135     ; 0.673      ;
; 0.726 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:15:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:15:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.855      ;
; 0.728 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:12:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.879      ;
; 0.728 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG13|FF_D_nr:\REG:27:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.844      ;
; 0.729 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:19:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.857      ;
; 0.731 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.056      ;
; 0.733 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.057      ;
; 0.734 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:29:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.050      ;
; 0.734 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:28:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:28:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.027      ; 0.845      ;
; 0.736 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:3:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.857      ;
; 0.737 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:11:REG|Q                                    ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.876      ;
; 0.737 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:2:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.858      ;
; 0.740 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:21:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.226      ; 1.050      ;
; 0.741 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:26:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.065      ;
; 0.742 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:17:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.870      ;
; 0.743 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:31:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:31:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.032      ; 0.859      ;
; 0.743 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:8:REG|Q   ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.064      ;
; 0.747 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:25:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.048      ; 0.879      ;
; 0.749 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:8:REG|Q                                     ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG14|FF_D_nr:\REG:8:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.688      ;
; 0.755 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:19:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:20:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.883      ;
; 0.760 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:11:REG|Q                                   ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:11:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.704      ;
; 0.761 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.086      ;
; 0.762 ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:10:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:10:REG|Q                   ; CLK          ; CLK         ; 0.000        ; 0.039      ; 0.885      ;
; 0.764 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:5:REG|Q                                     ; data_path:DATA_PATH|RAM_n:RAM|altsyncram:MyRam_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.903      ;
; 0.764 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:29:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:30:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.080      ;
; 0.766 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:17:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:18:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.894      ;
; 0.766 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.091      ;
; 0.766 ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:3:REG|Q                                     ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:4:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.887      ;
; 0.768 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG21|FF_D_nr:\REG:22:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:22:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 0.886      ;
; 0.769 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.092      ;
; 0.772 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:28:REG|Q                                   ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:28:REG|Q                   ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.716      ;
; 0.773 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:26:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.097      ;
; 0.774 ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:25:REG|Q                                    ; data_path:DATA_PATH|registro_n_reset:REG_C|FF_D:\REG:25:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.240      ; 1.098      ;
; 0.778 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG31|FF_D_nr:\REG:8:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_B|FF_D:\REG:8:REG|Q                                                       ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.093      ;
; 0.779 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG10|FF_D_nr:\REG:27:REG|Q ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:27:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.047      ; 0.910      ;
; 0.781 ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG6|FF_D_nr:\REG:24:REG|Q  ; data_path:DATA_PATH|registro_n_reset:REG_A|FF_D:\REG:24:REG|Q                                                      ; CLK          ; CLK         ; 0.000        ; 0.029      ; 0.894      ;
; 0.783 ; data_path:DATA_PATH|registro_n_reset:REG_IN|FF_D:\REG:9:REG|Q                                    ; data_path:DATA_PATH|Block_REG:REG_BANK|File32x32:file_reg|registro_n:REG15|FF_D_nr:\REG:9:REG|Q                    ; CLK          ; CLK         ; 0.000        ; -0.140     ; 0.727      ;
+-------+--------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.672   ; 0.137 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -10.672   ; 0.137 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4080.583 ; 0.0   ; 0.0      ; 0.0     ; -1540.433           ;
;  CLK             ; -4080.583 ; 0.000 ; N/A      ; N/A     ; -1540.433           ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; REG_cout_out  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; S[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outA[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_outB[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_REGC_REGIN      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; control_in[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_Enable            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_Address[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_Address[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_Address[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_Address[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write_Address[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_Address[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_Address[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_Address[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_Address[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Read_Address[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; REG_cout_out  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 11700    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 11700    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 6894  ; 6894 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK    ; CLK   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                 ;
+--------------------+--------------------------------------------------------------------------------------+
; Input Port         ; Comment                                                                              ;
+--------------------+--------------------------------------------------------------------------------------+
; EN                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[0]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[1]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Enable       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_REGC_REGIN ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shift[0]           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shift[1]           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shift[2]           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                 ;
+--------------------+--------------------------------------------------------------------------------------+
; Input Port         ; Comment                                                                              ;
+--------------------+--------------------------------------------------------------------------------------+
; EN                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RST                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Read_Address[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[0]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S[1]               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[2]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[3]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Address[4]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Write_Enable       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_REGC_REGIN ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_in[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outA[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[3]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control_outB[4]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shift[0]           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shift[1]           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shift[2]           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; REG_cout_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Tue Nov 21 10:58:40 2023
Info: Command: quartus_sta DATA_PATH -c DATA_PATH
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DATA_PATH.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.672
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.672           -4080.583 CLK 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1540.433 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.804
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.804           -3699.816 CLK 
Info (332146): Worst-case hold slack is 0.360
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.360               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1538.849 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.697
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.697           -1558.864 CLK 
Info (332146): Worst-case hold slack is 0.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.137               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1235.992 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4924 megabytes
    Info: Processing ended: Tue Nov 21 10:58:43 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


