设计约束
====================

**Constraints** are declarations that define your design’s goals in measurable circuit characteristics such as timing, area, and capacitance. 

.. note::
    设计约束始终贯穿着集成电路物理实现的流程中，也是整个实现流程中体现物理设计方案质量的核心之一，本质是EDA工具通过开放设计约束入口，驱动内置封装的组合优化算法进行有方向有侧重的物理实现与优化，从而尽可能实现设计者的目的

因此物理实现的最终电路结果是与设计者施加的约束条件密切相关，同时由于物理实现的工具繁多，每个工具使用过程中中均会引入相应的设计约束，将各个阶段的设计约束进行汇总分析的工作尚未完成（ **待查** ）

P.S. 为了检验电路是否满足约束，自然会各类分析手段，诸如时序分析、功耗分析、信号完整性分析

.. toctree::
   :maxdepth: 3

   ./标准设计约束sdc.rst


时钟方面的约束
---------------------

给出 “时钟信号”（时钟定义、时钟延滞、不确定性），进而为布局、时钟树综合、布线提供时序约束参考点

.. note::
    时钟定义将通过时钟树综合来实现，时钟延滞、时钟抖动将在静态时序分析中进行检查


与时钟相关的输入输出环境参数
-----------------------------