TimeQuest Timing Analyzer report for 374_Phase1
Wed Mar 30 01:44:23 2016
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1100mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1100mV 85C Model Setup Summary
  8. Slow 1100mV 85C Model Hold Summary
  9. Slow 1100mV 85C Model Recovery Summary
 10. Slow 1100mV 85C Model Removal Summary
 11. Slow 1100mV 85C Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Slow 1100mV 85C Model Metastability Report
 19. Slow 1100mV 0C Model Fmax Summary
 20. Slow 1100mV 0C Model Setup Summary
 21. Slow 1100mV 0C Model Hold Summary
 22. Slow 1100mV 0C Model Recovery Summary
 23. Slow 1100mV 0C Model Removal Summary
 24. Slow 1100mV 0C Model Minimum Pulse Width Summary
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Propagation Delay
 30. Minimum Propagation Delay
 31. Slow 1100mV 0C Model Metastability Report
 32. Fast 1100mV 85C Model Setup Summary
 33. Fast 1100mV 85C Model Hold Summary
 34. Fast 1100mV 85C Model Recovery Summary
 35. Fast 1100mV 85C Model Removal Summary
 36. Fast 1100mV 85C Model Minimum Pulse Width Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Fast 1100mV 85C Model Metastability Report
 44. Fast 1100mV 0C Model Setup Summary
 45. Fast 1100mV 0C Model Hold Summary
 46. Fast 1100mV 0C Model Recovery Summary
 47. Fast 1100mV 0C Model Removal Summary
 48. Fast 1100mV 0C Model Minimum Pulse Width Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Propagation Delay
 54. Minimum Propagation Delay
 55. Fast 1100mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1100mv 0c Model)
 66. Signal Integrity Metrics (Slow 1100mv 85c Model)
 67. Signal Integrity Metrics (Fast 1100mv 0c Model)
 68. Signal Integrity Metrics (Fast 1100mv 85c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; 374_Phase1                                         ;
; Device Family      ; Cyclone V                                          ;
; Device Name        ; 5CSEMA5F31C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+
; Clock Name                                                                                 ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master                                                                                   ; Source                                                                                        ; Targets                                                                                        ;
+--------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+
; clk                                                                                        ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                          ;                                                                                               ; { clk }                                                                                        ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                          ;                                                                                               ; { ControlUnit_3Bus:TheControlUnit|current_state.S_decode }                                     ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;                                                                                          ;                                                                                               ; { ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP }                                    ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; Generated ; 3.333  ; 300.0 MHz  ; 0.000 ; 1.666  ; 50.00      ; 1         ; 6           ;       ;        ;           ;            ; false    ; clk                                                                                      ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin      ; { TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] }   ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; Generated ; 33.333 ; 30.0 MHz   ; 0.000 ; 16.666 ; 50.00      ; 10        ; 1           ;       ;        ;           ;            ; false    ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0] ; { TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk } ;
+--------------------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary                                                                                             ;
+----------+-----------------+--------------------------------------------------------------------------------------------+------+
; Fmax     ; Restricted Fmax ; Clock Name                                                                                 ; Note ;
+----------+-----------------+--------------------------------------------------------------------------------------------+------+
; 4.91 MHz ; 4.91 MHz        ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ;      ;
; 5.09 MHz ; 5.09 MHz        ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ;      ;
; 9.52 MHz ; 9.52 MHz        ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;      ;
+----------+-----------------+--------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Setup Summary                                                                                   ;
+--------------------------------------------------------------------------------------------+----------+---------------+
; Clock                                                                                      ; Slack    ; End Point TNS ;
+--------------------------------------------------------------------------------------------+----------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -110.857 ; -6868.900     ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; -106.788 ; -957.440      ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -100.055 ; -61196.111    ;
+--------------------------------------------------------------------------------------------+----------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Hold Summary                                                                                 ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0.188 ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.377 ; 0.000         ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 2.596 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Recovery Summary                                                                              ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 28.791 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Removal Summary                                                                              ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.301 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary                                                                   ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -0.430 ; -6.451        ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0.079  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; clk                                                                                        ; 9.670  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 15.438 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; -0.550 ; 0.476  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; -1.013 ; 0.065  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; -1.490 ; -0.799 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; -0.811 ; 0.261  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; -0.679 ; 0.304  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; -1.218 ; -0.454 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; -1.851 ; -1.227 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; -0.550 ; 0.476  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; -1.399 ; -0.700 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 13.464 ; 13.817 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 12.975 ; 14.613 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                           ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; 3.659 ; 3.090 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; 2.958 ; 2.071 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; 3.319 ; 2.702 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; 2.776 ; 1.902 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; 2.635 ; 1.813 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; 3.091 ; 2.428 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; 3.659 ; 3.090 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; 2.572 ; 1.763 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; 3.251 ; 2.620 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 2.189 ; 1.559 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 3.333 ; 2.484 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 18.738 ; 19.690 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 15.912 ; 16.068 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 16.842 ; 18.086 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 18.738 ; 17.817 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 17.253 ; 18.662 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 17.506 ; 19.690 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 15.853 ; 16.437 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 17.056 ; 18.616 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 17.643 ; 18.389 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 17.327 ; 17.914 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 17.643 ; 18.389 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 16.911 ; 17.507 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 17.298 ; 17.904 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 16.950 ; 17.172 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 16.909 ; 17.280 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 17.380 ; 17.855 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 17.706 ; 18.921 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 17.249 ; 17.944 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 16.048 ; 16.868 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 16.977 ; 17.572 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 17.452 ; 18.373 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 16.982 ; 17.636 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 17.706 ; 18.921 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 17.202 ; 18.179 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 18.375 ; 18.571 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 17.448 ; 17.465 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 17.504 ; 17.499 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 18.375 ; 17.408 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 18.332 ; 18.571 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 16.817 ; 18.282 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 16.877 ; 18.349 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 16.802 ; 18.289 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 15.510 ; 16.092 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                       ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 12.461 ; 12.609 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 12.461 ; 12.609 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 12.642 ; 13.429 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 13.167 ; 13.497 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 13.004 ; 13.954 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 13.282 ; 13.738 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 12.568 ; 12.874 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 13.430 ; 14.147 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 12.890 ; 13.584 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 13.591 ; 14.027 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 13.499 ; 14.069 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 13.199 ; 13.780 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 13.197 ; 13.633 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 12.921 ; 13.602 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 12.890 ; 13.584 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 13.313 ; 14.128 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 12.680 ; 12.981 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 13.327 ; 13.872 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 12.680 ; 12.981 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 13.073 ; 13.495 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 13.461 ; 14.112 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 13.231 ; 13.535 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 13.478 ; 14.321 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 13.360 ; 13.822 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 12.358 ; 12.396 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 12.358 ; 12.396 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 12.390 ; 12.405 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 13.183 ; 13.687 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 13.150 ; 13.371 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 13.133 ; 13.130 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 12.969 ; 13.157 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 12.907 ; 13.128 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 12.601 ; 13.100 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rst_n      ; run         ;        ; 12.721 ; 13.221 ;        ;
; stop_n     ; run         ; 12.379 ;        ;        ; 13.870 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rst_n      ; run         ;        ; 10.252 ; 10.584 ;        ;
; stop_n     ; run         ; 10.289 ;        ;        ; 11.563 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                                                                                              ;
+----------+-----------------+--------------------------------------------------------------------------------------------+------+
; Fmax     ; Restricted Fmax ; Clock Name                                                                                 ; Note ;
+----------+-----------------+--------------------------------------------------------------------------------------------+------+
; 4.92 MHz ; 4.92 MHz        ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ;      ;
; 5.1 MHz  ; 5.1 MHz         ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ;      ;
; 9.56 MHz ; 9.56 MHz        ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;      ;
+----------+-----------------+--------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Setup Summary                                                                                    ;
+--------------------------------------------------------------------------------------------+----------+---------------+
; Clock                                                                                      ; Slack    ; End Point TNS ;
+--------------------------------------------------------------------------------------------+----------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -110.421 ; -6851.249     ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; -106.521 ; -955.056      ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -99.198  ; -60656.245    ;
+--------------------------------------------------------------------------------------------+----------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Hold Summary                                                                                  ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0.157 ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.392 ; 0.000         ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 2.439 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Recovery Summary                                                                               ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 28.975 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Removal Summary                                                                               ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 3.109 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary                                                                    ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -0.406 ; -6.525        ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0.084  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; clk                                                                                        ; 9.673  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 15.411 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; -0.939 ; 0.155  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; -1.284 ; -0.193 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; -1.724 ; -0.982 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; -1.131 ; -0.037 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; -1.012 ; 0.011  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; -1.478 ; -0.668 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; -2.160 ; -1.471 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; -0.939 ; 0.155  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; -1.647 ; -0.898 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 12.690 ; 13.031 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 12.157 ; 13.856 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                           ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; 3.870 ; 3.273 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; 3.132 ; 2.222 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; 3.458 ; 2.814 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; 2.998 ; 2.116 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; 2.868 ; 2.027 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; 3.258 ; 2.565 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; 3.870 ; 3.273 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; 2.854 ; 1.995 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; 3.402 ; 2.746 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 2.334 ; 1.721 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 3.514 ; 2.644 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 18.068 ; 19.010 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 15.308 ; 15.498 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 16.292 ; 17.500 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 18.068 ; 17.254 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 16.684 ; 18.052 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 16.955 ; 19.010 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 15.376 ; 15.879 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 16.525 ; 17.925 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 17.005 ; 17.706 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 16.735 ; 17.337 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 17.005 ; 17.706 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 16.335 ; 16.945 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 16.690 ; 17.248 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 16.342 ; 16.612 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 16.306 ; 16.657 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 16.743 ; 17.205 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 17.046 ; 18.188 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 16.618 ; 17.297 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 15.437 ; 16.311 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 16.376 ; 16.957 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 16.868 ; 17.733 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 16.405 ; 17.039 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 17.046 ; 18.188 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 16.621 ; 17.548 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 17.761 ; 17.921 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 16.887 ; 16.879 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 16.930 ; 16.908 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 17.761 ; 16.793 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 17.701 ; 17.921 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 16.267 ; 17.672 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 16.303 ; 17.716 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 16.237 ; 17.656 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 15.026 ; 15.621 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                       ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 12.072 ; 12.273 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 12.072 ; 12.273 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 12.301 ; 13.042 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 12.788 ; 13.137 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 12.624 ; 13.533 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 12.913 ; 13.367 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 12.222 ; 12.554 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 13.043 ; 13.730 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 12.572 ; 13.248 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 13.162 ; 13.642 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 13.151 ; 13.693 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 12.852 ; 13.388 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 12.875 ; 13.289 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 12.598 ; 13.264 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 12.572 ; 13.248 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 12.962 ; 13.755 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 12.285 ; 12.624 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 12.896 ; 13.416 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 12.285 ; 12.624 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 12.668 ; 13.084 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 13.076 ; 13.690 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 12.848 ; 13.147 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 13.047 ; 13.849 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 12.974 ; 13.420 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 12.000 ; 12.018 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 12.000 ; 12.018 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 12.023 ; 12.027 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 12.778 ; 13.294 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 12.728 ; 12.935 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 12.814 ; 12.729 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 12.573 ; 12.741 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 12.522 ; 12.706 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 12.247 ; 12.741 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rst_n      ; run         ;        ; 12.112 ; 12.630 ;        ;
; stop_n     ; run         ; 11.756 ;        ;        ; 13.278 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+-------+--------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+------------+-------------+-------+-------+--------+--------+
; rst_n      ; run         ;       ; 9.692 ; 10.036 ;        ;
; stop_n     ; run         ; 9.719 ;       ;        ; 11.002 ;
+------------+-------------+-------+-------+--------+--------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Setup Summary                                                                                  ;
+--------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                      ; Slack   ; End Point TNS ;
+--------------------------------------------------------------------------------------------+---------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -65.206 ; -4027.513     ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; -62.704 ; -562.387      ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -59.968 ; -36658.811    ;
+--------------------------------------------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Hold Summary                                                                                 ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.182 ; 0.000         ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0.257 ; 0.000         ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 1.683 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Recovery Summary                                                                              ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 30.451 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Removal Summary                                                                              ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1.929 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 85C Model Minimum Pulse Width Summary                                                                   ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -0.329 ; -5.519        ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0.088  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; clk                                                                                        ; 9.336  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 15.552 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; -0.167 ; 1.142  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; -0.412 ; 0.926  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; -0.880 ; 0.120  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; -0.363 ; 0.944  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; -0.298 ; 0.984  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; -0.642 ; 0.445  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; -1.072 ; -0.123 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; -0.167 ; 1.142  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; -0.778 ; 0.242  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 9.893  ; 10.565 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 9.384  ; 11.167 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                           ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; 2.027 ; 1.120 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; 1.430 ; 0.241 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; 1.809 ; 0.862 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; 1.386 ; 0.232 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; 1.312 ; 0.160 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; 1.609 ; 0.600 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; 2.027 ; 1.120 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; 1.233 ; 0.103 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; 1.728 ; 0.765 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 1.065 ; 0.127 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 1.774 ; 0.673 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 12.040 ; 12.864 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 9.839  ; 10.044 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 10.471 ; 11.571 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 12.040 ; 11.363 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 10.781 ; 12.020 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 11.081 ; 12.864 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 9.741  ; 10.403 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 10.696 ; 12.123 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 11.218 ; 11.896 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 10.729 ; 11.363 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 11.218 ; 11.896 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 10.397 ; 10.946 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 11.009 ; 11.577 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 10.716 ; 10.784 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 10.697 ; 11.065 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 11.029 ; 11.530 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 11.239 ; 12.338 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 10.763 ; 11.396 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 9.879  ; 10.537 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 10.596 ; 11.182 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 10.931 ; 11.758 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 10.551 ; 11.188 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 11.239 ; 12.338 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 10.768 ; 11.622 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 11.810 ; 11.985 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 11.148 ; 11.171 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 11.201 ; 11.205 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 11.810 ; 11.222 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 11.749 ; 11.985 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 10.672 ; 11.732 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 10.741 ; 11.811 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 10.723 ; 11.801 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 9.195  ; 9.706  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                     ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 7.485 ; 7.673 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 7.485 ; 7.673 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 7.834 ; 8.617 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 8.186 ; 8.498 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 8.123 ; 9.028 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 8.284 ; 8.704 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 7.638 ; 7.948 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 8.376 ; 9.017 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 7.892 ; 8.570 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 8.302 ; 8.796 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 8.321 ; 8.858 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 8.015 ; 8.607 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 8.146 ; 8.570 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 7.900 ; 8.593 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 7.892 ; 8.593 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 8.194 ; 9.012 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 7.545 ; 7.885 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 8.101 ; 8.599 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 7.545 ; 7.885 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 7.943 ; 8.374 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 8.218 ; 8.817 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 8.066 ; 8.364 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 8.388 ; 9.184 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 8.218 ; 8.613 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 7.408 ; 7.438 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 7.408 ; 7.438 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 7.434 ; 7.446 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 7.996 ; 8.557 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 7.951 ; 8.164 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 8.034 ; 7.935 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 7.810 ; 7.990 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 7.796 ; 7.999 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 7.622 ; 8.051 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rst_n      ; run         ;       ; 7.876 ; 8.611 ;       ;
; stop_n     ; run         ; 7.430 ;       ;       ; 9.150 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rst_n      ; run         ;       ; 6.530 ; 7.163 ;       ;
; stop_n     ; run         ; 6.321 ;       ;       ; 7.869 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Setup Summary                                                                                   ;
+--------------------------------------------------------------------------------------------+---------+---------------+
; Clock                                                                                      ; Slack   ; End Point TNS ;
+--------------------------------------------------------------------------------------------+---------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -59.950 ; -3708.303     ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; -57.700 ; -517.612      ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -54.593 ; -33371.069    ;
+--------------------------------------------------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Hold Summary                                                                                  ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 0.171 ; 0.000         ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0.259 ; 0.000         ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 1.497 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Recovery Summary                                                                               ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 30.769 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Removal Summary                                                                               ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                                      ; Slack ; End Point TNS ;
+--------------------------------------------------------------------------------------------+-------+---------------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1.733 ; 0.000         ;
+--------------------------------------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary                                                                    ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                      ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------------+--------+---------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -0.192 ; -2.405        ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0.165  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; 1.666  ; 0.000         ;
; clk                                                                                        ; 9.286  ; 0.000         ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 15.551 ; 0.000         ;
+--------------------------------------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; -0.381 ; 0.895  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; -0.560 ; 0.712  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; -0.999 ; 0.032  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; -0.541 ; 0.735  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; -0.491 ; 0.762  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; -0.787 ; 0.310  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; -1.213 ; -0.216 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; -0.381 ; 0.895  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; -0.903 ; 0.144  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 8.400  ; 9.115  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 7.926  ; 9.638  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                           ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; 2.116 ; 1.175 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; 1.520 ; 0.370 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; 1.878 ; 0.905 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; 1.503 ; 0.368 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; 1.445 ; 0.314 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; 1.699 ; 0.678 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; 2.116 ; 1.175 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; 1.379 ; 0.266 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; 1.798 ; 0.815 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 1.202 ; 0.239 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 1.871 ; 0.763 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 10.961 ; 11.644 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 9.007  ; 9.208  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 9.687  ; 10.553 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 10.961 ; 10.355 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 9.963  ; 10.934 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 10.155 ; 11.644 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 8.982  ; 9.522  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 9.837  ; 10.981 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 10.253 ; 10.790 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 9.844  ; 10.372 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 10.253 ; 10.790 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 9.570  ; 10.016 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 10.077 ; 10.514 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 9.811  ; 9.868  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 9.786  ; 10.080 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 10.079 ; 10.465 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 10.294 ; 11.149 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 9.800  ; 10.329 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 9.060  ; 9.650  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 9.689  ; 10.177 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 10.017 ; 10.675 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 9.676  ; 10.198 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 10.294 ; 11.149 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 9.871  ; 10.547 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 10.745 ; 10.869 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 10.158 ; 10.169 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 10.200 ; 10.198 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 10.745 ; 10.195 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 10.686 ; 10.869 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 9.773  ; 10.678 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 9.807  ; 10.721 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 9.790  ; 10.706 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 8.598  ; 9.035  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                     ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 6.960 ; 7.140 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 6.960 ; 7.140 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 7.323 ; 7.922 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 7.612 ; 7.874 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 7.575 ; 8.266 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 7.713 ; 8.047 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 7.130 ; 7.386 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 7.793 ; 8.292 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 7.363 ; 7.922 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 7.702 ; 8.126 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 7.753 ; 8.174 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 7.471 ; 7.967 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 7.600 ; 7.928 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 7.380 ; 7.934 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 7.363 ; 7.922 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 7.629 ; 8.278 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 7.002 ; 7.311 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 7.453 ; 7.860 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 7.002 ; 7.311 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 7.348 ; 7.707 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 7.622 ; 8.095 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 7.480 ; 7.717 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 7.776 ; 8.392 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 7.616 ; 7.915 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 6.857 ; 6.875 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 6.857 ; 6.875 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 6.879 ; 6.884 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 7.381 ; 7.857 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 7.335 ; 7.499 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 7.468 ; 7.329 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 7.215 ; 7.355 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 7.204 ; 7.352 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 7.097 ; 7.460 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rst_n      ; run         ;       ; 7.149 ; 7.954 ;       ;
; stop_n     ; run         ; 6.765 ;       ;       ; 8.387 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rst_n      ; run         ;       ; 5.862 ; 6.581 ;       ;
; stop_n     ; run         ; 5.696 ;       ;       ; 7.162 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                         ;
+---------------------------------------------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                                                                       ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                                                                            ; -110.857   ; 0.157 ; 28.791   ; 1.733   ; -0.430              ;
;  ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; -106.788   ; 1.497 ; N/A      ; N/A     ; 0.079               ;
;  ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -110.857   ; 0.157 ; N/A      ; N/A     ; -0.430              ;
;  TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A        ; N/A   ; N/A      ; N/A     ; 1.666               ;
;  TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -100.055   ; 0.171 ; 28.791   ; 1.733   ; 15.411              ;
;  clk                                                                                        ; N/A        ; N/A   ; N/A      ; N/A     ; 9.286               ;
; Design-wide TNS                                                                             ; -69022.451 ; 0.0   ; 0.0      ; 0.0     ; -6.525              ;
;  ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; -957.440   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; -6868.900  ; 0.000 ; N/A      ; N/A     ; -6.525              ;
;  TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]   ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; -61196.111 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk                                                                                        ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------------------------------------+------------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; -0.167 ; 1.142  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; -0.412 ; 0.926  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; -0.880 ; 0.120  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; -0.363 ; 0.944  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; -0.298 ; 0.984  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; -0.642 ; 0.445  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; -1.072 ; -0.123 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; -0.167 ; 1.142  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; -0.778 ; 0.242  ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 13.464 ; 13.817 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 12.975 ; 14.613 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                           ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; inputData[*]  ; clk        ; 3.870 ; 3.273 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[0] ; clk        ; 3.132 ; 2.222 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[1] ; clk        ; 3.458 ; 2.814 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[2] ; clk        ; 2.998 ; 2.116 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[3] ; clk        ; 2.868 ; 2.027 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[4] ; clk        ; 3.258 ; 2.565 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[5] ; clk        ; 3.870 ; 3.273 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[6] ; clk        ; 2.854 ; 1.995 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  inputData[7] ; clk        ; 3.402 ; 2.746 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; rst_n         ; clk        ; 2.334 ; 1.721 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; stop_n        ; clk        ; 3.514 ; 2.644 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+---------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                               ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 18.738 ; 19.690 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 15.912 ; 16.068 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 16.842 ; 18.086 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 18.738 ; 17.817 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 17.253 ; 18.662 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 17.506 ; 19.690 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 15.853 ; 16.437 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 17.056 ; 18.616 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 17.643 ; 18.389 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 17.327 ; 17.914 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 17.643 ; 18.389 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 16.911 ; 17.507 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 17.298 ; 17.904 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 16.950 ; 17.172 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 16.909 ; 17.280 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 17.380 ; 17.855 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 17.706 ; 18.921 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 17.249 ; 17.944 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 16.048 ; 16.868 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 16.977 ; 17.572 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 17.452 ; 18.373 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 16.982 ; 17.636 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 17.706 ; 18.921 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 17.202 ; 18.179 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 18.375 ; 18.571 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 17.448 ; 17.465 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 17.504 ; 17.499 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 18.375 ; 17.408 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 18.332 ; 18.571 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 16.817 ; 18.282 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 16.877 ; 18.349 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 16.802 ; 18.289 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 15.510 ; 16.092 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+--------+--------+------------+--------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                     ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                            ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+
; digit0[*]  ; clk        ; 6.960 ; 7.140 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[0] ; clk        ; 6.960 ; 7.140 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[1] ; clk        ; 7.323 ; 7.922 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[2] ; clk        ; 7.612 ; 7.874 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[3] ; clk        ; 7.575 ; 8.266 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[4] ; clk        ; 7.713 ; 8.047 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[5] ; clk        ; 7.130 ; 7.386 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit0[6] ; clk        ; 7.793 ; 8.292 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit1[*]  ; clk        ; 7.363 ; 7.922 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[0] ; clk        ; 7.702 ; 8.126 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[1] ; clk        ; 7.753 ; 8.174 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[2] ; clk        ; 7.471 ; 7.967 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[3] ; clk        ; 7.600 ; 7.928 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[4] ; clk        ; 7.380 ; 7.934 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[5] ; clk        ; 7.363 ; 7.922 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit1[6] ; clk        ; 7.629 ; 8.278 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit2[*]  ; clk        ; 7.002 ; 7.311 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[0] ; clk        ; 7.453 ; 7.860 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[1] ; clk        ; 7.002 ; 7.311 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[2] ; clk        ; 7.348 ; 7.707 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[3] ; clk        ; 7.622 ; 8.095 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[4] ; clk        ; 7.480 ; 7.717 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[5] ; clk        ; 7.776 ; 8.392 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit2[6] ; clk        ; 7.616 ; 7.915 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; digit3[*]  ; clk        ; 6.857 ; 6.875 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[0] ; clk        ; 6.857 ; 6.875 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[1] ; clk        ; 6.879 ; 6.884 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[2] ; clk        ; 7.381 ; 7.857 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[3] ; clk        ; 7.335 ; 7.499 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[4] ; clk        ; 7.468 ; 7.329 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[5] ; clk        ; 7.215 ; 7.355 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
;  digit3[6] ; clk        ; 7.204 ; 7.352 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
; run        ; clk        ; 7.097 ; 7.460 ; Rise       ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ;
+------------+------------+-------+-------+------------+--------------------------------------------------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; rst_n      ; run         ;        ; 12.721 ; 13.221 ;        ;
; stop_n     ; run         ; 12.379 ;        ;        ; 13.870 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; rst_n      ; run         ;       ; 5.862 ; 6.581 ;       ;
; stop_n     ; run         ; 5.696 ;       ;       ; 7.162 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; run       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit0[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit1[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit2[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit2[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit2[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit2[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit2[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit2[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit2[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit3[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit3[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit3[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit3[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit3[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit3[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; digit3[6] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-----------------------------------------------------------------+
; Input Transition Times                                          ;
+--------------+--------------+-----------------+-----------------+
; Pin          ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+--------------+--------------+-----------------+-----------------+
; bankSwitch   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; stop_n       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[1] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[0] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[2] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[3] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[4] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[5] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[7] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; inputData[6] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+--------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.5e-07 V                    ; 3.14 V              ; -0.195 V            ; 0.158 V                              ; 0.394 V                              ; 4.46e-10 s                  ; 1.64e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.5e-07 V                   ; 3.14 V             ; -0.195 V           ; 0.158 V                             ; 0.394 V                             ; 4.46e-10 s                 ; 1.64e-10 s                 ; Yes                       ; No                        ;
; digit0[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit0[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit0[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit0[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit0[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit0[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit0[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit1[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit1[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit1[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit1[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit1[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit1[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit1[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit2[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.62e-07 V                   ; 3.1 V               ; -0.153 V            ; 0.035 V                              ; 0.31 V                               ; 4.23e-10 s                  ; 1.59e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.62e-07 V                  ; 3.1 V              ; -0.153 V           ; 0.035 V                             ; 0.31 V                              ; 4.23e-10 s                 ; 1.59e-10 s                 ; Yes                       ; No                        ;
; digit2[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit2[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit2[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit2[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit2[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit2[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.257 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.257 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit3[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.5e-07 V                    ; 3.14 V              ; -0.195 V            ; 0.158 V                              ; 0.394 V                              ; 4.46e-10 s                  ; 1.64e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.5e-07 V                   ; 3.14 V             ; -0.195 V           ; 0.158 V                             ; 0.394 V                             ; 4.46e-10 s                 ; 1.64e-10 s                 ; Yes                       ; No                        ;
; digit3[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.62e-07 V                   ; 3.1 V               ; -0.153 V            ; 0.035 V                              ; 0.31 V                               ; 4.23e-10 s                  ; 1.59e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.62e-07 V                  ; 3.1 V              ; -0.153 V           ; 0.035 V                             ; 0.31 V                              ; 4.23e-10 s                 ; 1.59e-10 s                 ; Yes                       ; No                        ;
; digit3[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.5e-07 V                    ; 3.14 V              ; -0.195 V            ; 0.158 V                              ; 0.394 V                              ; 4.46e-10 s                  ; 1.64e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.5e-07 V                   ; 3.14 V             ; -0.195 V           ; 0.158 V                             ; 0.394 V                             ; 4.46e-10 s                 ; 1.64e-10 s                 ; Yes                       ; No                        ;
; digit3[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.62e-07 V                   ; 3.1 V               ; -0.153 V            ; 0.035 V                              ; 0.31 V                               ; 4.23e-10 s                  ; 1.59e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.62e-07 V                  ; 3.1 V              ; -0.153 V           ; 0.035 V                             ; 0.31 V                              ; 4.23e-10 s                 ; 1.59e-10 s                 ; Yes                       ; No                        ;
; digit3[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.35e-07 V                   ; 3.14 V              ; -0.258 V            ; 0.13 V                               ; 0.399 V                              ; 4.27e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.08 V                      ; 3.35e-07 V                  ; 3.14 V             ; -0.258 V           ; 0.13 V                              ; 0.399 V                             ; 4.27e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit3[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.62e-07 V                   ; 3.1 V               ; -0.153 V            ; 0.035 V                              ; 0.31 V                               ; 4.23e-10 s                  ; 1.59e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.62e-07 V                  ; 3.1 V              ; -0.153 V           ; 0.035 V                             ; 0.31 V                              ; 4.23e-10 s                 ; 1.59e-10 s                 ; Yes                       ; No                        ;
; digit3[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.5e-07 V                    ; 3.14 V              ; -0.195 V            ; 0.158 V                              ; 0.394 V                              ; 4.46e-10 s                  ; 1.64e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.5e-07 V                   ; 3.14 V             ; -0.195 V           ; 0.158 V                             ; 0.394 V                             ; 4.46e-10 s                 ; 1.64e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.32e-05 V                   ; 3.09 V              ; -0.11 V             ; 0.031 V                              ; 0.155 V                              ; 5.43e-10 s                  ; 3.14e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.32e-05 V                  ; 3.09 V             ; -0.11 V            ; 0.031 V                             ; 0.155 V                             ; 5.43e-10 s                 ; 3.14e-10 s                 ; Yes                       ; Yes                       ;
; digit0[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit0[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit0[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit0[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit0[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit0[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit0[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit1[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit1[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit1[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit1[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit1[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit1[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit1[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit2[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.61e-05 V                   ; 3.09 V              ; -0.0638 V           ; 0.034 V                              ; 0.099 V                              ; 5.12e-10 s                  ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.61e-05 V                  ; 3.09 V             ; -0.0638 V          ; 0.034 V                             ; 0.099 V                             ; 5.12e-10 s                 ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; digit2[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit2[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit2[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit2[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit2[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit2[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.136 V            ; 0.025 V                              ; 0.167 V                              ; 4.92e-10 s                  ; 3.12e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.136 V           ; 0.025 V                             ; 0.167 V                             ; 4.92e-10 s                 ; 3.12e-10 s                 ; Yes                       ; No                        ;
; digit3[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.32e-05 V                   ; 3.09 V              ; -0.11 V             ; 0.031 V                              ; 0.155 V                              ; 5.43e-10 s                  ; 3.14e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.32e-05 V                  ; 3.09 V             ; -0.11 V            ; 0.031 V                             ; 0.155 V                             ; 5.43e-10 s                 ; 3.14e-10 s                 ; Yes                       ; Yes                       ;
; digit3[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.61e-05 V                   ; 3.09 V              ; -0.0638 V           ; 0.034 V                              ; 0.099 V                              ; 5.12e-10 s                  ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.61e-05 V                  ; 3.09 V             ; -0.0638 V          ; 0.034 V                             ; 0.099 V                             ; 5.12e-10 s                 ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; digit3[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.32e-05 V                   ; 3.09 V              ; -0.11 V             ; 0.031 V                              ; 0.155 V                              ; 5.43e-10 s                  ; 3.14e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.32e-05 V                  ; 3.09 V             ; -0.11 V            ; 0.031 V                             ; 0.155 V                             ; 5.43e-10 s                 ; 3.14e-10 s                 ; Yes                       ; Yes                       ;
; digit3[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.61e-05 V                   ; 3.09 V              ; -0.0638 V           ; 0.034 V                              ; 0.099 V                              ; 5.12e-10 s                  ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.61e-05 V                  ; 3.09 V             ; -0.0638 V          ; 0.034 V                             ; 0.099 V                             ; 5.12e-10 s                 ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; digit3[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-05 V                   ; 3.1 V               ; -0.133 V            ; 0.025 V                              ; 0.169 V                              ; 4.92e-10 s                  ; 3.13e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.19e-05 V                  ; 3.1 V              ; -0.133 V           ; 0.025 V                             ; 0.169 V                             ; 4.92e-10 s                 ; 3.13e-10 s                 ; Yes                       ; No                        ;
; digit3[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.61e-05 V                   ; 3.09 V              ; -0.0638 V           ; 0.034 V                              ; 0.099 V                              ; 5.12e-10 s                  ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.61e-05 V                  ; 3.09 V             ; -0.0638 V          ; 0.034 V                             ; 0.099 V                             ; 5.12e-10 s                 ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; digit3[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.32e-05 V                   ; 3.09 V              ; -0.11 V             ; 0.031 V                              ; 0.155 V                              ; 5.43e-10 s                  ; 3.14e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.32e-05 V                  ; 3.09 V             ; -0.11 V            ; 0.031 V                             ; 0.155 V                             ; 5.43e-10 s                 ; 3.14e-10 s                 ; Yes                       ; Yes                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; digit0[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit0[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit0[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit0[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit0[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit0[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit0[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit1[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit1[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit1[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit1[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit1[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit1[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit1[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit2[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit2[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit2[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit2[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit2[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit2[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit2[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.621 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.621 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit3[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; digit3[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit3[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
; digit3[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit3[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.72e-06 V                   ; 3.7 V               ; -0.49 V             ; 0.117 V                              ; 0.622 V                              ; 3.84e-10 s                  ; 1.48e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.72e-06 V                  ; 3.7 V              ; -0.49 V            ; 0.117 V                             ; 0.622 V                             ; 3.84e-10 s                 ; 1.48e-10 s                 ; Yes                       ; No                        ;
; digit3[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 3.63e-06 V                   ; 3.64 V              ; -0.326 V            ; 0.091 V                              ; 0.479 V                              ; 3.83e-10 s                  ; 1.5e-10 s                   ; Yes                        ; No                         ; 3.63 V                      ; 3.63e-06 V                  ; 3.64 V             ; -0.326 V           ; 0.091 V                             ; 0.479 V                             ; 3.83e-10 s                 ; 1.5e-10 s                  ; Yes                       ; No                        ;
; digit3[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 4.94e-06 V                   ; 3.69 V              ; -0.414 V            ; 0.134 V                              ; 0.585 V                              ; 4.19e-10 s                  ; 1.53e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 4.94e-06 V                  ; 3.69 V             ; -0.414 V           ; 0.134 V                             ; 0.585 V                             ; 4.19e-10 s                 ; 1.53e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1100mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; run       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; digit0[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit0[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit0[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit0[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit0[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit0[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit0[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit1[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit1[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit1[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit1[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit1[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit1[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit1[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit2[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; digit2[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit2[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit2[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit2[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit2[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit2[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.319 V            ; 0.041 V                              ; 0.528 V                              ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.319 V           ; 0.041 V                             ; 0.528 V                             ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit3[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; digit3[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; digit3[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
; digit3[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; digit3[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000229 V                   ; 3.65 V              ; -0.316 V            ; 0.041 V                              ; 0.53 V                               ; 4.29e-10 s                  ; 1.87e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000229 V                  ; 3.65 V             ; -0.316 V           ; 0.041 V                             ; 0.53 V                              ; 4.29e-10 s                 ; 1.87e-10 s                 ; Yes                       ; No                        ;
; digit3[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000184 V                   ; 3.64 V              ; -0.19 V             ; 0.019 V                              ; 0.425 V                              ; 4.44e-10 s                  ; 1.91e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000184 V                  ; 3.64 V             ; -0.19 V            ; 0.019 V                             ; 0.425 V                             ; 4.44e-10 s                 ; 1.91e-10 s                 ; Yes                       ; No                        ;
; digit3[6] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.63 V                       ; 0.000238 V                   ; 3.64 V              ; -0.254 V            ; 0.052 V                              ; 0.543 V                              ; 4.59e-10 s                  ; 1.96e-10 s                  ; Yes                        ; No                         ; 3.63 V                      ; 0.000238 V                  ; 3.64 V             ; -0.254 V           ; 0.052 V                             ; 0.543 V                             ; 4.59e-10 s                 ; 1.96e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+
; From Clock                                                                                 ; To Clock                                                                                   ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0            ; 0            ; > 2147483647 ; 0            ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0            ; 0            ; > 2147483647 ; 0            ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; > 2147483647 ; 0            ; 0            ; 0            ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+
; From Clock                                                                                 ; To Clock                                                                                   ; RR Paths     ; FR Paths     ; RF Paths     ; FF Paths     ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; 0            ; 0            ; > 2147483647 ; 0            ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0            ; 0            ; > 2147483647 ; > 2147483647 ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; 0            ; 0            ; > 2147483647 ; 0            ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_decode                                     ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP                                    ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; > 2147483647 ; > 2147483647 ; 0            ; 0            ;
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; > 2147483647 ; 0            ; 0            ; 0            ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                 ; To Clock                                                                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1        ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                 ; To Clock                                                                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 1        ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 761   ; 761  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 116   ; 116  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Wed Mar 30 01:42:49 2016
Info: Command: quartus_sta 374_Phase1 -c 374_Phase1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 74 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '374_Phase1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 10 -duty_cycle 50.00 -name {TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ControlUnit_3Bus:TheControlUnit|current_state.S_decode ControlUnit_3Bus:TheControlUnit|current_state.S_decode
    Info (332105): create_clock -period 1.000 -name ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "TheControlUnit|run_out~2|combout"
    Warning (332126): Node "TheControlUnit|\StateController:run~0|datad"
    Warning (332126): Node "TheControlUnit|\StateController:run~0|combout"
    Warning (332126): Node "TheControlUnit|run_out~2|datae"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -110.857
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):  -110.857           -6868.900 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):  -106.788            -957.440 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):  -100.055          -61196.111 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     0.377               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     2.596               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
Info (332146): Worst-case recovery slack is 28.791
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    28.791               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case removal slack is 3.301
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.301               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is -0.430
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.430              -6.451 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     0.079               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):     1.666               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     9.670               0.000 clk 
    Info (332119):    15.438               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -110.421
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):  -110.421           -6851.249 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):  -106.521            -955.056 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):   -99.198          -60656.245 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.157
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.157               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     0.392               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     2.439               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
Info (332146): Worst-case recovery slack is 28.975
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    28.975               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case removal slack is 3.109
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.109               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is -0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.406              -6.525 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     0.084               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):     1.666               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     9.673               0.000 clk 
    Info (332119):    15.411               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info: Analyzing Fast 1100mV 85C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -65.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -65.206           -4027.513 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):   -62.704            -562.387 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):   -59.968          -36658.811 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.257               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     1.683               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
Info (332146): Worst-case recovery slack is 30.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    30.451               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case removal slack is 1.929
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.929               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is -0.329
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.329              -5.519 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     0.088               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):     1.666               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     9.336               0.000 clk 
    Info (332119):    15.552               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info: Analyzing Fast 1100mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -59.950
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -59.950           -3708.303 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):   -57.700            -517.612 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):   -54.593          -33371.069 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case hold slack is 0.171
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.171               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
    Info (332119):     0.259               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     1.497               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
Info (332146): Worst-case recovery slack is 30.769
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    30.769               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case removal slack is 1.733
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.733               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332146): Worst-case minimum pulse width slack is -0.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.192              -2.405 ControlUnit_3Bus:TheControlUnit|current_state.S_decode 
    Info (332119):     0.165               0.000 ControlUnit_3Bus:TheControlUnit|current_state.S_LDR_CMP 
    Info (332119):     1.666               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] 
    Info (332119):     9.286               0.000 clk 
    Info (332119):    15.551               0.000 TheClockDivider|clockgenerator_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 1007 megabytes
    Info: Processing ended: Wed Mar 30 01:44:23 2016
    Info: Elapsed time: 00:01:34
    Info: Total CPU time (on all processors): 00:01:34


