Timing Analyzer report for uart_fft_sys
Sat Dec 27 19:19:16 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_Clk'
 13. Slow 1200mV 85C Model Hold: 'i_Clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_Clk'
 22. Slow 1200mV 0C Model Hold: 'i_Clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_Clk'
 30. Fast 1200mV 0C Model Hold: 'i_Clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; uart_fft_sys                                           ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.9%      ;
;     Processor 3            ;   7.7%      ;
;     Processor 4            ;   5.3%      ;
;     Processors 5-10        ;   4.4%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_Clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 63.56 MHz ; 63.56 MHz       ; i_Clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; i_Clk ; -14.734 ; -12559.356        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_Clk ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_Clk ; -4.000 ; -2571.208                        ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_Clk'                                                                                  ;
+---------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -14.734 ; r_DFT_Size[4] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.535     ;
; -14.685 ; r_DFT_Size[4] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.486     ;
; -14.680 ; r_DFT_Size[4] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.481     ;
; -14.655 ; r_DFT_Size[4] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.456     ;
; -14.653 ; r_DFT_Size[4] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.454     ;
; -14.646 ; r_DFT_Size[4] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.461     ;
; -14.612 ; r_DFT_Size[4] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.427     ;
; -14.598 ; r_DFT_Size[4] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.413     ;
; -14.586 ; r_DFT_Size[4] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.387     ;
; -14.496 ; r_DFT_Size[3] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.297     ;
; -14.447 ; r_DFT_Size[3] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.248     ;
; -14.442 ; r_DFT_Size[3] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.243     ;
; -14.417 ; r_DFT_Size[3] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.218     ;
; -14.415 ; r_DFT_Size[3] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.216     ;
; -14.408 ; r_DFT_Size[3] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.223     ;
; -14.403 ; r_DFT_Size[4] ; r_Wr[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.204     ;
; -14.402 ; r_DFT_Size[4] ; r_Wr[8]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.203     ;
; -14.395 ; r_DFT_Size[4] ; r_Wr[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.196     ;
; -14.391 ; r_DFT_Size[4] ; r_Wi[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.206     ;
; -14.390 ; r_DFT_Size[4] ; r_Wr[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.191     ;
; -14.390 ; r_DFT_Size[4] ; r_Wr[2]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.191     ;
; -14.384 ; r_DFT_Size[4] ; r_Wi[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.199     ;
; -14.384 ; r_DFT_Size[4] ; r_Wi[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.199     ;
; -14.382 ; r_DFT_Size[4] ; r_Wr[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.183     ;
; -14.374 ; r_DFT_Size[3] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.189     ;
; -14.366 ; r_DFT_Size[4] ; r_Wi[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.181     ;
; -14.360 ; r_DFT_Size[3] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.175     ;
; -14.357 ; r_DFT_Size[4] ; r_Wr[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.158     ;
; -14.354 ; r_DFT_Size[4] ; r_Wi[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.169     ;
; -14.350 ; r_DFT_Size[4] ; r_Wi[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.165     ;
; -14.348 ; r_DFT_Size[3] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.149     ;
; -14.341 ; r_DFT_Size[4] ; r_Wi[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.156     ;
; -14.333 ; r_DFT_Size[5] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.134     ;
; -14.332 ; r_DFT_Size[4] ; r_Wr[8]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.062      ; 15.146     ;
; -14.314 ; r_DFT_Size[4] ; r_Wi[6]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 15.130     ;
; -14.307 ; r_DFT_Size[4] ; r_Wr[9]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.108     ;
; -14.303 ; r_DFT_Size[4] ; r_Wi[11]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 15.119     ;
; -14.299 ; r_DFT_Size[4] ; r_Wr[5]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.062      ; 15.113     ;
; -14.294 ; r_DFT_Size[4] ; r_Wr[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.062      ; 15.108     ;
; -14.290 ; r_DFT_Size[0] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.091     ;
; -14.284 ; r_DFT_Size[4] ; r_Wi[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.099     ;
; -14.284 ; r_DFT_Size[5] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.085     ;
; -14.279 ; r_DFT_Size[5] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.080     ;
; -14.269 ; r_DFT_Size[4] ; r_Wr[12]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.062      ; 15.083     ;
; -14.266 ; r_DFT_Size[4] ; r_Wi[14]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 15.082     ;
; -14.265 ; r_DFT_Size[2] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.066     ;
; -14.255 ; r_DFT_Size[1] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.056     ;
; -14.254 ; r_DFT_Size[5] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.055     ;
; -14.252 ; r_DFT_Size[5] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.053     ;
; -14.250 ; r_DFT_Size[4] ; r_Wi[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 15.066     ;
; -14.245 ; r_DFT_Size[5] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.060     ;
; -14.241 ; r_DFT_Size[0] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.042     ;
; -14.236 ; r_DFT_Size[0] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.037     ;
; -14.216 ; r_DFT_Size[2] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.017     ;
; -14.211 ; r_DFT_Size[2] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.012     ;
; -14.211 ; r_DFT_Size[0] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.012     ;
; -14.211 ; r_DFT_Size[5] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.026     ;
; -14.209 ; r_DFT_Size[0] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.010     ;
; -14.206 ; r_DFT_Size[1] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.007     ;
; -14.202 ; r_DFT_Size[0] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.017     ;
; -14.201 ; r_DFT_Size[1] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 15.002     ;
; -14.197 ; r_DFT_Size[5] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 15.012     ;
; -14.186 ; r_DFT_Size[2] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.987     ;
; -14.185 ; r_DFT_Size[5] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.986     ;
; -14.184 ; r_DFT_Size[2] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.985     ;
; -14.177 ; r_DFT_Size[2] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.992     ;
; -14.176 ; r_DFT_Size[1] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.977     ;
; -14.174 ; r_DFT_Size[1] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.975     ;
; -14.168 ; r_DFT_Size[0] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.983     ;
; -14.167 ; r_DFT_Size[1] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.982     ;
; -14.165 ; r_DFT_Size[3] ; r_Wr[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.966     ;
; -14.164 ; r_DFT_Size[3] ; r_Wr[8]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.965     ;
; -14.157 ; r_DFT_Size[3] ; r_Wr[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.958     ;
; -14.154 ; r_DFT_Size[0] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.969     ;
; -14.153 ; r_DFT_Size[3] ; r_Wi[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.968     ;
; -14.152 ; r_DFT_Size[3] ; r_Wr[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.953     ;
; -14.152 ; r_DFT_Size[3] ; r_Wr[2]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.953     ;
; -14.146 ; r_DFT_Size[3] ; r_Wi[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.961     ;
; -14.146 ; r_DFT_Size[3] ; r_Wi[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.961     ;
; -14.144 ; r_DFT_Size[3] ; r_Wr[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.945     ;
; -14.143 ; r_DFT_Size[2] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.958     ;
; -14.142 ; r_DFT_Size[0] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.943     ;
; -14.133 ; r_DFT_Size[1] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.948     ;
; -14.129 ; r_DFT_Size[2] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.944     ;
; -14.128 ; r_DFT_Size[3] ; r_Wi[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.943     ;
; -14.120 ; r_DFT_Size[4] ; r_Wr[10]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.921     ;
; -14.119 ; r_DFT_Size[1] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.934     ;
; -14.119 ; r_DFT_Size[3] ; r_Wr[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.920     ;
; -14.117 ; r_DFT_Size[2] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.918     ;
; -14.116 ; r_DFT_Size[3] ; r_Wi[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.931     ;
; -14.112 ; r_DFT_Size[3] ; r_Wi[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.927     ;
; -14.107 ; r_DFT_Size[1] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.908     ;
; -14.103 ; r_DFT_Size[3] ; r_Wi[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.918     ;
; -14.099 ; r_DFT_Size[4] ; r_Wi[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.063      ; 14.914     ;
; -14.094 ; r_DFT_Size[3] ; r_Wr[8]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.062      ; 14.908     ;
; -14.076 ; r_DFT_Size[3] ; r_Wi[6]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 14.892     ;
; -14.069 ; r_DFT_Size[3] ; r_Wr[9]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.870     ;
; -14.065 ; r_DFT_Size[3] ; r_Wi[11]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.064      ; 14.881     ;
; -14.061 ; r_DFT_Size[3] ; r_Wr[5]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.062      ; 14.875     ;
; -14.056 ; r_DFT_Size[3] ; r_Wr[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.062      ; 14.870     ;
+---------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_Clk'                                                                                           ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; r_RX_Byte[4]           ; r_RX_Byte[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_RX_Byte[5]           ; r_RX_Byte[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_RX_Byte[6]           ; r_RX_Byte[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_RX_Byte[0]           ; r_RX_Byte[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_RX_Byte[3]           ; r_RX_Byte[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_RX_Byte[2]           ; r_RX_Byte[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_RX_Byte[1]           ; r_RX_Byte[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_RX_Byte[7]           ; r_RX_Byte[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; r_DFT_Size[0]          ; r_DFT_Size[0]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; r_Point_Idx[5]         ; r_Point_Idx[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_TX_DATABITS     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Idx[3]           ; r_Bit_Idx[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Idx[2]           ; r_Bit_Idx[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Bit_Idx[1]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_RX_DATABITS     ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_RX_STOPBIT      ; r_SM.s_RX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_TX_STOPBIT      ; r_SM.s_TX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_TX_State             ; r_TX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_IDLE            ; r_SM.s_IDLE            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_RX_State             ; r_RX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_SM.s_MAG_ITER        ; r_SM.s_MAG_ITER        ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Stage[0]             ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; r_Butterfly[4]         ; r_Butterfly[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; r_Stage[2]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Stage[1]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_SM.s_BIT_REV_PROCESS ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[5]             ; r_Group[5]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[0]             ; r_Group[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[1]             ; r_Group[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[2]             ; r_Group[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[3]             ; r_Group[3]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; r_Group[4]             ; r_Group[4]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; r_Bit_Idx[0]           ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.758      ;
; 0.510 ; r_Stage[2]             ; r_SM.s_MAG_PREP        ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.802      ;
; 0.517 ; r_Ar[15]               ; r_New_Br[15]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.810      ;
; 0.525 ; r_Sqrt_Rem[9]          ; r_Sqrt_Rem[11]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.083      ; 0.820      ;
; 0.525 ; r_Sqrt_Root[2]         ; r_Sqrt_Root[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.819      ;
; 0.526 ; r_Sqrt_Root[13]        ; r_Sqrt_Root[14]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; r_Sqrt_Root[9]         ; r_Sqrt_Root[10]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; r_Sqrt_Root[7]         ; r_Sqrt_Root[8]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; r_Sqrt_Root[1]         ; r_Sqrt_Root[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.820      ;
; 0.526 ; r_Sqrt_Root[0]         ; r_Sqrt_Root[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.820      ;
; 0.527 ; r_Sqrt_Rem[5]          ; r_Sqrt_Rem[7]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.821      ;
; 0.527 ; r_Sqrt_Root[4]         ; r_Sqrt_Root[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.821      ;
; 0.527 ; r_New_Ai[0]            ; mem_Imag[22][0]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.820      ;
; 0.533 ; r_SM.s_FFT_GROUP       ; r_SM.s_FFT_BUTTERFLY   ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.825      ;
; 0.550 ; r_Sqrt_Root[6]         ; r_Sqrt_Root[7]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.844      ;
; 0.552 ; r_Sqrt_Iter[4]         ; r_Sqrt_Iter[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.845      ;
; 0.561 ; r_SM.s_IDLE            ; r_RX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.854      ;
; 0.568 ; r_SM.s_RX_DATABITS     ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.861      ;
; 0.568 ; r_SM.s_RX_DATABITS     ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.861      ;
; 0.568 ; r_SM.s_TX_NEXT_BYTE    ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.861      ;
; 0.644 ; r_Stage[1]             ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.936      ;
; 0.666 ; r_Sqrt_Rem[10]         ; r_Sqrt_Rem[12]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.083      ; 0.961      ;
; 0.668 ; r_Sqrt_Rem[3]          ; r_Sqrt_Rem[5]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 0.962      ;
; 0.669 ; r_New_Ai[2]            ; mem_Imag[22][2]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.962      ;
; 0.698 ; r_RX_Sync              ; r_RX_Data              ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 0.991      ;
; 0.699 ; r_Sqrt_Op[27]          ; r_Sqrt_Op[29]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; r_Sqrt_Op[23]          ; r_Sqrt_Op[25]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; r_Sqrt_Op[3]           ; r_Sqrt_Op[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.991      ;
; 0.699 ; r_Sqrt_Op[4]           ; r_Sqrt_Op[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.991      ;
; 0.700 ; r_Sqrt_Op[29]          ; r_Sqrt_Op[31]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; r_Sqrt_Op[21]          ; r_Sqrt_Op[23]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; r_Sqrt_Op[22]          ; r_Sqrt_Op[24]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.992      ;
; 0.701 ; r_Sqrt_Op[13]          ; r_Sqrt_Op[15]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; r_Sqrt_Op[11]          ; r_Sqrt_Op[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; r_Sqrt_Op[2]           ; r_Sqrt_Op[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.993      ;
; 0.702 ; r_Sqrt_Op[9]           ; r_Sqrt_Op[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.994      ;
; 0.703 ; r_Sqrt_Op[25]          ; r_Sqrt_Op[27]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 0.995      ;
; 0.727 ; r_Stage[0]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.019      ;
; 0.730 ; r_Stage[0]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.022      ;
; 0.744 ; r_Sqrt_Iter[3]         ; r_Sqrt_Iter[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.037      ;
; 0.747 ; r_Sqrt_Iter[1]         ; r_Sqrt_Iter[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; r_Sqrt_Iter[2]         ; r_Sqrt_Iter[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.041      ;
; 0.756 ; r_Stage[1]             ; r_SM.s_MAG_PREP        ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.048      ;
; 0.760 ; r_New_Ai[8]            ; mem_Imag[16][8]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.762 ; r_Bit_Ctr[5]           ; r_Bit_Ctr[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; r_Bit_Ctr[11]          ; r_Bit_Ctr[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; r_Ar[13]               ; r_New_Br[12]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Bit_Ctr[9]           ; r_Bit_Ctr[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Bit_Ctr[7]           ; r_Bit_Ctr[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Bit_Ctr[13]          ; r_Bit_Ctr[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Bit_Ctr[6]           ; r_Bit_Ctr[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; r_Stage[2]             ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; r_Ai[8]~_Duplicate_2   ; r_New_Ai[7]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; r_Bit_Ctr[4]           ; r_Bit_Ctr[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; r_Sqrt_Root[11]        ; r_Sqrt_Root[12]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 1.060      ;
; 0.766 ; r_Sqrt_Root[5]         ; r_Sqrt_Root[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.082      ; 1.060      ;
; 0.766 ; r_Bit_Ctr[8]           ; r_Bit_Ctr[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; r_Bit_Ctr[10]          ; r_Bit_Ctr[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; r_Bit_Ctr[12]          ; r_Bit_Ctr[12]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; r_SM.s_BIT_REV_START   ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.058      ;
; 0.769 ; r_Bit_Ctr[1]           ; r_Bit_Ctr[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.062      ;
; 0.769 ; r_Bit_Ctr[3]           ; r_Bit_Ctr[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.062      ;
; 0.771 ; r_Bit_Ctr[2]           ; r_Bit_Ctr[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.064      ;
; 0.773 ; r_Ar[15]               ; r_New_Br[14]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.066      ;
; 0.773 ; r_Bit_Idx[1]           ; r_Bit_Idx[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.066      ;
; 0.776 ; r_SM.s_FFT_STAGE       ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.081      ; 1.069      ;
; 0.778 ; r_SM.s_FFT_STAGE       ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.080      ; 1.070      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.03 MHz ; 69.03 MHz       ; i_Clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; i_Clk ; -13.486 ; -11737.649       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_Clk ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_Clk ; -4.000 ; -2570.280                       ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_Clk'                                                                                   ;
+---------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -13.486 ; r_DFT_Size[4] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.291     ;
; -13.441 ; r_DFT_Size[4] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.246     ;
; -13.438 ; r_DFT_Size[4] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.243     ;
; -13.419 ; r_DFT_Size[4] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.224     ;
; -13.417 ; r_DFT_Size[4] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.222     ;
; -13.404 ; r_DFT_Size[4] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.222     ;
; -13.373 ; r_DFT_Size[4] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.191     ;
; -13.357 ; r_DFT_Size[4] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.175     ;
; -13.271 ; r_DFT_Size[4] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.076     ;
; -13.265 ; r_DFT_Size[3] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.070     ;
; -13.220 ; r_DFT_Size[3] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.025     ;
; -13.217 ; r_DFT_Size[3] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.022     ;
; -13.198 ; r_DFT_Size[3] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.003     ;
; -13.196 ; r_DFT_Size[3] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 14.001     ;
; -13.183 ; r_DFT_Size[3] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 14.001     ;
; -13.169 ; r_DFT_Size[4] ; r_Wr[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.974     ;
; -13.166 ; r_DFT_Size[4] ; r_Wr[8]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.971     ;
; -13.163 ; r_DFT_Size[4] ; r_Wi[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.981     ;
; -13.161 ; r_DFT_Size[4] ; r_Wr[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.966     ;
; -13.161 ; r_DFT_Size[4] ; r_Wr[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.966     ;
; -13.159 ; r_DFT_Size[4] ; r_Wr[2]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.964     ;
; -13.157 ; r_DFT_Size[4] ; r_Wi[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.975     ;
; -13.154 ; r_DFT_Size[4] ; r_Wi[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.972     ;
; -13.153 ; r_DFT_Size[4] ; r_Wr[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.958     ;
; -13.152 ; r_DFT_Size[3] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.970     ;
; -13.139 ; r_DFT_Size[4] ; r_Wi[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.957     ;
; -13.136 ; r_DFT_Size[3] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.954     ;
; -13.125 ; r_DFT_Size[4] ; r_Wr[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.930     ;
; -13.121 ; r_DFT_Size[4] ; r_Wi[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.939     ;
; -13.117 ; r_DFT_Size[4] ; r_Wi[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.935     ;
; -13.113 ; r_DFT_Size[5] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.918     ;
; -13.108 ; r_DFT_Size[4] ; r_Wi[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.926     ;
; -13.102 ; r_DFT_Size[4] ; r_Wr[8]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.048      ; 13.919     ;
; -13.086 ; r_DFT_Size[4] ; r_Wi[6]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 13.905     ;
; -13.079 ; r_DFT_Size[2] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.884     ;
; -13.077 ; r_DFT_Size[4] ; r_Wr[9]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.882     ;
; -13.073 ; r_DFT_Size[4] ; r_Wi[11]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 13.892     ;
; -13.068 ; r_DFT_Size[4] ; r_Wr[5]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.048      ; 13.885     ;
; -13.068 ; r_DFT_Size[5] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.873     ;
; -13.065 ; r_DFT_Size[4] ; r_Wr[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.048      ; 13.882     ;
; -13.065 ; r_DFT_Size[5] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.870     ;
; -13.057 ; r_DFT_Size[4] ; r_Wi[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.875     ;
; -13.054 ; r_DFT_Size[0] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.859     ;
; -13.050 ; r_DFT_Size[3] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.855     ;
; -13.046 ; r_DFT_Size[5] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.851     ;
; -13.044 ; r_DFT_Size[5] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.849     ;
; -13.043 ; r_DFT_Size[4] ; r_Wr[12]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.048      ; 13.860     ;
; -13.039 ; r_DFT_Size[4] ; r_Wi[14]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 13.858     ;
; -13.034 ; r_DFT_Size[2] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.839     ;
; -13.031 ; r_DFT_Size[2] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.836     ;
; -13.031 ; r_DFT_Size[5] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.849     ;
; -13.026 ; r_DFT_Size[4] ; r_Wi[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 13.845     ;
; -13.022 ; r_DFT_Size[1] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.827     ;
; -13.012 ; r_DFT_Size[2] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.817     ;
; -13.010 ; r_DFT_Size[2] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.815     ;
; -13.009 ; r_DFT_Size[0] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.814     ;
; -13.006 ; r_DFT_Size[0] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.811     ;
; -13.000 ; r_DFT_Size[5] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.818     ;
; -12.997 ; r_DFT_Size[2] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.815     ;
; -12.987 ; r_DFT_Size[0] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.792     ;
; -12.985 ; r_DFT_Size[0] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.790     ;
; -12.984 ; r_DFT_Size[5] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.802     ;
; -12.977 ; r_DFT_Size[1] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.782     ;
; -12.974 ; r_DFT_Size[1] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.779     ;
; -12.972 ; r_DFT_Size[0] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.790     ;
; -12.966 ; r_DFT_Size[2] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.784     ;
; -12.955 ; r_DFT_Size[1] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.760     ;
; -12.953 ; r_DFT_Size[1] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.758     ;
; -12.950 ; r_DFT_Size[2] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.768     ;
; -12.948 ; r_DFT_Size[3] ; r_Wr[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.753     ;
; -12.945 ; r_DFT_Size[3] ; r_Wr[8]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.750     ;
; -12.942 ; r_DFT_Size[3] ; r_Wi[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.760     ;
; -12.941 ; r_DFT_Size[0] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.759     ;
; -12.940 ; r_DFT_Size[1] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.758     ;
; -12.940 ; r_DFT_Size[3] ; r_Wr[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.745     ;
; -12.940 ; r_DFT_Size[3] ; r_Wr[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.745     ;
; -12.938 ; r_DFT_Size[3] ; r_Wr[2]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.743     ;
; -12.936 ; r_DFT_Size[3] ; r_Wi[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.754     ;
; -12.933 ; r_DFT_Size[3] ; r_Wi[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.751     ;
; -12.932 ; r_DFT_Size[3] ; r_Wr[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.737     ;
; -12.925 ; r_DFT_Size[0] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.743     ;
; -12.918 ; r_DFT_Size[3] ; r_Wi[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.736     ;
; -12.909 ; r_DFT_Size[1] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.727     ;
; -12.908 ; r_DFT_Size[4] ; r_Wi[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.726     ;
; -12.904 ; r_DFT_Size[3] ; r_Wr[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.709     ;
; -12.900 ; r_DFT_Size[3] ; r_Wi[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.718     ;
; -12.898 ; r_DFT_Size[5] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.703     ;
; -12.896 ; r_DFT_Size[3] ; r_Wi[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.714     ;
; -12.893 ; r_DFT_Size[1] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.711     ;
; -12.888 ; r_DFT_Size[4] ; r_Wr[10]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.693     ;
; -12.887 ; r_DFT_Size[3] ; r_Wi[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.705     ;
; -12.881 ; r_DFT_Size[3] ; r_Wr[8]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.048      ; 13.698     ;
; -12.865 ; r_DFT_Size[3] ; r_Wi[6]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 13.684     ;
; -12.864 ; r_DFT_Size[2] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.669     ;
; -12.856 ; r_DFT_Size[3] ; r_Wr[9]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.661     ;
; -12.852 ; r_DFT_Size[3] ; r_Wi[11]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.050      ; 13.671     ;
; -12.847 ; r_DFT_Size[3] ; r_Wr[5]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.048      ; 13.664     ;
; -12.844 ; r_DFT_Size[3] ; r_Wr[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.048      ; 13.661     ;
; -12.839 ; r_DFT_Size[0] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.036      ; 13.644     ;
; -12.836 ; r_DFT_Size[3] ; r_Wi[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.049      ; 13.654     ;
+---------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_Clk'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; r_RX_Byte[4]           ; r_RX_Byte[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[5]           ; r_RX_Byte[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[6]           ; r_RX_Byte[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[0]           ; r_RX_Byte[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[3]           ; r_RX_Byte[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[2]           ; r_RX_Byte[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[1]           ; r_RX_Byte[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_RX_Byte[7]           ; r_RX_Byte[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Point_Idx[5]         ; r_Point_Idx[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_RX_STOPBIT      ; r_SM.s_RX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_SM.s_TX_STOPBIT      ; r_SM.s_TX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_TX_State             ; r_TX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_DFT_Size[0]          ; r_DFT_Size[0]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Stage[0]             ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; r_Butterfly[4]         ; r_Butterfly[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; r_SM.s_TX_DATABITS     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Idx[3]           ; r_Bit_Idx[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Idx[2]           ; r_Bit_Idx[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Bit_Idx[1]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM.s_RX_DATABITS     ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM.s_IDLE            ; r_SM.s_IDLE            ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_RX_State             ; r_RX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM.s_MAG_ITER        ; r_SM.s_MAG_ITER        ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Stage[2]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Stage[1]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_SM.s_BIT_REV_PROCESS ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[5]             ; r_Group[5]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[0]             ; r_Group[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[1]             ; r_Group[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[2]             ; r_Group[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[3]             ; r_Group[3]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; r_Group[4]             ; r_Group[4]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; r_Bit_Idx[0]           ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.684      ;
; 0.478 ; r_Ar[15]               ; r_New_Br[15]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.745      ;
; 0.480 ; r_Stage[2]             ; r_SM.s_MAG_PREP        ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.747      ;
; 0.489 ; r_Sqrt_Root[2]         ; r_Sqrt_Root[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.758      ;
; 0.490 ; r_Sqrt_Root[13]        ; r_Sqrt_Root[14]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.759      ;
; 0.490 ; r_Sqrt_Root[9]         ; r_Sqrt_Root[10]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.759      ;
; 0.491 ; r_Sqrt_Rem[9]          ; r_Sqrt_Rem[11]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; r_Sqrt_Root[7]         ; r_Sqrt_Root[8]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; r_Sqrt_Root[1]         ; r_Sqrt_Root[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.760      ;
; 0.491 ; r_Sqrt_Root[0]         ; r_Sqrt_Root[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.760      ;
; 0.492 ; r_Sqrt_Rem[5]          ; r_Sqrt_Rem[7]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.761      ;
; 0.492 ; r_Sqrt_Root[4]         ; r_Sqrt_Root[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.761      ;
; 0.492 ; r_New_Ai[0]            ; mem_Imag[22][0]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.760      ;
; 0.498 ; r_SM.s_FFT_GROUP       ; r_SM.s_FFT_BUTTERFLY   ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.765      ;
; 0.514 ; r_Sqrt_Root[6]         ; r_Sqrt_Root[7]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.783      ;
; 0.516 ; r_Sqrt_Iter[4]         ; r_Sqrt_Iter[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.783      ;
; 0.525 ; r_SM.s_IDLE            ; r_RX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.792      ;
; 0.527 ; r_SM.s_RX_DATABITS     ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.794      ;
; 0.527 ; r_SM.s_RX_DATABITS     ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.794      ;
; 0.528 ; r_SM.s_TX_NEXT_BYTE    ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.796      ;
; 0.600 ; r_Stage[1]             ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.867      ;
; 0.619 ; r_Sqrt_Rem[10]         ; r_Sqrt_Rem[12]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.888      ;
; 0.620 ; r_Sqrt_Rem[3]          ; r_Sqrt_Rem[5]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.889      ;
; 0.621 ; r_New_Ai[2]            ; mem_Imag[22][2]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.889      ;
; 0.646 ; r_Sqrt_Op[29]          ; r_Sqrt_Op[31]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; r_Sqrt_Op[27]          ; r_Sqrt_Op[29]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; r_Sqrt_Op[23]          ; r_Sqrt_Op[25]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; r_Sqrt_Op[21]          ; r_Sqrt_Op[23]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; r_RX_Sync              ; r_RX_Data              ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; r_Sqrt_Op[3]           ; r_Sqrt_Op[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.071      ; 0.913      ;
; 0.647 ; r_Sqrt_Op[22]          ; r_Sqrt_Op[24]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; r_Sqrt_Op[4]           ; r_Sqrt_Op[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.071      ; 0.913      ;
; 0.648 ; r_Sqrt_Op[13]          ; r_Sqrt_Op[15]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.071      ; 0.914      ;
; 0.649 ; r_Sqrt_Op[25]          ; r_Sqrt_Op[27]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.916      ;
; 0.649 ; r_Sqrt_Op[11]          ; r_Sqrt_Op[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.071      ; 0.915      ;
; 0.649 ; r_Sqrt_Op[9]           ; r_Sqrt_Op[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.071      ; 0.915      ;
; 0.649 ; r_Sqrt_Op[2]           ; r_Sqrt_Op[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.071      ; 0.915      ;
; 0.651 ; r_Stage[0]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.918      ;
; 0.654 ; r_Stage[0]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.921      ;
; 0.679 ; r_New_Ai[8]            ; mem_Imag[16][8]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.948      ;
; 0.689 ; r_SM.s_FFT_STAGE       ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.956      ;
; 0.692 ; r_Sqrt_Iter[3]         ; r_Sqrt_Iter[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.959      ;
; 0.695 ; r_Sqrt_Iter[1]         ; r_Sqrt_Iter[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.962      ;
; 0.699 ; r_Sqrt_Iter[2]         ; r_Sqrt_Iter[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.966      ;
; 0.704 ; r_Stage[1]             ; r_SM.s_MAG_PREP        ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.971      ;
; 0.706 ; r_Bit_Ctr[5]           ; r_Bit_Ctr[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; r_Bit_Ctr[11]          ; r_Bit_Ctr[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; r_Ar[13]               ; r_New_Br[12]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; r_Bit_Ctr[13]          ; r_Bit_Ctr[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; r_Sqrt_Root[5]         ; r_Sqrt_Root[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.978      ;
; 0.709 ; r_Ai[8]~_Duplicate_2   ; r_New_Ai[7]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; r_Bit_Ctr[6]           ; r_Bit_Ctr[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; r_SM.s_BIT_REV_START   ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; r_Sqrt_Root[11]        ; r_Sqrt_Root[12]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.074      ; 0.979      ;
; 0.710 ; r_Bit_Ctr[9]           ; r_Bit_Ctr[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; r_Bit_Ctr[7]           ; r_Bit_Ctr[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; r_Bit_Ctr[4]           ; r_Bit_Ctr[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; r_Bit_Ctr[8]           ; r_Bit_Ctr[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; r_Bit_Ctr[10]          ; r_Bit_Ctr[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; r_Bit_Ctr[12]          ; r_Bit_Ctr[12]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.980      ;
; 0.714 ; r_Bit_Ctr[1]           ; r_Bit_Ctr[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.981      ;
; 0.714 ; r_Bit_Ctr[3]           ; r_Bit_Ctr[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.981      ;
; 0.714 ; r_Stage[2]             ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.981      ;
; 0.718 ; r_Ar[15]               ; r_New_Br[14]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; r_Bit_Ctr[2]           ; r_Bit_Ctr[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; r_Bit_Idx[1]           ; r_Bit_Idx[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.072      ; 0.985      ;
; 0.721 ; r_SM.s_FFT_STAGE       ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.073      ; 0.989      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_Clk ; -5.680 ; -4802.662         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_Clk ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_Clk ; -3.000 ; -1557.011                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_Clk'                                                                                  ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -5.680 ; r_DFT_Size[4] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.585      ;
; -5.659 ; r_DFT_Size[4] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.572      ;
; -5.659 ; r_DFT_Size[4] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.564      ;
; -5.656 ; r_DFT_Size[4] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.561      ;
; -5.653 ; r_DFT_Size[4] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.558      ;
; -5.649 ; r_DFT_Size[4] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.554      ;
; -5.639 ; r_DFT_Size[4] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.552      ;
; -5.631 ; r_DFT_Size[4] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.544      ;
; -5.605 ; r_DFT_Size[4] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.510      ;
; -5.558 ; r_DFT_Size[3] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.463      ;
; -5.552 ; r_DFT_Size[4] ; r_Wi[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.465      ;
; -5.548 ; r_DFT_Size[4] ; r_Wi[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.461      ;
; -5.546 ; r_DFT_Size[4] ; r_Wr[8]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.451      ;
; -5.546 ; r_DFT_Size[4] ; r_Wr[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.451      ;
; -5.541 ; r_DFT_Size[4] ; r_Wi[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.454      ;
; -5.538 ; r_DFT_Size[4] ; r_Wr[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.443      ;
; -5.537 ; r_DFT_Size[3] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.450      ;
; -5.537 ; r_DFT_Size[3] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.442      ;
; -5.535 ; r_DFT_Size[4] ; r_Wi[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.448      ;
; -5.534 ; r_DFT_Size[3] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.439      ;
; -5.531 ; r_DFT_Size[4] ; r_Wr[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.436      ;
; -5.531 ; r_DFT_Size[3] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.436      ;
; -5.529 ; r_DFT_Size[4] ; r_Wr[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.434      ;
; -5.529 ; r_DFT_Size[4] ; r_Wr[2]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.434      ;
; -5.527 ; r_DFT_Size[4] ; r_Wi[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.440      ;
; -5.527 ; r_DFT_Size[3] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.432      ;
; -5.524 ; r_DFT_Size[4] ; r_Wi[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.437      ;
; -5.521 ; r_DFT_Size[4] ; r_Wi[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.434      ;
; -5.517 ; r_DFT_Size[4] ; r_Wr[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.422      ;
; -5.517 ; r_DFT_Size[3] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.430      ;
; -5.509 ; r_DFT_Size[3] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.422      ;
; -5.500 ; r_DFT_Size[4] ; r_Wr[8]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 6.412      ;
; -5.498 ; r_DFT_Size[4] ; r_Wi[6]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.043      ; 6.413      ;
; -5.498 ; r_DFT_Size[5] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.403      ;
; -5.491 ; r_DFT_Size[4] ; r_Wi[11]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.043      ; 6.406      ;
; -5.491 ; r_DFT_Size[4] ; r_Wr[9]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.396      ;
; -5.491 ; r_DFT_Size[4] ; r_Wi[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.404      ;
; -5.489 ; r_DFT_Size[4] ; r_Wi[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.402      ;
; -5.487 ; r_DFT_Size[0] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.392      ;
; -5.483 ; r_DFT_Size[2] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.388      ;
; -5.483 ; r_DFT_Size[3] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.388      ;
; -5.482 ; r_DFT_Size[4] ; r_Wr[5]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 6.394      ;
; -5.477 ; r_DFT_Size[5] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.390      ;
; -5.477 ; r_DFT_Size[5] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.382      ;
; -5.476 ; r_DFT_Size[4] ; r_Wi[14]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.043      ; 6.391      ;
; -5.474 ; r_DFT_Size[5] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.379      ;
; -5.472 ; r_DFT_Size[4] ; r_Wr[12]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 6.384      ;
; -5.472 ; r_DFT_Size[1] ; r_Wr[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.377      ;
; -5.471 ; r_DFT_Size[5] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.376      ;
; -5.470 ; r_DFT_Size[4] ; r_Wr[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 6.382      ;
; -5.467 ; r_DFT_Size[5] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.372      ;
; -5.466 ; r_DFT_Size[4] ; r_Wi[15]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.043      ; 6.381      ;
; -5.466 ; r_DFT_Size[0] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.379      ;
; -5.466 ; r_DFT_Size[0] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.371      ;
; -5.463 ; r_DFT_Size[0] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.368      ;
; -5.462 ; r_DFT_Size[2] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.375      ;
; -5.462 ; r_DFT_Size[2] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.367      ;
; -5.460 ; r_DFT_Size[0] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.365      ;
; -5.459 ; r_DFT_Size[2] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.364      ;
; -5.457 ; r_DFT_Size[5] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.370      ;
; -5.456 ; r_DFT_Size[2] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.361      ;
; -5.456 ; r_DFT_Size[0] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.361      ;
; -5.452 ; r_DFT_Size[2] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.357      ;
; -5.451 ; r_DFT_Size[1] ; r_Wi[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.364      ;
; -5.451 ; r_DFT_Size[1] ; r_Wr[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.356      ;
; -5.449 ; r_DFT_Size[5] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.362      ;
; -5.448 ; r_DFT_Size[1] ; r_Wr[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.353      ;
; -5.446 ; r_DFT_Size[0] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.359      ;
; -5.445 ; r_DFT_Size[1] ; r_Wr[12]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.350      ;
; -5.442 ; r_DFT_Size[2] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.355      ;
; -5.441 ; r_DFT_Size[1] ; r_Wr[3]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.346      ;
; -5.438 ; r_DFT_Size[0] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.351      ;
; -5.434 ; r_DFT_Size[2] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.347      ;
; -5.431 ; r_DFT_Size[1] ; r_Wi[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.344      ;
; -5.430 ; r_DFT_Size[3] ; r_Wi[13]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.343      ;
; -5.429 ; r_DFT_Size[4] ; r_Wr[10]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.334      ;
; -5.426 ; r_DFT_Size[3] ; r_Wi[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.339      ;
; -5.424 ; r_DFT_Size[3] ; r_Wr[8]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.329      ;
; -5.424 ; r_DFT_Size[3] ; r_Wr[1]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.329      ;
; -5.423 ; r_DFT_Size[5] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.328      ;
; -5.423 ; r_DFT_Size[1] ; r_Wi[0]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.336      ;
; -5.419 ; r_DFT_Size[3] ; r_Wi[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.332      ;
; -5.416 ; r_DFT_Size[3] ; r_Wr[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.321      ;
; -5.413 ; r_DFT_Size[3] ; r_Wi[15]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.326      ;
; -5.412 ; r_DFT_Size[0] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.317      ;
; -5.409 ; r_DFT_Size[3] ; r_Wr[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.314      ;
; -5.408 ; r_DFT_Size[2] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.313      ;
; -5.407 ; r_DFT_Size[3] ; r_Wr[5]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.312      ;
; -5.407 ; r_DFT_Size[3] ; r_Wr[2]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.312      ;
; -5.405 ; r_DFT_Size[3] ; r_Wi[7]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.318      ;
; -5.402 ; r_DFT_Size[3] ; r_Wi[6]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.315      ;
; -5.399 ; r_DFT_Size[3] ; r_Wi[11]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.312      ;
; -5.397 ; r_DFT_Size[1] ; r_Wr[14]~_Duplicate_1 ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.302      ;
; -5.395 ; r_DFT_Size[3] ; r_Wr[4]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.033      ; 6.300      ;
; -5.392 ; r_DFT_Size[4] ; r_Wi[2]~_Duplicate_1  ; i_Clk        ; i_Clk       ; 1.000        ; 0.041      ; 6.305      ;
; -5.384 ; r_DFT_Size[4] ; r_Wi[13]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.043      ; 6.299      ;
; -5.383 ; r_DFT_Size[4] ; r_Wi[4]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.043      ; 6.298      ;
; -5.380 ; r_DFT_Size[4] ; r_Wr[13]              ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 6.292      ;
; -5.379 ; r_DFT_Size[4] ; r_Wr[7]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 6.291      ;
; -5.378 ; r_DFT_Size[3] ; r_Wr[8]               ; i_Clk        ; i_Clk       ; 1.000        ; 0.040      ; 6.290      ;
+--------+---------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_Clk'                                                                                            ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; r_RX_Byte[4]           ; r_RX_Byte[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[5]           ; r_RX_Byte[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[6]           ; r_RX_Byte[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[0]           ; r_RX_Byte[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[3]           ; r_RX_Byte[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[2]           ; r_RX_Byte[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[1]           ; r_RX_Byte[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_RX_Byte[7]           ; r_RX_Byte[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Stage[2]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; r_Stage[1]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; r_Point_Idx[5]         ; r_Point_Idx[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_TX_STARTBIT     ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_TX_DATABITS     ; r_SM.s_TX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Bit_Idx[3]           ; r_Bit_Idx[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Bit_Idx[2]           ; r_Bit_Idx[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Bit_Idx[1]           ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_RX_DATABITS     ; r_SM.s_RX_DATABITS     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_RX_STOPBIT      ; r_SM.s_RX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_TX_STOPBIT      ; r_SM.s_TX_STOPBIT      ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_TX_State             ; r_TX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_IDLE            ; r_SM.s_IDLE            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_RX_State             ; r_RX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_MAG_ITER        ; r_SM.s_MAG_ITER        ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_DFT_Size[0]          ; r_DFT_Size[0]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Stage[0]             ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_SM.s_BIT_REV_PROCESS ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Butterfly[4]         ; r_Butterfly[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[5]             ; r_Group[5]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[0]             ; r_Group[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[1]             ; r_Group[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[2]             ; r_Group[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[3]             ; r_Group[3]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; r_Group[4]             ; r_Group[4]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; r_Bit_Idx[0]           ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; r_Stage[2]             ; r_SM.s_MAG_PREP        ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.318      ;
; 0.204 ; r_Sqrt_Root[13]        ; r_Sqrt_Root[14]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; r_Sqrt_Root[9]         ; r_Sqrt_Root[10]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; r_Sqrt_Root[2]         ; r_Sqrt_Root[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; r_Sqrt_Rem[9]          ; r_Sqrt_Rem[11]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; r_Sqrt_Root[7]         ; r_Sqrt_Root[8]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; r_Sqrt_Root[1]         ; r_Sqrt_Root[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; r_Sqrt_Rem[5]          ; r_Sqrt_Rem[7]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; r_Sqrt_Root[4]         ; r_Sqrt_Root[5]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; r_Sqrt_Root[0]         ; r_Sqrt_Root[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; r_New_Ai[0]            ; mem_Imag[22][0]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; r_SM.s_FFT_GROUP       ; r_SM.s_FFT_BUTTERFLY   ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.328      ;
; 0.210 ; r_Ar[15]               ; r_New_Br[15]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.330      ;
; 0.218 ; r_Sqrt_Root[6]         ; r_Sqrt_Root[7]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.339      ;
; 0.224 ; r_SM.s_RX_DATABITS     ; r_Bit_Idx[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.344      ;
; 0.224 ; r_SM.s_IDLE            ; r_RX_State             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.344      ;
; 0.225 ; r_SM.s_RX_DATABITS     ; r_Bit_Idx[0]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.345      ;
; 0.226 ; r_SM.s_TX_NEXT_BYTE    ; r_SM.s_TX_STARTBIT     ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.346      ;
; 0.230 ; r_Sqrt_Iter[4]         ; r_Sqrt_Iter[4]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.350      ;
; 0.264 ; r_Sqrt_Rem[10]         ; r_Sqrt_Rem[12]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; r_Sqrt_Rem[3]          ; r_Sqrt_Rem[5]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.386      ;
; 0.265 ; r_Stage[1]             ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; r_New_Ai[2]            ; mem_Imag[22][2]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; r_Sqrt_Op[29]          ; r_Sqrt_Op[31]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; r_Sqrt_Op[27]          ; r_Sqrt_Op[29]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; r_Sqrt_Op[23]          ; r_Sqrt_Op[25]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; r_Sqrt_Op[21]          ; r_Sqrt_Op[23]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; r_Sqrt_Op[3]           ; r_Sqrt_Op[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; r_Sqrt_Op[4]           ; r_Sqrt_Op[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; r_RX_Sync              ; r_RX_Data              ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; r_Sqrt_Op[13]          ; r_Sqrt_Op[15]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; r_Sqrt_Op[22]          ; r_Sqrt_Op[24]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; r_Sqrt_Op[11]          ; r_Sqrt_Op[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; r_Sqrt_Op[9]           ; r_Sqrt_Op[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; r_Sqrt_Op[2]           ; r_Sqrt_Op[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; r_Sqrt_Op[25]          ; r_Sqrt_Op[27]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.390      ;
; 0.275 ; r_Stage[0]             ; r_Stage[1]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; r_Stage[0]             ; r_Stage[2]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.397      ;
; 0.288 ; r_New_Ai[8]            ; mem_Imag[16][8]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.038      ; 0.410      ;
; 0.295 ; r_SM.s_FFT_STAGE       ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.415      ;
; 0.298 ; r_Sqrt_Iter[3]         ; r_Sqrt_Iter[3]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; r_Sqrt_Iter[1]         ; r_Sqrt_Iter[1]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.419      ;
; 0.301 ; r_Sqrt_Iter[2]         ; r_Sqrt_Iter[2]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; r_Stage[1]             ; r_SM.s_MAG_PREP        ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; r_Bit_Ctr[5]           ; r_Bit_Ctr[5]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; r_Bit_Ctr[11]          ; r_Bit_Ctr[11]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; r_Bit_Ctr[13]          ; r_Bit_Ctr[13]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; r_Sqrt_Root[11]        ; r_Sqrt_Root[12]        ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; r_Sqrt_Root[5]         ; r_Sqrt_Root[6]         ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; r_Bit_Ctr[7]           ; r_Bit_Ctr[7]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; r_Bit_Ctr[6]           ; r_Bit_Ctr[6]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; r_SM.s_BIT_REV_START   ; r_SM.s_BIT_REV_PROCESS ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; r_Ar[13]               ; r_New_Br[12]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; r_Bit_Ctr[9]           ; r_Bit_Ctr[9]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; r_Bit_Ctr[8]           ; r_Bit_Ctr[8]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; r_Bit_Ctr[4]           ; r_Bit_Ctr[4]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; r_Stage[2]             ; r_SM.s_FFT_GROUP       ; i_Clk        ; i_Clk       ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; r_Bit_Ctr[1]           ; r_Bit_Ctr[1]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; r_Bit_Ctr[10]          ; r_Bit_Ctr[10]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; r_Bit_Ctr[12]          ; r_Bit_Ctr[12]          ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; r_Ai[8]~_Duplicate_2   ; r_New_Ai[7]            ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; r_Bit_Ctr[3]           ; r_Bit_Ctr[3]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; r_Bit_Ctr[2]           ; r_Bit_Ctr[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; r_Bit_Idx[1]           ; r_Bit_Idx[2]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; r_Ar[15]               ; r_New_Br[14]           ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.433      ;
; 0.314 ; r_SM.s_FFT_STAGE       ; r_Stage[0]             ; i_Clk        ; i_Clk       ; 0.000        ; 0.036      ; 0.434      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.734    ; 0.186 ; N/A      ; N/A     ; -4.000              ;
;  i_Clk           ; -14.734    ; 0.186 ; N/A      ; N/A     ; -4.000              ;
; Design-wide TNS  ; -12559.356 ; 0.0   ; 0.0      ; 0.0     ; -2571.208           ;
;  i_Clk           ; -12559.356 ; 0.000 ; N/A      ; N/A     ; -2571.208           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_UART_TX     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED_Idle    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_LED_Busy    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_Clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rst_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_UART_RX               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_UART_TX     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Idle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Busy    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_UART_TX     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Idle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Busy    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_UART_TX     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_LED_Idle    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_LED_Busy    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_Clk      ; i_Clk    ; 4585653  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_Clk      ; i_Clk    ; 4585653  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 1457  ; 1457 ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_Clk  ; i_Clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rst_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_UART_RX  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_LED_Busy  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED_Idle  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_UART_TX   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rst_n    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_UART_RX  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_LED_Busy  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_LED_Idle  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_UART_TX   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Dec 27 19:19:14 2025
Info: Command: quartus_sta fft32x16 -c uart_fft_sys
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_fft_sys.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_Clk i_Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.734          -12559.356 i_Clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000           -2571.208 i_Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.486          -11737.649 i_Clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.000           -2570.280 i_Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.680
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.680           -4802.662 i_Clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 i_Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1557.011 i_Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4903 megabytes
    Info: Processing ended: Sat Dec 27 19:19:16 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


