# Projeto ‚Äì Automa√ß√£o de Pipeline para Verifica√ß√£o Formal de Circuitos em VHDL

Este reposit√≥rio cont√©m os artefatos, c√≥digos e resultados do Projeto Final de Arquitetura e Organiza√ß√£o de Computadores. O projeto investiga, implementa e automatiza um fluxo de **Verifica√ß√£o Formal de Hardware** utilizando ferramentas *Open Source*.

O projeto foi realizado pelos alunos **Amanda de Brito**, **F√°bio Aur√©lio** e **Jos√© Carvalho**, com aux√≠lio do **Prof. Dr. Herbert Rocha** pelo Departamento de Ci√™ncia da Computa√ß√£o na Universidade Federal de Roraima, em 2025.

---

## üí≠ Motiva√ß√£o

A verifica√ß√£o de circuitos digitais complexos apenas via simula√ß√£o (testbench) √© insuficiente para garantir a aus√™ncia de erros cr√≠ticos. A Verifica√ß√£o Formal oferece uma prova matem√°tica de corre√ß√£o, mas as ferramentas comerciais s√£o caras e inacess√≠veis.

A literatura prop√µe fluxos que traduzem Hardware (VHDL) para Software (C) para aproveitar verificadores poderosos como o **ESBMC**. No entanto, esses fluxos frequentemente dependem de ferramentas legadas ou configura√ß√µes manuais propensas a erros.

## üéØ Objetivos

1.  **Automatizar o Pipeline:** Desenvolver um script capaz de ler c√≥digo VHDL, extrair regras de neg√≥cio (`assertions`) e orquestrar as ferramentas de verifica√ß√£o sem interven√ß√£o humana.
2.  **Validar o Fluxo de Hardware:** Integrar **Yosys + SymbiYosys** para realizar a s√≠ntese e verifica√ß√£o formal de propriedades em n√≠vel de RTL.
3.  **Analisar o Fluxo de Software:** Testar a viabilidade da tradu√ß√£o VHDL $\to$ C para uso com o **ESBMC**.
4.  **Propor Nova Arquitetura:** Demonstrar as limita√ß√µes da tradu√ß√£o baseada em arquivos e propor um fluxo unificado via *Frontend* GHDL.

## üõ†Ô∏è Tecnologias e Ferramentas

O pipeline foi construido sobre o ecossistema Linux (WSL2/Ubuntu) utilizando:
- Linguagem de Script: Python 3 (com Regex para extra√ß√£o de metadados).
- S√≠ntese e Otimiza√ß√£o: Yosys.
- Verifica√ß√£o de Hardware: SymbiYosys (SBY) com solver Z3.
- Verifica√ß√£o de Software: ESBMC.
- Frontend VHDL: GHDL
   
---

# Tutorial ‚Äî (GitHub ‚Üí Ubuntu ‚Üí Execu√ß√£o ‚Üí Dashboard)

Este reposit√≥rio cont√©m a implementa√ß√£o da TASK 04, com um pipeline automatizado para processar designs em VHDL, extrair propriedades de verifica√ß√£o e gerar artefatos organizados para an√°lise. O foco √© tornar o fluxo reproduz√≠vel, rastre√°vel e f√°cil de validar por meio de um resumo consolidado e de um dashboard.  

<img width="1259" height="301" alt="image" src="https://github.com/user-attachments/assets/bd4662de-d763-4cb1-aa29-88445bd04fb8" />

---
Este guia mostra como acessar o reposit√≥rio no GitHub, clonar no Ubuntu, executar o pipeline da TASK 04 e abrir o dashboard localmente.

## 1) Clonar o reposit√≥rio no Ubuntu

Abra o Terminal e rode:

```bash
> cd ~
> git clone https://github.com/amandaabarbosa98/AOC_JosecarvalhoNeto_AmandaDeBritoBarbosa_FabioAurelioBarrosAlexandre_UFRR_2025.git
> cd AOC_JosecarvalhoNeto_AmandaDeBritoBarbosa_FabioAurelioBarrosAlexandre_UFRR_2025
> ls
```
Voc√™ deve ver a pasta task04/.


## 2) Verificar depend√™ncias do ambiente
No terminal, verifique:

```bash
> python3 --version
> yosys -V
> z3 --version
```


## 3) Executar o pipeline da TASK 04 (gera specs, summary e AST comum)

Na raiz do reposit√≥rio, execute:

```bash
> python3 task04/run_task04.py --in task04/inputs_vhdl --out task04 --run-yosys --gen-ast
```

Sa√≠da esperada:

```bash
Wrote: task04/results/summary.json
Wrote: task04/results/summary.csv
```

Confirme os arquivos gerados:

```bash
> ls task04/specs
> ls task04/results
> ls task04/results/ast
```


## 4) Abrir o Dashboard (frontend)
Inicie o servidor:

```bash
> python3 task04/serve_dashboard.py
```

Abra no navegador:
```bash
> http://localhost:8000/task04/dashboard/
```

Para encerrar o servidor: Ctrl + C no terminal.
Obs.: Se aparecer 404 para favicon.ico, isso n√£o afeta o funcionamento.

---

## O que foi feito
### Cria√ß√£o dos casos de teste 
Foram criados quatro designs de teste cobrindo os constructs exigidos:
- teste_downto: vetores com downto e invers√£o de √≠ndices, com @c2vhdl:ASSERT de equival√™ncia.
- teste_integer: portas integer range ..., com @c2vhdl:ASSUME e @c2vhdl:ASSERT.
- teste_array: ROM usando array, com asserts condicionais por endere√ßo.
- teste_clock: processo sequencial com clock/reset (rising_edge(clk)) e propriedades temporais com $past(...).

### Automa√ß√£o do pipeline 
O script task04/run_task04.py detecta os VHDL, extrai portas e tags @c2vhdl:ASSUME/@c2vhdl:ASSERT, gera um arquivo auxiliar por design em task04/specs/*.json e consolida resultados em:
- task04/results/summary.json
- task04/results/summary.csv

### AST comum (Objetivo 5)
Para cada design √© gerado um arquivo task04/results/ast/<design>.ast.json com schema:
- aoc-task04-common-ast-v1
Esse Common AST re√∫ne: metadados, interface (ports), propriedades (properties) e estrutura quando dispon√≠vel (wires/cells/stats).

### Dashboard (frontend)
O dashboard (servido por task04/serve_dashboard.py) l√™ summary.json e mostra o status por etapa e por design, com links para spec.json e ast.json.

### Estrutura principal
- task04/inputs_vhdl/ ‚Äî VHDLs de teste com tags @c2vhdl:ASSUME/@c2vhdl:ASSERT
- task04/specs/ ‚Äî arquivos auxiliares gerados (*.json)
- task04/results/ ‚Äî summary.json, summary.csv e ast/*.ast.json
- task04/run_task04.py ‚Äî script principal do pipeline
- task04/serve_dashboard.py + task04/dashboard/ ‚Äî frontend (dashboard)
- task04/unify_ast.py + task04/ast_frontend/ ‚Äî gera√ß√£o/unifica√ß√£o do AST comum

### Como executar

Abrir o dashboard
```
python3 task04/serve_dashboard.py
```
Abra no navegador:
```
http://localhost:8000/task04/dashboard/
```

<img width="1907" height="377" alt="{4DCC15D8-23DC-4707-9740-10DBBDAA3B15}" src="https://github.com/user-attachments/assets/f4d4cd47-4707-4901-9cfb-2bd32147c23e" />

Para parar o servidor: Ctrl + C no terminal.

## Observa√ß√£o sobre etapas opcionais (SBY/ESBMC)
O dashboard e o summary podem indicar etapas como SKIP/FAIL quando ferramentas n√£o est√£o instaladas no ambiente (ex.: vhd2vl, sby, etc.). Mesmo nesses casos, o pipeline mant√©m a gera√ß√£o dos artefatos principais (specs, summary e Common AST) e registra a causa no campo de notas do resumo.
