# 4.3 Verilog时序控制
## 关键词:时延控制，时间出发，边沿触发，电平触发
Verilog提供了两大类时序控制方法:
> + 时延控制
> + 事件控制

事件控制主要分为边沿出发时间控制和电平敏感时间控制。

## 时延控制
基于时延的时序控制出现在表达式中，它制定了语句从开始执行到执行完毕之间的时间间隔。
时延可以是数字、标识符或者表达式。
根据在表达式中的位置差异，时延控制又可以分为常规时延与内嵌时延。

### 常规时延
遇到常规时延时，该语句需要等待一定时间，然后将计算结果赋值给目标信号。
格式为:#delay procedural_statement，例如:

```verilog
reg value_test;
reg value_general;
#10 value_general = value_test;
```

该时延方式的另一种写法时直接将`#`独立成一个时延执行语句，例如:

```verilog
#10;
value_single = value_test;
```

### 内嵌时延