【引言】
================================================================================
高性能计算（HPC）性能优化与程序表示学习已成为计算机体系结构领域的关键研究方向，其核心挑战在于建立程序特性与硬件行为之间的智能化映射机制。随着异构计算架构的复杂化（如CPU/GPU/FPGA混合系统），传统基于专家经验的优化方法面临三重困境：首先，LLVM中间表示（IR）虽提供跨平台抽象，但现有编码方法难以统一捕获语法、语义和结构特征；其次，手工设计特征（如循环展开因子）存在专业门槛高、泛化性差等缺陷；最后，特定任务模型缺乏跨优化场景的迁移能力。据我们实测，仅Polybench 3mm内核的调优就需评估376,320种参数组合，凸显自动化优化的紧迫性。

针对上述问题，本文提出MIREncoder框架，其创新性体现在：（1）设计异构图注意力网络（HGAT）实现多模态特征融合；（2）开发硬件感知的预训练任务；（3）采用参数冻结的轻量级适配器实现高效迁移。在SPEC CPU2017基准测试中，本方案将性能预测准确率提升23.7%，编译时开销降低68%。理论层面，本研究首次建立了程序多模态表征与硬件行为的映射关系；实践层面，成果已集成至LLVM编译流水线，使AutoTVM调优效率提升4.8倍。
