Fitter report for ex20
Wed Feb 12 19:56:04 2014
Quartus II 32-bit Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Wed Feb 12 19:56:03 2014         ;
; Quartus II 32-bit Version          ; 12.0 Build 232 07/05/2012 SP 1 SJ Web Edition ;
; Revision Name                      ; ex20                                          ;
; Top-level Entity Name              ; ex20                                          ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C5E144C8                                   ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 187 / 5,136 ( 4 % )                           ;
;     Total combinational functions  ; 172 / 5,136 ( 3 % )                           ;
;     Dedicated logic registers      ; 115 / 5,136 ( 2 % )                           ;
; Total registers                    ; 115                                           ;
; Total pins                         ; 5 / 95 ( 5 % )                                ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                                ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C5E144C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; adc_cs_n ; Missing drive strength and slew rate ;
; adc_clk  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 320 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 320 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 158     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 152     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FpgaExample/ex20/ex20.pin.


+-----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                     ;
+---------------------------------------------+-------------------------------------+
; Resource                                    ; Usage                               ;
+---------------------------------------------+-------------------------------------+
; Total logic elements                        ; 187 / 5,136 ( 4 % )                 ;
;     -- Combinational with no register       ; 72                                  ;
;     -- Register only                        ; 15                                  ;
;     -- Combinational with a register        ; 100                                 ;
;                                             ;                                     ;
; Logic element usage by number of LUT inputs ;                                     ;
;     -- 4 input functions                    ; 82                                  ;
;     -- 3 input functions                    ; 54                                  ;
;     -- <=2 input functions                  ; 36                                  ;
;     -- Register only                        ; 15                                  ;
;                                             ;                                     ;
; Logic elements by mode                      ;                                     ;
;     -- normal mode                          ; 159                                 ;
;     -- arithmetic mode                      ; 13                                  ;
;                                             ;                                     ;
; Total registers*                            ; 115 / 5,560 ( 2 % )                 ;
;     -- Dedicated logic registers            ; 115 / 5,136 ( 2 % )                 ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )                     ;
;                                             ;                                     ;
; Total LABs:  partially or completely used   ; 19 / 321 ( 6 % )                    ;
; User inserted logic elements                ; 0                                   ;
; Virtual pins                                ; 0                                   ;
; I/O pins                                    ; 5 / 95 ( 5 % )                      ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )                      ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                      ;
;                                             ;                                     ;
; Global signals                              ; 3                                   ;
; M9Ks                                        ; 0 / 46 ( 0 % )                      ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )                 ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )                 ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )                      ;
; PLLs                                        ; 0 / 2 ( 0 % )                       ;
; Global clocks                               ; 3 / 10 ( 30 % )                     ;
; JTAGs                                       ; 1 / 1 ( 100 % )                     ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                       ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                       ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                       ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                        ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%                        ;
; Maximum fan-out node                        ; altera_internal_jtag~TCKUTAPclkctrl ;
; Maximum fan-out                             ; 78                                  ;
; Highest non-global fan-out signal           ; altera_internal_jtag~TMSUTAP        ;
; Highest non-global fan-out                  ; 23                                  ;
; Total fan-out                               ; 988                                 ;
; Average fan-out                             ; 2.97                                ;
+---------------------------------------------+-------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+---------------------------------------------+-------------------+-------------------+--------------------------------+
; Statistic                                   ; Top               ; sld_hub:auto_hub  ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------------------+-------------------+--------------------------------+
; Difficulty Clustering Region                ; Low               ; Low               ; Low                            ;
;                                             ;                   ;                   ;                                ;
; Total logic elements                        ; 88 / 5136 ( 2 % ) ; 99 / 5136 ( 2 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 34                ; 38                ; 0                              ;
;     -- Register only                        ; 7                 ; 8                 ; 0                              ;
;     -- Combinational with a register        ; 47                ; 53                ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Logic element usage by number of LUT inputs ;                   ;                   ;                                ;
;     -- 4 input functions                    ; 45                ; 37                ; 0                              ;
;     -- 3 input functions                    ; 23                ; 31                ; 0                              ;
;     -- <=2 input functions                  ; 13                ; 23                ; 0                              ;
;     -- Register only                        ; 7                 ; 8                 ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Logic elements by mode                      ;                   ;                   ;                                ;
;     -- normal mode                          ; 72                ; 87                ; 0                              ;
;     -- arithmetic mode                      ; 9                 ; 4                 ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Total registers                             ; 54                ; 61                ; 0                              ;
;     -- Dedicated logic registers            ; 54 / 5136 ( 1 % ) ; 61 / 5136 ( 1 % ) ; 0 / 5136 ( 0 % )               ;
;     -- I/O registers                        ; 0                 ; 0                 ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Total LABs:  partially or completely used   ; 12 / 321 ( 4 % )  ; 12 / 321 ( 4 % )  ; 0 / 321 ( 0 % )                ;
;                                             ;                   ;                   ;                                ;
; Virtual pins                                ; 0                 ; 0                 ; 0                              ;
; I/O pins                                    ; 5                 ; 0                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )    ; 0 / 46 ( 0 % )    ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                 ; 0                 ; 0                              ;
; Total RAM block bits                        ; 0                 ; 0                 ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )   ; 0 / 1 ( 0 % )     ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 3 / 12 ( 25 % )   ; 0 / 12 ( 0 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                   ;                   ;                                ;
; Connections                                 ;                   ;                   ;                                ;
;     -- Input Connections                    ; 73                ; 95                ; 0                              ;
;     -- Registered Input Connections         ; 27                ; 70                ; 0                              ;
;     -- Output Connections                   ; 115               ; 53                ; 0                              ;
;     -- Registered Output Connections        ; 0                 ; 42                ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Internal Connections                        ;                   ;                   ;                                ;
;     -- Total Connections                    ; 587               ; 545               ; 5                              ;
;     -- Registered Connections               ; 155               ; 374               ; 0                              ;
;                                             ;                   ;                   ;                                ;
; External Connections                        ;                   ;                   ;                                ;
;     -- Top                                  ; 40                ; 148               ; 0                              ;
;     -- sld_hub:auto_hub                     ; 148               ; 0                 ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                 ; 0                 ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Partition Interface                         ;                   ;                   ;                                ;
;     -- Input Ports                          ; 22                ; 14                ; 0                              ;
;     -- Output Ports                         ; 8                 ; 32                ; 0                              ;
;     -- Bidir Ports                          ; 0                 ; 0                 ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Registered Ports                            ;                   ;                   ;                                ;
;     -- Registered Input Ports               ; 0                 ; 4                 ; 0                              ;
;     -- Registered Output Ports              ; 0                 ; 22                ; 0                              ;
;                                             ;                   ;                   ;                                ;
; Port Connectivity                           ;                   ;                   ;                                ;
;     -- Input Ports driven by GND            ; 0                 ; 5                 ; 0                              ;
;     -- Output Ports driven by GND           ; 0                 ; 0                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                 ; 0                 ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                 ; 0                 ; 0                              ;
;     -- Input Ports with no Source           ; 0                 ; 0                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                 ; 0                 ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                 ; 1                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                 ; 18                ; 0                              ;
+---------------------------------------------+-------------------+-------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; adc_data ; 112   ; 7        ; 28           ; 24           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk      ; 22    ; 1        ; 0            ; 11           ; 0            ; 37                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n    ; 91    ; 6        ; 34           ; 12           ; 0            ; 37                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_clk  ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 13 ( 38 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; adc_cs_n                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; adc_data                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; adc_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                     ; Library Name ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ex20                                                                ; 187 (59)    ; 115 (37)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 5    ; 0            ; 72 (22)      ; 15 (7)            ; 100 (29)         ; |ex20                                                                                                                                                                                                                   ;              ;
;    |mydebug:mydebug_inst|                                            ; 30 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 18 (0)           ; |ex20|mydebug:mydebug_inst                                                                                                                                                                                              ;              ;
;       |altsource_probe:altsource_probe_component|                    ; 30 (0)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 18 (0)           ; |ex20|mydebug:mydebug_inst|altsource_probe:altsource_probe_component                                                                                                                                                    ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|            ; 30 (3)      ; 17 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (3)       ; 0 (0)             ; 18 (0)           ; |ex20|mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                     ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst| ; 27 (17)     ; 17 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 0 (0)             ; 18 (11)          ; |ex20|mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                              ;              ;
;                |sld_rom_sr:\no_instance_id_gen:rom_info_inst|        ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |ex20|mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst ;              ;
;    |sld_hub:auto_hub|                                                ; 99 (58)     ; 61 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (25)      ; 8 (8)             ; 53 (29)          ; |ex20|sld_hub:auto_hub                                                                                                                                                                                                  ;              ;
;       |sld_rom_sr:hub_info_reg|                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |ex20|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                          ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |ex20|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                        ;              ;
+----------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; adc_cs_n ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_clk  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; adc_data ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------+
; Pad To Core Delay Chain Fanout                        ;
+-------------------------+-------------------+---------+
; Source Pin / Fanout     ; Pad To Core Index ; Setting ;
+-------------------------+-------------------+---------+
; clk                     ;                   ;         ;
; rst_n                   ;                   ;         ;
; adc_data                ;                   ;         ;
;      - adc_dinlock[0]~0 ; 0                 ; 6       ;
;      - adc_dinlock[1]~1 ; 0                 ; 6       ;
;      - adc_dinlock[2]~2 ; 0                 ; 6       ;
;      - adc_dinlock[3]~3 ; 0                 ; 6       ;
;      - adc_dinlock[4]~4 ; 0                 ; 6       ;
;      - adc_dinlock[5]~5 ; 0                 ; 6       ;
;      - adc_dinlock[6]~6 ; 0                 ; 6       ;
;      - adc_dinlock[7]~7 ; 0                 ; 6       ;
+-------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Selector3~1                                                                                                                                                                                                                         ; LCCOMB_X17_Y16_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                        ; JTAG_X1_Y12_N0     ; 78      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                        ; JTAG_X1_Y12_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; always0~0                                                                                                                                                                                                                           ; LCCOMB_X19_Y16_N16 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; always3~0                                                                                                                                                                                                                           ; LCCOMB_X17_Y16_N12 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; bitnum[1]~1                                                                                                                                                                                                                         ; LCCOMB_X17_Y16_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                 ; PIN_22             ; 37      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; d17uscnt[4]~15                                                                                                                                                                                                                      ; LCCOMB_X17_Y16_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~2                                                    ; LCCOMB_X24_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[0]~7      ; LCCOMB_X25_Y15_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[0]~2 ; LCCOMB_X24_Y14_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                               ; PIN_91             ; 37      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                            ; FF_X25_Y14_N17     ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                    ; LCCOMB_X24_Y14_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~4                                                                                                                                                                                                      ; LCCOMB_X25_Y15_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                             ; LCCOMB_X25_Y15_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~14                                                                                                                                                                              ; LCCOMB_X23_Y13_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                                                                                                         ; LCCOMB_X23_Y13_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~19                                                                                                                                                                         ; LCCOMB_X23_Y17_N30 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                 ; FF_X23_Y16_N27     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                                                       ; LCCOMB_X23_Y16_N6  ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                ; FF_X24_Y15_N13     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                 ; FF_X25_Y15_N9      ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                 ; FF_X25_Y15_N27     ; 10      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                          ; LCCOMB_X24_Y15_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                ; FF_X23_Y17_N25     ; 23      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                          ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP ; JTAG_X1_Y12_N0 ; 78      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clk                          ; PIN_22         ; 37      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst_n                        ; PIN_91         ; 37      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                        ; 23      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                 ; 20      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                 ; 20      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                            ; 17      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                 ; 15      ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                         ; 13      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                        ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                ; 12      ;
; bitnum[0]                                                                                                                                                                                                                           ; 12      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|irf_reg[1][2]                                                                                                                                                                                                      ; 11      ;
; bitnum[1]                                                                                                                                                                                                                           ; 11      ;
; Equal0~1                                                                                                                                                                                                                            ; 11      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                 ; 10      ;
; bitnum[2]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                   ; 9       ;
; Selector3~1                                                                                                                                                                                                                         ; 9       ;
; always2~1                                                                                                                                                                                                                           ; 9       ;
; adc_data~input                                                                                                                                                                                                                      ; 8       ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                        ; 8       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~2                                                    ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                        ; 6       ;
; cstate.TWHDL                                                                                                                                                                                                                        ; 6       ;
; always0~0                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~19                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~12                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                            ; 5       ;
; ~GND                                                                                                                                                                                                                                ; 5       ;
; d17uscnt[4]~15                                                                                                                                                                                                                      ; 5       ;
; always3~0                                                                                                                                                                                                                           ; 5       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[0]   ; 5       ;
; cstate.DTRAN                                                                                                                                                                                                                        ; 5       ;
; cntus[5]                                                                                                                                                                                                                            ; 5       ;
; cntus[4]                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~14                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                            ; 4       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[0]~7      ; 4       ;
; cstate.STOP                                                                                                                                                                                                                         ; 4       ;
; always4~1                                                                                                                                                                                                                           ; 4       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_uir_i~0                                                                                                         ; 4       ;
; cntus[1]                                                                                                                                                                                                                            ; 4       ;
; cntus[0]                                                                                                                                                                                                                            ; 4       ;
; cntus[2]                                                                                                                                                                                                                            ; 4       ;
; cntus[3]                                                                                                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|irsr_reg[0]~4                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|irf_reg[1][3]                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                 ; 3       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[0]~2 ; 3       ;
; bitnum[1]~1                                                                                                                                                                                                                         ; 3       ;
; nstate.IDLE~0                                                                                                                                                                                                                       ; 3       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_cdr_i~0                                                                                                         ; 3       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR~2         ; 3       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[2]   ; 3       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter[1]   ; 3       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[0]                                                   ; 3       ;
; cstate.START                                                                                                                                                                                                                        ; 3       ;
; cstate.TSUDL                                                                                                                                                                                                                        ; 3       ;
; d17uscnt[4]                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]~3                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|Equal6~0                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|irsr_reg[2]~3                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|Equal0~1                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|Equal0~0                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[1]~0                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|tdo                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                 ; 2       ;
; adc_dinlock[7]                                                                                                                                                                                                                      ; 2       ;
; adc_dinlock[6]                                                                                                                                                                                                                      ; 2       ;
; adc_dinlock[5]                                                                                                                                                                                                                      ; 2       ;
; adc_dinlock[4]                                                                                                                                                                                                                      ; 2       ;
; adc_dinlock[3]                                                                                                                                                                                                                      ; 2       ;
; adc_dinlock[2]                                                                                                                                                                                                                      ; 2       ;
; adc_dinlock[1]                                                                                                                                                                                                                      ; 2       ;
; adc_dinlock[0]                                                                                                                                                                                                                      ; 2       ;
; always4~0                                                                                                                                                                                                                           ; 2       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]                                                    ; 2       ;
; Selector3~0                                                                                                                                                                                                                         ; 2       ;
; cstate.IDLE                                                                                                                                                                                                                         ; 2       ;
; Equal0~0                                                                                                                                                                                                                            ; 2       ;
; d17uscnt[3]                                                                                                                                                                                                                         ; 2       ;
; d17uscnt[2]                                                                                                                                                                                                                         ; 2       ;
; d17uscnt[0]                                                                                                                                                                                                                         ; 2       ;
; d17uscnt[1]                                                                                                                                                                                                                         ; 2       ;
; altera_reserved_tdi~input                                                                                                                                                                                                           ; 1       ;
; altera_reserved_tck~input                                                                                                                                                                                                           ; 1       ;
; altera_reserved_tms~input                                                                                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|tdo~_wirecell                                                                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~13                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~12                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~11                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~10                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~11                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~9                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~7                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[0]~7                                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                                                                                                                                                                ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[2]~6                                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[2]~5                                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|Equal0~2                                                                                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|irsr_reg~8                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|irsr_reg~7                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~5                                                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~4                                                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~3                                                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[1]~4                                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[1]~2                                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|hub_mode_reg[1]~1                                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~1                                                                                                                                                                                             ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg~0                                                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|irsr_reg~6                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|irsr_reg~5                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|irsr_reg~2                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|tdo_bypass_reg~0                                                                                                                                                                                                   ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~12                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~11                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~10                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~9                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~8                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~7                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~6                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~5                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~4                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~3                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~2                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0                                                                                                                                                                                  ; 1       ;
; sld_hub:auto_hub|Equal1~0                                                                                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|clr_reg_proc~0                                                                                                                                                                                                     ; 1       ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|node_ena~2                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|node_ena~1                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|node_ena~0                                                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|irf_reg~6                                                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][3]                                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|irf_reg~5                                                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][2]                                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|irf_reg~4                                                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][1]                                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|irf_reg[1][0]~1                                                                                                                                                                                                    ; 1       ;
; sld_hub:auto_hub|irf_reg~0                                                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]                                                                                                                                                                                               ; 1       ;
; sld_hub:auto_hub|tdo~5                                                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|tdo~4                                                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|tdo~3                                                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|tdo~2                                                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|tdo~1                                                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|tdo~0                                                                                                                                                                                                              ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                 ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~17                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~16                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]~15                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~14                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~13                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]~10                                                                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]~9                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~8                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]~7                                                                                                                                                                          ; 1       ;
; sld_hub:auto_hub|irsr_reg[3]~1                                                                                                                                                                                                      ; 1       ;
; sld_hub:auto_hub|irsr_reg[4]~0                                                                                                                                                                                                      ; 1       ;
; altera_internal_jtag~TDO                                                                                                                                                                                                            ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter~5    ; 1       ;
; adc_dinlock[7]~7                                                                                                                                                                                                                    ; 1       ;
; Decoder0~7                                                                                                                                                                                                                          ; 1       ;
; adc_dinlock[6]~6                                                                                                                                                                                                                    ; 1       ;
; Decoder0~6                                                                                                                                                                                                                          ; 1       ;
; adc_dinlock[5]~5                                                                                                                                                                                                                    ; 1       ;
; Decoder0~5                                                                                                                                                                                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~10                                                   ; 1       ;
; adc_dinr[7]                                                                                                                                                                                                                         ; 1       ;
; adc_dinlock[4]~4                                                                                                                                                                                                                    ; 1       ;
; Decoder0~4                                                                                                                                                                                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~9                                                    ; 1       ;
; adc_dinr[6]                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[7]                                                   ; 1       ;
; adc_dinlock[3]~3                                                                                                                                                                                                                    ; 1       ;
; Decoder0~3                                                                                                                                                                                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~8                                                    ; 1       ;
; adc_dinr[5]                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[6]                                                   ; 1       ;
; adc_dinlock[2]~2                                                                                                                                                                                                                    ; 1       ;
; Decoder0~2                                                                                                                                                                                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~7                                                    ; 1       ;
; adc_dinr[4]                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[5]                                                   ; 1       ;
; adc_dinlock[1]~1                                                                                                                                                                                                                    ; 1       ;
; Decoder0~1                                                                                                                                                                                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~6                                                    ; 1       ;
; adc_dinr[3]                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[4]                                                   ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR~6         ; 1       ;
; adc_dinlock[0]~0                                                                                                                                                                                                                    ; 1       ;
; Decoder0~0                                                                                                                                                                                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~5                                                    ; 1       ;
; adc_dinr[2]                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]                                                   ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR~5         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[3]        ; 1       ;
; Selector4~0                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~1                                                  ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|hold_reg[0]~0                                                  ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~4                                                    ; 1       ;
; adc_dinr[1]                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[2]                                                   ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter~4    ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|word_counter~3    ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR~4         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[2]        ; 1       ;
; bitnum~3                                                                                                                                                                                                                            ; 1       ;
; bitnum~2                                                                                                                                                                                                                            ; 1       ;
; always2~0                                                                                                                                                                                                                           ; 1       ;
; bitnum~0                                                                                                                                                                                                                            ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~3                                                    ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~1                                                    ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg~0                                                    ; 1       ;
; adc_dinr[0]                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[1]                                                   ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|no_instance_id_gen~0                                           ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR~3         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[1]        ; 1       ;
; always7~1                                                                                                                                                                                                                           ; 1       ;
; always7~0                                                                                                                                                                                                                           ; 1       ;
; Selector2~0                                                                                                                                                                                                                         ; 1       ;
; cstate.START~0                                                                                                                                                                                                                      ; 1       ;
; Selector0~0                                                                                                                                                                                                                         ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|tdo~2                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|tdo~1                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|tdo~0                                                          ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|bypass_reg                                                     ; 1       ;
; mydebug:mydebug_inst|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\no_instance_id_gen:rom_info_inst|WORD_SR[0]        ; 1       ;
; adc_clkr                                                                                                                                                                                                                            ; 1       ;
; adc_cs_n~0                                                                                                                                                                                                                          ; 1       ;
; d17uscnt[4]~13                                                                                                                                                                                                                      ; 1       ;
; d17uscnt[3]~12                                                                                                                                                                                                                      ; 1       ;
; d17uscnt[3]~11                                                                                                                                                                                                                      ; 1       ;
; d17uscnt[2]~10                                                                                                                                                                                                                      ; 1       ;
; d17uscnt[2]~9                                                                                                                                                                                                                       ; 1       ;
; d17uscnt[1]~8                                                                                                                                                                                                                       ; 1       ;
; d17uscnt[1]~7                                                                                                                                                                                                                       ; 1       ;
; d17uscnt[0]~6                                                                                                                                                                                                                       ; 1       ;
; d17uscnt[0]~5                                                                                                                                                                                                                       ; 1       ;
; cntus[5]~16                                                                                                                                                                                                                         ; 1       ;
; cntus[4]~15                                                                                                                                                                                                                         ; 1       ;
; cntus[4]~14                                                                                                                                                                                                                         ; 1       ;
; cntus[3]~13                                                                                                                                                                                                                         ; 1       ;
; cntus[3]~12                                                                                                                                                                                                                         ; 1       ;
; cntus[2]~11                                                                                                                                                                                                                         ; 1       ;
; cntus[2]~10                                                                                                                                                                                                                         ; 1       ;
; cntus[1]~9                                                                                                                                                                                                                          ; 1       ;
; cntus[1]~8                                                                                                                                                                                                                          ; 1       ;
; cntus[0]~7                                                                                                                                                                                                                          ; 1       ;
; cntus[0]~6                                                                                                                                                                                                                          ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 209 / 32,401 ( < 1 % ) ;
; C16 interconnects          ; 3 / 1,326 ( < 1 % )    ;
; C4 interconnects           ; 113 / 21,816 ( < 1 % ) ;
; Direct links               ; 24 / 32,401 ( < 1 % )  ;
; Global clocks              ; 3 / 10 ( 30 % )        ;
; Local interconnects        ; 119 / 10,320 ( 1 % )   ;
; R24 interconnects          ; 3 / 1,289 ( < 1 % )    ;
; R4 interconnects           ; 139 / 28,186 ( < 1 % ) ;
+----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.84) ; Number of LABs  (Total = 19) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 2                            ;
; 3                                          ; 1                            ;
; 4                                          ; 1                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;
; 8                                          ; 2                            ;
; 9                                          ; 1                            ;
; 10                                         ; 0                            ;
; 11                                         ; 0                            ;
; 12                                         ; 0                            ;
; 13                                         ; 0                            ;
; 14                                         ; 1                            ;
; 15                                         ; 0                            ;
; 16                                         ; 8                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.11) ; Number of LABs  (Total = 19) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 16                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Async. clears                    ; 1                            ;
; 2 Clock enables                    ; 2                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.79) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.42) ; Number of LABs  (Total = 19) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 0                            ;
; 8                                               ; 3                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.37) ; Number of LABs  (Total = 19) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 5            ; 0            ; 5            ; 0            ; 0            ; 9         ; 5            ; 0            ; 9         ; 9         ; 0            ; 2            ; 0            ; 0            ; 3            ; 0            ; 2            ; 3            ; 0            ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 9         ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 9            ; 4            ; 9            ; 9            ; 0         ; 4            ; 9            ; 0         ; 0         ; 9            ; 7            ; 9            ; 9            ; 6            ; 9            ; 7            ; 6            ; 9            ; 9            ; 9            ; 7            ; 9            ; 9            ; 9            ; 9            ; 9            ; 0         ; 9            ; 9            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; adc_cs_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 12 19:55:49 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ex20 -c ex20
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C5E144C8 for design "ex20"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ex20.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst_n~input (placed in PIN 91 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info: Quartus II 32-bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 374 megabytes
    Info: Processing ended: Wed Feb 12 19:56:05 2014
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:10


