<?xml version="1.0"?>
<TLC>
<L>
35
ARRW 1
OTLN 2
SCHM 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
CONT 25
PADS 26
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
</L>
<H>
RULE17
7.0.53
7.0.53
100

06/16/08
17:57:03
1 0 0 9500 10000
7 42 169 0
</H>
<B>
43 2500 3400 3200 3700
</B>
<B>
59 3700 3000 4700 4000
</B>
<B>
43 4000 3400 4300 3700
</B>
<B>
59 5600 3000 6600 4000
</B>
<B>
42 3700 5100 4700 6100
</B>
<B>
41 3700 700 4700 1700
</B>
<B>
2 0 0 9500 10000
</B>
<T>
2 300 4 0
2300 200
<![CDATA[17. CAPACITOR WELL]]>
</T>
<T>
2 150 2 0
4300 9000
<![CDATA[Lambdas]]>
</T>
<T>
2 150 4 0
200 8400
<![CDATA[17.1 MINIMUM WIDTH]]>
</T>
<T>
2 150 4 0
200 7800
<![CDATA[17.2 MINIMUM SPACING]]>
</T>
<T>
2 150 5 0
200 7200
<![CDATA[17.3 MINIMUM SPACING TO EXTERNAL]]>
</T>
<T>
2 150 2 0
700 7000
<![CDATA[ACTIVE]]>
</T>
<T>
2 150 5 0
200 6600
<![CDATA[17.4 MINIMUM OVERLAP OF ACTIVE]]>
</T>
<T>
2 150 2 0
4500 8400
<![CDATA[10]]>
</T>
<T>
2 150 2 0
4500 7800
<![CDATA[9]]>
</T>
<T>
2 150 2 0
4500 7200
<![CDATA[5]]>
</T>
<P>
1 0 15
3600 3000 3400 3000 3500 3000 3400 2900 3600 2900 
3500 3000 3500 1700 3400 1700 3600 1700 3500 1700 
3400 1800 3600 1800 3500 1700 3500 3000 3600 3000 
</P>
<P>
1 0 15
3600 5100 3400 5100 3500 5100 3400 5000 3600 5000 
3500 5100 3500 4000 3400 4000 3600 4000 3500 4000 
3400 4100 3600 4100 3500 4000 3500 5100 3600 5100 
</P>
<P>
1 0 15
4700 2900 4700 2700 4700 2800 4800 2700 4800 2900 
4700 2800 5600 2800 5600 2700 5600 2900 5600 2800 
5500 2700 5500 2900 5600 2800 4700 2800 4700 2900 
</P>
<P>
1 0 16
3700 4100 3700 4300 3700 4200 3800 4300 3800 4100 
3700 4200 4700 4200 4700 4100 4700 4300 4700 4200 
4600 4300 4600 4100 4700 4200 3700 4200 3700 4300 
3700 4100 
</P>
<P>
1 0 15
3700 2900 3700 2700 3700 2800 3800 2900 3800 2700 
3700 2800 4000 2800 4000 2900 4000 2700 4000 2800 
3900 2900 3900 2700 4000 2800 3700 2800 3700 2900 
</P>
<P>
1 0 9
3200 3600 3300 3700 3300 3500 3200 3600 3700 3600 
3600 3700 3600 3500 3700 3600 3200 3600 
</P>
<T>
2 150 2 0
3100 4400
<![CDATA[17.2]]>
</T>
<T>
2 150 2 0
3100 2500
<![CDATA[17.2]]>
</T>
<T>
2 150 2 0
5000 2500
<![CDATA[17.2]]>
</T>
<T>
2 150 2 0
3700 2500
<![CDATA[17.4]]>
</T>
<T>
2 150 2 0
4000 4300
<![CDATA[17.1]]>
</T>
<T>
2 150 2 0
3300 3300
<![CDATA[17.3]]>
</T>
<T>
2 150 2 0
5500 9000
<![CDATA[Lambdas]]>
</T>
<T>
2 150 2 0
6700 9000
<![CDATA[Lambdas]]>
</T>
<T>
2 195 2 0
4300 9200
<![CDATA[SCMOS]]>
</T>
<T>
2 195 2 0
5500 9200
<![CDATA[SUBM]]>
</T>
<T>
2 195 2 0
6700 9200
<![CDATA[DEEP]]>
</T>
<T>
2 150 2 0
5700 8400
<![CDATA[12]]>
</T>
<T>
2 150 2 0
6900 8400
<![CDATA[12]]>
</T>
<T>
2 150 2 0
5700 7800
<![CDATA[18]]>
</T>
<T>
2 150 2 0
6900 7800
<![CDATA[18]]>
</T>
<T>
2 150 2 0
5700 7200
<![CDATA[6]]>
</T>
<T>
2 150 2 0
5700 6600
<![CDATA[6]]>
</T>
<T>
2 195 2 0
7900 9200
<![CDATA[CMOSEDU]]>
</T>
<T>
2 150 2 0
7900 9000
<![CDATA[Scale]]>
</T>
<T>
2 150 2 0
8100 8400
<![CDATA[6]]>
</T>
<T>
2 150 2 0
8100 7800
<![CDATA[9]]>
</T>
<T>
2 150 2 0
6900 7200
<![CDATA[6]]>
</T>
<T>
2 150 2 0
6900 6600
<![CDATA[6]]>
</T>
<T>
2 150 2 0
8100 6600
<![CDATA[3]]>
</T>
<T>
2 150 2 0
8100 7200
<![CDATA[3]]>
</T>
<T>
2 150 2 0
4500 6600
<![CDATA[5]]>
</T>
</TLC>
