// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module ibuffer2issue(	// ventus/src/pipeline/ibuffer.scala:40:7
  input         clock,	// ventus/src/pipeline/ibuffer.scala:40:7
  output        io_in_0_ready,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_valid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_0_bits_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_0_bits_wid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_fp,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_0_bits_branch,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_simt_stack,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_simt_stack_op,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_barrier,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_0_bits_csr,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_reverse,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_0_bits_sel_alu2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_sel_alu1,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_isvec,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_0_bits_sel_alu3,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [3:0]  io_in_0_bits_sel_imm,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_0_bits_mem_whb,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_mem_unsigned,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [5:0]  io_in_0_bits_alu_fn,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_force_rm_rtz,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_is_vls12,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_mem,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_mul,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_tc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_disable_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_custom_signal_0,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_0_bits_mem_cmd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_mop,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_0_bits_reg_idx1,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_reg_idx2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_reg_idx3,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_reg_idxw,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_wvd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_fence,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_sfu,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_readmask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_writemask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_wxd,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_0_bits_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [6:0]  io_in_0_bits_imm_ext,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_0_bits_spike_info_sm_id,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_0_bits_spike_info_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_spike_info_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_0_bits_atomic,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_aq,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_0_bits_rl,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_in_1_ready,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_valid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_1_bits_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_1_bits_wid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_fp,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_1_bits_branch,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_simt_stack,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_simt_stack_op,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_barrier,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_1_bits_csr,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_reverse,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_1_bits_sel_alu2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_sel_alu1,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_isvec,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_1_bits_sel_alu3,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [3:0]  io_in_1_bits_sel_imm,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_1_bits_mem_whb,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_mem_unsigned,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [5:0]  io_in_1_bits_alu_fn,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_force_rm_rtz,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_is_vls12,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_mem,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_mul,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_tc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_disable_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_custom_signal_0,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_1_bits_mem_cmd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_mop,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_1_bits_reg_idx1,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_reg_idx2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_reg_idx3,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_reg_idxw,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_wvd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_fence,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_sfu,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_readmask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_writemask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_wxd,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_1_bits_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [6:0]  io_in_1_bits_imm_ext,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_1_bits_spike_info_sm_id,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_1_bits_spike_info_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_spike_info_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_1_bits_atomic,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_aq,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_1_bits_rl,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_in_2_ready,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_valid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_2_bits_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_2_bits_wid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_fp,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_2_bits_branch,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_simt_stack,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_simt_stack_op,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_barrier,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_2_bits_csr,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_reverse,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_2_bits_sel_alu2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_sel_alu1,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_isvec,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_2_bits_sel_alu3,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [3:0]  io_in_2_bits_sel_imm,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_2_bits_mem_whb,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_mem_unsigned,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [5:0]  io_in_2_bits_alu_fn,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_force_rm_rtz,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_is_vls12,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_mem,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_mul,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_tc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_disable_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_custom_signal_0,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_2_bits_mem_cmd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_mop,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_2_bits_reg_idx1,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_reg_idx2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_reg_idx3,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_reg_idxw,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_wvd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_fence,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_sfu,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_readmask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_writemask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_wxd,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_2_bits_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [6:0]  io_in_2_bits_imm_ext,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_2_bits_spike_info_sm_id,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_2_bits_spike_info_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_spike_info_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_2_bits_atomic,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_aq,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_2_bits_rl,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_in_3_ready,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_valid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_3_bits_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_3_bits_wid,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_fp,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_3_bits_branch,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_simt_stack,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_simt_stack_op,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_barrier,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_3_bits_csr,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_reverse,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_3_bits_sel_alu2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_sel_alu1,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_isvec,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_3_bits_sel_alu3,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [3:0]  io_in_3_bits_sel_imm,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_3_bits_mem_whb,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_mem_unsigned,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [5:0]  io_in_3_bits_alu_fn,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_force_rm_rtz,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_is_vls12,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_mem,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_mul,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_tc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_disable_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_custom_signal_0,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [1:0]  io_in_3_bits_mem_cmd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_mop,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_3_bits_reg_idx1,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_reg_idx2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_reg_idx3,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_reg_idxw,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_wvd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_fence,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_sfu,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_readmask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_writemask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_wxd,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_3_bits_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [6:0]  io_in_3_bits_imm_ext,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [7:0]  io_in_3_bits_spike_info_sm_id,	// ventus/src/pipeline/ibuffer.scala:41:14
  input  [31:0] io_in_3_bits_spike_info_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_spike_info_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_in_3_bits_atomic,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_aq,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_in_3_bits_rl,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_ready,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_valid,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [31:0] io_out_x_bits_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_x_bits_wid,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_fp,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_x_bits_branch,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_simt_stack,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_simt_stack_op,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_barrier,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_x_bits_csr,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_reverse,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_x_bits_sel_alu2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_sel_alu1,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_isvec,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_x_bits_sel_alu3,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [3:0]  io_out_x_bits_sel_imm,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_x_bits_mem_whb,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_mem_unsigned,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [5:0]  io_out_x_bits_alu_fn,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_force_rm_rtz,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_is_vls12,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_mem,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_mul,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_tc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_disable_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_custom_signal_0,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_x_bits_mem_cmd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_mop,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [7:0]  io_out_x_bits_reg_idx1,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_reg_idx2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_reg_idx3,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_reg_idxw,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_wvd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_fence,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_sfu,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_readmask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_writemask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_wxd,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [31:0] io_out_x_bits_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [6:0]  io_out_x_bits_imm_ext,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [7:0]  io_out_x_bits_spike_info_sm_id,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [31:0] io_out_x_bits_spike_info_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_spike_info_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_x_bits_atomic,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_aq,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_x_bits_rl,	// ventus/src/pipeline/ibuffer.scala:41:14
  input         io_out_v_ready,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_valid,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [31:0] io_out_v_bits_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_v_bits_wid,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_fp,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_v_bits_branch,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_simt_stack,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_simt_stack_op,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_barrier,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_v_bits_csr,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_reverse,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_v_bits_sel_alu2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_sel_alu1,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_isvec,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_v_bits_sel_alu3,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [3:0]  io_out_v_bits_sel_imm,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_v_bits_mem_whb,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_mem_unsigned,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [5:0]  io_out_v_bits_alu_fn,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_force_rm_rtz,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_is_vls12,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_mem,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_mul,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_tc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_disable_mask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_custom_signal_0,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [1:0]  io_out_v_bits_mem_cmd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_mop,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [7:0]  io_out_v_bits_reg_idx1,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_reg_idx2,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_reg_idx3,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_reg_idxw,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_wvd,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_fence,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_sfu,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_readmask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_writemask,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_wxd,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [31:0] io_out_v_bits_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [6:0]  io_out_v_bits_imm_ext,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [7:0]  io_out_v_bits_spike_info_sm_id,	// ventus/src/pipeline/ibuffer.scala:41:14
  output [31:0] io_out_v_bits_spike_info_pc,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_spike_info_inst,	// ventus/src/pipeline/ibuffer.scala:41:14
  output        io_out_v_bits_atomic,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_aq,	// ventus/src/pipeline/ibuffer.scala:41:14
                io_out_v_bits_rl	// ventus/src/pipeline/ibuffer.scala:41:14
);

  wire _rrarbit_v_io_in_0_ready;	// ventus/src/pipeline/ibuffer.scala:63:23
  wire _rrarbit_v_io_in_1_ready;	// ventus/src/pipeline/ibuffer.scala:63:23
  wire _rrarbit_v_io_in_2_ready;	// ventus/src/pipeline/ibuffer.scala:63:23
  wire _rrarbit_v_io_in_3_ready;	// ventus/src/pipeline/ibuffer.scala:63:23
  wire _rrarbit_x_io_in_0_ready;	// ventus/src/pipeline/ibuffer.scala:62:23
  wire _rrarbit_x_io_in_1_ready;	// ventus/src/pipeline/ibuffer.scala:62:23
  wire _rrarbit_x_io_in_2_ready;	// ventus/src/pipeline/ibuffer.scala:62:23
  wire _rrarbit_x_io_in_3_ready;	// ventus/src/pipeline/ibuffer.scala:62:23
  wire _io_in_0_ready_T = io_in_0_bits_tc | io_in_0_bits_fp;	// ventus/src/pipeline/ibuffer.scala:68:16
  wire _io_in_1_ready_T = io_in_1_bits_tc | io_in_1_bits_fp;	// ventus/src/pipeline/ibuffer.scala:68:16
  wire _io_in_2_ready_T = io_in_2_bits_tc | io_in_2_bits_fp;	// ventus/src/pipeline/ibuffer.scala:68:16
  wire _io_in_3_ready_T = io_in_3_bits_tc | io_in_3_bits_fp;	// ventus/src/pipeline/ibuffer.scala:68:16
  RRArbiter_11 rrarbit_x (	// ventus/src/pipeline/ibuffer.scala:62:23
    .clock                         (clock),
    .io_in_0_ready                 (_rrarbit_x_io_in_0_ready),
    .io_in_0_valid
      (io_in_0_valid
       & ~(_io_in_0_ready_T | io_in_0_bits_mul | io_in_0_bits_sfu | io_in_0_bits_mem
           | ~((|io_in_0_bits_csr) | io_in_0_bits_barrier) & io_in_0_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :80:{48,51}
    .io_in_0_bits_inst             (io_in_0_bits_inst),
    .io_in_0_bits_wid              (io_in_0_bits_wid),
    .io_in_0_bits_fp               (io_in_0_bits_fp),
    .io_in_0_bits_branch           (io_in_0_bits_branch),
    .io_in_0_bits_simt_stack       (io_in_0_bits_simt_stack),
    .io_in_0_bits_simt_stack_op    (io_in_0_bits_simt_stack_op),
    .io_in_0_bits_barrier          (io_in_0_bits_barrier),
    .io_in_0_bits_csr              (io_in_0_bits_csr),
    .io_in_0_bits_reverse          (io_in_0_bits_reverse),
    .io_in_0_bits_sel_alu2         (io_in_0_bits_sel_alu2),
    .io_in_0_bits_sel_alu1         (io_in_0_bits_sel_alu1),
    .io_in_0_bits_isvec            (io_in_0_bits_isvec),
    .io_in_0_bits_sel_alu3         (io_in_0_bits_sel_alu3),
    .io_in_0_bits_mask             (io_in_0_bits_mask),
    .io_in_0_bits_sel_imm          (io_in_0_bits_sel_imm),
    .io_in_0_bits_mem_whb          (io_in_0_bits_mem_whb),
    .io_in_0_bits_mem_unsigned     (io_in_0_bits_mem_unsigned),
    .io_in_0_bits_alu_fn           (io_in_0_bits_alu_fn),
    .io_in_0_bits_force_rm_rtz     (io_in_0_bits_force_rm_rtz),
    .io_in_0_bits_is_vls12         (io_in_0_bits_is_vls12),
    .io_in_0_bits_mem              (io_in_0_bits_mem),
    .io_in_0_bits_mul              (io_in_0_bits_mul),
    .io_in_0_bits_tc               (io_in_0_bits_tc),
    .io_in_0_bits_disable_mask     (io_in_0_bits_disable_mask),
    .io_in_0_bits_custom_signal_0  (io_in_0_bits_custom_signal_0),
    .io_in_0_bits_mem_cmd          (io_in_0_bits_mem_cmd),
    .io_in_0_bits_mop              (io_in_0_bits_mop),
    .io_in_0_bits_reg_idx1         (io_in_0_bits_reg_idx1),
    .io_in_0_bits_reg_idx2         (io_in_0_bits_reg_idx2),
    .io_in_0_bits_reg_idx3         (io_in_0_bits_reg_idx3),
    .io_in_0_bits_reg_idxw         (io_in_0_bits_reg_idxw),
    .io_in_0_bits_wvd              (io_in_0_bits_wvd),
    .io_in_0_bits_fence            (io_in_0_bits_fence),
    .io_in_0_bits_sfu              (io_in_0_bits_sfu),
    .io_in_0_bits_readmask         (io_in_0_bits_readmask),
    .io_in_0_bits_writemask        (io_in_0_bits_writemask),
    .io_in_0_bits_wxd              (io_in_0_bits_wxd),
    .io_in_0_bits_pc               (io_in_0_bits_pc),
    .io_in_0_bits_imm_ext          (io_in_0_bits_imm_ext),
    .io_in_0_bits_spike_info_sm_id (io_in_0_bits_spike_info_sm_id),
    .io_in_0_bits_spike_info_pc    (io_in_0_bits_spike_info_pc),
    .io_in_0_bits_spike_info_inst  (io_in_0_bits_spike_info_inst),
    .io_in_0_bits_atomic           (io_in_0_bits_atomic),
    .io_in_0_bits_aq               (io_in_0_bits_aq),
    .io_in_0_bits_rl               (io_in_0_bits_rl),
    .io_in_1_ready                 (_rrarbit_x_io_in_1_ready),
    .io_in_1_valid
      (io_in_1_valid
       & ~(_io_in_1_ready_T | io_in_1_bits_mul | io_in_1_bits_sfu | io_in_1_bits_mem
           | ~((|io_in_1_bits_csr) | io_in_1_bits_barrier) & io_in_1_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :80:{48,51}
    .io_in_1_bits_inst             (io_in_1_bits_inst),
    .io_in_1_bits_wid              (io_in_1_bits_wid),
    .io_in_1_bits_fp               (io_in_1_bits_fp),
    .io_in_1_bits_branch           (io_in_1_bits_branch),
    .io_in_1_bits_simt_stack       (io_in_1_bits_simt_stack),
    .io_in_1_bits_simt_stack_op    (io_in_1_bits_simt_stack_op),
    .io_in_1_bits_barrier          (io_in_1_bits_barrier),
    .io_in_1_bits_csr              (io_in_1_bits_csr),
    .io_in_1_bits_reverse          (io_in_1_bits_reverse),
    .io_in_1_bits_sel_alu2         (io_in_1_bits_sel_alu2),
    .io_in_1_bits_sel_alu1         (io_in_1_bits_sel_alu1),
    .io_in_1_bits_isvec            (io_in_1_bits_isvec),
    .io_in_1_bits_sel_alu3         (io_in_1_bits_sel_alu3),
    .io_in_1_bits_mask             (io_in_1_bits_mask),
    .io_in_1_bits_sel_imm          (io_in_1_bits_sel_imm),
    .io_in_1_bits_mem_whb          (io_in_1_bits_mem_whb),
    .io_in_1_bits_mem_unsigned     (io_in_1_bits_mem_unsigned),
    .io_in_1_bits_alu_fn           (io_in_1_bits_alu_fn),
    .io_in_1_bits_force_rm_rtz     (io_in_1_bits_force_rm_rtz),
    .io_in_1_bits_is_vls12         (io_in_1_bits_is_vls12),
    .io_in_1_bits_mem              (io_in_1_bits_mem),
    .io_in_1_bits_mul              (io_in_1_bits_mul),
    .io_in_1_bits_tc               (io_in_1_bits_tc),
    .io_in_1_bits_disable_mask     (io_in_1_bits_disable_mask),
    .io_in_1_bits_custom_signal_0  (io_in_1_bits_custom_signal_0),
    .io_in_1_bits_mem_cmd          (io_in_1_bits_mem_cmd),
    .io_in_1_bits_mop              (io_in_1_bits_mop),
    .io_in_1_bits_reg_idx1         (io_in_1_bits_reg_idx1),
    .io_in_1_bits_reg_idx2         (io_in_1_bits_reg_idx2),
    .io_in_1_bits_reg_idx3         (io_in_1_bits_reg_idx3),
    .io_in_1_bits_reg_idxw         (io_in_1_bits_reg_idxw),
    .io_in_1_bits_wvd              (io_in_1_bits_wvd),
    .io_in_1_bits_fence            (io_in_1_bits_fence),
    .io_in_1_bits_sfu              (io_in_1_bits_sfu),
    .io_in_1_bits_readmask         (io_in_1_bits_readmask),
    .io_in_1_bits_writemask        (io_in_1_bits_writemask),
    .io_in_1_bits_wxd              (io_in_1_bits_wxd),
    .io_in_1_bits_pc               (io_in_1_bits_pc),
    .io_in_1_bits_imm_ext          (io_in_1_bits_imm_ext),
    .io_in_1_bits_spike_info_sm_id (io_in_1_bits_spike_info_sm_id),
    .io_in_1_bits_spike_info_pc    (io_in_1_bits_spike_info_pc),
    .io_in_1_bits_spike_info_inst  (io_in_1_bits_spike_info_inst),
    .io_in_1_bits_atomic           (io_in_1_bits_atomic),
    .io_in_1_bits_aq               (io_in_1_bits_aq),
    .io_in_1_bits_rl               (io_in_1_bits_rl),
    .io_in_2_ready                 (_rrarbit_x_io_in_2_ready),
    .io_in_2_valid
      (io_in_2_valid
       & ~(_io_in_2_ready_T | io_in_2_bits_mul | io_in_2_bits_sfu | io_in_2_bits_mem
           | ~((|io_in_2_bits_csr) | io_in_2_bits_barrier) & io_in_2_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :80:{48,51}
    .io_in_2_bits_inst             (io_in_2_bits_inst),
    .io_in_2_bits_wid              (io_in_2_bits_wid),
    .io_in_2_bits_fp               (io_in_2_bits_fp),
    .io_in_2_bits_branch           (io_in_2_bits_branch),
    .io_in_2_bits_simt_stack       (io_in_2_bits_simt_stack),
    .io_in_2_bits_simt_stack_op    (io_in_2_bits_simt_stack_op),
    .io_in_2_bits_barrier          (io_in_2_bits_barrier),
    .io_in_2_bits_csr              (io_in_2_bits_csr),
    .io_in_2_bits_reverse          (io_in_2_bits_reverse),
    .io_in_2_bits_sel_alu2         (io_in_2_bits_sel_alu2),
    .io_in_2_bits_sel_alu1         (io_in_2_bits_sel_alu1),
    .io_in_2_bits_isvec            (io_in_2_bits_isvec),
    .io_in_2_bits_sel_alu3         (io_in_2_bits_sel_alu3),
    .io_in_2_bits_mask             (io_in_2_bits_mask),
    .io_in_2_bits_sel_imm          (io_in_2_bits_sel_imm),
    .io_in_2_bits_mem_whb          (io_in_2_bits_mem_whb),
    .io_in_2_bits_mem_unsigned     (io_in_2_bits_mem_unsigned),
    .io_in_2_bits_alu_fn           (io_in_2_bits_alu_fn),
    .io_in_2_bits_force_rm_rtz     (io_in_2_bits_force_rm_rtz),
    .io_in_2_bits_is_vls12         (io_in_2_bits_is_vls12),
    .io_in_2_bits_mem              (io_in_2_bits_mem),
    .io_in_2_bits_mul              (io_in_2_bits_mul),
    .io_in_2_bits_tc               (io_in_2_bits_tc),
    .io_in_2_bits_disable_mask     (io_in_2_bits_disable_mask),
    .io_in_2_bits_custom_signal_0  (io_in_2_bits_custom_signal_0),
    .io_in_2_bits_mem_cmd          (io_in_2_bits_mem_cmd),
    .io_in_2_bits_mop              (io_in_2_bits_mop),
    .io_in_2_bits_reg_idx1         (io_in_2_bits_reg_idx1),
    .io_in_2_bits_reg_idx2         (io_in_2_bits_reg_idx2),
    .io_in_2_bits_reg_idx3         (io_in_2_bits_reg_idx3),
    .io_in_2_bits_reg_idxw         (io_in_2_bits_reg_idxw),
    .io_in_2_bits_wvd              (io_in_2_bits_wvd),
    .io_in_2_bits_fence            (io_in_2_bits_fence),
    .io_in_2_bits_sfu              (io_in_2_bits_sfu),
    .io_in_2_bits_readmask         (io_in_2_bits_readmask),
    .io_in_2_bits_writemask        (io_in_2_bits_writemask),
    .io_in_2_bits_wxd              (io_in_2_bits_wxd),
    .io_in_2_bits_pc               (io_in_2_bits_pc),
    .io_in_2_bits_imm_ext          (io_in_2_bits_imm_ext),
    .io_in_2_bits_spike_info_sm_id (io_in_2_bits_spike_info_sm_id),
    .io_in_2_bits_spike_info_pc    (io_in_2_bits_spike_info_pc),
    .io_in_2_bits_spike_info_inst  (io_in_2_bits_spike_info_inst),
    .io_in_2_bits_atomic           (io_in_2_bits_atomic),
    .io_in_2_bits_aq               (io_in_2_bits_aq),
    .io_in_2_bits_rl               (io_in_2_bits_rl),
    .io_in_3_ready                 (_rrarbit_x_io_in_3_ready),
    .io_in_3_valid
      (io_in_3_valid
       & ~(_io_in_3_ready_T | io_in_3_bits_mul | io_in_3_bits_sfu | io_in_3_bits_mem
           | ~((|io_in_3_bits_csr) | io_in_3_bits_barrier) & io_in_3_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :80:{48,51}
    .io_in_3_bits_inst             (io_in_3_bits_inst),
    .io_in_3_bits_wid              (io_in_3_bits_wid),
    .io_in_3_bits_fp               (io_in_3_bits_fp),
    .io_in_3_bits_branch           (io_in_3_bits_branch),
    .io_in_3_bits_simt_stack       (io_in_3_bits_simt_stack),
    .io_in_3_bits_simt_stack_op    (io_in_3_bits_simt_stack_op),
    .io_in_3_bits_barrier          (io_in_3_bits_barrier),
    .io_in_3_bits_csr              (io_in_3_bits_csr),
    .io_in_3_bits_reverse          (io_in_3_bits_reverse),
    .io_in_3_bits_sel_alu2         (io_in_3_bits_sel_alu2),
    .io_in_3_bits_sel_alu1         (io_in_3_bits_sel_alu1),
    .io_in_3_bits_isvec            (io_in_3_bits_isvec),
    .io_in_3_bits_sel_alu3         (io_in_3_bits_sel_alu3),
    .io_in_3_bits_mask             (io_in_3_bits_mask),
    .io_in_3_bits_sel_imm          (io_in_3_bits_sel_imm),
    .io_in_3_bits_mem_whb          (io_in_3_bits_mem_whb),
    .io_in_3_bits_mem_unsigned     (io_in_3_bits_mem_unsigned),
    .io_in_3_bits_alu_fn           (io_in_3_bits_alu_fn),
    .io_in_3_bits_force_rm_rtz     (io_in_3_bits_force_rm_rtz),
    .io_in_3_bits_is_vls12         (io_in_3_bits_is_vls12),
    .io_in_3_bits_mem              (io_in_3_bits_mem),
    .io_in_3_bits_mul              (io_in_3_bits_mul),
    .io_in_3_bits_tc               (io_in_3_bits_tc),
    .io_in_3_bits_disable_mask     (io_in_3_bits_disable_mask),
    .io_in_3_bits_custom_signal_0  (io_in_3_bits_custom_signal_0),
    .io_in_3_bits_mem_cmd          (io_in_3_bits_mem_cmd),
    .io_in_3_bits_mop              (io_in_3_bits_mop),
    .io_in_3_bits_reg_idx1         (io_in_3_bits_reg_idx1),
    .io_in_3_bits_reg_idx2         (io_in_3_bits_reg_idx2),
    .io_in_3_bits_reg_idx3         (io_in_3_bits_reg_idx3),
    .io_in_3_bits_reg_idxw         (io_in_3_bits_reg_idxw),
    .io_in_3_bits_wvd              (io_in_3_bits_wvd),
    .io_in_3_bits_fence            (io_in_3_bits_fence),
    .io_in_3_bits_sfu              (io_in_3_bits_sfu),
    .io_in_3_bits_readmask         (io_in_3_bits_readmask),
    .io_in_3_bits_writemask        (io_in_3_bits_writemask),
    .io_in_3_bits_wxd              (io_in_3_bits_wxd),
    .io_in_3_bits_pc               (io_in_3_bits_pc),
    .io_in_3_bits_imm_ext          (io_in_3_bits_imm_ext),
    .io_in_3_bits_spike_info_sm_id (io_in_3_bits_spike_info_sm_id),
    .io_in_3_bits_spike_info_pc    (io_in_3_bits_spike_info_pc),
    .io_in_3_bits_spike_info_inst  (io_in_3_bits_spike_info_inst),
    .io_in_3_bits_atomic           (io_in_3_bits_atomic),
    .io_in_3_bits_aq               (io_in_3_bits_aq),
    .io_in_3_bits_rl               (io_in_3_bits_rl),
    .io_out_ready                  (io_out_x_ready),
    .io_out_valid                  (io_out_x_valid),
    .io_out_bits_inst              (io_out_x_bits_inst),
    .io_out_bits_wid               (io_out_x_bits_wid),
    .io_out_bits_fp                (io_out_x_bits_fp),
    .io_out_bits_branch            (io_out_x_bits_branch),
    .io_out_bits_simt_stack        (io_out_x_bits_simt_stack),
    .io_out_bits_simt_stack_op     (io_out_x_bits_simt_stack_op),
    .io_out_bits_barrier           (io_out_x_bits_barrier),
    .io_out_bits_csr               (io_out_x_bits_csr),
    .io_out_bits_reverse           (io_out_x_bits_reverse),
    .io_out_bits_sel_alu2          (io_out_x_bits_sel_alu2),
    .io_out_bits_sel_alu1          (io_out_x_bits_sel_alu1),
    .io_out_bits_isvec             (io_out_x_bits_isvec),
    .io_out_bits_sel_alu3          (io_out_x_bits_sel_alu3),
    .io_out_bits_mask              (io_out_x_bits_mask),
    .io_out_bits_sel_imm           (io_out_x_bits_sel_imm),
    .io_out_bits_mem_whb           (io_out_x_bits_mem_whb),
    .io_out_bits_mem_unsigned      (io_out_x_bits_mem_unsigned),
    .io_out_bits_alu_fn            (io_out_x_bits_alu_fn),
    .io_out_bits_force_rm_rtz      (io_out_x_bits_force_rm_rtz),
    .io_out_bits_is_vls12          (io_out_x_bits_is_vls12),
    .io_out_bits_mem               (io_out_x_bits_mem),
    .io_out_bits_mul               (io_out_x_bits_mul),
    .io_out_bits_tc                (io_out_x_bits_tc),
    .io_out_bits_disable_mask      (io_out_x_bits_disable_mask),
    .io_out_bits_custom_signal_0   (io_out_x_bits_custom_signal_0),
    .io_out_bits_mem_cmd           (io_out_x_bits_mem_cmd),
    .io_out_bits_mop               (io_out_x_bits_mop),
    .io_out_bits_reg_idx1          (io_out_x_bits_reg_idx1),
    .io_out_bits_reg_idx2          (io_out_x_bits_reg_idx2),
    .io_out_bits_reg_idx3          (io_out_x_bits_reg_idx3),
    .io_out_bits_reg_idxw          (io_out_x_bits_reg_idxw),
    .io_out_bits_wvd               (io_out_x_bits_wvd),
    .io_out_bits_fence             (io_out_x_bits_fence),
    .io_out_bits_sfu               (io_out_x_bits_sfu),
    .io_out_bits_readmask          (io_out_x_bits_readmask),
    .io_out_bits_writemask         (io_out_x_bits_writemask),
    .io_out_bits_wxd               (io_out_x_bits_wxd),
    .io_out_bits_pc                (io_out_x_bits_pc),
    .io_out_bits_imm_ext           (io_out_x_bits_imm_ext),
    .io_out_bits_spike_info_sm_id  (io_out_x_bits_spike_info_sm_id),
    .io_out_bits_spike_info_pc     (io_out_x_bits_spike_info_pc),
    .io_out_bits_spike_info_inst   (io_out_x_bits_spike_info_inst),
    .io_out_bits_atomic            (io_out_x_bits_atomic),
    .io_out_bits_aq                (io_out_x_bits_aq),
    .io_out_bits_rl                (io_out_x_bits_rl)
  );
  RRArbiter_11 rrarbit_v (	// ventus/src/pipeline/ibuffer.scala:63:23
    .clock                         (clock),
    .io_in_0_ready                 (_rrarbit_v_io_in_0_ready),
    .io_in_0_valid
      (io_in_0_valid
       & (_io_in_0_ready_T | io_in_0_bits_mul | io_in_0_bits_sfu | io_in_0_bits_mem
          | ~((|io_in_0_bits_csr) | io_in_0_bits_barrier) & io_in_0_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :82:48
    .io_in_0_bits_inst             (io_in_0_bits_inst),
    .io_in_0_bits_wid              (io_in_0_bits_wid),
    .io_in_0_bits_fp               (io_in_0_bits_fp),
    .io_in_0_bits_branch           (io_in_0_bits_branch),
    .io_in_0_bits_simt_stack       (io_in_0_bits_simt_stack),
    .io_in_0_bits_simt_stack_op    (io_in_0_bits_simt_stack_op),
    .io_in_0_bits_barrier          (io_in_0_bits_barrier),
    .io_in_0_bits_csr              (io_in_0_bits_csr),
    .io_in_0_bits_reverse          (io_in_0_bits_reverse),
    .io_in_0_bits_sel_alu2         (io_in_0_bits_sel_alu2),
    .io_in_0_bits_sel_alu1         (io_in_0_bits_sel_alu1),
    .io_in_0_bits_isvec            (io_in_0_bits_isvec),
    .io_in_0_bits_sel_alu3         (io_in_0_bits_sel_alu3),
    .io_in_0_bits_mask             (io_in_0_bits_mask),
    .io_in_0_bits_sel_imm          (io_in_0_bits_sel_imm),
    .io_in_0_bits_mem_whb          (io_in_0_bits_mem_whb),
    .io_in_0_bits_mem_unsigned     (io_in_0_bits_mem_unsigned),
    .io_in_0_bits_alu_fn           (io_in_0_bits_alu_fn),
    .io_in_0_bits_force_rm_rtz     (io_in_0_bits_force_rm_rtz),
    .io_in_0_bits_is_vls12         (io_in_0_bits_is_vls12),
    .io_in_0_bits_mem              (io_in_0_bits_mem),
    .io_in_0_bits_mul              (io_in_0_bits_mul),
    .io_in_0_bits_tc               (io_in_0_bits_tc),
    .io_in_0_bits_disable_mask     (io_in_0_bits_disable_mask),
    .io_in_0_bits_custom_signal_0  (io_in_0_bits_custom_signal_0),
    .io_in_0_bits_mem_cmd          (io_in_0_bits_mem_cmd),
    .io_in_0_bits_mop              (io_in_0_bits_mop),
    .io_in_0_bits_reg_idx1         (io_in_0_bits_reg_idx1),
    .io_in_0_bits_reg_idx2         (io_in_0_bits_reg_idx2),
    .io_in_0_bits_reg_idx3         (io_in_0_bits_reg_idx3),
    .io_in_0_bits_reg_idxw         (io_in_0_bits_reg_idxw),
    .io_in_0_bits_wvd              (io_in_0_bits_wvd),
    .io_in_0_bits_fence            (io_in_0_bits_fence),
    .io_in_0_bits_sfu              (io_in_0_bits_sfu),
    .io_in_0_bits_readmask         (io_in_0_bits_readmask),
    .io_in_0_bits_writemask        (io_in_0_bits_writemask),
    .io_in_0_bits_wxd              (io_in_0_bits_wxd),
    .io_in_0_bits_pc               (io_in_0_bits_pc),
    .io_in_0_bits_imm_ext          (io_in_0_bits_imm_ext),
    .io_in_0_bits_spike_info_sm_id (io_in_0_bits_spike_info_sm_id),
    .io_in_0_bits_spike_info_pc    (io_in_0_bits_spike_info_pc),
    .io_in_0_bits_spike_info_inst  (io_in_0_bits_spike_info_inst),
    .io_in_0_bits_atomic           (io_in_0_bits_atomic),
    .io_in_0_bits_aq               (io_in_0_bits_aq),
    .io_in_0_bits_rl               (io_in_0_bits_rl),
    .io_in_1_ready                 (_rrarbit_v_io_in_1_ready),
    .io_in_1_valid
      (io_in_1_valid
       & (_io_in_1_ready_T | io_in_1_bits_mul | io_in_1_bits_sfu | io_in_1_bits_mem
          | ~((|io_in_1_bits_csr) | io_in_1_bits_barrier) & io_in_1_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :82:48
    .io_in_1_bits_inst             (io_in_1_bits_inst),
    .io_in_1_bits_wid              (io_in_1_bits_wid),
    .io_in_1_bits_fp               (io_in_1_bits_fp),
    .io_in_1_bits_branch           (io_in_1_bits_branch),
    .io_in_1_bits_simt_stack       (io_in_1_bits_simt_stack),
    .io_in_1_bits_simt_stack_op    (io_in_1_bits_simt_stack_op),
    .io_in_1_bits_barrier          (io_in_1_bits_barrier),
    .io_in_1_bits_csr              (io_in_1_bits_csr),
    .io_in_1_bits_reverse          (io_in_1_bits_reverse),
    .io_in_1_bits_sel_alu2         (io_in_1_bits_sel_alu2),
    .io_in_1_bits_sel_alu1         (io_in_1_bits_sel_alu1),
    .io_in_1_bits_isvec            (io_in_1_bits_isvec),
    .io_in_1_bits_sel_alu3         (io_in_1_bits_sel_alu3),
    .io_in_1_bits_mask             (io_in_1_bits_mask),
    .io_in_1_bits_sel_imm          (io_in_1_bits_sel_imm),
    .io_in_1_bits_mem_whb          (io_in_1_bits_mem_whb),
    .io_in_1_bits_mem_unsigned     (io_in_1_bits_mem_unsigned),
    .io_in_1_bits_alu_fn           (io_in_1_bits_alu_fn),
    .io_in_1_bits_force_rm_rtz     (io_in_1_bits_force_rm_rtz),
    .io_in_1_bits_is_vls12         (io_in_1_bits_is_vls12),
    .io_in_1_bits_mem              (io_in_1_bits_mem),
    .io_in_1_bits_mul              (io_in_1_bits_mul),
    .io_in_1_bits_tc               (io_in_1_bits_tc),
    .io_in_1_bits_disable_mask     (io_in_1_bits_disable_mask),
    .io_in_1_bits_custom_signal_0  (io_in_1_bits_custom_signal_0),
    .io_in_1_bits_mem_cmd          (io_in_1_bits_mem_cmd),
    .io_in_1_bits_mop              (io_in_1_bits_mop),
    .io_in_1_bits_reg_idx1         (io_in_1_bits_reg_idx1),
    .io_in_1_bits_reg_idx2         (io_in_1_bits_reg_idx2),
    .io_in_1_bits_reg_idx3         (io_in_1_bits_reg_idx3),
    .io_in_1_bits_reg_idxw         (io_in_1_bits_reg_idxw),
    .io_in_1_bits_wvd              (io_in_1_bits_wvd),
    .io_in_1_bits_fence            (io_in_1_bits_fence),
    .io_in_1_bits_sfu              (io_in_1_bits_sfu),
    .io_in_1_bits_readmask         (io_in_1_bits_readmask),
    .io_in_1_bits_writemask        (io_in_1_bits_writemask),
    .io_in_1_bits_wxd              (io_in_1_bits_wxd),
    .io_in_1_bits_pc               (io_in_1_bits_pc),
    .io_in_1_bits_imm_ext          (io_in_1_bits_imm_ext),
    .io_in_1_bits_spike_info_sm_id (io_in_1_bits_spike_info_sm_id),
    .io_in_1_bits_spike_info_pc    (io_in_1_bits_spike_info_pc),
    .io_in_1_bits_spike_info_inst  (io_in_1_bits_spike_info_inst),
    .io_in_1_bits_atomic           (io_in_1_bits_atomic),
    .io_in_1_bits_aq               (io_in_1_bits_aq),
    .io_in_1_bits_rl               (io_in_1_bits_rl),
    .io_in_2_ready                 (_rrarbit_v_io_in_2_ready),
    .io_in_2_valid
      (io_in_2_valid
       & (_io_in_2_ready_T | io_in_2_bits_mul | io_in_2_bits_sfu | io_in_2_bits_mem
          | ~((|io_in_2_bits_csr) | io_in_2_bits_barrier) & io_in_2_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :82:48
    .io_in_2_bits_inst             (io_in_2_bits_inst),
    .io_in_2_bits_wid              (io_in_2_bits_wid),
    .io_in_2_bits_fp               (io_in_2_bits_fp),
    .io_in_2_bits_branch           (io_in_2_bits_branch),
    .io_in_2_bits_simt_stack       (io_in_2_bits_simt_stack),
    .io_in_2_bits_simt_stack_op    (io_in_2_bits_simt_stack_op),
    .io_in_2_bits_barrier          (io_in_2_bits_barrier),
    .io_in_2_bits_csr              (io_in_2_bits_csr),
    .io_in_2_bits_reverse          (io_in_2_bits_reverse),
    .io_in_2_bits_sel_alu2         (io_in_2_bits_sel_alu2),
    .io_in_2_bits_sel_alu1         (io_in_2_bits_sel_alu1),
    .io_in_2_bits_isvec            (io_in_2_bits_isvec),
    .io_in_2_bits_sel_alu3         (io_in_2_bits_sel_alu3),
    .io_in_2_bits_mask             (io_in_2_bits_mask),
    .io_in_2_bits_sel_imm          (io_in_2_bits_sel_imm),
    .io_in_2_bits_mem_whb          (io_in_2_bits_mem_whb),
    .io_in_2_bits_mem_unsigned     (io_in_2_bits_mem_unsigned),
    .io_in_2_bits_alu_fn           (io_in_2_bits_alu_fn),
    .io_in_2_bits_force_rm_rtz     (io_in_2_bits_force_rm_rtz),
    .io_in_2_bits_is_vls12         (io_in_2_bits_is_vls12),
    .io_in_2_bits_mem              (io_in_2_bits_mem),
    .io_in_2_bits_mul              (io_in_2_bits_mul),
    .io_in_2_bits_tc               (io_in_2_bits_tc),
    .io_in_2_bits_disable_mask     (io_in_2_bits_disable_mask),
    .io_in_2_bits_custom_signal_0  (io_in_2_bits_custom_signal_0),
    .io_in_2_bits_mem_cmd          (io_in_2_bits_mem_cmd),
    .io_in_2_bits_mop              (io_in_2_bits_mop),
    .io_in_2_bits_reg_idx1         (io_in_2_bits_reg_idx1),
    .io_in_2_bits_reg_idx2         (io_in_2_bits_reg_idx2),
    .io_in_2_bits_reg_idx3         (io_in_2_bits_reg_idx3),
    .io_in_2_bits_reg_idxw         (io_in_2_bits_reg_idxw),
    .io_in_2_bits_wvd              (io_in_2_bits_wvd),
    .io_in_2_bits_fence            (io_in_2_bits_fence),
    .io_in_2_bits_sfu              (io_in_2_bits_sfu),
    .io_in_2_bits_readmask         (io_in_2_bits_readmask),
    .io_in_2_bits_writemask        (io_in_2_bits_writemask),
    .io_in_2_bits_wxd              (io_in_2_bits_wxd),
    .io_in_2_bits_pc               (io_in_2_bits_pc),
    .io_in_2_bits_imm_ext          (io_in_2_bits_imm_ext),
    .io_in_2_bits_spike_info_sm_id (io_in_2_bits_spike_info_sm_id),
    .io_in_2_bits_spike_info_pc    (io_in_2_bits_spike_info_pc),
    .io_in_2_bits_spike_info_inst  (io_in_2_bits_spike_info_inst),
    .io_in_2_bits_atomic           (io_in_2_bits_atomic),
    .io_in_2_bits_aq               (io_in_2_bits_aq),
    .io_in_2_bits_rl               (io_in_2_bits_rl),
    .io_in_3_ready                 (_rrarbit_v_io_in_3_ready),
    .io_in_3_valid
      (io_in_3_valid
       & (_io_in_3_ready_T | io_in_3_bits_mul | io_in_3_bits_sfu | io_in_3_bits_mem
          | ~((|io_in_3_bits_csr) | io_in_3_bits_barrier) & io_in_3_bits_isvec)),	// ventus/src/pipeline/ibuffer.scala:68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :82:48
    .io_in_3_bits_inst             (io_in_3_bits_inst),
    .io_in_3_bits_wid              (io_in_3_bits_wid),
    .io_in_3_bits_fp               (io_in_3_bits_fp),
    .io_in_3_bits_branch           (io_in_3_bits_branch),
    .io_in_3_bits_simt_stack       (io_in_3_bits_simt_stack),
    .io_in_3_bits_simt_stack_op    (io_in_3_bits_simt_stack_op),
    .io_in_3_bits_barrier          (io_in_3_bits_barrier),
    .io_in_3_bits_csr              (io_in_3_bits_csr),
    .io_in_3_bits_reverse          (io_in_3_bits_reverse),
    .io_in_3_bits_sel_alu2         (io_in_3_bits_sel_alu2),
    .io_in_3_bits_sel_alu1         (io_in_3_bits_sel_alu1),
    .io_in_3_bits_isvec            (io_in_3_bits_isvec),
    .io_in_3_bits_sel_alu3         (io_in_3_bits_sel_alu3),
    .io_in_3_bits_mask             (io_in_3_bits_mask),
    .io_in_3_bits_sel_imm          (io_in_3_bits_sel_imm),
    .io_in_3_bits_mem_whb          (io_in_3_bits_mem_whb),
    .io_in_3_bits_mem_unsigned     (io_in_3_bits_mem_unsigned),
    .io_in_3_bits_alu_fn           (io_in_3_bits_alu_fn),
    .io_in_3_bits_force_rm_rtz     (io_in_3_bits_force_rm_rtz),
    .io_in_3_bits_is_vls12         (io_in_3_bits_is_vls12),
    .io_in_3_bits_mem              (io_in_3_bits_mem),
    .io_in_3_bits_mul              (io_in_3_bits_mul),
    .io_in_3_bits_tc               (io_in_3_bits_tc),
    .io_in_3_bits_disable_mask     (io_in_3_bits_disable_mask),
    .io_in_3_bits_custom_signal_0  (io_in_3_bits_custom_signal_0),
    .io_in_3_bits_mem_cmd          (io_in_3_bits_mem_cmd),
    .io_in_3_bits_mop              (io_in_3_bits_mop),
    .io_in_3_bits_reg_idx1         (io_in_3_bits_reg_idx1),
    .io_in_3_bits_reg_idx2         (io_in_3_bits_reg_idx2),
    .io_in_3_bits_reg_idx3         (io_in_3_bits_reg_idx3),
    .io_in_3_bits_reg_idxw         (io_in_3_bits_reg_idxw),
    .io_in_3_bits_wvd              (io_in_3_bits_wvd),
    .io_in_3_bits_fence            (io_in_3_bits_fence),
    .io_in_3_bits_sfu              (io_in_3_bits_sfu),
    .io_in_3_bits_readmask         (io_in_3_bits_readmask),
    .io_in_3_bits_writemask        (io_in_3_bits_writemask),
    .io_in_3_bits_wxd              (io_in_3_bits_wxd),
    .io_in_3_bits_pc               (io_in_3_bits_pc),
    .io_in_3_bits_imm_ext          (io_in_3_bits_imm_ext),
    .io_in_3_bits_spike_info_sm_id (io_in_3_bits_spike_info_sm_id),
    .io_in_3_bits_spike_info_pc    (io_in_3_bits_spike_info_pc),
    .io_in_3_bits_spike_info_inst  (io_in_3_bits_spike_info_inst),
    .io_in_3_bits_atomic           (io_in_3_bits_atomic),
    .io_in_3_bits_aq               (io_in_3_bits_aq),
    .io_in_3_bits_rl               (io_in_3_bits_rl),
    .io_out_ready                  (io_out_v_ready),
    .io_out_valid                  (io_out_v_valid),
    .io_out_bits_inst              (io_out_v_bits_inst),
    .io_out_bits_wid               (io_out_v_bits_wid),
    .io_out_bits_fp                (io_out_v_bits_fp),
    .io_out_bits_branch            (io_out_v_bits_branch),
    .io_out_bits_simt_stack        (io_out_v_bits_simt_stack),
    .io_out_bits_simt_stack_op     (io_out_v_bits_simt_stack_op),
    .io_out_bits_barrier           (io_out_v_bits_barrier),
    .io_out_bits_csr               (io_out_v_bits_csr),
    .io_out_bits_reverse           (io_out_v_bits_reverse),
    .io_out_bits_sel_alu2          (io_out_v_bits_sel_alu2),
    .io_out_bits_sel_alu1          (io_out_v_bits_sel_alu1),
    .io_out_bits_isvec             (io_out_v_bits_isvec),
    .io_out_bits_sel_alu3          (io_out_v_bits_sel_alu3),
    .io_out_bits_mask              (io_out_v_bits_mask),
    .io_out_bits_sel_imm           (io_out_v_bits_sel_imm),
    .io_out_bits_mem_whb           (io_out_v_bits_mem_whb),
    .io_out_bits_mem_unsigned      (io_out_v_bits_mem_unsigned),
    .io_out_bits_alu_fn            (io_out_v_bits_alu_fn),
    .io_out_bits_force_rm_rtz      (io_out_v_bits_force_rm_rtz),
    .io_out_bits_is_vls12          (io_out_v_bits_is_vls12),
    .io_out_bits_mem               (io_out_v_bits_mem),
    .io_out_bits_mul               (io_out_v_bits_mul),
    .io_out_bits_tc                (io_out_v_bits_tc),
    .io_out_bits_disable_mask      (io_out_v_bits_disable_mask),
    .io_out_bits_custom_signal_0   (io_out_v_bits_custom_signal_0),
    .io_out_bits_mem_cmd           (io_out_v_bits_mem_cmd),
    .io_out_bits_mop               (io_out_v_bits_mop),
    .io_out_bits_reg_idx1          (io_out_v_bits_reg_idx1),
    .io_out_bits_reg_idx2          (io_out_v_bits_reg_idx2),
    .io_out_bits_reg_idx3          (io_out_v_bits_reg_idx3),
    .io_out_bits_reg_idxw          (io_out_v_bits_reg_idxw),
    .io_out_bits_wvd               (io_out_v_bits_wvd),
    .io_out_bits_fence             (io_out_v_bits_fence),
    .io_out_bits_sfu               (io_out_v_bits_sfu),
    .io_out_bits_readmask          (io_out_v_bits_readmask),
    .io_out_bits_writemask         (io_out_v_bits_writemask),
    .io_out_bits_wxd               (io_out_v_bits_wxd),
    .io_out_bits_pc                (io_out_v_bits_pc),
    .io_out_bits_imm_ext           (io_out_v_bits_imm_ext),
    .io_out_bits_spike_info_sm_id  (io_out_v_bits_spike_info_sm_id),
    .io_out_bits_spike_info_pc     (io_out_v_bits_spike_info_pc),
    .io_out_bits_spike_info_inst   (io_out_v_bits_spike_info_inst),
    .io_out_bits_atomic            (io_out_v_bits_atomic),
    .io_out_bits_aq                (io_out_v_bits_aq),
    .io_out_bits_rl                (io_out_v_bits_rl)
  );
  assign io_in_0_ready =
    _io_in_0_ready_T | io_in_0_bits_mul | io_in_0_bits_sfu | io_in_0_bits_mem
    | ~((|io_in_0_bits_csr) | io_in_0_bits_barrier) & io_in_0_bits_isvec
      ? _rrarbit_v_io_in_0_ready
      : _rrarbit_x_io_in_0_ready;	// ventus/src/pipeline/ibuffer.scala:40:7, :62:23, :63:23, :68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :84:26
  assign io_in_1_ready =
    _io_in_1_ready_T | io_in_1_bits_mul | io_in_1_bits_sfu | io_in_1_bits_mem
    | ~((|io_in_1_bits_csr) | io_in_1_bits_barrier) & io_in_1_bits_isvec
      ? _rrarbit_v_io_in_1_ready
      : _rrarbit_x_io_in_1_ready;	// ventus/src/pipeline/ibuffer.scala:40:7, :62:23, :63:23, :68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :84:26
  assign io_in_2_ready =
    _io_in_2_ready_T | io_in_2_bits_mul | io_in_2_bits_sfu | io_in_2_bits_mem
    | ~((|io_in_2_bits_csr) | io_in_2_bits_barrier) & io_in_2_bits_isvec
      ? _rrarbit_v_io_in_2_ready
      : _rrarbit_x_io_in_2_ready;	// ventus/src/pipeline/ibuffer.scala:40:7, :62:23, :63:23, :68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :84:26
  assign io_in_3_ready =
    _io_in_3_ready_T | io_in_3_bits_mul | io_in_3_bits_sfu | io_in_3_bits_mem
    | ~((|io_in_3_bits_csr) | io_in_3_bits_barrier) & io_in_3_bits_isvec
      ? _rrarbit_v_io_in_3_ready
      : _rrarbit_x_io_in_3_ready;	// ventus/src/pipeline/ibuffer.scala:40:7, :62:23, :63:23, :68:{16,56}, :69:11, :70:{23,27,42}, :71:11, :72:26, :84:26
endmodule

