<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:17:25.1725</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7020146</applicationNumber><claimCount>9</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2023.07.10</openDate><openNumber>10-2023-0104726</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.11.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.06.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 48/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 온 전류가 높은 트랜지스터를 갖는 반도체 장치 및 그 제작 방법을 제공한다. 전기 특성이 양호한 반도체 장치 및 그 제작 방법을 제공한다. 기판과, 기판 위의 섬 형상의 절연층과, 기판 위 및 절연층 위의 트랜지스터를 갖는 반도체 장치로 한다. 트랜지스터는 게이트 전극과, 게이트 절연층과, 반도체층과, 한 쌍의 도전층을 갖는다. 한 쌍의 도전층 중 한쪽은 절연층과 중첩되는 영역을 갖고, 한 쌍의 도전층 중 다른 쪽은 절연층과 중첩되지 않는 영역을 갖는다. 한 쌍의 도전층 중 다른 쪽의 상면의 높이는 한 쌍의 도전층 중 한쪽의 상면의 높이보다 낮다. 한 쌍의 도전층은 각각 반도체층과 접촉한다. 반도체층은 게이트 절연층을 개재(介在)하여 게이트 전극과 중첩되는 영역을 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.05.27</internationOpenDate><internationOpenNumber>WO2022106953</internationOpenNumber><internationalApplicationDate>2021.11.08</internationalApplicationDate><internationalApplicationNumber>PCT/IB2021/060296</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,기판과, 상기 기판 위의 섬 형상의 절연층과, 상기 기판 위 및 상기 절연층 위의 트랜지스터를 갖고,상기 트랜지스터는 게이트 전극과, 게이트 절연층과, 반도체층과, 한 쌍의 도전층을 갖고,상기 한 쌍의 도전층 중 한쪽은 상기 절연층과 중첩되는 영역을 갖고,상기 한 쌍의 도전층 중 다른 쪽은 상기 절연층과 중첩되지 않는 영역을 갖고,상기 한 쌍의 도전층 중 다른 쪽의 단부면의 높이는 상기 한 쌍의 도전층 중 한쪽의 단부면의 높이보다 낮고,상기 한 쌍의 도전층은 각각 상기 반도체층과 접촉하고,상기 반도체층은 상기 게이트 절연층을 개재(介在)하여 상기 게이트 전극과 중첩되는 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 도전층은 상기 절연층의 상면 및 측면과 접촉하고,상기 한 쌍의 도전층은 각각 상기 반도체층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,상기 도전층은 상기 절연층의 상면 및 측면과 접촉하고,상기 한 쌍의 도전층은 각각 상기 반도체층의 하면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 반도체층은 상기 절연층의 상면 및 측면과 접촉하고,상기 한 쌍의 도전층은 각각 상기 반도체층의 상면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,상기 한 쌍의 도전층 중 한쪽은 상기 절연층의 상면과 접촉하고,상기 한 쌍의 도전층 중 다른 쪽은 상기 절연층의 측면과 접촉하고,상기 한 쌍의 도전층은 각각 상기 반도체층의 하면과 접촉하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 절연층의 테이퍼 각은 45° 이상 90° 미만인, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 반도체층은 상기 게이트 절연층 측으로부터 제 1 층과 제 2 층을 이 순서대로 갖고,상기 제 2 층은 상기 제 1 층보다 결정성이 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,상기 반도체층은 상기 게이트 절연층 측으로부터 제 1 층과, 제 2 층과, 제 3 층을 이 순서대로 갖고,상기 제 1 층은 상기 제 2 층보다 결정성이 높은 영역을 갖고,상기 제 3 층은 상기 제 2 층보다 결정성이 높은 영역을 갖는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치의 제작 방법으로서,섬 형상의 제 1 절연층과 섬 형상의 제 2 절연층을 기판 위에 형성하는 공정과,상기 제 1 절연층의 상면 및 측면과 접촉하는 게이트 전극을 형성하는 공정과,상기 게이트 전극 위에 게이트 절연층을 형성하는 공정과,상기 게이트 전극과 중첩되는 영역을 갖는 반도체층을 상기 게이트 절연층 위에 형성하는 공정과,상기 반도체층 위에 도전막을 형성하는 공정과,상기 도전막 위에 레지스트를 형성하는 공정과,상기 차광부를 갖는 포토마스크를 사용하여 상기 레지스트를 노광하여, 상기 차광부로 차광되는 상기 제 1 절연층 위의 제 1 미노광 영역과, 상기 제 1 절연층과 상기 제 2 절연층 사이의 제 2 미노광 영역을 형성하는 공정과,상기 레지스트를 현상하여, 상기 제 1 미노광 영역에 제 1 레지스트 마스크를, 상기 제 2 미노광 영역에 제 2 레지스트 마스크를 형성하는 공정과,상기 제 1 레지스트 마스크 및 상기 제 2 레지스트 마스크를 마스크로서 사용하여 상기 도전막을 가공함으로써 한 쌍의 도전층을 형성하는 공정을 갖고,상기 한 쌍의 도전층은 상기 반도체층 위에 이격되어 제공되는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SATO, Rai</engName><name>사토 라이</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>HOSAKA, Yasuharu</engName><name>호사카 야스하루</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>NAKAZAWA, Yasutaka</engName><name>나카자와 야스타카</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>SHIRAISHI, Takashi</engName><name>시라이시 다카시</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OGINO, Kiyofumi</engName><name>오기노 기요후미</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>OKAZAKI, Kenichi</engName><name>오카자키 겐이치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.11.17</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-191029</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.06.14</receiptDate><receiptNumber>1-1-2023-0655568-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.06.21</receiptDate><receiptNumber>1-5-2023-0099156-81</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.11.08</receiptDate><receiptNumber>1-1-2024-1227967-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.11.08</receiptDate><receiptNumber>1-1-2024-1227999-32</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237020146.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c026f56c50df1eba6cdc4eabd854f4e019b7feda02cc09252751c167a5f0c6712134addeac8f9a1043f078f3e22f99851e281af80b854b94</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffa2bdca3ffd61b84691144f35a236daa2265b6f8af45a4b8687914e9811c3908b4f4246783874e3a731a9c6d04800fdbe4372feb3c587e63</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>