<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1732052689">
  <File Type="PA-TCL" Name="rapid_x_cpu.tcl"/>
  <File Type="REPORTS-TCL" Name="rapid_x_cpu_reports.tcl"/>
  <File Type="RDS-RDS" Name="rapid_x_cpu.vds"/>
  <File Type="RDS-UTIL" Name="rapid_x_cpu_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="rapid_x_cpu_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="rapid_x_cpu.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/rapid_pkg.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/rapid_pkg.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/dcache_interface.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/dcache_interface.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/memory_controller_interface.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/memory_controller_interface.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/dcache_dm1cycle.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/dcache_dm1cycle.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/cpu_memory_unit.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/cpu_memory_unit.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/cpu_ifetch_unit.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/cpu_ifetch_unit.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/decoder_logic.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/decoder_logic.sv"/>
        <Attr Name="ImportTime" Val="1732064621"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/decoder_state.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/decoder_state.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/execute_logic.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/execute_logic.sv"/>
        <Attr Name="ImportTime" Val="1732064620"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/execute_state.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/execute_state.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/forwarding_unit.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/forwarding_unit.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/register_file.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/register_file.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/rapid_x_cpu.sv">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/rapid_x_cpu.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SystemVerilog/rapid-x testbenches/decoder_state_testbench.sv">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../Youssef/NOVA_Core/SystemVerilog/rapid-x testbenches/decoder_state_testbench.sv"/>
        <Attr Name="ImportTime" Val="1732060293"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="rapid_x_cpu"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
