{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "mem_controller_tb": [
        "mem_controller_tb",
        "x2Zmq",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}