<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:38:28.3828</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0084254</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>셀렉터를 갖는 메모리 셀을 포함하는 반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE INCLUDING MEMORY CELL HAVING SELECTOR</inventionTitleEng><openDate>2025.01.07</openDate><openNumber>10-2025-0001696</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 복수의 메모리 셀을 포함하는 반도체 장치가 제공될 수 있다. 복수의 메모리 셀 각각은, 제1 전극층; 제2 전극층; 상기 제1 전극층과 상기 제2 전극층 사이에 개재되고, 도펀트가 도핑된 절연 물질층을 포함하는 셀렉터층; 및 상기 제2 전극층과 전기적으로 연결되는 메모리층을 포함하고, 상기 제1 및 제2 전극층 중 적어도 하나는, 제1 서브 전극층, 및 상기 제1 서브 전극층과 상기 셀렉터층 사이에 개재되고 상기 제1 서브 전극층보다 큰 일함수를 갖는 물질을 포함하는 제2 서브 전극층을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 메모리 셀을 포함하는 반도체 장치로서,상기 복수의 메모리 셀 각각은, 제1 전극층;제2 전극층;상기 제1 전극층과 상기 제2 전극층 사이에 개재되고, 도펀트가 도핑된 절연 물질층을 포함하는 셀렉터층; 및상기 제2 전극층과 전기적으로 연결되는 메모리층을 포함하고,상기 제1 및 제2 전극층 중 적어도 하나는, 제1 서브 전극층, 및 상기 제1 서브 전극층과 상기 셀렉터층 사이에 개재되고 상기 제1 서브 전극층보다 큰 일함수를 갖는 물질을 포함하는 제2 서브 전극층을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제2 서브 전극층의 밀도, 구성 원소의 질량, 및 구성 원소의 크기 중 적어도 하나는 상기 제1 서브 전극층보다 큰반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제1 서브 전극층은, 티타늄 질화물을 포함하고,상기 제2 서브 전극층은, 몰리브덴을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 제1 서브 전극층의 두께는 상기 제2 서브 전극층의 두께의 90 내지 110 퍼센트의 값을 갖는반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 도펀트는, 상기 절연 물질층 내에 상기 절연 물질층의 밸런스 밴드보다 컨덕션 밴드에 더 가까운 에너지 레벨을 갖는 얕은 트랩을 형성하고, 상기 얕은 트랩을 통하여 전도성 캐리어의 이동 경로가 형성되는반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 셀렉터층은, 비소가 도핑된 실리콘 산화물을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제2 서브 전극층과 상기 셀렉터층 사이에 개재되는 접착층을 더 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 제2 서브 전극층과 상기 셀렉터층 사이에 개재되고 상기 절연 물질층보다 작은 밴드갭을 갖는 물질층을 더 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 물질층의 두께는, 상기 제1 서브 전극층의 두께, 상기 제2 서브 전극층의 두께, 및 상기 셀렉터층의 두께보다 작은반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 물질층은, 절연 물질 또는 반도체 물질을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>11. 복수의 메모리 셀을 포함하는 반도체 장치로서,상기 복수의 메모리 셀 각각은, 제1 전극층;제2 전극층;상기 제1 전극층과 상기 제2 전극층 사이에 개재되고, 도펀트가 도핑된 절연 물질층을 포함하는 셀렉터층; 상기 제2 전극층과 전기적으로 연결되는 메모리층; 및상기 제1 전극층과 상기 셀렉터층 사이 및 상기 제2 전극층과 상기 셀렉터층 사이 중 적어도 하나에 위치하고, 상기 절연 물질층보다 작은 밴드갭을 갖는 물질층을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 물질층의 두께는, 상기 제1 전극층의 두께 및 상기 제2 전극층의 두께보다 작은반도체 장치.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,상기 물질층은, 절연 물질 또는 반도체 물질을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 도펀트는, 상기 절연 물질층 내에 상기 절연 물질층의 밸런스 밴드보다 컨덕션 밴드에 더 가까운 에너지 레벨을 갖는 얕은 트랩을 형성하고, 상기 얕은 트랩을 통하여 전도성 캐리어의 이동 경로가 형성되는반도체 장치.</claim></claimInfo><claimInfo><claim>15. 제11 항에 있어서,상기 셀렉터층은, 비소가 도핑된 실리콘 산화물을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>16. 복수의 메모리 셀을 포함하는 반도체 장치로서,상기 복수의 메모리 셀 각각은, 제1 전극층;제2 전극층;상기 제1 전극층과 상기 제2 전극층 사이에 개재되고, 도펀트가 도핑된 절연 물질층을 포함하는 셀렉터층; 및상기 제2 전극층과 전기적으로 연결되는 메모리층을 포함하고,상기 제1 및 제2 전극층 중 적어도 하나는, 제1 서브 전극층, 및 상기 제1 서브 전극층과 상기 셀렉터층 사이에 개재되는 제2 서브 전극층을 포함하고,상기 제2 서브 전극층의 밀도, 구성 원소의 질량, 및 구성 원소의 크기 중 적어도 하나는 상기 제1 서브 전극층보다 큰반도체 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서,상기 제1 서브 전극층은, 티타늄 질화물을 포함하고,상기 제2 서브 전극층은, 몰리브덴을 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서,상기 제1 서브 전극층의 두께는 상기 제2 서브 전극층의 두께의 90 내지 110 퍼센트의 값을 갖는반도체 장치.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서, 상기 제2 서브 전극층과 상기 셀렉터층 사이에 개재되는 접착층을 더 포함하는반도체 장치.</claim></claimInfo><claimInfo><claim>20. 제16 항에 있어서,상기 제2 서브 전극층과 상기 셀렉터층 사이에 개재되고 상기 절연 물질층보다 작은 밴드갭을 갖는 물질층을 더 포함하는반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>KIM,Jeong Myeong</engName><name>김정명</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>DONG,Cha Deok</engName><name>동차덕</name></inventorInfo><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>CHOI,Keo Rock</engName><name>최거락</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)</address><code>920001000048</code><country>대한민국</country><engName>Shinsung Patent Firm LLC</engName><name>신성특허법인(유한)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.29</receiptDate><receiptNumber>1-1-2023-0718248-98</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230084254.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b2b4840edc80116063ee6424ee4c587b695a5c240c7e263955c3cd3c4fb97f21ceedcdedd652f338324014de00e55058def29e034ea5c5e4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf29af1ed9ae3e78d663377f30d6514528bce17b61ff4ce3b5ce1b72bba28d7e092dab883e49000bf1ef426010b1cba8c5e743beb9521c581d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>