# Reading C:/intelFPGA_lite/18.1/modelsim_ase/tcl/vsim/pref.tcl
# do UART_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/18.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores {C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/multiplicador_circular.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:26:17 on May 25,2025
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores" C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/multiplicador_circular.sv 
# -- Compiling module multiplicador_circular
# 
# Top level modules:
# 	multiplicador_circular
# End time: 21:26:17 on May 25,2025, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores {C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/restador_circular.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:26:17 on May 25,2025
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores" C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/restador_circular.sv 
# -- Compiling module restador_circular
# 
# Top level modules:
# 	restador_circular
# End time: 21:26:17 on May 25,2025, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores {C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/and_circular_structural.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:26:17 on May 25,2025
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores" C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/and_circular_structural.sv 
# -- Compiling module and_circular_structural
# 
# Top level modules:
# 	and_circular_structural
# End time: 21:26:17 on May 25,2025, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores {C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/xor_circular_flags.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:26:17 on May 25,2025
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores" C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/xor_circular_flags.sv 
# -- Compiling module xor_circular_flags
# 
# Top level modules:
# 	xor_circular_flags
# End time: 21:26:17 on May 25,2025, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores {C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/alu_controladora.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:26:17 on May 25,2025
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores" C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/alu_controladora.sv 
# -- Compiling module alu_controladora
# 
# Top level modules:
# 	alu_controladora
# End time: 21:26:17 on May 25,2025, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores {C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/alu_controladora_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 21:26:17 on May 25,2025
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores" C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/alu_controladora_tb.sv 
# -- Compiling module alu_controladora_tb
# 
# Top level modules:
# 	alu_controladora_tb
# End time: 21:26:17 on May 25,2025, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  alu_controladora_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" alu_controladora_tb 
# Start time: 21:26:17 on May 25,2025
# Loading sv_std.std
# Loading work.alu_controladora_tb
# Loading work.alu_controladora
# Loading work.and_circular_structural
# Loading work.xor_circular_flags
# Loading work.multiplicador_circular
# Loading work.restador_circular
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# Operacion: AND | A=10 B=1101 op=00 => Y=1000 | Z=0 N=1 C=0 V=0
# Operacion: XOR | A=01 B=1010 op=01 => Y=1111 | Z=0 N=1 C=0 V=1
# Operacion: MULT | A=11 B=0011 op=10 => Y=1001 | Z=0 N=1 C=0 V=1
# Operacion: RESTA | A=10 B=0011 op=11 => Y=1111 | Z=0 N=1 C=1 V=0
# Operacion: RESTA NEG | A=01 B=1000 op=11 => Y=1001 | Z=0 N=1 C=1 V=1
# ** Note: $finish    : C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/alu_controladora_tb.sv(67)
#    Time: 50 ps  Iteration: 0  Instance: /alu_controladora_tb
# 1
# Break in Module alu_controladora_tb at C:/Users/XPC/Desktop/Funda/Proyecto_Grupal1_Fundamentos_Arquitectura_Computadores/alu_controladora_tb.sv line 67
# End time: 21:27:56 on May 25,2025, Elapsed time: 0:01:39
# Errors: 0, Warnings: 0
