<!DOCTYPE html><html lang="en"><head><meta charset="utf-8"><meta name="viewport" content="width=device-width, initial-scale=1.0, maximum-scale=1.0, user-scalable=no, minimal-ui"><title>Sistemas Digitales (2ª Parte)</title><link rel="stylesheet" href="reveal.js/css/reset.css"><link rel="stylesheet" href="reveal.js/css/reveal.css"><link rel="stylesheet" href="reveal.js/css/theme/white.css" id="theme"><!--This CSS is generated by the Asciidoctor reveal.js converter to further integrate AsciiDoc's existing semantic with reveal.js--><style type="text/css">.reveal div.right {
  float: right
}

/* listing block */
.reveal .listingblock.stretch > .content {
  height: 100%
}

.reveal .listingblock.stretch > .content > pre {
  height: 100%
}

.reveal .listingblock.stretch > .content > pre > code {
  height: 100%;
  max-height: 100%
}

/* tables */
table {
  border-collapse: collapse;
  border-spacing: 0
}

table {
  margin-bottom: 1.25em;
  border: solid 1px #dedede
}

table thead tr th, table thead tr td, table tfoot tr th, table tfoot tr td {
  padding: .5em .625em .625em;
  font-size: inherit;
  text-align: left
}

table tr th, table tr td {
  padding: .5625em .625em;
  font-size: inherit
}

table thead tr th, table tfoot tr th, table tbody tr td, table tr td, table tfoot tr td {
  display: table-cell;
  line-height: 1.6
}

td.tableblock > .content {
  margin-bottom: 1.25em
}

td.tableblock > .content > :last-child {
  margin-bottom: -1.25em
}

table.tableblock, th.tableblock, td.tableblock {
  border: 0 solid #dedede
}

table.grid-all > thead > tr > .tableblock, table.grid-all > tbody > tr > .tableblock {
  border-width: 0 1px 1px 0
}

table.grid-all > tfoot > tr > .tableblock {
  border-width: 1px 1px 0 0
}

table.grid-cols > * > tr > .tableblock {
  border-width: 0 1px 0 0
}

table.grid-rows > thead > tr > .tableblock, table.grid-rows > tbody > tr > .tableblock {
  border-width: 0 0 1px
}

table.grid-rows > tfoot > tr > .tableblock {
  border-width: 1px 0 0
}

table.grid-all > * > tr > .tableblock:last-child, table.grid-cols > * > tr > .tableblock:last-child {
  border-right-width: 0
}

table.grid-all > tbody > tr:last-child > .tableblock, table.grid-all > thead:last-child > tr > .tableblock, table.grid-rows > tbody > tr:last-child > .tableblock, table.grid-rows > thead:last-child > tr > .tableblock {
  border-bottom-width: 0
}

table.frame-all {
  border-width: 1px
}

table.frame-sides {
  border-width: 0 1px
}

table.frame-topbot, table.frame-ends {
  border-width: 1px 0
}

.reveal table th.halign-left, .reveal table td.halign-left {
  text-align: left
}

.reveal table th.halign-right, .reveal table td.halign-right {
  text-align: right
}

.reveal table th.halign-center, .reveal table td.halign-center {
  text-align: center
}

.reveal table th.valign-top, .reveal table td.valign-top {
  vertical-align: top
}

.reveal table th.valign-bottom, .reveal table td.valign-bottom {
  vertical-align: bottom
}

.reveal table th.valign-middle, .reveal table td.valign-middle {
  vertical-align: middle
}

table thead th, table tfoot th {
  font-weight: bold
}

tbody tr th {
  display: table-cell;
  line-height: 1.6
}

tbody tr th, tbody tr th p, tfoot tr th, tfoot tr th p {
  font-weight: bold
}

thead {
  display: table-header-group
}

.reveal table.grid-none th, .reveal table.grid-none td {
  border-bottom: 0 !important
}

/* kbd macro */
kbd {
  font-family: "Droid Sans Mono", "DejaVu Sans Mono", monospace;
  display: inline-block;
  color: rgba(0, 0, 0, .8);
  font-size: .65em;
  line-height: 1.45;
  background: #f7f7f7;
  border: 1px solid #ccc;
  -webkit-border-radius: 3px;
  border-radius: 3px;
  -webkit-box-shadow: 0 1px 0 rgba(0, 0, 0, .2), 0 0 0 .1em white inset;
  box-shadow: 0 1px 0 rgba(0, 0, 0, .2), 0 0 0 .1em #fff inset;
  margin: 0 .15em;
  padding: .2em .5em;
  vertical-align: middle;
  position: relative;
  top: -.1em;
  white-space: nowrap
}

.keyseq kbd:first-child {
  margin-left: 0
}

.keyseq kbd:last-child {
  margin-right: 0
}

/* callouts */
.conum[data-value] {
  display: inline-block;
  color: #fff !important;
  background: rgba(0, 0, 0, .8);
  -webkit-border-radius: 50%;
  border-radius: 50%;
  text-align: center;
  font-size: .75em;
  width: 1.67em;
  height: 1.67em;
  line-height: 1.67em;
  font-family: "Open Sans", "DejaVu Sans", sans-serif;
  font-style: normal;
  font-weight: bold
}

.conum[data-value] * {
  color: #fff !important
}

.conum[data-value] + b {
  display: none
}

.conum[data-value]:after {
  content: attr(data-value)
}

pre .conum[data-value] {
  position: relative;
  top: -.125em
}

b.conum * {
  color: inherit !important
}

.conum:not([data-value]):empty {
  display: none
}

/* Callout list */
.hdlist > table, .colist > table {
  border: 0;
  background: none
}

.hdlist > table > tbody > tr, .colist > table > tbody > tr {
  background: none
}

td.hdlist1, td.hdlist2 {
  vertical-align: top;
  padding: 0 .625em
}

td.hdlist1 {
  font-weight: bold;
  padding-bottom: 1.25em
}

/* Disabled from Asciidoctor CSS because it caused callout list to go under the
 * source listing when .stretch is applied (see #335)
 * .literalblock+.colist,.listingblock+.colist{margin-top:-.5em} */
.colist td:not([class]):first-child {
  padding: .4em .75em 0;
  line-height: 1;
  vertical-align: top
}

.colist td:not([class]):first-child img {
  max-width: none
}

.colist td:not([class]):last-child {
  padding: .25em 0
}

/* Override Asciidoctor CSS that causes issues with reveal.js features */
.reveal .hljs table {
  border: 0
}

/* Callout list rows would have a bottom border with some reveal.js themes (see #335) */
.reveal .colist > table th, .reveal .colist > table td {
  border-bottom: 0
}

/* Fixes line height with Highlight.js source listing when linenums enabled (see #331) */
.reveal .hljs table thead tr th, .reveal .hljs table tfoot tr th, .reveal .hljs table tbody tr td, .reveal .hljs table tr td, .reveal .hljs table tfoot tr td {
  line-height: inherit
}

/* Columns layout */
.columns .slide-content {
  display: flex;
}

.columns.wrap .slide-content {
  flex-wrap: wrap;
}

.columns.is-vcentered .slide-content {
  align-items: center;
}

.columns .slide-content > .column {
  display: block;
  flex-basis: 0;
  flex-grow: 1;
  flex-shrink: 1;
}

.columns .slide-content > .column > * {
  padding: .75rem;
}

/* See #353 */
.columns.wrap .slide-content > .column {
  flex-basis: auto;
}

.columns .slide-content > .column.is-full {
  flex: none;
  width: 100%;
}

.columns .slide-content > .column.is-four-fifths {
  flex: none;
  width: 80%;
}

.columns .slide-content > .column.is-three-quarters {
  flex: none;
  width: 75%;
}

.columns .slide-content > .column.is-two-thirds {
  flex: none;
  width: 66.6666%;
}

.columns .slide-content > .column.is-three-fifths {
  flex: none;
  width: 60%;
}

.columns .slide-content > .column.is-half {
  flex: none;
  width: 50%;
}

.columns .slide-content > .column.is-two-fifths {
  flex: none;
  width: 40%;
}

.columns .slide-content > .column.is-one-third {
  flex: none;
  width: 33.3333%;
}

.columns .slide-content > .column.is-one-quarter {
  flex: none;
  width: 25%;
}

.columns .slide-content > .column.is-one-fifth {
  flex: none;
  width: 20%;
}

.columns .slide-content > .column.has-text-left {
  text-align: left;
}

.columns .slide-content > .column.has-text-justified {
  text-align: justify;
}

.columns .slide-content > .column.has-text-right {
  text-align: right;
}

.columns .slide-content > .column.has-text-left {
  text-align: left;
}

.columns .slide-content > .column.has-text-justified {
  text-align: justify;
}

.columns .slide-content > .column.has-text-right {
  text-align: right;
}

.text-left {
  text-align: left !important
}

.text-right {
  text-align: right !important
}

.text-center {
  text-align: center !important
}

.text-justify {
  text-align: justify !important
}

.footnotes {
  border-top: 1px solid rgba(0, 0, 0, 0.2);
  padding: 0.5em 0 0 0;
  font-size: 0.65em;
  margin-top: 4em;
}
</style><link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/5.15.1/css/all.min.css"><link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/5.15.1/css/v4-shims.min.css"><script type="text/x-mathjax-config">MathJax.Hub.Config({
tex2jax: {
  inlineMath: [["\\(", "\\)"]],
  displayMath: [["\\[", "\\]"]],
  ignoreClass: "nostem|nolatexmath"
},
asciimath2jax: {
  delimiters: [["\\$", "\\$"]],
  ignoreClass: "nostem|noasciimath"
},
TeX: { equationNumbers: { autoNumber: "none" } }
});</script><script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.6/MathJax.js?config=TeX-MML-AM_HTMLorMML"></script><!--Printing and PDF exports--><script>var link = document.createElement( 'link' );
link.rel = 'stylesheet';
link.type = 'text/css';
link.href = window.location.search.match( /print-pdf/gi ) ? "reveal.js/css/print/pdf.css" : "reveal.js/css/print/paper.css";
document.getElementsByTagName( 'head' )[0].appendChild( link );</script><link rel="stylesheet" href="styles/myCustomCSS.css"></head><body><div class="reveal"><div class="slides"><section class="title" data-state="title"><h1>Sistemas Digitales (2ª Parte)</h1></section><section id="_transparencias_en_formato_pdf"><h2>Transparencias en Formato PDF</h2><div class="slide-content"><div class="ulist"><ul><li><p><a href="./PDF/ssdd2_slides.pdf">Transparencias PDF</a></p></li><li><p>Si hay algún error de forma en el documento PDF que dificulte su interpretación, por favor, enviar un mensaje para su correción. Gracias.</p></li></ul></div></div></section>
<section id="_indice"><h2>Indice</h2><div class="slide-content"><div class="paragraph"><p>Parte 1ª : <a href="ssdd.html">Sistemas Digitales: Primera Parte</a><br>
Tema 7: <a href="#Tema7_Seq">Circuitos Secuenciales.</a><br>
Tema 8: <a href="#Tema8_Fam">Circuitos Digitales Integrados. Familias Lógicas.</a><br>
Tema 9: <a href="#Tema9_Mem">Memorias.</a><br>
Tema 10: <a href="#Tema10_PLD">Dispositivos de Lógica Programable (PLD).</a><br>
Tema 11: <a href="#Tema11_Dac">Convertidores Analógico/Digitales DAC/ADC.</a><br>
Ejercicios: <a href="#Ejercicios">Ejercicios del 2º Parcial.</a></p></div></div></section>
<section><section id="Tema7_Seq" class="columns" data-state="txikiago"><h2>Tema 7 : Circuitos Secuenciales</h2><div class="slide-content"><div class="paragraph column"><p>Introducción a los Sistemas Secuenciales:<br>
- - Ejemplo<br>
- - Celdas de Memoria: R S, J K, T y D<br>
Análisis y diseño de circuitos secuenciales síncronos:<br>
- - Análisis de circuitos secuenciales síncronos.<br>
- - Tablas de transiciones y diagramas de estados: Máquina de Mealy y Máquina de Moore.<br>
- - Síntesis de sistemas secuenciales síncronos.<br>
Circuitos biestables:<br>
- - Definición de sistema secuencial.<br>
- -Tipos y características: Asíncronos y síncronos.<br>
- - Biestables: R S, J K, T y D<br>
- - Tiempos característicos en biestables.</p></div><div class="paragraph column"><p>Registros de desplazamiento:<br>
- - Concepto de registro.<br>
- - Registros de desplazamiento. Entrada serie, salida serie. Entrada serie, salida paralelo. Entrada
paralelo, salida serie. Entrada paralelo, salida paralelo. Bidireccional.<br>
- - Aplicaciones de los registros. Generador de secuencia.
Contadores:<br>
- - Contadores digitales y sus aplicaciones.<br>
- - Contadores asíncronos. Contador de décadas.<br>
- - Contadores síncronos. Acarreo en serie y paralelo.<br>
- - Contador reversible.<br>
- - Contadores basados en registros de desplazamiento: en anillo, Johnson, con protección.</p></div></div></section><section id="_introducción_a_los_sistemas_digitales_secuenciales"><h2>Introducción a los Sistemas Digitales Secuenciales</h2><div class="slide-content"><div class="ulist"><ul><li><p>Diseñar el controlador digital de un ascensor para un edificio de 2 plantas</p><div class="ulist"><ul><li><p>Motor del ascensor: El eje del motor eléctrico tiene un engranaje sobre el que se acopla una cadena unida al ascensor.</p></li><li><p>Si el motor gira a la izda el ascensor sube y si gira a la derecha el ascensor baja.</p></li><li><p>En cada planta hay botón para solicitar el servicio del ascensor.</p></li><li><p>Dentro del ascensor hay un botón por planta para solicitar el destino del ascensor.</p></li><li><p>En cada planta hay un sensor para detectar la llegada del ascensor.</p></li></ul></div></li></ul></div></div></section><section id="_controlador_digital_de_un_ascensor"><h2>Controlador Digital de un Ascensor</h2><div class="slide-content"><div class="ulist"><ul><li><p>Dibujar un esquema con los componentes del sistema: plantas del edificio, motor, cadena, ascensor, botones.</p></li><li><p>Definir y codificar las entradas lógicas del controlador digital.</p></li><li><p>Definir y codificar las salidas lógicas del controlador digital.</p></li><li><p>Definir y codificar los estados del sistema.</p></li><li><p>Dibujar el diagrama de estados del sistema (estados, transiciones, entradas, salidas).</p></li><li><p>Desarrollar las 3 tablas:</p><div class="ulist"><ul><li><p>transición de estados , excitación de biestables (pej JK) y funciones de salida.</p></li></ul></div></li></ul></div></div></section><section id="_unidades_de_memoria_biestables" data-state="txikiago"><h2>Unidades de Memoria: Biestables</h2><div class="slide-content"><div class="ulist"><ul><li><p>Una celda de memoria es un dispositivo capaz de almacenar un bit (estados lógicos 0 y 1) y sobre el que se pueden realizar distintas operaciones como:</p><div class="ulist"><ul><li><p>escribir el estado cero, escribir el estado uno, invertir su estado, no cambiar el estado, etc ..</p></li><li><p>leer el estado</p></li></ul></div></li><li><p>Las celdas de memoria tienen 2 terminales de entrada para las operaciones de escritura y 2 terminales de salida para las operaciones de lectura. Además si son síncronas tienen 1 terminal para la señal de reloj.</p></li><li><p>Las celdas de memoria que admiten dos estados estables reciben el nombre de Biestables.</p></li><li><p>Sincronismo:</p><div class="ulist"><ul><li><p>Los biestables que realizan la operación de escritura de forma síncrona, respondiendo a la entrada en el instante de pendiente positiva o negativa de una señal reloj, reciben el nombre de <strong>Flip-Flop</strong>.</p></li></ul></div></li><li><p>Los biestables que realizan la operación de escritura inmediatamente después de un cambio en la entrada reciben el nombre de <strong>Latch</strong>.</p></li></ul></div></div></section><section id="_tipos_de_biestables" class="columns" data-state="taula"><h2>Tipos de Biestables</h2><div class="slide-content"><div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:50%"><caption class="title">Table 1. Flip-Flop S-R</caption><colgroup><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.667%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Clk</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">S</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">R</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Operación</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">No cambia</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">RESET</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">SET</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>X</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>X</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Indeterminado</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Resto</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">No cambia</p></td></tr></table></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:50%"><caption class="title">Table 2. Flip-Flop J-K</caption><colgroup><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.667%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Clk</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">J</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">K</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Operación</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">No cambia</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">RESET</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">SET</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\( Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Inversión</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Resto</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">No cambia</p></td></tr></table></div></div></div></section><section id="_tipos_de_biestables_2" class="columns" data-state="taula"><h2>Tipos de Biestables</h2><div class="slide-content"><div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:50%"><caption class="title">Table 3. Flip-Flop D (Data)</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Clk</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">D</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Operación</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">RESET</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">SET</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Resto</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">No cambia</p></td></tr></table></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:50%"><caption class="title">Table 4. Flip-Flop T (Toogle)</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Clk</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">T</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Operación</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">No cambia</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">&#x2191;</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\( Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Inversión</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Resto</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline Q_n\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">No cambia</p></td></tr></table></div></div></div></section><section id="_símbolos_de_los_biestables"><h2>Símbolos de los biestables</h2><div class="slide-content"><div class="ulist"><ul><li><p>S-R, J-K, D, T.</p><div class="ulist"><ul><li><p>Sincronismo con la pendiente + ó - del reloj.</p></li></ul></div></li></ul></div>
<div class="imageblock"><img src="images/tema7_flip-flop_tipos.svg" alt="tema7 flip flop tipos"></div></div></section><section id="_cronogramas_señales_binarias_de_escritura_y_lectura_de_biestables"><h2>Cronogramas: Señales binarias de escritura y lectura de biestables</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_flip-flop_crono.svg" alt="tema7 flip flop crono"></div></div></section><section id="_controlador_del_ascensor_para_2_plantas" data-state="txikiago"><h2>Controlador del Ascensor para 2 plantas</h2><div class="slide-content"><div class="olist arabic"><ol class="arabic"><li><p>Definir estados</p><div class="ulist"><ul><li><p>Estados: Ascensor en planta baja PB, en planta alta PA , subiendo SUB, bajando BAJ</p></li></ul></div></li><li><p>Definir entradas</p><div class="ulist"><ul><li><p>botón destino planta baja (BDB), botón destino  planta alta (BDA)</p></li><li><p>botón llamada desde planta baja (BLB), botón llamada desde planta baja (BLB)</p></li><li><p>sensores: planta baja SB y planta alta SA</p></li></ul></div></li><li><p>Definir salidas</p><div class="ulist"><ul><li><p>motor subiendo: MS</p></li><li><p>motor bajando: MB</p></li><li><p>motor parador: MP</p></li></ul></div></li></ol></div></div></section><section id="_c_ascensor_diagrama_de_estados" data-state="txikiago"><h2>C. Ascensor: Diagrama de estados</h2><div class="slide-content"><div class="ulist"><ul><li><p>El diagrama es una representación gráfica de las transiciones entre estados y las entradas y salidas del sistema.</p></li><li><p>Máquina tipo <strong>MOORE</strong>: las salidas únicamente dependen del estado de la máquina digital &#8594; salidas síncronas</p><div class="ulist"><ul><li><p>Representar los estados con círculos: dentro del círculo el estado y la salida del sistema correspondiente.</p></li><li><p>Representar las transiciones entre estados mediante: Flecha entre dos estados y sobre la flecha el valor de las entradas.</p></li></ul></div></li><li><p>Máquina tipo <strong>MEALY</strong>: las salidas en un instante dependen del estado de la máquina digital y de la entrada en ese mismo instánte</p><div class="ulist"><ul><li><p>Representar los estados con círculos: dentro del círculo el estado.</p></li><li><p>Representar las transiciones entre estados mediante: Flecha entre dos estados y sobre la flecha el valor de las entradas y su salida correspondiente</p></li></ul></div></li></ul></div></div></section><section id="_c_ascensor_diagrama_de_bloques_mealy"><h2>C. Ascensor: Diagrama de Bloques Mealy</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_ascen2_diag_block_mealy.svg" alt="tema7 ascen2 diag block mealy"></div></div></section><section id="_c_ascensor_diagrama_de_bloques_moore"><h2>C. Ascensor: Diagrama de Bloques Moore</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_ascen2_diag_block.svg" alt="tema7 ascen2 diag block"></div></div></section><section id="_c_ascensor_transición_entre_estados" class="columns" data-state="txikiago"><h2>C. Ascensor: Transición entre estados</h2><div class="slide-content"><div class="paragraph column text-left"><p>Cuando el motor se para en una planta:<br>
--el sensor de dicha planta se resetea, se desactiva.<br>
Transición <strong>PB&#8594;PB</strong>:.<br>
--si se pulsa un botón para bajar(<span class="naranja">bdb</span> y/ó <span class="naranja">blb</span>) ó no se pulsa ningún botón.<br>
--las entradas <span class="naranja">sa</span> y <span class="naranja">sb</span> no afectan.<br>
Transición <strong>PA&#8594;PA</strong>:.<br>
--si se pulsa un botón para subir(<span class="naranja">bda</span> y/ó <span class="naranja">bla</span>) ó no se pulsa ningún botón.<br>
--las entradas <span class="naranja">sa</span> y <span class="naranja">sb</span> no afectan.</p></div>
<div class="paragraph column text-left"><p>Transición <strong>PB&#8594;SUB</strong>:.<br>
--si se pulsa un botón para subir(<span class="naranja">bda</span> y/ó <span class="naranja">bla</span>) y no se pulsa simultáneamente algún botón de bajar(<span class="naranja">bdb</span> ó <span class="naranja">blb</span>).<br>
--las entradas <span class="naranja">sa</span> y <span class="naranja">sb</span> no afectan.<br>
Transición <strong>SUB&#8594;SUB</strong>:.<br>
--mientras <span class="naranja">sa</span> esté desactivado.<br>
--no afectan ni los botones ni <span class="naranja">sb</span>.<br>
Transición <strong>SUB&#8594;PA</strong>:.<br>
--si se activa <span class="naranja">sa</span><br>
--el resto de entradas no afecta</p></div>
<div class="paragraph column text-left"><p>Transición <strong>PA&#8594;BAJ</strong>:.<br>
--si se pulsa un botón para bajar(<span class="naranja">bdb</span> y/ó <span class="naranja">blb</span>)y no se pulsa simultáneamente algún botón de subir(<span class="naranja">bda</span> ó <span class="naranja">bla</span>).<br>
--las entradas <span class="naranja">sa</span> y <span class="naranja">sb</span> no afectan.<br>
Transición <strong>BAJ&#8594;BAJ</strong>:.<br>
--mientras <span class="naranja">sb</span> esté desactivado.<br>
--no afectan ni los botones ni <span class="naranja">sa</span><br>
Transición <strong>BAJ&#8594;PB</strong>:.<br>
--si se activa <span class="naranja">sb</span><br>
--el resto de entradas no afecta</p></div></div></section><section id="_c_ascensor_diagrama_de_estados_moore"><h2>C. Ascensor: Diagrama de estados Moore</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_ascen2_diag_seq.svg" alt="tema7 ascen2 diag seq"></div></div></section><section id="_c_ascensor_diagrama_de_estados_mealy"><h2>C. Ascensor: Diagrama de estados Mealy</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_ascen2_diag_seq_mealy.svg" alt="tema7 ascen2 diag seq mealy"></div></div></section><section id="_c_ascensor_codificación" class="columns" data-state="txikiago"><h2>C. Ascensor: Codificación</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="paragraph"><p>Entradas del sistema:<br>
--Cada entrada 1 bit : sa,sb,bdb,blb,bda y bla<br>
Salidas del sistema:<br>
--Para codificar las 3 salidas (MS,MB y MP) hacen falta 2 bits &#8594; Z1,Z0<br>
--Código de salida <strong>Z1Z0</strong> &#8594; 00 (MP), 01 (MS), 10 (MB)
Estados del Sistema:<br>
--Memoria &#8594; celdas biestables flip-flop JK<br>
--Para 4 estados son necesarias 2 celdas Q1 y Q0 &#8594; señales de excitación J1,K1,J0,K0<br>
--Códigos de los estados &#8594; <strong>Q1Q0</strong> &#8594; 00(PB), 01(SUB), 10(BAJ), 11(PA)<br>
Excitación de los biestables:<br>
--Para 2 biestables JK &#8594; Para el biestable Q1 &#8594; J1K1 y para el biestable Q0 &#8594; J0K0</p></div></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:50%"><caption class="title">Table 5. Tabla transición JK</caption><colgroup><col style="width:33.3333%"><col style="width:33.3333%"><col style="width:33.3334%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">\(Q_n-&gt;Q_{n+1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>J</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>K</strong></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0 &#8594; 0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">x</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0 &#8594; 1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">x</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1 &#8594; 0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">x</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1 &#8594; 1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">x</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr></table></div></div></div></section><section id="_c_ascensor_tablas_de_estados_excitación_de_biestables_y_salidas"><h2>C. Ascensor: Tablas de Estados, Excitación de Biestables y Salidas</h2><div class="slide-content"><div class="ulist"><ul><li><p>Convertir el diagrama de estados en 3 tablas</p></li><li><p>MEMORIA: Es necesario escribir el estado SIGUIENTE <span class="verde">q1q0</span> en los 2 biestables JK en función de:</p><div class="ulist"><ul><li><p>El estado actual : <span class="naranja">q1q0</span></p></li><li><p>Las entradas del sistema: <span class="naranja">sa,sb,bdb,blb,bda y bla</span></p></li></ul></div></li><li><p>Las señales de escritura de los biestables son J1 y K1 para el biestable Q1 y J0 y K0 para el biestable Q0. Por lo tanto es necesario diseñar un CIRCUITO COMBINACIONAL para cada señal de escritura de la memoria:</p><div class="ulist"><ul><li><p>J1(q1,q0,sa,sb,bdb,blb,bda,bla) ; K1(q1,q0,sa,sb,bdb,blb,bda,bla)</p></li><li><p>J0(q1,q0,sa,sb,bdb,blb,bda,bla) ; K0(q1,q0,sa,sb,bdb,blb,bda,bla)</p></li></ul></div></li></ul></div></div></section><section id="_c_ascensor_tablas_de_estados_excitación_de_biestables_y_salidas_2"><h2>C. Ascensor: Tablas de Estados, Excitación de Biestables y Salidas</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_ascen2_tablas_plantilla.svg" alt="tema7 ascen2 tablas plantilla"></div></div></section><section id="_c_ascensor_tablas_de_estados_excitación_de_biestables_y_salidas_3" class="columns" data-state="taula"><h2>C. Ascensor: Tablas de Estados, Excitación de Biestables y Salidas</h2><div class="slide-content"><div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:10%"><caption class="title">Table 6. Transición <strong>PB&#8594;PB</strong></caption><colgroup><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2858%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">sa</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">sb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bdb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">blb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bda</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bla</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">PB&#8594;PB</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr></table>
<div class="paragraph"><p>--si se pulsa un botón para bajar(<span class="naranja">bdb</span> y/ó <span class="naranja">blb</span>) ó no se pulsa ningún botón.<br>
--las entradas <span class="naranja">sa</span> y <span class="naranja">sb</span> no afectan.</p></div></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:10%"><caption class="title">Table 7. Transición <strong>PB&#8594;SUB</strong></caption><colgroup><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2858%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">sa</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">sb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bdb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">blb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bda</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bla</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">PB&#8594;SUB</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr></table>
<div class="paragraph"><p>--si se pulsa un botón para subir(<span class="naranja">bda</span> y/ó <span class="naranja">bla</span>) y no se pulsa simultáneamente algún botón de bajar(<span class="naranja">bdb</span> ó <span class="naranja">blb</span>).<br>
--las entradas <span class="naranja">sa</span> y <span class="naranja">sb</span> no afectan.</p></div></div></div></div></section><section id="_c_ascensor_tablas_de_estados_excitación_de_biestables_y_salidas_4" class="columns" data-state="taula"><h2>C. Ascensor: Tablas de Estados, Excitación de Biestables y Salidas</h2><div class="slide-content"><div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:10%"><caption class="title">Table 8. Transición <strong>SUB&#8594;SUB</strong></caption><colgroup><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2858%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">sa</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">sb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bdb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">blb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bda</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bla</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">SUB&#8594;SUB</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr></table>
<div class="paragraph"><p>--mientras <span class="naranja">sa</span> esté desactivado.<br>
--no afectan ni los botones ni <span class="naranja">sb</span>.</p></div></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:10%"><caption class="title">Table 9. Transición <strong>SUB&#8594;PA</strong></caption><colgroup><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2857%"><col style="width:14.2858%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">sa</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">sb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bdb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">blb</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bda</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">bdl</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">SUB&#8594;PA</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr></table>
<div class="paragraph"><p>--si se activa <span class="naranja">sa</span><br>
--el resto de entradas no afecta</p></div></div></div></div></section><section id="_c_ascensor_tablas_de_estados_excitación_de_biestables_y_salidas_5"><h2>C. Ascensor: Tablas de Estados, Excitación de Biestables y Salidas</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_ascen2_tablas.svg" alt="tema7 ascen2 tablas"></div></div></section><section id="_c_ascensor_ecuaciones_lógicas"><h2>C. Ascensor: Ecuaciones Lógicas</h2><div class="slide-content"><div class="ulist"><ul><li><p>\(J_1= \overline q_1 \cdot q_0 \cdot sa\)</p></li><li><p>\(K_1= q_1 \cdot \overline q_0 \cdot sb \)</p></li><li><p>\(J_0 = \overline q_1 \cdot \overline q_0 \cdot \overline {bdb} \cdot \overline {blb} \cdot (bda  + bla)\)</p></li><li><p>\(K_0 = q_1 \cdot q_0 \cdot \overline {bda} \cdot \overline {bla} \cdot (bdb  + blb)\)</p></li><li><p>\(Z_1 = q_1 \cdot \overline q_0\)</p></li><li><p>\(Z_0 = q_0 \cdot \overline q_1\)</p></li></ul></div></div></section><section id="_c_ascensor_biestables_con_entradas_asíncronas"><h2>C. Ascensor: Biestables con entradas asíncronas</h2><div class="slide-content"><div class="ulist"><ul><li><p>A los biestables se les puede añadir dos entradas más para realizar el PRESET (escribir un 1) y el RESET (escribir un 0) en cualquier momento (asíncrona).</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_flip-flop_async.svg" alt="tema7 flip flop async"></div></div></section><section id="_c_ascensor_reset"><h2>C. Ascensor: Reset</h2><div class="slide-content"><div class="ulist"><ul><li><p>Añadimos al controlador digital (driver) del ascensor una señal de Reset</p></li><li><p>Al activar la señal de Reset con un <strong>1</strong> (lógica positiva) el controlador digital se reinicia en el <strong>estado</strong> Planta Baja (PB) denominado <strong>estado de inicio</strong> (start)</p></li><li><p>Utilizaremos flip-flops JK con entradas asíncronas.</p></li></ul></div></div></section><section id="_c_ascensor_esquema_eléctrico"><h2>C. Ascensor: Esquema Eléctrico</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_ascen2_esquema_elect.svg" alt="tema7 ascen2 esquema elect"></div></div></section><section id="_c_ascensor_descripción_vhdl" class="columns" data-state="txikiago"><h2>C. Ascensor: Descripción VHDL</h2><div class="slide-content"><div class="paragraph column"><p>Alternativas de la descripción de la arquitectura.<br>
--Arquitectura abstracta: describir el Diagrama de la secuencia de estados &#8594; Arquitectura tipo BEHAVIORAL<br>
--Arquitectura física: describir el Esquema Eléctrico resultado del diseño manual &#8594; Arquitectura tipo RTL<br>
<strong>Caso 1</strong>: Descripción del Diagrama de la secuencia de estados.<br>
--Consiste en describir literalmente cada estado, las transiciones entre estados en función de las entradas y describir las salidas en función únicamente del estado (FSM Moore) o en función del estado y de las entradas (FSM Mealy).<br>
--Hay que describir que los estados se sinteticen en un bloque de memoria.<br>
--Hay que describir el sincronismo de las transiciones entre estados.</p></div>
<div class="openblock column"><div class="content"><div class="paragraph"><p><strong>Caso 2</strong>: Descripción del Esquema Eléctrico resultado del diseño manual<br>
--descripción de dos circuitos combinacionales : el de salida y el de excitación de los biestables.<br>
--descripción de los biestables:<br>
---se tienen que sintetizar como dispositivos con memoria.<br>
---describir las transiciones entre estados del biestable.<br>
---describir el sincronismo de las transiciones<br></p></div>
<div class="admonitionblock note"><table><tr><td class="icon"><i class="fa fa-info-circle" title="Note"></i></td><td class="content">Los dos casos se corresponden a la misma ENTIDAD.</td></tr></table></div></div></div></div></section><section id="_descripción_vhdl_síntesis_de_circuitos_con_memoria" class="columns" data-state="txikiago"><h2>Descripción VHDL: Síntesis de Circuitos con Memoria.</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="paragraph"><p>Para conseguir que la descripción VHDL de un circuito se sintetice con memoria es necesario que la descripción de la relación entre la salida y la entrada del circuito <strong>NO</strong> contemple todas las situaciones posibles. De esta forma cuando la entrada no este contemplada en la descripción la salida no cambiará y será necesario haberla tenido <strong>MEMORIZADA</strong> para que continue igual que antes de dicha entrada.</p></div>
<div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">entity  ej_mem is
  port(
    SW: in bit_vector(0 downto 0);
    LEDR: out bit_vector(0 downto 0)
  );
end entity;

architecture beh of ej_mem is
begin
  process (SW(0))
  begin
    if (SW(0) = '0') then
      LEDR(0) &lt;= '1';
    end if;
  end process;
end architecture;</code></pre></div></div></div></div>
<div class="openblock column"><div class="content"><div class="paragraph"><p>La sentencia secuencial <strong>IF</strong> no contempla los casos SW(0) distintos de cero y habrá que memorizarlos. Si asignamos al interruptor SW(0) el valor '1' el estado (encendido/apagado) del led LEDR(0) no debe de cambiar.<br>
El compilador del sintetizador Quartus informa que sintetizará memoria (inferring latch(es)):<br></p></div>
<div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">Warning (10631): VHDL Process Statement
inferring latch(es) for signal or variable "LEDR",
which holds its previous value
Info (10041): Inferred latch for "LEDR[0]"</code></pre></div></div></div></div></div></section><section id="_c_ascensor_descripción_vhdl_de_la_entidad"><h2>C. Ascensor: Descripción VHDL de la Entidad</h2><div class="slide-content"><div class="ulist"><ul><li><p>Descripción de la entidad</p><div class="ulist"><ul><li><p>8 entradas : los 4 botones, los 2 sensores, el reloj y la señal de reset de la memoria.</p></li><li><p>Los 4 <strong>botones</strong> y los 2 <strong>sensores</strong> los simulamos con los conmutadores SW &#8594; SW(5 downto 0)</p></li><li><p>El <strong>reloj</strong> lo simulamos con un botón KEY &#8594; KEY(0)</p></li><li><p>La señal de <strong>reset</strong> se activa con un botón KEY &#8594; KEY(1)</p></li></ul></div></li></ul></div>
<div class="admonitionblock caution"><table><tr><td class="icon"><i class="fa fa-fire" title="Caution"></i></td><td class="content">los botones si <strong>NO</strong> se pulsan dan un <strong>1</strong> a su salida &#8594; lógica negativa</td></tr></table></div>
<div class="ulist"><ul><li><p>SalidaS:</p><div class="ulist"><ul><li><p>para visualizar el estado del ascensor utilizamos dos <strong>display</strong> de 7 segmentos HEX1 y HEX0.</p></li><li><p>para visualizar el estado del reloj utilizamos el <strong>led</strong> rojo LEDR(9)</p></li></ul></div></li></ul></div></div></section><section id="_c_ascensor_descripción_vhdl_de_la_arquitectura_tipo_rtl_descripción_del_esquema_electrico_memoria_y_sincronismo" data-state="txikiago"><h2>C. Ascensor: Descripción VHDL de la Arquitectura tipo RTL: Descripción del Esquema Electrico (Memoria y Sincronismo)</h2><div class="slide-content"><div class="paragraph"><p>Descripción de los biestables Q1 y Q0<br>
--Utilizaremos biestables JK disparados por el flanco negativo de un reloj y con señal asíncrona de reset.<br>
<br>
Sincronismo:<br>
--Entrada asíncrona: Reset .Se activa independientemente de cualquier otra señal.<br>
--Entrada síncrona JK: A la salida Q se le asignará un valor determinado por la entrada JK cuando llegue un flanco negativo de la señal de reloj.<br>
--Para detectar el flanco negativo utilizaremos la función <strong>falling_edge(signal)</strong> definida en la librería ieee.<br>
<br>
Describimos la tabla funcional del biestable mediante las sentencias: <span class="naranja">IF-THEN-ELSIF-END IF</span> &#8594; <span class="naranja">PROCESS()</span><br>
--En la sentencia <span class="naranja">IF</span> es opcional el <span class="naranja">ELSE</span> y el <span class="naranja">ELSIF</span>: esto permite NO describir todos los casos &#8594; <strong>MEMORIA</strong><br>
--El proceso será sensible a la señal asíncrona de reset y a la señal de reloj CLK. Si no hay eventos en la señal RESET ni eventos en CLK(flancos positivos o negativos) &#8594; no se ejecuta el proceso y la salida del biestable no cambia &#8594; <strong>MEMORIA</strong><br>
--La señal de RESET tiene prioridad sobre JK: Si se activa la señal de reset el estado siguiente es el estado de inicio (PB) y si no se activa entonces actua la señal JK &#8594; Un primer <span class="naranja">IF-ELSE</span>: <br>
--Si no Reset: JK escribe en la celda de memoria con el disparo de un flanco negativo del reloj CLK &#8594;  Un segundo <span class="naranja">IF</span>  &#8594; por lo que si flanco positivo <strong>MEMORIA</strong>:<br>
--Si flanco negativo de CLK: Escritura mediante la entrada jk (01,10,11). El caso JK(00) no se describe y se sintetizará como <strong>MEMORIA</strong> &#8594; Un tercer <span class="naranja">IF-ELSIF</span></p></div></div></section><section id="_descripción_vhdl_de_los_biestables_jk_con_entrada_asíncrona_de_reset"><h2>Descripción VHDL de los biestables JK con entrada asíncrona de reset.</h2><div class="slide-content"><div class="ulist"><ul><li><p>Código VHDL</p><div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-VHDL hljs" data-noescape="true" data-lang="VHDL">-- Biestable JK por flanco negativo con entrada asíncrona de reset
biestable0:process (clk,reset)
  begin
    if ( reset = '1') then
        q0 &lt;= '0';
    else
      if (falling_edge(clk)) then
         if j0k0 = "10" then
              q0 &lt;= '1';
         elsif j0k0 = "01" then
              q0 &lt;= '0';
         elsif j0k0 = "11" then
              q0 &lt;= not q0;
         end if;
     end if;
  end if;
end process biestable0;</code></pre></div></div></li></ul></div></div></section><section id="_c_ascensor_descripción_vhdl_completa"><h2>C. Ascensor: Descripción VHDL Completa</h2><div class="slide-content"><div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">-- Ascensor de 2 plantas: Planta Baja y Planta Alta
-- Entradas: Switches SW 0-5 -&gt; sensores sa, sb y botones bdb, blb, bda, bla
-- Salidas: Leds LEDR 0-1 -&gt; código z0z1
-- Reloj: botón KEY(0)
-- Reset: botón KEY(1)
--  falling_edge (signal) : función que devuelve TRUE si hay un evento en signal de '1' a '0'
--                          definida en la librería ieee para señales std_logic

library ieee;
use ieee.std_logic_1164.all;

entity ascen2 is
    port (
        SW: in std_logic_vector(5 downto 0);
        KEY: in std_logic_vector(1 downto 0);
        LEDR: out std_logic_vector(9 downto 0);
        HEX0:  out std_logic_vector(6 downto 0);
        HEX1:  out std_logic_vector(6 downto 0)

    );
end ascen2;

architecture rtl of ascen2 is

-- Circuitos diseñados manualmente
-- cc salida z1z0=q1q0
-- cc excitacion biestables:
-- j1=~q1q0sa  k1=q1~q0sb
-- j0=~q1~q0~bdb~blb(bda+bla)
-- k0=q1q0~bda~bla(bdb+blb)
signal j0,k0,j1,k1,q0,q1,z0,z1,clk,reset: std_logic;
signal j0k0,j1k1,q1q0,z1z0: std_logic_vector(1 downto 0);
signal sa,sb,bdb,blb,bda,bla: std_logic;

begin
--  Componentes de los buses
    j0k0 &lt;= j0 &amp; k0;
    j1k1 &lt;= j1 &amp; k1;
    q1q0 &lt;= q1 &amp; q0;
    z1z0 &lt;= z1 &amp; z0;

--  Señales externas de entrada
    clk &lt;= KEY(0);
    reset &lt;= not KEY(1);
    sa &lt;= SW(5);sb &lt;= SW(4);bdb &lt;= SW(3);blb &lt;= SW(2);bda &lt;= SW(1);bla &lt;= SW(0);

-- cc de excitación de biestables
    j0 &lt;= (not q1) and (not q0) and (not bdb) and (not blb) and (bda or bla);
    k0 &lt;= q1 and q0 and (not bda) and (not bla) and (bdb or blb);
    j1 &lt;= (not q1) and q0 and sa;
    k1 &lt;= q1 and (not q0) and sb;

-- cc de salida
    z1 &lt;= q1;
    z0 &lt;= q0;

-- Memoria : 2 biestables JK
    biestable0:process (clk,reset)
    begin
        if ( reset = '1') then
            q0 &lt;= '0';
        else
            if (falling_edge(clk)) then
                if j0k0 = "10" then
                    q0 &lt;= '1';
                elsif j0k0 = "01" then
                    q0 &lt;= '0';
                elsif j0k0 = "11" then
                    q0 &lt;= not q0;
                end if;
            end if;
        end if;
    end process biestable0;

    biestable1:process (clk,reset)
    begin
     if ( reset = '1') then
            q1 &lt;= '0';
        else
            if (falling_edge(clk)) then
                if j1k1 = "10" then
                    q1 &lt;= '1';
                elsif j1k1 = "01" then
                    q1 &lt;= '0';
                elsif j1k1 = "11" then
                    q1 &lt;= not q1;
                end if;
            end if;
        end if;
    end process biestable1;


-- Visualización de la salida
    LEDR(0) &lt;= z1z0(0);
    LEDR(1) &lt;= z1z0(1);

-- Visualización de la entrada: reloj
   LEDR(9) &lt;= clk;

-- Visualización de los estados
    decod7seg:process (q1q0)
    begin
       case q1q0 is
            when "00" =&gt;
                HEX1 &lt;= "0001100";
                HEX0 &lt;= "0000011";
            when "01" =&gt;
                HEX1 &lt;= "0010010";
                HEX0 &lt;= "1000001";
            when "10" =&gt;
                HEX1 &lt;= "0000011";
                HEX0 &lt;= "0001000";
             when "11" =&gt;
                HEX1 &lt;= "0001100";
                HEX0 &lt;= "0001000";
       end case;
    end process decod7seg;

end rtl;</code></pre></div></div></div></section><section id="_c_ascensor_descripción_vhdl_de_la_arquitectura_tipo_behavioral" data-state="txikiago"><h2>C. Ascensor: Descripción VHDL de la Arquitectura tipo BEHAVIORAL</h2><div class="slide-content"><div class="ulist"><ul><li><p>En este caso no es necesario realizar ningún diseño previo manual</p></li><li><p>Se describe literalmente el <strong>Diagrama de Secuencia de Estados</strong></p></li><li><p>Es necesario definir un nuevo tipo de señal: el de los estados. Para la declaración de un tipo de señales definido por el DISEÑADOR se utiliza la palabra clave <strong>TYPE</strong></p><div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">type tipo_estado is (pb,sub,baj,pa);  -- tipo enumeración : ESTADOS
signal estado_actual : tipo_estado := pb; -- estado inicial
signal estado_siguiente: tipo_estado := pb ; -- estado inicial</code></pre></div></div>
<div class="ulist"><ul><li><p>Mediante la asignación <span class="naranja">:= pb</span> inicializamos el valor de las señales <span class="naranja">estado_actual</span> y <span class="naranja">estado_siguiente</span>. De esta manera queda definido el estado inicial nada más encender el controlador del ascensor.</p></li></ul></div></li></ul></div></div></section><section id="_c_ascensor_descripción_vhdl_de_la_arquitectura_tipo_behavioral_2" data-state="txikiago"><h2>C. Ascensor: Descripción VHDL de la Arquitectura tipo BEHAVIORAL</h2><div class="slide-content"><div class="ulist"><ul><li><p>Es necesario describir la TABLA de TRANSICIONES:</p><div class="ulist"><ul><li><p>Estando en el <strong>estado_actual=XX * si se activan las *entradas=YY</strong> entonces se <strong>transita</strong> al <strong>estado_siguiente=ZZ</strong></p></li><li><p>La transición se ejecuta solo si se da algún <strong>evento en las entradas</strong></p></li></ul></div></li><li><p>Es necesario describir la escritura en la MEMORIA del <strong>estado_actual</strong>: actualización del nuevo estado</p><div class="ulist"><ul><li><p>después de la transición es necesario que : <strong>estado_actual &#8592; estado_siguiente</strong></p></li><li><p>la actualización del estado se da <strong>síncronamente</strong> con el flanco del reloj (<strong>negativo</strong> en este caso)</p></li></ul></div></li></ul></div></div></section><section id="_c_ascensor_descripción_vhdl_de_las_transiciones_y_de_la_salida"><h2>C. Ascensor: Descripción VHDL de las Transiciones y de la Salida</h2><div class="slide-content"><div class="paragraph"><p>Para describir "Estando en el <strong>estado_actual=XX</strong> &#8230;&#8203;" &#8594; sentencia <span class="naranja">CASE</span><br>
Para describir "Si se activan las <strong>entradas=YY</strong> entonces <strong>estado_siguiente=ZZ</strong> " &#8594; sentencia <span class="naranja">IF-ELSIF</span> <br>
Para describir las salidas MOORE solo hay que tener en cuenta el estado_actual.  &#8594; sentencia concurrente <span class="naranja">&#8656;</span><br>
Para describir que la transición se da solo si hay algún <strong>evento en las entradas</strong> &#8594; el <span class="naranja">process(SW)</span> depende de las entradas SW</p></div>
<div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">-- Diagrama de Transiciones Moore
    process (SW)
    begin
       case estado_actual is
            when pb =&gt;
                if (bdb='1' or blb='1' ) then
                    estado_siguiente &lt;= pb;
                elsif ( bdb='0' and blb='0' and bda='0' and bla='0') then
                    estado_siguiente &lt;= pb;
                elsif (bda='1' or bla='1' ) then
                   estado_siguiente &lt;= sub;
                end if;
                z0 &lt;= '0';
                z1 &lt;= '0';
            when sub =&gt;
                if (sa='1') then
                    estado_siguiente &lt;= pa;
                else
                   estado_siguiente &lt;= sub;
                end if;
                z0 &lt;= '1';
                z1 &lt;= '0';
           when pa =&gt;
                if (bda='1' or bla='1' ) then
                   estado_siguiente &lt;= pa;
                elsif ( bdb='0' and blb='0' and bda='0' and bla='0') then
                    estado_siguiente &lt;= pa;
                elsif (bdb='1' or blb='1' ) then
                   estado_siguiente &lt;= baj;
                end if;
                z0 &lt;= '1';
                z1 &lt;= '1';
           when baj =&gt;
                if (sb='1') then
                    estado_siguiente &lt;= pb;
                else
                   estado_siguiente &lt;= baj;
                end if;
                z0 &lt;= '0';
                z1 &lt;= '1';
       end case;
    end process;</code></pre></div></div>
<div class="paragraph"><p>Si la transición sólo depende de las entradas ¿por qué ponemos que el proceso depende de la señal CLK?: la respuesta en la descripción de la memoria.</p></div></div></section><section id="_c_ascensor_descripción_vhdl_de_la_memoria"><h2>C. Ascensor: Descripción VHDL de la Memoria</h2><div class="slide-content"><div class="paragraph"><p>Para describir <strong>estado_actual &#8592; estado_siguiente</strong> sincronamente: <span class="naranja">IF(falling_edge(CLK))</span><br>
Hay cambio de estado dependiendo tanto de las entradas síncronas como asíncronas:<br>
--Para describir <strong>estado_actual &#8592; estado_inicial</strong> si <strong>entrada=reset</strong> : <span class="naranja">IF(reset='1')</span><br>
Los <span class="naranja">IF</span> al ser secuenciales van en el cuerpo de un <span class="naranja">process</span><br>
--El <span class="naranja">process()</span> será sensible a la entrada asíncrona <strong>reset</strong> y  al reloj <strong>clk</strong><br></p></div>
<div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">-- Memoria : 2 celdas de memoria síncrona
    memoria:process (clk,reset)
    begin
        if ( reset = '1') then
            -- actualizar el estado asíncronamente
            estado_actual&lt;= pb;
        else
            -- actualizar el estado sincronamente
            if (falling_edge(clk)) then
                estado_actual &lt;= estado_siguiente;
            end if;
        end if;
    end process memoria;</code></pre></div></div>
<div class="ulist"><ul><li><p>Observar que el process se ejecutará si hay un evento en clk, es decir, tanto si hay flanco positivo o negativo&#8230;&#8203;en cambio el IF del process solo se ejecuta en el flanco negativo del reloj clk.</p></li></ul></div></div></section><section id="_c_ascensor_descripción_vhdl_de_la_memoria_2"><h2>C. Ascensor: Descripción VHDL de la Memoria</h2><div class="slide-content"><div class="ulist"><ul><li><p>¿Puede darse el caso de que el estado_siguiente no esté definido? Sí. Al arrancar el sistema mediante el encendido del controlador el estado del sistema será el estado de inicio. Si no cambiamos las entradas no se ejecutará <span class="naranja">process(SW)</span> por lo que estado_siguiente <strong>NO</strong> estará definido y al producirse el disparo del reloj clk se ejecutará <span class="naranja">process(clk,reset)</span> con la señal estado_siguiente sin definir.</p><div class="ulist"><ul><li><p>Dos soluciones posibles:</p><div class="olist lowerroman"><ol class="lowerroman" type="i"><li><p>Inicializar el estado_siguiente al arrancar el sistema con la declaración <span class="naranja">signal estado_siguiente: tipo_estado := <strong>pb</strong>;</span> que asigna el valor <strong>pb</strong> a la señal estado_siguiente.</p></li><li><p>Definir el estado_siguiente al producirse el disparo de reloj activando el <span class="naranja">process(SW,<strong>clk</strong>)</span> añadiendo la señal clk a la lista de señales sensibles del process.</p></li></ol></div></li></ul></div></li></ul></div></div></section><section id="_c_ascensor_descripción_vhdl_completa_2"><h2>C. Ascensor: Descripción VHDL Completa</h2><div class="slide-content"><div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">-- Ascensor de 2 plantas: Planta Baja y Planta Alta
-- Entradas: Switches SW 0-5 -&gt; sensores sa, sb y botones bdb, blb, bda, bla
-- Salidas: Leds LEDR 0-1 -&gt; código z0z1
-- Estados: Leds LEDR 8-9 -&gt; código q0q1
-- Reloj : botón KEY(0)
--  falling_edge (signal) : función que devuelve TRUE si hay un evento en signal de '1' a '0'
--                          definida en la librería ieee para señales std_logic

-- FSM Moore

library ieee;
use ieee.std_logic_1164.all;

entity ascen2 is
    port (
        SW: in std_logic_vector(5 downto 0);
        KEY: in std_logic_vector(1 downto 0);
        LEDR: out std_logic_vector(9 downto 0);
        HEX0:  out std_logic_vector(6 downto 0);
        HEX1:  out std_logic_vector(6 downto 0)

    );
end ascen2;

architecture behavioral of ascen2 is

signal clk,reset,z0,z1: std_logic;
signal sa,sb,bdb,blb,bda,bla: std_logic;

type tipo_estado is (pb,sub,baj,pa);  -- tipo enumeración : ESTADOS
signal estado_actual : tipo_estado := pb; -- estado inicial
signal estado_siguiente: tipo_estado := pb; -- estado inicial

begin
--  Señales externas de entrada
    clk &lt;= KEY(0);
    reset &lt;= not KEY(1);
    sa &lt;= SW(5);sb &lt;= SW(4);bdb &lt;= SW(3);blb &lt;= SW(2);bda &lt;= SW(1);bla &lt;= SW(0);

-- Diagrama de Transiciones Moore
    process (SW)
    begin
       case estado_actual is
            when pb =&gt;
                if (bdb='1' or blb='1' ) then
                    estado_siguiente &lt;= pb;
                elsif ( bdb='0' and blb='0' and bda='0' and bla='0') then
                    estado_siguiente &lt;= pb;
                elsif (bda='1' or bla='1' ) then
                   estado_siguiente &lt;= sub;
                end if;
                z0 &lt;= '0';
                z1 &lt;= '0';
            when sub =&gt;
                if (sa='1') then
                    estado_siguiente &lt;= pa;
                else
                   estado_siguiente &lt;= sub;
                end if;
                z0 &lt;= '1';
                z1 &lt;= '0';
           when pa =&gt;
                if (bda='1' or bla='1' ) then
                   estado_siguiente &lt;= pa;
                elsif ( bdb='0' and blb='0' and bda='0' and bla='0') then
                    estado_siguiente &lt;= pa;
                elsif (bdb='1' or blb='1' ) then
                   estado_siguiente &lt;= baj;
                end if;
                z0 &lt;= '1';
                z1 &lt;= '1';
           when baj =&gt;
                if (sb='1') then
                    estado_siguiente &lt;= pb;
                else
                   estado_siguiente &lt;= baj;
                end if;
                z0 &lt;= '0';
                z1 &lt;= '1';
       end case;
    end process;

-- Memoria : 2 celdas de memoria síncrona
    memoria:process (clk,reset)
    begin
        if ( reset = '1') then
            -- actualizar el estado asíncronamente
            estado_actual&lt;= pb;
        else
            -- actualizar el estado sincronamente
            if (falling_edge(clk)) then
                estado_actual &lt;= estado_siguiente;
            end if;
        end if;
    end process memoria;



-- Visualización de la salida
    LEDR(0) &lt;= z0;
    LEDR(1) &lt;= z1;

-- Visualización de la entrada: reloj
   LEDR(9) &lt;= clk;

-- Visualización de los estados
    decod7seg:process (estado_actual)
    begin
       case estado_actual is
            when pb =&gt;
                HEX1 &lt;= "0001100";
                HEX0 &lt;= "0000011";
            when sub =&gt;
                HEX1 &lt;= "0010010";
                HEX0 &lt;= "1000001";
            when baj =&gt;
                HEX1 &lt;= "0000011";
                HEX0 &lt;= "0001000";
             when pa =&gt;
                HEX1 &lt;= "0001100";
                HEX0 &lt;= "0001000";
       end case;
    end process decod7seg;

end behavioral;</code></pre></div></div></div></section><section id="_secuenciadores_digitales"><h2>Secuenciadores Digitales</h2><div class="slide-content"><div class="ulist"><ul><li><p>Con el diseño del Secuenciador Digital o Controlador Digital del Ascensor se ha expuesto toda la teoría y práctica relacionada con las herramientas y metodología del diseño de los Circuitos Secuenciales Digitales.</p></li><li><p>Se recomienda realizar los ejercicios recomendados del libro de problemas y especialmente la obtención del <strong>Diagrama de Estados</strong> partiendo de cero.</p></li></ul></div></div></section><section id="_ejemplo_2b_transparencias_diagrama_secuencia_de_estados_mealy"><h2>Ejemplo 2b Transparencias: Diagrama Secuencia de Estados MEALY</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_eje2b_diag_seq_mealy.svg" alt="tema7 eje2b diag seq mealy"></div></div></section><section id="_ejemplo_2b_transparencias_codificación_entradas_salidas_estados"><h2>Ejemplo 2b Transparencias: Codificación Entradas, Salidas, Estados</h2><div class="slide-content"><div class="ulist"><ul><li><p>Entrada: Un bit &#8594; X</p></li><li><p>Salida: Un bit &#8594; Z</p></li><li><p>Biestables:</p><div class="ulist"><ul><li><p>elección libre &#8594; JK</p></li><li><p>4 estados &#8594; 2 bits &#8594; Q1Q0</p></li><li><p>Codificación  Q1Q0 = 00 para el estado q0, 01 si q1, 10 si q2 y 11 si q3.</p></li></ul></div></li></ul></div></div></section><section id="_ejemplo_2b_transparencias_tablas_de_transiciones_salidas_excitación"><h2>Ejemplo 2b Transparencias: Tablas de Transiciones, Salidas, Excitación</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_eje2b_tablas.svg" alt="tema7 eje2b tablas"></div></div></section><section id="_ejemplo_2b_transparencias_diseño_circuitos_de_excitación_y_de_salidas"><h2>Ejemplo 2b Transparencias: Diseño Circuitos de Excitación y de Salidas</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_eje2b_CC.svg" alt="tema7 eje2b CC"></div></div></section><section id="_ejemplo_2b_transparencias_diseño_circuitos_de_excitación_y_de_salidas_2"><h2>Ejemplo 2b Transparencias: Diseño Circuitos de Excitación y de Salidas</h2><div class="slide-content"><div class="ulist"><ul><li><p>\(Z=Q_1 \cdot \overline Q_0 \cdot X\)<br></p></li><li><p>\(J1 = X + \overline Q1 \cdot Q0\)<br></p></li><li><p>\(K1 = \overline X\)<br></p></li><li><p>\(J0 = X\)<br></p></li><li><p>\(K0 = 1\)</p></li></ul></div></div></section><section id="_registros_introducción" class="columns" data-state="txikiago"><h2>Registros: Introducción</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Funcionalidad</p><div class="ulist"><ul><li><p>Registrar o Almacenar o <strong>Memorizar</strong> un dato, una instrucción, un código, etc</p></li></ul></div></li><li><p>Estructura</p><div class="ulist"><ul><li><p>Secuencia de celdas de memoria de 1 bit</p></li></ul></div></li><li><p>Tamaño</p><div class="ulist"><ul><li><p>Normalmente 1,2,4,8,&#8230;&#8203;, bytes</p></li><li><p>Por lo tanto es una unidad de memoria de muy pequeña capacidad pero de alta velocidad.</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Aplicaciones:</p><div class="ulist"><ul><li><p>Bancos de Registros: conjunto de registros con una funcionalidad común. Por ejemplo el banco de registros de números enteros de un microprocesador de Intel.</p></li><li><p>Controladores de entrada/salida de un computadora: controlador de video, controlador del disco externo, controlador ethernet&#8230;&#8203; todos necesitan memoria para almacenar un pocos datos, comandos, etc&#8230;&#8203;</p></li></ul></div></li><li><p>Tecnología</p><div class="ulist"><ul><li><p>Cada celda de memoria puede implementarse con un biestable Flip-Flop. Operaciones de Lectura y de Escritura. La escritura es síncrona con una señal de reloj.</p></li></ul></div></li></ul></div></div></section><section id="_registros_esquema"><h2>Registros: Esquema</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_reg_esquema.svg" alt="tema7 reg esquema"></div>
<div class="ulist"><ul><li><p>D: Dato a registrar (Escritura) , Q: Dato registrado (Lectura)</p></li><li><p>Clock: Sincronismo por flanco (para el instante de la escritura)</p></li><li><p>Load: Cargar el dato de entrada &#8594; Orden de escritura</p></li><li><p>Reset: Iniciar el registro con el dato cero &#8594; 00000000</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_introducción"><h2>Registros de Desplazamiento: Introducción</h2><div class="slide-content"><div class="ulist"><ul><li><p><strong>Desplazar</strong> bits de un dato hacia la izda o hacia la dcha.</p></li><li><p>En el lenguaje de programación ensamblador hay instrucciones como "SHL x,n" (shift-left n bits el dato x) ó "SHR n" (shift-right n bits el dato x)</p><div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">  x=00001111
  shl x,4  -&gt; x=11110000
  shr x,2  -&gt; x=00111100</code></pre></div></div>
<div class="ulist"><ul><li><p>Matemáticamente, desplazar "n" bits de un número binario hacia la derecha equivale a dividir por \(2^n\) y desplazar "n" bits hacia la izquierda equivale a multiplicar por \(2^n\)</p></li></ul></div></li></ul></div></div></section><section id="_registros_de_desplazamiento_introducción_2"><h2>Registros de Desplazamiento: Introducción</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_reg_desplaza.svg" alt="tema7 reg desplaza"></div></div></section><section id="_registros_de_desplazamiento_estructura_con_flip_flops" class="columns" data-state="txikiago"><h2>Registros de Desplazamiento: Estructura con Flip-flops</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Conexión de los Flip-Flops en cascada o anillo: conectar salidas Q con entradas del flip-flop contiguo</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_reg_estru_in_serie.svg" alt="tema7 reg estru in serie"></div></div></div>
<div class="ulist column"><ul><li><p>Borrado &#8594; entradas clear asíncronas</p></li><li><p>SHIFT: <strong>Desplazamiento síncrono</strong>&#8594; cada flanco de reloj</p></li><li><p>Circuito Escritura:</p><div class="ulist"><ul><li><p>serie: shift :set-reset del primer flip-flop</p></li></ul></div></li><li><p>Lectura:</p><div class="ulist"><ul><li><p>línea salida serie</p></li><li><p>bus de salida Q</p></li></ul></div></li></ul></div></div></section><section id="_registros_de_desplazamiento_tipos"><h2>Registros de Desplazamiento: Tipos</h2><div class="slide-content"><div class="ulist"><ul><li><p>Entrada Serie - Salida Serie/Paralelo</p></li><li><p>Entrada Serie/Paralelo - Salida Serie/Paralelo</p></li><li><p>74166: Comercial</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_entrada_serieparalelo_salida_serieparalelo"><h2>Registros de Desplazamiento: Entrada Serie/Paralelo - Salida Serie/Paralelo</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_reg_estru_in_paral.svg" alt="tema7 reg estru in paral"></div>
<div class="ulist"><ul><li><p>Inicializar Registro: bus datos &#8594; LOAD asíncrono</p></li><li><p>SHIFT: <strong>Desplazamiento síncrono</strong>&#8594; cada flanco de reloj</p></li><li><p>Circuito Escritura:</p><div class="ulist"><ul><li><p>serie: shift :set-reset del primer flip-flop</p></li><li><p>paralelo: load : escritura asíncrona de todos los flip-flops</p></li></ul></div></li></ul></div></div></section><section id="_registros_de_desplazamiento_entrada_serieparalelo_salida_serieparalelo_2" data-state="taula"><h2>Registros de Desplazamiento: Entrada Serie/Paralelo - Salida Serie/Paralelo</h2><div class="slide-content"><table class="tableblock frame-all grid-all Load/Clear" style="width:60%"><colgroup><col style="width:33.3333%"><col style="width:33.3333%"><col style="width:33.3334%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Borrado</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Inhibición</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Función</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">LOAD</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Desplaza</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Prohibido</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Borrado</p></td></tr></table>
<div class="ulist text-left"><ul><li><p>La señal Inhibición (lógica negativa) realiza la función LOAD si su valor es cero</p><div class="ulist"><ul><li><p>Durante la <strong>carga</strong> (LOAD) del dato inicial el desplazamiento queda anulado al <strong>inhibir al reloj</strong></p></li><li><p>Si inhibición vale 1 entonces no inhibe el reloj y se produce el desplazamiento.</p></li></ul></div></li><li><p>No se puede Cargar y Desplazar al mismo tiempo</p></li><li><p>No se puede Cargar y Borrar al mismo tiempo.</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_diseño_entrada_sp_y_salida_sp"><h2>Registros de Desplazamiento: Diseño Entrada S/P y Salida S/P</h2><div class="slide-content"><div class="ulist"><ul><li><p>Herramienta LOGICA: Tablas de la Verdad &#8594; Fundamental para Razonar</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_reg_desp_dise.svg" alt="tema7 reg desp dise"></div></div></section><section id="_registros_de_desplazamiento_diseño_entrada_sp_y_salida_sp_2" class="columns" data-state="txikiago"><h2>Registros de Desplazamiento: Diseño Entrada S/P y Salida S/P</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Diseño del circuito: RAZONAMIENTO</p><div class="ulist"><ul><li><p>Si \(S/ \overline L = 0\) entonces : \(PR_i = \overline {d_i}\) e inhibir el reloj (clock=0) y \(S_3=X \hspace{3mm} y \hspace{3mm} R_3=X\)</p></li><li><p>Si \(S/ \overline L = 1\) entonces : \(PR_i = 1\) y el reloj (clock=CLK) y \(S_3=b_i \hspace{3mm} y \hspace{3mm} R_3=\overline {S_3}\)</p></li></ul></div></li><li><p>Herramienta LOGICA: Diagramas de Karnaugh</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_reg_dis_dk.svg" alt="tema7 reg dis dk"></div></div></div>
<div class="ulist column"><ul><li><p>Solución:</p><div class="ulist"><ul><li><p>\(PR_i = S/ \overline L +\overline {d_i}\)</p></li><li><p>\(clock = S/ \overline L \cdot CLK\)</p></li><li><p>\(S_3 = b_i\) y \(R_3 = \overline {S_3}\)</p></li></ul></div></li></ul></div></div></section><section id="_registros_de_desplazamiento_diseño_entrada_sp_y_salida_sp_3"><h2>Registros de Desplazamiento: Diseño Entrada S/P y Salida S/P</h2><div class="slide-content"><div class="imageblock"><img src="images/tema7_reg_dis_puertas.svg" alt="tema7 reg dis puertas"></div></div></section><section id="_registros_de_desplazamiento_74166" class="columns" data-state="txikiago"><h2>Registros de Desplazamiento: 74166</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Estructura Interna:</p><div class="ulist"><ul><li><p>8 biestables tipo D <strong>sin entrada asíncrona</strong> &#8594; en cascada</p></li><li><p>Control entrada Serie/Paralelo &#8594; solo escritura síncrona</p><div class="ulist"><ul><li><p><strong>LD+CLK</strong> : Carga paralela síncrona</p></li></ul></div></li></ul></div></li><li><p>\(SH/ \overline LD\) : Shift-LoaD : desplaza o carga</p></li><li><p>SER: Entrada de datos SERie</p></li><li><p>CLK: flancos de sincronismo del desplazamiento</p></li><li><p>CLK INH: inhibición del desplazamiento</p></li></ul></div>
<div class="ulist column"><ul><li><p>PARALLEL: Entrada de Datos a través del bus</p></li><li><p>Qi: Salida del bit "i"</p></li><li><p>\(Q_H\): Salida de datos serie</p></li><li><p>CLR: clear</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_hacia_la_izda" class="columns" data-state="txikiago"><h2>Registros de Desplazamiento: hacia la IZDA</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Cómo diseñar un registro de desplazamiento hacia la izda utilizando un Reg. Desp. hacia la derecha.</p></li><li><p>Ejemplo: Registro de 4 bits D3-D2-D1-D0 que para cada flanco <strong>negativo</strong> desplaza 1 bit hacia la derecha</p><div class="ulist"><ul><li><p>Conectamos, externamente al registro, la salida Q0 a la entrada D1: Q0 &#8594; D1</p></li><li><p>Conectamos externamente cada salida a la entrada del bit anterior: Q0&#8594;D1, Q1&#8594;D2, Q2&#8594;D3, Q3 sin conectar</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Entrada <span class="naranja">S</span> hift/<span class="naranja">L</span> oad a <strong>0</strong> &#8594; se inhibe la conexión en anillo de los flip-flops, por lo que NO hay desplazamiento hacia la derecha.</p></li><li><p>Ahora la escritura síncrona es siempre a través del bus paralelo.</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_ejercicio"><h2>Registros de Desplazamiento: Ejercicio</h2><div class="slide-content"><div class="ulist"><ul><li><p>Diseñar un circuito externo que realice una carga de la entrada paralela cada flanco <strong>positivo</strong> (flanco contrario al de los flip-flops). ¿El circuito debe ser secuencial?</p></li></ul></div>
<table class="tableblock frame-all grid-all TV" style="width:90%"><colgroup><col style="width:20%"><col style="width:20%"><col style="width:60%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">\(CLK\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline {LOAD}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Función</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">\(\downarrow\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Escritura Síncrona a través de la entrada serie</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">\(\uparrow\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Escritura Síncrona a través de la entrada paralelo</p></td></tr></table></div></section><section id="_registros_de_desplazamiento_carga_de_la_entrada_de_datos_paralela_de_forma_sincrona_ejercicio"><h2>Registros de Desplazamiento: Carga de la entrada de datos paralela de forma SINCRONA: Ejercicio</h2><div class="slide-content"><div class="ulist"><ul><li><p>Hasta ahora hemos visto que la carga (LOAD) del dato del bus de entrada paralelo se realiza asíncronamente a través de las entradas asíncronas, preset y reset, de los flip-flops. Una alternativa sería no utilizar las entradas asíncronas preset y reset de los flip-flops y utilizar sus entradas SÍNCRONAS.</p></li><li><p>Ejercicio: Diseño del circuito excitador con FF tipo D:</p><div class="ulist"><ul><li><p>Entradas del circuito excitador: LOAD, dato paralelo D3D2D1D0, dato serie ..b4b3b2b1b0 y el reloj CLK</p></li><li><p>Salidas del circuito excitador: entrada D del FF</p></li></ul></div></li><li><p>Herramientas del RAZONAMIENTO &#8594; Tabla de la verdad y Diagrama de Karnaugh</p></li><li><p>Síntesis: Expresiones lógicas obtenidas y su implimentación con puertas lógicas</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_carga_de_la_entrada_de_datos_paralela_de_forma_sincrona_ejercicio_2" class="columns" data-state="txikiago"><h2>Registros de Desplazamiento: Carga de la entrada de datos paralela de forma SINCRONA: Ejercicio</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Método a desarrollar:</p><div class="olist arabic"><ol class="arabic"><li><p>Descripción funcional:</p><div class="olist loweralpha"><ol class="loweralpha" type="a"><li><p>Dibujo el esquema de bloques &#8594; Entradas y Salidas &#8594; Entidad</p></li></ol></div></li><li><p>Descripción funcional lógica</p><div class="olist loweralpha"><ol class="loweralpha" type="a"><li><p>Mediante la Tabla de la Verdad describo la relación entre las salidas y las entradas &#8594; Arquitectura funcional</p></li></ol></div></li><li><p>Descripción funcional lógica</p><div class="olist loweralpha"><ol class="loweralpha" type="a"><li><p>Mediante lenguaje Natural describo la relación entre las salidas y las entradas &#8594; Arquitectura funcional</p></li></ol></div></li></ol></div></li></ul></div>
<div class="olist arabic column"><ol class="arabic"><li><p>Descripción lógica matemática</p><div class="olist loweralpha"><ol class="loweralpha" type="a"><li><p>Directamente o mediante el Diagrama de Karnaugh expreso la relación matemática entre las salidas y las entradas &#8594; Arquitectura RTL</p></li></ol></div></li><li><p>Esquema eléctrico</p><div class="olist loweralpha"><ol class="loweralpha" type="a"><li><p>Circuito con puertas lógicas</p></li></ol></div></li></ol></div></div></section><section id="_registros_de_desplazamiento_carga_de_la_entrada_de_datos_paralela_de_forma_sincrona_ejercicio_3" class="columns" data-state="txikiago"><h2>Registros de Desplazamiento: Carga de la entrada de datos paralela de forma SINCRONA: Ejercicio</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Esquema de Bloques</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_reg_ejer_load-sync_bloque.svg" alt="tema7 reg ejer load sync bloque"></div></div></div>
<div class="ulist column"><ul><li><p>SH/LOAD : desplazamiento/carga</p></li><li><p>CLK : reloj externo</p></li><li><p>P : entrada de datos paralelo \(P_3P_2P_1P_0\) del registro</p></li><li><p>D : entrada de datos Síncrona \(D_3D_2D_1D_0\) de los 4 Flip-Flops</p></li><li><p>clock : entrada de sincronismo de los 4 Flip-Flops</p></li><li><p>Q : salida \(Q_3Q_2Q_1Q_0\) de los 4 flip-flops</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_carga_de_la_entrada_de_datos_paralela_de_forma_sincrona_ejercicio_4" class="columns" data-state="txikiago"><h2>Registros de Desplazamiento: Carga de la entrada de datos paralela de forma SINCRONA: Ejercicio</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Tabla de la Verdad : Descripción Funcional Lógica</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_reg_ejer_load-sync_TV.svg" alt="tema7 reg ejer load sync TV"></div></div></div>
<div class="ulist column"><ul><li><p>\(D_i\) Descripción Funcional con Lenguaje Natural</p><div class="ulist"><ul><li><p>Si L=0 entonces \(D_i = d_i\) cuando haya un flanco positivo en la señal de sincronismo del FF</p></li><li><p>Si L=1 entonces \(D_i = Q_{i+1}\) cuando haya un flanco positivo en la señal de sincronismo del FF</p></li></ul></div></li><li><p>Descripción Lógica Matemática</p><div class="ulist"><ul><li><p>\(i \neq 3 \rightarrow D_i=d_i \cdot \overline L + Q_{i+1} \cdot S\)</p></li><li><p>\(i=3 \rightarrow D_i=d_i \cdot \overline L + b_{serie} \cdot S\)</p></li></ul></div></li></ul></div></div></section><section id="_registros_de_desplazamiento_carga_de_la_entrada_de_datos_paralela_de_forma_sincrona_ejercicio_5"><h2>Registros de Desplazamiento: Carga de la entrada de datos paralela de forma SINCRONA: Ejercicio</h2><div class="slide-content"><div class="ulist"><ul><li><p>Esquema del circuito digital con puertas  lógicas</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_reg_ejer_load-sync_puertas.svg" alt="tema7 reg ejer load sync puertas"></div>
<div class="ulist"><ul><li><p>Cuando i=3 la entrada es \(b_{serie}\) y para i=2,1,0 la entrada es \(Q_{i+1}\)</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_registro_universal_bidireccional_de_4_bits_74194"><h2>Registros de Desplazamiento: Registro Universal (bidireccional) de 4 bits : 74194</h2><div class="slide-content"><div class="ulist"><ul><li><p>Entrada Ser/Par y Salida Ser/Par</p></li><li><p>4 canales: A,B,C,D y Qa,Qb,Qc,Qd</p></li><li><p>Estructura interna: SR-FF</p></li><li><p>Entradas Serie: Shift Right Serial (SR SER) y Shift Left Serial (SL SER)</p></li><li><p>CLK: sync</p></li><li><p>Control S1-S0: LOAD, SER Right, SER Left, HOLD</p></li><li><p>\(\overline {CLR}\): clear</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_registro_universal_bidireccional_de_8_bits_74299"><h2>Registros de Desplazamiento: Registro Universal (bidireccional) de 8 bits : 74299</h2><div class="slide-content"><div class="ulist"><ul><li><p>SR: shift right</p></li><li><p>SL: shift left</p></li><li><p>\(\overline {CLR}\): clear</p></li><li><p>output: \(Q_A^{'}, Q_B^{'}, Q_C^{'},..., Q_H^{'}\)</p></li><li><p>input/output \(A/Q_A, B/Q_B, C/Q_C,..., H/Q_H\)</p></li><li><p>OE: output enable</p></li><li><p>MODE &#8594; (Clear,Hold,Shift Right, Shift Left, Load)</p></li></ul></div></div></section><section id="_registros_de_desplazamiento_rotacional"><h2>Registros de Desplazamiento Rotacional</h2><div class="slide-content"><div class="ulist"><ul><li><p>El anillo es completo: se conecta la salida de la última celda a la primera celda.</p></li></ul></div></div></section><section id="_contadores_introducción" class="columns" data-state="txikiago"><h2>Contadores: Introducción</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Función</p><div class="ulist"><ul><li><p>Registrar, Almacenar, Memorizar el valor de la cuenta de los pulsos de un reloj.</p></li></ul></div></li><li><p>Contador de Módulo N</p><div class="ulist"><ul><li><p>puede contar N valores diferentes: Pej: 0,1,2,&#8230;&#8203;N-1</p></li></ul></div></li><li><p>Tipos:</p><div class="ulist"><ul><li><p>Síncronos: todas las celdas del contador se escriben síncronamente con el mismo reloj</p></li><li><p>Asíncronos: las celdas del contador son escritas de forma no síncrona</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Aplicaciones</p><div class="ulist"><ul><li><p>Divisor de la frecuencia: de una señal digital binaria</p></li><li><p>Temporizador: reloj digital en tiempo real (Real Time Clock)</p></li></ul></div></li><li><p>Diseño:</p><div class="ulist"><ul><li><p>Contadores Síncronos: Método general de diseño de los sistemas secuenciales tipo Moore.</p></li><li><p>Contadores Asíncronos.</p></li></ul></div></li></ul></div></div></section><section id="_contadores_ejemplo_contador_ascendente_módulo_8"><h2>Contadores: Ejemplo Contador Ascendente Módulo 8</h2><div class="slide-content"><div class="ulist"><ul><li><p>Secuencia: 0,1,2&#8230;&#8203;7,0,&#8230;&#8203;7,0,&#8230;&#8203;</p></li><li><p>8 valores &#8594; 3 bits &#8594; 000,001,&#8230;&#8203;,111,000,&#8230;&#8203;</p></li><li><p>Estructura: 3 celdas biestables y una señal de reloj &#8594; Valor de la cuenta: Salida Q2Q1Q0</p></li><li><p>Cronograma</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_crono.svg" alt="tema7 cont crono"></div>
<div class="ulist"><ul><li><p>Observar: el valor de la cuenta, el sincronismo, la relación de frecuencias entre las salidas</p></li></ul></div></div></section><section id="_características_temporales_de_los_biestables_flip_flops"><h2>Características Temporales de los Biestables Flip-flops</h2><div class="slide-content"><div class="ulist"><ul><li><p>Tiempo de Retardo ó Propagación(Delay) : Desde que se activa el flanco del reloj para la escritura hasta que se estabiliza la nueva <strong>salida Q</strong> del biestable. Tiempo de propagación del biestable : \(t_{pb}\)</p></li><li><p>Tiempo de Mantenimiento (Hold): El tiempo que debe de permanecer estable la <strong>entrada</strong> desde que se activa el flanco del reloj : \(t_{h}\)</p></li><li><p>Tiempo de Establecimiento(Set-Up) : El tiempo que debe de permanecer estable la <strong>entrada</strong> antes de que se active el flanco del reloj : \(t_{su}\)</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_flip-flop_delay.svg" alt="tema7 flip flop delay"></div></div></section><section id="_circuitos_secuenciales_frecuencia_máxima_del_reloj" class="columns" data-state="txikiago"><h2>Circuitos Secuenciales &#8594; Frecuencia Máxima del Reloj</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Los Circuitos Secuenciales combinan puertas lógicas y biestables</p><div class="ulist"><ul><li><p>Análisis de la frecuencia máxima de reloj: tener en cuenta todos los retardos durante un ciclo del reloj</p></li><li><p>\(t_{dp}\) : Retardo del camino crítico del circuito combinacional</p></li><li><p>\(t_{pb}\) : Retardo de respuesta de la salida del biestable</p></li><li><p>\(t_{su}\) : Retardo de establecimiento de la entrada del biestable</p></li></ul></div></li><li><p>\( T_{min}=t_{dp}+t_{pb}+t_{su} \rightarrow f_{max}=\frac {1}{T_{min}}\)</p></li></ul></div>
<div class="imageblock column"><img src="images/tema7_flip-flop_fmax.svg" alt="tema7 flip flop fmax"></div></div></section><section id="_contadores_asíncronos"><h2>Contadores: Asíncronos</h2><div class="slide-content"><div class="ulist"><ul><li><p>Estructura Interna:</p><div class="ulist"><ul><li><p>El bit LSB \(Q_0\) es el de la celda de la IZDA</p></li><li><p>La salida \(Q_i\) se conecta al reloj \(CLK_{i+1}\)</p></li><li><p>Tipo de biestable: <strong>JK</strong> con las dos entradas  <strong>11</strong></p></li></ul></div></li></ul></div></div></section><section id="_contadores_asíncronos_cronograma" class="columns" data-state="txikiago"><h2>Contadores: Asíncronos &#8594; Cronograma</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Cronograma real teniendo en cuenta los retardos \(t_{pb}\) &#8594; Propagation Biestable delay</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_crono_fmax.svg" alt="tema7 cont crono fmax"></div></div></div>
<div class="ulist column"><ul><li><p>El diseño del contador se basa en el CRONOGRAMA</p><div class="ulist"><ul><li><p>Q0 conmuta en el flanco de subida de CLK</p></li><li><p>Q1 conmuta en el flanco de bajada de Q0</p></li><li><p>Q2 conmuta en el flanco de bajada de Q1</p></li></ul></div></li><li><p>Conclusión</p><div class="ulist"><ul><li><p>conmuta en el flanco &#8594; JK=11</p></li><li><p>flip-flops por flanco positivo</p><div class="ulist"><ul><li><p>flanco negativo de \(Q_0\) &#8594; flanco positivo de \(\overline Q_0\)</p></li></ul></div></li></ul></div></li></ul></div></div></section><section id="_contadores_asíncronos_diseño" class="columns"><h2>Contadores: Asíncronos &#8594; Diseño</h2><div class="slide-content"><div class="openblock text-left"><div class="content"><div class="ulist"><ul><li><p>Resultado:</p></li></ul></div>
<div class="imageblock" style="text-align: center"><img src="images/tema7_cont_asincrono.svg" alt="tema7 cont asincrono"></div></div></div></div></section><section id="_contadores_asíncronos_frecuencia_máxima" class="columns" data-state="txikiago"><h2>Contadores: Asíncronos &#8594; Frecuencia Máxima</h2><div class="slide-content"><div class="ulist column"><ul><li><p>La limitación en el número de celdas viene determinada por los retardos temporales de los casos de transiciones críticas: la acumulación de los retardos es mayor si en la transición o secuencia deben de conmutar todas las celdas, por ejemplo en la transición 1111 &#8594; 0000 ó en la transición 0111 &#8594; 1000</p></li><li><p>\( T_{min}=3t_{pb}+t_x \rightarrow f_{max}=\frac {1}{T_{min}}\) &#8594;  ¿\(t_x\)?</p><div class="ulist"><ul><li><p>¿ De qué depende \(t_x\)?</p></li><li><p>¿ La salida Q3 está conectada a &#8230;&#8203;?</p></li><li><p>¿ Quien va a leer Q3? ¿Cuando va a cambiar proximamente Q3?¿Por qué \(t_x\) viene limitado por el siguiente flanco de reloj?</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>¿\(t_x\) mínimo es el retardo de SET-UP? Así es según algunos libros de texto, pero no lo razonan. Si Q3 estuviese conectado a un flip-flop sería cierto. Si Q3 no está conectado a nada, <strong>personalmente</strong> considero que \(t_x\) no tiene límite mínimo por lo que \(t_x = 0\).</p></li></ul></div></div></section><section id="_contadores_asíncrono_ascendente_módulo_10" class="columns" data-state="taula"><h2>Contadores: Asíncrono Ascendente Módulo 10</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Estructura: 4 celdas &#8594; Cuenta 0000-0001-&#8230;&#8203;-1111</p><div class="ulist"><ul><li><p>Un contador con 4 celdas es de Módulo 16, por lo que es necesario detectar el valor de cuenta "9" y que el valor siguiente no sea "diez" sino "cero".</p></li></ul></div></li><li><p>Una solución posible es que en el flanco positivo siguiente a la transición 8&#8594;9 (flanco negativo) se realice la transición 9&#8594;15, por lo que en el siguiente flanco negativo la transición será 15&#8594;0.</p><div class="ulist"><ul><li><p>Al llegar a 9 ("1001") ponemos el contador a 15 ("1111) seteando los dos biestables que están a cero &#8594; Q1 y Q2</p></li></ul></div></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_crono_mod10.svg" alt="tema7 cont crono mod10"></div>
<div class="ulist"><ul><li><p>\(G=Q_3 \cdot Q_0\) &#8594; sincronismo con clk=1 &#8594; \(G=Q_3 \cdot Q_0 \cdot CLK\)</p></li><li><p>lógica negativa &#8594; \(G= \overline {Q_3 \cdot Q_0 \cdot CLK}\)</p></li></ul></div></div></div>
<table class="tableblock frame-all grid-all column" style="width:100%"><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Q3Q2<br>
&#8230;&#8203;<br>
Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">01</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>10</strong></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>01</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>X</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>X</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>X</strong></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td></tr></table></div></section><section id="_contador_síncrono_introducción"><h2>Contador Síncrono: Introducción</h2><div class="slide-content"><div class="ulist"><ul><li><p>Diseño</p><div class="ulist"><ul><li><p>Método General Sistemas Secuencias de una máquina de estados finitos (FSM) Tipo Moore</p></li><li><p>Los estados Q son el valor de la cuenta (salida Z) &#8594; Z=Q</p></li></ul></div></li><li><p>Tipos</p><div class="ulist"><ul><li><p>Ascendente ó Descendente</p></li><li><p>Reversible (Ascendente y Descendente)</p></li><li><p>La cuenta no tiene porque ser números consecutivos &#8594; pares, impares, johnson, etc</p></li></ul></div></li></ul></div></div></section><section id="_contador_síncrono_contador_ascendete_módulo_8" data-state="txikiago"><h2>Contador Síncrono: Contador Ascendete Módulo 8</h2><div class="slide-content"><div class="ulist"><ul><li><p>8 estados &#8594; Codificación con 3 bits  &#8594; Estados \(Q_2Q_1Q_0=000,001,010,...,111\)</p><div class="ulist"><ul><li><p>Memoria: 3 Flips-Flops FF por flanco positivo</p></li></ul></div></li><li><p>Diagrama de Secuencia de Estados tipo Moore</p><div class="ulist"><ul><li><p>La única entrada es la del reloj CLK. Las transiciones se dan con el sincronismo de los FF (flanco positivo del reloj)</p></li></ul></div></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_sincrono_diag.svg" alt="tema7 cont sincrono diag"></div>
<div class="ulist"><ul><li><p>Habría que incluir la salida Z en los circulos, pero como ya está solucionada la salida con Z=\(Q_2Q_1Q_0\), no hace falta incluir la salida. Tampoco haría falta poner los flancos positivos de reloj, los pongo  para tener en cuenta el instante de la transición.</p></li></ul></div></div></section><section id="_contador_síncrono_ejemplos" class="columns"><h2>Contador Síncrono: Ejemplos</h2><div class="slide-content"><div class="olist arabic column"><ol class="arabic"><li><p>Ascendente, Módulo 16</p><div class="ulist"><ul><li><p>FF-JK, flanco positivo</p></li><li><p>Calcular la fmax</p></li><li><p>Circuito combinacional (acarreo paralelo)</p></li></ul></div></li><li><p>Ascendente, Módulo 10</p><div class="ulist"><ul><li><p>FF-JK, flanco positivo</p></li><li><p>Acarreo paralelo</p></li></ul></div></li></ol></div>
<div class="olist arabic column"><ol class="arabic"><li><p>Reversible Módulo 6</p><div class="ulist"><ul><li><p>FF-JK, flanco positivo</p></li></ul></div></li><li><p>74191 (Reversible Módulo 16) y 74190 (Reversible Módulo 10)</p><div class="ulist"><ul><li><p>D/U &#8594; Down/Up ; \(\overline {CTEN}\) Counter Enable, CLK, \(\overline {LOAD}\)</p></li></ul></div></li></ol></div></div></section><section id="_contador_johnson_4_bits" class="columns" data-state="taula"><h2>Contador Johnson 4 bits</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Cuenta con 4 bits &#8594; Módulo 8</p><div class="listingblock"><div class="content"><pre class="highlightjs highlight"><code class="language-vhdl hljs" data-noescape="true" data-lang="vhdl">0000
1000
1100
1110
1111
0111
0011
0001
0000</code></pre></div></div></li><li><p>Observamos que inicialmente entran 1 por la izquierda y se desplazan hacia la derecha</p></li><li><p>Después de completar los 1 entran 0 por la izquierda y se desplazan hacia la derecha</p></li><li><p>Se puede intuir que la solución es un <strong>registro con desplazamiento</strong> hacia la derecha: Estructura FFs en Anillo</p></li><li><p>Diagrama secuencia de estados:</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_johnson_diag.svg" alt="tema7 cont johnson diag"></div></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:100%"><colgroup><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.6666%"><col style="width:16.667%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top" colspan="2"><p class="tableblock">Estados</p></td><td class="tableblock halign-left valign-top" colspan="4" rowspan="2"><p class="tableblock">Excitación</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Actual</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Próximo</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Q3Q2Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Q3Q2Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">J3K3</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">J2K2</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">J1K1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">J0K0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0000</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1000</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1000</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1100</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1100</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1110</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1110</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1111</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1X</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1111</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0111</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0111</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0011</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0011</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0001</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0001</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0000</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X1</p></td></tr></table></div></div></div></section><section id="_contador_johnson_4_bits_2" class="columns" data-state="taula"><h2>Contador Johnson 4 bits</h2><div class="slide-content"><div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:100%"><caption class="title">Table 10. \(J_0\)</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Q3Q2<br>
&#8230;&#8203;<br>
Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">01</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">01</p></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td></tr></table>
<div class="ulist"><ul><li><p>\(J_0=Q_1\)</p></li><li><p>\(K_0= \overline{J_0} = \overline{Q_1}\)</p></li></ul></div></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:100%"><caption class="title">Table 11. \(J_3\)</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Q3Q2<br>
&#8230;&#8203;<br>
Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">01</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">01</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><span class="verde">#</span></p></td></tr></table>
<div class="ulist"><ul><li><p>\(J_3=\overline Q_0\)</p></li><li><p>\(K_3= \overline{J_3} = Q_0\)</p></li></ul></div></div></div></div></section><section id="_contador_johnson_4_bits_3" class="columns"><h2>Contador Johnson 4 bits</h2><div class="slide-content"><div class="ulist column"><ul><li><p>\(J_0=Q_1\)</p></li><li><p>\(K_0= \overline{J_0} = \overline{Q_1}\)</p></li><li><p>\(J_1=Q_2\)</p></li><li><p>\(K_1= \overline{J_1} = \overline{Q_2}\)</p></li><li><p>\(J_2=Q_1\)</p></li><li><p>\(K_2= \overline{J_3} = \overline{Q_3}\)</p></li><li><p>\(J_3=\overline Q_0\)</p></li><li><p>\(K_3= \overline{J_3} = Q_0\)</p></li></ul></div>
<div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Las celdas 0,1 y 2 están en anillo y la celda 3 en anillo cruzado o invertido</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_johnson.svg" alt="tema7 cont johnson"></div></div></div></div></section><section id="_contador_en_anillo_módulo_2"><h2>Contador en anillo Módulo 2</h2><div class="slide-content"><div class="ulist"><ul><li><p>Cuenta Q1Q0: 10 &#8594; 01</p></li><li><p>Se observa que si desplazamos hacia la derecha y la última celda <strong>rota</strong> da como resultado el contador &#8594; contador en anillo rotacional</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_anillo.svg" alt="tema7 cont anillo"></div>
<div class="ulist"><ul><li><p>Qué ocurriría si debido a interferencias el contador entra en el estado 00 ó 11 que NO forman parte contador &#8594; bloqueo!!</p></li><li><p>Solución anti-bloqueo: detectar un estado de bloqueo y provocar una transición al estado inicial escribiendo mediante las entradas asíncronas.</p></li></ul></div></div></section><section id="_contador_en_anillo_módulo_2_2" class="columns" data-state="taula"><h2>Contador en anillo Módulo 2</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Contador con antibloqueo</p><div class="ulist"><ul><li><p>Señal de control \(P: Desplaza/ \overline {Inicializa}\)</p></li><li><p>Estado inicial "10"</p><table class="tableblock frame-all grid-all" style="width:100%"><caption class="title">Table 12. Tabla de Transiciones y Excitación</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"><p class="tableblock">E.Actual</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">E.Próximo</p></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">P</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline {CLR1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline {PR0}\)</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">01</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr></table></li></ul></div></li></ul></div></div></div>
<div class="openblock column"><div class="content"><table class="tableblock frame-all grid-all" style="width:100%"><caption class="title">Table 13. Tabla de Transiciones y Excitación</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"><p class="tableblock">E.Actual</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">E.Próximo</p></td><td class="tableblock halign-left valign-top"></td><td class="tableblock halign-left valign-top"></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">P</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Q1Q0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline {CLR1}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(\overline {PR0}\)</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">00</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>01</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>10</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>10</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>01</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td><td class="tableblock halign-left valign-top"><p class="tableblock"><strong>1</strong></p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">11</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td></tr></table></div></div></div></section></section>
<section><section id="Tema8_Fam" data-state="txikiago"><h2>Tema 8: Circuitos Digitales Integrados. Familias Lógicas.</h2><div class="slide-content"><div class="ulist"><ul><li><p>Introducción</p><div class="ulist"><ul><li><p>Los circuitos digitales integrados de semiconductor son circuitos formados por transistores de efecto de campo MOSFET ó/y transistores bipolares de unión BJT. Según la tecnología de fabricación de los transistores de Silicio, los circuitos digitales se clasifican en distintas familias lógicas.</p></li><li><p>Ejemplo de Familias Lógicas:</p><div class="ulist"><ul><li><p>2 grandes grupos : Bipolares (alto consumo y alta velocidad) y CMOS (bajo consumo y velocidad media)</p></li><li><p>Familia Transistor Transistor Logic (TTL) : Familia Bipolar</p></li><li><p>Familia Complementary Metal Oxide Semiconductor (CMOS)</p></li></ul></div></li><li><p>Es necesario conocer los niveles de tensión (voltios) y corrientes (miliamperios) en las entradas y salidas de los circuitos digitales integrados correspondientes digitos binarios '0' y '1' para poder analizar la compatibilidad entre las distintas familias lógicas.</p></li></ul></div></li></ul></div></div></section><section id="_familias_lógicas_hoja_de_características_eléctricas" data-state="taula"><h2>Familias Lógicas: Hoja de características eléctricas</h2><div class="slide-content"><table class="tableblock frame-all grid-all" style="width:80%"><caption class="title">Table 14. Hoja de Características Eléctricas</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Familia Lógica</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(V_{OHmin}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(V_{OLmax}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(V_{IHmin}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(V_{ILmax}\)</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">F1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">4,99V</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0,001V</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">3,5V</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1,5V</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">F2</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">2,4V</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0,4V</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">2V</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0,8V</p></td></tr></table>
<table class="tableblock frame-all grid-all" style="width:80%"><caption class="title">Table 15. Hoja de Características Eléctricas</caption><colgroup><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"><col style="width:20%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Familia Lógica</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(I_{OHmax}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(I_{OLmax}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(I_{IHmax}\)</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">\(I_{ILmax}\)</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">F1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">-0,5mA</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0,4mA</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">10pA</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">-10pA</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">F2</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">-800mA</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">16mA</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">40pA</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">-1,6mA</p></td></tr></table>
<div class="ulist"><ul><li><p>El ejercicio 3.3 del libro de problemas analiza la compatibilidad eléctrica entre dos familias lógicas</p></li></ul></div></div></section><section id="_transistor_mosfet" class="columns" data-state="txikiago"><h2>Transistor MOSFET</h2><div class="slide-content"><div class="ulist column"><ul><li><p><strong>Metal Oxide Semiconductor</strong> Field Effect Transistor (<strong>MOS</strong> FET)</p></li><li><p>Transistor con 3 terminales: <strong>Puerta</strong> (GATE), Surtidor y Drenador</p></li><li><p>Si la tensión de puerta \(V_G\) es inferior a la tensión umbral \(V_T\) NO hay <strong>canal</strong> entre el drenador y el surtidor &#8594; el transistor está en estado <strong>OFF</strong> (no conduce corriente entre los terminales de fuente y drenador).</p></li><li><p>Comportamiento <strong>binario</strong> del transistor <strong>ON/OFF</strong> controlado por el terminal de puerta (gate).</p></li><li><p>Su principal ventaja es su bajo consumo</p></li></ul></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema8_Nmosfet_symbol.svg" alt="tema8 Nmosfet symbol"></div>
<div class="imageblock"><img src="images/tema8_mosfet_onoff.svg" alt="tema8 mosfet onoff"></div>
<div class="ulist"><ul><li><p>transistor <span class="naranja">NMOS</span>: Canal tipo N</p></li><li><p>transistor PMOS: Canal tipo P</p></li></ul></div></div></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema8_mosfet_layer.svg" alt="tema8 mosfet layer"></div>
<div class="ulist"><ul><li><p>Silicio tipo N: Alta concentración de carga conductora: carga Negativa</p></li><li><p>Silicio tipo P: Alta concentración de carga conductora: carga Positiva</p></li></ul></div></div></div></div></section><section id="_transistor_mosfet_2"><h2>Transistor MOSFET</h2><div class="slide-content"><div class="imageblock"><img src="images/tema8_mosfet_layer_poff.svg" alt="tema8 mosfet layer poff"></div>
<div class="imageblock"><img src="images/tema8_Pmosfet_symbol.svg" alt="tema8 Pmosfet symbol"></div></div></section><section id="_inversor_cmos" class="columns" data-state="txikiago"><h2>Inversor CMOS</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Complementary MOS (CMOS): circuitos con ambos tipos de transistores: NMOS y PMOS</p></li><li><p>Circuito de 2 transistores en estructura Totem-Pole</p></li></ul></div>
<div class="imageblock"><img src="images/tema8_CMOS_inverter.svg" alt="tema8 CMOS inverter"></div></div></div>
<div class="imageblock column"><img src="images/tema8_func_trans.svg" alt="tema8 func trans"></div></div></section><section id="_familias_lógicas_función_de_transferencia" class="columns"><h2>Familias Lógicas: Función de transferencia</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Puerta Lógica Inversora &#8594; función de transferencia Vo(Vi)</p></li></ul></div>
<div class="imageblock"><img src="images/tema8_func_trans.svg" alt="tema8 func trans"></div></div></div>
<div class="ulist column"><ul><li><p>Determinar los Niveles Lógicos '0' (Low) y '1' (High) a la entrada y a la salida del circuito.</p></li><li><p>La zona lineal: La salida Vo varía linealmente con la entrada Vi: amplifica K=Vo/Vi</p></li><li><p>La zona no lineal, la salida Vo no varía con la entrada Vi &#8594; Niveles de salida y entrada para el '1' (Nivel <strong>Hight</strong>) y el '0' (Nivel <strong>Low</strong>)</p></li><li><p>Los niveles H y L tienen un rango entre los umbrales MAX y MIN.</p></li></ul></div></div></section><section id="_familias_lógicas_compatibilidad_de_los_niveles_de_tensión" class="columns"><h2>Familias Lógicas: Compatibilidad de los niveles de Tensión.</h2><div class="slide-content"><div class="imageblock column"><img src="images/tema8_inv_comp.svg" alt="tema8 inv comp"></div>
<div class="imageblock"><img src="images/tema8_inv_comp_curva.svg" alt="tema8 inv comp curva"></div>
<div class="ulist column"><ul><li><p>X&gt;0 &#8594; \(V_{ILmax_1} &gt; V_{OLmax_2}\)</p></li><li><p>Y&gt;0 &#8594; \(V_{OHmin_1} &gt; V_{IHmin_2} \)</p></li></ul></div></div></section><section id="_familias_lógicas_fan_out" class="columns"><h2>Familias Lógicas: Fan-out</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Puerta excitadora o driver</p></li><li><p>Puertas de carga</p></li><li><p>Corrientes de entrada y de salida correspondientes a los bits '0' y '1'</p></li></ul></div>
<div class="imageblock"><img src="images/tema8_fan-out.svg" alt="tema8 fan out"></div>
<div class="ulist column"><ul><li><p>\(|I_{OLmax}| &gt; \sum |I_{ILmax}| \)</p></li><li><p>\(|I_{OHmax}| &gt; \sum |I_{IHmax}| \)</p></li><li><p>Fan-Out nivel alto &#8594; \(FO(H) = I_{OHmax} /  I_{IHmax}\)</p></li><li><p>Fan-Out nivel bajo &#8594; \(FO(L) = I_{OLmax} /  I_{ILmax}\)</p></li><li><p>Fan-Out &#8594; Min{FO(H),FO(L)}</p></li></ul></div></div></section><section id="_familias_lógicas_ruido_y_márgenes_de_ruido" class="columns" data-state="txikiago"><h2>Familias Lógicas: Ruido y Márgenes de Ruido.</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Debido a interferencias se puede acoplar ruido (señal no deseada) en la línea de conexión entre dos puertas lógicas que modifique el valor de tensión a la salida de la unidad U1 y a la entrada de la unidad U2.</p></li><li><p>Debido a ello, en los sistemas electrónicos <strong>reales</strong>, para que la salida a nivel alto ('1') de la unidad U1 se interprete a la entrada de la unidad U2 como un '1' debe haber un intervalo o margen que permita dicha interpretación en presencia del ruido. Lo mismo con un '0'.</p></li><li><p>Ejemplo: Si tenemos a la salida de U1 un '0' y ruido. Es caso peor sería una tensión de salida \(V_{OLmax}\), justo en el limite del cero, más el ruido; para que ese '0' más ruido lo interprete U2 como un '0', la tensión total a la entrada de U2 debe de ser inferior a \(V_{ILmax}\).</p></li></ul></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema8_ruido_margen.svg" alt="tema8 ruido margen"></div>
<div class="ulist"><ul><li><p>Margen de Ruido a nivel Alto : \(NM_H=V_{OHmin} - V_{IHmin}\)</p></li><li><p>Margen de Ruido a nivel Bajo : \(NM_L=V_{ILmax} - V_{OLmax}\)</p></li></ul></div></div></div></div></section><section id="_familias_lógicas_retardo_de_propagación"><h2>Familias Lógicas: Retardo de Propagación</h2><div class="slide-content"><div class="ulist"><ul><li><p>señal binaria real&#8594; \(t_{rise}=t_{subida}\) y \(t_{fall}=t_{bajada}\)</p></li><li><p>retardo de propagación de la salida respecto de la entrada &#8594; propagation &#8594; \(t_p=(t_{pLH}+t_{pHL})/2\)</p></li></ul></div>
<div class="imageblock"><img src="images/tema8_retardo_prop.svg" alt="tema8 retardo prop"></div></div></section><section id="_familias_lógicas_ejerciciio_3_3_compatibilidad" class="columns" data-state="txikiago"><h2>Familias Lógicas:  Ejerciciio 3.3, Compatibilidad</h2><div class="slide-content"><div class="ulist column"><ul><li><p>F1 como excitadora:</p><div class="ulist"><ul><li><p>\(V_{ILmax_1} &gt; V_{OLmax_2}\): 1,5V &gt; 1mV</p></li><li><p>\(V_{OHmin_1} &gt; V_{IHmin_2} \): 4,99V &gt; 2V</p></li><li><p>\(|I_{OLmax_1}| &gt; \sum |I_{ILmax_2}| \): <strong>0,4mA &lt; 1,6mA</strong></p></li><li><p>\(|I_{OHmax_1}| &gt; \sum |I_{IHmax_2}| \): 0,5mA &gt; 10pA</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>F2 como excitadora:</p><div class="ulist"><ul><li><p>\(V_{ILmax_2} &gt; V_{OLmax_1}\): 0,8V &gt; 0,4V</p></li><li><p>\(V_{OHmin_2} &gt; V_{IHmin_1} \): <strong>2,4V &lt; 3,5V</strong></p></li><li><p>\(|I_{OLmax_2}| &gt; \sum |I_{ILmax_1}| \): 16mA &gt; 10pA</p></li><li><p>\(|I_{OHmax_2}| &gt; \sum |I_{IHmax_1}| \): 800mA &gt; 40pA</p></li></ul></div></li></ul></div></div></section><section id="_familias_lógicas_ejercicio_3_3_fan_out" class="columns" data-state="txikiago"><h2>Familias Lógicas:  Ejercicio 3.3, Fan-Out</h2><div class="slide-content"><div class="ulist column"><ul><li><p>F1 como excitadora:</p><div class="ulist"><ul><li><p>\(FO(H) = I_{OHmax1} /  I_{IHmax2} = 0,5mA/40pA = 12,5 millones\)</p></li><li><p>\(FO(H) = I_{OLmax1} /  I_{ILmax2} = 0,4mA/1,6mA = 0\) &#8594; <strong>no compatible</strong></p></li><li><p>FO=Min{FO(H),FO(L)} = 0 puertas</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>F2 como excitadora:</p><div class="ulist"><ul><li><p>\(FO(H) = I_{OHmax2} /  I_{IHmax1} = 800mA/10pA = 80 millones\)</p></li><li><p>\(FO(H) = I_{OLmax2} /  I_{ILmax1} = 16mA/10pA = 1600 millones\)</p></li><li><p>FO=Min{FO(H),FO(L)} = 80 millones de puertas</p></li></ul></div></li></ul></div></div></section><section id="_familias_lógicas_ejercicio_3_3_noise_margin" class="columns" data-state="txikiago"><h2>Familias Lógicas: Ejercicio 3.3, Noise Margin</h2><div class="slide-content"><div class="ulist column"><ul><li><p>F1 como excitadora:</p><div class="ulist"><ul><li><p>\(NM_H=V_{OHmin1} - V_{IHmin2}\)=4,99V-2V=2,99V</p></li><li><p>\(NM_L=V_{ILmax2} - V_{OLmax1}\)=0,8V-0,001V=0,799V</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>F2 como excitadora:</p><div class="ulist"><ul><li><p>\(NM_H=V_{OHmin2} - V_{IHmin1}\)=2,4V-3,5V &#8594; <strong>no compatible</strong></p></li><li><p>\(NM_L=V_{ILmax1} - V_{OLmax2}\)=1,5V-0,4V=1,1V</p></li></ul></div></li></ul></div></div></section></section>
<section><section id="Tema9_Mem" class="columns" data-state="txikiago"><h2>Tema 9: Memorias.</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Introducción</p></li><li><p>Tipos de Memorias</p></li><li><p>Registros</p></li><li><p>Random Acces Memory (RAM)</p></li><li><p>Dinamyc RAM (DRAM)</p></li><li><p>Static RAM  (SRAM)</p></li><li><p>Read Only Memory (ROM)</p></li><li><p>Programable ROM (PROM)</p></li></ul></div><div class="ulist column"><ul><li><p>Erasable PROM (EPROM)</p></li><li><p>Electrically Erasable PROM (EEPROM)</p></li><li><p>FLASH</p></li><li><p>Flash-NOR</p></li><li><p>Flash-NAND</p></li><li><p>Solid-State Drive (SSD)</p></li><li><p>Hard Disk (HD)</p></li><li><p>Compact Disk (CD)</p></li></ul></div></div></section><section id="_introducción" class="columns" data-state="txikiago"><h2>Introducción</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Unidades de Memoria de la Computadora Lenovo Thinkpad L560 de la UPNA.</p></li><li><p>CPU 6th Generation Intel® Core™ i5: i5-6300U</p><div class="ulist"><ul><li><p>frecuencia de reloj: <strong>2GHz</strong> &#8594; <strong>0.5ns</strong></p></li><li><p>Banco de Registros de la CPU: <strong>centenares</strong> de registros para almacenar datos enteros, reales, vectoriales (video,game) con los que realizar operaciones aritméticas a muy alta velocidad &#8594; tiempo de acceso al registro de <strong>un ciclo de reloj de la CPU</strong> &#8594; \(T=1/f=(2GHz)^{-1}= 0.5ns\)</p></li><li><p>Memoria volálil: necesita estar alimentada para que el contenido permanezca y no se borre.</p></li><li><p>Bancos de Registros de diferentes tamaños: 64,128 y 256Bytes según el tipo de dato.</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>BIOS: memoria EEPROM de <strong>128KiB</strong></p><div class="ulist"><ul><li><p>Memoria no volátil (sin alimentación el contenido permanece): contiene el programa de arranque de la computadora (verifica el estado de la computadora, inicializa la memoria principal con los programas que cargan el sistema operativo)</p></li></ul></div></li><li><p>Cache:  Nivel L1 (<strong>2 x 32 KB</strong>), L2 (2 x 256 KB) y L3(3 MB)</p><div class="ulist"><ul><li><p>Memoria volátil RAM donde se copian bloques de los programas almacenados en la Memoria Principal a donde tiene acceso directo la CPU.</p></li><li><p>Velocidad: el acceso a la memoria caché es del orden de <strong>20 nanosegundos</strong> &#8594; 10 veces inferior al de la memoria principal.</p></li></ul></div></li></ul></div></div></section><section id="_introducción_2" class="columns" data-state="txikiago"><h2>Introducción</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Memoria Principal: Synchronous DDR3 SODIMM <strong>12GB</strong>  con capacidad hasta 32GB</p><div class="ulist"><ul><li><p>Memoria volátil RAM: almacena los programas a los que puede acceder directamente la CPU</p></li><li><p>Velocidad en transferencias/seg: 1600 MT/s &#8594; 1600*Mega*64Bytes/Transferencia/segundo &#8594; <strong>102 mil millones de bytes/segundo</strong></p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Memoria Secundaria:</p><div class="ulist"><ul><li><p>SSD: memoria no volatil &#8594; no compatible con Thinkpad L560</p></li><li><p>HD:  <strong>500GB</strong>, <strong>129.78 MB/sec</strong></p><div class="ulist"><ul><li><p>memoria no volatil &#8594; disco duro &#8594; almacen de programas y datos a los cuales no tiene acceso directo la CPU.</p></li><li><p>Seagate ST500LM021-1KJ152</p></li></ul></div></li></ul></div></li></ul></div></div></section><section id="_tipos_de_memorias" data-state="txikiago"><h2>Tipos de Memorias</h2><div class="slide-content"><div class="ulist"><ul><li><p>Clasificación según:</p><div class="ulist"><ul><li><p>Material: semiconductor, magnético, óptico . Las memorias se implementan principalmente en substratos de Silicio. Aunque hay memorias magnéticas y ópticas.</p></li><li><p>Volatilidad: necesita estar alimentada o no &#8594; portabilidad</p></li><li><p>Capacidad de Almacenamiento: TB, GB, MB, KB.</p></li><li><p>Velocidad: Tiempo de Acceso (ns) ó Ancho de Banda (MB/s)</p><div class="ulist"><ul><li><p>Contradicción Capacidad-Velocidad-Consumo: A mayor capacidad menor velocidad y mayor consumo.</p></li></ul></div></li><li><p>Consumo: W, mW  : importante en dispositivos móviles y en "granjas" de servidores</p></li></ul></div></li></ul></div></div></section><section id="_tipos_de_memorias_2"><h2>Tipos de Memorias</h2><div class="slide-content"><div class="imageblock"><img src="images/tema9_MemoryHierarchy.png" alt="tema9 MemoryHierarchy"></div>
<div class="ulist"><ul><li><p>Tiempo de acceso en ciclos de reloj de la CPU</p></li></ul></div></div></section><section id="_registros" class="columns"><h2>Registros</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Memoria volátil de baja capacidad y alta velocidad &#8594; biestables, flip-flops</p></li><li><p>Aplicación: Bancos de registros de la CPU y de los Controladores de los periféricos.</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_reg_intel.svg" alt="tema9 reg intel"></div></div></div>
<div class="paragraph column"><p><span class="image"><img src="images/registers_1200x800.png" alt="registers 1200x800"></span></p></div></div></section><section id="_random_access_memory_ram" class="columns" data-state="txikiago"><h2>Random Access Memory (RAM)</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Memoria volátil que permite ser escrita múltiples veces</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_ram_address_data.png" alt="tema9 ram address data"></div></div></div>
<div class="ulist column"><ul><li><p>Celdas de memoria : Estructura en <strong>Array</strong> &#8594; 2D &#8594; Filas y columnas</p></li><li><p>Bus de direcciones (Filas y columnas) &#8594; Selecciona la palabra a leer o escribir &#8594; dos decodificadores</p></li><li><p>Bus de datos &#8594; ruta del dato a escribir o leído &#8594; Registro Buffer de datos</p></li></ul></div></div></section><section id="_dinamyc_ram_dram" class="columns" data-state="txikiago"><h2>Dinamyc RAM (DRAM)</h2><div class="slide-content"><div class="ulist column"><ul><li><p>DRAM: Dynamic Random Access Memory</p></li><li><p>RAM: memoria volátil</p></li><li><p>La celda de memoria es un CONDENSADOR cuya función es memorizar un bit y un TRANSISTOR MOSFET para acceder al condensador. Estado del Condensador:  cargado &#8594; <strong>1</strong> y descargado &#8594; <strong>0</strong></p></li><li><p>Es la tecnología que utiliza la <strong>memoria principal</strong>: La celda de memoria ocupa muy poca superficie de Silicio por lo que permite integrar en un chip cientos de miles de celdas.</p></li></ul></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_dram_cell.svg" alt="tema9 dram cell"></div>
<div class="ulist"><ul><li><p>Terminales de acceso:</p><div class="ulist"><ul><li><p><strong>Word</strong> Line: Línea que al activarse selecciona la celda donde escribir ó de donde leer el bit.</p></li><li><p><strong>Bit</strong> Line : Línea de acceso al bit leído o del bit a escribir.</p></li></ul></div></li></ul></div></div></div>
<div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Capas de Silicio del condensador y del transistor de acceso.</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_dram_stack.svg" alt="tema9 dram stack"></div>
<div class="ulist"><ul><li><p>Condensador: <strong>\(n^+\)</strong>- ONO - <strong>\(n^+\)</strong></p></li><li><p>Se denomina <strong>dynamic</strong> (dinámica) porque el condensador tiene fugas de la carga que almacena y es necesario refrescar toda la memoria cada unos pocos milisegundos.</p></li></ul></div></div></div></div></section><section id="_dinamyc_ram_dram_2" class="columns" data-state="txikiago"><h2>Dinamyc RAM (DRAM)</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Dual In Line Memory Module: tarjeta de memoria DIMM</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_dram_board.jpg" alt="tema9 dram board"></div></div></div></div></section><section id="_static_ram_sram" class="columns" data-state="txikiago"><h2>Static RAM  (SRAM)</h2><div class="slide-content"><div class="ulist column"><ul><li><p>RAM: memoria volátil</p></li><li><p>WL (Word Line) y BL (Bit Line)</p></li><li><p>La celda de memoria está formada por 4 transistores MOSFET para memorizar un bit y 2 transistores MOSFET de acceso al bit.</p></li><li><p>La estructura totem-pole de 2 transistores forman un inversor digital. Luego la celda de memoria son dos inversores realimentándose.</p></li><li><p>Es la tecnología que utiliza la <strong>memoria cache</strong>: tiene el inconveniente de que una celda ocupa mucha área de Silicio pero tiene la ventaja de poder escribir/leer a alta velocidad</p></li></ul></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_sram_cell.svg" alt="tema9 sram cell"></div>
<div class="imageblock"><img src="images/tema9_sram_cell_inv.svg" alt="tema9 sram cell inv"></div></div></div></div></section><section id="_read_only_memory_rom" class="columns" data-state="txikiago"><h2>Read Only Memory (ROM)</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Memoria no volátil</p></li><li><p>El fabricante la vende ya programada y el usuario UNICAMENTE puede leer y NO escribir</p></li><li><p>La utilidad es para almacenar datos y programas que no queremos que cambien &#8594; Ejemplo: el programa de un termómetro digital.</p></li><li><p>La escritura se realiza en el proceso de fabricación del CHIP realizando las conexiones apropiadas entre las celdas y la alimentación. Dichas conexiones se definen mediante máscaras (<strong>MASK</strong>) que afectan al proceso fotolitográfico de fabricación del chip. A este tipo de ROM también se le llama MASK-ROM.</p></li></ul></div>
<div class="imageblock column"><img src="images/tema9_rom_mask.svg" alt="tema9 rom mask"></div></div></section><section id="_programable_rom_prom" class="columns" data-state="txikiago"><h2>Programable ROM (PROM)</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Memoria no volátil</p></li><li><p>Los fusibles quemados de las bases de los transistores BJT en abierto dejan el BJT abierto y los fusibles sin quemar dejan el BJT en cortocircuito.</p></li><li><p>Se puede escribir más de una vez, pero muy de vez en cuando y lo puede hacer un administrador &#8594; Ejemplo: el programa del ordenador de abordo de un coche, de un avión, de un tren, etc &#8230;&#8203;</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_prom_bjt.jpg" alt="tema9 prom bjt"></div></div></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_prom_cell.png" alt="tema9 prom cell"></div>
<div class="ulist"><ul><li><p>Proceso de Lectura</p><div class="ulist"><ul><li><p>lanzamos la dirección (Address) A1A0 &#8594; se Decodifica y activa una de las 4 líneas de palabra (WORD LINE)</p></li><li><p>Los transistores seleccionados:</p><div class="ulist"><ul><li><p>si están ON conectan la línea de datos D o BIT LINE a Vcc &#8594; <strong>1</strong></p></li><li><p>si están OFF la línea BIT queda conectada a masa &#8594; <strong>0</strong></p></li></ul></div></li></ul></div></li></ul></div></div></div></div></section><section id="_programable_rom_prom_2" class="columns" data-state="txikiago"><h2>Programable ROM (PROM)</h2><div class="slide-content"><div class="ulist"><ul><li><p>Conexiones con líneas diodo-fusible</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_prom.jpg" alt="tema9 prom"></div></div></section><section id="_erasable_prom_eprom" class="columns" data-state="txikiago"><h2>Erasable PROM (EPROM)</h2><div class="slide-content"><div class="ulist column"><ul><li><p>PROM programable múltiples veces</p></li><li><p>Se puede borrar con rayos UV y volver a programar eléctricamente . Para su borrado y reprogramación es necesario extraerlo del zócalo donde está insertada.</p></li></ul></div>
<div class="imageblock column"><img src="images/tema9_eprom_uv.jpg" alt="tema9 eprom uv"></div>
<div class="imageblock"><img src="images/tema9_eprom_recorder.jpeg" alt="tema9 eprom recorder"></div></div></section><section id="_transistor_mosfet_con_puerta_flotante_fgmos" class="columns" data-state="txikiago"><h2>Transistor  MOSFET con puerta flotante : FGMOS</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Float Gate MOSFET: Es un MOSFET con doble puerta, una de ellas flotante ( rodeada de material aislante) y la otra conectada al terminal de puerta. Si se carga el electrodo flotante la tensión umbral \(V_T\) aumenta de \(V_{T1}\) a \(V_{T2}\)</p></li><li><p>Se puede CARGAR la puerta flotante del transistor de tal forma que si la tensión del terminal de puerta \(V_{T1} &lt; V_G &lt; V_{T2}\) el estado del transistor es <strong>OFF</strong> ya que se impide a la puerta terminal crear el canal. &#8594; bit <strong>0</strong></p></li><li><p>Si se DESCARGA la puerta flotante y \( V_G &gt; V_{T1}\) &#8594; se crea el canal y el transistor está en <strong>ON</strong> &#8594; bit <strong>1</strong></p></li><li><p>Esto permite tener al transistor FGMOS en estado ON u OFF de forma no volátil. Se puede <strong>PROGRAMAR</strong> el estado del FGMOS ON/OFF eléctricamente múltiples veces &#8594; <strong>CELDA DE MEMORIA</strong></p></li></ul></div></div></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_mosfet_float_gate.svg" alt="tema9 mosfet float gate"></div>
<div class="imageblock"><img src="images/tema9_mosfet_fg_symbol.svg" alt="tema9 mosfet fg symbol"></div>
<div class="imageblock"><img src="images/tema9_mosfet_fg_cargado.svg" alt="tema9 mosfet fg cargado"></div></div></div></div></section><section id="_electrically_erasable_prom_eeprom" class="columns" data-state="txikiago"><h2>Electrically Erasable PROM (EEPROM)</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Memoria con celdas FGMOS</p></li><li><p>No volátil</p></li><li><p>Se puede reprogramar múltiples veces sin necesidad de sacar la memoria de su zócalo como en el caso EPROM-UV.</p></li><li><p>La carga/descarga de la puerta flotante desde el terminal Drenador se realiza por el efecto túnel o efecto <strong>"Fowler-Nordheim tunneling"</strong></p></li><li><p>Un borrado de la celda significa descargar la puerta flotante dejando al MOSFET bajo el control de la puerta terminal como en el MOSFET de puerta única.</p></li></ul></div>
<div class="openblock column"><div class="content"><div class="ulist"><ul><li><p><strong>PROGRAMACION</strong> DEL TRANSISTOR</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_mosfet_fg_bias.svg" alt="tema9 mosfet fg bias"></div>
<div class="ulist"><ul><li><p>Las celdas programadas (puerta flotante cargada) se se selecciona con \(V_G &lt; V_{T2}\) son circuitos abiertos &#8594; bit <strong>0</strong></p></li><li><p>Las celdas no programadas equivalen a un mosfet simple. Si se seccionan con \(V_G &gt; V_{T1}\) son cortorcircuitos &#8594; bit <strong>1</strong></p></li></ul></div></div></div></div></section><section id="_flash" class="columns" data-state="txikiago"><h2>FLASH</h2><div class="slide-content"><div class="ulist column"><ul><li><p>No volátil</p></li><li><p>Celdas FGMOS</p></li><li><p>Flash-NOR : Conexión de transistores en PARALELO</p><div class="ulist"><ul><li><p>Es necesario borrar las celdas antes de reprogramarlas y se puede borrar simultáneamente un bloque de celdas &#8594; paralelismo FLASH</p></li></ul></div></li><li><p>Flash-NAND : Conexión de transistores en SERIE</p><div class="ulist"><ul><li><p>Es necesario borrar las celdas antes de reprogramarlas y se puede borrar simultáneamente un bloque de celdas &#8594; paralelismo  FLASH</p></li></ul></div></li></ul></div></div></section><section id="_flash_nor" class="columns" data-state="taula"><h2>FLASH-NOR</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_flash_NOR.svg" alt="tema9 flash NOR"></div>
<div class="ulist"><ul><li><p>Todas las celdas están en PARALELO:  un terminal en bit-line y el otro a masa</p><div class="ulist"><ul><li><p>Se puede acceder directamente a cada celda.</p></li></ul></div></li><li><p>Programación</p><div class="ulist"><ul><li><p>Antes de escribir los '0' es necesario que estén todas las celdas a '1' &#8594; borrado previo</p></li><li><p>Borrar la memoria significa descargar todas las puertas flotantes. Al borrar las celdas una a una el borrado es lento y por lo tanto esto ralentiza el borrado previo de cada programación.</p></li><li><p>En cambio la posibilidad de acceder directamente a las celdas en paralelo hace que la lectura sea rápida</p></li></ul></div></li></ul></div></div></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_flash_NOR_func.svg" alt="tema9 flash NOR func"></div>
<div class="ulist"><ul><li><p>Aplicación &#8594; programa BIOS: se ejecuta nada más arrancar la computadora</p><div class="ulist"><ul><li><p>los programas permanecen aunque la computadora este apagada</p></li><li><p>su actualización no es frecuente : no importa una escritura lenta</p></li><li><p>interesa que el arranque sea rápido: lectura rápida</p></li></ul></div></li></ul></div></div></div></div></section><section id="_flash_nand" class="columns" data-state="taula"><h2>FLASH-NAND</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_flash_NAND.svg" alt="tema9 flash NAND"></div>
<div class="ulist"><ul><li><p>A diferencia de la NOR, las celdas están en SERIE. No hay tantas pistas de masa y de conexiones, por lo que se emplea más superficie para integrar celdas de memoria &#8594; Mayor CAPACIDAD de memoria</p></li><li><p>Al estar en Serie se puede dar la orden de borrado a todas las celdas de la serie simultáneamente &#8594; borrado simultáneo FLASH muy rápido &#8594; Escritura más rápida que las NOR</p></li></ul></div></div></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_flash_NAND_func.svg" alt="tema9 flash NAND func"></div>
<div class="ulist"><ul><li><p>Aplicación:</p><div class="ulist"><ul><li><p>Escritura rápida y alta integración &#8594; memorias USB</p></li><li><p>Para incrementar aún más el  nivel de integración se fabrican celdas tanto a lo largo de la superficie como apiladas verticalemente &#8594; 3D-NAND &#8594; memorias <strong>SSD</strong></p></li></ul></div></li></ul></div></div></div></div></section><section id="_semiconductor_solide_device_ssd" class="columns" data-state="txikiago"><h2>Semiconductor Solide Device (SSD)</h2><div class="slide-content"><div class="ulist"><ul><li><p>No volátil</p></li><li><p>Celdas FGMOS</p></li><li><p>Estructura NAND y en 3 dimensiones</p></li><li><p>gran capacidad, rápido&#8230;&#8203;pero caro.</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_ssd_module.jpg" alt="tema9 ssd module"></div></div></section><section id="_hard_disk_hd" class="columns" data-state="txikiago"><h2>Hard Disk (HD)</h2><div class="slide-content"><div class="ulist"><ul><li><p>No volátil</p></li><li><p>El disco esta hecho de un material magnético</p></li><li><p>Es necesario que gire a unas 7000 rpm para acceder a los bits &#8594; gran capacidad, "muy lento"&#8230;&#8203;pero barato.</p></li></ul></div>
<div class="imageblock"><img src="images/tema9_hard-drive.webp" alt="tema9 hard drive"></div></div></section><section id="_compact_disc_cd" class="columns" data-state="txikiago"><h2>Compact Disc (CD)</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_compact-disc.jpeg" alt="tema9 compact disc"></div>
<div class="ulist"><ul><li><p>No volátil</p></li><li><p>El disco se puede "agujerear" o "quemar" con un láser</p></li><li><p>gran capacidad, "muy lento"&#8230;&#8203;pero barato.</p></li></ul></div></div></div>
<div class="openblock column"><div class="content"><div class="imageblock"><img src="images/tema9_CD-DVD-Blu-ray-disc.jpg" alt="tema9 CD DVD Blu ray disc"></div></div></div></div></section></section>
<section><section id="Tema10_PLD" class="columns" data-state="txikiago"><h2>Tema 10: Dispositivos de Lógica Programable (PLD).</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Introducción</p></li><li><p>Codificadores ROM Programables</p></li><li><p>Dispositivos de Lógica Programable (PLA)</p></li><li><p>Matrices lógicas de puertas AND programables (PAL)</p></li></ul></div><div class="ulist column"><ul><li><p>Matrices lógicas genéricas (GAL) con macroceldas (OLMC)</p></li><li><p>Dispositivos de lógica programable complejos (CPLD)</p></li><li><p>Dispositivos de lógica programable FPGA</p></li><li><p>Herramientas software para el diseño de circuitos con PLDs</p></li></ul></div></div></section><section id="_introducción_3" class="columns" data-state="txikiago"><h2>Introducción</h2><div class="slide-content"><div class="ulist column"><ul><li><p>CPU vs (ASIC,PLD,DSP,GPU,FPGA)</p></li><li><p><strong>CPU</strong>: procesador de propósito <strong>general</strong>  &#8594; 90% del algoritmo es Software</p><div class="ulist"><ul><li><p>Ejemplo: Intel, ARM, etc</p></li></ul></div></li><li><p>Application Sistem Integrated Circuit (<strong>ASIC</strong>) : Circuito integrado "Custom", es decir, hecho a medida según las indicaciones del cliente&#8230;&#8203;como un traje hecho a medida por el sastre, en lugar de comprarlo ya hecho en una tienda. La ventaja es que la calidad (velocidad, consumo, etc) del chip puede ser inmejorable y el inconveniente es el precio (sobre todo si el número de unidades fabricadas no es alto)</p></li></ul></div>
<div class="ulist column"><ul><li><p><strong>PLD</strong>: Programmable Logic Devices : PLA,PAL,GAL &#8594; HW de puertas lógicas &#8594; Formas canónicas &#8594; circuitos muy específicos</p><div class="ulist"><ul><li><p>Ejemplo: circuito combinacional decodificador  , controlador secuencial de un ascensor, etc</p></li></ul></div></li><li><p><strong>DSP</strong>: Digital Signal Processing : Circuitos analógicos ( filtros, amplificadores, ecualizadores, etc &#8230;&#8203;) en el dominio digital &#8594; hw matemático para señales (transformada fourier, transformada Z, &#8230;&#8203;) &#8594; Ejemplo: procesamiento de audio, video, etc</p></li></ul></div></div></section><section id="_introducción_4" class="columns" data-state="txikiago"><h2>Introducción</h2><div class="slide-content"><div class="ulist column"><ul><li><p><strong>GPU</strong>: Graphics Processor Unit: procesamiento específico de gráficos ( pixel, vertex, textura, sombras, etc &#8230;&#8203;)</p><div class="ulist"><ul><li><p>NVIDIA</p></li></ul></div></li><li><p><strong>GPGPU</strong>: GPU para procesamiento masivo en paralelo &#8594; minado en criptomonedas, análisis de imágenes médicas, etc</p><div class="ulist"><ul><li><p>Procesamiento Paralelo por HW</p></li></ul></div></li><li><p><strong>FPGA</strong>: Field-Programmable Gate Array</p><div class="ulist"><ul><li><p>Hardware reconfigurable &#8594; Síntesis de Hardware compilando lenguajes VHDL, Verilog, SystemC, etc</p></li><li><p>Procesamiento Paralelo por HW</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Nos vamos a centrar en los dispositivos de lógica programable PLD y FPGA.</p></li></ul></div></div></section><section id="_codificadores_rom_programables_matrices_and_y_or_programables" class="columns" data-state="txikiago"><h2>Codificadores ROM Programables: Matrices AND y OR Programables</h2><div class="slide-content"><div class="ulist column"><ul><li><p>PROM</p><div class="ulist"><ul><li><p>Contenido de la memoria no volátil &#8594; programable, es decir, se puede escribir eléctricamente más de una vez.</p></li></ul></div></li><li><p>Estructura de la memoria PROM</p><div class="ulist"><ul><li><p>acceso externo: bus de direcciones "A" de 6 líneas y bus de datos "F" de 4 líneas</p></li><li><p>Decodificador de direcciones: la dirección binaria "A" de entrada activa una de las 64 salidas del decodificador</p></li><li><p>Buffer de datos: Al seleccionar una dirección se accede al contenido de ésta volcándolo en el bus de datos.</p></li></ul></div></li></ul></div>
<div class="imageblock column"><img src="images/tema10_rom_decoder_or.jpg" alt="tema10 rom decoder or"></div></div></section><section id="_buses_de_los_esquemas_simplificación_del_dibujo_de_líneas_paralelas"><h2>Buses de los Esquemas : simplificación del dibujo de líneas paralelas</h2><div class="slide-content"><div class="imageblock"><img src="images/tema10_lineas_simplificacion.jpg" alt="tema10 lineas simplificacion"></div></div></section><section id="_codificadores_rom_programables_matrices_and_y_or_programables_2" class="columns" data-state="txikiago"><h2>Codificadores ROM Programables: Matrices AND y OR Programables</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Función lógica = Suma de Productos &#8594;  Primer forma canónica &#8594; combinación de minitérminos</p><div class="ulist"><ul><li><p>Matriz AND Fija &#8594; Circuito donde cada salida representa un minitérmino</p><div class="ulist"><ul><li><p>La función de la matriz AND fija es la misma que la del decodificador  de direcciones de la PROM</p></li></ul></div></li><li><p>Matriz OR <span class="naranja">Programable</span> &#8594; Seleccionamos los minitérminos que combinados expresen la Función Lógica</p><div class="ulist"><ul><li><p>Los minitérminos que suma la puerta OR equivale a los <strong>1</strong> del contenido de la palabra cuya dirección ha sido seleccionada y los <strong>0</strong> representan el resto de minitérminos que no están a la entrada de la puerta OR.</p></li></ul></div></li></ul></div></li></ul></div>
<div class="imageblock column"><img src="images/tema10_rom_and_or.svg" alt="tema10 rom and or"></div></div></section><section id="_codificadores_rom_programables_matrices_and_y_or_programables_3"><h2>Codificadores ROM Programables: Matrices AND y OR Programables</h2><div class="slide-content"><div class="ulist"><ul><li><p>Conclusión:</p><div class="ulist"><ul><li><p>Una función lógica se puede generar mediante una  matriz AND fija y una matriz OR programable, equivalente a generar la función lógica mediante un decodificador y una puerta OR cuyas entradas están limitadas a determinados minitérminos. Y las dos formas de generar la función lógica son dos formas de sintentizar una PROM</p></li></ul></div></li></ul></div></div></section><section id="_dispositivos_de_lógica_programable_pla"><h2>Dispositivos de Lógica Programable (PLA)</h2><div class="slide-content"><div class="ulist"><ul><li><p>Función lógica = Suma de Productos &#8594;  Forma <strong>no</strong> canónica &#8594; combinación de <strong>términos</strong></p><div class="ulist"><ul><li><p>Matriz AND <span class="naranja">Programable</span> &#8594; Circuito donde cada salida es un término &#8594; <strong>Todos</strong> los términos</p></li><li><p>Matriz OR <span class="naranja">Programable</span> &#8594; Seleccionamos los términos que expresen la Función Lógica</p></li></ul></div></li></ul></div>
<div class="imageblock"><img src="images/tema10_pla.svg" alt="tema10 pla"></div></div></section><section id="_matrices_lógicas_de_puertas_and_programables_pal" data-state="txikiago"><h2>Matrices lógicas de puertas AND programables (PAL)</h2><div class="slide-content"><div class="ulist"><ul><li><p>Función lógica = Suma de Productos &#8594;  Forma <strong>no</strong> canónica &#8594; combinación de <strong>términos</strong></p><div class="ulist"><ul><li><p>Matriz AND <span class="naranja">Programable</span> &#8594; Circuito donde cada salida es un término &#8594; <strong>Todos</strong> los términos</p></li><li><p>Matriz OR Fija&#8594; Seleccionamos los términos que expresen la Función Lógica</p></li></ul></div></li></ul></div>
<div class="imageblock"><img src="images/tema10_pal.svg" alt="tema10 pal"></div></div></section><section id="_matrices_lógicas_genéricas_gal_con_macroceldas_olmc" class="columns" data-state="txikiago"><h2>Matrices lógicas genéricas (GAL) con macroceldas (OLMC)</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>Matriz AND <span class="naranja">programable</span> , Matriz OR fija</p></li></ul></div>
<div class="imageblock"><img src="images/tema10_gal.png" alt="tema10 gal"></div></div></div>
<div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>OLMC: Output Logic Macro Cell</p><div class="ulist"><ul><li><p>lógica de salida <span class="naranja">Programable</span></p></li><li><p>Contiene lógica combinacional, un flip-flop y lógica de enrutamiento (multiplexores) que permiten interconectar el flip-flop y las puertas lógicas para &#8230;&#8203;. fabricar circuitos combinacionales o circuitos secuenciales con lógica positiva o negativa. Se puede seleccionar (<strong>programar</strong>) el tipo de circuito: combinacional o secuencial, positivo o negativo.</p></li></ul></div></li></ul></div>
<div class="imageblock"><img src="images/tema10_olmc.png" alt="tema10 olmc"></div></div></div></div></section><section id="_buffer_triestado"><h2>Buffer Triestado</h2><div class="slide-content"><div class="ulist"><ul><li><p>buffer (no realiza ningún procesamiento lógica) recupera una señal binaria distorsionada</p></li><li><p>triestado: la salida puede estar en el estado <strong>0</strong>, el estado <strong>1</strong> o el estado <strong>circuito abierto</strong></p></li></ul></div>
<div class="imageblock"><img src="images/tema10_triestado.jpg" alt="tema10 triestado"></div></div></section><section id="_dispositivos_de_lógica_programable_complejos_cpld" class="columns" data-state="txikiago"><h2>Dispositivos de lógica programable complejos (CPLD)</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Complex Programmable Logic Device (CPLD)</p></li><li><p>Bloques lógicos más celdas de interconexión</p></li><li><p>Al evolucionar el nivel de integración de los chips, aumenta la posibilidad de integrar multiples bloques lógicos (GAL pej) y <strong>programar</strong> los múltiples bloques lógicos (GAL pej) y <strong>programar</strong> también las interconexiones de dichos bloques.</p></li><li><p>Las celdas de interconexión se programan mediante tecnología no volátil(EPROM,EEPROM,FLASH) ó volátil (RAM)</p></li></ul></div>
<div class="imageblock column"><img src="images/tema10_cpld.jpg" alt="tema10 cpld"></div></div></section><section id="_look_up_table" data-state="txikiago"><h2>Look-Up Table</h2><div class="slide-content"><div class="ulist"><ul><li><p>Cómo implementar una función lógica de 3 variables dada su Tabla de la Verdad</p><div class="ulist"><ul><li><p>La función lógica se puede implementar mediante un multiplexor 8x1</p></li><li><p>Las 8 entradas del mux8x1 están conectadas a 8 celdas de una memoria RAM o FLASH</p></li><li><p>El mux8x1 se puede fabricar extendiendo multiplexores 2x1.</p></li></ul></div></li></ul></div>
<div class="imageblock"><img src="images/tema10_fpga_lut.webp" alt="tema10 fpga lut"></div></div></section><section id="_dispositivos_de_lógica_programable_fpga" class="columns" data-state="txikiago"><h2>Dispositivos de lógica programable FPGA</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Field Programmable Gate Array (FPGA)</p><div class="ulist"><ul><li><p>Field: programmable en campo &#8594; fuera de la fábrica &#8594; en el propio entorno donde se está utilizando.</p></li></ul></div></li><li><p>Continua aumentando el nivel de integración y al mismo tiempo hay un cambio en la arquitectura del dispositivo respecto a los CPLD</p><div class="ulist"><ul><li><p>Los bloques lógicos están formados con una memoria Look Up Table (LUT) de 4 palabras , un flip-flop y un multiplexor, es decir, se <strong>simplifica</strong> la arquitectura del bloque lógico</p></li></ul></div></li></ul></div>
<div class="imageblock column"><img src="images/tema10_fpga_cell.png" alt="tema10 fpga cell"></div></div></section><section id="_dispositivos_de_lógica_programable_fpga_2" class="columns" data-state="txikiago"><h2>Dispositivos de lógica programable FPGA</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Al simplificar el bloque lógico y disminuir el tamaño de los transistores tiene como consecuencia que el número de bloques lógico se cuenta por miles.</p></li><li><p>Este alto nivel en el número de bloques lógicos hace que aumente el número de líneas de interconexión.</p></li><li><p>Las FPGA tienen un grado muy alto de flexibilidad  para sintetizar circuitos digitales</p></li></ul></div>
<div class="imageblock column"><img src="images/tema10_fpga_hierarchy.jpg" alt="tema10 fpga hierarchy"></div></div></section><section id="_dispositivos_de_lógica_programable_fpga_3" data-state="txikiago"><h2>Dispositivos de lógica programable FPGA</h2><div class="slide-content"><div class="ulist"><ul><li><p>Según sigue disminuyendo el tamaño de los transistores y por lo tanto aumentando el nivel de integración de circuitos lógicos en el chip, se van integrando junto al array de celdas más bloques digitales de mayor funcionalidad como DSP, memoria RAM, etc &#8230;&#8203;</p></li></ul></div>
<div class="imageblock"><img src="images/tema10_fpga_modules.jpg" alt="tema10 fpga modules"></div></div></section><section id="_system_on_chip_soc" class="columns" data-state="txikiago"><h2>System On Chip (SoC)</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Hoy en día un chip programable integra:</p><div class="ulist"><ul><li><p>bloque FPGA</p></li><li><p>bloques DSP</p></li><li><p>un microcontrolador</p></li><li><p>bloques de entrada/salida para conectar periféricos</p></li></ul></div></li><li><p>Toda esta variedad hace que se les denomine SoC (System On Chip):</p><div class="ulist"><ul><li><p>Aplicación: El SoC Huawei del teléfono móvil. El SoC Cyclone V de Intel de la tarjeta del laboratorio de la Upna.</p></li></ul></div></li></ul></div>
<div class="imageblock column"><img src="images/tema10_fpga_soc.webp" alt="tema10 fpga soc"></div></div></section></section>
<section id="Tema11_Dac"><h2>Tema 11: Convertidores Analógico/Digiales DAC/ADC.</h2><div class="slide-content"><div class="ulist"><ul><li><p>No entra para el examen</p></li></ul></div></div></section>
<section><section id="Ejercicios"><h2>Ejercicios del 2º Parcial</h2><div class="slide-content"><div class="ulist"><ul><li><p>Capítulo 3: 3.2 3.3</p></li><li><p>Capítulo 6: 6.1, 6.2</p></li><li><p>Capítulo 7: 7.2, 7.3 y 7.4</p></li><li><p>Capítulo 8: 8.1, 8.3 y 8.5</p></li></ul></div></div></section><section id="_ejercicio_3_2"><h2>Ejercicio 3.2</h2><div class="slide-content"><div class="ulist"><ul><li><p>Apartado d) &#8594; Analizar el circuito con el sistema de ecuaciones de redes eléctricas.</p><div class="ulist"><ul><li><p>representar gráficamente los umbrales de los niveles lógicos para nivel <strong>H</strong></p></li><li><p>La carga se comporta como una red en paralelo. Según aumenta el número de puertas de carga, la corriente de carga aumenta y esta corriente tiene que ser suministrada por el driver.</p></li><li><p>El driver da un nivel alto a la salida si el transistor bjt de salida está abierto por lo tanto la ecuación de malla de salida es \(V_{cc}=I_{OH}*R+V_{OH}\) con \(V_{NH}=V_{OH}-V_{IH}\) y el nudo \(I_{OH}=N * I_{IH}\) donde N es el número de puertas Fan-Out.</p></li><li><p>Se despeja \(I_{OH} = \frac {V_{cc}-V_{OH}}{R} = \frac {5-1.4}{1K} = 3.6mA\) y \(N=Ent{ \frac {3.6}{0.25}}=14\)</p></li></ul></div></li></ul></div></div></section><section id="_ejercicio_3_3"><h2>Ejercicio 3.3</h2><div class="slide-content"><div class="ulist"><ul><li><p>Ya está hecho en el Tema Familias Lógicas ( tema 8).</p></li></ul></div></div></section><section id="_ejercicio_6_1" class="columns" data-state="taula"><h2>Ejercicio 6.1</h2><div class="slide-content"><div class="openblock column"><div class="content"><div class="ulist"><ul><li><p>a) Biestable X-Y</p><div class="ulist"><ul><li><p>Un biestable es un sistema secuencial, por lo tanto, las herramientas de diseño son: diagrama secuencial, 3 tablas (transiciones, excitación, salida) y las herramientas de circuitos combinacionales (lenguaje natural lógico, expresiones lógicas matemáticas, teoremas matemáticos, la  Tabla de la Verdad y los Diagramas de Karnaugh)</p></li><li><p>Observo que el cronograma son 4 señales (sincronismo, entradas, estado). Como me dicen que diseñe un biestable la salida del biestable es el estado del biestable &#8594; <strong>Z=Q</strong></p></li><li><p>Observo que la salida y estado Q transitan con el flanco de bajada del reloj &#8594; Biestable Flip-Flop</p></li><li><p>Observo las transiciones del estado Q en cada flanco negativo del cronograma:</p><div class="ulist"><ul><li><p>Q transita de 1 &#8594; 0 si  XY="00" ó XY="10"</p></li><li><p>Q transita de 0 &#8594; 0 si  XY="10" ó XY="11"</p></li><li><p>Q transita de 0 &#8594; 1 si  XY="00" ó XY="01"</p></li><li><p>Q transita de 1 &#8594; 1 si  XY="01" ó XY="11"</p></li></ul></div></li></ul></div></li></ul></div></div></div>
<div class="openblock column text-left"><div class="content"><div class="ulist"><ul><li><p>Transformar el Diagrama de secuencia de estados en 2 tablas.ori</p><div class="ulist"><ul><li><p>Biestable tipo T: 0(memoria) y 1(conmuta)</p></li></ul></div></li></ul></div>
<table class="tableblock frame-all grid-all" style="width:100%"><colgroup><col style="width:25%"><col style="width:25%"><col style="width:25%"><col style="width:25%"></colgroup><tbody><tr><td class="tableblock halign-left valign-top" colspan="2"><p class="tableblock">Estados</p></td><td class="tableblock halign-left valign-top" rowspan="2"><p class="tableblock">Entradas</p></td><td class="tableblock halign-left valign-top" rowspan="2"><p class="tableblock">Excitación</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Actual</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Próximo</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">Q</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Q</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">Y</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">T</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">0</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr><tr><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">X</p></td><td class="tableblock halign-left valign-top"><p class="tableblock">1</p></td></tr></table></div></div></div></section><section id="_ejercicio_6_1_2" class="columns" data-state="txikiago"><h2>Ejercicio 6.1</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Función T(Q,x,y) &#8594; Diagrama de Karnaugh</p><div class="ulist"><ul><li><p>\(T=\overline Q \overline X + Q \overline Y\)</p></li></ul></div></li><li><p>b) Monoestable</p><div class="ulist"><ul><li><p>\(J=\overline Q ; K= Q\)</p></li><li><p>func síncrono: jk modos set o reset</p></li><li><p>func asíncrono: \(CL=\overline Q \)</p></li><li><p>Entrada: un pulso como disparo &#8594; no un tren de pulsos</p></li><li><p>Salida: un pulso de anchura definida</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Cronograma: tener en cuenta los retardos</p></li><li><p>Estado inicial: Q=0 hasta que llegue el disparo &#8594; Q=1 a los 20 ns</p></li><li><p>Reset asíncrono (Q=0): 30 ns después del flanco Q (0&#8594;1)</p></li><li><p>Anchura del pulso : retardo de la línea Q-Clear más retardo biestable</p></li></ul></div></div></section><section id="_ejercicio_6_2" class="columns" data-state="txikiago"><h2>Ejercicio 6.2</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Ejercicio de Análisis de un circuito secuencial</p></li><li><p>Obtener el cronograma ideal (sin retardos)</p><div class="ulist"><ul><li><p>Biestable tipo D: 0(reset) y 1(set)</p></li><li><p>Ecuación de excitación \(D_2=\overline Q_2\) y \(D_1=Q_1\overline Q_2+\overline {Q_1} Q_2=Q1 \oplus Q2\)</p></li></ul></div></li><li><p>Calcular la frecuencia máxima de reloj</p><div class="ulist"><ul><li><p>Tiene que dar tiempo a que las salidas Q de los dos biestables respondan en un ciclo de reloj a una transición de Q</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>busco el camino crítico desde la salida Q hasta la entrada D</p><div class="ulist"><ul><li><p>\(D_2=\overline Q_2\) &#8594; Q2 tiene un retardo \(t_{pb}\)</p></li><li><p>\(D_1= F(Q_1,Q_2,cc_{excitación})\) &#8594; Si Q1 y Q2 conmutan &#8594; Q1 y Q2 tienen que volver a responder antes de \(T_{min}\)</p></li></ul></div></li><li><p>\(T_{min}=2*t_{puerta}+t_{set-up}+t_{biestable}\)</p></li></ul></div></div></section><section id="_ejercicio_7_1"><h2>Ejercicio 7.1</h2><div class="slide-content"><div class="ulist"><ul><li><p>Contador síncrono ascendente con 2 cuentas diferentes &#8594; \(Z=Q\)</p></li><li><p>Método general de síntesis de circuitos digitales síncronos de secuencia de estados &#8594; tipo Moore</p></li><li><p>Particularidad: Además del reloj hay una entrada más en el diagrama de secuencia de estados</p></li></ul></div></div></section><section id="_ejercicio_7_2"><h2>Ejercicio 7.2</h2><div class="slide-content"><div class="ulist"><ul><li><p>Contador síncrono ascendente de módulo 4 &#8594; \(Z=Q\)</p></li><li><p>Codificación de los 4 estados según el enunciado</p></li><li><p>Además de la señal de reloj dos entradas más</p><div class="ulist"><ul><li><p>La señal C de control para indicar si hay que reiniciar el contador</p></li><li><p>La señal A para indicar con qué valor hay que reiniciar el contador</p></li></ul></div></li><li><p>Calcular la frecuencia máxima: ver ejercicio 6.2</p></li></ul></div></div></section><section id="_ejercicio_7_3"><h2>Ejercicio 7.3</h2><div class="slide-content"><div class="ulist"><ul><li><p>Contador de 8 estados con una secuencia determinada</p><div class="ulist"><ul><li><p>a) Método general &#8594; ver ejercicios anteriores</p></li><li><p>b) Mediante un contador estándar (secuencia consecutiva) y un circuito combinacional</p><div class="ulist"><ul><li><p>Diseñar el circuito combinacional cuyas entradas son las salidas del contador estándar y las salidas son las definidas para el contador no estándar &#8594; Métodos de diseño del primer parcial.</p></li></ul></div></li></ul></div></li></ul></div></div></section><section id="_ejercicio_7_4"><h2>Ejercicio 7.4</h2><div class="slide-content"><div class="ulist"><ul><li><p>Divisor de Frecuencia comercial 7493</p><div class="ulist"><ul><li><p>Fundamental: razonar el chip comercial</p></li><li><p>Chip con dos contadores integrados:</p><div class="ulist"><ul><li><p>Dos contadores asíncronos: Flip-Flops con JK="11"</p></li><li><p>El contador con reloj \(CP_0\) es un divisor \( \div 2\) &#8594; salida \(Q_0\)</p></li><li><p>El contador con reloj \(CP_1\) es un divisor múltiple \(\div 8 \div 4 \div 2\) &#8594; salidas \(Q_3,Q_2,Q_1\)</p></li><li><p>Los dos contadores tienen la señal de reset común &#8594; \(MR_1 MR_2\)</p></li></ul></div></li></ul></div></li></ul></div></div></section><section id="_ejercicio_7_4_2"><h2>Ejercicio 7.4</h2><div class="slide-content"><div class="ulist"><ul><li><p>Segundo contador con reloj \(CP_1\) salidas \(Q_3,Q_2,Q_1\)</p></li></ul></div>
<div class="imageblock"><img src="images/tema7_cont_ejercicio7-4.svg" alt="tema7 cont ejercicio7 4"></div>
<div class="ulist"><ul><li><p>Observar las relaciones de frecuencia  <strong>\(Q1 = \frac {CP_1}{2} , Q2 = \frac {CP_1}{4} , Q3 = \frac {CP_1}{8} \)</strong></p></li></ul></div></div></section><section id="_ejercicio_7_4_3" class="columns" data-state="txikiago"><h2>Ejercicio 7.4</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Divisor de Frecuencia <span class="naranja">\( \div 2\)</span></p><div class="ulist"><ul><li><p>\( \div 2\) &#8594; Salida del primer contador 0-1-0-1-0-1-etc &#8594; la señal <strong>Z=bit posición 1</strong> es la señal de reloj con la frecuencia \(1 \div 2^1 = 1 \div 2\).</p></li><li><p>Primer contador &#8594;  <strong>\(\frac {CP_0}{2}=Q_0\)</strong></p></li></ul></div></li><li><p>Divisor de Frecuencia <span class="naranja">\( \div 2\)</span></p><div class="ulist"><ul><li><p>\( \div 2\) &#8594; Salida del segundo contador 0-1-2-3-4-5-6-7-0-1-etc &#8594; 000-001-010-011-100-101-110-111-000-etc&#8594; la señal <strong>Z=bit posición 0</strong> es la señal de reloj con la frecuencia \(1 \div 2^1 = 1 \div 2\).</p></li><li><p>Segundo contador <strong>\(\frac {CP_1}{2}=Q_1\)</strong></p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Divisor de Frecuencia <span class="naranja">\( \div 4\)</span></p><div class="ulist"><ul><li><p>\( \div 4\) &#8594; Salida del segundo contador 0-1-2-3-4-5-6-7-0-1-etc &#8594; 000-001-010-011-100-101-110-111-000-etc&#8594; la señal <strong>Z=bit posición 1</strong> es la señal de reloj con la frecuencia \(1 \div 2^2 = 1 \div 4\).</p></li><li><p>Segundo contador <strong>\(\frac {CP_1}{4}=Q_2\)</strong></p></li></ul></div></li><li><p>Divisor de Frecuencia <span class="naranja">\( \div 8\)</span></p><div class="ulist"><ul><li><p>\( \div 8\) &#8594; Salida del contador 0-1-2-3-4-5-6-7-0-1-etc &#8594; 000-001-010-011-100-101-110-111-000-etc &#8594; la señal <strong>Z=bit posición 2</strong> es la señal de reloj con la frecuencia \(1 \div 2^3 = 1 \div 8\).</p></li><li><p>Segundo contador <strong>\(\frac {CP_1}{8}=Q_3\)</strong></p></li></ul></div></li></ul></div></div></section><section id="_ejercicio_7_4_4" class="columns" data-state="txikiago"><h2>Ejercicio 7.4</h2><div class="slide-content"><div class="ulist column"><ul><li><p>Divisor de Frecuencia <span class="naranja">\( \div 5\)</span></p><div class="ulist"><ul><li><p>\( \div 5\) &#8594; Salida del contador 0-1-2-3-4-0-1-2-3-4-etc &#8594; 000-001-010-011-100-000-etc &#8594; <strong>Z=bit posición 2</strong></p></li><li><p>Alternativa 1ª: El divisor múltiple \(\div 8\) con un circuito combinacional externo transita del estado "100" al "000" en un mismo ciclo de reloj. El estado "000" se consigue mediante un <strong>reset asíncrono</strong>.</p><div class="ulist"><ul><li><p>La frecuencia \(CP_1\) es dividida \( \div 5\) en la señal <strong>\(\frac {CP_1}{5}=Q_3\)</strong></p></li></ul></div></li><li><p>Alternativa 2ª: El divisor múltiple \(\div 8\) con un circuito combinacional externo transita del estado "101" al "111" en un mismo ciclo de reloj. No es posible reiniciar el contador al estado "111" ya que no tiene entrada asíncrona de preset.</p></li></ul></div></li></ul></div>
<div class="ulist column"><ul><li><p>Divisor de Frecuencia <span class="naranja">\( \div 10\)</span></p><div class="ulist"><ul><li><p>Dividir por 10 equivale a realizar dos divisiones consecutivas: primero \( \div 2\) y luego \( \div 5\). Se conecta la salida \( Q_0\) del divisor \( \div 2\) al reloj \(CP_1\) del divisor \( \div 5\).</p></li><li><p>El divisor \( \div 2\) es el contador con reloj \(CP_0\) y salida \(Q_0\). El divisor \( \div 5\) es el contador del apartado anterior con reloj \(CP_1\) y salida \(Q_3\).</p></li><li><p>El resultado de la conexión entre los dos contadores es <strong>\( \frac {CP_0}{10} = Q_3\)</strong></p></li></ul></div></li></ul></div></div></section><section id="_ejercicio_7_4_5" data-state="txikiago"><h2>Ejercicio 7.4</h2><div class="slide-content"><div class="ulist"><ul><li><p>Divisor de Frecuencia <span class="naranja">\( \div 50\)</span></p><div class="ulist"><ul><li><p>Dividir \( \div 50\) equivale a realizar 2 divisiones consecutivas : primero \( \div 10\) y luego \( \div 5\)</p></li><li><p>Dividir \( \div 50\) equivale a realizar 3 divisiones consecutivas : primero \( \div 2\) , a continuación \( \div 5\) y luego \( \div 5\). Para los 3 contadores se necesitan 2 chips  comerciales 7493.</p></li><li><p>En el primer chip \( \div 10\) utilizaremos la entrada \(CP_0^1\) y la salida \(Q_3^1\). En el segundo chip \( \div 5\) utilizaremos la entrada \(CP_1^2\) y salida \(Q_3^2\)</p></li><li><p>El primer chip obtiene conecta la salidaa \(Q_3^1\) a la entrada de reloj \(CP_1^2\) del segundo chip y obtenemos <strong>\(Q_3^2 = \frac {CP_1^2}{5} = \frac {Q_3^1}{5} = \frac {\frac {CP_0^1} {10}}{5} =\frac {CP_0^1}{50}\)</strong></p></li></ul></div></li></ul></div></div></section><section id="_ejercicio_8_1"><h2>Ejercicio 8.1</h2></section><section id="_ejercicio_8_3"><h2>Ejercicio 8.3</h2></section><section id="_ejercicio_8_5"><h2>Ejercicio 8.5</h2></section></section></div></div><script src="reveal.js/js/reveal.js"></script><script>Array.prototype.slice.call(document.querySelectorAll('.slides section')).forEach(function(slide) {
  if (slide.getAttribute('data-background-color')) return;
  // user needs to explicitly say he wants CSS color to override otherwise we might break custom css or theme (#226)
  if (!(slide.classList.contains('canvas') || slide.classList.contains('background'))) return;
  var bgColor = getComputedStyle(slide).backgroundColor;
  if (bgColor !== 'rgba(0, 0, 0, 0)' && bgColor !== 'transparent') {
    slide.setAttribute('data-background-color', bgColor);
    slide.style.backgroundColor = 'transparent';
  }
});

// More info about config & dependencies:
// - https://github.com/hakimel/reveal.js#configuration
// - https://github.com/hakimel/reveal.js#dependencies
Reveal.initialize({
  // Display presentation control arrows
  controls: true,
  // Help the user learn the controls by providing hints, for example by
  // bouncing the down arrow when they first encounter a vertical slide
  controlsTutorial: true,
  // Determines where controls appear, "edges" or "bottom-right"
  controlsLayout: 'bottom-right',
  // Visibility rule for backwards navigation arrows; "faded", "hidden"
  // or "visible"
  controlsBackArrows: 'faded',
  // Display a presentation progress bar
  progress: true,
  // Display the page number of the current slide
  slideNumber: 'true',
  // Control which views the slide number displays on
  showSlideNumber: 'all',
  // Add the current slide number to the URL hash so that reloading the
  // page/copying the URL will return you to the same slide
  hash: true,
  // Push each slide change to the browser history. Implies `hash: true`
  history: true,
  // Enable keyboard shortcuts for navigation
  keyboard: true,
  // Enable the slide overview mode
  overview: true,
  // Disables the default reveal.js slide layout so that you can use custom CSS layout
  disableLayout: false,
  // Vertical centering of slides
  center: true,
  // Enables touch navigation on devices with touch input
  touch: true,
  // Loop the presentation
  loop: false,
  // Change the presentation direction to be RTL
  rtl: false,
  // See https://github.com/hakimel/reveal.js/#navigation-mode
  navigationMode: 'default',
  // Randomizes the order of slides each time the presentation loads
  shuffle: false,
  // Turns fragments on and off globally
  fragments: true,
  // Flags whether to include the current fragment in the URL,
  // so that reloading brings you to the same fragment position
  fragmentInURL: false,
  // Flags if the presentation is running in an embedded mode,
  // i.e. contained within a limited portion of the screen
  embedded: false,
  // Flags if we should show a help overlay when the questionmark
  // key is pressed
  help: true,
  // Flags if speaker notes should be visible to all viewers
  showNotes: false,
  // Global override for autolaying embedded media (video/audio/iframe)
  // - null: Media will only autoplay if data-autoplay is present
  // - true: All media will autoplay, regardless of individual setting
  // - false: No media will autoplay, regardless of individual setting
  autoPlayMedia: null,
  // Global override for preloading lazy-loaded iframes
  // - null: Iframes with data-src AND data-preload will be loaded when within
  //   the viewDistance, iframes with only data-src will be loaded when visible
  // - true: All iframes with data-src will be loaded when within the viewDistance
  // - false: All iframes with data-src will be loaded only when visible
  preloadIframes: null,
  // Number of milliseconds between automatically proceeding to the
  // next slide, disabled when set to 0, this value can be overwritten
  // by using a data-autoslide attribute on your slides
  autoSlide: 0,
  // Stop auto-sliding after user input
  autoSlideStoppable: true,
  // Use this method for navigation when auto-sliding
  autoSlideMethod: Reveal.navigateNext,
  // Specify the average time in seconds that you think you will spend
  // presenting each slide. This is used to show a pacing timer in the
  // speaker view
  defaultTiming: 120,
  // Specify the total time in seconds that is available to
  // present.  If this is set to a nonzero value, the pacing
  // timer will work out the time available for each slide,
  // instead of using the defaultTiming value
  totalTime: 0,
  // Specify the minimum amount of time you want to allot to
  // each slide, if using the totalTime calculation method.  If
  // the automated time allocation causes slide pacing to fall
  // below this threshold, then you will see an alert in the
  // speaker notes window
  minimumTimePerSlide: 0,
  // Enable slide navigation via mouse wheel
  mouseWheel: false,
  // Hide cursor if inactive
  hideInactiveCursor: true,
  // Time before the cursor is hidden (in ms)
  hideCursorTime: 5000,
  // Hides the address bar on mobile devices
  hideAddressBar: true,
  // Opens links in an iframe preview overlay
  // Add `data-preview-link` and `data-preview-link="false"` to customise each link
  // individually
  previewLinks: false,
  // Transition style (e.g., none, fade, slide, convex, concave, zoom)
  transition: 'slide',
  // Transition speed (e.g., default, fast, slow)
  transitionSpeed: 'default',
  // Transition style for full page slide backgrounds (e.g., none, fade, slide, convex, concave, zoom)
  backgroundTransition: 'fade',
  // Number of slides away from the current that are visible
  viewDistance: 3,
  // Number of slides away from the current that are visible on mobile
  // devices. It is advisable to set this to a lower number than
  // viewDistance in order to save resources.
  mobileViewDistance: 3,
  // Parallax background image (e.g., "'https://s3.amazonaws.com/hakim-static/reveal-js/reveal-parallax-1.jpg'")
  parallaxBackgroundImage: '',
  // Parallax background size in CSS syntax (e.g., "2100px 900px")
  parallaxBackgroundSize: '',
  // Number of pixels to move the parallax background per slide
  // - Calculated automatically unless specified
  // - Set to 0 to disable movement along an axis
  parallaxBackgroundHorizontal: null,
  parallaxBackgroundVertical: null,
  // The display mode that will be used to show slides
  display: 'block',

  // The "normal" size of the presentation, aspect ratio will be preserved
  // when the presentation is scaled to fit different resolutions. Can be
  // specified using percentage units.
  width: "100%",
  height: "100%",

  // Factor of the display size that should remain empty around the content
  margin: 0,

  // Bounds for smallest/largest possible scale to apply to content
  minScale: 0.2,
  maxScale: 1.5,

  // PDF Export Options
  // Put each fragment on a separate page
  pdfSeparateFragments: true,
  // For slides that do not fit on a page, max number of pages
  pdfMaxPagesPerSlide: 1,

  // Optional libraries used to extend on reveal.js
  dependencies: [
      { src: 'reveal.js/plugin/zoom-js/zoom.js', async: true },
      { src: 'reveal.js/plugin/notes/notes.js', async: true },
      { src: 'revealjs-plugins/reveal.js-menu/menu.js' },
{ src: 'revealjs-plugins/chalkboard/chalkboard.js' }
  ],

  menu: {
    side: 'right'
},
keyboard: {
	    67: function() { RevealChalkboard.toggleNotesCanvas() },	// toggle notes canvas when 'c' is pressed
	    66: function() { RevealChalkboard.toggleChalkboard() },	// toggle chalkboard when 'b' is pressed
	    46: function() { RevealChalkboard.clear() },	// clear chalkboard when 'DEL' is pressed
	     8: function() { RevealChalkboard.reset() },	// reset chalkboard data on current slide when 'BACKSPACE' is pressed
	    68: function() { RevealChalkboard.download() },	// downlad recorded chalkboard drawing when 'd' is pressed
},


});</script><script>var dom = {};
dom.slides = document.querySelector('.reveal .slides');

function getRemainingHeight(element, slideElement, height) {
  height = height || 0;
  if (element) {
    var newHeight, oldHeight = element.style.height;
    // Change the .stretch element height to 0 in order find the height of all
    // the other elements
    element.style.height = '0px';
    // In Overview mode, the parent (.slide) height is set of 700px.
    // Restore it temporarily to its natural height.
    slideElement.style.height = 'auto';
    newHeight = height - slideElement.offsetHeight;
    // Restore the old height, just in case
    element.style.height = oldHeight + 'px';
    // Clear the parent (.slide) height. .removeProperty works in IE9+
    slideElement.style.removeProperty('height');
    return newHeight;
  }
  return height;
}

function layoutSlideContents(width, height) {
  // Handle sizing of elements with the 'stretch' class
  toArray(dom.slides.querySelectorAll('section .stretch')).forEach(function (element) {
    // Determine how much vertical space we can use
    var limit = 5; // hard limit
    var parent = element.parentNode;
    while (parent.nodeName !== 'SECTION' && limit > 0) {
      parent = parent.parentNode;
      limit--;
    }
    if (limit === 0) {
      // unable to find parent, aborting!
      return;
    }
    var remainingHeight = getRemainingHeight(element, parent, height);
    // Consider the aspect ratio of media elements
    if (/(img|video)/gi.test(element.nodeName)) {
      var nw = element.naturalWidth || element.videoWidth, nh = element.naturalHeight || element.videoHeight;
      var es = Math.min(width / nw, remainingHeight / nh);
      element.style.width = (nw * es) + 'px';
      element.style.height = (nh * es) + 'px';
    } else {
      element.style.width = width + 'px';
      element.style.height = remainingHeight + 'px';
    }
  });
}

function toArray(o) {
  return Array.prototype.slice.call(o);
}

Reveal.addEventListener('slidechanged', function () {
  layoutSlideContents("100%", "100%")
});
Reveal.addEventListener('ready', function () {
  layoutSlideContents("100%", "100%")
});
Reveal.addEventListener('resize', function () {
  layoutSlideContents("100%", "100%")
});</script><link rel="stylesheet" href="reveal.js/lib/css/monokai.css"/>
<script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/9.18.1/highlight.min.js"></script>
<script src="https://cdnjs.cloudflare.com/ajax/libs/highlight.js/9.18.1/languages/vhdl.min.js"></script>

<script>

/* highlightjs-line-numbers.js 2.6.0 | (C) 2018 Yauheni Pakala | MIT License | github.com/wcoder/highlightjs-line-numbers.js */
/* Edited by Hakim for reveal.js; removed async timeout */
!function(n,e){"use strict";function t(){var n=e.createElement("style");n.type="text/css",n.innerHTML=g(".{0}{border-collapse:collapse}.{0} td{padding:0}.{1}:before{content:attr({2})}",[v,L,b]),e.getElementsByTagName("head")[0].appendChild(n)}function r(t){"interactive"===e.readyState||"complete"===e.readyState?i(t):n.addEventListener("DOMContentLoaded",function(){i(t)})}function i(t){try{var r=e.querySelectorAll("code.hljs,code.nohighlight");for(var i in r)r.hasOwnProperty(i)&&l(r[i],t)}catch(o){n.console.error("LineNumbers error: ",o)}}function l(n,e){"object"==typeof n&&f(function(){n.innerHTML=s(n,e)})}function o(n,e){if("string"==typeof n){var t=document.createElement("code");return t.innerHTML=n,s(t,e)}}function s(n,e){e=e||{singleLine:!1};var t=e.singleLine?0:1;return c(n),a(n.innerHTML,t)}function a(n,e){var t=u(n);if(""===t[t.length-1].trim()&&t.pop(),t.length>e){for(var r="",i=0,l=t.length;i<l;i++)r+=g('<tr><td class="{0}"><div class="{1} {2}" {3}="{5}"></div></td><td class="{4}"><div class="{1}">{6}</div></td></tr>',[j,m,L,b,p,i+1,t[i].length>0?t[i]:" "]);return g('<table class="{0}">{1}</table>',[v,r])}return n}function c(n){var e=n.childNodes;for(var t in e)if(e.hasOwnProperty(t)){var r=e[t];h(r.textContent)>0&&(r.childNodes.length>0?c(r):d(r.parentNode))}}function d(n){var e=n.className;if(/hljs-/.test(e)){for(var t=u(n.innerHTML),r=0,i="";r<t.length;r++){var l=t[r].length>0?t[r]:" ";i+=g('<span class="{0}">{1}</span>\n',[e,l])}n.innerHTML=i.trim()}}function u(n){return 0===n.length?[]:n.split(y)}function h(n){return(n.trim().match(y)||[]).length}function f(e){e()}function g(n,e){return n.replace(/{(\d+)}/g,function(n,t){return e[t]?e[t]:n})}var v="hljs-ln",m="hljs-ln-line",p="hljs-ln-code",j="hljs-ln-numbers",L="hljs-ln-n",b="data-line-number",y=/\r\n|\r|\n/g;n.hljs?(n.hljs.initLineNumbersOnLoad=r,n.hljs.lineNumbersBlock=l,n.hljs.lineNumbersValue=o,t()):n.console.error("highlight.js not detected!")}(window,document);

/**
 * This reveal.js plugin is wrapper around the highlight.js
 * syntax highlighting library.
 */
(function( root, factory ) {
  if (typeof define === 'function' && define.amd) {
    root.RevealHighlight = factory();
  } else if( typeof exports === 'object' ) {
    module.exports = factory();
  } else {
    // Browser globals (root is window)
    root.RevealHighlight = factory();
  }
}( this, function() {

  // Function to perform a better "data-trim" on code snippets
  // Will slice an indentation amount on each line of the snippet (amount based on the line having the lowest indentation length)
  function betterTrim(snippetEl) {
    // Helper functions
    function trimLeft(val) {
      // Adapted from https://developer.mozilla.org/en-US/docs/Web/JavaScript/Reference/Global_Objects/String/Trim#Polyfill
      return val.replace(/^[\s\uFEFF\xA0]+/g, '');
    }
    function trimLineBreaks(input) {
      var lines = input.split('\n');

      // Trim line-breaks from the beginning
      for (var i = 0; i < lines.length; i++) {
        if (lines[i].trim() === '') {
          lines.splice(i--, 1);
        } else break;
      }

      // Trim line-breaks from the end
      for (var i = lines.length-1; i >= 0; i--) {
        if (lines[i].trim() === '') {
          lines.splice(i, 1);
        } else break;
      }

      return lines.join('\n');
    }

    // Main function for betterTrim()
    return (function(snippetEl) {
      var content = trimLineBreaks(snippetEl.innerHTML);
      var lines = content.split('\n');
      // Calculate the minimum amount to remove on each line start of the snippet (can be 0)
      var pad = lines.reduce(function(acc, line) {
        if (line.length > 0 && trimLeft(line).length > 0 && acc > line.length - trimLeft(line).length) {
          return line.length - trimLeft(line).length;
        }
        return acc;
      }, Number.POSITIVE_INFINITY);
      // Slice each line with this amount
      return lines.map(function(line, index) {
        return line.slice(pad);
      })
        .join('\n');
    })(snippetEl);
  }

  var RevealHighlight = {

    HIGHLIGHT_STEP_DELIMITER: '|',
    HIGHLIGHT_LINE_DELIMITER: ',',
    HIGHLIGHT_LINE_RANGE_DELIMITER: '-',

    init: function() {

      // Read the plugin config options and provide fallbacks
      var config = Reveal.getConfig().highlight || {};
      config.highlightOnLoad = typeof config.highlightOnLoad === 'boolean' ? config.highlightOnLoad : true;
      config.escapeHTML = typeof config.escapeHTML === 'boolean' ? config.escapeHTML : true;

      [].slice.call( document.querySelectorAll( '.reveal pre code' ) ).forEach( function( block ) {

        // Trim whitespace if the "data-trim" attribute is present
        if( block.hasAttribute( 'data-trim' ) && typeof block.innerHTML.trim === 'function' ) {
          block.innerHTML = betterTrim( block );
        }

        // Escape HTML tags unless the "data-noescape" attrbute is present
        if( config.escapeHTML && !block.hasAttribute( 'data-noescape' )) {
          block.innerHTML = block.innerHTML.replace( /</g,"&lt;").replace(/>/g, '&gt;' );
        }

        // Re-highlight when focus is lost (for contenteditable code)
        block.addEventListener( 'focusout', function( event ) {
          hljs.highlightBlock( event.currentTarget );
        }, false );

        if( config.highlightOnLoad ) {
          RevealHighlight.highlightBlock( block );
        }
      } );

    },

    /**
     * Highlights a code block. If the <code> node has the
     * 'data-line-numbers' attribute we also generate slide
     * numbers.
     *
     * If the block contains multiple line highlight steps,
     * we clone the block and create a fragment for each step.
     */
    highlightBlock: function( block ) {

      hljs.highlightBlock( block );

      // Don't generate line numbers for empty code blocks
      if( block.innerHTML.trim().length === 0 ) return;

      if( block.hasAttribute( 'data-line-numbers' ) ) {
        hljs.lineNumbersBlock( block, { singleLine: true } );

        // If there is at least one highlight step, generate
        // fragments
        var highlightSteps = RevealHighlight.deserializeHighlightSteps( block.getAttribute( 'data-line-numbers' ) );
        if( highlightSteps.length > 1 ) {

          // If the original code block has a fragment-index,
          // each clone should follow in an incremental sequence
          var fragmentIndex = parseInt( block.getAttribute( 'data-fragment-index' ), 10 );
          if( typeof fragmentIndex !== 'number' || isNaN( fragmentIndex ) ) {
            fragmentIndex = null;
          }

          // Generate fragments for all steps except the original block
          highlightSteps.slice(1).forEach( function( highlight ) {

            var fragmentBlock = block.cloneNode( true );
            fragmentBlock.setAttribute( 'data-line-numbers', RevealHighlight.serializeHighlightSteps( [ highlight ] ) );
            fragmentBlock.classList.add( 'fragment' );
            block.parentNode.appendChild( fragmentBlock );
            RevealHighlight.highlightLines( fragmentBlock );

            if( typeof fragmentIndex === 'number' ) {
              fragmentBlock.setAttribute( 'data-fragment-index', fragmentIndex );
              fragmentIndex += 1;
            }
            else {
              fragmentBlock.removeAttribute( 'data-fragment-index' );
            }

          } );

          block.removeAttribute( 'data-fragment-index' )
          block.setAttribute( 'data-line-numbers', RevealHighlight.serializeHighlightSteps( [ highlightSteps[0] ] ) );

        }

        RevealHighlight.highlightLines( block );

      }

    },

    /**
     * Visually emphasize specific lines within a code block.
     * This only works on blocks with line numbering turned on.
     *
     * @param {HTMLElement} block a <code> block
     * @param {String} [linesToHighlight] The lines that should be
     * highlighted in this format:
     * "1" 		= highlights line 1
     * "2,5"	= highlights lines 2 & 5
     * "2,5-7"	= highlights lines 2, 5, 6 & 7
     */
    highlightLines: function( block, linesToHighlight ) {

      var highlightSteps = RevealHighlight.deserializeHighlightSteps( linesToHighlight || block.getAttribute( 'data-line-numbers' ) );

      if( highlightSteps.length ) {

        highlightSteps[0].forEach( function( highlight ) {

          var elementsToHighlight = [];

          // Highlight a range
          if( typeof highlight.end === 'number' ) {
            elementsToHighlight = [].slice.call( block.querySelectorAll( 'table tr:nth-child(n+'+highlight.start+'):nth-child(-n+'+highlight.end+')' ) );
          }
          // Highlight a single line
          else if( typeof highlight.start === 'number' ) {
            elementsToHighlight = [].slice.call( block.querySelectorAll( 'table tr:nth-child('+highlight.start+')' ) );
          }

          if( elementsToHighlight.length ) {
            elementsToHighlight.forEach( function( lineElement ) {
              lineElement.classList.add( 'highlight-line' );
            } );

            block.classList.add( 'has-highlights' );
          }

        } );

      }

    },

    /**
     * Parses and formats a user-defined string of line
     * numbers to highlight.
     *
     * @example
     * RevealHighlight.deserializeHighlightSteps( '1,2|3,5-10' )
     * // [
     * //   [ { start: 1 }, { start: 2 } ],
     * //   [ { start: 3 }, { start: 5, end: 10 } ]
     * // ]
     */
    deserializeHighlightSteps: function( highlightSteps ) {

      // Remove whitespace
      highlightSteps = highlightSteps.replace( /\s/g, '' );

      // Divide up our line number groups
      highlightSteps = highlightSteps.split( RevealHighlight.HIGHLIGHT_STEP_DELIMITER );

      return highlightSteps.map( function( highlights ) {

        return highlights.split( RevealHighlight.HIGHLIGHT_LINE_DELIMITER ).map( function( highlight ) {

          // Parse valid line numbers
          if( /^[\d-]+$/.test( highlight ) ) {

            highlight = highlight.split( RevealHighlight.HIGHLIGHT_LINE_RANGE_DELIMITER );

            var lineStart = parseInt( highlight[0], 10 ),
              lineEnd = parseInt( highlight[1], 10 );

            if( isNaN( lineEnd ) ) {
              return {
                start: lineStart
              };
            }
            else {
              return {
                start: lineStart,
                end: lineEnd
              };
            }

          }
          // If no line numbers are provided, no code will be highlighted
          else {

            return {};

          }

        } );

      } );

    },

    /**
     * Serializes parsed line number data into a string so
     * that we can store it in the DOM.
     */
    serializeHighlightSteps: function( highlightSteps ) {

      return highlightSteps.map( function( highlights ) {

        return highlights.map( function( highlight ) {

          // Line range
          if( typeof highlight.end === 'number' ) {
            return highlight.start + RevealHighlight.HIGHLIGHT_LINE_RANGE_DELIMITER + highlight.end;
          }
          // Single line
          else if( typeof highlight.start === 'number' ) {
            return highlight.start;
          }
          // All lines
          else {
            return '';
          }

        } ).join( RevealHighlight.HIGHLIGHT_LINE_DELIMITER );

      } ).join( RevealHighlight.HIGHLIGHT_STEP_DELIMITER );

    }

  }

  Reveal.registerPlugin( 'highlight', RevealHighlight );

  return RevealHighlight;

}));
        
hljs.initHighlightingOnLoad();
</script></body></html>