|test_led
i_clk => ~NO_FANOUT~


|test_led|leds_machine:U1
i_clk => o_done~reg0.CLK
i_clk => o_prepare~reg0.CLK
i_clk => o_temp~reg0.CLK
i_clk => o_repo~reg0.CLK
i_clk => o_sugar~reg0.CLK
i_clk => o_size~reg0.CLK
i_clk => o_type_3~reg0.CLK
i_clk => o_type_2~reg0.CLK
i_clk => o_type_1~reg0.CLK
i_clk => w_t_seg[0].CLK
i_clk => w_t_seg[1].CLK
i_clk => w_t_seg[2].CLK
i_clk => w_t_seg[3].CLK
i_clk => w_timer[0].CLK
i_clk => w_timer[1].CLK
i_clk => w_timer[2].CLK
i_clk => w_timer[3].CLK
i_clk => w_timer[4].CLK
i_clk => w_timer[5].CLK
i_clk => w_timer[6].CLK
i_clk => w_timer[7].CLK
i_clk => w_timer[8].CLK
i_clk => w_timer[9].CLK
i_clk => w_timer[10].CLK
i_clk => w_timer[11].CLK
i_clk => w_timer[12].CLK
i_clk => w_timer[13].CLK
i_clk => w_timer[14].CLK
i_clk => w_timer[15].CLK
i_clk => w_timer[16].CLK
i_clk => w_timer[17].CLK
i_clk => w_timer[18].CLK
i_clk => w_timer[19].CLK
i_clk => w_timer[20].CLK
i_clk => w_timer[21].CLK
i_clk => w_timer[22].CLK
i_clk => w_timer[23].CLK
i_clk => w_timer[24].CLK
i_clk => w_timer[25].CLK
i_clk => w_timer[26].CLK
i_clk => \UU1:v_count[0].CLK
i_clk => \UU1:v_count[1].CLK
i_clk => \UU1:v_count[2].CLK
i_clk => \UU1:v_count[3].CLK
i_clk => w_state~4.DATAIN
i_rst => w_t_seg[0].ACLR
i_rst => w_t_seg[1].ACLR
i_rst => w_t_seg[2].ACLR
i_rst => w_t_seg[3].ACLR
i_rst => w_timer[0].ACLR
i_rst => w_timer[1].ACLR
i_rst => w_timer[2].ACLR
i_rst => w_timer[3].ACLR
i_rst => w_timer[4].ACLR
i_rst => w_timer[5].ACLR
i_rst => w_timer[6].ACLR
i_rst => w_timer[7].ACLR
i_rst => w_timer[8].ACLR
i_rst => w_timer[9].ACLR
i_rst => w_timer[10].ACLR
i_rst => w_timer[11].ACLR
i_rst => w_timer[12].ACLR
i_rst => w_timer[13].ACLR
i_rst => w_timer[14].ACLR
i_rst => w_timer[15].ACLR
i_rst => w_timer[16].ACLR
i_rst => w_timer[17].ACLR
i_rst => w_timer[18].ACLR
i_rst => w_timer[19].ACLR
i_rst => w_timer[20].ACLR
i_rst => w_timer[21].ACLR
i_rst => w_timer[22].ACLR
i_rst => w_timer[23].ACLR
i_rst => w_timer[24].ACLR
i_rst => w_timer[25].ACLR
i_rst => w_timer[26].ACLR
i_rst => w_state~6.DATAIN
i_rst => o_done~reg0.ENA
i_rst => \UU1:v_count[3].ENA
i_rst => \UU1:v_count[2].ENA
i_rst => \UU1:v_count[1].ENA
i_rst => \UU1:v_count[0].ENA
i_rst => o_type_1~reg0.ENA
i_rst => o_type_2~reg0.ENA
i_rst => o_type_3~reg0.ENA
i_rst => o_size~reg0.ENA
i_rst => o_sugar~reg0.ENA
i_rst => o_repo~reg0.ENA
i_rst => o_temp~reg0.ENA
i_rst => o_prepare~reg0.ENA
i_data[0] => Add0.IN4
i_data[0] => v_count.DATAA
i_data[0] => o_type_1.DATAB
i_data[1] => Add0.IN3
i_data[1] => v_count.DATAA
i_data[1] => o_type_2.DATAB
i_data[2] => v_count.OUTPUTSELECT
i_data[2] => v_count.OUTPUTSELECT
i_data[2] => v_count.OUTPUTSELECT
i_data[2] => o_type_3.DATAB
i_data[3] => v_count.OUTPUTSELECT
i_data[3] => v_count.OUTPUTSELECT
i_data[3] => v_count.OUTPUTSELECT
i_data[3] => v_count.OUTPUTSELECT
i_data[3] => o_size.DATAB
i_data[4] => v_count.OUTPUTSELECT
i_data[4] => v_count.OUTPUTSELECT
i_data[4] => v_count.OUTPUTSELECT
i_data[4] => v_count.OUTPUTSELECT
i_data[4] => o_sugar.DATAB
i_data[5] => o_repo.DATAB
i_data[6] => o_temp.DATAB
i_data[7] => UU1.IN1
i_data[7] => o_prepare.DATAB
i_read => w_state.OUTPUTSELECT
i_read => w_state.OUTPUTSELECT
i_read => w_state.OUTPUTSELECT
o_type_1 <= o_type_1~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_type_2 <= o_type_2~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_type_3 <= o_type_3~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_size <= o_size~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_sugar <= o_sugar~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_temp <= o_temp~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_repo <= o_repo~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_prepare <= o_prepare~reg0.DB_MAX_OUTPUT_PORT_TYPE
o_done <= o_done~reg0.DB_MAX_OUTPUT_PORT_TYPE


