TimeQuest Timing Analyzer report for cpu_core
Mon May 06 15:37:58 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CORE_CLK'
 13. Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 14. Slow 1200mV 85C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 15. Slow 1200mV 85C Model Hold: 'i_CORE_CLK'
 16. Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 17. Slow 1200mV 85C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'i_CORE_CLK'
 33. Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 34. Slow 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 35. Slow 1200mV 0C Model Hold: 'i_CORE_CLK'
 36. Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 37. Slow 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'i_CORE_CLK'
 52. Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 53. Fast 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 54. Fast 1200mV 0C Model Hold: 'i_CORE_CLK'
 55. Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 56. Fast 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; cpu_core                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; Clock Name                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                          ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; control_unit:INST_control_unit|r_state[3]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:INST_control_unit|r_state[3] }                    ;
; i_CORE_CLK                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CORE_CLK }                                                   ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instruction_decoder:INST_instruction_decoder|o_BUS_select[0] } ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 161.13 MHz ; 161.13 MHz      ; i_CORE_CLK                                ;                                                ;
; 921.66 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                   ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -5.206 ; -743.034      ;
; control_unit:INST_control_unit|r_state[3]                    ; -3.292 ; -12.362       ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.586 ; -28.994       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                   ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.169 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.357 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.800 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.391  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CORE_CLK'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.206 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 6.113      ;
; -5.164 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 6.093      ;
; -5.163 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 6.096      ;
; -5.135 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 6.042      ;
; -5.115 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 6.022      ;
; -5.107 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 6.014      ;
; -5.076 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.983      ;
; -5.072 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 6.001      ;
; -5.071 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 6.004      ;
; -5.056 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[2]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.963      ;
; -5.043 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.950      ;
; -5.017 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[2]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.924      ;
; -5.005 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.912      ;
; -4.978 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.911      ;
; -4.976 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.883      ;
; -4.972 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.879      ;
; -4.954 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[2]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.861      ;
; -4.944 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                 ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.851      ;
; -4.944 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.873      ;
; -4.943 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.876      ;
; -4.935 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.862      ;
; -4.934 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                 ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.865      ;
; -4.913 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.820      ;
; -4.909 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.838      ;
; -4.908 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                 ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.841      ;
; -4.906 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.090     ; 5.811      ;
; -4.903 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.832      ;
; -4.902 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.835      ;
; -4.886 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.819      ;
; -4.882 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.789      ;
; -4.869 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[1]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.800      ;
; -4.864 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.770      ;
; -4.863 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.799      ;
; -4.851 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.783      ;
; -4.840 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[1]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.771      ;
; -4.821 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.085     ; 5.731      ;
; -4.810 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.739      ;
; -4.809 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                 ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.742      ;
; -4.805 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[2]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.711      ;
; -4.783 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.068     ; 5.710      ;
; -4.782 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.713      ;
; -4.777 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[1]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.708      ;
; -4.771 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.085     ; 5.681      ;
; -4.758 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.691      ;
; -4.757 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[2]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.664      ;
; -4.754 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.090     ; 5.659      ;
; -4.749 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5]                                                 ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.680      ;
; -4.741 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[0]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.082     ; 5.654      ;
; -4.723 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                 ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.656      ;
; -4.722 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.085     ; 5.632      ;
; -4.717 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.085     ; 5.627      ;
; -4.717 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.650      ;
; -4.704 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.633      ;
; -4.703 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.636      ;
; -4.700 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2]                                                 ; ALU:INST_ALU|r_ALU_Result[0]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.082     ; 5.613      ;
; -4.690 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.086     ; 5.599      ;
; -4.690 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.597      ;
; -4.687 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.619      ;
; -4.686 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.622      ;
; -4.680 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.609      ;
; -4.650 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.557      ;
; -4.643 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.549      ;
; -4.640 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.569      ;
; -4.639 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.085     ; 5.549      ;
; -4.639 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.568      ;
; -4.630 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.537      ;
; -4.629 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                 ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.564      ;
; -4.625 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.556      ;
; -4.624 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                 ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.557      ;
; -4.614 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.550      ;
; -4.608 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.536      ;
; -4.607 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.539      ;
; -4.605 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]                                                       ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.512      ;
; -4.597 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.064     ; 5.528      ;
; -4.594 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3]                                                 ; ALU:INST_ALU|r_ALU_Result[2]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.501      ;
; -4.589 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.496      ;
; -4.579 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.508      ;
; -4.552 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.459      ;
; -4.546 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]                                                       ; ALU:INST_ALU|r_ALU_Result[2]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.453      ;
; -4.530 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable                                                      ; ALU:INST_ALU|r_ALU_Result[0]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.082     ; 5.443      ;
; -4.518 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.451      ;
; -4.516 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.422      ;
; -4.514 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4]                                                 ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.421      ;
; -4.512 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.419      ;
; -4.506 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]                                                       ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.413      ;
; -4.504 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.436      ;
; -4.503 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.439      ;
; -4.501 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.437      ;
; -4.492 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7]                                                 ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.399      ;
; -4.470 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.085     ; 5.380      ;
; -4.451 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9]                                                 ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.358      ;
; -4.422 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                                                                      ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.354      ;
; -4.408 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                                                                      ; ALU:INST_ALU|r_ALU_Result[3]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.315      ;
; -4.397 ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0 ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.386     ; 5.006      ;
; -4.396 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                      ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.089     ; 5.302      ;
; -4.396 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                                                                      ; ALU:INST_ALU|r_ALU_Result[6]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.329      ;
; -4.389 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                      ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.317      ;
; -4.389 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                 ; ALU:INST_ALU|r_ALU_Result[4]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.088     ; 5.296      ;
; -4.388 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6]                                                 ; ALU:INST_ALU|r_ALU_Result[5]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.323      ;
; -4.383 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8]                                                 ; ALU:INST_ALU|r_ALU_Result[7]            ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.066     ; 5.312      ;
+--------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.292 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.772      ;
; -3.251 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.731      ;
; -3.190 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.670      ;
; -3.178 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.658      ;
; -3.084 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.564      ;
; -3.044 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.524      ;
; -3.024 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.504      ;
; -3.024 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.002     ; 3.507      ;
; -3.015 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.495      ;
; -2.983 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.463      ;
; -2.961 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 3.439      ;
; -2.918 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.002     ; 3.401      ;
; -2.917 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.002     ; 3.400      ;
; -2.809 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 3.287      ;
; -2.798 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.003     ; 3.280      ;
; -2.786 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.266      ;
; -2.784 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.630      ;
; -2.771 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.617      ;
; -2.750 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.596      ;
; -2.739 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 3.218      ;
; -2.704 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 3.182      ;
; -2.703 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.183      ;
; -2.700 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 3.179      ;
; -2.674 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 3.153      ;
; -2.627 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.002     ; 3.110      ;
; -2.597 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 3.077      ;
; -2.565 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.411      ;
; -2.542 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.359      ; 3.386      ;
; -2.471 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.317      ;
; -2.430 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 2.909      ;
; -2.420 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.266      ;
; -2.390 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.359      ; 3.234      ;
; -2.330 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.176      ;
; -2.323 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 2.798      ;
; -2.309 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 3.158      ;
; -2.308 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.154      ;
; -2.280 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.360      ; 3.125      ;
; -2.258 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 3.104      ;
; -2.214 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 2.692      ;
; -2.192 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.009     ; 2.668      ;
; -2.162 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 2.637      ;
; -2.160 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.360      ; 3.005      ;
; -2.146 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 2.626      ;
; -2.093 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 2.570      ;
; -2.075 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.363      ; 2.923      ;
; -2.075 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 2.552      ;
; -2.006 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 2.852      ;
; -2.005 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.010     ; 2.480      ;
; -1.980 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.829      ;
; -1.902 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 2.379      ;
; -1.877 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 2.357      ;
; -1.857 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.360      ; 2.702      ;
; -1.838 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.359      ; 2.682      ;
; -1.829 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.359      ; 2.673      ;
; -1.826 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 2.313      ;
; -1.810 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.659      ;
; -1.801 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 2.280      ;
; -1.790 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 2.269      ;
; -1.769 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.005     ; 2.249      ;
; -1.754 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 2.231      ;
; -1.751 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 2.228      ;
; -1.739 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 2.216      ;
; -1.699 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.360      ; 2.544      ;
; -1.688 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.364      ; 2.537      ;
; -1.651 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.004     ; 2.132      ;
; -1.626 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 2.103      ;
; -1.604 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 2.450      ;
; -1.559 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 2.405      ;
; -1.543 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 2.389      ;
; -1.519 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.004     ; 2.000      ;
; -1.505 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 1.984      ;
; -1.503 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.006     ; 1.982      ;
; -1.495 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.359      ; 2.339      ;
; -1.484 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.359      ; 2.328      ;
; -1.337 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.008     ; 1.814      ;
; -1.314 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.007     ; 1.792      ;
; -1.265 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.365      ; 2.115      ;
; -1.263 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 2.109      ;
; -1.261 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.361      ; 2.107      ;
; -1.207 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.694      ;
; -1.082 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.569      ;
; -0.085 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 1.018      ;
; -0.055 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.064     ; 0.986      ;
; 0.295  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.063     ; 0.637      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.586 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.047      ; 1.737      ;
; -2.539 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.059      ; 1.702      ;
; -2.442 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.046      ; 1.592      ;
; -2.416 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.042      ; 1.814      ;
; -2.405 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.042      ; 1.803      ;
; -2.290 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.052      ; 1.912      ;
; -2.156 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.049      ; 1.561      ;
; -1.996 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.251      ; 1.715      ;
; -1.991 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.051      ; 1.612      ;
; -1.959 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.260      ; 1.679      ;
; -1.955 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.053      ; 1.578      ;
; -1.950 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.248      ; 1.658      ;
; -1.940 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.255      ; 1.663      ;
; -1.915 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.052      ; 1.667      ;
; -1.886 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.247      ; 1.593      ;
; -1.877 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.055      ; 1.793      ;
; -1.869 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.050      ; 1.619      ;
; -1.848 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.273      ; 1.591      ;
; -1.795 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.061      ; 1.717      ;
; -1.740 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.016     ; 1.979      ;
; -1.734 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.060      ; 1.494      ;
; -1.705 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.260      ; 1.435      ;
; -1.683 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.028     ; 1.910      ;
; -1.667 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.029     ; 1.893      ;
; -1.642 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.261      ; 1.373      ;
; -1.623 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.258      ; 1.349      ;
; -1.582 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.024     ; 1.804      ;
; -1.555 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.072      ; 1.712      ;
; -1.511 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.037     ; 1.722      ;
; -1.500 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.022     ; 1.850      ;
; -1.499 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.076      ; 1.660      ;
; -1.488 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.037     ; 1.699      ;
; -1.452 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.186      ; 1.591      ;
; -1.422 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.054      ; 1.337      ;
; -1.418 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.028     ; 1.635      ;
; -1.418 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.016     ; 1.774      ;
; -1.371 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.016     ; 1.600      ;
; -1.349 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.024     ; 1.560      ;
; -1.309 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.173      ; 1.435      ;
; -1.303 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.026     ; 1.512      ;
; -1.283 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.025     ; 1.504      ;
; -1.274 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.029     ; 1.490      ;
; -1.247 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.023     ; 1.470      ;
; -1.246 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.174      ; 1.373      ;
; -1.239 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.030     ; 1.457      ;
; -1.182 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.079      ; 1.346      ;
; -1.168 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.016     ; 1.387      ;
; -1.045 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.023     ; 1.394      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                         ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.169 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[3]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 2.948      ;
; 0.169 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.380      ;
; 0.172 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[6]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 2.951      ;
; 0.247 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[2]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.026      ;
; 0.287 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[0]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.066      ;
; 0.301 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.381      ; 0.869      ;
; 0.305 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.516      ;
; 0.307 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.518      ;
; 0.311 ; InstrucReg:INST_InstrucReg|r_register[14]                              ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.383      ; 0.881      ;
; 0.314 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.028      ; 0.529      ;
; 0.316 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.028      ; 0.531      ;
; 0.318 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.025      ; 0.530      ;
; 0.319 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.530      ;
; 0.320 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.025      ; 0.532      ;
; 0.321 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.532      ;
; 0.328 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.895      ;
; 0.331 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.542      ;
; 0.333 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.900      ;
; 0.335 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.343      ; 0.895      ;
; 0.341 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[4]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.120      ;
; 0.344 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.911      ;
; 0.346 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.381      ; 0.914      ;
; 0.347 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.914      ;
; 0.349 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.916      ;
; 0.350 ; InstrucReg:INST_InstrucReg|r_register[15]                              ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.388      ; 0.925      ;
; 0.353 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.920      ;
; 0.353 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.564      ;
; 0.358 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable               ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_INTERRUPT_active                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_state[1]                              ; control_unit:INST_control_unit|r_state[1]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; control_unit:INST_control_unit|r_state[5]                              ; control_unit:INST_control_unit|r_state[5]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; branch_control:INST_branch_control|r_INTERRUPT_enable                  ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.928      ;
; 0.361 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.348      ; 0.926      ;
; 0.362 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[2]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.580      ;
; 0.365 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.347      ; 0.929      ;
; 0.372 ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[20]                      ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.590      ;
; 0.372 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.348      ; 0.937      ;
; 0.373 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.931      ;
; 0.374 ; InstrucReg:INST_InstrucReg|r_register[26]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; InstrucReg:INST_InstrucReg|r_register[23]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.594      ;
; 0.377 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 0.944      ;
; 0.378 ; branch_control:INST_branch_control|r_INTERRUPT_set                     ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.596      ;
; 0.380 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.377      ; 0.944      ;
; 0.380 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.342      ; 0.939      ;
; 0.382 ; data_bus:INST_data_bus|o_MEMORY[1]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[1]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.311      ; 0.380      ;
; 0.385 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.347      ; 0.949      ;
; 0.385 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.346      ; 0.948      ;
; 0.386 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.382      ; 0.955      ;
; 0.394 ; InstrucReg:INST_InstrucReg|r_register[18]                              ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[2]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; data_bus:INST_data_bus|o_MEMORY[4]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[4]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.289      ; 0.370      ;
; 0.398 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.390      ; 3.174      ;
; 0.402 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.620      ;
; 0.402 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.620      ;
; 0.403 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.079     ; 0.511      ;
; 0.404 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.622      ;
; 0.407 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.345      ; 0.969      ;
; 0.412 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[6]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.630      ;
; 0.413 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[3]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.631      ;
; 0.425 ; data_bus:INST_data_bus|o_MEMORY[0]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[0]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; -0.053     ; 0.059      ;
; 0.435 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[5]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.214      ;
; 0.442 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.079     ; 0.550      ;
; 0.449 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[15]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.024      ; 0.660      ;
; 0.457 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.248      ; 0.922      ;
; 0.457 ; data_bus:INST_data_bus|o_MEMORY[0]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[0]                                                                            ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.339      ; 0.483      ;
; 0.468 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.247      ;
; 0.475 ; data_bus:INST_data_bus|o_MEMORY[6]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[6]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.314      ; 0.476      ;
; 0.478 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C_WRITE_ENABLE ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[0]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.697      ;
; 0.478 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.174     ; 0.491      ;
; 0.481 ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                     ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.700      ;
; 0.491 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.356      ; 1.064      ;
; 0.494 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[1]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.273      ;
; 0.495 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.389      ; 3.270      ;
; 0.499 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                   ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.717      ;
; 0.505 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.284      ;
; 0.508 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.380      ; 1.075      ;
; 0.510 ; data_bus:INST_data_bus|o_MEMORY[6]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[6]                                                                            ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.323      ; 0.520      ;
; 0.515 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.146      ; 0.878      ;
; 0.516 ; InstrucReg:INST_InstrucReg|r_register[25]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.289      ;
; 0.516 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.174     ; 0.529      ;
; 0.517 ; InstrucReg:INST_InstrucReg|r_register[24]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; InstrucReg:INST_InstrucReg|r_register[4]                               ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.064      ; 0.739      ;
; 0.521 ; InstrucReg:INST_InstrucReg|r_register[4]                               ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.064      ; 0.742      ;
; 0.524 ; InstrucReg:INST_InstrucReg|r_register[3]                               ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.743      ;
; 0.524 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.393      ; 3.303      ;
; 0.527 ; InstrucReg:INST_InstrucReg|r_register[16]                              ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.745      ;
; 0.527 ; InstrucReg:INST_InstrucReg|r_register[16]                              ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[15]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.745      ;
; 0.536 ; data_bus:INST_data_bus|o_MEMORY[6]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[6]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.296      ; 0.519      ;
; 0.538 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.756      ;
; 0.540 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.377      ; 1.104      ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.357 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.063      ; 0.577      ;
; 0.648 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.061      ; 0.866      ;
; 0.686 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.905      ;
; 0.950 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 0.833      ;
; 1.186 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 1.069      ;
; 1.187 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.452      ;
; 1.202 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.467      ;
; 1.386 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.192      ; 1.265      ;
; 1.486 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.576      ; 1.749      ;
; 1.530 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.203      ; 1.420      ;
; 1.537 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.578      ; 1.802      ;
; 1.597 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.582      ; 1.866      ;
; 1.631 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.576      ; 1.894      ;
; 1.633 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 1.516      ;
; 1.668 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.203      ; 1.558      ;
; 1.680 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 1.563      ;
; 1.748 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.193      ; 1.628      ;
; 1.758 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.022      ;
; 1.878 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.142      ;
; 1.885 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.576      ; 2.148      ;
; 1.912 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.176      ;
; 1.920 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.194      ; 1.801      ;
; 1.934 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 2.201      ;
; 1.949 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.213      ;
; 1.950 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.198      ; 1.835      ;
; 1.972 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 2.239      ;
; 1.987 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.576      ; 2.250      ;
; 2.059 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 1.942      ;
; 2.065 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.194      ; 1.946      ;
; 2.069 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 1.953      ;
; 2.087 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.194      ; 1.968      ;
; 2.090 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.194      ; 1.971      ;
; 2.090 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.354      ;
; 2.093 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 1.977      ;
; 2.102 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 2.369      ;
; 2.111 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.198      ; 1.996      ;
; 2.112 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 1.995      ;
; 2.124 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.008      ;
; 2.127 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.011      ;
; 2.198 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.082      ;
; 2.210 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.474      ;
; 2.225 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 2.108      ;
; 2.227 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.198      ; 2.112      ;
; 2.229 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.113      ;
; 2.257 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.203      ; 2.147      ;
; 2.260 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 2.527      ;
; 2.277 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.193      ; 2.157      ;
; 2.305 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.194      ; 2.186      ;
; 2.310 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.574      ;
; 2.353 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 2.236      ;
; 2.373 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.192      ; 2.252      ;
; 2.391 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.655      ;
; 2.429 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.693      ;
; 2.444 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.708      ;
; 2.445 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.198      ; 2.330      ;
; 2.467 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.193      ; 2.347      ;
; 2.478 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.580      ; 2.745      ;
; 2.521 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.785      ;
; 2.529 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.576      ; 2.792      ;
; 2.540 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.424      ;
; 2.544 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.808      ;
; 2.552 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.200      ; 2.439      ;
; 2.576 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.460      ;
; 2.582 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.576      ; 2.845      ;
; 2.595 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.859      ;
; 2.602 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 2.866      ;
; 2.616 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.192      ; 2.495      ;
; 2.618 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.200      ; 2.505      ;
; 2.618 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.196      ; 2.501      ;
; 2.648 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.200      ; 2.535      ;
; 2.670 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.554      ;
; 2.701 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.585      ;
; 2.721 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.605      ;
; 2.734 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.618      ;
; 2.735 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.619      ;
; 2.761 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.192      ; 2.640      ;
; 2.817 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.701      ;
; 2.862 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.746      ;
; 2.875 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.200      ; 2.762      ;
; 2.877 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.761      ;
; 2.913 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 3.177      ;
; 2.928 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.577      ; 3.192      ;
; 2.932 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.197      ; 2.816      ;
; 3.093 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.200      ; 2.980      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.800 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.373      ; 1.203      ;
; 0.888 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.265      ; 1.183      ;
; 0.916 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.371      ; 1.317      ;
; 1.035 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.160      ; 1.225      ;
; 1.038 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.166      ; 1.234      ;
; 1.051 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.384      ; 1.465      ;
; 1.096 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.157      ; 1.283      ;
; 1.157 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.152      ; 1.339      ;
; 1.165 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.153      ; 1.348      ;
; 1.166 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.159      ; 1.355      ;
; 1.167 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.166      ; 1.363      ;
; 1.173 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.159      ; 1.362      ;
; 1.198 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.456      ; 1.184      ;
; 1.201 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.157      ; 1.388      ;
; 1.211 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.461      ; 1.202      ;
; 1.237 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.263      ; 1.530      ;
; 1.283 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.167      ; 1.480      ;
; 1.289 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.155      ; 1.474      ;
; 1.297 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.259      ; 1.586      ;
; 1.326 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.146      ; 1.502      ;
; 1.327 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.459      ; 1.316      ;
; 1.338 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.146      ; 1.514      ;
; 1.419 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.239      ; 1.188      ;
; 1.422 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.159      ; 1.611      ;
; 1.452 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.162      ; 1.644      ;
; 1.462 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.472      ; 1.464      ;
; 1.493 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.446      ; 1.469      ;
; 1.503 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.155      ; 1.688      ;
; 1.510 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.457      ; 1.497      ;
; 1.520 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.166      ; 1.716      ;
; 1.532 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.244      ; 1.306      ;
; 1.532 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.444      ; 1.506      ;
; 1.542 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.153      ; 1.725      ;
; 1.547 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.454      ; 1.531      ;
; 1.590 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.236      ; 1.356      ;
; 1.609 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.450      ; 1.589      ;
; 1.651 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.233      ; 1.414      ;
; 1.660 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.231      ; 1.421      ;
; 1.660 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.238      ; 1.428      ;
; 1.662 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.244      ; 1.436      ;
; 1.667 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.246      ; 1.443      ;
; 1.667 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.237      ; 1.434      ;
; 1.695 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.235      ; 1.460      ;
; 1.784 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.233      ; 1.547      ;
; 1.820 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.227      ; 1.577      ;
; 1.832 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.227      ; 1.589      ;
; 1.836 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.241      ; 1.607      ;
; 1.916 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.238      ; 1.684      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.247  ; 0.463        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.248  ; 0.464        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.351  ; 0.535        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.352  ; 0.536        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|dataa                           ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|dataa                           ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|dataa                         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datab                           ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datad                           ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datad                         ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datad                         ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datad                           ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datad                           ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datad                           ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datad                         ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datad                         ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datad                         ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datad                           ;
; 0.419 ; 0.419        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.566 ; 0.566        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.577 ; 0.577        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datad                           ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datad                           ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datad                         ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datad                         ;
; 0.586 ; 0.586        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datad                           ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datad                           ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datad                         ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datad                         ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datad                           ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datad                         ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.595 ; 0.595        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datab                           ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|dataa                           ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|dataa                         ;
; 0.606 ; 0.606        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|dataa                           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.849 ; 4.252 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.560 ; 2.956 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 2.087 ; 2.528 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.767 ; 3.314 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.767 ; 3.314 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.990 ; 2.455 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.176 ; 2.659 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.850 ; 2.324 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.043 ; 2.475 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.228 ; 2.668 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.076 ; 2.553 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.936 ; 2.414 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.746 ; 3.281 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.746 ; 3.281 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 2.173 ; 2.706 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.311 ; 2.876 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.193 ; 2.686 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.926 ; 2.454 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.868 ; 2.339 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.369 ; 2.898 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.872 ; 2.334 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.937 ; -1.344 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.462 ; -1.880 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.692 ; -2.114 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.465 ; -1.917 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -2.344 ; -2.867 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.600 ; -2.043 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.777 ; -2.239 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.465 ; -1.917 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.601 ; -1.998 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.778 ; -2.181 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.682 ; -2.137 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.547 ; -2.004 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.442 ; -1.869 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -2.309 ; -2.809 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.726 ; -2.227 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.858 ; -2.389 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.745 ; -2.207 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.538 ; -2.042 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.483 ; -1.932 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.912 ; -2.407 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.442 ; -1.869 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.400 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.400 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.368 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.368 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.212 ; 7.370 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.701 ; 5.670 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.899 ; 7.001 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 7.212 ; 7.370 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.905 ; 6.965 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.993 ; 5.962 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.061 ; 6.093 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.736 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.743 ; 5.747 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.848 ; 5.819 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 7.256 ; 7.353 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.705 ; 5.697 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 7.256 ; 7.353 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.850 ; 5.822 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.732 ; 5.712 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 6.756 ; 6.703 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.517 ; 6.558 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.980 ; 6.036 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.756 ; 6.703 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.158 ; 6.160 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.470 ; 6.468 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.490 ; 6.570 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.147 ; 6.191 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.852 ; 5.876 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 6.204 ; 6.283 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.946 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.712 ; 5.714 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.767 ; 5.757 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.730 ; 5.780 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.946 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 7.857 ; 7.998 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.171 ; 6.198 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 6.275 ; 6.291 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.934 ; 7.006 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 7.857 ; 7.998 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.573 ; 6.623 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.257 ; 6.319 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.577 ; 6.621 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 6.079 ; 6.054 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 7.027 ; 7.113 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 6.524 ; 6.550 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.768 ; 5.776 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.839 ; 5.839 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.874 ; 5.849 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.450 ; 5.427 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.430 ; 5.413 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.524 ; 6.550 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.346 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.346 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.314 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.314 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.576 ; 5.544 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.576 ; 5.544 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.725 ; 6.821 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 7.081 ; 7.236 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.731 ; 6.786 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.855 ; 5.823 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.921 ; 5.950 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.608 ; 5.600 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.615 ; 5.616 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.717 ; 5.687 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.578 ; 5.568 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.578 ; 5.568 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 7.119 ; 7.216 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.718 ; 5.688 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.605 ; 5.583 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.721 ; 5.742 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.364 ; 6.404 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.849 ; 5.902 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.589 ; 6.536 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.014 ; 6.014 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.314 ; 6.309 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.339 ; 6.416 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.004 ; 6.043 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.721 ; 5.742 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 6.057 ; 6.131 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.586 ; 5.585 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.586 ; 5.585 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.638 ; 5.626 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.609 ; 5.657 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.809 ; 5.804 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.938 ; 5.911 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.026 ; 6.051 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 6.125 ; 6.139 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.759 ; 6.826 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 7.700 ; 7.839 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.419 ; 6.466 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.108 ; 6.166 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.423 ; 6.464 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.938 ; 5.911 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.899 ; 6.984 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.315 ; 5.297 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.639 ; 5.648 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.709 ; 5.707 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.742 ; 5.716 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.335 ; 5.310 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.315 ; 5.297 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.372 ; 6.396 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                          ;
+-------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+-------------+-----------------+-------------------------------------------+------------------------------------------------+
; 182.15 MHz  ; 182.15 MHz      ; i_CORE_CLK                                ;                                                ;
; 1038.42 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -4.490 ; -632.497      ;
; control_unit:INST_control_unit|r_state[3]                    ; -2.980 ; -11.263       ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.369 ; -25.865       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.094 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.312 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.785 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.435  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                     ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -4.490 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.407      ;
; -4.487 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.404      ;
; -4.486 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.403      ;
; -4.479 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.418      ;
; -4.476 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.413      ;
; -4.463 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.380      ;
; -4.461 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.378      ;
; -4.438 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.355      ;
; -4.425 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.342      ;
; -4.410 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.327      ;
; -4.385 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.302      ;
; -4.382 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.321      ;
; -4.379 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.316      ;
; -4.373 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.290      ;
; -4.357 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.274      ;
; -4.348 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.265      ;
; -4.325 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.264      ;
; -4.323 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.260      ;
; -4.320 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.237      ;
; -4.317 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 5.259      ;
; -4.295 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.232      ;
; -4.286 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.203      ;
; -4.285 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.222      ;
; -4.278 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.217      ;
; -4.277 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.079     ; 5.193      ;
; -4.275 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.192      ;
; -4.270 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.207      ;
; -4.269 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.186      ;
; -4.266 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.204      ;
; -4.263 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.199      ;
; -4.246 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.163      ;
; -4.243 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.182      ;
; -4.240 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.177      ;
; -4.240 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.179      ;
; -4.228 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.167      ;
; -4.205 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.142      ;
; -4.195 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.135      ;
; -4.184 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.101      ;
; -4.167 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.084      ;
; -4.165 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.102      ;
; -4.157 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.096      ;
; -4.156 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.077      ;
; -4.154 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.091      ;
; -4.153 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.074      ;
; -4.145 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.079     ; 5.061      ;
; -4.143 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 5.063      ;
; -4.135 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.052      ;
; -4.134 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.072      ;
; -4.133 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.054      ;
; -4.133 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.070      ;
; -4.131 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.067      ;
; -4.124 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.063      ;
; -4.115 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.036      ;
; -4.112 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.050      ;
; -4.104 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 5.021      ;
; -4.102 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.039      ;
; -4.094 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 5.015      ;
; -4.092 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 5.034      ;
; -4.089 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.028      ;
; -4.086 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.025      ;
; -4.080 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.997      ;
; -4.078 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.015      ;
; -4.070 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 5.009      ;
; -4.067 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 5.004      ;
; -4.062 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.979      ;
; -4.051 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.994      ;
; -4.048 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.989      ;
; -4.045 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.962      ;
; -4.039 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.959      ;
; -4.036 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.957      ;
; -4.029 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.946      ;
; -4.005 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.077     ; 4.923      ;
; -4.003 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.945      ;
; -4.003 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.942      ;
; -4.000 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.940      ;
; -3.997 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.914      ;
; -3.992 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.913      ;
; -3.982 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.077     ; 4.900      ;
; -3.981 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.920      ;
; -3.980 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.918      ;
; -3.978 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.915      ;
; -3.966 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.883      ;
; -3.963 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.075     ; 4.883      ;
; -3.942 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.859      ;
; -3.919 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.077     ; 4.837      ;
; -3.916 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.855      ;
; -3.915 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.832      ;
; -3.906 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.823      ;
; -3.900 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.817      ;
; -3.898 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.835      ;
; -3.897 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.840      ;
; -3.895 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.838      ;
; -3.892 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.833      ;
; -3.862 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.799      ;
; -3.854 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.078     ; 4.771      ;
; -3.852 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.789      ;
; -3.852 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.056     ; 4.791      ;
; -3.851 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.074     ; 4.772      ;
; -3.835 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.053     ; 4.777      ;
; -3.832 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK   ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.775      ;
+--------+----------------------------------------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.980 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.386      ;
; -2.942 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.348      ;
; -2.883 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.289      ;
; -2.871 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.277      ;
; -2.816 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.222      ;
; -2.784 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.190      ;
; -2.753 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.159      ;
; -2.750 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.076     ; 3.159      ;
; -2.744 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.150      ;
; -2.729 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 3.135      ;
; -2.658 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 3.063      ;
; -2.626 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 3.036      ;
; -2.620 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 3.030      ;
; -2.555 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.076     ; 2.964      ;
; -2.551 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.957      ;
; -2.535 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 3.262      ;
; -2.526 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 2.931      ;
; -2.510 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 3.237      ;
; -2.503 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.909      ;
; -2.473 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 3.200      ;
; -2.429 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.835      ;
; -2.421 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 2.826      ;
; -2.411 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.817      ;
; -2.392 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.798      ;
; -2.372 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 2.782      ;
; -2.324 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.730      ;
; -2.282 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 3.009      ;
; -2.260 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.241      ; 2.986      ;
; -2.214 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.941      ;
; -2.201 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.928      ;
; -2.191 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.597      ;
; -2.158 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.085     ; 2.558      ;
; -2.132 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.859      ;
; -2.132 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.245      ; 2.862      ;
; -2.128 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.241      ; 2.854      ;
; -2.071 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.798      ;
; -2.062 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.789      ;
; -2.032 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.759      ;
; -2.030 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.085     ; 2.430      ;
; -1.990 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 2.395      ;
; -1.971 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.078     ; 2.378      ;
; -1.961 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 2.363      ;
; -1.938 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.665      ;
; -1.909 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 2.312      ;
; -1.907 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.245      ; 2.637      ;
; -1.851 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.081     ; 2.255      ;
; -1.846 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.573      ;
; -1.820 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 2.222      ;
; -1.802 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.533      ;
; -1.735 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 2.138      ;
; -1.734 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.078     ; 2.141      ;
; -1.687 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.414      ;
; -1.678 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 2.088      ;
; -1.665 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.241      ; 2.391      ;
; -1.654 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 2.057      ;
; -1.640 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.241      ; 2.366      ;
; -1.633 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.364      ;
; -1.629 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 2.035      ;
; -1.609 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.078     ; 2.016      ;
; -1.600 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.081     ; 2.004      ;
; -1.597 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.081     ; 2.001      ;
; -1.583 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.081     ; 1.987      ;
; -1.550 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.277      ;
; -1.531 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 2.262      ;
; -1.511 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 1.916      ;
; -1.503 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.083     ; 1.905      ;
; -1.447 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.174      ;
; -1.428 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.243      ; 2.156      ;
; -1.392 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.241      ; 2.118      ;
; -1.392 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.242      ; 2.119      ;
; -1.386 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 1.792      ;
; -1.379 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.078     ; 1.786      ;
; -1.377 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.079     ; 1.783      ;
; -1.377 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.241      ; 2.103      ;
; -1.213 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.082     ; 1.616      ;
; -1.204 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.080     ; 1.609      ;
; -1.185 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.243      ; 1.913      ;
; -1.176 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.243      ; 1.904      ;
; -1.148 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.246      ; 1.879      ;
; -1.127 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 1.537      ;
; -1.023 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.075     ; 1.433      ;
; 0.037  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.904      ;
; 0.063  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.056     ; 0.876      ;
; 0.378  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.055     ; 0.562      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.369 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.048     ; 1.554      ;
; -2.316 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.038     ; 1.511      ;
; -2.221 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.049     ; 1.405      ;
; -2.206 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.051     ; 1.625      ;
; -2.205 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.051     ; 1.624      ;
; -2.068 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.041     ; 1.696      ;
; -1.956 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.045     ; 1.381      ;
; -1.825 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.131      ; 1.531      ;
; -1.805 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.042     ; 1.432      ;
; -1.797 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.129      ; 1.494      ;
; -1.778 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.139      ; 1.485      ;
; -1.776 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.134      ; 1.485      ;
; -1.772 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.041     ; 1.400      ;
; -1.739 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.128      ; 1.435      ;
; -1.735 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.042     ; 1.475      ;
; -1.731 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.039     ; 1.609      ;
; -1.700 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.044     ; 1.438      ;
; -1.697 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.153      ; 1.427      ;
; -1.640 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.034     ; 1.523      ;
; -1.585 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.034     ; 1.333      ;
; -1.561 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.142      ; 1.280      ;
; -1.497 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.143      ; 1.217      ;
; -1.494 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.071     ; 1.751      ;
; -1.481 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.137      ; 1.193      ;
; -1.475 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.081     ; 1.722      ;
; -1.455 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.082     ; 1.701      ;
; -1.363 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.077     ; 1.608      ;
; -1.342 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.014      ; 1.528      ;
; -1.310 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.040     ; 1.187      ;
; -1.309 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.075     ; 1.661      ;
; -1.300 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.082     ; 1.542      ;
; -1.297 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.082     ; 1.539      ;
; -1.293 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.017      ; 1.482      ;
; -1.244 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.113      ; 1.428      ;
; -1.231 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.080     ; 1.472      ;
; -1.218 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.070     ; 1.575      ;
; -1.178 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.070     ; 1.429      ;
; -1.154 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.077     ; 1.388      ;
; -1.119 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.079     ; 1.351      ;
; -1.108 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.102      ; 1.281      ;
; -1.100 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.078     ; 1.344      ;
; -1.083 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.081     ; 1.323      ;
; -1.067 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.077     ; 1.312      ;
; -1.048 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.076     ; 1.296      ;
; -1.044 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.103      ; 1.218      ;
; -1.004 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.069     ; 1.246      ;
; -0.998 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.020      ; 1.190      ;
; -0.888 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.076     ; 1.239      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                         ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.094 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.078      ; 0.346      ;
; 0.116 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[3]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.202      ; 2.672      ;
; 0.119 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[6]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.202      ; 2.675      ;
; 0.180 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[2]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.202      ; 2.736      ;
; 0.219 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.077      ; 0.470      ;
; 0.221 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.077      ; 0.472      ;
; 0.226 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.078      ; 0.478      ;
; 0.226 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.078      ; 0.478      ;
; 0.228 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.078      ; 0.480      ;
; 0.228 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.078      ; 0.480      ;
; 0.228 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.074      ; 0.476      ;
; 0.229 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[0]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.202      ; 2.785      ;
; 0.229 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.074      ; 0.477      ;
; 0.239 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.077      ; 0.490      ;
; 0.251 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.363      ; 0.813      ;
; 0.259 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.077      ; 0.510      ;
; 0.288 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.798      ;
; 0.288 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.362      ; 0.849      ;
; 0.293 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.368      ; 0.860      ;
; 0.294 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.367      ; 0.860      ;
; 0.299 ; InstrucReg:INST_InstrucReg|r_register[14]                              ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.343      ; 0.811      ;
; 0.302 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.361      ; 0.862      ;
; 0.303 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.367      ; 0.869      ;
; 0.304 ; data_bus:INST_data_bus|o_MEMORY[1]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[1]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.366      ; 0.344      ;
; 0.307 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.021     ; 0.460      ;
; 0.311 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[4]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.866      ;
; 0.311 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.366      ; 0.876      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable               ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_unit:INST_control_unit|r_state[5]                              ; control_unit:INST_control_unit|r_state[5]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_INTERRUPT_active                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_state[1]                              ; control_unit:INST_control_unit|r_state[1]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; branch_control:INST_branch_control|r_INTERRUPT_enable                  ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; data_bus:INST_data_bus|o_MEMORY[4]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[4]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.348      ; 0.336      ;
; 0.317 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.366      ; 0.882      ;
; 0.320 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[2]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.831      ;
; 0.322 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.365      ; 0.886      ;
; 0.325 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.835      ;
; 0.330 ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[20]                      ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.529      ;
; 0.331 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.841      ;
; 0.336 ; InstrucReg:INST_InstrucReg|r_register[15]                              ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.346      ; 0.851      ;
; 0.336 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.846      ;
; 0.337 ; branch_control:INST_branch_control|r_INTERRUPT_set                     ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.535      ;
; 0.338 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.848      ;
; 0.338 ; data_bus:INST_data_bus|o_MEMORY[0]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[0]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.041      ; 0.053      ;
; 0.340 ; InstrucReg:INST_InstrucReg|r_register[26]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.850      ;
; 0.341 ; InstrucReg:INST_InstrucReg|r_register[23]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.540      ;
; 0.342 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.021     ; 0.495      ;
; 0.346 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.340      ; 0.855      ;
; 0.349 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.859      ;
; 0.349 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.902      ;
; 0.354 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[15]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.078      ; 0.606      ;
; 0.355 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.273      ; 0.827      ;
; 0.357 ; InstrucReg:INST_InstrucReg|r_register[18]                              ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[2]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[5]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.202      ; 2.913      ;
; 0.363 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.562      ;
; 0.365 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.875      ;
; 0.365 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.563      ;
; 0.366 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.564      ;
; 0.367 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[6]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.566      ;
; 0.367 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.337      ; 0.873      ;
; 0.369 ; data_bus:INST_data_bus|o_MEMORY[0]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[0]                                                                            ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.393      ; 0.436      ;
; 0.370 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.103     ; 0.441      ;
; 0.374 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[3]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.573      ;
; 0.378 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.341      ; 0.888      ;
; 0.381 ; data_bus:INST_data_bus|o_MEMORY[6]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[6]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.375      ; 0.430      ;
; 0.402 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.368      ; 0.969      ;
; 0.405 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.103     ; 0.476      ;
; 0.406 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.961      ;
; 0.406 ; data_bus:INST_data_bus|o_MEMORY[6]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[6]                                                                            ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.383      ; 0.463      ;
; 0.410 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[1]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.965      ;
; 0.418 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.184      ; 0.801      ;
; 0.427 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.982      ;
; 0.429 ; data_bus:INST_data_bus|o_MEMORY[6]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[6]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.357      ; 0.460      ;
; 0.431 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C_WRITE_ENABLE ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[0]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.630      ;
; 0.435 ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                     ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.633      ;
; 0.443 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.201      ; 2.998      ;
; 0.449 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.364      ; 1.012      ;
; 0.450 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                   ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.649      ;
; 0.450 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.197      ; 3.001      ;
; 0.465 ; InstrucReg:INST_InstrucReg|r_register[25]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.196      ; 3.016      ;
; 0.467 ; InstrucReg:INST_InstrucReg|r_register[24]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.666      ;
; 0.473 ; InstrucReg:INST_InstrucReg|r_register[3]                               ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; InstrucReg:INST_InstrucReg|r_register[16]                              ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; InstrucReg:INST_InstrucReg|r_register[4]                               ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.057      ; 0.674      ;
; 0.474 ; InstrucReg:INST_InstrucReg|r_register[16]                              ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[15]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.673      ;
; 0.475 ; InstrucReg:INST_InstrucReg|r_register[4]                               ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.057      ; 0.676      ;
; 0.477 ; data_bus:INST_data_bus|o_MEMORY[7]                                     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[7]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.193      ; 0.344      ;
; 0.484 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.683      ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.312 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.055      ; 0.511      ;
; 0.590 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.788      ;
; 0.626 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.824      ;
; 0.978 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 0.751      ;
; 1.202 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.434      ; 1.310      ;
; 1.206 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 0.979      ;
; 1.222 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.434      ; 1.330      ;
; 1.389 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.094      ; 1.157      ;
; 1.489 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.432      ; 1.595      ;
; 1.509 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.101      ; 1.284      ;
; 1.528 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.434      ; 1.636      ;
; 1.598 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.436      ; 1.708      ;
; 1.611 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 1.384      ;
; 1.635 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.432      ; 1.741      ;
; 1.639 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.101      ; 1.414      ;
; 1.650 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.098      ; 1.422      ;
; 1.719 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 1.826      ;
; 1.723 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.095      ; 1.492      ;
; 1.829 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.432      ; 1.935      ;
; 1.844 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 1.951      ;
; 1.868 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.436      ; 1.978      ;
; 1.873 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 1.980      ;
; 1.881 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.096      ; 1.651      ;
; 1.886 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 1.993      ;
; 1.894 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.098      ; 1.666      ;
; 1.903 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.436      ; 2.013      ;
; 1.926 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.432      ; 2.032      ;
; 1.984 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 1.757      ;
; 1.986 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.098      ; 1.758      ;
; 1.997 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.096      ; 1.767      ;
; 2.008 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.115      ;
; 2.009 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.094      ; 1.777      ;
; 2.017 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.096      ; 1.787      ;
; 2.022 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.098      ; 1.794      ;
; 2.033 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.097      ; 1.804      ;
; 2.035 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.436      ; 2.145      ;
; 2.043 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 1.816      ;
; 2.048 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 1.821      ;
; 2.056 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.100      ; 1.830      ;
; 2.107 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 1.880      ;
; 2.114 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.100      ; 1.888      ;
; 2.124 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.094      ; 1.892      ;
; 2.134 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.241      ;
; 2.138 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 1.911      ;
; 2.142 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.101      ; 1.917      ;
; 2.178 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.435      ; 2.287      ;
; 2.200 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.307      ;
; 2.202 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.095      ; 1.971      ;
; 2.229 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.097      ; 2.000      ;
; 2.255 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.098      ; 2.027      ;
; 2.294 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.094      ; 2.062      ;
; 2.294 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.401      ;
; 2.311 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.100      ; 2.085      ;
; 2.316 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.423      ;
; 2.350 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.457      ;
; 2.375 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.095      ; 2.144      ;
; 2.386 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.436      ; 2.496      ;
; 2.409 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.516      ;
; 2.417 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.524      ;
; 2.425 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.432      ; 2.531      ;
; 2.431 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.102      ; 2.207      ;
; 2.433 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.206      ;
; 2.460 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.233      ;
; 2.461 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.432      ; 2.567      ;
; 2.471 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.092      ; 2.237      ;
; 2.473 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.580      ;
; 2.494 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.601      ;
; 2.498 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.102      ; 2.274      ;
; 2.504 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.098      ; 2.276      ;
; 2.515 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.102      ; 2.291      ;
; 2.526 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.299      ;
; 2.575 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.348      ;
; 2.593 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.366      ;
; 2.604 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.377      ;
; 2.604 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.377      ;
; 2.616 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.092      ; 2.382      ;
; 2.664 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.437      ;
; 2.696 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.469      ;
; 2.708 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.481      ;
; 2.732 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.101      ; 2.507      ;
; 2.757 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.864      ;
; 2.765 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.099      ; 2.538      ;
; 2.769 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.433      ; 2.876      ;
; 2.940 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.102      ; 2.716      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.785 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.277      ; 1.092      ;
; 0.864 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.187      ; 1.081      ;
; 0.905 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.275      ; 1.210      ;
; 0.993 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.087      ; 1.110      ;
; 1.004 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.093      ; 1.127      ;
; 1.025 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.286      ; 1.341      ;
; 1.055 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.084      ; 1.169      ;
; 1.107 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.087      ; 1.224      ;
; 1.116 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.092      ; 1.238      ;
; 1.120 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.086      ; 1.236      ;
; 1.126 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.081      ; 1.237      ;
; 1.127 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.086      ; 1.243      ;
; 1.155 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.084      ; 1.269      ;
; 1.194 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.183      ; 1.407      ;
; 1.209 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.094      ; 1.333      ;
; 1.234 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.083      ; 1.347      ;
; 1.238 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.181      ; 1.449      ;
; 1.239 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.314      ; 1.083      ;
; 1.241 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.320      ; 1.091      ;
; 1.266 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.277 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.081      ; 1.388      ;
; 1.346 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.086      ; 1.462      ;
; 1.362 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.318      ; 1.210      ;
; 1.376 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.089      ; 1.495      ;
; 1.423 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.123      ; 1.076      ;
; 1.426 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.082      ; 1.538      ;
; 1.435 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.091      ; 1.556      ;
; 1.459 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.080      ; 1.569      ;
; 1.482 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.329      ; 1.341      ;
; 1.509 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.304      ; 1.343      ;
; 1.518 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.313      ; 1.361      ;
; 1.530 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.128      ; 1.188      ;
; 1.542 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.302      ; 1.374      ;
; 1.569 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.310      ; 1.409      ;
; 1.581 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.121      ; 1.232      ;
; 1.614 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.308      ; 1.452      ;
; 1.639 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.130      ; 1.299      ;
; 1.642 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.118      ; 1.290      ;
; 1.646 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.123      ; 1.299      ;
; 1.647 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.125      ; 1.302      ;
; 1.653 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.121      ; 1.304      ;
; 1.657 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.114      ; 1.301      ;
; 1.681 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.119      ; 1.330      ;
; 1.765 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.116      ; 1.411      ;
; 1.801 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.112      ; 1.443      ;
; 1.806 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.125      ; 1.461      ;
; 1.812 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.112      ; 1.454      ;
; 1.872 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.123      ; 1.525      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.283  ; 0.499        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.488  ; 0.488        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.511  ; 0.511        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|dataa                           ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|dataa                         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|dataa                           ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datab                           ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datad                           ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datad                           ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datad                           ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datad                         ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datad                         ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datad                         ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datad                           ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datad                         ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datad                         ;
; 0.458 ; 0.458        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datad                           ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.540 ; 0.540        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datad                           ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datad                           ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datad                         ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datad                         ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datad                         ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datad                           ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datad                           ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datad                           ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datad                         ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datad                         ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datab                           ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|dataa                           ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|dataa                         ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|dataa                           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.348 ; 3.735 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.235 ; 2.548 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.816 ; 2.150 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.422 ; 2.848 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.422 ; 2.848 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.730 ; 2.074 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.884 ; 2.271 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.590 ; 1.966 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.766 ; 2.104 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.946 ; 2.277 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.798 ; 2.172 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.663 ; 2.057 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.411 ; 2.821 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.411 ; 2.821 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.874 ; 2.305 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.000 ; 2.461 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.903 ; 2.271 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.658 ; 2.071 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.600 ; 1.982 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.059 ; 2.474 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.611 ; 1.980 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.760 ; -1.095 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.239 ; -1.585 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.467 ; -1.786 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.249 ; -1.611 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -2.047 ; -2.457 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.385 ; -1.716 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.532 ; -1.904 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.249 ; -1.611 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.376 ; -1.683 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.547 ; -1.849 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.448 ; -1.808 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.319 ; -1.698 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.230 ; -1.573 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -2.022 ; -2.410 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.482 ; -1.885 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.602 ; -2.034 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.509 ; -1.851 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.315 ; -1.712 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.259 ; -1.627 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.655 ; -2.043 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.230 ; -1.573 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.303 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.303 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.224 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.224 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 6.906 ; 7.006 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.412 ; 5.336 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.505 ; 6.497 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.906 ; 7.006 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.519 ; 6.505 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.681 ; 5.612 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.744 ; 5.718 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.456 ; 5.429 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.445 ; 5.407 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.550 ; 5.468 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.947 ; 6.996 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.419 ; 5.357 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 6.947 ; 6.996 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.564 ; 5.485 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.446 ; 5.387 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 6.382 ; 6.265 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.172 ; 6.145 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.676 ; 5.688 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.382 ; 6.265 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.833 ; 5.796 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.117 ; 6.090 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.147 ; 6.162 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.822 ; 5.805 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.541 ; 5.528 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.875 ; 5.899 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.645 ; 5.569 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.429 ; 5.376 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.474 ; 5.419 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.448 ; 5.479 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.645 ; 5.569 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 7.519 ; 7.589 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.844 ; 5.822 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.944 ; 5.891 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.537 ; 6.522 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 7.519 ; 7.589 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.217 ; 6.218 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.923 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.231 ; 6.222 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.767 ; 5.715 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.741 ; 6.794 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 6.186 ; 6.140 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.426 ; 5.481 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.534 ; 5.489 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.576 ; 5.495 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.183 ; 5.116 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.163 ; 5.109 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.186 ; 6.140 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.253 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.253 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.175 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.175 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.299 ; 5.223 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.299 ; 5.223 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.348 ; 6.339 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.788 ; 6.888 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.362 ; 6.347 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.557 ; 5.489 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 5.618 ; 5.590 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.341 ; 5.313 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.331 ; 5.293 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.432 ; 5.351 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.306 ; 5.245 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.306 ; 5.245 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 6.826 ; 6.875 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.446 ; 5.368 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.333 ; 5.274 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.424 ; 5.409 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.035 ; 6.009 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.559 ; 5.570 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.231 ; 6.117 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 5.703 ; 5.665 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.976 ; 5.948 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.012 ; 6.026 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 5.693 ; 5.675 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.424 ; 5.409 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.744 ; 5.765 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.317 ; 5.263 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.317 ; 5.263 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.359 ; 5.304 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.340 ; 5.370 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.523 ; 5.448 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.639 ; 5.588 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 5.714 ; 5.691 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.808 ; 5.756 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.379 ; 6.362 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 7.375 ; 7.447 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.078 ; 6.079 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 5.789 ; 5.806 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.091 ; 6.082 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.639 ; 5.588 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.627 ; 6.680 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.060 ; 5.006 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.310 ; 5.366 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.418 ; 5.373 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.456 ; 5.376 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.080 ; 5.013 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.060 ; 5.006 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.049 ; 6.004 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -2.508 ; -268.946      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.645 ; -5.861        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -1.243 ; -11.086       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.052 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.186 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.413 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -471.268      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.373  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.508 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.459      ;
; -2.506 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.438      ;
; -2.484 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.430      ;
; -2.477 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.423      ;
; -2.469 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.401      ;
; -2.466 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.398      ;
; -2.464 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.410      ;
; -2.450 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.382      ;
; -2.449 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.400      ;
; -2.446 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.378      ;
; -2.428 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.360      ;
; -2.418 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.364      ;
; -2.408 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.340      ;
; -2.408 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.340      ;
; -2.402 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.352      ;
; -2.375 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.307      ;
; -2.374 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.325      ;
; -2.372 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.322      ;
; -2.360 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.292      ;
; -2.355 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.287      ;
; -2.354 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.305      ;
; -2.352 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.284      ;
; -2.351 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.302      ;
; -2.343 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.293      ;
; -2.341 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 3.286      ;
; -2.336 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.268      ;
; -2.333 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 3.264      ;
; -2.321 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.275      ;
; -2.320 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.266      ;
; -2.316 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.251      ;
; -2.316 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.252      ;
; -2.314 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.263      ;
; -2.307 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.167     ; 2.617      ;
; -2.303 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.239      ;
; -2.297 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.167     ; 2.607      ;
; -2.295 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.246      ;
; -2.294 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.226      ;
; -2.293 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.241      ;
; -2.289 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.239      ;
; -2.289 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.225      ;
; -2.282 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.217      ;
; -2.277 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.225      ;
; -2.276 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.230      ;
; -2.268 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.218      ;
; -2.266 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.215      ;
; -2.264 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.210      ;
; -2.260 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.051     ; 3.196      ;
; -2.259 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.214      ;
; -2.258 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.196      ;
; -2.258 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.042     ; 3.203      ;
; -2.252 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.184      ;
; -2.251 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.167     ; 2.561      ;
; -2.250 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.056     ; 3.181      ;
; -2.248 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.198      ;
; -2.246 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.194      ;
; -2.245 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.177      ;
; -2.245 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.195      ;
; -2.238 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.176      ;
; -2.231 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.163      ;
; -2.230 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.181      ;
; -2.228 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.178      ;
; -2.215 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.168      ;
; -2.203 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.149      ;
; -2.199 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.145      ;
; -2.196 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.128      ;
; -2.195 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.146      ;
; -2.195 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.127      ;
; -2.193 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.161     ; 2.509      ;
; -2.189 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.139      ;
; -2.187 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.119      ;
; -2.185 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.134      ;
; -2.183 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.132      ;
; -2.182 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.128      ;
; -2.173 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.119      ;
; -2.170 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 3.103      ;
; -2.164 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.110      ;
; -2.160 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 3.093      ;
; -2.157 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.089      ;
; -2.156 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.102      ;
; -2.155 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.032     ; 3.110      ;
; -2.153 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.107      ;
; -2.147 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.079      ;
; -2.141 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.049     ; 3.079      ;
; -2.136 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.068      ;
; -2.134 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.080      ;
; -2.124 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.074      ;
; -2.124 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.074      ;
; -2.118 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.050      ;
; -2.116 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.048      ;
; -2.115 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.047      ;
; -2.114 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 3.047      ;
; -2.110 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.063      ;
; -2.110 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.042      ;
; -2.109 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.158     ; 2.428      ;
; -2.103 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.035      ;
; -2.094 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.026      ;
; -2.089 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.039      ;
; -2.078 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.163     ; 2.392      ;
; -2.076 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 3.011      ;
; -2.068 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 3.000      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.645 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 2.160      ;
; -1.625 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 2.140      ;
; -1.561 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 2.076      ;
; -1.557 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 2.072      ;
; -1.480 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.995      ;
; -1.468 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.983      ;
; -1.463 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.978      ;
; -1.463 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 1.981      ;
; -1.438 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.953      ;
; -1.429 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.042      ; 1.948      ;
; -1.427 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.942      ;
; -1.421 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.935      ;
; -1.415 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.042      ; 1.934      ;
; -1.338 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.852      ;
; -1.333 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 2.062      ;
; -1.332 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 1.850      ;
; -1.331 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 2.060      ;
; -1.311 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 2.040      ;
; -1.308 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.823      ;
; -1.298 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.812      ;
; -1.295 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.810      ;
; -1.269 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.784      ;
; -1.261 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.042      ; 1.780      ;
; -1.255 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.770      ;
; -1.242 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.757      ;
; -1.198 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.927      ;
; -1.197 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.251      ; 1.925      ;
; -1.190 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.705      ;
; -1.154 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.883      ;
; -1.148 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.663      ;
; -1.114 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.251      ; 1.842      ;
; -1.113 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.842      ;
; -1.067 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.034      ; 1.578      ;
; -1.056 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.785      ;
; -1.048 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.777      ;
; -1.045 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.035      ; 1.557      ;
; -1.040 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.255      ; 1.772      ;
; -1.040 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.769      ;
; -1.017 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.746      ;
; -1.005 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.519      ;
; -0.999 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.036      ; 1.512      ;
; -0.984 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.034      ; 1.495      ;
; -0.972 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.486      ;
; -0.963 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.692      ;
; -0.946 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.039      ; 1.462      ;
; -0.932 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.035      ; 1.444      ;
; -0.909 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.255      ; 1.641      ;
; -0.884 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 1.617      ;
; -0.865 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.036      ; 1.378      ;
; -0.845 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.574      ;
; -0.837 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.039      ; 1.353      ;
; -0.830 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.251      ; 1.558      ;
; -0.801 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.039      ; 1.317      ;
; -0.789 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.251      ; 1.517      ;
; -0.789 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.518      ;
; -0.771 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.286      ;
; -0.769 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.283      ;
; -0.768 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 1.501      ;
; -0.764 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.278      ;
; -0.754 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.036      ; 1.267      ;
; -0.753 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.043      ; 1.273      ;
; -0.743 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.258      ;
; -0.697 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.426      ;
; -0.689 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.256      ; 1.422      ;
; -0.685 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.036      ; 1.198      ;
; -0.682 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.196      ;
; -0.661 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.390      ;
; -0.631 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.252      ; 1.360      ;
; -0.616 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.253      ; 1.346      ;
; -0.609 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.041      ; 1.127      ;
; -0.607 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.251      ; 1.335      ;
; -0.604 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.251      ; 1.332      ;
; -0.592 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.107      ;
; -0.592 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.038      ; 1.107      ;
; -0.524 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.036      ; 1.037      ;
; -0.504 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.037      ; 1.018      ;
; -0.480 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.257      ; 1.214      ;
; -0.437 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.253      ; 1.167      ;
; -0.437 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.253      ; 1.167      ;
; -0.411 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.043      ; 0.931      ;
; -0.339 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.043      ; 0.859      ;
; 0.395  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.555      ;
; 0.405  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.038     ; 0.544      ;
; 0.600  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.037     ; 0.350      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -1.243 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.078      ; 0.994      ;
; -1.198 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.087      ; 0.958      ;
; -1.156 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.077      ; 0.906      ;
; -1.116 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.076      ; 1.031      ;
; -1.110 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.076      ; 1.025      ;
; -1.041 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.083      ; 1.087      ;
; -0.973 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.080      ; 0.892      ;
; -0.885 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.194      ; 0.991      ;
; -0.856 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.198      ; 0.966      ;
; -0.855 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.190      ; 0.948      ;
; -0.855 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.083      ; 0.901      ;
; -0.851 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.082      ; 0.896      ;
; -0.847 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.199      ; 0.949      ;
; -0.822 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.211      ; 0.944      ;
; -0.821 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.189      ; 0.913      ;
; -0.805 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.086      ; 1.027      ;
; -0.805 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.082      ; 0.928      ;
; -0.803 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.084      ; 0.928      ;
; -0.736 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.089      ; 0.961      ;
; -0.705 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.089      ; 0.835      ;
; -0.703 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.201      ; 0.815      ;
; -0.646 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.202      ; 0.759      ;
; -0.636 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.198      ; 0.746      ;
; -0.557 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.011     ; 1.119      ;
; -0.537 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.020     ; 1.090      ;
; -0.531 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.021     ; 1.083      ;
; -0.531 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.085      ; 0.752      ;
; -0.479 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.036      ; 0.991      ;
; -0.472 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.016     ; 1.022      ;
; -0.450 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.040      ; 0.966      ;
; -0.443 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.099      ; 0.944      ;
; -0.430 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.022     ; 0.973      ;
; -0.427 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.014     ; 1.056      ;
; -0.423 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.022     ; 0.966      ;
; -0.385 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.020     ; 0.932      ;
; -0.358 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.011     ; 0.990      ;
; -0.340 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.011     ; 0.896      ;
; -0.324 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.089      ; 0.815      ;
; -0.321 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.018     ; 0.863      ;
; -0.319 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.016     ; 0.863      ;
; -0.298 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.021     ; 0.844      ;
; -0.286 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.016     ; 0.836      ;
; -0.282 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.017     ; 0.831      ;
; -0.280 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.018     ; 0.827      ;
; -0.267 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.090      ; 0.759      ;
; -0.230 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.040      ; 0.746      ;
; -0.221 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.011     ; 0.770      ;
; -0.153 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.015     ; 0.781      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                                                                         ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.052 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[3]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.385      ; 1.656      ;
; 0.056 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[6]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.385      ; 1.660      ;
; 0.071 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.015      ; 0.200      ;
; 0.098 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[2]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.385      ; 1.702      ;
; 0.099 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[4]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.702      ;
; 0.109 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[0]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.385      ; 1.713      ;
; 0.118 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.719      ;
; 0.139 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.016      ; 0.269      ;
; 0.141 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.016      ; 0.271      ;
; 0.146 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.017      ; 0.277      ;
; 0.146 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.017      ; 0.277      ;
; 0.147 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.017      ; 0.278      ;
; 0.147 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.017      ; 0.278      ;
; 0.148 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.473      ;
; 0.150 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.016      ; 0.280      ;
; 0.151 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.016      ; 0.281      ;
; 0.156 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.200      ; 0.490      ;
; 0.156 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.016      ; 0.286      ;
; 0.158 ; InstrucReg:INST_InstrucReg|r_register[14]                              ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.226      ; 0.488      ;
; 0.162 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.487      ;
; 0.165 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.490      ;
; 0.169 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                              ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.772      ;
; 0.170 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.016      ; 0.300      ;
; 0.171 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.496      ;
; 0.172 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.497      ;
; 0.172 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.497      ;
; 0.175 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.499      ;
; 0.176 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.204      ; 0.514      ;
; 0.176 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.205      ; 0.515      ;
; 0.177 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.502      ;
; 0.181 ; InstrucReg:INST_InstrucReg|r_register[15]                              ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.230      ; 0.515      ;
; 0.182 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.198      ; 0.514      ;
; 0.183 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.508      ;
; 0.186 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.204      ; 0.524      ;
; 0.187 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; control_unit:INST_control_unit|r_state[5]                              ; control_unit:INST_control_unit|r_state[5]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; branch_control:INST_branch_control|r_INTERRUPT_enable                  ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[6]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_bus:INST_data_bus|o_REGISTER[0]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.199      ; 0.520      ;
; 0.187 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.203      ; 0.524      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[3]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[5]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable               ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_active                      ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                      ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[1]                              ; control_unit:INST_control_unit|r_state[1]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[5]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.385      ; 1.792      ;
; 0.189 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.221      ; 0.514      ;
; 0.189 ; data_bus:INST_data_bus|o_REGISTER[4]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.205      ; 0.528      ;
; 0.191 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.513      ;
; 0.193 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]                   ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.223      ; 0.520      ;
; 0.194 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[2]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[20]                      ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; data_bus:INST_data_bus|o_REGISTER[1]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.202      ; 0.530      ;
; 0.195 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; InstrucReg:INST_InstrucReg|r_register[26]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[3]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.197 ; InstrucReg:INST_InstrucReg|r_register[23]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.316      ;
; 0.198 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.380      ; 1.797      ;
; 0.201 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.798      ;
; 0.201 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.040     ; 0.275      ;
; 0.202 ; branch_control:INST_branch_control|r_INTERRUPT_set                     ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.322      ;
; 0.203 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.804      ;
; 0.206 ; InstrucReg:INST_InstrucReg|r_register[18]                              ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[2]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.325      ;
; 0.210 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.329      ;
; 0.213 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.332      ;
; 0.213 ; data_bus:INST_data_bus|o_REGISTER[2]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[15]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.015      ; 0.342      ;
; 0.216 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.040     ; 0.290      ;
; 0.219 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[3]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.339      ;
; 0.221 ; control_unit:INST_control_unit|r_state[2]                              ; control_unit:INST_control_unit|r_state[6]                                                                                       ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.341      ;
; 0.224 ; data_bus:INST_data_bus|o_REGISTER[7]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.149      ; 0.507      ;
; 0.234 ; data_bus:INST_data_bus|o_REGISTER[6]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.206      ; 0.574      ;
; 0.235 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.827      ;
; 0.235 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.827      ;
; 0.235 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.373      ; 1.827      ;
; 0.239 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.090     ; 0.263      ;
; 0.246 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.095      ; 0.475      ;
; 0.253 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C_WRITE_ENABLE ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[0]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; data_bus:INST_data_bus|o_REGISTER[3]                                   ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                               ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.090     ; 0.277      ;
; 0.255 ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                     ; branch_control:INST_branch_control|o_ADDRESS[1]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.375      ;
; 0.258 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[0]           ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_address_reg0                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.220      ; 0.582      ;
; 0.265 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]                   ; branch_control:INST_branch_control|r_PC_ADDRESS[9]                                                                              ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.384      ;
; 0.266 ; InstrucReg:INST_InstrucReg|r_register[4]                               ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[2]                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.038      ; 0.388      ;
; 0.266 ; InstrucReg:INST_InstrucReg|r_register[4]                               ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[1]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.038      ; 0.388      ;
; 0.268 ; InstrucReg:INST_InstrucReg|r_register[25]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.387      ;
; 0.270 ; InstrucReg:INST_InstrucReg|r_register[24]                              ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[1]                                                                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.389      ;
; 0.272 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.218      ; 0.594      ;
; 0.273 ; InstrucReg:INST_InstrucReg|r_register[3]                               ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[0]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.392      ;
; 0.277 ; control_unit:INST_control_unit|r_state[3]                              ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                    ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.875      ;
; 0.278 ; data_bus:INST_data_bus|o_REGISTER[5]                                   ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.201      ; 0.613      ;
; 0.281 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.400      ;
; 0.282 ; InstrucReg:INST_InstrucReg|r_register[1]                               ; instruction_decoder:INST_instruction_decoder|o_Signed                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; InstrucReg:INST_InstrucReg|r_register[16]                              ; instruction_decoder:INST_instruction_decoder|o_Address_MEM[14]                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.402      ;
; 0.282 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]           ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[9]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.402      ;
; 0.283 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]                ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.402      ;
; 0.284 ; control_unit:INST_control_unit|r_state[3]                              ; control_unit:INST_control_unit|r_state[1]                                                                                       ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.384      ; 1.887      ;
; 0.285 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[4]           ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[9]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.405      ;
+-------+------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.186 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.334 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.455      ;
; 0.358 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.479      ;
; 0.674 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 0.446      ;
; 0.783 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 0.779      ;
; 0.792 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 0.564      ;
; 0.792 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 0.788      ;
; 0.933 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.155      ; 0.702      ;
; 0.940 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 0.935      ;
; 0.979 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 0.975      ;
; 1.016 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.387      ; 1.017      ;
; 1.037 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.162      ; 0.813      ;
; 1.037 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 1.032      ;
; 1.055 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 0.827      ;
; 1.075 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.157      ; 0.846      ;
; 1.084 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.080      ;
; 1.110 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.162      ; 0.886      ;
; 1.117 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 0.887      ;
; 1.149 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.145      ;
; 1.168 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.164      ;
; 1.182 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 1.177      ;
; 1.194 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 0.964      ;
; 1.203 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.161      ; 0.978      ;
; 1.205 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.201      ;
; 1.218 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.385      ; 1.217      ;
; 1.227 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 1.222      ;
; 1.227 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.385      ; 1.226      ;
; 1.273 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.045      ;
; 1.273 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.157      ; 1.044      ;
; 1.285 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 1.055      ;
; 1.285 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.281      ;
; 1.294 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 1.064      ;
; 1.304 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.076      ;
; 1.308 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.080      ;
; 1.313 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.157      ; 1.084      ;
; 1.324 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.385      ; 1.323      ;
; 1.329 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 1.099      ;
; 1.330 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.102      ;
; 1.330 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.326      ;
; 1.348 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.120      ;
; 1.350 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 1.120      ;
; 1.367 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.384      ; 1.365      ;
; 1.369 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.141      ;
; 1.396 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.168      ;
; 1.413 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.185      ;
; 1.414 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 1.184      ;
; 1.414 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.410      ;
; 1.415 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.157      ; 1.186      ;
; 1.417 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.162      ; 1.193      ;
; 1.433 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.429      ;
; 1.436 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.157      ; 1.207      ;
; 1.442 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.438      ;
; 1.464 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.155      ; 1.233      ;
; 1.470 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.466      ;
; 1.476 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.385      ; 1.475      ;
; 1.513 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.509      ;
; 1.514 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 1.509      ;
; 1.518 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.290      ;
; 1.526 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.156      ; 1.296      ;
; 1.530 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.302      ;
; 1.533 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.529      ;
; 1.536 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.532      ;
; 1.538 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.310      ;
; 1.554 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.381      ; 1.549      ;
; 1.557 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.553      ;
; 1.560 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.157      ; 1.331      ;
; 1.562 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.161      ; 1.337      ;
; 1.590 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.161      ; 1.365      ;
; 1.605 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.377      ;
; 1.606 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.378      ;
; 1.611 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.161      ; 1.386      ;
; 1.621 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.393      ;
; 1.625 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.397      ;
; 1.629 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.401      ;
; 1.640 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.154      ; 1.408      ;
; 1.690 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.462      ;
; 1.722 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.494      ;
; 1.723 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.153      ; 1.490      ;
; 1.724 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.160      ; 1.498      ;
; 1.730 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.726      ;
; 1.731 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.503      ;
; 1.739 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.382      ; 1.735      ;
; 1.756 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.158      ; 1.528      ;
; 1.833 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.161      ; 1.608      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.413 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.202      ; 0.645      ;
; 0.443 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.149      ; 0.622      ;
; 0.474 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.201      ; 0.705      ;
; 0.535 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.091      ; 0.656      ;
; 0.535 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.095      ; 0.660      ;
; 0.561 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.088      ; 0.679      ;
; 0.566 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.211      ; 0.807      ;
; 0.595 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.087      ; 0.712      ;
; 0.600 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.090      ; 0.720      ;
; 0.607 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.090      ; 0.727      ;
; 0.610 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.094      ; 0.734      ;
; 0.617 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.084      ; 0.731      ;
; 0.623 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.087      ; 0.740      ;
; 0.647 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.150      ; 0.827      ;
; 0.667 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.095      ; 0.792      ;
; 0.680 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.145      ; 0.855      ;
; 0.687 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.085      ; 0.802      ;
; 0.699 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.083      ; 0.812      ;
; 0.701 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.083      ; 0.814      ;
; 0.745 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.089      ; 0.864      ;
; 0.766 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.092      ; 0.888      ;
; 0.779 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.313      ; 0.622      ;
; 0.799 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.085      ; 0.914      ;
; 0.799 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.317      ; 0.646      ;
; 0.802 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.094      ; 0.926      ;
; 0.809 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.084      ; 0.923      ;
; 0.858 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.316      ; 0.704      ;
; 0.912 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.193      ; 0.635      ;
; 0.950 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.326      ; 0.806      ;
; 0.957 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.305      ; 0.792      ;
; 0.960 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.314      ; 0.804      ;
; 0.967 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.304      ; 0.801      ;
; 0.972 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.198      ; 0.700      ;
; 0.983 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.314      ; 0.827      ;
; 1.001 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.191      ; 0.722      ;
; 1.016 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.309      ; 0.855      ;
; 1.037 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.189      ; 0.756      ;
; 1.040 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.193      ; 0.763      ;
; 1.044 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.197      ; 0.771      ;
; 1.044 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.193      ; 0.767      ;
; 1.048 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.196      ; 0.774      ;
; 1.055 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.186      ; 0.771      ;
; 1.060 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.190      ; 0.780      ;
; 1.125 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.187      ; 0.842      ;
; 1.141 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.185      ; 0.856      ;
; 1.143 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.194      ; 0.867      ;
; 1.143 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.185      ; 0.858      ;
; 1.185 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.192      ; 0.907      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[42]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|address_reg_b[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0  ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.216  ; 0.432        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.384  ; 0.568        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.384  ; 0.568        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.384  ; 0.568        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.385  ; 0.569        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.411  ; 0.595        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|dataa                           ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|dataa                         ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|dataa                           ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datab                           ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datad                           ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datad                         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datad                           ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datad                           ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datad                           ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datad                         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datad                         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datad                         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datad                           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datad                         ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.424 ; 0.424        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|datad                           ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datad                           ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datad                           ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datad                         ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|datad                         ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datad                         ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datad                           ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datad                         ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datad                         ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|datad                           ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datad                         ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datac                         ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|datab                           ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|dataa                           ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|dataa                           ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|dataa                         ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 2.242 ; 2.670 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.424 ; 2.024 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.160 ; 1.767 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.540 ; 2.234 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.540 ; 2.234 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.115 ; 1.742 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.219 ; 1.890 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.034 ; 1.674 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.150 ; 1.763 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.242 ; 1.874 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.130 ; 1.805 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.088 ; 1.732 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.525 ; 2.253 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.525 ; 2.253 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.224 ; 1.900 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.305 ; 2.013 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.211 ; 1.870 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.097 ; 1.769 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.036 ; 1.679 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.322 ; 2.017 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.039 ; 1.662 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.519 ; -1.080 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.823 ; -1.385 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.941 ; -1.531 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.819 ; -1.442 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.304 ; -1.980 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.897 ; -1.507 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.997 ; -1.649 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.819 ; -1.442 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.903 ; -1.493 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.991 ; -1.599 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.912 ; -1.567 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.871 ; -1.498 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.796 ; -1.400 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.283 ; -1.983 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.973 ; -1.628 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.051 ; -1.737 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.962 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.879 ; -1.533 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.821 ; -1.447 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.067 ; -1.739 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.796 ; -1.400 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.023 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.023 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.108 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.108 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 4.414 ; 4.631 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.330 ; 3.400 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.113 ; 4.253 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 4.414 ; 4.631 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 4.090 ; 4.257 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.499 ; 3.589 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.578 ; 3.708 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.387 ; 3.474 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.391 ; 3.460 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.424 ; 3.496 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 4.426 ; 4.618 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.360 ; 3.437 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 4.426 ; 4.618 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.440 ; 3.520 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.376 ; 3.453 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.925 ; 4.029 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.864 ; 3.951 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.590 ; 3.669 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.925 ; 4.029 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.613 ; 3.706 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.794 ; 3.916 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.875 ; 3.995 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.622 ; 3.705 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.445 ; 3.555 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.684 ; 3.812 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.484 ; 3.578 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.367 ; 3.442 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.398 ; 3.470 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.461 ; 3.527 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.484 ; 3.578 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 4.778 ; 5.017 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.632 ; 3.730 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.676 ; 3.762 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 4.107 ; 4.244 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 4.778 ; 5.017 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.914 ; 3.991 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.687 ; 3.795 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.900 ; 4.001 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.567 ; 3.648 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.303 ; 4.483 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.894 ; 3.998 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.469 ; 3.408 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.439 ; 3.531 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.441 ; 3.515 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.209 ; 3.255 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.201 ; 3.250 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.894 ; 3.998 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.075 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.075 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.259 ; 3.325 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.259 ; 3.325 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.010 ; 4.144 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 4.338 ; 4.552 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.988 ; 4.148 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.420 ; 3.506 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.496 ; 3.620 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.314 ; 3.397 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.317 ; 3.382 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.350 ; 3.418 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.287 ; 3.360 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.287 ; 3.360 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 4.348 ; 4.536 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.364 ; 3.441 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.302 ; 3.376 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.369 ; 3.474 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.778 ; 3.860 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.513 ; 3.589 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.830 ; 3.929 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.530 ; 3.619 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.704 ; 3.820 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.789 ; 3.904 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.539 ; 3.619 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.369 ; 3.474 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.598 ; 3.720 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.294 ; 3.365 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.294 ; 3.365 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.323 ; 3.392 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.390 ; 3.453 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.405 ; 3.495 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.486 ; 3.563 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.548 ; 3.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.590 ; 3.672 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 4.004 ; 4.135 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 4.686 ; 4.921 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.825 ; 3.898 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.601 ; 3.705 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.812 ; 3.908 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.486 ; 3.563 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.229 ; 4.405 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.134 ; 3.181 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.392 ; 3.333 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.364 ; 3.452 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.365 ; 3.435 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.143 ; 3.187 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.134 ; 3.181 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.806 ; 3.905 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                         ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                              ; -5.206   ; 0.052 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:INST_control_unit|r_state[3]                    ; -3.292   ; 0.186 ; N/A      ; N/A     ; -1.000              ;
;  i_CORE_CLK                                                   ; -5.206   ; 0.052 ; N/A      ; N/A     ; -3.000              ;
;  instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.586   ; 0.413 ; N/A      ; N/A     ; 0.373               ;
; Design-wide TNS                                               ; -784.39  ; 0.0   ; 0.0      ; 0.0     ; -570.792            ;
;  control_unit:INST_control_unit|r_state[3]                    ; -12.362  ; 0.000 ; N/A      ; N/A     ; -5.000              ;
;  i_CORE_CLK                                                   ; -743.034 ; 0.000 ; N/A      ; N/A     ; -565.792            ;
;  instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -28.994  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 3.849 ; 4.252 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.560 ; 2.956 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 2.087 ; 2.528 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.767 ; 3.314 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.767 ; 3.314 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.990 ; 2.455 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.176 ; 2.659 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.850 ; 2.324 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.043 ; 2.475 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.228 ; 2.668 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.076 ; 2.553 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.936 ; 2.414 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.746 ; 3.281 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 2.746 ; 3.281 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 2.173 ; 2.706 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.311 ; 2.876 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 2.193 ; 2.686 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.926 ; 2.454 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.868 ; 2.339 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 2.369 ; 2.898 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.872 ; 2.334 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -0.519 ; -1.080 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.823 ; -1.385 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.941 ; -1.531 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.819 ; -1.442 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.304 ; -1.980 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.897 ; -1.507 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.997 ; -1.649 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.819 ; -1.442 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.903 ; -1.493 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.991 ; -1.599 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.912 ; -1.567 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.871 ; -1.498 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.796 ; -1.400 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.283 ; -1.983 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.973 ; -1.628 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.051 ; -1.737 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.962 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.879 ; -1.533 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.821 ; -1.447 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.067 ; -1.739 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.796 ; -1.400 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.400 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.400 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.368 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.368 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.212 ; 7.370 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 5.701 ; 5.670 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.899 ; 7.001 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 7.212 ; 7.370 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 6.905 ; 6.965 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 5.993 ; 5.962 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.061 ; 6.093 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.736 ; 5.729 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 5.743 ; 5.747 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.848 ; 5.819 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 7.256 ; 7.353 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.705 ; 5.697 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 7.256 ; 7.353 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.850 ; 5.822 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.732 ; 5.712 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 6.756 ; 6.703 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.517 ; 6.558 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.980 ; 6.036 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 6.756 ; 6.703 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.158 ; 6.160 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.470 ; 6.468 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.490 ; 6.570 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.147 ; 6.191 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.852 ; 5.876 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 6.204 ; 6.283 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.946 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.712 ; 5.714 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.767 ; 5.757 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.730 ; 5.780 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.946 ; 5.943 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 7.857 ; 7.998 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.171 ; 6.198 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 6.275 ; 6.291 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.934 ; 7.006 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 7.857 ; 7.998 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.573 ; 6.623 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 6.257 ; 6.319 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.577 ; 6.621 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 6.079 ; 6.054 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 7.027 ; 7.113 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 6.524 ; 6.550 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.768 ; 5.776 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.839 ; 5.839 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.874 ; 5.849 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.450 ; 5.427 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.430 ; 5.413 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.524 ; 6.550 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.994 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.075 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.075 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.259 ; 3.325 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.259 ; 3.325 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.010 ; 4.144 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 4.338 ; 4.552 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.988 ; 4.148 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.420 ; 3.506 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.496 ; 3.620 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.314 ; 3.397 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.317 ; 3.382 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.350 ; 3.418 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.287 ; 3.360 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.287 ; 3.360 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 4.348 ; 4.536 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.364 ; 3.441 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.302 ; 3.376 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.369 ; 3.474 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.778 ; 3.860 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.513 ; 3.589 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.830 ; 3.929 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 3.530 ; 3.619 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.704 ; 3.820 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.789 ; 3.904 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.539 ; 3.619 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.369 ; 3.474 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.598 ; 3.720 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.294 ; 3.365 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.294 ; 3.365 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.323 ; 3.392 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.390 ; 3.453 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.405 ; 3.495 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.486 ; 3.563 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.548 ; 3.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.590 ; 3.672 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 4.004 ; 4.135 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 4.686 ; 4.921 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.825 ; 3.898 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 3.601 ; 3.705 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.812 ; 3.908 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.486 ; 3.563 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.229 ; 4.405 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.134 ; 3.181 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.392 ; 3.333 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.364 ; 3.452 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.365 ; 3.435 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.143 ; 3.187 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.134 ; 3.181 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 3.806 ; 3.905 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_DATA[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_CORE_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_HALT             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                         ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                                   ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK                                                   ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; i_CORE_CLK                                                   ; 6411     ; 0        ; 0        ; 0        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK                                                   ; 32       ; 24       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 24       ; 0        ; 24       ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                          ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                                   ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK                                                   ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; i_CORE_CLK                                                   ; 6411     ; 0        ; 0        ; 0        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK                                                   ; 32       ; 24       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 24       ; 0        ; 24       ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Mon May 06 15:37:56 2019
Info: Command: quartus_sta cpu_core -c cpu_core
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CORE_CLK i_CORE_CLK
    Info (332105): create_clock -period 1.000 -name control_unit:INST_control_unit|r_state[3] control_unit:INST_control_unit|r_state[3]
    Info (332105): create_clock -period 1.000 -name instruction_decoder:INST_instruction_decoder|o_BUS_select[0] instruction_decoder:INST_instruction_decoder|o_BUS_select[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.206
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.206            -743.034 i_CORE_CLK 
    Info (332119):    -3.292             -12.362 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -2.586             -28.994 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.169
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.169               0.000 i_CORE_CLK 
    Info (332119):     0.357               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.800               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.391               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.490            -632.497 i_CORE_CLK 
    Info (332119):    -2.980             -11.263 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -2.369             -25.865 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.094
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.094               0.000 i_CORE_CLK 
    Info (332119):     0.312               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.785               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.435               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.508            -268.946 i_CORE_CLK 
    Info (332119):    -1.645              -5.861 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -1.243             -11.086 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.052
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.052               0.000 i_CORE_CLK 
    Info (332119):     0.186               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.413               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -471.268 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.373               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Mon May 06 15:37:58 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


