Fitter report for Uni_Projektas
Wed May 17 11:52:07 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed May 17 11:52:07 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Uni_Projektas                                   ;
; Top-level Entity Name              ; UNI_Projektas                                   ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 721 / 4,608 ( 16 % )                            ;
;     Total combinational functions  ; 627 / 4,608 ( 14 % )                            ;
;     Dedicated logic registers      ; 420 / 4,608 ( 9 % )                             ;
; Total registers                    ; 420                                             ;
; Total pins                         ; 77 / 89 ( 87 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 645 / 119,808 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8        ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1216 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1216 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1212    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/simon/Desktop/UNI/VHDL/Uni_Projektas/output_files/Uni_Projektas.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 721 / 4,608 ( 16 % )      ;
;     -- Combinational with no register       ; 301                       ;
;     -- Register only                        ; 94                        ;
;     -- Combinational with a register        ; 326                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 148                       ;
;     -- 3 input functions                    ; 223                       ;
;     -- <=2 input functions                  ; 256                       ;
;     -- Register only                        ; 94                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 320                       ;
;     -- arithmetic mode                      ; 307                       ;
;                                             ;                           ;
; Total registers*                            ; 420 / 4,851 ( 9 % )       ;
;     -- Dedicated logic registers            ; 420 / 4,608 ( 9 % )       ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 57 / 288 ( 20 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 77 / 89 ( 87 % )          ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 5 / 26 ( 19 % )           ;
; Total block memory bits                     ; 645 / 119,808 ( < 1 % )   ;
; Total block memory implementation bits      ; 23,040 / 119,808 ( 19 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 2 / 8 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 9% / 8% / 9%              ;
; Peak interconnect usage (total/H/V)         ; 14% / 12% / 16%           ;
; Maximum fan-out                             ; 322                       ;
; Highest non-global fan-out                  ; 56                        ;
; Total fan-out                               ; 3129                      ;
; Average fan-out                             ; 2.61                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 721 / 4608 ( 16 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 301                 ; 0                              ;
;     -- Register only                        ; 94                  ; 0                              ;
;     -- Combinational with a register        ; 326                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 148                 ; 0                              ;
;     -- 3 input functions                    ; 223                 ; 0                              ;
;     -- <=2 input functions                  ; 256                 ; 0                              ;
;     -- Register only                        ; 94                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 320                 ; 0                              ;
;     -- arithmetic mode                      ; 307                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 420                 ; 0                              ;
;     -- Dedicated logic registers            ; 420 / 4608 ( 9 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 57 / 288 ( 20 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 77                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 645                 ; 0                              ;
; Total RAM block bits                        ; 23040               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 5 / 26 ( 19 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 1 / 10 ( 10 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 322                 ; 1                              ;
;     -- Registered Input Connections         ; 318                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 322                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3149                ; 324                            ;
;     -- Registered Connections               ; 1649                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 323                            ;
;     -- hard_block:auto_generated_inst       ; 323                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 27                  ; 1                              ;
;     -- Output Ports                         ; 29                  ; 1                              ;
;     -- Bidir Ports                          ; 21                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADC_BIT_A[0] ; 69    ; 4        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[1] ; 70    ; 4        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[2] ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[3] ; 72    ; 4        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[4] ; 73    ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[5] ; 74    ; 3        ; 28           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[6] ; 75    ; 3        ; 28           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[7] ; 76    ; 3        ; 28           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[8] ; 79    ; 3        ; 28           ; 5            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_A[9] ; 80    ; 3        ; 28           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[0] ; 55    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[1] ; 53    ; 4        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[2] ; 58    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[3] ; 57    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[4] ; 60    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[5] ; 59    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[6] ; 64    ; 4        ; 21           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[7] ; 63    ; 4        ; 19           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[8] ; 67    ; 4        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_BIT_B[9] ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DCLKA    ; 86    ; 3        ; 28           ; 6            ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DCLKB    ; 51    ; 4        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DORA     ; 81    ; 3        ; 28           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADC_DORB     ; 52    ; 4        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BUTTON       ; 144   ; 2        ; 1            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK          ; 17    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RX      ; 88    ; 3        ; 28           ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ADC_CLK        ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_SHDN       ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_SPI_CS     ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_SPI_SCLK   ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ADC_SYNC       ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[0]      ; 113   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[10]     ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[11]     ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[12]     ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[13]     ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[14]     ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[15]     ; 100   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[16]     ; 99    ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[17]     ; 97    ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[1]      ; 112   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[2]      ; 115   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[3]      ; 114   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[4]      ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[5]      ; 135   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[6]      ; 136   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[7]      ; 137   ; 2        ; 3            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[8]      ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_A[9]      ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_EN        ; 118   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_LOWER_EN  ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_OUTPUT_EN ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_UPPER_EN  ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; MRAM_WRITE_EN  ; 134   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TX        ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                  ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------+---------------------+
; ADC_SPI_SDIN ; 87    ; 3        ; 28           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~en ; -                   ;
; MRAM_D[0]    ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[0]~en                     ; -                   ;
; MRAM_D[10]   ; 28    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[10]~en                    ; -                   ;
; MRAM_D[11]   ; 92    ; 3        ; 28           ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[11]~en                    ; -                   ;
; MRAM_D[12]   ; 30    ; 1        ; 0            ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[12]~en                    ; -                   ;
; MRAM_D[13]   ; 94    ; 3        ; 28           ; 9            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[13]~en                    ; -                   ;
; MRAM_D[14]   ; 93    ; 3        ; 28           ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[14]~en                    ; -                   ;
; MRAM_D[15]   ; 96    ; 3        ; 28           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[15]~en                    ; -                   ;
; MRAM_D[1]    ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[1]~en                     ; -                   ;
; MRAM_D[2]    ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[2]~en                     ; -                   ;
; MRAM_D[3]    ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[3]~en                     ; -                   ;
; MRAM_D[4]    ; 126   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[4]~en                     ; -                   ;
; MRAM_D[5]    ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[5]~en                     ; -                   ;
; MRAM_D[6]    ; 132   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[6]~en                     ; -                   ;
; MRAM_D[7]    ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[7]~en                     ; -                   ;
; MRAM_D[8]    ; 143   ; 2        ; 1            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[8]~en                     ; -                   ;
; MRAM_D[9]    ; 142   ; 2        ; 1            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MRAM_Controller:this_mram_controller|MRAM_D[9]~en                     ; -                   ;
; SPI_CS       ; 44    ; 4        ; 3            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                     ; -                   ;
; SPI_MISO     ; 40    ; 4        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                     ; -                   ;
; SPI_MOSI     ; 41    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                     ; -                   ;
; SPI_SCLK     ; 42    ; 4        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                     ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 14 / 19 ( 74 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 20 / 23 ( 87 % )  ; 3.3V          ; --           ;
; 4        ; 22 / 24 ( 92 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; MRAM_A[13]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; MRAM_A[14]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; MRAM_A[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; MRAM_A[12]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; MRAM_A[10]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; ADC_SHDN                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; ADC_SPI_CS                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; UART_TX                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; ADC_SPI_SCLK                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; MRAM_D[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; MRAM_D[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Row I/O    ;                 ; yes      ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; SPI_MISO                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; SPI_MOSI                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; SPI_SCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 44       ; 47         ; 4        ; SPI_CS                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; ADC_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT_WITH_BUS_HOLD             ;        ;              ;         ; Column I/O ;                 ; yes      ; Off          ;
; 48       ; 50         ; 4        ; ADC_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; ADC_DCLKB                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; ADC_DORB                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; ADC_BIT_B[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; ADC_BIT_B[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; ADC_BIT_B[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; ADC_BIT_B[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; ADC_BIT_B[5]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; ADC_BIT_B[4]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; ADC_BIT_B[7]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; ADC_BIT_B[6]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; ADC_BIT_B[9]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; ADC_BIT_B[8]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; ADC_BIT_A[0]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; ADC_BIT_A[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; ADC_BIT_A[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; ADC_BIT_A[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; ADC_BIT_A[4]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; ADC_BIT_A[5]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; ADC_BIT_A[6]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ADC_BIT_A[7]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; ADC_BIT_A[8]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; ADC_BIT_A[9]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; ADC_DORA                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; ADC_DCLKA                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; ADC_SPI_SDIN                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; UART_RX                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; MRAM_D[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; MRAM_D[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; MRAM_D[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; MRAM_D[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; MRAM_A[17]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; MRAM_A[16]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; MRAM_A[15]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; MRAM_OUTPUT_EN                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; MRAM_UPPER_EN                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; MRAM_LOWER_EN                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; MRAM_A[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; MRAM_A[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; MRAM_A[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; MRAM_A[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; MRAM_EN                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; MRAM_A[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; MRAM_D[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; MRAM_D[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; MRAM_D[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; MRAM_D[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; MRAM_D[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; MRAM_D[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; MRAM_D[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; MRAM_D[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; MRAM_WRITE_EN                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; MRAM_A[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; MRAM_A[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; MRAM_A[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; MRAM_A[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; MRAM_A[9]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; MRAM_D[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; MRAM_D[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; BUTTON                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------+
; PLL Summary                                                                  ;
+----------------------------------+-------------------------------------------+
; Name                             ; wizard_pll:pl|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------+
; SDC pin name                     ; pl|altpll_component|pll                   ;
; PLL mode                         ; Normal                                    ;
; Compensate clock                 ; clock0                                    ;
; Compensated input/output pins    ; --                                        ;
; Self reset on gated loss of lock ; Off                                       ;
; Gate lock counter                ; --                                        ;
; Input frequency 0                ; 50.0 MHz                                  ;
; Input frequency 1                ; --                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                  ;
; Nominal VCO frequency            ; 750.2 MHz                                 ;
; VCO post scale K counter         ; --                                        ;
; VCO multiply                     ; --                                        ;
; VCO divide                       ; --                                        ;
; Freq min lock                    ; 33.33 MHz                                 ;
; Freq max lock                    ; 66.67 MHz                                 ;
; M VCO Tap                        ; 0                                         ;
; M Initial                        ; 1                                         ;
; M value                          ; 15                                        ;
; N value                          ; 1                                         ;
; Preserve PLL counter order       ; Off                                       ;
; PLL location                     ; PLL_1                                     ;
; Inclk0 signal                    ; CLK                                       ;
; Inclk1 signal                    ; --                                        ;
; Inclk0 signal type               ; Dedicated Pin                             ;
; Inclk1 signal type               ; --                                        ;
+----------------------------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                         ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; wizard_pll:pl|altpll:altpll_component|_clk0 ; clock0       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; 1       ; 0       ; pl|altpll_component|pll|clk[0] ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                        ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |UNI_Projektas                                          ; 721 (1)     ; 420 (0)                   ; 0 (0)         ; 645         ; 5    ; 0            ; 0       ; 0         ; 77   ; 0            ; 301 (1)      ; 94 (0)            ; 326 (0)          ; |UNI_Projektas                                                                                                                                                                                             ; work         ;
;    |Corr_Main:Corr_Main_1|                              ; 299 (224)   ; 134 (32)                  ; 0 (0)         ; 261         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (161)    ; 58 (1)            ; 77 (62)          ; |UNI_Projektas|Corr_Main:Corr_Main_1                                                                                                                                                                       ; work         ;
;       |Corr_Buffer:buff|                                ; 105 (95)    ; 102 (96)                  ; 0 (0)         ; 261         ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 57 (57)           ; 45 (38)          ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff                                                                                                                                                      ; work         ;
;          |altshift_taps:buffer_0_rtl_0|                 ; 8 (0)       ; 5 (0)                     ; 0 (0)         ; 153         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0                                                                                                                         ; work         ;
;             |shift_taps_32m:auto_generated|             ; 8 (0)       ; 5 (0)                     ; 0 (0)         ; 153         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated                                                                                           ; work         ;
;                |altsyncram_4a81:altsyncram2|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 153         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2                                                               ; work         ;
;                |cntr_cmf:cntr1|                         ; 8 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 5 (5)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1                                                                            ; work         ;
;                   |cmpr_9cc:cmpr5|                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|cmpr_9cc:cmpr5                                                             ; work         ;
;          |altshift_taps:buffer_0_rtl_1|                 ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 108         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1                                                                                                                         ; work         ;
;             |shift_taps_v1m:auto_generated|             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 108         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated                                                                                           ; work         ;
;                |altsyncram_g981:altsyncram2|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 108         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2                                                               ; work         ;
;                |cntr_ikf:cntr1|                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |UNI_Projektas|Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|cntr_ikf:cntr1                                                                            ; work         ;
;    |MRAM_Controller:this_mram_controller|               ; 88 (88)     ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 22 (22)           ; 47 (47)          ; |UNI_Projektas|MRAM_Controller:this_mram_controller                                                                                                                                                        ; work         ;
;    |Read_adc_manager:this_read_adc_manager|             ; 39 (39)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 8 (8)             ; 19 (19)          ; |UNI_Projektas|Read_adc_manager:this_read_adc_manager                                                                                                                                                      ; work         ;
;    |SPI_Controller:adc_spi_controller|                  ; 85 (18)     ; 58 (12)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (6)       ; 1 (0)             ; 57 (12)          ; |UNI_Projektas|SPI_Controller:adc_spi_controller                                                                                                                                                           ; work         ;
;       |SPI_TX:spi_tx_component|                         ; 46 (46)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 31 (31)          ; |UNI_Projektas|SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component                                                                                                                                   ; work         ;
;       |wizard_spi_fifo:spi_fifo_component|              ; 21 (0)      ; 14 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component                                                                                                                        ; work         ;
;          |scfifo:scfifo_component|                      ; 21 (0)      ; 14 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component                                                                                                ; work         ;
;             |scfifo_3c21:auto_generated|                ; 21 (0)      ; 14 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated                                                                     ; work         ;
;                |a_dpfifo_ai21:dpfifo|                   ; 21 (2)      ; 14 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo                                                ; work         ;
;                   |a_fefifo_76e:fifo_state|             ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state                        ; work         ;
;                      |cntr_pj7:count_usedw|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw   ; work         ;
;                   |cntr_djb:rd_ptr_count|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count                          ; work         ;
;                   |cntr_djb:wr_ptr|                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr                                ; work         ;
;                   |dpram_bv01:FIFOram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram                             ; work         ;
;                      |altsyncram_0vj1:altsyncram1|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1 ; work         ;
;    |STATE_MANAGER:this_state_manager|                   ; 52 (52)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 36 (36)          ; |UNI_Projektas|STATE_MANAGER:this_state_manager                                                                                                                                                            ; work         ;
;    |Setup_manager:this_setup_manager|                   ; 48 (48)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 24 (24)          ; |UNI_Projektas|Setup_manager:this_setup_manager                                                                                                                                                            ; work         ;
;    |UART_Controller:UART_Controller_1|                  ; 84 (11)     ; 52 (8)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (3)       ; 3 (2)             ; 49 (5)           ; |UNI_Projektas|UART_Controller:UART_Controller_1                                                                                                                                                           ; work         ;
;       |UART_FIFO_wizard:uart_fifo|                      ; 21 (0)      ; 14 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo                                                                                                                                ; work         ;
;          |scfifo:scfifo_component|                      ; 21 (0)      ; 14 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component                                                                                                        ; work         ;
;             |scfifo_ka21:auto_generated|                ; 21 (0)      ; 14 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated                                                                             ; work         ;
;                |a_dpfifo_rg21:dpfifo|                   ; 21 (2)      ; 14 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 14 (0)           ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo                                                        ; work         ;
;                   |a_fefifo_76e:fifo_state|             ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state                                ; work         ;
;                      |cntr_pj7:count_usedw|             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw           ; work         ;
;                   |cntr_djb:rd_ptr_count|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count                                  ; work         ;
;                   |cntr_djb:wr_ptr|                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr                                        ; work         ;
;                   |dpram_st01:FIFOram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram                                     ; work         ;
;                      |altsyncram_0sj1:altsyncram2|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2         ; work         ;
;       |UART_TX:uart_tx_1|                               ; 53 (53)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 30 (30)          ; |UNI_Projektas|UART_Controller:UART_Controller_1|UART_TX:uart_tx_1                                                                                                                                         ; work         ;
;    |Write_out_mram_manager:this_write_out_mram_manager| ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 26 (26)          ; |UNI_Projektas|Write_out_mram_manager:this_write_out_mram_manager                                                                                                                                          ; work         ;
;    |wizard_pll:pl|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|wizard_pll:pl                                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |UNI_Projektas|wizard_pll:pl|altpll:altpll_component                                                                                                                                                       ; work         ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; SPI_MOSI       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_MISO       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SPI_SCLK       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_SPI_SDIN   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SPI_CS         ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; MRAM_D[0]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[1]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[2]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[3]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[4]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[5]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[6]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[7]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[8]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[9]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; MRAM_D[10]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MRAM_D[11]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MRAM_D[12]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MRAM_D[13]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MRAM_D[14]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; MRAM_D[15]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; BUTTON         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_SHDN       ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_SYNC       ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_DORB       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_DORA       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ADC_DCLKB      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[2]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[3]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[4]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[5]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[6]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[7]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[8]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_B[9]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_A[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_BIT_A[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ADC_SPI_SCLK   ; Output   ; --            ; --            ; --                    ; --  ;
; ADC_SPI_CS     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_OUTPUT_EN ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[8]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[9]      ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[10]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[11]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[12]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[13]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[14]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[15]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[16]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_A[17]     ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_WRITE_EN  ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_UPPER_EN  ; Output   ; --            ; --            ; --                    ; --  ;
; MRAM_LOWER_EN  ; Output   ; --            ; --            ; --                    ; --  ;
; UART_RX        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UART_TX        ; Output   ; --            ; --            ; --                    ; --  ;
; CLK            ; Input    ; --            ; --            ; --                    ; --  ;
; ADC_DCLKA      ; Input    ; (1) 658 ps    ; (1) 658 ps    ; --                    ; --  ;
; ADC_BIT_A[9]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADC_BIT_A[8]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADC_BIT_A[7]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADC_BIT_A[6]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADC_BIT_A[5]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADC_BIT_A[4]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADC_BIT_A[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADC_BIT_A[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; SPI_MOSI                                                              ;                   ;         ;
; SPI_MISO                                                              ;                   ;         ;
; SPI_SCLK                                                              ;                   ;         ;
; ADC_SPI_SDIN                                                          ;                   ;         ;
; SPI_CS                                                                ;                   ;         ;
; MRAM_D[0]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[0]~feeder        ; 0                 ; 6       ;
; MRAM_D[1]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[1]~feeder        ; 0                 ; 6       ;
; MRAM_D[2]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[2]~feeder        ; 0                 ; 6       ;
; MRAM_D[3]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[3]~feeder        ; 0                 ; 6       ;
; MRAM_D[4]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[4]~feeder        ; 0                 ; 6       ;
; MRAM_D[5]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[5]               ; 0                 ; 6       ;
; MRAM_D[6]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[6]~feeder        ; 1                 ; 6       ;
; MRAM_D[7]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[7]~feeder        ; 1                 ; 6       ;
; MRAM_D[8]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[8]               ; 0                 ; 6       ;
; MRAM_D[9]                                                             ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[9]               ; 0                 ; 6       ;
; MRAM_D[10]                                                            ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[10]              ; 1                 ; 6       ;
; MRAM_D[11]                                                            ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[11]              ; 0                 ; 6       ;
; MRAM_D[12]                                                            ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[12]              ; 1                 ; 6       ;
; MRAM_D[13]                                                            ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[13]              ; 1                 ; 6       ;
; MRAM_D[14]                                                            ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[14]              ; 0                 ; 6       ;
; MRAM_D[15]                                                            ;                   ;         ;
;      - MRAM_Controller:this_mram_controller|data_out[15]              ; 0                 ; 6       ;
; BUTTON                                                                ;                   ;         ;
; ADC_DORB                                                              ;                   ;         ;
; ADC_DORA                                                              ;                   ;         ;
; ADC_DCLKB                                                             ;                   ;         ;
; ADC_BIT_B[0]                                                          ;                   ;         ;
; ADC_BIT_B[1]                                                          ;                   ;         ;
; ADC_BIT_B[2]                                                          ;                   ;         ;
; ADC_BIT_B[3]                                                          ;                   ;         ;
; ADC_BIT_B[4]                                                          ;                   ;         ;
; ADC_BIT_B[5]                                                          ;                   ;         ;
; ADC_BIT_B[6]                                                          ;                   ;         ;
; ADC_BIT_B[7]                                                          ;                   ;         ;
; ADC_BIT_B[8]                                                          ;                   ;         ;
; ADC_BIT_B[9]                                                          ;                   ;         ;
; ADC_BIT_A[0]                                                          ;                   ;         ;
; ADC_BIT_A[1]                                                          ;                   ;         ;
; UART_RX                                                               ;                   ;         ;
; CLK                                                                   ;                   ;         ;
; ADC_DCLKA                                                             ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|address_counter~17      ; 1                 ; 1       ;
;      - Read_adc_manager:this_read_adc_manager|read_counter~1          ; 0                 ; 1       ;
;      - Read_adc_manager:this_read_adc_manager|process_0~0             ; 0                 ; 1       ;
;      - Read_adc_manager:this_read_adc_manager|read_counter~3          ; 0                 ; 1       ;
;      - Read_adc_manager:this_read_adc_manager|last_state~0            ; 0                 ; 1       ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]~1      ; 0                 ; 1       ;
; ADC_BIT_A[9]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]~feeder ; 1                 ; 6       ;
; ADC_BIT_A[8]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8]~feeder ; 1                 ; 6       ;
; ADC_BIT_A[7]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7]~feeder ; 0                 ; 6       ;
; ADC_BIT_A[6]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6]~feeder ; 0                 ; 6       ;
; ADC_BIT_A[5]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5]~feeder ; 1                 ; 6       ;
; ADC_BIT_A[4]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4]~feeder ; 1                 ; 6       ;
; ADC_BIT_A[3]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]~feeder ; 0                 ; 6       ;
; ADC_BIT_A[2]                                                          ;                   ;         ;
;      - Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]~feeder ; 0                 ; 6       ;
+-----------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                      ; PIN_17             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|cout_actual                                             ; LCCOMB_X14_Y8_N2   ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]~0                                                                                                                                 ; LCCOMB_X18_Y10_N8  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Corr_Main:Corr_Main_1|address_counter~16                                                                                                                                 ; LCCOMB_X18_Y10_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Corr_Main:Corr_Main_1|corr_buffer_update                                                                                                                                 ; LCFF_X27_Y7_N7     ; 105     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Corr_Main:Corr_Main_1|read_counter~1                                                                                                                                     ; LCCOMB_X18_Y10_N16 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[0]~en                                                                                                                        ; LCFF_X19_Y12_N11   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[10]~en                                                                                                                       ; LCFF_X17_Y12_N23   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[11]~en                                                                                                                       ; LCFF_X17_Y12_N29   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[1]~en                                                                                                                        ; LCFF_X19_Y12_N3    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[2]~en                                                                                                                        ; LCFF_X19_Y12_N25   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[3]~en                                                                                                                        ; LCFF_X17_Y12_N7    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[4]~en                                                                                                                        ; LCFF_X15_Y12_N11   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[5]~en                                                                                                                        ; LCFF_X17_Y12_N27   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[6]~en                                                                                                                        ; LCFF_X17_Y12_N25   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[7]~en                                                                                                                        ; LCFF_X17_Y12_N9    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[8]~en                                                                                                                        ; LCFF_X17_Y12_N15   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|MRAM_D[9]~en                                                                                                                        ; LCFF_X17_Y12_N31   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|Selector22~2                                                                                                                        ; LCCOMB_X19_Y12_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|Selector39~0                                                                                                                        ; LCCOMB_X19_Y12_N18 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                     ; LCFF_X19_Y12_N17   ; 20      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; MRAM_Controller:this_mram_controller|data_out[0]~1                                                                                                                       ; LCCOMB_X20_Y12_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]~1                                                                                                                ; LCCOMB_X27_Y6_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Read_adc_manager:this_read_adc_manager|address_counter~17                                                                                                                ; LCCOMB_X26_Y6_N2   ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|Equal0~1                                                                                                       ; LCCOMB_X12_Y5_N10  ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~2                                                                                                     ; LCCOMB_X10_Y5_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~en                                                                                                    ; LCFF_X10_Y5_N9     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                     ; LCFF_X10_Y5_N15    ; 34      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~2                                                                                                       ; LCCOMB_X10_Y5_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                       ; LCFF_X9_Y5_N31     ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|_~0 ; LCCOMB_X8_Y6_N0    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|valid_rreq                  ; LCCOMB_X8_Y6_N2    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|valid_wreq                  ; LCCOMB_X8_Y6_N8    ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; STATE_MANAGER:this_state_manager|curr_state.read_adc                                                                                                                     ; LCFF_X19_Y6_N1     ; 56      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                       ; LCFF_X19_Y6_N15    ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                               ; LCFF_X19_Y6_N13    ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Setup_manager:this_setup_manager|Equal12~1                                                                                                                               ; LCCOMB_X9_Y4_N24   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|_~0         ; LCCOMB_X21_Y10_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|valid_rreq                          ; LCCOMB_X22_Y10_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|valid_wreq                          ; LCCOMB_X21_Y10_N2  ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                   ; LCFF_X26_Y10_N31   ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.sync                                                                                                   ; LCFF_X25_Y10_N17   ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter~16                                                                                                    ; LCCOMB_X20_Y10_N0  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; wizard_pll:pl|altpll:altpll_component|_clk0                                                                                                                              ; PLL_1              ; 320     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+---------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                                        ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Corr_Main:Corr_Main_1|corr_buffer_update    ; LCFF_X27_Y7_N7 ; 105     ; Global Clock         ; GCLK6            ; --                        ;
; wizard_pll:pl|altpll:altpll_component|_clk0 ; PLL_1          ; 320     ; Global Clock         ; GCLK3            ; --                        ;
+---------------------------------------------+----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; STATE_MANAGER:this_state_manager|curr_state.read_adc                                                                                                                                                              ; 56      ;
; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                                ; 34      ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state                                                                                                                                              ; 34      ;
; MRAM_Controller:this_mram_controller|Selector39~0                                                                                                                                                                 ; 28      ;
; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                   ; 27      ;
; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                                        ; 22      ;
; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                           ; 22      ;
; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                                           ; 21      ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.sync                                                                                                                                            ; 20      ;
; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                              ; 20      ;
; Setup_manager:this_setup_manager|Equal12~1                                                                                                                                                                        ; 17      ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~2                                                                                                                                                ; 16      ;
; MRAM_Controller:this_mram_controller|data_out[0]~1                                                                                                                                                                ; 16      ;
; MRAM_Controller:this_mram_controller|Selector24~0                                                                                                                                                                 ; 16      ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                                            ; 16      ;
; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                   ; 15      ;
; Read_adc_manager:this_read_adc_manager|address_counter~17                                                                                                                                                         ; 14      ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter~16                                                                                                                                             ; 14      ;
; Corr_Main:Corr_Main_1|address_counter~16                                                                                                                                                                          ; 14      ;
; MRAM_Controller:this_mram_controller|Selector22~2                                                                                                                                                                 ; 14      ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|Equal0~1                                                                                                                                                ; 14      ;
; ~GND                                                                                                                                                                                                              ; 13      ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Equal0~3                                                                                                                                                      ; 13      ;
; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                   ; 13      ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]~0                                                                                                                                                                          ; 12      ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                          ; 10      ;
; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                                            ; 10      ;
; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                                ; 10      ;
; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                   ; 10      ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|valid_wreq                                                           ; 9       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|valid_wreq                                                                   ; 9       ;
; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                                        ; 9       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]~1                                                                                                                                                         ; 8       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                                 ; 8       ;
; Setup_manager:this_setup_manager|config_command_counter[3]                                                                                                                                                        ; 8       ;
; UART_Controller:UART_Controller_1|curr_state.idle                                                                                                                                                                 ; 7       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                  ; 7       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                                 ; 7       ;
; Setup_manager:this_setup_manager|Equal0~6                                                                                                                                                                         ; 7       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                                    ; 7       ;
; ADC_DCLKA                                                                                                                                                                                                         ; 6       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|TX_BUSY                                                                                                                                                       ; 6       ;
; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                                          ; 6       ;
; STATE_MANAGER:this_state_manager|Equal0~10                                                                                                                                                                        ; 6       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                                            ; 6       ;
; Corr_Main:Corr_Main_1|Add8~18                                                                                                                                                                                     ; 6       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|valid_rreq                                                           ; 5       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|cout_actual                                                                                      ; 5       ;
; Read_adc_manager:this_read_adc_manager|last_state                                                                                                                                                                 ; 5       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|valid_rreq                                                                   ; 5       ;
; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                                      ; 5       ;
; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                                     ; 5       ;
; SPI_Controller:adc_spi_controller|Equal0~1                                                                                                                                                                        ; 5       ;
; Setup_manager:this_setup_manager|Equal8~0                                                                                                                                                                         ; 5       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|cntr_ikf:cntr1|safe_q[0]                                                                                        ; 5       ;
; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                                      ; 5       ;
; Corr_Main:Corr_Main_1|read_counter[0]                                                                                                                                                                             ; 5       ;
; Corr_Main:Corr_Main_1|read_counter[1]                                                                                                                                                                             ; 5       ;
; Corr_Main:Corr_Main_1|read_counter[2]                                                                                                                                                                             ; 5       ;
; Corr_Main:Corr_Main_1|read_counter[3]                                                                                                                                                                             ; 5       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                                            ; 5       ;
; Setup_manager:this_setup_manager|config_command_counter[10]                                                                                                                                                       ; 5       ;
; Setup_manager:this_setup_manager|config_command_counter[2]                                                                                                                                                        ; 5       ;
; Setup_manager:this_setup_manager|config_command_counter[1]                                                                                                                                                        ; 5       ;
; Setup_manager:this_setup_manager|WideOr1~4                                                                                                                                                                        ; 4       ;
; UART_Controller:UART_Controller_1|curr_state.reading_fifo2                                                                                                                                                        ; 4       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|_~0                                                  ; 4       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|_~0                                          ; 4       ;
; UART_Controller:UART_Controller_1|curr_state.reading_fifo1                                                                                                                                                        ; 4       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                               ; 4       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                                       ; 4       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|process_0~1                                                                                                                                             ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[9]                                                                                                                                                                ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[44]                                                                                                                                                               ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[34]                                                                                                                                                               ; 4       ;
; Corr_Main:Corr_Main_1|Equal2~0                                                                                                                                                                                    ; 4       ;
; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                                     ; 4       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                                 ; 4       ;
; MRAM_Controller:this_mram_controller|Mux41~0                                                                                                                                                                      ; 4       ;
; Setup_manager:this_setup_manager|Equal10~4                                                                                                                                                                        ; 4       ;
; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                                ; 4       ;
; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                            ; 4       ;
; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                                            ; 4       ;
; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                                            ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|safe_q[4]                                                                                        ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|safe_q[3]                                                                                        ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|safe_q[2]                                                                                        ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|safe_q[1]                                                                                        ; 4       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|safe_q[0]                                                                                        ; 4       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_DATA_IRQ                                                                                                                                                  ; 4       ;
; Corr_Main:Corr_Main_1|Add11~18                                                                                                                                                                                    ; 4       ;
; Corr_Main:Corr_Main_1|Add9~18                                                                                                                                                                                     ; 4       ;
; Corr_Main:Corr_Main_1|Add7~18                                                                                                                                                                                     ; 4       ;
; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                   ; 4       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                                            ; 4       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                               ; 4       ;
; Setup_manager:this_setup_manager|config_command_counter[5]                                                                                                                                                        ; 4       ;
; Setup_manager:this_setup_manager|config_command_counter[4]                                                                                                                                                        ; 4       ;
; Setup_manager:this_setup_manager|config_command_counter[14]                                                                                                                                                       ; 4       ;
; Setup_manager:this_setup_manager|config_command_counter[13]                                                                                                                                                       ; 4       ;
; Setup_manager:this_setup_manager|config_command_counter[8]                                                                                                                                                        ; 4       ;
; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                                 ; 3       ;
; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                                ; 3       ;
; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                                ; 3       ;
; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                                        ; 3       ;
; Read_adc_manager:this_read_adc_manager|Equal1~0                                                                                                                                                                   ; 3       ;
; Corr_Main:Corr_Main_1|read_counter~1                                                                                                                                                                              ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[4]                                                                                                                                                                ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[14]                                                                                                                                                               ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[39]                                                                                                                                                               ; 3       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector19~1                                                                                                                                                  ; 3       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector19~0                                                                                                                                                  ; 3       ;
; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                                 ; 3       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                                           ; 3       ;
; MRAM_Controller:this_mram_controller|Mux60~0                                                                                                                                                                      ; 3       ;
; MRAM_Controller:this_mram_controller|Selector0~0                                                                                                                                                                  ; 3       ;
; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                          ; 3       ;
; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                                         ; 3       ;
; Setup_manager:this_setup_manager|Equal0~5                                                                                                                                                                         ; 3       ;
; Setup_manager:this_setup_manager|Equal0~3                                                                                                                                                                         ; 3       ;
; Setup_manager:this_setup_manager|Equal10~3                                                                                                                                                                        ; 3       ;
; Setup_manager:this_setup_manager|Equal10~1                                                                                                                                                                        ; 3       ;
; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                                ; 3       ;
; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                                      ; 3       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[0]                       ; 3       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[1]                       ; 3       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[2]                       ; 3       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]                       ; 3       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[0]               ; 3       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[1]               ; 3       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[2]               ; 3       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]               ; 3       ;
; Corr_Main:Corr_Main_1|Add15~24                                                                                                                                                                                    ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a53                                                                       ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a44                                                                       ; 3       ;
; Corr_Main:Corr_Main_1|Add1~20                                                                                                                                                                                     ; 3       ;
; Corr_Main:Corr_Main_1|Add16~24                                                                                                                                                                                    ; 3       ;
; Corr_Main:Corr_Main_1|Add5~20                                                                                                                                                                                     ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a9                                                                        ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a17                                                                       ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a26                                                                       ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a27                                                                       ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a35                                                                       ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a8                                                                        ; 3       ;
; Corr_Main:Corr_Main_1|Add3~20                                                                                                                                                                                     ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a8                                                                        ; 3       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a0                                                                        ; 3       ;
; Corr_Main:Corr_Main_1|MRAM_WRITE_DATA                                                                                                                                                                             ; 3       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                            ; 3       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                                            ; 3       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                                            ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[13]                                                                                                                                            ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[12]                                                                                                                                            ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[11]                                                                                                                                            ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[10]                                                                                                                                            ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[9]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[8]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[7]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[6]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[5]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[4]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[3]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[2]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[1]                                                                                                                                             ; 3       ;
; Write_out_mram_manager:this_write_out_mram_manager|address_counter[0]                                                                                                                                             ; 3       ;
; Setup_manager:this_setup_manager|config_command_counter[7]                                                                                                                                                        ; 3       ;
; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                       ; 3       ;
; Setup_manager:this_setup_manager|config_command_counter[15]                                                                                                                                                       ; 3       ;
; CLK                                                                                                                                                                                                               ; 2       ;
; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                                 ; 2       ;
; Setup_manager:this_setup_manager|WideNor0~1                                                                                                                                                                       ; 2       ;
; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                                ; 2       ;
; Read_adc_manager:this_read_adc_manager|process_0~0                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[0]                                                                                                                                                                  ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[1]                                                                                                                                                                  ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[2]                                                                                                                                                                  ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[3]                                                                                                                                                                  ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[4]                                                                                                                                                                  ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[5]                                                                                                                                                                  ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[6]                                                                                                                                                                  ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b0[7]                                                                                                                                                                  ; 2       ;
; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                                 ; 2       ;
; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                                          ; 2       ;
; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                                        ; 2       ;
; MRAM_Controller:this_mram_controller|Mux79~0                                                                                                                                                                      ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|process_0~2                                                                                                                                             ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                                 ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~2                                                                                                                                              ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                                            ; 2       ;
; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[30]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[29]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[28]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[27]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[26]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[25]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[24]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[23]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[22]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[21]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[20]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[19]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[18]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[17]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[16]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[15]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[14]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[13]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[12]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[0]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[1]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[3]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[2]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[4]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[7]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[5]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[6]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[8]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[9]                                                                                                                                                                       ; 2       ;
; STATE_MANAGER:this_state_manager|counter[10]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|counter[11]                                                                                                                                                                      ; 2       ;
; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                                 ; 2       ;
; Setup_manager:this_setup_manager|SETUP_DONE                                                                                                                                                                       ; 2       ;
; Read_adc_manager:this_read_adc_manager|Equal0~4                                                                                                                                                                   ; 2       ;
; Write_out_mram_manager:this_write_out_mram_manager|Equal0~4                                                                                                                                                       ; 2       ;
; Write_out_mram_manager:this_write_out_mram_manager|msb~0                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[49]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]                                                                                                                                                                ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[44]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[39]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[34]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[34]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[34]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[34]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[34]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[34]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[34]                                                                                                                                                               ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[34]                                                                                                                                                               ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector4~0                                                                                                                                                   ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                                 ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[9]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[10]                                                                                                                                                   ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[8]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[7]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[6]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[5]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[4]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[3]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[0]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[2]                                                                                                                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[1]                                                                                                                                                    ; 2       ;
; SPI_Controller:adc_spi_controller|cs_up_counter[3]                                                                                                                                                                ; 2       ;
; SPI_Controller:adc_spi_controller|cs_up_counter[0]                                                                                                                                                                ; 2       ;
; SPI_Controller:adc_spi_controller|cs_up_counter[1]                                                                                                                                                                ; 2       ;
; SPI_Controller:adc_spi_controller|cs_up_counter[2]                                                                                                                                                                ; 2       ;
; SPI_Controller:adc_spi_controller|cs_up_counter[4]                                                                                                                                                                ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|curr_state~0                                                                                                                                            ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|process_0~0                                                                                                                                             ; 2       ;
; Setup_manager:this_setup_manager|Equal12~0                                                                                                                                                                        ; 2       ;
; MRAM_Controller:this_mram_controller|curr_state~5                                                                                                                                                                 ; 2       ;
; MRAM_Controller:this_mram_controller|Mux18~0                                                                                                                                                                      ; 2       ;
; Setup_manager:this_setup_manager|Equal9~0                                                                                                                                                                         ; 2       ;
; Setup_manager:this_setup_manager|Equal1~0                                                                                                                                                                         ; 2       ;
; Setup_manager:this_setup_manager|Equal0~2                                                                                                                                                                         ; 2       ;
; Setup_manager:this_setup_manager|Equal0~1                                                                                                                                                                         ; 2       ;
; Setup_manager:this_setup_manager|Equal10~0                                                                                                                                                                        ; 2       ;
; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                               ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                                          ; 2       ;
; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                                         ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[15]               ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                      ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                                      ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                                      ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                                      ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                                            ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[2]                                            ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[1]                                            ; 2       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[0]                                            ; 2       ;
; Read_adc_manager:this_read_adc_manager|ADC_BIT_VALID                                                                                                                                                              ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                              ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                                              ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                                              ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                                              ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[2]                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[1]                                                    ; 2       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[0]                                                    ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[12]                                                                                                                                                        ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[13]                                                                                                                                                        ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[11]                                                                                                                                                        ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[10]                                                                                                                                                        ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[9]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[8]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[7]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[6]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[5]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[4]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[3]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[2]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[1]                                                                                                                                                         ; 2       ;
; Read_adc_manager:this_read_adc_manager|address_counter[0]                                                                                                                                                         ; 2       ;
; Corr_Main:Corr_Main_1|Add18~22                                                                                                                                                                                    ; 2       ;
; Corr_Main:Corr_Main_1|Add18~20                                                                                                                                                                                    ; 2       ;
; Corr_Main:Corr_Main_1|Add18~18                                                                                                                                                                                    ; 2       ;
; Corr_Main:Corr_Main_1|Add18~16                                                                                                                                                                                    ; 2       ;
; Corr_Main:Corr_Main_1|Add18~14                                                                                                                                                                                    ; 2       ;
; Corr_Main:Corr_Main_1|Add18~12                                                                                                                                                                                    ; 2       ;
; Corr_Main:Corr_Main_1|Add18~10                                                                                                                                                                                    ; 2       ;
; Corr_Main:Corr_Main_1|Add18~8                                                                                                                                                                                     ; 2       ;
; Corr_Main:Corr_Main_1|Add18~6                                                                                                                                                                                     ; 2       ;
; Corr_Main:Corr_Main_1|Add18~4                                                                                                                                                                                     ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a45                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a46                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a47                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a48                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a49                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a50                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a51                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a52                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a37                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a38                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a39                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a40                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a41                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a42                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a43                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a36                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Add0~18                                                                                                                                                                                     ; 2       ;
; Corr_Main:Corr_Main_1|Add4~18                                                                                                                                                                                     ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a10                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a11                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a12                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a13                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a14                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a15                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a16                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a18                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a19                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a20                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a21                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a22                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a23                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a24                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a25                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a28                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a29                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a30                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a31                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a32                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a33                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a34                                                                       ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a1                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a2                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a3                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a4                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a5                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a6                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a7                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a0                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Add2~18                                                                                                                                                                                     ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a1                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a2                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a3                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a4                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a5                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a6                                                                        ; 2       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a7                                                                        ; 2       ;
; Write_out_mram_manager:this_write_out_mram_manager|MRAM_READ_DATA                                                                                                                                                 ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[13]                                                                                                                                                                         ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[12]                                                                                                                                                                         ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[11]                                                                                                                                                                         ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[10]                                                                                                                                                                         ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[9]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[8]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[7]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[6]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[5]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[4]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[3]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[2]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[1]                                                                                                                                                                          ; 2       ;
; Corr_Main:Corr_Main_1|address_counter[0]                                                                                                                                                                          ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[3]                                                                                                                                          ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[2]                                                                                                                                          ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[0]                                                                                                                                          ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[1]                                                                                                                                          ; 2       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                                          ; 2       ;
; Setup_manager:this_setup_manager|config_command_counter[12]                                                                                                                                                       ; 2       ;
; Setup_manager:this_setup_manager|config_command_counter[11]                                                                                                                                                       ; 2       ;
; Setup_manager:this_setup_manager|config_command_counter[9]                                                                                                                                                        ; 2       ;
; Setup_manager:this_setup_manager|config_command_counter[6]                                                                                                                                                        ; 2       ;
; ADC_BIT_A[2]                                                                                                                                                                                                      ; 1       ;
; ADC_BIT_A[3]                                                                                                                                                                                                      ; 1       ;
; ADC_BIT_A[4]                                                                                                                                                                                                      ; 1       ;
; ADC_BIT_A[5]                                                                                                                                                                                                      ; 1       ;
; ADC_BIT_A[6]                                                                                                                                                                                                      ; 1       ;
; ADC_BIT_A[7]                                                                                                                                                                                                      ; 1       ;
; ADC_BIT_A[8]                                                                                                                                                                                                      ; 1       ;
; ADC_BIT_A[9]                                                                                                                                                                                                      ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start~_wirecell                                                                                                                                 ; 1       ;
; MRAM_D[15]~15                                                                                                                                                                                                     ; 1       ;
; MRAM_D[14]~14                                                                                                                                                                                                     ; 1       ;
; MRAM_D[13]~13                                                                                                                                                                                                     ; 1       ;
; MRAM_D[12]~12                                                                                                                                                                                                     ; 1       ;
; MRAM_D[11]~11                                                                                                                                                                                                     ; 1       ;
; MRAM_D[10]~10                                                                                                                                                                                                     ; 1       ;
; MRAM_D[9]~9                                                                                                                                                                                                       ; 1       ;
; MRAM_D[8]~8                                                                                                                                                                                                       ; 1       ;
; MRAM_D[7]~7                                                                                                                                                                                                       ; 1       ;
; MRAM_D[6]~6                                                                                                                                                                                                       ; 1       ;
; MRAM_D[5]~5                                                                                                                                                                                                       ; 1       ;
; MRAM_D[4]~4                                                                                                                                                                                                       ; 1       ;
; MRAM_D[3]~3                                                                                                                                                                                                       ; 1       ;
; MRAM_D[2]~2                                                                                                                                                                                                       ; 1       ;
; MRAM_D[1]~1                                                                                                                                                                                                       ; 1       ;
; MRAM_D[0]~0                                                                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[1]~4                                                                                                                                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[2]~3                                                                                                                                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[4]~2                                                                                                                                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[6]~1                                                                                                                                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[5]~0                                                                                                                                                ; 1       ;
; Setup_manager:this_setup_manager|Selector2~1                                                                                                                                                                      ; 1       ;
; Setup_manager:this_setup_manager|Selector2~0                                                                                                                                                                      ; 1       ;
; Setup_manager:this_setup_manager|Selector8~2                                                                                                                                                                      ; 1       ;
; Setup_manager:this_setup_manager|Selector7~0                                                                                                                                                                      ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~17                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~16                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]                                                                                                                                               ; 1       ;
; Setup_manager:this_setup_manager|Selector4~0                                                                                                                                                                      ; 1       ;
; Setup_manager:this_setup_manager|Equal4~0                                                                                                                                                                         ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~15                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~14                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~13                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[3]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~12                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[4]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~11                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~10                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[6]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~9                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[7]                                                                                                                                               ; 1       ;
; Setup_manager:this_setup_manager|Selector1~0                                                                                                                                                                      ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~8                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[8]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~7                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[9]                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~6                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10]                                                                                                                                              ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~5                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[11]                                                                                                                                              ; 1       ;
; UART_Controller:UART_Controller_1|Selector2~1                                                                                                                                                                     ; 1       ;
; UART_Controller:UART_Controller_1|Selector2~0                                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]~0                                                                                                                                                         ; 1       ;
; Setup_manager:this_setup_manager|Selector0~0                                                                                                                                                                      ; 1       ;
; Setup_manager:this_setup_manager|Equal2~0                                                                                                                                                                         ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~4                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[12]                                                                                                                                              ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[0]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[1]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[2]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4]                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[3]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5]                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[4]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6]                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[5]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7]                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[6]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8]                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b1[7]                                                                                                                                                                  ; 1       ;
; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]                                                                                                                                                           ; 1       ;
; Read_adc_manager:this_read_adc_manager|ADC_BIT_VALID~0                                                                                                                                                            ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~3                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[13]                                                                                                                                              ; 1       ;
; UART_Controller:UART_Controller_1|Selector0~1                                                                                                                                                                     ; 1       ;
; UART_Controller:UART_Controller_1|Selector0~0                                                                                                                                                                     ; 1       ;
; UART_Controller:UART_Controller_1|Selector3~1                                                                                                                                                                     ; 1       ;
; UART_Controller:UART_Controller_1|Selector3~0                                                                                                                                                                     ; 1       ;
; UART_Controller:UART_Controller_1|Selector1~1                                                                                                                                                                     ; 1       ;
; UART_Controller:UART_Controller_1|Selector1~0                                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|last_state~0                                                                                                                                                               ; 1       ;
; Read_adc_manager:this_read_adc_manager|read_counter~3                                                                                                                                                             ; 1       ;
; Read_adc_manager:this_read_adc_manager|read_counter~2                                                                                                                                                             ; 1       ;
; Read_adc_manager:this_read_adc_manager|read_counter~1                                                                                                                                                             ; 1       ;
; Read_adc_manager:this_read_adc_manager|read_counter~0                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[11]~9                                                                                                                                                                            ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[10]~8                                                                                                                                                                            ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[9]~7                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[8]~6                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[7]~5                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[6]~4                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[5]~3                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[4]~2                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[3]~1                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|corr_value[2]~0                                                                                                                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[0]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[1]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[2]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[3]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[4]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[5]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[6]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buf_b2[7]                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|cmpr_9cc:cmpr5|aneb_result_wire[0]~0                                                             ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read~0                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~1                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf~0                                                                                                                                                ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[14]                                                                                                                                              ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector4~2                                                                                                                                                   ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[0]~0                                                                                                                                                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full~2                                             ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full~1                                             ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full~0                                             ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_DATA_IRQ~0                                                                                                                                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~2                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~1                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~0                                        ; 1       ;
; STATE_MANAGER:this_state_manager|counter~3                                                                                                                                                                        ; 1       ;
; STATE_MANAGER:this_state_manager|counter~2                                                                                                                                                                        ; 1       ;
; STATE_MANAGER:this_state_manager|counter~1                                                                                                                                                                        ; 1       ;
; STATE_MANAGER:this_state_manager|counter~0                                                                                                                                                                        ; 1       ;
; STATE_MANAGER:this_state_manager|Selector3~0                                                                                                                                                                      ; 1       ;
; STATE_MANAGER:this_state_manager|curr_state.setup~0                                                                                                                                                               ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter~16                                                                                                                                                         ; 1       ;
; SPI_Controller:adc_spi_controller|Selector2~0                                                                                                                                                                     ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full~2                                     ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full~1                                     ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full~0                                     ; 1       ;
; MRAM_Controller:this_mram_controller|Mux74~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11]                                                                                                                                                                           ; 1       ;
; MRAM_Controller:this_mram_controller|Mux73~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[10]                                                                                                                                                                           ; 1       ;
; MRAM_Controller:this_mram_controller|Mux72~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[9]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux71~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[8]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux70~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux69~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux68~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux67~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux66~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux65~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[2]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux64~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[1]                                                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|Mux62~0                                                                                                                                                                      ; 1       ;
; MRAM_Controller:this_mram_controller|Mux78~0                                                                                                                                                                      ; 1       ;
; MRAM_Controller:this_mram_controller|Mux61~0                                                                                                                                                                      ; 1       ;
; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[0]                                                                                                                                                                            ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~3                                                                                                                                              ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~1                                                                                                                                              ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[15]                                                                                                                                              ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector17~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector4~1                                                                                                                                                   ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[3]~7                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[11]                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[3]                                                                                                                                                                  ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[0]~6                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[8]                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[0]                                                                                                                                                                  ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[1]~5                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[9]                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[1]                                                                                                                                                                  ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[2]~4                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[10]                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[2]                                                                                                                                                                  ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[7]~3                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[15]                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[7]                                                                                                                                                                  ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[4]~2                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[12]                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[4]                                                                                                                                                                  ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[6]~1                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[14]                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[6]                                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector7~0                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector6~0                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector8~0                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector9~0                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector10~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector11~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector12~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector13~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector16~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector14~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector15~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector0~0                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector1~1                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector1~0                                                                                                                                                   ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|UART_SEND_DATA[5]~0                                                                                                                                            ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[13]                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|data_out[5]                                                                                                                                                                  ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|have_data~0                                                                                                                                                    ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|getting_data~0                                                                                                                                                 ; 1       ;
; STATE_MANAGER:this_state_manager|Selector2~0                                                                                                                                                                      ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~9                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~8                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~7                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~6                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~5                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~4                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~3                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~2                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~1                                                                                                                                                                         ; 1       ;
; STATE_MANAGER:this_state_manager|Equal0~0                                                                                                                                                                         ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|msb~1                                                                                                                                                          ; 1       ;
; Corr_Main:Corr_Main_1|read_counter~4                                                                                                                                                                              ; 1       ;
; Corr_Main:Corr_Main_1|read_counter~3                                                                                                                                                                              ; 1       ;
; Corr_Main:Corr_Main_1|read_counter~2                                                                                                                                                                              ; 1       ;
; Corr_Main:Corr_Main_1|read_counter~0                                                                                                                                                                              ; 1       ;
; STATE_MANAGER:this_state_manager|Selector1~1                                                                                                                                                                      ; 1       ;
; STATE_MANAGER:this_state_manager|Selector1~0                                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|Equal0~3                                                                                                                                                                   ; 1       ;
; Read_adc_manager:this_read_adc_manager|Equal0~2                                                                                                                                                                   ; 1       ;
; Read_adc_manager:this_read_adc_manager|Equal0~1                                                                                                                                                                   ; 1       ;
; Read_adc_manager:this_read_adc_manager|Equal0~0                                                                                                                                                                   ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|Equal0~3                                                                                                                                                       ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|Equal0~2                                                                                                                                                       ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|Equal0~1                                                                                                                                                       ; 1       ;
; Write_out_mram_manager:this_write_out_mram_manager|Equal0~0                                                                                                                                                       ; 1       ;
; Corr_Main:Corr_Main_1|address_counter~43                                                                                                                                                                          ; 1       ;
; SPI_Controller:adc_spi_controller|cs_up_counter~2                                                                                                                                                                 ; 1       ;
; SPI_Controller:adc_spi_controller|cs_up_counter~1                                                                                                                                                                 ; 1       ;
; SPI_Controller:adc_spi_controller|cs_up_counter~0                                                                                                                                                                 ; 1       ;
; SPI_Controller:adc_spi_controller|Selector3~0                                                                                                                                                                     ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~2                                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~1                                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~0                                ; 1       ;
; SPI_Controller:adc_spi_controller|Selector1~0                                                                                                                                                                     ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|Add0~13                                                                                                                                                 ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|Add0~12                                                                                                                                                 ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|Add0~11                                                                                                                                                 ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent~0                                                                                                                                             ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|Add0~10                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[15]~en                                                                                                                                                                ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[14]~en                                                                                                                                                                ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[13]~en                                                                                                                                                                ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[12]~en                                                                                                                                                                ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[11]~en                                                                                                                                                                ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[11]~reg0                                                                                                                                                              ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[10]~en                                                                                                                                                                ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[10]~reg0                                                                                                                                                              ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[9]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[9]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[8]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[8]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[7]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[7]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[6]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[6]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[5]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[5]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[4]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[4]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[3]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[3]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[2]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[2]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[1]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[1]~reg0                                                                                                                                                               ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[0]~en                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_D[0]~reg0                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|PREAMBULE_FOUND~4                                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|PREAMBULE_FOUND~3                                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|PREAMBULE_FOUND~2                                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|PREAMBULE_FOUND~1                                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|PREAMBULE_FOUND~0                                                                                                                                                                           ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[49]                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[49]                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[49]                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[49]                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[49]                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[49]                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[49]                                                                                                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[49]                                                                                                                                                               ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~en                                                                                                                                             ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SPI_MOSI~reg0                                                                                                                                           ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector3~0                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector2~0                                                                                                                                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector18~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add1~0                                                                                                                                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector19~2                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Selector20~0                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Equal0~2                                                                                                                                                      ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Equal0~1                                                                                                                                                      ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Equal0~0                                                                                                                                                      ; 1       ;
; MRAM_Controller:this_mram_controller|curr_state~9                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|curr_state~8                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|curr_state~7                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|curr_state~6                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Add0~2                                                                                                                                                                       ; 1       ;
; MRAM_Controller:this_mram_controller|Add0~1                                                                                                                                                                       ; 1       ;
; MRAM_Controller:this_mram_controller|counter~0                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|Add0~0                                                                                                                                                                       ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE~0                                                                                                                                             ; 1       ;
; SPI_Controller:adc_spi_controller|Selector5~0                                                                                                                                                                     ; 1       ;
; SPI_Controller:adc_spi_controller|Selector6~0                                                                                                                                                                     ; 1       ;
; SPI_Controller:adc_spi_controller|Equal0~0                                                                                                                                                                        ; 1       ;
; SPI_Controller:adc_spi_controller|Selector4~0                                                                                                                                                                     ; 1       ;
; Setup_manager:this_setup_manager|config_command_counter[0]~48                                                                                                                                                     ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Mux0~4                                                                                                                                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Mux0~3                                                                                                                                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Mux0~2                                                                                                                                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[1]                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[2]                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Mux0~1                                                                                                                                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Mux0~0                                                                                                                                                        ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[4]                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[6]                                                                                                                                                  ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[5]                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector4~1                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector4~0                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector2~1                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector2~0                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector0~2                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector0~1                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Mux21~0                                                                                                                                                                      ; 1       ;
; MRAM_Controller:this_mram_controller|Selector9~0                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector10~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector11~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector12~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector13~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector14~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector15~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector16~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector17~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector18~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector19~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector20~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector21~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector22~1                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector22~0                                                                                                                                                                 ; 1       ;
; MRAM_Controller:this_mram_controller|Selector1~1                                                                                                                                                                  ; 1       ;
; MRAM_Controller:this_mram_controller|Selector1~0                                                                                                                                                                  ; 1       ;
; SPI_Controller:adc_spi_controller|Selector0~1                                                                                                                                                                     ; 1       ;
; SPI_Controller:adc_spi_controller|Selector0~0                                                                                                                                                                     ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk~0                                                                                                                                                  ; 1       ;
; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|Equal0~0                                                                                                                                                ; 1       ;
; Setup_manager:this_setup_manager|Selector9~0                                                                                                                                                                      ; 1       ;
; Setup_manager:this_setup_manager|WideNor0~0                                                                                                                                                                       ; 1       ;
; Setup_manager:this_setup_manager|Equal0~4                                                                                                                                                                         ; 1       ;
; Setup_manager:this_setup_manager|Equal0~0                                                                                                                                                                         ; 1       ;
; Setup_manager:this_setup_manager|Equal10~2                                                                                                                                                                        ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[13]                                                                                                                                                                   ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[12]                                                                                                                                                                   ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[11]                                                                                                                                                                   ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[10]                                                                                                                                                                   ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[9]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[8]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[7]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[6]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[5]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[4]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[3]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[2]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[1]                                                                                                                                                                    ; 1       ;
; MRAM_Controller:this_mram_controller|MRAM_A[0]                                                                                                                                                                    ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[9]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[10]               ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[11]               ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[12]               ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[13]               ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[14]               ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[1]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[2]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[3]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[4]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[5]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[6]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[7]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[8]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|q_b[0]                ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita3                             ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2~COUT                        ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2                             ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1~COUT                        ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1                             ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0~COUT                        ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0                             ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita3                                   ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2~COUT                              ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2                                   ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1~COUT                              ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1                                   ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0~COUT                              ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0                                   ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita3              ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2~COUT         ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2              ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1~COUT         ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1              ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0~COUT         ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0              ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[8]~25                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[7]~24                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[7]~23                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[6]~22                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[6]~21                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[5]~20                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[5]~19                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[4]~18                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[4]~17                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[3]~16                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[3]~15                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[2]~14                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[2]~13                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[1]~12                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[1]~11                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[0]~10                                                                                                                                                                 ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[0]~9                                                                                                                                                                  ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|cntr_ikf:cntr1|counter_comb_bita0                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita4~0                                                                             ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita4~COUT                                                                          ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita4                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita3~COUT                                                                          ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita3                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita2~COUT                                                                          ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita2                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita1~COUT                                                                          ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita1                                                                               ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita0~COUT                                                                          ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|cntr_cmf:cntr1|counter_comb_bita0                                                                               ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita3                                     ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2~COUT                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2                                     ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1~COUT                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1                                     ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0~COUT                                ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0                                     ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita3                                           ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2~COUT                                      ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2                                           ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1~COUT                                      ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1                                           ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0~COUT                                      ; 1       ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~62                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~61                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~60                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~59                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~58                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~57                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~56                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~55                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~54                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~53                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~52                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~51                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~50                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~49                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~48                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~47                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~46                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~45                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~44                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~43                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~42                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~41                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~40                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~39                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~38                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~37                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~36                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~35                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~34                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~33                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~32                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~31                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~30                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~29                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~28                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~27                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~26                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~25                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~24                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~23                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~22                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~21                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~20                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~19                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~18                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~17                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~16                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~15                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~14                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~13                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~12                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~11                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~10                                                                                                                                                                          ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~9                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~8                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~7                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~6                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~5                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~4                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~3                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~2                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~1                                                                                                                                                                           ; 1       ;
; STATE_MANAGER:this_state_manager|Add0~0                                                                                                                                                                           ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[13]~42                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[12]~41                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[12]~40                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[11]~39                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[11]~38                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[10]~37                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[10]~36                                                                                                                                                     ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[9]~35                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[9]~34                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[8]~33                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[8]~32                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[7]~31                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[7]~30                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[6]~29                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[6]~28                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[5]~27                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[5]~26                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[4]~25                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[4]~24                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[3]~23                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[3]~22                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[2]~21                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[2]~20                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[1]~19                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[1]~18                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[0]~15                                                                                                                                                      ; 1       ;
; Read_adc_manager:this_read_adc_manager|address_counter[0]~14                                                                                                                                                      ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita3      ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2~COUT ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2      ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1~COUT ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1      ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0~COUT ; 1       ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0      ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[0]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[1]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[2]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[3]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[4]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[5]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[6]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[7]                                                                                                                                                                    ; 1       ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|diff[8]                                                                                                                                                                    ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~20                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~19                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~18                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~17                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~16                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~15                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~14                                                                                                                                                       ; 1       ;
; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|Add0~13                                                                                                                                                       ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------+----------------------+-----------------+-----------------+
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 17           ; 9            ; 17           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 153  ; 17                          ; 9                           ; 17                          ; 9                           ; 153                 ; 1    ; None ; M4K_X11_Y8              ; Old data             ; Don't care      ; Don't care      ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 54           ; 2            ; 54           ; yes                    ; no                      ; yes                    ; yes                     ; 108  ; 2                           ; 54                          ; 2                           ; 54                          ; 108                 ; 2    ; None ; M4K_X11_Y9, M4K_X11_Y12 ; Old data             ; Don't care      ; Don't care      ;
; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1    ; None ; M4K_X11_Y6              ; Don't care           ; Don't care      ; Don't care      ;
; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M4K_X23_Y10             ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 860 / 15,666 ( 5 % )    ;
; C16 interconnects           ; 23 / 812 ( 3 % )        ;
; C4 interconnects            ; 1,096 / 11,424 ( 10 % ) ;
; Direct links                ; 192 / 15,666 ( 1 % )    ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 346 / 4,608 ( 8 % )     ;
; R24 interconnects           ; 46 / 652 ( 7 % )        ;
; R4 interconnects            ; 1,075 / 13,328 ( 8 % )  ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.65) ; Number of LABs  (Total = 57) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 4                            ;
; 10                                          ; 4                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 6                            ;
; 14                                          ; 3                            ;
; 15                                          ; 2                            ;
; 16                                          ; 27                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.26) ; Number of LABs  (Total = 57) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 47                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 7                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 19.44) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 5                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 4                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 4                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.82) ; Number of LABs  (Total = 57) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 5                            ;
; 2                                               ; 1                            ;
; 3                                               ; 4                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 4                            ;
; 7                                               ; 3                            ;
; 8                                               ; 5                            ;
; 9                                               ; 8                            ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 1                            ;
; 13                                              ; 6                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 6                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 2                            ;
; 20                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.26) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 7                            ;
; 4                                            ; 5                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 8                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 5                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+----------------------------------------------+-----------------------------------+
; Option                                       ; Setting                           ;
+----------------------------------------------+-----------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                               ;
; Enable device-wide reset (DEV_CLRn)          ; Off                               ;
; Enable device-wide output enable (DEV_OE)    ; Off                               ;
; Enable INIT_DONE output                      ; Off                               ;
; Configuration scheme                         ; Active Serial                     ;
; Error detection CRC                          ; Off                               ;
; nCEO                                         ; Unreserved                        ;
; ASDO,nCSO                                    ; As input tri-stated               ;
; Reserve all unused pins                      ; As input tri-stated with bus-hold ;
; Base pin-out file on sameframe device        ; Off                               ;
+----------------------------------------------+-----------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; CORR_BUFFER_UPDATE_CLK0 ; CLK,I/O              ; 744.8             ;
; CORR_BUFFER_UPDATE_CLK0 ; CLK                  ; 15.5              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------+
; Source Register                                                                                                                             ; Destination Register                    ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------+
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 15.784            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 15.774            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a46 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 15.265            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a45 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 15.205            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 14.771            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a53 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 14.332            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; 14.311            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 14.215            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; 14.190            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; 14.186            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; 14.174            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[49]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 14.061            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a51 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[6]  ; 13.828            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a50 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[5]  ; 13.756            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a48 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 13.731            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a49 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[4]  ; 13.712            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a52 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[7]  ; 13.661            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a47 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 13.546            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 13.276            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 13.184            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a36 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 12.801            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a37 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 12.795            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 12.771            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 12.663            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.911            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a44 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.760            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[9]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.613            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[34]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.611            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[9]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.603            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.600            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.565            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.532            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.501            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.496            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[34]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.473            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.437            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a9  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.430            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.406            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.345            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.317            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.266            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a43 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.259            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a42 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.237            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[4]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.161            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a1  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 11.084            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a41 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 11.042            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a39 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.973            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a40 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.954            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a0  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.918            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.890            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.887            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a27 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.885            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a19 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.842            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a38 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.799            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a0  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.730            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a18 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.729            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.700            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.628            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.603            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a10 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 10.588            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[34]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.474            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.388            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.302            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a17 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.281            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[44]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.258            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a8  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.187            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.171            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_8[9]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 10.167            ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[34]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.985             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[34]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.977             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.963             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a28 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 9.961             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a26 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.943             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a1  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[3]  ; 9.920             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.904             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.886             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a7  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.878             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[9]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.869             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.862             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a16 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.859             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.854             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.835             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[9]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.823             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.805             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a6  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.785             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a15 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.782             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[34]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.772             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.771             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.766             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a14 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.727             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[9]                                                                                          ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.724             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[39]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.716             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[34]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.712             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a5  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.682             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[14]                                                                                         ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.678             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_0|shift_taps_32m:auto_generated|altsyncram_4a81:altsyncram2|ram_block3a8  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.663             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a13 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.656             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a35 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.640             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a4  ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.626             ;
; Corr_Main:Corr_Main_1|Corr_Buffer:buff|altshift_taps:buffer_0_rtl_1|shift_taps_v1m:auto_generated|altsyncram_g981:altsyncram2|ram_block3a12 ; Corr_Main:Corr_Main_1|MRAM_DATA_OUT[11] ; 9.596             ;
+---------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "Uni_Projektas"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "wizard_pll:pl|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for wizard_pll:pl|altpll:altpll_component|_clk0 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 77 total pins
    Info (169086): Pin UART_RX not assigned to an exact location on the device
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Warning (332174): Ignored filter at Uni_Projektas.sdc(8): Corr_Main_1|corr_buffer_update~clkctrl|outclk could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(8): Argument <targets> is an empty collection
    Info (332050): create_clock -name CORR_BUFFER_UPDATE_CLK0 -period 100.000 [get_pins {Corr_Main_1|corr_buffer_update~clkctrl|outclk}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(9): this_read_adc_manager|MRAM_WRITE_DATA|sclr could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(9): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK1 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|sclr}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(10): this_read_adc_manager|MRAM_WRITE_DATA|clk could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(10): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK2 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|clk}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(11): this_read_adc_manager|MRAM_WRITE_DATA|datain could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(11): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK3 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|datain}]
Warning (332174): Ignored filter at Uni_Projektas.sdc(12): this_read_adc_manager|MRAM_WRITE_DATA|regout could not be matched with a pin
Warning (332049): Ignored create_clock at Uni_Projektas.sdc(12): Argument <targets> is an empty collection
    Info (332050): create_clock -name MRAM_WRITE_DATA_CLK4 -period 100.000 [get_pins {this_read_adc_manager|MRAM_WRITE_DATA|regout}]
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pl|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      ADC_CLK
    Info (332111):   20.000    ADC_DCLKA
    Info (332111):   20.000          CLK
    Info (332111):    6.666     PLL_CLK0
    Info (332111):    6.666     PLL_CLK1
    Info (332111):    6.666     PLL_CLK2
Info (176353): Automatically promoted node wizard_pll:pl|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node Corr_Main:Corr_Main_1|corr_buffer_update 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 23 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 19 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  2 pins available
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 2 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170089): 8e+02 ns of routing delay (approximately 3.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 1.11 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 50 output pins without output pin load capacitance assignment
    Info (306007): Pin "SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADC_SPI_SDIN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SPI_CS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_D[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADC_SHDN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADC_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADC_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADC_SPI_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADC_SPI_CS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_OUTPUT_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_A[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_WRITE_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_UPPER_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MRAM_LOWER_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TX" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SPI_MOSI has a permanently disabled output enable
    Info (169065): Pin SPI_MISO has a permanently disabled output enable
    Info (169065): Pin SPI_SCLK has a permanently disabled output enable
    Info (169065): Pin SPI_CS has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/simon/Desktop/UNI/VHDL/Uni_Projektas/output_files/Uni_Projektas.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 4814 megabytes
    Info: Processing ended: Wed May 17 11:52:07 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/simon/Desktop/UNI/VHDL/Uni_Projektas/output_files/Uni_Projektas.fit.smsg.


