# Simulador de Processador RISC-V com Pipeline e Cache

Este projeto consiste em um simulador interativo de um processador RISC-V simplificado, desenvolvido em Python utilizando o ambiente Google Colab. A ferramenta permite a an√°lise e compara√ß√£o de diferentes arquiteturas e otimiza√ß√µes, como a execu√ß√£o em ciclo √∫nico vs. pipeline, tratamento de hazards e o impacto de uma hierarquia de mem√≥ria com cache.

O simulador foi desenvolvido como parte das atividades acad√™micas das disciplinas de Organiza√ß√£o e Arquitetura de Computadores da UFV, baseando-se nos trabalhos e materiais propostos pelo Professor Ricardo Ferreira.

## ‚ú® Funcionalidades Principais

O simulador implementa um vasto conjunto de caracter√≠sticas de processadores modernos:

- **Dois Modos de Execu√ß√£o:**
  - **Ciclo √önico:** Execu√ß√£o sequencial, instru√ß√£o por instru√ß√£o, com controle interativo de passo a passo.
  - **Pipeline Completo:** Simula√ß√£o de um pipeline de 4 est√°gios (IF, ID, EX, MEM_WB).

- **Conjunto de Instru√ß√µes Abrangente (Parte 1 & 2):**
  - **Aritm√©ticas de Inteiros:** `ADD`, `SUB`, `MUL`, `DIV`, `ADDI` com detec√ß√£o de overflow.
  - **Aritm√©ticas de Ponto Flutuante:** `ADD.S`, `MUL.S` (precis√£o simples IEEE 754).
  - **Acesso √† Mem√≥ria:** `LW` (Load), `SW` (Store).
  - **Desvios (Branches):** `BEQ` (Branch if Equal), `J` (Jump incondicional) com suporte a labels.

- **An√°lise de Pipeline (Parte 3 & 4):**
  - Visualiza√ß√£o da evolu√ß√£o do pipeline em uma tabela `tempo √ó est√°gio`.
  - Detec√ß√£o e log detalhado de **Data Hazards** (EX->ID e Load-Use) e **Control Hazards** (BEQ, J).
  - Implementa√ß√£o e compara√ß√£o de tr√™s t√©cnicas de tratamento de hazards:
    1.  Nenhum tratamento (para observar os resultados incorretos).
    2.  **Stall** (inser√ß√£o de bolhas).
    3.  **Forwarding** (bypass).

- **Hierarquia de Mem√≥ria (Parte 5):**
  - Simula√ß√£o de uma **cache associativa por conjunto de 2 vias**.
  - C√°lculo e exibi√ß√£o de estat√≠sticas de cache: hits, misses, e taxas de acerto/falha.
  - Simula√ß√£o de **penalidade de miss** configur√°vel.
  - Compara√ß√£o de pol√≠ticas de substitui√ß√£o: **LRU** (Least Recently Used) vs. **Random**.

- **An√°lise de Desempenho:**
  - Medi√ß√£o e compara√ß√£o do n√∫mero total de ciclos entre os diferentes modos de execu√ß√£o.
  - C√°lculo autom√°tico do **speedup** obtido com as otimiza√ß√µes de pipeline e cache em rela√ß√£o ao ciclo √∫nico.

- **Interface Interativa:**
  - Desenvolvida com `ipywidgets` para uma experi√™ncia de usu√°rio amig√°vel, com seletores din√¢micos e bot√µes de controle.

## üöÄ Como Executar

A forma mais f√°cil de executar o simulador √© abrindo o notebook diretamente no Google Colab.

[![Open In Colab](https://colab.research.google.com/assets/colab-badge.svg)](https://colab.research.google.com/github/jessilver/Organizacao_Computadores/blob/develop/Template.ipynb)

1.  Clique no bot√£o "Open In Colab" acima.
2.  No notebook aberto, v√° para o menu **`Ambiente de execu√ß√£o`** e clique em **`Executar tudo`**.
3.  Role at√© a c√©lula de execu√ß√£o para interagir com a interface do simulador.
4.  Existem intru√ß√µes de prontas para testes preparadas mais a baixo no projeto.

## üïπÔ∏è Vis√£o Geral da Interface

A interface permite controlar todos os aspectos da simula√ß√£o:

- **Modo de Simula√ß√£o:** Alterne entre `Ciclo √önico` e `Pipeline (Completo)`.
- **Op√ß√µes do Pipeline:** Ficam vis√≠veis apenas no modo Pipeline.
  - **Tratamento de Hazard:** Escolha entre `Sem tratamento`, `Stall` ou `Forwarding`.
  - **Hierarquia de Mem√≥ria:** Habilite ou desabilite a `Cache`.
  - **Pol√≠tica de Cache:** Escolha entre `LRU` e `Random` (vis√≠vel apenas com a cache ativa).
  - **Penalidade de Miss:** Defina o n√∫mero de ciclos de penalidade para um cache miss.
- **√Årea de C√≥digo:** Onde voc√™ escreve seu programa em Assembly RISC-V.
- **Bot√µes de Controle:**
  - **`Load/Reset`**: Carrega o c√≥digo e reinicia o estado do processador.
  - **`Pr√≥ximo Passo ->` / `Pr√≥ximo Ciclo ->`**: Executa uma instru√ß√£o (Ciclo √önico) ou um ciclo de clock (Pipeline).
  - **`Run All`**: Executa o programa inteiro de uma vez.
  - **`Show Registers` / `Show Memory` / `Show Cache Stats`**: Exibe o estado atual do processador e da mem√≥ria.

## üî¨ Experimentos e An√°lises

O notebook cont√©m um bloco final (**Bloco 10**) dedicado a uma s√©rie de experimentos pr√©-definidos. Este bloco serve como um guia para validar cada parte do projeto e analisar os resultados, com c√≥digos de teste prontos para serem copiados e executados.

Os experimentos cobrem desde a valida√ß√£o de opera√ß√µes b√°sicas at√© a medi√ß√£o do impacto de hazards, da taxa de acerto da cache e o c√°lculo do speedup final.

## üë®‚Äçüíª Autor

- **[jessilver](https://github.com/jessilver)**

---
*Este trabalho √© uma deriva√ß√£o e jun√ß√£o dos trabalhos das disciplinas de Organiza√ß√£o de Computadores e Arquitetura de Computadores do Professor Ricardo Ferreira da UFV.*
