## 1 Verilog 简介

- Verilog HDL是一种硬件描述语言，用于从**算法、RTL级、门级、开关级**四个层面面对数字系统进行建模。
- Verilog HDL从C语言中继承了多种操作符和结构，相比最大的特点是**并行性**。
- 作用
  - 设计人员对硬件系统进行描述
  - 验证人员搭建验证环境对设计人员描述的硬件系统进行验证
  - 对标准单元库，模拟/定制IP进行行为级描述

### 1.1 Verilog 建模

- 行为级描述 -- 使用过程化结构建模（always，initial等）
- 数据流方式 -- 使用连续赋值语句方式建模(assign)
- 结构化方式 -- 使用门和模块实例语句描述建模

一个数字系统（简单归纳为线和器件两种元素）就是多个器件通过一定的连线关系组合在一起的。因此，Verilog HDL的建模实际上就是对如何使用<u>HDL语言就数字电路的这两种基本要素的特征及相互之间的关系进行描述的过程。</u>

- 模块

  - 模块（module）是Verilog的基本描述单位，用于描述某个设计的功能及其他模块通信的外部端口。

  - 模块包括接口描述部分和逻辑描述部分。

  - 对于每个模块都要进行端口定义，并说明输入、输出口，然后对模块的功能进行逻辑描述，当然，对测试模块，可以没有输入输出口。

  - 除endmodule语句外，每个语句后面需要分号表示该语句结束。

  - ```verilog
    module module name(port list)
    // input
    input xxx;
    // output
    output xxx;
    // inout
    inout  xxx;
        
    //data tpye
    reg xxx;
    wire xxx;
    parameter xxx=;
        
    //task function
    task  ... endtask    
    function ... endfunction    
    
    //main code
    initial
    always
    mdoule
    
    endmodule    
    ```

- 延时

  信号在电路中传输会有传播延时等，如线延时，器件延时。延时就是对延时特性的HDL描述。

- 大型的数字电路设计划分成大小不一的小模块来实现特定的功能，最后通过顶层模块调用子模块来实现整体功能。（Top-Down）

- 书写建议

  - 一个模块一个文件
  - 模块名与文件名同名
  - 一行一句语句
  - 信号方向按输入输出双向顺序描述
  - 设计模块尽量考虑采用参数化，提高设计的重用

