[
 {
  "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
  "InstLine" : 1,
  "InstName" : "topmodule",
  "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
  "ModuleLine" : 1,
  "ModuleName" : "topmodule",
  "SubInsts" : [
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 22,
    "InstName" : "dmem",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 76,
    "ModuleName" : "ram_module"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 33,
    "InstName" : "imem",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 105,
    "ModuleName" : "rom_module"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 42,
    "InstName" : "machine",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "ModuleLine" : 136,
    "ModuleName" : "fsm"
   },
   {
    "InstFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/cpu.sv",
    "InstLine" : 66,
    "InstName" : "i_clkdiv",
    "ModuleFile" : "/Users/theilmann/Jahresarbeit/Praktischer Teil/Verilog/CPU/Prozessor/src/gowin_clkdiv/gowin_clkdiv.v",
    "ModuleLine" : 10,
    "ModuleName" : "Gowin_CLKDIV"
   }
  ]
 }
]