input G0 G1 G2 G3
output G7
wire G4 G5 G6
and AND2_1 G4 G0 G1 
and AND2_2 G5 G2 G3
and AND2_3 G6 G4 G5
not NOT_1 G7 G6
