n work BaseDesign verilog;
av .compile_point_summary_status "Mapped";
av .compile_point_summary_reason "No database";
av .compile_point_update_model 0;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 7.5625;
av .compile_point_starttime_stamp "Thu Jun 29 21:02:56 2023";
av .compile_point_endtime_stamp "Thu Jun 29 21:03:03 2023";
av .compile_point_realtime_used 7.591;
