# Тестовое задание для стажировки

## Описание
Данный репозиторий содержит выполненные задачи в рамках тестового задания для стажировки. 
Задания включают создание модуля на SystemVerilog для сложения двух чисел типа float32 и 
написание модуля для редукции ряда из N вещественных чисел до одного числа.


## Задание 1
При решении данного задания я нашел открытую библиотеку, реализующую суммирование двух чисел 
с плавающей точкой (https://github.com/nishthaparashar/Floating-Point-ALU-in-Verilog). Для 
реализации суммирования я написал элементарный модуль, который обращается к данной библиотеке.
По ссылке https://github.com/EgorIvanovS/Test_Quest/issues/1 я представил подробное описание 
библиотеки. Поэтапно я описал функции практически каждой строчки кода Verilog.
Помимо самого модуля я приложил в файл задания testbench модуля суммы.


## (Задание 2)*
Для редукции ряда из большого числа N вещественных чисел в одно число с использованием 
минимальных аппаратных ресурсов, мы можем использовать алгоритм параллельного суммирования 
и использовать обратное вычисление для минимизации задержек и ресурсов.
Этот модуль series_reducer сокращает задержки и использует параллельное суммирование для 
минимизации использования аппаратных ресурсов. Он принимает массив из N вещественных чисел
шириной WIDTH бит и возвращает их сумму. Ответ на выходе будет корректным на том такте, когда 
все входные числа будут добавлены в итоговую сумму, что происходит после N/2 тактов.
Представляю подробное описание кода: https://github.com/EgorIvanovS/Test_Quest/issues/2.

## Какими способами можно добиться минимизации аппаратных ресурсов?
1) **Параллельная реализация** позволяет разделить вычислительную задачу на более мелкие части,
которые могут быть обработаны одновременно на различных процессорах или ядрах FPGA. Это
позволяет ускорить выполнение задачи и сократить время обработки данных.
Основные преимущества параллельной реализации для минимизации использования аппаратных ресурсов
на FPGA:
  1. Увеличение скорости обработки: Использование параллельных вычислений позволяет одновременно
 обрабатывать несколько блоков данных, что существенно ускоряет выполнение задачи.
  2. Эффективное использование ресурсов: Вместо создания одного большого и сложного модуля для
 обработки всего ряда данных, можно разделить задачу на более мелкие блоки, которые могут быть
 обработаны параллельно на различных процессорах или ядрах. Это позволяет более эффективно
 использовать доступные ресурсы FPGA.
  3. Уменьшение задержек: Параллельная обработка позволяет избежать задержек, связанных с
 последовательным выполнением операций, и сократить время ожидания результатов.
 Уменьшение потребления энергии: Параллельная реализация может позволить более эффективное
 использование энергии за счет более быстрой обработки данных.

2) **Использование алгоритмов с плавающей запятой с фиксированной точностью** вместо точной
арифметики является одним из способов минимизации использования аппаратных ресурсов на FPGA.
Вместо хранения и обработки данных с высокой точностью (например, с двойной точностью), можно
использовать фиксированную точность, что может значительно снизить потребление ресурсов.

Основные способы снижения использования аппаратных ресурсов при использовании алгоритмов с 
фиксированной точностью:

  1. Меньший объем памяти: При использовании фиксированной точности требуется меньше битов для
  хранения чисел, чем при использовании плавающей запятой. Например, для представления числа
  с фиксированной точностью может потребоваться 16 битов, в то время как для двойной точности
  с плавающей запятой требуется 64 бита. Это позволяет сэкономить на объеме используемой памяти.

  2. Уменьшение сложности арифметических операций: Использование алгоритмов с фиксированной точностью
  позволяет снизить сложность вычислений, поскольку операции над числами с фиксированной точностью
  могут быть выполнены более простыми и быстрыми алгоритмами, чем операции с плавающей запятой.

  3. Уменьшение количества логических элементов: Поскольку для операций с фиксированной точностью
  требуется меньше битов, чем для операций с плавающей запятой, это может привести к уменьшению
  количества логических элементов, необходимых для реализации алгоритмов.

Хотя использование алгоритмов с фиксированной точностью может привести к некоторым потерям в точности,
такие методы подходят для определенных приложений, где необходимо сэкономить аппаратные ресурсы и 
время выполнения вычислений.

3) **Использование циклической структуры** может помочь минимизировать использование аппаратных ресурсов
   FPGA за счет повторного использования одних и тех же ресурсов для различных операций или задач. Вот
   несколько способов, как это может происходить:

  1. Использование циклического буфера: Циклический буфер представляет собой структуру памяти, в которой
  данные считываются и записываются в цикле, без необходимости создания отдельной линии памяти для каждого
  элемента данных. Это позволяет использовать одно и то же блокирование памяти для различных операций с данными,
  экономя ресурсы.

  2. Циклические состояния автоматов: Циклические автоматы могут использоваться для реализации последовательных
  операций или алгоритмов, где одно состояние автомата переходит в следующее в цикле. Это позволяет экономить
  ресурсы, так как один и тот же автомат может использоваться для выполнения различных этапов операции.

  3. Циклические вычисления: Если операции в вашем алгоритме могут быть выполнены в циклическом режиме, то вы
  можете использовать циклические структуры данных или операции, чтобы повторно использовать аппаратные ресурсы.
  Например, операции свертки в обработке сигналов или изображений могут быть выполнены циклически, экономя
  ресурсы FPGA.

  4. Параллельная обработка: Циклические структуры могут быть использованы для параллельной обработки данных
  или выполнения нескольких экземпляров одной и той же операции параллельно. Это позволяет увеличить
  производительность и снизить время выполнения операций, используя те же самые ресурсы FPGA.



