FPGA および ASIC 設計のための SystemVerilog 開発ガイドライン。モジュラー設計、検証、タイミングの最適化をカバーします。
