<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1635261111">
  <File Type="VDS-TIMINGSUMMARY" Name="DAC_Array_Tester_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="DAC_Array_Tester.dcp"/>
  <File Type="RDS-UTIL-PB" Name="DAC_Array_Tester_utilization_synth.pb"/>
  <File Type="RDS-UTIL" Name="DAC_Array_Tester_utilization_synth.rpt"/>
  <File Type="RDS-PROPCONSTRS" Name="DAC_Array_Tester_drc_synth.rpt"/>
  <File Type="RDS-RDS" Name="DAC_Array_Tester.vds"/>
  <File Type="REPORTS-TCL" Name="DAC_Array_Tester_reports.tcl"/>
  <File Type="VDS-TIMING-PB" Name="DAC_Array_Tester_timing_summary_synth.pb"/>
  <File Type="PA-TCL" Name="DAC_Array_Tester.tcl"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/Address_Counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DAC_Array_ROM_Tester/DAC_Array_ROM_Tester.srcs/sources_1/imports/new/Address_Counter.v"/>
        <Attr Name="ImportTime" Val="1634422156"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Demux_RAM_Parallel_Output.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Signal_Tap_Logic/Signal_Tap_Logic.srcs/sources_1/new/Demux_RAM_Parallel_Output.v"/>
        <Attr Name="ImportTime" Val="1634672252"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Parallel_Signal_Tap.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Signal_Tap_Logic/Signal_Tap_Logic.srcs/sources_1/new/Parallel_Signal_Tap.v"/>
        <Attr Name="ImportTime" Val="1634674419"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Sigal_Buffer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Signal_Buffer_Experimental/Signal_Buffer_Experimental.srcs/sources_1/new/Sigal_Buffer.v"/>
        <Attr Name="ImportTime" Val="1634502448"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Signal_Tap_Logic.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Signal_Tap_Logic/Signal_Tap_Logic.srcs/sources_1/new/Signal_Tap_Logic.v"/>
        <Attr Name="ImportTime" Val="1634673941"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Up_Down_Counter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/DAC_Array_Tester.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DAC_Array_ROM_Tester/DAC_Array_ROM_Tester.srcs/sources_1/new/DAC_Array_Tester.v"/>
        <Attr Name="ImportTime" Val="1634420681"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/coe/Triangle_1k_24bit.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DAC_Array_ROM_Tester/DAC_Array_ROM_Tester.srcs/sources_1/imports/coe/Triangle_1k_24bit.coe"/>
        <Attr Name="ImportTime" Val="1633985398"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/coe/Dirac_1k_24bit.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DAC_Array_ROM_Tester/DAC_Array_ROM_Tester.srcs/sources_1/imports/coe/Dirac_1k_24bit.coe"/>
        <Attr Name="ImportTime" Val="1634073557"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/coe/Saw_1k_24bit.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DAC_Array_ROM_Tester/DAC_Array_ROM_Tester.srcs/sources_1/imports/coe/Saw_1k_24bit.coe"/>
        <Attr Name="ImportTime" Val="1633985236"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/coe/Sine_1k_24bit.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DAC_Array_ROM_Tester/DAC_Array_ROM_Tester.srcs/sources_1/imports/coe/Sine_1k_24bit.coe"/>
        <Attr Name="ImportTime" Val="1633893554"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="DAC_Array_Tester"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/DAC_Array_Tester.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../DAC_Array_ROM_Tester/DAC_Array_ROM_Tester.srcs/constrs_1/new/DAC_Array_Tester.xdc"/>
        <Attr Name="ImportTime" Val="1634421511"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
  <BlockFileSet Type="BlockSrcs" Name="Saw_ROM"/>
  <BlockFileSet Type="BlockSrcs" Name="Sine_ROM"/>
  <BlockFileSet Type="BlockSrcs" Name="Triangle_ROM"/>
  <BlockFileSet Type="BlockSrcs" Name="Dirac_ROM"/>
  <BlockFileSet Type="BlockSrcs" Name="PCM_Transmitter_16_0"/>
</GenRun>
