Fitter report for Divider_hd
Sun Nov 15 14:21:29 2015
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM
 25. |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM
 26. |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM
 27. |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM
 28. |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM
 29. |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 15 14:21:29 2015       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; Divider_hd                                  ;
; Top-level Entity Name              ; Divider_hd                                  ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX15BF14C6                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 458 / 14,400 ( 3 % )                        ;
;     Total combinational functions  ; 398 / 14,400 ( 3 % )                        ;
;     Dedicated logic registers      ; 230 / 14,400 ( 2 % )                        ;
; Total registers                    ; 230                                         ;
; Total pins                         ; 14 / 81 ( 17 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 3,072 / 552,960 ( < 1 % )                   ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                               ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                               ;
; Total PLLs                         ; 0 / 3 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   5.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; q_value[0]   ; Incomplete set of assignments ;
; q_value[1]   ; Incomplete set of assignments ;
; data_x_rdy   ; Incomplete set of assignments ;
; data_d_rdy   ; Incomplete set of assignments ;
; data_out_vld ; Incomplete set of assignments ;
; asyn_reset   ; Incomplete set of assignments ;
; clk          ; Incomplete set of assignments ;
; data_out_rdy ; Incomplete set of assignments ;
; x_value[1]   ; Incomplete set of assignments ;
; x_value[0]   ; Incomplete set of assignments ;
; data_x_vld   ; Incomplete set of assignments ;
; data_d_vld   ; Incomplete set of assignments ;
; d_value[0]   ; Incomplete set of assignments ;
; d_value[1]   ; Incomplete set of assignments ;
+--------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 667 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 667 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 657     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Aaron_documents/Newton_method_hd/Online_div_hd/output_files/Divider_hd.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 458 / 14,400 ( 3 % )      ;
;     -- Combinational with no register       ; 228                       ;
;     -- Register only                        ; 60                        ;
;     -- Combinational with a register        ; 170                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 215                       ;
;     -- 3 input functions                    ; 75                        ;
;     -- <=2 input functions                  ; 108                       ;
;     -- Register only                        ; 60                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 332                       ;
;     -- arithmetic mode                      ; 66                        ;
;                                             ;                           ;
; Total registers*                            ; 230 / 14,733 ( 2 % )      ;
;     -- Dedicated logic registers            ; 230 / 14,400 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 33 / 900 ( 4 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 14 / 81 ( 17 % )          ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )            ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 5 / 60 ( 8 % )            ;
; Total block memory bits                     ; 3,072 / 552,960 ( < 1 % ) ;
; Total block memory implementation bits      ; 46,080 / 552,960 ( 8 % )  ;
; PLLs                                        ; 0 / 3 ( 0 % )             ;
; Global clocks                               ; 2 / 20 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )             ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )             ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )             ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%              ;
; Maximum fan-out                             ; 240                       ;
; Highest non-global fan-out                  ; 38                        ;
; Total fan-out                               ; 2016                      ;
; Average fan-out                             ; 2.83                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 458 / 14400 ( 3 % ) ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 228                 ; 0                              ;
;     -- Register only                        ; 60                  ; 0                              ;
;     -- Combinational with a register        ; 170                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 215                 ; 0                              ;
;     -- 3 input functions                    ; 75                  ; 0                              ;
;     -- <=2 input functions                  ; 108                 ; 0                              ;
;     -- Register only                        ; 60                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 332                 ; 0                              ;
;     -- arithmetic mode                      ; 66                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 230                 ; 0                              ;
;     -- Dedicated logic registers            ; 230 / 14400 ( 2 % ) ; 0 / 14400 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 33 / 900 ( 4 % )    ; 0 / 900 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 14                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                   ; 0                              ;
; Total memory bits                           ; 3072                ; 0                              ;
; Total RAM block bits                        ; 46080               ; 0                              ;
; M9K                                         ; 5 / 60 ( 8 % )      ; 0 / 60 ( 0 % )                 ;
; Clock control block                         ; 2 / 23 ( 8 % )      ; 0 / 23 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2022                ; 5                              ;
;     -- Registered Connections               ; 636                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 11                  ; 0                              ;
;     -- Output Ports                         ; 3                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; asyn_reset   ; J6    ; 3A       ; 16           ; 0            ; 21           ; 124                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk          ; J7    ; 3A       ; 16           ; 0            ; 14           ; 240                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; d_value[0]   ; J13   ; 5        ; 33           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; d_value[1]   ; F11   ; 6        ; 33           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data_d_rdy   ; M6    ; 3        ; 12           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data_d_vld   ; H10   ; 5        ; 33           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data_out_rdy ; G10   ; 6        ; 33           ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data_x_rdy   ; N11   ; 4        ; 26           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; data_x_vld   ; K13   ; 5        ; 33           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; x_value[0]   ; F10   ; 6        ; 33           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; x_value[1]   ; G9    ; 6        ; 33           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; data_out_vld ; F9    ; 6        ; 33           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; q_value[0]   ; L12   ; 5        ; 33           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; q_value[1]   ; E10   ; 6        ; 33           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; N5       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; M6       ; DIFFIO_B2p, INIT_DONE ; Use as regular IO        ; data_d_rdy       ; Dual Purpose Pin          ;
; G10      ; DIFFIO_R4n, DEV_OE    ; Use as regular IO        ; data_out_rdy     ; Dual Purpose Pin          ;
; A5       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; I/O Bank Usage                                                               ;
+----------+-----------------+---------------+--------------+------------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-----------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 2 / 8 ( 25 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % ) ; --            ; --           ; 2.5V             ;
; 4        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 4 / 12 ( 33 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 6 / 12 ( 50 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 0 / 5 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % ) ; 2.5V          ; --           ; --               ;
+----------+-----------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 81         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 82         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 79         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 80         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 73         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 75         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 68         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 67         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 72         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; q_value[1]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; data_out_vld                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F10      ; 62         ; 6        ; x_value[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F11      ; 61         ; 6        ; d_value[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F12      ; 58         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F13      ; 57         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; x_value[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G10      ; 59         ; 6        ; data_out_rdy                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; data_d_vld                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H13      ; 56         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; asyn_reset                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J7       ; 30         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; d_value[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K9       ; 36         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 47         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 54         ; 5        ; data_x_vld                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; q_value[0]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 49         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; data_d_rdy                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 31         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 33         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 34         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ; 39         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N11      ; 40         ; 4        ; data_x_rdy                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 42         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 45         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Library Name ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
; |Divider_hd                                         ; 458 (0)     ; 230 (0)                   ; 0 (0)         ; 3072        ; 5    ; 0            ; 0       ; 0         ; 0         ; 14   ; 0            ; 228 (0)      ; 60 (0)            ; 170 (1)          ; |Divider_hd                                                                                                          ;              ;
;    |SDVM:SDVM_d_Vec|                                ; 9 (7)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (0)            ; |Divider_hd|SDVM:SDVM_d_Vec                                                                                          ;              ;
;       |D_FF_two_bits:D1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|SDVM:SDVM_d_Vec|D_FF_two_bits:D1                                                                         ;              ;
;    |SDVM:SDVM_q_Vec|                                ; 14 (12)     ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (5)            ; |Divider_hd|SDVM:SDVM_q_Vec                                                                                          ;              ;
;       |D_FF_two_bits:D1|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|SDVM:SDVM_q_Vec|D_FF_two_bits:D1                                                                         ;              ;
;    |computation_control_hd:FSM|                     ; 131 (131)   ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 45 (45)          ; |Divider_hd|computation_control_hd:FSM                                                                               ;              ;
;    |computing_v_value:V_block|                      ; 94 (80)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 80 (66)      ; 0 (0)             ; 14 (14)          ; |Divider_hd|computing_v_value:V_block                                                                                ;              ;
;       |four_bits_adder:adder1|                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1                                                         ;              ;
;          |on_line_adder_block:adder_chain[0].Block| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                ;              ;
;             |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2 ;              ;
;          |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                ;              ;
;             |full_adder:FA1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2 ;              ;
;          |on_line_adder_block:adder_chain[2].Block| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                ;              ;
;             |full_adder:FA1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2 ;              ;
;          |on_line_adder_block:adder_chain[3].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                ;              ;
;             |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2 ;              ;
;    |computing_w_value:W_block|                      ; 100 (31)    ; 66 (22)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 34 (9)       ; 19 (0)            ; 47 (10)          ; |Divider_hd|computing_w_value:W_block                                                                                ;              ;
;       |four_bits_adder:adder1|                      ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 7 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1                                                         ;              ;
;          |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block                ;              ;
;             |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2 ;              ;
;          |on_line_adder_block:adder_chain[1].Block| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block                ;              ;
;             |full_adder:FA1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2 ;              ;
;          |on_line_adder_block:adder_chain[2].Block| ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block                ;              ;
;             |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2 ;              ;
;          |on_line_adder_block:adder_chain[3].Block| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block                ;              ;
;             |full_adder:FA1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1 ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2 ;              ;
;       |single_clk_ram_4bit:ram1|                    ; 27 (27)     ; 22 (22)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (11)           ; 11 (11)          ; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram1                                                       ;              ;
;          |altsyncram:mem_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0                                  ;              ;
;             |altsyncram_8gi1:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated   ;              ;
;       |single_clk_ram_4bit:ram2|                    ; 25 (25)     ; 22 (22)                   ; 0 (0)         ; 512         ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 14 (14)          ; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram2                                                       ;              ;
;          |altsyncram:mem_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0                                  ;              ;
;             |altsyncram_8gi1:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated   ;              ;
;       |six_bits_adder:adder2|                       ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 9 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2                                                          ;              ;
;          |on_line_adder_block:adder_chain[0].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block                 ;              ;
;             |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1  ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2  ;              ;
;          |on_line_adder_block:adder_chain[1].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block                 ;              ;
;             |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1  ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2  ;              ;
;          |on_line_adder_block:adder_chain[2].Block| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 2 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block                 ;              ;
;             |full_adder:FA1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1  ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2  ;              ;
;          |on_line_adder_block:adder_chain[3].Block| ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block                 ;              ;
;             |full_adder:FA1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1  ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2  ;              ;
;          |on_line_adder_block:adder_chain[4].Block| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[4].Block                 ;              ;
;             |full_adder:FA2|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Divider_hd|computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[4].Block|full_adder:FA2  ;              ;
;    |counter:main_counter|                           ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |Divider_hd|counter:main_counter                                                                                     ;              ;
;    |generate_CA_reg_hd:CA_reg|                      ; 103 (5)     ; 92 (0)                    ; 0 (0)         ; 2048        ; 4    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (5)       ; 39 (0)            ; 54 (0)           ; |Divider_hd|generate_CA_reg_hd:CA_reg                                                                                ;              ;
;       |single_clk_ram_4bit:ram1|                    ; 26 (26)     ; 23 (23)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 11 (11)           ; 13 (13)          ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1                                                       ;              ;
;          |altsyncram:mem_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0                                  ;              ;
;             |altsyncram_8gi1:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated   ;              ;
;       |single_clk_ram_4bit:ram2|                    ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (10)           ; 13 (13)          ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2                                                       ;              ;
;          |altsyncram:mem_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0                                  ;              ;
;             |altsyncram_8gi1:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated   ;              ;
;       |single_clk_ram_4bit:ram3|                    ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 14 (14)          ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3                                                       ;              ;
;          |altsyncram:mem_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0                                  ;              ;
;             |altsyncram_8gi1:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated   ;              ;
;       |single_clk_ram_4bit:ram4|                    ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 14 (14)          ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4                                                       ;              ;
;          |altsyncram:mem_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0                                  ;              ;
;             |altsyncram_8gi1:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated   ;              ;
;    |vector_delay:vec_D|                             ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 6 (6)            ; |Divider_hd|vector_delay:vec_D                                                                                       ;              ;
+-----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; q_value[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; q_value[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; data_x_rdy   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data_d_rdy   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; data_out_vld ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; asyn_reset   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; data_out_rdy ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x_value[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; x_value[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; data_x_vld   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; data_d_vld   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; d_value[0]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; d_value[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                          ;
+-------------------------------------------+-------------------+---------+
; Source Pin / Fanout                       ; Pad To Core Index ; Setting ;
+-------------------------------------------+-------------------+---------+
; data_x_rdy                                ;                   ;         ;
; data_d_rdy                                ;                   ;         ;
; asyn_reset                                ;                   ;         ;
; clk                                       ;                   ;         ;
; data_out_rdy                              ;                   ;         ;
;      - computation_control_hd:FSM|hd_z~0  ; 0                 ; 6       ;
; x_value[1]                                ;                   ;         ;
;      - computation_control_hd:FSM|Mux10~0 ; 0                 ; 6       ;
; x_value[0]                                ;                   ;         ;
;      - computation_control_hd:FSM|Mux11~0 ; 1                 ; 6       ;
; data_x_vld                                ;                   ;         ;
;      - computation_control_hd:FSM|hd_x~0  ; 0                 ; 6       ;
; data_d_vld                                ;                   ;         ;
;      - computation_control_hd:FSM|hd_d~0  ; 0                 ; 6       ;
; d_value[0]                                ;                   ;         ;
;      - computation_control_hd:FSM|Mux13~0 ; 1                 ; 6       ;
; d_value[1]                                ;                   ;         ;
;      - computation_control_hd:FSM|Mux12~0 ; 1                 ; 6       ;
+-------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                          ;
+-----------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; asyn_reset                                    ; PIN_J6             ; 94      ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; clk                                           ; PIN_J7             ; 235     ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; computation_control_hd:FSM|Decoder0~1         ; LCCOMB_X26_Y17_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; computation_control_hd:FSM|STATE[1]           ; FF_X29_Y20_N21     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; computation_control_hd:FSM|STATE[2]           ; FF_X26_Y17_N1      ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; computation_control_hd:FSM|WideOr0~0          ; LCCOMB_X25_Y20_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; computation_control_hd:FSM|q_value[1]~0       ; LCCOMB_X25_Y20_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; computation_control_hd:FSM|wr_addr_RAM[2]~6   ; LCCOMB_X29_Y18_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; computation_control_hd:FSM|x_value_reg[1]~0   ; LCCOMB_X29_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; computing_v_value:V_block|q_fixing_value[0]~0 ; LCCOMB_X24_Y20_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; computing_w_value:W_block|always6~1           ; LCCOMB_X23_Y20_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; computing_w_value:W_block|we_RAM~0            ; LCCOMB_X26_Y21_N14 ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; counter:main_counter|STATE                    ; FF_X25_Y18_N1      ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; counter:main_counter|cnt[2]~15                ; LCCOMB_X25_Y18_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; generate_CA_reg_hd:CA_reg|we_four~0           ; LCCOMB_X27_Y19_N16 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; generate_CA_reg_hd:CA_reg|we_one~0            ; LCCOMB_X27_Y19_N22 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; generate_CA_reg_hd:CA_reg|we_three~0          ; LCCOMB_X27_Y19_N30 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; generate_CA_reg_hd:CA_reg|we_two~0            ; LCCOMB_X27_Y19_N28 ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name       ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; asyn_reset ; PIN_J6   ; 94      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; clk        ; PIN_J7   ; 235     ; 63                                   ; Global Clock         ; GCLK17           ; --                        ;
+------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------+---------+
; computation_control_hd:FSM|STATE[0]                                                                                 ; 38      ;
; computation_control_hd:FSM|STATE[1]                                                                                 ; 32      ;
; computation_control_hd:FSM|STATE[2]                                                                                 ; 32      ;
; asyn_reset~input                                                                                                    ; 30      ;
; computation_control_hd:FSM|en_shift[1]~0                                                                            ; 23      ;
; computation_control_hd:FSM|Equal0~1                                                                                 ; 21      ;
; SDVM:SDVM_d_Vec|D_FF_two_bits:D1|out[1]                                                                             ; 18      ;
; computing_w_value:W_block|add_operand_plus[1]~0                                                                     ; 15      ;
; computation_control_hd:FSM|en_d~0                                                                                   ; 15      ;
; SDVM:SDVM_q_Vec|vec_out_minus[0]~0                                                                                  ; 15      ;
; counter:main_counter|cnt[8]                                                                                         ; 15      ;
; counter:main_counter|cnt[7]                                                                                         ; 15      ;
; counter:main_counter|cnt[6]                                                                                         ; 15      ;
; counter:main_counter|cnt[5]                                                                                         ; 15      ;
; counter:main_counter|cnt[4]                                                                                         ; 15      ;
; counter:main_counter|cnt[3]                                                                                         ; 15      ;
; counter:main_counter|cnt[2]                                                                                         ; 15      ;
; computation_control_hd:FSM|wr_addr_RAM[2]~6                                                                         ; 14      ;
; computation_control_hd:FSM|Mux30~1                                                                                  ; 14      ;
; computation_control_hd:FSM|wr_addr_RAM[2]~5                                                                         ; 14      ;
; computation_control_hd:FSM|always1~0                                                                                ; 13      ;
; computing_w_value:W_block|always6~1                                                                                 ; 12      ;
; computation_control_hd:FSM|fixing                                                                                   ; 12      ;
; computing_v_value:V_block|v_upper_minus[0]~0                                                                        ; 12      ;
; SDVM:SDVM_q_Vec|D_FF_two_bits:D1|out[1]                                                                             ; 11      ;
; computing_v_value:V_block|q_value[0]~1                                                                              ; 10      ;
; counter:main_counter|STATE                                                                                          ; 10      ;
; computing_v_value:V_block|q_value[1]~0                                                                              ; 10      ;
; computation_control_hd:FSM|WideOr0~0                                                                                ; 10      ;
; vector_delay:vec_D|always1~0                                                                                        ; 10      ;
; counter:main_counter|cnt[2]~15                                                                                      ; 9       ;
; computation_control_hd:FSM|d_value_reg[1]                                                                           ; 9       ;
; computation_control_hd:FSM|d_value_reg[0]                                                                           ; 9       ;
; computing_w_value:W_block|d_plus_delayed~1                                                                          ; 8       ;
; computation_control_hd:FSM|rd_addr[6]~7                                                                             ; 8       ;
; computation_control_hd:FSM|rd_addr[5]~6                                                                             ; 8       ;
; computation_control_hd:FSM|rd_addr[4]~5                                                                             ; 8       ;
; computation_control_hd:FSM|rd_addr[3]~4                                                                             ; 8       ;
; computation_control_hd:FSM|rd_addr[2]~3                                                                             ; 8       ;
; computation_control_hd:FSM|rd_addr[1]~2                                                                             ; 8       ;
; computation_control_hd:FSM|rd_addr[0]~1                                                                             ; 8       ;
; computation_control_hd:FSM|wr_addr_RAM[2]~4                                                                         ; 8       ;
; computing_w_value:W_block|Equal3~0                                                                                  ; 8       ;
; computation_control_hd:FSM|computation_cycle[1]~6                                                                   ; 7       ;
; computation_control_hd:FSM|computation_cycle[6]~3                                                                   ; 7       ;
; computation_control_hd:FSM|computation_cycle[1]~0                                                                   ; 7       ;
; computation_control_hd:FSM|rd_addr[0]~0                                                                             ; 7       ;
; generate_CA_reg_hd:CA_reg|always0~0                                                                                 ; 5       ;
; computation_control_hd:FSM|computation_cycle[0]                                                                     ; 5       ;
; computation_control_hd:FSM|computation_cycle[1]                                                                     ; 5       ;
; computation_control_hd:FSM|computation_cycle[2]                                                                     ; 5       ;
; computation_control_hd:FSM|computation_cycle[3]                                                                     ; 5       ;
; computation_control_hd:FSM|computation_cycle[4]                                                                     ; 5       ;
; computation_control_hd:FSM|computation_cycle[5]                                                                     ; 5       ;
; computation_control_hd:FSM|computation_cycle[6]                                                                     ; 5       ;
; computing_v_value:V_block|WideOr0~0                                                                                 ; 5       ;
; computing_v_value:V_block|WideOr1~0                                                                                 ; 5       ;
; counter:main_counter|cnt[1]                                                                                         ; 5       ;
; counter:main_counter|cnt[0]                                                                                         ; 5       ;
; computation_control_hd:FSM|rd_addr_RAM[6]                                                                           ; 4       ;
; computation_control_hd:FSM|rd_addr_RAM[5]                                                                           ; 4       ;
; computation_control_hd:FSM|rd_addr_RAM[4]                                                                           ; 4       ;
; computation_control_hd:FSM|rd_addr_RAM[3]                                                                           ; 4       ;
; computation_control_hd:FSM|rd_addr_RAM[2]                                                                           ; 4       ;
; computation_control_hd:FSM|rd_addr_RAM[1]                                                                           ; 4       ;
; computation_control_hd:FSM|rd_addr_RAM[0]                                                                           ; 4       ;
; computation_control_hd:FSM|wr_addr_RAM[6]                                                                           ; 4       ;
; computation_control_hd:FSM|wr_addr_RAM[5]                                                                           ; 4       ;
; computation_control_hd:FSM|wr_addr_RAM[4]                                                                           ; 4       ;
; computation_control_hd:FSM|wr_addr_RAM[3]                                                                           ; 4       ;
; computation_control_hd:FSM|wr_addr_RAM[2]                                                                           ; 4       ;
; computation_control_hd:FSM|wr_addr_RAM[1]                                                                           ; 4       ;
; computation_control_hd:FSM|wr_addr_RAM[0]                                                                           ; 4       ;
; computing_w_value:W_block|we_RAM~0                                                                                  ; 4       ;
; computation_control_hd:FSM|x_value_reg[1]~0                                                                         ; 4       ;
; computation_control_hd:FSM|Equal2~1                                                                                 ; 4       ;
; computation_control_hd:FSM|Equal2~0                                                                                 ; 4       ;
; computing_v_value:V_block|v_upper_minus[3]~4                                                                        ; 4       ;
; computing_v_value:V_block|v_upper_plus[3]~3                                                                         ; 4       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~4                                                            ; 4       ;
; computing_v_value:V_block|v_plus_vec[2]~1                                                                           ; 4       ;
; computing_v_value:V_block|v_plus_vec[3]~0                                                                           ; 4       ;
; computing_v_value:V_block|v_minus_vec[3]~0                                                                          ; 4       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~4                                                            ; 4       ;
; computing_v_value:V_block|q_minus_add[3]                                                                            ; 4       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~5                                                            ; 4       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~4                                                            ; 4       ;
; computing_v_value:V_block|q_plus_add[3]                                                                             ; 4       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~4                                                            ; 4       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~4                                                            ; 4       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~4                                                            ; 4       ;
; computation_control_hd:FSM|prev_STATE.ERROR                                                                         ; 3       ;
; generate_CA_reg_hd:CA_reg|we_one~0                                                                                  ; 3       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0     ; 3       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0     ; 3       ;
; computing_w_value:W_block|d_minus_delayed[2]                                                                        ; 3       ;
; computing_w_value:W_block|d_plus_delayed[2]                                                                         ; 3       ;
; computing_w_value:W_block|d_plus_delayed[1]                                                                         ; 3       ;
; computing_v_value:V_block|v_plus_vec[1]~3                                                                           ; 3       ;
; computing_w_value:W_block|d_minus_delayed[1]                                                                        ; 3       ;
; computing_w_value:W_block|d_minus_delayed[3]                                                                        ; 3       ;
; computing_w_value:W_block|d_plus_delayed[3]                                                                         ; 3       ;
; generate_CA_reg_hd:CA_reg|we_four~0                                                                                 ; 3       ;
; generate_CA_reg_hd:CA_reg|we_three~0                                                                                ; 3       ;
; generate_CA_reg_hd:CA_reg|we_two~0                                                                                  ; 3       ;
; computation_control_hd:FSM|hd_d                                                                                     ; 3       ;
; computation_control_hd:FSM|hd_x                                                                                     ; 3       ;
; computing_v_value:V_block|q_fixing_value[1]                                                                         ; 3       ;
; computing_v_value:V_block|v_plus_vec[0]~2                                                                           ; 3       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0     ; 3       ;
; computing_v_value:V_block|cin_one[0]                                                                                ; 3       ;
; computing_v_value:V_block|v_minus_vec[2]~1                                                                          ; 3       ;
; computing_v_value:V_block|q_minus_add[0]                                                                            ; 3       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~8                                                            ; 3       ;
; computing_v_value:V_block|q_plus_add[0]                                                                             ; 3       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add0~0     ; 3       ;
; computing_v_value:V_block|q_minus_add[1]                                                                            ; 3       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~7                                                            ; 3       ;
; computing_v_value:V_block|q_plus_add[1]                                                                             ; 3       ;
; computing_v_value:V_block|v_upper_minus[0]~3                                                                        ; 3       ;
; computing_v_value:V_block|v_upper_plus[0]~2                                                                         ; 3       ;
; computing_v_value:V_block|v_upper_minus[1]~2                                                                        ; 3       ;
; computing_v_value:V_block|v_upper_plus[1]~1                                                                         ; 3       ;
; computing_v_value:V_block|v_upper_minus[2]~1                                                                        ; 3       ;
; computing_v_value:V_block|q_minus_add[2]                                                                            ; 3       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~6                                                            ; 3       ;
; computing_v_value:V_block|q_plus_add[2]                                                                             ; 3       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~6                                                            ; 3       ;
; computing_v_value:V_block|v_upper_plus[2]~0                                                                         ; 3       ;
; computing_v_value:V_block|q_fixing_value[0]                                                                         ; 3       ;
; computation_control_hd:FSM|hd_z                                                                                     ; 3       ;
; computation_control_hd:FSM|fix_next_state                                                                           ; 3       ;
; ~GND                                                                                                                ; 2       ;
; computation_control_hd:FSM|Decoder0~1                                                                               ; 2       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~1      ; 2       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0      ; 2       ;
; computing_w_value:W_block|add_operand_plus[3]~1                                                                     ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~8                                                            ; 2       ;
; SDVM:SDVM_d_Vec|Mux4~0                                                                                              ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~7                                                            ; 2       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~1      ; 2       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0      ; 2       ;
; SDVM:SDVM_d_Vec|Mux1~0                                                                                              ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~8                                                            ; 2       ;
; SDVM:SDVM_d_Vec|Mux5~0                                                                                              ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~7                                                            ; 2       ;
; computing_w_value:W_block|cin_one[0]                                                                                ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1     ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0     ; 2       ;
; computing_w_value:W_block|cin_one[1]                                                                                ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~1     ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1     ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0     ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0     ; 2       ;
; computing_w_value:W_block|d_minus_delayed[0]                                                                        ; 2       ;
; computing_w_value:W_block|d_plus_delayed[0]                                                                         ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0     ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0     ; 2       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add0~0     ; 2       ;
; computing_w_value:W_block|cin_two[1]~0                                                                              ; 2       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~1      ; 2       ;
; SDVM:SDVM_d_Vec|Mux7~0                                                                                              ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~8                                                            ; 2       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0      ; 2       ;
; SDVM:SDVM_d_Vec|Mux3~0                                                                                              ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~7                                                            ; 2       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0      ; 2       ;
; SDVM:SDVM_d_Vec|Mux2~0                                                                                              ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~8                                                            ; 2       ;
; SDVM:SDVM_d_Vec|Mux6~0                                                                                              ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~7                                                            ; 2       ;
; SDVM:SDVM_d_Vec|D_FF_two_bits:D1|out[0]                                                                             ; 2       ;
; computing_v_value:V_block|q_fixing_value[0]~0                                                                       ; 2       ;
; computation_control_hd:FSM|Mux2~3                                                                                   ; 2       ;
; computation_control_hd:FSM|q_prev_value[1]                                                                          ; 2       ;
; computation_control_hd:FSM|q_prev_value[0]                                                                          ; 2       ;
; computation_control_hd:FSM|Mux16~0                                                                                  ; 2       ;
; computation_control_hd:FSM|q_value[1]~0                                                                             ; 2       ;
; computing_w_value:W_block|res_upper_minus[5]                                                                        ; 2       ;
; computing_w_value:W_block|res_upper_plus[5]                                                                         ; 2       ;
; computing_v_value:V_block|v_upper_minus[4]~5                                                                        ; 2       ;
; computing_w_value:W_block|res_upper_minus[4]                                                                        ; 2       ;
; computing_v_value:V_block|v_upper_plus[4]~4                                                                         ; 2       ;
; computing_w_value:W_block|res_upper_plus[4]                                                                         ; 2       ;
; computing_w_value:W_block|res_upper_minus[3]                                                                        ; 2       ;
; SDVM:SDVM_q_Vec|vec_out_minus[3]~5                                                                                  ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~6                                                            ; 2       ;
; computing_w_value:W_block|res_upper_plus[3]                                                                         ; 2       ;
; SDVM:SDVM_q_Vec|vec_out_plus[3]~5                                                                                   ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~5                                                            ; 2       ;
; computing_v_value:V_block|cin_one[1]                                                                                ; 2       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~8                                                            ; 2       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~1     ; 2       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[0].Block|full_adder:FA1|Add1~0     ; 2       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~7                                                            ; 2       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA1|Add1~0     ; 2       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add0~0     ; 2       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~6                                                            ; 2       ;
; computing_w_value:W_block|res_upper_minus[0]                                                                        ; 2       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0     ; 2       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add1~0     ; 2       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~5                                                            ; 2       ;
; computing_w_value:W_block|res_upper_minus[1]                                                                        ; 2       ;
; computing_w_value:W_block|res_upper_minus[2]                                                                        ; 2       ;
; vector_delay:vec_D|x_minus_delayed[0]                                                                               ; 2       ;
; SDVM:SDVM_q_Vec|vec_out_minus[1]~2                                                                                  ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~6                                                            ; 2       ;
; SDVM:SDVM_q_Vec|vec_out_minus[2]~1                                                                                  ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~6                                                            ; 2       ;
; computing_w_value:W_block|res_upper_plus[0]                                                                         ; 2       ;
; computing_w_value:W_block|res_upper_plus[1]                                                                         ; 2       ;
; computing_w_value:W_block|res_upper_plus[2]                                                                         ; 2       ;
; SDVM:SDVM_q_Vec|vec_out_plus[0]~4                                                                                   ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~5                                                            ; 2       ;
; SDVM:SDVM_q_Vec|vec_out_plus[1]~3                                                                                   ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~5                                                            ; 2       ;
; SDVM:SDVM_q_Vec|vec_out_plus[2]~2                                                                                   ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~5                                                            ; 2       ;
; SDVM:SDVM_q_Vec|D_FF_two_bits:D1|out[0]                                                                             ; 2       ;
; computation_control_hd:FSM|Decoder0~0                                                                               ; 2       ;
; computation_control_hd:FSM|Add1~12                                                                                  ; 2       ;
; computation_control_hd:FSM|Add1~10                                                                                  ; 2       ;
; computation_control_hd:FSM|Add1~8                                                                                   ; 2       ;
; computation_control_hd:FSM|Add1~6                                                                                   ; 2       ;
; computation_control_hd:FSM|Add1~4                                                                                   ; 2       ;
; computation_control_hd:FSM|Add1~2                                                                                   ; 2       ;
; computation_control_hd:FSM|Add1~0                                                                                   ; 2       ;
; computing_v_value:V_block|Add7~12                                                                                   ; 2       ;
; computing_v_value:V_block|Add7~10                                                                                   ; 2       ;
; computing_v_value:V_block|Add7~8                                                                                    ; 2       ;
; computing_v_value:V_block|Add7~6                                                                                    ; 2       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[18]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[16]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[18]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[16]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[16]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[18]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[18]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[16]~feeder                                      ; 1       ;
; counter:main_counter|STATE~feeder                                                                                   ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[20]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[22]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[16]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[16]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[18]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[18]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[20]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[20]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[22]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[20]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[20]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[20]~feeder                                      ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[22]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[22]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[22]~feeder                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[22]~feeder                                      ; 1       ;
; d_value[1]~input                                                                                                    ; 1       ;
; d_value[0]~input                                                                                                    ; 1       ;
; data_d_vld~input                                                                                                    ; 1       ;
; data_x_vld~input                                                                                                    ; 1       ;
; x_value[0]~input                                                                                                    ; 1       ;
; x_value[1]~input                                                                                                    ; 1       ;
; data_out_rdy~input                                                                                                  ; 1       ;
; SDVM:SDVM_d_Vec|D_FF_two_bits:D1|out[0]~1                                                                           ; 1       ;
; SDVM:SDVM_d_Vec|D_FF_two_bits:D1|out[1]~0                                                                           ; 1       ;
; SDVM:SDVM_q_Vec|D_FF_two_bits:D1|out[1]~1                                                                           ; 1       ;
; SDVM:SDVM_q_Vec|D_FF_two_bits:D1|out[0]~0                                                                           ; 1       ;
; SDVM:SDVM_q_Vec|vec_out_plus[0]~6                                                                                   ; 1       ;
; computation_control_hd:FSM|prev_STATE.ERROR~0                                                                       ; 1       ;
; computing_w_value:W_block|cin_one~1                                                                                 ; 1       ;
; computing_w_value:W_block|cin_one~0                                                                                 ; 1       ;
; computing_w_value:W_block|d_minus_delayed~3                                                                         ; 1       ;
; computing_w_value:W_block|d_plus_delayed~5                                                                          ; 1       ;
; computation_control_hd:FSM|Mux17~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux17~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux18~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux18~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux19~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux19~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux20~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux20~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux21~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux21~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux22~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux22~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux23~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux23~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux24~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux24~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux25~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux25~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux26~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux26~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux27~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux27~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux28~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux28~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux29~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux29~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux30~2                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux30~0                                                                                  ; 1       ;
; computing_w_value:W_block|d_minus_delayed~2                                                                         ; 1       ;
; computing_w_value:W_block|d_plus_delayed~4                                                                          ; 1       ;
; computing_w_value:W_block|d_plus_delayed~3                                                                          ; 1       ;
; computing_w_value:W_block|d_minus_delayed~1                                                                         ; 1       ;
; computing_w_value:W_block|d_minus_delayed~0                                                                         ; 1       ;
; computing_w_value:W_block|d_plus_delayed~2                                                                          ; 1       ;
; computing_w_value:W_block|d_plus_delayed~0                                                                          ; 1       ;
; computation_control_hd:FSM|Mux12~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux13~0                                                                                  ; 1       ;
; computation_control_hd:FSM|hd_d~0                                                                                   ; 1       ;
; computation_control_hd:FSM|hd_x~0                                                                                   ; 1       ;
; computation_control_hd:FSM|computation_cycle[0]~25                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[0]~24                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[0]~23                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[1]~22                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[1]~21                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[1]~20                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[2]~19                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[2]~18                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[2]~17                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[3]~16                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[3]~15                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[3]~14                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[4]~13                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[4]~12                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[4]~11                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[5]~10                                                                  ; 1       ;
; computation_control_hd:FSM|computation_cycle[5]~9                                                                   ; 1       ;
; computation_control_hd:FSM|computation_cycle[5]~8                                                                   ; 1       ;
; computation_control_hd:FSM|computation_cycle[6]~7                                                                   ; 1       ;
; computation_control_hd:FSM|computation_cycle[1]~5                                                                   ; 1       ;
; computation_control_hd:FSM|computation_cycle[1]~4                                                                   ; 1       ;
; computation_control_hd:FSM|computation_cycle[6]~2                                                                   ; 1       ;
; computation_control_hd:FSM|computation_cycle[6]~1                                                                   ; 1       ;
; computation_control_hd:FSM|fixing~2                                                                                 ; 1       ;
; computation_control_hd:FSM|fixing~1                                                                                 ; 1       ;
; computation_control_hd:FSM|fixing~0                                                                                 ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1      ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[4].Block|full_adder:FA2|Add1~1      ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[4].Block|full_adder:FA2|Add1~0      ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~1      ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[18]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[17]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[16]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[15]                                             ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1      ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[18]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[17]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[16]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[15]                                             ; 1       ;
; computing_v_value:V_block|cin_one~1                                                                                 ; 1       ;
; computing_v_value:V_block|cin_one~0                                                                                 ; 1       ;
; computing_v_value:V_block|q_minus_add~3                                                                             ; 1       ;
; SDVM:SDVM_q_Vec|vec_out_minus[0]~6                                                                                  ; 1       ;
; computing_v_value:V_block|q_plus_add~3                                                                              ; 1       ;
; computing_v_value:V_block|q_minus_add~2                                                                             ; 1       ;
; computing_v_value:V_block|q_plus_add~2                                                                              ; 1       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~2     ; 1       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA1|Add0~0     ; 1       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~1     ; 1       ;
; computing_v_value:V_block|q_minus_add~1                                                                             ; 1       ;
; computing_v_value:V_block|q_plus_add~1                                                                              ; 1       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~1     ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~1      ; 1       ;
; computation_control_hd:FSM|Mux11~0                                                                                  ; 1       ;
; computing_w_value:W_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add1~0     ; 1       ;
; computing_v_value:V_block|q_minus_add~0                                                                             ; 1       ;
; computing_v_value:V_block|q_plus_add~0                                                                              ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[0].Block|full_adder:FA2|Add1~0      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[16]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[15]                                             ; 1       ;
; computing_w_value:W_block|always6~0                                                                                 ; 1       ;
; computing_w_value:W_block|six_bits_adder:adder2|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[18]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[17]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[18]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[17]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[16]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[15]                                             ; 1       ;
; computation_control_hd:FSM|Mux10~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux16~2                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux16~1                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux2~2                                                                                   ; 1       ;
; computation_control_hd:FSM|Mux2~1                                                                                   ; 1       ;
; computation_control_hd:FSM|Mux2~0                                                                                   ; 1       ;
; computation_control_hd:FSM|STATE[1]~3                                                                               ; 1       ;
; computation_control_hd:FSM|STATE[2]~2                                                                               ; 1       ;
; computation_control_hd:FSM|STATE[2]~1                                                                               ; 1       ;
; computation_control_hd:FSM|Equal0~0                                                                                 ; 1       ;
; computation_control_hd:FSM|hd_z~0                                                                                   ; 1       ;
; computation_control_hd:FSM|Mux14~0                                                                                  ; 1       ;
; computation_control_hd:FSM|Mux15~0                                                                                  ; 1       ;
; computing_v_value:V_block|v_upper_minus[5]~6                                                                        ; 1       ;
; computing_v_value:V_block|v_upper_plus[5]~5                                                                         ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[20]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[19]                                             ; 1       ;
; vector_delay:vec_D|x_minus_delayed[3]                                                                               ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~3                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[14]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[13]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[0]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~2                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[10]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[12]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[11]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[9]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~1                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[6]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[8]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[7]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[5]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem~0                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[2]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[4]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[3]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[1]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[22]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[21]                                             ; 1       ;
; vector_delay:vec_D|x_plus_delayed[3]                                                                                ; 1       ;
; computing_v_value:V_block|LessThan0~2                                                                               ; 1       ;
; computing_v_value:V_block|LessThan0~1                                                                               ; 1       ;
; computing_v_value:V_block|LessThan0~0                                                                               ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[16]                                             ; 1       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~1     ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[16]                                             ; 1       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[1].Block|full_adder:FA2|Add1~0     ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[18]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[17]                                             ; 1       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA2|Add0~0     ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[18]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[17]                                             ; 1       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[2].Block|full_adder:FA2|Add1~0     ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[20]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[19]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[20]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[19]                                             ; 1       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add0~0     ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~3                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[14]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[13]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[0]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~2                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[10]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[12]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[11]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[9]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~1                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[6]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[8]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[7]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[5]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem~0                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[2]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[4]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[3]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[1]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[22]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[21]                                             ; 1       ;
; SDVM:SDVM_q_Vec|vec_out_minus[0]~4                                                                                  ; 1       ;
; SDVM:SDVM_q_Vec|vec_out_minus[0]~3                                                                                  ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[20]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[19]                                             ; 1       ;
; computing_v_value:V_block|tmp_out[0]~1                                                                              ; 1       ;
; computation_control_hd:FSM|x_value_reg[0]                                                                           ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[20]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[19]                                             ; 1       ;
; vector_delay:vec_D|x_minus_delayed[1]                                                                               ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[20]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[19]                                             ; 1       ;
; vector_delay:vec_D|x_minus_delayed[2]                                                                               ; 1       ;
; computing_v_value:V_block|four_bits_adder:adder1|on_line_adder_block:adder_chain[3].Block|full_adder:FA1|Add1~0     ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~3                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[14]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[13]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[0]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~2                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[10]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[12]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[11]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[9]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~1                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[6]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[8]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[7]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[5]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem~0                                                            ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[2]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[4]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[3]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[1]                                              ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[22]                                             ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|mem_rtl_0_bypass[21]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~3                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[14]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[13]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[0]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~2                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[10]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[12]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[11]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[9]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~1                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[6]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[8]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[7]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[5]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem~0                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[2]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[4]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[3]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[1]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[22]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|mem_rtl_0_bypass[21]                                             ; 1       ;
; vector_delay:vec_D|x_plus_delayed[0]                                                                                ; 1       ;
; computing_v_value:V_block|tmp_out[1]~0                                                                              ; 1       ;
; computation_control_hd:FSM|x_value_reg[1]                                                                           ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~3                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[14]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[13]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[0]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~2                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[10]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[12]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[11]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[9]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~1                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[6]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[8]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[7]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[5]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem~0                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[2]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[4]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[3]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[1]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[22]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|mem_rtl_0_bypass[21]                                             ; 1       ;
; vector_delay:vec_D|x_plus_delayed[1]                                                                                ; 1       ;
; vector_delay:vec_D|LessThan0~1                                                                                      ; 1       ;
; vector_delay:vec_D|LessThan0~0                                                                                      ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~3                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[14]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[13]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[0]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~2                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[10]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[12]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[11]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[9]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~1                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[6]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[8]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[7]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[5]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem~0                                                            ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[2]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[4]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[3]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[1]                                              ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[22]                                             ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|mem_rtl_0_bypass[21]                                             ; 1       ;
; vector_delay:vec_D|x_plus_delayed[2]                                                                                ; 1       ;
; computation_control_hd:FSM|data_out_vld~0                                                                           ; 1       ;
; computation_control_hd:FSM|q_value[1]                                                                               ; 1       ;
; computation_control_hd:FSM|q_value[0]                                                                               ; 1       ;
; computation_control_hd:FSM|Add2~12                                                                                  ; 1       ;
; computation_control_hd:FSM|Add2~11                                                                                  ; 1       ;
; computation_control_hd:FSM|Add2~10                                                                                  ; 1       ;
; computation_control_hd:FSM|Add2~9                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~8                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~7                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~6                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~5                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~4                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~3                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~2                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~1                                                                                   ; 1       ;
; computation_control_hd:FSM|Add2~0                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~12                                                                                  ; 1       ;
; computation_control_hd:FSM|Add3~11                                                                                  ; 1       ;
; computation_control_hd:FSM|Add3~10                                                                                  ; 1       ;
; computation_control_hd:FSM|Add3~9                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~8                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~7                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~6                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~5                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~4                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~3                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~2                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~1                                                                                   ; 1       ;
; computation_control_hd:FSM|Add3~0                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~12                                                                                  ; 1       ;
; computation_control_hd:FSM|Add0~11                                                                                  ; 1       ;
; computation_control_hd:FSM|Add0~10                                                                                  ; 1       ;
; computation_control_hd:FSM|Add0~9                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~8                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~7                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~6                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~5                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~4                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~3                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~2                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~1                                                                                   ; 1       ;
; computation_control_hd:FSM|Add0~0                                                                                   ; 1       ;
; computation_control_hd:FSM|Add1~11                                                                                  ; 1       ;
; computation_control_hd:FSM|Add1~9                                                                                   ; 1       ;
; computation_control_hd:FSM|Add1~7                                                                                   ; 1       ;
; computation_control_hd:FSM|Add1~5                                                                                   ; 1       ;
; computation_control_hd:FSM|Add1~3                                                                                   ; 1       ;
; computation_control_hd:FSM|Add1~1                                                                                   ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a1 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a2 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a0 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a1 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a2 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a0 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a1 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a2 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a0 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a1 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a2 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3 ; 1       ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a0 ; 1       ;
; counter:main_counter|cnt[8]~26                                                                                      ; 1       ;
; counter:main_counter|cnt[7]~25                                                                                      ; 1       ;
; counter:main_counter|cnt[7]~24                                                                                      ; 1       ;
; counter:main_counter|cnt[6]~23                                                                                      ; 1       ;
; counter:main_counter|cnt[6]~22                                                                                      ; 1       ;
; counter:main_counter|cnt[5]~21                                                                                      ; 1       ;
; counter:main_counter|cnt[5]~20                                                                                      ; 1       ;
; counter:main_counter|cnt[4]~19                                                                                      ; 1       ;
; counter:main_counter|cnt[4]~18                                                                                      ; 1       ;
; counter:main_counter|cnt[3]~17                                                                                      ; 1       ;
; counter:main_counter|cnt[3]~16                                                                                      ; 1       ;
; counter:main_counter|cnt[2]~14                                                                                      ; 1       ;
; counter:main_counter|cnt[2]~13                                                                                      ; 1       ;
; counter:main_counter|cnt[1]~12                                                                                      ; 1       ;
; counter:main_counter|cnt[1]~11                                                                                      ; 1       ;
; counter:main_counter|cnt[0]~10                                                                                      ; 1       ;
; counter:main_counter|cnt[0]~9                                                                                       ; 1       ;
; computation_control_hd:FSM|STATE[0]~0                                                                               ; 1       ;
; computing_v_value:V_block|Add5~10                                                                                   ; 1       ;
; computing_v_value:V_block|Add3~10                                                                                   ; 1       ;
; computing_v_value:V_block|Add2~10                                                                                   ; 1       ;
; computing_v_value:V_block|Add0~10                                                                                   ; 1       ;
; computing_v_value:V_block|Add7~11                                                                                   ; 1       ;
; computing_v_value:V_block|Add5~9                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~8                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~9                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~8                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~8                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~9                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~8                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~9                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~8                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~8                                                                                    ; 1       ;
; computing_v_value:V_block|Add7~9                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~7                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~6                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~7                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~6                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~7                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~6                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~7                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~6                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~7                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~6                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~7                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~6                                                                                    ; 1       ;
; computing_v_value:V_block|Add7~7                                                                                    ; 1       ;
; computing_v_value:V_block|Add7~5                                                                                    ; 1       ;
; computing_v_value:V_block|Add7~3                                                                                    ; 1       ;
; computing_v_value:V_block|Add7~1                                                                                    ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a1 ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a2 ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3 ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a0 ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a1 ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a2 ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3 ; 1       ;
; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a0 ; 1       ;
; computing_v_value:V_block|Add5~5                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~4                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~3                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~2                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~1                                                                                    ; 1       ;
; computing_v_value:V_block|Add5~0                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~5                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~4                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~3                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~2                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~1                                                                                    ; 1       ;
; computing_v_value:V_block|Add3~0                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~5                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~4                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~3                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~2                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~1                                                                                    ; 1       ;
; computing_v_value:V_block|Add4~0                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~5                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~4                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~3                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~2                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~1                                                                                    ; 1       ;
; computing_v_value:V_block|Add2~0                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~5                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~4                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~3                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~2                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~1                                                                                    ; 1       ;
; computing_v_value:V_block|Add0~0                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~5                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~4                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~3                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~2                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~1                                                                                    ; 1       ;
; computing_v_value:V_block|Add1~0                                                                                    ; 1       ;
+---------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                                     ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 4            ; 128          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 128                         ; 4                           ; 128                         ; 4                           ; 512                 ; 1    ; db/Divider_hd.ram0_single_clk_ram_4bit_7a415939.hdl.mif ; M9K_X28_Y21_N0 ; Don't care           ; Old data        ; Old data        ;
; computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 4            ; 128          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 128                         ; 4                           ; 128                         ; 4                           ; 512                 ; 1    ; db/Divider_hd.ram0_single_clk_ram_4bit_7a415939.hdl.mif ; M9K_X28_Y21_N0 ; Don't care           ; Old data        ; Old data        ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 4            ; 128          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 128                         ; 4                           ; 128                         ; 4                           ; 512                 ; 1    ; db/Divider_hd.ram0_single_clk_ram_4bit_7a415939.hdl.mif ; M9K_X28_Y17_N0 ; Don't care           ; Old data        ; Old data        ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 4            ; 128          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 128                         ; 4                           ; 128                         ; 4                           ; 512                 ; 1    ; db/Divider_hd.ram0_single_clk_ram_4bit_7a415939.hdl.mif ; M9K_X28_Y19_N0 ; Don't care           ; Old data        ; Old data        ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 4            ; 128          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 128                         ; 4                           ; 128                         ; 4                           ; 512                 ; 1    ; db/Divider_hd.ram0_single_clk_ram_4bit_7a415939.hdl.mif ; M9K_X28_Y20_N0 ; Don't care           ; Old data        ; Old data        ;
; generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 4            ; 128          ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 128                         ; 4                           ; 128                         ; 4                           ; 512                 ; 1    ; db/Divider_hd.ram0_single_clk_ram_4bit_7a415939.hdl.mif ; M9K_X28_Y18_N0 ; Don't care           ; Old data        ; Old data        ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;24;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;32;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;40;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;48;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;56;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;64;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;72;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;80;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;88;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;96;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;104;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;112;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;120;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Divider_hd|computing_w_value:W_block|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;24;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;32;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;40;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;48;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;56;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;64;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;72;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;80;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;88;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;96;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;104;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;112;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;120;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram3|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;24;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;32;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;40;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;48;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;56;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;64;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;72;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;80;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;88;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;96;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;104;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;112;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;120;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram4|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;24;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;32;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;40;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;48;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;56;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;64;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;72;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;80;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;88;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;96;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;104;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;112;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;120;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram2|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;24;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;32;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;40;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;48;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;56;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;64;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;72;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;80;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;88;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;96;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;104;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;112;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;120;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |Divider_hd|generate_CA_reg_hd:CA_reg|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ALTSYNCRAM                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;8;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;16;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;24;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;32;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;40;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;48;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;56;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;64;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;72;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;80;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;88;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;96;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;104;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;112;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;
;120;(0000) (0) (0) (00)    ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;(0000) (0) (0) (00)   ;


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 644 / 42,960 ( 1 % )   ;
; C16 interconnects                 ; 1 / 1,518 ( < 1 % )    ;
; C4 interconnects                  ; 247 / 26,928 ( < 1 % ) ;
; Direct links                      ; 120 / 42,960 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )      ;
; Global clocks                     ; 2 / 20 ( 10 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 266 / 14,400 ( 2 % )   ;
; R24 interconnects                 ; 3 / 1,710 ( < 1 % )    ;
; R4 interconnects                  ; 330 / 37,740 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.88) ; Number of LABs  (Total = 33) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.79) ; Number of LABs  (Total = 33) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 20                           ;
; 1 Clock                            ; 28                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.15) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 4                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.58) ; Number of LABs  (Total = 33) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 3                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 3                            ;
; 11                                              ; 3                            ;
; 12                                              ; 0                            ;
; 13                                              ; 4                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.82) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 4                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 4                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ; 14        ; 14        ; 0            ; 3            ; 0            ; 0            ; 11           ; 0            ; 3            ; 11           ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ; 0         ; 0         ; 14           ; 11           ; 14           ; 14           ; 3            ; 14           ; 11           ; 3            ; 14           ; 14           ; 14           ; 11           ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; q_value[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q_value[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_x_rdy         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_d_rdy         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out_vld       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; asyn_reset         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_out_rdy       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x_value[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; x_value[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_x_vld         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_d_vld         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_value[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_value[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 1.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                          ;
+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                           ; Destination Register                                                                                                                   ; Delay Added in ns ;
+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; computation_control_hd:FSM|wr_addr_RAM[5] ; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.172             ;
; computation_control_hd:FSM|wr_addr_RAM[4] ; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.172             ;
; computation_control_hd:FSM|wr_addr_RAM[3] ; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.172             ;
; computation_control_hd:FSM|wr_addr_RAM[2] ; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.172             ;
; computation_control_hd:FSM|wr_addr_RAM[1] ; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.172             ;
; computation_control_hd:FSM|wr_addr_RAM[0] ; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.172             ;
; computation_control_hd:FSM|wr_addr_RAM[6] ; computing_w_value:W_block|single_clk_ram_4bit:ram1|altsyncram:mem_rtl_0|altsyncram_8gi1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.172             ;
+-------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 7 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX15BF14C6 for design Divider_hd
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30BF14C6 is compatible
    Info (176445): Device EP4CGX22BF14C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location N5
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A5
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B5
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location A4
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 14 pins of 14 total pins
    Info (169086): Pin q_value[0] not assigned to an exact location on the device
    Info (169086): Pin q_value[1] not assigned to an exact location on the device
    Info (169086): Pin data_x_rdy not assigned to an exact location on the device
    Info (169086): Pin data_d_rdy not assigned to an exact location on the device
    Info (169086): Pin data_out_vld not assigned to an exact location on the device
    Info (169086): Pin asyn_reset not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin data_out_rdy not assigned to an exact location on the device
    Info (169086): Pin x_value[1] not assigned to an exact location on the device
    Info (169086): Pin x_value[0] not assigned to an exact location on the device
    Info (169086): Pin data_x_vld not assigned to an exact location on the device
    Info (169086): Pin data_d_vld not assigned to an exact location on the device
    Info (169086): Pin d_value[0] not assigned to an exact location on the device
    Info (169086): Pin d_value[1] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Divider_hd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J7 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node asyn_reset~input (placed in PIN J6 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node computation_control_hd:FSM|data_out_vld~0
        Info (176357): Destination node SDVM:SDVM_q_Vec|vec_out_minus[0]~0
        Info (176357): Destination node computing_v_value:V_block|tmp_out[1]~0
        Info (176357): Destination node computation_control_hd:FSM|en_shift[1]~0
        Info (176357): Destination node computing_v_value:V_block|v_upper_minus[0]~0
        Info (176357): Destination node computing_v_value:V_block|tmp_out[0]~1
        Info (176357): Destination node computation_control_hd:FSM|en_d~0
        Info (176357): Destination node computing_v_value:V_block|v_minus_vec[3]~0
        Info (176357): Destination node computing_v_value:V_block|v_plus_vec[3]~0
        Info (176357): Destination node computing_v_value:V_block|v_minus_vec[2]~1
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 12 (unused VREF, 2.5V VCCIO, 9 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X22_Y10 to location X33_Y20
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin asyn_reset uses I/O standard 2.5 V at J6
    Info (169178): Pin clk uses I/O standard 2.5 V at J7
Info (144001): Generated suppressed messages file C:/Aaron_documents/Newton_method_hd/Online_div_hd/output_files/Divider_hd.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1182 megabytes
    Info: Processing ended: Sun Nov 15 14:21:29 2015
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Aaron_documents/Newton_method_hd/Online_div_hd/output_files/Divider_hd.fit.smsg.


