{"top": {"modname": "core_top", "filename": "core_top.v", "ports": [{"port": "P_XTAL", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_RESET", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_TEST", "dir": "input", "msb": 0, "lsb": 0}]}, "instance": {"u_core": {"modname": "core", "prefix": "u0_", "parameter": {}}, "u_mux_top": {"modname": "mux_top", "prefix": "u1_", "parameter": {}}, "u_pad_top": {"modname": "pad_top", "prefix": "u2_", "parameter": {}}}, "connection": [{"type": "pattern", "mst": {"inst": "u_core", "symbol": "$$"}, "slv": {"inst": "u_mux_top", "symbol": "$$"}}, {"type": "pattern", "mst": {"inst": "u_core", "symbol": "$$"}, "slv": {"inst": "u_pad_top", "symbol": "$$"}}, {"type": "pattern", "mst": {"inst": "u_core", "symbol": "$$"}, "slv": {"inst": "", "symbol": "$$"}}, {"type": "pattern", "mst": {"inst": "u_mux_top", "symbol": "$$"}, "slv": {"inst": "u_pad_top", "symbol": "$$"}}, {"type": "pattern", "mst": {"inst": "u_pad_top", "symbol": "$$"}, "slv": {"inst": "", "symbol": "$$"}}], "module": {"core": {"modname": "core", "filename": "core.v", "ports": [{"port": "nand_wdata_o", "dir": "output", "msb": 1, "lsb": 0}, {"port": "nand_addr_o", "dir": "output", "msb": 1, "lsb": 0}, {"port": "nand_rdata_i", "dir": "input", "msb": 1, "lsb": 0}, {"port": "nand_cs_o", "dir": "output", "msb": 0, "lsb": 0}, {"port": "reset_i", "dir": "input", "msb": 0, "lsb": 0}, {"port": "test_i", "dir": "input", "msb": 0, "lsb": 0}, {"port": "xtal_i", "dir": "input", "msb": 0, "lsb": 0}, {"port": "control_DS0", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_DS1", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_PE", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_PS", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_IS", "dir": "output", "msb": 9, "lsb": 0}, {"port": "control_SR", "dir": "output", "msb": 9, "lsb": 0}, {"port": "func_sel", "dir": "output", "msb": 20, "lsb": 0}, {"port": "test_sel", "dir": "output", "msb": 40, "lsb": 0}, {"port": "func_test_sel", "dir": "output", "msb": 10, "lsb": 0}]}, "mux_top": {"modname": "mux_top", "filename": "mux_top.v", "ports": [{"port": "nand_wdata_o", "dir": "input", "msb": 1, "lsb": 0}, {"port": "nand_addr_o", "dir": "input", "msb": 1, "lsb": 0}, {"port": "nand_rdata_i", "dir": "output", "msb": 1, "lsb": 0}, {"port": "nand_cs_o", "dir": "input", "msb": 0, "lsb": 0}, {"port": "reset_i", "dir": "output", "msb": 0, "lsb": 0}, {"port": "test_i", "dir": "output", "msb": 0, "lsb": 0}, {"port": "xtal_i", "dir": "output", "msb": 0, "lsb": 0}, {"port": "func_sel", "dir": "input", "msb": 20, "lsb": 0}, {"port": "test_sel", "dir": "input", "msb": 40, "lsb": 0}, {"port": "func_test_sel", "dir": "input", "msb": 10, "lsb": 0}, {"port": "P_XTAL_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_XTAL_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_XTAL_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_XTAL_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_RESET_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_RESET_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_RESET_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_RESET_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_OE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_TEST_A", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_TEST_Y", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_TEST_IE", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_TEST_OE", "dir": "output", "msb": 0, "lsb": 0}]}, "pad_top": {"modname": "pad_top", "filename": "pad_top.v", "ports": [{"port": "P_XTAL", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_RESET", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_TEST", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_XTAL_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_XTAL_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_XTAL_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_XTAL_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_RESET_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_RESET_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_RESET_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_RESET_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_CS_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_0_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_ADDR_1_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_0_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_WDATA_1_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_0_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_NAND_RDATA_1_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_TEST_A", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_TEST_Y", "dir": "output", "msb": 0, "lsb": 0}, {"port": "P_TEST_IE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "P_TEST_OE", "dir": "input", "msb": 0, "lsb": 0}, {"port": "control_DS0", "dir": "input", "msb": 9, "lsb": 0}, {"port": "control_DS1", "dir": "input", "msb": 9, "lsb": 0}, {"port": "control_PE", "dir": "input", "msb": 9, "lsb": 0}, {"port": "control_PS", "dir": "input", "msb": 9, "lsb": 0}, {"port": "control_IS", "dir": "input", "msb": 9, "lsb": 0}, {"port": "control_SR", "dir": "input", "msb": 9, "lsb": 0}]}}}