# Projet Majeur de Conception

## 1. Session 6 - Été 2024

### 1.1 Planification

### 1.2 Test préliminaire du niveau physique

### 1.3 Dévelopement d'Outils

#### 1.3.1 Simulateur python

#### 1.3.2 Décodeur Sigrok/PulseView

## 2. Automne 2024

### 2.1 Publication de la spécification et retour de la communautée open source


## 3. Session 7 - Hiver 2024

### 3.1 Partie Matérielle

#### 3.1.1 Banc de Test

#### 3.1.2 Carte controleur/Bridge

### 3.2 Partie Logicielle

#### 3.2.1 VHDL PHY (Xilinx/Lattice)

#### 3.2.2 VHDL AXI2SHER-Bus (Xilinx)

#### 3.2.3 VHDL Bridge (Lattice)

#### 3.2.4 PIOasm Controleur (RP2040)

#### 3.2.5 C/C++ SHER-Bus middleware (RP2040/Xilinx)

## 4. Session 8 - Été 2025


