# 计算机组成原理 第三章作业

1. 什么是总线？总线传输有何特点？

   总线是连接两个或者两个以上设备的通信线路。

   总线传输的主要特点是：**共享传输介质**。在任一时刻，只允许由一个部件向总线发送信息，而多个部件可以同时从总线上接受相同的信息。这是由于总线只有一条，多个部件不能在总线上同时发出信息，否则信息会相互干扰。

2. 什么是系统总线？它分为哪几类？各有什么作用？分别是单向的还是双向的？它们与机器字长、存储字长及存储单元数有何关系？

   系统总线是指在主板上，连接计算机主要部件（CPU、主存、I/O 设备）的总线，分为三类：数据总线、地址总线、控制总线。

   数据总线的功能是传送数据。是双向总线，其宽度一般等于机器字长，存储字长一般为其的整数倍。

   地址总线的功能是指出数据总线上数据的来源和去向。是单向总线，其宽度和存储单元总数有关，一般为 宽度= $log_2(存储单元总数)$

   控制总线的功能是发出各种控制信号，是单向总线。

3. 常见的集中式总线控制有几种？各有何特点？ 哪种方式响应时间最快？哪种方式对电路故障最敏感？

   常见的集中式总线控制方式有三种：独立请求，链式查询，计数器轮询。

   独立请求方式是指总线上的每个部件都连接一条请求线和响应线到总线控制器上，可以独立的发起对总线的请求。此种方式响应速度最快，且可以具有灵活的优先级，但是线路过多，控制较复杂，可扩展性差。

   链式查询方式是指每个部件连接到一条公共的总线请求线上，且各个部件之间链式的连接响应线。部件发起总线请求后，如果当前总线空闲，总线控制器会直接发送使用许可，部件之间链式传递许可，直到传送给发起请求的部件。此方式简单且扩展性好，但响应速度最慢，对电路故障最敏感，且优先级固定（离控制器越近的部件优先级越高）。

   计数器轮询方式是指每个部件都连接三条公共线：总线请求、总线忙和设备号线。任何一个设备发送总线请求后，若当前总线空闲，控制器会通过设备号线轮询每个部件，轮询到发起请求的部件时，此部件自行设置总线忙信号并开始使用总线。这种方法具有相对灵活的优先级，对电路故障也不敏感，但控制相对复杂，是上两种方式的折中。

4. 常见的总线通信方式有哪些？各有什么特点？

   常见的总线通信方式包含同步通信、异步通信，半同步通信和分离式通信。

   同步通信是指事件的发生是由统一的时钟信号决定的，且所有设备均可读取时钟线、所有事件都在时钟周期开始时发生。大多数事件占用一个时钟周期。优点：时钟统一，模块配合简单；缺点：由于时钟必须按慢速设备标准设计，快速设备必须等待慢速设备完成工作，影响总线效率，不灵活。

   异步通信是指总线上一个事件的发生取决于前一个事件的发生，不存在统一的时钟。采用应答方式：主模块发出请求信号后，需要等待从模块返回响应信号，通信才开始。可用于并行/串行传送。优点：设计灵活，允许各个设备速度不同；缺点：控制复杂，调试麻烦。

   半同步通信是指所有事件必须同步于系统时钟。但是，增加了“等待”信号线。当此信号有效时，插入一个时钟周期用于等待设备完成处理。当信号无效时，下一时钟周期才为正常周期。优点：控制比异步方式简单，可靠性高；缺点：系统时钟频率不可太高。

   分离式通信将总线周期分为两个子周期，第一个子周期主模块拥有对主线的使用权，在第二个子周期中从模块占用总线。优点：总线利用率高，避免总线空闲；缺点：控制复杂。

5. 某同步总线的时钟频率为 $100 MHz$ ，地址/ 数据线复用，宽度为 32 位，每传输一个地址或者数据占用一个时钟周期。若该总线支持猝发（块）传输方式，块大小为 $16B$ ，则一次“主存写”总线事务传输 128 位数据所需时间至少为多少？

   总线宽度 32 位，即总线每个时钟周期可以传输 32 位的数据，传输 128 位数据需要 4 个时钟周期。由于地址/数据线复用，传递「主存写」指令地址需要一个时钟周期，共计 5 个时钟周期。由于总线支持猝发（块）传输方式，所以中间没有停顿时间。由于时钟频率为 100 MHZ，即每个时钟周期长为 $\dfrac{1}{10^8} = 10 ns$ ，因此总共需要时间 $50 ns$。

6. 

![1727256129154](https://telegraph-image-5ms.pages.dev/file/BQACAgUAAyEGAASIfjD1AANEZ6ILtScAAVvw3JyQaJQJ0HD4LozOAAJ7FgACfc0QVWMt6O_iKC-MNgQ.png)

3.1: 要求的图片如下：

![image-20250307004633831](C:\Users\LEGION\AppData\Roaming\Typora\typora-user-images\image-20250307004633831.png)



3.2: 以下 1-6 表示书上图 3.5 的第一步到第六步。

1. **指令读取与解析**  
   
   程序计数器（PC）指向内存地址 300，准备读取指令。地址 300 被送入内存地址寄存器（MAR）。
   
   CPU 从内存地址 300 读取指令（1940），并将指令存入内存缓冲寄存器（MBR）。

   PC 自动增加，准备读取下一条指令。
   
   MBR 中的指令（1940）被送入指令寄存器（IR）进行解析。
   
2. **数据读取**  
   
   CPU 准备读取内存地址 940 的数据。地址 940 被送入 MAR。
   
   CPU 从内存地址 940 读取数据（0003），并将数据存入 MBR。
   
   MBR 中的数据（0003）被送入累加器（AC）。
   
3. **指令读取与解析**  
   
   PC 指向内存地址 301，准备读取指令。地址 301 被送入 MAR。
   
   CPU 从内存地址 301 读取指令（5941），并将指令存入 MBR。

   PC 自动增加，准备读取下一条指令。
   
   MBR 中的指令（5941）被送入 IR 进行解析。
   
4. **数据读取与计算**  
   
   CPU 准备读取内存地址 941 的数据。地址 941 被送入 MAR。
   
   CPU 从内存地址 941 读取数据（0002），并将数据存入 MBR。

   累加器（AC）中的数据（0003）与 MBR 中的数据（0002）进行加法运算，结果为 5。
   
   计算结果（5）被存入 MBR，随后送入 AC。
   
5. **指令读取与解析**  
   
   PC 指向内存地址 302，准备读取指令。地址 302 被送入 MAR。
   
   CPU 从内存地址 302 读取指令（2941），并将指令存入 MBR。

   PC 自动增加，准备读取下一条指令。
   
   MBR 中的指令（2941）被送入 IR 进行解析。
   
6. **数据写入**  
   
   CPU 准备将数据写入内存地址 941。地址 941 被送入 MAR。
   
   待写入的数据（5）被送入 MBR。
   
   CPU 将 MBR 中的数据写入内存地址 941。
   
   PC 自动增加，准备执行下一条指令。

![1727256224753](https://telegraph-image-5ms.pages.dev/file/BQACAgUAAyEGAASIfjD1AANGZ6IL8gKg-vr2eIwonXjpEEx_KEYAAn0WAAJ9zRBVl3LaUc7fCj02BA.png)

3.12:

a. 总线时钟频率为$ 8MHZ$，则每个时钟周期长为 $\dfrac{1}{8*10^6} = 125 ns$，需要插入两个等待周期$（250 ns）$才能等待存储器读取完毕（存储器延时$180ns$完成读取 ）

b. 因为就绪状态线的状态切换依赖于时钟周期，所以必须至少保持 就绪状态信号处于低电位$ 250ns$，才保证处理器会插入至少两个等待周期。