#Substrate Graph
# noVertices
30
# noArcs
78
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 975 975 1
2 37 37 0
3 292 292 1
4 261 261 1
5 37 37 0
6 37 37 0
7 150 150 0
8 37 37 0
9 248 248 1
10 279 279 1
11 37 37 0
12 150 150 0
13 542 542 1
14 37 37 0
15 150 150 0
16 150 150 0
17 37 37 0
18 37 37 0
19 493 493 1
20 99 99 1
21 212 212 1
22 37 37 0
23 37 37 0
24 374 374 1
25 124 124 1
26 124 124 1
27 342 342 1
28 124 124 1
29 124 124 1
# Arcs: idS idT delay bandwidth
0 1 1 37
1 0 1 37
1 2 1 37
2 1 1 37
1 3 1 125
3 1 1 125
1 4 3 93
4 1 3 93
1 5 1 37
5 1 1 37
1 7 2 75
7 1 2 75
1 8 2 37
8 1 2 37
1 11 1 37
11 1 1 37
1 13 3 156
13 1 3 156
1 15 2 75
15 1 2 75
1 17 1 37
17 1 1 37
1 18 1 37
18 1 1 37
1 22 1 37
22 1 1 37
1 26 2 62
26 1 2 62
1 10 4 93
10 1 4 93
3 6 1 37
6 3 1 37
3 10 1 93
10 3 1 93
3 14 2 37
14 3 2 37
4 9 1 93
9 4 1 93
4 12 1 75
12 4 1 75
7 21 6 75
21 7 6 75
9 20 1 62
20 9 1 62
9 13 2 93
13 9 2 93
10 27 10 93
27 10 10 93
12 19 7 75
19 12 7 75
13 16 1 75
16 13 1 75
13 19 6 156
19 13 6 156
13 28 2 62
28 13 2 62
15 21 1 75
21 15 1 75
16 19 1 75
19 16 1 75
19 24 8 125
24 19 8 125
19 28 1 62
28 19 1 62
20 23 29 37
23 20 29 37
21 26 8 62
26 21 8 62
24 25 1 62
25 24 1 62
24 29 1 62
29 24 1 62
24 27 7 125
27 24 7 125
25 27 1 62
27 25 1 62
27 29 9 62
29 27 9 62
