# AHD-Project
2017 Fall AHD Project

Week1:

Yuchen Zhang:

ALU, Control Unit(Decoder)，RC5 machine code(after we have assembly code)

Liu Yang:

Dmem, RC5 assembly（encode)

Zhiyu Wen:

InstrMem, RC5 assembly(decode)

Junchen Su:

Register File, RC5 assembly（key generation）

下周三之前提交至github：
1.各个模块的vhd代码及仿真图（如果可以仿真的话）
2.RC5的code，写在txt里，RC5三个人统一一下寄存器，参照去年代码
3.RC5机码
汇编码转机器码Link： https://www.youtube.com/watch?v=teRL3uhO_rg

下周三一起做cpu整合的代码和仿真，以及timing simulation。




Week2:
周日之前完成！！！
1.每个人将自己上周做的部分写出testbench来，仿真，截图做成PDF，代码PDF都上传至GITHUB Testbench文件夹。

Junchen Su: 总的functional simulation

Zhiyu Wen: PPT

Liu Yang: testbench for I.F and other components we didnt cover last week
