<h1> 除頻器（除N）<h1>
  
  
```Verilog
parameter N       // 除的數字 Ex: 2、3、5、6...
parameter WIDTH   // counter的大小，取決於 N
```
