read_verilog -sv ../top.v
synth_ice40 -blif out.blif
