vcs -R -sverilog +libext+.v+.vlib+.sv -assert enable_diag -debug_all +define+ASSERT_ON  top.sv  -l run.log


#irun -sv tb_assert_simulation.v -delay_mode zero +access+rwc +define+TEST_NUA+TEST_PRP+TEST_ALW+TEST_EVP+TEST_IMP+TEST_NVR+TEST_OHT+TEST_AOE+TEST_DEC+TEST_FRM

