# Simulador de Gerenciamento de Mem√≥ria Virtual com Pagina√ß√£o

## 1. Introdu√ß√£o
Este projeto implementa um simulador de gerenciamento de mem√≥ria virtual usando pagina√ß√£o, o c√≥digo deste simulador foi denseolvido com a linguagem C++. O simulador permite:
- Submiss√£o e execu√ß√£o simulada de processos
- Gerenciamento de mem√≥ria virtual com pagina√ß√£o
- Implementa√ß√£o de algoritmos de substitui√ß√£o de p√°ginas (LRU ou CLOCK)
- Visualiza√ß√£o do estado da mem√≥ria e processos

O sistema simula refer√™ncias √† mem√≥ria (leituras e grava√ß√µes) conforme especificado em arquivo de entrada, aplicando os mecanismos de mem√≥ria virtual configur√°veis.

---

### Arquivo de entrada em txt :

O arquivo entrada.txt cont√©m uma sequ√™ncia de comandos que definem as opera√ß√µes a serem simuladas pelo sistema de gerenciamento de mem√≥ria virtual. Cada linha representa uma a√ß√£o espec√≠fica de um processo, como cria√ß√£o, leitura, escrita ou uso de dispositivo de I/O.

##### Sintaxe Geral - PID A√á√ÉO (ENDERE√áO) DISPOSITIVO



PID: identificador do processo (ex: P1, P7)



A√á√ÉO:

C: cria√ß√£o do processo

R: leitura de mem√≥ria (Read)

W: escrita na mem√≥ria (Write)

P: instru√ß√£o de CPU (Processamento)

I: opera√ß√£o de I/O (Input/Output)



(ENDERE√áO): endere√ßo virtual (em bytes) acessado na opera√ß√£o de leitura ou escrita



DISPOSITIVO: n√∫mero do dispositivo de I/O envolvido, quando 




```
# entrada.txt
P1 C 500
// Cria o processo 1 com 500 bytes de mem√≥ria virtual (aproximadamente 1 p√°gina, se o tamanho da p√°gina for 1 KB).

P1 R (0)2
// O processo 1 realiza uma leitura de mem√≥ria no endere√ßo 0 (in√≠cio da sua mem√≥ria virtual). O n√∫mero 2 indica um ID fict√≠cio de dispositivo usado para organiza√ß√£o (n√£o afeta leitura).

P1 R (1024)2
P1 P  (1)2
// Instru√ß√£o de processamento da CPU pelo processo 1 (simula uso de CPU por um tempo).

P1 R (2)2
P1 P (2)2
P1 W  (1024)2
// Escrita no endere√ßo 1024. Isso ativa o bit de modifica√ß√£o da p√°gina.

P7 C 1000
P7 R (4095)2
P7 R  (800)2
P7 I  (2)2
// Simula√ß√£o de opera√ß√£o de I/O. O processo 7 entra em estado de espera (waiting_io), como se estivesse interagindo com um dispositivo (ID 2).

P7 R (801)2
P7 W  (4096)2
P1 R (3)2
P1 R  (4)2
P1 W (1025)2
P1 W  (1026)2
```
---

A configura√ß√£o do simulador √© realizada na fun√ß√£o main por meio da cria√ß√£o de um objeto da classe MemoryManager. Esse objeto define os principais par√¢metros do sistema de mem√≥ria virtual a ser simulado. A seguir, mostramos o trecho de c√≥digo respons√°vel por essa configura√ß√£o e explicamos cada um dos seus argumentos:



```c++
GerenciadorMemoria gerenciador(
            4096,     // Tamanho da p√°gina (4KB)
            32,       // Bits de endere√ßo (32-bit)
            65536,    // Mem√≥ria f√≠sica (64KB)
            1048576,  // Mem√≥ria secund√°ria (1MB)
            GerenciadorMemoria::AlgoritimoSelecionado  // Algoritmo de substitui√ß√£o
        );
```
| Par√¢metro               |         | Valor                              |         | Descri√ß√£o                                                                                                                                      |
|-------------------------|---------|------------------------------------|---------|------------------------------------------------------------------------------------------------------------------------------------------------|
| `Tamanho da p√°gina`              |         | `4096`                             |         | Tamanho de cada p√°gina de mem√≥ria virtual, em bytes. Neste caso, 4 KB por p√°gina.                                                              |
| `Bits de endere√ßo`           |         | `32`                               |         | N√∫mero de bits utilizados nos endere√ßos virtuais. Um endere√ßo de 32 bits permite endere√ßar at√© 4 GB.                                          |
| `Mem√≥ria f√≠sica`    |         | `65536`                            |         | Tamanho total da mem√≥ria f√≠sica (RAM simulada), em bytes. Neste exemplo, 64 KB.                                                               |
| `Mem√≥ria secund√°ria`   |         | `1048576`                          |         | Tamanho da mem√≥ria secund√°ria (por exemplo, swap em disco), em bytes. Aqui, 1 MB.                                                              |
| `Algoritmo de substitui√ß√£o`  |         | `GerenciadorMemoria::AlgoritimoSelecionado` |     | Algoritmo de substitui√ß√£o de p√°ginas utilizado quando a mem√≥ria f√≠sica estiver cheia. Pode ser `LRU` (Least Recently Used) ou `CLOCK`. |

##### Obs: O √∫ltimo par√¢metro (AlgoritimoSelecionado) √© uma enumera√ß√£o definida na classe MemoryManager que permite selecionar o algoritmo desejado:

```c++
enum Algoritmo {
    LRU,
    CLOCK
};
```
Para utilizar, por exemplo, o algoritmo CLOCK, basta alterar o √∫ltimo argumento da cria√ß√£o do gerenciador:
```c++
 GerenciadorMemoria::CLOCK
```
Ou, para usar LRU:

```c++
 GerenciadorMemoria::LRU
```


---




## 2. Estruturas de Dados Principais
### Estruturas para Gerenciamento de Mem√≥ria
```c++
struct Pagina {
        int id_pagina;
        int id_processo;
        bool referenciada;
        bool modificada;
        time_t ultimo_acesso;
        bool presente;
        int frame;
    };
```
###### A estrutura Pagina representa uma p√°gina da mem√≥ria virtual de um processo. Ela cont√©m diversos atributos que facilitam o gerenciamento e o rastreamento do uso da p√°gina no sistema. O campo page_id identifica unicamente a p√°gina dentro do processo, enquanto process_id indica a qual processo essa p√°gina pertence. O atributo referenced sinaliza se a p√°gina foi acessada recentemente, sendo utilizado por algoritmos como o CLOCK. O campo modified indica se a p√°gina foi alterada (escrita), o que √© essencial para saber se ela precisa ser salva em disco antes de ser substitu√≠da. O campo last_used armazena um timestamp da √∫ltima utiliza√ß√£o da p√°gina, √∫til para o algoritmo LRU. J√° o campo present mostra se a p√°gina est√° carregada na mem√≥ria f√≠sica ou se est√° na mem√≥ria secund√°ria. Por fim, frame indica em qual quadro de mem√≥ria f√≠sica (frame) a p√°gina est√° mapeada, caso esteja presente.

```c++
struct Frame {
        int id_frame;
        bool alocado;
        int id_pagina;
        int id_processo;
    };
```

###### A estrutura Frame representa um quadro (ou moldura) de mem√≥ria f√≠sica, que pode conter uma √∫nica p√°gina por vez. Cada frame possui um identificador frame_id, al√©m de um campo booleano allocated que indica se o quadro est√° atualmente em uso. Tamb√©m h√° os campos page_id e process_id, que apontam qual p√°gina est√° atualmente alocada naquele frame e a qual processo ela pertence. Essa estrutura √© fundamental para gerenciar o uso da mem√≥ria f√≠sica e realizar substitui√ß√µes de p√°ginas de forma eficiente.

```c++
struct Processo {
        int id_processo;
        int tamanho;
        std::string estado;
        std::unordered_map<int, Pagina> tabela_paginas;
        int id_arquivo_swap;
    };
```

###### A estrutura Processo descreve um processo ativo no sistema. O campo process_id identifica o processo, enquanto size representa o tamanho total da mem√≥ria requisitada por ele. O campo status descreve o estado atual do processo (como "executando", "esperando", etc.). A page_table √© uma tabela de p√°ginas representada por um unordered_map, que associa os √≠ndices das p√°ginas virtuais √†s suas respectivas estruturas Page, permitindo acesso r√°pido √†s informa√ß√µes de mapeamento. O campo swap_file_id indica o identificador do arquivo de swap associado ao processo, utilizado quando as p√°ginas s√£o movidas para a mem√≥ria secund√°ria.

```c++
struct OperacaoMemoria {
        int id_processo;
        char tipo_operacao; // 'R', 'W', 'P', 'I', 'C'
        unsigned long endereco;
        int tamanho;
        std::string dispositivo;
    };
```

###### Por fim, a estrutura OperacaoMemoria define uma opera√ß√£o de mem√≥ria solicitada por um processo. Ela cont√©m o process_id para identificar o processo que fez a solicita√ß√£o e o operation_type, que pode ser 'R' (read/leitura), 'W' (write/escrita), 'P' (page fault/solicita√ß√£o expl√≠cita de p√°gina), 'I' (I/O) ou 'C' (create/cria√ß√£o do processo). O campo address representa o endere√ßo l√≥gico acessado, enquanto size indica o tamanho da opera√ß√£o em bytes. O campo device, quando aplic√°vel, identifica o dispositivo envolvido na opera√ß√£o, como opera√ß√µes de I/O. Essa estrutura √© usada para simular o comportamento real de acesso √† mem√≥ria durante a execu√ß√£o de programas.

# M√©todos Implementados
## Principais Componentes
### Gerenciador de Mem√≥ria

#### ‚úî Aloca√ß√£o/desaloca√ß√£o de p√°ginas
Objetivo: Mapear p√°ginas virtuais (de processos) em frames da mem√≥ria f√≠sica.

M√©todos envolvidos:
`alocar_frame()`: Encontra um frame livre ou seleciona uma v√≠tima para substitui√ß√£o.
`alocar_frame_para_pagina()`: Associa uma p√°gina a um frame f√≠sico.
`swap_out_processo()`: Remove um processo inteiro da mem√≥ria para liberar espa√ßo (swapping).

#### ‚úî Tratamento de page faults
Ocorre quando: Um processo tenta acessar uma p√°gina que n√£o est√° na mem√≥ria f√≠sica.

A√ß√µes tomadas:
Identifica a p√°gina faltante.
Se houver frames livres, carrega a p√°gina neles.
Caso contr√°rio, escolhe uma v√≠tima (usando LRU ou Rel√≥gio) e a substitui.

#### ‚úî Swapping entre mem√≥ria principal e secund√°ria
Objetivo: Movimentar p√°ginas entre a RAM e o disco (simulado) quando a mem√≥ria est√° cheia.

Dois tipos de opera√ß√µes:
Swap-out (para disco): Salva p√°ginas modificadas (modificada = true) no "arquivo de swap" e
Swap-in (para RAM): Carrega p√°ginas do disco para a mem√≥ria f√≠sica.

---

### Algoritmos de Substitui√ß√£o üîÅ
Algoritmos de substitui√ß√£o de p√°ginas s√£o estrat√©gias utilizadas pelo sistema de gerenciamento de mem√≥ria virtual para decidir qual p√°gina deve ser removida da mem√≥ria f√≠sica quando √© necess√°rio carregar uma nova p√°gina, mas n√£o h√° quadros (frames) livres dispon√≠veis. A escolha de qual p√°gina ser√° substitu√≠da impacta diretamente o desempenho do sistema, especialmente em cen√°rios com alta taxa de falta de p√°gina (page fault). Nosso simulador oferece duas op√ß√µes de algoritmos de substitui√ß√£o:

- #### LRU (Least Recently Used):
Esse algoritmo remove a p√°gina que est√° na mem√≥ria mas que n√£o foi usada h√° mais tempo. A ideia por tr√°s do LRU √© que p√°ginas usadas recentemente provavelmente ser√£o usadas novamente em breve, enquanto p√°ginas que n√£o s√£o acessadas h√° algum tempo podem n√£o ser mais necess√°rias. No nosso c√≥digo, esse comportamento √© implementado por meio do campo last_used em cada p√°gina, que armazena o timestamp do √∫ltimo acesso. Apesar de sua precis√£o na escolha da p√°gina a ser substitu√≠da, o LRU possui custo computacional elevado. A manuten√ß√£o das informa√ß√µes de uso requer atualiza√ß√µes frequentes e ordena√ß√µes ou estruturas auxiliares

- #### Rel√≥gio (implementa√ß√£o b√¥nus):
 Esta √© uma implementa√ß√£o otimizada do algoritmo Segunda Chance, que simula um ponteiro girando como em um rel√≥gio. Cada p√°gina possui um bit de refer√™ncia (referenced); quando uma substitui√ß√£o √© necess√°ria, o algoritmo percorre as p√°ginas em ordem circular. Se encontrar uma p√°gina com o bit de refer√™ncia 0, ela √© removida. Se o bit for 1, o algoritmo o zera e passa para a pr√≥xima p√°gina, dando uma ‚Äúsegunda chance‚Äù √†quela p√°gina. Essa abordagem equilibra desempenho e simplicidade, consumindo menos recursos do que o LRU completo. Embora seja mais eficiente em termos de desempenho e simplicidade em compara√ß√£o com o LRU, o algoritmo de Rel√≥gio pode tomar decis√µes menos precisas, j√° que o bit de refer√™ncia oferece uma no√ß√£o mais gen√©rica do uso recente da p√°gina.

---
# Instru√ß√£o de Execu√ß√£o 

## Estrutura de Arquivos

- main.cpp (ou nome do arquivo principal do simulador)
- Outros arquivos de c√≥digo-fonte e cabe√ßalho (.cpp, .h)
- Arquivo de entrada de opera√ß√µes: entrada.txt

### Execu√ß√£o

- `./main entrada.txt 0` - Algoritimo Rel√≥gio
- `./main entrada.txt 1` - LRU

# Resultado e An√°lise da entrada formato TXT

## A sa√≠da do c√≥digo est√° formatada da seguinte maneira :

```
Processo x criado com  n p√°ginas 

Estado da Mem√≥ria F√≠sica:
Frame | Alloc | PID  | Page | Ref | Mod 
------|-------|------|------|-----|----
    0 |    N  |      |      |     |
    1 |    N  |      |      |     |
    2 |    N  |      |      |     |
    3 |    N  |      |      |     |

//OBS* alloc = alocado | PID = ID do processo | page = p√°gina | ref = referenciado | mod = modificado |

Estado do Processo x:
Tamanho: ... bytes | Estado: ...

Tabela de P√°ginas:
Page | Present | Frame | Ref | Mod | Last Used
-----|---------|-------|-----|-----|----------
   0 |    N    |    -1 |  N |  N | 23:27:42
----------------------------------------
//Obs* present = presente na mem√≥ria | last used = √∫ltima vez usado |

Carregando p√°gina y do processo x dentro do frame z

```
P1 C 500
```
Processo 1 criado com 1 p√°ginas

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   N  |      |      |     |
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     N    |     -1 |  N |  N | 00:09:12
----------------------------------------
Carregando p√°gina 0 do processo 1 no Frame 0

```
P1 R (0)2
```
Leitura de mem√≥ria no endere√ßo 0 (p√°gina 0, frame 0)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  N | 00:09:12
----------------------------------------

```
P1 R (1024)2
```
Leitura de mem√≥ria no endere√ßo 1024 (p√°gina 0, frame 0)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  N | 00:09:12
----------------------------------------

```
P1 P  (1)2
```
Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  N | 00:09:12
----------------------------------------
```
P1 R (2)2
```
Processo 1 executando instru√ß√£o CPU:

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  N | 00:09:12
----------------------------------------
```
P1 P (2)2
```
Processo 1 executando instru√ß√£o CPU:

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  N | 00:17:41
----------------------------------------
```
P1 W  (1024)2
```
Escrita de mem√≥ria no endere√ßo 1024 (p√°gina 0, frame 0)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  S | 00:17:41
----------------------------------------
```
P7 C 1000
```
Processo 7 criado com 1 p√°ginas

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   N  |      |      |     |
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 7:
Tamanho: 1000 bytes | Estado: pronto

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     N    |     -1 |  N |  N | 00:26:07
----------------------------------------
Carregando p√°gina 0 do processo 7 no Frame 1
```
P7 R (4095)2
```
Leitura de mem√≥ria no endere√ßo 4095 (p√°gina 0, frame 1)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 7:
Tamanho: 1000 bytes | Estado: pronto

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      1 |  S |  N | 00:26:07
----------------------------------------
```
P7 R  (800)2
```
Leitura de mem√≥ria no endere√ßo 800 (p√°gina 0, frame 1)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 7:
Tamanho: 1000 bytes | Estado: pronto

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      1 |  S |  N | 00:26:07
----------------------------------------
```
P7 I  (2)2
```
Processo 7 realizando I/O no dispositivo: 2

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 7:
Tamanho: 1000 bytes | Estado: esperando_io

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      1 |  S |  N | 00:26:07
----------------------------------------
```
P7 R (801)2
```
Leitura de mem√≥ria no endere√ßo 801 (p√°gina 0, frame 1)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 7:
Tamanho: 1000 bytes | Estado: esperando_io

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      1 |  S |  N | 00:26:07
----------------------------------------
```
P7 W  (4096)2
```
Erro ao processar linha: P7 W (4096)2
  Motivo: N√∫mero de p√°gina inv√°lido 1 para processo 7
```
P1 R (3)2
```
Leitura de mem√≥ria no endere√ßo 3 (p√°gina 0, frame 0)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  S | 00:26:07
----------------------------------------
```
P1 R  (4)2
```
Leitura de mem√≥ria no endere√ßo 4 (p√°gina 0, frame 0)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  S | 00:26:07
----------------------------------------
```
P1 W (1025)2
```
Escrita de mem√≥ria no endere√ßo 1025 (p√°gina 0, frame 0)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  S | 00:26:07
----------------------------------------
```
P1 W  (1026)2
```
Escrita de mem√≥ria no endere√ßo 1026 (p√°gina 0, frame 0)

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  S
    1 |   S  |    7 |    0 |  S |  N
    2 |   N  |      |      |     |
    3 |   N  |      |      |     |

Estado do Processo 1:
Tamanho: 500 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   0 |     S    |      0 |  S |  S | 00:26:07
----------------------------------------

```

Resumo da Simulacao:
- Total de faltas de p√°gina: 0
- Total de opera√ß√µes de swap: 2
- Processos ativos: 2

Memoria Secundaria - Simulada
- Opera√ß√µes de swap ate agora: 2

# Testes e Valida√ß√£o

## Objetivo dos Testes
Esta se√ß√£o tem como objetivo validar o funcionamento correto do simulador de gerenciamento de mem√≥ria virtual, garantindo que os algoritmos de pagina√ß√£o, aloca√ß√£o, substitui√ß√£o e swap estejam operando conforme esperado.

## 3.2. Estrat√©gia de Testes
Foram definidos diferentes cen√°rios de teste para cobrir os principais casos de uso do simulador:

Cria√ß√£o de processos com diferentes tamanhos de mem√≥ria
Execu√ß√£o de opera√ß√µes de leitura e escrita em endere√ßos distintos
Ocorr√™ncia e tratamento de page faults
A√ß√£o dos algoritmos de substitui√ß√£o (LRU e CLOCK)
Opera√ß√µes de swap-in e swap-out
Situa√ß√µes de limite, como falta de frames livres

## 3.3. Casos de Teste

### Caso 1: Page Fault

Arquivo de entrada:

P1 C 5000  (Cria√ß√£o do processo 1 com 5000 bytes de mem√≥ria)

P1 R (0)1  (Leitura no endere√ßo virtual 0, no processo 1)

P1 R (4096)1  (Leitura no endere√ßo virtual 4096, ainda do processo 1)

#### Situa√ß√£o real: 
```
Processo 1 criado com 2 p√°ginas

Estado da Mem√≥ria F√≠sica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   N  |
    1 |   N  |
    2 |   N  |
    3 |   N  |

Estado do Processo 1:
Tamanho: 5000 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     N    |     -1 |  N |  N | 18:32:07
   0 |     N    |     -1 |  N |  N | 18:32:07
----------------------------------------

=== PAGE FAULT DETECTADO ===
Processo: 1
P√°gina: 0
Alocando no Frame: -1

Carregando p√°gina 0 do processo 1 no Frame 0
Leitura de mem√≥ria no endere√ßo 0 (p√°gina 0, frame 0)

Estado da Mem√≥ria F√≠sica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   N  |
    2 |   N  |
    3 |   N  |

Estado do Processo 1:
Tamanho: 5000 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     N    |     -1 |  N |  N | 18:32:07
   0 |     S    |      0 |  S |  N | 18:32:07
----------------------------------------

=== PAGE FAULT DETECTADO ===
Processo: 1
P√°gina: 1
Alocando no Frame: -1

Carregando p√°gina 1 do processo 1 no Frame 1
Leitura de mem√≥ria no endere√ßo 4096 (p√°gina 1, frame 1)

Estado da Mem√≥ria F√≠sica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   S  |    1 |    1 |  S |  N
    2 |   N  |
    3 |   N  |

Estado do Processo 1:
Tamanho: 5000 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     S    |      1 |  S |  N | 18:32:07
   0 |     S    |      0 |  S |  N | 18:32:07
----------------------------------------

Resumo da Simulacao:
Total de faltas de p√°gina: 2
Total de opera√ß√µes de swap: 2
Processos ativos: 1

[Memoria Secundaria - Simulada]
Opera√ß√µes de swap ate agora: 2
```

#### Situa√ß√£o real explicada:
##### üóÇÔ∏è Aloca√ß√£o Inicial:
 - Como cada p√°gina tem 4 KB (4096 bytes), o processo de 5000 bytes ocupa duas p√°ginas:

            P√°gina 0: endere√ßos de 0 at√© 4095.

            P√°gina 1: endere√ßos de 4096 at√© 4999.

Nenhuma p√°gina est√° inicialmente carregada na mem√≥ria f√≠sica. O sistema come√ßa com todos os frames livres.

##### üìå Primeira Acesso: P1 R (0)1
O endere√ßo virtual 0 pertence √† p√°gina 0.

Como a p√°gina 0 ainda n√£o est√° na mem√≥ria, ocorre um Page Fault.

#### üîÅ Page Fault:
- O sistema detecta a aus√™ncia da p√°gina 0 na mem√≥ria.
- Aloca a p√°gina 0 no frame 0.
- Marca essa p√°gina como referenciada (Ref = S) e n√£o modificada (Mod = N), pois √© uma leitura.
- Atualiza a tabela de p√°ginas do processo e o estado da mem√≥ria f√≠sica.

##### üìå Segundo Acesso: P1 R (4096)1
- O endere√ßo 4096 est√° na p√°gina 1.
P√°gina 1 ainda n√£o est√° carregada ‚Üí novo Page Fault

#### üîÅ Page Fault novamente:
Aloca√ß√£o da p√°gina 1 no frame 1.
Marca como referenciada (Ref = S) e n√£o modificada (Mod = N).
Agora ambas as p√°ginas do processo est√£o na mem√≥ria.


###### üéì Conclus√£o:

Este exemplo simula **dois page faults** sequenciais gerados por um processo que acessa duas p√°ginas distintas **n√£o carregadas na mem√≥ria**. Ele ilustra perfeitamente o funcionamento do mecanismo de pagina√ß√£o por demanda em sistemas operacionais modernos:

- O sistema s√≥ carrega uma p√°gina quando ela √© acessada.

- Cada acesso a uma p√°gina n√£o presente causa uma interrup√ß√£o (page fault), que exige a aloca√ß√£o de um frame e, se necess√°rio, o uso da mem√≥ria secund√°ria (swap).

- A pol√≠tica de aloca√ß√£o inicial √© simples (os primeiros frames livres s√£o usados), e os estados das p√°ginas (presen√ßa, refer√™ncia, modifica√ß√£o) s√£o atualizados com precis√£o.


### Caso 2: Swap-out de processo

 Entrada:
A entrada ser√° o arquivo.txt, por√©m com algumas modifica√ß√µes:

P1 C 2048

P7 C 8192

P7 W (4099)2 (Nesse passo a tabela de frames do espa√ßo f√≠sico estar√° cheia, assim necessitando um swap-out para que essa nova p√°gina criada seja alocada por um frame)

 Esperado:
Quando n√£o houver mais frames, um processo pode ser removido (swap-out) para liberar espa√ßo.


### Situa√ß√£o real usando algoritmo LRU:

Estado da Mem√≥ria Fisica antes do passo P7 W (4099)2 (Primeira substitui√ß√£o), a Mem√≥ria F√≠sica est√° cheia e n√£o tem p√°gina do endere√ßo 4099 carregada na Mem√≥ria F√≠sica.

```
Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    1 |    0 |  S |  N
    1 |   S  |    1 |    1 |  S |  S
    2 |   S  |    7 |    3 |  S |  N
    3 |   S  |    7 |    0 |  S |  N

```

P7 W (4099)2:
```
Escrita de mem√≥ria no endere√ßo 4099 (p√°gina 4, frame 0)

Carregando p√°gina 4 do processo 7 no Frame 0
Falta de p√°gina - Frame 0 substitu√≠do

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    1 |  S |  S
    2 |   S  |    7 |    3 |  S |  N
    3 |   S  |    7 |    0 |  S |  N

Estado do Processo 7:
Tamanho: 8192 bytes | Estado: esperando_io

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   7 |     N    |     -1 |  N |  N | 15:23:19
   6 |     N    |     -1 |  N |  N | 15:23:19
   5 |     N    |     -1 |  N |  N | 15:23:19
   4 |     S    |      0 |  S |  S | 15:23:19
   3 |     S    |      2 |  S |  N | 15:23:19
   2 |     N    |     -1 |  N |  N | 15:23:19
   1 |     N    |     -1 |  N |  N | 15:23:19
   0 |     S    |      3 |  S |  N | 15:23:19
----------------------------------------
```
Com a Mem√≥ria F√≠sica cheia, o algoritmo LRU procura e escolhe o frame que foi menos recentemente usado, ou seja, o que est√° mais tempo sem ser usado. Nesse caso, o frame 0 que carregava a p√°gina 0 do P1
foi usado pela √∫ltimam vez e (P1 W (2)), sendo assim, ela √© transferida para a mem√≥ria secund√°ria e substitu√≠da pela p√°gina 4 do processo P7.


P1 W (3)2:
```
Leitura de mem√≥ria no endere√ßo 3 (p√°gina 0, frame 1)

Salvando p√°gina 1 do processo 1 do Frame 1 para armazenamento secund√°rio
Carregando p√°gina 0 do processo 1 no Frame 1
Falta de p√°gina - Frame 1 substitu√≠do

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    0 |  S |  N
    2 |   S  |    7 |    3 |  S |  N
    3 |   S  |    7 |    0 |  S |  N

Estado do Processo 1:
Tamanho: 2048 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     N    |     -1 |  N |  S | 15:23:19
   0 |     S    |      1 |  S |  N | 15:23:19
----------------------------------------
```
O acesso ao endere√ßo 3 do processo P1 corresponde √† p√°gina 0. No momento do acesso, a p√°gina 0 n√£o estava presente na mem√≥ria, causando um page fault. O LRU seleciona a p√°gina que ficou mais tempo sem ser usada.
Nesse caso, a p√°gina 1 do processo 1, localizada no frame 1, foi a menos recentemente usada e, portanto, foi substitu√≠da.

P1 W (1025)2:
```
Escrita de mem√≥ria no endere√ßo 1025 (p√°gina 1, frame 2)

Carregando p√°gina 1 do processo 1 no Frame 2
Falta de p√°gina - Frame 2 substitu√≠do

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    0 |  S |  N
    2 |   S  |    1 |    1 |  S |  S
    3 |   S  |    7 |    0 |  S |  N

Estado do Processo 1:
Tamanho: 2048 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     S    |      2 |  S |  S | 15:23:19
   0 |     S    |      1 |  S |  N | 15:23:19
----------------------------------------
```
O acesso ao endere√ßo 1025 do processo P1 corresponde √† p√°gina 1. No momento do acesso, a p√°gina 1 n√£o estava presente na mem√≥ria, causando um page fault. O LRU seleciona a p√°gina que ficou mais tempo sem ser usada.
Nesse caso, a p√°gina 3 do processo 7, localizada no frame 2, foi a menos recentemente usada e, portanto, foi substitu√≠da.

### üéìResumo Final:

```
Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    0 |  S |  N
    2 |   S  |    1 |    1 |  S |  S
    3 |   S  |    7 |    0 |  S |  N


Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     S    |      2 |  S |  S | 15:23:19
   0 |     S    |      1 |  S |  N | 15:23:19
----------------------------------------

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   7 |     N    |     -1 |  N |  N | 15:23:19
   6 |     N    |     -1 |  N |  N | 15:23:19
   5 |     N    |     -1 |  N |  N | 15:23:19
   4 |     S    |      0 |  S |  S | 15:23:19
   3 |     S    |     -1 |  S |  N | 15:23:19
   2 |     N    |     -1 |  N |  N | 15:23:19
   1 |     N    |     -1 |  N |  N | 15:23:19
   0 |     S    |      3 |  S |  N | 15:23:19
----------------------------------------

Resumo da Simulacao:
Total de faltas de p√°gina: 7
Total de opera√ß√µes de swap: 8
Processos ativos: 2

[Memoria Secundaria - Simulada]
Opera√ß√µes de swap ate agora: 8
```


### Situa√ß√£o real usando algoritmo RELOGIO:
Antes de P7 W 4099 (Primeira substitui√ß√£o) as tabelas de p√°ginas e da Mem√≥ria F√≠sica s√£o iguais nos dois algoritmos.

P7 W (4099)2:
```
Escrita de mem√≥ria no endere√ßo 4099 (p√°gina 4, frame 0)

Carregando p√°gina 4 do processo 7 no Frame 0
Falta de p√°gina - Frame 0 substitu√≠do

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    1 |  N |  S
    2 |   S  |    7 |    3 |  N |  N
    3 |   S  |    7 |    0 |  N |  N

Estado do Processo 7:
Tamanho: 8192 bytes | Estado: esperando_io

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   7 |     N    |     -1 |  N |  N | 15:55:28
   6 |     N    |     -1 |  N |  N | 15:55:28
   5 |     N    |     -1 |  N |  N | 15:55:28
   4 |     S    |      0 |  S |  S | 15:55:28
   3 |     S    |      2 |  N |  N | 15:55:28
   2 |     N    |     -1 |  N |  N | 15:55:28
   1 |     N    |     -1 |  N |  N | 15:55:28
   0 |     S    |      3 |  N |  N | 15:55:28
----------------------------------------
```
O ponteiro de substitui√ß√£o do algoritmo Rel√≥gio passa por todos os frames, j√° que o bit de Ref √© 1 para todos, mudando esses bits para 0 at√© que ele completa a volta e volta para o frame 0,
que agora esta com Ref 0 ou N, sendo assim, ele √© substitu√≠do.

P1 W (3)2:
```
Leitura de mem√≥ria no endere√ßo 3 (p√°gina 0, frame 1)

Salvando p√°gina 1 do processo 1 do Frame 1 para armazenamento secund√°rio
Carregando p√°gina 0 do processo 1 no Frame 1
Falta de p√°gina - Frame 1 substitu√≠do

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    0 |  S |  N
    2 |   S  |    7 |    3 |  N |  N
    3 |   S  |    7 |    0 |  N |  N

Estado do Processo 1:
Tamanho: 2048 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     N    |     -1 |  N |  S | 15:55:28
   0 |     S    |      1 |  S |  N | 15:55:28
----------------------------------------
```
Agora, como todos os bits de Ref estavam 0 (tirando o do frame 0, que foi recentemente substitu√≠do) o pr√≥ximo frame que o ponteiro apontasse iria ser substitu√≠do, logo, o pr√≥ximo frame (frame 1)
que carregava p√°gina 1 do processo 1 foi substitu√≠do e agora carrega p√°gina 0 do processo 1 e seu bit de Ref √© 1. O ponteiro avan√ßa para o pr√≥ximo frame.

P1 W (1025)2:
```
Escrita de mem√≥ria no endere√ßo 1025 (p√°gina 1, frame 2)

Carregando p√°gina 1 do processo 1 no Frame 2
Falta de p√°gina - Frame 2 substitu√≠do

Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    0 |  S |  N
    2 |   S  |    1 |    1 |  S |  S
    3 |   S  |    7 |    0 |  N |  N

Estado do Processo 1:
Tamanho: 2048 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     S    |      2 |  S |  S | 15:55:28
   0 |     S    |      1 |  S |  N | 15:55:28
----------------------------------------
```
De novo, h√° falta de p√°gina e a p√°gina do processo 1 respons√°vel pelo endere√ßo 1025 n√£o est√° sendo carregada por nenhum frame da Mem√≥ria F√≠sica, sendo assim, √© necess√°rio substituir um frame. O ponteiro est√° 
apontando para o frame 2 que tem bit de Ref 0 ou N, logo, √© esse frame que ser√° substitu√≠do e a p√°gina 1 do processo 1 ser√° adicionada. Seu bit de Ref se torna 1 ou S.

### üéìResumo Final:

```
Estado da Mem√≥ria Fisica:
Frame | Aloc | PID  | Pag  | Ref | Mod
------|------|------|------|-----|----
    0 |   S  |    7 |    4 |  S |  S
    1 |   S  |    1 |    0 |  S |  N
    2 |   S  |    1 |    1 |  S |  S
    3 |   S  |    7 |    0 |  N |  N

Estado do Processo 1:
Tamanho: 2048 bytes | Estado: pronto

Tabela de Paginas do Processo 1:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   1 |     S    |      2 |  S |  S | 15:55:28
   0 |     S    |      1 |  S |  N | 15:55:28
----------------------------------------

Tabela de Paginas do Processo 7:
Pag  | Presente | Frame | Ref | Mod | Ultimo Acesso
-----|----------|--------|-----|-----|--------------
   7 |     N    |     -1 |  N |  N | 15:55:28
   6 |     N    |     -1 |  N |  N | 15:55:28
   5 |     N    |     -1 |  N |  N | 15:55:28
   4 |     S    |      0 |  S |  S | 15:55:28
   3 |     S    |     -1 |  N |  N | 15:55:28
   2 |     N    |     -1 |  N |  N | 15:55:28
   1 |     N    |     -1 |  N |  N | 15:55:28
   0 |     S    |      3 |  N |  N | 15:55:28
----------------------------------------

Resumo da Simulacao:
Total de faltas de p√°gina: 7
Total de opera√ß√µes de swap: 8
Processos ativos: 2

[Memoria Secundaria - Simulada]
Opera√ß√µes de swap ate agora: 8
```

# Altern√¢ncia entre algoritmos de substitui√ß√£o
## Objetivo : 
### Esta documenta√ß√£o demonstra as diferen√ßas fundamentais entre os algoritmos LRU (Least Recently Used) e Clock atrav√©s de um caso pr√°tico de simula√ß√£o. O foco √© evidenciar como o tratamento dos bits de refer√™ncia afeta as decis√µes de substitui√ß√£o de p√°ginas.

## 1. Cen√°rio de Teste
### Configura√ß√£o do Sistema
- Mem√≥ria f√≠sica: 4 frames (16 KB total)

- Tamanho de p√°gina: 4 KB

### Processos:

- P1: 1 p√°gina (4096 bytes)

- P2: 1 p√°gina (4096 bytes)

- P3: 3 p√°ginas (12288 bytes)

### Sequ√™ncia de Opera√ß√µes (arquivo alternancia.txt)
```
P1 C 4096 ‚Üí Cria P1

  P1 R (0)2 ‚Üí Acesso P1-p0 (carrega Frame 0)

P2 C 4096 ‚Üí Cria P2

P2 R (0)2 ‚Üí Acesso P2-p0 (carrega Frame 1)

P3 C 12288 ‚Üí Cria P3

P3 R (0)2 ‚Üí Acesso P3-p0 (carrega Frame 2)

P3 R (4096)2 ‚Üí Acesso P3-p1 (carrega Frame 3)

P3 R (8192)2 ‚Üí Acesso P3-p2 (substitui√ß√£o)

P3 R (12288)2 ‚Üí Acesso P3-p3 (substitui√ß√£o)

P1 R (0)2 ‚Üí Reacesso P1-p0 (teste decisivo)
```
## 2. Comportamento dos Algoritmos
### 2.1 Mecanismo LRU
L√≥gica: Mant√©m hist√≥rico exato de acessos. A p√°gina n√£o usada h√° mais tempo √© substitu√≠da.

- Substitui√ß√µes:

Para P3-p2: Substitui P1-p0 (Frame 0) - p√°gina mais antiga

Para P3-p3: Substitui P2-p0 (Frame 1)

Reacesso P1-p0:

Causa falta de p√°gina (P1-p0 foi removida)

Substitui P3-p0 (Frame 2) para recarregar P1-p0 no Frame 1

### 2.2 Mecanismo Clock
L√≥gica: Ponteiro circular que zera bits de refer√™ncia durante a busca.

- Substitui√ß√µes:

Para P3-p2: Percorre frames: Frame 0 (P1-p0, R=1 ‚Üí zera bit)

Frame 1 (P2-p0, R=1 ‚Üí zera bit)

Frame 2 (P3-p0, R=1 ‚Üí zera bit)

Frame 3 (P3-p1, R=1 ‚Üí zera bit)

Segunda volta: Substitui Frame 0 (P1-p0, R=0)

Para P3-p3: Substitui Frame 1 (P2-p0, R=0)

Reacesso P1-p0:

Causa falta de p√°gina (P1-p0 foi removida)

Substitui Frame 2 (P3-p0, R=0) para recarregar P1-p0

## 3. Estados Finais Comparados
### 3.1 Sa√≠da LRU
```
Frame | Aloc | PID | Pag | Ref | Mod
------|-----|-----|-----|-----|----
0     | S   | 3   | 8   | S   | N   # P3-p2 (substituiu P1-p0)
1     | S   | 1   | 0   | S   | N   # P1-p0 (recarregado)
2     | S   | 3   | 0   | S   | N   # P3-p0 
3     | S   | 3   | 4   | S   | N   # P3-p1
```
### 3.2 Sa√≠da Clock
```
Frame | Aloc | PID | Pag | Ref | Mod
------|-----|-----|-----|-----|----
0     | S   | 3   | 8   | S   | N   # P3-p2 (substituiu P1-p0)
1     | S   | 1   | 0   | S   | N   # P1-p0 (recarregado)
2     | S   | 3   | 0   | N   | N   # P3-p0 (bit zerado)
3     | S   | 3   | 4   | N   | N   # P3-p1 (bit zerado)
```
## 4. An√°lise T√©cnica das Diferen√ßas
### 4.1 Tratamento de Bits de Refer√™ncia

Para o tratamento de bits de refer√™ncia o LRU mant√©m bit sempre ativo para p√°ginas presentes,e h√° impacto no hist√≥rico de uso.
J√° o Clock, zera bits durante busca por v√≠timas e "esquece"  acessos antigos ap√≥s ciclo completo.

### 4.2 Escolha de V√≠timas
- LRU:

Prioriza idade exata da p√°gina

No exemplo: Substituiu P1-p0 primeiro (mais antiga)

- Clock:

Prioriza posi√ß√£o do ponteiro + bit zerado

No exemplo: Zerou todos os bits antes de substituir P1-p0

### 4.3 Efeito no Reacesso
Ambos recarregaram P1-p0 no Frame 1

- Diferen√ßa cr√≠tica:

Clock zerou bits de P3-p0 e P3-p1 durante a busca

LRU manteve todos bits ativos

## 5. Conclus√µes
### 5.1 Precis√£o vs. Efici√™ncia

No trade‚Äêoff entre precis√£o e efici√™ncia, o LRU destaca‚Äêse por sua precis√£o hist√≥rica, mantendo um registro exato da ordem de acesso √†s p√°ginas e garantindo que sempre ser√° substitu√≠da a p√°gina menos recentemente usada. Essa precis√£o, por√©m, tem um alto custo computacional, pois exige atualiza√ß√µes constantes da estrutura de dados que rastreia os acessos. Em contraste, o Clock oferece um custo O(1) muito baixo, usando apenas um bit de refer√™ncia e um ponteiro circular para dar ‚Äúsegunda chance‚Äù √†s p√°ginas. A desvantagem √© que, ao zerar bits de refer√™ncia durante a rota√ß√£o, o Clock pode acidentalmente substituir p√°ginas que ainda est√£o ativas.

# Conclus√£o
