`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/05/07 11:37:04
// Design Name: 
// Module Name: Universal_Register_Heap_one
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Universal_Register_Heap_one(
    input [3:0] R_Addr_A,
    input [3:0] R_Addr_B,
    input [3:0] R_Addr_C,
    input Wire_Reg,
    input W_Addr,  
    input W_Data,

    output R_Data_A,
    output R_Data_B,
    output R_Data_C
    );
endmodule
