---
title: "컴퓨터 구조: Register Transfer & Micro-operations"

categories:
  - Computer System Architecture
tags:
  - Computer System Architecture
---

## Register Transfer & Micro-operations

#### 1. 개요

---

![4-1](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/6efa5b15-21fe-4d75-b221-1c2d9f704035)

- 위 그림은 디지털 컴퓨터의 전체적인 구조를 나타낸 블럭이다.
- 컴퓨터의 대부분의 작업은 중앙처리 장치인 cpu에서 일어난다.

![4-2](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ca1237e5-c840-419e-9035-4e358218bd87)

- 위 그림은 cpu의 레지스터들과 메인 메모리가 데이터를 주고받는 그림을 나타낸 도면이다.
- 한 clock cycle에 register의 값이 전송되는 동작을 마이크로 연산이라고 한다.
- 이러한 마이크로 연산을 어떻게 간편하게 표현하는지가 Register transfer language이다.

#### 2. Micro-operations

---

- 레지스터에 저장된 데이터에 대한 조작이다.
- 한 clock pulse안에 수행되는 연산이다.
- ex. shift, count, clear, load

#### 3. Register transfer language

---

- 레지스터간 마이크로 연산에 의해 데이터가 이동하는것을 심볼로 표현한 언어.

![4-3](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/3043b5ea-5af0-4b26-af9d-f0a700eeab3e)

- 레지스터는 보통 왼쪽 위 그림과 같이 네모칸에 레지스터의 이름이 표시된다.
- 또는 오른쪽 위 그림처럼 각 비트의 위치를 나타내는 경우도 있다.
- 아래 그림들은 모든 비트를 표현하지 않고 최상위 비트와 최하위 비트, 혹은 비트 단위로 끊어서 레지스터 위쪽에 표시해둔 그림이다.

![4-4](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/1faaac24-fbbe-487b-88bc-0a7ad1c4f03f)

- 위 그림은 R1에서 R2로 n비트 데이터를 전송하고 Control circuit에서 나오는 신호 P에 의해서 R2의 데이터가 Load 되는 과정을 심볼로 나타낸 것이다.

![4-5](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/4c4a2378-d0f1-40aa-bca8-2bf470dc2308)

- 위에서 설명한 과정을Register transfer language로 표현한 것이다.
- P가 참(1)일때 R1의 데이터가 R2로 Load된다는 의미를 포함한다.

![4-6](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/97cb6bc6-c14e-4d13-9766-0d8a1aa9c52b)

- 또한 T라는 신호에 의해 R2와 R1의 신호가 동시에 교환되는 경우도 존재할 수 있다.
- 이러한 동시 연산에 대한 표현은 위와 같이 쉼표(,)를 통해 표현할 수 있다.

![4-7](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/4d055ffc-6116-4b52-926e-cf19d3391f92)

- 그림은 위에서 살펴본 마이크로 연산과 Clock pulse와 Load값에 대한 타임 테이블이다.
- Load값이 1이면서 Clock pulse가 상승할때 연산이 이루어진다.
- 즉 Clock pulse가 상승하는 t 시간대에는 아직 Load가 1이 아니므로 동작하지 않고 t+1 타이밍에 동작한다.

#### 4. Bus

---

- 레지스터간 데이터를 전송하기 위해선 모든 레지스터끼리 회로가 연결되어 있어야 하는데 설계를 위해서 모든 레지스터가 연결된 line을 Bus라고 한다.
- 여러개의 레지스터간 데이터를 효율적으로 전송하기 위해 사용하는 시스템이다.

![4-8](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/f91c2421-81d0-42c8-81f6-414f1b884c32)
![4-2](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ca1237e5-c840-419e-9035-4e358218bd87)

- 위쪽 그림은 A,B,C,D 레지스터가 각각 4개의 MUX에 인덱스별로 연결되어 S1과 S0 값에 따라 Bus에 데이터를 전송할 레지스터가 결정되는 회로이다.
- 이러한 구조는 아래쪽 그림처럼 BUS의 Selection signal에 따라 어떤 register에서 data를 읽어올 지 결정하는 구조와 같다.

- 이러한 common bus system을 Mux가 아닌 Three state bus buffer로 구현할 수도 있다.

![4-9](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/59a73f7d-f10a-4115-a053-2556b7d2fb5e)

- Control input C가 없는 buffer는 원래 A가 0이면 0, 1이면 1의 2-state이다.
- 여기서 Control input C가 추가되어 C=1이면 위와같이 2 state이지만 C=0일때 output line에 고저항이 걸려 마치 회로가 끊어진것같은 상태가 추가되어 3-state가 된다.
- 이러한 buffer와 decoder를 통한 Control input을 넣어줌으로써 bus를 구현할 수도 있다.

#### 5. Memory transfer

---

- 레지스터 간의 통신이 아닌 Memory - register간의 통신도 존재한다.

![4-10](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/1c7d67d0-1598-4012-9108-95b037f77531)

- 읽기: Read 값이 1일때 데이터의 주소가 존재하는 레지스터 AR의 주소를 메모리 M에서 읽어 레지스터 DR에 저장하는 과정을 표현한 식이다.
- 쓰기: Write 값이 1일때 R1의 데이터를 메모리의 AR주소에 쓴다.

![4-11](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/768614d0-2c31-402e-8a7b-14584a28d49f)

- 읽기의 과정을 전체 그림에서 살펴보자.
- 우선 Bus에서 S신호에 의해 7번, 즉 Memory의 데이터를 Bus에 올리는 연산을 수행한다.
- 이때 메모리의 Read값이 1이고 메모리엔 AR이 연결되어 있으므로 해당하는 주소의 데이터가 Bus에 올라가게 된다.
- 이후 DR의 LD가 1이 되면서 Bus에서 데이터를 불러와 DR에 데이터가 올라가게 된다.
- 쓰기의 과정도 이와 같다.

#### 6. Arithmetic micro-operations

---

![4-12](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/0e8e29a0-8904-4733-8453-30491085d8f6)

- 앞서 살펴본 레지스터간의 데이터 전송도 마이크로 연산이지만
- 산술 마이크로 연산, 논리 마이크로 연산, 쉬프트 마이크로 연산 3가지가 더 존재한다.
- 아래 표는 그중 산술 마이크로 연산을 나타낸 심볼이고 말그대로 데이터의 산술을 나타낸 심볼이다.

![4-13](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/9150b878-850f-45e2-b113-f73945681776)

- 위 회로는 Full Adder를 사용해서 4비트 데이터의 덧셈에 해당하는 산술 마이크로 연산을 수행하는 장치다.

![4-14](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/758519de-84c5-4415-b330-f8d6e1796555)

- 위 회로는 FA와 XOR회로를 사용해 4비트 데이터의 덧셈과 뺄셈을 모두 수행할 수 있는 회로다.
- M=0일때는 Bi와 0의 XOR이므로 Bi의 값이 그대로 FA에 전달되어 기존 4비트의 덧셈을 수행한다.
- M=1일때는 Bi와 1의 XOR이므로 B의 데이터는 complement되어 FA에 전달된다.
  이때 M=1도 같이 FA에 전달되므로 결과적으로 A +2's complement of B가 되면서 A-B의 연산을 수행한다.

![4-15](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/836bdb19-089f-45bd-aa11-c994c1a610cb)

- 위 회로는 왼쪽의 산술 마이크로 연산의 모든 기능을 수행할 수 있는 회로이다.
  회로를 자세히 살펴보자.
- 4개의 FA에는 input으로 X, Y와 C가 각각 연결되어 있다.
- 이때 X에는 Ai의 데이터가 연결되어있고 Y에는 4x1 MUX에 의해서 Bi의 데이터와 complement된 데이터가 연결될 수 있다.
- 4x1 MUX에 연결된 S1, S0의 신호와 FA에 연결된 C에 따라 최종 output이 달라지며 input에 대한 funtion table은 왼쪽에 나와있다.
- 테이블을 통해 기능을 확인할 수 있지만 몇가지만 확인해보자면
- s1,s0, c가 1 1 0인 경우를 보자.
- 이 경우 MUX에 의해 Y에는 1이 연결되고 C는 0이다.
- 결과적으로 A + 1111이 수행되는데, 1111은 2의 보수법에서 -1을 나타내는 숫자이므로 A-1의 연산을 수행한다.
- 1 1 1의 경우에는 A + 1111 + 1이므로 A + 0, 그대로 A가 된다.

#### 7. Logic micro-operations

---

- 레지스터간 논리연산.
  ![4-16](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/fae275dd-c063-491f-a095-0d0d4446b769)

- P가 1일때 R1에 R1 XOR R2의 값을 대입한다는 의미의 연산이다.
- 우리는 기존 and 연산은 \*로, or 연산은 +로 사용하였는데, 이때 연산기호를 산술연산과 햇갈리지 않게 AND는 ^로, OR는 v로 표현한다.
  ![4-17](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ab1c148f-92ba-49de-9ad4-b34b00b87a1f)

- 다만, 조건절의 or연산은 그대로 +를 사용하는것을 유의하자.

![4-18](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/f1d51812-07e8-489a-8b7b-f7f14cd2577a)

- 2가지 변수 x, y에 취할 수 있는 논리연산은 총 16가지이며 각 상태에 따른 연산결과를 정리해놓은 테이블이다.

![4-19](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/bfe3d832-ef88-4d8d-a6dc-1dd3687d4035)

- 이러한 논리 마이크로 연산을 하드웨어적으로 구현한 회로이다.
- S1 S0에 따라서 각 A B의 논리 연산결과를 출력하는 MUX이다.

#### 8. Logic micro-operations: Applications of logic micro-operations

---

- logic micro-operations으로 여러가지 고급연산 기능을 제공할 수 있다.

![4-20](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/6d54e479-cf4a-42d9-899d-9684d2df695c)

- selective set: 특정 비트만을 1로 바꾸기 위한 기능으로 그림에선 A의 상위 2비트를 1로 바꾸기 위해 B:1100과 OR연산을 취했다.
- selective complement: 특정 비트를 complement하는 연산으로 보수를 취하고자 하는 자릿수에 1을 넣고 XOR연산을 취해준다.
- selective clear: 특정 비트를 0으로 clear하는 연산.

![4-21](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/62623bcd-6d39-44f8-ae6c-5a6aba1eb6d8)

- mask operation: 특정 비트만을 선택하기 위한 연산.
- insert operation: 원하는 위치에 특정 비트를 삽입하기 위한 연산. mask operation과 함께 쓰인다.
- clear operation: 자기 자신값을 이용해서 clear하는 연산.

#### 9. Shift micro-operations

---

- 마이크로 값을 한방향으로 shift하는 연산. 3가지 종류가 있다.

1. Logical shift: 비트가 한칸씩 옆으로 이동하고 빈칸에 무조건 0이 들어온다.
2. Circular shift: 비트가 한칸씩 옆으로 이동하되 칸을 벗어난 비트가 처음으로 돌아오는 연산.
3. Arithmetic shift: 산술적인 효과가 나타나는 shift
   ![4-22](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/a9bd44cc-d944-47db-9038-13bba25f4082)

![4-23](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/2bfacd93-9c63-4a2a-b522-baddba7ba88c)

- 위에서 살펴본 Shift micro-operations기능을 심볼로 표현한 테이블이다.

![4-24](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/65cfbc01-854b-45c9-850c-009829fbfea2)

- Shift micro-operations을 하드웨어적으로 구현한 회로이다.

#### 10. 최종 회로

---

![4-25](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/c003f7ac-2b1d-449b-94d3-126138355b73)
![4-26](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/46fb1f7d-d317-4f4b-9c89-87ecb1a2c964)

- 산술, 논리, 쉬프트 마이크로 연산에 대한 모든 회로를 종합해놓은 회로도이다.
- S1, S2로 각 A, B에 대한 데이터를 결정하고(A혹은 B에 대한 연산이나, A B가 그대로 나올수도 있다), 최종적으로 Shift연산에 대한 결정은 S2, S3로 한다.
- 아래는 해당 기능에 대한 테이블이다.
