Timing Analyzer report for detector_sequencia_top
Thu Dec 04 17:02:01 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK_50MHz'
 12. Setup: 'chained_divider:U1_DIV|s_clk_10ms'
 13. Setup: 'chained_divider:U1_DIV|s_clk_1ms'
 14. Setup: 'chained_divider:U1_DIV|s_clk_1s'
 15. Hold: 'chained_divider:U1_DIV|s_clk_1ms'
 16. Hold: 'CLK_50MHz'
 17. Hold: 'chained_divider:U1_DIV|s_clk_10ms'
 18. Hold: 'chained_divider:U1_DIV|s_clk_1s'
 19. Recovery: 'chained_divider:U1_DIV|s_clk_1s'
 20. Removal: 'chained_divider:U1_DIV|s_clk_1s'
 21. Setup Transfers
 22. Hold Transfers
 23. Recovery Transfers
 24. Removal Transfers
 25. Report TCCS
 26. Report RSKM
 27. Unconstrained Paths Summary
 28. Clock Status Summary
 29. Unconstrained Input Ports
 30. Unconstrained Output Ports
 31. Unconstrained Input Ports
 32. Unconstrained Output Ports
 33. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; detector_sequencia_top                              ;
; Device Family         ; MAX II                                              ;
; Device Name           ; EPM240T100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; chained_divider:U1_DIV|s_clk_1ms  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { chained_divider:U1_DIV|s_clk_1ms }  ;
; chained_divider:U1_DIV|s_clk_1s   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { chained_divider:U1_DIV|s_clk_1s }   ;
; chained_divider:U1_DIV|s_clk_10ms ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { chained_divider:U1_DIV|s_clk_10ms } ;
; CLK_50MHz                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                         ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-------------------------------------------------------------------------+
; Fmax Summary                                                            ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 137.97 MHz ; 137.97 MHz      ; CLK_50MHz                         ;      ;
; 166.86 MHz ; 166.86 MHz      ; chained_divider:U1_DIV|s_clk_10ms ;      ;
; 363.77 MHz ; 363.77 MHz      ; chained_divider:U1_DIV|s_clk_1ms  ;      ;
; 364.56 MHz ; 364.56 MHz      ; chained_divider:U1_DIV|s_clk_1s   ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Setup Summary                                              ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK_50MHz                         ; -6.248 ; -82.256       ;
; chained_divider:U1_DIV|s_clk_10ms ; -4.993 ; -36.272       ;
; chained_divider:U1_DIV|s_clk_1ms  ; -1.749 ; -6.743        ;
; chained_divider:U1_DIV|s_clk_1s   ; -1.743 ; -5.205        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Hold Summary                                               ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; chained_divider:U1_DIV|s_clk_1ms  ; -1.519 ; -1.519        ;
; CLK_50MHz                         ; -1.512 ; -1.512        ;
; chained_divider:U1_DIV|s_clk_10ms ; -1.512 ; -1.512        ;
; chained_divider:U1_DIV|s_clk_1s   ; 1.687  ; 0.000         ;
+-----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Recovery Summary                                         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; chained_divider:U1_DIV|s_clk_1s ; -2.581 ; -7.743        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Removal Summary                                         ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; chained_divider:U1_DIV|s_clk_1s ; 3.027 ; 0.000         ;
+---------------------------------+-------+---------------+


+------------------------------------------------------------+
; Minimum Pulse Width Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; CLK_50MHz                         ; -2.289 ; -2.289        ;
; chained_divider:U1_DIV|s_clk_10ms ; 0.234  ; 0.000         ;
; chained_divider:U1_DIV|s_clk_1ms  ; 0.234  ; 0.000         ;
; chained_divider:U1_DIV|s_clk_1s   ; 0.234  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_50MHz'                                                                                                                                ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -6.248 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.915      ;
; -6.216 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.883      ;
; -6.134 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.801      ;
; -6.023 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.690      ;
; -5.925 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.592      ;
; -5.878 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.545      ;
; -5.784 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.451      ;
; -5.752 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.419      ;
; -5.742 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.409      ;
; -5.725 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.392      ;
; -5.710 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.377      ;
; -5.670 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.337      ;
; -5.635 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.302      ;
; -5.628 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.295      ;
; -5.603 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.270      ;
; -5.559 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.226      ;
; -5.527 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.194      ;
; -5.521 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.188      ;
; -5.517 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.184      ;
; -5.473 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.140      ;
; -5.461 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.128      ;
; -5.460 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.127      ;
; -5.457 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.124      ;
; -5.428 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.095      ;
; -5.425 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.092      ;
; -5.419 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.086      ;
; -5.414 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.081      ;
; -5.410 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.077      ;
; -5.382 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.049      ;
; -5.372 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.039      ;
; -5.346 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.013      ;
; -5.343 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 6.010      ;
; -5.317 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.984      ;
; -5.312 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.979      ;
; -5.312 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.979      ;
; -5.283 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.950      ;
; -5.280 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.947      ;
; -5.271 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.938      ;
; -5.265 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.932      ;
; -5.261 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.928      ;
; -5.235 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.902      ;
; -5.232 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.899      ;
; -5.223 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.890      ;
; -5.219 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.886      ;
; -5.200 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.867      ;
; -5.198 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.865      ;
; -5.172 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.839      ;
; -5.156 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.823      ;
; -5.137 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.804      ;
; -5.135 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.802      ;
; -5.134 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.801      ;
; -5.117 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.784      ;
; -5.112 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.779      ;
; -5.097 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.764      ;
; -5.090 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.757      ;
; -5.087 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.754      ;
; -5.087 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.754      ;
; -5.067 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.734      ;
; -5.060 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.727      ;
; -5.052 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.719      ;
; -5.045 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.712      ;
; -5.030 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.697      ;
; -5.027 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.694      ;
; -4.989 ; chained_divider:U1_DIV|cnt1[6]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.656      ;
; -4.979 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.646      ;
; -4.973 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.640      ;
; -4.961 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.628      ;
; -4.950 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.617      ;
; -4.949 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.616      ;
; -4.942 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.609      ;
; -4.940 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.607      ;
; -4.939 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[9]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.606      ;
; -4.937 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.604      ;
; -4.934 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.601      ;
; -4.916 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.583      ;
; -4.911 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.578      ;
; -4.908 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.575      ;
; -4.908 ; chained_divider:U1_DIV|cnt1[11] ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.575      ;
; -4.900 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.567      ;
; -4.874 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.541      ;
; -4.862 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.529      ;
; -4.860 ; chained_divider:U1_DIV|cnt1[9]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.527      ;
; -4.849 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.516      ;
; -4.844 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.511      ;
; -4.819 ; chained_divider:U1_DIV|cnt1[5]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.486      ;
; -4.800 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.467      ;
; -4.790 ; chained_divider:U1_DIV|cnt1[4]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.457      ;
; -4.789 ; chained_divider:U1_DIV|cnt1[3]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.456      ;
; -4.789 ; chained_divider:U1_DIV|cnt1[7]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.456      ;
; -4.762 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[2]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.429      ;
; -4.758 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.425      ;
; -4.758 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.425      ;
; -4.752 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.419      ;
; -4.686 ; chained_divider:U1_DIV|cnt1[2]  ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.353      ;
; -4.684 ; chained_divider:U1_DIV|cnt1[10] ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.351      ;
; -4.676 ; chained_divider:U1_DIV|cnt1[0]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.343      ;
; -4.651 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[2]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.318      ;
; -4.647 ; chained_divider:U1_DIV|cnt1[1]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.314      ;
; -4.635 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.302      ;
; -4.618 ; chained_divider:U1_DIV|cnt1[8]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.000      ; 5.285      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'chained_divider:U1_DIV|s_clk_10ms'                                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -4.993 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.660      ;
; -4.754 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.421      ;
; -4.560 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 5.227      ;
; -4.205 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.872      ;
; -4.174 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.841      ;
; -4.039 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.706      ;
; -3.883 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.550      ;
; -3.879 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.546      ;
; -3.800 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.467      ;
; -3.783 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.450      ;
; -3.717 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.384      ;
; -3.714 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.381      ;
; -3.644 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.311      ;
; -3.614 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.281      ;
; -3.606 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.273      ;
; -3.589 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.256      ;
; -3.570 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.237      ;
; -3.527 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.194      ;
; -3.495 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.162      ;
; -3.450 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.117      ;
; -3.375 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 4.042      ;
; -3.299 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.966      ;
; -3.297 ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.964      ;
; -3.218 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.885      ;
; -3.135 ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.802      ;
; -3.135 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.802      ;
; -3.007 ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.674      ;
; -2.773 ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.440      ;
; -2.739 ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.406      ;
; -2.715 ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.382      ;
; -2.660 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.327      ;
; -2.429 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.096      ;
; -2.413 ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 3.080      ;
; -2.160 ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.827      ;
; -2.078 ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.745      ;
; -1.844 ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.511      ;
; -1.836 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|flipflops[1]   ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.503      ;
; -1.715 ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.382      ;
; -1.713 ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.380      ;
; -1.710 ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.377      ;
; -1.593 ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.260      ;
; -1.544 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.211      ;
; -1.541 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.208      ;
; -1.535 ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 2.202      ;
; -1.255 ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 1.922      ;
; -1.253 ; debounce_v1:U2_DEB_RST|result         ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 0.000      ; 1.920      ;
; 1.458  ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 0.500        ; 3.672      ; 2.757      ;
; 1.958  ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 1.000        ; 3.672      ; 2.757      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'chained_divider:U1_DIV|s_clk_1ms'                                                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -1.749 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.416      ;
; -1.743 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.410      ;
; -1.737 ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.404      ;
; -1.516 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.183      ;
; -1.514 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.181      ;
; -1.512 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.179      ;
; -1.510 ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 2.177      ;
; -1.277 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 1.944      ;
; -1.273 ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 1.940      ;
; -1.271 ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 1.938      ;
; -1.263 ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 0.000      ; 1.930      ;
; 1.465  ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; 0.500        ; 4.470      ; 3.548      ;
; 1.965  ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; 1.000        ; 4.470      ; 3.548      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.743 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.410      ;
; -1.734 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.401      ;
; -1.728 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.395      ;
; -1.546 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.213      ;
; -1.544 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.211      ;
; -1.525 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 2.192      ;
; -1.249 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 1.916      ;
; -1.242 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 1.909      ;
; -1.241 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; 0.000      ; 1.908      ;
+--------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'chained_divider:U1_DIV|s_clk_1ms'                                                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+
; -1.519 ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 4.470      ; 3.548      ;
; -1.019 ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms ; -0.500       ; 4.470      ; 3.548      ;
; 1.709  ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 1.930      ;
; 1.717  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 1.938      ;
; 1.719  ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 1.940      ;
; 1.723  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 1.944      ;
; 1.956  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.177      ;
; 1.958  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.179      ;
; 1.960  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.181      ;
; 1.962  ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.183      ;
; 2.183  ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|cnt2[0]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.404      ;
; 2.189  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.410      ;
; 2.195  ; chained_divider:U1_DIV|cnt2[1]    ; chained_divider:U1_DIV|cnt2[2]    ; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms ; 0.000        ; 0.000      ; 2.416      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_50MHz'                                                                                                                                                      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.512 ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz   ; 0.000        ; 3.348      ; 2.433      ;
; -1.012 ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz   ; -0.500       ; 3.348      ; 2.433      ;
; 2.544  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 2.765      ;
; 2.806  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.027      ;
; 2.806  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.027      ;
; 2.836  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.057      ;
; 2.928  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.149      ;
; 3.015  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.236      ;
; 3.033  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.254      ;
; 3.066  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.287      ;
; 3.088  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.309      ;
; 3.121  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.342      ;
; 3.258  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.479      ;
; 3.262  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.483      ;
; 3.318  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.539      ;
; 3.322  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.543      ;
; 3.323  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.544      ;
; 3.371  ; chained_divider:U1_DIV|cnt1[12]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.592      ;
; 3.407  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.628      ;
; 3.488  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.709      ;
; 3.514  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.735      ;
; 3.670  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.891      ;
; 3.685  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[0]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.906      ;
; 3.754  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.975      ;
; 3.770  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 3.991      ;
; 3.780  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.001      ;
; 3.794  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.015      ;
; 3.809  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.030      ;
; 3.840  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.061      ;
; 3.852  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.073      ;
; 3.853  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.074      ;
; 3.887  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[1]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.108      ;
; 3.889  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[2]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.110      ;
; 3.984  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.205      ;
; 3.987  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.208      ;
; 4.055  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.276      ;
; 4.076  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.297      ;
; 4.093  ; chained_divider:U1_DIV|cnt1[11]  ; chained_divider:U1_DIV|cnt1[11]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.314      ;
; 4.100  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.321      ;
; 4.149  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.370      ;
; 4.158  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.379      ;
; 4.160  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.381      ;
; 4.160  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.381      ;
; 4.193  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.414      ;
; 4.218  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.439      ;
; 4.235  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.456      ;
; 4.235  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.456      ;
; 4.277  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.498      ;
; 4.282  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.503      ;
; 4.295  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.516      ;
; 4.323  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.544      ;
; 4.344  ; chained_divider:U1_DIV|cnt1[8]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.565      ;
; 4.369  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.590      ;
; 4.374  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.595      ;
; 4.375  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.596      ;
; 4.383  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.604      ;
; 4.384  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.605      ;
; 4.384  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.605      ;
; 4.387  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.608      ;
; 4.408  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.629      ;
; 4.438  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.659      ;
; 4.444  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.665      ;
; 4.450  ; chained_divider:U1_DIV|cnt1[11]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.671      ;
; 4.454  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.675      ;
; 4.462  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.683      ;
; 4.468  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.689      ;
; 4.469  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.690      ;
; 4.475  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.696      ;
; 4.528  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.749      ;
; 4.529  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.750      ;
; 4.530  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.751      ;
; 4.549  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.770      ;
; 4.550  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.771      ;
; 4.560  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.781      ;
; 4.577  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[3]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.798      ;
; 4.622  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.843      ;
; 4.626  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[4]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.847      ;
; 4.647  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[7]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.868      ;
; 4.665  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|cnt1[8]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.886      ;
; 4.673  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.894      ;
; 4.690  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.911      ;
; 4.695  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.916      ;
; 4.701  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.922      ;
; 4.705  ; chained_divider:U1_DIV|cnt1[3]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.926      ;
; 4.705  ; chained_divider:U1_DIV|cnt1[10]  ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.926      ;
; 4.725  ; chained_divider:U1_DIV|cnt1[9]   ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.946      ;
; 4.751  ; chained_divider:U1_DIV|cnt1[0]   ; chained_divider:U1_DIV|cnt1[1]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.972      ;
; 4.753  ; chained_divider:U1_DIV|cnt1[14]  ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.974      ;
; 4.756  ; chained_divider:U1_DIV|cnt1[2]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.977      ;
; 4.761  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|s_clk_1ms ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.982      ;
; 4.775  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 4.996      ;
; 4.800  ; chained_divider:U1_DIV|cnt1[13]  ; chained_divider:U1_DIV|cnt1[5]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.021      ;
; 4.811  ; chained_divider:U1_DIV|cnt1[4]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.032      ;
; 4.824  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[6]   ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.045      ;
; 4.850  ; chained_divider:U1_DIV|cnt1[5]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.071      ;
; 4.855  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[14]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.076      ;
; 4.870  ; chained_divider:U1_DIV|cnt1[1]   ; chained_divider:U1_DIV|cnt1[13]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.091      ;
; 4.898  ; chained_divider:U1_DIV|cnt1[7]   ; chained_divider:U1_DIV|cnt1[10]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.119      ;
; 4.913  ; chained_divider:U1_DIV|cnt1[6]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.134      ;
; 4.913  ; chained_divider:U1_DIV|cnt1[8]   ; chained_divider:U1_DIV|cnt1[12]  ; CLK_50MHz                        ; CLK_50MHz   ; 0.000        ; 0.000      ; 5.134      ;
+--------+----------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'chained_divider:U1_DIV|s_clk_10ms'                                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -1.512 ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 3.672      ; 2.757      ;
; -1.012 ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; -0.500       ; 3.672      ; 2.757      ;
; 1.699  ; debounce_v1:U2_DEB_RST|result         ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 1.920      ;
; 1.701  ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 1.922      ;
; 1.981  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.202      ;
; 1.987  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.208      ;
; 1.990  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.211      ;
; 2.039  ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.260      ;
; 2.145  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.366      ;
; 2.156  ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.377      ;
; 2.159  ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.380      ;
; 2.161  ; debounce_v1:U2_DEB_RST|flipflops[1]   ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.382      ;
; 2.166  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.387      ;
; 2.282  ; debounce_v1:U2_DEB_RST|flipflops[0]   ; debounce_v1:U2_DEB_RST|flipflops[1]   ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.503      ;
; 2.290  ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|counter_out[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.511      ;
; 2.524  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.745      ;
; 2.526  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.747      ;
; 2.606  ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|counter_out[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.827      ;
; 2.754  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.975      ;
; 2.777  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 2.998      ;
; 2.780  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.001      ;
; 2.859  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.080      ;
; 2.875  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.096      ;
; 3.106  ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.327      ;
; 3.161  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.382      ;
; 3.185  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.406      ;
; 3.219  ; debounce_v1:U2_DEB_RST|counter_out[1] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.440      ;
; 3.224  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.445      ;
; 3.225  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.446      ;
; 3.453  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.674      ;
; 3.455  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.676      ;
; 3.581  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.802      ;
; 3.581  ; debounce_v1:U2_DEB_RST|counter_out[0] ; debounce_v1:U2_DEB_RST|result         ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.802      ;
; 3.583  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.804      ;
; 3.683  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.904      ;
; 3.743  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.964      ;
; 3.745  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 3.966      ;
; 3.794  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.015      ;
; 3.811  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.032      ;
; 3.912  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.133      ;
; 4.016  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.237      ;
; 4.035  ; chained_divider:U1_DIV|cnt3[4]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.256      ;
; 4.045  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.266      ;
; 4.052  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.273      ;
; 4.163  ; chained_divider:U1_DIV|cnt3[2]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.384      ;
; 4.221  ; chained_divider:U1_DIV|cnt3[0]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.442      ;
; 4.325  ; chained_divider:U1_DIV|cnt3[5]        ; chained_divider:U1_DIV|s_clk_1s       ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.546      ;
; 4.472  ; chained_divider:U1_DIV|cnt3[1]        ; chained_divider:U1_DIV|cnt3[3]        ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 0.000        ; 0.000      ; 4.693      ;
+--------+---------------------------------------+---------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.687 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 1.908      ;
; 1.688 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 1.909      ;
; 1.695 ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 1.916      ;
; 1.971 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.192      ;
; 1.990 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.211      ;
; 1.992 ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.213      ;
; 2.174 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.395      ;
; 2.180 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.401      ;
; 2.189 ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_1s ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; 0.000      ; 2.410      ;
+-------+------------------------------------------+------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                      ;
+--------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                  ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; -2.581 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; -0.010     ; 3.238      ;
; -2.581 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; -0.010     ; 3.238      ;
; -2.581 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 1.000        ; -0.010     ; 3.238      ;
+--------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'chained_divider:U1_DIV|s_clk_1s'                                                                                                                                                      ;
+-------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                  ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; 3.027 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[1] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; -0.010     ; 3.238      ;
; 3.027 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[0] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; -0.010     ; 3.238      ;
; 3.027 ; debounce_v1:U2_DEB_RST|result ; det_seq_100010:U3_DETECTOR|estado_prs[2] ; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 0.000        ; -0.010     ; 3.238      ;
+-------+-------------------------------+------------------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms  ; 11       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_1s   ; 9        ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 71       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1ms  ; CLK_50MHz                         ; 1        ; 1        ; 0        ; 0        ;
; CLK_50MHz                         ; CLK_50MHz                         ; 306      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms  ; 11       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1ms  ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_1s   ; 9        ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_10ms ; 1        ; 1        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; 71       ; 0        ; 0        ; 0        ;
; chained_divider:U1_DIV|s_clk_1ms  ; CLK_50MHz                         ; 1        ; 1        ; 0        ; 0        ;
; CLK_50MHz                         ; CLK_50MHz                         ; 306      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                              ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 3        ; 0        ; 0        ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                               ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_1s ; 3        ; 0        ; 0        ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                       ;
+-----------------------------------+-----------------------------------+------+-------------+
; Target                            ; Clock                             ; Type ; Status      ;
+-----------------------------------+-----------------------------------+------+-------------+
; CLK_50MHz                         ; CLK_50MHz                         ; Base ; Constrained ;
; chained_divider:U1_DIV|s_clk_1ms  ; chained_divider:U1_DIV|s_clk_1ms  ; Base ; Constrained ;
; chained_divider:U1_DIV|s_clk_1s   ; chained_divider:U1_DIV|s_clk_1s   ; Base ; Constrained ;
; chained_divider:U1_DIV|s_clk_10ms ; chained_divider:U1_DIV|s_clk_10ms ; Base ; Constrained ;
+-----------------------------------+-----------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_RST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_SEQ_IN  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; DISPLAY_ESTADO[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; BTN_RST    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW_SEQ_IN  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; DISPLAY_ESTADO[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_ESTADO[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DISPLAY_RESULT[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Dec 04 17:02:00 2025
Info: Command: quartus_sta detector_sequencia_top -c detector_sequencia_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'detector_sequencia_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name chained_divider:U1_DIV|s_clk_1s chained_divider:U1_DIV|s_clk_1s
    Info (332105): create_clock -period 1.000 -name chained_divider:U1_DIV|s_clk_10ms chained_divider:U1_DIV|s_clk_10ms
    Info (332105): create_clock -period 1.000 -name chained_divider:U1_DIV|s_clk_1ms chained_divider:U1_DIV|s_clk_1ms
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.248             -82.256 CLK_50MHz 
    Info (332119):    -4.993             -36.272 chained_divider:U1_DIV|s_clk_10ms 
    Info (332119):    -1.749              -6.743 chained_divider:U1_DIV|s_clk_1ms 
    Info (332119):    -1.743              -5.205 chained_divider:U1_DIV|s_clk_1s 
Info (332146): Worst-case hold slack is -1.519
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.519              -1.519 chained_divider:U1_DIV|s_clk_1ms 
    Info (332119):    -1.512              -1.512 CLK_50MHz 
    Info (332119):    -1.512              -1.512 chained_divider:U1_DIV|s_clk_10ms 
    Info (332119):     1.687               0.000 chained_divider:U1_DIV|s_clk_1s 
Info (332146): Worst-case recovery slack is -2.581
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.581              -7.743 chained_divider:U1_DIV|s_clk_1s 
Info (332146): Worst-case removal slack is 3.027
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.027               0.000 chained_divider:U1_DIV|s_clk_1s 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK_50MHz 
    Info (332119):     0.234               0.000 chained_divider:U1_DIV|s_clk_10ms 
    Info (332119):     0.234               0.000 chained_divider:U1_DIV|s_clk_1ms 
    Info (332119):     0.234               0.000 chained_divider:U1_DIV|s_clk_1s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4665 megabytes
    Info: Processing ended: Thu Dec 04 17:02:01 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


