# Generated by Yosys 0.18+10 (git sha1 18ac9db6a, gcc 9.4.0 -fPIC -Os)

.model reg2reg
.inputs clock0 in1
.outputs out
.names $false
.names $true
1
.names $undef
.subckt dffsre C=clock0 D=in1 E=$true Q=in_reg1 R=$true S=$true
.subckt dffsre C=clock0 D=in_reg1 E=$true Q=out R=$true S=$true
.end
