# ISIE4_HDL_AP1
Code associé aux différents exercices de l'AP1 de HDL (ISIE4)

## Exercice 3 : Un module d’affichage 7-segments
Analyser, coder et valider un module « d’affichage » dont le rôle est de piloter un afficheur  7-segments pour afficher la valeur hexadécimale d’un quartet. Ce module d’affichage doit prendre en compte les contraintes suivantes :
+ Entrée sous forme d’un vecteur 4 bits
+ Sorties sous forme d’un vecteur 7 bit

- Tenter de valider le module par simulation
-	Adapter le module au matériel (via un meta-module, qui peut être réalisé en schematic)
- Configurer le FPGA sur la carte DE2-115, valider le fonctionnement.

