
#ifndef _TEST1TSRAM_H_
#define _TEST1TSRAM_H_

#define V5_REG_1TTESTREG_BASE						0x2000


#define V5_REG_T1T_START			(V5_REG_1TTESTREG_BASE+0x2C)

#define V5_REG_T1T_ERRFLG			(V5_REG_1TTESTREG_BASE+0x2D)

#define V5_REG_T1T_ERRBIT0			(V5_REG_1TTESTREG_BASE+0x2E)
#define V5_REG_T1T_ERRBIT1			(V5_REG_1TTESTREG_BASE+0x2F)
#define V5_REG_T1T_ERRBIT2			(V5_REG_1TTESTREG_BASE+0x30)
#define V5_REG_T1T_ERRBIT3			(V5_REG_1TTESTREG_BASE+0x31)
#define V5_REG_T1T_ERRBIT4			(V5_REG_1TTESTREG_BASE+0x32)
#define V5_REG_T1T_ERRBIT5			(V5_REG_1TTESTREG_BASE+0x33)
#define V5_REG_T1T_ERRBIT6			(V5_REG_1TTESTREG_BASE+0x34)
#define V5_REG_T1T_ERRBIT7			(V5_REG_1TTESTREG_BASE+0x35)
#define V5_REG_T1T_ERRBIT8			(V5_REG_1TTESTREG_BASE+0x36)
#define V5_REG_T1T_ERRBIT9			(V5_REG_1TTESTREG_BASE+0x37)
#define V5_REG_T1T_ERRBIT10			(V5_REG_1TTESTREG_BASE+0x38)
#define V5_REG_T1T_ERRBIT11			(V5_REG_1TTESTREG_BASE+0x39)
#define V5_REG_T1T_ERRBIT12			(V5_REG_1TTESTREG_BASE+0x3A)
#define V5_REG_T1T_ERRBIT13			(V5_REG_1TTESTREG_BASE+0x3B)
#define V5_REG_T1T_ERRBIT14			(V5_REG_1TTESTREG_BASE+0x3C)
#define V5_REG_T1T_DNFLG			(V5_REG_1TTESTREG_BASE+0x3D)

#endif


