Fitter Place Stage Report for top
Thu Aug  8 10:46:21 2024
Quartus Prime Version 24.1.0 Internal Build 111 03/17/2024 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter Duplication Summary
  8. Non-Global High Fan-Out Signals
  9. Fitter RAM Summary
 10. Fitter Physical RAM Information
 11. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Usage Report Generated after: Place                         ;                       ;       ;
;                                                             ;                       ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,477 / 487,200       ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 5,477                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,073 / 487,200       ; 1 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 3,229                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,700                 ;       ;
;         [c] ALMs used for register circuitry                ; 1,144                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 705 / 487,200         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 109 / 487,200         ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 108                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 872 / 48,720          ; 2 %   ;
;     -- Logic LABs                                           ; 872                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,978                 ;       ;
;     -- 8 input functions                                    ; 25                    ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 426                   ;       ;
;     -- 5 input functions                                    ; 467                   ;       ;
;     -- 4 input functions                                    ; 3,029                 ;       ;
;     -- <=3 input functions                                  ; 5,031                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 355                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 9,049                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- LAB logic registers:                             ;                       ;       ;
;             -- Primary logic registers                      ; 8,744 / 974,400       ; < 1 % ;
;             -- Secondary logic registers                    ; 305 / 974,400         ; < 1 % ;
;         -- Hyper-Registers:                                 ; 0                     ;       ;
;                                                             ;                       ;       ;
; Register control circuitry for power estimation             ; 0                     ;       ;
;                                                             ;                       ;       ;
; ALMs adjustment for power estimation                        ; 826                   ;       ;
;                                                             ;                       ;       ;
; I/O pins                                                    ; 131 / 924             ; 14 %  ;
;     -- Clock pins                                           ; 1 / 78                ; 1 %   ;
;     -- Dedicated input pins                                 ; 0 / 70                ; 0 %   ;
;                                                             ;                       ;       ;
; M20K blocks                                                 ; 32 / 7,110            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 524,288 / 145,612,800 ; < 1 % ;
; Total block memory implementation bits                      ; 655,360 / 145,612,800 ; < 1 % ;
; eSRAMs                                                      ; 0 / 2                 ; 0 %   ;
;                                                             ;                       ;       ;
; DSP Blocks Needed [=A+B+C-D]                                ; 0 / 4,510             ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                     ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                     ;       ;
;     [C] Total DSP_PRIME Blocks                              ; 0                     ;       ;
;     [D] Estimate of DSP Blocks recoverable by dense merging ; 0                     ;       ;
;                                                             ;                       ;       ;
; IOPLLs                                                      ; 0 / 24                ; 0 %   ;
;     -- Fabric-Feeding IOPLLs                                ; 0 / 8                 ; 0 %   ;
;     -- I/O Bank IOPLLs                                      ; 0 / 16                ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
; Impedance control blocks                                    ; 0 / 16                ; 0 %   ;
; Maximum fan-out                                             ; 1920                  ;       ;
; Highest non-global fan-out                                  ; 1920                  ;       ;
; Total fan-out                                               ; 43189                 ;       ;
; Average fan-out                                             ; 2.38                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------+---------------------------+--------------+
; Compilation Hierarchy Node         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                          ; Entity Name               ; Library Name ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------+---------------------------+--------------+
; |                                  ; 5476.4 (478.7)       ; 6072.0 (475.6)                   ; 703.5 (0.5)                                       ; 107.9 (3.6)                      ; 0.0 (0.0)            ; 8978 (719)          ; 9049 (13)                 ; 0 (0)         ; 524288            ; 32    ; 0                        ; 0                                      ; 0                                                 ; 262  ; 0 (0)  ; |                                                            ; top                       ; altera_work  ;
;    |LOOP[0].my_div|                ; 79.5 (79.5)          ; 90.0 (90.0)                      ; 11.9 (11.9)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[0].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[10].my_div|               ; 81.8 (81.8)          ; 91.5 (91.5)                      ; 11.6 (11.6)                                       ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[10].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[11].my_div|               ; 81.6 (81.6)          ; 91.0 (91.0)                      ; 11.4 (11.4)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[11].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[12].my_div|               ; 78.9 (78.9)          ; 87.7 (87.7)                      ; 9.8 (9.8)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[12].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[13].my_div|               ; 79.6 (79.6)          ; 90.1 (90.1)                      ; 12.5 (12.5)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[13].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[14].my_div|               ; 79.2 (79.2)          ; 90.5 (90.5)                      ; 12.5 (12.5)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[14].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[15].my_div|               ; 79.9 (79.9)          ; 89.5 (89.5)                      ; 11.5 (11.5)                                       ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[15].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[16].my_div|               ; 80.8 (80.8)          ; 90.0 (90.0)                      ; 10.3 (10.3)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[16].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[17].my_div|               ; 78.0 (78.0)          ; 91.0 (91.0)                      ; 14.3 (14.3)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[17].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[18].my_div|               ; 78.0 (78.0)          ; 92.0 (92.0)                      ; 16.0 (16.0)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[18].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[19].my_div|               ; 80.8 (80.8)          ; 91.7 (91.7)                      ; 12.2 (12.2)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[19].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[1].my_div|                ; 82.1 (82.1)          ; 90.5 (90.5)                      ; 10.1 (10.1)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[1].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[20].my_div|               ; 81.5 (81.5)          ; 88.7 (88.7)                      ; 8.7 (8.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[20].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[21].my_div|               ; 79.8 (79.8)          ; 91.8 (91.8)                      ; 13.7 (13.7)                                       ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[21].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[22].my_div|               ; 82.0 (82.0)          ; 88.8 (88.8)                      ; 9.4 (9.4)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[22].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[23].my_div|               ; 82.5 (82.5)          ; 90.1 (90.1)                      ; 9.3 (9.3)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[23].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[24].my_div|               ; 80.6 (80.6)          ; 92.9 (92.9)                      ; 14.7 (14.7)                                       ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[24].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[25].my_div|               ; 81.9 (81.9)          ; 90.5 (90.5)                      ; 11.0 (11.0)                                       ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[25].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[26].my_div|               ; 81.5 (81.5)          ; 88.1 (88.1)                      ; 9.8 (9.8)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[26].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[27].my_div|               ; 80.2 (80.2)          ; 90.3 (90.3)                      ; 12.4 (12.4)                                       ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[27].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[28].my_div|               ; 81.7 (81.7)          ; 91.3 (91.3)                      ; 12.4 (12.4)                                       ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[28].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[29].my_div|               ; 81.3 (81.3)          ; 90.5 (90.5)                      ; 12.8 (12.8)                                       ; 3.6 (3.6)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[29].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[2].my_div|                ; 80.2 (80.2)          ; 87.3 (87.3)                      ; 9.2 (9.2)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[2].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[30].my_div|               ; 79.9 (79.9)          ; 91.0 (91.0)                      ; 14.1 (14.1)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[30].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[31].my_div|               ; 80.7 (80.7)          ; 92.5 (92.5)                      ; 14.4 (14.4)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[31].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[32].my_div|               ; 86.5 (86.5)          ; 99.0 (99.0)                      ; 15.5 (15.5)                                       ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 142 (142)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[32].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[33].my_div|               ; 80.9 (80.9)          ; 88.8 (88.8)                      ; 10.2 (10.2)                                       ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[33].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[34].my_div|               ; 78.8 (78.8)          ; 91.2 (91.2)                      ; 14.0 (14.0)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[34].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[35].my_div|               ; 80.2 (80.2)          ; 91.3 (91.3)                      ; 12.5 (12.5)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[35].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[36].my_div|               ; 79.7 (79.7)          ; 91.0 (91.0)                      ; 13.1 (13.1)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[36].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[37].my_div|               ; 81.6 (81.6)          ; 90.7 (90.7)                      ; 10.1 (10.1)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[37].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[38].my_div|               ; 80.4 (80.4)          ; 90.7 (90.7)                      ; 11.0 (11.0)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[38].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[39].my_div|               ; 78.2 (78.2)          ; 92.3 (92.3)                      ; 14.8 (14.8)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[39].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[3].my_div|                ; 79.4 (79.4)          ; 89.0 (89.0)                      ; 10.7 (10.7)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[3].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[40].my_div|               ; 81.3 (81.3)          ; 90.5 (90.5)                      ; 9.9 (9.9)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[40].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[41].my_div|               ; 82.0 (82.0)          ; 92.5 (92.5)                      ; 12.1 (12.1)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[41].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[42].my_div|               ; 78.8 (78.8)          ; 90.2 (90.2)                      ; 13.0 (13.0)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[42].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[43].my_div|               ; 82.1 (82.1)          ; 91.8 (91.8)                      ; 11.9 (11.9)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[43].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[44].my_div|               ; 78.0 (78.0)          ; 89.3 (89.3)                      ; 12.2 (12.2)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[44].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[45].my_div|               ; 79.5 (79.5)          ; 89.5 (89.5)                      ; 11.5 (11.5)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[45].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[46].my_div|               ; 81.2 (81.2)          ; 90.4 (90.4)                      ; 10.9 (10.9)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[46].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[47].my_div|               ; 81.4 (81.4)          ; 88.0 (88.0)                      ; 8.0 (8.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[47].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[48].my_div|               ; 79.2 (79.2)          ; 90.4 (90.4)                      ; 12.2 (12.2)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[48].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[49].my_div|               ; 80.0 (80.0)          ; 90.3 (90.3)                      ; 11.7 (11.7)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[49].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[4].my_div|                ; 78.1 (78.1)          ; 87.9 (87.9)                      ; 11.7 (11.7)                                       ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[4].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[50].my_div|               ; 79.2 (79.2)          ; 90.2 (90.2)                      ; 12.2 (12.2)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[50].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[51].my_div|               ; 80.3 (80.3)          ; 90.0 (90.0)                      ; 10.5 (10.5)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[51].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[52].my_div|               ; 81.4 (81.4)          ; 88.8 (88.8)                      ; 9.1 (9.1)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[52].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[53].my_div|               ; 79.8 (79.8)          ; 91.9 (91.9)                      ; 13.8 (13.8)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[53].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[54].my_div|               ; 82.6 (82.6)          ; 91.1 (91.1)                      ; 9.8 (9.8)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[54].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[55].my_div|               ; 79.8 (79.8)          ; 90.2 (90.2)                      ; 11.8 (11.8)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[55].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[56].my_div|               ; 83.3 (83.3)          ; 87.8 (87.8)                      ; 6.8 (6.8)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[56].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[57].my_div|               ; 80.4 (80.4)          ; 90.0 (90.0)                      ; 11.5 (11.5)                                       ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[57].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[58].my_div|               ; 79.7 (79.7)          ; 88.8 (88.8)                      ; 10.7 (10.7)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[58].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[59].my_div|               ; 79.4 (79.4)          ; 88.0 (88.0)                      ; 10.2 (10.2)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[59].my_div                                              ; div_int                   ; altera_work  ;
;    |LOOP[5].my_div|                ; 78.9 (78.9)          ; 89.5 (89.5)                      ; 11.7 (11.7)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[5].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[6].my_div|                ; 79.9 (79.9)          ; 90.2 (90.2)                      ; 11.7 (11.7)                                       ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[6].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[7].my_div|                ; 80.6 (80.6)          ; 94.0 (94.0)                      ; 14.5 (14.5)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[7].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[8].my_div|                ; 82.5 (82.5)          ; 88.2 (88.2)                      ; 7.8 (7.8)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[8].my_div                                               ; div_int                   ; altera_work  ;
;    |LOOP[9].my_div|                ; 79.9 (79.9)          ; 91.0 (91.0)                      ; 12.1 (12.1)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 150 (150)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; LOOP[9].my_div                                               ; div_int                   ; altera_work  ;
;    |count_ones|                    ; 61.3 (61.3)          ; 66.0 (66.0)                      ; 4.7 (4.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 108 (108)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; count_ones                                                   ; count_ones                ; altera_work  ;
;    |my_ram|                        ; 107.3 (35.1)         ; 107.0 (34.3)                     ; 0.8 (0.0)                                         ; 1.0 (0.8)                        ; 0.0 (0.0)            ; 103 (31)            ; 36 (33)                   ; 0 (0)         ; 524288            ; 32    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; my_ram                                                       ; single_port_ram           ; altera_work  ;
;       |ram_rtl_0|                  ; 70.4 (0.0)           ; 72.7 (0.0)                       ; 2.5 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 32    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; my_ram|ram_rtl_0                                             ; altera_syncram            ; work         ;
;          |auto_generated|          ; 70.4 (0.0)           ; 72.7 (0.0)                       ; 2.5 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 3 (0)                     ; 0 (0)         ; 524288            ; 32    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; my_ram|ram_rtl_0|auto_generated                              ; altera_syncram_qjv81      ; altera_work  ;
;             |altera_syncram_impl1| ; 70.4 (1.0)           ; 72.7 (1.3)                       ; 2.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 72 (0)              ; 3 (3)                     ; 0 (0)         ; 524288            ; 32    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1         ; altera_syncram_impl_3p941 ; altera_work  ;
;                |decode3|           ; 7.2 (7.2)            ; 8.0 (8.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|decode3 ; decode_29n7               ; altera_work  ;
;                |mux4|              ; 62.3 (62.3)          ; 63.3 (63.3)                      ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 64 (64)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|mux4    ; mux_1jlp1                 ; altera_work  ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+--------------------------------------------------------------+---------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                          ;
+-----------------------------+----------------------+---------+---------------+
; Name                        ; Location             ; Fan-Out ; Clock Region  ;
+-----------------------------+----------------------+---------+---------------+
; clk_gated~FITTER_INSERTED_0 ; MLABCELL_X280_Y4_N24 ; 9305    ; Sector (4, 0) ;
+-----------------------------+----------------------+---------+---------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk_gated~FITTER_INSERTED_0                  ;
;     -- Source Node                                ; clk_gated~FITTER_INSERTED_0                  ;
;     -- Source Type                                ; Combinational cell                           ;
;     -- Source Location                            ; MLABCELL_X280_Y4_N24                         ;
;     -- Fan-Out                                    ; 9305                                         ;
;     -- Promotion Reason                           ; Mandatory                                    ;
;     -- Clock Region                               ; Sector (4, 0)                                ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 1 x 1 (1 total)                              ;
;     -- Clock Region Bounding Box                  ; (226, 3) to (279, 43)                        ;
;     -- Clock Region Constraint                    ; SX4 SY0 SX4 SY0                              ;
;     -- Terminating Spine Index                    ; 12                                           ;
;     -- Path Length                                ; 0.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 0.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                             ;
+-----------+--------------------+--------------------+---------------+----------------------+---------------------------+
; Node Name ; Candidate Reason   ; Duplication Status ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+-----------+--------------------+--------------------+---------------+----------------------+---------------------------+
; reset_int ; Auto: High Fan-out ; Accepted           ; 4453          ; 5                    ; 890.60                    ;
+-----------+--------------------+--------------------+---------------+----------------------+---------------------------+
Disclaimer: Duplicate registers created may later be merged for timing optimization in the final design


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+--------------------------+---------+------------------+
; Name                     ; Fan-Out ; Physical Fan-Out ;
+--------------------------+---------+------------------+
; LOOP[32].my_div|y1[31]~0 ; 1920    ; 187              ;
; reset_int~_Duplicate_3   ; 1127    ; 598              ;
; reset_int~_Duplicate_1   ; 897     ; 556              ;
; reset_int~_Duplicate_4   ; 869     ; 738              ;
; reset_int~_Duplicate     ; 820     ; 587              ;
; reset_int~_Duplicate_2   ; 740     ; 214              ;
; reduce_or_21~xsyn_13     ; 512     ; 64               ;
; reduce_or_19~xsyn_13     ; 512     ; 64               ;
; reduce_or_17~xsyn_13     ; 512     ; 64               ;
; reduce_or_15~xsyn_13     ; 512     ; 64               ;
; reduce_or_13~xsyn_13     ; 512     ; 64               ;
; reduce_or_11~xsyn_13     ; 512     ; 64               ;
; reduce_or_9~xsyn_13      ; 512     ; 64               ;
; reduce_or_7~xsyn_13      ; 512     ; 64               ;
; reduce_or_5~xsyn_13      ; 512     ; 64               ;
; reduce_or_3~xsyn_13      ; 512     ; 64               ;
; reduce_or_1~xsyn_13      ; 512     ; 64               ;
+--------------------------+---------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
; Name                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs     ;
+---------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 32           ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 16384                       ; 32                          ; 16384                       ; 32                          ; 524288              ; 32          ; 0     ; None ; M20K_X252_Y9_N0, M20K_X252_Y13_N0, M20K_X252_Y15_N0, M20K_X252_Y14_N0, M20K_X257_Y14_N0, M20K_X252_Y12_N0, M20K_X257_Y15_N0, M20K_X262_Y12_N0, M20K_X252_Y5_N0, M20K_X252_Y6_N0, M20K_X257_Y6_N0, M20K_X257_Y4_N0, M20K_X257_Y7_N0, M20K_X252_Y7_N0, M20K_X257_Y5_N0, M20K_X252_Y8_N0, M20K_X262_Y7_N0, M20K_X262_Y9_N0, M20K_X262_Y8_N0, M20K_X262_Y11_N0, M20K_X262_Y5_N0, M20K_X262_Y10_N0, M20K_X262_Y4_N0, M20K_X262_Y6_N0, M20K_X257_Y10_N0, M20K_X252_Y10_N0, M20K_X257_Y9_N0, M20K_X257_Y8_N0, M20K_X257_Y11_N0, M20K_X257_Y12_N0, M20K_X257_Y13_N0, M20K_X252_Y11_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Size Too Big ;
+---------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+-------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                       ;
+-----------------------+-------------------------+-------------------------------+---------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                    ;
+-----------------------+-------------------------+-------------------------------+---------------------------------------------------------------------+
; M20K_X252_Y12_N0      ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y13_N0      ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y14_N0      ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y15_N0      ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y9_N0       ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y14_N0      ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y15_N0      ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y12_N0      ; 4096                    ; 20.0                          ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y10_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y11_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y5_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y6_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y7_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X252_Y8_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y10_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y11_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y12_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y13_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y4_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y5_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y6_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y7_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y8_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X257_Y9_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y10_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y11_N0      ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y4_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y5_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y6_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y7_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y8_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X262_Y9_N0       ; 20480                   ; 100.0                         ; my_ram|ram_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
+-----------------------+-------------------------+-------------------------------+---------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 24.1.0 Internal Build 111 03/17/2024 SC Pro Edition
    Info: Processing started: Thu Aug  8 10:36:07 2024
    Info: System process ID: 26648
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off top -c top --plan --place --route --retime --finalize
Info: Using INI file C:/Users/nshirazi/quartus.ini
Info: qfit2_default_script.tcl version: #1
Info: Project  = top
Info: Revision = top
Info (11165): Fitter preparation operations ending: elapsed time is 00:02:59
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (11888): Total time spent on timing analysis during Global Placement is 0.00 seconds.
Info (18252): The Fitter is using Physical Synthesis.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 1 clock 
    Info (18386): clk_gated (9305 fanout) drives clock sector (4, 0)
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:05
Info (11888): Total time spent on timing analysis during Placement is 0.02 seconds.


