<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:05.245</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.18</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0184638</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING THE SAME</inventionTitleEng><openDate>2025.06.25</openDate><openNumber>10-2025-0094110</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 코어층; 상기 코어층의 상면에 배치된 제1 빌드업층; 및 상기 코어층의 하면에 배치된 제2 빌드업층을 포함하고, 상기 코어층은 수평 방향을 따라 제1폭을 갖는 제1 비아 전극과, 상기 수평 방향을 따라 상기 제1폭과 다른 제2폭을 갖는 제2 비아 전극을 포함하고, 상기 제2 비아 전극의 측면은 곡률을 갖는 제1부, 및 상기 제1부와 연결된 경사를 갖는 제2부를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 코어층;상기 코어층의 상면에 배치된 제1 빌드업층; 및상기 코어층의 하면에 배치된 제2 빌드업층을 포함하고,상기 코어층은 수평 방향을 따라 제1폭을 갖는 제1 비아 전극과, 상기 수평 방향을 따라 상기 제1폭과 다른 제2폭을 갖는 제2 비아 전극을 포함하고,상기 제2 비아 전극의 측면은 곡률을 갖는 제1부, 및 상기 제1부와 연결된 경사를 갖는 제2부를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 및 제2 비아 전극 각각의 수평 방향의 폭은 수직 방향의 길이의 비가 1.6배 이상인,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 및 제2 비아 전극 각각의 수평 방향의 폭은 수직 방향의 길이의 3배 이하인, 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,상기 제1 및 제2 비아 전극 각각의 수직 방향의 길이는 상호 동일한,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제1 빌드업층은 상기 코어층의 상면에 배치된 제1 회로층을 포함하고,상기 제1 회로층은,상기 제1 비아 전극과 수직 방향을 따라 중첩된 제1 패드; 및상기 제2 비아 전극과 수직 방향을 따라 중첩된 제2 패드를 포함한,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 패드의 상기 수평 방향의 폭은 상기 제2 패드의 상기 수평 방향의 폭보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제1 패드는 복수 개의 제1 비아 전극 각각과 전기적으로 연결되고 상기 수평 방향을 따라 상호 이격된 복수 개의 개별 패드를 포함하고,상기 제2 패드는 복수 개의 제2 비아 전극과 공통으로 전기적으로 연결된 적어도 1개의 통합 패드를 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제2항 또는 제3항에 있어서,상기 수직 방향의 길이는 25㎛ 내지 60㎛의 범위를 갖는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제4항에 있어서,상기 제1 비아 전극의 측면은 곡률을 갖는 제3부, 및 상기 제3부와 연결된 경사를 갖는 제4부를 포함하고,상기 제1 비아 전극의 상기 제3부의 수직 방향의 길이는 상기 제2 비아 전극의 상기 제1부의 수직 방향의 길이와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 비아 전극의 상기 제3부의 수직 방향의 길이는 상기 제2 비아 전극의 상기 제1부의 수직 방향의 길이보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 코어층은 강화 부재가 매립된 코어 절연층을 포함하고,상기 제1 비아 전극의 상기 제1부 및 상기 비아 전극의 상기 제3부는 상기 강화 부재와 상기 수평 방향을 따라 중첩된,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 코어층 및 상기 제1 빌드업층 중 적어도 하나에 매립된 연결 부재를 더 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 연결 부재는 상기 제2 비아 전극과 수직 방향 및 수평 방향 중 적어도 하나의 방향을 따라 중첩된, 회로 기판.</claim></claimInfo><claimInfo><claim>14. 코어층;상기 코어층의 상면에 배치된 제1 빌드업층; 및상기 코어층의 하면에 배치된 제2 빌드업층을 포함하고,상기 코어층은 수평 방향을 따라 제1폭을 갖는 제1 비아 전극과, 상기 수평 방향을 따라 상기 제1폭과 다른 제2폭을 갖는 제2 비아 전극을 포함하고,상기 제1 및 제2 비아 전극 각각의 수평 방향의 폭은 수직 방향의 길이의 1.6배 이상 내지 3배 이하의 범위를 갖는,  회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 비아 전극의 수평 방향의 폭과 수직 방향의 길이의 비는 상기 제2 비아 전극의 수평 방향의 폭과 수직 방향의 길이의 비보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>16. 제14항 또는 제15항에 있어서,상기 제2 비아 전극의 측면은 곡률을 갖는 제1부, 및 상기 제1부와 연결된 경사를 갖는 제2부를 포함하고,상기 제1 비아 전극의 측면은 곡률을 갖는 제3부, 및 상기 제3부와 연결된 경사를 갖는 제4부를 포함한,회로 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 비아 전극의 상기 제3부의 수직 방향의 길이는 상기 제2 비아 전극의 상기 제1부의 수직 방향의 길이와 다른,회로 기판.</claim></claimInfo><claimInfo><claim>18. 코어층;상기 코어층의 상면에 배치된 제1 빌드업층;상기 코어층의 하면에 배치된 제2 빌드업층; 및상기 제1 빌드업층 상에 배치된 반도체 소자를 포함하고,상기 코어층은 수평 방향을 따라 제1폭을 갖는 제1 비아 전극과, 상기 수평 방향을 따라 상기 제1폭과 다른 제2폭을 갖는 제2 비아 전극을 포함하고,상기 제2 비아 전극의 측면은 곡률을 갖는 제1부, 및 상기 제1부와 연결된 경사를 갖는 제2부를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 코어층 및 상기 제1 빌드업층 중 적어도 하나에 매립된 연결 부재를 더 포함하고,상기 반도체 소자는 상기 연결 부재의 적어도 일부와 수직 방향을 따라 중첩된,반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 제1 및 제2 비아 전극 각각의 수평 방향의 폭은 수직 방향의 길이의 비가 1.6배 이상 내지 3배 이하인,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SEONG, DAE HYEON</engName><name>성대현</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.18</receiptDate><receiptNumber>1-1-2023-1418285-42</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230184638.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937ec630cf2e4a7e28c651acf28f2a2dbb9a6f43fec88ce1cdf7d3357966cdb82394f34837c53a5be6912e4567139ccdb652ef2c1fa9bbe605</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf73701b3b9e784fc0c6d89dc30c19eac4239f1e553758ed9fe9d67b167cb49c7dc3932b9210b378f06899da43187a67438921a023171ef638</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>