TimeQuest Timing Analyzer report for vgalab1
Thu Mar 20 16:25:06 2014
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 15. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 16. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'CLOCK_27'
 19. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'CLOCK_50'
 30. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 31. Fast Model Hold: 'CLOCK_50'
 32. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 33. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 34. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50'
 36. Fast Model Minimum Pulse Width: 'CLOCK_27'
 37. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; vgalab1                                                          ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 256.48 MHz ; 256.48 MHz      ; CLOCK_50                       ;      ;
; 299.58 MHz ; 299.58 MHz      ; p1|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.899 ; -55.926       ;
; p1|altpll_component|pll|clk[0] ; 36.344 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -4.595 ; -95.506       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 3.878 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.899 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 3.942      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.873 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.909      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.853      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.801 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.837      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.703 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.739      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.696 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.732      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.689 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.725      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.688 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.724      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.632 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.668      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.606 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 3.635      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
; -2.588 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.624      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.344 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.374      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.394 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.324      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.508 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.210      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.521 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.190      ;
; 36.547 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.169      ;
; 36.583 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.008     ; 3.127      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.607 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.104      ;
; 36.635 ; vga_sync:u1|h_count[1] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.081      ;
; 36.653 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.063      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 3.064      ;
; 36.669 ; vga_sync:u1|h_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.008     ; 3.041      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.688 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.023      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.694 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 3.017      ;
; 36.715 ; vga_sync:u1|h_count[0] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 3.001      ;
; 36.750 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.008     ; 2.960      ;
; 36.756 ; vga_sync:u1|h_count[2] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.008     ; 2.954      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.758 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.953      ;
; 36.786 ; vga_sync:u1|v_count[5] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 2.931      ;
; 36.812 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 2.899      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.795 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.837 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.846 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 1.184 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.184 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.223 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.232 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.255 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.255 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.270 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.536      ;
; 1.288 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.547      ;
; 1.295 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.564      ;
; 1.299 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.007      ; 1.574      ;
; 1.326 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.326 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.326 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.327 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.341 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.607      ;
; 1.342 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.601      ;
; 1.359 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.618      ;
; 1.366 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.366 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.632      ;
; 1.369 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.635      ;
; 1.391 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.397 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.397 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.398 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.664      ;
; 1.401 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.401 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.412 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.413 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.672      ;
; 1.413 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.672      ;
; 1.430 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.689      ;
; 1.437 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.437 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.706      ;
; 1.458 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.462 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.468 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.468 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.472 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.472 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.483 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.749      ;
; 1.484 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.743      ;
; 1.484 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.743      ;
; 1.489 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.755      ;
; 1.501 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.760      ;
; 1.508 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.508 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.519 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.778      ;
; 1.529 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.539 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.539 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.805      ;
; 1.543 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.809      ;
; 1.551 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.810      ;
; 1.554 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.820      ;
; 1.555 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.814      ;
; 1.555 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.814      ;
; 1.560 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.826      ;
; 1.572 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.007     ; 1.831      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.550 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.816      ;
; 0.802 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.809 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.073      ;
; 0.812 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.815 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.081      ;
; 0.821 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.825 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.839 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.851 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.119      ;
; 0.861 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.861 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.865 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.867 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
; 0.868 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.134      ;
; 0.913 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.177      ;
; 1.012 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.276      ;
; 1.198 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.464      ;
; 1.198 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.464      ;
; 1.204 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.204 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.204 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.470      ;
; 1.208 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.209 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.225 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.237 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.503      ;
; 1.238 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.505      ;
; 1.247 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.251 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.253 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.254 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.269 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.269 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.275 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.277 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.543      ;
; 1.279 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.545      ;
; 1.280 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.546      ;
; 1.287 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.308 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.574      ;
; 1.309 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.575      ;
; 1.310 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.576      ;
; 1.318 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.584      ;
; 1.322 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.588      ;
; 1.324 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.590      ;
; 1.325 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.591      ;
; 1.340 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.348 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.350 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.616      ;
; 1.351 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.617      ;
; 1.358 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.624      ;
; 1.365 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.365 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.379 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.645      ;
; 1.380 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.646      ;
; 1.381 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.647      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.383 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.649      ;
; 1.384 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.650      ;
; 1.393 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.659      ;
; 1.406 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.672      ;
; 1.411 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.677      ;
; 1.411 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.677      ;
; 1.419 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.685      ;
; 1.421 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.429 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.450 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.716      ;
; 1.451 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.455 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.721      ;
; 1.464 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.468 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.595 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 2.203      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.556 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.428     ; 2.166      ;
; -4.291 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 1.893      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
; -4.106 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.435     ; 1.709      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 3.878 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 1.709      ;
; 4.063 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.436     ; 1.893      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.328 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.428     ; 2.166      ;
; 4.367 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 2.203      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_27   ; 24.344 ; 24.344 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 24.053 ; 24.053 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 24.053 ; 24.053 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 24.098 ; 24.098 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 24.088 ; 24.088 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 24.158 ; 24.158 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 24.148 ; 24.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 24.127 ; 24.127 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 24.127 ; 24.127 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 24.344 ; 24.344 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 24.344 ; 24.344 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 6.117  ; 6.117  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 23.855 ; 23.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 23.625 ; 23.625 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 23.625 ; 23.625 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 23.615 ; 23.615 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 23.615 ; 23.615 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 23.619 ; 23.619 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 23.619 ; 23.619 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 23.825 ; 23.825 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 23.845 ; 23.845 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 23.855 ; 23.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 23.855 ; 23.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.952  ; 4.952  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.009  ; 5.009  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_27   ; 6.484  ; 6.484  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 6.484  ; 6.484  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 6.484  ; 6.484  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 6.529  ; 6.529  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 6.519  ; 6.519  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 6.589  ; 6.589  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 6.579  ; 6.579  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 6.558  ; 6.558  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 6.558  ; 6.558  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 6.775  ; 6.775  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 6.775  ; 6.775  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 5.505  ; 5.505  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 6.046  ; 6.046  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 6.056  ; 6.056  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 6.056  ; 6.056  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 6.046  ; 6.046  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 6.046  ; 6.046  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 6.050  ; 6.050  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 6.050  ; 6.050  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 6.256  ; 6.256  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 6.276  ; 6.276  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 6.286  ; 6.286  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 6.286  ; 6.286  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.952  ; 4.952  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.009  ; 5.009  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;    ;    ; 5.611 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;    ;    ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;    ;    ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;    ;    ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;    ;    ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.702 ;    ;    ; 5.702 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;    ;    ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.279 ;    ;    ; 6.279 ;
; SW[8]      ; LEDR[8]     ; 5.868 ;    ;    ; 5.868 ;
; SW[9]      ; LEDR[9]     ; 6.210 ;    ;    ; 6.210 ;
; SW[10]     ; LEDR[10]    ; 5.680 ;    ;    ; 5.680 ;
; SW[11]     ; LEDR[11]    ; 5.638 ;    ;    ; 5.638 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;    ;    ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.598 ;    ;    ; 9.598 ;
; SW[14]     ; LEDR[14]    ; 9.634 ;    ;    ; 9.634 ;
; SW[15]     ; LEDR[15]    ; 9.404 ;    ;    ; 9.404 ;
; SW[16]     ; LEDR[16]    ; 9.765 ;    ;    ; 9.765 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;    ;    ; 9.593 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;    ;    ; 5.611 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;    ;    ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;    ;    ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;    ;    ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;    ;    ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.702 ;    ;    ; 5.702 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;    ;    ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.279 ;    ;    ; 6.279 ;
; SW[8]      ; LEDR[8]     ; 5.868 ;    ;    ; 5.868 ;
; SW[9]      ; LEDR[9]     ; 6.210 ;    ;    ; 6.210 ;
; SW[10]     ; LEDR[10]    ; 5.680 ;    ;    ; 5.680 ;
; SW[11]     ; LEDR[11]    ; 5.638 ;    ;    ; 5.638 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;    ;    ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.598 ;    ;    ; 9.598 ;
; SW[14]     ; LEDR[14]    ; 9.634 ;    ;    ; 9.634 ;
; SW[15]     ; LEDR[15]    ; 9.404 ;    ;    ; 9.404 ;
; SW[16]     ; LEDR[16]    ; 9.765 ;    ;    ; 9.765 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;    ;    ; 9.593 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.853 ; -15.614       ;
; p1|altpll_component|pll|clk[0] ; 38.144 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.751 ; -57.998       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.417 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.853 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.885      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.838 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.006      ; 1.876      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.837 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.869      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.828 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.860      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.784 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.816      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.767 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.799      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.758 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.790      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.740 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.766      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.737 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.769      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.725 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.757      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
; -0.724 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.750      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.144 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.570      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.148 ; vga_sync:u1|h_count[8] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.559      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.165 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.549      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.187 ; vga_sync:u1|h_count[5] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.520      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.213 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.501      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.222 ; vga_sync:u1|h_count[2] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.485      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.235 ; vga_sync:u1|h_count[9] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.472      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.246 ; vga_sync:u1|h_count[3] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.461      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.254 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 1.460      ;
; 38.263 ; vga_sync:u1|h_count[3] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 1.449      ;
; 38.265 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.008     ; 1.441      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
; 38.270 ; vga_sync:u1|h_count[7] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.007     ; 1.437      ;
+--------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.358 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.370 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.496 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.510 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.531 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.546 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.552 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.698      ;
; 0.566 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.576 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.006      ; 0.734      ;
; 0.581 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.733      ;
; 0.592 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.738      ;
; 0.601 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.605 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.616 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.768      ;
; 0.619 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.772      ;
; 0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.768      ;
; 0.627 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.773      ;
; 0.627 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.773      ;
; 0.636 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.637 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.640 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.644 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.651 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.806      ;
; 0.657 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.803      ;
; 0.662 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.808      ;
; 0.662 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.808      ;
; 0.664 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.671 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.672 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.672 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.675 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.821      ;
; 0.679 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.831      ;
; 0.686 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.838      ;
; 0.689 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.841      ;
; 0.692 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.838      ;
; 0.694 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.840      ;
; 0.697 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.843      ;
; 0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.006     ; 0.843      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                  ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; vga_sync:u1|VGA_V_SYNC ; vga_sync:u1|VGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; vga_sync:u1|v_count[9] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; vga_sync:u1|h_count[9] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.358 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.403 ; vga_sync:u1|h_count[7] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.553      ;
; 0.436 ; vga_sync:u1|h_count[8] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.586      ;
; 0.456 ; vga_sync:u1|h_count[9] ; vga_sync:u1|VGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.606      ;
; 0.503 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.507 ; vga_sync:u1|v_count[8] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.519 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.524 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.677      ;
; 0.527 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.538 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; vga_sync:u1|v_count[7] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.551 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; vga_sync:u1|h_count[7] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.573 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.579 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; vga_sync:u1|h_count[6] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.586 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; vga_sync:u1|v_count[6] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.592 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.597 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.749      ;
; 0.598 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.606 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|h_count[8] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; vga_sync:u1|v_count[5] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.761      ;
; 0.614 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.625 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.777      ;
; 0.627 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.779      ;
; 0.632 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.641 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; vga_sync:u1|v_count[3] ; vga_sync:u1|v_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.649 ; vga_sync:u1|h_count[4] ; vga_sync:u1|h_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.653 ; vga_sync:u1|h_count[1] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; vga_sync:u1|h_count[0] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.656 ; vga_sync:u1|v_count[1] ; vga_sync:u1|v_count[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; vga_sync:u1|v_count[2] ; vga_sync:u1|v_count[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.660 ; vga_sync:u1|v_count[4] ; vga_sync:u1|v_count[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.662 ; vga_sync:u1|h_count[2] ; vga_sync:u1|h_count[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.667 ; vga_sync:u1|h_count[3] ; vga_sync:u1|h_count[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.668 ; vga_sync:u1|h_count[5] ; vga_sync:u1|h_count[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.676 ; vga_sync:u1|v_count[0] ; vga_sync:u1|v_count[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
+-------+------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.751 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.144      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.728 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.639     ; 1.123      ;
; -2.617 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 1.004      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
; -2.535 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.646     ; 0.923      ;
+--------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                            ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.417 ; Reset_Delay:r0|oRESET ; vga_sync:u1|v_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 0.923      ;
; 2.499 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_V_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.004      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.610 ; Reset_Delay:r0|oRESET ; vga_sync:u1|h_count[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.639     ; 1.123      ;
; 2.633 ; Reset_Delay:r0|oRESET ; vga_sync:u1|VGA_H_SYNC ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.144      ;
+-------+-----------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_H_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|VGA_V_SYNC                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|h_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[0]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[1]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[2]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[3]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[4]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[5]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[6]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[7]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[8]                     ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; vga_sync:u1|v_count[9]                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|inclk[0] ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; p1|altpll_component|_clk0~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_H_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|VGA_V_SYNC|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|h_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[0]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[1]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[2]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[3]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[4]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[5]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[6]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[7]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[8]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
; 19.841 ; 19.841       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; u1|v_count[9]|clk                          ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_27   ; 10.777 ; 10.777 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 10.622 ; 10.622 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 10.622 ; 10.622 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 10.658 ; 10.658 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 10.648 ; 10.648 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 10.718 ; 10.718 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 10.708 ; 10.708 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 10.686 ; 10.686 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 10.686 ; 10.686 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 10.777 ; 10.777 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 10.777 ; 10.777 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.999  ; 2.999  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 10.549 ; 10.549 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 10.450 ; 10.450 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 10.450 ; 10.450 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 10.440 ; 10.440 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 10.440 ; 10.440 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 10.448 ; 10.448 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 10.448 ; 10.448 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 10.519 ; 10.519 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 10.539 ; 10.539 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 10.549 ; 10.549 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 10.549 ; 10.549 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.475  ; 2.475  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.500  ; 2.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_27   ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 3.168  ; 3.168  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 3.158  ; 3.158  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 3.228  ; 3.228  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 3.218  ; 3.218  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 3.196  ; 3.196  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 3.196  ; 3.196  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 3.287  ; 3.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 3.287  ; 3.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.703  ; 2.703  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.950  ; 2.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 2.960  ; 2.960  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 2.960  ; 2.960  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 2.950  ; 2.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 2.950  ; 2.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 3.029  ; 3.029  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 3.049  ; 3.049  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 3.059  ; 3.059  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 3.059  ; 3.059  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.475  ; 2.475  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.500  ; 2.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;    ;    ; 2.994 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;    ;    ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;    ;    ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;    ;    ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;    ;    ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.060 ;    ;    ; 3.060 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;    ;    ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.431 ;    ;    ; 3.431 ;
; SW[8]      ; LEDR[8]     ; 3.208 ;    ;    ; 3.208 ;
; SW[9]      ; LEDR[9]     ; 3.381 ;    ;    ; 3.381 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;    ;    ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;    ;    ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;    ;    ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.493 ;    ;    ; 5.493 ;
; SW[14]     ; LEDR[14]    ; 5.528 ;    ;    ; 5.528 ;
; SW[15]     ; LEDR[15]    ; 5.443 ;    ;    ; 5.443 ;
; SW[16]     ; LEDR[16]    ; 5.568 ;    ;    ; 5.568 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;    ;    ; 5.505 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;    ;    ; 2.994 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;    ;    ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;    ;    ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;    ;    ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;    ;    ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.060 ;    ;    ; 3.060 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;    ;    ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.431 ;    ;    ; 3.431 ;
; SW[8]      ; LEDR[8]     ; 3.208 ;    ;    ; 3.208 ;
; SW[9]      ; LEDR[9]     ; 3.381 ;    ;    ; 3.381 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;    ;    ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;    ;    ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;    ;    ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.493 ;    ;    ; 5.493 ;
; SW[14]     ; LEDR[14]    ; 5.528 ;    ;    ; 5.528 ;
; SW[15]     ; LEDR[15]    ; 5.443 ;    ;    ; 5.443 ;
; SW[16]     ; LEDR[16]    ; 5.568 ;    ;    ; 5.568 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;    ;    ; 5.505 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -2.899  ; 0.215 ; -4.595   ; 2.417   ; -1.380              ;
;  CLOCK_27                       ; N/A     ; N/A   ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.899  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  p1|altpll_component|pll|clk[0] ; 36.344  ; 0.215 ; -4.595   ; 2.417   ; 18.841              ;
; Design-wide TNS                 ; -55.926 ; 0.0   ; -95.506  ; 0.0     ; -22.38              ;
;  CLOCK_27                       ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -55.926 ; 0.000 ; N/A      ; N/A     ; -22.380             ;
;  p1|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; -95.506  ; 0.000   ; 0.000               ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_27   ; 24.344 ; 24.344 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 24.053 ; 24.053 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 24.053 ; 24.053 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 24.098 ; 24.098 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 24.088 ; 24.088 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 24.158 ; 24.158 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 24.148 ; 24.148 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 24.127 ; 24.127 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 24.127 ; 24.127 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 24.344 ; 24.344 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 24.344 ; 24.344 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 6.117  ; 6.117  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 23.855 ; 23.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 23.625 ; 23.625 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 23.625 ; 23.625 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 23.615 ; 23.615 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 23.615 ; 23.615 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 23.619 ; 23.619 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 23.619 ; 23.619 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 23.825 ; 23.825 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 23.845 ; 23.845 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 23.855 ; 23.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 23.855 ; 23.855 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 4.952  ; 4.952  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 5.009  ; 5.009  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+------------+--------+--------+------------+--------------------------------+
; VGA_B[*]  ; CLOCK_27   ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[0] ; CLOCK_27   ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[1] ; CLOCK_27   ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[2] ; CLOCK_27   ; 3.168  ; 3.168  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[3] ; CLOCK_27   ; 3.158  ; 3.158  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[4] ; CLOCK_27   ; 3.228  ; 3.228  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[5] ; CLOCK_27   ; 3.218  ; 3.218  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6] ; CLOCK_27   ; 3.196  ; 3.196  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7] ; CLOCK_27   ; 3.196  ; 3.196  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8] ; CLOCK_27   ; 3.287  ; 3.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_27   ; 3.287  ; 3.287  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_27   ; 2.703  ; 2.703  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_27   ; 2.950  ; 2.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[0] ; CLOCK_27   ; 2.960  ; 2.960  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[1] ; CLOCK_27   ; 2.960  ; 2.960  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[2] ; CLOCK_27   ; 2.950  ; 2.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[3] ; CLOCK_27   ; 2.950  ; 2.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[4] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[5] ; CLOCK_27   ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6] ; CLOCK_27   ; 3.029  ; 3.029  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7] ; CLOCK_27   ; 3.049  ; 3.049  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8] ; CLOCK_27   ; 3.059  ; 3.059  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_27   ; 3.059  ; 3.059  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_27   ; 2.475  ; 2.475  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_27   ; 2.500  ; 2.500  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK   ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+-----------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 5.611 ;    ;    ; 5.611 ;
; SW[1]      ; LEDR[1]     ; 5.673 ;    ;    ; 5.673 ;
; SW[2]      ; LEDR[2]     ; 5.135 ;    ;    ; 5.135 ;
; SW[3]      ; LEDR[3]     ; 5.425 ;    ;    ; 5.425 ;
; SW[4]      ; LEDR[4]     ; 5.280 ;    ;    ; 5.280 ;
; SW[5]      ; LEDR[5]     ; 5.702 ;    ;    ; 5.702 ;
; SW[6]      ; LEDR[6]     ; 5.338 ;    ;    ; 5.338 ;
; SW[7]      ; LEDR[7]     ; 6.279 ;    ;    ; 6.279 ;
; SW[8]      ; LEDR[8]     ; 5.868 ;    ;    ; 5.868 ;
; SW[9]      ; LEDR[9]     ; 6.210 ;    ;    ; 6.210 ;
; SW[10]     ; LEDR[10]    ; 5.680 ;    ;    ; 5.680 ;
; SW[11]     ; LEDR[11]    ; 5.638 ;    ;    ; 5.638 ;
; SW[12]     ; LEDR[12]    ; 5.696 ;    ;    ; 5.696 ;
; SW[13]     ; LEDR[13]    ; 9.598 ;    ;    ; 9.598 ;
; SW[14]     ; LEDR[14]    ; 9.634 ;    ;    ; 9.634 ;
; SW[15]     ; LEDR[15]    ; 9.404 ;    ;    ; 9.404 ;
; SW[16]     ; LEDR[16]    ; 9.765 ;    ;    ; 9.765 ;
; SW[17]     ; LEDR[17]    ; 9.593 ;    ;    ; 9.593 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[0]      ; LEDR[0]     ; 2.994 ;    ;    ; 2.994 ;
; SW[1]      ; LEDR[1]     ; 3.023 ;    ;    ; 3.023 ;
; SW[2]      ; LEDR[2]     ; 2.794 ;    ;    ; 2.794 ;
; SW[3]      ; LEDR[3]     ; 2.915 ;    ;    ; 2.915 ;
; SW[4]      ; LEDR[4]     ; 2.842 ;    ;    ; 2.842 ;
; SW[5]      ; LEDR[5]     ; 3.060 ;    ;    ; 3.060 ;
; SW[6]      ; LEDR[6]     ; 2.870 ;    ;    ; 2.870 ;
; SW[7]      ; LEDR[7]     ; 3.431 ;    ;    ; 3.431 ;
; SW[8]      ; LEDR[8]     ; 3.208 ;    ;    ; 3.208 ;
; SW[9]      ; LEDR[9]     ; 3.381 ;    ;    ; 3.381 ;
; SW[10]     ; LEDR[10]    ; 3.097 ;    ;    ; 3.097 ;
; SW[11]     ; LEDR[11]    ; 3.065 ;    ;    ; 3.065 ;
; SW[12]     ; LEDR[12]    ; 3.108 ;    ;    ; 3.108 ;
; SW[13]     ; LEDR[13]    ; 5.493 ;    ;    ; 5.493 ;
; SW[14]     ; LEDR[14]    ; 5.528 ;    ;    ; 5.528 ;
; SW[15]     ; LEDR[15]    ; 5.443 ;    ;    ; 5.443 ;
; SW[16]     ; LEDR[16]    ; 5.568 ;    ;    ; 5.568 ;
; SW[17]     ; LEDR[17]    ; 5.505 ;    ;    ; 5.505 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 421      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 22       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 423   ; 423  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Mar 20 16:24:59 2014
Info: Command: quartus_sta vgalab1 -c vgalab1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vgalab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add0~19|datad"
    Warning (332126): Node "Add0~19|combout"
    Warning (332126): Node "Add0~22|datac"
    Warning (332126): Node "Add0~22|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add0~17|dataa"
    Warning (332126): Node "Add0~17|combout"
    Warning (332126): Node "Add0~23|datac"
    Warning (332126): Node "Add0~23|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add0~15|datab"
    Warning (332126): Node "Add0~15|combout"
    Warning (332126): Node "Add0~24|datac"
    Warning (332126): Node "Add0~24|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add0~13|datab"
    Warning (332126): Node "Add0~13|combout"
    Warning (332126): Node "Add0~25|datac"
    Warning (332126): Node "Add0~25|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add0~11|datab"
    Warning (332126): Node "Add0~11|combout"
    Warning (332126): Node "Add0~26|datab"
    Warning (332126): Node "Add0~26|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add0~9|datab"
    Warning (332126): Node "Add0~9|combout"
    Warning (332126): Node "Add0~27|datab"
    Warning (332126): Node "Add0~27|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Add0~7|datab"
    Warning (332126): Node "Add0~7|combout"
    Warning (332126): Node "Add0~28|datac"
    Warning (332126): Node "Add0~28|combout"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.899
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.899       -55.926 CLOCK_50 
    Info (332119):    36.344         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -4.595
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.595       -95.506 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 3.878
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.878         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.853
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.853       -15.614 CLOCK_50 
    Info (332119):    38.144         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is -2.751
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.751       -57.998 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case removal slack is 2.417
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.417         0.000 p1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -22.380 CLOCK_50 
    Info (332119):    18.518         0.000 CLOCK_27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 361 megabytes
    Info: Processing ended: Thu Mar 20 16:25:06 2014
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:03


