# [RISC-V](https://github.com/sochub/RISC-V)

[![sites](SoC/SoC.png)](http://www.qitas.cn) 

## [描述](https://github.com/sochub/RISC-V/wiki) 

RISC-V是一个基于精简指令集（RISC）原则的开源指令集架构（ISA）。对RISC-V指令集使用不收取高额的授权费，开源采用宽松的BSD协议，企业完全自有免费使用，同时也容许企业添加自有指令集拓展而不必开放共享以实现差异化发展。

在处理器领域，主流的架构为x86与ARM架构。x86与ARM架构的发展的过程也伴随了现代处理器架构技术的不断发展成熟，但作为商用的架构，为了能够保持架构的向后兼容性，其不得不保留许多过时的定义，导致其指令数目多，指令冗余严重，文档数量庞大，所以要在这些架构上开发新的操作系统或者直接开发应用门槛很高。而RISC-V架构则能完全抛弃包袱，借助计算机体系结构经过多年的发展已经成为比较成熟的技术的优势，从轻上路。RISC-V基础指令集则只有40多条，加上其他的模块化扩展指令总共几十条指令，具有后发优势。 

## [组成](SoC/) 

### [RISC-V开发工具](https://github.com/sochub/RISCV-GNU)

### [RISC-V调试工具](https://github.com/sochub/RISC-V-debug)


---

## [更多内核架构](https://github.com/sochub)

#### [MCS-51](https://github.com/sochub/MCS-51)
#### [ARM](https://github.com/sochub/ARM)
#### [X86](https://github.com/sochub/X86)
#### [MIPS](https://github.com/sochub/MIPS)
#### [FPGA](https://github.com/sochub/FPGA)

---

###  [SoC开发平台](http://www.qitas.cn)   

###  qitas@qitas.cn