<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:14.4014</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7006708</applicationNumber><claimCount>42</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>분리된 메모리를 갖는 광학 컴퓨팅 시스템</inventionTitle><inventionTitleEng>OPTICAL COMPUTING SYSTEM WITH DISAGGREGATED MEMORY</inventionTitleEng><openDate>2025.03.27</openDate><openNumber>10-2025-0042827</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.02.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 13/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06E 1/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 하나 이상의 광학 채널을 통해 분리된 메모리와 통신하는 하나 이상의 프로세서를 포함하는 광자 컴퓨팅 시스템의 실시예들이 본원에서 설명된다. 분리된 메모리는, 메모리 유닛들 중 어떤 것이 프로세서(들) 각각에 의해 액세스될 수 있는지를 구성하도록 프로그래밍될 수 있는 광자 네트워크를 포함하는 광자 기판 상에 배치된 다수의 메모리 유닛들을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.02.08</internationOpenDate><internationOpenNumber>WO2024030556</internationOpenNumber><internationalApplicationDate>2023.08.03</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/029412</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 광자 컴퓨팅 시스템(photonic computing system)으로서,적어도 하나의 프로세서;적어도 하나의 광학 채널; 및상기 적어도 하나의 프로세서로부터 분리되는 적어도 하나의 광자 기판(photonic substrate) - 상기 적어도 하나의 광자 기판은 복수의 메모리 유닛들 및 상기 복수의 메모리 유닛들에 대한 액세스를 상기 적어도 하나의 프로세서에게 제공하기 위한 적어도 하나의 광자 네트워크(photonic network)를 포함함 - 을 포함하며: 상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 광학 채널을 통해 상기 적어도 하나의 프로세서와 통신하고; 그리고 상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 프로세서가 상기 적어도 하나의 광학 채널을 통해 상기 적어도 하나의 광자 기판의 상기 복수의 메모리 유닛들 중 어떤 것에 액세스할 수 있는지를 구성하도록 프로그래밍 가능한, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 적어도 하나의 프로세서는 제1 프로세서 및 제2 프로세서를 포함하고; 그리고상기 제1 프로세서 및 상기 제2 프로세서는 상기 복수의 메모리 유닛들을 사용하여 데이터세트를 프로세싱하도록 구성되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 적어도 하나의 광자 네트워크는 제1 프로세서에 의한 상기 복수의 메모리 유닛들 중 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 그리고 제2 프로세서에 의한 상기 복수의 메모리 유닛들 중 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 프로그래밍되고; 그리고데이터세트를 프로세싱하는 것은: 상기 제1 프로세서에 의해, 상기 제1 메모리 유닛에 저장된 데이터를 사용하여 연산을 실행하여 제1 출력을 획득하는 것; 및 상기 제1 출력을 상기 제1 메모리 유닛에 저장하는 것을 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서,제1 출력을 제1 메모리 유닛에 저장한 이후, 상기 적어도 하나의 광자 네트워크는 제2 프로세서에 의한 상기 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 그리고 제1 프로세서에 의한 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 프로그래밍되고; 그리고데이터세트를 프로세싱하는 것은: 상기 제1 프로세서에 의해, 상기 제2 메모리 유닛에 저장된 데이터를 사용하여 연산을 실행하여 제2 출력을 획득하는 것; 상기 제1 프로세서에 의한 실행과 병렬로 상기 제2 프로세서에 의해, 상기 제1 메모리 유닛에 저장된 상기 제1 출력을 사용하여 연산을 실행하여 제1 결과를 획득하는 것; 상기 제2 출력을 상기 제2 메모리 유닛에 저장하는 것; 및 상기 제1 메모리 유닛으로부터 상기 제1 결과를 출력하는 것을 더 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 네트워크는 제1 프로세서에 의한 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 그리고 제2 프로세서에 의한 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 프로그래밍되고; 그리고상기 적어도 하나의 광자 네트워크의 상기 복수의 메모리 유닛들에 저장된 데이터세트를 프로세싱하는 것은: 상기 제1 프로세서에 의해, 상기 제1 메모리 유닛에 저장된 데이터를 사용하여 연산을 실행하여 제3 출력을 획득하는 것; 상기 제1 프로세서의 상기 실행과 병렬로 상기 제2 프로세서에 의해, 상기 제2 메모리 유닛에 저장된 제2 출력을 사용하여 연산을 실행하여 제2 결과를 획득하는 것; 상기 제3 출력을 상기 제1 메모리 유닛에 저장하는 것; 및 상기 제2 메모리 유닛으로부터 상기 제2 결과를 출력하는 것을 더 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 광학 채널을 통한 상기 적어도 하나의 프로세서에 의한 상기 복수의 메모리 유닛들의 서브세트에 대한 액세스를 가능하게 하도록 프로그래밍되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 적어도 하나의 광학 채널은 상기 적어도 하나의 프로세서와 상기 적어도 하나의 광자 네트워크 사이에서 적어도 15 테라바이트/초(TB/s)의 레이트에서 데이터를 송신하도록 구성되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 프로세서를 상기 복수의 메모리 유닛들 각각에/각각으로부터 연결/연결해제하도록 구성 가능한 적어도 하나의 광학 스위치를 포함하고; 그리고상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 광학 스위치를 구성하는 것에 의해 프로그래밍 가능한, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서,제1 시간에, 상기 적어도 하나의 광자 네트워크는, 상기 적어도 하나의 광학 채널을 통한 상기 적어도 하나의 프로세서에 의한 상기 복수의 메모리 유닛들 중 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 프로그래밍되고; 그리고상기 제1 시간에 후속하는 제2 시간에, 상기 적어도 하나의 광자 네트워크는: 상기 적어도 하나의 광학 채널을 통한 상기 적어도 하나의 프로세서에 의한 상기 제1 메모리 유닛에 대한 액세스를 디스에이블하도록; 그리고 상기 적어도 하나의 광학 채널을 통한 상기 적어도 하나의 프로세서에 의한 상기 복수의 메모리 유닛들 중 제2 메모리 유닛에 대한 액세스를 가능하게 하도록프로그래밍되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서,상기 적어도 하나의 프로세서는 제1 프로세서 및 제2 프로세서를 포함하고;상기 복수의 메모리 유닛들은 제1 메모리 유닛 및 제2 메모리 유닛을 포함하고; 그리고상기 적어도 하나의 광자 네트워크는 상기 제1 프로세서에 의한 상기 제1 메모리 유닛에 대한 액세스 및 상기 제2 프로세서에 의한 상기 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 프로그래밍되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서,상기 복수의 메모리 유닛들은 복수의 고대역폭 메모리(high bandwidth memory; HBM) 유닛들을 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서,상기 복수의 메모리 유닛들은 복수의 정적 랜덤 액세스 메모리(static random-access memory; SRAM) 유닛들을 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서,상기 복수의 메모리 유닛들은 복수의 더블 데이터 레이트(double data rate; DDR) 동기식 동적 랜덤 액세스 메모리(synchronous dynamic random access memory; SDRAM) 유닛들을 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제13항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 기판은 상기 적어도 하나의 광자 네트워크를 프로그래밍하도록 구성되는 적어도 하나의 메모리 컨트롤러를 더 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>15. 제1항 내지 제14항 중 어느 한 항에 있어서,상기 적어도 하나의 프로세서는 상기 적어도 하나의 광자 네트워크를 프로그래밍하도록 구성되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>16. 제1항 내지 제15항 중 어느 한 항에 있어서,상기 적어도 하나의 프로세서는 복수의 프로세서들을 포함하며, 상기 복수의 프로세서들은 프로세서들의 다수의 세트들로 조직되고; 그리고상기 적어도 하나의 광자 네트워크는, 상기 프로세서들의 세트들 각각이 상기 적어도 하나의 광학 채널을 통해 상기 복수의 메모리 유닛들의 상이한 서브세트에 액세스하는 것을 가능하게 하도록 프로그래밍되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>17. 제1항 내지 제16항 중 어느 한 항에 있어서,프로세서들의 세트들 각각 및 상기 프로세서들의 세트에 의해 액세스 가능한 상기 복수의 메모리 유닛들의 각각의 서브세트는 각각의 가상 머신에 할당되는 각각의 가상 프로세서를 형성하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>18. 제1항 내지 제17항 중 어느 한 항에 있어서,상기 적어도 하나의 프로세서는 복수의 프로세서들을 포함하고;상기 적어도 하나의 광학 채널은 복수의 광학 채널들을 포함하고; 그리고상기 복수의 프로세서들 각각은 상기 복수의 광학 채널들의 각각의 광학 채널을 통해 상기 적어도 하나의 광자 네트워크와 통신하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제18항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 네트워크는 복수의 광자 네트워크들을 포함하고;상기 적어도 하나의 광자 기판은 복수의 광자 모듈들을 포함하며, 각각의 광자 모듈은: 상기 복수의 광자 네트워크들의 각각의 광자 네트워크; 상기 복수의 메모리 유닛들의 서브세트; 및 메모리 컨트롤러를 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 있어서,복수의 프로세서들 각각은 복수의 광학 채널들의 각각의 광학 채널을 통해 복수의 광자 모듈들의 메모리 컨트롤러들에 연결되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>21. 제1항 내지 제20항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 네트워크는 복수의 소프트웨어 애플리케이션들의 실행을 위한 메모리 요건들에 기초하여 복수의 프로세서들 사이에서 메모리 유닛들을 할당하는 구성으로 프로그래밍되며, 상기 구성은:상기 복수의 프로세서들 중 제1 소프트웨어 애플리케이션을 실행하도록 구성되는 제1 프로세서에 의한 상기 복수의 메모리 유닛들의 제1 세트에 대한 액세스를 가능하게 하고; 그리고상기 복수의 프로세서들 중 제2 소프트웨어 애플리케이션을 실행하도록 구성되는 제2 프로세서에 의한 상기 복수의 메모리 유닛들의 제2 세트에 대한 액세스를 가능하게 하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>22. 제1항 내지 제21항 중 어느 한 항에 있어서,제1 소프트웨어 애플리케이션은 머신 러닝 모델을 사용하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>23. 제1항 내지 제22항 중 어느 한 항에 있어서,머신 러닝 모델은 대규모 언어 모델(large language model; LLM)인, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>24. 제1항 내지 제23항 중 어느 한 항에 있어서,머신 러닝 모델은 컴퓨터 비전 모델인, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>25. 제1항 내지 제24항 중 어느 한 항에 있어서,제1 소프트웨어 애플리케이션은 소프트웨어 개발 및 테스팅 애플리케이션인, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>26. 제1항 내지 제25항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 기판은 복수의 광자 기판들 - 상기 복수의 광자 기판들 각각은 메모리 유닛들의 세트 및 각각의 광자 네트워크를 포함함 - 을 포함하며:상기 복수의 기판들의 광자 네트워크들 각각은 메모리 유닛들의 각각의 세트 중 어떤 것이 상기 적어도 하나의 프로세서에 의해 액세스될 수 있는지를 구성하도록 프로그래밍 가능한, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>27. 제1항 내지 제26항 중 어느 한 항에 있어서,광학 스위치를 더 포함하며, 상기 광학 스위치는 상기 적어도 하나의 프로세서에게 복수의 광자 기판의 다수의 광자 기판들에 걸쳐 분산되는 다수의 메모리 유닛들에 대한 액세스를 제공하도록 구성 가능한, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>28. 제1항 내지 제27항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 기판은 적어도 하나의 메모리 컨트롤러를 포함하고; 그리고상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 메모리 컨트롤러를 상기 복수의 메모리 유닛들과 인터커넥트하는 광학 회로를 포함하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>29. 제1항 내지 제28항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 네트워크는 복수의 전기/광학(electrical/optical; E/O) 트랜시버들을 포함하고, 상기 복수의 E/O 트랜시버들 각각은 상기 복수의 메모리 유닛들의 각각의 메모리 유닛을 광학 회로에 연결하는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>30. 제1항 내지 제29항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 기판은: 적어도 하나의 메모리 컨트롤러; 적어도 하나의 광섬유 접속부(fiber attach) - 상기 적어도 하나의 광섬유 접속부는 상기 적어도 하나의 광학 채널에 연결됨 - ; 및 적어도 하나의 E/O 트랜시버를 포함하고; 그리고상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 메모리 컨트롤러를 상기 적어도 하나의 광섬유 접속부에 연결하는 광학 회로를 포함하며, 상기 E/O 트랜시버는 상기 적어도 하나의 메모리 컨트롤러와 상기 적어도 하나의 광섬유 접속부 사이에서 송신되는 신호들을 변환하도록 구성되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>31. 제1항 내지 제30항 중 어느 한 항에 있어서,상기 적어도 하나의 광자 네트워크는 적어도 하나의 메모리 컨트롤러와 상기 복수의 메모리 유닛들 사이에서 복수의 전기적 연결들을 포함하며, 상기 복수의 전기적 연결들을 통해 상기 적어도 하나의 메모리 컨트롤러와 상기 복수의 메모리 유닛들 사이에서 데이터 신호들이 송신되는, 광자 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>32. 복수의 메모리 유닛들을 사용하여 병렬화된 데이터 프로세싱을 수행하기 위해 광자 네트워크를 사용하는 방법으로서,상기 광자 네트워크는 상기 복수의 메모리 유닛들 중 어떤 것이 제1 프로세서 및 제2 프로세서에 의해 액세스될 수 있는지를 구성하도록 프로그래밍 가능하고, 상기 광자 네트워크는 상기 제1 프로세서에 의한 상기 복수의 메모리 유닛들 중 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 그리고 상기 제2 프로세서에 의한 상기 복수의 메모리 유닛들 중 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 프로그래밍되고, 상기 방법은:상기 제1 프로세서에 의한 상기 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 그리고 상기 제2 프로세서에 의한 상기 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 상기 광자 네트워크를 프로그래밍하는 단계;상기 제1 프로세서에 의해, 상기 제2 메모리 유닛에 저장된 데이터를 사용하여 연산을 실행하여 출력을 획득하는 단계; 및상기 제1 프로세서의 실행과 병렬로 제2 프로세서에 의해, 상기 제1 메모리 유닛에 저장된 데이터를 사용하여 연산을 실행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서,상기 제1 프로세서에 의한 상기 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 그리고 상기 제2 프로세서에 의한 상기 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 상기 광자 네트워크를 프로그래밍하는 단계;상기 제1 프로세서에 의해, 상기 제1 메모리 유닛에 저장된 데이터를 사용하여 연산을 실행하는 단계;상기 제1 프로세서의 실행과 병렬로 상기 제2 프로세서에 의해, 상기 제2 메모리 유닛에 저장된 데이터를 사용하여 연산을 실행하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>34. 제32항 또는 제33항에 있어서,상기 제2 메모리 유닛에 저장된 상기 데이터를 사용하여 상기 제1 프로세서에 의해 실행되는 상기 연산의 결과를 상기 제2 메모리 유닛에 저장하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>35. 광자 기판 상에 배치되는 광자 네트워크로서,상기 광자 네트워크는 적어도 하나의 광학 채널을 통해 액세스 가능하고, 상기 광자 네트워크는:복수의 메모리 유닛들;상기 적어도 하나의 광학 채널을 통해 상기 복수의 메모리 유닛들 중 어떤 것이 액세스 가능한지를 제어하는 적어도 하나의 구성 가능한 광학 스위치; 및상기 적어도 하나의 광학 채널을 통해 데이터를 상기 복수의 메모리 유닛들로 그리고 상기 복수의 메모리 유닛들로부터 송신하기 위한 적어도 하나의 전기/광학(E/O) 트랜시버를 포함하는, 광자 네트워크.</claim></claimInfo><claimInfo><claim>36. 제35항에 있어서,제1 시간에, 상기 적어도 하나의 광학 스위치는 상기 적어도 하나의 광학 채널을 통한 상기 복수의 메모리 유닛들 중 제1 메모리 유닛에 대한 액세스를 가능하게 하도록 구성되고; 그리고상기 제1 시간에 후속하는 제2 시간에, 상기 적어도 하나의 광학 스위치는 상기 적어도 하나의 광학 채널을 통한 상기 복수의 메모리 유닛들 중 제2 메모리 유닛에 대한 액세스를 가능하게 하도록 구성되는, 광자 네트워크.</claim></claimInfo><claimInfo><claim>37. 제35항 또는 제36항에 있어서,제2 시간에, 상기 적어도 하나의 광학 스위치는 상기 적어도 하나의 광학 채널을 통한 제2 메모리 유닛에 대한 액세스를 디스에이블하도록 프로그래밍되는, 광자 네트워크.</claim></claimInfo><claimInfo><claim>38. 제35항 내지 제37항 중 어느 한 항에 있어서,메모리 컨트롤러를 더 포함하며, 상기 적어도 하나의 광학 스위치는 상기 메모리 컨트롤러에 의해 구성 가능한, 광자 네트워크.</claim></claimInfo><claimInfo><claim>39. 제35항 내지 제38항 중 어느 한 항에 있어서,광학 회로를 더 포함하며, 상기 광학 회로는 상기 적어도 하나의 구성 가능한 광학 스위치를 포함하는, 광자 네트워크.</claim></claimInfo><claimInfo><claim>40. 제35항 내지 제39항 중 어느 한 항에 있어서,상기 적어도 하나의 E/O 트랜시버는 상기 복수의 메모리 유닛들의 각각의 메모리 유닛들에 연결되는 복수의 E/O 트랜시버들을 포함하고; 그리고광학 회로는 상기 복수의 E/O 트랜시버들을 통해 메모리 컨트롤러를 상기 복수의 메모리 유닛들에 연결하는, 광자 네트워크.</claim></claimInfo><claimInfo><claim>41. 제35항 내지 제40항 중 어느 한 항에 있어서,광섬유 접속부를 더 포함하며:광학 회로는 상기 적어도 하나의 E/O 트랜시버를 통해 메모리 컨트롤러를 상기 광섬유 접속부에 연결하는, 광자 네트워크.</claim></claimInfo><claimInfo><claim>42. 광자 컴퓨팅 시스템을 제조하는 방법으로서,상기 방법은 상기 광자 컴퓨팅 시스템을:적어도 하나의 프로세서;적어도 하나의 광학 채널; 및상기 적어도 하나의 프로세서로부터 분리되는 적어도 하나의 광자 기판 - 상기 적어도 하나의 광자 기판은 복수의 메모리 유닛들 및 상기 적어도 하나의 프로세서를 상기 복수의 메모리 유닛들에 연결하기 위한 적어도 하나의 광자 네트워크를 포함함 - 을 포함하도록 제조하는 단계를 포함하고: 상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 광학 채널을 통해 상기 적어도 하나의 프로세서와 통신하고; 그리고 상기 적어도 하나의 광자 네트워크는 상기 적어도 하나의 프로세서가 상기 적어도 하나의 광학 채널을 통해 상기 적어도 하나의 광자 기판의 상기 복수의 메모리 유닛들 중 어떤 것에 액세스할 수 있는지를 구성하도록 프로그래밍 가능한, 광자 컴퓨팅 시스템을 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 매사추세츠주 보스턴 스위트 **** 섬머 스트리트 ***</address><code>520200930224</code><country>미국</country><engName>LIGHTMATTER, INC.</engName><name>라이트매터, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 텍사스...</address><code> </code><country>미국</country><engName>TURNER, Robert</engName><name>터너, 로버트</name></inventorInfo><inventorInfo><address>미국 ***** 메사추...</address><code> </code><country>인도네시아</country><engName>BUNANDAR, Darius</engName><name>부난다르, 다리우스</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920010003368</code><country>대한민국</country><engName>Kim Yeon Song</engName><name>김연송</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.08.04</priorityApplicationDate><priorityApplicationNumber>63/395,311</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.02.27</receiptDate><receiptNumber>1-1-2025-0228338-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.03.05</receiptDate><receiptNumber>1-5-2025-0037727-89</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257006708.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9302b81fc56f5bca417a3439bfcf40e4c7efff07f1699682ad1e11e47bf820e1f234acb760278c278049c143f8df84c64085f3ceaa0f608d84</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffd76965aee89ce4c6838e6de401b2f50d28dfa7a99a8adb75a262f9ae66ce149e7486caf339036f4ea25fc52c491b82edb0e1cf9e64a1501</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>