TimeQuest Timing Analyzer report for top
Tue May 21 10:39:12 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'fir_clk'
 13. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 14. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 15. Slow 1200mV 85C Model Setup: 'rec_sclk'
 16. Slow 1200mV 85C Model Setup: 'i2s_clk'
 17. Slow 1200mV 85C Model Setup: 'ecg_rx_req'
 18. Slow 1200mV 85C Model Setup: 'ecg_ss_n'
 19. Slow 1200mV 85C Model Hold: 'ecg_ss_n'
 20. Slow 1200mV 85C Model Hold: 'fir_clk'
 21. Slow 1200mV 85C Model Hold: 'ecg_rx_req'
 22. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 23. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 24. Slow 1200mV 85C Model Hold: 'i2s_clk'
 25. Slow 1200mV 85C Model Hold: 'rec_sclk'
 26. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 27. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 28. Slow 1200mV 85C Model Removal: 'rec_sclk'
 29. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 30. Slow 1200mV 85C Model Minimum Pulse Width: 'fir_clk'
 31. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 32. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_rx_req'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Output Enable Times
 44. Minimum Output Enable Times
 45. Output Disable Times
 46. Minimum Output Disable Times
 47. Slow 1200mV 85C Model Metastability Report
 48. Slow 1200mV 0C Model Fmax Summary
 49. Slow 1200mV 0C Model Setup Summary
 50. Slow 1200mV 0C Model Hold Summary
 51. Slow 1200mV 0C Model Recovery Summary
 52. Slow 1200mV 0C Model Removal Summary
 53. Slow 1200mV 0C Model Minimum Pulse Width Summary
 54. Slow 1200mV 0C Model Setup: 'fir_clk'
 55. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 56. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 57. Slow 1200mV 0C Model Setup: 'rec_sclk'
 58. Slow 1200mV 0C Model Setup: 'i2s_clk'
 59. Slow 1200mV 0C Model Setup: 'ecg_rx_req'
 60. Slow 1200mV 0C Model Setup: 'ecg_ss_n'
 61. Slow 1200mV 0C Model Hold: 'ecg_ss_n'
 62. Slow 1200mV 0C Model Hold: 'fir_clk'
 63. Slow 1200mV 0C Model Hold: 'ecg_rx_req'
 64. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 65. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 66. Slow 1200mV 0C Model Hold: 'i2s_clk'
 67. Slow 1200mV 0C Model Hold: 'rec_sclk'
 68. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 69. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 70. Slow 1200mV 0C Model Removal: 'rec_sclk'
 71. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 72. Slow 1200mV 0C Model Minimum Pulse Width: 'fir_clk'
 73. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 76. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'
 77. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Propagation Delay
 84. Minimum Propagation Delay
 85. Output Enable Times
 86. Minimum Output Enable Times
 87. Output Disable Times
 88. Minimum Output Disable Times
 89. Slow 1200mV 0C Model Metastability Report
 90. Fast 1200mV 0C Model Setup Summary
 91. Fast 1200mV 0C Model Hold Summary
 92. Fast 1200mV 0C Model Recovery Summary
 93. Fast 1200mV 0C Model Removal Summary
 94. Fast 1200mV 0C Model Minimum Pulse Width Summary
 95. Fast 1200mV 0C Model Setup: 'fir_clk'
 96. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 97. Fast 1200mV 0C Model Setup: 'rec_sclk'
 98. Fast 1200mV 0C Model Setup: 'rec_ss_n'
 99. Fast 1200mV 0C Model Setup: 'i2s_clk'
100. Fast 1200mV 0C Model Setup: 'ecg_rx_req'
101. Fast 1200mV 0C Model Setup: 'ecg_ss_n'
102. Fast 1200mV 0C Model Hold: 'ecg_ss_n'
103. Fast 1200mV 0C Model Hold: 'fir_clk'
104. Fast 1200mV 0C Model Hold: 'ecg_rx_req'
105. Fast 1200mV 0C Model Hold: 'rec_ss_n'
106. Fast 1200mV 0C Model Hold: 'ecg_sclk'
107. Fast 1200mV 0C Model Hold: 'i2s_clk'
108. Fast 1200mV 0C Model Hold: 'rec_sclk'
109. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
110. Fast 1200mV 0C Model Recovery: 'rec_sclk'
111. Fast 1200mV 0C Model Removal: 'rec_sclk'
112. Fast 1200mV 0C Model Removal: 'ecg_sclk'
113. Fast 1200mV 0C Model Minimum Pulse Width: 'fir_clk'
114. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
115. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
116. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
117. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
118. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
119. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'
120. Setup Times
121. Hold Times
122. Clock to Output Times
123. Minimum Clock to Output Times
124. Propagation Delay
125. Minimum Propagation Delay
126. Output Enable Times
127. Minimum Output Enable Times
128. Output Disable Times
129. Minimum Output Disable Times
130. Fast 1200mV 0C Model Metastability Report
131. Multicorner Timing Analysis Summary
132. Setup Times
133. Hold Times
134. Clock to Output Times
135. Minimum Clock to Output Times
136. Propagation Delay
137. Minimum Propagation Delay
138. Board Trace Model Assignments
139. Input Transition Times
140. Slow Corner Signal Integrity Metrics
141. Fast Corner Signal Integrity Metrics
142. Setup Transfers
143. Hold Transfers
144. Recovery Transfers
145. Removal Transfers
146. Report TCCS
147. Report RSKM
148. Unconstrained Paths
149. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------------------------+
; SDC File List                                              ;
+------------------------+--------+--------------------------+
; SDC File Path          ; Status ; Read at                  ;
+------------------------+--------+--------------------------+
; LP1000/LP1000_0002.sdc ; OK     ; Tue May 21 10:39:05 2019 ;
+------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; ecg_rx_req ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_rx_req } ;
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk }   ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n }   ;
; fir_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fir_clk }    ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }    ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk }   ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 163.56 MHz ; 163.56 MHz      ; rec_sclk   ;                                                               ;
; 197.47 MHz ; 197.47 MHz      ; ecg_sclk   ;                                                               ;
; 198.73 MHz ; 198.73 MHz      ; fir_clk    ;                                                               ;
; 496.52 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -4.032 ; -1400.995     ;
; rec_ss_n   ; -2.986 ; -69.825       ;
; ecg_sclk   ; -2.886 ; -92.904       ;
; rec_sclk   ; -2.557 ; -88.631       ;
; i2s_clk    ; -1.014 ; -44.483       ;
; ecg_rx_req ; -0.180 ; -0.235        ;
; ecg_ss_n   ; -0.002 ; -0.002        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -0.496 ; -9.422        ;
; fir_clk    ; -0.363 ; -0.385        ;
; ecg_rx_req ; -0.284 ; -4.334        ;
; rec_ss_n   ; 0.180  ; 0.000         ;
; ecg_sclk   ; 0.266  ; 0.000         ;
; i2s_clk    ; 0.358  ; 0.000         ;
; rec_sclk   ; 0.381  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; ecg_sclk ; -2.451 ; -85.497            ;
; rec_sclk ; -0.834 ; -2.935             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -0.099 ; -2.842            ;
; ecg_sclk ; 0.546  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; fir_clk    ; -3.000 ; -1323.534                   ;
; rec_sclk   ; -3.000 ; -92.000                     ;
; ecg_sclk   ; -3.000 ; -90.000                     ;
; i2s_clk    ; -3.000 ; -55.000                     ;
; ecg_rx_req ; -3.000 ; -3.000                      ;
; ecg_ss_n   ; -3.000 ; -3.000                      ;
; rec_ss_n   ; -3.000 ; -3.000                      ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -4.032 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.207     ; 4.628      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.954 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.556      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.935 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.190     ; 4.548      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
; -3.934 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.201     ; 4.536      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.986 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.076     ; 1.980      ;
; -2.946 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.076     ; 1.940      ;
; -2.859 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.193     ; 1.226      ;
; -2.808 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.193     ; 1.175      ;
; -2.553 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.002      ; 2.211      ;
; -2.497 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.193     ; 0.864      ;
; -2.472 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.084     ; 1.994      ;
; -2.469 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.084     ; 1.991      ;
; -2.381 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.075     ; 1.524      ;
; -2.337 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.002      ; 1.995      ;
; -2.330 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.204     ; 1.222      ;
; -2.313 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.194     ; 1.576      ;
; -2.281 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.204     ; 1.173      ;
; -2.251 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.082     ; 2.001      ;
; -2.242 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.082     ; 1.992      ;
; -2.234 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.106     ; 1.576      ;
; -2.198 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.836      ; 2.886      ;
; -2.196 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.117     ; 1.225      ;
; -2.195 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.106     ; 1.537      ;
; -2.177 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.040      ; 1.945      ;
; -2.156 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.040      ; 1.924      ;
; -2.146 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.117     ; 1.175      ;
; -2.142 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.012      ; 2.112      ;
; -2.123 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.012      ; 2.093      ;
; -2.108 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.202     ; 1.228      ;
; -2.091 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.191     ; 1.356      ;
; -2.088 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.074     ; 1.980      ;
; -2.083 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.223     ; 1.446      ;
; -2.069 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.068     ; 1.979      ;
; -2.061 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.396     ; 1.359      ;
; -2.059 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.202     ; 1.179      ;
; -2.058 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.173      ; 2.353      ;
; -2.054 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.944      ;
; -2.046 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.074     ; 1.938      ;
; -2.034 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.075     ; 1.177      ;
; -2.034 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.104     ; 2.026      ;
; -2.033 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.023      ; 2.174      ;
; -2.015 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.105     ; 1.996      ;
; -2.013 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.396     ; 1.311      ;
; -2.002 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.105     ; 1.983      ;
; -1.973 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.204     ; 0.865      ;
; -1.970 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.320     ; 1.224      ;
; -1.964 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.104     ; 1.956      ;
; -1.962 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.010      ; 1.935      ;
; -1.956 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.194     ; 1.374      ;
; -1.946 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.186     ; 1.228      ;
; -1.945 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.010      ; 1.918      ;
; -1.924 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.278     ; 1.850      ;
; -1.921 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.320     ; 1.175      ;
; -1.917 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.062     ; 1.977      ;
; -1.911 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.194     ; 1.174      ;
; -1.909 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.191     ; 1.174      ;
; -1.905 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.194     ; 1.323      ;
; -1.902 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.278     ; 1.828      ;
; -1.896 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.186     ; 1.178      ;
; -1.879 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.106     ; 1.226      ;
; -1.873 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.224     ; 1.225      ;
; -1.865 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.012     ; 1.984      ;
; -1.863 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.015     ; 1.979      ;
; -1.847 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.026      ; 1.999      ;
; -1.843 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.733      ;
; -1.842 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.068     ; 1.752      ;
; -1.840 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.189     ; 1.228      ;
; -1.840 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.026      ; 1.992      ;
; -1.837 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.094     ; 1.359      ;
; -1.835 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.117     ; 0.864      ;
; -1.829 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.188     ; 1.226      ;
; -1.828 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.106     ; 1.175      ;
; -1.828 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.173      ; 2.123      ;
; -1.824 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.224     ; 1.176      ;
; -1.812 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.223     ; 1.175      ;
; -1.795 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.012      ; 1.932      ;
; -1.794 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.180     ; 1.226      ;
; -1.790 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.189     ; 1.178      ;
; -1.784 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.012      ; 1.921      ;
; -1.780 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.188     ; 1.177      ;
; -1.759 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.023      ; 1.900      ;
; -1.748 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.202     ; 0.868      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.180     ; 1.176      ;
; -1.732 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.131     ; 1.222      ;
; -1.731 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.128     ; 1.224      ;
; -1.724 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.075     ; 0.867      ;
; -1.712 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.092     ; 1.228      ;
; -1.712 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.104     ; 1.223      ;
; -1.712 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.058      ; 1.382      ;
; -1.709 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.073     ; 1.723      ;
; -1.709 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.073     ; 1.723      ;
; -1.704 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.396     ; 1.002      ;
; -1.702 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.072     ; 1.725      ;
; -1.698 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.072     ; 1.721      ;
; -1.691 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.062     ; 1.751      ;
; -1.682 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.131     ; 1.172      ;
; -1.682 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.128     ; 1.175      ;
; -1.670 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.203     ; 1.551      ;
; -1.665 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.058      ; 1.335      ;
; -1.665 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.710      ;
; -1.663 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.092     ; 1.179      ;
; -1.663 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.104     ; 1.174      ;
; -1.656 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.094     ; 1.178      ;
; -1.647 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.203     ; 1.528      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.886 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.321     ; 1.050      ;
; -2.846 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.322     ; 1.009      ;
; -2.844 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.323     ; 1.006      ;
; -2.841 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.413     ; 0.913      ;
; -2.814 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.350     ; 0.949      ;
; -2.784 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.091     ; 1.178      ;
; -2.774 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.326     ; 0.933      ;
; -2.773 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.431     ; 0.827      ;
; -2.770 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.090     ; 1.165      ;
; -2.749 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.321     ; 0.913      ;
; -2.738 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.318     ; 0.905      ;
; -2.735 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.321     ; 0.899      ;
; -2.718 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.300     ; 0.903      ;
; -2.706 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.306     ; 0.885      ;
; -2.702 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.306     ; 0.881      ;
; -2.691 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.303     ; 0.873      ;
; -2.680 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.097     ; 1.068      ;
; -2.636 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.232     ; 0.889      ;
; -2.632 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.100     ; 1.017      ;
; -2.625 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.228     ; 0.882      ;
; -2.619 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.218     ; 0.886      ;
; -2.618 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.230     ; 0.873      ;
; -2.618 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.098     ; 1.005      ;
; -2.615 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.227     ; 0.873      ;
; -2.615 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.231     ; 0.869      ;
; -2.570 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.321     ; 0.734      ;
; -2.569 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.195     ; 0.859      ;
; -2.538 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.321     ; 0.702      ;
; -2.519 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.301     ; 0.703      ;
; -2.500 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.099     ; 0.886      ;
; -2.499 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.214      ; 3.728      ;
; -2.492 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.091     ; 0.886      ;
; -2.491 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.098     ; 0.878      ;
; -2.485 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.090     ; 0.880      ;
; -2.480 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.090     ; 0.875      ;
; -2.473 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.230     ; 0.728      ;
; -2.464 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.078     ; 3.401      ;
; -2.403 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.322     ; 0.566      ;
; -2.401 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.323     ; 0.563      ;
; -2.349 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.098     ; 0.736      ;
; -2.342 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.113     ; 0.714      ;
; -2.341 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.098     ; 0.728      ;
; -2.323 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.090     ; 0.718      ;
; -2.287 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.078     ; 3.224      ;
; -2.256 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.676      ;
; -2.251 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.306     ; 0.430      ;
; -2.242 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.303     ; 0.424      ;
; -2.216 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.099      ; 3.330      ;
; -2.177 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.429      ; 3.621      ;
; -2.177 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.429      ; 3.621      ;
; -2.177 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.429      ; 3.621      ;
; -2.177 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.429      ; 3.621      ;
; -2.173 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.231     ; 0.427      ;
; -2.169 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.091     ; 0.563      ;
; -2.168 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.090     ; 0.563      ;
; -2.166 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.227     ; 0.424      ;
; -2.155 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.078     ; 3.092      ;
; -2.126 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 3.068      ;
; -2.109 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 3.051      ;
; -2.042 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.091     ; 0.436      ;
; -2.040 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.090     ; 0.435      ;
; -2.039 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.099      ; 3.153      ;
; -2.032 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.475     ; 2.072      ;
; -2.014 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.956      ;
; -2.011 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.953      ;
; -1.999 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.633      ; 3.647      ;
; -1.999 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.633      ; 3.647      ;
; -1.999 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.633      ; 3.647      ;
; -1.999 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.633      ; 3.647      ;
; -1.999 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.633      ; 3.647      ;
; -1.999 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.323     ; 2.191      ;
; -1.974 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.637      ; 3.626      ;
; -1.974 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.637      ; 3.626      ;
; -1.974 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.637      ; 3.626      ;
; -1.974 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.637      ; 3.626      ;
; -1.974 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.637      ; 3.626      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.434      ; 3.420      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.434      ; 3.420      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.434      ; 3.420      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.434      ; 3.420      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.434      ; 3.420      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.434      ; 3.420      ;
; -1.940 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.647      ; 3.602      ;
; -1.940 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.647      ; 3.602      ;
; -1.940 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.647      ; 3.602      ;
; -1.940 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.647      ; 3.602      ;
; -1.922 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.099      ; 3.036      ;
; -1.907 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.849      ;
; -1.895 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.462     ; 1.948      ;
; -1.883 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.118      ; 3.016      ;
; -1.866 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.118      ; 2.999      ;
; -1.851 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.793      ;
; -1.806 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.963      ;
; -1.806 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.963      ;
; -1.806 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.963      ;
; -1.806 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.963      ;
; -1.789 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.946      ;
; -1.789 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.946      ;
; -1.789 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.946      ;
; -1.789 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.946      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.557 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.030     ; 3.042      ;
; -2.545 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.030     ; 3.030      ;
; -2.522 ; SPI_slave:rec_spi_ports|bit_cnt[10]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.118      ; 3.655      ;
; -2.498 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.274     ; 2.739      ;
; -2.451 ; SPI_slave:rec_spi_ports|bit_cnt[9]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.118      ; 3.584      ;
; -2.444 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.269     ; 2.690      ;
; -2.443 ; SPI_slave:rec_spi_ports|bit_cnt[8]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.118      ; 3.576      ;
; -2.425 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.259     ; 2.681      ;
; -2.409 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.259     ; 2.665      ;
; -2.394 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.034     ; 2.875      ;
; -2.358 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.343      ;
; -2.358 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.343      ;
; -2.358 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.343      ;
; -2.358 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.343      ;
; -2.343 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.328      ;
; -2.343 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.328      ;
; -2.343 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.328      ;
; -2.343 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.328      ;
; -2.334 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.246     ; 2.603      ;
; -2.322 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.030     ; 2.807      ;
; -2.315 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.246     ; 2.584      ;
; -2.312 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.259     ; 2.568      ;
; -2.284 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.003      ; 2.802      ;
; -2.281 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.003      ; 2.799      ;
; -2.268 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.274     ; 2.509      ;
; -2.253 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.034     ; 2.734      ;
; -2.249 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.259     ; 2.505      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.027     ; 3.235      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.027     ; 3.235      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.027     ; 3.235      ;
; -2.247 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.027     ; 3.235      ;
; -2.244 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.003      ; 2.762      ;
; -2.240 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.034     ; 2.721      ;
; -2.239 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.274     ; 2.480      ;
; -2.238 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.274     ; 2.479      ;
; -2.236 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.269     ; 2.482      ;
; -2.235 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.003      ; 2.753      ;
; -2.223 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.259     ; 2.479      ;
; -2.222 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.486      ;
; -2.222 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.486      ;
; -2.222 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.486      ;
; -2.222 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.486      ;
; -2.218 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.259     ; 2.474      ;
; -2.216 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.480      ;
; -2.216 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.480      ;
; -2.206 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.470      ;
; -2.201 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.048     ; 3.168      ;
; -2.201 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.048     ; 3.168      ;
; -2.197 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.246     ; 2.466      ;
; -2.188 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.246     ; 2.457      ;
; -2.186 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.048     ; 3.153      ;
; -2.186 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.048     ; 3.153      ;
; -2.184 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.146      ;
; -2.184 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.146      ;
; -2.184 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.146      ;
; -2.180 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.246     ; 2.449      ;
; -2.177 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.246     ; 2.446      ;
; -2.175 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.269     ; 2.421      ;
; -2.171 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.435      ;
; -2.169 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.131      ;
; -2.169 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.131      ;
; -2.169 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.053     ; 3.131      ;
; -2.167 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.251     ; 2.431      ;
; -2.156 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.133      ;
; -2.156 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.133      ;
; -2.156 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.133      ;
; -2.156 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.133      ;
; -2.156 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.034     ; 2.637      ;
; -2.154 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.269     ; 2.400      ;
; -2.143 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.271     ; 2.387      ;
; -2.143 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.003      ; 2.661      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 3.344      ;
; -2.142 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 3.344      ;
; -2.141 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.118      ;
; -2.141 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.118      ;
; -2.141 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.118      ;
; -2.141 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 3.118      ;
; -2.139 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.271     ; 2.383      ;
; -2.136 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.003      ; 2.654      ;
; -2.127 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 3.329      ;
; -2.127 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.187      ; 3.329      ;
; -2.121 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.271     ; 2.365      ;
; -2.116 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.271     ; 2.360      ;
; -2.116 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.105     ; 2.526      ;
; -2.102 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.275     ; 2.342      ;
; -2.097 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.087      ;
; -2.097 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.087      ;
; -2.097 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.087      ;
; -2.096 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.147      ; 3.258      ;
; -2.090 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.045     ; 3.060      ;
; -2.090 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.045     ; 3.060      ;
; -2.082 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.072      ;
; -2.082 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.072      ;
; -2.082 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 3.072      ;
; -2.081 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.147      ; 3.243      ;
; -2.079 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.064      ;
; -2.079 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.064      ;
; -2.079 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.064      ;
; -2.079 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.030     ; 3.064      ;
; -2.073 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.050     ; 3.038      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.014 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.950      ;
; -1.014 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.950      ;
; -1.014 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.059     ; 1.950      ;
; -1.009 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.930      ;
; -1.009 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.930      ;
; -1.009 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.930      ;
; -0.994 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.921      ;
; -0.994 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.921      ;
; -0.982 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.904      ;
; -0.982 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.904      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.893      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.893      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.893      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.893      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.897      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.897      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.897      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.897      ;
; -0.972 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.897      ;
; -0.963 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.888      ;
; -0.963 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.888      ;
; -0.963 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.888      ;
; -0.963 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.888      ;
; -0.952 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.873      ;
; -0.952 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.873      ;
; -0.952 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.873      ;
; -0.952 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.873      ;
; -0.945 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.867      ;
; -0.939 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.865      ;
; -0.939 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.865      ;
; -0.914 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.847      ;
; -0.914 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.847      ;
; -0.897 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.831      ;
; -0.897 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.831      ;
; -0.897 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.831      ;
; -0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.827      ;
; -0.894 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.827      ;
; -0.694 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.627      ;
; -0.694 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.627      ;
; -0.536 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.072     ; 1.459      ;
; -0.478 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.047     ; 1.426      ;
; -0.477 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.408      ;
; -0.469 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 1.414      ;
; -0.457 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.378      ;
; -0.442 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.050     ; 1.387      ;
; -0.394 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.334      ;
; -0.386 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.052     ; 1.329      ;
; -0.381 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.074     ; 1.302      ;
; -0.372 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.069     ; 1.298      ;
; -0.368 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.295      ;
; -0.368 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.073     ; 1.290      ;
; -0.365 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.049     ; 1.311      ;
; -0.305 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.245      ;
; -0.303 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.237      ;
; -0.219 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.150      ;
; -0.173 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.107      ;
; -0.134 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.068      ;
; -0.081 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.070     ; 1.006      ;
; -0.050 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.983      ;
; -0.048 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.982      ;
; -0.048 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.981      ;
; 0.087  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.846      ;
; 0.089  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.844      ;
; 0.105  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.828      ;
; 0.232  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.701      ;
; 0.233  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.700      ;
; 0.234  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.700      ;
; 0.234  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.700      ;
; 0.235  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.699      ;
; 0.235  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.699      ;
; 0.235  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.699      ;
; 0.235  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.699      ;
; 0.235  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.699      ;
; 0.235  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.698      ;
; 0.236  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.697      ;
; 0.236  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.698      ;
; 0.236  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.698      ;
; 0.236  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.698      ;
; 0.236  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.698      ;
; 0.236  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.698      ;
; 0.237  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.697      ;
; 0.237  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.697      ;
; 0.237  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.696      ;
; 0.237  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.696      ;
; 0.238  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.696      ;
; 0.238  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.696      ;
; 0.238  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.696      ;
; 0.238  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.695      ;
; 0.238  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.696      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 0.637      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_rx_req'                                                                                                               ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.180 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.527      ; 1.762      ;
; -0.055 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.260      ; 1.549      ;
; 0.009  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.198      ; 1.422      ;
; 0.013  ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.205      ; 1.423      ;
; 0.016  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.197      ; 1.412      ;
; 0.017  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.206      ; 1.422      ;
; 0.025  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.527      ; 1.757      ;
; 0.033  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.197      ; 1.395      ;
; 0.034  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.196      ; 1.396      ;
; 0.043  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.398      ; 1.472      ;
; 0.046  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.209      ; 1.397      ;
; 0.057  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.520      ; 1.696      ;
; 0.103  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.260      ; 1.550      ;
; 0.122  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.374      ; 1.645      ;
; 0.143  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.518      ; 1.767      ;
; 0.146  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.519      ; 1.766      ;
; 0.149  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.528      ; 1.771      ;
; 0.161  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.195      ; 1.426      ;
; 0.164  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.206      ; 1.435      ;
; 0.167  ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.198      ; 1.423      ;
; 0.171  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.257      ; 1.478      ;
; 0.185  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.198      ; 1.406      ;
; 0.198  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.196      ; 1.390      ;
; 0.215  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.209      ; 1.386      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.002 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.705      ; 1.762      ;
; 0.123  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.438      ; 1.549      ;
; 0.187  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.376      ; 1.422      ;
; 0.191  ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.383      ; 1.423      ;
; 0.194  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.375      ; 1.412      ;
; 0.195  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.384      ; 1.422      ;
; 0.203  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.705      ; 1.757      ;
; 0.211  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.375      ; 1.395      ;
; 0.212  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.374      ; 1.396      ;
; 0.221  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.576      ; 1.472      ;
; 0.224  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.387      ; 1.397      ;
; 0.235  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.698      ; 1.696      ;
; 0.281  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.438      ; 1.550      ;
; 0.300  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.552      ; 1.645      ;
; 0.321  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.696      ; 1.767      ;
; 0.324  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.697      ; 1.766      ;
; 0.327  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.706      ; 1.771      ;
; 0.339  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.373      ; 1.426      ;
; 0.342  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.384      ; 1.435      ;
; 0.345  ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.376      ; 1.423      ;
; 0.349  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.435      ; 1.478      ;
; 0.363  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.376      ; 1.406      ;
; 0.376  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.374      ; 1.390      ;
; 0.393  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.387      ; 1.386      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.496 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.858      ; 1.392      ;
; -0.468 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.965      ; 1.527      ;
; -0.430 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.667      ; 1.267      ;
; -0.421 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.667      ; 1.276      ;
; -0.419 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.656      ; 1.267      ;
; -0.409 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.656      ; 1.277      ;
; -0.408 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.658      ; 1.280      ;
; -0.404 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.656      ; 1.282      ;
; -0.396 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.711      ; 1.345      ;
; -0.391 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.662      ; 1.301      ;
; -0.390 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.656      ; 1.296      ;
; -0.385 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.964      ; 1.609      ;
; -0.384 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.663      ; 1.309      ;
; -0.383 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.658      ; 1.305      ;
; -0.383 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.963      ; 1.610      ;
; -0.382 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.973      ; 1.621      ;
; -0.378 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.655      ; 1.307      ;
; -0.377 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.658      ; 1.311      ;
; -0.377 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.971      ; 1.624      ;
; -0.367 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.663      ; 1.326      ;
; -0.367 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.972      ; 1.635      ;
; -0.365 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.714      ; 1.379      ;
; -0.331 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.821      ; 1.520      ;
; -0.311 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.714      ; 1.433      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                  ; To Node                                                                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.363 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                     ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.418      ; 2.252      ;
; -0.176 ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                     ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.418      ; 2.439      ;
; -0.010 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                   ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.418      ; 2.605      ;
; -0.007 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.418      ; 2.608      ;
; -0.005 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.418      ; 2.610      ;
; 0.177  ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                   ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.418      ; 2.792      ;
; 0.180  ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.418      ; 2.795      ;
; 0.182  ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.418      ; 2.797      ;
; 0.301  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][22]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.382      ; 0.870      ;
; 0.302  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0] ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.415      ; 0.874      ;
; 0.302  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0] ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]~_Duplicate_2                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.415      ; 0.874      ;
; 0.306  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.873      ;
; 0.307  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][13]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.393      ; 0.887      ;
; 0.308  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][11]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.389      ; 0.884      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][1]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.879      ;
; 0.316  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][19]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.883      ;
; 0.318  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.886      ;
; 0.319  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.383      ; 0.889      ;
; 0.321  ; I2S:i2s_ports|r_sr_in[21]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][21]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.081      ; 0.599      ;
; 0.321  ; I2S:i2s_ports|r_sr_in[4]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][4]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.082      ; 0.600      ;
; 0.321  ; I2S:i2s_ports|l_sr_in[16]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][16]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.082      ; 0.600      ;
; 0.321  ; I2S:i2s_ports|l_sr_in[15]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][15]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.082      ; 0.600      ;
; 0.322  ; I2S:i2s_ports|r_sr_in[23]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.592      ;
; 0.322  ; I2S:i2s_ports|r_sr_in[18]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.082      ; 0.601      ;
; 0.323  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][23]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.891      ;
; 0.325  ; I2S:i2s_ports|l_sr_in[23]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.594      ;
; 0.326  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][6]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.893      ;
; 0.327  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][15]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.894      ;
; 0.328  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][20]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.895      ;
; 0.329  ; I2S:i2s_ports|r_sr_in[13]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][13]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.598      ;
; 0.329  ; I2S:i2s_ports|l_sr_in[7]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.598      ;
; 0.330  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][15]                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.894      ;
; 0.330  ; I2S:i2s_ports|r_sr_in[15]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][15]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.600      ;
; 0.330  ; I2S:i2s_ports|r_sr_in[12]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.599      ;
; 0.330  ; I2S:i2s_ports|r_sr_in[7]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.599      ;
; 0.330  ; I2S:i2s_ports|r_sr_in[0]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][0]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.599      ;
; 0.330  ; I2S:i2s_ports|l_sr_in[19]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.599      ;
; 0.330  ; I2S:i2s_ports|l_sr_in[18]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.599      ;
; 0.330  ; I2S:i2s_ports|l_sr_in[0]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][0]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.600      ;
; 0.331  ; I2S:i2s_ports|r_sr_in[10]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.600      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[22]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.600      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[21]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][21]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.600      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[10]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.601      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[8]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][8]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.600      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[6]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][6]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.600      ;
; 0.331  ; I2S:i2s_ports|l_sr_in[1]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.601      ;
; 0.332  ; I2S:i2s_ports|r_sr_in[16]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][16]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.602      ;
; 0.332  ; I2S:i2s_ports|l_sr_in[17]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.082      ; 0.611      ;
; 0.332  ; I2S:i2s_ports|l_sr_in[11]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.602      ;
; 0.332  ; I2S:i2s_ports|l_sr_in[5]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.601      ;
; 0.333  ; I2S:i2s_ports|r_sr_in[19]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.082      ; 0.612      ;
; 0.333  ; I2S:i2s_ports|r_sr_in[11]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.602      ;
; 0.333  ; I2S:i2s_ports|r_sr_in[5]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.082      ; 0.612      ;
; 0.335  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][14]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.381      ; 0.903      ;
; 0.335  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.081      ; 0.613      ;
; 0.339  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[3]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.366      ; 0.892      ;
; 0.339  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[7]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.375      ; 0.901      ;
; 0.340  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[3]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.375      ; 0.902      ;
; 0.341  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[2]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.366      ; 0.894      ;
; 0.342  ; I2S:i2s_ports|l_sr_in[12]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.612      ;
; 0.343  ; I2S:i2s_ports|r_sr_in[17]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.613      ;
; 0.343  ; I2S:i2s_ports|r_sr_in[3]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][3]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.613      ;
; 0.343  ; I2S:i2s_ports|l_sr_in[20]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][20]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.612      ;
; 0.343  ; I2S:i2s_ports|l_sr_in[13]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][13]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.612      ;
; 0.343  ; I2S:i2s_ports|l_sr_in[2]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.613      ;
; 0.344  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; I2S:i2s_ports|r_sr_in[20]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][20]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.073      ; 0.614      ;
; 0.344  ; I2S:i2s_ports|r_sr_in[14]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][14]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.613      ;
; 0.344  ; I2S:i2s_ports|r_sr_in[9]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][9]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.613      ;
; 0.344  ; I2S:i2s_ports|r_sr_in[2]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.613      ;
; 0.344  ; I2S:i2s_ports|l_sr_in[14]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][14]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.613      ;
; 0.344  ; I2S:i2s_ports|l_sr_in[3]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][3]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.613      ;
; 0.345  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][22]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.380      ; 0.912      ;
; 0.345  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[8]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.909      ;
; 0.345  ; I2S:i2s_ports|r_sr_in[8]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][8]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.614      ;
; 0.345  ; I2S:i2s_ports|r_sr_in[6]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][6]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.614      ;
; 0.345  ; I2S:i2s_ports|l_sr_in[9]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][9]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.614      ;
; 0.346  ; I2S:i2s_ports|r_sr_in[1]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.072      ; 0.615      ;
; 0.347  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.374      ; 0.908      ;
; 0.349  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[1]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.913      ;
; 0.350  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][5]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.379      ; 0.916      ;
; 0.351  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.366      ; 0.904      ;
; 0.351  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.435      ; 0.943      ;
; 0.354  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][8]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.379      ; 0.920      ;
; 0.358  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.061      ; 0.577      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.284 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.646      ; 1.392      ;
; -0.256 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.753      ; 1.527      ;
; -0.218 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.455      ; 1.267      ;
; -0.209 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.455      ; 1.276      ;
; -0.207 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.444      ; 1.267      ;
; -0.197 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.444      ; 1.277      ;
; -0.196 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.446      ; 1.280      ;
; -0.192 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.444      ; 1.282      ;
; -0.184 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.499      ; 1.345      ;
; -0.179 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.450      ; 1.301      ;
; -0.178 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.444      ; 1.296      ;
; -0.173 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.752      ; 1.609      ;
; -0.172 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.451      ; 1.309      ;
; -0.171 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.446      ; 1.305      ;
; -0.171 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.751      ; 1.610      ;
; -0.170 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.761      ; 1.621      ;
; -0.166 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.443      ; 1.307      ;
; -0.165 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.446      ; 1.311      ;
; -0.165 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.759      ; 1.624      ;
; -0.155 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.451      ; 1.326      ;
; -0.155 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.760      ; 1.635      ;
; -0.153 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.502      ; 1.379      ;
; -0.119 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.609      ; 1.520      ;
; -0.099 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.502      ; 1.433      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.342      ; 2.552      ;
; 0.326 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.172      ; 2.528      ;
; 0.337 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.195      ; 2.562      ;
; 0.340 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.240      ; 2.610      ;
; 0.344 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.243      ; 2.617      ;
; 0.348 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.194      ; 2.572      ;
; 0.365 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.299      ; 2.694      ;
; 0.395 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.242      ; 2.667      ;
; 0.409 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.192      ; 2.631      ;
; 0.410 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.242      ; 2.682      ;
; 0.411 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.092      ; 2.533      ;
; 0.419 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.243      ; 2.692      ;
; 0.433 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.095      ; 2.558      ;
; 0.449 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.194      ; 2.673      ;
; 0.462 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.095      ; 2.587      ;
; 0.479 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.102      ; 2.611      ;
; 0.493 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.418      ; 2.941      ;
; 0.502 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.085      ; 2.617      ;
; 0.505 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.103      ; 2.638      ;
; 0.519 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.083      ; 2.632      ;
; 0.588 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.419      ; 3.037      ;
; 0.611 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.078      ; 2.719      ;
; 0.617 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.437      ; 3.084      ;
; 0.644 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.342      ; 3.016      ;
; 1.042 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.234      ; 0.816      ;
; 1.133 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.064     ; 1.099      ;
; 1.150 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.348      ; 1.528      ;
; 1.161 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.088      ; 1.279      ;
; 1.176 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.104      ; 1.310      ;
; 1.180 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.071      ; 1.281      ;
; 1.185 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.072      ; 1.287      ;
; 1.196 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.083      ; 0.819      ;
; 1.197 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.082      ; 0.819      ;
; 1.200 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.081      ; 1.311      ;
; 1.202 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.076      ; 0.818      ;
; 1.205 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.071      ; 0.816      ;
; 1.208 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.070      ; 0.818      ;
; 1.229 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 0.817      ;
; 1.234 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.042      ; 0.816      ;
; 1.236 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.039      ; 0.815      ;
; 1.238 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.037      ; 0.815      ;
; 1.271 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.184      ; 1.485      ;
; 1.272 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.185      ; 1.487      ;
; 1.289 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.012     ; 0.817      ;
; 1.296 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.196      ; 1.522      ;
; 1.299 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.189      ; 1.518      ;
; 1.299 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.162      ; 1.491      ;
; 1.302 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.026     ; 0.816      ;
; 1.313 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.035     ; 0.818      ;
; 1.316 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.040     ; 0.816      ;
; 1.318 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.041     ; 0.817      ;
; 1.320 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.042     ; 0.818      ;
; 1.320 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.043     ; 0.817      ;
; 1.321 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.043     ; 0.818      ;
; 1.321 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.200      ; 1.551      ;
; 1.330 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.054     ; 0.816      ;
; 1.330 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.052     ; 0.818      ;
; 1.333 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.156      ; 1.519      ;
; 1.335 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.153      ; 1.518      ;
; 1.341 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.156      ; 1.527      ;
; 1.348 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.153      ; 1.531      ;
; 1.356 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.079     ; 0.817      ;
; 1.358 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.079     ; 0.819      ;
; 1.364 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.154      ; 1.548      ;
; 1.383 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.075      ; 1.488      ;
; 1.383 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.074      ; 1.487      ;
; 1.385 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.072      ; 1.487      ;
; 1.391 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.088      ; 1.509      ;
; 1.393 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.064     ; 1.359      ;
; 1.455 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.179     ; 0.816      ;
; 1.455 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.064      ; 1.549      ;
; 1.455 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.066      ; 1.551      ;
; 1.456 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.071      ; 1.557      ;
; 1.457 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.072      ; 1.559      ;
; 1.478 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.038      ; 1.546      ;
; 1.481 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.038      ; 1.549      ;
; 1.489 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.083      ; 1.112      ;
; 1.489 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.082      ; 1.111      ;
; 1.493 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.235      ; 1.268      ;
; 1.494 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.076      ; 1.110      ;
; 1.497 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.071      ; 1.108      ;
; 1.504 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.083      ; 1.127      ;
; 1.506 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.196      ; 1.732      ;
; 1.507 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.235      ; 1.282      ;
; 1.510 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.072      ; 1.612      ;
; 1.512 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.071      ; 1.123      ;
; 1.520 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.142     ; 1.408      ;
; 1.521 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 1.109      ;
; 1.527 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.042      ; 1.109      ;
; 1.527 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.039      ; 1.106      ;
; 1.531 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.037      ; 1.108      ;
; 1.537 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.048      ; 1.125      ;
; 1.541 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.042      ; 1.123      ;
; 1.543 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.039      ; 1.122      ;
; 1.547 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.037      ; 1.124      ;
; 1.547 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.185      ; 1.762      ;
; 1.547 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.189      ; 1.766      ;
; 1.569 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.162      ; 1.761      ;
; 1.582 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.012     ; 1.110      ;
; 1.589 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.200      ; 1.819      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.266 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.816      ; 3.269      ;
; 0.372 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 3.120      ;
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.395 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.593      ;
; 0.395 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.593      ;
; 0.411 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.612      ;
; 0.412 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.612      ;
; 0.412 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.612      ;
; 0.413 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.613      ;
; 0.413 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.613      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.414 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.415 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.613      ;
; 0.415 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.613      ;
; 0.418 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.616      ;
; 0.425 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.626      ;
; 0.432 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.633      ;
; 0.439 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.816      ; 3.442      ;
; 0.464 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.935      ; 3.586      ;
; 0.542 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.743      ;
; 0.544 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.816      ; 3.047      ;
; 0.545 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.743      ;
; 0.545 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.561      ; 3.293      ;
; 0.546 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.744      ;
; 0.551 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.749      ;
; 0.556 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.756      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.755      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.755      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.755      ;
; 0.557 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.757      ;
; 0.560 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.758      ;
; 0.562 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.763      ;
; 0.579 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.799      ; 1.035      ;
; 0.656 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.561      ; 2.904      ;
; 0.659 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 3.627      ;
; 0.694 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.631      ; 0.982      ;
; 0.696 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.935      ; 3.318      ;
; 0.698 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.543      ; 3.428      ;
; 0.700 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.311      ; 1.168      ;
; 0.710 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 3.470      ;
; 0.712 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 3.680      ;
; 0.714 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.631      ; 1.002      ;
; 0.717 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 3.685      ;
; 0.725 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.631      ; 1.013      ;
; 0.725 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.631      ; 1.013      ;
; 0.728 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.631      ; 1.016      ;
; 0.731 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 3.703      ;
; 0.731 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.816      ; 3.234      ;
; 0.736 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 3.496      ;
; 0.740 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 3.708      ;
; 0.748 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 3.716      ;
; 0.751 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.361      ; 1.269      ;
; 0.754 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 3.514      ;
; 0.756 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 3.516      ;
; 0.767 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 3.750      ;
; 0.768 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 3.751      ;
; 0.781 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 3.541      ;
; 0.787 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.986      ;
; 0.792 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 3.764      ;
; 0.796 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 3.779      ;
; 0.799 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 3.771      ;
; 0.799 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 3.782      ;
; 0.802 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 3.774      ;
; 0.810 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.046      ; 1.013      ;
; 0.810 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.046      ; 1.013      ;
; 0.812 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.046      ; 1.015      ;
; 0.813 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 1.012      ;
; 0.814 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.799      ; 1.270      ;
; 0.816 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 3.788      ;
; 0.828 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.056      ; 1.041      ;
; 0.830 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.056      ; 1.043      ;
; 0.831 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.056      ; 1.044      ;
; 0.839 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.330      ; 1.326      ;
; 0.842 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.330      ; 1.329      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.577      ;
; 0.379 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.598      ;
; 0.379 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.600      ;
; 0.383 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.601      ;
; 0.480 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.699      ;
; 0.524 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.743      ;
; 0.534 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.751      ;
; 0.567 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.786      ;
; 0.574 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.793      ;
; 0.638 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.856      ;
; 0.672 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 0.882      ;
; 0.762 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 0.981      ;
; 0.794 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.012      ;
; 0.816 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.058      ; 1.031      ;
; 0.886 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.104      ;
; 0.893 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 1.118      ;
; 0.930 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.137      ;
; 0.953 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.165      ;
; 0.983 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.074      ; 1.214      ;
; 1.000 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.212      ;
; 1.001 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.071      ; 1.229      ;
; 1.002 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.069      ; 1.228      ;
; 1.002 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.208      ;
; 1.036 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.072      ; 1.265      ;
; 1.051 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.075      ; 1.283      ;
; 1.069 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.059      ; 1.285      ;
; 1.070 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.072      ; 1.299      ;
; 1.076 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.282      ;
; 1.134 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.341      ;
; 1.396 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.614      ;
; 1.396 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.614      ;
; 1.396 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.614      ;
; 1.396 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.614      ;
; 1.396 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.614      ;
; 1.607 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.827      ;
; 1.607 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.827      ;
; 1.607 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.827      ;
; 1.609 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.828      ;
; 1.609 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.828      ;
; 1.609 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.828      ;
; 1.609 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.828      ;
; 1.609 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.828      ;
; 1.609 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.828      ;
; 1.627 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.846      ;
; 1.627 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.846      ;
; 1.627 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.846      ;
; 1.627 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.062      ; 1.846      ;
; 1.642 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.854      ;
; 1.642 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.854      ;
; 1.646 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.853      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.866      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.866      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.866      ;
; 1.660 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.866      ;
; 1.667 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.874      ;
; 1.667 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.050      ; 1.874      ;
; 1.671 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.881      ;
; 1.671 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.881      ;
; 1.671 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.881      ;
; 1.671 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.881      ;
; 1.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.880      ;
; 1.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.880      ;
; 1.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.880      ;
; 1.674 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.880      ;
; 1.681 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.891      ;
; 1.681 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.891      ;
; 1.681 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.891      ;
; 1.681 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.891      ;
; 1.681 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.891      ;
; 1.690 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.902      ;
; 1.690 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.902      ;
; 1.691 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.912      ;
; 1.691 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.912      ;
; 1.691 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.064      ; 1.912      ;
; 1.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.904      ;
; 1.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.904      ;
; 1.698 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.049      ; 1.904      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                             ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|ch_add2       ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|ch_add1       ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]     ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]     ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]     ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]     ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]     ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]     ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]     ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]    ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]    ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]    ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]    ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]    ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]    ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]    ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]    ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]    ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]    ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]    ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]    ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]    ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]    ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.397 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.593      ;
; 0.401 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.600      ;
; 0.401 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.599      ;
; 0.405 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.603      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[23]   ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.455 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 2.721      ;
; 0.458 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 2.724      ;
; 0.471 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.428      ; 1.056      ;
; 0.475 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.428      ; 1.060      ;
; 0.495 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.366      ; 3.048      ;
; 0.501 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.791      ;
; 0.501 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.329      ; 3.017      ;
; 0.502 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.792      ;
; 0.507 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.340      ; 1.004      ;
; 0.517 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.088      ; 0.762      ;
; 0.523 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.533      ; 3.243      ;
; 0.529 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.819      ;
; 0.538 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.290      ; 3.015      ;
; 0.538 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.340      ; 1.035      ;
; 0.538 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.340      ; 1.035      ;
; 0.539 ; SPI_slave:rec_spi_ports|bit_cnt[25]   ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.738      ;
; 0.540 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.822      ;
; 0.543 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.741      ;
; 0.544 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.743      ;
; 0.545 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.085      ; 2.817      ;
; 0.545 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.743      ;
; 0.546 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.085      ; 2.818      ;
; 0.548 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.744      ;
; 0.551 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.833      ;
; 0.553 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.838      ;
; 0.556 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 2.822      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[28]   ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.755      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[20]   ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.756      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[29]   ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.561 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.109      ; 2.857      ;
; 0.566 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.762      ;
; 0.567 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.852      ;
; 0.567 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.763      ;
; 0.568 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.764      ;
; 0.571 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.853      ;
; 0.571 ; SPI_slave:rec_spi_ports|bit_cnt[9]    ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.769      ;
; 0.580 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.247      ; 3.014      ;
; 0.599 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.889      ;
; 0.599 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.329      ; 3.115      ;
; 0.632 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.366      ; 3.185      ;
; 0.636 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.921      ;
; 0.640 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.143      ; 0.470      ;
; 0.648 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.793      ;
; 0.648 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.793      ;
; 0.649 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.931      ;
; 0.649 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.794      ;
; 0.652 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.797      ;
; 0.654 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.045      ; 0.856      ;
; 0.659 ; SPI_slave:rec_spi_ports|bit_cnt[16]   ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.488      ; 0.804      ;
; 0.659 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.045      ; 0.861      ;
; 0.671 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.331      ; 3.189      ;
; 0.674 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.366      ; 3.227      ;
; 0.681 ; SPI_slave:rec_spi_ports|bit_cnt[18]   ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.880      ;
; 0.685 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.884      ;
; 0.696 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.428      ; 1.281      ;
; 0.711 ; SPI_slave:rec_spi_ports|bit_cnt[21]   ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.910      ;
; 0.714 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.109      ; 3.010      ;
; 0.716 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.565      ; 0.938      ;
; 0.719 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.428      ; 1.304      ;
; 0.720 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.428      ; 1.305      ;
; 0.729 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.050      ; 0.466      ;
; 0.735 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.109      ; 3.031      ;
; 0.763 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.158      ; 0.608      ;
; 0.785 ; SPI_slave:rec_spi_ports|bit_cnt[19]   ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.984      ;
; 0.797 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.120     ; 0.364      ;
; 0.803 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.127     ; 0.363      ;
; 0.814 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.533      ; 3.034      ;
; 0.846 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.045      ; 1.048      ;
; 0.857 ; SPI_slave:rec_spi_ports|bit_cnt[27]   ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.090      ; 1.104      ;
; 0.866 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.191     ; 0.362      ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.451 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.474      ; 5.410      ;
; -2.451 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.474      ; 5.410      ;
; -2.451 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.474      ; 5.410      ;
; -2.451 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.474      ; 5.410      ;
; -2.451 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.474      ; 5.410      ;
; -2.451 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.474      ; 5.410      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.687      ; 5.403      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.673      ; 5.389      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.673      ; 5.389      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.673      ; 5.389      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.673      ; 5.389      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.673      ; 5.389      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.687      ; 5.403      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.687      ; 5.403      ;
; -2.231 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.687      ; 5.403      ;
; -2.225 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.677      ; 5.387      ;
; -2.225 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.677      ; 5.387      ;
; -2.225 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.677      ; 5.387      ;
; -2.225 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.677      ; 5.387      ;
; -2.225 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.677      ; 5.387      ;
; -2.028 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.469      ; 4.982      ;
; -2.028 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.469      ; 4.982      ;
; -2.028 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.469      ; 4.982      ;
; -2.028 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.469      ; 4.982      ;
; -1.709 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.474      ; 5.168      ;
; -1.709 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.474      ; 5.168      ;
; -1.709 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.474      ; 5.168      ;
; -1.709 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.474      ; 5.168      ;
; -1.709 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.474      ; 5.168      ;
; -1.709 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.474      ; 5.168      ;
; -1.493 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.673      ; 5.151      ;
; -1.493 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.673      ; 5.151      ;
; -1.493 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.673      ; 5.151      ;
; -1.493 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.673      ; 5.151      ;
; -1.493 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.673      ; 5.151      ;
; -1.490 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.687      ; 5.162      ;
; -1.490 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.687      ; 5.162      ;
; -1.490 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.687      ; 5.162      ;
; -1.490 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.687      ; 5.162      ;
; -1.488 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.677      ; 5.150      ;
; -1.488 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.677      ; 5.150      ;
; -1.488 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.677      ; 5.150      ;
; -1.488 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.677      ; 5.150      ;
; -1.488 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.677      ; 5.150      ;
; -1.314 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.469      ; 4.768      ;
; -1.314 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.469      ; 4.768      ;
; -1.314 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.469      ; 4.768      ;
; -1.314 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.469      ; 4.768      ;
; -1.082 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.238      ; 3.805      ;
; -1.055 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.255      ; 3.795      ;
; -1.055 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.255      ; 3.795      ;
; -1.055 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.255      ; 3.795      ;
; -1.055 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.255      ; 3.795      ;
; -1.055 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.255      ; 3.795      ;
; -1.055 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.255      ; 3.795      ;
; -0.931 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.233      ; 3.649      ;
; -0.931 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.233      ; 3.649      ;
; -0.931 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.233      ; 3.649      ;
; -0.931 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.233      ; 3.649      ;
; -0.931 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.233      ; 3.649      ;
; -0.931 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.233      ; 3.649      ;
; -0.931 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.233      ; 3.649      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.881 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.962      ; 3.328      ;
; -0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.237      ; 3.522      ;
; -0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.237      ; 3.522      ;
; -0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.237      ; 3.522      ;
; -0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.237      ; 3.522      ;
; -0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.237      ; 3.522      ;
; -0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.237      ; 3.522      ;
; -0.800 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.237      ; 3.522      ;
; -0.592 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.713      ; 3.790      ;
; -0.393 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.500        ; 2.468      ; 3.346      ;
; -0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.827      ; 3.701      ;
; -0.377 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.713      ; 4.075      ;
; -0.330 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.468      ; 3.283      ;
; -0.314 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.238      ; 3.537      ;
; -0.273 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.255      ; 3.513      ;
; -0.273 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.255      ; 3.513      ;
; -0.273 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.255      ; 3.513      ;
; -0.273 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.255      ; 3.513      ;
; -0.273 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.255      ; 3.513      ;
; -0.273 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.255      ; 3.513      ;
; -0.166 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.827      ; 3.978      ;
; -0.164 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.233      ; 3.382      ;
; -0.164 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.233      ; 3.382      ;
; -0.164 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.233      ; 3.382      ;
; -0.164 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.233      ; 3.382      ;
; -0.164 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.233      ; 3.382      ;
; -0.164 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.233      ; 3.382      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.834 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.168      ; 3.487      ;
; -0.798 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.209      ; 3.492      ;
; -0.564 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.168      ; 3.717      ;
; -0.502 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.209      ; 3.696      ;
; -0.462 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.442      ; 3.389      ;
; -0.170 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.442      ; 3.597      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.603      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.603      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.603      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.603      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.008      ; 2.603      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.029      ; 2.579      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.029      ; 2.579      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.029      ; 2.579      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.276      ; 2.784      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.276      ; 2.784      ;
; -0.023 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.276      ; 2.784      ;
; -0.017 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.185      ; 2.687      ;
; -0.005 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.241      ; 2.731      ;
; -0.005 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.241      ; 2.731      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.977      ; 2.451      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.977      ; 2.451      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.977      ; 2.451      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.977      ; 2.451      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.977      ; 2.451      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.977      ; 2.451      ;
; 0.011  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.977      ; 2.451      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.019      ; 2.488      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.019      ; 2.488      ;
; 0.016  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.019      ; 2.488      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.019  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.966      ; 2.432      ;
; 0.022  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.001      ; 2.464      ;
; 0.022  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.001      ; 2.464      ;
; 0.022  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.001      ; 2.464      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.026  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.989      ; 2.448      ;
; 0.041  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.016      ; 2.460      ;
; 0.041  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.016      ; 2.460      ;
; 0.041  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.016      ; 2.460      ;
; 0.041  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.016      ; 2.460      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.024      ; 2.461      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.024      ; 2.461      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.024      ; 2.461      ;
; 0.048  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.024      ; 2.461      ;
; 0.066  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.006      ; 2.425      ;
; 0.066  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.006      ; 2.425      ;
; 0.575  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.418      ;
; 0.575  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.418      ;
; 0.575  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.418      ;
; 0.575  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.418      ;
; 0.575  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.008      ; 2.418      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.029      ; 2.390      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.029      ; 2.390      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.029      ; 2.390      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.276      ; 2.610      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.276      ; 2.610      ;
; 0.651  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.276      ; 2.610      ;
; 0.662  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.185      ; 2.508      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.241      ; 2.560      ;
; 0.666  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.241      ; 2.560      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.692  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.966      ; 2.259      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.001      ; 2.287      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.001      ; 2.287      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.001      ; 2.287      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.977      ; 2.260      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.977      ; 2.260      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.977      ; 2.260      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.977      ; 2.260      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.977      ; 2.260      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.977      ; 2.260      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.977      ; 2.260      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.019      ; 2.302      ;
; 0.702  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.019      ; 2.302      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.099 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.085      ; 2.173      ;
; -0.099 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.085      ; 2.173      ;
; -0.087 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.203      ;
; -0.087 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.203      ;
; -0.087 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.203      ;
; -0.087 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.203      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.206      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.206      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.206      ;
; -0.076 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.095      ; 2.206      ;
; -0.060 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.225      ;
; -0.060 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.225      ;
; -0.060 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.098      ; 2.225      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.059 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.067      ; 2.195      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.054      ; 2.185      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.054      ; 2.185      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.054      ; 2.185      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.054      ; 2.185      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.054      ; 2.185      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.054      ; 2.185      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.054      ; 2.185      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 2.211      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 2.211      ;
; -0.055 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 2.211      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.046 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.043      ; 2.184      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.329      ; 2.473      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.329      ; 2.473      ;
; -0.036 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.272      ; 2.423      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.366      ; 2.521      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.366      ; 2.521      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.366      ; 2.521      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.109      ; 2.309      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.109      ; 2.309      ;
; 0.013  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.109      ; 2.309      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.337      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.337      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.337      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.337      ;
; 0.064  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.086      ; 2.337      ;
; 0.574  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.085      ; 2.346      ;
; 0.574  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.085      ; 2.346      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.381      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.381      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.381      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.381      ;
; 0.597  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.095      ; 2.379      ;
; 0.597  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.095      ; 2.379      ;
; 0.597  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.095      ; 2.379      ;
; 0.597  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.095      ; 2.379      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.614  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.067      ; 2.368      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 2.383      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 2.383      ;
; 0.617  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 2.383      ;
; 0.621  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.098      ; 2.406      ;
; 0.621  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.098      ; 2.406      ;
; 0.621  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.098      ; 2.406      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.622  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.043      ; 2.352      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.329      ; 2.640      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.329      ; 2.640      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.054      ; 2.371      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.054      ; 2.371      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.054      ; 2.371      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.054      ; 2.371      ;
; 0.630  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.054      ; 2.371      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.546 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.561      ; 3.294      ;
; 0.593 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.816      ; 3.596      ;
; 0.625 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.935      ; 3.747      ;
; 0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.327      ; 3.140      ;
; 0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.327      ; 3.140      ;
; 0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.327      ; 3.140      ;
; 0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.327      ; 3.140      ;
; 0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.327      ; 3.140      ;
; 0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.327      ; 3.140      ;
; 0.626 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.327      ; 3.140      ;
; 0.719 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.561      ; 3.467      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.746 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.040      ; 2.973      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.323      ; 3.261      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.323      ; 3.261      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.323      ; 3.261      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.323      ; 3.261      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.323      ; 3.261      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.323      ; 3.261      ;
; 0.751 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.323      ; 3.261      ;
; 0.792 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.561      ; 3.040      ;
; 0.830 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.816      ; 3.333      ;
; 0.854 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.346      ; 3.387      ;
; 0.854 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.346      ; 3.387      ;
; 0.854 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.346      ; 3.387      ;
; 0.854 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.346      ; 3.387      ;
; 0.854 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.346      ; 3.387      ;
; 0.854 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.346      ; 3.387      ;
; 0.855 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.935      ; 3.477      ;
; 0.895 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.328      ; 3.410      ;
; 0.979 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.561      ; 3.227      ;
; 1.384 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.327      ; 3.398      ;
; 1.384 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.327      ; 3.398      ;
; 1.384 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.327      ; 3.398      ;
; 1.384 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.327      ; 3.398      ;
; 1.384 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.327      ; 3.398      ;
; 1.384 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.327      ; 3.398      ;
; 1.384 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.327      ; 3.398      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.484 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.040      ; 3.211      ;
; 1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.323      ; 3.520      ;
; 1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.323      ; 3.520      ;
; 1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.323      ; 3.520      ;
; 1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.323      ; 3.520      ;
; 1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.323      ; 3.520      ;
; 1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.323      ; 3.520      ;
; 1.510 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.323      ; 3.520      ;
; 1.627 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.346      ; 3.660      ;
; 1.627 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.346      ; 3.660      ;
; 1.627 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.346      ; 3.660      ;
; 1.627 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.346      ; 3.660      ;
; 1.627 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.346      ; 3.660      ;
; 1.627 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.346      ; 3.660      ;
; 1.655 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.328      ; 3.670      ;
; 1.837 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.568      ; 4.592      ;
; 1.837 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.568      ; 4.592      ;
; 1.837 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.568      ; 4.592      ;
; 1.837 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.568      ; 4.592      ;
; 1.986 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 4.958      ;
; 1.986 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 4.958      ;
; 1.986 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 4.958      ;
; 1.986 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 4.958      ;
; 1.986 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.785      ; 4.958      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 4.970      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 4.970      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 4.970      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.796      ; 4.970      ;
; 1.991 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 4.959      ;
; 1.991 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 4.959      ;
; 1.991 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 4.959      ;
; 1.991 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 4.959      ;
; 1.991 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.781      ; 4.959      ;
; 2.216 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 4.976      ;
; 2.216 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 4.976      ;
; 2.216 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 4.976      ;
; 2.216 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 4.976      ;
; 2.216 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 4.976      ;
; 2.216 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.573      ; 4.976      ;
; 2.544 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.568      ; 4.799      ;
; 2.544 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.568      ; 4.799      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.112  ; 0.328        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; 0.082  ; 0.298        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_rx_req'                                                                         ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.368  ; 0.368        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.272  ; 0.272        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datac         ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datac         ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.278  ; 0.278        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.278  ; 0.278        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.279  ; 0.279        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.281  ; 0.281        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.281  ; 0.281        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.284  ; 0.284        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.297  ; 0.297        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.298  ; 0.298        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.299  ; 0.299        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.301  ; 0.301        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.304  ; 0.304        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|dataa           ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.264  ; 0.264        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.270  ; 0.270        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.276  ; 0.276        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.277  ; 0.277        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.280  ; 0.280        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.287  ; 0.287        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.292  ; 0.292        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.307  ; 0.307        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|dataa         ;
; 0.310  ; 0.310        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datab          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|dataa          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datac           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datac           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datac           ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datac          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datac          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 1.312  ; 1.484  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.795  ; 1.981  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 3.336  ; 3.816  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.255  ; 3.734  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 3.219  ; 3.692  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.443  ; 2.946  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.454  ; 0.570  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.684  ; 0.847  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 2.271  ; 2.808  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 2.262  ; 2.750  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.940  ; 2.429  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.914  ; 2.370  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 2.105  ; 2.603  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.926  ; 2.395  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 2.443  ; 2.946  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 2.054  ; 2.539  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.956  ; 2.423  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 2.225  ; 2.685  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.941  ; 2.405  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.966  ; 2.475  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.947  ; 2.429  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.914  ; 2.364  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 2.098  ; 2.624  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.884  ; 2.355  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 2.175  ; 2.619  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.910  ; 2.426  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 1.732  ; 2.189  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.134  ; 2.610  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 2.261  ; 2.798  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 2.162  ; 2.677  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 4.216  ; 4.636  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 2.610  ; 3.194  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.742  ; 0.941  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.919  ; 1.173  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.528  ; 2.940  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 2.712  ; 3.164  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.277  ; 2.719  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.340  ; 3.828  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.598  ; 1.095  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.650 ; -1.564 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.209 ; -1.110 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.201  ; 0.674  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.328  ; 0.771  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.007 ; 0.438  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; -0.055 ; 0.393  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.126  ; 0.599  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.251  ; 0.684  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.598  ; 1.095  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.301  ; 0.753  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.095  ; 0.522  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.343  ; 0.782  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.073  ; 0.506  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.450  ; 0.890  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.309  ; 0.721  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.169  ; 0.617  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.159  ; 0.609  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.047  ; 0.521  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.369  ; 0.777  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.128  ; 0.568  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.020  ; 0.442  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.087  ; 0.559  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.206  ; 0.701  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.240  ; 0.739  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.720  ; 2.212  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.720  ; 2.212  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.568  ; 0.770  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.628  ; 0.908  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.541  ; 2.990  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 3.049  ; 3.563  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.394  ; 1.828  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.394  ; 1.828  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.862  ; 2.307  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.392  ; 1.838  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.392  ; 1.838  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 2.027  ; 2.497  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.841  ; 2.330  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 2.988  ; 3.436  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 3.514  ; 3.926  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.578  ; 1.747  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.662  ; 4.083  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 4.010  ; 4.535  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 4.037  ; 4.578  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 4.225  ; 4.633  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 3.201  ; 3.526  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.386  ; 1.557  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.523  ; 3.915  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.610  ; 4.222  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.847  ; 4.386  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.915 ; -1.099 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.689 ; -0.900 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -2.807 ; -3.266 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.796 ; -3.249 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -2.759 ; -3.209 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -0.051 ; -0.155 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -0.051 ; -0.155 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -0.188 ; -0.346 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.788 ; -2.272 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.763 ; -2.199 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -1.462 ; -1.897 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.435 ; -1.863 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -1.568 ; -2.040 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -1.445 ; -1.862 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -2.001 ; -2.490 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.632 ; -2.077 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.537 ; -1.964 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -1.749 ; -2.185 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -1.456 ; -1.896 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -1.483 ; -1.937 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -1.464 ; -1.894 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -1.435 ; -1.858 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -1.608 ; -2.072 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -1.450 ; -1.906 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -1.681 ; -2.102 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -1.425 ; -1.892 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -1.300 ; -1.720 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.708 ; -2.170 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.778 ; -2.287 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.658 ; -2.146 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -3.017 ; -3.452 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -1.168 ; -1.686 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.261 ; -0.469 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.074 ; -0.296 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.956 ; -2.380 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.166 ; -2.595 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.824 ; -2.249 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.492 ; -2.932 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 2.497  ; 2.424  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 2.497  ; 2.424  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 2.406  ; 2.320  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.730  ; 0.284  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.651  ; 0.234  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.959  ; 0.540  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 1.007  ; 0.585  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.800  ; 0.351  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.836  ; 0.432  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.482  ; 0.008  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.798  ; 0.374  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.967  ; 0.551  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.743  ; 0.331  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.859  ; 0.448  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.936  ; 0.521  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.890  ; 0.490  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.876  ; 0.456  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.765  ; 0.339  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.913  ; 0.466  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.714  ; 0.318  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.939  ; 0.511  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.909  ; 0.516  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.879  ; 0.434  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.875  ; 0.392  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.831  ; 0.360  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -1.339 ; -1.810 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -1.339 ; -1.810 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.136  ; -0.086 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.323  ; 0.087  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.783 ; -2.198 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -2.095 ; -2.549 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -1.000 ; -1.414 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -1.000 ; -1.414 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.598 ; -1.009 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -1.001 ; -1.425 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -1.001 ; -1.425 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -1.465 ; -1.915 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -1.455 ; -1.922 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -2.246 ; -2.704 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -3.047 ; -3.462 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.485 ; -0.691 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -3.124 ; -3.522 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -3.522 ; -4.012 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -3.562 ; -4.077 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -1.508 ; -1.919 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -2.580 ; -2.967 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.344 ; -0.553 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -3.000 ; -3.399 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -3.027 ; -3.545 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -3.308 ; -3.825 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.534 ; 6.250 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.534 ; 6.250 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.459 ; 6.499 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 7.093 ; 7.107 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 7.126 ; 7.091 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.993 ; 7.016 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.433 ; 6.050 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.639 ; 6.418 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.392 ; 6.590 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.416 ; 6.341 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.433 ; 6.050 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.639 ; 6.418 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.392 ; 6.590 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.416 ; 6.341 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.311 ; 7.499 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.311 ; 7.499 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.837 ; 5.809 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.573 ; 6.690 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.573 ; 6.690 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.750 ; 5.761 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.625 ; 6.767 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.625 ; 6.767 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.739 ; 5.742 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.622 ; 5.596 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.894 ; 5.848 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.878 ; 5.837 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.604 ; 6.514 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.989 ; 5.889 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 6.198 ; 6.103 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.284 ; 5.949 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.410 ; 5.137 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.063 ; 4.837 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.667 ; 5.387 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.284 ; 5.949 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.410 ; 5.137 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.063 ; 4.837 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.942 ; 8.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.602 ; 7.519 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.158 ; 7.092 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.890 ; 7.829 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.725 ; 8.642 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.629 ; 7.564 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 7.334 ; 7.268 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 8.172 ; 8.146 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.356 ; 7.273 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.632 ; 7.551 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.739 ; 7.674 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 8.942 ; 8.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.489 ; 7.458 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 7.450 ; 7.447 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.748 ; 8.835 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.852 ; 7.836 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 8.085 ; 8.066 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.304 ; 7.280 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.796 ; 7.715 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.444 ; 7.378 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.141 ; 7.079 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.409 ; 7.346 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.395 ; 7.371 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.455 ; 7.388 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.709 ; 7.656 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.667 ; 5.387 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.389 ; 6.108 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.389 ; 6.108 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.295 ; 6.331 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.872 ; 6.851 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.894 ; 6.828 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.767 ; 6.756 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.282 ; 5.910 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.013 ; 6.200 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.216 ; 5.921 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.942 ; 6.023 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.282 ; 5.910 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.013 ; 6.200 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.216 ; 5.921 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.942 ; 6.023 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.129 ; 7.309 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.129 ; 7.309 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.707 ; 5.679 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.421 ; 6.533 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.421 ; 6.533 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.624 ; 5.632 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.472 ; 6.608 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.472 ; 6.608 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.613 ; 5.614 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.494 ; 5.467 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.761 ; 5.715 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.746 ; 5.704 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.367 ; 6.320 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.747 ; 5.704 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.951 ; 5.900 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.141 ; 5.813 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.778 ; 4.879 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.499 ; 4.584 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.878 ; 4.941 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.141 ; 5.813 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.778 ; 4.879 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.499 ; 4.584 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 6.966 ; 6.905 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.409 ; 7.327 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 6.983 ; 6.917 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.685 ; 7.624 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.485 ; 8.404 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.433 ; 7.369 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 7.151 ; 7.085 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 7.955 ; 7.929 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.172 ; 7.090 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.438 ; 7.359 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.540 ; 7.477 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 8.694 ; 8.721 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.300 ; 7.268 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 7.263 ; 7.258 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.559 ; 8.645 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.656 ; 7.640 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.871 ; 7.851 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.122 ; 7.096 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.593 ; 7.514 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.257 ; 7.192 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 6.966 ; 6.905 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.223 ; 7.160 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.209 ; 7.184 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.267 ; 7.201 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.510 ; 7.457 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.878 ; 4.941 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.994 ;       ;       ; 8.376 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.305 ;       ;       ; 8.672 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.737 ;       ;       ; 8.161 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.604 ; 8.776 ; 9.294 ; 9.073 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.813 ; 8.569 ; 9.096 ; 9.245 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.520 ; 8.583 ; 9.071 ; 8.996 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.786 ; 7.307 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.445 ;       ;       ; 7.758 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.391 ;       ;       ; 7.807 ;
; rec_st_load_trdy ; rec_trdy    ; 7.957 ;       ;       ; 8.387 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.717 ;       ;       ; 8.089 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.086 ;       ;       ; 8.442 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.540 ;       ;       ; 7.950 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.341 ; 8.528 ; 9.035 ; 8.819 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.548 ; 8.339 ; 8.852 ; 8.992 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.270 ; 8.351 ; 8.826 ; 8.747 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.611 ; 7.122 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.184 ;       ;       ; 7.502 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.182 ;       ;       ; 7.576 ;
; rec_st_load_trdy ; rec_trdy    ; 7.739 ;       ;       ; 8.156 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 6.036 ; 6.036 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.348 ; 5.348 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.710 ; 5.710 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.053 ; 5.053 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.988     ; 6.079     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.272     ; 5.363     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.752     ; 5.760     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.066     ; 5.074     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 181.55 MHz ; 181.55 MHz      ; rec_sclk   ;                                                               ;
; 222.57 MHz ; 222.57 MHz      ; fir_clk    ;                                                               ;
; 224.32 MHz ; 224.32 MHz      ; ecg_sclk   ;                                                               ;
; 550.96 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -3.493 ; -1141.785     ;
; rec_ss_n   ; -2.606 ; -58.851       ;
; ecg_sclk   ; -2.475 ; -78.098       ;
; rec_sclk   ; -2.254 ; -74.714       ;
; i2s_clk    ; -0.815 ; -35.166       ;
; ecg_rx_req ; -0.101 ; -0.101        ;
; ecg_ss_n   ; 0.056  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -0.379 ; -6.737        ;
; fir_clk    ; -0.285 ; -0.285        ;
; ecg_rx_req ; -0.191 ; -2.225        ;
; rec_ss_n   ; 0.244  ; 0.000         ;
; ecg_sclk   ; 0.255  ; 0.000         ;
; i2s_clk    ; 0.312  ; 0.000         ;
; rec_sclk   ; 0.333  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -2.098 ; -72.263           ;
; rec_sclk ; -0.718 ; -2.021            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.100 ; -3.437           ;
; ecg_sclk ; 0.487  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; fir_clk    ; -3.000 ; -1323.534                  ;
; rec_sclk   ; -3.000 ; -92.000                    ;
; ecg_sclk   ; -3.000 ; -90.000                    ;
; i2s_clk    ; -3.000 ; -55.000                    ;
; ecg_rx_req ; -3.000 ; -3.000                     ;
; ecg_ss_n   ; -3.000 ; -3.000                     ;
; rec_ss_n   ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.493 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.196     ; 4.116      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.434 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.068      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
; -3.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.185     ; 4.066      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.606 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.082     ; 1.792      ;
; -2.557 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.082     ; 1.743      ;
; -2.491 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.157     ; 1.092      ;
; -2.454 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.157     ; 1.055      ;
; -2.192 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.008     ; 1.976      ;
; -2.175 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.157     ; 0.776      ;
; -2.121 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.085     ; 1.795      ;
; -2.120 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.085     ; 1.794      ;
; -2.046 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.036     ; 1.357      ;
; -2.004 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.008     ; 1.788      ;
; -2.003 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.164     ; 1.088      ;
; -1.992 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.159     ; 1.397      ;
; -1.968 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.164     ; 1.053      ;
; -1.932 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.079     ; 1.407      ;
; -1.926 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.079     ; 1.401      ;
; -1.923 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.083     ; 1.801      ;
; -1.921 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.083     ; 1.799      ;
; -1.895 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.085     ; 1.092      ;
; -1.874 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.617      ; 2.536      ;
; -1.857 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.085     ; 1.054      ;
; -1.845 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.003     ; 1.906      ;
; -1.838 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.037      ; 1.732      ;
; -1.833 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.037      ; 1.727      ;
; -1.831 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.003     ; 1.892      ;
; -1.805 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.162     ; 1.094      ;
; -1.798 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.792      ;
; -1.796 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.156     ; 1.205      ;
; -1.784 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.181     ; 1.286      ;
; -1.778 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.339     ; 1.215      ;
; -1.777 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.074     ; 1.787      ;
; -1.768 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.162     ; 1.057      ;
; -1.767 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.150      ; 2.125      ;
; -1.755 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.084     ; 1.745      ;
; -1.748 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.081     ; 1.742      ;
; -1.744 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.036     ; 1.055      ;
; -1.740 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.011      ; 1.956      ;
; -1.732 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.339     ; 1.169      ;
; -1.728 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.104     ; 1.817      ;
; -1.717 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.105     ; 1.794      ;
; -1.713 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.105     ; 1.790      ;
; -1.690 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.163     ; 1.225      ;
; -1.690 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.164     ; 0.775      ;
; -1.687 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.267     ; 1.091      ;
; -1.680 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.004     ; 1.745      ;
; -1.670 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.151     ; 1.093      ;
; -1.668 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.163     ; 1.203      ;
; -1.664 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.004     ; 1.729      ;
; -1.662 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.104     ; 1.751      ;
; -1.651 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.267     ; 1.055      ;
; -1.648 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.159     ; 1.053      ;
; -1.646 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.069     ; 1.785      ;
; -1.645 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.156     ; 1.054      ;
; -1.634 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.151     ; 1.057      ;
; -1.632 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.263     ; 1.655      ;
; -1.615 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.263     ; 1.638      ;
; -1.611 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.078     ; 1.092      ;
; -1.601 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.182     ; 1.091      ;
; -1.591 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.021     ; 1.786      ;
; -1.588 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.024     ; 1.782      ;
; -1.584 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.084     ; 1.574      ;
; -1.578 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.085     ; 0.775      ;
; -1.575 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.151     ; 1.094      ;
; -1.573 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.078     ; 1.054      ;
; -1.569 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.018      ; 1.800      ;
; -1.569 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.018      ; 1.800      ;
; -1.566 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.182     ; 1.056      ;
; -1.565 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.061     ; 1.207      ;
; -1.565 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.074     ; 1.575      ;
; -1.563 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.150     ; 1.093      ;
; -1.563 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.150      ; 1.921      ;
; -1.553 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.181     ; 1.055      ;
; -1.540 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.146     ; 1.092      ;
; -1.538 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.151     ; 1.057      ;
; -1.533 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.002     ; 1.743      ;
; -1.526 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.150     ; 1.056      ;
; -1.521 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.002     ; 1.731      ;
; -1.503 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.146     ; 1.055      ;
; -1.490 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.011      ; 1.706      ;
; -1.489 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.162     ; 0.778      ;
; -1.479 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.095     ; 1.090      ;
; -1.478 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.098     ; 1.088      ;
; -1.466 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.036     ; 0.777      ;
; -1.464 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.076     ; 1.090      ;
; -1.462 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.062     ; 1.095      ;
; -1.457 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.339     ; 0.894      ;
; -1.454 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.557      ;
; -1.452 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.077     ; 1.555      ;
; -1.451 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.077      ; 1.226      ;
; -1.444 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.095     ; 1.055      ;
; -1.441 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.098     ; 1.051      ;
; -1.441 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.076     ; 1.555      ;
; -1.440 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.076     ; 1.554      ;
; -1.437 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.077      ; 1.212      ;
; -1.434 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.069     ; 1.573      ;
; -1.431 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.087     ; 1.552      ;
; -1.429 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.076     ; 1.055      ;
; -1.425 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.062     ; 1.058      ;
; -1.415 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; -0.061     ; 1.057      ;
; -1.412 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.191     ; 1.402      ;
; -1.406 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.087     ; 1.527      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.475 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.028     ; 0.932      ;
; -2.463 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.118     ; 0.830      ;
; -2.447 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.030     ; 0.902      ;
; -2.447 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.029     ; 0.903      ;
; -2.438 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.057     ; 0.866      ;
; -2.397 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.129     ; 0.753      ;
; -2.384 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.821     ; 1.048      ;
; -2.380 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.824     ; 1.041      ;
; -2.380 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.037     ; 0.828      ;
; -2.369 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.028     ; 0.826      ;
; -2.366 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.028     ; 0.823      ;
; -2.363 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.030     ; 0.818      ;
; -2.344 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.008     ; 0.821      ;
; -2.331 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.018     ; 0.798      ;
; -2.324 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.018     ; 0.791      ;
; -2.313 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.828     ; 0.970      ;
; -2.309 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.015     ; 0.779      ;
; -2.261 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.952     ; 0.794      ;
; -2.261 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.951     ; 0.795      ;
; -2.255 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.827     ; 0.913      ;
; -2.251 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.949     ; 0.787      ;
; -2.251 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.948     ; 0.788      ;
; -2.251 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.937     ; 0.799      ;
; -2.250 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.825     ; 0.910      ;
; -2.247 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.951     ; 0.781      ;
; -2.193 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.028     ; 0.650      ;
; -2.191 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.915     ; 0.761      ;
; -2.184 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.191      ; 3.390      ;
; -2.169 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.028     ; 0.626      ;
; -2.147 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.009     ; 0.623      ;
; -2.143 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 3.086      ;
; -2.140 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.825     ; 0.800      ;
; -2.137 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.821     ; 0.801      ;
; -2.125 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.825     ; 0.785      ;
; -2.121 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.820     ; 0.786      ;
; -2.121 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.824     ; 0.782      ;
; -2.110 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.951     ; 0.644      ;
; -2.048 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.029     ; 0.504      ;
; -2.046 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.030     ; 0.501      ;
; -1.994 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.840     ; 0.639      ;
; -1.990 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.825     ; 0.650      ;
; -1.985 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.825     ; 0.645      ;
; -1.982 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.824     ; 0.643      ;
; -1.977 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.920      ;
; -1.959 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.376      ; 3.350      ;
; -1.930 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 3.046      ;
; -1.922 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.018     ; 0.389      ;
; -1.913 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.015     ; 0.383      ;
; -1.889 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.396      ; 3.300      ;
; -1.889 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.396      ; 3.300      ;
; -1.889 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.396      ; 3.300      ;
; -1.889 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.396      ; 3.300      ;
; -1.889 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.072     ; 2.832      ;
; -1.853 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.795      ;
; -1.851 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.951     ; 0.385      ;
; -1.845 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.948     ; 0.382      ;
; -1.840 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.824     ; 0.501      ;
; -1.837 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.779      ;
; -1.837 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.821     ; 0.501      ;
; -1.764 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 2.880      ;
; -1.748 ; SPI_slave:ecg_spi_ports|bit_cnt[7]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.690      ;
; -1.744 ; SPI_slave:ecg_spi_ports|bit_cnt[5]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.686      ;
; -1.730 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.821     ; 0.394      ;
; -1.729 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.389     ; 1.855      ;
; -1.728 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.820     ; 0.393      ;
; -1.721 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.584      ; 3.320      ;
; -1.721 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.584      ; 3.320      ;
; -1.721 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.584      ; 3.320      ;
; -1.721 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.584      ; 3.320      ;
; -1.721 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.584      ; 3.320      ;
; -1.700 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.585      ; 3.300      ;
; -1.700 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.585      ; 3.300      ;
; -1.700 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.585      ; 3.300      ;
; -1.700 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.585      ; 3.300      ;
; -1.700 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.585      ; 3.300      ;
; -1.699 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.256     ; 1.958      ;
; -1.694 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.114      ;
; -1.694 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.114      ;
; -1.694 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.114      ;
; -1.694 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.114      ;
; -1.694 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.114      ;
; -1.694 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.405      ; 3.114      ;
; -1.676 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 2.792      ;
; -1.668 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.599      ; 3.282      ;
; -1.668 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.599      ; 3.282      ;
; -1.668 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.599      ; 3.282      ;
; -1.668 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.599      ; 3.282      ;
; -1.656 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.402     ; 1.769      ;
; -1.628 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.112      ; 2.755      ;
; -1.615 ; SPI_slave:ecg_spi_ports|bit_cnt[1]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.557      ;
; -1.612 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.112      ; 2.739      ;
; -1.585 ; SPI_slave:ecg_spi_ports|bit_cnt[3]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.073     ; 2.527      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.706      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.706      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.706      ;
; -1.559 ; SPI_slave:ecg_spi_ports|bit_cnt[2]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.706      ;
; -1.543 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.690      ;
; -1.543 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.690      ;
; -1.543 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.690      ;
; -1.543 ; SPI_slave:ecg_spi_ports|bit_cnt[4]     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.132      ; 2.690      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.254 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.011     ; 2.758      ;
; -2.252 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.011     ; 2.756      ;
; -2.192 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.472      ;
; -2.172 ; SPI_slave:rec_spi_ports|bit_cnt[10]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 3.308      ;
; -2.146 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.424      ;
; -2.122 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.220     ; 2.417      ;
; -2.114 ; SPI_slave:rec_spi_ports|bit_cnt[8]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 3.250      ;
; -2.113 ; SPI_slave:rec_spi_ports|bit_cnt[9]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.121      ; 3.249      ;
; -2.105 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.220     ; 2.400      ;
; -2.072 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.013     ; 2.574      ;
; -2.048 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.216     ; 2.347      ;
; -2.039 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.036      ;
; -2.039 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.036      ;
; -2.039 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.036      ;
; -2.039 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.036      ;
; -2.035 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.011     ; 2.539      ;
; -2.034 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.216     ; 2.333      ;
; -2.025 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.022      ;
; -2.025 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.022      ;
; -2.025 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.022      ;
; -2.025 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 3.022      ;
; -2.016 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.220     ; 2.311      ;
; -1.988 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.268      ;
; -1.986 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.024      ; 2.525      ;
; -1.985 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.024      ; 2.524      ;
; -1.965 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.013     ; 2.467      ;
; -1.961 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.013     ; 2.463      ;
; -1.960 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.024      ; 2.499      ;
; -1.958 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.024      ; 2.497      ;
; -1.951 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.231      ;
; -1.951 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.231      ;
; -1.950 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.220     ; 2.245      ;
; -1.946 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.248      ;
; -1.946 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.248      ;
; -1.946 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.248      ;
; -1.946 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.248      ;
; -1.943 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 2.944      ;
; -1.943 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 2.944      ;
; -1.943 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 2.944      ;
; -1.943 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.014     ; 2.944      ;
; -1.935 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.220     ; 2.230      ;
; -1.934 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.236      ;
; -1.933 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.235      ;
; -1.931 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.216     ; 2.230      ;
; -1.930 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.220     ; 2.225      ;
; -1.928 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.206      ;
; -1.919 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.216     ; 2.218      ;
; -1.919 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.221      ;
; -1.915 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.216     ; 2.214      ;
; -1.907 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.216     ; 2.206      ;
; -1.904 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.182      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.042     ; 2.875      ;
; -1.902 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.042     ; 2.875      ;
; -1.888 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.042     ; 2.861      ;
; -1.888 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.042     ; 2.861      ;
; -1.885 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 2.860      ;
; -1.885 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 2.860      ;
; -1.885 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 2.860      ;
; -1.885 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.187      ;
; -1.883 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.185      ;
; -1.874 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.013     ; 2.376      ;
; -1.871 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 2.846      ;
; -1.871 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 2.846      ;
; -1.871 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.040     ; 2.846      ;
; -1.869 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.147      ;
; -1.856 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.846      ;
; -1.856 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.846      ;
; -1.856 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.846      ;
; -1.856 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.846      ;
; -1.853 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.024      ; 2.392      ;
; -1.853 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.024      ; 2.392      ;
; -1.844 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.124      ;
; -1.842 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.832      ;
; -1.842 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.832      ;
; -1.842 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.832      ;
; -1.842 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.025     ; 2.832      ;
; -1.842 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.122      ;
; -1.840 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.120      ;
; -1.840 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.077     ; 2.278      ;
; -1.839 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.235     ; 2.119      ;
; -1.837 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.182      ; 3.034      ;
; -1.837 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.182      ; 3.034      ;
; -1.828 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.220     ; 2.123      ;
; -1.823 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.182      ; 3.020      ;
; -1.823 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.182      ; 3.020      ;
; -1.809 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.087      ;
; -1.809 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.237     ; 2.087      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.021     ; 2.802      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.021     ; 2.802      ;
; -1.808 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.021     ; 2.802      ;
; -1.807 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.143      ; 2.965      ;
; -1.806 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 2.783      ;
; -1.806 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.038     ; 2.783      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.793      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.793      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.793      ;
; -1.796 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.018     ; 2.793      ;
; -1.795 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.213     ; 2.097      ;
; -1.794 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.021     ; 2.788      ;
; -1.794 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.021     ; 2.788      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.815 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.757      ;
; -0.815 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.757      ;
; -0.815 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.053     ; 1.757      ;
; -0.807 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.739      ;
; -0.807 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.739      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.732      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.732      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.732      ;
; -0.780 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.709      ;
; -0.780 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.709      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.707      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.707      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.707      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.707      ;
; -0.776 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.707      ;
; -0.774 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.702      ;
; -0.774 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.702      ;
; -0.774 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.702      ;
; -0.774 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.702      ;
; -0.764 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.695      ;
; -0.764 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.695      ;
; -0.764 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.695      ;
; -0.764 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 1.695      ;
; -0.756 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.688      ;
; -0.756 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.688      ;
; -0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.681      ;
; -0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.681      ;
; -0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.681      ;
; -0.753 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.681      ;
; -0.752 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.681      ;
; -0.723 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.663      ;
; -0.723 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.663      ;
; -0.723 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.663      ;
; -0.723 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.663      ;
; -0.712 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.653      ;
; -0.712 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.653      ;
; -0.712 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.653      ;
; -0.699 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.639      ;
; -0.699 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.639      ;
; -0.699 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.639      ;
; -0.699 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.639      ;
; -0.699 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.639      ;
; -0.699 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.639      ;
; -0.521 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.460      ;
; -0.521 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.460      ;
; -0.521 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.460      ;
; -0.521 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.460      ;
; -0.521 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.056     ; 1.460      ;
; -0.363 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.292      ;
; -0.312 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.041     ; 1.266      ;
; -0.308 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.057     ; 1.246      ;
; -0.306 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 1.258      ;
; -0.306 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.234      ;
; -0.287 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 1.239      ;
; -0.240 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.067     ; 1.168      ;
; -0.235 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.046     ; 1.184      ;
; -0.234 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.166      ;
; -0.233 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.063     ; 1.165      ;
; -0.225 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.176      ;
; -0.213 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.042     ; 1.166      ;
; -0.211 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.066     ; 1.140      ;
; -0.178 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.047     ; 1.126      ;
; -0.169 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.109      ;
; -0.078 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.058     ; 1.015      ;
; -0.055 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.996      ;
; -0.009 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.950      ;
; 0.037  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.064     ; 0.894      ;
; 0.065  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.875      ;
; 0.069  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.871      ;
; 0.069  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.871      ;
; 0.179  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.761      ;
; 0.197  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.743      ;
; 0.200  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.740      ;
; 0.319  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.621      ;
; 0.319  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.621      ;
; 0.320  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.621      ;
; 0.321  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.619      ;
; 0.321  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.619      ;
; 0.321  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.620      ;
; 0.321  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.620      ;
; 0.321  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.619      ;
; 0.321  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.619      ;
; 0.322  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.618      ;
; 0.322  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.619      ;
; 0.322  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.619      ;
; 0.322  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.618      ;
; 0.322  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.619      ;
; 0.322  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.619      ;
; 0.322  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.619      ;
; 0.323  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.617      ;
; 0.323  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.617      ;
; 0.323  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.618      ;
; 0.323  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.618      ;
; 0.323  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.617      ;
; 0.323  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.617      ;
; 0.324  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.617      ;
; 0.324  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.616      ;
; 0.324  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.617      ;
; 0.378  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.562      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_rx_req'                                                                                                                ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.101 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.334      ; 1.563      ;
; 0.036  ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.107      ; 1.384      ;
; 0.076  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.023      ; 1.259      ;
; 0.079  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.021      ; 1.252      ;
; 0.082  ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.035      ; 1.263      ;
; 0.086  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.036      ; 1.262      ;
; 0.097  ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.021      ; 1.237      ;
; 0.099  ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.333      ; 1.557      ;
; 0.101  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.021      ; 1.230      ;
; 0.110  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.232      ; 1.332      ;
; 0.113  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.039      ; 1.239      ;
; 0.143  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.332      ; 1.501      ;
; 0.172  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.107      ; 1.380      ;
; 0.188  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.334      ; 1.590      ;
; 0.190  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.213      ; 1.468      ;
; 0.198  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.019      ; 1.265      ;
; 0.199  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.331      ; 1.576      ;
; 0.201  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.332      ; 1.576      ;
; 0.206  ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.023      ; 1.261      ;
; 0.209  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.036      ; 1.272      ;
; 0.221  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.023      ; 1.247      ;
; 0.234  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.021      ; 1.232      ;
; 0.236  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.104      ; 1.312      ;
; 0.256  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 1.039      ; 1.228      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.056 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.491      ; 1.563      ;
; 0.193 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.264      ; 1.384      ;
; 0.233 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.180      ; 1.259      ;
; 0.236 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.178      ; 1.252      ;
; 0.239 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.192      ; 1.263      ;
; 0.243 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.193      ; 1.262      ;
; 0.254 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.178      ; 1.237      ;
; 0.256 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.490      ; 1.557      ;
; 0.258 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.178      ; 1.230      ;
; 0.267 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.389      ; 1.332      ;
; 0.270 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.196      ; 1.239      ;
; 0.300 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.489      ; 1.501      ;
; 0.329 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.264      ; 1.380      ;
; 0.345 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.491      ; 1.590      ;
; 0.347 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.370      ; 1.468      ;
; 0.355 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.176      ; 1.265      ;
; 0.356 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.488      ; 1.576      ;
; 0.358 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.489      ; 1.576      ;
; 0.363 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.180      ; 1.261      ;
; 0.366 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.193      ; 1.272      ;
; 0.378 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.180      ; 1.247      ;
; 0.391 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.178      ; 1.232      ;
; 0.393 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.261      ; 1.312      ;
; 0.413 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.196      ; 1.228      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.379 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.634      ; 1.285      ;
; -0.341 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.719      ; 1.408      ;
; -0.311 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.438      ; 1.157      ;
; -0.301 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.500      ; 1.229      ;
; -0.298 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.438      ; 1.170      ;
; -0.296 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.422      ; 1.156      ;
; -0.288 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.423      ; 1.165      ;
; -0.286 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.422      ; 1.166      ;
; -0.279 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.433      ; 1.184      ;
; -0.277 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.719      ; 1.472      ;
; -0.275 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.718      ; 1.473      ;
; -0.274 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.425      ; 1.181      ;
; -0.272 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.720      ; 1.478      ;
; -0.270 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.423      ; 1.183      ;
; -0.270 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.435      ; 1.195      ;
; -0.270 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.721      ; 1.481      ;
; -0.269 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.425      ; 1.186      ;
; -0.268 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.721      ; 1.483      ;
; -0.262 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.503      ; 1.271      ;
; -0.261 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.425      ; 1.194      ;
; -0.261 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.421      ; 1.190      ;
; -0.261 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.435      ; 1.204      ;
; -0.242 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.603      ; 1.391      ;
; -0.226 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.503      ; 1.307      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                  ; To Node                                                                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.285 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                     ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.229      ; 2.128      ;
; -0.124 ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                     ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.229      ; 2.289      ;
; 0.032  ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                   ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.229      ; 2.445      ;
; 0.033  ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.229      ; 2.446      ;
; 0.037  ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; ecg_ss_n     ; fir_clk     ; 0.000        ; 2.229      ; 2.450      ;
; 0.193  ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                   ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.229      ; 2.606      ;
; 0.194  ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.229      ; 2.607      ;
; 0.198  ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; ecg_rx_req   ; fir_clk     ; 0.000        ; 2.229      ; 2.611      ;
; 0.273  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0] ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.794      ;
; 0.273  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0] ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]~_Duplicate_2                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.377      ; 0.794      ;
; 0.284  ; I2S:i2s_ports|r_sr_in[21]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][21]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.544      ;
; 0.286  ; I2S:i2s_ports|r_sr_in[18]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.546      ;
; 0.287  ; I2S:i2s_ports|r_sr_in[4]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][4]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.545      ;
; 0.287  ; I2S:i2s_ports|l_sr_in[16]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][16]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.545      ;
; 0.287  ; I2S:i2s_ports|l_sr_in[15]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][15]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.545      ;
; 0.288  ; I2S:i2s_ports|r_sr_in[23]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.537      ;
; 0.291  ; I2S:i2s_ports|l_sr_in[23]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.539      ;
; 0.294  ; I2S:i2s_ports|r_sr_in[13]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][13]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.543      ;
; 0.295  ; I2S:i2s_ports|r_sr_in[19]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.555      ;
; 0.295  ; I2S:i2s_ports|r_sr_in[12]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.544      ;
; 0.295  ; I2S:i2s_ports|r_sr_in[0]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][0]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.543      ;
; 0.295  ; I2S:i2s_ports|l_sr_in[19]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.544      ;
; 0.295  ; I2S:i2s_ports|l_sr_in[18]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.544      ;
; 0.295  ; I2S:i2s_ports|l_sr_in[7]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.543      ;
; 0.296  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.076      ; 0.556      ;
; 0.296  ; I2S:i2s_ports|r_sr_in[15]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][15]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.545      ;
; 0.296  ; I2S:i2s_ports|r_sr_in[10]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.545      ;
; 0.296  ; I2S:i2s_ports|r_sr_in[7]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.544      ;
; 0.296  ; I2S:i2s_ports|l_sr_in[0]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][0]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.545      ;
; 0.297  ; I2S:i2s_ports|r_sr_in[5]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.555      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[22]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.545      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[21]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][21]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.545      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[17]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.074      ; 0.555      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[10]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.546      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[8]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][8]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.545      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[6]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][6]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.545      ;
; 0.297  ; I2S:i2s_ports|l_sr_in[1]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.546      ;
; 0.298  ; I2S:i2s_ports|r_sr_in[16]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][16]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.547      ;
; 0.298  ; I2S:i2s_ports|r_sr_in[11]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.547      ;
; 0.298  ; I2S:i2s_ports|l_sr_in[11]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.547      ;
; 0.298  ; I2S:i2s_ports|l_sr_in[5]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.546      ;
; 0.299  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][22]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.343      ; 0.811      ;
; 0.300  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.067      ; 0.511      ;
; 0.304  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][13]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.353      ; 0.826      ;
; 0.304  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.814      ;
; 0.305  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][11]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.350      ; 0.824      ;
; 0.306  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][1]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.340      ; 0.815      ;
; 0.306  ; I2S:i2s_ports|l_sr_in[20]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][20]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.555      ;
; 0.306  ; I2S:i2s_ports|l_sr_in[12]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.555      ;
; 0.307  ; I2S:i2s_ports|r_sr_in[17]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.556      ;
; 0.307  ; I2S:i2s_ports|r_sr_in[14]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][14]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.556      ;
; 0.307  ; I2S:i2s_ports|r_sr_in[9]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][9]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.556      ;
; 0.307  ; I2S:i2s_ports|r_sr_in[3]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][3]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.556      ;
; 0.307  ; I2S:i2s_ports|l_sr_in[14]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][14]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.556      ;
; 0.307  ; I2S:i2s_ports|l_sr_in[2]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.556      ;
; 0.308  ; I2S:i2s_ports|r_sr_in[20]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][20]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.557      ;
; 0.308  ; I2S:i2s_ports|r_sr_in[6]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][6]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.557      ;
; 0.308  ; I2S:i2s_ports|r_sr_in[2]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.065      ; 0.557      ;
; 0.308  ; I2S:i2s_ports|l_sr_in[13]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][13]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.556      ;
; 0.309  ; I2S:i2s_ports|r_sr_in[8]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][8]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.557      ;
; 0.309  ; I2S:i2s_ports|l_sr_in[9]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][9]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.557      ;
; 0.309  ; I2S:i2s_ports|l_sr_in[3]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][3]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.557      ;
; 0.310  ; I2S:i2s_ports|r_sr_in[1]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.064      ; 0.558      ;
; 0.311  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.821      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                        ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                        ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                              ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                               ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                     ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_ca0_eq                                                                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                      ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                              ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_aseq_eq                                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.314  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][19]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.824      ;
; 0.315  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][23]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.825      ;
; 0.316  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.343      ; 0.828      ;
; 0.317  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][15]                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.338      ; 0.824      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][20]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.341      ; 0.830      ;
; 0.320  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                         ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                              ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                    ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.055      ; 0.519      ;
; 0.321  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_sc[0]                                                                         ; fir_clk      ; fir_clk     ; 0.000        ; 0.054      ; 0.519      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.191 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.446      ; 1.285      ;
; -0.153 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.531      ; 1.408      ;
; -0.123 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.250      ; 1.157      ;
; -0.113 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.312      ; 1.229      ;
; -0.110 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.250      ; 1.170      ;
; -0.108 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.234      ; 1.156      ;
; -0.100 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.235      ; 1.165      ;
; -0.098 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.234      ; 1.166      ;
; -0.091 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.245      ; 1.184      ;
; -0.089 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.531      ; 1.472      ;
; -0.087 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.530      ; 1.473      ;
; -0.086 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.237      ; 1.181      ;
; -0.084 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.532      ; 1.478      ;
; -0.082 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.235      ; 1.183      ;
; -0.082 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.247      ; 1.195      ;
; -0.082 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.533      ; 1.481      ;
; -0.081 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.237      ; 1.186      ;
; -0.080 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.533      ; 1.483      ;
; -0.074 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.315      ; 1.271      ;
; -0.073 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.237      ; 1.194      ;
; -0.073 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.233      ; 1.190      ;
; -0.073 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.247      ; 1.204      ;
; -0.054 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.415      ; 1.391      ;
; -0.038 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.315      ; 1.307      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.244 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.074      ; 2.348      ;
; 0.379 ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.913      ; 2.322      ;
; 0.384 ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.937      ; 2.351      ;
; 0.401 ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.937      ; 2.368      ;
; 0.406 ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.036      ; 2.472      ;
; 0.407 ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.979      ; 2.416      ;
; 0.407 ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.976      ; 2.413      ;
; 0.444 ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.978      ; 2.452      ;
; 0.453 ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.935      ; 2.418      ;
; 0.466 ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.842      ; 2.338      ;
; 0.470 ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.978      ; 2.478      ;
; 0.473 ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.979      ; 2.482      ;
; 0.482 ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.845      ; 2.357      ;
; 0.501 ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.937      ; 2.468      ;
; 0.511 ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.845      ; 2.386      ;
; 0.522 ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.849      ; 2.401      ;
; 0.540 ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.836      ; 2.406      ;
; 0.545 ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.133      ; 2.708      ;
; 0.552 ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.850      ; 2.432      ;
; 0.552 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.834      ; 2.416      ;
; 0.634 ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.133      ; 2.797      ;
; 0.642 ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.830      ; 2.502      ;
; 0.655 ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.149      ; 2.834      ;
; 0.678 ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.062      ; 2.770      ;
; 0.954 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.232      ; 0.726      ;
; 1.035 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.071     ; 0.994      ;
; 1.059 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.303      ; 1.392      ;
; 1.068 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.056      ; 1.154      ;
; 1.074 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.075      ; 1.179      ;
; 1.079 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.048      ; 1.157      ;
; 1.083 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.049      ; 1.162      ;
; 1.092 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.097      ; 0.729      ;
; 1.094 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.055      ; 1.179      ;
; 1.099 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.092      ; 0.731      ;
; 1.100 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.090      ; 0.730      ;
; 1.112 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 0.727      ;
; 1.115 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 0.730      ;
; 1.132 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.056      ; 0.728      ;
; 1.132 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.054      ; 0.726      ;
; 1.135 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.051      ; 0.726      ;
; 1.136 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.050      ; 0.726      ;
; 1.181 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.146      ; 1.357      ;
; 1.181 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.146      ; 1.357      ;
; 1.185 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.002      ; 0.727      ;
; 1.186 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.383      ;
; 1.198 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.160      ; 1.388      ;
; 1.202 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.015     ; 0.727      ;
; 1.203 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.127      ; 1.360      ;
; 1.208 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.018     ; 0.730      ;
; 1.211 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.022     ; 0.729      ;
; 1.211 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.408      ;
; 1.212 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.023     ; 0.729      ;
; 1.212 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.025     ; 0.727      ;
; 1.212 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.025     ; 0.727      ;
; 1.216 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.027     ; 0.729      ;
; 1.219 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.032     ; 0.727      ;
; 1.220 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.030     ; 0.730      ;
; 1.226 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.125      ; 1.381      ;
; 1.227 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.122      ; 1.379      ;
; 1.236 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.125      ; 1.391      ;
; 1.241 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.054     ; 0.727      ;
; 1.241 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.122      ; 1.393      ;
; 1.245 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.055     ; 0.730      ;
; 1.262 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.124      ; 1.416      ;
; 1.272 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.047      ; 1.349      ;
; 1.273 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.045      ; 1.348      ;
; 1.274 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.047      ; 1.351      ;
; 1.277 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.071     ; 1.236      ;
; 1.290 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.056      ; 1.376      ;
; 1.330 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; -0.500       ; -0.143     ; 0.727      ;
; 1.334 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.043      ; 1.407      ;
; 1.334 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.045      ; 1.409      ;
; 1.340 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.048      ; 1.418      ;
; 1.341 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.049      ; 1.420      ;
; 1.351 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.233      ; 1.124      ;
; 1.358 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.097      ; 0.995      ;
; 1.364 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.092      ; 0.996      ;
; 1.366 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.019      ; 1.415      ;
; 1.367 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.090      ; 0.997      ;
; 1.368 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.020      ; 1.418      ;
; 1.378 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 0.993      ;
; 1.382 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.045      ; 1.457      ;
; 1.390 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.147     ; 1.273      ;
; 1.392 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.160      ; 1.582      ;
; 1.396 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.056      ; 0.992      ;
; 1.398 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.054      ; 0.992      ;
; 1.399 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.051      ; 0.990      ;
; 1.399 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.090      ; 1.029      ;
; 1.403 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.050      ; 0.993      ;
; 1.403 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.233      ; 1.176      ;
; 1.410 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.075      ; 1.025      ;
; 1.412 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.609      ;
; 1.429 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.146      ; 1.605      ;
; 1.430 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.056      ; 1.026      ;
; 1.431 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.051      ; 1.022      ;
; 1.431 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.054      ; 1.025      ;
; 1.435 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.050      ; 1.025      ;
; 1.447 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.127      ; 1.604      ;
; 1.451 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.002      ; 0.993      ;
; 1.470 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.167      ; 1.667      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.255 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.601      ; 3.030      ;
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.337 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 2.889      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.538      ;
; 0.357 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.539      ;
; 0.371 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.555      ;
; 0.371 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.553      ;
; 0.372 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.555      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.373 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.374 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.557      ;
; 0.374 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.557      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.375 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.556      ;
; 0.384 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.568      ;
; 0.388 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.572      ;
; 0.405 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.601      ; 3.180      ;
; 0.408 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.704      ; 3.286      ;
; 0.487 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.378      ; 3.039      ;
; 0.489 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.671      ;
; 0.490 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.672      ;
; 0.491 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.675      ;
; 0.495 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.677      ;
; 0.499 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.682      ;
; 0.499 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.682      ;
; 0.499 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.682      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.685      ;
; 0.502 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.683      ;
; 0.503 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.684      ;
; 0.505 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.689      ;
; 0.565 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.601      ; 2.840      ;
; 0.602 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.695      ; 0.941      ;
; 0.604 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 3.385      ;
; 0.619 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.288      ; 1.051      ;
; 0.620 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.391      ; 3.185      ;
; 0.649 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 3.244      ;
; 0.655 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 3.436      ;
; 0.659 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 3.440      ;
; 0.659 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.378      ; 2.711      ;
; 0.683 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.567      ; 0.894      ;
; 0.688 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 3.283      ;
; 0.688 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 3.471      ;
; 0.695 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 3.476      ;
; 0.699 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.329      ; 1.172      ;
; 0.699 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 3.497      ;
; 0.699 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 3.294      ;
; 0.700 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 3.481      ;
; 0.700 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 3.498      ;
; 0.701 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.567      ; 0.912      ;
; 0.707 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 3.302      ;
; 0.708 ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.888      ;
; 0.713 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.567      ; 0.924      ;
; 0.713 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.567      ; 0.924      ;
; 0.715 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.567      ; 0.926      ;
; 0.718 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 3.313      ;
; 0.723 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.704      ; 3.101      ;
; 0.725 ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.036      ; 0.905      ;
; 0.726 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.601      ; 3.001      ;
; 0.730 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.054      ; 0.928      ;
; 0.731 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 3.529      ;
; 0.732 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.054      ; 0.930      ;
; 0.732 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.916      ;
; 0.732 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.054      ; 0.930      ;
; 0.732 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.916      ;
; 0.734 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.918      ;
; 0.738 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 3.521      ;
; 0.743 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 3.526      ;
; 0.743 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 3.541      ;
; 0.746 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 3.529      ;
; 0.751 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 3.534      ;
; 0.776 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.287      ; 1.207      ;
; 0.779 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.287      ; 1.210      ;
; 0.779 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.287      ; 1.210      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.344 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.543      ;
; 0.345 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.544      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.545      ;
; 0.347 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.545      ;
; 0.348 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.546      ;
; 0.348 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.546      ;
; 0.348 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.546      ;
; 0.433 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.632      ;
; 0.473 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.672      ;
; 0.494 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.692      ;
; 0.512 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.711      ;
; 0.516 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.715      ;
; 0.586 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.784      ;
; 0.616 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 0.805      ;
; 0.701 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.056      ; 0.901      ;
; 0.729 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.928      ;
; 0.756 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.052      ; 0.952      ;
; 0.816 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.014      ;
; 0.820 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.027      ;
; 0.859 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.046      ;
; 0.874 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.065      ;
; 0.897 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 1.108      ;
; 0.903 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.065      ; 1.112      ;
; 0.912 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.098      ;
; 0.915 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.063      ; 1.122      ;
; 0.919 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.046      ; 1.109      ;
; 0.959 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 1.169      ;
; 0.973 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 1.185      ;
; 0.976 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.162      ;
; 0.979 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.176      ;
; 0.986 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.066      ; 1.196      ;
; 1.038 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.225      ;
; 1.273 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.471      ;
; 1.273 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.471      ;
; 1.273 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.471      ;
; 1.273 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.471      ;
; 1.273 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.471      ;
; 1.464 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.663      ;
; 1.464 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.663      ;
; 1.474 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.056      ; 1.674      ;
; 1.474 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.056      ; 1.674      ;
; 1.474 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.056      ; 1.674      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.487 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.686      ;
; 1.503 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.690      ;
; 1.507 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.046      ; 1.697      ;
; 1.507 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.046      ; 1.697      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.519 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.705      ;
; 1.525 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.714      ;
; 1.525 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.714      ;
; 1.525 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.712      ;
; 1.525 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.712      ;
; 1.525 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.714      ;
; 1.525 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.714      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.721      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.721      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.721      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 1.721      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.723      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.723      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.723      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.723      ;
; 1.534 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 1.723      ;
; 1.544 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.735      ;
; 1.544 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.047      ; 1.735      ;
; 1.550 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.751      ;
; 1.550 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.751      ;
; 1.550 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.057      ; 1.751      ;
; 1.550 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.736      ;
; 1.550 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.736      ;
; 1.550 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.042      ; 1.736      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                              ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|ch_add2       ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|ch_add1       ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]     ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]     ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]     ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]     ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]     ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]     ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]     ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]    ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]    ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]    ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]    ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]    ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]    ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]    ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]    ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]    ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]    ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]    ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]    ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]    ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]    ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.360 ; SPI_slave:rec_spi_ports|bit_cnt[5]    ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.539      ;
; 0.361 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.543      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.546      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[24]   ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.545      ;
; 0.376 ; SPI_slave:rec_spi_ports|bit_cnt[23]   ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.556      ;
; 0.390 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.529      ;
; 0.393 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.532      ;
; 0.431 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.380      ; 0.955      ;
; 0.435 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.380      ; 0.959      ;
; 0.438 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.232      ; 2.844      ;
; 0.441 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.196      ; 2.811      ;
; 0.450 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.612      ;
; 0.451 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.613      ;
; 0.460 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.302      ; 0.906      ;
; 0.464 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.349      ; 2.987      ;
; 0.474 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.075      ; 0.693      ;
; 0.480 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.302      ; 0.926      ;
; 0.480 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.302      ; 0.926      ;
; 0.481 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.643      ;
; 0.481 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.635      ;
; 0.483 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.962      ; 2.619      ;
; 0.485 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.962      ; 2.621      ;
; 0.488 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.670      ;
; 0.488 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.104      ; 2.766      ;
; 0.490 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.672      ;
; 0.491 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.645      ;
; 0.491 ; SPI_slave:rec_spi_ports|bit_cnt[25]   ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.671      ;
; 0.492 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.671      ;
; 0.492 ; SPI_slave:rec_spi_ports|bit_cnt[17]   ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.672      ;
; 0.492 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.142      ; 2.808      ;
; 0.497 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.636      ;
; 0.499 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.977      ; 2.650      ;
; 0.502 ; SPI_slave:rec_spi_ports|bit_cnt[28]   ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.682      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.683      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[29]   ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.683      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[20]   ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.683      ;
; 0.506 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.660      ;
; 0.508 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.687      ;
; 0.509 ; SPI_slave:rec_spi_ports|bit_cnt[2]    ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.688      ;
; 0.510 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.985      ; 2.669      ;
; 0.512 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.035      ; 0.691      ;
; 0.516 ; SPI_slave:rec_spi_ports|bit_cnt[9]    ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.696      ;
; 0.519 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.977      ; 2.670      ;
; 0.533 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.196      ; 2.903      ;
; 0.542 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.704      ;
; 0.568 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.232      ; 2.974      ;
; 0.569 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.977      ; 2.720      ;
; 0.573 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.727      ;
; 0.580 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.764      ;
; 0.584 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.158      ; 0.416      ;
; 0.584 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.768      ;
; 0.609 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.232      ; 3.015      ;
; 0.622 ; SPI_slave:rec_spi_ports|bit_cnt[18]   ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.802      ;
; 0.624 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.197      ; 2.995      ;
; 0.626 ; SPI_slave:rec_spi_ports|bit_cnt[22]   ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.806      ;
; 0.638 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.380      ; 1.162      ;
; 0.644 ; SPI_slave:rec_spi_ports|bit_cnt[15]   ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.428      ; 0.716      ;
; 0.645 ; SPI_slave:rec_spi_ports|bit_cnt[14]   ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.428      ; 0.717      ;
; 0.645 ; SPI_slave:rec_spi_ports|bit_cnt[12]   ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.428      ; 0.717      ;
; 0.646 ; SPI_slave:rec_spi_ports|bit_cnt[13]   ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.428      ; 0.718      ;
; 0.648 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.380      ; 1.172      ;
; 0.649 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.985      ; 2.808      ;
; 0.649 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.380      ; 1.173      ;
; 0.654 ; SPI_slave:rec_spi_ports|bit_cnt[21]   ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.834      ;
; 0.654 ; SPI_slave:rec_spi_ports|bit_cnt[16]   ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.428      ; 0.726      ;
; 0.659 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.985      ; 2.818      ;
; 0.668 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.072      ; 0.414      ;
; 0.703 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 0.173      ; 0.550      ;
; 0.709 ; SPI_slave:rec_spi_ports|bit_cnt[31]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.501      ; 0.854      ;
; 0.727 ; SPI_slave:rec_spi_ports|bit_cnt[19]   ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.907      ;
; 0.735 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.088     ; 0.321      ;
; 0.738 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.089     ; 0.323      ;
; 0.760 ; SPI_slave:rec_spi_ports|wr_add        ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 0.944      ;
; 0.791 ; SPI_slave:rec_spi_ports|bit_cnt[27]   ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.077      ; 1.012      ;
; 0.801 ; rec_ss_n                              ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.349      ; 2.824      ;
; 0.803 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; -0.153     ; 0.324      ;
+-------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                                ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.098 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.332      ; 4.915      ;
; -2.098 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.332      ; 4.915      ;
; -2.098 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.332      ; 4.915      ;
; -2.098 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.332      ; 4.915      ;
; -2.098 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.332      ; 4.915      ;
; -2.098 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.332      ; 4.915      ;
; -1.899 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.511      ; 4.895      ;
; -1.899 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.511      ; 4.895      ;
; -1.899 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.511      ; 4.895      ;
; -1.899 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.511      ; 4.895      ;
; -1.899 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.511      ; 4.895      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.512      ; 4.894      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.512      ; 4.894      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.512      ; 4.894      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.512      ; 4.894      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.512      ; 4.894      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.526      ; 4.908      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.526      ; 4.908      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.526      ; 4.908      ;
; -1.897 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.526      ; 4.908      ;
; -1.731 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.323      ; 4.539      ;
; -1.731 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.323      ; 4.539      ;
; -1.731 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.323      ; 4.539      ;
; -1.731 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.323      ; 4.539      ;
; -1.441 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.332      ; 4.758      ;
; -1.441 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.332      ; 4.758      ;
; -1.441 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.332      ; 4.758      ;
; -1.441 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.332      ; 4.758      ;
; -1.441 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.332      ; 4.758      ;
; -1.441 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.332      ; 4.758      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.512      ; 4.741      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.512      ; 4.741      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.512      ; 4.741      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.512      ; 4.741      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.512      ; 4.741      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.511      ; 4.740      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.511      ; 4.740      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.511      ; 4.740      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.511      ; 4.740      ;
; -1.244 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.511      ; 4.740      ;
; -1.241 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.526      ; 4.752      ;
; -1.241 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.526      ; 4.752      ;
; -1.241 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.526      ; 4.752      ;
; -1.241 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.526      ; 4.752      ;
; -1.086 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.323      ; 4.394      ;
; -1.086 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.323      ; 4.394      ;
; -1.086 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.323      ; 4.394      ;
; -1.086 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.323      ; 4.394      ;
; -0.899 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.105      ; 3.489      ;
; -0.872 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.121      ; 3.478      ;
; -0.872 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.121      ; 3.478      ;
; -0.872 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.121      ; 3.478      ;
; -0.872 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.121      ; 3.478      ;
; -0.872 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.121      ; 3.478      ;
; -0.872 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.121      ; 3.478      ;
; -0.780 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.106      ; 3.371      ;
; -0.780 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.106      ; 3.371      ;
; -0.780 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.106      ; 3.371      ;
; -0.780 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.106      ; 3.371      ;
; -0.780 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.106      ; 3.371      ;
; -0.780 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.106      ; 3.371      ;
; -0.780 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.106      ; 3.371      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.739 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.857      ; 3.081      ;
; -0.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.110      ; 3.241      ;
; -0.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.110      ; 3.241      ;
; -0.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.110      ; 3.241      ;
; -0.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.110      ; 3.241      ;
; -0.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.110      ; 3.241      ;
; -0.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.110      ; 3.241      ;
; -0.646 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.110      ; 3.241      ;
; -0.523 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.512      ; 3.520      ;
; -0.352 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.610      ; 3.447      ;
; -0.327 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.500        ; 2.297      ; 3.109      ;
; -0.277 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.297      ; 3.059      ;
; -0.242 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.512      ; 3.739      ;
; -0.202 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.105      ; 3.292      ;
; -0.173 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.121      ; 3.279      ;
; -0.173 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.121      ; 3.279      ;
; -0.173 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.121      ; 3.279      ;
; -0.173 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.121      ; 3.279      ;
; -0.173 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.121      ; 3.279      ;
; -0.173 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.121      ; 3.279      ;
; -0.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.106      ; 3.153      ;
; -0.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.106      ; 3.153      ;
; -0.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.106      ; 3.153      ;
; -0.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.106      ; 3.153      ;
; -0.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.106      ; 3.153      ;
; -0.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.106      ; 3.153      ;
; -0.062 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.106      ; 3.153      ;
+--------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.718 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.035      ; 3.238      ;
; -0.678 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.072      ; 3.235      ;
; -0.394 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.271      ; 3.150      ;
; -0.381 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.035      ; 3.401      ;
; -0.344 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.072      ; 3.401      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.424      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.424      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.424      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.424      ;
; -0.045 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.894      ; 2.424      ;
; -0.041 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.271      ; 3.297      ;
; -0.002 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.914      ; 2.401      ;
; -0.002 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.914      ; 2.401      ;
; -0.002 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.914      ; 2.401      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.152      ; 2.585      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.152      ; 2.585      ;
; 0.052  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.152      ; 2.585      ;
; 0.058  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.065      ; 2.492      ;
; 0.072  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.280      ;
; 0.072  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.280      ;
; 0.072  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.280      ;
; 0.072  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.280      ;
; 0.072  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.280      ;
; 0.072  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.280      ;
; 0.072  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.867      ; 2.280      ;
; 0.077  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.315      ;
; 0.077  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.315      ;
; 0.077  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.315      ;
; 0.078  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.117      ; 2.524      ;
; 0.078  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.117      ; 2.524      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.081  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.860      ; 2.264      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.084  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.875      ; 2.276      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 2.292      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 2.292      ;
; 0.088  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 2.292      ;
; 0.107  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.910      ; 2.288      ;
; 0.107  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.910      ; 2.288      ;
; 0.107  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.910      ; 2.288      ;
; 0.107  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.910      ; 2.288      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.917      ; 2.289      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.917      ; 2.289      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.917      ; 2.289      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.917      ; 2.289      ;
; 0.118  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.893      ; 2.260      ;
; 0.118  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.893      ; 2.260      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.255      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.255      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.255      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.255      ;
; 0.624  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.894      ; 2.255      ;
; 0.664  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.914      ; 2.235      ;
; 0.664  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.914      ; 2.235      ;
; 0.664  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.914      ; 2.235      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.152      ; 2.438      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.152      ; 2.438      ;
; 0.699  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.152      ; 2.438      ;
; 0.708  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.065      ; 2.342      ;
; 0.714  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.117      ; 2.388      ;
; 0.714  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.117      ; 2.388      ;
; 0.737  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.115      ;
; 0.737  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.115      ;
; 0.737  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.115      ;
; 0.737  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.115      ;
; 0.737  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.115      ;
; 0.737  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.115      ;
; 0.737  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.867      ; 2.115      ;
; 0.738  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 2.142      ;
; 0.738  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.907      ; 2.154      ;
; 0.738  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.907      ; 2.154      ;
; 0.738  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.907      ; 2.154      ;
; 0.738  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 2.142      ;
; 0.738  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 2.142      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
; 0.741  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.860      ; 2.104      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.962      ; 2.036      ;
; -0.100 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.962      ; 2.036      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.069      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.069      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.069      ;
; -0.093 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.988      ; 2.069      ;
; -0.086 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.068      ;
; -0.086 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.068      ;
; -0.086 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.068      ;
; -0.086 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.980      ; 2.068      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.072 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.944      ; 2.046      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.073      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.977      ; 2.085      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.977      ; 2.085      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.977      ; 2.085      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.073      ;
; -0.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.073      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.065 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.928      ; 2.037      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.046      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.046      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.046      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.046      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.046      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.046      ;
; -0.063 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.935      ; 2.046      ;
; -0.061 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.196      ; 2.309      ;
; -0.061 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.196      ; 2.309      ;
; -0.052 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.142      ; 2.264      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.232      ; 2.357      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.232      ; 2.357      ;
; -0.049 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.232      ; 2.357      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.985      ; 2.162      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.985      ; 2.162      ;
; 0.003  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.985      ; 2.162      ;
; 0.044  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.182      ;
; 0.044  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.182      ;
; 0.044  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.182      ;
; 0.044  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.182      ;
; 0.044  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.964      ; 2.182      ;
; 0.553  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.962      ; 2.189      ;
; 0.553  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.962      ; 2.189      ;
; 0.555  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.988      ; 2.217      ;
; 0.555  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.988      ; 2.217      ;
; 0.555  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.988      ; 2.217      ;
; 0.555  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.988      ; 2.217      ;
; 0.562  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.980      ; 2.216      ;
; 0.562  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.980      ; 2.216      ;
; 0.562  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.980      ; 2.216      ;
; 0.562  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.980      ; 2.216      ;
; 0.573  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.196      ; 2.443      ;
; 0.573  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.196      ; 2.443      ;
; 0.577  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.349      ; 3.100      ;
; 0.581  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 2.220      ;
; 0.581  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 2.220      ;
; 0.581  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 2.220      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.586  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.944      ; 2.204      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.590  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.928      ; 2.192      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.977      ; 2.242      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.977      ; 2.242      ;
; 0.591  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.977      ; 2.242      ;
; 0.592  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.142      ; 2.908      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.232      ; 2.501      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.232      ; 2.501      ;
; 0.595  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.232      ; 2.501      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.487 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.378      ; 3.039      ;
; 0.534 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.601      ; 3.309      ;
; 0.557 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.704      ; 3.435      ;
; 0.562 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.191      ; 2.927      ;
; 0.562 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.191      ; 2.927      ;
; 0.562 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.191      ; 2.927      ;
; 0.562 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.191      ; 2.927      ;
; 0.562 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.191      ; 2.927      ;
; 0.562 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.191      ; 2.927      ;
; 0.562 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.191      ; 2.927      ;
; 0.637 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 2.378      ; 3.189      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.669 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.927      ; 2.770      ;
; 0.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.186      ; 3.042      ;
; 0.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.186      ; 3.042      ;
; 0.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.186      ; 3.042      ;
; 0.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.186      ; 3.042      ;
; 0.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.186      ; 3.042      ;
; 0.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.186      ; 3.042      ;
; 0.682 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.186      ; 3.042      ;
; 0.787 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.202      ; 3.163      ;
; 0.787 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.202      ; 3.163      ;
; 0.787 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.202      ; 3.163      ;
; 0.787 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.202      ; 3.163      ;
; 0.787 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.202      ; 3.163      ;
; 0.787 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.202      ; 3.163      ;
; 0.787 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.378      ; 2.839      ;
; 0.817 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.185      ; 3.176      ;
; 0.826 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.601      ; 3.101      ;
; 0.861 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.704      ; 3.239      ;
; 0.948 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 2.378      ; 3.000      ;
; 1.264 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.191      ; 3.129      ;
; 1.264 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.191      ; 3.129      ;
; 1.264 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.191      ; 3.129      ;
; 1.264 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.191      ; 3.129      ;
; 1.264 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.191      ; 3.129      ;
; 1.264 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.191      ; 3.129      ;
; 1.264 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.191      ; 3.129      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.375 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.927      ; 2.976      ;
; 1.395 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.186      ; 3.255      ;
; 1.395 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.186      ; 3.255      ;
; 1.395 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.186      ; 3.255      ;
; 1.395 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.186      ; 3.255      ;
; 1.395 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.186      ; 3.255      ;
; 1.395 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.186      ; 3.255      ;
; 1.395 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.186      ; 3.255      ;
; 1.481 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.202      ; 3.357      ;
; 1.481 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.202      ; 3.357      ;
; 1.481 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.202      ; 3.357      ;
; 1.481 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.202      ; 3.357      ;
; 1.481 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.202      ; 3.357      ;
; 1.481 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.202      ; 3.357      ;
; 1.508 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.185      ; 3.367      ;
; 1.647 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.412      ; 4.233      ;
; 1.647 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.412      ; 4.233      ;
; 1.647 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.412      ; 4.233      ;
; 1.647 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.412      ; 4.233      ;
; 1.779 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 4.577      ;
; 1.779 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 4.577      ;
; 1.779 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 4.577      ;
; 1.779 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.624      ; 4.577      ;
; 1.783 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 4.566      ;
; 1.783 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 4.566      ;
; 1.783 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 4.566      ;
; 1.783 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 4.566      ;
; 1.783 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.609      ; 4.566      ;
; 1.784 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.565      ;
; 1.784 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.565      ;
; 1.784 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.565      ;
; 1.784 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.565      ;
; 1.784 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.607      ; 4.565      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 4.582      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 4.582      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 4.582      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 4.582      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 4.582      ;
; 1.987 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.421      ; 4.582      ;
; 2.291 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.412      ; 4.377      ;
; 2.291 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.412      ; 4.377      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0      ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                              ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                              ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.420  ; 0.420        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|dataa           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datac         ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datac         ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.321  ; 0.321        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.322  ; 0.322        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|dataa         ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datab          ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datac           ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|dataa          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datac          ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datac          ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datac           ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datac           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.412  ; 0.412        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 1.163  ; 1.326  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.614  ; 1.764  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.870  ; 3.263  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 2.810  ; 3.175  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.793  ; 3.146  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.077  ; 2.498  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.370  ; 0.520  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.546  ; 0.753  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.902  ; 2.339  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 1.907  ; 2.303  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.618  ; 2.004  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.590  ; 1.946  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 1.753  ; 2.158  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.593  ; 1.965  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 2.077  ; 2.498  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 1.713  ; 2.134  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.623  ; 2.000  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 1.869  ; 2.253  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.610  ; 1.984  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.632  ; 2.039  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.611  ; 2.021  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.588  ; 1.940  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 1.753  ; 2.172  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.572  ; 1.938  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 1.821  ; 2.162  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.578  ; 1.994  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 1.415  ; 1.802  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 1.796  ; 2.172  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 1.894  ; 2.336  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 1.822  ; 2.227  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.661  ; 4.008  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 2.253  ; 2.723  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.685  ; 0.845  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.859  ; 1.049  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.155  ; 2.508  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 2.329  ; 2.697  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 1.960  ; 2.313  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 2.906  ; 3.293  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.466  ; 0.886  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.474 ; -1.341 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.075 ; -0.925 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.104  ; 0.482  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.226  ; 0.583  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.076 ; 0.272  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; -0.128 ; 0.227  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.034  ; 0.416  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.134  ; 0.476  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.466  ; 0.886  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.183  ; 0.566  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; -0.003 ; 0.340  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.225  ; 0.587  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; -0.015 ; 0.341  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.315  ; 0.658  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.190  ; 0.544  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.070  ; 0.425  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.064  ; 0.429  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; -0.033 ; 0.342  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.249  ; 0.566  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.031  ; 0.384  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; -0.059 ; 0.288  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.003  ; 0.378  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.097  ; 0.510  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.132  ; 0.544  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.455  ; 1.869  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.455  ; 1.869  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.556  ; 0.709  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.614  ; 0.833  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.193  ; 2.568  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 2.661  ; 3.077  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.162  ; 1.511  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.162  ; 1.511  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.586  ; 1.971  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.172  ; 1.529  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.172  ; 1.529  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 1.745  ; 2.136  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.582  ; 1.958  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 2.589  ; 2.986  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 3.025  ; 3.399  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.390  ; 1.572  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.190  ; 3.484  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.516  ; 3.905  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.538  ; 3.929  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 3.719  ; 4.024  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 2.755  ; 3.037  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.220  ; 1.391  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.066  ; 3.346  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.154  ; 3.635  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.357  ; 3.763  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.811 ; -0.977 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.634 ; -0.788 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -2.401 ; -2.778 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -2.399 ; -2.753 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -2.382 ; -2.721 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -0.007 ; -0.140 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -0.007 ; -0.140 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -0.107 ; -0.303 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.472 ; -1.874 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.460 ; -1.821 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -1.187 ; -1.540 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -1.162 ; -1.493 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -1.283 ; -1.658 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -1.161 ; -1.503 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.684 ; -2.089 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -1.335 ; -1.731 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -1.247 ; -1.603 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -1.446 ; -1.805 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -1.181 ; -1.528 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -1.202 ; -1.573 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -1.181 ; -1.556 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -1.162 ; -1.489 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -1.313 ; -1.691 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -1.187 ; -1.538 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -1.384 ; -1.699 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -1.147 ; -1.529 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -1.030 ; -1.395 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -1.417 ; -1.778 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.466 ; -1.879 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -1.369 ; -1.761 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.605 ; -2.943 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.960 ; -1.415 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; -0.256 ; -0.435 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.095 ; -0.285 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.659 ; -2.009 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.857 ; -2.198 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.559 ; -1.897 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -2.145 ; -2.506 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 2.234  ; 2.110  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 2.234  ; 2.110  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 2.165  ; 2.025  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.726  ; 0.367  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.650  ; 0.314  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.929  ; 0.599  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.980  ; 0.643  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.792  ; 0.428  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.829  ; 0.506  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.497  ; 0.094  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.788  ; 0.427  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.940  ; 0.606  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.735  ; 0.393  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.848  ; 0.509  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.912  ; 0.586  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.869  ; 0.524  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.858  ; 0.523  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.759  ; 0.412  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.892  ; 0.538  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.707  ; 0.398  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.911  ; 0.568  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.891  ; 0.563  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.862  ; 0.505  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.858  ; 0.455  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.823  ; 0.432  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -1.119 ; -1.516 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -1.119 ; -1.516 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.084  ; -0.095 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.245  ; 0.055  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -1.517 ; -1.858 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -1.805 ; -2.166 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.813 ; -1.149 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.813 ; -1.149 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.438 ; -0.798 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.826 ; -1.167 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.826 ; -1.167 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -1.244 ; -1.605 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -1.241 ; -1.602 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.946 ; -2.323 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -2.613 ; -2.985 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.420 ; -0.606 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.712 ; -2.988 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -3.085 ; -3.443 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -3.112 ; -3.487 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -1.259 ; -1.580 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -2.213 ; -2.538 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.331 ; -0.494 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -2.600 ; -2.889 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -2.638 ; -3.043 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.885 ; -3.270 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.222 ; 5.943 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.222 ; 5.943 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.162 ; 6.150 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.684 ; 6.627 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.758 ; 6.675 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.605 ; 6.593 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 5.942 ; 5.622 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.287 ; 6.015 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.127 ; 6.220 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.084 ; 5.984 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 5.942 ; 5.622 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.287 ; 6.015 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.127 ; 6.220 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.084 ; 5.984 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 6.906 ; 6.990 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 6.906 ; 6.990 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.543 ; 5.467 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.248 ; 6.275 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.248 ; 6.275 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.453 ; 5.418 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.281 ; 6.351 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.281 ; 6.351 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.457 ; 5.405 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.396 ; 5.344 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.623 ; 5.542 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.607 ; 5.546 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.258 ; 6.137 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.668 ; 5.556 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.896 ; 5.776 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 5.794 ; 5.531 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.176 ; 4.901 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.840 ; 4.634 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.412 ; 5.135 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 5.794 ; 5.531 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.176 ; 4.901 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.840 ; 4.634 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.347 ; 8.327 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.120 ; 7.006 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 6.706 ; 6.621 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.384 ; 7.281 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.182 ; 8.006 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.146 ; 7.047 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 6.872 ; 6.791 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 7.641 ; 7.553 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 6.881 ; 6.792 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.144 ; 7.029 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.240 ; 7.165 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 8.347 ; 8.288 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.005 ; 6.955 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.971 ; 6.951 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.264 ; 8.327 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.361 ; 7.301 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.551 ; 7.481 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 6.838 ; 6.791 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.291 ; 7.173 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 6.964 ; 6.892 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 6.689 ; 6.613 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 6.934 ; 6.855 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 6.922 ; 6.875 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 6.977 ; 6.887 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.214 ; 7.125 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.412 ; 5.135 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.091 ; 5.815 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.091 ; 5.815 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.013 ; 6.000 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 6.503 ; 6.417 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 6.551 ; 6.441 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.405 ; 6.364 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 5.814 ; 5.503 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.754 ; 5.860 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 5.941 ; 5.654 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.707 ; 5.753 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 5.814 ; 5.503 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 5.754 ; 5.860 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 5.941 ; 5.654 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 5.707 ; 5.753 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 6.741 ; 6.821 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 6.741 ; 6.821 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.427 ; 5.352 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.110 ; 6.136 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.110 ; 6.136 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.341 ; 5.305 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.142 ; 6.209 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.142 ; 6.209 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.343 ; 5.291 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.279 ; 5.227 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.506 ; 5.426 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.490 ; 5.429 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.057 ; 5.975 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.465 ; 5.400 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 5.683 ; 5.601 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 5.673 ; 5.416 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.614 ; 4.663 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.362 ; 4.400 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.729 ; 4.724 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 5.673 ; 5.416 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 4.614 ; 4.663 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 4.362 ; 4.400 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 6.535 ; 6.460 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 6.947 ; 6.836 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 6.550 ; 6.466 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.201 ; 7.100 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 7.966 ; 7.795 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 6.972 ; 6.875 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 6.708 ; 6.628 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 7.448 ; 7.361 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 6.717 ; 6.629 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 6.972 ; 6.860 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.063 ; 6.990 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 8.122 ; 8.064 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 6.836 ; 6.786 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 6.804 ; 6.783 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.097 ; 8.160 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.187 ; 7.129 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 7.360 ; 7.291 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 6.675 ; 6.629 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.111 ; 6.996 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 6.797 ; 6.725 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 6.535 ; 6.460 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 6.768 ; 6.690 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 6.755 ; 6.708 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 6.810 ; 6.721 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.037 ; 6.950 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 4.729 ; 4.724 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.393 ;       ;       ; 7.649 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.706 ;       ;       ; 7.955 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.186 ;       ;       ; 7.498 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.958 ; 8.047 ; 8.531 ; 8.259 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.174 ; 7.905 ; 8.377 ; 8.464 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.900 ; 7.926 ; 8.328 ; 8.228 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.269 ; 6.727 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.899 ;       ;       ; 7.105 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.844 ;       ;       ; 7.149 ;
; rec_st_load_trdy ; rec_trdy    ; 7.378 ;       ;       ; 7.678 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.152 ;       ;       ; 7.399 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.513 ;       ;       ; 7.757 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.013 ;       ;       ; 7.317 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.725 ; 7.831 ; 8.303 ; 8.040 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.938 ; 7.704 ; 8.162 ; 8.244 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.678 ; 7.724 ; 8.116 ; 8.013 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.119 ; 6.569 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.672 ;       ;       ; 6.882 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.669 ;       ;       ; 6.949 ;
; rec_st_load_trdy ; rec_trdy    ; 7.186 ;       ;       ; 7.476 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.710 ; 5.712 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.082 ; 5.084 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.191 ; 5.191 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.592 ; 4.592 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.722     ; 5.722     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.070     ; 5.070     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.201     ; 5.302     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.578     ; 4.679     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; fir_clk    ; -1.927 ; -426.420      ;
; ecg_sclk   ; -1.855 ; -47.495       ;
; rec_sclk   ; -1.605 ; -39.603       ;
; rec_ss_n   ; -1.304 ; -20.637       ;
; i2s_clk    ; -0.156 ; -4.773        ;
; ecg_rx_req ; 0.326  ; 0.000         ;
; ecg_ss_n   ; 0.423  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; ecg_ss_n   ; -0.348 ; -7.036        ;
; fir_clk    ; -0.283 ; -0.538        ;
; ecg_rx_req ; -0.230 ; -4.204        ;
; rec_ss_n   ; -0.005 ; -0.005        ;
; ecg_sclk   ; 0.092  ; 0.000         ;
; i2s_clk    ; 0.188  ; 0.000         ;
; rec_sclk   ; 0.199  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; ecg_sclk ; -1.627 ; -60.491           ;
; rec_sclk ; -0.218 ; -7.532            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; rec_sclk ; -0.058 ; -1.976           ;
; ecg_sclk ; 0.277  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; fir_clk    ; -3.000 ; -1244.142                  ;
; ecg_sclk   ; -3.000 ; -104.552                   ;
; rec_sclk   ; -3.000 ; -102.956                   ;
; i2s_clk    ; -3.000 ; -57.973                    ;
; ecg_ss_n   ; -3.000 ; -6.524                     ;
; rec_ss_n   ; -3.000 ; -3.388                     ;
; ecg_rx_req ; -3.000 ; -3.000                     ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.927 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.116     ; 2.683      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]  ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.839 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4] ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16] ; fir_clk      ; fir_clk     ; 1.000        ; -0.109     ; 2.602      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[17]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[18]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[19]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[20]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[21]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[22]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[23]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[24]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[0]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[1]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[2]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[3]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[4]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[5]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[6]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[7]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[8]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[9]    ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[10]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[11]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[12]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[13]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[14]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[15]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
; -1.830 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_0_replace_multlo_component|mult_hbu:auto_generated|result[16]   ; fir_clk      ; fir_clk     ; 1.000        ; -0.103     ; 2.599      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.855 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.751     ; 0.581      ;
; -1.840 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.668     ; 0.649      ;
; -1.835 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.753     ; 0.559      ;
; -1.834 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.664     ; 0.647      ;
; -1.831 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.774     ; 0.534      ;
; -1.827 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.752     ; 0.552      ;
; -1.824 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.797     ; 0.504      ;
; -1.814 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.811     ; 0.480      ;
; -1.808 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.753     ; 0.532      ;
; -1.807 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.667     ; 0.617      ;
; -1.789 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.750     ; 0.516      ;
; -1.786 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.751     ; 0.512      ;
; -1.771 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.751     ; 0.497      ;
; -1.763 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.739     ; 0.501      ;
; -1.761 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.673     ; 0.565      ;
; -1.760 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.734     ; 0.503      ;
; -1.755 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.743     ; 0.489      ;
; -1.752 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.742     ; 0.487      ;
; -1.751 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.671     ; 0.557      ;
; -1.751 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.742     ; 0.486      ;
; -1.745 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.739     ; 0.483      ;
; -1.745 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.743     ; 0.479      ;
; -1.743 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.480      ;
; -1.743 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.739     ; 0.481      ;
; -1.741 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.738     ; 0.480      ;
; -1.723 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.720     ; 0.480      ;
; -1.682 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.671     ; 0.488      ;
; -1.681 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.751     ; 0.407      ;
; -1.679 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.668     ; 0.488      ;
; -1.673 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.671     ; 0.479      ;
; -1.672 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.667     ; 0.482      ;
; -1.667 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.404      ;
; -1.666 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.664     ; 0.479      ;
; -1.666 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.751     ; 0.392      ;
; -1.653 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.740     ; 0.390      ;
; -1.604 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.680     ; 0.401      ;
; -1.604 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.671     ; 0.410      ;
; -1.598 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.671     ; 0.404      ;
; -1.587 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.752     ; 0.312      ;
; -1.586 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.664     ; 0.399      ;
; -1.586 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.753     ; 0.310      ;
; -1.503 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.742     ; 0.238      ;
; -1.499 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.743     ; 0.233      ;
; -1.499 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.668     ; 0.308      ;
; -1.497 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.664     ; 0.310      ;
; -1.494 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.739     ; 0.232      ;
; -1.492 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.738     ; 0.231      ;
; -1.431 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.668     ; 0.240      ;
; -1.428 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.667     ; 0.238      ;
; -1.247 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.612     ; 1.142      ;
; -1.227 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.536     ; 1.198      ;
; -1.223 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.638     ; 1.092      ;
; -1.022 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.485     ; 1.044      ;
; -1.018 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.400     ; 1.125      ;
; -1.005 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.044     ; 1.968      ;
; -0.979 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.113      ; 2.099      ;
; -0.953 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.379      ; 2.809      ;
; -0.946 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.464     ; 0.989      ;
; -0.946 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.464     ; 0.989      ;
; -0.946 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.464     ; 0.989      ;
; -0.946 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.464     ; 0.989      ;
; -0.902 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.044     ; 1.865      ;
; -0.895 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 2.772      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.396     ; 1.001      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.396     ; 1.001      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.396     ; 1.001      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.396     ; 1.001      ;
; -0.890 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.396     ; 1.001      ;
; -0.882 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.390     ; 0.999      ;
; -0.882 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.390     ; 0.999      ;
; -0.882 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.390     ; 0.999      ;
; -0.882 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.390     ; 0.999      ;
; -0.882 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.390     ; 0.999      ;
; -0.870 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 2.747      ;
; -0.860 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.387     ; 0.980      ;
; -0.860 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.387     ; 0.980      ;
; -0.860 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.387     ; 0.980      ;
; -0.860 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.387     ; 0.980      ;
; -0.836 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 2.715      ;
; -0.835 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.462     ; 0.880      ;
; -0.835 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.462     ; 0.880      ;
; -0.835 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.462     ; 0.880      ;
; -0.835 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.462     ; 0.880      ;
; -0.835 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.462     ; 0.880      ;
; -0.835 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.462     ; 0.880      ;
; -0.835 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 2.712      ;
; -0.830 ; SPI_slave:ecg_spi_ports|bit_cnt[9]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.083      ; 1.920      ;
; -0.829 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.044     ; 1.792      ;
; -0.824 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 2.703      ;
; -0.818 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 2.695      ;
; -0.817 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 2.771      ;
; -0.815 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 2.769      ;
; -0.813 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.248      ; 2.068      ;
; -0.811 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 2.765      ;
; -0.798 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 2.743      ;
; -0.795 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 2.749      ;
; -0.786 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 2.731      ;
; -0.783 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 2.728      ;
; -0.782 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.474      ; 2.733      ;
; -0.781 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.474      ; 2.732      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.605 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.745      ;
; -1.548 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.688      ;
; -1.521 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.534      ;
; -1.486 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.621      ;
; -1.478 ; SPI_slave:rec_spi_ports|roe~_emulated  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.618      ;
; -1.471 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.487      ;
; -1.468 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.480      ;
; -1.437 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.453      ;
; -1.420 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.442      ;
; -1.412 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.580      ;
; -1.400 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.416      ;
; -1.397 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.413      ;
; -1.389 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.557      ;
; -1.388 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.523      ;
; -1.387 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.555      ;
; -1.383 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.405      ;
; -1.381 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.397      ;
; -1.377 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.398      ;
; -1.376 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.392      ;
; -1.375 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.396      ;
; -1.372 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.385      ;
; -1.371 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.384      ;
; -1.371 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.383      ;
; -1.370 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.383      ;
; -1.363 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.498      ;
; -1.353 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.521      ;
; -1.348 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.411     ; 1.444      ;
; -1.337 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.358      ;
; -1.336 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.504      ;
; -1.335 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.357      ;
; -1.335 ; SPI_slave:rec_spi_ports|rrdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.513     ; 1.329      ;
; -1.331 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.353      ;
; -1.330 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.352      ;
; -1.330 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.352      ;
; -1.327 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.339      ;
; -1.325 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.337      ;
; -1.325 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.346      ;
; -1.325 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.346      ;
; -1.325 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.346      ;
; -1.325 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.346      ;
; -1.320 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.341      ;
; -1.320 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.328      ;
; -1.318 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.326      ;
; -1.317 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.338      ;
; -1.315 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.450      ;
; -1.314 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.482      ;
; -1.286 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.294      ;
; -1.280 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.288      ;
; -1.266 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.287      ;
; -1.257 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.269      ;
; -1.257 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.495     ; 1.269      ;
; -1.247 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.268      ;
; -1.247 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.260      ;
; -1.247 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.260      ;
; -1.247 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.260      ;
; -1.229 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.486     ; 1.250      ;
; -1.227 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.243      ;
; -1.227 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.243      ;
; -1.227 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.243      ;
; -1.227 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.243      ;
; -1.211 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.227      ;
; -1.210 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.491     ; 1.226      ;
; -1.209 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.344      ;
; -1.209 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.372     ; 1.344      ;
; -1.203 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.216      ;
; -1.202 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.210      ;
; -1.201 ; SPI_slave:rec_spi_ports|ch_add1        ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.494     ; 1.214      ;
; -1.195 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.203      ;
; -1.195 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.203      ;
; -1.195 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.203      ;
; -1.194 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.216      ;
; -1.194 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.216      ;
; -1.194 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.485     ; 1.216      ;
; -1.193 ; SPI_slave:rec_spi_ports|ch_add2        ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.499     ; 1.201      ;
; -1.150 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.345     ; 1.312      ;
; -1.077 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.245      ;
; -1.077 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.245      ;
; -1.077 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.339     ; 1.245      ;
; -1.041 ; SPI_slave:rec_spi_ports|bit_cnt[10]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.069      ; 2.117      ;
; -0.986 ; SPI_slave:rec_spi_ports|bit_cnt[9]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.069      ; 2.062      ;
; -0.980 ; SPI_slave:rec_spi_ports|bit_cnt[8]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.069      ; 2.056      ;
; -0.978 ; SPI_slave:rec_spi_ports|rd_add         ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.367     ; 1.118      ;
; -0.870 ; rec_ss_n                               ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.252      ; 2.599      ;
; -0.854 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -0.370     ; 0.961      ;
; -0.845 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.842      ;
; -0.845 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.842      ;
; -0.845 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.842      ;
; -0.845 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.842      ;
; -0.839 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.836      ;
; -0.839 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.836      ;
; -0.839 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.836      ;
; -0.839 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.010     ; 1.836      ;
; -0.784 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.019     ; 1.772      ;
; -0.784 ; SPI_slave:rec_spi_ports|bit_cnt[7]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.019     ; 1.772      ;
; -0.781 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.006     ; 1.782      ;
; -0.781 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.006     ; 1.782      ;
; -0.781 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.006     ; 1.782      ;
; -0.781 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.006     ; 1.782      ;
; -0.778 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.019     ; 1.766      ;
; -0.778 ; SPI_slave:rec_spi_ports|bit_cnt[6]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.019     ; 1.766      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.304 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.055     ; 1.110      ;
; -1.269 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.055     ; 1.075      ;
; -1.145 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.174      ; 0.670      ;
; -1.121 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.174      ; 0.646      ;
; -1.008 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.000      ; 1.237      ;
; -0.974 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.050     ; 1.122      ;
; -0.968 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.050     ; 1.116      ;
; -0.950 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.174      ; 0.475      ;
; -0.943 ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.080      ; 1.727      ;
; -0.883 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.000      ; 1.112      ;
; -0.846 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.048     ; 1.126      ;
; -0.843 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.048     ; 1.123      ;
; -0.803 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.176      ; 0.667      ;
; -0.798 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.273      ; 0.837      ;
; -0.798 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.171      ; 0.870      ;
; -0.781 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.176      ; 0.645      ;
; -0.771 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.042      ; 1.089      ;
; -0.764 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.228      ; 0.884      ;
; -0.757 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.055     ; 1.110      ;
; -0.752 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.042      ; 1.070      ;
; -0.750 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.001     ; 1.151      ;
; -0.742 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.228      ; 0.862      ;
; -0.742 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.049     ; 1.111      ;
; -0.741 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.001     ; 1.142      ;
; -0.727 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.058     ; 1.080      ;
; -0.724 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.228      ; 0.671      ;
; -0.719 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.055     ; 1.072      ;
; -0.718 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.002      ; 1.218      ;
; -0.715 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.066     ; 1.134      ;
; -0.702 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.066     ; 1.117      ;
; -0.701 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.066     ; 1.116      ;
; -0.700 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.228      ; 0.647      ;
; -0.688 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.120      ; 1.312      ;
; -0.685 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.066     ; 1.104      ;
; -0.677 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.178      ; 0.673      ;
; -0.674 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.174      ; 0.746      ;
; -0.674 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.003     ; 1.077      ;
; -0.656 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.003     ; 1.059      ;
; -0.655 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.178      ; 0.651      ;
; -0.654 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.162      ; 0.791      ;
; -0.653 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.047     ; 1.110      ;
; -0.636 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.072      ; 0.741      ;
; -0.632 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.058     ; 0.985      ;
; -0.627 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.157     ; 1.013      ;
; -0.621 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.157     ; 1.007      ;
; -0.620 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.016     ; 1.113      ;
; -0.620 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.013     ; 1.115      ;
; -0.614 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.072      ; 0.719      ;
; -0.611 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.086      ; 0.667      ;
; -0.611 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.176      ; 0.475      ;
; -0.608 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.273      ; 0.647      ;
; -0.600 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.020      ; 1.122      ;
; -0.599 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.020      ; 1.121      ;
; -0.598 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.170      ; 0.761      ;
; -0.597 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.049     ; 0.966      ;
; -0.590 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.086      ; 0.646      ;
; -0.585 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.179      ; 0.672      ;
; -0.574 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.171      ; 0.646      ;
; -0.573 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.174      ; 0.645      ;
; -0.573 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.170      ; 0.736      ;
; -0.571 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.000      ; 1.074      ;
; -0.563 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.179      ; 0.650      ;
; -0.557 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.000      ; 1.060      ;
; -0.554 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.002      ; 1.054      ;
; -0.554 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.120      ; 1.178      ;
; -0.547 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.228      ; 0.671      ;
; -0.539 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.162      ; 0.672      ;
; -0.528 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.228      ; 0.475      ;
; -0.525 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.177      ; 0.674      ;
; -0.523 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.228      ; 0.647      ;
; -0.520 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.053     ; 0.949      ;
; -0.519 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.179      ; 0.672      ;
; -0.517 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.162      ; 0.650      ;
; -0.516 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.051     ; 0.949      ;
; -0.515 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.053     ; 0.944      ;
; -0.515 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.051     ; 0.948      ;
; -0.514 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.246      ; 0.752      ;
; -0.509 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.162      ; 0.646      ;
; -0.505 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.143     ; 0.842      ;
; -0.505 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.047     ; 0.962      ;
; -0.502 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.177      ; 0.651      ;
; -0.497 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.181      ; 0.672      ;
; -0.497 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.179      ; 0.650      ;
; -0.489 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.143     ; 0.826      ;
; -0.483 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.178      ; 0.479      ;
; -0.480 ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.059     ; 0.924      ;
; -0.473 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.181      ; 0.648      ;
; -0.462 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.059     ; 0.906      ;
; -0.455 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.233      ; 0.676      ;
; -0.455 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.214      ; 0.668      ;
; -0.454 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.217      ; 0.669      ;
; -0.444 ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.231      ; 0.668      ;
; -0.443 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[14]   ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.072      ; 0.548      ;
; -0.438 ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.273      ; 0.477      ;
; -0.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.233      ; 0.653      ;
; -0.432 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.217      ; 0.647      ;
; -0.431 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.214      ; 0.644      ;
; -0.430 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.016     ; 0.923      ;
; -0.429 ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 1.000        ; -0.013     ; 0.924      ;
; -0.421 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; 0.500        ; 0.231      ; 0.645      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.109      ;
; -0.156 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.109      ;
; -0.156 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.109      ;
; -0.142 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.085      ;
; -0.142 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.085      ;
; -0.142 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.085      ;
; -0.139 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.088      ;
; -0.139 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.038     ; 1.088      ;
; -0.130 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.073      ;
; -0.130 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.073      ;
; -0.130 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.073      ;
; -0.130 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.073      ;
; -0.130 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.073      ;
; -0.130 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.073      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.073      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.073      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.073      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.073      ;
; -0.125 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.073      ;
; -0.122 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.070      ;
; -0.122 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.070      ;
; -0.122 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.070      ;
; -0.122 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.070      ;
; -0.115 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.058      ;
; -0.115 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.058      ;
; -0.115 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.058      ;
; -0.115 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.058      ;
; -0.115 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 1.058      ;
; -0.111 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.059      ;
; -0.111 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 1.059      ;
; -0.077 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.030      ;
; -0.077 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.030      ;
; -0.077 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 1.030      ;
; -0.074 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.026      ;
; -0.074 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.026      ;
; -0.074 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.026      ;
; -0.074 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.026      ;
; -0.064 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.016      ;
; -0.064 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.016      ;
; -0.064 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.016      ;
; -0.064 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.016      ;
; -0.064 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.016      ;
; -0.064 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.016      ;
; 0.053  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.898      ;
; 0.053  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.898      ;
; 0.053  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.898      ;
; 0.053  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.898      ;
; 0.053  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.898      ;
; 0.100  ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 0.847      ;
; 0.117  ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.026     ; 0.844      ;
; 0.128  ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 0.829      ;
; 0.132  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.819      ;
; 0.136  ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 0.821      ;
; 0.143  ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.044     ; 0.800      ;
; 0.180  ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 0.762      ;
; 0.186  ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.032     ; 0.769      ;
; 0.186  ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.040     ; 0.761      ;
; 0.186  ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.030     ; 0.771      ;
; 0.204  ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.026     ; 0.757      ;
; 0.205  ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 0.743      ;
; 0.211  ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.045     ; 0.731      ;
; 0.239  ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.032     ; 0.716      ;
; 0.245  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.707      ;
; 0.293  ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.037     ; 0.657      ;
; 0.311  ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.641      ;
; 0.355  ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.597      ;
; 0.395  ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.039     ; 0.553      ;
; 0.412  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.540      ;
; 0.415  ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.537      ;
; 0.416  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.536      ;
; 0.488  ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.463      ;
; 0.504  ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.448      ;
; 0.505  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.447      ;
; 0.570  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.381      ;
; 0.570  ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.381      ;
; 0.572  ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.379      ;
; 0.572  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.379      ;
; 0.572  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.380      ;
; 0.573  ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.378      ;
; 0.573  ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.379      ;
; 0.573  ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.379      ;
; 0.573  ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.379      ;
; 0.573  ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.379      ;
; 0.573  ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.379      ;
; 0.574  ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.377      ;
; 0.574  ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.377      ;
; 0.574  ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.378      ;
; 0.574  ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.378      ;
; 0.574  ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.378      ;
; 0.574  ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.378      ;
; 0.575  ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.575  ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.036     ; 0.376      ;
; 0.575  ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.575  ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.575  ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.575  ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.575  ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.377      ;
; 0.576  ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.376      ;
; 0.602  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.350      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_rx_req'                                                                                                               ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.896      ; 1.026      ;
; 0.390 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.741      ; 0.911      ;
; 0.414 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.672      ; 0.818      ;
; 0.427 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.672      ; 0.805      ;
; 0.429 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.671      ; 0.801      ;
; 0.429 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.671      ; 0.802      ;
; 0.434 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.814      ; 0.879      ;
; 0.439 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.670      ; 0.791      ;
; 0.441 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.671      ; 0.789      ;
; 0.445 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.675      ; 0.790      ;
; 0.456 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.895      ; 1.012      ;
; 0.462 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.892      ; 0.990      ;
; 0.490 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.741      ; 0.906      ;
; 0.497 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.896      ; 1.054      ;
; 0.505 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.891      ; 1.041      ;
; 0.511 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.813      ; 0.957      ;
; 0.511 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.892      ; 1.036      ;
; 0.517 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.669      ; 0.807      ;
; 0.517 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.672      ; 0.810      ;
; 0.521 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.672      ; 0.806      ;
; 0.530 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.672      ; 0.797      ;
; 0.534 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.670      ; 0.791      ;
; 0.536 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.738      ; 0.857      ;
; 0.543 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 1.000        ; 0.675      ; 0.787      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.423 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.993      ; 1.026      ;
; 0.487 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.838      ; 0.911      ;
; 0.511 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.769      ; 0.818      ;
; 0.524 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.769      ; 0.805      ;
; 0.526 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.768      ; 0.801      ;
; 0.526 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.768      ; 0.802      ;
; 0.531 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.911      ; 0.879      ;
; 0.536 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.767      ; 0.791      ;
; 0.538 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.768      ; 0.789      ;
; 0.542 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.772      ; 0.790      ;
; 0.553 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.992      ; 1.012      ;
; 0.559 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.989      ; 0.990      ;
; 0.587 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.838      ; 0.906      ;
; 0.594 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.993      ; 1.054      ;
; 0.602 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.988      ; 1.041      ;
; 0.608 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.910      ; 0.957      ;
; 0.608 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.989      ; 1.036      ;
; 0.614 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.766      ; 0.807      ;
; 0.614 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.769      ; 0.810      ;
; 0.618 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.769      ; 0.806      ;
; 0.627 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.769      ; 0.797      ;
; 0.631 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.767      ; 0.791      ;
; 0.633 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.835      ; 0.857      ;
; 0.640 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 0.772      ; 0.787      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.079      ; 0.761      ;
; -0.325 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.149      ; 0.854      ;
; -0.317 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.152      ; 0.865      ;
; -0.312 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.152      ; 0.870      ;
; -0.310 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.999      ; 0.719      ;
; -0.306 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.147      ; 0.871      ;
; -0.301 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.940      ; 0.669      ;
; -0.299 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.148      ; 0.879      ;
; -0.297 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.937      ; 0.670      ;
; -0.294 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.940      ; 0.676      ;
; -0.292 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.937      ; 0.675      ;
; -0.291 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.938      ; 0.677      ;
; -0.288 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.939      ; 0.681      ;
; -0.286 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.938      ; 0.682      ;
; -0.286 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.936      ; 0.680      ;
; -0.285 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.153      ; 0.898      ;
; -0.282 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.939      ; 0.687      ;
; -0.281 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.936      ; 0.685      ;
; -0.280 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.072      ; 0.822      ;
; -0.278 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.937      ; 0.689      ;
; -0.276 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.939      ; 0.693      ;
; -0.276 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 0.937      ; 0.691      ;
; -0.265 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.002      ; 0.767      ;
; -0.261 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.002      ; 0.771      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'fir_clk'                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                  ; To Node                                                                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.283 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                     ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.408      ; 1.249      ;
; -0.209 ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                     ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.408      ; 1.323      ;
; -0.087 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                   ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.408      ; 1.445      ;
; -0.084 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.408      ; 1.448      ;
; -0.084 ; ecg_ss_n                                                                                                                                                                   ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; ecg_ss_n     ; fir_clk     ; 0.000        ; 1.408      ; 1.448      ;
; -0.013 ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_sink_hpfir:sink|packet_error_s[0]                                                                   ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.408      ; 1.519      ;
; -0.010 ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[1]                                                                               ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.408      ; 1.522      ;
; -0.010 ; ecg_rx_req                                                                                                                                                                 ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_run_count[0]                                                                               ; ecg_rx_req   ; fir_clk     ; 0.000        ; 1.408      ; 1.522      ;
; 0.144  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][22]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.222      ; 0.470      ;
; 0.146  ; I2S:i2s_ports|r_sr_in[4]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][4]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.317      ;
; 0.146  ; I2S:i2s_ports|l_sr_in[15]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][15]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.317      ;
; 0.147  ; I2S:i2s_ports|r_sr_in[21]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][21]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.318      ;
; 0.147  ; I2S:i2s_ports|l_sr_in[16]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][16]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.318      ;
; 0.148  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][13]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.229      ; 0.481      ;
; 0.148  ; I2S:i2s_ports|r_sr_in[23]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.313      ;
; 0.148  ; I2S:i2s_ports|r_sr_in[18]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.048      ; 0.320      ;
; 0.150  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][11]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.224      ; 0.478      ;
; 0.150  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.473      ;
; 0.151  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0] ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]~_Duplicate_2                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.228      ; 0.463      ;
; 0.151  ; I2S:i2s_ports|l_sr_in[23]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][23]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.315      ;
; 0.152  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][1]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.475      ;
; 0.152  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][19]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.475      ;
; 0.152  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0] ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]                                       ; fir_clk      ; fir_clk     ; 0.000        ; 0.228      ; 0.464      ;
; 0.152  ; I2S:i2s_ports|r_sr_in[13]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][13]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.317      ;
; 0.153  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.477      ;
; 0.153  ; I2S:i2s_ports|r_sr_in[19]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.048      ; 0.325      ;
; 0.153  ; I2S:i2s_ports|r_sr_in[15]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][15]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.318      ;
; 0.153  ; I2S:i2s_ports|r_sr_in[10]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.318      ;
; 0.153  ; I2S:i2s_ports|r_sr_in[0]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][0]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.317      ;
; 0.153  ; I2S:i2s_ports|l_sr_in[8]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][8]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.317      ;
; 0.153  ; I2S:i2s_ports|l_sr_in[7]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.317      ;
; 0.154  ; I2S:i2s_ports|r_sr_in[22]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.325      ;
; 0.154  ; I2S:i2s_ports|r_sr_in[12]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.319      ;
; 0.154  ; I2S:i2s_ports|r_sr_in[7]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][7]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.154  ; I2S:i2s_ports|r_sr_in[5]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.325      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[19]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][19]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[17]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.047      ; 0.325      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[6]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][6]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[5]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][5]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[1]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.154  ; I2S:i2s_ports|l_sr_in[0]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][0]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.318      ;
; 0.155  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.222      ; 0.481      ;
; 0.155  ; I2S:i2s_ports|l_sr_in[22]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][22]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.319      ;
; 0.155  ; I2S:i2s_ports|l_sr_in[10]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][10]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.319      ;
; 0.156  ; I2S:i2s_ports|r_sr_in[16]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][16]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.321      ;
; 0.156  ; I2S:i2s_ports|r_sr_in[11]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.321      ;
; 0.156  ; I2S:i2s_ports|l_sr_in[21]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][21]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.320      ;
; 0.156  ; I2S:i2s_ports|l_sr_in[18]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][18]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.320      ;
; 0.157  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][23]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.481      ;
; 0.157  ; I2S:i2s_ports|l_sr_in[11]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][11]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.321      ;
; 0.159  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][6]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.482      ;
; 0.160  ; I2S:i2s_ports|r_sr_in[17]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][17]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.325      ;
; 0.160  ; I2S:i2s_ports|r_sr_in[3]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][3]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.325      ;
; 0.160  ; I2S:i2s_ports|l_sr_in[13]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][13]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.325      ;
; 0.161  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][20]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.484      ;
; 0.161  ; I2S:i2s_ports|r_sr_in[14]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][14]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.326      ;
; 0.161  ; I2S:i2s_ports|r_sr_in[2]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.325      ;
; 0.161  ; I2S:i2s_ports|l_sr_in[20]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][20]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.325      ;
; 0.161  ; I2S:i2s_ports|l_sr_in[14]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][14]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.325      ;
; 0.161  ; I2S:i2s_ports|l_sr_in[12]                                                                                                                                                  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][12]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.325      ;
; 0.162  ; I2S:i2s_ports|r_sr_in[20]                                                                                                                                                  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][20]                                                            ; i2s_clk      ; fir_clk     ; 0.000        ; 0.041      ; 0.327      ;
; 0.162  ; I2S:i2s_ports|r_sr_in[9]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][9]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.326      ;
; 0.162  ; I2S:i2s_ports|r_sr_in[8]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][8]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.326      ;
; 0.162  ; I2S:i2s_ports|l_sr_in[3]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][3]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.326      ;
; 0.162  ; I2S:i2s_ports|l_sr_in[2]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][2]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.326      ;
; 0.163  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][15]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.486      ;
; 0.163  ; I2S:i2s_ports|r_sr_in[6]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][6]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.327      ;
; 0.163  ; I2S:i2s_ports|l_sr_in[9]                                                                                                                                                   ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][9]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.327      ;
; 0.164  ; I2S:i2s_ports|r_sr_in[1]                                                                                                                                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[3][1]                                                             ; i2s_clk      ; fir_clk     ; 0.000        ; 0.040      ; 0.328      ;
; 0.165  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][15]                    ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0 ; fir_clk      ; fir_clk     ; 0.000        ; 0.217      ; 0.486      ;
; 0.167  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][14]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.220      ; 0.491      ;
; 0.167  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][22]                      ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.490      ;
; 0.171  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][5]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.494      ;
; 0.174  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[3]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.210      ; 0.488      ;
; 0.174  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[8]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.496      ;
; 0.175  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][8]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0    ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.498      ;
; 0.175  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[1]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.497      ;
; 0.176  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[2]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.210      ; 0.490      ;
; 0.176  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[4]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.499      ;
; 0.179  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.210      ; 0.493      ;
; 0.179  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[7]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.215      ; 0.498      ;
; 0.180  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[3]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0  ; fir_clk      ; fir_clk     ; 0.000        ; 0.215      ; 0.499      ;
; 0.180  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                           ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                                                                 ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][12]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][12]~_Duplicate_2                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.231      ; 0.495      ;
; 0.182  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[7]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.210      ; 0.496      ;
; 0.182  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[0]                                         ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[1]                                                                               ; fir_clk      ; fir_clk     ; 0.000        ; 0.235      ; 0.501      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_wa0_i[9]                                           ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.218      ; 0.509      ;
; 0.187  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[3]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.510      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                        ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][21]                      ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][23]~_Duplicate_4         ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][23]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[2][0]                     ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][0]                                                           ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.187  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                      ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                            ; fir_clk      ; fir_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[1][9]                       ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][9]                                                             ; fir_clk      ; fir_clk     ; 0.000        ; 0.043      ; 0.315      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_add_0_0_o[8]                                   ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0   ; fir_clk      ; fir_clk     ; 0.000        ; 0.219      ; 0.511      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count0_i[3]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                    ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|u0_m0_wo0_wi0_ra0_count1_i[0]                                                                          ; fir_clk      ; fir_clk     ; 0.000        ; 0.035      ; 0.307      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_rx_req'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.230 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.961      ; 0.761      ;
; -0.207 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.031      ; 0.854      ;
; -0.199 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.034      ; 0.865      ;
; -0.194 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.034      ; 0.870      ;
; -0.192 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.881      ; 0.719      ;
; -0.188 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.029      ; 0.871      ;
; -0.183 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.822      ; 0.669      ;
; -0.181 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.030      ; 0.879      ;
; -0.179 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.819      ; 0.670      ;
; -0.176 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.822      ; 0.676      ;
; -0.174 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.819      ; 0.675      ;
; -0.173 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.820      ; 0.677      ;
; -0.170 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.821      ; 0.681      ;
; -0.168 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.820      ; 0.682      ;
; -0.168 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.818      ; 0.680      ;
; -0.167 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 1.035      ; 0.898      ;
; -0.164 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.821      ; 0.687      ;
; -0.163 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.818      ; 0.685      ;
; -0.162 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.954      ; 0.822      ;
; -0.160 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.819      ; 0.689      ;
; -0.158 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.821      ; 0.693      ;
; -0.158 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.819      ; 0.691      ;
; -0.147 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.884      ; 0.767      ;
; -0.143 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_rx_req  ; 0.000        ; 0.884      ; 0.771      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; SPI_slave:rec_spi_ports|rx_buf[10]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.384      ; 1.409      ;
; 0.069  ; SPI_slave:rec_spi_ports|rx_buf[9]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.330      ; 1.429      ;
; 0.116  ; SPI_slave:rec_spi_ports|rx_buf[19]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.290      ; 1.436      ;
; 0.136  ; SPI_slave:rec_spi_ports|rx_buf[12]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.332      ; 1.498      ;
; 0.142  ; SPI_slave:rec_spi_ports|rx_buf[14]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.332      ; 1.504      ;
; 0.145  ; SPI_slave:rec_spi_ports|rx_buf[13]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.332      ; 1.507      ;
; 0.147  ; SPI_slave:rec_spi_ports|rx_buf[11]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.332      ; 1.509      ;
; 0.151  ; SPI_slave:rec_spi_ports|rx_buf[17]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.305      ; 1.486      ;
; 0.158  ; SPI_slave:rec_spi_ports|rx_buf[16]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.304      ; 1.492      ;
; 0.159  ; SPI_slave:rec_spi_ports|rx_buf[21]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.358      ; 1.547      ;
; 0.188  ; SPI_slave:rec_spi_ports|rx_buf[4]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.233      ; 1.451      ;
; 0.188  ; SPI_slave:rec_spi_ports|rx_buf[2]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.236      ; 1.454      ;
; 0.191  ; SPI_slave:rec_spi_ports|rx_buf[20]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.304      ; 1.525      ;
; 0.198  ; SPI_slave:rec_spi_ports|rx_buf[18]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.303      ; 1.531      ;
; 0.205  ; SPI_slave:rec_spi_ports|rx_buf[22]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.239      ; 1.474      ;
; 0.208  ; SPI_slave:rec_spi_ports|rx_buf[6]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.240      ; 1.478      ;
; 0.215  ; SPI_slave:rec_spi_ports|rx_buf[1]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.230      ; 1.475      ;
; 0.225  ; SPI_slave:rec_spi_ports|rx_buf[0]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.228      ; 1.483      ;
; 0.229  ; SPI_slave:rec_spi_ports|rx_buf[3]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.236      ; 1.495      ;
; 0.252  ; SPI_slave:rec_spi_ports|rx_buf[7]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.445      ; 1.727      ;
; 0.269  ; SPI_slave:rec_spi_ports|rx_buf[23]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.389      ; 1.688      ;
; 0.270  ; SPI_slave:rec_spi_ports|rx_buf[5]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.227      ; 1.527      ;
; 0.279  ; SPI_slave:rec_spi_ports|rx_buf[15]                                                                                                            ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.456      ; 1.765      ;
; 0.293  ; SPI_slave:rec_spi_ports|rx_buf[8]                                                                                                             ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.446      ; 1.769      ;
; 0.434  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.457      ; 0.431      ;
; 0.528  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]    ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.364      ; 0.432      ;
; 0.540  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.354      ; 0.434      ;
; 0.554  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.338      ; 0.432      ;
; 0.555  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.340      ; 0.435      ;
; 0.557  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[2]    ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.337      ; 0.434      ;
; 0.571  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.227      ; 0.828      ;
; 0.572  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.431      ;
; 0.573  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.432      ;
; 0.574  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.433      ;
; 0.574  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.316      ; 0.430      ;
; 0.610  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.283      ; 0.433      ;
; 0.610  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.054      ; 0.694      ;
; 0.611  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.042      ; 0.683      ;
; 0.620  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[5]    ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.272      ; 0.432      ;
; 0.620  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 0.683      ;
; 0.623  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.060     ; 0.593      ;
; 0.625  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21]   ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.266      ; 0.431      ;
; 0.625  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.039      ; 0.694      ;
; 0.626  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20]   ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.268      ; 0.434      ;
; 0.626  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23]   ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.268      ; 0.434      ;
; 0.626  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.035      ; 0.691      ;
; 0.629  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[6]    ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.263      ; 0.432      ;
; 0.629  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[7]    ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.265      ; 0.434      ;
; 0.629  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16]   ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.262      ; 0.431      ;
; 0.630  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[18]   ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.262      ; 0.432      ;
; 0.632  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[15]   ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.260      ; 0.432      ;
; 0.644  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[9]    ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.248      ; 0.432      ;
; 0.647  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[8]    ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.248      ; 0.435      ;
; 0.660  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.133      ; 0.823      ;
; 0.661  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.107      ; 0.798      ;
; 0.663  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.106      ; 0.799      ;
; 0.664  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.458      ; 0.662      ;
; 0.670  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[11]   ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.458      ; 0.668      ;
; 0.680  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.364      ; 0.584      ;
; 0.681  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.127      ; 0.838      ;
; 0.686  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.088      ; 0.804      ;
; 0.688  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.109      ; 0.827      ;
; 0.688  ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.089      ; 0.807      ;
; 0.689  ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.086      ; 0.805      ;
; 0.692  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.354      ; 0.586      ;
; 0.706  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.338      ; 0.584      ;
; 0.707  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.091      ; 0.828      ;
; 0.709  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.340      ; 0.589      ;
; 0.709  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.089      ; 0.828      ;
; 0.713  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[4]    ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.338      ; 0.591      ;
; 0.715  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.086      ; 0.831      ;
; 0.717  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[0]    ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.340      ; 0.597      ;
; 0.723  ; LP1000:fir_r_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[17]   ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.169      ; 0.432      ;
; 0.724  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.583      ;
; 0.725  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.584      ;
; 0.725  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.316      ; 0.581      ;
; 0.726  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.585      ;
; 0.728  ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.042      ; 0.800      ;
; 0.729  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 0.792      ;
; 0.730  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.031      ; 0.791      ;
; 0.730  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 0.793      ;
; 0.731  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[10]   ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.590      ;
; 0.731  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[13]   ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.590      ;
; 0.733  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[12]   ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.316      ; 0.589      ;
; 0.734  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[3]    ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.319      ; 0.593      ;
; 0.756  ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; rec_sclk     ; rec_ss_n    ; 0.000        ; -0.060     ; 0.726      ;
; 0.759  ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.033      ; 0.822      ;
; 0.760  ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.035      ; 0.825      ;
; 0.762  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.283      ; 0.585      ;
; 0.766  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[22]   ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.354      ; 0.660      ;
; 0.767  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.039      ; 0.836      ;
; 0.769  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.041      ; 0.840      ;
; 0.770  ; LP1000:fir_l_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[19]   ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.283      ; 0.593      ;
; 0.775  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.020      ; 0.825      ;
; 0.776  ; SPI_slave:rec_spi_ports|ch_add1                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.133      ; 0.939      ;
; 0.777  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.266      ; 0.583      ;
; 0.778  ; SPI_slave:rec_spi_ports|ch_add2                                                                                                               ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; rec_sclk     ; rec_ss_n    ; 0.000        ; 0.020      ; 0.828      ;
; 0.779  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.268      ; 0.587      ;
; 0.779  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.268      ; 0.587      ;
; 0.781  ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|auk_dspip_avalon_streaming_source_hpfir:source|data_out[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; fir_clk      ; rec_ss_n    ; -0.500       ; 0.262      ; 0.583      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.092 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.944      ; 2.150      ;
; 0.142 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.944      ; 1.700      ;
; 0.151 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.944      ; 2.209      ;
; 0.164 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.796      ; 2.074      ;
; 0.167 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.815      ; 0.566      ;
; 0.173 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.769      ; 0.526      ;
; 0.180 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.769      ; 0.533      ;
; 0.184 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.769      ; 0.537      ;
; 0.186 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.769      ; 0.539      ;
; 0.187 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.769      ; 0.540      ;
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.000      ; 1.813      ;
; 0.201 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.796      ; 1.611      ;
; 0.207 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.314      ;
; 0.208 ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.315      ;
; 0.216 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.325      ;
; 0.216 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 1.944      ; 1.774      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.219 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.219 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.219 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.223 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.796      ; 2.133      ;
; 0.224 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.333      ;
; 0.226 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.333      ;
; 0.228 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.337      ;
; 0.256 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.000      ; 2.370      ;
; 0.275 ; ecg_rx_req                                   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 1.796      ; 1.685      ;
; 0.279 ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.769      ; 0.632      ;
; 0.280 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.389      ;
; 0.286 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.286 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.289 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.396      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.291 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.292 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.293 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.400      ;
; 0.294 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.401      ;
; 0.294 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.403      ;
; 0.300 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.815      ; 0.699      ;
; 0.308 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.502      ; 0.394      ;
; 0.336 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 1.910      ;
; 0.343 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 1.917      ;
; 0.344 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 1.986      ;
; 0.349 ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; SPI_slave:ecg_spi_ports|rx_buf[5]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.901      ; 0.834      ;
; 0.352 ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.882      ; 0.818      ;
; 0.354 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 1.928      ;
; 0.355 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.435      ; 1.904      ;
; 0.355 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.882      ; 0.821      ;
; 0.356 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.493      ; 0.433      ;
; 0.360 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 1.934      ;
; 0.364 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.882      ; 0.830      ;
; 0.367 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.882      ; 0.833      ;
; 0.368 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.493      ; 0.445      ;
; 0.374 ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.882      ; 0.840      ;
; 0.378 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.020      ;
; 0.380 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 1.954      ;
; 0.380 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.022      ;
; 0.382 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.815      ; 0.781      ;
; 0.383 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.031      ;
; 0.385 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.027      ;
; 0.395 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.129      ; 0.608      ;
; 0.396 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.048      ;
; 0.397 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.049      ;
; 0.398 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.040      ;
; 0.405 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.057      ;
; 0.406 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.058      ;
; 0.408 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.056      ;
; 0.412 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.060      ;
; 0.415 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.063      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.197 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.318      ;
; 0.200 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.320      ;
; 0.256 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.375      ;
; 0.274 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.393      ;
; 0.274 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.393      ;
; 0.304 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.423      ;
; 0.306 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.425      ;
; 0.334 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.453      ;
; 0.350 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 0.465      ;
; 0.390 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.037      ; 0.511      ;
; 0.421 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.540      ;
; 0.445 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.034      ; 0.563      ;
; 0.481 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.600      ;
; 0.490 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.039      ; 0.613      ;
; 0.507 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 0.618      ;
; 0.511 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 0.627      ;
; 0.524 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.044      ; 0.652      ;
; 0.529 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.040      ; 0.653      ;
; 0.533 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.040      ; 0.657      ;
; 0.537 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 0.647      ;
; 0.539 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 0.655      ;
; 0.574 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.040      ; 0.698      ;
; 0.574 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 0.684      ;
; 0.579 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.698      ;
; 0.584 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.040      ; 0.708      ;
; 0.589 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.045      ; 0.718      ;
; 0.613 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.030      ; 0.727      ;
; 0.746 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
; 0.746 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
; 0.746 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
; 0.746 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
; 0.746 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.865      ;
; 0.854 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.974      ;
; 0.859 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.979      ;
; 0.859 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.979      ;
; 0.859 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 0.979      ;
; 0.861 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.980      ;
; 0.861 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.980      ;
; 0.861 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.980      ;
; 0.861 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.980      ;
; 0.890 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 1.001      ;
; 0.892 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.008      ;
; 0.892 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.008      ;
; 0.893 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.003      ;
; 0.893 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.003      ;
; 0.893 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.003      ;
; 0.893 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.003      ;
; 0.899 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.014      ;
; 0.899 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.014      ;
; 0.899 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.014      ;
; 0.899 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.014      ;
; 0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.016      ;
; 0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.016      ;
; 0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.016      ;
; 0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.016      ;
; 0.901 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.031      ; 1.016      ;
; 0.906 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.016      ;
; 0.906 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.016      ;
; 0.906 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.016      ;
; 0.906 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.016      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 1.018      ;
; 0.907 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.027      ; 1.018      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.027      ;
; 0.911 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.032      ; 1.027      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.918 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.026      ; 1.028      ;
; 0.920 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.040      ;
; 0.920 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.040      ;
; 0.920 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.036      ; 1.040      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|ch_add2     ; SPI_slave:rec_spi_ports|ch_add2              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|ch_add1     ; SPI_slave:rec_spi_ports|ch_add1              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.205 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.273      ; 0.562      ;
; 0.206 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.313      ;
; 0.209 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.273      ; 0.566      ;
; 0.210 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.317      ;
; 0.213 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.320      ;
; 0.215 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.322      ;
; 0.217 ; SPI_slave:rec_spi_ports|bit_cnt[14] ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.626      ; 0.427      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.626      ; 0.428      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.626      ; 0.428      ;
; 0.219 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.626      ; 0.429      ;
; 0.222 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.172      ; 1.508      ;
; 0.223 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.626      ; 0.433      ;
; 0.225 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.172      ; 1.511      ;
; 0.226 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.689      ; 0.499      ;
; 0.235 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.529      ;
; 0.237 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.531      ;
; 0.242 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.536      ;
; 0.242 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.212      ; 0.538      ;
; 0.252 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.537      ;
; 0.253 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.538      ;
; 0.254 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.331      ; 1.699      ;
; 0.256 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.545      ;
; 0.259 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.212      ; 0.555      ;
; 0.261 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.550      ;
; 0.261 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.212      ; 0.557      ;
; 0.265 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.555      ;
; 0.266 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.556      ;
; 0.275 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.299      ; 1.688      ;
; 0.276 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.044      ; 0.404      ;
; 0.279 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.386      ;
; 0.284 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.391      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.285 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.287 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.172      ; 1.573      ;
; 0.289 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.398      ;
; 0.290 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.399      ;
; 0.291 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.291 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.774      ; 1.679      ;
; 0.291 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.774      ; 2.179      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.401      ;
; 0.295 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.402      ;
; 0.296 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.299      ; 1.709      ;
; 0.297 ; SPI_slave:rec_spi_ports|bit_cnt[4]  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.404      ;
; 0.298 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.405      ;
; 0.301 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.410      ;
; 0.307 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.597      ; 2.018      ;
; 0.310 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.599      ;
; 0.310 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.604      ;
; 0.310 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.606      ;
; 0.310 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.600      ;
; 0.318 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.273      ; 0.675      ;
; 0.320 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.302      ; 1.736      ;
; 0.320 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.331      ; 1.765      ;
; 0.321 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.702      ; 0.607      ;
; 0.331 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.273      ; 0.688      ;
; 0.332 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.331      ; 1.777      ;
; 0.332 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.273      ; 0.689      ;
; 0.337 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.597      ; 1.548      ;
; 0.337 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.630      ; 2.081      ;
; 0.350 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.630      ; 1.594      ;
; 0.352 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.641      ;
; 0.352 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.459      ;
; 0.353 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.026      ; 0.463      ;
; 0.354 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.461      ;
; 0.357 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.026      ; 0.467      ;
; 0.364 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.476      ; 0.424      ;
; 0.365 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.476      ; 0.425      ;
; 0.370 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.666      ;
; 0.374 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.481      ;
; 0.376 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.672      ;
; 0.413 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.520      ;
; 0.421 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.646      ; 0.651      ;
; 0.433 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.476      ; 0.493      ;
; 0.437 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.476      ; 0.497      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 3.506      ;
; -1.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 3.506      ;
; -1.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 3.506      ;
; -1.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 3.506      ;
; -1.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 3.506      ;
; -1.627 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.402      ; 3.506      ;
; -1.551 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 3.496      ;
; -1.551 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 3.496      ;
; -1.551 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 3.496      ;
; -1.551 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 3.496      ;
; -1.551 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.468      ; 3.496      ;
; -1.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 3.503      ;
; -1.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 3.503      ;
; -1.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 3.503      ;
; -1.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.477      ; 3.503      ;
; -1.543 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.474      ; 3.494      ;
; -1.543 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.474      ; 3.494      ;
; -1.543 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.474      ; 3.494      ;
; -1.543 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.474      ; 3.494      ;
; -1.543 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.474      ; 3.494      ;
; -1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 3.255      ;
; -1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 3.255      ;
; -1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 3.255      ;
; -1.378 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.400      ; 3.255      ;
; -0.829 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.235      ; 2.541      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.525      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.525      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.525      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.525      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.525      ;
; -0.804 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.525      ;
; -0.766 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.228      ; 2.471      ;
; -0.766 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.228      ; 2.471      ;
; -0.766 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.228      ; 2.471      ;
; -0.766 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.228      ; 2.471      ;
; -0.766 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.228      ; 2.471      ;
; -0.766 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.228      ; 2.471      ;
; -0.766 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.228      ; 2.471      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.683 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.087      ; 2.247      ;
; -0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.361      ;
; -0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.361      ;
; -0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.361      ;
; -0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.361      ;
; -0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.361      ;
; -0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.361      ;
; -0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.361      ;
; -0.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.402      ; 2.928      ;
; -0.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.402      ; 2.928      ;
; -0.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.402      ; 2.928      ;
; -0.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.402      ; 2.928      ;
; -0.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.402      ; 2.928      ;
; -0.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.402      ; 2.928      ;
; -0.476 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.468      ; 2.921      ;
; -0.476 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.468      ; 2.921      ;
; -0.476 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.468      ; 2.921      ;
; -0.476 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.468      ; 2.921      ;
; -0.476 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.468      ; 2.921      ;
; -0.472 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.477      ; 2.926      ;
; -0.472 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.477      ; 2.926      ;
; -0.472 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.477      ; 2.926      ;
; -0.472 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.477      ; 2.926      ;
; -0.468 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.474      ; 2.919      ;
; -0.468 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.474      ; 2.919      ;
; -0.468 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.474      ; 2.919      ;
; -0.468 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.474      ; 2.919      ;
; -0.468 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.474      ; 2.919      ;
; -0.335 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.400      ; 2.712      ;
; -0.335 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.400      ; 2.712      ;
; -0.335 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.400      ; 2.712      ;
; -0.335 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.400      ; 2.712      ;
; 0.213  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.644      ;
; 0.255  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.235      ; 1.957      ;
; 0.272  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 2.085      ;
; 0.275  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 1.946      ;
; 0.275  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 1.946      ;
; 0.275  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 1.946      ;
; 0.275  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 1.946      ;
; 0.275  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 1.946      ;
; 0.275  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 1.946      ;
; 0.301  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.228      ; 1.904      ;
; 0.301  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.228      ; 1.904      ;
; 0.301  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.228      ; 1.904      ;
; 0.301  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.228      ; 1.904      ;
; 0.301  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.228      ; 1.904      ;
; 0.301  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.228      ; 1.904      ;
; 0.301  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.228      ; 1.904      ;
; 0.316  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.934      ; 2.595      ;
; 0.352  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.738      ; 2.363      ;
; 0.368  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.087      ; 1.696      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.218 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.820      ;
; -0.218 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.820      ;
; -0.218 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.820      ;
; -0.218 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.820      ;
; -0.218 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.125      ; 1.820      ;
; -0.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.136      ; 1.797      ;
; -0.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.136      ; 1.797      ;
; -0.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.136      ; 1.797      ;
; -0.163 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.280      ; 1.920      ;
; -0.163 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.280      ; 1.920      ;
; -0.163 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.280      ; 1.920      ;
; -0.159 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.249      ; 1.885      ;
; -0.159 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.249      ; 1.885      ;
; -0.156 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.219      ; 1.852      ;
; -0.128 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.706      ;
; -0.128 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.706      ;
; -0.128 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.706      ;
; -0.128 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.706      ;
; -0.128 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.706      ;
; -0.128 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.706      ;
; -0.128 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.124 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.105      ; 1.706      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 1.729      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 1.729      ;
; -0.121 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 1.729      ;
; -0.114 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.127      ; 1.718      ;
; -0.114 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.127      ; 1.718      ;
; -0.114 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.127      ; 1.718      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.110 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.101      ; 1.688      ;
; -0.105 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.130      ; 1.712      ;
; -0.105 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.130      ; 1.712      ;
; -0.105 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.130      ; 1.712      ;
; -0.105 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.130      ; 1.712      ;
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.135      ; 1.713      ;
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.135      ; 1.713      ;
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.135      ; 1.713      ;
; -0.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.135      ; 1.713      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 1.691      ;
; -0.088 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 1.691      ;
; 0.104  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.549      ; 2.422      ;
; 0.113  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.549      ; 1.913      ;
; 0.128  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.581      ; 2.430      ;
; 0.132  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.581      ; 1.926      ;
; 0.313  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.718      ; 2.382      ;
; 0.335  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.718      ; 1.860      ;
; 0.734  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.125      ; 1.368      ;
; 0.734  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.125      ; 1.368      ;
; 0.734  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.125      ; 1.368      ;
; 0.734  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.125      ; 1.368      ;
; 0.734  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.125      ; 1.368      ;
; 0.756  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.136      ; 1.357      ;
; 0.756  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.136      ; 1.357      ;
; 0.756  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.136      ; 1.357      ;
; 0.791  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.249      ; 1.435      ;
; 0.791  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.249      ; 1.435      ;
; 0.792  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.280      ; 1.465      ;
; 0.792  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.280      ; 1.465      ;
; 0.792  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.280      ; 1.465      ;
; 0.797  ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.219      ; 1.399      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.271      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.271      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.271      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.271      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.271      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.271      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.271      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.807  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.105      ; 1.275      ;
; 0.810  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 1.298      ;
; 0.810  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 1.298      ;
; 0.810  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 1.298      ;
; 0.819  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.259      ;
; 0.819  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.259      ;
; 0.819  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.259      ;
; 0.819  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.101      ; 1.259      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                                ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.058 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.227      ;
; -0.058 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.227      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.238      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.238      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.238      ;
; -0.056 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.180      ; 1.238      ;
; -0.054 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.235      ;
; -0.054 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.235      ;
; -0.054 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.235      ;
; -0.054 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.235      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.172      ; 1.239      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.172      ; 1.239      ;
; -0.047 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.172      ; 1.239      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.043 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.216      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.253      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.253      ;
; -0.037 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.253      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.033 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.150      ; 1.231      ;
; -0.032 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.268      ; 1.350      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.228      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.228      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.228      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.228      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.228      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.228      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.145      ; 1.228      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.331      ; 1.414      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.331      ; 1.414      ;
; -0.031 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.331      ; 1.414      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.299      ; 1.385      ;
; -0.028 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.299      ; 1.385      ;
; 0.014  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.310      ;
; 0.014  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.310      ;
; 0.014  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.182      ; 1.310      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.320      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.320      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.320      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.320      ;
; 0.036  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.170      ; 1.320      ;
; 0.369  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.774      ; 2.257      ;
; 0.371  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.774      ; 1.759      ;
; 0.385  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.630      ; 2.129      ;
; 0.414  ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.630      ; 1.658      ;
; 0.449  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.597      ; 2.160      ;
; 0.476  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.597      ; 1.687      ;
; 0.855  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 1.640      ;
; 0.855  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 1.640      ;
; 0.868  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.180      ; 1.662      ;
; 0.868  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.180      ; 1.662      ;
; 0.868  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.180      ; 1.662      ;
; 0.868  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.180      ; 1.662      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.175      ; 1.661      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.175      ; 1.661      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.175      ; 1.661      ;
; 0.872  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.175      ; 1.661      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.879  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.638      ;
; 0.880  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.172      ; 1.666      ;
; 0.880  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.172      ; 1.666      ;
; 0.880  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.172      ; 1.666      ;
; 0.887  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.176      ; 1.677      ;
; 0.887  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.176      ; 1.677      ;
; 0.887  ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.176      ; 1.677      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.891  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.150      ; 1.655      ;
; 0.896  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.145      ; 1.655      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                                ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.277 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.796      ; 1.687      ;
; 0.280 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.944      ; 1.838      ;
; 0.290 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.796      ; 2.200      ;
; 0.310 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.000      ; 1.924      ;
; 0.313 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.944      ; 2.371      ;
; 0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.748      ;
; 0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.748      ;
; 0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.748      ;
; 0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.748      ;
; 0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.748      ;
; 0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.748      ;
; 0.318 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.748      ;
; 0.349 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; 0.000        ; 1.796      ; 2.259      ;
; 0.349 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.000      ; 2.463      ;
; 0.351 ; ecg_rx_req ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_rx_req   ; ecg_sclk    ; -0.500       ; 1.796      ; 1.761      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.389 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.131      ; 1.634      ;
; 0.440 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.279      ; 1.833      ;
; 0.440 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.279      ; 1.833      ;
; 0.440 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.279      ; 1.833      ;
; 0.440 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.279      ; 1.833      ;
; 0.440 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.279      ; 1.833      ;
; 0.440 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.279      ; 1.833      ;
; 0.440 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.279      ; 1.833      ;
; 0.464 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.296      ; 1.874      ;
; 0.464 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.296      ; 1.874      ;
; 0.464 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.296      ; 1.874      ;
; 0.464 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.296      ; 1.874      ;
; 0.464 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.296      ; 1.874      ;
; 0.464 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.296      ; 1.874      ;
; 0.485 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.286      ; 1.885      ;
; 1.037 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.458      ; 2.609      ;
; 1.037 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.458      ; 2.609      ;
; 1.037 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.458      ; 2.609      ;
; 1.037 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.458      ; 2.609      ;
; 1.160 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.808      ;
; 1.160 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.808      ;
; 1.160 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.808      ;
; 1.160 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.808      ;
; 1.160 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.534      ; 2.808      ;
; 1.163 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.815      ;
; 1.163 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.815      ;
; 1.163 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.815      ;
; 1.163 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.538      ; 2.815      ;
; 1.168 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.810      ;
; 1.168 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.810      ;
; 1.168 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.810      ;
; 1.168 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.810      ;
; 1.168 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.528      ; 2.810      ;
; 1.243 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 2.817      ;
; 1.243 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 2.817      ;
; 1.243 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 2.817      ;
; 1.243 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 2.817      ;
; 1.243 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 2.817      ;
; 1.243 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.460      ; 2.817      ;
; 1.353 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.283      ;
; 1.353 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.283      ;
; 1.353 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.283      ;
; 1.353 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.283      ;
; 1.353 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.283      ;
; 1.353 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.283      ;
; 1.353 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.283      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.429 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.131      ; 2.174      ;
; 1.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.279      ; 2.388      ;
; 1.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.279      ; 2.388      ;
; 1.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.279      ; 2.388      ;
; 1.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.279      ; 2.388      ;
; 1.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.279      ; 2.388      ;
; 1.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.279      ; 2.388      ;
; 1.495 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.279      ; 2.388      ;
; 1.530 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.296      ; 2.440      ;
; 1.530 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.296      ; 2.440      ;
; 1.530 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.296      ; 2.440      ;
; 1.530 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.296      ; 2.440      ;
; 1.530 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.296      ; 2.440      ;
; 1.530 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.296      ; 2.440      ;
; 1.555 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.286      ; 2.455      ;
; 2.069 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.458      ; 3.141      ;
; 2.069 ; ecg_ss_n   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.458      ; 3.141      ;
+-------+------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'fir_clk'                                                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                                                                                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; fir_clk ; Rise       ; fir_clk                                                                                                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[10]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[11]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[5]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[6]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[7]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[8]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_aseq:u0_m0_wo0_aseq_c[9]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[0]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[10]                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[1]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[2]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[3]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[4]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[5]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[6]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[7]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[8]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|\u0_m0_wo0_run:u0_m0_wo0_run_enable_c[9]                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[0]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[1]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[2]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[3]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[4]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[5]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[6]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|q_b[7]                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_cm0_lutmem_dmem|altsyncram_q8s3:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[16]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[17]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[18]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[19]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[20]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[21]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[22]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[23]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|q_b[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|altsyncram:u0_m0_wo0_wi0_delayr0_dmem|altsyncram_7do3:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[0][0]~_Duplicate_1                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[1][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[2][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_in0_m0_wi0_wo0_assign_sel_q_14|delay_signals[3][0]                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[0][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[1][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[2][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_16|delay_signals[3][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_compute_q_17|delay_signals[0][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_u0_m0_wo0_memread_q_13|delay_signals[0][0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][0]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][10]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][11]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][12]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][13]~_Duplicate_1                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][14]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][15]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][16]~_Duplicate_2                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][17]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][18]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][19]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][1]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][20]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][21]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][22]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][23]                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][2]                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; fir_clk ; Rise       ; LP1000:fir_ecg_ports|LP1000_0002:lp1000_inst|LP1000_0002_ast:LP1000_0002_ast_inst|LP1000_0002_rtl:hpfircore|dspba_delay:d_xIn_0_14|delay_signals[0][3]                                                            ;
+--------+--------------+----------------+------------+---------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -0.237 ; -0.021       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -0.223 ; -0.007       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -0.223 ; -0.007       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -0.223 ; -0.007       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -0.223 ; -0.007       ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|ch_add2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -0.173 ; 0.043        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -0.169 ; 0.047        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                  ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81      ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77      ;
; -0.069 ; -0.069       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73      ;
; -0.068 ; -0.068       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41     ;
; -0.068 ; -0.068       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25     ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datac          ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datac          ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac          ;
; -0.065 ; -0.065       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9      ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad          ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datac         ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datac         ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad          ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad          ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad          ;
; -0.065 ; -0.065       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datad          ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datad         ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad         ;
; -0.064 ; -0.064       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad         ;
; -0.063 ; -0.063       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad         ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad         ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad         ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datac          ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad          ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad          ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad          ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad          ;
; -0.060 ; -0.060       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93      ;
; -0.060 ; -0.060       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89      ;
; -0.060 ; -0.060       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5      ;
; -0.060 ; -0.060       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1      ;
; -0.060 ; -0.060       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85      ;
; -0.060 ; -0.060       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad         ;
; -0.060 ; -0.060       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad         ;
; -0.060 ; -0.060       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad         ;
; -0.059 ; -0.059       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45     ;
; -0.059 ; -0.059       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17     ;
; -0.059 ; -0.059       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13     ;
; -0.058 ; -0.058       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21     ;
; -0.057 ; -0.057       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53     ;
; -0.057 ; -0.057       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49     ;
; -0.057 ; -0.057       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61      ;
; -0.057 ; -0.057       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57      ;
; -0.056 ; -0.056       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69      ;
; -0.056 ; -0.056       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65      ;
; -0.055 ; -0.055       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37     ;
; -0.055 ; -0.055       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33     ;
; -0.055 ; -0.055       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29     ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0] ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk   ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; -0.010 ; -0.010       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datac           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datac           ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datab          ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datab          ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|datab          ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|dataa         ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datab          ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.026  ; 0.026        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datab          ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datab          ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.038  ; 0.038        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.043  ; 0.043        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|dataa         ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|dataa         ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.046  ; 0.046        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datab          ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datac           ;
; 0.053  ; 0.053        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|dataa         ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|dataa          ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datab         ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|dataa         ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.057  ; 0.057        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datac          ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datac          ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datad         ;
; 0.062  ; 0.062        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.063  ; 0.063        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.064  ; 0.064        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_rx_req'                                                                          ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_rx_req ; Rise       ; ecg_rx_req                                ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]        ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[2]|datac            ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[6]|datad            ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[7]|datad            ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[11]|datad           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[12]|datad           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[18]|datad           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[5]|datad            ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[9]|datad            ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Rise       ; ecg_rx_req~input|i                        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_rx_req~input|o                        ;
; 0.916  ; 0.916        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|combout         ;
; 0.920  ; 0.920        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9|datad           ;
; 0.953  ; 0.953        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|inclk[0] ;
; 0.953  ; 0.953        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|process_1~9clkctrl|outclk   ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]        ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]       ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]       ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]       ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[8]|datad            ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]       ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]       ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]        ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]       ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]       ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]       ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]        ;
; 0.981  ; 0.981        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]        ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]        ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]       ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]       ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[13]|datad           ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[16]|datad           ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[17]|datad           ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]       ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]       ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]       ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]       ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]        ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]        ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]        ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_rx_req ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]        ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[14]|datad           ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[15]|datad           ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[1]|datad            ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[21]|datad           ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[22]|datad           ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[23]|datad           ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[3]|datad            ;
; 0.985  ; 0.985        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[4]|datad            ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[0]|datad            ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[19]|datad           ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[20]|datad           ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; ecg_rx_req ; Rise       ; ecg_spi_ports|rx_data[10]|datad           ;
+--------+--------------+----------------+------------------+------------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 0.673  ; 1.091  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.946  ; 1.423  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 1.844  ; 2.500  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 1.804  ; 2.458  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 1.805  ; 2.438  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 1.397  ; 2.101  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.296  ; 0.597  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.434  ; 0.743  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 1.278  ; 1.946  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 1.334  ; 1.983  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.147  ; 1.777  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.123  ; 1.739  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 1.235  ; 1.870  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.125  ; 1.741  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 1.397  ; 2.101  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 1.177  ; 1.803  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.101  ; 1.705  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 1.252  ; 1.887  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.126  ; 1.760  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.160  ; 1.803  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.149  ; 1.782  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.128  ; 1.742  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 1.227  ; 1.890  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.102  ; 1.730  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 1.245  ; 1.892  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.133  ; 1.766  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 1.023  ; 1.623  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 1.200  ; 1.839  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 1.311  ; 1.984  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 1.238  ; 1.908  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 2.357  ; 2.968  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 1.164  ; 1.897  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.010  ; 0.467  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.122  ; 0.646  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 1.067  ; 1.676  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 1.180  ; 1.795  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 0.958  ; 1.549  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 1.533  ; 2.191  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; -0.068 ; 0.613  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.322 ; -1.052 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.059 ; -0.789 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; -0.325 ; 0.306  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; -0.234 ; 0.385  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.432 ; 0.169  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; -0.461 ; 0.133  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; -0.360 ; 0.250  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; -0.294 ; 0.298  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; -0.068 ; 0.613  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; -0.246 ; 0.364  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; -0.376 ; 0.198  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; -0.233 ; 0.377  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; -0.401 ; 0.202  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; -0.169 ; 0.432  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; -0.247 ; 0.337  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; -0.329 ; 0.267  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; -0.343 ; 0.267  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; -0.408 ; 0.202  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; -0.248 ; 0.362  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; -0.352 ; 0.237  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; -0.423 ; 0.161  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; -0.379 ; 0.244  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; -0.279 ; 0.352  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; -0.272 ; 0.366  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 0.972  ; 1.598  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 0.972  ; 1.598  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.220  ; 0.685  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.278  ; 0.810  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 1.398  ; 2.005  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 1.689  ; 2.355  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 0.775  ; 1.387  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 0.775  ; 1.387  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.053  ; 1.673  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 0.782  ; 1.373  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 0.782  ; 1.373  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 1.126  ; 1.761  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.033  ; 1.667  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 1.670  ; 2.242  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 2.035  ; 2.540  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.897  ; 1.340  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 2.043  ; 2.704  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 2.260  ; 3.000  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 2.291  ; 3.029  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 2.098  ; 2.724  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 1.471  ; 1.977  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.417  ; 0.826  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 1.622  ; 2.245  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 1.697  ; 2.436  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 1.849  ; 2.549  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.459 ; -0.880 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.366 ; -0.821 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.551 ; -2.187 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.548 ; -2.190 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.551 ; -2.169 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -0.063 ; -0.369 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -0.063 ; -0.369 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -0.152 ; -0.466 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.007 ; -1.642 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.054 ; -1.669 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -0.877 ; -1.471 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -0.850 ; -1.453 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -0.934 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.855 ; -1.437 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.147 ; -1.841 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -0.938 ; -1.536 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -0.864 ; -1.441 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.977 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.849 ; -1.478 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -0.889 ; -1.500 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -0.876 ; -1.480 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -0.856 ; -1.456 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -0.954 ; -1.581 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -0.857 ; -1.480 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -0.964 ; -1.605 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -0.859 ; -1.465 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -0.782 ; -1.358 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -0.956 ; -1.590 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.036 ; -1.698 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -0.952 ; -1.598 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.721 ; -2.357 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.381 ; -1.021 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.254  ; -0.181 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.328  ; -0.122 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -0.739 ; -1.346 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -0.849 ; -1.477 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -0.693 ; -1.282 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.076 ; -1.658 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 1.797  ; 1.535  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 1.797  ; 1.535  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 1.743  ; 1.481  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.843  ; 0.234  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.782  ; 0.178  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.964  ; 0.380  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 0.993  ; 0.415  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.880  ; 0.285  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.907  ; 0.335  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.676  ; 0.015  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.865  ; 0.276  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.978  ; 0.410  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.844  ; 0.254  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.925  ; 0.337  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.952  ; 0.367  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.929  ; 0.351  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.920  ; 0.343  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.862  ; 0.267  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.942  ; 0.346  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.860  ; 0.258  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.955  ; 0.373  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.946  ; 0.381  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.918  ; 0.314  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.889  ; 0.268  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.876  ; 0.261  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -0.760 ; -1.368 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -0.760 ; -1.368 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.169  ; -0.308 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.243  ; -0.249 ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -0.976 ; -1.562 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -1.161 ; -1.785 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.555 ; -1.152 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.555 ; -1.152 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.336 ; -0.897 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.562 ; -1.139 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.562 ; -1.139 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -0.814 ; -1.434 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -0.818 ; -1.435 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.216 ; -1.837 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -1.776 ; -2.282 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.252 ; -0.739 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.744 ; -2.390 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.989 ; -2.702 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.027 ; -2.744 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -0.556 ; -1.148 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -1.121 ; -1.661 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.179  ; -0.321 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.329 ; -1.946 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.368 ; -2.047 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.544 ; -2.227 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 4.168 ; 3.749 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 4.168 ; 3.749 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 3.801 ; 3.924 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 4.500 ; 4.584 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.530 ; 4.611 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 4.455 ; 4.534 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 4.204 ; 3.587 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 4.253 ; 4.206 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 4.106 ; 4.339 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 4.155 ; 4.180 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 4.204 ; 3.587 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 4.253 ; 4.206 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 4.106 ; 4.339 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 4.155 ; 4.180 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.370 ; 4.584 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.370 ; 4.584 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.444 ; 3.519 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.946 ; 4.097 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.946 ; 4.097 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.404 ; 3.471 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 4.022 ; 4.158 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 4.022 ; 4.158 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.397 ; 3.469 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.285 ; 3.352 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.782 ; 3.868 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.773 ; 3.867 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 4.199 ; 4.218 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.827 ; 3.810 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.924 ; 3.951 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 4.100 ; 3.527 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.479 ; 3.314 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 3.295 ; 3.150 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 3.613 ; 3.359 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 4.100 ; 3.527 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 3.479 ; 3.314 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 3.295 ; 3.150 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 5.679 ; 5.817 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.793 ; 4.834 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.561 ; 4.574 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.969 ; 5.045 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 5.424 ; 5.531 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 4.821 ; 4.871 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 4.659 ; 4.688 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 5.120 ; 5.230 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.663 ; 4.690 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.827 ; 4.874 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.911 ; 4.964 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 5.620 ; 5.748 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.761 ; 4.804 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.774 ; 4.823 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 5.679 ; 5.817 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 5.039 ; 5.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 5.073 ; 5.174 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.670 ; 4.696 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.907 ; 4.956 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 4.722 ; 4.757 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.562 ; 4.577 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.707 ; 4.734 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.708 ; 4.737 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.729 ; 4.762 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.870 ; 4.948 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 3.613 ; 3.359 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 4.086 ; 3.668 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 4.086 ; 3.668 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 3.707 ; 3.824 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 4.356 ; 4.418 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.396 ; 4.454 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 4.324 ; 4.381 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 4.115 ; 3.507 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.517 ; 3.686 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.667 ; 3.594 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.505 ; 3.606 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 4.115 ; 3.507 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.517 ; 3.686 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.667 ; 3.594 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.505 ; 3.606 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.265 ; 4.470 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.265 ; 4.470 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.370 ; 3.441 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.858 ; 4.002 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.858 ; 4.002 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.331 ; 3.395 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 3.932 ; 4.062 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 3.932 ; 4.062 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.323 ; 3.393 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.214 ; 3.277 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.705 ; 3.788 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.696 ; 3.786 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 4.011 ; 4.059 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.678 ; 3.698 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.771 ; 3.826 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 4.015 ; 3.451 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.791 ; 3.003 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.644 ; 2.798 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.835 ; 3.118 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 4.015 ; 3.451 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.791 ; 3.003 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.644 ; 2.798 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 4.460 ; 4.471 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.681 ; 4.720 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.460 ; 4.471 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.851 ; 4.923 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 5.287 ; 5.389 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 4.707 ; 4.756 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 4.552 ; 4.579 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 4.995 ; 5.100 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.556 ; 4.581 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.714 ; 4.760 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.795 ; 4.846 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 5.474 ; 5.597 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.650 ; 4.692 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.665 ; 4.711 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 5.569 ; 5.705 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.925 ; 4.965 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.949 ; 5.046 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.563 ; 4.588 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.790 ; 4.837 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 4.612 ; 4.645 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.460 ; 4.475 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.599 ; 4.625 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.599 ; 4.626 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.620 ; 4.651 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.755 ; 4.829 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.835 ; 3.118 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.674 ;       ;       ; 5.328 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.881 ;       ;       ; 5.534 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.585 ;       ;       ; 5.216 ;
; ecg_tx_load_en   ; ecg_roe     ; 5.023 ; 5.185 ; 5.798 ; 5.751 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 5.172 ; 5.133 ; 5.705 ; 5.884 ;
; ecg_tx_load_en   ; ecg_trdy    ; 5.005 ; 5.096 ; 5.700 ; 5.725 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.001 ; 4.590 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.324 ;       ;       ; 4.933 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.310 ;       ;       ; 4.966 ;
; rec_st_load_trdy ; rec_trdy    ; 4.636 ;       ;       ; 5.330 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.513 ;       ;       ; 5.153 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.754 ;       ;       ; 5.399 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.469 ;       ;       ; 5.093 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.872 ; 5.041 ; 5.648 ; 5.603 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 5.022 ; 4.998 ; 5.563 ; 5.735 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.860 ; 4.961 ; 5.558 ; 5.582 ;
; rec_rx_req       ; rec_rrdy    ;       ; 3.903 ; 4.484 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.175 ;       ;       ; 4.784 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.191 ;       ;       ; 4.829 ;
; rec_st_load_trdy ; rec_trdy    ; 4.512 ;       ;       ; 5.193 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.272 ; 4.269 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.892 ; 3.889 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.351 ; 3.351 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 2.988 ; 2.988 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.373     ; 4.373     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.940     ; 3.940     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.447     ; 3.513     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.035     ; 3.101     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -4.032    ; -0.496  ; -2.451   ; -0.100  ; -3.000              ;
;  ecg_rx_req      ; -0.180    ; -0.284  ; N/A      ; N/A     ; -3.000              ;
;  ecg_sclk        ; -2.886    ; 0.092   ; -2.451   ; 0.277   ; -3.000              ;
;  ecg_ss_n        ; -0.002    ; -0.496  ; N/A      ; N/A     ; -3.000              ;
;  fir_clk         ; -4.032    ; -0.363  ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -1.014    ; 0.188   ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -2.557    ; 0.199   ; -0.834   ; -0.100  ; -3.000              ;
;  rec_ss_n        ; -2.986    ; -0.005  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1697.075 ; -14.141 ; -88.432  ; -3.437  ; -1569.534           ;
;  ecg_rx_req      ; -0.235    ; -4.334  ; N/A      ; N/A     ; -3.000              ;
;  ecg_sclk        ; -92.904   ; 0.000   ; -85.497  ; 0.000   ; -104.552            ;
;  ecg_ss_n        ; -0.002    ; -9.422  ; N/A      ; N/A     ; -6.524              ;
;  fir_clk         ; -1400.995 ; -0.538  ; N/A      ; N/A     ; -1323.534           ;
;  i2s_clk         ; -44.483   ; 0.000   ; N/A      ; N/A     ; -57.973             ;
;  rec_sclk        ; -88.631   ; 0.000   ; -7.532   ; -3.437  ; -102.956            ;
;  rec_ss_n        ; -69.825   ; -0.005  ; N/A      ; N/A     ; -3.388              ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; 1.312  ; 1.484  ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 1.795  ; 1.981  ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 3.336  ; 3.816  ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 3.255  ; 3.734  ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 3.219  ; 3.692  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; 2.443  ; 2.946  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; 0.454  ; 0.597  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; 0.684  ; 0.847  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; 2.271  ; 2.808  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; 2.262  ; 2.750  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; 1.940  ; 2.429  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; 1.914  ; 2.370  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; 2.105  ; 2.603  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; 1.926  ; 2.395  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; 2.443  ; 2.946  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; 2.054  ; 2.539  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; 1.956  ; 2.423  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; 2.225  ; 2.685  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; 1.941  ; 2.405  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; 1.966  ; 2.475  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; 1.947  ; 2.429  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; 1.914  ; 2.364  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; 2.098  ; 2.624  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; 1.884  ; 2.355  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; 2.175  ; 2.619  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; 1.910  ; 2.426  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; 1.732  ; 2.189  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; 2.134  ; 2.610  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; 2.261  ; 2.798  ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; 2.162  ; 2.677  ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 4.216  ; 4.636  ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; 2.610  ; 3.194  ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.742  ; 0.941  ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.919  ; 1.173  ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; 2.528  ; 2.940  ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; 2.712  ; 3.164  ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; 2.277  ; 2.719  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; 3.340  ; 3.828  ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 0.598  ; 1.095  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; -1.322 ; -1.052 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; -1.059 ; -0.789 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.201  ; 0.674  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.328  ; 0.771  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; -0.007 ; 0.438  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; -0.055 ; 0.393  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.126  ; 0.599  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.251  ; 0.684  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.598  ; 1.095  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.301  ; 0.753  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.095  ; 0.522  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.343  ; 0.782  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.073  ; 0.506  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.450  ; 0.890  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.309  ; 0.721  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.169  ; 0.617  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.159  ; 0.609  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.047  ; 0.521  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.369  ; 0.777  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.128  ; 0.568  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.020  ; 0.442  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.087  ; 0.559  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.206  ; 0.701  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.240  ; 0.739  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; 1.720  ; 2.212  ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; 1.720  ; 2.212  ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.568  ; 0.770  ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.628  ; 0.908  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; 2.541  ; 2.990  ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; 3.049  ; 3.563  ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; 1.394  ; 1.828  ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; 1.394  ; 1.828  ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; 1.862  ; 2.307  ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; 1.392  ; 1.838  ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; 1.392  ; 1.838  ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; 2.027  ; 2.497  ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; 1.841  ; 2.330  ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; 2.988  ; 3.436  ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; 3.514  ; 3.926  ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.578  ; 1.747  ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.662  ; 4.083  ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 4.010  ; 4.535  ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 4.037  ; 4.578  ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; 4.225  ; 4.633  ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; 3.201  ; 3.526  ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 1.386  ; 1.557  ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; 3.523  ; 3.915  ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; 3.610  ; 4.222  ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; 3.847  ; 4.386  ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req                   ; ecg_sclk   ; -0.459 ; -0.880 ; Rise       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; -0.366 ; -0.788 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -1.551 ; -2.187 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -1.548 ; -2.190 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -1.551 ; -2.169 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_sclk   ; -0.007 ; -0.140 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]         ; ecg_sclk   ; -0.007 ; -0.140 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]         ; ecg_sclk   ; -0.107 ; -0.303 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]         ; ecg_sclk   ; -1.007 ; -1.642 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]         ; ecg_sclk   ; -1.054 ; -1.669 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]         ; ecg_sclk   ; -0.877 ; -1.471 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]         ; ecg_sclk   ; -0.850 ; -1.453 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]         ; ecg_sclk   ; -0.934 ; -1.551 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]         ; ecg_sclk   ; -0.855 ; -1.437 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]         ; ecg_sclk   ; -1.147 ; -1.841 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]         ; ecg_sclk   ; -0.938 ; -1.536 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10]        ; ecg_sclk   ; -0.864 ; -1.441 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11]        ; ecg_sclk   ; -0.977 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12]        ; ecg_sclk   ; -0.849 ; -1.478 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13]        ; ecg_sclk   ; -0.889 ; -1.500 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14]        ; ecg_sclk   ; -0.876 ; -1.480 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15]        ; ecg_sclk   ; -0.856 ; -1.456 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16]        ; ecg_sclk   ; -0.954 ; -1.581 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17]        ; ecg_sclk   ; -0.857 ; -1.480 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18]        ; ecg_sclk   ; -0.964 ; -1.605 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19]        ; ecg_sclk   ; -0.859 ; -1.465 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20]        ; ecg_sclk   ; -0.782 ; -1.358 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21]        ; ecg_sclk   ; -0.956 ; -1.590 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22]        ; ecg_sclk   ; -1.036 ; -1.698 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23]        ; ecg_sclk   ; -0.952 ; -1.598 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.721 ; -2.357 ; Rise       ; ecg_sclk        ;
; ecg_mosi                     ; ecg_sclk   ; -0.381 ; -1.021 ; Fall       ; ecg_sclk        ;
; ecg_rx_req                   ; ecg_sclk   ; 0.254  ; -0.181 ; Fall       ; ecg_sclk        ;
; ecg_ss_n                     ; ecg_sclk   ; 0.328  ; -0.122 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe              ; ecg_sclk   ; -0.739 ; -1.346 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy             ; ecg_sclk   ; -0.849 ; -1.477 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy             ; ecg_sclk   ; -0.693 ; -1.282 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en               ; ecg_sclk   ; -1.076 ; -1.658 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]          ; ecg_ss_n   ; 2.497  ; 2.424  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]         ; ecg_ss_n   ; 2.497  ; 2.424  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]         ; ecg_ss_n   ; 2.406  ; 2.320  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]         ; ecg_ss_n   ; 0.843  ; 0.367  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]         ; ecg_ss_n   ; 0.782  ; 0.314  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]         ; ecg_ss_n   ; 0.964  ; 0.599  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]         ; ecg_ss_n   ; 1.007  ; 0.643  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]         ; ecg_ss_n   ; 0.880  ; 0.428  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]         ; ecg_ss_n   ; 0.907  ; 0.506  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]         ; ecg_ss_n   ; 0.676  ; 0.094  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]         ; ecg_ss_n   ; 0.865  ; 0.427  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10]        ; ecg_ss_n   ; 0.978  ; 0.606  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11]        ; ecg_ss_n   ; 0.844  ; 0.393  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12]        ; ecg_ss_n   ; 0.925  ; 0.509  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13]        ; ecg_ss_n   ; 0.952  ; 0.586  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14]        ; ecg_ss_n   ; 0.929  ; 0.524  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15]        ; ecg_ss_n   ; 0.920  ; 0.523  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16]        ; ecg_ss_n   ; 0.862  ; 0.412  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17]        ; ecg_ss_n   ; 0.942  ; 0.538  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18]        ; ecg_ss_n   ; 0.860  ; 0.398  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19]        ; ecg_ss_n   ; 0.955  ; 0.568  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20]        ; ecg_ss_n   ; 0.946  ; 0.563  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21]        ; ecg_ss_n   ; 0.918  ; 0.505  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22]        ; ecg_ss_n   ; 0.889  ; 0.455  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23]        ; ecg_ss_n   ; 0.876  ; 0.432  ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_sink_error[*]    ; fir_clk    ; -0.760 ; -1.368 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_sink_error[0]   ; fir_clk    ; -0.760 ; -1.368 ; Rise       ; fir_clk         ;
; ecg_rx_req                   ; fir_clk    ; 0.169  ; -0.086 ; Rise       ; fir_clk         ;
; ecg_ss_n                     ; fir_clk    ; 0.323  ; 0.087  ; Rise       ; fir_clk         ;
; ecg_st_load_rrdy             ; fir_clk    ; -0.976 ; -1.562 ; Rise       ; fir_clk         ;
; ecg_tx_load_en               ; fir_clk    ; -1.161 ; -1.785 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_sink_error[*]  ; fir_clk    ; -0.555 ; -1.149 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_sink_error[0] ; fir_clk    ; -0.555 ; -1.149 ; Rise       ; fir_clk         ;
; i2s_lrclk                    ; fir_clk    ; -0.336 ; -0.798 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_sink_error[*]  ; fir_clk    ; -0.562 ; -1.139 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_sink_error[0] ; fir_clk    ; -0.562 ; -1.139 ; Rise       ; fir_clk         ;
; i2s_adc_data                 ; i2s_clk    ; -0.814 ; -1.434 ; Rise       ; i2s_clk         ;
; i2s_bclk                     ; i2s_clk    ; -0.818 ; -1.435 ; Rise       ; i2s_clk         ;
; i2s_lrclk                    ; i2s_clk    ; -1.216 ; -1.837 ; Rise       ; i2s_clk         ;
; rec_rx_req                   ; rec_sclk   ; -1.776 ; -2.282 ; Rise       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; -0.252 ; -0.606 ; Rise       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.744 ; -2.390 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.989 ; -2.702 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -2.027 ; -2.744 ; Rise       ; rec_sclk        ;
; rec_mosi                     ; rec_sclk   ; -0.556 ; -1.148 ; Fall       ; rec_sclk        ;
; rec_rx_req                   ; rec_sclk   ; -1.121 ; -1.661 ; Fall       ; rec_sclk        ;
; rec_ss_n                     ; rec_sclk   ; 0.179  ; -0.321 ; Fall       ; rec_sclk        ;
; rec_st_load_roe              ; rec_sclk   ; -1.329 ; -1.946 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy             ; rec_sclk   ; -1.368 ; -2.047 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy             ; rec_sclk   ; -1.544 ; -2.227 ; Fall       ; rec_sclk        ;
+------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 6.534 ; 6.250 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 6.534 ; 6.250 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 6.459 ; 6.499 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 7.093 ; 7.107 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 7.126 ; 7.091 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 6.993 ; 7.016 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 6.433 ; 6.050 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.639 ; 6.418 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.392 ; 6.590 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.416 ; 6.341 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 6.433 ; 6.050 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 6.639 ; 6.418 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 6.392 ; 6.590 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 6.416 ; 6.341 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 7.311 ; 7.499 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 7.311 ; 7.499 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 5.837 ; 5.809 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 6.573 ; 6.690 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 6.573 ; 6.690 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 5.750 ; 5.761 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 6.625 ; 6.767 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 6.625 ; 6.767 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 5.739 ; 5.742 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 5.622 ; 5.596 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 5.894 ; 5.848 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 5.878 ; 5.837 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 6.604 ; 6.514 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 5.989 ; 5.889 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 6.198 ; 6.103 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 6.284 ; 5.949 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.410 ; 5.137 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.063 ; 4.837 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.667 ; 5.387 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 6.284 ; 5.949 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 5.410 ; 5.137 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 5.063 ; 4.837 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 8.942 ; 8.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 7.602 ; 7.519 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 7.158 ; 7.092 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 7.890 ; 7.829 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 8.725 ; 8.642 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 7.629 ; 7.564 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 7.334 ; 7.268 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 8.172 ; 8.146 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 7.356 ; 7.273 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 7.632 ; 7.551 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 7.739 ; 7.674 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 8.942 ; 8.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 7.489 ; 7.458 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 7.450 ; 7.447 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 8.748 ; 8.835 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 7.852 ; 7.836 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 8.085 ; 8.066 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 7.304 ; 7.280 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 7.796 ; 7.715 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 7.444 ; 7.378 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 7.141 ; 7.079 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 7.409 ; 7.346 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 7.395 ; 7.371 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 7.455 ; 7.388 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 7.709 ; 7.656 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 5.667 ; 5.387 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; ecg_rrdy                       ; ecg_rx_req ; 4.086 ; 3.668 ; Rise       ; ecg_rx_req      ;
; ecg_rrdy                       ; ecg_rx_req ; 4.086 ; 3.668 ; Fall       ; ecg_rx_req      ;
; ecg_miso                       ; ecg_sclk   ; 3.707 ; 3.824 ; Rise       ; ecg_sclk        ;
; ecg_roe                        ; ecg_sclk   ; 4.356 ; 4.418 ; Fall       ; ecg_sclk        ;
; ecg_rrdy                       ; ecg_sclk   ; 4.396 ; 4.454 ; Fall       ; ecg_sclk        ;
; ecg_trdy                       ; ecg_sclk   ; 4.324 ; 4.381 ; Fall       ; ecg_sclk        ;
; ecg_busy                       ; ecg_ss_n   ; 4.115 ; 3.507 ; Rise       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.517 ; 3.686 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.667 ; 3.594 ; Rise       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.505 ; 3.606 ; Rise       ; ecg_ss_n        ;
; ecg_busy                       ; ecg_ss_n   ; 4.115 ; 3.507 ; Fall       ; ecg_ss_n        ;
; ecg_roe                        ; ecg_ss_n   ; 3.517 ; 3.686 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy                       ; ecg_ss_n   ; 3.667 ; 3.594 ; Fall       ; ecg_ss_n        ;
; ecg_trdy                       ; ecg_ss_n   ; 3.505 ; 3.606 ; Fall       ; ecg_ss_n        ;
; ecg_fir_ast_source_error[*]    ; fir_clk    ; 4.265 ; 4.470 ; Rise       ; fir_clk         ;
;  ecg_fir_ast_source_error[0]   ; fir_clk    ; 4.265 ; 4.470 ; Rise       ; fir_clk         ;
; ecg_fir_ast_source_valid       ; fir_clk    ; 3.370 ; 3.441 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_error[*]  ; fir_clk    ; 3.858 ; 4.002 ; Rise       ; fir_clk         ;
;  i2s_l_fir_ast_source_error[0] ; fir_clk    ; 3.858 ; 4.002 ; Rise       ; fir_clk         ;
; i2s_l_fir_ast_source_valid     ; fir_clk    ; 3.331 ; 3.395 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_error[*]  ; fir_clk    ; 3.932 ; 4.062 ; Rise       ; fir_clk         ;
;  i2s_r_fir_ast_source_error[0] ; fir_clk    ; 3.932 ; 4.062 ; Rise       ; fir_clk         ;
; i2s_r_fir_ast_source_valid     ; fir_clk    ; 3.323 ; 3.393 ; Rise       ; fir_clk         ;
; rec_miso                       ; rec_sclk   ; 3.214 ; 3.277 ; Rise       ; rec_sclk        ;
; rec_ch1                        ; rec_sclk   ; 3.705 ; 3.788 ; Fall       ; rec_sclk        ;
; rec_ch2                        ; rec_sclk   ; 3.696 ; 3.786 ; Fall       ; rec_sclk        ;
; rec_roe                        ; rec_sclk   ; 4.011 ; 4.059 ; Fall       ; rec_sclk        ;
; rec_rrdy                       ; rec_sclk   ; 3.678 ; 3.698 ; Fall       ; rec_sclk        ;
; rec_trdy                       ; rec_sclk   ; 3.771 ; 3.826 ; Fall       ; rec_sclk        ;
; rec_busy                       ; rec_ss_n   ; 4.015 ; 3.451 ; Rise       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.791 ; 3.003 ; Rise       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.644 ; 2.798 ; Rise       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.835 ; 3.118 ; Rise       ; rec_ss_n        ;
; rec_busy                       ; rec_ss_n   ; 4.015 ; 3.451 ; Fall       ; rec_ss_n        ;
; rec_roe                        ; rec_ss_n   ; 2.791 ; 3.003 ; Fall       ; rec_ss_n        ;
; rec_rrdy                       ; rec_ss_n   ; 2.644 ; 2.798 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]                 ; rec_ss_n   ; 4.460 ; 4.471 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]                ; rec_ss_n   ; 4.681 ; 4.720 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]                ; rec_ss_n   ; 4.460 ; 4.471 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]                ; rec_ss_n   ; 4.851 ; 4.923 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]                ; rec_ss_n   ; 5.287 ; 5.389 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]                ; rec_ss_n   ; 4.707 ; 4.756 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]                ; rec_ss_n   ; 4.552 ; 4.579 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]                ; rec_ss_n   ; 4.995 ; 5.100 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]                ; rec_ss_n   ; 4.556 ; 4.581 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]                ; rec_ss_n   ; 4.714 ; 4.760 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]                ; rec_ss_n   ; 4.795 ; 4.846 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]               ; rec_ss_n   ; 5.474 ; 5.597 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]               ; rec_ss_n   ; 4.650 ; 4.692 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]               ; rec_ss_n   ; 4.665 ; 4.711 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]               ; rec_ss_n   ; 5.569 ; 5.705 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]               ; rec_ss_n   ; 4.925 ; 4.965 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]               ; rec_ss_n   ; 4.949 ; 5.046 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]               ; rec_ss_n   ; 4.563 ; 4.588 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]               ; rec_ss_n   ; 4.790 ; 4.837 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]               ; rec_ss_n   ; 4.612 ; 4.645 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]               ; rec_ss_n   ; 4.460 ; 4.475 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]               ; rec_ss_n   ; 4.599 ; 4.625 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]               ; rec_ss_n   ; 4.599 ; 4.626 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]               ; rec_ss_n   ; 4.620 ; 4.651 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]               ; rec_ss_n   ; 4.755 ; 4.829 ; Fall       ; rec_ss_n        ;
; rec_trdy                       ; rec_ss_n   ; 2.835 ; 3.118 ; Fall       ; rec_ss_n        ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 7.994 ;       ;       ; 8.376 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 8.305 ;       ;       ; 8.672 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.737 ;       ;       ; 8.161 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.604 ; 8.776 ; 9.294 ; 9.073 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 8.813 ; 8.569 ; 9.096 ; 9.245 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.520 ; 8.583 ; 9.071 ; 8.996 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.786 ; 7.307 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.445 ;       ;       ; 7.758 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.391 ;       ;       ; 7.807 ;
; rec_st_load_trdy ; rec_trdy    ; 7.957 ;       ;       ; 8.387 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_st_load_roe  ; ecg_roe     ; 4.513 ;       ;       ; 5.153 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.754 ;       ;       ; 5.399 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.469 ;       ;       ; 5.093 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.872 ; 5.041 ; 5.648 ; 5.603 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 5.022 ; 4.998 ; 5.563 ; 5.735 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.860 ; 4.961 ; 5.558 ; 5.582 ;
; rec_rx_req       ; rec_rrdy    ;       ; 3.903 ; 4.484 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.175 ;       ;       ; 4.784 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.191 ;       ;       ; 4.829 ;
; rec_st_load_trdy ; rec_trdy    ; 4.512 ;       ;       ; 5.193 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_rrdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso                      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch1                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_ch2                       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------------+
; Input Transition Times                                                         ;
+-----------------------------+--------------+-----------------+-----------------+
; Pin                         ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_fir_ast_sink_error[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_l_fir_ast_sink_error[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_r_fir_ast_sink_error[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; fir_clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_fir_ast_sink_error[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_l_fir_ast_sink_error[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_r_fir_ast_sink_error[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-----------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[15]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_valid      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_fir_ast_source_error[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_fir_ast_source_error[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_trdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[12]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[14]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[15]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso                      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch1                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_ch2                       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[8]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[9]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[10]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[11]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[14]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[16]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[19]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[24]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[25]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[26]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[27]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[28]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[29]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[30]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[31]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_fir_ast_source_valid    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_fir_ast_source_error[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_fir_ast_source_error[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_rx_req ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; ecg_sclk   ; 1        ; 1        ; 2        ; 2        ;
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 34       ; 61       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n   ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; fir_clk    ; 4        ; 28       ; 0        ; 0        ;
; ecg_sclk   ; fir_clk    ; 0        ; 4        ; 0        ; 0        ;
; ecg_ss_n   ; fir_clk    ; 8        ; 32       ; 0        ; 0        ;
; fir_clk    ; fir_clk    ; 12388    ; 0        ; 0        ; 0        ;
; i2s_clk    ; fir_clk    ; 48       ; 0        ; 0        ; 0        ;
; i2s_clk    ; i2s_clk    ; 99       ; 0        ; 0        ; 0        ;
; fir_clk    ; rec_sclk   ; 75       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk   ; 273      ; 105      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk   ; 31       ; 80       ; 8        ; 8        ;
; fir_clk    ; rec_ss_n   ; 0        ; 0        ; 72       ; 0        ;
; rec_sclk   ; rec_ss_n   ; 0        ; 0        ; 0        ; 96       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_rx_req ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; ecg_sclk   ; 1        ; 1        ; 2        ; 2        ;
; ecg_sclk   ; ecg_sclk   ; 272      ; 30       ; 34       ; 61       ;
; ecg_ss_n   ; ecg_sclk   ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n   ; 0        ; 0        ; 0        ; 24       ;
; ecg_rx_req ; fir_clk    ; 4        ; 28       ; 0        ; 0        ;
; ecg_sclk   ; fir_clk    ; 0        ; 4        ; 0        ; 0        ;
; ecg_ss_n   ; fir_clk    ; 8        ; 32       ; 0        ; 0        ;
; fir_clk    ; fir_clk    ; 12388    ; 0        ; 0        ; 0        ;
; i2s_clk    ; fir_clk    ; 48       ; 0        ; 0        ; 0        ;
; i2s_clk    ; i2s_clk    ; 99       ; 0        ; 0        ; 0        ;
; fir_clk    ; rec_sclk   ; 75       ; 0        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk   ; 273      ; 105      ; 38       ; 64       ;
; rec_ss_n   ; rec_sclk   ; 31       ; 80       ; 8        ; 8        ;
; fir_clk    ; rec_ss_n   ; 0        ; 0        ; 72       ; 0        ;
; rec_sclk   ; rec_ss_n   ; 0        ; 0        ; 0        ; 96       ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_rx_req ; ecg_sclk ; 0        ; 0        ; 1        ; 1        ;
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_rx_req ; ecg_sclk ; 0        ; 0        ; 1        ; 1        ;
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 253   ; 253  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 21 10:39:04 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 102 combinational loops as latches.
Info (332104): Reading SDC File: 'LP1000/LP1000_0002.sdc'
Warning (332174): Ignored filter at LP1000_0002.sdc(3): clk could not be matched with a port
Warning (332049): Ignored create_clock at LP1000_0002.sdc(3): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clk} -period "50 MHz" [get_ports {clk}]
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fir_clk fir_clk
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_rx_req ecg_rx_req
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.032           -1400.995 fir_clk 
    Info (332119):    -2.986             -69.825 rec_ss_n 
    Info (332119):    -2.886             -92.904 ecg_sclk 
    Info (332119):    -2.557             -88.631 rec_sclk 
    Info (332119):    -1.014             -44.483 i2s_clk 
    Info (332119):    -0.180              -0.235 ecg_rx_req 
    Info (332119):    -0.002              -0.002 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.496              -9.422 ecg_ss_n 
    Info (332119):    -0.363              -0.385 fir_clk 
    Info (332119):    -0.284              -4.334 ecg_rx_req 
    Info (332119):     0.180               0.000 rec_ss_n 
    Info (332119):     0.266               0.000 ecg_sclk 
    Info (332119):     0.358               0.000 i2s_clk 
    Info (332119):     0.381               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -2.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.451             -85.497 ecg_sclk 
    Info (332119):    -0.834              -2.935 rec_sclk 
Info (332146): Worst-case removal slack is -0.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.099              -2.842 rec_sclk 
    Info (332119):     0.546               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1323.534 fir_clk 
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.493           -1141.785 fir_clk 
    Info (332119):    -2.606             -58.851 rec_ss_n 
    Info (332119):    -2.475             -78.098 ecg_sclk 
    Info (332119):    -2.254             -74.714 rec_sclk 
    Info (332119):    -0.815             -35.166 i2s_clk 
    Info (332119):    -0.101              -0.101 ecg_rx_req 
    Info (332119):     0.056               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.379              -6.737 ecg_ss_n 
    Info (332119):    -0.285              -0.285 fir_clk 
    Info (332119):    -0.191              -2.225 ecg_rx_req 
    Info (332119):     0.244               0.000 rec_ss_n 
    Info (332119):     0.255               0.000 ecg_sclk 
    Info (332119):     0.312               0.000 i2s_clk 
    Info (332119):     0.333               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -2.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.098             -72.263 ecg_sclk 
    Info (332119):    -0.718              -2.021 rec_sclk 
Info (332146): Worst-case removal slack is -0.100
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.100              -3.437 rec_sclk 
    Info (332119):     0.487               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1323.534 fir_clk 
    Info (332119):    -3.000             -92.000 rec_sclk 
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -55.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.927            -426.420 fir_clk 
    Info (332119):    -1.855             -47.495 ecg_sclk 
    Info (332119):    -1.605             -39.603 rec_sclk 
    Info (332119):    -1.304             -20.637 rec_ss_n 
    Info (332119):    -0.156              -4.773 i2s_clk 
    Info (332119):     0.326               0.000 ecg_rx_req 
    Info (332119):     0.423               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.348              -7.036 ecg_ss_n 
    Info (332119):    -0.283              -0.538 fir_clk 
    Info (332119):    -0.230              -4.204 ecg_rx_req 
    Info (332119):    -0.005              -0.005 rec_ss_n 
    Info (332119):     0.092               0.000 ecg_sclk 
    Info (332119):     0.188               0.000 i2s_clk 
    Info (332119):     0.199               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -1.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.627             -60.491 ecg_sclk 
    Info (332119):    -0.218              -7.532 rec_sclk 
Info (332146): Worst-case removal slack is -0.058
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.058              -1.976 rec_sclk 
    Info (332119):     0.277               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1244.142 fir_clk 
    Info (332119):    -3.000            -104.552 ecg_sclk 
    Info (332119):    -3.000            -102.956 rec_sclk 
    Info (332119):    -3.000             -57.973 i2s_clk 
    Info (332119):    -3.000              -6.524 ecg_ss_n 
    Info (332119):    -3.000              -3.388 rec_ss_n 
    Info (332119):    -3.000              -3.000 ecg_rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Tue May 21 10:39:12 2019
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:06


