---
layout: post
title: CH2 数字逻辑基础
categories: LectureNotes
tags: [数字逻辑与计算机组成]
---

## 逻辑门和数字抽象

### 逻辑门

#### 概念

逻辑门电路(logic gate)是最基础的数字电路，具有允许或禁止信号传输的功能，也称为门电路。

逻辑门电路具有**一个或多个输入信号，一个输出信号**。

输入信号、输出信号称为逻辑变量（取值为0或1）。

---

输入信号和输出信号之间的逻辑关系使用**真值表**或者**逻辑表达式**来描述。

* 逻辑表达式：用逻辑运算符来连接逻辑变量
* 真值表：二维表，按顺序列出所有可能的输入组合和该输入组合对应的输出信号值

#### 基本逻辑门

* AND
* OR
* NOT
* NAND（与非）
* NOR（或非）
* XOR（异或，两个输入不同时为1）
* NXOR（同或，两个输入相同时为1）

符号：

![faef32a1b747d55f6b75e1324ebb4ca3](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/faef32a1b747d55f6b75e1324ebb4ca3.png)

### 数字抽象

数字抽象（逻辑采样）：将某个物理量的实际值集（实值）映射为两个子集，对应于两个状态或两个逻辑值0和1。

本质：从连续到离散的映射，分段函数。

**0和1不表示数值的大小，而表示两种相反的状态。**如电平高与低、电路导通与截止、灯亮与灭，开关的开与关。

在数字系统中，将一定范围内的电压映射到两个状态：高态（high）和低态（low），并用0和1来表示。

在正逻辑下，高电平H对应1，低电平L对应0，负逻辑相反。

假设CMOS逻辑电路工作在5V下，那么CMOS逻辑电路将0-1.5V解释为低电平（逻辑0），3.5-5V解释为高电平，而1.5-3.5间被认为是**不确定状态**。

#### CMOS参数

高低电平范围的具体数值由CMOS性质决定，其中一些重要的参数如下：

$V_{IHmin}$：确保能被识别为高态的最小输入电压值

$V_{ILmax}$：确保能被识别为低态的最大输入电压值

$V_{OHmin}$：输出为高态时的最小输出电压值（略低于Vcc）

$V_{OHmax}$：输出为低态时的最大输出电压值（略高于0V）

![image-20231008230842600](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008230842600.png)

供电轨道：

* VCC/VDD称为电源电压，典型值为5.0V±10%
* GND称为地线，0V

#### 直流噪声容限

直流噪声容限（DC noise margin）是一种对噪声程度的度量，表示多大的噪声会使输出电压被破坏，成为不可被输入端识别的值。

高态直流噪声容限$NM_{H}=V_{OHmin}-V_{IHmin}$    

低态直流噪声容限$NM_{L}=V_{ILmax}-V_{OLmax}$

![image-20231008231230654](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008231230654.png)

### CMOS晶体管

MOS，金属氧化物半导体场效应晶体管，也称三极晶体管。

MOS晶体管分为NMOS和PMOS：

* N沟道型NMOS，杂质有磷或锑等(Negative)
* P沟道型PMOS，杂质有硼或铟等(Positive)

这主要取决于其中包含的移动电荷的正负。NMOS中移动的是负电荷，PMOS中移动的是正电荷。当电荷聚集在一起就形成一个沟渠，允许电流通过。

我们常说“一对CMOS晶体管”，是因为它们一般成对使用（一个NMOS和PMOS），但不能说一个CMOS晶体管。

MOS晶体管可被模型化为一种3端子压控电阻导体，将电压加到一个端子，来控制其他两个端子间的电阻。

#### 工作原理

栅极和源极之间电压$V_{gs}$控制源极和漏极间电阻$R_{ds}$的大小。$V_{gs}$等于Gate与Source电位之差。

NMOS的Source在下（认为接地），PMOS的Source在上（认为接工作电源）。**所以通常来说，NMOS的Gate为高电平即导通，PMOS的Gate为低电平即导通。**

![image-20231008233041705](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008233041705.png)

CMOS如何构成？

CMOS（Complementary Metal-Oxide Semiconductor）以互补的形式共用一对NMOS和PMOS晶体管。

**栅极和漏极共用，分别连接输入和输出。**通过改变栅极的输入电压值（使得Q1和Q2只会有一个导通），从而改变漏极的输出电压值。Gate就像一个开关。

#### CMOS实现基本逻辑门

##### 非门（一对CMOS）

![image-20231008234505460](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008234505460.png)

##### 与非门（两对CMOS）

![image-20231008234614225](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008234614225.png)

##### 或非门（两对CMOS）

![image-20231008234632819](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008234632819.png)

##### k输入与非门/或非门

![image-20231008234922120](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008234922120.png)

##### 与门（与非+非）

![image-20231008234955964](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008234955964.png)

或门同理。

##### 缓冲器

两级非门实现缓冲器，将一个“弱”信号转换为具有相同逻辑值的“强”信号。

![image-20231008235523419](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008235523419.png)

##### 传输门

传输门（transmission gate）由一对CMOS晶体管以及控制信号EN构成。

* 信号EN（使能端）用于控制晶体管的导通与截止, 其功能相当于一个逻辑控制开关。

* 当EN为高态时，若传输的是低态信号，则NMOS管导通；否则是PMOS管导通。若EN为低态时，两个MOS管都截止。

**传输门的传播延迟非常短、电路简单，可双向传输。**

![image-20231008235736768](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008235736768.png)

#### CMOS电气特性

受电气特性的限制，输入端不能无限制增加。一般输入端数目小于等于5，不超过8个。

转换时间transition time ：逻辑电路的输入信号（或输出信号）从一种状态转换到另一种状态所需的时间

* 上升时间rise time：从低态到高态。
* 下降时间fall time：从高态到低态。

![image-20231008235830166](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231008235830166.png)

* 传播延迟(tp，propagation delay)是指从输入信号变化到引起输出信号变化所需的时间。

* 信号通路signal path：是指一个特定输入信号到逻辑元件的特定输出信号所经历的电气通路。
* $t_{pHL}$：输入变化引起相应输出从高到低变化的时间。
* $t_{pLH}$：输入变化引起相应输出低到高变化的时间。

数字电路在输出信号保持不变时的功率损耗称为静态功耗，通常CMOS电路的静态功耗很低，常忽略。

在输出信号高低状态转换时的功率损耗称为动态功耗。主要来源：

* 输出端上的电容性负载$C_{L}$

* CMOS电路内部的功耗电容$C_{PD}$

在CMOS电路的应用中， 动态功耗是总功率的主要成分。

## 布尔代数

布尔代数是一种二值代数系统。

* 逻辑运算：在布尔代数中，有与、或、非三种基本逻辑运算。
* 逻辑表达式：用逻辑运算符将逻辑量连接起来的代数式。其运算结果是一个逻辑值（不强调输入和输出），例如A+B
* 逻辑函数：表明输入和输出变量之间的逻辑关系，例如C=A+B

### 公理系统

#### 对偶定律

![image-20231009000929828](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231009000929828.png)

**运算顺序不变**

#### 单变量定理

![image-20231011101508292](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011101508292.png)

#### 二、三变量定理

![image-20231011101835607](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011101835607.png)

**其中特别要注意T8和T9，可以由T9推出T8**

![image-20231011102132653](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011102132653.png)

#### n变量定理

![image-20231011102017640](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011102017640.png)

这里主要注意T14（与对偶相关）和T15，它们在电路简化中有重要应用。

![image-20231011102320415](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011102320415.png)

## 逻辑关系描述

#### 逻辑函数

逻辑函数是反映输入变量和输出变量之间逻辑关系的表达式。

#### 真值表和波形图

真值表：用二维表的形式列出一个逻辑函数所有的输入组合和对应的输出值。

![image-20231011102759231](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011102759231.png)

波形图描绘了逻辑函数输出变量对于输入变量的变化所产生的响应。在理想状态下，忽略时间延迟。

* 横轴表示时间

* 纵向用横线的高低来表示逻辑值大小

**完整的波形图**至少需要列出**所有**的输入组合和所对应的输出值。

![image-20231011102917113](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011102917113.png)

#### 逻辑函数的标准表示

* **乘积项**：包含1个或1个以上逻辑变量的与项。
* **求和项**：包含1个或1个以上逻辑变量的或项。
* **“与-或”表达式**或**积之和表达式**(Sum of Product，SOP)：多个乘积项的或运算。**与-或指的是先与后或。**
* **“或-与”表达式**或**和之积表达式**(Product of Sum，POS）：多个求和项的与运算。

* **标准乘积项（标准求和项）**：每个逻辑变量出现且仅出现一次的乘积项（求和项）。 

  标准项中每个变量可以以原变量或反变量的形式出现。对于非标准项，**可利用布尔代数的互补律扩充缺失的逻辑变量从而转换为标准项**。例如 $A \cdot B=A \cdot B \cdot C+A \cdot B \cdot \bar{C}$。

  * **标准乘积项**也称为**最小项**，**每个最小项对应真值表中一个输入组合，赋值该输入组合后，最小项的运算结果为1。**

    若某输入组合对应的二进制数值为i，则用$[m_{i}$表示该最小项，i称为该最小项的编号。例如：$\bar{A} \cdot \bar{B} \cdot C$对应$m_{i}$。

  * **标准求和项**也称为**最大项**，**每个最大项对应真值表中一个输入组合，赋值该输入组合后，最大项的运算结果为0。**

    若某输入组合对应的二进制数值为i，则用$M_{i}$表示该最小项，i称为该最小项的编号。例如：$\bar{A} + \bar{B} + C$对应$M_{6}$。

* 标准和/最小项列表：函数输出为1对应输入组合对应的最小项之和。

* 标准积/最大项列表：函数输出为0对应输入组合对应的最大项之积。

![image-20231011104505210](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011104505210.png)

**函数的最小项列表和最大项列表等价且可相互转换。**

![image-20231011104741397](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011104741397.png)

**这是标准表示，并非最简表示。**

## 逻辑函数的化简与变换

化简目的：

* 减少输入变量的数目
* 减少逻辑门的数目
* 减小电路规模

通常从真值表或标准范式开始化简，通常不考虑输入反相器的成本。

### 代数法

* 如果表达式的层级超过了两级，则先转换为两级。

* 如有整体取反运算，则先转换为单变量取反运算。

利用互补律T5：$\bar{X}+X=1$ ，可消去一个变量。

利用吸收律T9：$X+X \cdot Y=X$和$X+\bar{X} \cdot Y=X+Y$，可消去乘积项中一个因子。

利用组合律T10：$X \cdot Y+X \cdot Y=X$和$(X+Y) \cdot (X+\bar{Y})=X$，可消去一个变量。

利用一致律T11，可消去冗余的乘积项。

![image-20231011105332138](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011105332138.png)

Con：没有规律，技巧性很强，难以判断是否最简。

### 卡诺图

#### 概念

卡诺图把能化简的最小项通过相邻项合并的可视化方式标识出来。

![image-20231011105525704](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011105525704.png)

* 若两个“1单元”相邻，**则表示两个最小项仅1个变量相反**。根据T10，**这两个最小项可合并为一个乘积项**，并消去那个具有相反取值的变量。

* 相邻$2^{i}$个1单元可以合并（而不是2n！）
* **必须注意格雷码的编码方式：这决定了最左和最右是逻辑相邻的，所以画圈可以跨越左右边界。**

卡诺图化简：

* **蕴涵项**是一个乘积项，覆盖了逻辑函数的1个或多个最小项。
* **质蕴涵项**：不能被逻辑函数的其它蕴涵项所**覆盖**的蕴涵项。（这里必须区分好不同概念：覆盖指的是完全覆盖，比如$Y \cdot Z$覆盖了$\bar{X} \cdot Y \cdot Z$和$X \cdot Y \cdot Z$）
* **实质蕴涵项**：覆盖的最小项中至少有一个最小项是没有被其他质蕴涵项所覆盖的质蕴涵项。

![image-20231011110314273](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011110314273.png)

具体步骤：

* 先找尽可能大的圈。
* 找实质蕴含项。
* 从剩下的最小项中再找质蕴含项。

![image-20231011111817455](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011111817455.png)

上面我们得到的是与或表达式（积之和表达式）。我们也可以利用对偶性原理，来得到最简和之积表达式，只需要标注“0单元”并执行相同步骤。

这一思想和下面的“与非-与非”表达式有类似之处。

### 逻辑函数变换--实际电路实现方式

通过前述定理，可以变换逻辑函数，使得它功能相同，符号不同：

![image-20231011112258991](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011112258991.png)

因为我们要考虑电路在实际运行时的开销，需要考虑执行速度，所以要利用一些逻辑变换，来减小理论开销。例如：

* **与非门/或非门比与门/或门的执行速度快（因为利用的CMOS数量不一样）。**因此我们可以将与-或表达式转换为“与非-与非”表达式。

  将“与-或”表达式整体两次取反，然后运用德摩根定律转换下层的取反运算，就可以得到“与非-与非”表达式使用与非门替代与门和或门来实现逻辑函数。

  ![image-20231011112456623](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011112456623.png)

更一般地：

![image-20231011112647132](https://repo-for-md.oss-cn-beijing.aliyuncs.com/uPic/image-20231011112647132.png)

这里的意思是：任何两级电路，在两级中间加两个反相门，然后中间切一刀，两组反相门归到上一级和下一级，再进行化简（等效）。

**这样做的好处是可以用与非门代替与门，或非门代替或门，从而降低（底层）逻辑门层级数量，实现提速。**

然而需要注意的是，图中是一种较为理想的情况，我们把所有与门/非门都进行了替换，然而如果第一级有与非门，则替换后它会变成与门，**这指出这种方法不能保证一定提速。**

暂时我们不用考虑上述复杂的情况。