# first_start_test
这是一个测试，熟悉一下使用 我喜欢用写一些verilog来描述电路，并用tb文件来测试他们
我一定要好好学习！学习使我快乐！
