0.6
2019.1
May 24 2019
14:51:52
/home/giuseppe/Scrivania/Riconoscitore/Riconoscitore.sim/sim_1/synth/timing/xsim/riconoscitore_tb_time_synth.v,1644166121,verilog,,,,glbl;riconoscitore,,,,,,,,
/home/giuseppe/Scrivania/Riconoscitore/Riconoscitore.srcs/sim_1/new/riconoscitore_tb.vhd,1644166056,vhdl,,,,riconoscitore_tb,,,,,,,,
