__Nombres:__ 
- Aceves Núñez Jonathan Gerardo
- Contreras Jiménez Sergio Brian
- Mora Magaña José David Divad
- Orozco Montes Zaid Andrés

__Descripción:__

En la presente práctica se diesñó una memoria ROM con ayuda de FPGA, esto se logró describiendo la estructura de la memoria en lenguaje
VHDL y simulando accesos a esta, los cuales, para este caso en particular se realizaron automáticamente y secuencialmente para reccorrer
el contenido almacenado en las localidades planteadas, que en conjunto y en orden ascendentemuestra el mensaje "VLSI-2020_1-JbdA" en 
un display de 7 segmentos.


__Vídeo:__
https://youtu.be/cy_cGE6r6cE
