#LyX 2.2 created this file. For more info see http://www.lyx.org/
\lyxformat 508
\begin_document
\begin_header
\save_transient_properties true
\origin unavailable
\textclass article
\begin_preamble
\usepackage{fancyhdr}
\usepackage{lscape}
\pagestyle{fancy}
\lhead{Teoría de Circuitos 22.01}
\chead{TPL6}
\rhead{ITBA}
\renewcommand{\headrulewidth}{1pt}
\renewcommand{\footrulewidth}{1pt}
\end_preamble
\use_default_options true
\maintain_unincluded_children false
\language spanish
\language_package default
\inputencoding auto
\fontencoding global
\font_roman "default" "default"
\font_sans "default" "default"
\font_typewriter "default" "default"
\font_math "auto" "auto"
\font_default_family default
\use_non_tex_fonts false
\font_sc false
\font_osf false
\font_sf_scale 100 100
\font_tt_scale 100 100
\graphics default
\default_output_format default
\output_sync 0
\bibtex_command default
\index_command default
\float_placement H
\paperfontsize default
\spacing single
\use_hyperref false
\papersize default
\use_geometry true
\use_package amsmath 1
\use_package amssymb 1
\use_package cancel 1
\use_package esint 1
\use_package mathdots 1
\use_package mathtools 1
\use_package mhchem 1
\use_package stackrel 1
\use_package stmaryrd 1
\use_package undertilde 1
\cite_engine basic
\cite_engine_type default
\biblio_style plain
\use_bibtopic false
\use_indices false
\paperorientation portrait
\suppress_date false
\justification true
\use_refstyle 1
\index Index
\shortcut idx
\color #008000
\end_index
\leftmargin 2.25cm
\topmargin 2.25cm
\rightmargin 2cm
\bottommargin 2cm
\secnumdepth 3
\tocdepth 3
\paragraph_separation indent
\paragraph_indentation default
\quotes_language french
\papercolumns 1
\papersides 1
\paperpagestyle default
\tracking_changes false
\output_changes false
\html_math_output 0
\html_css_as_file 0
\html_be_strict false
\end_header

\begin_body

\begin_layout Section
Diseño de VCO
\end_layout

\begin_layout Standard
El VCO es circuito oscilador controlado por tensión, que genera una señal
 triangular cuya frecuencia dependerá linealmente de la tensión continua
 colocada a la entrada.
 El rango de frecuencias de funcionamiento (para un intervalo de tensiones
 de entrada) y la amplitud de la señal son definidos por los componentes
 del circuito.
\end_layout

\begin_layout Standard
Para generar la señal senoidal buscada, se debe combinar dicho circuito
 con otros bloques, como se mostrará a continuación, cumpliendo cada uno
 una función en específico.
\end_layout

\begin_layout Subsection
Diseño del circuito
\end_layout

\begin_layout Standard
El circuito completo es representado en el siguiente diagrama en bloques,
 donde la función y diseño de cada parte es desarrollada en su sección correspon
diente.
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
#DIBUJO#
\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Diagrama en bloques - Generador de señal senoidal
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Subsubsection
Circuito VCO
\end_layout

\begin_layout Standard
Para el diseño del VCO, se implementó el circuito mostrado en la figura.
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
#CIRCUITO#
\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Circuito VCO
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
De dicho circuito, se pueden indentificar tres partes bien diferenciadas:
 amplificador inversor, un circuito integrador y un comparador schmitt trigger
 inversor.
\end_layout

\begin_layout Standard
Para el amplificador operacional utilizado, la tensión de salida máxima
 en saturación es 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{CC} - 1.5V = 10.5V$
\end_layout

\end_inset

.
 Para el análisis del schmitt trigger, dado que está realimentado positivamente,
 suponemos el signo de la tensión inicial de salida en saturación 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{SAT}$
\end_layout

\end_inset

.
 por ejemplo 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+10.5V$
\end_layout

\end_inset

, de manera que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{REF}$
\end_layout

\end_inset

 es positiva.
 En esa condición, cuando la tensión 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T > V_{REF}$
\end_layout

\end_inset

, el operacional transiciona hacia 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-10.5V$
\end_layout

\end_inset

, de forma tal que ahora 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{REF}$
\end_layout

\end_inset

 es negativa.
 En esa condición, cuando se cumpla que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T < V_{REF}$
\end_layout

\end_inset

, el operacional transiciona hacia 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+10.5V$
\end_layout

\end_inset

.
 De esta forma queda definida una ventana de comparación, entre 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-V_{REF}$
\end_layout

\end_inset

 y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+V_{REF}$
\end_layout

\end_inset

\SpecialChar endofsentence
 Considerando al operacional como ideal, dichas tensiones se calculan mediante
 el divisor resistivo:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$
\backslash
pm V_{REF} = 
\backslash
pm V_{SAT} 
\backslash
frac{R_1}{R_1+R_2}$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
El transistor bipolar funcina como un interruptor.
 Cuando la salida del comparador es 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-V_{SAT}$
\end_layout

\end_inset

, el transistor no se polariza y queda en corte (impidiendo que pase corriente).
 Cuando la salida es 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+V_{SAT}$
\end_layout

\end_inset

, el transistor trabajará en saturación (perimtiendo el paso de corriente,
 con una pequeña caída de tensión entre colector y emisor).
\end_layout

\begin_layout Standard
Suponiendo al capacitor inicialmente descargado, y la salida del comparador
 en 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-V_{SAT}$
\end_layout

\end_inset

, el transistor estará en corte, de manera tal que en el primer operacional,
 en la entrada no inversora se tendrá 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset

 y, al estar realimentado negativamente se considera 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V^+ = V^-$
\end_layout

\end_inset

, por lo que en la entrada inversora también se tiene 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset

\SpecialChar endofsentence
 Sabiendo que idealmente no circula corriente por las entradas del operacional,
 se tiene:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$i_i = i_f 
\backslash
Rightarrow 
\backslash
frac{V_{IN}-V_{IN}}{R} = 
\backslash
frac{V_{IN}-V_A}{R} 
\backslash
Rightarrow 0 = 
\backslash
frac{V_{IN}-V_A}{R} 
\backslash
Rightarrow V_{IN} = V_A$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
En el circuito integrador, siendo negativa también la realimentación, se
 considera 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V^+ = V^-$
\end_layout

\end_inset

, por lo que en la entrada inversora se tiene una masa virtual (dado que
 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V^+ = 0V$
\end_layout

\end_inset

).
 De igual forma que antes:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$i_R = i_C 
\backslash
Rightarrow 
\backslash
frac{V_A}{2R} = i_C = C 
\backslash
cdot 
\backslash
frac{dV_C}{dt} = Constante$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Por lo que la tensión 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_C = -V_T$
\end_layout

\end_inset

 sobre el capacitor resulta lineal.
 Siguiendo las condiciones iniciales planteadas, la tensión 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T$
\end_layout

\end_inset

 comenzará a hacerse negativa, hasta que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T < V_{REF}$
\end_layout

\end_inset

, donde el comparador transicionará hacia 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+V_{SAT}$
\end_layout

\end_inset

, de manera que ahora el transistor trabajará en saturación.
 Considerando 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{CE} 
\backslash
approx 0V$
\end_layout

\end_inset

, en la entrada no inversora del primer operacional la tensión será de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$0V$
\end_layout

\end_inset

, por lo que la entrada inversora estará ahora como masa virtual.
 Planteando las corrientes al igual que antes:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$i_i = i_f 
\backslash
Rightarrow 
\backslash
frac{V_{IN}}{R} = -
\backslash
frac{V_A}{R} 
\backslash
Rightarrow -V_{IN} = V_A$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
En el circuito integrador, ahora las corrientes quedan en sentido opuesto
 a la situación anterior, por lo que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_C = V_T$
\end_layout

\end_inset

, de manera que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T$
\end_layout

\end_inset

 aumentará hasta hacerse positiva, y cuando se cumpla que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T > V_{REF}$
\end_layout

\end_inset

 el comparador transicionará hacia 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-V_{SAT}$
\end_layout

\end_inset

, produciendo que el transistor entre en corte, repitiéndose el ciclo nuevamente.
\end_layout

\begin_layout Standard
En régimen permanente, la tensión sobre el capacitor transiciona linealmente
 entre 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+V_{REF}$
\end_layout

\end_inset

 y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-V_{REF}$
\end_layout

\end_inset

 para la carga y descarga, llamando a esta diferencia de tensiones 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{Tpp}$
\end_layout

\end_inset

.
 De las ecuaciones anteriores se tenía que:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$
\backslash
frac{V_A}{2R} = C 
\backslash
cdot 
\backslash
frac{dV_C}{dt} 
\backslash
Rightarrow 
\backslash
frac{V_{IN}}{2R} = C 
\backslash
cdot 
\backslash
frac{V_{Tpp}}{t_x}$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Donde 
\begin_inset ERT
status open

\begin_layout Plain Layout

$t_x = t_c = t_d$
\end_layout

\end_inset

, siendo 
\begin_inset ERT
status open

\begin_layout Plain Layout

$t_c$
\end_layout

\end_inset

 el tiempo de carga (cuando 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T$
\end_layout

\end_inset

 va desde 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-V_{REF}$
\end_layout

\end_inset

 hasta 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+V_{REF}$
\end_layout

\end_inset

) y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$t_d$
\end_layout

\end_inset

 el tiempo de descarga (cuando 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_T$
\end_layout

\end_inset

 va desde 
\begin_inset ERT
status open

\begin_layout Plain Layout

$+V_{REF}$
\end_layout

\end_inset

 hasta 
\begin_inset ERT
status open

\begin_layout Plain Layout

$-V_{REF}$
\end_layout

\end_inset

).
 Ambos son iguales dado que la corriente en ambos casos es la misma (porque
 la resistencia es la misma).
 Despejando 
\begin_inset ERT
status open

\begin_layout Plain Layout

$t_x$
\end_layout

\end_inset

:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$t_x = 
\backslash
frac{V_{Tpp} 
\backslash
cdot 2RC}{V_{IN}}$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Dado que el período 
\begin_inset ERT
status open

\begin_layout Plain Layout

$T = t_c + t_d = 2 
\backslash
cdot t_x$
\end_layout

\end_inset

, se tiene que:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$T = 
\backslash
frac{V_{Tpp} 
\backslash
cdot 4RC}{V_{IN}} 
\backslash
Rightarrow f = V_{IN} 
\backslash
frac{1}{4RC 
\backslash
cdot V_{Tpp}} 
\backslash
Rightarrow f = V_{IN} 
\backslash
cdot K $$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Siendo 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R$
\end_layout

\end_inset

 y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$C$
\end_layout

\end_inset

 constantes, y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{Tpp}$
\end_layout

\end_inset

 también constante dado que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{REF}$
\end_layout

\end_inset

 es constante, la frecuencia resulta una constante 
\begin_inset ERT
status open

\begin_layout Plain Layout

$K$
\end_layout

\end_inset

 multiplicada por la tensión de entrada 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset

.
\end_layout

\begin_layout Standard
Para el diseño, se inicia por definir la tensión 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{Tpp}$
\end_layout

\end_inset

, que por conveniencia para obtenter luego valores enteros se define en
 
\begin_inset ERT
status open

\begin_layout Plain Layout

$10Vpp$
\end_layout

\end_inset

, de manera que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$|V_{REF}| = 5V$
\end_layout

\end_inset

.
 Con este dato, se calculan 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_1$
\end_layout

\end_inset

 y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_2$
\end_layout

\end_inset

 del schmitt trigger:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$V_{REF} = V_{SAT}
\backslash
frac{R_1}{R_1+R_2} 
\backslash
Rightarrow 
\backslash
frac{10}{21} = 
\backslash
frac{R_1}{R_1 + R_2} 
\backslash
Rightarrow R_2
\backslash
frac{10}{11} = R_1$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Eligiendo un valor intermedio comercial 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_2 = 2.2K
\backslash
Omega$
\end_layout

\end_inset

, calculando resulta 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_1 = 2K
\backslash
Omega$
\end_layout

\end_inset

\SpecialChar endofsentence
 Se implementa 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_1$
\end_layout

\end_inset

 como dos resistencias en serie, una de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$1.8K
\backslash
Omega$
\end_layout

\end_inset

 y un preset de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$500
\backslash
Omega$
\end_layout

\end_inset

, para poder realizar un ajuste en el valor de la frecuencia al momento
 de calibrar.
\end_layout

\begin_layout Standard
Se toma un valor para el capacitor de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$C = 10nF$
\end_layout

\end_inset

, de manera de poder utilzar uno multicapa dado que tienen mejor respuesta
 en frecuencia que los electrolíticos, y a su vez no es demasiado pequeño
 (del orden de los 
\begin_inset ERT
status open

\begin_layout Plain Layout

$100pF$
\end_layout

\end_inset

).
 Sabiendo que 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset

 no es superior a los 
\begin_inset ERT
status open

\begin_layout Plain Layout

$12V$
\end_layout

\end_inset

 de alimentación, se elige el valor de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R$
\end_layout

\end_inset

 de manera tal que en el rango de valores que puede tomar 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset

 se pueda obtener el rango de frecuencias buscado.
 Por ello, tomando 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R = 1K
\backslash
Omega$
\end_layout

\end_inset

, se tiene que:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$f = V_{IN} 
\backslash
frac{1}{4RC 
\backslash
cdot V_{Tpp}} 
\backslash
Rightarrow f = V_{IN} 
\backslash
cdot 2500$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
De manera tal que, para 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN} = 0.4V$
\end_layout

\end_inset

, resulta 
\begin_inset ERT
status open

\begin_layout Plain Layout

$f = 1KHz$
\end_layout

\end_inset

, y para 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN} = 4V$
\end_layout

\end_inset

, resulta 
\begin_inset ERT
status open

\begin_layout Plain Layout

$f = 10KHz$
\end_layout

\end_inset

.
\end_layout

\begin_layout Standard
Se utiliza el transistor 
\begin_inset ERT
status open

\begin_layout Plain Layout

$BC548$
\end_layout

\end_inset

, que resulta útil para usos comunes donde se lo requiere en modo corte
 y saturación (por ejemplo, para encender un LED), y no se necesitan requerimien
tos particulares de potencia.
 Para la resistencia 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_B$
\end_layout

\end_inset

 del transistor, se considera en saturación una 
\begin_inset ERT
status open

\begin_layout Plain Layout

$VCE_{SAT} = 0.2V$
\end_layout

\end_inset

, donde la corriente máxima de colector se obtiene recorriendo la malla
 de salida:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$V_{IN} - I_CR - VCE_{SAT} = 0 
\backslash
Rightarrow I_C = 
\backslash
frac{V_{IN}-VCE_{SAT}}{R} = 3.8mA$$
\end_layout

\end_inset

.
 
\end_layout

\begin_layout Standard
Se toma el peor caso con 
\begin_inset ERT
status open

\begin_layout Plain Layout

$HFE_{MIN} = 110$
\end_layout

\end_inset

 (de la hoja de datos), por lo que la corriente de base mínima es 
\begin_inset ERT
status open

\begin_layout Plain Layout

$I_B = 
\backslash
frac{I_C}{HFE_{MIN}} = 34.54 
\backslash
mu A$
\end_layout

\end_inset

.
 Recorriendo la malla de entrada, se despeja 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_B$
\end_layout

\end_inset

 (que va a ser la máxima dado que la 
\begin_inset ERT
status open

\begin_layout Plain Layout

$I_B$
\end_layout

\end_inset

 es la mínima):
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$V_{SAT} - I_BR_B - VBE_{ON} = 0 
\backslash
Rightarrow R_B = 
\backslash
frac{V_{SAT}-VBE_{ON}}{I_B} = 283K
\backslash
Omega$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Al ser máximo, se normaliza dicho valor hacia abajo, para asegurar que sature,
 tomando entonces 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_B = 100K
\backslash
Omega$
\end_layout

\end_inset

.
\end_layout

\begin_layout Standard
Dado que el rango de tensiones de entrada necesarios es diferente al buscado,
 es necesario anteponer una etapa que aplique una función lineal al rango
 de tensiones de entrada, para obtener el rango donde trabaja el VCO, que
 se detalla en la sección siguiente.
 
\end_layout

\begin_layout Subsubsection
Adaptación de señal de entrada
\end_layout

\begin_layout Standard
Para adaptar la señal de entrada que se utilizará, se tiene en cuenta como
 debe resultar el rango convertido:
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
\begin_inset Tabular
<lyxtabular version="3" rows="3" columns="2">
<features tabularvalignment="middle">
<column alignment="center" valignment="top">
<column alignment="center" valignment="top">
<row>
<cell alignment="center" valignment="top" topline="true" bottomline="true" leftline="true" usebox="none">
\begin_inset Text

\begin_layout Plain Layout
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset


\end_layout

\end_inset
</cell>
<cell alignment="center" valignment="top" topline="true" bottomline="true" leftline="true" rightline="true" usebox="none">
\begin_inset Text

\begin_layout Plain Layout
\begin_inset ERT
status open

\begin_layout Plain Layout

$VIN_{VCO}$
\end_layout

\end_inset


\end_layout

\end_inset
</cell>
</row>
<row>
<cell alignment="center" valignment="top" topline="true" leftline="true" usebox="none">
\begin_inset Text

\begin_layout Plain Layout
\begin_inset ERT
status open

\begin_layout Plain Layout

$0V$
\end_layout

\end_inset


\end_layout

\end_inset
</cell>
<cell alignment="center" valignment="top" topline="true" leftline="true" rightline="true" usebox="none">
\begin_inset Text

\begin_layout Plain Layout
\begin_inset ERT
status open

\begin_layout Plain Layout

$0.4V$
\end_layout

\end_inset


\end_layout

\end_inset
</cell>
</row>
<row>
<cell alignment="center" valignment="top" topline="true" bottomline="true" leftline="true" usebox="none">
\begin_inset Text

\begin_layout Plain Layout
\begin_inset ERT
status open

\begin_layout Plain Layout

$5V$
\end_layout

\end_inset


\end_layout

\end_inset
</cell>
<cell alignment="center" valignment="top" topline="true" bottomline="true" leftline="true" rightline="true" usebox="none">
\begin_inset Text

\begin_layout Plain Layout
\begin_inset ERT
status open

\begin_layout Plain Layout

$4V$
\end_layout

\end_inset


\end_layout

\end_inset
</cell>
</row>
</lyxtabular>

\end_inset


\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Rango de conversión
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
Trabajando con una función lineal (ver en 
\begin_inset ERT
status open

\begin_layout Plain Layout

$Anexo$
\end_layout

\end_inset

), se obtiene que:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$VIN_{VCO} = 0.72 
\backslash
cdot V_{IN} + 0.4V$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Donde los coeficientes numéricos son exactos.
 Dicha función se implementa con el siguiente circuito:
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
#CIRCUITO#
\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Función lineal de adaptación
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
Para el primer amplificador inversor se tiene que, por superposición (ver
 en 
\begin_inset ERT
status open

\begin_layout Plain Layout

$Anexo$
\end_layout

\end_inset

):
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$V_A = -V_{IN}
\backslash
frac{R_2}{R_1} - 12V
\backslash
frac{R_2}{R_3}$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Sin tener en cuenta de momento los signos, igualando a la función obtenida
 anteriormente se tiene:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$0.72 = 
\backslash
frac{18}{25} = 
\backslash
frac{R_2}{R_1}$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Por lo que se toma 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_2 = 1.8K
\backslash
Omega$
\end_layout

\end_inset

, y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_1$
\end_layout

\end_inset

 se implementa con dos resistencias en serie de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$1K
\backslash
Omega$
\end_layout

\end_inset

 y 
\begin_inset ERT
status open

\begin_layout Plain Layout

$1.5K
\backslash
Omega$
\end_layout

\end_inset

 respectivamente.
\end_layout

\begin_layout Standard
Por el otro lado:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$0.4V = 12V 
\backslash
cdot 
\backslash
frac{R_2}{R_3} 
\backslash
Rightarrow R_3 = 
\backslash
frac{12V 
\backslash
cdot R_2}{0.4V} = 54K
\backslash
Omega$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Se implementa 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_3$
\end_layout

\end_inset

 con una resistencia de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$47K
\backslash
Omega$
\end_layout

\end_inset

 en serie con un preset de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$10K
\backslash
Omega$
\end_layout

\end_inset

, de manera tal de poder realizar un ajuste sobre la función resultante
 en la práctica.
\end_layout

\begin_layout Standard
Dado que la función que surge del primer amplificador tiene los signos opuestos,
 se corrige con el segundo amplificador inversor configurándolo con gananancia
 unitaria, de forma tal que:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$VIN_{VCO} = -V_A
\backslash
frac{R_5}{R_4} 
\backslash
Rightarrow R_4 = R_5$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Ya que se tiene libertad de elección, se toman 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R_4 = R_5 = 1K
\backslash
Omega$
\end_layout

\end_inset

, para tener menos diversidad de valores (ya que en el VCO se utilizaron
 varias resistencias de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$1K
\backslash
Omega$
\end_layout

\end_inset

).
\end_layout

\begin_layout Subsubsection
Ajuste de offset
\end_layout

\begin_layout Standard
Luego de simular los dos bloques anteriores, se obtuvo correctamente la
 señal triangular en el intervalo de frecuencias buscado.
 Al armar el conjunto en la práctica, se encontró que la señal poseía un
 desfasaje y no se encontraba centrada en el origen.
 Para corregir esto, se implementa un amplificador sumador no inversor,
 como se muestra en la figura.
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
#CIRCUITO#
\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Circuito de ajuste de offset
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
Las proporciones indicadas se utilizan para que la carga resistiva agregada
 por el conjunto del preset más las dos resistencias 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R$
\end_layout

\end_inset

 conectadas a 
\begin_inset ERT
status open

\begin_layout Plain Layout

$
\backslash
pm 12V$
\end_layout

\end_inset

 no afecten significativamente al cálculo de la tensión resultante 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_A$
\end_layout

\end_inset

 (ver resolución en 
\begin_inset ERT
status open

\begin_layout Plain Layout

$Anexo$
\end_layout

\end_inset

).
 Por lo que por superposición, se tiene:
\end_layout

\begin_layout Standard
\begin_inset ERT
status open

\begin_layout Plain Layout

$$V_A 
\backslash
approx V_{T} 
\backslash
pm 4V$$
\end_layout

\end_inset


\end_layout

\begin_layout Standard
Permitiendo entonces realizar un corrimiento máximo de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$4V$
\end_layout

\end_inset

 hacia arriba o hacia abajo.
 Dado que con dicha implementación se consigue una cierta libertad de elección,
 se toma 
\begin_inset ERT
status open

\begin_layout Plain Layout

$R = 1K
\backslash
Omega$
\end_layout

\end_inset

, al igual que en el caso de la adaptación de la señal de entrada, para
 tener una menor diversidad de valores.
\end_layout

\begin_layout Subsubsection
Conversor de triangular a senoidal
\end_layout

\begin_layout Standard
Posteriormente al ajuste de offset, se inyecta la señal triangular resultante
 en un amplificador diferencial para señales débiles implementado en forma
 discreta, como se indica a continuación.
\end_layout

\begin_layout Standard
\begin_inset Float figure
wide false
sideways false
status open

\begin_layout Plain Layout
\align center
#CIRCUITO CON EL DIVISOR RESISTIVO EN BASE#
\end_layout

\begin_layout Plain Layout
\begin_inset Caption Standard

\begin_layout Plain Layout
Amplificador diferencial
\end_layout

\end_inset


\end_layout

\begin_layout Plain Layout

\end_layout

\end_inset


\end_layout

\begin_layout Standard
En el circuito, los transistores operan en modo activo directo.
 Al ser de señales débiles, el comportamiento se mantiene lineal mientras
 la señal de entrada no supere 
\begin_inset ERT
status open

\begin_layout Plain Layout

$ 
\backslash
approx 100mV$
\end_layout

\end_inset

 de amplitud.
 Para amplitudes mayores, el punto de polarización en alterna se introduce
 en la zona no lineal de los transistores (saturación), lo que producirá
 la distorsión en la señal triangular dando lugar a la forma senoidal buscada.
 Para ello, la señal triangular obtenida de la salida de ajuste de offset
 se
\end_layout

\begin_layout Subsubsection
Ajuste de amplitud de señal de salida
\end_layout

\begin_layout Subsection
Medición de señales
\end_layout

\begin_layout Subsubsection
Distorsión
\end_layout

\begin_layout Subsubsection
Jitter
\end_layout

\begin_layout Subsection
Calibración
\end_layout

\begin_layout Standard
Para el ajuste de la señal de salida, se sigue el procedimiento a continuación:
\end_layout

\begin_layout Itemize
Alimentar la placa con las tensiones indicadas: 
\begin_inset ERT
status open

\begin_layout Plain Layout

$
\backslash
pm 12V$
\end_layout

\end_inset

.
\end_layout

\begin_layout Itemize
Puentear la entrada polarizada 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset

 a 
\begin_inset ERT
status open

\begin_layout Plain Layout

$GND$
\end_layout

\end_inset

, y medir en el punto de prueba 
\begin_inset ERT
status open

\begin_layout Plain Layout

$J_1$
\end_layout

\end_inset

 (que corresponde a la señal de entrada adaptada, indicado como 
\begin_inset ERT
status open

\begin_layout Plain Layout

$VIN
\backslash
_ADJ$
\end_layout

\end_inset

), y ajustar el preset 
\begin_inset ERT
status open

\begin_layout Plain Layout

$VIN
\backslash
_ADJ$
\end_layout

\end_inset

 hasta medir 
\begin_inset ERT
status open

\begin_layout Plain Layout

$(0.4 
\backslash
pm 0.01)V$
\end_layout

\end_inset

.
\end_layout

\begin_layout Itemize
Con la entrada polarizada aún puenteada a 
\begin_inset ERT
status open

\begin_layout Plain Layout

$GND$
\end_layout

\end_inset

, medir ahora en el punto de prueba 
\begin_inset ERT
status open

\begin_layout Plain Layout

$J_3$
\end_layout

\end_inset

 (que corresponde a la salida triangular del VCO, indicado como 
\begin_inset ERT
status open

\begin_layout Plain Layout

$VCO
\backslash
_IN$
\end_layout

\end_inset

), y ajustar el preset 
\begin_inset ERT
status open

\begin_layout Plain Layout

$FREQ
\backslash
_ADJ$
\end_layout

\end_inset

 hasta que la frecuencia sea de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$(1 
\backslash
pm 0.1)KHz$
\end_layout

\end_inset

.
\end_layout

\begin_layout Itemize
Con la entrada polarizada aún puenteada a 
\begin_inset ERT
status open

\begin_layout Plain Layout

$GND$
\end_layout

\end_inset

, medir ahora en el punto de prueba 
\begin_inset ERT
status open

\begin_layout Plain Layout

$J_5$
\end_layout

\end_inset

 (que corresponde a la señal de salida triangular con corrección de offset),
 y ajustar el preset 
\begin_inset ERT
status open

\begin_layout Plain Layout

$OFFSET
\backslash
_ADJ$
\end_layout

\end_inset

 hasta que la señal esté centrada.
\end_layout

\begin_layout Itemize
Finalmente, con la entrada polarizada aún puenteada a 
\begin_inset ERT
status open

\begin_layout Plain Layout

$GND$
\end_layout

\end_inset

, medir en el punto de prueba 
\begin_inset ERT
status open

\begin_layout Plain Layout

$J_4$
\end_layout

\end_inset

 (que corresponde a la señal de salida senoidal ya convertida, que se indica
 como 
\begin_inset ERT
status open

\begin_layout Plain Layout

$VO$
\end_layout

\end_inset

), y ajustar el preset 
\begin_inset ERT
status open

\begin_layout Plain Layout

$AMP
\backslash
_ADJ$
\end_layout

\end_inset

 del amplificador diferencial hasta ajustar la simetría de la señal.
\end_layout

\begin_layout Itemize
Conectar la entrada polarizada 
\begin_inset ERT
status open

\begin_layout Plain Layout

$V_{IN}$
\end_layout

\end_inset

 a 
\begin_inset ERT
status open

\begin_layout Plain Layout

$5V$
\end_layout

\end_inset

, y verificar que la frecuencia sea de 
\begin_inset ERT
status open

\begin_layout Plain Layout

$(10 
\backslash
pm 0.1)KHz$
\end_layout

\end_inset

.
\end_layout

\begin_layout Subsection
Anexo
\end_layout

\begin_layout Standard
#RESOLUCION DE FUNCION LINEAL
\end_layout

\begin_layout Standard
#TRANSFERENCIA INVERSOR
\end_layout

\begin_layout Standard
#TRANSFERENCIA AJUSTADOR DE OFFSET
\end_layout

\end_body
\end_document
