Fitter report for DigitalWatch
Tue Mar 24 16:09:09 2009
Quartus II Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Partition Preservation Settings
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Advanced Data - General
 26. Advanced Data - Placement Preparation
 27. Advanced Data - Placement
 28. Advanced Data - Routing
 29. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Mar 24 16:09:09 2009        ;
; Quartus II Version    ; 8.0 Build 231 07/10/2008 SP 1 SJ Web Edition ;
; Revision Name         ; DigitalWatch                                 ;
; Top-level Entity Name ; DigitalWatch                                 ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C4F324C7                                  ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 768 / 4,000 ( 19 % )                         ;
; Total pins            ; 47 / 249 ( 19 % )                            ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 0 / 78,336 ( 0 % )                           ;
; Total PLLs            ; 0 / 2 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C4F324C7                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                 ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top  ; 0                 ; 815     ; Placement and Routing        ; Post-Synthesis Netlist ;           ;
+------+-------------------+---------+------------------------------+------------------------+-----------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Work2008/NowWorking/DigComV32/자료모음/DigitalWatch/DigitalWatchBDF_Timer/DigitalWatch.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 768 / 4,000 ( 19 % )      ;
;     -- Combinational with no register       ; 618                       ;
;     -- Register only                        ; 0                         ;
;     -- Combinational with a register        ; 150                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 205                       ;
;     -- 3 input functions                    ; 151                       ;
;     -- 2 input functions                    ; 277                       ;
;     -- 1 input functions                    ; 135                       ;
;     -- 0 input functions                    ; 0                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 507                       ;
;     -- arithmetic mode                      ; 261                       ;
;     -- qfbk mode                            ; 0                         ;
;     -- register cascade mode                ; 0                         ;
;     -- synchronous clear/load mode          ; 100                       ;
;     -- asynchronous clear/load mode         ; 40                        ;
;                                             ;                           ;
; Total registers                             ; 150 / 4,735 ( 3 % )       ;
; Total LABs                                  ; 94 / 400 ( 24 % )         ;
; Logic elements in carry chains              ; 335                       ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 47 / 249 ( 19 % )         ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 7                         ;
; M4Ks                                        ; 0 / 17 ( 0 % )            ;
; Total memory bits                           ; 0 / 78,336 ( 0 % )        ;
; Total RAM block bits                        ; 0 / 78,336 ( 0 % )        ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 7 / 8 ( 88 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 8% / 7% / 10%             ;
; Maximum fan-out node                        ; clk                       ;
; Maximum fan-out                             ; 108                       ;
; Highest non-global fan-out signal           ; MasterSelect:inst|mode[0] ;
; Highest non-global fan-out                  ; 51                        ;
; Total fan-out                               ; 2422                      ;
; Average fan-out                             ; 2.96                      ;
+---------------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk   ; J3    ; 1        ; 0            ; 9            ; 1           ; 108                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset ; D15   ; 3        ; 29           ; 17           ; 2           ; 41                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw0   ; F18   ; 3        ; 29           ; 15           ; 2           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw1   ; F17   ; 3        ; 29           ; 15           ; 3           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw2   ; F16   ; 3        ; 29           ; 16           ; 5           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; seg_hour0[0] ; B4    ; 2        ; 2            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour0[1] ; A4    ; 2        ; 2            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour0[2] ; C5    ; 2        ; 2            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour0[3] ; D5    ; 2        ; 2            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour0[4] ; D6    ; 2        ; 6            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour0[5] ; C6    ; 2        ; 4            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour0[6] ; B6    ; 2        ; 4            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour1[0] ; C7    ; 2        ; 6            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour1[1] ; B7    ; 2        ; 6            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour1[2] ; D7    ; 2        ; 6            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour1[3] ; E7    ; 2        ; 8            ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour1[4] ; C8    ; 2        ; 8            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour1[5] ; B8    ; 2        ; 8            ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_hour1[6] ; A8    ; 2        ; 8            ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min0[0]  ; A9    ; 2        ; 10           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min0[1]  ; E8    ; 2        ; 8            ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min0[2]  ; B9    ; 2        ; 10           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min0[3]  ; C9    ; 2        ; 10           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min0[4]  ; A10   ; 2        ; 14           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min0[5]  ; F9    ; 2        ; 12           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min0[6]  ; D9    ; 2        ; 10           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min1[0]  ; D10   ; 2        ; 14           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min1[1]  ; C10   ; 2        ; 18           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min1[2]  ; F10   ; 2        ; 24           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min1[3]  ; A11   ; 2        ; 20           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min1[4]  ; D11   ; 2        ; 20           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min1[5]  ; C11   ; 2        ; 20           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_min1[6]  ; B11   ; 2        ; 20           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec0[0]  ; B12   ; 2        ; 22           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec0[1]  ; A12   ; 2        ; 22           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec0[2]  ; C12   ; 2        ; 22           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec0[3]  ; D12   ; 2        ; 22           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec0[4]  ; B13   ; 2        ; 24           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec0[5]  ; A13   ; 2        ; 24           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec0[6]  ; F11   ; 2        ; 26           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec1[0]  ; E13   ; 2        ; 26           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec1[1]  ; D13   ; 2        ; 22           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec1[2]  ; D14   ; 2        ; 28           ; 18           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec1[3]  ; A15   ; 2        ; 28           ; 18           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec1[4]  ; B16   ; 2        ; 28           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec1[5]  ; C15   ; 2        ; 28           ; 18           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; seg_sec1[6]  ; B15   ; 2        ; 28           ; 18           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 63 ( 6 % )   ; 3.3V          ; --           ;
; 2        ; 42 / 61 ( 69 % ) ; 3.3V          ; --           ;
; 3        ; 4 / 64 ( 6 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 61 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 310        ; 2        ; seg_hour0[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 304        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 296        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 292        ; 2        ; seg_hour1[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 288        ; 2        ; seg_min0[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 278        ; 2        ; seg_min0[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 271        ; 2        ; seg_min1[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 267        ; 2        ; seg_sec0[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 261        ; 2        ; seg_sec0[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 247        ; 2        ; seg_sec1[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A17      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 312        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 2        ; seg_hour0[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 305        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 302        ; 2        ; seg_hour0[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 297        ; 2        ; seg_hour1[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 293        ; 2        ; seg_hour1[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 289        ; 2        ; seg_min0[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 277        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 270        ; 2        ; seg_min1[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 266        ; 2        ; seg_sec0[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 260        ; 2        ; seg_sec0[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 252        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 246        ; 2        ; seg_sec1[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 245        ; 2        ; seg_sec1[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~LVDS31p/INIT_DONE~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ; 313        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 308        ; 2        ; seg_hour0[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 303        ; 2        ; seg_hour0[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 299        ; 2        ; seg_hour1[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 291        ; 2        ; seg_hour1[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 287        ; 2        ; seg_min0[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 275        ; 2        ; seg_min1[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 268        ; 2        ; seg_min1[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 265        ; 2        ; seg_sec0[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 263        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 253        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 248        ; 2        ; seg_sec1[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 244        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 242        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 5          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 3          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 4          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 309        ; 2        ; seg_hour0[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 301        ; 2        ; seg_hour0[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 298        ; 2        ; seg_hour1[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 290        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 286        ; 2        ; seg_min0[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 276        ; 2        ; seg_min1[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 269        ; 2        ; seg_min1[4]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 264        ; 2        ; seg_sec0[3]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 262        ; 2        ; seg_sec1[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 249        ; 2        ; seg_sec1[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 241        ; 3        ; reset                                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 240        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D17      ; 243        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D18      ; 238        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E2       ; 7          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 9          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 10         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 300        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 295        ; 2        ; seg_hour1[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 294        ; 2        ; seg_min0[1]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 281        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 272        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ; 2        ; VCCIO2                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 254        ; 2        ; seg_sec1[0]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 239        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 237        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 236        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E17      ; 235        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F1       ; 8          ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 12         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 13         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 14         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 17         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 18         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ; 306        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 283        ; 2        ; seg_min0[5]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 257        ; 2        ; seg_min1[2]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 251        ; 2        ; seg_sec0[6]                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 228        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 232        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 231        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 234        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 233        ; 3        ; sw2                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F17      ; 229        ; 3        ; sw1                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 230        ; 3        ; sw0                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 15         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 20         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 19         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 21         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 22         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G8       ; 307        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 282        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 256        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 250        ; 2        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 227        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 223        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 224        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 225        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 226        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G17      ; 222        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 221        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 23         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 24         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 25         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 26         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 27         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 37         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 39         ; 1        ; ^DATA0                                           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H13      ; 215        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 216        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H15      ; 217        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H16      ; 218        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 219        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 220        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 38         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; J2       ; 40         ; 1        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 43         ; 1        ; clk                                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 46         ; 1        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J5       ;            ;          ; VCCA_PLL1                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDG_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ; 42         ; 1        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCA_PLL2                                        ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J13      ; 214        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 204        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 199        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 196        ; 3        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J17      ; 203        ; 3        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GNDG_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ;            ;          ; GNDA_PLL1                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 41         ; 1        ; ^nCEO                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 44         ; 1        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 49         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 50         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 48         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K7       ; 45         ; 1        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GNDA_PLL2                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 202        ; 3        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 201        ; 3        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 194        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 195        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K17      ; 197        ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ; 200        ; 3        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L1       ; 47         ; 1        ; ^DCLK                                            ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 59         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 60         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 62         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 57         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 58         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 198        ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ; 184        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 193        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 185        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 186        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 182        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 181        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 63         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 67         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 66         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 69         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 68         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 72         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ; 93         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 115        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 142        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 150        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M13      ; 183        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 177        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 176        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 180        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M17      ; 175        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 174        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 70         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 71         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 76         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 77         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 74         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 75         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ; 73         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 94         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 116        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 141        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 149        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 171        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 170        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 167        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 173        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 172        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 169        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 168        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 79         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 80         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 82         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 78         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 99         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 100        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P9       ; 119        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 128        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P12      ; 146        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 147        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 166        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 165        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 163        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P17      ; 164        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 3        ; VCCIO3                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 81         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 83         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 84         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 95         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 96         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 102        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 106        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 110        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 113        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 125        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 129        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 136        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 140        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 152        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 161        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R16      ; 162        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 159        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 160        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 85         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 86         ; 1        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 89         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ; 91         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T6       ; 101        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ; 105        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 109        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 114        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 124        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 130        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 135        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 139        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 151        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 156        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 157        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T17      ; 158        ; 3        ; GND*                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U1       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ; 87         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U4       ; 90         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U5       ; 92         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 98         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 103        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 107        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 111        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 122        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 131        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 134        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 138        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 148        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 154        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 155        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 88         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V6       ; 97         ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 104        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 108        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 112        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 123        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 132        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 133        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 137        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V15      ; 153        ; 4        ; GND*                                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                           ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                      ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DigitalWatch                             ; 768 (0)     ; 150          ; 0           ; 0    ; 47   ; 0            ; 618 (0)      ; 0 (0)             ; 150 (0)          ; 335 (0)         ; 0 (0)      ; |DigitalWatch                                                                                                                                            ; work         ;
;    |DigitalClock:inst1|                   ; 30 (30)     ; 17           ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 17 (17)          ; 17 (17)         ; 0 (0)      ; |DigitalWatch|DigitalClock:inst1                                                                                                                         ; work         ;
;    |MasterSelect:inst|                    ; 94 (94)     ; 71           ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 71 (71)          ; 64 (64)         ; 0 (0)      ; |DigitalWatch|MasterSelect:inst                                                                                                                          ; work         ;
;    |SegmentDisplay:inst3|                 ; 597 (189)   ; 42           ; 0           ; 0    ; 0    ; 0            ; 555 (147)    ; 0 (0)             ; 42 (42)          ; 235 (0)         ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3                                                                                                                       ; work         ;
;       |lpm_divide:Div0|                   ; 20 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div0                                                                                                       ; work         ;
;          |lpm_divide_c5m:auto_generated|  ; 20 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div0|lpm_divide_c5m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_8kh:divider| ; 20 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider                                             ; work         ;
;                |alt_u_div_0oe:divider|    ; 20 (8)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 20 (8)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;       |lpm_divide:Div1|                   ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div1                                                                                                       ; work         ;
;          |lpm_divide_d5m:auto_generated|  ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider                                             ; work         ;
;                |alt_u_div_2oe:divider|    ; 33 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_7dc:add_sub_5| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5 ; work         ;
;       |lpm_divide:Div2|                   ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div2                                                                                                       ; work         ;
;          |lpm_divide_d5m:auto_generated|  ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider                                             ; work         ;
;                |alt_u_div_2oe:divider|    ; 33 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_7dc:add_sub_5| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5 ; work         ;
;       |lpm_divide:Div3|                   ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div3                                                                                                       ; work         ;
;          |lpm_divide_d5m:auto_generated|  ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_9kh:divider| ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider                                             ; work         ;
;                |alt_u_div_2oe:divider|    ; 32 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_7dc:add_sub_5| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5 ; work         ;
;       |lpm_divide:Div4|                   ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div4                                                                                                       ; work         ;
;          |lpm_divide_d5m:auto_generated|  ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_9kh:divider| ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider                                             ; work         ;
;                |alt_u_div_2oe:divider|    ; 32 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_7dc:add_sub_5| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_5 ; work         ;
;       |lpm_divide:Div5|                   ; 45 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5                                                                                                       ; work         ;
;          |lpm_divide_e5m:auto_generated|  ; 45 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_ckh:divider| ; 45 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider                                             ; work         ;
;                |alt_u_div_4oe:divider|    ; 45 (20)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 45 (20)      ; 0 (0)             ; 0 (0)            ; 25 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_7dc:add_sub_5| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_5 ; work         ;
;                   |add_sub_7dc:add_sub_6| ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_6 ; work         ;
;       |lpm_divide:Mod0|                   ; 19 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod0                                                                                                       ; work         ;
;          |lpm_divide_gtl:auto_generated|  ; 19 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod0|lpm_divide_gtl:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_akh:divider| ; 19 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod0|lpm_divide_gtl:auto_generated|sign_div_unsign_akh:divider                                             ; work         ;
;                |alt_u_div_3oe:divider|    ; 19 (6)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 19 (6)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod0|lpm_divide_gtl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_3oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod0|lpm_divide_gtl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_3oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod0|lpm_divide_gtl:auto_generated|sign_div_unsign_akh:divider|alt_u_div_3oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;       |lpm_divide:Mod1|                   ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod1                                                                                                       ; work         ;
;          |lpm_divide_itl:auto_generated|  ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_bkh:divider| ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider                                             ; work         ;
;                |alt_u_div_6oe:divider|    ; 35 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (14)      ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_8dc:add_sub_5| ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_8dc:add_sub_5 ; work         ;
;       |lpm_divide:Mod2|                   ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod2                                                                                                       ; work         ;
;          |lpm_divide_itl:auto_generated|  ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_bkh:divider| ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider                                             ; work         ;
;                |alt_u_div_6oe:divider|    ; 35 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (14)      ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_8dc:add_sub_5| ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_8dc:add_sub_5 ; work         ;
;       |lpm_divide:Mod3|                   ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod3                                                                                                       ; work         ;
;          |lpm_divide_itl:auto_generated|  ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_bkh:divider| ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider                                             ; work         ;
;                |alt_u_div_6oe:divider|    ; 35 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (14)      ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_8dc:add_sub_5| ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_8dc:add_sub_5 ; work         ;
;       |lpm_divide:Mod4|                   ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod4                                                                                                       ; work         ;
;          |lpm_divide_itl:auto_generated|  ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_bkh:divider| ; 35 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider                                             ; work         ;
;                |alt_u_div_6oe:divider|    ; 35 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 35 (14)      ; 0 (0)             ; 0 (0)            ; 21 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_8dc:add_sub_5| ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_8dc:add_sub_5 ; work         ;
;       |lpm_divide:Mod5|                   ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5                                                                                                       ; work         ;
;          |lpm_divide_ktl:auto_generated|  ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_dkh:divider| ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider                                             ; work         ;
;                |alt_u_div_aoe:divider|    ; 54 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (24)      ; 0 (0)             ; 0 (0)            ; 30 (0)          ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider                       ; work         ;
;                   |add_sub_6dc:add_sub_3| ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3 ; work         ;
;                   |add_sub_7dc:add_sub_4| ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_7dc:add_sub_4 ; work         ;
;                   |add_sub_8dc:add_sub_5| ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_8dc:add_sub_5 ; work         ;
;                   |add_sub_9dc:add_sub_6| ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |DigitalWatch|SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_9dc:add_sub_6 ; work         ;
;    |TimerLogic:inst2|                     ; 47 (47)     ; 20           ; 0           ; 0    ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 20 (20)          ; 19 (19)         ; 0 (0)      ; |DigitalWatch|TimerLogic:inst2                                                                                                                           ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; seg_hour0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_hour1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_min1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec0[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec0[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec0[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec0[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec0[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec0[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec0[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec1[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec1[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec1[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec1[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec1[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec1[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sec1[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; clk          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw0          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; sw2          ; Input    ; ON            ; OFF           ; --                    ; --  ;
; reset        ; Input    ; OFF           ; ON            ; --                    ; --  ;
; sw1          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; clk                                  ;                   ;         ;
; sw0                                  ;                   ;         ;
;      - MasterSelect:inst|mode[1]     ; 1                 ; OFF     ;
;      - MasterSelect:inst|mode[0]     ; 1                 ; OFF     ;
; sw2                                  ;                   ;         ;
;      - TimerLogic:inst2|min~367      ; 0                 ; ON      ;
;      - TimerLogic:inst2|min~369      ; 0                 ; ON      ;
;      - TimerLogic:inst2|min~370      ; 0                 ; ON      ;
;      - TimerLogic:inst2|min~371      ; 0                 ; ON      ;
;      - TimerLogic:inst2|min~372      ; 0                 ; ON      ;
;      - TimerLogic:inst2|min~373      ; 0                 ; ON      ;
;      - TimerLogic:inst2|sec~312      ; 0                 ; ON      ;
;      - TimerLogic:inst2|sec~313      ; 0                 ; ON      ;
;      - TimerLogic:inst2|sec~314      ; 0                 ; ON      ;
;      - TimerLogic:inst2|sec~315      ; 0                 ; ON      ;
;      - TimerLogic:inst2|sec~316      ; 0                 ; ON      ;
;      - TimerLogic:inst2|sec~317      ; 0                 ; ON      ;
;      - TimerLogic:inst2|mmsec~316    ; 0                 ; ON      ;
;      - TimerLogic:inst2|mmsec~317    ; 0                 ; ON      ;
;      - TimerLogic:inst2|mmsec~318    ; 0                 ; ON      ;
;      - TimerLogic:inst2|mmsec~319    ; 0                 ; ON      ;
;      - TimerLogic:inst2|mmsec~320    ; 0                 ; ON      ;
;      - TimerLogic:inst2|mmsec~321    ; 0                 ; ON      ;
;      - TimerLogic:inst2|mmsec~322    ; 0                 ; ON      ;
;      - DigitalClock:inst1|timeClock  ; 1                 ; OFF     ;
; reset                                ;                   ;         ;
;      - DigitalClock:inst1|hour[0]    ; 0                 ; OFF     ;
;      - DigitalClock:inst1|hour[1]    ; 0                 ; OFF     ;
;      - DigitalClock:inst1|hour[2]    ; 0                 ; OFF     ;
;      - DigitalClock:inst1|hour[3]    ; 0                 ; OFF     ;
;      - DigitalClock:inst1|hour[4]    ; 0                 ; OFF     ;
;      - TimerLogic:inst2|min[0]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|min[1]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|min[2]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|min[3]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|min[4]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|min[5]       ; 0                 ; OFF     ;
;      - DigitalClock:inst1|min[0]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|min[1]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|min[2]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|min[3]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|min[4]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|min[5]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|sec[0]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|sec[1]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|sec[2]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|sec[3]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|sec[4]       ; 0                 ; OFF     ;
;      - TimerLogic:inst2|sec[5]       ; 0                 ; OFF     ;
;      - DigitalClock:inst1|sec[0]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|sec[1]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|sec[2]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|sec[3]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|sec[4]     ; 0                 ; OFF     ;
;      - DigitalClock:inst1|sec[5]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|mmsec[0]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|mmsec[1]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|mmsec[2]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|mmsec[3]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|mmsec[4]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|mmsec[5]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|mmsec[6]     ; 0                 ; OFF     ;
;      - TimerLogic:inst2|state        ; 0                 ; OFF     ;
;      - TimerLogic:inst2|min[5]~0     ; 1                 ; ON      ;
;      - MasterSelect:inst|set_time[1] ; 0                 ; OFF     ;
;      - MasterSelect:inst|set_time[0] ; 0                 ; OFF     ;
;      - MasterSelect:inst|set_time[2] ; 0                 ; OFF     ;
; sw1                                  ;                   ;         ;
;      - TimerLogic:inst2|state        ; 1                 ; OFF     ;
;      - MasterSelect:inst|set_time[2] ; 1                 ; OFF     ;
;      - MasterSelect:inst|set_time[1] ; 1                 ; OFF     ;
;      - MasterSelect:inst|set_time[0] ; 1                 ; OFF     ;
+--------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                          ;
+---------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                            ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; DigitalClock:inst1|LessThan0~96 ; LC_X12_Y7_N9  ; 8       ; Sync. clear               ; no     ; --                   ; --               ;
; DigitalClock:inst1|LessThan1~83 ; LC_X12_Y7_N5  ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; DigitalClock:inst1|LessThan2~69 ; LC_X11_Y7_N8  ; 5       ; Sync. clear               ; no     ; --                   ; --               ;
; DigitalClock:inst1|hour[3]~359  ; LC_X12_Y7_N7  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; DigitalClock:inst1|min[1]~241   ; LC_X10_Y7_N7  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; DigitalClock:inst1|sec[3]~168   ; LC_X8_Y8_N0   ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; DigitalClock:inst1|timeClock    ; LC_X8_Y8_N4   ; 17      ; Clock                     ; yes    ; Global Clock         ; GCLK1            ;
; MasterSelect:inst|LessThan0~745 ; LC_X11_Y12_N6 ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; MasterSelect:inst|LessThan1~483 ; LC_X9_Y13_N7  ; 33      ; Sync. clear               ; no     ; --                   ; --               ;
; MasterSelect:inst|clk100hz      ; LC_X8_Y9_N2   ; 20      ; Clock                     ; yes    ; Global Clock         ; GCLK0            ;
; TimerLogic:inst2|LessThan0~102  ; LC_X23_Y5_N2  ; 14      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; TimerLogic:inst2|LessThan1~85   ; LC_X19_Y8_N9  ; 7       ; Sync. clear               ; no     ; --                   ; --               ;
; TimerLogic:inst2|LessThan2~78   ; LC_X11_Y8_N2  ; 6       ; Sync. clear               ; no     ; --                   ; --               ;
; TimerLogic:inst2|min[5]~0       ; LC_X8_Y8_N9   ; 19      ; Async. load               ; yes    ; Global Clock         ; GCLK3            ;
; TimerLogic:inst2|min[5]~368     ; LC_X22_Y6_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ;
; clk                             ; PIN_J3        ; 108     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ;
; reset                           ; PIN_D15       ; 41      ; Async. clear              ; yes    ; Global Clock         ; GCLK7            ;
; sw0                             ; PIN_F18       ; 2       ; Clock                     ; yes    ; Global Clock         ; GCLK6            ;
; sw1                             ; PIN_F17       ; 4       ; Clock                     ; yes    ; Global Clock         ; GCLK5            ;
+---------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                    ;
+------------------------------+-------------+---------+----------------------+------------------+
; Name                         ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------------+-------------+---------+----------------------+------------------+
; DigitalClock:inst1|timeClock ; LC_X8_Y8_N4 ; 17      ; Global Clock         ; GCLK1            ;
; MasterSelect:inst|clk100hz   ; LC_X8_Y9_N2 ; 20      ; Global Clock         ; GCLK0            ;
; TimerLogic:inst2|min[5]~0    ; LC_X8_Y8_N9 ; 19      ; Global Clock         ; GCLK3            ;
; clk                          ; PIN_J3      ; 108     ; Global Clock         ; GCLK2            ;
; reset                        ; PIN_D15     ; 41      ; Global Clock         ; GCLK7            ;
; sw0                          ; PIN_F18     ; 2       ; Global Clock         ; GCLK6            ;
; sw1                          ; PIN_F17     ; 4       ; Global Clock         ; GCLK5            ;
+------------------------------+-------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; MasterSelect:inst|mode[0]                                                                                                                                      ; 51      ;
; MasterSelect:inst|mode[1]                                                                                                                                      ; 50      ;
; MasterSelect:inst|LessThan0~745                                                                                                                                ; 33      ;
; MasterSelect:inst|LessThan1~483                                                                                                                                ; 33      ;
; sw2                                                                                                                                                            ; 20      ;
; SegmentDisplay:inst3|Mux5~28                                                                                                                                   ; 20      ;
; SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~33 ; 15      ;
; TimerLogic:inst2|LessThan0~102                                                                                                                                 ; 14      ;
; SegmentDisplay:inst3|Mux36~218                                                                                                                                 ; 12      ;
; SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43 ; 12      ;
; SegmentDisplay:inst3|Mux11~51                                                                                                                                  ; 11      ;
; SegmentDisplay:inst3|Mux9~252                                                                                                                                  ; 11      ;
; SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_8dc:add_sub_5|add_sub_cella[2]~53 ; 11      ;
; SegmentDisplay:inst3|lpm_divide:Div3|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~45 ; 11      ;
; SegmentDisplay:inst3|Mux37~51                                                                                                                                  ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider|add_sub_7dc:add_sub_5|add_sub_cella[2]~43 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Div1|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~45 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Div4|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~45 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43 ; 10      ;
; SegmentDisplay:inst3|lpm_divide:Div0|lpm_divide_c5m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_0oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 10      ;
; SegmentDisplay:inst3|Mux10~229                                                                                                                                 ; 9       ;
; SegmentDisplay:inst3|Mux35~245                                                                                                                                 ; 9       ;
; SegmentDisplay:inst3|Mux21~252                                                                                                                                 ; 9       ;
; TimerLogic:inst2|mmsec[3]                                                                                                                                      ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Mod2|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 9       ;
; TimerLogic:inst2|mmsec[5]                                                                                                                                      ; 9       ;
; TimerLogic:inst2|mmsec[4]                                                                                                                                      ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Div5|lpm_divide_e5m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_4oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~29 ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Div2|lpm_divide_d5m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_2oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43 ; 9       ;
; TimerLogic:inst2|sec[3]                                                                                                                                        ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43 ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Mod1|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 9       ;
; TimerLogic:inst2|sec[4]                                                                                                                                        ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Mod4|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 9       ;
; TimerLogic:inst2|min[3]                                                                                                                                        ; 9       ;
; SegmentDisplay:inst3|lpm_divide:Mod3|lpm_divide_itl:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_6oe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31 ; 9       ;
; TimerLogic:inst2|min[4]                                                                                                                                        ; 9       ;
; SegmentDisplay:inst3|Mux22~219                                                                                                                                 ; 8       ;
; DigitalClock:inst1|LessThan0~96                                                                                                                                ; 8       ;
; SegmentDisplay:inst3|Mux27~25                                                                                                                                  ; 8       ;
; SegmentDisplay:inst3|Mux20~272                                                                                                                                 ; 8       ;
; SegmentDisplay:inst3|WideNor3~149                                                                                                                              ; 8       ;
; TimerLogic:inst2|mmsec[2]                                                                                                                                      ; 8       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------+
; Interconnect Usage Summary                        ;
+----------------------------+----------------------+
; Interconnect Resource Type ; Usage                ;
+----------------------------+----------------------+
; C4s                        ; 506 / 11,760 ( 4 % ) ;
; Direct links               ; 199 / 17,078 ( 1 % ) ;
; Global clocks              ; 7 / 8 ( 88 % )       ;
; LAB clocks                 ; 26 / 204 ( 13 % )    ;
; LUT chains                 ; 50 / 3,600 ( 1 % )   ;
; Local interconnects        ; 863 / 17,078 ( 5 % ) ;
; M4K buffers                ; 0 / 612 ( 0 % )      ;
; R4s                        ; 443 / 10,320 ( 4 % ) ;
+----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.17) ; Number of LABs  (Total = 94) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 9                            ;
; 2                                          ; 6                            ;
; 3                                          ; 3                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 2                            ;
; 7                                          ; 1                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 71                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.64) ; Number of LABs  (Total = 94) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Async. load                      ; 3                            ;
; 1 Clock                            ; 34                           ;
; 1 Clock enable                     ; 3                            ;
; 1 Sync. clear                      ; 12                           ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.53) ; Number of LABs  (Total = 94) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 10                           ;
; 2                                           ; 6                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 7                            ;
; 7                                           ; 1                            ;
; 8                                           ; 6                            ;
; 9                                           ; 24                           ;
; 10                                          ; 36                           ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.21) ; Number of LABs  (Total = 94) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 16                           ;
; 2                                               ; 10                           ;
; 3                                               ; 6                            ;
; 4                                               ; 7                            ;
; 5                                               ; 5                            ;
; 6                                               ; 17                           ;
; 7                                               ; 6                            ;
; 8                                               ; 11                           ;
; 9                                               ; 9                            ;
; 10                                              ; 7                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.53) ; Number of LABs  (Total = 94) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 5                            ;
; 2                                           ; 6                            ;
; 3                                           ; 7                            ;
; 4                                           ; 11                           ;
; 5                                           ; 3                            ;
; 6                                           ; 3                            ;
; 7                                           ; 4                            ;
; 8                                           ; 15                           ;
; 9                                           ; 5                            ;
; 10                                          ; 4                            ;
; 11                                          ; 5                            ;
; 12                                          ; 6                            ;
; 13                                          ; 5                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 2                            ;
; 17                                          ; 2                            ;
; 18                                          ; 1                            ;
; 19                                          ; 3                            ;
; 20                                          ; 2                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; On                       ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+----------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                              ;
+--------------------------------------------------------------------------------+-------------------+
; Name                                                                           ; Value             ;
+--------------------------------------------------------------------------------+-------------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff                ;
; Mid Wire Use - Fit Attempt 1                                                   ; 8                 ;
; Mid Slack - Fit Attempt 1                                                      ; -21118            ;
; Internal Atom Count - Fit Attempt 1                                            ; 769               ;
; LE/ALM Count - Fit Attempt 1                                                   ; 769               ;
; LAB Count - Fit Attempt 1                                                      ; 95                ;
; Outputs per Lab - Fit Attempt 1                                                ; 5.158             ;
; Inputs per LAB - Fit Attempt 1                                                 ; 7.947             ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.453             ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:92;1:3          ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:90;1:5          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:81;1:8;2:4;3:2  ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:81;1:8;2:4;3:2  ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:80;1:9;3:4;4:2  ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:80;1:9;3:4;4:2  ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:81;1:14         ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:92;1:3          ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:89;1:4;2:2      ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:60;1:28;2:3;3:4 ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:60;1:34;2:1     ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:92;1:3          ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:60;1:34;2:1     ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:81;1:14         ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:9;1:86          ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:87;1:8          ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:95              ;
; LEs in Chains - Fit Attempt 1                                                  ; 335               ;
; LEs in Long Chains - Fit Attempt 1                                             ; 64                ;
; LABs with Chains - Fit Attempt 1                                               ; 61                ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 19                ;
; Time - Fit Attempt 1                                                           ; 0                 ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.016             ;
+--------------------------------------------------------------------------------+-------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 3      ;
; Early Slack - Fit Attempt 1         ; -27154 ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 5      ;
; Mid Slack - Fit Attempt 1           ; -25196 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 6      ;
; Late Slack - Fit Attempt 1          ; -25196 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 0      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.047  ;
+-------------------------------------+--------+


+----------------------------------------------+
; Advanced Data - Routing                      ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Slack - Fit Attempt 1         ; -23523 ;
; Early Wire Use - Fit Attempt 1      ; 5      ;
; Peak Regional Wire - Fit Attempt 1  ; 8      ;
; Mid Slack - Fit Attempt 1           ; -23656 ;
; Late Slack - Fit Attempt 1          ; -23656 ;
; Late Wire Use - Fit Attempt 1       ; 5      ;
; Time - Fit Attempt 1                ; 0      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.078  ;
+-------------------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.0 Build 231 07/10/2008 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 24 16:09:05 2009
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DigitalWatch -c DigitalWatch
Info: Selected device EP1C4F324C7 for design "DigitalWatch"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock incremental compilation is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C4F324I7 is compatible
    Info: Device EP1C12F324C7 is compatible
    Info: Device EP1C12F324I7 is compatible
    Info: Device EP1C20F324C7 is compatible
    Info: Device EP1C20F324I7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~LVDS31p/INIT_DONE~ is reserved at location C3
    Info: Pin ~nCSO~ is reserved at location J1
    Info: Pin ~ASDO~ is reserved at location K6
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN J3
Info: Automatically promoted some destinations of signal "MasterSelect:inst|clk100hz" to use Global clock
    Info: Destination "MasterSelect:inst|clk100hz" may be non-global or may not use global clock
Info: Automatically promoted signal "DigitalClock:inst1|timeClock" to use Global clock
Info: Automatically promoted signal "sw1" to use Global clock
Info: Pin "sw1" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "sw0" to use Global clock
Info: Pin "sw0" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal "reset" to use Global clock
    Info: Destination "TimerLogic:inst2|min[5]~0" may be non-global or may not use global clock
Info: Pin "reset" drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted signal "TimerLogic:inst2|min[5]~0" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "alarm_on" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[0]" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[4]" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[5]" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[6]" is assigned to location or region, but does not exist in design
    Warning: Node "alarm_out[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sw3" is assigned to location or region, but does not exist in design
    Warning: Node "testout1" is assigned to location or region, but does not exist in design
    Warning: Node "testout2" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Estimated most critical path is register to register delay of 20.419 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X23_Y6; Fanout = 15; REG Node = 'TimerLogic:inst2|mmsec[4]'
    Info: 2: + IC(0.950 ns) + CELL(0.509 ns) = 1.459 ns; Loc. = LAB_X26_Y6; Fanout = 1; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3|add_sub_cella[1]~COUTCOUT1'
    Info: 3: + IC(0.000 ns) + CELL(0.538 ns) = 1.997 ns; Loc. = LAB_X26_Y6; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~39'
    Info: 4: + IC(0.339 ns) + CELL(0.509 ns) = 2.845 ns; Loc. = LAB_X26_Y6; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~36COUT1'
    Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 2.916 ns; Loc. = LAB_X26_Y6; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~34COUT1'
    Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 2.987 ns; Loc. = LAB_X26_Y6; Fanout = 1; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~30COUT1'
    Info: 7: + IC(0.000 ns) + CELL(0.538 ns) = 3.525 ns; Loc. = LAB_X26_Y6; Fanout = 9; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_6dc:add_sub_3|add_sub_cella[2]~31'
    Info: 8: + IC(0.255 ns) + CELL(0.522 ns) = 4.302 ns; Loc. = LAB_X25_Y6; Fanout = 3; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|StageOut[22]~54'
    Info: 9: + IC(0.471 ns) + CELL(0.382 ns) = 5.155 ns; Loc. = LAB_X25_Y6; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~48COUT1'
    Info: 10: + IC(0.000 ns) + CELL(0.071 ns) = 5.226 ns; Loc. = LAB_X25_Y6; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~50COUT1'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 5.297 ns; Loc. = LAB_X25_Y6; Fanout = 1; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~46COUT1'
    Info: 12: + IC(0.000 ns) + CELL(0.538 ns) = 5.835 ns; Loc. = LAB_X25_Y6; Fanout = 12; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_7dc:add_sub_4|add_sub_cella[2]~43'
    Info: 13: + IC(1.089 ns) + CELL(0.101 ns) = 7.025 ns; Loc. = LAB_X25_Y7; Fanout = 4; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|StageOut[30]~761'
    Info: 14: + IC(0.949 ns) + CELL(0.499 ns) = 8.473 ns; Loc. = LAB_X24_Y6; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_8dc:add_sub_5|add_sub_cella[2]~58'
    Info: 15: + IC(0.000 ns) + CELL(0.240 ns) = 8.713 ns; Loc. = LAB_X24_Y6; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_8dc:add_sub_5|add_sub_cella[2]~60'
    Info: 16: + IC(0.000 ns) + CELL(0.601 ns) = 9.314 ns; Loc. = LAB_X24_Y6; Fanout = 11; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_8dc:add_sub_5|add_sub_cella[2]~53'
    Info: 17: + IC(1.089 ns) + CELL(0.101 ns) = 10.504 ns; Loc. = LAB_X23_Y5; Fanout = 3; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|StageOut[36]~19'
    Info: 18: + IC(0.966 ns) + CELL(0.509 ns) = 11.979 ns; Loc. = LAB_X24_Y7; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~74COUT1'
    Info: 19: + IC(0.000 ns) + CELL(0.071 ns) = 12.050 ns; Loc. = LAB_X24_Y7; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~72COUT1'
    Info: 20: + IC(0.000 ns) + CELL(0.228 ns) = 12.278 ns; Loc. = LAB_X24_Y7; Fanout = 3; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~66'
    Info: 21: + IC(0.000 ns) + CELL(0.601 ns) = 12.879 ns; Loc. = LAB_X24_Y7; Fanout = 3; COMB Node = 'SegmentDisplay:inst3|lpm_divide:Mod5|lpm_divide_ktl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_aoe:divider|add_sub_9dc:add_sub_6|add_sub_cella[2]~63'
    Info: 22: + IC(0.595 ns) + CELL(0.522 ns) = 13.996 ns; Loc. = LAB_X22_Y7; Fanout = 3; COMB Node = 'SegmentDisplay:inst3|Mux35~240'
    Info: 23: + IC(0.865 ns) + CELL(0.258 ns) = 15.119 ns; Loc. = LAB_X18_Y7; Fanout = 1; COMB Node = 'SegmentDisplay:inst3|Mux34~265'
    Info: 24: + IC(0.600 ns) + CELL(0.522 ns) = 16.241 ns; Loc. = LAB_X21_Y7; Fanout = 5; COMB Node = 'SegmentDisplay:inst3|Mux34~267'
    Info: 25: + IC(0.477 ns) + CELL(0.101 ns) = 16.819 ns; Loc. = LAB_X21_Y7; Fanout = 7; COMB Node = 'SegmentDisplay:inst3|Equal40~267'
    Info: 26: + IC(0.860 ns) + CELL(0.258 ns) = 17.937 ns; Loc. = LAB_X23_Y7; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|Selector31~17'
    Info: 27: + IC(0.598 ns) + CELL(0.522 ns) = 19.057 ns; Loc. = LAB_X20_Y7; Fanout = 2; COMB Node = 'SegmentDisplay:inst3|Selector34~29'
    Info: 28: + IC(1.089 ns) + CELL(0.273 ns) = 20.419 ns; Loc. = LAB_X21_Y6; Fanout = 2; REG Node = 'SegmentDisplay:inst3|seg_sec1[0]'
    Info: Total cell delay = 9.227 ns ( 45.19 % )
    Info: Total interconnect delay = 11.192 ns ( 54.81 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 7% of the available device resources in the region that extends from location X10_Y9 to location X19_Y18
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 15 warnings
    Info: Peak virtual memory: 190 megabytes
    Info: Processing ended: Tue Mar 24 16:09:11 2009
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


