Timing Analyzer report for ADC
Thu May 02 16:41:03 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CountDownTimer:coun1|timer[0]'
 12. Setup: 'clk'
 13. Setup: 'Count[0]'
 14. Setup: 'fsm_state.st'
 15. Hold: 'CountDownTimer:coun1|timer[0]'
 16. Hold: 'Count[0]'
 17. Hold: 'fsm_state.st'
 18. Hold: 'clk'
 19. Setup Transfers
 20. Hold Transfers
 21. Report TCCS
 22. Report RSKM
 23. Unconstrained Paths Summary
 24. Clock Status Summary
 25. Unconstrained Input Ports
 26. Unconstrained Output Ports
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ADC                                                 ;
; Device Family         ; MAX V                                               ;
; Device Name           ; 5M1270ZT144C5                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; clk                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                           ;
; Count[0]                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count[0] }                      ;
; CountDownTimer:coun1|timer[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CountDownTimer:coun1|timer[0] } ;
; fsm_state.st                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fsm_state.st }                  ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------+
; Fmax Summary                                                                           ;
+------------+-----------------+-------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                    ;
+------------+-----------------+-------------------------------+-------------------------+
; INF MHz    ; 163.51 MHz      ; Count[0]                      ; limit due to hold check ;
; 63.58 MHz  ; 63.58 MHz       ; CountDownTimer:coun1|timer[0] ;                         ;
; 76.1 MHz   ; 76.1 MHz        ; clk                           ;                         ;
; 1308.9 MHz ; 315.66 MHz      ; fsm_state.st                  ; limit due to hold check ;
+------------+-----------------+-------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Setup Summary                                           ;
+-------------------------------+---------+---------------+
; Clock                         ; Slack   ; End Point TNS ;
+-------------------------------+---------+---------------+
; CountDownTimer:coun1|timer[0] ; -14.727 ; -114.979      ;
; clk                           ; -12.140 ; -1323.511     ;
; Count[0]                      ; -7.880  ; -15.149       ;
; fsm_state.st                  ; -7.842  ; -64.684       ;
+-------------------------------+---------+---------------+


+--------------------------------------------------------+
; Hold Summary                                           ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CountDownTimer:coun1|timer[0] ; -3.212 ; -4.824        ;
; Count[0]                      ; -3.058 ; -3.058        ;
; fsm_state.st                  ; -2.986 ; -2.986        ;
; clk                           ; -1.814 ; -4.585        ;
+-------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------------------------------+
; Minimum Pulse Width Summary                            ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clk                           ; -2.289 ; -2.289        ;
; CountDownTimer:coun1|timer[0] ; 0.119  ; 0.000         ;
; Count[0]                      ; 0.500  ; 0.000         ;
; fsm_state.st                  ; 0.500  ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CountDownTimer:coun1|timer[0]'                                                                                                     ;
+---------+-----------+-------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node     ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -14.727 ; t8[3]     ; dac_prev[3] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.924     ; 11.709     ;
; -14.723 ; t8[3]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.926     ; 12.664     ;
; -14.700 ; t8[3]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.686     ; 12.424     ;
; -14.662 ; t8[2]     ; dac_prev[3] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.063     ; 11.505     ;
; -14.604 ; t8[5]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.066     ; 12.405     ;
; -14.488 ; t8[0]     ; dac_prev[3] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.524     ; 11.870     ;
; -14.351 ; t8[2]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.065     ; 12.153     ;
; -14.328 ; t8[2]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.825     ; 11.913     ;
; -14.222 ; t8[6]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.945     ; 12.144     ;
; -14.177 ; t8[0]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.526     ; 12.518     ;
; -14.174 ; t8[5]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.826     ; 11.758     ;
; -14.154 ; t8[0]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.286     ; 12.278     ;
; -14.062 ; t8[3]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.925     ; 12.169     ;
; -14.055 ; t8[3]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.591     ; 12.285     ;
; -13.936 ; t8[5]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.731     ; 12.026     ;
; -13.934 ; t8[2]     ; dac_prev[2] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.826     ; 11.909     ;
; -13.783 ; t8[5]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.065     ; 11.750     ;
; -13.760 ; t8[0]     ; dac_prev[2] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.287     ; 12.274     ;
; -13.696 ; t8[5]     ; dac_prev[3] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.064     ; 10.538     ;
; -13.690 ; t8[2]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.064     ; 11.658     ;
; -13.683 ; t8[2]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.730     ; 11.774     ;
; -13.677 ; t8[4]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.528     ; 12.016     ;
; -13.667 ; t8[3]     ; dac_prev[2] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.687     ; 11.781     ;
; -13.654 ; t8[4]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.288     ; 11.776     ;
; -13.592 ; t8[1]     ; dac_prev[3] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.943     ; 10.555     ;
; -13.554 ; t8[6]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.610     ; 11.765     ;
; -13.516 ; t8[0]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.525     ; 12.023     ;
; -13.509 ; t8[0]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.191     ; 12.139     ;
; -13.304 ; t8[7]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.063     ; 11.108     ;
; -13.281 ; t8[1]     ; dac_prev[6] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.945     ; 11.203     ;
; -13.258 ; t8[1]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.705     ; 10.963     ;
; -13.176 ; t8[4]     ; dac_prev[3] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.526     ; 10.556     ;
; -13.052 ; t8[6]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.705     ; 10.757     ;
; -13.018 ; t8[7]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.728     ; 11.111     ;
; -13.016 ; t8[4]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.527     ; 11.521     ;
; -13.009 ; t8[4]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.193     ; 11.637     ;
; -12.864 ; t8[1]     ; dac_prev[2] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.706     ; 10.959     ;
; -12.805 ; t8[6]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.944     ; 10.893     ;
; -12.620 ; t8[1]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.944     ; 10.708     ;
; -12.613 ; t8[1]     ; dac_prev[7] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.610     ; 10.824     ;
; -12.574 ; t8[6]     ; dac_prev[3] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.943     ; 9.537      ;
; -12.495 ; t8[0]     ; dac_prev[0] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.626     ; 10.745     ;
; -12.490 ; t8[0]     ; dac_prev[1] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.624     ; 10.879     ;
; -12.111 ; t8[2]     ; dac_prev[1] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.163     ; 9.961      ;
; -11.887 ; t8[7]     ; dac_prev[5] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.062     ; 9.857      ;
; -11.844 ; t8[3]     ; dac_prev[1] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.024     ; 9.833      ;
; -11.704 ; t8[5]     ; dac_prev[2] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.827     ; 9.678      ;
; -11.666 ; t8[7]     ; dac_prev[4] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.823     ; 9.253      ;
; -11.651 ; t8[4]     ; dac_prev[2] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.289     ; 10.163     ;
; -11.297 ; t8[1]     ; dac_prev[1] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.043     ; 9.267      ;
; -11.146 ; t8[2]     ; dac_prev[0] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.165     ; 8.857      ;
; -10.900 ; t8[1]     ; dac_prev[0] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.045     ; 8.731      ;
; -10.879 ; t8[3]     ; dac_prev[0] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -1.026     ; 8.729      ;
; -9.828  ; t8[4]     ; dac_prev[1] ; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 1.000        ; -0.626     ; 8.215      ;
; -9.530  ; t3[2]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.589     ;
; -9.423  ; t3[1]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.482     ;
; -9.297  ; t4[2]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.356     ;
; -9.294  ; t2[0]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.353     ;
; -9.203  ; t3[0]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.262     ;
; -9.186  ; t3[2]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.987     ;
; -9.159  ; t1[1]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.218     ;
; -9.100  ; t3[2]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 14.118     ;
; -9.089  ; t4[1]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.148     ;
; -9.079  ; t3[1]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.880     ;
; -9.028  ; t2[2]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 14.046     ;
; -9.008  ; t7[2]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.067     ;
; -9.005  ; t2[2]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.806     ;
; -8.993  ; t3[1]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 14.011     ;
; -8.953  ; t4[2]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.754     ;
; -8.950  ; t2[0]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.751     ;
; -8.945  ; t2[1]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 13.004     ;
; -8.927  ; t1[2]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.945     ;
; -8.904  ; t1[2]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.705     ;
; -8.889  ; t5[0]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.948     ;
; -8.868  ; t2[2]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.927     ;
; -8.867  ; t4[2]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.885     ;
; -8.864  ; t2[0]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.882     ;
; -8.859  ; t3[0]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.660     ;
; -8.824  ; t1[2]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.883     ;
; -8.815  ; t1[1]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.616     ;
; -8.802  ; t3[2]     ; dac_prev[2] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.890      ; 13.993     ;
; -8.781  ; t4[4]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.799     ;
; -8.773  ; t3[0]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.791     ;
; -8.756  ; t6[1]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.815     ;
; -8.745  ; t4[1]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.546     ;
; -8.729  ; t1[1]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.747     ;
; -8.728  ; t4[4]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.529     ;
; -8.697  ; t7[2]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.715     ;
; -8.695  ; t3[1]     ; dac_prev[2] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.890      ; 13.886     ;
; -8.675  ; t1[0]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.734     ;
; -8.674  ; t7[2]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.475     ;
; -8.659  ; t4[1]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.677     ;
; -8.601  ; t2[1]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.402     ;
; -8.586  ; t7[0]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.645     ;
; -8.578  ; t5[0]     ; dac_prev[6] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.651      ; 13.596     ;
; -8.569  ; t4[2]     ; dac_prev[2] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.890      ; 13.760     ;
; -8.566  ; t2[0]     ; dac_prev[2] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.890      ; 13.757     ;
; -8.562  ; t4[0]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.621     ;
; -8.558  ; t5[1]     ; dac_prev[3] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.653      ; 12.617     ;
; -8.555  ; t5[0]     ; dac_prev[4] ; clk                           ; CountDownTimer:coun1|timer[0] ; 0.500        ; 6.891      ; 13.356     ;
+---------+-----------+-------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                    ;
+---------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+
; -12.140 ; CountDownTimer:coun1|timer[26] ; fsm_state.red  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.807     ;
; -11.970 ; CountDownTimer:coun1|timer[28] ; fsm_state.red  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.637     ;
; -11.809 ; Count[11]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.476     ;
; -11.809 ; Count[11]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.476     ;
; -11.809 ; Count[11]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.476     ;
; -11.809 ; Count[11]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.476     ;
; -11.809 ; Count[11]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.476     ;
; -11.796 ; Count[11]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.463     ;
; -11.689 ; Count[13]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.356     ;
; -11.689 ; Count[13]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.356     ;
; -11.689 ; Count[13]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.356     ;
; -11.689 ; Count[13]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.356     ;
; -11.689 ; Count[13]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.356     ;
; -11.676 ; Count[13]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.343     ;
; -11.667 ; Count[12]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.334     ;
; -11.667 ; Count[12]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.334     ;
; -11.667 ; Count[12]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.334     ;
; -11.667 ; Count[12]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.334     ;
; -11.667 ; Count[12]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.334     ;
; -11.654 ; Count[12]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.321     ;
; -11.531 ; Count[25]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.198     ;
; -11.531 ; Count[25]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.198     ;
; -11.531 ; Count[25]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.198     ;
; -11.531 ; Count[25]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.198     ;
; -11.531 ; Count[25]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.198     ;
; -11.519 ; Count[6]                       ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.186     ;
; -11.519 ; Count[6]                       ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.186     ;
; -11.519 ; Count[6]                       ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.186     ;
; -11.519 ; Count[6]                       ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.186     ;
; -11.519 ; Count[6]                       ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.186     ;
; -11.518 ; Count[25]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.185     ;
; -11.506 ; Count[6]                       ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.173     ;
; -11.484 ; Count[20]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.151     ;
; -11.484 ; Count[20]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.151     ;
; -11.484 ; Count[20]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.151     ;
; -11.484 ; Count[20]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.151     ;
; -11.484 ; Count[20]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.151     ;
; -11.471 ; Count[20]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.138     ;
; -11.453 ; CountDownTimer:coun1|timer[27] ; fsm_state.red  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.120     ;
; -11.453 ; Count[22]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.120     ;
; -11.453 ; Count[22]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.120     ;
; -11.453 ; Count[22]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.120     ;
; -11.453 ; Count[22]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.120     ;
; -11.453 ; Count[22]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.120     ;
; -11.440 ; Count[7]                       ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.107     ;
; -11.440 ; Count[7]                       ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.107     ;
; -11.440 ; Count[7]                       ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.107     ;
; -11.440 ; Count[7]                       ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.107     ;
; -11.440 ; Count[7]                       ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.107     ;
; -11.440 ; Count[22]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.107     ;
; -11.427 ; Count[7]                       ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.094     ;
; -11.402 ; CountDownTimer:coun1|timer[17] ; fsm_state.css5 ; clk          ; clk         ; 1.000        ; 0.000      ; 12.069     ;
; -11.400 ; Count[10]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.067     ;
; -11.400 ; Count[10]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.067     ;
; -11.400 ; Count[10]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.067     ;
; -11.400 ; Count[10]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.067     ;
; -11.400 ; Count[10]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.067     ;
; -11.387 ; Count[10]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 12.054     ;
; -11.365 ; CountDownTimer:coun1|timer[23] ; fsm_state.red  ; clk          ; clk         ; 1.000        ; 0.000      ; 12.032     ;
; -11.325 ; CountDownTimer:coun1|timer[17] ; t6[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.992     ;
; -11.293 ; Count[4]                       ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.960     ;
; -11.293 ; Count[4]                       ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.960     ;
; -11.293 ; Count[4]                       ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.960     ;
; -11.293 ; Count[4]                       ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.960     ;
; -11.293 ; Count[4]                       ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.960     ;
; -11.288 ; Count[24]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.955     ;
; -11.288 ; Count[24]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.955     ;
; -11.288 ; Count[24]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.955     ;
; -11.288 ; Count[24]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.955     ;
; -11.288 ; Count[24]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.955     ;
; -11.280 ; Count[4]                       ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.947     ;
; -11.275 ; Count[24]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.261 ; CountDownTimer:coun1|timer[19] ; fsm_state.css5 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.928     ;
; -11.225 ; Count[23]                      ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.892     ;
; -11.225 ; Count[23]                      ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.892     ;
; -11.225 ; Count[23]                      ; Count[28]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.892     ;
; -11.225 ; Count[23]                      ; Count[29]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.892     ;
; -11.225 ; Count[23]                      ; Count[30]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.892     ;
; -11.214 ; Count[11]                      ; Count[16]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.881     ;
; -11.214 ; Count[11]                      ; Count[17]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.881     ;
; -11.214 ; Count[11]                      ; Count[18]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.881     ;
; -11.214 ; Count[11]                      ; Count[19]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.881     ;
; -11.214 ; Count[11]                      ; Count[20]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.881     ;
; -11.212 ; Count[23]                      ; Count[31]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.879     ;
; -11.204 ; CountDownTimer:coun1|timer[10] ; fsm_state.css5 ; clk          ; clk         ; 1.000        ; 0.000      ; 11.871     ;
; -11.201 ; Count[11]                      ; Count[21]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.868     ;
; -11.201 ; Count[11]                      ; Count[22]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.868     ;
; -11.201 ; Count[11]                      ; Count[23]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.868     ;
; -11.201 ; Count[11]                      ; Count[24]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.868     ;
; -11.201 ; Count[11]                      ; Count[25]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.868     ;
; -11.191 ; CountDownTimer:coun1|timer[17] ; t3[6]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.858     ;
; -11.184 ; CountDownTimer:coun1|timer[19] ; t6[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.851     ;
; -11.175 ; CountDownTimer:coun1|timer[17] ; t6[2]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.842     ;
; -11.175 ; CountDownTimer:coun1|timer[17] ; t5[2]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.842     ;
; -11.175 ; CountDownTimer:coun1|timer[17] ; t6[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.842     ;
; -11.175 ; CountDownTimer:coun1|timer[17] ; t5[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.842     ;
; -11.175 ; CountDownTimer:coun1|timer[17] ; t5[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 11.842     ;
; -11.158 ; CountDownTimer:coun1|timer[22] ; fsm_state.red  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.825     ;
; -11.138 ; Count[5]                       ; Count[26]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.805     ;
; -11.138 ; Count[5]                       ; Count[27]      ; clk          ; clk         ; 1.000        ; 0.000      ; 11.805     ;
+---------+--------------------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Setup: 'Count[0]'                                                                                        ;
+--------+----------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------+--------------+-------------+--------------+------------+------------+
; -7.880 ; Count[15]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.802      ;
; -7.815 ; Count[25]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.737      ;
; -7.768 ; Count[20]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.690      ;
; -7.737 ; Count[22]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.659      ;
; -7.708 ; Count[11]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.630      ;
; -7.682 ; Count[9]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.604      ;
; -7.588 ; Count[13]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.510      ;
; -7.572 ; Count[24]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.494      ;
; -7.566 ; Count[12]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.488      ;
; -7.509 ; Count[14]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.431      ;
; -7.509 ; Count[23]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.431      ;
; -7.385 ; Count[28]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.307      ;
; -7.299 ; Count[10]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.221      ;
; -7.269 ; Count[25]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.593      ;
; -7.246 ; Count[21]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.168      ;
; -7.222 ; Count[20]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.546      ;
; -7.215 ; Count[30]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.137      ;
; -7.191 ; Count[22]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.515      ;
; -7.143 ; Count[8]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 8.065      ;
; -7.078 ; Count[15]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.402      ;
; -7.053 ; Count[26]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.975      ;
; -7.026 ; Count[24]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.350      ;
; -6.963 ; Count[23]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.287      ;
; -6.906 ; Count[11]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.230      ;
; -6.892 ; Count[19]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.814      ;
; -6.880 ; Count[9]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.204      ;
; -6.849 ; Count[29]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.771      ;
; -6.839 ; Count[28]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.163      ;
; -6.786 ; Count[13]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.110      ;
; -6.764 ; Count[12]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.088      ;
; -6.707 ; Count[14]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.031      ;
; -6.700 ; Count[21]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 8.024      ;
; -6.669 ; Count[30]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.993      ;
; -6.663 ; Count[7]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.585      ;
; -6.628 ; Count[18]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.550      ;
; -6.585 ; Count[16]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.507      ;
; -6.533 ; Count[27]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.455      ;
; -6.516 ; Count[4]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.438      ;
; -6.507 ; Count[26]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.831      ;
; -6.497 ; Count[10]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.821      ;
; -6.361 ; Count[5]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.283      ;
; -6.346 ; Count[19]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.670      ;
; -6.341 ; Count[8]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.665      ;
; -6.303 ; Count[29]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.627      ;
; -6.222 ; Count[17]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 7.144      ;
; -6.082 ; Count[18]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.406      ;
; -6.058 ; fsm_state.css5 ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 6.980      ;
; -6.039 ; Count[16]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.363      ;
; -5.987 ; Count[27]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.311      ;
; -5.861 ; Count[7]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.185      ;
; -5.836 ; Count[3]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 6.758      ;
; -5.714 ; Count[4]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.038      ;
; -5.676 ; Count[17]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 7.000      ;
; -5.559 ; Count[5]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 6.883      ;
; -5.474 ; Count[6]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 6.396      ;
; -4.672 ; Count[6]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 5.996      ;
; -4.313 ; fsm_state.css2 ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 5.235      ;
; -4.015 ; fsm_state.css3 ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 4.937      ;
; -3.997 ; Count[31]      ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 4.919      ;
; -3.899 ; Count[2]       ; CS$latch ; clk          ; Count[0]    ; 0.500        ; 2.846      ; 4.821      ;
; -2.883 ; fsm_state.wrt  ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 4.207      ;
; -2.830 ; Count[1]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 4.154      ;
; -2.821 ; Count[31]      ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 4.145      ;
; -2.505 ; Count[2]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 3.829      ;
; -2.378 ; Count[3]       ; WR$latch ; clk          ; Count[0]    ; 0.500        ; 2.790      ; 3.702      ;
; 0.190  ; fsm_state.st   ; WR$latch ; fsm_state.st ; Count[0]    ; 0.500        ; 6.489      ; 5.209      ;
; 0.690  ; fsm_state.st   ; WR$latch ; fsm_state.st ; Count[0]    ; 1.000        ; 6.489      ; 5.209      ;
; 1.592  ; Count[0]       ; WR$latch ; Count[0]     ; Count[0]    ; 0.500        ; 6.489      ; 3.807      ;
; 2.092  ; Count[0]       ; WR$latch ; Count[0]     ; Count[0]    ; 1.000        ; 6.489      ; 3.807      ;
+--------+----------------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'fsm_state.st'                                                                                                             ;
+--------+----------------+-----------------+-------------------------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock                  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+-------------------------------+--------------+--------------+------------+------------+
; -7.842 ; dac_prev[3]    ; dac_in[3]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.079     ; 1.847      ;
; -7.811 ; dac_prev[7]    ; dac_in[7]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.954     ; 1.711      ;
; -7.792 ; dac_prev[6]    ; dac_in[6]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.069     ; 1.862      ;
; -7.341 ; Count[25]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.593      ;
; -7.294 ; Count[20]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.546      ;
; -7.263 ; Count[22]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.515      ;
; -7.150 ; Count[15]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.402      ;
; -7.098 ; Count[24]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.350      ;
; -7.035 ; Count[23]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.287      ;
; -6.978 ; Count[11]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.230      ;
; -6.952 ; Count[9]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.204      ;
; -6.918 ; dac_prev[5]    ; dac_in[5]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.071     ; 1.323      ;
; -6.911 ; Count[28]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.163      ;
; -6.858 ; Count[13]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.110      ;
; -6.836 ; Count[12]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.088      ;
; -6.779 ; Count[14]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.031      ;
; -6.772 ; Count[21]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 8.024      ;
; -6.760 ; dac_prev[4]    ; dac_in[4]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.317     ; 0.920      ;
; -6.741 ; Count[30]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.993      ;
; -6.579 ; Count[26]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.831      ;
; -6.569 ; Count[10]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.821      ;
; -6.565 ; dac_prev[2]    ; dac_in[2]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.307     ; 0.734      ;
; -6.540 ; dac_prev[1]    ; dac_in[1]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.097     ; 0.938      ;
; -6.418 ; Count[19]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.670      ;
; -6.413 ; Count[8]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.665      ;
; -6.375 ; Count[29]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.627      ;
; -6.154 ; Count[18]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.406      ;
; -6.111 ; Count[16]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.363      ;
; -6.107 ; dac_prev[0]    ; dac_in[0]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; 0.500        ; -4.096     ; 0.505      ;
; -6.059 ; Count[27]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.311      ;
; -5.933 ; Count[7]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.185      ;
; -5.786 ; Count[4]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.038      ;
; -5.748 ; Count[17]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 7.000      ;
; -5.631 ; Count[5]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 6.883      ;
; -4.744 ; Count[6]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 5.996      ;
; -2.955 ; fsm_state.wrt  ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 4.207      ;
; -2.902 ; Count[1]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 4.154      ;
; -2.893 ; Count[31]      ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 4.145      ;
; -2.577 ; Count[2]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 3.829      ;
; -2.450 ; Count[3]       ; WR$latch        ; clk                           ; fsm_state.st ; 0.500        ; 2.718      ; 3.702      ;
; -1.008 ; fsm_state.css4 ; RD$latch        ; clk                           ; fsm_state.st ; 0.500        ; 1.973      ; 1.475      ;
; 0.118  ; fsm_state.st   ; WR$latch        ; fsm_state.st                  ; fsm_state.st ; 0.500        ; 6.417      ; 5.209      ;
; 0.618  ; fsm_state.st   ; WR$latch        ; fsm_state.st                  ; fsm_state.st ; 1.000        ; 6.417      ; 5.209      ;
; 1.520  ; Count[0]       ; WR$latch        ; Count[0]                      ; fsm_state.st ; 0.500        ; 6.417      ; 3.807      ;
; 2.020  ; Count[0]       ; WR$latch        ; Count[0]                      ; fsm_state.st ; 1.000        ; 6.417      ; 3.807      ;
+--------+----------------+-----------------+-------------------------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CountDownTimer:coun1|timer[0]'                                                                                         ;
+--------+----------------+-------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node     ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------+--------------+-------------------------------+--------------+------------+------------+
; -3.212 ; fsm_state.css4 ; RD$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 5.187      ; 1.475      ;
; -1.612 ; Count[2]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 4.821      ;
; -1.514 ; Count[31]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 4.919      ;
; -1.496 ; fsm_state.css3 ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 4.937      ;
; -1.198 ; fsm_state.css2 ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 5.235      ;
; -0.037 ; Count[6]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 6.396      ;
; 0.325  ; Count[3]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 6.758      ;
; 0.547  ; fsm_state.css5 ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 6.980      ;
; 0.711  ; Count[17]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.144      ;
; 0.850  ; Count[5]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.283      ;
; 1.005  ; Count[4]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.438      ;
; 1.022  ; Count[27]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.455      ;
; 1.074  ; Count[16]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.507      ;
; 1.117  ; Count[18]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.550      ;
; 1.152  ; Count[7]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.585      ;
; 1.338  ; Count[29]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.771      ;
; 1.381  ; Count[19]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.814      ;
; 1.542  ; Count[26]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 7.975      ;
; 1.632  ; Count[8]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.065      ;
; 1.704  ; Count[30]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.137      ;
; 1.735  ; Count[21]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.168      ;
; 1.788  ; Count[10]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.221      ;
; 1.874  ; Count[28]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.307      ;
; 1.889  ; t3[5]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 8.279      ;
; 1.998  ; Count[14]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.431      ;
; 1.998  ; Count[23]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.431      ;
; 2.044  ; t2[3]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 8.095      ;
; 2.055  ; Count[12]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.488      ;
; 2.061  ; Count[24]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.494      ;
; 2.069  ; t4[5]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 8.459      ;
; 2.077  ; Count[13]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.510      ;
; 2.171  ; Count[9]       ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.604      ;
; 2.185  ; t1[3]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 8.236      ;
; 2.197  ; Count[11]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.630      ;
; 2.226  ; Count[22]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.659      ;
; 2.257  ; Count[20]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.690      ;
; 2.304  ; Count[25]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.737      ;
; 2.369  ; Count[15]      ; CS$latch    ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.933      ; 8.802      ;
; 2.418  ; t6[7]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 8.809      ;
; 2.529  ; t3[5]          ; dac_prev[3] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.653      ; 8.682      ;
; 2.544  ; t3[5]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.030      ;
; 2.628  ; t1[5]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.018      ;
; 2.676  ; t1[0]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 8.727      ;
; 2.709  ; t4[5]          ; dac_prev[3] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.653      ; 8.862      ;
; 2.724  ; t4[5]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.210      ;
; 2.772  ; t3[5]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 8.924      ;
; 2.800  ; t3[5]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.191      ;
; 2.849  ; t3[3]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 8.900      ;
; 2.858  ; t6[7]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.344      ;
; 2.859  ; t2[3]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.345      ;
; 2.881  ; t4[0]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 8.932      ;
; 2.890  ; t6[0]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.281      ;
; 2.905  ; t5[6]          ; dac_prev[3] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.653      ; 9.058      ;
; 2.911  ; t6[6]          ; dac_prev[3] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.653      ; 9.064      ;
; 2.916  ; t2[3]          ; dac_prev[1] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.553      ; 8.969      ;
; 2.919  ; t6[5]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.309      ;
; 2.940  ; t6[0]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 8.991      ;
; 2.952  ; t4[5]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 9.104      ;
; 2.958  ; t2[1]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 9.009      ;
; 2.966  ; t4[3]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 9.017      ;
; 2.978  ; t4[0]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.464      ;
; 2.980  ; t4[5]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.371      ;
; 3.000  ; t1[3]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.486      ;
; 3.009  ; t7[5]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.399      ;
; 3.012  ; t6[0]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 9.164      ;
; 3.035  ; t4[0]          ; dac_prev[1] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.553      ; 9.088      ;
; 3.049  ; t4[0]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.439      ;
; 3.057  ; t1[3]          ; dac_prev[1] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.553      ; 9.110      ;
; 3.082  ; t5[2]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.473      ;
; 3.086  ; t6[7]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 9.238      ;
; 3.102  ; t2[3]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.492      ;
; 3.163  ; t4[7]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.554      ;
; 3.167  ; t1[0]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.557      ;
; 3.171  ; t1[1]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 9.222      ;
; 3.176  ; t3[3]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.566      ;
; 3.178  ; t5[1]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.569      ;
; 3.204  ; t5[2]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 9.356      ;
; 3.243  ; t1[3]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.633      ;
; 3.244  ; t5[7]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.635      ;
; 3.246  ; t6[0]          ; dac_prev[3] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.653      ; 9.399      ;
; 3.256  ; t3[5]          ; dac_prev[6] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.651      ; 9.407      ;
; 3.258  ; t2[1]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.744      ;
; 3.265  ; t6[0]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.655      ;
; 3.266  ; t6[2]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.657      ;
; 3.268  ; t1[5]          ; dac_prev[3] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.653      ; 9.421      ;
; 3.274  ; t6[0]          ; dac_prev[1] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.553      ; 9.327      ;
; 3.283  ; t1[5]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.769      ;
; 3.294  ; t2[0]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 9.345      ;
; 3.295  ; t5[1]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 9.346      ;
; 3.300  ; t5[1]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 9.452      ;
; 3.302  ; t7[3]          ; dac_prev[0] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.551      ; 9.353      ;
; 3.308  ; t2[5]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.698      ;
; 3.315  ; t2[1]          ; dac_prev[1] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.553      ; 9.368      ;
; 3.330  ; t6[0]          ; dac_prev[7] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.986      ; 9.816      ;
; 3.347  ; t4[7]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 9.499      ;
; 3.349  ; t4[3]          ; dac_prev[2] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.890      ; 9.739      ;
; 3.356  ; t5[6]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.747      ;
; 3.369  ; t6[6]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.760      ;
; 3.375  ; t6[1]          ; dac_prev[4] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.891      ; 9.766      ;
; 3.388  ; t6[2]          ; dac_prev[5] ; clk          ; CountDownTimer:coun1|timer[0] ; -0.500       ; 6.652      ; 9.540      ;
+--------+----------------+-------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Hold: 'Count[0]'                                                                                         ;
+--------+----------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------+--------------+-------------+--------------+------------+------------+
; -3.058 ; Count[0]       ; WR$latch ; Count[0]     ; Count[0]    ; 0.000        ; 6.489      ; 3.807      ;
; -2.558 ; Count[0]       ; WR$latch ; Count[0]     ; Count[0]    ; -0.500       ; 6.489      ; 3.807      ;
; -1.656 ; fsm_state.st   ; WR$latch ; fsm_state.st ; Count[0]    ; 0.000        ; 6.489      ; 5.209      ;
; -1.156 ; fsm_state.st   ; WR$latch ; fsm_state.st ; Count[0]    ; -0.500       ; 6.489      ; 5.209      ;
; 1.412  ; Count[3]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 3.702      ;
; 1.539  ; Count[2]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 3.829      ;
; 1.855  ; Count[31]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 4.145      ;
; 1.864  ; Count[1]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 4.154      ;
; 1.917  ; fsm_state.wrt  ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 4.207      ;
; 2.475  ; Count[2]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 4.821      ;
; 2.573  ; Count[31]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 4.919      ;
; 2.591  ; fsm_state.css3 ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 4.937      ;
; 2.889  ; fsm_state.css2 ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 5.235      ;
; 3.706  ; Count[6]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 5.996      ;
; 4.050  ; Count[6]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 6.396      ;
; 4.412  ; Count[3]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 6.758      ;
; 4.593  ; Count[5]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 6.883      ;
; 4.634  ; fsm_state.css5 ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 6.980      ;
; 4.710  ; Count[17]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.000      ;
; 4.748  ; Count[4]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.038      ;
; 4.798  ; Count[17]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.144      ;
; 4.895  ; Count[7]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.185      ;
; 4.937  ; Count[5]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.283      ;
; 5.021  ; Count[27]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.311      ;
; 5.073  ; Count[16]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.363      ;
; 5.092  ; Count[4]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.438      ;
; 5.109  ; Count[27]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.455      ;
; 5.116  ; Count[18]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.406      ;
; 5.161  ; Count[16]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.507      ;
; 5.204  ; Count[18]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.550      ;
; 5.239  ; Count[7]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.585      ;
; 5.337  ; Count[29]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.627      ;
; 5.375  ; Count[8]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.665      ;
; 5.380  ; Count[19]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.670      ;
; 5.425  ; Count[29]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.771      ;
; 5.468  ; Count[19]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.814      ;
; 5.531  ; Count[10]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.821      ;
; 5.541  ; Count[26]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.831      ;
; 5.629  ; Count[26]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 7.975      ;
; 5.703  ; Count[30]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 7.993      ;
; 5.719  ; Count[8]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.065      ;
; 5.734  ; Count[21]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.024      ;
; 5.741  ; Count[14]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.031      ;
; 5.791  ; Count[30]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.137      ;
; 5.798  ; Count[12]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.088      ;
; 5.820  ; Count[13]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.110      ;
; 5.822  ; Count[21]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.168      ;
; 5.873  ; Count[28]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.163      ;
; 5.875  ; Count[10]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.221      ;
; 5.914  ; Count[9]       ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.204      ;
; 5.940  ; Count[11]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.230      ;
; 5.961  ; Count[28]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.307      ;
; 5.997  ; Count[23]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.287      ;
; 6.060  ; Count[24]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.350      ;
; 6.085  ; Count[14]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.431      ;
; 6.085  ; Count[23]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.431      ;
; 6.112  ; Count[15]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.402      ;
; 6.142  ; Count[12]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.488      ;
; 6.148  ; Count[24]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.494      ;
; 6.164  ; Count[13]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.510      ;
; 6.225  ; Count[22]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.515      ;
; 6.256  ; Count[20]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.546      ;
; 6.258  ; Count[9]       ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.604      ;
; 6.284  ; Count[11]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.630      ;
; 6.303  ; Count[25]      ; WR$latch ; clk          ; Count[0]    ; -0.500       ; 2.790      ; 8.593      ;
; 6.313  ; Count[22]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.659      ;
; 6.344  ; Count[20]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.690      ;
; 6.391  ; Count[25]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.737      ;
; 6.456  ; Count[15]      ; CS$latch ; clk          ; Count[0]    ; -0.500       ; 2.846      ; 8.802      ;
+--------+----------------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'fsm_state.st'                                                                                                              ;
+--------+----------------+-----------------+-------------------------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node         ; Launch Clock                  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------+-------------------------------+--------------+--------------+------------+------------+
; -2.986 ; Count[0]       ; WR$latch        ; Count[0]                      ; fsm_state.st ; 0.000        ; 6.417      ; 3.807      ;
; -2.486 ; Count[0]       ; WR$latch        ; Count[0]                      ; fsm_state.st ; -0.500       ; 6.417      ; 3.807      ;
; -1.584 ; fsm_state.st   ; WR$latch        ; fsm_state.st                  ; fsm_state.st ; 0.000        ; 6.417      ; 5.209      ;
; -1.084 ; fsm_state.st   ; WR$latch        ; fsm_state.st                  ; fsm_state.st ; -0.500       ; 6.417      ; 5.209      ;
; 0.002  ; fsm_state.css4 ; RD$latch        ; clk                           ; fsm_state.st ; -0.500       ; 1.973      ; 1.475      ;
; 1.484  ; Count[3]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 3.702      ;
; 1.611  ; Count[2]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 3.829      ;
; 1.927  ; Count[31]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 4.145      ;
; 1.936  ; Count[1]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 4.154      ;
; 1.989  ; fsm_state.wrt  ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 4.207      ;
; 3.778  ; Count[6]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 5.996      ;
; 4.665  ; Count[5]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 6.883      ;
; 4.782  ; Count[17]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.000      ;
; 4.820  ; Count[4]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.038      ;
; 4.967  ; Count[7]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.185      ;
; 5.093  ; Count[27]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.311      ;
; 5.101  ; dac_prev[0]    ; dac_in[0]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.096     ; 0.505      ;
; 5.145  ; Count[16]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.363      ;
; 5.188  ; Count[18]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.406      ;
; 5.409  ; Count[29]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.627      ;
; 5.447  ; Count[8]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.665      ;
; 5.452  ; Count[19]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.670      ;
; 5.535  ; dac_prev[1]    ; dac_in[1]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.097     ; 0.938      ;
; 5.541  ; dac_prev[2]    ; dac_in[2]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.307     ; 0.734      ;
; 5.603  ; Count[10]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.821      ;
; 5.613  ; Count[26]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.831      ;
; 5.737  ; dac_prev[4]    ; dac_in[4]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.317     ; 0.920      ;
; 5.775  ; Count[30]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 7.993      ;
; 5.806  ; Count[21]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.024      ;
; 5.813  ; Count[14]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.031      ;
; 5.870  ; Count[12]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.088      ;
; 5.892  ; Count[13]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.110      ;
; 5.894  ; dac_prev[5]    ; dac_in[5]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.071     ; 1.323      ;
; 5.945  ; Count[28]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.163      ;
; 5.986  ; Count[9]       ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.204      ;
; 6.012  ; Count[11]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.230      ;
; 6.069  ; Count[23]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.287      ;
; 6.132  ; Count[24]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.350      ;
; 6.184  ; Count[15]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.402      ;
; 6.297  ; Count[22]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.515      ;
; 6.328  ; Count[20]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.546      ;
; 6.375  ; Count[25]      ; WR$latch        ; clk                           ; fsm_state.st ; -0.500       ; 2.718      ; 8.593      ;
; 6.426  ; dac_prev[3]    ; dac_in[3]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.079     ; 1.847      ;
; 6.431  ; dac_prev[6]    ; dac_in[6]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.069     ; 1.862      ;
; 7.165  ; dac_prev[7]    ; dac_in[7]$latch ; CountDownTimer:coun1|timer[0] ; fsm_state.st ; -0.500       ; -4.954     ; 1.711      ;
+--------+----------------+-----------------+-------------------------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                     ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -1.814 ; Count[0]                       ; Count[0]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 2.482      ;
; -1.314 ; Count[0]                       ; Count[0]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 2.482      ;
; -0.553 ; Count[0]                       ; Count[4]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 3.743      ;
; -0.553 ; Count[0]                       ; Count[5]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 3.743      ;
; -0.553 ; Count[0]                       ; Count[2]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 3.743      ;
; -0.553 ; Count[0]                       ; Count[3]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 3.743      ;
; -0.553 ; Count[0]                       ; Count[1]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 3.743      ;
; -0.053 ; Count[0]                       ; Count[4]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 3.743      ;
; -0.053 ; Count[0]                       ; Count[5]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 3.743      ;
; -0.053 ; Count[0]                       ; Count[2]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 3.743      ;
; -0.053 ; Count[0]                       ; Count[3]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 3.743      ;
; -0.053 ; Count[0]                       ; Count[1]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 3.743      ;
; -0.006 ; fsm_state.st                   ; fsm_state.css                  ; fsm_state.st                  ; clk         ; 0.000        ; 3.699      ; 4.290      ;
; 0.042  ; Count[0]                       ; Count[11]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.338      ;
; 0.042  ; Count[0]                       ; Count[12]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.338      ;
; 0.042  ; Count[0]                       ; Count[13]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.338      ;
; 0.042  ; Count[0]                       ; Count[14]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.338      ;
; 0.042  ; Count[0]                       ; Count[15]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.338      ;
; 0.055  ; Count[0]                       ; Count[10]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.351      ;
; 0.055  ; Count[0]                       ; Count[7]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.351      ;
; 0.055  ; Count[0]                       ; Count[8]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.351      ;
; 0.055  ; Count[0]                       ; Count[9]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.351      ;
; 0.055  ; Count[0]                       ; Count[6]                       ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.351      ;
; 0.494  ; fsm_state.st                   ; fsm_state.css                  ; fsm_state.st                  ; clk         ; -0.500       ; 3.699      ; 4.290      ;
; 0.542  ; Count[0]                       ; Count[11]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.338      ;
; 0.542  ; Count[0]                       ; Count[12]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.338      ;
; 0.542  ; Count[0]                       ; Count[13]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.338      ;
; 0.542  ; Count[0]                       ; Count[14]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.338      ;
; 0.542  ; Count[0]                       ; Count[15]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.338      ;
; 0.555  ; Count[0]                       ; Count[10]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.351      ;
; 0.555  ; Count[0]                       ; Count[7]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.351      ;
; 0.555  ; Count[0]                       ; Count[8]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.351      ;
; 0.555  ; Count[0]                       ; Count[9]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.351      ;
; 0.555  ; Count[0]                       ; Count[6]                       ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.351      ;
; 0.609  ; Count[0]                       ; fsm_state.css2                 ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.905      ;
; 0.637  ; Count[0]                       ; Count[21]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.933      ;
; 0.637  ; Count[0]                       ; Count[22]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.933      ;
; 0.637  ; Count[0]                       ; Count[23]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.933      ;
; 0.637  ; Count[0]                       ; Count[24]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.933      ;
; 0.637  ; Count[0]                       ; Count[25]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.933      ;
; 0.650  ; Count[0]                       ; Count[16]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.946      ;
; 0.650  ; Count[0]                       ; Count[17]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.946      ;
; 0.650  ; Count[0]                       ; Count[18]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.946      ;
; 0.650  ; Count[0]                       ; Count[19]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.946      ;
; 0.650  ; Count[0]                       ; Count[20]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 4.946      ;
; 0.925  ; Count[0]                       ; fsm_state.wrt                  ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 5.221      ;
; 1.093  ; CountDownTimer:coun1|timer[0]  ; fsm_state.css4                 ; CountDownTimer:coun1|timer[0] ; clk         ; 0.000        ; 3.699      ; 5.389      ;
; 1.109  ; Count[0]                       ; fsm_state.css2                 ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.905      ;
; 1.137  ; Count[0]                       ; Count[21]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.933      ;
; 1.137  ; Count[0]                       ; Count[22]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.933      ;
; 1.137  ; Count[0]                       ; Count[23]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.933      ;
; 1.137  ; Count[0]                       ; Count[24]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.933      ;
; 1.137  ; Count[0]                       ; Count[25]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.933      ;
; 1.150  ; Count[0]                       ; Count[16]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.946      ;
; 1.150  ; Count[0]                       ; Count[17]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.946      ;
; 1.150  ; Count[0]                       ; Count[18]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.946      ;
; 1.150  ; Count[0]                       ; Count[19]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.946      ;
; 1.150  ; Count[0]                       ; Count[20]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 4.946      ;
; 1.232  ; Count[0]                       ; Count[31]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 5.528      ;
; 1.245  ; Count[0]                       ; Count[26]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 5.541      ;
; 1.245  ; Count[0]                       ; Count[27]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 5.541      ;
; 1.245  ; Count[0]                       ; Count[28]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 5.541      ;
; 1.245  ; Count[0]                       ; Count[29]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 5.541      ;
; 1.245  ; Count[0]                       ; Count[30]                      ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 5.541      ;
; 1.376  ; t4[7]                          ; t3[7]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.377  ; t4[2]                          ; t3[2]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.380  ; t6[1]                          ; t5[1]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.383  ; t6[6]                          ; t5[6]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.604      ;
; 1.385  ; CountDownTimer:coun1|Count[20] ; CountDownTimer:coun1|timer[20] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.606      ;
; 1.388  ; CountDownTimer:coun1|Count[18] ; CountDownTimer:coun1|timer[18] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.394  ; t2[7]                          ; t1[7]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.615      ;
; 1.396  ; t2[1]                          ; t1[1]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.397  ; t2[3]                          ; t1[3]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.425  ; Count[0]                       ; fsm_state.wrt                  ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 5.221      ;
; 1.593  ; CountDownTimer:coun1|timer[0]  ; fsm_state.css4                 ; CountDownTimer:coun1|timer[0] ; clk         ; -0.500       ; 3.699      ; 5.389      ;
; 1.641  ; t5[4]                          ; t4[4]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.862      ;
; 1.643  ; t6[2]                          ; t5[2]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.864      ;
; 1.644  ; t6[3]                          ; t5[3]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.865      ;
; 1.645  ; t2[5]                          ; t1[5]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.866      ;
; 1.646  ; t4[3]                          ; t3[3]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.647  ; CountDownTimer:coun1|timer[0]  ; t2[3]                          ; CountDownTimer:coun1|timer[0] ; clk         ; 0.000        ; 3.699      ; 5.943      ;
; 1.647  ; CountDownTimer:coun1|timer[0]  ; t1[3]                          ; CountDownTimer:coun1|timer[0] ; clk         ; 0.000        ; 3.699      ; 5.943      ;
; 1.647  ; CountDownTimer:coun1|timer[0]  ; t2[2]                          ; CountDownTimer:coun1|timer[0] ; clk         ; 0.000        ; 3.699      ; 5.943      ;
; 1.647  ; CountDownTimer:coun1|timer[0]  ; t2[1]                          ; CountDownTimer:coun1|timer[0] ; clk         ; 0.000        ; 3.699      ; 5.943      ;
; 1.647  ; CountDownTimer:coun1|timer[0]  ; t1[1]                          ; CountDownTimer:coun1|timer[0] ; clk         ; 0.000        ; 3.699      ; 5.943      ;
; 1.647  ; CountDownTimer:coun1|timer[0]  ; t2[0]                          ; CountDownTimer:coun1|timer[0] ; clk         ; 0.000        ; 3.699      ; 5.943      ;
; 1.653  ; CountDownTimer:coun1|Count[17] ; CountDownTimer:coun1|timer[17] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.653  ; t4[5]                          ; t3[5]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.654  ; CountDownTimer:coun1|Count[19] ; CountDownTimer:coun1|timer[19] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.875      ;
; 1.660  ; t6[5]                          ; t5[5]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.732  ; Count[0]                       ; Count[31]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 5.528      ;
; 1.745  ; Count[0]                       ; Count[26]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 5.541      ;
; 1.745  ; Count[0]                       ; Count[27]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 5.541      ;
; 1.745  ; Count[0]                       ; Count[28]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 5.541      ;
; 1.745  ; Count[0]                       ; Count[29]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 5.541      ;
; 1.745  ; Count[0]                       ; Count[30]                      ; Count[0]                      ; clk         ; -0.500       ; 3.699      ; 5.541      ;
; 1.763  ; CountDownTimer:coun1|Count[21] ; CountDownTimer:coun1|timer[21] ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.766  ; t4[0]                          ; t3[0]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.987      ;
; 1.767  ; Count[0]                       ; fsm_state.css                  ; Count[0]                      ; clk         ; 0.000        ; 3.699      ; 6.063      ;
; 1.768  ; t6[0]                          ; t5[0]                          ; clk                           ; clk         ; 0.000        ; 0.000      ; 1.989      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 31491    ; 0        ; 0        ; 0        ;
; Count[0]                      ; clk                           ; 36       ; 36       ; 0        ; 0        ;
; CountDownTimer:coun1|timer[0] ; clk                           ; 60       ; 68       ; 0        ; 0        ;
; fsm_state.st                  ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; clk                           ; Count[0]                      ; 0        ; 0        ; 65       ; 0        ;
; Count[0]                      ; Count[0]                      ; 0        ; 0        ; 1        ; 1        ;
; fsm_state.st                  ; Count[0]                      ; 0        ; 0        ; 1        ; 1        ;
; clk                           ; CountDownTimer:coun1|timer[0] ; 0        ; 0        ; 26655    ; 0        ;
; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 0        ; 0        ; 0        ; 3803     ;
; clk                           ; fsm_state.st                  ; 0        ; 0        ; 33       ; 0        ;
; Count[0]                      ; fsm_state.st                  ; 0        ; 0        ; 1        ; 1        ;
; CountDownTimer:coun1|timer[0] ; fsm_state.st                  ; 0        ; 8        ; 0        ; 0        ;
; fsm_state.st                  ; fsm_state.st                  ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; clk                           ; clk                           ; 31491    ; 0        ; 0        ; 0        ;
; Count[0]                      ; clk                           ; 36       ; 36       ; 0        ; 0        ;
; CountDownTimer:coun1|timer[0] ; clk                           ; 60       ; 68       ; 0        ; 0        ;
; fsm_state.st                  ; clk                           ; 1        ; 1        ; 0        ; 0        ;
; clk                           ; Count[0]                      ; 0        ; 0        ; 65       ; 0        ;
; Count[0]                      ; Count[0]                      ; 0        ; 0        ; 1        ; 1        ;
; fsm_state.st                  ; Count[0]                      ; 0        ; 0        ; 1        ; 1        ;
; clk                           ; CountDownTimer:coun1|timer[0] ; 0        ; 0        ; 26655    ; 0        ;
; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; 0        ; 0        ; 0        ; 3803     ;
; clk                           ; fsm_state.st                  ; 0        ; 0        ; 33       ; 0        ;
; Count[0]                      ; fsm_state.st                  ; 0        ; 0        ; 1        ; 1        ;
; CountDownTimer:coun1|timer[0] ; fsm_state.st                  ; 0        ; 8        ; 0        ; 0        ;
; fsm_state.st                  ; fsm_state.st                  ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 230   ; 230  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; CountDownTimer:coun1|timer[0] ; CountDownTimer:coun1|timer[0] ; Base ; Constrained ;
; Count[0]                      ; Count[0]                      ; Base ; Constrained ;
; clk                           ; clk                           ; Base ; Constrained ;
; fsm_state.st                  ; fsm_state.st                  ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; ADC_b_out[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INTR         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; ADC_b_out[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_b_out[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INTR         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; WR          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_in[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu May 02 16:41:00 2019
Info: Command: quartus_sta ADC -c ADC
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (335093): The Timing Analyzer is analyzing 27 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CountDownTimer:coun1|timer[0] CountDownTimer:coun1|timer[0]
    Info (332105): create_clock -period 1.000 -name Count[0] Count[0]
    Info (332105): create_clock -period 1.000 -name fsm_state.st fsm_state.st
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.727
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.727            -114.979 CountDownTimer:coun1|timer[0] 
    Info (332119):   -12.140           -1323.511 clk 
    Info (332119):    -7.880             -15.149 Count[0] 
    Info (332119):    -7.842             -64.684 fsm_state.st 
Info (332146): Worst-case hold slack is -3.212
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.212              -4.824 CountDownTimer:coun1|timer[0] 
    Info (332119):    -3.058              -3.058 Count[0] 
    Info (332119):    -2.986              -2.986 fsm_state.st 
    Info (332119):    -1.814              -4.585 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):     0.119               0.000 CountDownTimer:coun1|timer[0] 
    Info (332119):     0.500               0.000 Count[0] 
    Info (332119):     0.500               0.000 fsm_state.st 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4684 megabytes
    Info: Processing ended: Thu May 02 16:41:03 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


