Partition Merge report for alu_integration_test
Sun May 01 22:10:58 2016
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Partition Merge Rapid Recompile Table of Changed Logic Entities
  6. Partition Merge Rapid Recompile Table of Modified Assignments
  7. Connections to In-System Debugging Instance "auto_signaltap_0"
  8. Partition Merge Partition Pin Processing
  9. Partition Merge Resource Usage Summary
 10. Partition Merge RAM Summary
 11. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Sun May 01 22:10:58 2016           ;
; Quartus Prime Version           ; 15.1.1 Build 189 12/02/2015 SJ Standard Edition ;
; Revision Name                   ; alu_integration_test                            ;
; Top-level Entity Name           ; alu_integration_test                            ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; 5,426 / 32,070 ( 17 % )                         ;
; Total registers                 ; 8746                                            ;
; Total pins                      ; 67 / 457 ( 15 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 44,416 / 4,065,280 ( 1 % )                      ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                   ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used        ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Hybrid (Rapid Recompile) ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Hybrid (Rapid Recompile) ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                                          ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+-------+
; Partition Name                 ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+-------+
; Top                            ; Engaged                ; 97.11% (7884 / 8119)           ; 94.45% (7668 / 8119)          ;       ;
; sld_hub:auto_hub               ; Engaged                ; 95.02% (305 / 321)             ; 61.99% (199 / 321)            ;       ;
; sld_signaltap:auto_signaltap_0 ; Engaged                ; 50.45% (4150 / 8226)           ; 42.89% (3528 / 8226)          ;       ;
; hard_block:auto_generated_inst ; Engaged                ; 100.00% (23 / 23)              ; 100.00% (23 / 23)             ;       ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Changed Logic Entities                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Changed Logic Entities                                                                                                                                                                                                                                                                                                ; Number of Changed Nodes ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; |alu_integration_test                                                                                                                                                                                                                                                                                                 ; 220                     ;
; |alu_integration_test|file_register:alu_fr|file_register_low:FILE_REG_HW                                                                                                                                                                                                                                              ; 7                       ;
; |alu_integration_test|alu_dataflow:alu                                                                                                                                                                                                                                                                                ; 5                       ;
; |alu_integration_test|alu_integration_sm:alu_sm                                                                                                                                                                                                                                                                       ; 1                       ;
; |alu_integration_test|file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[15].F_REG|d_flipflop:REGISTER[0].FF                                                                                                                                                                             ; 1                       ;
; |alu_integration_test|file_register:alu_fr|mux_2to1:WRITE[0].write_direct_mux                                                                                                                                                                                                                                         ; 1                       ;
; |sld_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub              ; 30                      ;
; |sld_signaltap                                                                                                                                                                                                                                                                                                        ; 1365                    ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                           ; 808                     ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ; 587                     ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c884:auto_generated                                                                                                                                            ; 499                     ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ; 199                     ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ; 105                     ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ; 84                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_tai:auto_generated                                                        ; 38                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ; 34                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ; 30                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ; 28                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                   ; 19                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ; 17                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                       ; 10                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1 ; 3                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
This list only includes the top 50 out of 211 changed logic entities


+-------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Modified Assignments                                         ;
+---------------------------------+-------------------------------+----------------+--------------------+
; Modified Assignments            ; Target                        ; Previous Value ; Current Value      ;
+---------------------------------+-------------------------------+----------------+--------------------+
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|control[0]   ; --             ; acq_trigger_in[4]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|control[0]   ; --             ; acq_data_in[4]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|control[1]   ; --             ; acq_trigger_in[5]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|control[1]   ; --             ; acq_data_in[5]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|control[2]   ; --             ; acq_trigger_in[6]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|control[2]   ; --             ; acq_data_in[6]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[0]  ; --             ; acq_trigger_in[7]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[0]  ; --             ; acq_data_in[7]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[10] ; --             ; acq_trigger_in[8]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[10] ; --             ; acq_data_in[8]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[11] ; --             ; acq_trigger_in[9]  ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[11] ; --             ; acq_data_in[9]     ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[12] ; --             ; acq_trigger_in[10] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[12] ; --             ; acq_data_in[10]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[13] ; --             ; acq_trigger_in[11] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[13] ; --             ; acq_data_in[11]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[14] ; --             ; acq_trigger_in[12] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[14] ; --             ; acq_data_in[12]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[15] ; --             ; acq_trigger_in[13] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[15] ; --             ; acq_data_in[13]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[16] ; --             ; acq_trigger_in[14] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[16] ; --             ; acq_data_in[14]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[17] ; --             ; acq_trigger_in[15] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[17] ; --             ; acq_data_in[15]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[18] ; --             ; acq_trigger_in[16] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[18] ; --             ; acq_data_in[16]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[19] ; --             ; acq_trigger_in[17] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[19] ; --             ; acq_data_in[17]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[1]  ; --             ; acq_trigger_in[18] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[1]  ; --             ; acq_data_in[18]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[20] ; --             ; acq_trigger_in[19] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[20] ; --             ; acq_data_in[19]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[21] ; --             ; acq_trigger_in[20] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[21] ; --             ; acq_data_in[20]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[22] ; --             ; acq_trigger_in[21] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[22] ; --             ; acq_data_in[21]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[23] ; --             ; acq_trigger_in[22] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[23] ; --             ; acq_data_in[22]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[24] ; --             ; acq_trigger_in[23] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[24] ; --             ; acq_data_in[23]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[25] ; --             ; acq_trigger_in[24] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[25] ; --             ; acq_data_in[24]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[26] ; --             ; acq_trigger_in[25] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[26] ; --             ; acq_data_in[25]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[27] ; --             ; acq_trigger_in[26] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[27] ; --             ; acq_data_in[26]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[28] ; --             ; acq_trigger_in[27] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[28] ; --             ; acq_data_in[27]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[29] ; --             ; acq_trigger_in[28] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; alu_dataflow:alu|operand0[29] ; --             ; acq_data_in[28]    ;
+---------------------------------+-------------------------------+----------------+--------------------+
This list only includes the top 50 out of 1033 changed assignments


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------+---------+
; Name                                                                                           ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                          ; Details ;
+------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------+---------+
; KEY[0]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[0]~input                                               ; N/A     ;
; KEY[0]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[0]~input                                               ; N/A     ;
; KEY[1]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[1]~input                                               ; N/A     ;
; KEY[1]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[1]~input                                               ; N/A     ;
; KEY[2]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[2]~input                                               ; N/A     ;
; KEY[2]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[2]~input                                               ; N/A     ;
; KEY[3]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[3]~input                                               ; N/A     ;
; KEY[3]                                                                                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; KEY[3]~input                                               ; N/A     ;
; alu_dataflow:alu|control[0]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal1~0                         ; N/A     ;
; alu_dataflow:alu|control[0]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal1~0                         ; N/A     ;
; alu_dataflow:alu|control[1]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal1~0                         ; N/A     ;
; alu_dataflow:alu|control[1]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal1~0                         ; N/A     ;
; alu_dataflow:alu|control[2]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal1~0                         ; N/A     ;
; alu_dataflow:alu|control[2]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal1~0                         ; N/A     ;
; alu_dataflow:alu|operand0[0]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[0]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[10]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[10]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[11]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[11]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[12]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[12]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[13]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[13]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[14]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[14]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[15]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[15]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[16]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[16]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[17]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[17]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[18]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[18]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[19]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[19]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[1]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~1  ; N/A     ;
; alu_dataflow:alu|operand0[1]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~1  ; N/A     ;
; alu_dataflow:alu|operand0[20]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[20]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[21]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[21]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[22]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[22]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[23]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[23]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[24]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[24]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[25]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[25]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[26]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[26]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[27]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[27]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[28]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[28]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[29]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[29]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[2]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[2]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[30]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[30]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[31]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[31]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[3]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[3]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[4]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[4]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[5]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[5]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[6]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[6]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[7]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[7]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[8]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[8]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[9]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand0[9]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux0~0  ; N/A     ;
; alu_dataflow:alu|operand1[0]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[0]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[10]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[10]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[11]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[11]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[12]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[12]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[13]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[13]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[14]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[14]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[15]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[15]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[16]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[16]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[17]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[17]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[18]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[18]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[19]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[19]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[1]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux3~2  ; N/A     ;
; alu_dataflow:alu|operand1[1]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux3~2  ; N/A     ;
; alu_dataflow:alu|operand1[20]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[20]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[21]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[21]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[22]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[22]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[23]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[23]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[24]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[24]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[25]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[25]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[26]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[26]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[27]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[27]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[28]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[28]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[29]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[29]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[2]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[2]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[30]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[30]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[31]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[31]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[3]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[3]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[4]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[4]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[5]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[5]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[6]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[6]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[7]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[7]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[8]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[8]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[9]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|operand1[9]                                                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux23~1 ; N/A     ;
; alu_dataflow:alu|result[0]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~1                                  ; N/A     ;
; alu_dataflow:alu|result[0]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~1                                  ; N/A     ;
; alu_dataflow:alu|result[10]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[10]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[11]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[11]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[12]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[12]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[13]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[13]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[14]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[14]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[15]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[15]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[16]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[16]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[17]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[17]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[18]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[18]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[19]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[19]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[1]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~4                                  ; N/A     ;
; alu_dataflow:alu|result[1]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~4                                  ; N/A     ;
; alu_dataflow:alu|result[20]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[20]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[21]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[21]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[22]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[22]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[23]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[23]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[24]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[24]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[25]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[25]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[26]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[26]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[27]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[27]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[28]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[28]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[29]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[29]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[2]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[2]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[30]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[30]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[31]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[31]                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~2                                  ; N/A     ;
; alu_dataflow:alu|result[3]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~5                                  ; N/A     ;
; alu_dataflow:alu|result[3]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~5                                  ; N/A     ;
; alu_dataflow:alu|result[4]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[4]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[5]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[5]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[6]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[6]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[7]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[7]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[8]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[8]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[9]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_dataflow:alu|result[9]                                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~3                                  ; N/A     ;
; alu_integration_sm:alu_sm|next_prev                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|next_prev~_wirecell              ; N/A     ;
; alu_integration_sm:alu_sm|next_prev                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|next_prev~_wirecell              ; N/A     ;
; alu_integration_sm:alu_sm|next_top_state                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|next_top_state~_wirecell         ; N/A     ;
; alu_integration_sm:alu_sm|next_top_state                                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|next_top_state~_wirecell         ; N/A     ;
; alu_integration_sm:alu_sm|reset_prev                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|reset_prev~_wirecell             ; N/A     ;
; alu_integration_sm:alu_sm|reset_prev                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|reset_prev~_wirecell             ; N/A     ;
; alu_integration_sm:alu_sm|reset_top_state                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|reset_top_state                  ; N/A     ;
; alu_integration_sm:alu_sm|reset_top_state                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|reset_top_state                  ; N/A     ;
; div_clock:clock_divider|div_clks[20]~reg0                                                      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; div_clock:clock_divider|div_clks[20]                       ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[0].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[1].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|file_register_low:FILE_REG_HW|register_32bit:FILE_REGISTER[2].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|read0_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|read0_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|read0_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|read0_data[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[10]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[10]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[11]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[11]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[12]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[12]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[13]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[13]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[14]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[14]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[15]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[15]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[16]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[16]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[17]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[17]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[18]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[18]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[19]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[19]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[20]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[20]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[21]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[21]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[22]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[22]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[23]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[23]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[24]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[24]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[25]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[25]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[26]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[26]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[27]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[27]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[28]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[28]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[29]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[29]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[30]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[30]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[31]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[31]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[7]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[7]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[8]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[8]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[9]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read0_data[9]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux2~0  ; N/A     ;
; file_register:alu_fr|read1_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[0]~0               ; N/A     ;
; file_register:alu_fr|read1_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[0]~0               ; N/A     ;
; file_register:alu_fr|read1_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[1]~1               ; N/A     ;
; file_register:alu_fr|read1_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[1]~1               ; N/A     ;
; file_register:alu_fr|read1_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[2]~2               ; N/A     ;
; file_register:alu_fr|read1_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[2]~2               ; N/A     ;
; file_register:alu_fr|read1_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[3]~3               ; N/A     ;
; file_register:alu_fr|read1_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr[3]~3               ; N/A     ;
; file_register:alu_fr|read1_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr~4                  ; N/A     ;
; file_register:alu_fr|read1_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|fr_read1_addr~4                  ; N/A     ;
; file_register:alu_fr|read1_data[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[10]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[10]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[11]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[11]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[12]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[12]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[13]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[13]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[14]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[14]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[15]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[15]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[16]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[16]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[17]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[17]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[18]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[18]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[19]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[19]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[20]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[20]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[21]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[21]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[22]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[22]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[23]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[23]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[24]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[24]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[25]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[25]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[26]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[26]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[27]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[27]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[28]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[28]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[29]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[29]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[30]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[30]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[31]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[31]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[7]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[7]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[8]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[8]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[9]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|read1_data[9]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; file_register:alu_fr|file_register_low:FILE_REG_HW|Mux61~1 ; N/A     ;
; file_register:alu_fr|write_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; file_register:alu_fr|write_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|write_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; file_register:alu_fr|write_data[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[10]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[10]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[11]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[11]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[12]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[12]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[13]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[13]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[14]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[14]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[15]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[15]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[16]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[16]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[17]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[17]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[18]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[18]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[19]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[19]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[20]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[20]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[21]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[21]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[22]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[22]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[23]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[23]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[24]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[24]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[25]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[25]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[26]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[26]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[27]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[27]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[28]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[28]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[29]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[29]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[30]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[30]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[31]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[31]                                                            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[7]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[7]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[8]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[8]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[9]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; file_register:alu_fr|write_data[9]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_dataflow:alu|result~0                                  ; N/A     ;
; fr_state[0]                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|computer_state[1]                ; N/A     ;
; fr_state[0]                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|computer_state[1]                ; N/A     ;
; fr_state[1]                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; fr_state[1]                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|Equal2~0                         ; N/A     ;
; sram:alu_sram|mar[0]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[0]                                       ; N/A     ;
; sram:alu_sram|mar[0]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[0]                                       ; N/A     ;
; sram:alu_sram|mar[10]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; sram:alu_sram|mar[10]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; sram:alu_sram|mar[1]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[1]                                       ; N/A     ;
; sram:alu_sram|mar[1]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[1]                                       ; N/A     ;
; sram:alu_sram|mar[2]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[2]                                       ; N/A     ;
; sram:alu_sram|mar[2]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[2]                                       ; N/A     ;
; sram:alu_sram|mar[3]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[3]                                       ; N/A     ;
; sram:alu_sram|mar[3]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[3]                                       ; N/A     ;
; sram:alu_sram|mar[4]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[4]                                       ; N/A     ;
; sram:alu_sram|mar[4]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[4]                                       ; N/A     ;
; sram:alu_sram|mar[5]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[5]                                       ; N/A     ;
; sram:alu_sram|mar[5]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[5]                                       ; N/A     ;
; sram:alu_sram|mar[6]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[6]                                       ; N/A     ;
; sram:alu_sram|mar[6]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[6]                                       ; N/A     ;
; sram:alu_sram|mar[7]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[7]                                       ; N/A     ;
; sram:alu_sram|mar[7]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mar[7]                                       ; N/A     ;
; sram:alu_sram|mar[8]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; sram:alu_sram|mar[8]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; sram:alu_sram|mar[9]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; sram:alu_sram|mar[9]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                        ; N/A     ;
; sram:alu_sram|mdr[0]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[0]                                       ; N/A     ;
; sram:alu_sram|mdr[0]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[0]                                       ; N/A     ;
; sram:alu_sram|mdr[10]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[10]                                      ; N/A     ;
; sram:alu_sram|mdr[10]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[10]                                      ; N/A     ;
; sram:alu_sram|mdr[11]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[11]                                      ; N/A     ;
; sram:alu_sram|mdr[11]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[11]                                      ; N/A     ;
; sram:alu_sram|mdr[12]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[12]                                      ; N/A     ;
; sram:alu_sram|mdr[12]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[12]                                      ; N/A     ;
; sram:alu_sram|mdr[13]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[13]                                      ; N/A     ;
; sram:alu_sram|mdr[13]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[13]                                      ; N/A     ;
; sram:alu_sram|mdr[14]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[14]                                      ; N/A     ;
; sram:alu_sram|mdr[14]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[14]                                      ; N/A     ;
; sram:alu_sram|mdr[15]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[15]                                      ; N/A     ;
; sram:alu_sram|mdr[15]                                                                          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[15]                                      ; N/A     ;
; sram:alu_sram|mdr[1]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[1]                                       ; N/A     ;
; sram:alu_sram|mdr[1]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[1]                                       ; N/A     ;
; sram:alu_sram|mdr[2]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[2]                                       ; N/A     ;
; sram:alu_sram|mdr[2]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[2]                                       ; N/A     ;
; sram:alu_sram|mdr[3]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[3]                                       ; N/A     ;
; sram:alu_sram|mdr[3]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[3]                                       ; N/A     ;
; sram:alu_sram|mdr[4]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[4]                                       ; N/A     ;
; sram:alu_sram|mdr[4]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[4]                                       ; N/A     ;
; sram:alu_sram|mdr[5]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[5]                                       ; N/A     ;
; sram:alu_sram|mdr[5]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[5]                                       ; N/A     ;
; sram:alu_sram|mdr[6]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[6]                                       ; N/A     ;
; sram:alu_sram|mdr[6]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[6]                                       ; N/A     ;
; sram:alu_sram|mdr[7]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[7]                                       ; N/A     ;
; sram:alu_sram|mdr[7]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[7]                                       ; N/A     ;
; sram:alu_sram|mdr[8]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[8]                                       ; N/A     ;
; sram:alu_sram|mdr[8]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[8]                                       ; N/A     ;
; sram:alu_sram|mdr[9]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[9]                                       ; N/A     ;
; sram:alu_sram|mdr[9]                                                                           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sram:alu_sram|mdr[9]                                       ; N/A     ;
; sram_state[0]                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Mux6~0_wirecell                                            ; N/A     ;
; sram_state[0]                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Mux6~0_wirecell                                            ; N/A     ;
; sram_state[1]                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|computer_state[1]~_wirecell      ; N/A     ;
; sram_state[1]                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; alu_integration_sm:alu_sm|computer_state[1]~_wirecell      ; N/A     ;
; sram_state[2]                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Mux9~0_wirecell                                            ; N/A     ;
; sram_state[2]                                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Mux9~0_wirecell                                            ; N/A     ;
; sys_clk                                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_clk                                                    ; N/A     ;
; sys_clk                                                                                        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_clk                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|gnd                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
; auto_signaltap_0|vcc                                                                           ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                        ; N/A     ;
+------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                  ;
+------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+
; Name                                                       ; Partition ; Type          ; Location           ; Status                                      ;
+------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+
; CLOCK_50                                                   ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- CLOCK_50                                            ; Top       ; Input Pad     ; IOPAD_X32_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- CLOCK_50~input                                      ; Top       ; Input Buffer  ; IOIBUF_X32_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX0[0]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[0]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y8_N37   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[0]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N39  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX0[1]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[1]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y11_N77  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[1]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y11_N79 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX0[2]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[2]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y11_N94  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[2]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y11_N96 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX0[3]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[3]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y4_N77   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[3]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y4_N79  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX0[4]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[4]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y13_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[4]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX0[5]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[5]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y13_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[5]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX0[6]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX0[6]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y4_N94   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX0[6]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y4_N96  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX1[0]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[0]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y6_N37   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[0]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N39  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX1[1]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[1]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y6_N54   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[1]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N56  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX1[2]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[2]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y16_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[2]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y16_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX1[3]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[3]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y16_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[3]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y16_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX1[4]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[4]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y15_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[4]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX1[5]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[5]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y15_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[5]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX1[6]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX1[6]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y8_N54   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX1[6]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N56  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX2[0]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[0]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y9_N20   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[0]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y9_N22  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX2[1]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[1]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y23_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[1]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y23_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX2[2]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[2]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y23_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[2]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y23_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX2[3]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[3]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y20_N77  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[3]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y20_N79 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX2[4]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[4]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y25_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[4]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y25_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX2[5]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[5]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y20_N94  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[5]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y20_N96 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX2[6]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX2[6]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y25_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX2[6]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y25_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX3[0]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[0]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y16_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[0]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y16_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX3[1]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[1]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y16_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[1]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y16_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX3[2]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[2]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y4_N43   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[2]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y4_N45  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX3[3]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[3]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y4_N60   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[3]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y4_N62  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX3[4]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[4]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y21_N37  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[4]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y21_N39 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX3[5]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[5]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y11_N60  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[5]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y11_N62 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX3[6]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX3[6]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y9_N3    ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX3[6]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y9_N5   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX4[0]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[0]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y11_N43  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[0]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y11_N45 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX4[1]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[1]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y13_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[1]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX4[2]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[2]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y13_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[2]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y13_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX4[3]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[3]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y8_N20   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[3]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N22  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX4[4]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[4]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y15_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[4]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX4[5]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[5]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y15_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[5]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y15_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX4[6]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX4[6]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y20_N43  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX4[6]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y20_N45 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX5[0]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[0]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y20_N60  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[0]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y20_N62 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX5[1]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[1]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y21_N54  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[1]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y21_N56 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX5[2]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[2]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y25_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[2]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y25_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX5[3]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[3]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y23_N20  ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[3]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y23_N22 ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX5[4]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[4]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y9_N54   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[4]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y9_N56  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX5[5]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[5]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y23_N3   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[5]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y23_N5  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; HEX5[6]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- HEX5[6]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y9_N37   ; Preserved from Post-Fit or Imported Netlist ;
;     -- HEX5[6]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y9_N39  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; KEY[0]                                                     ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[0]                                              ; Top       ; Input Pad     ; IOPAD_X36_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[0]~input                                        ; Top       ; Input Buffer  ; IOIBUF_X36_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; KEY[1]                                                     ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[1]                                              ; Top       ; Input Pad     ; IOPAD_X36_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[1]~input                                        ; Top       ; Input Buffer  ; IOIBUF_X36_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; KEY[2]                                                     ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[2]                                              ; Top       ; Input Pad     ; IOPAD_X40_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[2]~input                                        ; Top       ; Input Buffer  ; IOIBUF_X40_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; KEY[3]                                                     ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- KEY[3]                                              ; Top       ; Input Pad     ; IOPAD_X40_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- KEY[3]~input                                        ; Top       ; Input Buffer  ; IOIBUF_X40_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[0]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[0]                                             ; Top       ; Output Pad    ; IOPAD_X52_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[0]~output                                      ; Top       ; Output Buffer ; IOOBUF_X52_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[1]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[1]                                             ; Top       ; Output Pad    ; IOPAD_X52_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[1]~output                                      ; Top       ; Output Buffer ; IOOBUF_X52_Y0_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[2]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[2]                                             ; Top       ; Output Pad    ; IOPAD_X60_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[2]~output                                      ; Top       ; Output Buffer ; IOOBUF_X60_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[3]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[3]                                             ; Top       ; Output Pad    ; IOPAD_X80_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[3]~output                                      ; Top       ; Output Buffer ; IOOBUF_X80_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[4]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[4]                                             ; Top       ; Output Pad    ; IOPAD_X60_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[4]~output                                      ; Top       ; Output Buffer ; IOOBUF_X60_Y0_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[5]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[5]                                             ; Top       ; Output Pad    ; IOPAD_X80_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[5]~output                                      ; Top       ; Output Buffer ; IOOBUF_X80_Y0_N19  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[6]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[6]                                             ; Top       ; Output Pad    ; IOPAD_X84_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[6]~output                                      ; Top       ; Output Buffer ; IOOBUF_X84_Y0_N2   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[7]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[7]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y6_N3    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[7]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N5   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[8]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[8]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y8_N3    ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[8]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y8_N5   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; LEDR[9]                                                    ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- LEDR[9]                                             ; Top       ; Output Pad    ; IOPAD_X89_Y6_N20   ; Preserved from Post-Fit or Imported Netlist ;
;     -- LEDR[9]~output                                      ; Top       ; Output Buffer ; IOOBUF_X89_Y6_N22  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[0]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[0]                                               ; Top       ; Input Pad     ; IOPAD_X12_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[0]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X12_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[1]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[1]                                               ; Top       ; Input Pad     ; IOPAD_X16_Y0_N0    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[1]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X16_Y0_N1   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[2]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[2]                                               ; Top       ; Input Pad     ; IOPAD_X8_Y0_N34    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[2]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X8_Y0_N35   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[3]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[3]                                               ; Top       ; Input Pad     ; IOPAD_X4_Y0_N51    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[3]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N52   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[4]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[4]                                               ; Top       ; Input Pad     ; IOPAD_X2_Y0_N40    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[4]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X2_Y0_N41   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[5]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[5]                                               ; Top       ; Input Pad     ; IOPAD_X16_Y0_N17   ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[5]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X16_Y0_N18  ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[6]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[6]                                               ; Top       ; Input Pad     ; IOPAD_X4_Y0_N34    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[6]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N35   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[7]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[7]                                               ; Top       ; Input Pad     ; IOPAD_X4_Y0_N0     ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[7]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N1    ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[8]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[8]                                               ; Top       ; Input Pad     ; IOPAD_X4_Y0_N17    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[8]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X4_Y0_N18   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; SW[9]                                                      ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- SW[9]                                               ; Top       ; Input Pad     ; IOPAD_X2_Y0_N57    ; Preserved from Post-Fit or Imported Netlist ;
;     -- SW[9]~input                                         ; Top       ; Input Buffer  ; IOIBUF_X2_Y0_N58   ; Preserved from Post-Fit or Imported Netlist ;
;                                                            ;           ;               ;                    ;                                             ;
; altera_reserved_tck                                        ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tck                                 ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tck~input                           ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                            ;           ;               ;                    ;                                             ;
; altera_reserved_tdi                                        ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tdi                                 ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdi~input                           ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                            ;           ;               ;                    ;                                             ;
; altera_reserved_tdo                                        ; Top       ; Output Port   ; n/a                ;                                             ;
;     -- altera_reserved_tdo                                 ; Top       ; Output Pad    ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tdo~output                          ; Top       ; Output Buffer ; Unplaced           ; Synthesized                                 ;
;                                                            ;           ;               ;                    ;                                             ;
; altera_reserved_tms                                        ; Top       ; Input Port    ; n/a                ;                                             ;
;     -- altera_reserved_tms                                 ; Top       ; Input Pad     ; Unplaced           ; Synthesized                                 ;
;     -- altera_reserved_tms~input                           ; Top       ; Input Buffer  ; Unplaced           ; Synthesized                                 ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_control_0_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_control_1_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_control_2_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_0_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_10_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_11_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_12_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_13_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_14_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_15_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_16_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_17_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_18_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_19_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_1_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_20_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_21_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_22_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_23_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_24_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_25_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_26_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_27_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_28_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_29_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_2_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_30_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_31_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_3_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_4_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_5_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_6_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_7_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_8_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_0_.F_REG_Q_9_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_0_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_10_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_11_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_12_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_13_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_14_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_15_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_16_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_17_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_18_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_19_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_1_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_20_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_21_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_22_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_23_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_24_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_25_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_26_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_27_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_28_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_29_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_2_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_30_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_31_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_3_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_4_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_5_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_6_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_7_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_8_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_1_.F_REG_Q_9_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_0_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_10_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_11_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_12_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_13_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_14_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_15_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_16_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_17_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_18_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_19_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_1_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_20_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_21_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_22_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_23_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_24_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_25_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_26_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_27_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_28_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_29_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_2_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_30_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_31_ ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_3_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_4_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_5_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_6_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_7_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_8_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_FILE_REG_HW_FILE_REGISTER_2_.F_REG_Q_9_  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_addr_0_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_addr_1_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_addr_2_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_addr_3_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_addr_4_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_0_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_10_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_11_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_12_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_13_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_14_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_15_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_16_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_17_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_18_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_19_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_1_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_20_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_21_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_22_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_23_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_24_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_25_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_26_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_27_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_28_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_29_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_2_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_30_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_31_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_3_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_4_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_5_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_6_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_7_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_8_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read0_data_9_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_addr_0_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_addr_1_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_addr_2_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_addr_3_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_addr_4_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_0_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_10_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_11_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_12_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_13_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_14_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_15_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_16_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_17_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_18_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_19_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_1_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_20_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_21_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_22_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_23_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_24_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_25_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_26_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_27_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_28_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_29_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_2_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_30_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_31_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_3_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_4_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_5_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_6_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_7_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_8_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_read1_data_9_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_addr_0_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_addr_1_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_addr_2_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_addr_3_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_addr_4_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_0_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_10_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_11_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_12_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_13_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_14_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_15_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_16_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_17_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_18_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_19_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_1_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_20_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_21_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_22_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_23_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_24_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_25_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_26_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_27_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_28_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_29_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_2_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_30_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_31_                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_3_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_4_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_5_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_6_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_7_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_8_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_fr_write_data_9_                            ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_11_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_12_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_13_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_14_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_15_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_16_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_17_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_18_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_19_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_20_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_21_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_22_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_23_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_24_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_25_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_26_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_27_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_28_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_29_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_30_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_31_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand0_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_11_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_12_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_13_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_14_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_15_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_16_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_17_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_18_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_19_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_20_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_21_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_22_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_23_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_24_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_25_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_26_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_27_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_28_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_29_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_30_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_31_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_operand1_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_0_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_10_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_11_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_12_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_13_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_14_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_15_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_16_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_17_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_18_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_19_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_1_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_20_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_21_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_22_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_23_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_24_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_25_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_26_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_27_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_28_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_29_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_2_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_30_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_31_                                  ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_3_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_4_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_5_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_6_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_7_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_8_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_result_9_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sm_next_prev                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sm_next_top_state                           ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sm_reset_prev                               ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sm_reset_top_state                          ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mar_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_0_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_10_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_11_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_12_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_13_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_14_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_15_                                ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_1_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_2_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_3_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_4_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_5_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_6_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_7_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_8_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.alu_sram_mdr_9_                                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.clock_divider_div_clks_20_~reg0                 ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.fr_state_0_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.fr_state_1_                                     ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.sram_state_0_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.sram_state_1_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.sram_state_2_                                   ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
; pre_syn.bp.sys_clk                                         ; Top       ; Output Port   ; n/a                ;                                             ;
;                                                            ;           ;               ;                    ;                                             ;
+------------------------------------------------------------+-----------+---------------+--------------------+---------------------------------------------+


+---------------------------------------------------------------+
; Partition Merge Resource Usage Summary                        ;
+---------------------------------------------+-----------------+
; Resource                                    ; Usage           ;
+---------------------------------------------+-----------------+
; Estimate of Logic utilization (ALMs needed) ; 5497            ;
;                                             ;                 ;
; Combinational ALUT usage for logic          ; 2685            ;
;     -- 7 input functions                    ; 2               ;
;     -- 6 input functions                    ; 1585            ;
;     -- 5 input functions                    ; 698             ;
;     -- 4 input functions                    ; 64              ;
;     -- <=3 input functions                  ; 336             ;
;                                             ;                 ;
; Dedicated logic registers                   ; 8746            ;
;                                             ;                 ;
; I/O pins                                    ; 67              ;
; Total MLAB memory bits                      ; 0               ;
; Total block memory bits                     ; 44416           ;
;                                             ;                 ;
; Total DSP Blocks                            ; 0               ;
;                                             ;                 ;
; Maximum fan-out node                        ; sys_clk~CLKENA0 ;
; Maximum fan-out                             ; 4137            ;
; Total fan-out                               ; 48648           ;
; Average fan-out                             ; 3.39            ;
+---------------------------------------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_c884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 347          ; 128          ; 347          ; 44416 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Standard Edition
    Info: Processing started: Sun May 01 22:10:51 2016
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off alu_integration_test -c alu_integration_test --merge=on --recompile=on
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "Top"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_hub:auto_hub"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 727 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 6 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/git/EE469/Lab3/verilog/alu_integration_test/alu_integration_test.sv Line: 16
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/git/EE469/Lab3/verilog/alu_integration_test/alu_integration_test.sv Line: 16
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/git/EE469/Lab3/verilog/alu_integration_test/alu_integration_test.sv Line: 16
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/git/EE469/Lab3/verilog/alu_integration_test/alu_integration_test.sv Line: 16
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/git/EE469/Lab3/verilog/alu_integration_test/alu_integration_test.sv Line: 16
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/git/EE469/Lab3/verilog/alu_integration_test/alu_integration_test.sv Line: 16
Info (21057): Implemented 11350 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 53 output pins
    Info (21061): Implemented 10929 logic cells
    Info (21064): Implemented 347 RAM segments
Warning (20013): Ignored 1 assignments for entity "altsyncram_1884" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_1884 -tag quartusii was ignored
Info: Quartus Prime Partition Merge was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1214 megabytes
    Info: Processing ended: Sun May 01 22:10:58 2016
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:07


