TimeQuest Timing Analyzer report for AP9
Thu Mar 09 22:03:00 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1MHz'
 15. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_25Mhz_int'
 16. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 17. Slow 1200mV 85C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 18. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1MHz'
 19. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_25Mhz_int'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 36. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 37. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'
 38. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'
 39. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 40. Slow 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 41. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'
 42. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 58. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 59. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'
 60. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'
 61. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 62. Fast 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 63. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'
 64. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Signal Integrity Metrics (Slow 1200mv 0c Model)
 82. Signal Integrity Metrics (Slow 1200mv 85c Model)
 83. Signal Integrity Metrics (Fast 1200mv 0c Model)
 84. Setup Transfers
 85. Hold Transfers
 86. Report TCCS
 87. Report RSKM
 88. Unconstrained Paths
 89. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; AP9                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; Clock Name                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                          ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; CLOCK_50                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                     ;
; clock_manager:U5|clock_1MHz                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_1MHz }                                  ;
; clock_manager:U5|clock_25Mhz_int                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_25Mhz_int }                             ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] } ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                   ; Note                                           ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; 83.04 MHz  ; 83.04 MHz       ; clock_manager:U5|clock_1MHz                                  ;                                                ;
; 112.84 MHz ; 112.84 MHz      ; CLOCK_50                                                     ;                                                ;
; 162.92 MHz ; 162.92 MHz      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;                                                ;
; 513.08 MHz ; 437.64 MHz      ; clock_manager:U5|clock_25Mhz_int                             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                    ;
+--------------------------------------------------------------+---------+---------------+
; Clock                                                        ; Slack   ; End Point TNS ;
+--------------------------------------------------------------+---------+---------------+
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -18.320 ; -929.692      ;
; CLOCK_50                                                     ; -7.789  ; -2977.789     ;
; clock_manager:U5|clock_1MHz                                  ; -5.988  ; -1247.141     ;
; clock_manager:U5|clock_25Mhz_int                             ; -0.949  ; -4.441        ;
+--------------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -1.839 ; -13.620       ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.389  ; 0.000         ;
; clock_manager:U5|clock_1MHz                                  ; 0.402  ; 0.000         ;
; clock_manager:U5|clock_25Mhz_int                             ; 0.431  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -3.000 ; -2112.208     ;
; clock_manager:U5|clock_1MHz                                  ; -1.285 ; -336.670      ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.285 ; -196.605      ;
; clock_manager:U5|clock_25Mhz_int                             ; -1.285 ; -8.995        ;
+--------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                    ;
+---------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                            ; Launch Clock                ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -18.320 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.743      ; 20.061     ;
; -18.302 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 20.036     ;
; -18.302 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 20.036     ;
; -18.302 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 20.036     ;
; -18.199 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.743      ; 19.940     ;
; -18.181 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.915     ;
; -18.181 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.915     ;
; -18.181 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.915     ;
; -18.125 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.743      ; 19.866     ;
; -18.107 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.841     ;
; -18.107 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.841     ;
; -18.107 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.841     ;
; -17.944 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.743      ; 19.685     ;
; -17.926 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.660     ;
; -17.926 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.660     ;
; -17.926 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.736      ; 19.660     ;
; -17.830 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.570     ;
; -17.830 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.570     ;
; -17.830 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.570     ;
; -17.830 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.570     ;
; -17.830 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.570     ;
; -17.830 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.570     ;
; -17.794 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.529     ;
; -17.794 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.529     ;
; -17.794 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.529     ;
; -17.794 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.529     ;
; -17.794 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.529     ;
; -17.794 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.529     ;
; -17.794 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.529     ;
; -17.782 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.510     ;
; -17.782 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.510     ;
; -17.782 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.510     ;
; -17.782 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.510     ;
; -17.709 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.449     ;
; -17.709 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.449     ;
; -17.709 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.449     ;
; -17.709 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.449     ;
; -17.709 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.449     ;
; -17.709 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.449     ;
; -17.673 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.408     ;
; -17.673 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.408     ;
; -17.673 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.408     ;
; -17.673 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.408     ;
; -17.673 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.408     ;
; -17.673 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.408     ;
; -17.673 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.408     ;
; -17.661 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.389     ;
; -17.661 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.389     ;
; -17.661 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.389     ;
; -17.661 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.389     ;
; -17.649 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.743      ; 19.390     ;
; -17.635 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.375     ;
; -17.635 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.375     ;
; -17.635 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.375     ;
; -17.635 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.375     ;
; -17.635 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.375     ;
; -17.635 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.375     ;
; -17.610 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.350     ;
; -17.610 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.350     ;
; -17.610 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.350     ;
; -17.610 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.350     ;
; -17.610 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.350     ;
; -17.599 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.334     ;
; -17.599 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.334     ;
; -17.599 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.334     ;
; -17.599 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.334     ;
; -17.599 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.334     ;
; -17.599 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.334     ;
; -17.599 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.334     ;
; -17.587 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.315     ;
; -17.587 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.315     ;
; -17.587 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.315     ;
; -17.587 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.730      ; 19.315     ;
; -17.561 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.739      ; 19.298     ;
; -17.561 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.739      ; 19.298     ;
; -17.561 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.739      ; 19.298     ;
; -17.528 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.743      ; 19.269     ;
; -17.489 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.229     ;
; -17.489 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.229     ;
; -17.489 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.229     ;
; -17.489 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.229     ;
; -17.489 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.229     ;
; -17.454 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.194     ;
; -17.454 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.194     ;
; -17.454 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.194     ;
; -17.454 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.194     ;
; -17.454 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.194     ;
; -17.454 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.194     ;
; -17.454 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.743      ; 19.195     ;
; -17.440 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.739      ; 19.177     ;
; -17.440 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.739      ; 19.177     ;
; -17.440 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.739      ; 19.177     ;
; -17.418 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.153     ;
; -17.418 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.153     ;
; -17.418 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.153     ;
; -17.418 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.153     ;
; -17.418 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.153     ;
; -17.418 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.153     ;
; -17.418 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.737      ; 19.153     ;
; -17.415 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.742      ; 19.155     ;
+---------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                             ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -7.789 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.577     ; 8.240      ;
; -7.789 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.577     ; 8.240      ;
; -7.787 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.571     ; 8.244      ;
; -7.784 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.590     ; 8.222      ;
; -7.784 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.590     ; 8.222      ;
; -7.782 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.584     ; 8.226      ;
; -7.770 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.580     ; 8.218      ;
; -7.770 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.580     ; 8.218      ;
; -7.768 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.574     ; 8.222      ;
; -7.747 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.577     ; 8.198      ;
; -7.747 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.577     ; 8.198      ;
; -7.745 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.571     ; 8.202      ;
; -7.742 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.590     ; 8.180      ;
; -7.742 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.590     ; 8.180      ;
; -7.740 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.584     ; 8.184      ;
; -7.738 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.603     ; 8.163      ;
; -7.738 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.603     ; 8.163      ;
; -7.737 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.597     ; 8.168      ;
; -7.728 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.580     ; 8.176      ;
; -7.728 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.580     ; 8.176      ;
; -7.726 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.574     ; 8.180      ;
; -7.696 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.603     ; 8.121      ;
; -7.696 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.603     ; 8.121      ;
; -7.695 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.597     ; 8.126      ;
; -7.683 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.585     ; 8.126      ;
; -7.683 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.585     ; 8.126      ;
; -7.681 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.130      ;
; -7.679 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.570     ; 8.137      ;
; -7.679 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.570     ; 8.137      ;
; -7.678 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.564     ; 8.142      ;
; -7.653 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.576     ; 8.105      ;
; -7.653 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.576     ; 8.105      ;
; -7.651 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.570     ; 8.109      ;
; -7.648 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.589     ; 8.087      ;
; -7.648 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.589     ; 8.087      ;
; -7.646 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.583     ; 8.091      ;
; -7.642 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.091      ;
; -7.642 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.091      ;
; -7.641 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.585     ; 8.084      ;
; -7.641 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.585     ; 8.084      ;
; -7.640 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.573     ; 8.095      ;
; -7.639 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.088      ;
; -7.637 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.569     ; 8.096      ;
; -7.637 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.569     ; 8.096      ;
; -7.637 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.570     ; 8.095      ;
; -7.637 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.570     ; 8.095      ;
; -7.636 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.564     ; 8.100      ;
; -7.635 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.563     ; 8.100      ;
; -7.634 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.083      ;
; -7.634 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.083      ;
; -7.632 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.573     ; 8.087      ;
; -7.610 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.536     ; 8.102      ;
; -7.610 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.536     ; 8.102      ;
; -7.609 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.530     ; 8.107      ;
; -7.603 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.543     ; 8.088      ;
; -7.603 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.543     ; 8.088      ;
; -7.602 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.537     ; 8.093      ;
; -7.602 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.602     ; 8.028      ;
; -7.602 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.602     ; 8.028      ;
; -7.601 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.596     ; 8.033      ;
; -7.600 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.049      ;
; -7.600 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.579     ; 8.049      ;
; -7.598 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.573     ; 8.053      ;
; -7.596 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.564     ; 8.060      ;
; -7.596 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.564     ; 8.060      ;
; -7.595 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.558     ; 8.065      ;
; -7.595 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.569     ; 8.054      ;
; -7.595 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.569     ; 8.054      ;
; -7.593 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.563     ; 8.058      ;
; -7.592 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.554     ; 8.066      ;
; -7.592 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.554     ; 8.066      ;
; -7.591 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.548     ; 8.071      ;
; -7.581 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.561     ; 8.048      ;
; -7.581 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.561     ; 8.048      ;
; -7.580 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.555     ; 8.053      ;
; -7.568 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.536     ; 8.060      ;
; -7.568 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.536     ; 8.060      ;
; -7.567 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.530     ; 8.065      ;
; -7.566 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.522     ; 8.072      ;
; -7.566 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.522     ; 8.072      ;
; -7.565 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.516     ; 8.077      ;
; -7.561 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.543     ; 8.046      ;
; -7.561 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.543     ; 8.046      ;
; -7.560 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.537     ; 8.051      ;
; -7.558 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a8~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.584     ; 8.002      ;
; -7.558 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a8~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.584     ; 8.002      ;
; -7.557 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a8~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.578     ; 8.007      ;
; -7.554 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.564     ; 8.018      ;
; -7.554 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.564     ; 8.018      ;
; -7.553 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.558     ; 8.023      ;
; -7.552 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.556     ; 8.024      ;
; -7.552 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.597     ; 7.983      ;
; -7.552 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.597     ; 7.983      ;
; -7.552 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.556     ; 8.024      ;
; -7.551 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.550     ; 8.029      ;
; -7.550 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.591     ; 7.987      ;
; -7.550 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.554     ; 8.024      ;
; -7.550 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.554     ; 8.024      ;
; -7.549 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.548     ; 8.029      ;
; -7.547 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.584     ; 7.991      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1MHz'                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------+--------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node            ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------+--------------+-----------------------------+--------------+------------+------------+
; -5.988 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.471     ; 6.505      ;
; -5.976 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 6.818      ;
; -5.950 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.123     ; 6.815      ;
; -5.936 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.074     ; 6.850      ;
; -5.919 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.531     ; 6.376      ;
; -5.896 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.531     ; 6.353      ;
; -5.893 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.508     ; 6.373      ;
; -5.886 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.153     ; 6.721      ;
; -5.881 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.508     ; 6.361      ;
; -5.879 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.459     ; 6.408      ;
; -5.872 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.086     ; 6.774      ;
; -5.865 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.520     ; 6.333      ;
; -5.862 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.471     ; 6.379      ;
; -5.862 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.148     ; 6.702      ;
; -5.856 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.459     ; 6.385      ;
; -5.853 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[2][8]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.116     ; 6.725      ;
; -5.851 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.533     ; 6.306      ;
; -5.834 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.501     ; 6.321      ;
; -5.832 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.532     ; 6.288      ;
; -5.829 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.538     ; 6.279      ;
; -5.815 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.531     ; 6.272      ;
; -5.813 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[2][8]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 6.730      ;
; -5.810 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[1][8]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.530     ; 6.268      ;
; -5.808 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.538     ; 6.258      ;
; -5.805 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.533     ; 6.260      ;
; -5.786 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.471     ; 6.303      ;
; -5.773 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.531     ; 6.230      ;
; -5.770 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[1][8]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.485     ; 6.273      ;
; -5.762 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.513     ; 6.237      ;
; -5.760 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.527     ; 6.221      ;
; -5.755 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.508     ; 6.235      ;
; -5.751 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.068     ; 6.671      ;
; -5.749 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.135     ; 6.602      ;
; -5.749 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a67  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.485     ; 6.252      ;
; -5.739 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a93  ; cpu_v:U1|Rn[4][13] ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.536     ; 6.191      ;
; -5.739 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.520     ; 6.207      ;
; -5.733 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.459     ; 6.262      ;
; -5.729 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a2   ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.153     ; 6.564      ;
; -5.726 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.142     ; 6.572      ;
; -5.725 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.453     ; 6.260      ;
; -5.725 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.533     ; 6.180      ;
; -5.719 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[14]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.086     ; 6.621      ;
; -5.718 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.116     ; 6.590      ;
; -5.716 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.147     ; 6.557      ;
; -5.711 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.519     ; 6.180      ;
; -5.708 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.501     ; 6.195      ;
; -5.706 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.532     ; 6.162      ;
; -5.702 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[3][8]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.525     ; 6.165      ;
; -5.702 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.144     ; 6.546      ;
; -5.701 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.137     ; 6.552      ;
; -5.699 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[13]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 6.541      ;
; -5.699 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 6.541      ;
; -5.694 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.453     ; 6.229      ;
; -5.689 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.531     ; 6.146      ;
; -5.684 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|Rn[1][4]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.446     ; 6.226      ;
; -5.683 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.538     ; 6.133      ;
; -5.679 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|Rn[4][1]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.485     ; 6.182      ;
; -5.676 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.529     ; 6.135      ;
; -5.675 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.134     ; 6.529      ;
; -5.673 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[13]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.123     ; 6.538      ;
; -5.672 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a2   ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.538     ; 6.122      ;
; -5.671 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.474     ; 6.185      ;
; -5.669 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.527     ; 6.130      ;
; -5.669 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a2   ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.538     ; 6.119      ;
; -5.663 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.520     ; 6.131      ;
; -5.662 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[3][8]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.480     ; 6.170      ;
; -5.659 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[13]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.074     ; 6.573      ;
; -5.646 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.128     ; 6.506      ;
; -5.645 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.529     ; 6.104      ;
; -5.644 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.522     ; 6.110      ;
; -5.642 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a80  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.161     ; 6.469      ;
; -5.635 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a39  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.533     ; 6.090      ;
; -5.635 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|Rn[1][4]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.522     ; 6.101      ;
; -5.634 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.527     ; 6.095      ;
; -5.633 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a67  ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.100     ; 6.521      ;
; -5.632 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.501     ; 6.119      ;
; -5.632 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[14]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 6.474      ;
; -5.630 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.532     ; 6.086      ;
; -5.627 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a4   ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.076     ; 6.539      ;
; -5.623 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a67  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.485     ; 6.126      ;
; -5.621 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.522     ; 6.087      ;
; -5.618 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.519     ; 6.087      ;
; -5.613 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.531     ; 6.070      ;
; -5.612 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[14]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.123     ; 6.477      ;
; -5.611 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115 ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.521     ; 6.078      ;
; -5.609 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[13]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.153     ; 6.444      ;
; -5.599 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.453     ; 6.134      ;
; -5.598 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|PC[15]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.089     ; 6.497      ;
; -5.596 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[14]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.135     ; 6.449      ;
; -5.593 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a87  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.547     ; 6.034      ;
; -5.592 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[14]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.074     ; 6.506      ;
; -5.590 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a88  ; cpu_v:U1|Rn[2][8]  ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.107     ; 6.471      ;
; -5.590 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113 ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.537     ; 6.041      ;
; -5.588 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a37  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.505     ; 6.071      ;
; -5.585 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a80  ; cpu_v:U1|PC[11]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.546     ; 6.027      ;
; -5.585 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[10]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.519     ; 6.054      ;
; -5.585 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a51  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.516     ; 6.057      ;
; -5.585 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[13]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.148     ; 6.425      ;
; -5.582 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[14]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.148     ; 6.422      ;
; -5.577 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a80  ; cpu_v:U1|PC[12]    ; CLOCK_50     ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.546     ; 6.019      ;
+--------+--------------------------------------------------------------------------------------+--------------------+--------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                           ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.949 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.865      ;
; -0.859 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.775      ;
; -0.851 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.767      ;
; -0.829 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.745      ;
; -0.817 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.733      ;
; -0.798 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.714      ;
; -0.763 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.679      ;
; -0.763 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.679      ;
; -0.763 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.679      ;
; -0.763 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.679      ;
; -0.763 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.679      ;
; -0.738 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.654      ;
; -0.727 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.643      ;
; -0.705 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.621      ;
; -0.697 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.613      ;
; -0.611 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.527      ;
; -0.611 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.527      ;
; -0.611 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.527      ;
; -0.611 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.527      ;
; -0.320 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.236      ;
; -0.225 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.141      ;
; -0.214 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.130      ;
; -0.195 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 1.111      ;
; -0.064 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 0.980      ;
; 0.113  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 0.803      ;
; 0.123  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.082     ; 0.793      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                              ; To Node                                                                                                                             ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.839 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.040      ; 1.649      ;
; -1.836 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.040      ; 1.652      ;
; -1.836 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.040      ; 1.652      ;
; -1.306 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.040      ; 1.682      ;
; -1.303 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.040      ; 1.685      ;
; -1.303 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.040      ; 1.685      ;
; -1.022 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.032      ; 2.458      ;
; -0.572 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.904      ;
; -0.572 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.904      ;
; -0.571 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.905      ;
; -0.571 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.905      ;
; -0.571 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.905      ;
; -0.570 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.906      ;
; -0.570 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.906      ;
; -0.570 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.906      ;
; -0.569 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.907      ;
; -0.569 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.907      ;
; -0.548 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 2.928      ;
; -0.521 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.032      ; 2.459      ;
; -0.462 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.028      ; 3.014      ;
; -0.210 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.032      ; 3.270      ;
; -0.162 ; clock_manager:U5|clock_25Mhz_int                                                                                       ; clock_manager:U5|clock_25Mhz_int                                                                                                    ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; 0.000        ; 3.084      ; 3.370      ;
; 0.039  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.015      ;
; 0.040  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.016      ;
; 0.040  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.016      ;
; 0.040  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.016      ;
; 0.041  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.017      ;
; 0.042  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.018      ;
; 0.042  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.018      ;
; 0.043  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.019      ;
; 0.051  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.027      ;
; 0.053  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.029      ;
; 0.054  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.030      ;
; 0.090  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.028      ; 3.066      ;
; 0.203  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.041      ; 3.692      ;
; 0.301  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a16~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.392      ; 4.177      ;
; 0.313  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.032      ; 3.293      ;
; 0.317  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.413      ; 4.214      ;
; 0.317  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.412      ; 4.213      ;
; 0.318  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.384      ; 4.186      ;
; 0.319  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.406      ; 4.209      ;
; 0.319  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.406      ; 4.209      ;
; 0.320  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.378      ; 4.182      ;
; 0.320  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.415      ; 4.219      ;
; 0.320  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.378      ; 4.182      ;
; 0.324  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.381      ; 4.189      ;
; 0.325  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.375      ; 4.184      ;
; 0.325  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.375      ; 4.184      ;
; 0.331  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.414      ; 4.229      ;
; 0.338  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.408      ; 4.230      ;
; 0.340  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.402      ; 4.226      ;
; 0.340  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.402      ; 4.226      ;
; 0.342  ; clock_manager:U5|clock_25Mhz_int                                                                                       ; clock_manager:U5|clock_25Mhz_int                                                                                                    ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; -0.500       ; 3.084      ; 3.374      ;
; 0.349  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|empty_dff                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.032      ; 3.829      ;
; 0.367  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.412      ; 4.263      ;
; 0.395  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.401      ; 4.280      ;
; 0.397  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.395      ; 4.276      ;
; 0.397  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.395      ; 4.276      ;
; 0.399  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.386      ; 4.269      ;
; 0.400  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a4~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.376      ; 4.260      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]              ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]              ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff   ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                      ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.410      ; 4.300      ;
; 0.408  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb       ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                    ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.408  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.404      ; 4.296      ;
; 0.408  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.404      ; 4.296      ;
; 0.417  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.389      ; 4.290      ;
; 0.417  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.398      ; 4.299      ;
; 0.419  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.365      ; 4.268      ;
; 0.421  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.359      ; 4.264      ;
; 0.421  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.359      ; 4.264      ;
; 0.424  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.400      ; 4.308      ;
; 0.425  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.360      ; 4.269      ;
; 0.426  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.394      ; 4.304      ;
; 0.426  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.411      ; 4.321      ;
; 0.426  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.394      ; 4.304      ;
; 0.427  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.354      ; 4.265      ;
; 0.427  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.375      ; 4.286      ;
; 0.427  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.354      ; 4.265      ;
; 0.428  ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[2]                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.082      ; 0.696      ;
; 0.428  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a0~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.369      ; 4.281      ;
; 0.428  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a0~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.369      ; 4.281      ;
; 0.430  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.386      ; 4.300      ;
; 0.431  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.380      ; 4.295      ;
; 0.431  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.380      ; 4.295      ;
; 0.435  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.417      ; 4.336      ;
; 0.437  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.411      ; 4.332      ;
; 0.438  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                           ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.404      ; 4.326      ;
+--------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                                                                                                                     ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                             ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.389 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.094      ; 0.669      ;
; 0.389 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.094      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[7]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[7]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[5]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[5]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE          ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; vga:U4|TEXT_DRAWER:U3|STATE[1]            ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.669      ;
; 0.406 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 0.669      ;
; 0.410 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.674      ;
; 0.433 ; cpu_v:U1|bus_vga_char[2]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.003      ; 1.642      ;
; 0.460 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.050      ; 1.716      ;
; 0.462 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.726      ;
; 0.463 ; cpu_v:U1|bus_vga_char[3]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.997      ; 1.666      ;
; 0.464 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.728      ;
; 0.465 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.050      ; 1.721      ;
; 0.469 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]           ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.733      ;
; 0.471 ; cpu_v:U1|bus_vga_char[4]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.997      ; 1.674      ;
; 0.488 ; cpu_v:U1|bus_vga_char[0]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.997      ; 1.691      ;
; 0.490 ; cpu_v:U1|bus_vga_char[1]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.975      ; 1.671      ;
; 0.495 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.050      ; 1.751      ;
; 0.499 ; cpu_v:U1|bus_vga_char[6]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.996      ; 1.701      ;
; 0.511 ; cpu_v:U1|bus_vga_char[6]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.997      ; 1.714      ;
; 0.511 ; cpu_v:U1|bus_vga_char[4]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.996      ; 1.713      ;
; 0.518 ; cpu_v:U1|bus_vga_char[1]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.982      ; 1.706      ;
; 0.531 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[3]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.050      ; 1.787      ;
; 0.531 ; cpu_v:U1|bus_vga_char[3]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.996      ; 1.733      ;
; 0.573 ; cpu_v:U1|bus_vga_char[0]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.996      ; 1.775      ;
; 0.638 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.043      ; 1.887      ;
; 0.638 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]         ; vga:U4|TEXT_DRAWER:U3|DATA[11]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.902      ;
; 0.640 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.043      ; 1.889      ;
; 0.642 ; cpu_v:U1|bus_vga_pos[2]                   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.990      ; 1.838      ;
; 0.655 ; cpu_v:U1|bus_vga_char[5]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.996      ; 1.857      ;
; 0.658 ; cpu_v:U1|bus_vga_pos[0]                   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.003      ; 1.867      ;
; 0.671 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.936      ;
; 0.672 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.937      ;
; 0.672 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.936      ;
; 0.676 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.940      ;
; 0.679 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.943      ;
; 0.681 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.945      ;
; 0.690 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.955      ;
; 0.690 ; vga:U4|TEXT_DRAWER:U3|STATE[1]            ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.954      ;
; 0.700 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.965      ;
; 0.708 ; vga:U4|TEXT_DRAWER:U3|STATE[2]            ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.972      ;
; 0.713 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 0.978      ;
; 0.719 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.983      ;
; 0.722 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.986      ;
; 0.723 ; cpu_v:U1|bus_vga_char[11]                 ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.990      ; 1.919      ;
; 0.727 ; vga:U4|TEXT_DRAWER:U3|STATE[2]            ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.991      ;
; 0.731 ; cpu_v:U1|bus_vga_char[5]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.997      ; 1.934      ;
; 0.731 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.043      ; 1.980      ;
; 0.738 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.002      ;
; 0.743 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]          ; vga:U4|TEXT_DRAWER:U3|DATA[4]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.007      ;
; 0.743 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]          ; vga:U4|TEXT_DRAWER:U3|DATA[6]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.007      ;
; 0.743 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]         ; vga:U4|TEXT_DRAWER:U3|DATA[12]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.007      ;
; 0.744 ; cpu_v:U1|bus_vga_pos[0]                   ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.997      ; 1.947      ;
; 0.744 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]          ; vga:U4|TEXT_DRAWER:U3|DATA[1]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.008      ;
; 0.744 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]          ; vga:U4|TEXT_DRAWER:U3|DATA[5]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.008      ;
; 0.744 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]          ; vga:U4|TEXT_DRAWER:U3|DATA[9]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.008      ;
; 0.745 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]         ; vga:U4|TEXT_DRAWER:U3|DATA[18]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 1.008      ;
; 0.745 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]         ; vga:U4|TEXT_DRAWER:U3|DATA[16]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.009      ;
; 0.746 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]         ; vga:U4|TEXT_DRAWER:U3|DATA[20]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 1.009      ;
; 0.746 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]         ; vga:U4|TEXT_DRAWER:U3|DATA[17]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 1.009      ;
; 0.748 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]         ; vga:U4|TEXT_DRAWER:U3|DATA[19]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 1.011      ;
; 0.748 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]          ; vga:U4|TEXT_DRAWER:U3|DATA[0]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 1.012      ;
; 0.756 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]           ; vga:U4|TEXT_DRAWER:U3|STATE[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 1.021      ;
; 0.769 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.046      ; 2.021      ;
; 0.786 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[8] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.525      ; 1.527      ;
; 0.787 ; cpu_v:U1|bus_vga_char[11]                 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.990      ; 1.983      ;
; 0.792 ; cpu_v:U1|bus_vga_char[10]                 ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.990      ; 1.988      ;
; 0.798 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.046      ; 2.050      ;
; 0.800 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|PREVSIZE                                                      ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.044      ; 2.050      ;
; 0.803 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.044      ; 2.053      ;
; 0.805 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[9]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.079      ; 1.070      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1MHz'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.402 ; cpu_v:U1|videoflag                                                                         ; cpu_v:U1|videoflag              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu_v:U1|processing_instruction                                                            ; cpu_v:U1|processing_instruction ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu_v:U1|wire_RW                                                                           ; cpu_v:U1|wire_RW                ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[15]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[0]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[1]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[2]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[3]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[4]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[7]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[8]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[9]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[13]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.569 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[14]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.235      ;
; 0.631 ; cpu_v:U1|stage[7]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.897      ;
; 0.681 ; cpu_v:U1|IR[14]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.481      ; 1.348      ;
; 0.707 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.973      ;
; 0.714 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[0]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.980      ;
; 0.754 ; cpu_v:U1|SP[1]                                                                             ; cpu_v:U1|Rn[7][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.488      ; 1.428      ;
; 0.819 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.085      ;
; 0.837 ; cpu_v:U1|stage[6]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.103      ;
; 0.846 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.112      ;
; 0.849 ; cpu_v:U1|SP[15]                                                                            ; cpu_v:U1|Rn[7][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.082      ; 1.117      ;
; 0.852 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.118      ;
; 0.862 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.128      ;
; 0.889 ; cpu_v:U1|SP[11]                                                                            ; cpu_v:U1|Rn[7][11]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.100      ; 1.175      ;
; 0.890 ; cpu_v:U1|PC[11]                                                                            ; cpu_v:U1|bus_RAM_ADDRESS[11]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 1.157      ;
; 0.892 ; cpu_v:U1|Rn[6][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.067      ; 1.145      ;
; 0.902 ; cpu_v:U1|SP[9]                                                                             ; cpu_v:U1|Rn[6][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.477      ; 1.565      ;
; 0.914 ; cpu_v:U1|Rn[3][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.477      ; 1.577      ;
; 0.923 ; cpu_v:U1|SP[12]                                                                            ; cpu_v:U1|Rn[7][12]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.084      ; 1.193      ;
; 0.927 ; cpu_v:U1|SP[9]                                                                             ; cpu_v:U1|Rn[7][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.084      ; 1.197      ;
; 0.934 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[15]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.023      ; 1.173      ;
; 0.934 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[9]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.023      ; 1.173      ;
; 0.937 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[4]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.023      ; 1.176      ;
; 0.944 ; cpu_v:U1|IR[9]                                                                             ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.470      ; 1.600      ;
; 0.967 ; cpu_v:U1|IR[15]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.480      ; 1.633      ;
; 0.973 ; cpu_v:U1|PC[10]                                                                            ; cpu_v:U1|bus_RAM_ADDRESS[10]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 1.240      ;
; 0.977 ; cpu_v:U1|Rn[6][3]                                                                          ; cpu_v:U1|SP[3]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.067      ; 1.230      ;
; 0.979 ; cpu_v:U1|Rn[6][6]                                                                          ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.067      ; 1.232      ;
; 0.984 ; cpu_v:U1|SP[7]                                                                             ; cpu_v:U1|Rn[7][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.084      ; 1.254      ;
; 1.027 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.293      ;
; 1.031 ; cpu_v:U1|SP[10]                                                                            ; cpu_v:U1|Rn[7][10]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.100      ; 1.317      ;
; 1.032 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.298      ;
; 1.034 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.300      ;
; 1.039 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.305      ;
; 1.047 ; cpu_v:U1|SP[12]                                                                            ; cpu_v:U1|Rn[6][12]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.477      ; 1.710      ;
; 1.063 ; cpu_v:U1|END[14]                                                                           ; cpu_v:U1|bus_RAM_ADDRESS[14]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.083      ; 1.332      ;
; 1.072 ; cpu_v:U1|processing_instruction                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.475      ; 1.733      ;
; 1.083 ; cpu_v:U1|SP[7]                                                                             ; cpu_v:U1|Rn[6][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.477      ; 1.746      ;
; 1.083 ; cpu_v:U1|SP[3]                                                                             ; cpu_v:U1|Rn[7][3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.119      ; 1.388      ;
; 1.102 ; cpu_v:U1|Rn[7][6]                                                                          ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.751      ;
; 1.124 ; cpu_v:U1|SP[0]                                                                             ; cpu_v:U1|Rn[7][0]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.119      ; 1.429      ;
; 1.130 ; cpu_v:U1|SP[13]                                                                            ; cpu_v:U1|Rn[7][13]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.084      ; 1.400      ;
; 1.133 ; cpu_v:U1|SP[14]                                                                            ; cpu_v:U1|Rn[7][14]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.130      ; 1.449      ;
; 1.134 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.486      ; 1.836      ;
; 1.136 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.402      ;
; 1.153 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.419      ;
; 1.158 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.424      ;
; 1.160 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][3]               ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.432      ; 1.808      ;
; 1.160 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.426      ;
; 1.163 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.429      ;
; 1.164 ; cpu_v:U1|stage[6]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.430      ;
; 1.173 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.456      ; 1.845      ;
; 1.179 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.445      ;
; 1.180 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.446      ;
; 1.181 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|END[11]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.023      ; 1.420      ;
; 1.184 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.450      ;
; 1.210 ; cpu_v:U1|SP[1]                                                                             ; cpu_v:U1|Rn[5][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.524      ; 1.920      ;
; 1.227 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[14]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.025      ; 1.468      ;
; 1.232 ; cpu_v:U1|resetStage                                                                        ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.097      ; 1.515      ;
; 1.232 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[12]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.025      ; 1.473      ;
; 1.241 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|Rn[7][10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.453      ; 1.910      ;
; 1.243 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[10]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.026      ; 1.485      ;
; 1.244 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[11]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.026      ; 1.486      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][8]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][14]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][13]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.253 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][11]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.507      ; 1.946      ;
; 1.257 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.523      ;
; 1.260 ; cpu_v:U1|Rn[2][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.051      ; 1.497      ;
; 1.261 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[13]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.025      ; 1.502      ;
; 1.264 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][5]               ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.486      ; 1.966      ;
; 1.266 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.478      ; 1.930      ;
; 1.272 ; cpu_v:U1|Rn[3][4]                                                                          ; cpu_v:U1|bus_vga_pos[4]         ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.078      ; 1.536      ;
; 1.273 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[3]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.023      ; 1.512      ;
; 1.279 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.545      ;
; 1.282 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.548      ;
; 1.284 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.550      ;
; 1.289 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.555      ;
; 1.301 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 1.567      ;
; 1.302 ; cpu_v:U1|IR[12]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.481      ; 1.969      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.431 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.699      ;
; 0.437 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.705      ;
; 0.569 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.837      ;
; 0.636 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.904      ;
; 0.646 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.914      ;
; 0.652 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.920      ;
; 0.662 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.930      ;
; 0.665 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 0.933      ;
; 0.825 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.093      ;
; 0.953 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.221      ;
; 0.966 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.234      ;
; 0.971 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.239      ;
; 0.973 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.241      ;
; 0.978 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.246      ;
; 0.982 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.250      ;
; 1.074 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.342      ;
; 1.079 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.347      ;
; 1.092 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.360      ;
; 1.097 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.365      ;
; 1.163 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.431      ;
; 1.163 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.431      ;
; 1.163 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.431      ;
; 1.272 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.540      ;
; 1.272 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.540      ;
; 1.272 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.540      ;
; 1.272 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.082      ; 1.540      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a1                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a12                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a121                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'                                            ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][14] ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                               ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNAUX[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVSIZE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|HSYNC ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.293  ; 0.513        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.296  ; 0.484        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 4.338 ; 4.411 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.152 ; 4.538 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.152 ; 4.538 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -0.768 ; -0.904 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.395 ; -1.806 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.395 ; -1.806 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 11.149 ; 11.285 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 9.319  ; 9.250  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 9.256  ; 9.345  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 10.253 ; 10.223 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 9.711  ; 9.720  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 8.791  ; 8.804  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 9.313  ; 9.235  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 8.961  ; 8.906  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 9.852  ; 9.830  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 8.928  ; 8.856  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 11.149 ; 11.285 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 9.281  ; 9.216  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 8.892  ; 8.816  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 8.420  ; 8.391  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 9.028  ; 8.983  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 8.848  ; 8.796  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 10.430 ; 10.501 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.982 ; 10.869 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.322 ; 10.221 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.527 ; 10.444 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.982 ; 10.869 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.245 ; 10.242 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.245  ; 9.198  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.320  ; 8.286  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.481 ; 10.400 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.245  ; 9.170  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.048 ; 9.913  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.871 ; 10.740 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.020  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.121 ; 12.156 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.121 ; 12.156 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.234 ; 11.108 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.309 ; 11.169 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.186 ; 11.065 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.336 ; 11.278 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.714 ; 11.557 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.706 ; 10.743 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.358 ; 11.335 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.515  ; 9.405  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.513  ; 9.407  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.668 ; 10.631 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.006 ; 11.104 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.091 ; 10.041 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.278  ; 9.251  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.208 ; 10.192 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.251  ; 9.349  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.039 ; 9.984  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.464  ; 9.381  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.006 ; 11.104 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.832 ; 10.724 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.973 ; 10.812 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.961  ; 8.945  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.595  ; 9.487  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 4.935  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 8.101  ; 8.071  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 8.965  ; 8.898  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 8.901  ; 8.985  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 9.859  ; 9.829  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 9.340  ; 9.346  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 8.456  ; 8.467  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 8.958  ; 8.881  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 8.621  ; 8.566  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 9.474  ; 9.451  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 8.587  ; 8.516  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 10.773 ; 10.906 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 8.926  ; 8.862  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 8.553  ; 8.479  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 8.101  ; 8.071  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 8.682  ; 8.638  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 8.510  ; 8.459  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 10.083 ; 10.153 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.002  ; 7.965  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.924  ; 9.822  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.121 ; 10.037 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.556 ; 10.444 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.850  ; 9.843  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.889  ; 8.841  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.002  ; 7.965  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.074 ; 9.993  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.889  ; 8.812  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.660  ; 9.527  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.451 ; 10.321 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.844  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.145  ; 9.039  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.650 ; 11.679 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.798 ; 10.673 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.870 ; 10.732 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.752 ; 10.631 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.898 ; 10.838 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.261 ; 11.105 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.291 ; 10.322 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.919 ; 10.893 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.149  ; 9.039  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.145  ; 9.039  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.254 ; 10.214 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.615  ; 8.595  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.700  ; 9.648  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.920  ; 8.889  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.814  ; 9.794  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.893  ; 8.983  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.650  ; 9.593  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.098  ; 9.015  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.578 ; 10.668 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.411 ; 10.304 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.548 ; 10.388 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.615  ; 8.595  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.225  ; 9.117  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 4.757  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                            ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                   ; Note                                           ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; 90.58 MHz  ; 90.58 MHz       ; clock_manager:U5|clock_1MHz                                  ;                                                ;
; 118.18 MHz ; 118.18 MHz      ; CLOCK_50                                                     ;                                                ;
; 179.73 MHz ; 179.73 MHz      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;                                                ;
; 573.07 MHz ; 437.64 MHz      ; clock_manager:U5|clock_25Mhz_int                             ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                     ;
+--------------------------------------------------------------+---------+---------------+
; Clock                                                        ; Slack   ; End Point TNS ;
+--------------------------------------------------------------+---------+---------------+
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -16.413 ; -824.898      ;
; CLOCK_50                                                     ; -7.006  ; -2647.548     ;
; clock_manager:U5|clock_1MHz                                  ; -5.381  ; -1125.753     ;
; clock_manager:U5|clock_25Mhz_int                             ; -0.745  ; -3.422        ;
+--------------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -1.649 ; -11.653       ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.339  ; 0.000         ;
; clock_manager:U5|clock_1MHz                                  ; 0.353  ; 0.000         ;
; clock_manager:U5|clock_25Mhz_int                             ; 0.399  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -3.000 ; -2079.384     ;
; clock_manager:U5|clock_1MHz                                  ; -1.285 ; -336.670      ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.285 ; -196.605      ;
; clock_manager:U5|clock_25Mhz_int                             ; -1.285 ; -8.995        ;
+--------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                     ;
+---------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                            ; Launch Clock                ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -16.413 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.695      ; 18.107     ;
; -16.394 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 18.081     ;
; -16.394 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 18.081     ;
; -16.394 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 18.081     ;
; -16.309 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.695      ; 18.003     ;
; -16.290 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.977     ;
; -16.290 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.977     ;
; -16.290 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.977     ;
; -16.247 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.695      ; 17.941     ;
; -16.228 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.915     ;
; -16.228 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.915     ;
; -16.228 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.915     ;
; -16.112 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.695      ; 17.806     ;
; -16.093 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.780     ;
; -16.093 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.780     ;
; -16.093 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.688      ; 17.780     ;
; -15.959 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.652     ;
; -15.959 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.652     ;
; -15.959 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.652     ;
; -15.959 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.652     ;
; -15.959 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.652     ;
; -15.959 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.652     ;
; -15.923 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.611     ;
; -15.923 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.611     ;
; -15.923 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.611     ;
; -15.923 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.611     ;
; -15.923 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.611     ;
; -15.923 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.611     ;
; -15.923 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.611     ;
; -15.917 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.598     ;
; -15.917 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.598     ;
; -15.917 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.598     ;
; -15.917 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.598     ;
; -15.855 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.548     ;
; -15.855 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.548     ;
; -15.855 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.548     ;
; -15.855 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.548     ;
; -15.855 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.548     ;
; -15.855 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.548     ;
; -15.819 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.507     ;
; -15.819 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.507     ;
; -15.819 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.507     ;
; -15.819 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.507     ;
; -15.819 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.507     ;
; -15.819 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.507     ;
; -15.819 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.507     ;
; -15.813 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.494     ;
; -15.813 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.494     ;
; -15.813 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.494     ;
; -15.813 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.494     ;
; -15.803 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.695      ; 17.497     ;
; -15.793 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.486     ;
; -15.793 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.486     ;
; -15.793 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.486     ;
; -15.793 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.486     ;
; -15.793 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.486     ;
; -15.793 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.486     ;
; -15.764 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.457     ;
; -15.764 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.457     ;
; -15.764 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.457     ;
; -15.764 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.457     ;
; -15.764 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.457     ;
; -15.757 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.445     ;
; -15.757 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.445     ;
; -15.757 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.445     ;
; -15.757 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.445     ;
; -15.757 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.445     ;
; -15.757 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.445     ;
; -15.757 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.445     ;
; -15.751 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.432     ;
; -15.751 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.432     ;
; -15.751 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.432     ;
; -15.751 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.432     ;
; -15.728 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.691      ; 17.418     ;
; -15.728 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.691      ; 17.418     ;
; -15.728 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.691      ; 17.418     ;
; -15.699 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.695      ; 17.393     ;
; -15.660 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.353     ;
; -15.660 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.353     ;
; -15.660 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.353     ;
; -15.660 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.353     ;
; -15.660 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.353     ;
; -15.658 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.351     ;
; -15.658 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.351     ;
; -15.658 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.351     ;
; -15.658 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.351     ;
; -15.658 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.351     ;
; -15.658 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.694      ; 17.351     ;
; -15.637 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.695      ; 17.331     ;
; -15.624 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.691      ; 17.314     ;
; -15.624 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.691      ; 17.314     ;
; -15.624 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.691      ; 17.314     ;
; -15.622 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.310     ;
; -15.622 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.310     ;
; -15.622 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.310     ;
; -15.622 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.310     ;
; -15.622 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.310     ;
; -15.622 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.310     ;
; -15.622 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.689      ; 17.310     ;
; -15.616 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.682      ; 17.297     ;
+---------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                             ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -7.006 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.533     ; 7.493      ;
; -7.006 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.533     ; 7.493      ;
; -7.006 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.528     ; 7.498      ;
; -6.984 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.537     ; 7.467      ;
; -6.984 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.537     ; 7.467      ;
; -6.984 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.532     ; 7.472      ;
; -6.972 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.533     ; 7.459      ;
; -6.972 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.533     ; 7.459      ;
; -6.972 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.528     ; 7.464      ;
; -6.968 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.544     ; 7.444      ;
; -6.968 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.544     ; 7.444      ;
; -6.968 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.539     ; 7.449      ;
; -6.950 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.537     ; 7.433      ;
; -6.950 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.537     ; 7.433      ;
; -6.950 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.532     ; 7.438      ;
; -6.942 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.559     ; 7.403      ;
; -6.942 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.559     ; 7.403      ;
; -6.942 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.554     ; 7.408      ;
; -6.934 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.544     ; 7.410      ;
; -6.934 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.544     ; 7.410      ;
; -6.934 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.539     ; 7.415      ;
; -6.931 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.539     ; 7.412      ;
; -6.931 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.539     ; 7.412      ;
; -6.931 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.534     ; 7.417      ;
; -6.914 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.524     ; 7.410      ;
; -6.914 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.524     ; 7.410      ;
; -6.914 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.519     ; 7.415      ;
; -6.908 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.559     ; 7.369      ;
; -6.908 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.559     ; 7.369      ;
; -6.908 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.554     ; 7.374      ;
; -6.897 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.539     ; 7.378      ;
; -6.897 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.539     ; 7.378      ;
; -6.897 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.534     ; 7.383      ;
; -6.890 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.534     ; 7.376      ;
; -6.890 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.534     ; 7.376      ;
; -6.890 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.529     ; 7.381      ;
; -6.889 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.532     ; 7.377      ;
; -6.889 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.532     ; 7.377      ;
; -6.889 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.527     ; 7.382      ;
; -6.885 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.523     ; 7.382      ;
; -6.885 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.523     ; 7.382      ;
; -6.885 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.518     ; 7.387      ;
; -6.880 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.524     ; 7.376      ;
; -6.880 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.524     ; 7.376      ;
; -6.880 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.519     ; 7.381      ;
; -6.875 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.491     ; 7.404      ;
; -6.875 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.491     ; 7.404      ;
; -6.875 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.486     ; 7.409      ;
; -6.868 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.520     ; 7.368      ;
; -6.868 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.520     ; 7.368      ;
; -6.868 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.515     ; 7.373      ;
; -6.867 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.536     ; 7.351      ;
; -6.867 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.536     ; 7.351      ;
; -6.867 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.531     ; 7.356      ;
; -6.856 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.534     ; 7.342      ;
; -6.856 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.534     ; 7.342      ;
; -6.856 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.529     ; 7.347      ;
; -6.851 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.543     ; 7.328      ;
; -6.851 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.543     ; 7.328      ;
; -6.851 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.538     ; 7.333      ;
; -6.851 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.523     ; 7.348      ;
; -6.851 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.523     ; 7.348      ;
; -6.851 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.518     ; 7.353      ;
; -6.846 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.516     ; 7.350      ;
; -6.846 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.516     ; 7.350      ;
; -6.846 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.511     ; 7.355      ;
; -6.841 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.491     ; 7.370      ;
; -6.841 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.491     ; 7.370      ;
; -6.841 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.486     ; 7.375      ;
; -6.834 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.520     ; 7.334      ;
; -6.834 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.520     ; 7.334      ;
; -6.834 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.515     ; 7.339      ;
; -6.828 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.551     ; 7.297      ;
; -6.828 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.551     ; 7.297      ;
; -6.828 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.546     ; 7.302      ;
; -6.825 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.558     ; 7.287      ;
; -6.825 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.558     ; 7.287      ;
; -6.825 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.553     ; 7.292      ;
; -6.814 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.538     ; 7.296      ;
; -6.814 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.538     ; 7.296      ;
; -6.814 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.533     ; 7.301      ;
; -6.813 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.565     ; 7.268      ;
; -6.813 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.565     ; 7.268      ;
; -6.813 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.560     ; 7.273      ;
; -6.812 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.516     ; 7.316      ;
; -6.812 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.516     ; 7.316      ;
; -6.812 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.511     ; 7.321      ;
; -6.804 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.497     ; 7.327      ;
; -6.804 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.497     ; 7.327      ;
; -6.804 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.492     ; 7.332      ;
; -6.797 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.523     ; 7.294      ;
; -6.797 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.523     ; 7.294      ;
; -6.797 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.518     ; 7.299      ;
; -6.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.507     ; 7.308      ;
; -6.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.491     ; 7.324      ;
; -6.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.491     ; 7.324      ;
; -6.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.486     ; 7.329      ;
; -6.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.507     ; 7.308      ;
; -6.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.502     ; 7.313      ;
; -6.794 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.551     ; 7.263      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                      ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -5.381 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.434     ; 5.936      ;
; -5.376 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 6.219      ;
; -5.370 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.122     ; 6.237      ;
; -5.351 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.072     ; 6.268      ;
; -5.331 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.151     ; 6.169      ;
; -5.326 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.820      ;
; -5.322 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 6.165      ;
; -5.320 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.471     ; 5.838      ;
; -5.301 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.421     ; 5.869      ;
; -5.288 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.782      ;
; -5.287 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[2][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.114     ; 6.162      ;
; -5.282 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.471     ; 5.800      ;
; -5.281 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.500     ; 5.770      ;
; -5.272 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.766      ;
; -5.270 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.434     ; 5.825      ;
; -5.269 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 6.173      ;
; -5.267 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[1][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.491     ; 5.765      ;
; -5.263 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.421     ; 5.831      ;
; -5.243 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.500     ; 5.732      ;
; -5.234 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.728      ;
; -5.230 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[2][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 6.148      ;
; -5.227 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.464     ; 5.752      ;
; -5.226 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|Rn[4][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.447     ; 5.768      ;
; -5.219 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.434     ; 5.774      ;
; -5.210 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[1][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.448     ; 5.751      ;
; -5.203 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.140     ; 6.052      ;
; -5.202 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.136     ; 6.055      ;
; -5.188 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a2   ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.154     ; 6.023      ;
; -5.177 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.671      ;
; -5.174 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.482     ; 5.681      ;
; -5.173 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.667      ;
; -5.171 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a93  ; cpu_v:U1|Rn[4][13]           ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.497     ; 5.663      ;
; -5.171 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.471     ; 5.689      ;
; -5.157 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.068     ; 6.078      ;
; -5.153 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.489     ; 5.653      ;
; -5.152 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.485     ; 5.656      ;
; -5.152 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.421     ; 5.720      ;
; -5.152 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.496     ; 5.645      ;
; -5.148 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.132     ; 6.005      ;
; -5.138 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a2   ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.503     ; 5.624      ;
; -5.136 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 6.040      ;
; -5.133 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.144     ; 5.978      ;
; -5.132 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.500     ; 5.621      ;
; -5.131 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|Rn[1][4]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.412     ; 5.708      ;
; -5.129 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.474     ; 5.644      ;
; -5.128 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[3][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.488     ; 5.629      ;
; -5.126 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[13]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 5.969      ;
; -5.123 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.617      ;
; -5.120 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[13]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.122     ; 5.987      ;
; -5.116 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.464     ; 5.641      ;
; -5.115 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.115     ; 5.989      ;
; -5.115 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.489     ; 5.615      ;
; -5.114 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.485     ; 5.618      ;
; -5.113 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a80  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.160     ; 5.942      ;
; -5.107 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.417     ; 5.679      ;
; -5.107 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|Rn[1][4]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.488     ; 5.608      ;
; -5.101 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[13]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.072     ; 6.018      ;
; -5.100 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a2   ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.503     ; 5.586      ;
; -5.098 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.481     ; 5.606      ;
; -5.094 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a67  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.448     ; 5.635      ;
; -5.091 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.147     ; 5.933      ;
; -5.091 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.089     ; 5.991      ;
; -5.083 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.493     ; 5.579      ;
; -5.083 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 5.926      ;
; -5.081 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[13]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.151     ; 5.919      ;
; -5.072 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[13]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 5.915      ;
; -5.071 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[3][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.445     ; 5.615      ;
; -5.070 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.133     ; 5.926      ;
; -5.069 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.417     ; 5.641      ;
; -5.065 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.464     ; 5.590      ;
; -5.063 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a80  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.509     ; 5.543      ;
; -5.063 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.482     ; 5.570      ;
; -5.062 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.556      ;
; -5.061 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|Rn[1][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.441     ; 5.609      ;
; -5.061 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|Rn[3][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.441     ; 5.609      ;
; -5.060 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.481     ; 5.568      ;
; -5.048 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|Rn[4][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.509     ; 5.528      ;
; -5.046 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a39  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.496     ; 5.539      ;
; -5.045 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.493     ; 5.541      ;
; -5.043 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.146     ; 5.886      ;
; -5.042 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.122     ; 5.909      ;
; -5.041 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|Rn[1][0]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.505     ; 5.525      ;
; -5.041 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.496     ; 5.534      ;
; -5.041 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.438     ; 5.592      ;
; -5.041 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.496     ; 5.534      ;
; -5.040 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|Rn[3][0]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.505     ; 5.524      ;
; -5.040 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|Rn[4][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.508     ; 5.521      ;
; -5.037 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a88  ; cpu_v:U1|Rn[2][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.107     ; 5.919      ;
; -5.037 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.122     ; 5.904      ;
; -5.033 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106 ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.116     ; 5.906      ;
; -5.033 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.527      ;
; -5.028 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.125     ; 5.892      ;
; -5.028 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a87  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.511     ; 5.506      ;
; -5.027 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|Rn[4][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.495     ; 5.521      ;
; -5.025 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a80  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.509     ; 5.505      ;
; -5.025 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112 ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.143     ; 5.871      ;
; -5.022 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a122 ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.078     ; 5.933      ;
; -5.020 ; cpu_v:U1|stage[1]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.033     ; 5.486      ;
; -5.020 ; cpu_v:U1|stage[1]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.033     ; 5.486      ;
; -5.020 ; cpu_v:U1|stage[1]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.033     ; 5.486      ;
+--------+--------------------------------------------------------------------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.745 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.671      ;
; -0.666 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.592      ;
; -0.659 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.585      ;
; -0.648 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.574      ;
; -0.629 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.555      ;
; -0.611 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.537      ;
; -0.611 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.537      ;
; -0.611 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.537      ;
; -0.611 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.537      ;
; -0.611 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.537      ;
; -0.600 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.526      ;
; -0.559 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.485      ;
; -0.550 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.476      ;
; -0.539 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.465      ;
; -0.532 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.458      ;
; -0.470 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.396      ;
; -0.470 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.396      ;
; -0.470 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.396      ;
; -0.470 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.396      ;
; -0.178 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.104      ;
; -0.098 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.024      ;
; -0.089 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.015      ;
; -0.078 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.004      ;
; 0.041  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 0.885      ;
; 0.204  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 0.722      ;
; 0.212  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 0.714      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.649 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.756      ; 1.521      ;
; -1.646 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.756      ; 1.524      ;
; -1.646 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.756      ; 1.524      ;
; -1.167 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.756      ; 1.503      ;
; -1.164 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.756      ; 1.506      ;
; -1.164 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.756      ; 1.506      ;
; -0.883 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.746      ; 2.277      ;
; -0.473 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.684      ;
; -0.473 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.684      ;
; -0.472 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.685      ;
; -0.472 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.685      ;
; -0.472 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.685      ;
; -0.471 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.686      ;
; -0.471 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.686      ;
; -0.470 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.687      ;
; -0.470 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.687      ;
; -0.470 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.687      ;
; -0.457 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.746      ; 2.203      ;
; -0.449 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.708      ;
; -0.370 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.743      ; 2.787      ;
; -0.160 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.746      ; 3.000      ;
; -0.136 ; clock_manager:U5|clock_25Mhz_int                                                                                                          ; clock_manager:U5|clock_25Mhz_int                                                                                                          ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; 0.000        ; 2.799      ; 3.077      ;
; 0.052  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.709      ;
; 0.052  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.709      ;
; 0.052  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.709      ;
; 0.053  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.710      ;
; 0.053  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.710      ;
; 0.054  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.711      ;
; 0.054  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.711      ;
; 0.055  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.712      ;
; 0.067  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.724      ;
; 0.070  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.727      ;
; 0.071  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.728      ;
; 0.094  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.743      ; 2.751      ;
; 0.203  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.757      ; 3.374      ;
; 0.301  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.053      ; 3.798      ;
; 0.301  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.053      ; 3.798      ;
; 0.301  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.058      ; 3.803      ;
; 0.309  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.746      ; 2.969      ;
; 0.318  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a16~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.069      ; 3.831      ;
; 0.320  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.060      ; 3.824      ;
; 0.321  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.055      ; 3.820      ;
; 0.321  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.055      ; 3.820      ;
; 0.324  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.089      ; 3.857      ;
; 0.325  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.084      ; 3.853      ;
; 0.325  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.084      ; 3.853      ;
; 0.329  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.090      ; 3.863      ;
; 0.335  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.092      ; 3.871      ;
; 0.344  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.083      ; 3.871      ;
; 0.345  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.078      ; 3.867      ;
; 0.345  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.078      ; 3.867      ;
; 0.354  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.091      ; 3.889      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                    ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                    ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                    ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                    ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                      ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                      ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                            ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.361  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|empty_dff                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.746      ; 3.521      ;
; 0.366  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                          ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.367  ; clock_manager:U5|clock_25Mhz_int                                                                                                          ; clock_manager:U5|clock_25Mhz_int                                                                                                          ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; -0.500       ; 2.799      ; 3.080      ;
; 0.368  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.062      ; 3.874      ;
; 0.379  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_datain_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.076      ; 3.899      ;
; 0.380  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_address_reg0       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.071      ; 3.895      ;
; 0.380  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.071      ; 3.895      ;
; 0.384  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.089      ; 3.917      ;
; 0.392  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_datain_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.086      ; 3.922      ;
; 0.392  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.075      ; 3.911      ;
; 0.393  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_address_reg0       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.081      ; 3.918      ;
; 0.393  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_we_reg             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.081      ; 3.918      ;
; 0.395  ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[2]                                                    ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2]                                                ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.639      ;
; 0.397  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a4~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.051      ; 3.892      ;
; 0.399  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                          ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                     ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.641      ;
; 0.400  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[11] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[11] ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.642      ;
; 0.403  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a0~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.045      ; 3.892      ;
; 0.403  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a0~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.045      ; 3.892      ;
; 0.403  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a0~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.050      ; 3.897      ;
; 0.405  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.077      ; 3.926      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.072      ; 3.922      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.056      ; 3.906      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.056      ; 3.906      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.072      ; 3.922      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.040      ; 3.890      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.061      ; 3.911      ;
; 0.407  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.035      ; 3.886      ;
; 0.407  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.035      ; 3.886      ;
; 0.412  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.034      ; 3.890      ;
; 0.413  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.029      ; 3.886      ;
; 0.413  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.029      ; 3.886      ;
; 0.414  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.092      ; 3.950      ;
; 0.415  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.087      ; 3.946      ;
; 0.415  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.087      ; 3.946      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                                                                                                                      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                             ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.339 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.087      ; 0.597      ;
; 0.352 ; cpu_v:U1|bus_vga_char[2]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.920      ; 1.463      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[7]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[7]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[5]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[5]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE          ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga:U4|TEXT_DRAWER:U3|STATE[1]            ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.608      ;
; 0.418 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.661      ;
; 0.420 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.971      ; 1.582      ;
; 0.423 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.666      ;
; 0.425 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.971      ; 1.587      ;
; 0.429 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]           ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.673      ;
; 0.436 ; cpu_v:U1|bus_vga_char[3]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.915      ; 1.542      ;
; 0.445 ; cpu_v:U1|bus_vga_char[4]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.915      ; 1.551      ;
; 0.452 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.971      ; 1.614      ;
; 0.457 ; cpu_v:U1|bus_vga_char[4]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.914      ; 1.562      ;
; 0.461 ; cpu_v:U1|bus_vga_char[1]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.895      ; 1.547      ;
; 0.464 ; cpu_v:U1|bus_vga_char[0]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.915      ; 1.570      ;
; 0.464 ; cpu_v:U1|bus_vga_char[6]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.914      ; 1.569      ;
; 0.469 ; cpu_v:U1|bus_vga_char[3]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.914      ; 1.574      ;
; 0.484 ; cpu_v:U1|bus_vga_char[6]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.915      ; 1.590      ;
; 0.489 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[3]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.971      ; 1.651      ;
; 0.494 ; cpu_v:U1|bus_vga_char[0]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.914      ; 1.599      ;
; 0.494 ; cpu_v:U1|bus_vga_char[1]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.901      ; 1.586      ;
; 0.573 ; cpu_v:U1|bus_vga_pos[2]                   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.910      ; 1.674      ;
; 0.580 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.965      ; 1.736      ;
; 0.580 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]         ; vga:U4|TEXT_DRAWER:U3|DATA[11]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.824      ;
; 0.583 ; cpu_v:U1|bus_vga_char[5]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.914      ; 1.688      ;
; 0.583 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.965      ; 1.739      ;
; 0.594 ; cpu_v:U1|bus_vga_pos[0]                   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.920      ; 1.705      ;
; 0.611 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.855      ;
; 0.612 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.856      ;
; 0.612 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.855      ;
; 0.616 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.859      ;
; 0.619 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.862      ;
; 0.621 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.864      ;
; 0.627 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.871      ;
; 0.627 ; vga:U4|TEXT_DRAWER:U3|STATE[1]            ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.870      ;
; 0.635 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.879      ;
; 0.647 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.891      ;
; 0.647 ; vga:U4|TEXT_DRAWER:U3|STATE[2]            ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.890      ;
; 0.655 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.898      ;
; 0.656 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.899      ;
; 0.657 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]          ; vga:U4|TEXT_DRAWER:U3|DATA[4]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.901      ;
; 0.657 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]          ; vga:U4|TEXT_DRAWER:U3|DATA[6]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.900      ;
; 0.657 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]          ; vga:U4|TEXT_DRAWER:U3|DATA[9]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.901      ;
; 0.657 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]         ; vga:U4|TEXT_DRAWER:U3|DATA[12]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.900      ;
; 0.658 ; cpu_v:U1|bus_vga_char[5]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.915      ; 1.764      ;
; 0.658 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]          ; vga:U4|TEXT_DRAWER:U3|DATA[1]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.902      ;
; 0.658 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]          ; vga:U4|TEXT_DRAWER:U3|DATA[5]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.901      ;
; 0.659 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]         ; vga:U4|TEXT_DRAWER:U3|DATA[18]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.901      ;
; 0.659 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]         ; vga:U4|TEXT_DRAWER:U3|DATA[16]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.903      ;
; 0.660 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]         ; vga:U4|TEXT_DRAWER:U3|DATA[17]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.902      ;
; 0.661 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]         ; vga:U4|TEXT_DRAWER:U3|DATA[20]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.903      ;
; 0.662 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]         ; vga:U4|TEXT_DRAWER:U3|DATA[19]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.904      ;
; 0.662 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]          ; vga:U4|TEXT_DRAWER:U3|DATA[0]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.905      ;
; 0.663 ; cpu_v:U1|bus_vga_pos[0]                   ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.915      ; 1.769      ;
; 0.664 ; cpu_v:U1|bus_vga_char[11]                 ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.908      ; 1.763      ;
; 0.664 ; vga:U4|TEXT_DRAWER:U3|STATE[2]            ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.907      ;
; 0.665 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.965      ; 1.821      ;
; 0.671 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.915      ;
; 0.689 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.968      ; 1.848      ;
; 0.701 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]           ; vga:U4|TEXT_DRAWER:U3|STATE[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.945      ;
; 0.702 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.968      ; 1.861      ;
; 0.703 ; cpu_v:U1|bus_vga_char[11]                 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.908      ; 1.802      ;
; 0.710 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[8] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.469      ; 1.380      ;
; 0.714 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[9] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.474      ; 1.389      ;
; 0.719 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.966      ; 1.876      ;
; 0.721 ; cpu_v:U1|bus_vga_char[10]                 ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.908      ; 1.820      ;
; 0.723 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[9]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.967      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.353 ; cpu_v:U1|videoflag                                                                         ; cpu_v:U1|videoflag              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu_v:U1|processing_instruction                                                            ; cpu_v:U1|processing_instruction ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu_v:U1|wire_RW                                                                           ; cpu_v:U1|wire_RW                ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[15]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[0]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[1]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[2]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[3]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[4]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[7]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[8]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[9]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[13]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.543 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[14]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.150      ;
; 0.579 ; cpu_v:U1|stage[7]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.822      ;
; 0.599 ; cpu_v:U1|IR[14]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.206      ;
; 0.643 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.886      ;
; 0.652 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[0]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.895      ;
; 0.679 ; cpu_v:U1|SP[1]                                                                             ; cpu_v:U1|Rn[7][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.444      ; 1.294      ;
; 0.760 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.003      ;
; 0.774 ; cpu_v:U1|stage[6]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.017      ;
; 0.781 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.024      ;
; 0.788 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.031      ;
; 0.793 ; cpu_v:U1|SP[15]                                                                            ; cpu_v:U1|Rn[7][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 1.037      ;
; 0.797 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.040      ;
; 0.809 ; cpu_v:U1|SP[11]                                                                            ; cpu_v:U1|Rn[7][11]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.090      ; 1.070      ;
; 0.816 ; cpu_v:U1|Rn[6][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.056      ; 1.043      ;
; 0.822 ; cpu_v:U1|SP[9]                                                                             ; cpu_v:U1|Rn[6][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.434      ; 1.427      ;
; 0.828 ; cpu_v:U1|PC[11]                                                                            ; cpu_v:U1|bus_RAM_ADDRESS[11]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.071      ; 1.070      ;
; 0.853 ; cpu_v:U1|SP[12]                                                                            ; cpu_v:U1|Rn[7][12]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.075      ; 1.099      ;
; 0.853 ; cpu_v:U1|IR[9]                                                                             ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.426      ; 1.450      ;
; 0.856 ; cpu_v:U1|SP[9]                                                                             ; cpu_v:U1|Rn[7][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.075      ; 1.102      ;
; 0.858 ; cpu_v:U1|Rn[3][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.433      ; 1.462      ;
; 0.875 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[15]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.000      ; 1.076      ;
; 0.875 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[9]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.000      ; 1.076      ;
; 0.877 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[4]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.000      ; 1.078      ;
; 0.881 ; cpu_v:U1|Rn[6][6]                                                                          ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.056      ; 1.108      ;
; 0.888 ; cpu_v:U1|PC[10]                                                                            ; cpu_v:U1|bus_RAM_ADDRESS[10]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.071      ; 1.130      ;
; 0.888 ; cpu_v:U1|IR[15]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.435      ; 1.494      ;
; 0.892 ; cpu_v:U1|Rn[6][3]                                                                          ; cpu_v:U1|SP[3]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.056      ; 1.119      ;
; 0.902 ; cpu_v:U1|SP[7]                                                                             ; cpu_v:U1|Rn[7][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.075      ; 1.148      ;
; 0.925 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.168      ;
; 0.931 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.174      ;
; 0.936 ; cpu_v:U1|SP[12]                                                                            ; cpu_v:U1|Rn[6][12]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.434      ; 1.541      ;
; 0.936 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.179      ;
; 0.942 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.185      ;
; 0.965 ; cpu_v:U1|SP[10]                                                                            ; cpu_v:U1|Rn[7][10]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.090      ; 1.226      ;
; 0.987 ; cpu_v:U1|END[14]                                                                           ; cpu_v:U1|bus_RAM_ADDRESS[14]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.075      ; 1.233      ;
; 0.991 ; cpu_v:U1|SP[3]                                                                             ; cpu_v:U1|Rn[7][3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.109      ; 1.271      ;
; 1.001 ; cpu_v:U1|processing_instruction                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.429      ; 1.601      ;
; 1.011 ; cpu_v:U1|SP[7]                                                                             ; cpu_v:U1|Rn[6][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.434      ; 1.616      ;
; 1.016 ; cpu_v:U1|Rn[7][6]                                                                          ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.420      ; 1.607      ;
; 1.022 ; cpu_v:U1|SP[13]                                                                            ; cpu_v:U1|Rn[7][13]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.075      ; 1.268      ;
; 1.027 ; cpu_v:U1|SP[0]                                                                             ; cpu_v:U1|Rn[7][0]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.109      ; 1.307      ;
; 1.030 ; cpu_v:U1|SP[14]                                                                            ; cpu_v:U1|Rn[7][14]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.119      ; 1.320      ;
; 1.035 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.278      ;
; 1.041 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.284      ;
; 1.046 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.289      ;
; 1.047 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.290      ;
; 1.059 ; cpu_v:U1|stage[6]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.302      ;
; 1.068 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.425      ; 1.694      ;
; 1.068 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.311      ;
; 1.073 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][3]               ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.373      ; 1.647      ;
; 1.076 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.319      ;
; 1.083 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.326      ;
; 1.087 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.330      ;
; 1.094 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|END[11]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.001      ; 1.296      ;
; 1.097 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.396      ; 1.694      ;
; 1.110 ; cpu_v:U1|SP[1]                                                                             ; cpu_v:U1|Rn[5][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.481      ; 1.762      ;
; 1.124 ; cpu_v:U1|Rn[2][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.041      ; 1.336      ;
; 1.127 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.370      ;
; 1.130 ; cpu_v:U1|resetStage                                                                        ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.087      ; 1.388      ;
; 1.132 ; cpu_v:U1|Rn[3][4]                                                                          ; cpu_v:U1|bus_vga_pos[4]         ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.070      ; 1.373      ;
; 1.143 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.386      ;
; 1.145 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.388      ;
; 1.149 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|Rn[7][10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.393      ; 1.743      ;
; 1.150 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[14]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.003      ; 1.354      ;
; 1.151 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[12]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.002      ; 1.354      ;
; 1.153 ; cpu_v:U1|Rn[1][11]                                                                         ; cpu_v:U1|SP[11]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.464      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][8]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][14]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][13]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.154 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][11]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.463      ; 1.788      ;
; 1.156 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.399      ;
; 1.160 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.434      ; 1.765      ;
; 1.162 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.405      ;
; 1.165 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[10]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.004      ; 1.370      ;
; 1.166 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[11]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.004      ; 1.371      ;
; 1.173 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[13]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.002      ; 1.376      ;
; 1.177 ; cpu_v:U1|IR[12]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.436      ; 1.784      ;
; 1.178 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 1.421      ;
; 1.182 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[3]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; -0.001     ; 1.382      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.399 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.643      ;
; 0.403 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.647      ;
; 0.523 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.767      ;
; 0.583 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.827      ;
; 0.591 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.835      ;
; 0.594 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.838      ;
; 0.606 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.850      ;
; 0.609 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.853      ;
; 0.766 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.010      ;
; 0.870 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.114      ;
; 0.873 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.117      ;
; 0.879 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.123      ;
; 0.884 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.128      ;
; 0.890 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.134      ;
; 0.896 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.140      ;
; 0.969 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.213      ;
; 0.980 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.224      ;
; 0.983 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.227      ;
; 0.994 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.238      ;
; 1.075 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.319      ;
; 1.075 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.319      ;
; 1.075 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.319      ;
; 1.174 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.418      ;
; 1.174 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.418      ;
; 1.174 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.418      ;
; 1.174 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.418      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a1                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a12                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a121                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'                                             ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[10]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[11]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[12]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[13]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[14]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[15]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][14] ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNAUX[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVSIZE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|HSYNC ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.279  ; 0.497        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.317  ; 0.503        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.317  ; 0.503        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.317  ; 0.503        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.317  ; 0.503        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.317  ; 0.503        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.317  ; 0.503        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.317  ; 0.503        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 4.009 ; 4.211 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 3.807 ; 3.944 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 3.807 ; 3.944 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -0.689 ; -0.954 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.251 ; -1.502 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.251 ; -1.502 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 10.072 ; 10.050 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 8.454  ; 8.296  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 8.397  ; 8.367  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 9.332  ; 9.165  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 8.812  ; 8.709  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 7.953  ; 7.895  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 8.463  ; 8.266  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 8.115  ; 7.982  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 8.944  ; 8.825  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 8.085  ; 7.937  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 10.072 ; 10.050 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 8.422  ; 8.267  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 8.063  ; 7.909  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 7.603  ; 7.522  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 8.173  ; 8.051  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 8.023  ; 7.877  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 9.406  ; 9.353  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.071 ; 9.790  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.432  ; 9.199  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.620  ; 9.414  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.071 ; 9.790  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.365  ; 9.222  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.426  ; 8.279  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.555  ; 7.460  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.577  ; 9.377  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.417  ; 8.263  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.188  ; 8.839  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.945  ; 9.700  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.592  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.131 ; 10.934 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.131 ; 10.934 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.301 ; 10.005 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.396 ; 10.041 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.254 ; 9.959  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.405 ; 10.153 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.770 ; 10.407 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.787  ; 9.674  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.419 ; 10.199 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.670  ; 8.483  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.666  ; 8.481  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.786  ; 9.558  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.077 ; 9.983  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.225  ; 9.026  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.449  ; 8.334  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.320  ; 9.172  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.434  ; 8.420  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.188  ; 8.968  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.626  ; 8.450  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.077 ; 9.983  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.928  ; 9.639  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.039 ; 9.749  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.152  ; 8.051  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.749  ; 8.559  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 4.417  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 7.295  ; 7.217  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 8.114  ; 7.962  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 8.058  ; 8.027  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 8.954  ; 8.793  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 8.455  ; 8.355  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 7.630  ; 7.574  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 8.120  ; 7.931  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 7.787  ; 7.658  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 8.583  ; 8.468  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 7.757  ; 7.614  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 9.713  ; 9.693  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 8.081  ; 7.931  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 7.736  ; 7.587  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 7.295  ; 7.217  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 7.843  ; 7.724  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 7.700  ; 7.559  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 9.073  ; 9.024  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.249  ; 7.154  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.052  ; 8.825  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.234  ; 9.032  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.665  ; 9.392  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.988  ; 8.847  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.086  ; 7.942  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.249  ; 7.154  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.190  ; 8.994  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.077  ; 7.925  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.817  ; 8.477  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.546  ; 9.306  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.414  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.316  ; 8.134  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.681 ; 10.487 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.884  ; 9.595  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.975  ; 9.631  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.838  ; 9.550  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.985  ; 9.739  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.336 ; 9.983  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.390  ; 9.278  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.999  ; 9.783  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.319  ; 8.136  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.316  ; 8.134  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.389  ; 9.166  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.821  ; 7.721  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.850  ; 8.656  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.106  ; 7.991  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.944  ; 8.797  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.091  ; 8.074  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.816  ; 8.600  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.276  ; 8.103  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.669  ; 9.575  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.525  ; 9.244  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.632  ; 9.350  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.821  ; 7.721  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.396  ; 8.210  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 4.241  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -8.226 ; -377.618      ;
; CLOCK_50                                                     ; -3.457 ; -1085.466     ;
; clock_manager:U5|clock_1MHz                                  ; -2.597 ; -530.706      ;
; clock_manager:U5|clock_25Mhz_int                             ; 0.052  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -1.030 ; -8.923        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.130  ; 0.000         ;
; clock_manager:U5|clock_1MHz                                  ; 0.181  ; 0.000         ;
; clock_manager:U5|clock_25Mhz_int                             ; 0.191  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -3.000 ; -1082.122     ;
; clock_manager:U5|clock_1MHz                                  ; -1.000 ; -262.000      ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.000 ; -153.000      ;
; clock_manager:U5|clock_25Mhz_int                             ; -1.000 ; -7.000        ;
+--------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                    ;
+--------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                            ; Launch Clock                ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -8.226 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.612      ;
; -8.212 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.592      ;
; -8.212 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.592      ;
; -8.212 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.592      ;
; -8.154 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.540      ;
; -8.140 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.520      ;
; -8.140 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.520      ;
; -8.140 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.520      ;
; -8.111 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.497      ;
; -8.097 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.477      ;
; -8.097 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.477      ;
; -8.097 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.477      ;
; -8.017 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.403      ;
; -8.017 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.403      ;
; -8.017 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.403      ;
; -8.017 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.403      ;
; -8.017 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.403      ;
; -8.017 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.403      ;
; -8.006 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.383      ;
; -8.006 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.383      ;
; -8.006 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.383      ;
; -8.006 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.383      ;
; -7.994 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.380      ;
; -7.992 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.372      ;
; -7.992 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.372      ;
; -7.992 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.372      ;
; -7.992 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.372      ;
; -7.992 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.372      ;
; -7.992 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.372      ;
; -7.992 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.372      ;
; -7.980 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.360      ;
; -7.980 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.360      ;
; -7.980 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.360      ;
; -7.945 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.331      ;
; -7.945 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.331      ;
; -7.945 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.331      ;
; -7.945 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.331      ;
; -7.945 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.331      ;
; -7.945 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.331      ;
; -7.934 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.311      ;
; -7.934 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.311      ;
; -7.934 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.311      ;
; -7.934 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.311      ;
; -7.930 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.316      ;
; -7.920 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.300      ;
; -7.920 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.300      ;
; -7.920 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.300      ;
; -7.920 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.300      ;
; -7.920 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.300      ;
; -7.920 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.300      ;
; -7.920 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.300      ;
; -7.909 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.295      ;
; -7.909 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.295      ;
; -7.909 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.295      ;
; -7.909 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.295      ;
; -7.909 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.295      ;
; -7.902 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.288      ;
; -7.902 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.288      ;
; -7.902 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.288      ;
; -7.902 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.288      ;
; -7.902 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.288      ;
; -7.902 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.288      ;
; -7.891 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.268      ;
; -7.891 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.268      ;
; -7.891 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.268      ;
; -7.891 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.390      ; 9.268      ;
; -7.877 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.394      ; 9.258      ;
; -7.877 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.394      ; 9.258      ;
; -7.877 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.394      ; 9.258      ;
; -7.877 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.257      ;
; -7.877 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.257      ;
; -7.877 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.257      ;
; -7.877 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.257      ;
; -7.877 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.257      ;
; -7.877 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.257      ;
; -7.877 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.257      ;
; -7.858 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.244      ;
; -7.837 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.223      ;
; -7.837 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.223      ;
; -7.837 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.223      ;
; -7.837 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.223      ;
; -7.837 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.223      ;
; -7.815 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.201      ;
; -7.805 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.394      ; 9.186      ;
; -7.805 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.394      ; 9.186      ;
; -7.805 ; cpu_v:U1|bus_vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.394      ; 9.186      ;
; -7.795 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.175      ;
; -7.795 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.175      ;
; -7.795 ; cpu_v:U1|bus_vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.393      ; 9.175      ;
; -7.794 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.180      ;
; -7.794 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.180      ;
; -7.794 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.180      ;
; -7.794 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.180      ;
; -7.794 ; cpu_v:U1|bus_vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.180      ;
; -7.785 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.171      ;
; -7.785 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.171      ;
; -7.785 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.171      ;
; -7.785 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.171      ;
; -7.785 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.171      ;
; -7.785 ; cpu_v:U1|bus_vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.399      ; 9.171      ;
+--------+---------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                                                        ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.457 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 4.098      ;
; -3.457 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 4.098      ;
; -3.455 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.355     ; 4.099      ;
; -3.443 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 4.080      ;
; -3.443 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 4.080      ;
; -3.441 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.359     ; 4.081      ;
; -3.432 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 4.073      ;
; -3.432 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 4.073      ;
; -3.430 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.355     ; 4.074      ;
; -3.418 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 4.055      ;
; -3.418 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 4.055      ;
; -3.416 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.359     ; 4.056      ;
; -3.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.363     ; 4.040      ;
; -3.404 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.363     ; 4.040      ;
; -3.402 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.360     ; 4.041      ;
; -3.387 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 4.028      ;
; -3.387 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 4.028      ;
; -3.385 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.355     ; 4.029      ;
; -3.379 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.363     ; 4.015      ;
; -3.379 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.363     ; 4.015      ;
; -3.377 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.357     ; 4.019      ;
; -3.377 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.357     ; 4.019      ;
; -3.377 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.360     ; 4.016      ;
; -3.375 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.354     ; 4.020      ;
; -3.373 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 4.010      ;
; -3.373 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 4.010      ;
; -3.371 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.359     ; 4.011      ;
; -3.369 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.349     ; 4.019      ;
; -3.369 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.349     ; 4.019      ;
; -3.368 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.369     ; 3.998      ;
; -3.368 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.369     ; 3.998      ;
; -3.367 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.346     ; 4.020      ;
; -3.366 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.366     ; 3.999      ;
; -3.352 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.357     ; 3.994      ;
; -3.352 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.357     ; 3.994      ;
; -3.350 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.354     ; 3.995      ;
; -3.346 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.382     ; 3.963      ;
; -3.346 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.382     ; 3.963      ;
; -3.346 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.379     ; 3.966      ;
; -3.345 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.376     ; 3.968      ;
; -3.345 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.376     ; 3.968      ;
; -3.344 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.349     ; 3.994      ;
; -3.344 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.349     ; 3.994      ;
; -3.343 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.373     ; 3.969      ;
; -3.343 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.369     ; 3.973      ;
; -3.343 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.369     ; 3.973      ;
; -3.342 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.346     ; 3.995      ;
; -3.341 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.366     ; 3.974      ;
; -3.338 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.389     ; 3.948      ;
; -3.338 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.389     ; 3.948      ;
; -3.336 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.386     ; 3.949      ;
; -3.334 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.363     ; 3.970      ;
; -3.334 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.363     ; 3.970      ;
; -3.333 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.319     ; 4.013      ;
; -3.333 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.319     ; 4.013      ;
; -3.333 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 3.974      ;
; -3.333 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 3.974      ;
; -3.332 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.344     ; 3.987      ;
; -3.332 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.344     ; 3.987      ;
; -3.332 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.360     ; 3.971      ;
; -3.331 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.316     ; 4.014      ;
; -3.331 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.355     ; 3.975      ;
; -3.330 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.341     ; 3.988      ;
; -3.326 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 3.967      ;
; -3.326 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.358     ; 3.967      ;
; -3.324 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.355     ; 3.968      ;
; -3.321 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.382     ; 3.938      ;
; -3.321 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.382     ; 3.938      ;
; -3.321 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.379     ; 3.941      ;
; -3.320 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.376     ; 3.943      ;
; -3.320 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.376     ; 3.943      ;
; -3.319 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 3.956      ;
; -3.319 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 3.956      ;
; -3.318 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.340     ; 3.977      ;
; -3.318 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.340     ; 3.977      ;
; -3.318 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.373     ; 3.944      ;
; -3.317 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.359     ; 3.957      ;
; -3.316 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.337     ; 3.978      ;
; -3.313 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.389     ; 3.923      ;
; -3.313 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.389     ; 3.923      ;
; -3.312 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a9~portb_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.385     ; 3.926      ;
; -3.312 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 3.949      ;
; -3.312 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.362     ; 3.949      ;
; -3.311 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.386     ; 3.924      ;
; -3.310 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.359     ; 3.950      ;
; -3.308 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.319     ; 3.988      ;
; -3.308 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.319     ; 3.988      ;
; -3.307 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.357     ; 3.949      ;
; -3.307 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.357     ; 3.949      ;
; -3.307 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.344     ; 3.962      ;
; -3.307 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.344     ; 3.962      ;
; -3.306 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.316     ; 3.989      ;
; -3.305 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.354     ; 3.950      ;
; -3.305 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.341     ; 3.963      ;
; -3.303 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.326     ; 3.976      ;
; -3.301 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a14~portb_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.381     ; 3.919      ;
; -3.299 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.349     ; 3.949      ;
; -3.299 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.349     ; 3.949      ;
; -3.298 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.369     ; 3.928      ;
; -3.298 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.369     ; 3.928      ;
+--------+-----------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'                                                                                                                                                                         ;
+--------+--------------------------------------------------------------------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                      ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.597 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[2][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.001     ; 3.573      ;
; -2.570 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[2][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.044     ; 3.503      ;
; -2.563 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[1][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.195     ; 3.345      ;
; -2.536 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[1][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.238     ; 3.275      ;
; -2.535 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.245     ; 3.267      ;
; -2.528 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.245     ; 3.260      ;
; -2.528 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.183     ; 3.322      ;
; -2.523 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 3.437      ;
; -2.519 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.246     ; 3.250      ;
; -2.513 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 3.427      ;
; -2.506 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.001     ; 3.482      ;
; -2.502 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.229     ; 3.250      ;
; -2.497 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.064     ; 3.410      ;
; -2.494 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.239     ; 3.232      ;
; -2.494 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.172     ; 3.299      ;
; -2.489 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; 0.010      ; 3.476      ;
; -2.485 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.218     ; 3.244      ;
; -2.480 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.047     ; 3.410      ;
; -2.478 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.232     ; 3.223      ;
; -2.476 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|Rn[3][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.192     ; 3.261      ;
; -2.474 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a93  ; cpu_v:U1|Rn[4][13]           ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.244     ; 3.207      ;
; -2.472 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.245     ; 3.204      ;
; -2.472 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.211     ; 3.238      ;
; -2.472 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.057     ; 3.392      ;
; -2.469 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.245     ; 3.201      ;
; -2.467 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 3.379      ;
; -2.465 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.245     ; 3.197      ;
; -2.465 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.183     ; 3.259      ;
; -2.463 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.036     ; 3.404      ;
; -2.462 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.247     ; 3.192      ;
; -2.459 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.245     ; 3.191      ;
; -2.458 ; cpu_v:U1|stage[1]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.863      ;
; -2.458 ; cpu_v:U1|stage[1]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.863      ;
; -2.458 ; cpu_v:U1|stage[1]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.863      ;
; -2.456 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 3.383      ;
; -2.456 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.246     ; 3.187      ;
; -2.454 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a88  ; cpu_v:U1|Rn[2][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.037     ; 3.394      ;
; -2.452 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.183     ; 3.246      ;
; -2.450 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.029     ; 3.398      ;
; -2.449 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|Rn[3][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.235     ; 3.191      ;
; -2.445 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|Rn[1][4]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.240     ; 3.182      ;
; -2.444 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.222     ; 3.199      ;
; -2.443 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.246     ; 3.174      ;
; -2.439 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.229     ; 3.187      ;
; -2.435 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.172     ; 3.240      ;
; -2.431 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.239     ; 3.169      ;
; -2.431 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.172     ; 3.236      ;
; -2.428 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a67  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.197     ; 3.208      ;
; -2.426 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.229     ; 3.174      ;
; -2.422 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.040     ; 3.359      ;
; -2.422 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.218     ; 3.181      ;
; -2.420 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a88  ; cpu_v:U1|Rn[1][8]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.231     ; 3.166      ;
; -2.418 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a39  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.244     ; 3.151      ;
; -2.418 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.239     ; 3.156      ;
; -2.417 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a84  ; cpu_v:U1|Rn[1][4]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.161     ; 3.233      ;
; -2.416 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 3.330      ;
; -2.416 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.185     ; 3.208      ;
; -2.415 ; cpu_v:U1|stage[7]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.820      ;
; -2.415 ; cpu_v:U1|stage[7]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.820      ;
; -2.415 ; cpu_v:U1|stage[7]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.820      ;
; -2.415 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.232     ; 3.160      ;
; -2.413 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.247     ; 3.143      ;
; -2.409 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|Rn[1][0]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.255     ; 3.131      ;
; -2.409 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.211     ; 3.175      ;
; -2.409 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a34  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.218     ; 3.168      ;
; -2.409 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 3.323      ;
; -2.409 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.001     ; 3.385      ;
; -2.408 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a32  ; cpu_v:U1|Rn[3][0]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.255     ; 3.130      ;
; -2.406 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a67  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.015     ; 3.368      ;
; -2.402 ; cpu_v:U1|stage[6]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.807      ;
; -2.402 ; cpu_v:U1|stage[6]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.807      ;
; -2.402 ; cpu_v:U1|stage[6]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.807      ;
; -2.402 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.243     ; 3.136      ;
; -2.402 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102 ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.232     ; 3.147      ;
; -2.401 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a77  ; cpu_v:U1|Rn[4][13]           ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.259     ; 3.119      ;
; -2.400 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.064     ; 3.313      ;
; -2.399 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a82  ; cpu_v:U1|PC[10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.247     ; 3.129      ;
; -2.397 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a97  ; cpu_v:U1|Rn[4][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.258     ; 3.116      ;
; -2.396 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.232     ; 3.141      ;
; -2.396 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a39  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 3.311      ;
; -2.396 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a35  ; cpu_v:U1|PC[11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.211     ; 3.162      ;
; -2.394 ; cpu_v:U1|stage[2]                                                                    ; cpu_v:U1|Rn[7][15]           ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.087     ; 2.794      ;
; -2.394 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120 ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.003     ; 3.368      ;
; -2.392 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113 ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.247     ; 3.122      ;
; -2.390 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a33  ; cpu_v:U1|Rn[4][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.196     ; 3.171      ;
; -2.389 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a72  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.228     ; 3.138      ;
; -2.388 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115 ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.233     ; 3.132      ;
; -2.387 ; cpu_v:U1|stage[0]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.792      ;
; -2.387 ; cpu_v:U1|stage[0]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.792      ;
; -2.387 ; cpu_v:U1|stage[0]                                                                    ; cpu_v:U1|bus_RAM_ADDRESS[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.500        ; -0.082     ; 2.792      ;
; -2.383 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a49  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.047     ; 3.313      ;
; -2.382 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a2   ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.251     ; 3.108      ;
; -2.381 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a65  ; cpu_v:U1|Rn[4][1]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.259     ; 3.099      ;
; -2.380 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a68  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 3.296      ;
; -2.377 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a37  ; cpu_v:U1|PC[12]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.215     ; 3.139      ;
; -2.375 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18  ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.057     ; 3.295      ;
; -2.375 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|Rn[1][0]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.182     ; 3.170      ;
; -2.375 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|PC[14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; 0.010      ; 3.362      ;
; -2.374 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a74  ; cpu_v:U1|PC[15]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 3.301      ;
; -2.374 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0   ; cpu_v:U1|Rn[3][0]            ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.182     ; 3.169      ;
+--------+--------------------------------------------------------------------------------------+------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.052 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.893      ;
; 0.100 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.845      ;
; 0.103 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.842      ;
; 0.116 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.829      ;
; 0.120 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.825      ;
; 0.131 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.814      ;
; 0.163 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.782      ;
; 0.168 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.777      ;
; 0.177 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.768      ;
; 0.177 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.768      ;
; 0.177 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.768      ;
; 0.177 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.768      ;
; 0.177 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.768      ;
; 0.194 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.751      ;
; 0.199 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.746      ;
; 0.247 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.698      ;
; 0.247 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.698      ;
; 0.247 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.698      ;
; 0.247 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.698      ;
; 0.345 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.600      ;
; 0.399 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.546      ;
; 0.404 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.541      ;
; 0.413 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.532      ;
; 0.481 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.464      ;
; 0.564 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.381      ;
; 0.568 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.377      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                                                                                             ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.030 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 0.741      ;
; -1.027 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 0.744      ;
; -1.027 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 0.744      ;
; -0.628 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.543      ; 1.134      ;
; -0.451 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 1.552      ; 0.820      ;
; -0.448 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 1.552      ; 0.823      ;
; -0.448 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 1.552      ; 0.823      ;
; -0.408 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.349      ;
; -0.407 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.350      ;
; -0.407 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.350      ;
; -0.407 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.350      ;
; -0.407 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.350      ;
; -0.407 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.350      ;
; -0.407 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.350      ;
; -0.406 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.351      ;
; -0.406 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.351      ;
; -0.404 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.353      ;
; -0.394 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.363      ;
; -0.374 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.538      ; 1.383      ;
; -0.257 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.543      ; 1.505      ;
; -0.120 ; clock_manager:U5|clock_25Mhz_int                             ; clock_manager:U5|clock_25Mhz_int                                                                                                    ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; 0.000        ; 1.582      ; 1.681      ;
; -0.008 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 1.543      ; 1.254      ;
; 0.001  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|empty_dff                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.543      ; 1.763      ;
; 0.019  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_1_dff                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.543      ; 1.781      ;
; 0.040  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.729      ; 2.008      ;
; 0.047  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.750      ; 2.036      ;
; 0.057  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.716      ; 2.012      ;
; 0.059  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a16~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.732      ; 2.030      ;
; 0.059  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.749      ; 2.047      ;
; 0.062  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.748      ; 2.049      ;
; 0.063  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.759      ; 2.061      ;
; 0.067  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.751      ; 2.057      ;
; 0.072  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.744      ; 2.055      ;
; 0.072  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.744      ; 2.055      ;
; 0.072  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a0~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.746      ; 2.057      ;
; 0.073  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.749      ; 2.061      ;
; 0.074  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.741      ; 2.054      ;
; 0.074  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.751      ; 2.064      ;
; 0.074  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.741      ; 2.054      ;
; 0.074  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.743      ; 2.056      ;
; 0.075  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.746      ; 2.060      ;
; 0.076  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.718      ; 2.033      ;
; 0.077  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.710      ; 2.026      ;
; 0.077  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.716      ; 2.032      ;
; 0.077  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.735      ; 2.051      ;
; 0.077  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.750      ; 2.066      ;
; 0.080  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.751      ; 2.070      ;
; 0.080  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.746      ; 2.065      ;
; 0.081  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.738      ; 2.058      ;
; 0.082  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.735      ; 2.056      ;
; 0.082  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.735      ; 2.056      ;
; 0.082  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.737      ; 2.058      ;
; 0.082  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.738      ; 2.059      ;
; 0.082  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.740      ; 2.061      ;
; 0.083  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a16~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.732      ; 2.054      ;
; 0.085  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.731      ; 2.055      ;
; 0.085  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.731      ; 2.055      ;
; 0.085  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.733      ; 2.057      ;
; 0.086  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.725      ; 2.050      ;
; 0.089  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.738      ; 2.066      ;
; 0.091  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.716      ; 2.046      ;
; 0.091  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.746      ; 2.076      ;
; 0.091  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.748      ; 2.078      ;
; 0.091  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.716      ; 2.046      ;
; 0.091  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a3~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.718      ; 2.048      ;
; 0.093  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.759      ; 2.091      ;
; 0.093  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.761      ; 2.093      ;
; 0.095  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a21~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.706      ; 2.040      ;
; 0.098  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.748      ; 2.085      ;
; 0.098  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.692      ; 2.029      ;
; 0.105  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a30~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.711      ; 2.055      ;
; 0.105  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.746      ; 2.090      ;
; 0.105  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.748      ; 2.092      ;
; 0.106  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.735      ; 2.080      ;
; 0.107  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.553      ; 1.879      ;
; 0.108  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a4~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.713      ; 2.060      ;
; 0.108  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.737      ; 2.084      ;
; 0.109  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.752      ; 2.100      ;
; 0.112  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a0~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.705      ; 2.056      ;
; 0.112  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.725      ; 2.076      ;
; 0.115  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.719      ; 2.073      ;
; 0.115  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.729      ; 2.083      ;
; 0.116  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.543      ; 1.878      ;
; 0.118  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.717      ; 2.074      ;
; 0.119  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a4~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.713      ; 2.071      ;
; 0.119  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a4~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.715      ; 2.073      ;
; 0.119  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a6~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.692      ; 2.050      ;
; 0.120  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.738      ; 2.097      ;
; 0.120  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.740      ; 2.099      ;
; 0.121  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a8~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.701      ; 2.061      ;
; 0.121  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.751      ; 2.111      ;
; 0.123  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.685      ; 2.047      ;
; 0.124  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.697      ; 2.060      ;
; 0.129  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a25~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.678      ; 2.046      ;
; 0.130  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.692      ; 2.061      ;
; 0.130  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.720      ; 2.089      ;
; 0.132  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.720      ; 2.091      ;
; 0.133  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.692      ; 2.064      ;
; 0.133  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.692      ; 2.064      ;
; 0.133  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a4~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.697      ; 2.069      ;
+--------+--------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                                                                                                                      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                             ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.130 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.558      ; 0.792      ;
; 0.136 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.558      ; 0.798      ;
; 0.143 ; cpu_v:U1|bus_vga_char[2]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.510      ; 0.757      ;
; 0.149 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.558      ; 0.811      ;
; 0.162 ; cpu_v:U1|bus_vga_char[4]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.504      ; 0.770      ;
; 0.162 ; cpu_v:U1|bus_vga_char[3]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.504      ; 0.770      ;
; 0.170 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|YP[3]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.558      ; 0.832      ;
; 0.175 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.178 ; cpu_v:U1|bus_vga_char[0]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.504      ; 0.786      ;
; 0.180 ; cpu_v:U1|bus_vga_char[6]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.504      ; 0.788      ;
; 0.181 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[7]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[7]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[5]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[5]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE          ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga:U4|TEXT_DRAWER:U3|STATE[1]            ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]          ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]           ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; cpu_v:U1|bus_vga_char[6]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.503      ; 0.795      ;
; 0.190 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; cpu_v:U1|bus_vga_char[4]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.503      ; 0.798      ;
; 0.192 ; cpu_v:U1|bus_vga_char[1]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.487      ; 0.783      ;
; 0.196 ; cpu_v:U1|bus_vga_char[3]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.503      ; 0.803      ;
; 0.199 ; cpu_v:U1|bus_vga_char[1]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.494      ; 0.797      ;
; 0.206 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.330      ;
; 0.212 ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]           ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.336      ;
; 0.214 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.338      ;
; 0.223 ; cpu_v:U1|bus_vga_char[0]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.503      ; 0.830      ;
; 0.244 ; cpu_v:U1|bus_vga_pos[0]                   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.510      ; 0.858      ;
; 0.248 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.551      ; 0.903      ;
; 0.250 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.551      ; 0.905      ;
; 0.256 ; cpu_v:U1|bus_vga_char[5]                  ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.503      ; 0.863      ;
; 0.258 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[8] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.695      ;
; 0.261 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[9] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.327      ; 0.702      ;
; 0.261 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[9] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.698      ;
; 0.262 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[8] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.699      ;
; 0.272 ; cpu_v:U1|bus_vga_pos[2]                   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.497      ; 0.873      ;
; 0.272 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[9] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.709      ;
; 0.280 ; cpu_v:U1|bus_vga_char[5]                  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.504      ; 0.888      ;
; 0.280 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[5] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.322      ; 0.716      ;
; 0.284 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[8] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.721      ;
; 0.286 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.552      ; 0.942      ;
; 0.289 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.552      ; 0.945      ;
; 0.289 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[6] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.713      ;
; 0.290 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[7] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.714      ;
; 0.290 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[4] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.714      ;
; 0.290 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[2] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.714      ;
; 0.290 ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]         ; vga:U4|TEXT_DRAWER:U3|DATA[11]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.414      ;
; 0.291 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[5] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.715      ;
; 0.291 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[3] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.715      ;
; 0.291 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.715      ;
; 0.292 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.551      ; 0.947      ;
; 0.292 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[1] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.310      ; 0.716      ;
; 0.295 ; cpu_v:U1|bus_vga_pos[0]                   ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.504      ; 0.903      ;
; 0.296 ; cpu_v:U1|bus_vga_char[11]                 ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.500      ; 0.900      ;
; 0.298 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|XP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.552      ; 0.954      ;
; 0.303 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[3] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.740      ;
; 0.303 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[2] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.740      ;
; 0.303 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.740      ;
; 0.304 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[7] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.741      ;
; 0.304 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[6] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.741      ;
; 0.304 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[4] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.741      ;
; 0.304 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[1] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.741      ;
; 0.307 ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.431      ;
; 0.308 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.041      ; 0.433      ;
; 0.309 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[4] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.746      ;
; 0.309 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]   ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.041      ; 0.434      ;
; 0.312 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.749      ;
; 0.312 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.436      ;
; 0.314 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[7] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.751      ;
; 0.315 ; cpu_v:U1|bus_vga_char[12]                 ; vga:U4|TEXT_DRAWER:U3|PREVSIZE                                                      ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.552      ; 0.971      ;
; 0.315 ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]            ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.439      ;
; 0.315 ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]            ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.439      ;
; 0.317 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0] ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[5] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.323      ; 0.754      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.181 ; cpu_v:U1|videoflag                                                                         ; cpu_v:U1|videoflag              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu_v:U1|processing_instruction                                                            ; cpu_v:U1|processing_instruction ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu_v:U1|wire_RW                                                                           ; cpu_v:U1|wire_RW                ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[15]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[0]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[1]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[2]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[3]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[4]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[7]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[8]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[9]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[13]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.241 ; cpu_v:U1|definingVariables                                                                 ; cpu_v:U1|PC[14]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.557      ;
; 0.279 ; cpu_v:U1|stage[7]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.407      ;
; 0.296 ; cpu_v:U1|IR[14]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.612      ;
; 0.324 ; cpu_v:U1|SP[1]                                                                             ; cpu_v:U1|Rn[7][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.235      ; 0.643      ;
; 0.324 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.452      ;
; 0.324 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[0]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.452      ;
; 0.365 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.493      ;
; 0.373 ; cpu_v:U1|stage[6]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.501      ;
; 0.375 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[15]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.047      ; 0.536      ;
; 0.375 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[9]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.047      ; 0.536      ;
; 0.378 ; cpu_v:U1|SP[15]                                                                            ; cpu_v:U1|Rn[7][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.504      ;
; 0.378 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[4]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.047      ; 0.539      ;
; 0.380 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.508      ;
; 0.383 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.511      ;
; 0.387 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.515      ;
; 0.391 ; cpu_v:U1|SP[9]                                                                             ; cpu_v:U1|Rn[6][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.229      ; 0.704      ;
; 0.393 ; cpu_v:U1|Rn[3][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.229      ; 0.706      ;
; 0.396 ; cpu_v:U1|SP[11]                                                                            ; cpu_v:U1|Rn[7][11]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.054      ; 0.534      ;
; 0.397 ; cpu_v:U1|PC[11]                                                                            ; cpu_v:U1|bus_RAM_ADDRESS[11]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.041      ; 0.522      ;
; 0.398 ; cpu_v:U1|Rn[6][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.037      ; 0.519      ;
; 0.412 ; cpu_v:U1|SP[12]                                                                            ; cpu_v:U1|Rn[7][12]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.043      ; 0.539      ;
; 0.413 ; cpu_v:U1|SP[9]                                                                             ; cpu_v:U1|Rn[7][9]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.043      ; 0.540      ;
; 0.424 ; cpu_v:U1|IR[9]                                                                             ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.222      ; 0.730      ;
; 0.429 ; cpu_v:U1|PC[10]                                                                            ; cpu_v:U1|bus_RAM_ADDRESS[10]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.041      ; 0.554      ;
; 0.430 ; cpu_v:U1|IR[15]                                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.231      ; 0.745      ;
; 0.433 ; cpu_v:U1|SP[7]                                                                             ; cpu_v:U1|Rn[7][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.043      ; 0.560      ;
; 0.440 ; cpu_v:U1|Rn[6][3]                                                                          ; cpu_v:U1|SP[3]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.037      ; 0.561      ;
; 0.440 ; cpu_v:U1|Rn[6][6]                                                                          ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.037      ; 0.561      ;
; 0.455 ; cpu_v:U1|SP[12]                                                                            ; cpu_v:U1|Rn[6][12]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.229      ; 0.768      ;
; 0.466 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.263      ; 0.843      ;
; 0.469 ; cpu_v:U1|SP[10]                                                                            ; cpu_v:U1|Rn[7][10]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.054      ; 0.607      ;
; 0.471 ; cpu_v:U1|SP[7]                                                                             ; cpu_v:U1|Rn[6][7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.229      ; 0.784      ;
; 0.477 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.605      ;
; 0.478 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|END[11]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.049      ; 0.641      ;
; 0.480 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.608      ;
; 0.482 ; cpu_v:U1|END[14]                                                                           ; cpu_v:U1|bus_RAM_ADDRESS[14]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.046      ; 0.612      ;
; 0.482 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][3]               ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.240      ; 0.836      ;
; 0.482 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.610      ;
; 0.485 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.613      ;
; 0.491 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.254      ; 0.859      ;
; 0.494 ; cpu_v:U1|SP[3]                                                                             ; cpu_v:U1|Rn[7][3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.065      ; 0.643      ;
; 0.496 ; cpu_v:U1|processing_instruction                                                            ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.226      ; 0.806      ;
; 0.498 ; cpu_v:U1|Rn[7][6]                                                                          ; cpu_v:U1|SP[6]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.219      ; 0.801      ;
; 0.504 ; cpu_v:U1|SP[13]                                                                            ; cpu_v:U1|Rn[7][13]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.043      ; 0.631      ;
; 0.505 ; cpu_v:U1|SP[0]                                                                             ; cpu_v:U1|Rn[7][0]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.065      ; 0.654      ;
; 0.511 ; cpu_v:U1|SP[14]                                                                            ; cpu_v:U1|Rn[7][14]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.063      ; 0.658      ;
; 0.512 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|Rn[7][10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.252      ; 0.878      ;
; 0.514 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[6]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.642      ;
; 0.516 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[14]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.049      ; 0.679      ;
; 0.518 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[12]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.049      ; 0.681      ;
; 0.520 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[10]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.051      ; 0.685      ;
; 0.521 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[11]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.051      ; 0.686      ;
; 0.527 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[3]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.047      ; 0.688      ;
; 0.529 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][5]               ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.263      ; 0.906      ;
; 0.529 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.657      ;
; 0.530 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[13]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.049      ; 0.693      ;
; 0.531 ; cpu_v:U1|SP[1]                                                                             ; cpu_v:U1|Rn[5][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.252      ; 0.867      ;
; 0.531 ; cpu_v:U1|stage[6]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.659      ;
; 0.536 ; cpu_v:U1|stage[1]                                                                          ; cpu_v:U1|stage[2]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.664      ;
; 0.538 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|Rn[7][11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.252      ; 0.904      ;
; 0.541 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.669      ;
; 0.543 ; cpu_v:U1|resetStage                                                                        ; cpu_v:U1|resetStage             ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.050      ; 0.677      ;
; 0.543 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[3]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.671      ;
; 0.544 ; cpu_v:U1|stage[2]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.672      ;
; 0.545 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|END[7]                 ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.047      ; 0.706      ;
; 0.546 ; cpu_v:U1|stage[0]                                                                          ; cpu_v:U1|stage[4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.674      ;
; 0.548 ; cpu_v:U1|stage[4]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.676      ;
; 0.551 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|END[10]                ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.049      ; 0.714      ;
; 0.552 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0] ; cpu_v:U1|Rn[7][14]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.261      ; 0.927      ;
; 0.574 ; cpu_v:U1|Rn[2][5]                                                                          ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.027      ; 0.685      ;
; 0.577 ; cpu_v:U1|stage[5]                                                                          ; cpu_v:U1|stage[7]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.705      ;
; 0.580 ; cpu_v:U1|Rn[3][4]                                                                          ; cpu_v:U1|bus_vga_pos[4]         ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.041      ; 0.705      ;
; 0.580 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[1] ; cpu_v:U1|Rn[7][10]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.252      ; 0.946      ;
; 0.584 ; cpu_v:U1|SP[15]                                                                            ; cpu_v:U1|Rn[6][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.247      ; 0.915      ;
; 0.584 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|SP[5]                  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.229      ; 0.897      ;
; 0.586 ; cpu_v:U1|Rn[1][11]                                                                         ; cpu_v:U1|SP[11]                 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.244      ; 0.914      ;
; 0.590 ; cpu_v:U1|SP[15]                                                                            ; cpu_v:U1|Rn[2][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.232      ; 0.906      ;
; 0.591 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2] ; cpu_v:U1|Rn[7][11]              ; CLOCK_50                    ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.254      ; 0.959      ;
; 0.592 ; cpu_v:U1|stage[3]                                                                          ; cpu_v:U1|stage[5]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.044      ; 0.720      ;
; 0.594 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][8]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.241      ; 0.919      ;
; 0.594 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][14]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.241      ; 0.919      ;
; 0.594 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][13]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.241      ; 0.919      ;
; 0.594 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][15]              ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.241      ; 0.919      ;
; 0.594 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][4]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.241      ; 0.919      ;
; 0.594 ; cpu_v:U1|IR[7]                                                                             ; cpu_v:U1|Rn[2][1]               ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.241      ; 0.919      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.191 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.317      ;
; 0.194 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.320      ;
; 0.259 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.385      ;
; 0.289 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.415      ;
; 0.294 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.420      ;
; 0.298 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.424      ;
; 0.301 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.427      ;
; 0.305 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.431      ;
; 0.369 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.495      ;
; 0.438 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.564      ;
; 0.448 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.574      ;
; 0.451 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.578      ;
; 0.454 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.581      ;
; 0.501 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.627      ;
; 0.504 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.630      ;
; 0.514 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.641      ;
; 0.517 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.643      ;
; 0.568 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.694      ;
; 0.568 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.694      ;
; 0.568 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.694      ;
; 0.568 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.694      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_we_reg        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'                                             ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|END[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|IR[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|PC[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[0][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[1][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[2][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu_v:U1|Rn[3][14] ;
+--------+--------------+----------------+------------+-----------------------------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNAUX[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVSIZE        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|HSYNC ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 2.324 ; 2.614 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.950 ; 2.750 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.950 ; 2.750 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -0.395 ; -0.751 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.679 ; -1.358 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.679 ; -1.358 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 6.000 ; 6.338 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 4.852 ; 5.068 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 4.835 ; 5.089 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 5.298 ; 5.592 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 5.025 ; 5.290 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 4.580 ; 4.789 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 4.790 ; 5.001 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 4.658 ; 4.856 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 5.125 ; 5.392 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 4.621 ; 4.814 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 6.000 ; 6.338 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 4.804 ; 5.030 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 4.624 ; 4.804 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 4.388 ; 4.553 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 4.690 ; 4.892 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 4.593 ; 4.783 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 5.646 ; 5.911 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.777 ; 6.006 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.433 ; 5.616 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.572 ; 5.774 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.777 ; 6.006 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.429 ; 5.637 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.905 ; 5.030 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.458 ; 4.521 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.527 ; 5.735 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.910 ; 5.030 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.244 ; 5.380 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.766 ; 5.967 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 2.725 ;       ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.371 ; 6.708 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.371 ; 6.708 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.880 ; 6.126 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.915 ; 6.137 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.836 ; 6.079 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.957 ; 6.222 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.122 ; 6.389 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.663 ; 5.909 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.983 ; 6.252 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.061 ; 5.177 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.051 ; 5.170 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.573 ; 5.802 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.808 ; 6.093 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.292 ; 5.489 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.943 ; 5.078 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.396 ; 5.595 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.963 ; 5.136 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.263 ; 5.442 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.999 ; 5.144 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.808 ; 6.093 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.666 ; 5.872 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.766 ; 5.972 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.775 ; 4.886 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.107 ; 5.234 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;       ; 2.819 ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 4.227 ; 4.385 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 4.672 ; 4.879 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 4.654 ; 4.898 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 5.098 ; 5.380 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 4.836 ; 5.090 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 4.409 ; 4.610 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 4.611 ; 4.813 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 4.485 ; 4.675 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 4.933 ; 5.190 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 4.447 ; 4.633 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 5.810 ; 6.136 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 4.624 ; 4.840 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 4.451 ; 4.624 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 4.227 ; 4.385 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 4.515 ; 4.709 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 4.423 ; 4.605 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 5.469 ; 5.726 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.295 ; 4.353 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.231 ; 5.405 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.366 ; 5.557 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.561 ; 5.778 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.228 ; 5.425 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.724 ; 4.843 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.295 ; 4.353 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.320 ; 5.518 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.729 ; 4.842 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.052 ; 5.180 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.551 ; 5.741 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 2.638 ;       ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.863 ; 4.975 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.130 ; 6.451 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.659 ; 5.892 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.693 ; 5.904 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.616 ; 5.847 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.734 ; 5.986 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.892 ; 6.147 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.450 ; 5.684 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.759 ; 6.015 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.874 ; 4.983 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.863 ; 4.975 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.363 ; 5.581 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.598 ; 4.702 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.094 ; 5.281 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.759 ; 4.887 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.195 ; 5.384 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.778 ; 4.942 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.066 ; 5.236 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.813 ; 4.950 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.589 ; 5.862 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.453 ; 5.649 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.550 ; 5.745 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.598 ; 4.702 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.918 ; 5.037 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;       ; 2.726 ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                            ;
+---------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                                         ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                                              ; -18.320   ; -1.839  ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                                                     ; -7.789    ; -1.839  ; N/A      ; N/A     ; -3.000              ;
;  clock_manager:U5|clock_1MHz                                  ; -5.988    ; 0.181   ; N/A      ; N/A     ; -1.285              ;
;  clock_manager:U5|clock_25Mhz_int                             ; -0.949    ; 0.191   ; N/A      ; N/A     ; -1.285              ;
;  clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -18.320   ; 0.130   ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                                               ; -5159.063 ; -13.62  ; 0.0      ; 0.0     ; -2654.478           ;
;  CLOCK_50                                                     ; -2977.789 ; -13.620 ; N/A      ; N/A     ; -2112.208           ;
;  clock_manager:U5|clock_1MHz                                  ; -1247.141 ; 0.000   ; N/A      ; N/A     ; -336.670            ;
;  clock_manager:U5|clock_25Mhz_int                             ; -4.441    ; 0.000   ; N/A      ; N/A     ; -8.995              ;
;  clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -929.692  ; 0.000   ; N/A      ; N/A     ; -196.605            ;
+---------------------------------------------------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 4.338 ; 4.411 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.152 ; 4.538 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.152 ; 4.538 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -0.395 ; -0.751 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.679 ; -1.358 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.679 ; -1.358 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 11.149 ; 11.285 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 9.319  ; 9.250  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 9.256  ; 9.345  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 10.253 ; 10.223 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 9.711  ; 9.720  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 8.791  ; 8.804  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 9.313  ; 9.235  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 8.961  ; 8.906  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 9.852  ; 9.830  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 8.928  ; 8.856  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 11.149 ; 11.285 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 9.281  ; 9.216  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 8.892  ; 8.816  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 8.420  ; 8.391  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 9.028  ; 8.983  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 8.848  ; 8.796  ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 10.430 ; 10.501 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.982 ; 10.869 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.322 ; 10.221 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.527 ; 10.444 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.982 ; 10.869 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.245 ; 10.242 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.245  ; 9.198  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.320  ; 8.286  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.481 ; 10.400 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.245  ; 9.170  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.048 ; 9.913  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.871 ; 10.740 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.020  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.121 ; 12.156 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.121 ; 12.156 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.234 ; 11.108 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.309 ; 11.169 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.186 ; 11.065 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.336 ; 11.278 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.714 ; 11.557 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.706 ; 10.743 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.358 ; 11.335 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.515  ; 9.405  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.513  ; 9.407  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.668 ; 10.631 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.006 ; 11.104 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.091 ; 10.041 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.278  ; 9.251  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.208 ; 10.192 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.251  ; 9.349  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.039 ; 9.984  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.464  ; 9.381  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.006 ; 11.104 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.832 ; 10.724 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.973 ; 10.812 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.961  ; 8.945  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.595  ; 9.487  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 4.935  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; LEDR[*]   ; clock_manager:U5|clock_1MHz                                  ; 4.227 ; 4.385 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[0]  ; clock_manager:U5|clock_1MHz                                  ; 4.672 ; 4.879 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[1]  ; clock_manager:U5|clock_1MHz                                  ; 4.654 ; 4.898 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[2]  ; clock_manager:U5|clock_1MHz                                  ; 5.098 ; 5.380 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[3]  ; clock_manager:U5|clock_1MHz                                  ; 4.836 ; 5.090 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[4]  ; clock_manager:U5|clock_1MHz                                  ; 4.409 ; 4.610 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[5]  ; clock_manager:U5|clock_1MHz                                  ; 4.611 ; 4.813 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[6]  ; clock_manager:U5|clock_1MHz                                  ; 4.485 ; 4.675 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[7]  ; clock_manager:U5|clock_1MHz                                  ; 4.933 ; 5.190 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[8]  ; clock_manager:U5|clock_1MHz                                  ; 4.447 ; 4.633 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[9]  ; clock_manager:U5|clock_1MHz                                  ; 5.810 ; 6.136 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[10] ; clock_manager:U5|clock_1MHz                                  ; 4.624 ; 4.840 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[11] ; clock_manager:U5|clock_1MHz                                  ; 4.451 ; 4.624 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[12] ; clock_manager:U5|clock_1MHz                                  ; 4.227 ; 4.385 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[13] ; clock_manager:U5|clock_1MHz                                  ; 4.515 ; 4.709 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[14] ; clock_manager:U5|clock_1MHz                                  ; 4.423 ; 4.605 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  LEDR[15] ; clock_manager:U5|clock_1MHz                                  ; 5.469 ; 5.726 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.295 ; 4.353 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.231 ; 5.405 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.366 ; 5.557 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.561 ; 5.778 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.228 ; 5.425 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.724 ; 4.843 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.295 ; 4.353 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.320 ; 5.518 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.729 ; 4.842 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.052 ; 5.180 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.551 ; 5.741 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 2.638 ;       ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.863 ; 4.975 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.130 ; 6.451 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.659 ; 5.892 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.693 ; 5.904 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.616 ; 5.847 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.734 ; 5.986 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.892 ; 6.147 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.450 ; 5.684 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.759 ; 6.015 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.874 ; 4.983 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.863 ; 4.975 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.363 ; 5.581 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.598 ; 4.702 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.094 ; 5.281 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.759 ; 4.887 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.195 ; 5.384 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.778 ; 4.942 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.066 ; 5.236 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.813 ; 4.950 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.589 ; 5.862 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.453 ; 5.649 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.550 ; 5.745 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.598 ; 4.702 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.918 ; 5.037 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;       ; 2.726 ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; PS2_DAT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_CLK                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LEDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                           ;
+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------+----------+
; CLOCK_50                                                     ; CLOCK_50                                                     ; 6370       ; 1179     ; 0        ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; CLOCK_50                                                     ; 3459       ; 0        ; 0        ; 0        ;
; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50                                                     ; 1          ; 1        ; 0        ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; 92897      ; 1180     ; 0        ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|clock_1MHz                                  ; 4410       ; 0        ; 0        ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|clock_1MHz                                  ; 9952       ; 5570     ; 16       ; 36       ;
; clock_manager:U5|clock_25Mhz_int                             ; clock_manager:U5|clock_25Mhz_int                             ; 29         ; 0        ; 0        ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 94         ; 0        ; 0        ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1272963733 ; 0        ; 0        ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4670       ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                            ;
+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------+----------+
; CLOCK_50                                                     ; CLOCK_50                                                     ; 6370       ; 1179     ; 0        ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; CLOCK_50                                                     ; 3459       ; 0        ; 0        ; 0        ;
; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50                                                     ; 1          ; 1        ; 0        ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; 92897      ; 1180     ; 0        ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|clock_1MHz                                  ; 4410       ; 0        ; 0        ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|clock_1MHz                                  ; 9952       ; 5570     ; 16       ; 36       ;
; clock_manager:U5|clock_25Mhz_int                             ; clock_manager:U5|clock_25Mhz_int                             ; 29         ; 0        ; 0        ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 94         ; 0        ; 0        ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1272963733 ; 0        ; 0        ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4670       ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 185   ; 185  ;
; Unconstrained Output Ports      ; 49    ; 49   ;
; Unconstrained Output Port Paths ; 49    ; 49   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Mar 09 22:02:54 2017
Info: Command: quartus_sta AP9 -c AP9
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AP9.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_1MHz clock_manager:U5|clock_1MHz
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_25Mhz_int clock_manager:U5|clock_25Mhz_int
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.320            -929.692 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -7.789           -2977.789 CLOCK_50 
    Info (332119):    -5.988           -1247.141 clock_manager:U5|clock_1MHz 
    Info (332119):    -0.949              -4.441 clock_manager:U5|clock_25Mhz_int 
Info (332146): Worst-case hold slack is -1.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.839             -13.620 CLOCK_50 
    Info (332119):     0.389               0.000 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):     0.402               0.000 clock_manager:U5|clock_1MHz 
    Info (332119):     0.431               0.000 clock_manager:U5|clock_25Mhz_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2112.208 CLOCK_50 
    Info (332119):    -1.285            -336.670 clock_manager:U5|clock_1MHz 
    Info (332119):    -1.285            -196.605 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -1.285              -8.995 clock_manager:U5|clock_25Mhz_int 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.413
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.413            -824.898 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -7.006           -2647.548 CLOCK_50 
    Info (332119):    -5.381           -1125.753 clock_manager:U5|clock_1MHz 
    Info (332119):    -0.745              -3.422 clock_manager:U5|clock_25Mhz_int 
Info (332146): Worst-case hold slack is -1.649
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.649             -11.653 CLOCK_50 
    Info (332119):     0.339               0.000 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):     0.353               0.000 clock_manager:U5|clock_1MHz 
    Info (332119):     0.399               0.000 clock_manager:U5|clock_25Mhz_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2079.384 CLOCK_50 
    Info (332119):    -1.285            -336.670 clock_manager:U5|clock_1MHz 
    Info (332119):    -1.285            -196.605 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -1.285              -8.995 clock_manager:U5|clock_25Mhz_int 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.226
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.226            -377.618 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -3.457           -1085.466 CLOCK_50 
    Info (332119):    -2.597            -530.706 clock_manager:U5|clock_1MHz 
    Info (332119):     0.052               0.000 clock_manager:U5|clock_25Mhz_int 
Info (332146): Worst-case hold slack is -1.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.030              -8.923 CLOCK_50 
    Info (332119):     0.130               0.000 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):     0.181               0.000 clock_manager:U5|clock_1MHz 
    Info (332119):     0.191               0.000 clock_manager:U5|clock_25Mhz_int 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1082.122 CLOCK_50 
    Info (332119):    -1.000            -262.000 clock_manager:U5|clock_1MHz 
    Info (332119):    -1.000            -153.000 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -1.000              -7.000 clock_manager:U5|clock_25Mhz_int 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 575 megabytes
    Info: Processing ended: Thu Mar 09 22:03:00 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


