<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:44.3744</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.03.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0039489</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원의 단일체로 집적된 나노리본 기반 메모리 및 컴퓨팅</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MONOLITHICALLY INTEGRATED  NANORIBBON-BASED MEMORY AND COMPUTE</inventionTitleEng><openDate>2022.11.25</openDate><openNumber>10-2022-0156434</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.03.28</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 30/394</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2020.01.01)</ipcDate><ipcNumber>G06F 117/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 고밀도 3차원(3D) 동적 랜덤 액세스 메모리(DRAM)를 실현하기 위해 저온 산화물 본딩을 사용하여 컴퓨팅 로직에 본딩된 다층 메모리 구조를 포함하는 IC 장치가 본 명세서에 설명된다. 예시적인 장치는 컴퓨팅 다이, 다층 메모리 구조, 및 컴퓨팅 다이를 다층 메모리 구조에 연결하는 산화물 본딩 인터페이스를 포함한다. 산화물 본딩 인터페이스는 금속 상호연결부, 및 금속 상호연결부를 둘러싸고 컴퓨팅 다이를 메모리 구조에 본딩하는 산화물 재료를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 장치로서,컴퓨팅 다이와,적층형 메모리- 상기 적층형 메모리는, 제1 반도체 나노리본, 상기 제1 나노리본 위에 적층된 제2 반도체 나노리본, 상기 제1 반도체 나노리본 및 상기 제2 반도체 나노리본 각각의 제1 소스 또는 드레인(S/D) 영역 및 제2 S/D 영역, 상기 제1 나노리본의 상기 제1 S/D 영역과 상기 제2 S/D 영역 사이의 상기 제1 나노리본의 일부를 적어도 부분적으로 둘러싸는 제1 게이트 스택, 상기 제2 나노리본의 상기 제1 S/D 영역과 상기 제2 S/D 영역 사이의 상기 제2 나노리본의 일부를 적어도 부분적으로 둘러싸는 제2 게이트 스택, 및 상기 제1 나노리본의 상기 제1 S/D 영역 및 상기 제2 나노리본의 상기 제1 S/D 영역 각각에 연결된 비트라인을 포함함 -와,상기 적층형 메모리와 상기 컴퓨팅 다이를 본딩하기 위한 본딩 재료를 포함하는 본딩 인터페이스와,상기 컴퓨팅 다이와 상기 적층형 메모리 사이에서 상기 본딩 재료를 통해 연장되는 복수의 상호연결부를 포함하는IC 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 상호연결부 중 하나 이상은 상기 컴퓨팅 다이와 상기 적층형 메모리 사이에서 데이터 신호를 전송하기 위한 것인IC 장치.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 상호연결부 중 하나 이상은 상기 컴퓨팅 다이로부터 상기 적층형 메모리로 전력을 전송하는 것인IC 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 본딩 재료는 상기 컴퓨팅 다이의 제1 면과 상기 적층형 메모리의 제1 면을 본딩하고, 상기 컴퓨팅 다이는 상기 컴퓨팅 다이의 상기 제1 면 반대편에 있는 상기 컴퓨팅 다이의 제2 면 상의 제1 지지 구조를 더 포함하는IC 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 적층형 메모리는 상기 적층형 메모리의 제1 면 반대편에 있는 상기 적층형 메모리의 제2 면 상의 제2 지지 구조를 더 포함하는IC 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 본딩 재료는 산소, 질소 및 탄소 중 하나 이상과 조합된 실리콘을 포함하는IC 장치.</claim></claimInfo><claimInfo><claim>7. 제1항 또는 제6항에 있어서,상기 본딩 재료는 상기 컴퓨팅 다이의 절연 재료를 상기 적층형 메모리의 절연 재료에 본딩하는IC 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 및 제2 반도체 나노리본은 상기 적층형 메모리의 지지 구조에 실질적으로 평행한 방향으로 연장되고,상기 비트라인은 상기 지지 구조에 실질적으로 수직인 방향으로 연장되는IC 장치.</claim></claimInfo><claimInfo><claim>9. 제8에 있어서,상기 적층형 메모리 장치는 상기 제1 게이트 스택에 전기적으로 결합된 제1 게이트 콘택트 및 상기 제2 게이트 스택에 전기적으로 결합된 제2 게이트 콘택트를 더 포함하고, 상기 제1 게이트 콘택트는 상기 지지 구조의 제1 영역 위에 있고 상기 제2 게이트 콘택트는 상기 지지 구조의 제2 영역 위에 있으며, 상기 제2 영역은 상기 제1 영역과 다르고 겹치지 않는IC 장치.</claim></claimInfo><claimInfo><claim>10. 집적 회로(IC) 장치로서,컴퓨팅 다이와, 제1 메모리 층과, 상기 제1 메모리 층을 상기 컴퓨팅 다이에 연결하는 제1 본딩 인터페이스- 상기 제1 본딩 인터페이스는 상기 제1 메모리 층을 상기 컴퓨팅 다이에 본딩하기 위한 제1 본딩 재료 및 상기 제1 본딩 재료를 통해 연장되는 제1 복수의 상호연결부를 포함함 -와, 상기 제1 메모리 층을 상기 제2 메모리 층에 연결하는 제2 본딩 인터페이스- 상기 제2 본딩 인터페이스는 상기 제1 메모리 층을 상기 제2 메모리 층에 본딩하기 위한 제2 본딩 재료 및 상기 제2 본딩 재료를 통해 연장되는 제2 복수의 상호연결부를 포함함 -를 포함하는IC 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 복수의 상호연결부 중 하나 이상은 상기 컴퓨팅 다이와 상기 제1 메모리 층 사이에서 데이터 신호를 전송하기 위한 것이고, 상기 제2 복수의 상호연결부 중 하나 이상은 상기 제1 메모리 층과 상기 제2 메모리 층 사이에서 데이터 신호를 전송하기 위한 것인IC 장치.</claim></claimInfo><claimInfo><claim>12. 제10항 또는 제11항에 있어서,상기 제1 복수의 상호연결부 중 하나 이상은 전력을 상기 컴퓨팅 다이로부터 상기 제1 메모리 층으로 전달하기 위한 것인IC 장치.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 제1 메모리 층은 복수의 메모리 셀을 포함하고, 개별 메모리 셀은 트랜지스터 및 상기 트랜지스터의 일부에 결합된 커패시터를 포함하는IC 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 트랜지스터는 제1 소스 또는 드레인(S/D) 영역, 제2 S/D 영역, 및 상기 제1 S/D 영역과 상기 제2 S/D 영역 사이의 채널 영역을 포함하고,상기 커패시터는 상기 제1 S/D 콘택트를 통해 상기 제1 S/D 영역에 결합되고,상기 개별 메모리 셀은 상기 제2 S/D 영역에 결합된 제2 S/D 콘택트를 더 포함하고, 상기 채널 영역은 상기 제2 S/D 콘택트와 상기 커패시터 사이의 층에 있는IC 장치.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 트랜지스터는 제1 소스 또는 드레인(S/D) 영역, 제2 S/D 영역, 및 상기 제1 S/D 영역과 상기 제2 S/D 영역 사이의 채널 영역을 포함하고, 상기 커패시터는 상기 제1 S/D 콘택트를 통해 상기 제1 S/D 영역에 결합되고, 상기 개별 메모리 셀은 상기 제2 S/D 영역에 결합된 제2 S/D 콘택트를 더 포함하고, 상기 제1 S/D 콘택트 및 상기 제2 S/D 콘택트는 동일한 층에 있는IC 장치.</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서,제3 메모리 층과,상기 제2 메모리 층을 상기 제3 메모리 층에 결합하는 제3 본딩 인터페이스를 더 포함하고,상기 제3 본딩 인터페이스는 상기 제2 메모리 층을 상기 제3 메모리 층에 본딩하기 위한 제3 본딩 재료 및 상기 제3 본딩 재료를 통해 연장되는 제3 복수의 상호연결부를 포함하는IC 장치.</claim></claimInfo><claimInfo><claim>17. 제10항에 있어서,상기 제1 본딩 인터페이스는 상기 컴퓨팅 다이의 절연 재료를 상기 제1 메모리 층의 절연 재료에 본딩하고, 상기 제2 본딩 인터페이스는 상기 제1 메모리 층의 절연 재료를 상기 제2 메모리 층의 절연 재료에 본딩하는IC 장치.</claim></claimInfo><claimInfo><claim>18. 결합된 메모리 및 컴퓨팅 장치로서,컴퓨팅 다이와, 다층 메모리 구조와, 상기 컴퓨팅 다이를 상기 다층 메모리 구조에 연결하는 산화물 본딩 인터페이스를 포함하되,상기 산화물 본딩 인터페이스는  상기 컴퓨팅 다이를 상기 다층 메모리 구조에 결합하는 복수의 금속 상호연결부와, 상기 복수의 금속 상호연결부를 둘러싸는 산화물 재료를 포함하고,상기 산화물 재료는 상기 컴퓨팅 다이를 상기 다층 메모리 구조에 본딩하는결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 복수의 금속 상호연결부 중 하나 이상은 상기 컴퓨팅 다이와 상기 다층 메모리 구조 사이에서 데이터 신호를 전송하기 위한 것인결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,상기 복수의 상호연결부 중 하나 이상은 상기 컴퓨팅 다이로부터 상기 다층 메모리 구조로 전력을 전송하기 위한 것인결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>21. 제18항에 있어서,상기 산화물 재료는 실리콘을 포함하는결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>22. 제18항에 있어서,상기 산화물 재료는 상기 컴퓨팅 다이의 절연 재료를 상기 다층 메모리 구조의 절연 재료에 본딩하는결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>23. 제18항에 있어서,상기 다층 메모리 구조는 제1 반도체 나노리본 및 상기 제1 반도체 나노리본 위에 적층된 제2 반도체 나노리본을 포함하는결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>24. 제18항에 있어서, 상기 다층 메모리 구조는,제1 메모리 층과,제2 메모리 층과, 상기 제1 메모리 층을 상기 제2 메모리 층에 결합하는 제2 산화물 본딩 인터페이스를 포함하는결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 제2 산화물 본딩 인터페이스는,상기 제1 메모리 층을 상기 제2 메모리 층에 결합하는 제2 복수의 금속 상호연결부와,상기 제2 복수의 금속 상호연결부를 둘러싸는 제2 산화물 재료를 포함하되,상기 제2 산화물 재료는 상기 제1 메모리 층을 상기 제2 메모리 층에 본딩하는결합된 메모리 및 컴퓨팅 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 오리건주 ***** 포틀...</address><code> </code><country> </country><engName>GOMES, Wilfred</engName><name>곰스 윌프레드</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포...</address><code> </code><country> </country><engName>HUANG, Cheng-Ying</engName><name>후앙 쳉-잉</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 힐스보로...</address><code> </code><country> </country><engName>AGRAWAL, Ashish</engName><name>아가왈 애쉬</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 비...</address><code> </code><country> </country><engName>DEWEY, Gilbert W.</engName><name>드웨이 길버트 더블유</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포틀...</address><code> </code><country> </country><engName>KAVALIEROS, Jack T.</engName><name>카발리에로스 잭 티</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 힐스보로 아...</address><code> </code><country> </country><engName>SHARMA, Abhishek A.</engName><name>샤르마 아비셰크 에이</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 비버...</address><code> </code><country> </country><engName>RACHMADY, Willy</engName><name>라츠마디 윌리</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.05.18</priorityApplicationDate><priorityApplicationNumber>17/323,425</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.03.30</receiptDate><receiptNumber>1-1-2022-0341947-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2022.04.06</receiptDate><receiptNumber>9-1-2022-9003915-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.03.28</receiptDate><receiptNumber>1-1-2025-0353432-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.03.28</receiptDate><receiptNumber>1-1-2025-0353482-28</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220039489.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fc55c9e6bfd0d4df24e23e62435b7a656f0e89c2eea607487e4b8067387ebb0b992a4fca83ec1464eb00e5a0d729a46b21ff91428dd11ae6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfdf4e990dff1d20257e60aafc90a3c3be4cd84aa6de8afd0d0610436f7f0770e403c1efc6714cd5b89efacb5b52a740eb4fcf98a9de78a5c1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>