結構化客製積體電路邏輯合成及實體合成之研究 
“Development of logic and physical synthesis tools for structured ASICs” 
計畫編號：NSC96-2221-E-155-070 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：劉一宇  元智大學資訊工程學系  助理教授 
 
一、 摘要 
中文摘要 
結構化客製積體電路(structured ASIC)設
計流程為近年來所提出介於傳統標準單元式
(standard cell-based)設計流程及場效可程式化
邏輯陣列(FPGA)設計流程間之一種新半導體
製作流程。該製作流程保留部份彈性給晶片設
計者，提供已預先製作完成之可配置導孔邏輯
區塊(via configurable logic block, VCLB)及已
預先製作完成之規律性繞線，晶片設計者僅需
配置少數幾層導孔及繞線，即可產生出多樣性
之邏輯電路，因而大幅降低光罩之數量及成
本。本計劃將從電子設計自動化的角度來探討
結構化客製積體電路設計自動化之相關議題： 
1. 邏輯合成：由於每一個 VCLB 所能提
供之邏輯函式庫及內部繞線種類有限，功能切
割、技術映成和打包技術將成為影響電路面積
之重要關鍵。此外在進行有限繞線資源之邏輯
合成時，可繞線能力(routability)也成為一個需
要及早被考量之議題。因此我們將根據 VCLB
之特性，發展相對應之邏輯合成演算法。 
2. 實體合成：由於 structured ASIC 內部
的多數規律性繞線已預先製作完成，我們需要
妥善運用這些已經現存之資源以避免資源浪
費同時增加可繞線能力。因此在實體合成階段
時，需要同時考量佈局問題與繞線問題，以兼
顧預先製作完成之繞線資源。此外我們需要將
部份未被使用之導線重新調整，以降低導線間
之耦合雜訊及增進整體信號完整性。 
3.  最佳化：由於 VCLB 之設計將主導整
體電路之效能，我們需要提供有效之演算法以
評估 VCLB 之設計同時對該設計進行電路效
能及功率消耗之最佳化。 
我們相信，透過我們所提出的邏輯合成和
實體合成演算法，將針對資源使用率、可繞線
能力及信號完整性提出有效解決方案，預期能
有益於 structured ASIC 整合設計平台之發展。 
 
英文摘要 
Structured ASIC design flow is one of the 
modern VLSI design flows proposed in recent 
years. The design flow lies between the 
conventional standard cell-based design flow 
and the FPGA design flow. One major advantage 
of the structured ASIC is that the vendor 
provides a set of the pre-fabricated via 
configurable logic blocks (VCLB) as well as the 
pre-fabricated regular routing wires for IC 
designers. In circuit design, IC designers 
configure the in-block-vias to produce different 
kinds of logic functions. Hence, only few 
numbers of masks, which specify the 
configurable vias and additional routing wires, 
are required for a new design. In this project, we 
motivate to explore the synthesis techniques as 
well as to implement CAD tools for structured 
ASIC design. We will focus on the following 
A. 邏輯合成、可配置邏輯區塊技術映成
與打包 
由於結構化客製積體電路提供 VCLB 做
為邏輯區塊打包之用，為了有效運用每一個
VCLB 以減少設計電路之面積，我們需要針對
VCLB 所能提供之邏輯函數種類及特性進行
最佳化。然而每一個 VCLB 所能提供之邏輯函
數種類及內部繞線種類有限，在完成邏輯合成
及技術映成後，更需要在可完成內部繞線的重
要前提下，將可完成繞線的邏輯區塊打包，以
進一步提升邏輯區塊的使用率。然而使用傳統
設計流程進行邏輯合成時，無法有效達成高可
繞線能力(routability)之技術映成及邏輯區塊
打包，因此我們需要針對不同 VCLB 之特性，
發展邏輯合成演算法。 
B. 結構化客製積體電路佈局 
在傳統標準單元式設計流程中，電路佈局
將決定線段之範圍區塊(bounding box)，進而影
響繞線長度(routing wire length)及路徑延遲時
間(path delay time)，同時也將影響可繞線能
力。在結構化客製積體電路中，多數規律性繞
線已預先製作完成，僅保留有限繞線資源及導
孔供晶片設計者彈性使用。因此在結構化客製
積體電路設計流程中，佈局問題對於可繞線能
力的影響將遠超過傳統標準單元式設計流
程。因此在電路佈局階段時，傳統效能導向及
可繞線能力導向之電路佈局演算法將無法根
據結構化客製積體電路的特性進行電路佈
局，我們需要因應結構化客製積體電路之可配
置能力(configurability)，以便提升設計電路之
可繞線能力及電路效能。 
C. 結構化客製積體電路繞線 
由於多數規律性繞線在結構化客製積體
電路中已預先製作完成，我們在電路繞線時，
需要妥善運用這些現存之資源以避免資源浪
費同時增加可繞線能力。至於部份未被使用的
導線則會被棄置，而這些被棄置的導線，將大
幅增加導線間的耦合電容，而對整體信號完整
性造成影響。根據 ITRS 的資料，在低於 130nm
的深次微米(deep submicron)製程下，繞線所造
成的延遲時間將佔整體電路延遲時間的 70%
以上，使得繞線品質將主導電路效能優劣。由
於導線距離隨著半導體製程技術進步而縮
小，使耦合電容及電感對整條導線的影響相對
提升。根據 EE Times 的資料，耦合電容佔全
部導線電容之比率隨著製程尺寸(feature size)
縮小而上升。因此我們需要針對結構化客製積
體電路提出合適的電路繞線演算法。 
 
四、研究方法及成果 
我們將逐年建立結構化客製積體電路之
設計自動化流程，該流程包含結構化客製積體
電路邏輯合成、可配置邏輯區塊技術映成與打
包、電路佈局、電路繞線及電路最佳化。自動
化流程請參考圖一。 
 
 
圖一：結構化客製積體電路設計自動化之流程 
 
為了提高結構化客製積體電路之效能，我
們 提 出 雙 軌 繞 線 架 構  (dual-rail routing 
architecture) 以 得 到 比 傳 統 單 繞 線 架 構 
(single-wire routing architecture)少的訊號傳輸
延遲時間、較低的電磁雜訊和較低的功率消
耗，相關實驗結果請參考下列圖表[17]。 
 
表二：雙軌架構結構化客製電路之效能改進比率 
 
 
 
五、結論與討論 
近年來，光罩 (mask)成本佔 IC 設計開銷
比重不斷攀升，導致 IC 製造最低獲利的門檻
產量亦不斷提高。為了有效解決此一問題，結
構化客製電路將提供中低產量的 IC 設計之選
擇。為了提升結構化客製電路設計型式的競爭
力，我們針對其特性分別在邏輯合成、區塊佈
置及電路繞線三個主題研究有效的演算法。根
據目前的研究結果，採用 dual-rail 繞線架構的
結構化客製電路將能提升約 13%的電路效
能。本研究的相關研究結果已有一篇發表於
DATE 2008，目前仍在整理繞線及佈局之結
果，計畫在暑假期間整理投稿至 TODAES。 
 
六、參考文獻 
1. EE Times – http://www.eetimes.com/ 
2. ITRS Roadmap – http://www.itrs.net/ 
3. N. Sherwani, P. Sawkar, “Layout driven synthesis or 
synthesis driven layout?”, Proceedings of VLSI 
Design, 4-7 Jan. 1998, pp.44-47 
4. K. C. Wu, Y. W. Tsai, “Structured ASIC, evolution or 
revolution?”, Proceedings of the International 
Symposium on Physical Design, 2004, pp.103-106 
5. Y. Ran, M. Marek-Sadowska, “Via-Configurable 
Routing Architectures and Fast Design Mappability 
Estimation for Regular Fabrics”, Proceedings of Intl. 
Conf. Computer Aided Design, 2005, pp.25-32 
6. L. Macchiarulo, C. F Caccamo, D. Pandini, “A 
Comparison Between Mask- and Field-Programmable 
Routing Structures on Industrial FPGA Architectures”, 
Proceedings of the 14th ACM Great Lakes symposium 
on VLSI, 2004, pp.436-439 
7. T. Zhang, S. S. Sapatnekar, “Buffering Global 
Interconnects in Structured ASIC Design”, 
Proceedings of the ASP-DAC, 2005, pp.23-26 
8. N. V. Shenoy, J. Kawa, R, Camposano, “Design 
automation for mask programmable fabrics”, 
Proceedings of Design Automation Conference, 2004, 
pp.192-197 
9. T. Okamoto, T. Kimoto, N. Maeda , “Design 
methodology and tools for NEC electronics' structured 
ASIC ISSP”, Proceedings of the International 
Symposium on Physical Design, 2004, pp.90-96 
10. L. Pileggi, H. Schmit, A. J. Strojwas, P. 
Gopalakrishnan, V. Kheterpal, A. Koorapaty, C. Patel, 
V. Rovner, K. Y. Tong, “Exploring Regular Fabrics to 
Optimize the Performance-cost Trade-off”, 
Proceedings of Design Automation Conference, 2003, 
pp.782-787 
11. J. L. Wong, F. Kourshanfar, M. Potkonjak, “Flexible 
ASIC: Shared Masking for Multiple Media 
Processors”, Proceedings of Design Automation 
Conference, 2005, pp.909-914 
12. A. Koorapaty, V. Chandra, K. Y. Tong, C. Patel, L. 
Pileggi, H. Schmit, “Heterogeneous Programmable 
Logic Block Architectures”, Proceedings of Design, 
Automation and Test in Europe Conference, 2003, pp. 
1118-1119 
13. R. Yajun, M. Marek-Sadowska, “On Designing Via 
Configurable Cell Blocks for Regular Fabrics”, 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC-96-2221-E-155-070 
計畫名稱 結構化客製積體電路邏輯合成及實體合成之研究 
出國人員姓名 
服務機關及職稱 
元智大學 資訊工程學系 劉一宇 助理教授 
會議時間地點 2008/3/10~2008/3/14 德國 慕尼黑 
會議名稱 Design, Automation and Test in Europe (設計、自動化暨測試全歐會議) 
發表論文題目 Wire Sizing Alternative - An Uniform Dual-rail Routing Architecture 
 
一、參加會議經過 
 
今年的設計、自動化暨測試全歐會議(Design, Automation and Test in Europe)於三月十日至
十四日在德國的慕尼黑舉行。本會議為世界三大最高水準之半導體設計自動化會議之
一，三個會議的舉辦地點分別在歐洲、美洲及亞洲，舉辦時間則分散在春季、夏季及冬
季。根據本次大會秘書處在開幕時所提供的數據，全歐會議參與人數近五千人，今年的
會議計有八百三十九篇的論文投稿，論文接受率低於 30%，也代表本會議的品質。此次
會議有許多與本人研究領域相關的議程及展覽，幫助我們更進一步瞭解本領域與半導體
產業的關聯性。以下是本人的會議參訪報告： 
 
三月十日： 
本日為大會之付費課程(Tutorial)。本人報名參加兩場課程： 
上午 G1: Power-aware testing and test strategies for low power devices：探討低功率消耗的
IC測試相關議題。防止在電路測試時的過大功率消耗造成良率之下降。 
下午 G2: Soft errors: System effects, protection techniques, and case studies：隨著積體電路
製程不斷縮小，soft error的發生機率也逐漸增加。為了維持電路系統的可靠度，本 tutorial
探討 soft error對系統設計的影響及預防因應之道。 
 
三月十一日： 
本日有兩場非常精彩的大會主題演講。 
Keynote Speech 1: Designing micro/nano systems for a safer and healthier tomorrow 
Keynote Speech 2: Perspective on embedded systems: Challenges, solutions, and research 
priorities. 
內容述及當今半導體的發展需朝向無線網路、生物醫學及嵌入式系統設計等多方領域整
合，才有新的發展契機。 
 
三月十二日：論文發表 
由本人碩士班學生陳福偉進行論文發表(Interactive Presentation)，在過程中遇見以前認識
