El mÃ³dulo Divisor_F genera una seÃ±al de reloj mÃ¡s lenta a partir del reloj de 50â€¯MHz de la tarjeta DE10-Lite, permitiendo ejecutar el procesador a una velocidad observable para efectos de depuraciÃ³n o interacciÃ³n manual (por ejemplo, ver cÃ³mo cambian salidas en LEDs paso a paso).

âš™ï¸ Funcionalidad:
Recibe como entrada una seÃ±al de reloj rÃ¡pida (clk_in, tÃ­picamente 50â€¯MHz) y un reset (rst).

Genera como salida una seÃ±al de reloj dividida (clk_out) a una frecuencia mÃ¡s baja (por ejemplo, 25â€¯MHz, 1â€¯Hz, etc., segÃºn la configuraciÃ³n interna).

ğŸ”Œ Puertos:
Entradas:

clk_in: Reloj principal del sistema (50â€¯MHz).

rst: SeÃ±al de reinicio (activo en alto o bajo, segÃºn implementaciÃ³n).

Salida:

clk_out: Reloj dividido para sincronizar otros mÃ³dulos (como el CPU).

ğŸ› ï¸ AplicaciÃ³n:
Usado principalmente para desacoplar la velocidad del procesador respecto a la del reloj fÃ­sico de la FPGA, facilitando el anÃ¡lisis de estados internos en pruebas prÃ¡cticas.

ğŸ“¦ RecomendaciÃ³n:
Este divisor puede adaptarse fÃ¡cilmente ajustando el contador interno si se requiere una frecuencia de reloj aÃºn mÃ¡s lenta.
