# ProcessadorV2 - Simula√ß√£o em Verilog

Este projeto cont√©m a implementa√ß√£o de um processador simples em Verilog, com testes automatizados e visualiza√ß√£o das simula√ß√µes.

## Estrutura do Projeto

```
ProcessadorV1/
‚îú‚îÄ‚îÄ fonte/              # M√≥dulos Verilog (alu.v, registrador.v, etc.)
‚îú‚îÄ‚îÄ testbench.v         # Arquivo de teste que inclui os m√≥dulos
‚îú‚îÄ‚îÄ Makefile            # Script para compilar, executar e abrir GTKWave
‚îú‚îÄ‚îÄ build/              # Arquivos gerados (output, .vcd)
‚îî‚îÄ‚îÄ README.md           # Este arquivo
```

## Pr√©-requisitos

- [Icarus Verilog](http://iverilog.icarus.com/)
- [GTKWave](http://gtkwave.sourceforge.net/)

## Como usar
1. **Edite o arquivo `instruction_memory.v`**:
   - Localize a se√ß√£o comentada `// Programa vai aqui`
   - Insira suas instru√ß√µes no formato:
     ```verilog
     16'h0000: instruction = 16'b101_000_0000000101;  // LDI r0, 5
     16'h0001: instruction = 16'b000_000_001_0000000; // ADD r0, r1
     16'h0002: instruction = 16'b011_000_0000000000;   // HALT
     ```
   - Mantenha o `default` no final para instru√ß√µes n√£o definidas
     
2. **Formato das instru√ß√µes**:
   - Use o formato: `16'h[ENDERE√áO]: instruction = 16'b[OPCODE][OPERANDOS];`
   - Endere√ßos devem ser sequenciais (0x0000, 0x0001, etc.)
   - Inclua um `HLT` (011) no final do programa

## Conjunto de Instru√ß√µes

| Instru√ß√£o | Opcode | Formato | Opera√ß√£o | Explica√ß√£o |
|-----------|--------|---------|----------|------------|
| **REP Rx, Ry** | `111` | Tipo R | Rx ‚Üê [Ry] | Copia o valor de Ry para Rx |
| **LDI Rx, #D** | `101` | Tipo I | Rx ‚Üê D | Carrega valor imediato no registrador |
| **ADD Rx, Ry** | `000` | Tipo R | Rx ‚Üê [Rx] + [Ry] | Soma os valores de Rx e Ry |
| **SUB Rx, Ry** | `001` | Tipo R | Rx ‚Üê [Rx] - [Ry] | Subtrai Ry de Rx |
| **NAN Rx, Ry** | `010` | Tipo R | Rx ‚Üê [Rx] ~& [Ry] | Opera√ß√£o NAND bit a bit |
| **OUT Rx** | `100` | Tipo O | Bus ‚Üê [Rx] | Mostra valor de Rx no barramento |
| **BNE Rx, #D** | `110` | Tipo I | Se Rx ‚â† D: PC ‚Üê PC + D | Salto condicional |
| **HLT** | `011` | Tipo O | Para execu√ß√£o | Finaliza o processador |

### Formatos de Instru√ß√£o:

1. **Tipo R (Registrador)**:
   ```
   15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
   | Opcode |  Rx  |  Ry  |   N√£o usado (000000)   |
   ```

2. **Tipo I (Imediato)**:
   ```
   15 14 13 12 11 10 09 08 07 06 05 04 03 02 01 00
   | Opcode |  Rx  |         Valor Imediato       |
   ```

### Exemplo de Codifica√ß√£o:
```verilog
// ADD r1, r2 ‚Üí 000 001 010 0000000
16'b000_001_010_0000000

// LDI r3, 5 ‚Üí 101 011 0000000101
16'b101_011_0000000101

// BNE -3 ‚Üí 110 000 1111111101 (complemento de 2)
16'b110_000_1111111101;
```

Observa√ß√µes:
- Os valores entre colchetes `[]` indicam o conte√∫do do registrador
- O deslocamento em JMP/BNE usa complemento de 2 para saltos negativos
- O campo imediato √© sign-extendido quando necess√°rio

### Compilar e executar a simula√ß√£o

```bash
make
```

### Visualizar a simula√ß√£o no GTKWave

```bash
make wave
```

### Limpar arquivos gerados

```bash
make clean
```

## Detalhes

- O `Makefile` compila apenas o `testbench.v`, que inclui os m√≥dulos da pasta `fonte/`.
- Os arquivos gerados (`output` e `.vcd`) s√£o salvos dentro da pasta `build/`.

---

Feito por Renan üò∏
