{"ast":null,"code":"const quizData={lecture1:{title:\"Chapter 1: Logic Gates\",questions:[{id:\"l1q1\",question:\"What is the output of an AND gate if both inputs are 1?\",options:[\"0\",\"1\",\"Undefined\",\"Depends on the gate type\"],correctAnswer:1},{id:\"l1q2\",question:\"Which gate is known as a universal gate?\",options:[\"AND\",\"OR\",\"NAND\",\"NOT\"],correctAnswer:2},{id:\"l1q3\",question:\"What is the output of a NOT gate if the input is 0?\",options:[\"0\",\"1\",\"Undefined\",\"Depends on the gate type\"],correctAnswer:1},{id:\"l1q4\",question:\"How many possible input combinations are there for a 3-input XOR gate?\",options:[\"4\",\"8\",\"16\",\"32\"],correctAnswer:1},{id:\"l1q5\",question:\"What is the Boolean expression for an OR gate with inputs A and B?\",options:[\"A · B\",\"A + B\",\"A ⊕ B\",\"A' + B'\"],correctAnswer:1},{id:\"l1q6\",question:\"Which gate produces a HIGH output only when all inputs are HIGH?\",options:[\"OR\",\"AND\",\"NAND\",\"NOR\"],correctAnswer:1},{id:\"l1q7\",question:\"What is the output of a NAND gate if both inputs are 1?\",options:[\"0\",\"1\",\"Undefined\",\"Depends on the gate type\"],correctAnswer:0},{id:\"l1q8\",question:\"What is the Boolean expression for an XNOR gate?\",options:[\"A ⊕ B\",\"(A ⊕ B)'\",\"A + B\",\"A · B\"],correctAnswer:1},{id:\"l1q9\",question:\"How many rows are in the truth table of a 4-input logic gate?\",options:[\"8\",\"16\",\"32\",\"64\"],correctAnswer:1},{id:\"l1q10\",question:\"Which gate is equivalent to an inverted-input OR gate?\",options:[\"NAND\",\"NOR\",\"AND\",\"XOR\"],correctAnswer:0},{id:\"l1q11\",question:\"What is the output of a NOR gate if one input is 1 and the other is 0?\",options:[\"0\",\"1\",\"Undefined\",\"Depends on the gate type\"],correctAnswer:0},{id:\"l1q12\",question:\"What is the Boolean expression for a 3-input AND gate?\",options:[\"A + B + C\",\"A · B · C\",\"A ⊕ B ⊕ C\",\"(A + B + C)'\"],correctAnswer:1},{id:\"l1q13\",question:\"Which gate produces a HIGH output when an odd number of inputs are HIGH?\",options:[\"AND\",\"OR\",\"XOR\",\"XNOR\"],correctAnswer:2},{id:\"l1q14\",question:\"What is the output of an OR gate if both inputs are 0?\",options:[\"0\",\"1\",\"Undefined\",\"Depends on the gate type\"],correctAnswer:0},{id:\"l1q15\",question:\"What is the Boolean expression for a NOT gate?\",options:[\"A'\",\"A + B\",\"A · B\",\"A ⊕ B\"],correctAnswer:0}]},lecture2:{title:\"Chapter 2: Boolean Algebra\",questions:[{id:\"l2q1\",question:\"Which law states that X+X′=1?\",options:[\"Commutative Law\",\"Associative Law\",\"Identity Law\",\"Complement Law\"],correctAnswer:3},{id:\"l2q2\",question:\"What is the dual of the expression X+Y?\",options:[\"X · Y\",\"X' + Y'\",\"X ⊕ Y\",\"X' · Y'\"],correctAnswer:0},{id:\"l2q3\",question:\"Simplify the expression A+AB.\",options:[\"A\",\"B\",\"AB\",\"A + B\"],correctAnswer:0},{id:\"l2q4\",question:\"Which theorem is used to simplify (X+Y)′?\",options:[\"Distributive Theorem\",\"DeMorgan’s Theorem\",\"Consensus Theorem\",\"Absorption Theorem\"],correctAnswer:1},{id:\"l2q5\",question:\"What is the result of X⋅X′?\",options:[\"X\",\"X'\",\"0\",\"1\"],correctAnswer:2},{id:\"l2q6\",question:\"Simplify the expression XY+XY′.\",options:[\"X\",\"Y\",\"XY\",\"X + Y\"],correctAnswer:0},{id:\"l2q7\",question:\"What is the dual of the expression X⋅(Y+Z)?\",options:[\"X + (Y · Z)\",\"X' + Y' + Z'\",\"X + Y + Z\",\"X' · Y' · Z'\"],correctAnswer:0},{id:\"l2q8\",question:\"Which law states that X+XY=X?\",options:[\"Commutative Law\",\"Absorption Law\",\"Distributive Law\",\"Identity Law\"],correctAnswer:1},{id:\"l2q9\",question:\"What is the simplified form of A′BC+AC?\",options:[\"A'B + C\",\"AC\",\"BC\",\"C(A + B)\"],correctAnswer:3},{id:\"l2q10\",question:\"What is the result of (X+Y)(X+Y′)?\",options:[\"X\",\"Y\",\"XY\",\"X + Y\"],correctAnswer:0},{id:\"l2q11\",question:\"Simplify the expression A′B+ABC′+ABC.\",options:[\"A'B + AC\",\"AB + BC\",\"A'B + C\",\"B\"],correctAnswer:3},{id:\"l2q12\",question:\"What is the consensus term in XY+X′Z+YZ?\",options:[\"XY\",\"X'Z\",\"YZ\",\"XZ\"],correctAnswer:2},{id:\"l2q13\",question:\"What is the complement of F=A+B?\",options:[\"A' + B'\",\"A' · B'\",\"A ⊕ B\",\"A · B\"],correctAnswer:1},{id:\"l2q14\",question:\"Simplify the expression (A+B)(A+C).\",options:[\"A + BC\",\"AB + AC\",\"A + B + C\",\"ABC\"],correctAnswer:0},{id:\"l2q15\",question:\"What is the result of X+X′Y?\",options:[\"X + Y\",\"XY\",\"X'Y\",\"X' + Y\"],correctAnswer:0}]},lecture3:{title:\"Chapter 3: Combinatorial Circuits\",questions:[{id:\"l3q1\",question:\"What is the output of a half adder if both inputs are 1?\",options:[\"Sum = 0, Carry = 1\",\"Sum = 1, Carry = 0\",\"Sum = 1, Carry = 1\",\"Sum = 0, Carry = 0\"],correctAnswer:0},{id:\"l3q2\",question:\"How many inputs does a full adder have?\",options:[\"2\",\"3\",\"4\",\"5\"],correctAnswer:1},{id:\"l3q3\",question:\"What is the output of a 4-to-1 multiplexer if the select lines are S1=1, S0=0?\",options:[\"I0\",\"I1\",\"I2\",\"I3\"],correctAnswer:2},{id:\"l3q4\",question:\"Which circuit converts binary information from n input lines to 2^n output lines?\",options:[\"Encoder\",\"Decoder\",\"Multiplexer\",\"Demultiplexer\"],correctAnswer:1},{id:\"l3q5\",question:\"What is the output of a 2x4 decoder if the input is 10?\",options:[\"F0 = 1, others = 0\",\"F1 = 1, others = 0\",\"F2 = 1, others = 0\",\"F3 = 1, others = 0\"],correctAnswer:2},{id:\"l3q6\",question:\"How many select lines are needed for an 8-to-1 multiplexer?\",options:[\"2\",\"3\",\"4\",\"5\"],correctAnswer:1},{id:\"l3q7\",question:\"What is the Boolean expression for the sum output of a full adder?\",options:[\"A ⊕ B ⊕ Cin\",\"A · B · Cin\",\"A + B + Cin\",\"(A ⊕ B) · Cin\"],correctAnswer:0},{id:\"l3q8\",question:\"Which device is used to route a single input to one of many outputs?\",options:[\"Decoder\",\"Encoder\",\"Multiplexer\",\"Demultiplexer\"],correctAnswer:3},{id:\"l3q9\",question:\"What is the output of a half subtractor if A=1, B=1?\",options:[\"Difference = 0, Borrow = 0\",\"Difference = 1, Borrow = 0\",\"Difference = 0, Borrow = 1\",\"Difference = 1, Borrow = 1\"],correctAnswer:0},{id:\"l3q10\",question:\"How many outputs does a 3-to-8 decoder have?\",options:[\"3\",\"6\",\"8\",\"16\"],correctAnswer:2},{id:\"l3q11\",question:\"What is the purpose of a seven-segment decoder?\",options:[\"To convert binary to decimal\",\"To display numbers on a seven-segment display\",\"To encode binary data\",\"To multiplex signals\"],correctAnswer:1},{id:\"l3q12\",question:\"What is the output of a 1-to-4 demultiplexer if the select lines are S1=0, S0=1?\",options:[\"Y0\",\"Y1\",\"Y2\",\"Y3\"],correctAnswer:1},{id:\"l3q13\",question:\"Which circuit is used to add two 4-bit binary numbers?\",options:[\"4-bit parallel adder\",\"4-to-1 multiplexer\",\"2x4 decoder\",\"Full adder\"],correctAnswer:0},{id:\"l3q14\",question:\"What is the Boolean expression for the carry output of a full adder?\",options:[\"A ⊕ B ⊕ Cin\",\"A · B + (A ⊕ B) · Cin\",\"A + B + Cin\",\"(A ⊕ B) · Cin\"],correctAnswer:1},{id:\"l3q15\",question:\"Which device is used to convert 2^n input lines to n output lines?\",options:[\"Decoder\",\"Encoder\",\"Multiplexer\",\"Demultiplexer\"],correctAnswer:1}]},lecture4:{title:\"Chapter 4: Synchronous Sequential Logic\",questions:[{id:\"l4q1\",question:\"What is the output of a D flip-flop if D=1 and there is a clock pulse?\",options:[\"0\",\"1\",\"Undefined\",\"Toggles\"],correctAnswer:1},{id:\"l4q2\",question:\"Which flip-flop has a toggle state?\",options:[\"D flip-flop\",\"JK flip-flop\",\"SR flip-flop\",\"T flip-flop\"],correctAnswer:1},{id:\"l4q3\",question:\"What is the next state of a T flip-flop if T=1 and the current state is Q=0?\",options:[\"0\",\"1\",\"Undefined\",\"Toggles\"],correctAnswer:1},{id:\"l4q4\",question:\"What is the output of a JK flip-flop if J=1, K=1, and the current state is Q=1?\",options:[\"0\",\"1\",\"Undefined\",\"Toggles\"],correctAnswer:0},{id:\"l4q5\",question:\"Which flip-flop has an invalid state?\",options:[\"D flip-flop\",\"JK flip-flop\",\"SR flip-flop\",\"T flip-flop\"],correctAnswer:2},{id:\"l4q6\",question:\"What is the output of a master-slave flip-flop on the negative edge of the clock?\",options:[\"Follows the master\",\"Follows the slave\",\"Undefined\",\"Toggles\"],correctAnswer:0},{id:\"l4q7\",question:\"How many stable states does a bistable multivibrator have?\",options:[\"0\",\"1\",\"2\",\"3\"],correctAnswer:2},{id:\"l4q8\",question:\"What is the output of an SR flip-flop if S=1, R=1?\",options:[\"0\",\"1\",\"Invalid\",\"Toggles\"],correctAnswer:2},{id:\"l4q9\",question:\"Which flip-flop is edge-triggered?\",options:[\"D flip-flop\",\"JK flip-flop\",\"SR flip-flop\",\"All of the above\"],correctAnswer:3},{id:\"l4q10\",question:\"What is the next state of a D flip-flop if D=0 and there is a clock pulse?\",options:[\"0\",\"1\",\"Undefined\",\"Toggles\"],correctAnswer:0},{id:\"l4q11\",question:\"What is the output of a T flip-flop if T=0 and the current state is Q=1?\",options:[\"0\",\"1\",\"Undefined\",\"Toggles\"],correctAnswer:1},{id:\"l4q12\",question:\"Which flip-flop is used to eliminate the invalid state?\",options:[\"D flip-flop\",\"JK flip-flop\",\"SR flip-flop\",\"T flip-flop\"],correctAnswer:1},{id:\"l4q13\",question:\"What is the output of a JK flip-flop if J=0, K=0, and the current state is Q=1?\",options:[\"0\",\"1\",\"Undefined\",\"Toggles\"],correctAnswer:1},{id:\"l4q14\",question:\"What is the purpose of a clock signal in synchronous sequential circuits?\",options:[\"To provide power\",\"To synchronize state changes\",\"To generate inputs\",\"To reset the circuit\"],correctAnswer:1},{id:\"l4q15\",question:\"What is the output of a D flip-flop if D=1 and there is no clock pulse?\",options:[\"0\",\"1\",\"Undefined\",\"Retains previous state\"],correctAnswer:3}]},lecture5:{title:\"Chapter 5: Counters and Registers\",questions:[{id:\"l5q1\",question:\"What is the modulus of a 3-bit ripple counter?\",options:[\"3\",\"6\",\"8\",\"16\"],correctAnswer:2},{id:\"l5q2\",question:\"How many flip-flops are needed for a mod-16 counter?\",options:[\"2\",\"4\",\"8\",\"16\"],correctAnswer:1},{id:\"l5q3\",question:\"What is the output of a 4-bit ring counter after 4 clock pulses?\",options:[\"0001\",\"1000\",\"1111\",\"Same as initial state\"],correctAnswer:3},{id:\"l5q4\",question:\"Which counter is self-decoding?\",options:[\"Binary counter\",\"Ring counter\",\"Ripple counter\",\"Synchronous counter\"],correctAnswer:1},{id:\"l5q5\",question:\"What is the next state of a 3-bit binary counter if the current state is 111?\",options:[\"000\",\"001\",\"110\",\"101\"],correctAnswer:0},{id:\"l5q6\",question:\"How many states does a 4-bit Johnson counter have?\",options:[\"4\",\"8\",\"16\",\"32\"],correctAnswer:1},{id:\"l5q7\",question:\"What is the output of a serial-in, parallel-out shift register after 4 clock pulses?\",options:[\"Serial data\",\"Parallel data\",\"Undefined\",\"Depends on input\"],correctAnswer:1},{id:\"l5q8\",question:\"Which register allows data to be shifted left or right?\",options:[\"Serial-in, serial-out\",\"Parallel-in, parallel-out\",\"Bidirectional shift register\",\"Ring counter\"],correctAnswer:2},{id:\"l5q9\",question:\"What is the output of a 4-bit shift register after 4 clock pulses if the input is 1011?\",options:[\"1011\",\"1101\",\"1110\",\"0111\"],correctAnswer:0},{id:\"l5q10\",question:\"How many flip-flops are needed for a 10-state ring counter?\",options:[\"4\",\"10\",\"16\",\"32\"],correctAnswer:1},{id:\"l5q11\",question:\"What is the purpose of a clear input in a counter?\",options:[\"To start counting\",\"To reset the counter\",\"To stop counting\",\"To change the modulus\"],correctAnswer:1},{id:\"l5q12\",question:\"What is the output of a 3-bit ripple counter after 5 clock pulses if the initial state is 000?\",options:[\"101\",\"110\",\"111\",\"000\"],correctAnswer:0},{id:\"l5q13\",question:\"Which counter is asynchronous?\",options:[\"Ring counter\",\"Johnson counter\",\"Ripple counter\",\"Synchronous counter\"],correctAnswer:2},{id:\"l5q14\",question:\"What is the output of a parallel-in, serial-out shift register after 4 clock pulses?\",options:[\"Parallel data\",\"Serial data\",\"Undefined\",\"Depends on input\"],correctAnswer:1},{id:\"l5q15\",question:\"How many unique states does a 3-bit Johnson counter have?\",options:[\"3\",\"6\",\"8\",\"16\"],correctAnswer:1}]},lecture6:{title:\"Chapter 6: Number Systems\",questions:[{id:\"l6q1\",question:\"What is the decimal equivalent of the binary number 1101?\",options:[\"10\",\"11\",\"12\",\"13\"],correctAnswer:3},{id:\"l6q2\",question:\"What is the binary equivalent of the decimal number 25?\",options:[\"11001\",\"10101\",\"10011\",\"11100\"],correctAnswer:0},{id:\"l6q3\",question:\"What is the hexadecimal equivalent of the binary number 10101111?\",options:[\"AF\",\"BF\",\"CF\",\"DF\"],correctAnswer:0},{id:\"l6q4\",question:\"What is the octal equivalent of the binary number 101101?\",options:[\"45\",\"55\",\"65\",\"75\"],correctAnswer:1},{id:\"l6q5\",question:\"What is the 2's complement of the binary number 1101?\",options:[\"0010\",\"0011\",\"1100\",\"1111\"],correctAnswer:1},{id:\"l6q6\",question:\"What is the result of the binary addition 1011 + 1101?\",options:[\"10100\",\"11000\",\"11100\",\"10000\"],correctAnswer:1},{id:\"l6q7\",question:\"What is the decimal equivalent of the hexadecimal number 2F?\",options:[\"45\",\"47\",\"49\",\"51\"],correctAnswer:1},{id:\"l6q8\",question:\"What is the binary equivalent of the octal number 73?\",options:[\"111011\",\"111101\",\"111111\",\"111000\"],correctAnswer:0},{id:\"l6q9\",question:\"What is the result of the binary subtraction 1010 - 0110?\",options:[\"0100\",\"1000\",\"1100\",\"0001\"],correctAnswer:0},{id:\"l6q10\",question:\"What is the hexadecimal equivalent of the decimal number 255?\",options:[\"FF\",\"FE\",\"FD\",\"FC\"],correctAnswer:0},{id:\"l6q11\",question:\"What is the 1's complement of the binary number 101010?\",options:[\"010101\",\"101010\",\"111111\",\"000000\"],correctAnswer:0},{id:\"l6q12\",question:\"What is the octal equivalent of the hexadecimal number A3?\",options:[\"243\",\"253\",\"263\",\"273\"],correctAnswer:0},{id:\"l6q13\",question:\"What is the result of the binary multiplication 101 × 11?\",options:[\"1111\",\"1011\",\"1001\",\"1101\"],correctAnswer:0},{id:\"l6q14\",question:\"What is the decimal equivalent of the binary number 110.101?\",options:[\"6.625\",\"6.5\",\"6.75\",\"6.875\"],correctAnswer:0},{id:\"l6q15\",question:\"What is the binary equivalent of the hexadecimal number 1C?\",options:[\"00011100\",\"00011000\",\"00010100\",\"00010000\"],correctAnswer:0}]}};const quizDataArabic={'الفصل 1: مقدمة':[{question:\"ما هو التمييز الرئيسي بين بنية الكمبيوتر وتنظيم الكمبيوتر؟\",options:[\"البنية تتعامل مع الأجهزة، التنظيم يتعامل مع البرامج\",\"البنية تشير إلى السمات المرئية للمبرمج، التنظيم يشير إلى كيفية تنفيذ الميزات\",\"البنية تتعلق بالأداء، التنظيم يتعلق بالتكلفة\",\"لا يوجد فرق بينهما\"],correct:1,explanation:\"تتضمن البنية مجموعة التعليمات، تمثيل البيانات، آليات الإدخال/الإخراج - ما هو مرئي للمبرمجين. يغطي التنظيم إشارات التحكم، الواجهات، تقنية الذاكرة - تفاصيل التنفيذ.\"},{question:\"أي مما يلي ليس أحد وظائف الكمبيوتر الأربع الأساسية؟\",options:[\"معالجة البيانات\",\"تخزين البيانات\",\"تجميع البيانات\",\"نقل البيانات\"],correct:2,explanation:\"الوظائف الأساسية الأربع هي: معالجة البيانات، تخزين البيانات، نقل البيانات، والتحكم. تجميع البيانات هي عملية برمجية، وليست وظيفة حاسوب أساسية.\"},{question:\"ماذا يحتوي سجل عداد البرنامج (PC)؟\",options:[\"التعليمات الحالية التي يتم تنفيذها\",\"عنوان زوج التعليمات التالي الذي سيتم جلبه\",\"نتيجة آخر عملية حسابية\",\"عنوان الذاكرة الذي يتم الوصول إليه\"],correct:1,explanation:\"يحتوي عداد البرنامج (PC) على عنوان زوج التعليمات التالي الذي سيتم جلبه من الذاكرة.\"},{question:\"في نظام متعدد النواة، ما هو 'النواة'؟\",options:[\"شريحة وحدة المعالجة المركزية بأكملها\",\"وحدة معالجة فردية على شريحة المعالج\",\"ناقل النظام الذي يربط المكونات\",\"هيكل ذاكرة التخزين المؤقت\"],correct:1,explanation:\"النواة هي وحدة معالجة فردية على شريحة المعالج، والتي قد تكون مكافئة في الوظائف لوحدة المعالجة المركزية في نظام أحادي وحدة المعالجة المركزية.\"},{question:\"ما هي العلاقة بين تردد الساعة ووقت دورة الساعة؟\",options:[\"هما نفس الشيء\",\"وقت دورة الساعة = تردد الساعة × 2\",\"وقت دورة الساعة = 1 / تردد الساعة\",\"لا توجد علاقة رياضية\"],correct:2,explanation:\"وقت دورة الساعة هو مقلوب تردد الساعة. على سبيل المثال، ساعة 800 ميجاهرتز لديها وقت دورة يبلغ 1.25 نانو ثانية.\"},{question:\"أي مكون يدير موارد الكمبيوتر وينسق الأداء؟\",options:[\"وحدة المنطق والحساب (ALU)\",\"الذاكرة\",\"وحدة التحكم\",\"السجلات\"],correct:2,explanation:\"تقوم وحدة التحكم بإدارة موارد الكمبيوتر وتنسيق أداء أجزائه الوظيفية استجابةً للتعليمات.\"},{question:\"ما هو الغرض الأساسي من ذاكرة التخزين المؤقت (Cache Memory)؟\",options:[\"لتخزين نظام التشغيل\",\"لعمل نسخة احتياطية من الذاكرة الرئيسية\",\"لتسريع الوصول إلى الذاكرة عن طريق تخزين البيانات التي من المرجح أن تستخدم\",\"للتحكم في عمليات الإدخال/الإخراج\"],correct:2,explanation:\"ذاكرة التخزين المؤقت أصغر وأسرع من الذاكرة الرئيسية، وتستخدم لتسريع الوصول إلى الذاكرة عن طريق وضع البيانات من الذاكرة الرئيسية التي من المرجح أن تستخدم في المستقبل القريب.\"},{question:\"أي سجل يحتوي على تعليمة الرمز التشغيلي (opcode) ذات 8 بت التي يتم تنفيذها؟\",options:[\"عداد البرنامج (PC)\",\"سجل التعليمات (IR)\",\"سجل عنوان الذاكرة (MAR)\",\"المُجمِّع (AC)\"],correct:1,explanation:\"يحتوي سجل التعليمات (IR) على تعليمة الرمز التشغيلي (opcode) ذات 8 بت التي يتم تنفيذها.\"},{question:\"ما هي وظيفة سجل عنوان الذاكرة (MAR)؟\",options:[\"يحتوي على التعليمات التي يتم تنفيذها\",\"يخزن البيانات المؤقتة لعمليات وحدة المنطق والحساب\",\"يحدد العنوان في الذاكرة للكلمة المراد كتابتها أو قراءتها\",\"يتحكم في تسلسل العمليات\"],correct:2,explanation:\"يحدد سجل عنوان الذاكرة (MAR) العنوان في الذاكرة للكلمة المراد كتابتها من أو قراءتها إلى سجل مخزن الذاكرة (MBR).\"},{question:\"في الأنظمة المضمنة، ما الذي يميز 'الأنظمة المضمنة بعمق'؟\",options:[\"إنها تشغل أنظمة تشغيل معقدة\",\"إنها قابلة للبرمجة بعد النشر\",\"إنها مخصصة لمهام محددة مع قيود شديدة على الموارد\",\"إنها تحتوي دائمًا على واجهات مستخدم\"],correct:2,explanation:\"الأنظمة المضمنة بعمق هي أجهزة مخصصة أحادية الغرض ذات قيود شديدة على الموارد من حيث الذاكرة، حجم المعالج، الوقت، واستهلاك الطاقة.\"},{question:\"ما هي المكونات الهيكلية الأربعة الرئيسية للكمبيوتر؟\",options:[\"وحدة المعالجة المركزية، ذاكرة الوصول العشوائي، ذاكرة القراءة فقط، القرص الصلب\",\"وحدة المعالجة المركزية، الذاكرة الرئيسية، الإدخال/الإخراج، التوصيل البيني للنظام\",\"وحدة التحكم، وحدة المنطق والحساب، السجلات، ذاكرة التخزين المؤقت\",\"المعالج، الذاكرة، التخزين، الشبكة\"],correct:1,explanation:\"المكونات الهيكلية الأربعة الرئيسية هي: وحدة المعالجة المركزية (تتحكم في التشغيل ومعالجة البيانات)، الذاكرة الرئيسية (تخزن البيانات)، الإدخال/الإخراج (تنقل البيانات مع البيئة الخارجية)، والتوصيل البيني للنظام (آلية الاتصال).\"},{question:\"ما هو الفرق بين وقت الاستجابة والإنتاجية؟\",options:[\"هما نفس المقياس\",\"وقت الاستجابة هو السرعة، الإنتاجية هي الدقة\",\"وقت الاستجابة هو الوقت لمهمة واحدة، الإنتاجية هي المهام لكل وحدة زمنية\",\"وقت الاستجابة لوحدة المعالجة المركزية، الإنتاجية للذاكرة\"],correct:2,explanation:\"وقت الاستجابة هو الوقت بين بدء وإكمال مهمة، بينما الإنتاجية هي إجمالي كمية المهام المنجزة في فترة زمنية معينة. لا توجد علاقة عامة بين هذه المقاييس.\"},{question:\"ماذا يحتوي سجل مخزن الذاكرة (MBR)؟\",options:[\"عنوان التعليمات التالية\",\"كلمة ستُخزن في الذاكرة أو تُستقبل من الذاكرة/الإدخال والإخراج\",\"التعليمات الحالية التي يتم فك تشفيرها\",\"إشارات التحكم لوحدة المنطق والحساب\"],correct:1,explanation:\"يحتوي سجل مخزن الذاكرة (MBR) على كلمة ستُخزن في الذاكرة أو تُرسل إلى وحدة الإدخال/الإخراج، أو يُستخدم لاستقبال كلمة من الذاكرة أو من وحدة الإدخال/الإخراج.\"},{question:\"أي جيل من نشر إنترنت الأشياء (IoT) يتميز بمليارات الأجهزة المضمنة؟\",options:[\"تكنولوجيا المعلومات (IT)\",\"تكنولوجيا التشغيل (OT)\",\"التكنولوجيا الشخصية\",\"تكنولوجيا المستشعرات/المحركات\"],correct:3,explanation:\"الجيل الرابع، تكنولوجيا المستشعرات/المحركات، يُعتبر عادةً إنترنت الأشياء ويتميز باستخدام مليارات الأجهزة المضمنة باستخدام الاتصال اللاسلكي.\"},{question:\"ما هي الوظيفة الأساسية لسجل مخزن التعليمات (IBR)؟\",options:[\"لتخزين قيمة عداد البرنامج\",\"للاحتفاظ مؤقتًا بالتعليمات اليمنى من الذاكرة\",\"لاحتواء عنوان البيانات في الذاكرة\",\"لتخزين نتيجة العمليات الحسابية\"],correct:1,explanation:\"يُستخدم سجل مخزن التعليمات (IBR) للاحتفاظ مؤقتًا بالتعليمات اليمنى من كلمة في الذاكرة.\"},{question:\"في سياق نقل البيانات، ما الذي يميز الإدخال/الإخراج عن اتصالات البيانات؟\",options:[\"سرعة نقل البيانات\",\"نوع البيانات التي يتم نقلها\",\"المسافة - الإدخال/الإخراج اتصال مباشر، اتصالات البيانات عبر مسافات أطول\",\"متطلبات الأمان\"],correct:2,explanation:\"يحدث الإدخال/الإخراج عندما يتم استقبال البيانات من أو تسليمها إلى جهاز متصل مباشرة بالكمبيوتر، بينما تتضمن اتصالات البيانات نقل البيانات عبر مسافات أطول إلى أو من أجهزة بعيدة.\"},{question:\"ما هو الفرق الرئيسي بين معالجات التطبيقات والمعالجات المخصصة في الأنظمة المضمنة؟\",options:[\"مستويات استهلاك الطاقة\",\"تكلفة التصنيع\",\"معالجات التطبيقات تنفذ أنظمة تشغيل معقدة، المعالجات المخصصة تخدم مهام محددة\",\"اختلافات الحجم المادي\"],correct:2,explanation:\"تُعرف معالجات التطبيقات بقدرتها على تنفيذ أنظمة تشغيل معقدة وهي ذات غرض عام، بينما المعالجات المخصصة مخصصة لمهمة واحدة أو عدد قليل من المهام المحددة.\"},{question:\"أي المكونات توفر الوظائف الأساسية الأربعة للدوائر المتكاملة؟\",options:[\"الترانزستورات، المقاومات، المكثفات، المحاثات\",\"البوابات (المعالجة)، خلايا الذاكرة (التخزين)، المسارات (الحركة)، إشارات التحكم (التحكم)\",\"وحدة المعالجة المركزية، الذاكرة، الإدخال/الإخراج، التوصيل البيني\",\"الأجهزة، البرامج، البرامج الثابتة، البرمجيات الوسيطة\"],correct:1,explanation:\"في الدوائر المتكاملة: توفر البوابات معالجة البيانات، توفر خلايا الذاكرة تخزين البيانات، توفر المسارات نقل البيانات، وتوفر إشارات التحكم وظائف التحكم.\"},{question:\"ما هي الميزة التي تظهرها عائلات Intel x86 و IBM System/370؟\",options:[\"أداء أعلى من المنافسين\",\"تكاليف تصنيع أقل\",\"توافق الكود من خلال بنية أساسية مشتركة\",\"كفاءة أفضل في استهلاك الطاقة\"],correct:2,explanation:\"تتشارك جميع عائلات Intel x86 و IBM System/370 نفس البنية الأساسية، مما يوفر توافق الكود (على الأقل رجوعًا)، حتى لو اختلف التنظيم بين الإصدارات.\"},{question:\"في الأنظمة المضمنة بعمق، ما نوع المعالج الذي يستخدم عادةً؟\",options:[\"المعالج الدقيق (Microprocessor)\",\"المتحكم الدقيق (Microcontroller)\",\"معالج الرسوميات\",\"معالج الإشارة الرقمية\"],correct:1,explanation:\"تستخدم الأنظمة المضمنة بعمق متحكمًا دقيقًا بدلاً من معالج دقيق، وهي غير قابلة للبرمجة بمجرد حرق منطق البرنامج في ذاكرة القراءة فقط، وليس لديها تفاعل مع المستخدم.\"},{question:\"ما هي المكونات الهيكلية الرئيسية لوحدة المعالجة المركزية؟\",options:[\"ذاكرة التخزين المؤقت، السجلات، الناقل، الساعة\",\"وحدة التحكم، وحدة المنطق والحساب، السجلات، التوصيل البيني لوحدة المعالجة المركزية\",\"وحدة الجلب، وحدة فك التشفير، وحدة التنفيذ، وحدة الكتابة الخلفية\",\"ذاكرة التخزين المؤقت L1، ذاكرة التخزين المؤقت L2، ذاكرة التخزين المؤقت L3، واجهة الذاكرة الرئيسية\"],correct:1,explanation:\"المكونات الهيكلية الرئيسية لوحدة المعالجة المركزية هي: وحدة التحكم (تتحكم في تشغيل وحدة المعالجة المركزية)، وحدة المنطق والحساب (تنفذ معالجة البيانات)، السجلات (توفر تخزينًا داخليًا)، والتوصيل البيني لوحدة المعالجة المركزية (يوفر الاتصال بين المكونات).\"},{question:\"ما الذي يميز تفاعل الأنظمة المضمنة مع بيئتها؟\",options:[\"إنها تعمل بشكل مستقل عن العوامل الخارجية\",\"إنها مرتبطة ارتباطًا وثيقًا بقيود الوقت الفعلي\",\"إنها تعالج فقط البيانات المخزنة\",\"إنها تتواصل فقط عبر واجهات الشبكة\"],correct:1,explanation:\"غالبًا ما ترتبط الأنظمة المضمنة ارتباطًا وثيقًا ببيئتها، مما يؤدي إلى قيود الوقت الفعلي التي تفرضها الحاجة إلى التفاعل مع البيئة، مثل السرعات المطلوبة والدقة والتوقيت.\"}],'الفصل 2: بيئة التخزين و RAID':[{question:\"ما هو الفرق الرئيسي بين وحدات الذاكرة وأجهزة التخزين؟\",options:[\"وحدات الذاكرة أرخص من أجهزة التخزين\",\"تستخدم وحدات الذاكرة شرائح أشباه الموصلات بينما تستخدم أجهزة التخزين وسائط مغناطيسية أو بصرية\",\"أجهزة التخزين أسرع من وحدات الذاكرة\",\"وحدات الذاكرة غير متطايرة بينما أجهزة التخزين متطايرة\"],correct:1,explanation:\"يتم تنفيذ وحدات الذاكرة باستخدام شرائح أشباه الموصلات، بينما تستخدم أجهزة التخزين وسائط مغناطيسية أو بصرية. كما أن وحدات الذاكرة تتيح الوصول إلى البيانات بسرعة أعلى من وسائط التخزين.\"},{question:\"أي نوع من الذاكرة متطاير ويتطلب إمدادًا مستمرًا بالطاقة؟\",options:[\"ذاكرة القراءة فقط (ROM)\",\"ذاكرة الوصول العشوائي (RAM)\",\"تخزين القرص الصلب\",\"تخزين القرص المضغوط (CD-ROM)\"],correct:1,explanation:\"ذاكرة الوصول العشوائي (RAM) متطايرة وتتطلب إمدادًا مستمرًا بالطاقة للحفاظ على محتوى خلايا الذاكرة. يتم مسح البيانات عند إيقاف تشغيل طاقة النظام أو انقطاعها.\"},{question:\"ماذا تعني DAS وكيف تتصل بالخوادم؟\",options:[\"Direct Access Storage - تتصل عبر بروتوكولات الشبكة\",\"Distributed Array Storage - تتصل عبر كابلات الألياف البصرية\",\"Direct Attached Storage - تتصل مباشرة عبر محول ناقل المضيف (HBA)\",\"Dynamic Allocation Storage - تتصل عبر USB فقط\"],correct:2,explanation:\"DAS تعني Direct Attached Storage. تتصل مباشرة بخادم عبر محول ناقل المضيف (HBA)، بدون وجود شبكة بين التخزين وخوادم الاستضافة.\"},{question:\"ما هي الميزة الرئيسية لـ DAS على بيئات التخزين الأخرى؟\",options:[\"إمكانية الوصول من أجهزة متعددة\",\"أداء سريع وإعداد بسيط\",\"قدرات مشاركة الشبكة\",\"أقل تكلفة بين جميع options\"],correct:1,explanation:\"توفر DAS أداءً سريعًا وخيارات سعة عالية وإعدادًا بسيطًا كمزاياها الرئيسية.\"},{question:\"ما هو العيب الأساسي لـ DAS؟\",options:[\"أداء بطيء\",\"تكلفة عالية\",\"غير قابل للوصول من أجهزة أخرى وعرضة لفقدان البيانات إذا تعطل الكمبيوتر المتصل\",\"متطلبات إعداد معقدة\"],correct:2,explanation:\"DAS غير قابل للوصول من أجهزة أخرى وعرضة لفقدان البيانات إذا تعطل الكمبيوتر المتصل.\"},{question:\"ماذا تعني SAN وما هي خاصيتها الأساسية؟\",options:[\"Storage Access Network - حل تخزين لاسلكي\",\"System Area Network - يربط الخوادم فقط\",\"Storage Area Networks - شبكة تخزين بيانات مخصصة يمكن الوصول إليها بواسطة خوادم متعددة\",\"Secure Access Network - يوفر تخزينًا مشفرًا\"],correct:2,explanation:\"SAN تعني Storage Area Networks. إنها شبكة تخزين بيانات مخصصة يمكن الوصول إليها بواسطة خوادم متعددة.\"},{question:\"أي بيئة تخزين توفر أسرع أداء؟\",options:[\"DAS\",\"SAN\",\"NAS\",\"RAID\"],correct:1,explanation:\"توفر SAN أسرع أداء بين options نظرًا لشبكتها المخصصة المصممة خصيصًا لاتصالات عالية الأداء.\"},{question:\"ما هي البروتوكولات الرئيسية المستخدمة في SAN؟\",options:[\"TCP/IP و HTTP\",\"SCSI و SATA\",\"USB و FireWire\",\"Ethernet و WiFi\"],correct:1,explanation:\"البروتوكولات المستخدمة في SAN هي SCSI و SATA.\"},{question:\"ما هي نقطة الضعف الرئيسية في SAN المذكورة في الوثيقة؟\",options:[\"السرعة وزمن الوصول\",\"الأمان\",\"التكلفة\",\"التعقيد\"],correct:1,explanation:\"وفقًا للوثيقة، ضعف SAN هو الأمان، بينما السرعة وزمن الوصول مدرجة كعيوب.\"},{question:\"ماذا تعني NAS وعلى أي مستوى تعمل؟\",options:[\"Network Access Storage - تعمل على مستوى الكتل\",\"Network Attached Storage - تعمل على مستوى الملفات\",\"Network Array Storage - تعمل على مستوى البتات\",\"Network Administration Storage - تعمل على مستوى النظام\"],correct:1,explanation:\"NAS تعني Network Attached Storage. إنها تخزين بيانات كمبيوتر على مستوى الملفات يتصل بأجهزة أخرى على شبكة TCP/IP.\"},{question:\"أي مكون ليس جزءًا من بنية NAS؟\",options:[\"وحدة الرأس (وحدة المعالجة المركزية، الذاكرة)\",\"بطاقة واجهة الشبكة (NIC)\",\"محول ناقل المضيف (HBA)\",\"نظام تشغيل محسن\"],correct:2,explanation:\"محول ناقل المضيف (HBA) هو مكون من DAS، وليس NAS. تتضمن مكونات NAS وحدة الرأس، بطاقة واجهة الشبكة، نظام تشغيل محسن، بروتوكولات، وبروتوكولات التخزين.\"},{question:\"ماذا تعني RAID؟\",options:[\"مجموعة عشوائية من الأقراص المستقلة\",\"مجموعة زائدة من الأقراص المستقلة\",\"مجموعة موثوقة من الأقراص المتكاملة\",\"وصول سريع للأقراص الداخلية\"],correct:1,explanation:\"RAID تعني Redundant Array of Independent Disks (مجموعة زائدة من الأقراص المستقلة).\"},{question:\"أي وظيفة RAID تكتب كتلًا منطقية متتالية على أقراص فعلية متتالية؟\",options:[\"النسخ المتطابق (Mirroring)\",\"التقسيم (Striping)\",\"حساب التكافؤ (Parity Calculation)\",\"المزامنة (Synchronization)\"],correct:1,explanation:\"التقسيم (Striping) يكتب بايتات/كتل منطقية متتالية على أقراص فعلية متتالية.\"},{question:\"أي مستوى RAID يوفر التقسيم بدون تكافؤ أو تكرار؟\",options:[\"RAID 1\",\"RAID 0\",\"RAID 5\",\"RAID 10\"],correct:1,explanation:\"RAID 0 يوفر التقسيم بدون تكافؤ، مما يوفر أداءً ممتازًا ولكن بدون تكرار.\"},{question:\"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 1؟\",options:[\"قرص واحد\",\"قرصان\",\"3 أقراص\",\"4 أقراص\"],correct:1,explanation:\"يتطلب RAID 1 قرصين على الأقل ويوفر تكرارًا ممتازًا حيث يتم نسخ الكتل.\"},{question:\"أي مستوى RAID يوصف بأنه 'شريط من المرايا'؟\",options:[\"RAID 0+1\",\"RAID 5\",\"RAID 10\",\"RAID 6\"],correct:2,explanation:\"يُسمى RAID 10 أيضًا 'شريط من المرايا' ويتطلب قرصين على الأقل.\"},{question:\"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 5؟\",options:[\"قرصان\",\"3 أقراص\",\"4 أقراص\",\"5 أقراص\"],correct:1,explanation:\"يتطلب RAID 5 ثلاثة أقراص على الأقل ويوفر أداءً جيدًا مع تكافؤ موزع.\"},{question:\"أي مستوى RAID يستخدم تقسيمًا على مستوى البايت؟\",options:[\"RAID 3\",\"RAID 4\",\"RAID 5\",\"RAID 6\"],correct:0,explanation:\"RAID 3 يستخدم تقسيمًا على مستوى البايت، بينما RAID 4 يستخدم تقسيمًا على مستوى الكتل.\"},{question:\"ما الذي يميز RAID 6 عن RAID 5؟\",options:[\"يستخدم التقسيم بدلاً من النسخ المتطابق\",\"يحتوي على كتل تكافؤ مزدوجة ويتطلب 6 أقراص\",\"يوفر أداءً أفضل\",\"يستخدم عددًا أقل من الأقراص\"],correct:1,explanation:\"RAID 6 مشابه لـ RAID 5 باستثناء أنه يحتوي على كتل تكافؤ مزدوجة ويتطلب 6 أقراص.\"},{question:\"أي مستوى RAID موصى به لقواعد البيانات الموجهة للقراءة بكثافة؟\",options:[\"RAID 0\",\"RAID 1\",\"RAID 5\",\"RAID 10\"],correct:2,explanation:\"RAID 5 هو الخيار الأفضل من حيث التكلفة الذي يوفر الأداء والتكرار، ويوصى به لقواعد البيانات الموجهة للقراءة بكثافة، على الرغم من أن عمليات الكتابة ستكون بطيئة.\"},{question:\"أي مستوى RAID يعتبر الخيار الأفضل للتطبيقات ذات الأهمية القصوى؟\",options:[\"RAID 0\",\"RAID 5\",\"RAID 6\",\"RAID 10\"],correct:3,explanation:\"يوفر RAID 10 تكرارًا ممتازًا وأداءً ممتازًا. إذا كنت تستطيع تحمل التكلفة، فهذا هو الخيار الأفضل لأي تطبيقات ذات أهمية قصوى، خاصة قواعد البيانات.\"},{question:\"أي بيئة تخزين ستكون الأفضل لمستخدم واحد يخزن ملفات شخصية؟\",options:[\"DAS\",\"SAN\",\"NAS\",\"RAID\"],correct:0,explanation:\"DAS هو الأفضل لمحطات العمل الفردية وتخزين البيانات الشخصية نظرًا لأدائه السريع وإعداداته البسيطة.\"},{question:\"أي بيئة تخزين هي الأنسب للشركات الصغيرة التي لديها عدة موظفين يشاركون الملفات؟\",options:[\"DAS\",\"SAN\",\"NAS\",\"RAID\"],correct:2,explanation:\"NAS هو الأفضل للشركات الصغيرة ومجموعات العمل لأنه يوفر تخزينًا مشتركًا يمكن الوصول إليه من أجهزة متعددة على الشبكة.\"},{question:\"أي بيئة تخزين تتطلب أكبر قدر من الخبرة التقنية لإدارتها؟\",options:[\"DAS\",\"SAN\",\"NAS\",\"RAID\"],correct:1,explanation:\"تتطلب SAN خبرة تقنية كبيرة لإدارتها نظرًا لأجهزتها المتخصصة وتكوينها المعقد.\"},{question:\"من حيث ترتيب التكلفة من الأقل إلى الأعلى، ما هو الترتيب correct؟\",options:[\"SAN, NAS, DAS\",\"DAS, NAS, SAN\",\"NAS, DAS, SAN\",\"DAS, SAN, NAS\"],correct:1,explanation:\"DAS هو الأرخص بشكل عام، يليه NAS، ثم SAN هو الأغلى نظرًا لأجهزته المتخصصة وتكوينه.\"},{question:\"أي عبارة عن RAID صحيحة؟\",options:[\"RAID يضمن حماية كاملة للبيانات ضد أي فشل\",\"جميع مستويات RAID توفر نفس مستوى الأداء والتكرار\",\"يمكن تنفيذ RAID على كل من أنظمة DAS و NAS\",\"استخدام RAID يلغي الحاجة إلى النسخ الاحتياطي\"],correct:2,explanation:\"يمكن تنفيذ RAID على كل من أنظمة DAS و NAS للحصول على فوائد إضافية. لا يضمن RAID حماية كاملة، وتختلف المستويات في الأداء/التكرار، ولا يزال هناك حاجة للنسخ الاحتياطي.\"},{question:\"ما نوع الوصول إلى البيانات الذي توفره SAN؟\",options:[\"وصول البيانات على مستوى الملفات\",\"تخزين البيانات على مستوى الكتل\",\"وصول البيانات على مستوى البايت\",\"وصول البيانات على مستوى التطبيق\"],correct:1,explanation:\"توفر SAN تخزين البيانات على مستوى الكتل، مما يسمح لعدة عملاء بالوصول إلى الملفات في نفس الوقت بأداء عالٍ جدًا.\"},{question:\"أي فائدة ليست مرتبطة بـ NAS؟\",options:[\"غير مكلفة نسبيًا\",\"توفر البيانات على مدار الساعة طوال أيام الأسبوع وعن بعد\",\"أسرع أداء بين خيارات التخزين\",\"النسخ الاحتياطي التلقائي إلى أجهزة أخرى والسحابة\"],correct:2,explanation:\"أداء NAS أبطأ مقارنة بـ DAS بسبب الحمل الزائد للشبكة. أسرع أداء توفره SAN.\"},{question:\"ماذا يحدث لبيانات RAM عند انقطاع الطاقة؟\",options:[\"يتم نسخ البيانات احتياطيًا تلقائيًا\",\"تبقى البيانات سليمة\",\"يتم مسح البيانات\",\"يتم نقل البيانات إلى ROM\"],correct:2,explanation:\"ذاكرة الوصول العشوائي (RAM) متطايرة وتتطلب إمدادًا مستمرًا بالطاقة. يتم مسح البيانات عند إيقاف تشغيل طاقة النظام أو انقطاعها.\"},{question:\"أي مستوى RAID يجب ألا يستخدم للأنظمة الحيوية؟\",options:[\"RAID 0\",\"RAID 1\",\"RAID 5\",\"RAID 10\"],correct:0,explanation:\"RAID 0 لا يحتوي على تكرار (لا يوجد نسخة متطابقة، لا يوجد تكافؤ)، لذلك لا ينبغي استخدامه لأي نظام حيوي على الرغم من أدائه الممتاز.\"}],'الفصل 3: مقدمة وهياكل الكمبيوتر الأساسية':[{question:\"ما هو الغرض الأساسي من الحوسبة وفقًا لريتشارد هامينغ؟\",options:[\"توليد الأرقام والبيانات\",\"توفير الرؤية، وليس مجرد أرقام\",\"تنفيذ التعليمات بكفاءة\",\"حل المعادلات الرياضية\"],correct:1,explanation:\"وفقًا لريتشارد هامينغ، 'الغرض من الحوسبة هو الرؤية، وليس الأرقام.' القيمة الحقيقية للحوسبة تكمن في استخدام البيانات لاكتساب الفهم والمعرفة (الرؤية).\"},{question:\"أي مستوى تحويل يقع مباشرة فوق المنطق في التسلسل الهرمي؟\",options:[\"الدوائر\",\"البنية الدقيقة\",\"ISA (البنية)\",\"نظام وقت التشغيل\"],correct:1,explanation:\"في مستويات التسلسل الهرمي للتحويل، تقع البنية الدقيقة مباشرة فوق المنطق، والذي يقع فوق الدوائر.\"},{question:\"ما هو التجريد في سياق أنظمة الكمبيوتر؟\",options:[\"طريقة لإخفاء تفاصيل التنفيذ عن المستخدمين\",\"مستوى أعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذها\",\"طريقة لجعل البرامج تعمل بشكل أسرع\",\"تقنية لتحسين تصميم الأجهزة\"],correct:1,explanation:\"يعني التجريد أن المستوى الأعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذ المستوى الأدنى.\"},{question:\"لماذا قد تحتاج إلى فهم ما يحدث في مستويات التجريد الأساسية؟\",options:[\"لأغراض أكاديمية فقط\",\"عندما تعمل البرامج ببطء، تستهلك الكثير من الطاقة، أو لا تعمل بشكل صحيح\",\"لإبهار الزملاء بالمعرفة التقنية\",\"ليس ضروريًا أبدًا في الحوسبة الحديثة\"],correct:1,explanation:\"تحتاج إلى فهم المستويات الأساسية عندما تعمل البرامج ببطء، تستهلك الكثير من الطاقة، لا تعمل بشكل صحيح، أو عند تصميم أنظمة أكثر كفاءة.\"},{question:\"ما هما الهدفان الرئيسيان لدورة هندسة الكمبيوتر المذكورة؟\",options:[\"تعلم البرمجة وتصميم الأجهزة\",\"فهم المكونات الداخلية للمعالج واتخاذ قرارات تحسين عبر الطبقات\",\"إتقان لغة التجميع والمنطق الرقمي\",\"دراسة الخوارزميات وهياكل البيانات\"],correct:1,explanation:\"الهدفان الرئيسيان هما: فهم كيفية عمل المعالج تحت طبقة البرامج وكيف تؤثر قرارات الأجهزة على البرامج/المبرمجين، والتمكين من اتخاذ قرارات التصميم التي تتجاوز حدود الطبقات المختلفة.\"},{question:\"في مثال تباطؤ النظام متعدد النواة، ما الذي يسبب التفاوت في الأداء بين التطبيقات؟\",options:[\"سياسات جدولة وحدة المعالجة المركزية\",\"معدلات فشل ذاكرة التخزين المؤقت\",\"عدم عدالة جدولة متحكم DRAM\",\"زمن انتقال الشبكة\"],correct:2,explanation:\"ينجم التفاوت عن سياسات جدولة متحكم DRAM التي تكون غير عادلة لبعض التطبيقات، ولا سيما سياسات 'أول صف إصابة' و 'أقدم أولاً'.\"},{question:\"ماذا يترتب على الوصول إلى الذاكرة المتعارض مع الصف مقارنة بالوصول إلى الصف المصاب؟\",options:[\"وقت وصول أسرع\",\"نفس وقت الوصول\",\"وقت وصول أطول بكثير\",\"وقت وصول أطول قليلاً\"],correct:2,explanation:\"يستغرق الوصول إلى الذاكرة المتعارض مع الصف وقتًا أطول بكثير من الوصول إلى الصف المصاب.\"},{question:\"ماذا تعني FR-FCFS في جدولة متحكم DRAM؟\",options:[\"Fast-Ready, First-Come-First-Service\",\"First-Ready, First-Come-First-Service\",\"First-Row, First-Column-First-Service\",\"Fast-Row, First-Cache-First-Service\"],correct:1,explanation:\"FR-FCFS تعني First-Ready, First-Come-First-Service، والتي تعطي الأولوية لعمليات الوصول إلى الصفوف المصابة أولاً، ثم لعمليات الوصول الأقدم أولاً.\"},{question:\"أي نوع من التطبيقات تعطي سياسة 'أول صف إصابة' أولوية غير عادلة؟\",options:[\"التطبيقات كثيفة استخدام وحدة المعالجة المركزية\",\"التطبيقات ذات التموضع العالي لمخزن الصفوف\",\"التطبيقات ذات الوصول العشوائي للذاكرة\",\"التطبيقات ذات الاستخدام المنخفض للذاكرة\"],correct:1,explanation:\"تعطي سياسة 'أول صف إصابة' أولوية غير عادلة للتطبيقات ذات التموضع العالي لمخزن الصفوف - الخيوط التي تستمر في الوصول إلى نفس الصف.\"},{question:\"ما الفرق بين أنماط الوصول إلى الذاكرة STREAM و RANDOM؟\",options:[\"STREAM أسرع، RANDOM أبطأ\",\"STREAM لديه وصول تسلسلي بتموضع عالٍ لمخزن الصفوف، RANDOM لديه وصول عشوائي بتموضع منخفض لمخزن الصفوف\",\"STREAM يستخدم ذاكرة أكبر، RANDOM يستخدم ذاكرة أقل\",\"STREAM للقراءة، RANDOM للكتابة\"],correct:1,explanation:\"لدى STREAM وصول تسلسلي إلى الذاكرة بتموضع عالٍ جدًا لمخزن الصفوف (معدل إصابة 96%)، بينما لدى RANDOM وصول عشوائي إلى الذاكرة بتموضع منخفض جدًا لمخزن الصفوف (معدل إصابة 3%).\"},{question:\"ما الذي تتكون منه خلية DRAM؟\",options:[\"ترانزستوران ومقاوم\",\"مكثف وترانزستور وصول\",\"دائرة قلب (Flip-flop)\",\"بوابات منطقية متعددة\"],correct:1,explanation:\"تتكون خلية DRAM من مكثف وترانزستور وصول. تخزن البيانات من حيث الشحنة في المكثف.\"},{question:\"لماذا تحتاج DRAM إلى التحديث بشكل دوري؟\",options:[\"لمنع تلف البيانات من التداخل الكهرومغناطيسي\",\"لأن شحنة المكثف تتسرب بمرور الوقت\",\"للحفاظ على التزامن مع ساعة وحدة المعالجة المركزية\",\"لتحديث البيانات المخزنة\"],correct:1,explanation:\"تتسرب شحنة مكثف DRAM بمرور الوقت، لذا يحتاج متحكم الذاكرة إلى تحديث كل صف بشكل دوري لاستعادة الشحنة.\"},{question:\"ما هي الفترة الزمنية النموذجية لتحديث DRAM؟\",options:[\"64 ميكروثانية\",\"64 مللي ثانية\",\"64 ثانية\",\"64 نانوثانية\"],correct:1,explanation:\"الفترة الزمنية النموذجية للتحديث هي 64 مللي ثانية - كل صف يحتاج إلى التنشيط كل 64 مللي ثانية.\"},{question:\"ما هي عيوب تحديث DRAM المذكورة في الوثيقة؟\",options:[\"استهلاك الطاقة فقط\",\"استهلاك الطاقة، تدهور الأداء، تأثير جودة الخدمة، وقيود توسيع السعة\",\"تدهور الأداء فقط\",\"قيود السعة فقط\"],correct:1,explanation:\"عيوب تحديث DRAM تشمل: استهلاك الطاقة، تدهور الأداء (DRAM غير متاحة أثناء التحديث)، تأثير جودة الخدمة/القدرة على التنبؤ (أوقات توقف)، ومعدل التحديث يحد من توسيع سعة DRAM.\"},{question:\"وفقًا لبحث RAIDR، ما هي نسبة تقليل التحديث التي تم تحقيقها؟\",options:[\"46.8%\",\"74.6%\",\"15.2%\",\"84.3%\"],correct:1,explanation:\"حقق RAIDR تقليلًا للتحديث بنسبة 74.6% مع حمل تخزين إضافي يبلغ 1.25 كيلوبايت فقط لذاكرة 32 جيجابايت.\"},{question:\"ما هي الملاحظة الرئيسية وراء نهج RAIDR؟\",options:[\"جميع صفوف DRAM تحتاج إلى تحديث متكرر\",\"يمكن تحديث معظم صفوف DRAM بشكل أقل تكرارًا دون فقدان البيانات\",\"تحديث DRAM غير ضروري\",\"يجب زيادة تردد التحديث\"],correct:1,explanation:\"الملاحظة الرئيسية لـ RAIDR هي أن معظم صفوف DRAM يمكن تحديثها بشكل أقل تكرارًا دون فقدان البيانات، مما يسمح بمعدلات تحديث مختلفة لصفوف مختلفة.\"},{question:\"ما هي الخطوات الرئيسية الثلاث في نهج RAIDR؟\",options:[\"القراءة، الكتابة، التحديث\",\"التنميط، التجميع، التحديث\",\"القياس، الفرز، التحسين\",\"الاختبار، التجميع، الجدولة\"],correct:1,explanation:\"يستخدم RAIDR ثلاث خطوات: 1) تنميط وقت الاحتفاظ بجميع الصفوف، 2) تجميع الصفوف حسب وقت الاحتفاظ باستخدام فلاتر بلوم، 3) تحديث الصفوف في سلال مختلفة بمعدلات مختلفة.\"},{question:\"ما هو الحمل التخزيني الإضافي الذي يتطلبه RAIDR لذاكرة 32 جيجابايت؟\",options:[\"1.25 ميجابايت\",\"1.25 كيلوبايت\",\"12.5 كيلوبايت\",\"125 كيلوبايت\"],correct:1,explanation:\"يتطلب RAIDR 1.25 كيلوبايت فقط من التخزين لذاكرة 32 جيجابايت باستخدام تخزين فعال مع فلاتر بلوم.\"},{question:\"ما هو تحسين الأداء الذي حققه RAIDR؟\",options:[\"~5%\",\"~9%\",\"~16%\",\"~20%\"],correct:1,explanation:\"حقق RAIDR تحسينًا في الأداء بنسبة 9% تقريبًا إلى جانب تقليل طاقة DRAM الديناميكية/الخاملة بنسبة 16%/20%.\"},{question:\"في مثال استهلاك الذاكرة، ماذا يحدث عندما تتنافس T0 (STREAM) و T1 (RANDOM) على الوصول إلى الذاكرة؟\",options:[\"يحصلان على وصول متساوٍ\",\"يتم إعطاء الأولوية لـ T1 بسبب سياسة 'الأقدم أولاً'\",\"يتم خدمة 128 طلبًا من T0 قبل T1 بسبب تموضع مخزن الصفوف\",\"تحدث جدولة عشوائية\"],correct:2,explanation:\"نظرًا لتموضع مخزن الصفوف، يتم خدمة 128 طلبًا من T0 (STREAM) قبل أن تحصل T1 (RANDOM) على الوصول، حيث تستمر T0 في إصابة نفس الصف بينما تسبب T1 تعارضات في الصفوف.\"},{question:\"ما هي الفكرة الرئيسية حول طبقات التجريد من هذا الفصل؟\",options:[\"يجب عدم كسر طبقات التجريد أبدًا\",\"كسر طبقات التجريد ومعرفة ما هو تحتها يمكّن من حل المشكلات وتصميم نظام أفضل\",\"مصممو الأجهزة فقط هم من يحتاجون إلى فهم طبقات متعددة\",\"طبقات التجريد مهمة فقط لتطوير البرامج\"],correct:1,explanation:\"الفكرة الرئيسية هي أن كسر طبقات التجريد ومعرفة ما يحدث تحتها يمكّنك من حل المشكلات وتصميم أنظمة مستقبلية أفضل.\"},{question:\"أي مكون في نظام متعدد النواة مشترك بين جميع النوى؟\",options:[\"ذاكرة التخزين المؤقت L2\",\"ذاكرة التخزين المؤقت L3 ومتحكم ذاكرة DRAM\",\"سجلات وحدة المعالجة المركزية\",\"فك تشفير التعليمات\"],correct:1,explanation:\"في مخطط النظام متعدد النوى، ذاكرة التخزين المؤقت L3 المشتركة ومتحكم ذاكرة DRAM مشتركة بين جميع النوى، بينما كل نواة لديها ذاكرة التخزين المؤقت L2 الخاصة بها.\"},{question:\"ما الذي يجعل متحكم DRAM عرضة لهجمات حجب الخدمة (Denial of Service)؟\",options:[\"آليات التشفير الضعيفة\",\"سياسات الجدولة غير العادلة التي يمكن استغلالها بواسطة برامج مكتوبة خصيصًا\",\"عرض النطاق الترددي غير الكافي\",\"عيوب في تصميم الأجهزة\"],correct:1,explanation:\"سياسات جدولة DRAM غير عادلة لبعض التطبيقات، ويمكن كتابة البرامج لاستغلال هذا الظلم، مما يجعل المتحكم عرضة لهجمات حجب الخدمة.\"},{question:\"ما هو حجم الصف المذكور في مثال استهلاك الذاكرة؟\",options:[\"4 كيلوبايت\",\"8 كيلوبايت\",\"16 كيلوبايت\",\"32 كيلوبايت\"],correct:1,explanation:\"في مثال استهلاك الذاكرة، حجم الصف هو 8 كيلوبايت وحجم كتلة ذاكرة التخزين المؤقت هو 64 بايت، مما يؤدي إلى 128 (8 كيلوبايت/64 بايت) طلبًا.\"},{question:\"وفقًا لرسوم بيانية حمل التحديث الزائد، ما هي نسبة حمل الأداء الزائد التي يمكن أن يسببها التحديث؟\",options:[\"حتى 8%\",\"حتى 46%\",\"حتى 15%\",\"حتى 47%\"],correct:1,explanation:\"وفقًا لرسوم بيانية أداء حمل التحديث الزائد، يمكن أن يسبب تحديث DRAM حمل أداء زائد يصل إلى 46%.\"},{question:\"أي نهج تعاوني يقترحه الفصل لحل مشاكل الأنظمة المعقدة؟\",options:[\"حلول الأجهزة فقط\",\"حلول البرامج فقط\",\"التعاون بين مكونات وطبقات متعددة\",\"حلول على مستوى نظام التشغيل فقط\"],correct:2,explanation:\"يؤكد الفصل أن التعاون بين مكونات وطبقات متعددة يمكن أن يتيح حلولًا وأنظمة أكثر فعالية.\"},{question:\"في مستويات التحويل، ما الذي يقع في أسفل التسلسل الهرمي؟\",options:[\"المنطق\",\"الدوائر\",\"الإلكترونات\",\"البنية الدقيقة\"],correct:2,explanation:\"في مستويات التسلسل الهرمي للتحويل، تقع الإلكترونات في الأسفل، مما يمثل المستوى المادي الأساسي.\"},{question:\"ما الذي تهدف الدورة إلى تمكين الطلاب من فعله فيما يتعلق بقرارات التصميم؟\",options:[\"اتخاذ القرارات ضمن طبقات فردية فقط\",\"التركيز فقط على تحسين البرامج\",\"اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات المختلفة\",\"التخصص في طبقة واحدة محددة\"],correct:2,explanation:\"تهدف الدورة إلى تمكين الطلاب من الشعور بالراحة في اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات والمكونات المختلفة للنظام.\"},{question:\"ما هي المعلومات التي يكشفها RAIDR لحل مشكلة التحديث؟\",options:[\"أنماط استخدام وحدة المعالجة المركزية\",\"معلومات ملف وقت الاحتفاظ بصفوف DRAM\",\"معدلات فشل ذاكرة التخزين المؤقت\",\"أنماط حركة مرور الشبكة\"],correct:1,explanation:\"يكشف RAIDR معلومات ملف وقت الاحتفاظ بصفوف DRAM إلى متحكم الذاكرة، مما يتيح معدلات تحديث مختلفة لصفوف مختلفة بناءً على خصائص الاحتفاظ بها.\"},{question:\"ما هي العلاقة بين رؤية المبرمج ورؤية مصمم الأجهزة في أنظمة الكمبيوتر؟\",options:[\"هما مستقلان تمامًا\",\"رؤية المبرمج فقط هي المهمة\",\"اختيارات المهندس المعماري/المعماري الدقيق تؤثر بشكل حاسم على كلتا الرؤيتين\",\"رؤية مصمم الأجهزة فقط هي المهمة\"],correct:2,explanation:\"تتضمن رؤية المهندس المعماري/المعماري الدقيق تصميم أجهزة كمبيوتر تلبي أهداف تصميم النظام، وتؤثر هذه الاختيارات بشكل حاسم على كل من مبرمج البرامج ومصمم الأجهزة.\"}],'الفصل 4: مقدمة وأساسيات':[{question:\"وفقًا لريتشارد هامينغ، ما هو الغرض من الحوسبة؟\",options:[\"لتوليد الأرقام والبيانات\",\"لحل المعادلات الرياضية\",\"لاكتساب البصيرة، وليس الأرقام\",\"لمعالجة المعلومات بسرعة\"],correct:2,explanation:\"صرح ريتشارد هامينغ بأن 'الغرض من الحوسبة هو البصيرة، وليس الأرقام'. القيمة الحقيقية للحوسبة لا تكمن فقط في توليد الأرقام (البيانات)، بل في استخدام تلك البيانات لاكتساب الفهم والمعرفة (البصيرة).\"},{question:\"ما هي مستويات التحويل في أنظمة الكمبيوتر من الأعلى إلى الأسفل؟\",options:[\"المشكلة ← الخوارزمية ← البرنامج ← ISA ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات\",\"الخوارزمية ← المشكلة ← البرنامج ← ISA ← المنطق ← البنية الدقيقة ← الدوائر ← الإلكترونات\",\"المشكلة ← البرنامج ← الخوارزمية ← ISA ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات\",\"المشكلة ← الخوارزمية ← ISA ← البرنامج ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات\"],correct:0,explanation:\"التسلسل الهرمي correct هو: المشكلة ← الخوارزمية ← البرنامج/اللغة ← نظام وقت التشغيل ← ISA (البنية) ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات، ويمثل التحويل من المشكلات عالية المستوى إلى التنفيذ المادي.\"},{question:\"ما هو التجريد في سياق أنظمة الكمبيوتر؟\",options:[\"طريقة لجعل الأنظمة أكثر تعقيدًا\",\"مستوى أعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذها\",\"طريقة لدمج مستويات متعددة في مستوى واحد\",\"تقنية للتخلص من المكونات غير الضرورية\"],correct:1,explanation:\"يعني التجريد أن المستوى الأعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذ المستوى الأدنى. على سبيل المثال، لا يحتاج مبرمج لغة عالية المستوى إلى معرفة ما هو ISA أو كيفية تنفيذ الكمبيوتر للتعليمات.\"},{question:\"لماذا قد تحتاج إلى فهم ما يحدث في طبقات التجريد الأساسية؟\",options:[\"لأغراض أكاديمية فقط\",\"عندما تعمل البرامج ببطء، بشكل غير صحيح، أو تستهلك الكثير من الطاقة\",\"لجعل البرمجة أكثر صعوبة\",\"ليس من الضروري أبدًا فهم الطبقات الأساسية\"],correct:1,explanation:\"يصبح فهم الطبقات الأساسية أمرًا حاسمًا عندما: يعمل البرنامج ببطء، لا يعمل بشكل صحيح، يستهلك الكثير من الطاقة، أو عند تصميم أنظمة أكثر كفاءة وأداءً أعلى.\"},{question:\"في مثال هجوم أداء الذاكرة في النظام متعدد النواة، ما الذي يسبب التفاوت في التباطؤ بين التطبيقات؟\",options:[\"سرعات وحدة المعالجة المركزية المختلفة\",\"اختلافات حجم ذاكرة التخزين المؤقت\",\"عدم عدالة سياسة جدولة DRAM بسبب تموضع مخزن الصفوف\",\"جدولة نظام التشغيل\"],correct:2,explanation:\"ينجم التفاوت عن سياسات جدولة DRAM التي تكون غير عادلة لبعض التطبيقات. سياسة 'أول صف إصابة' تعطي أولوية غير عادلة للتطبيقات ذات التموضع العالي لمخزن الصفوف، بينما سياسة 'الأقدم أولاً' تعطي أولوية غير عادلة للتطبيقات كثيفة الذاكرة.\"},{question:\"ما هي سياسة جدولة FR-FCFS في متحكمات DRAM؟\",options:[\"First-Request, First-Come-First-Service\",\"First-Ready, First-Come-First-Service\",\"First-Row, First-Column-First-Service\",\"Fast-Response, First-Come-First-Service\"],correct:1,explanation:\"FR-FCFS تعني First-Ready, First-Come-First-Service. لديها قاعدتان: (1) 'أول صف إصابة': خدمة عمليات الوصول إلى الذاكرة التي تصيب الصف أولاً، (2) 'الأقدم أولاً': ثم خدمة عمليات الوصول الأقدم أولاً.\"},{question:\"ما الذي يجعل الوصول إلى صف متعارض في DRAM أبطأ بكثير من الوصول إلى صف مصاب؟\",options:[\"تأخيرات معالجة وحدة المعالجة المركزية\",\"عقوبات عدم إصابة ذاكرة التخزين المؤقت\",\"الحاجة إلى إغلاق الصف الحالي وفتح صف جديد في DRAM\",\"زمن انتقال الشبكة\"],correct:2,explanation:\"يتطلب الوصول إلى صف متعارض إغلاق الصف المفتوح حاليًا وفتح صف جديد في DRAM، الأمر الذي يستغرق وقتًا أطول بكثير من الوصول إلى البيانات من صف مفتوح بالفعل (إصابة الصف).\"},{question:\"في مثال استهلاك أداء الذاكرة، ما الذي يميز نمط الوصول STREAM؟\",options:[\"وصول عشوائي للذاكرة بتموضع منخفض لمخزن الصفوف\",\"وصول تسلسلي للذاكرة بتموضع عالٍ جدًا لمخزن الصفوف (معدل إصابة 96%)\",\"وصول ذاكرة مبعثر بتموضع متوسط\",\"نمط وصول ذاكرة دائري\"],correct:1,explanation:\"يتميز STREAM بالوصول التسلسلي إلى الذاكرة بتموضع عالٍ جدًا لمخزن الصفوف (معدل إصابة 96%) وهو كثيف الذاكرة، مما يجعله مستهلكًا لأداء الذاكرة.\"},{question:\"ما الذي يميز نمط الوصول RANDOM في مثال أداء الذاكرة؟\",options:[\"وصول تسلسلي بتموضع عالٍ\",\"وصول عشوائي للذاكرة بتموضع منخفض جدًا لمخزن الصفوف (معدل إصابة 3%)\",\"وصول منظم بتموضع متوسط\",\"نمط وصول يمكن التنبؤ به\"],correct:1,explanation:\"يتميز RANDOM بالوصول العشوائي إلى الذاكرة بتموضع منخفض جدًا لمخزن الصفوف (معدل إصابة 3%) وهو كثيف الذاكرة بالمثل مقارنة بـ STREAM.\"},{question:\"ما الذي تتكون منه خلية DRAM؟\",options:[\"ترانزستوران ومقاوم\",\"مكثف وترانزستور وصول\",\"ثلاثة مكثفات متسلسلة\",\"دائرة قلب (Flip-flop)\"],correct:1,explanation:\"تتكون خلية DRAM من مكثف وترانزستور وصول. تخزن البيانات من حيث الشحنة في المكثف.\"},{question:\"لماذا تحتاج DRAM إلى التحديث؟\",options:[\"لتحسين الأداء\",\"لأن شحنة المكثف تتسرب بمرور الوقت\",\"لتقليل استهلاك الطاقة\",\"لزيادة سعة التخزين\"],correct:1,explanation:\"تتسرب شحنة مكثف DRAM بمرور الوقت، لذا يحتاج متحكم الذاكرة إلى تحديث كل صف بشكل دوري لاستعادة الشحنة. عادة ما يجب تحديث كل صف كل 64 مللي ثانية.\"},{question:\"ما هي العيوب الرئيسية لتحديث DRAM؟\",options:[\"زيادة التكلفة فقط\",\"تدهور الأداء فقط\",\"استهلاك الطاقة، تدهور الأداء، تأثير جودة الخدمة، وقيود توسيع السعة\",\"استهلاك الطاقة فقط\"],correct:2,explanation:\"يحتوي تحديث DRAM على العديد من العيوب: استهلاك الطاقة (كل تحديث يستهلك طاقة)، تدهور الأداء (DRAM غير متاحة أثناء التحديث)، تأثير جودة الخدمة/القدرة على التنبؤ (أوقات توقف طويلة)، ومعدل التحديث يحد من توسيع سعة DRAM.\"},{question:\"ما هي الفترة الزمنية النموذجية لتحديث صفوف DRAM؟\",options:[\"64 ميكروثانية\",\"64 مللي ثانية\",\"64 ثانية\",\"64 نانوثانية\"],correct:1,explanation:\"الفترة الزمنية النموذجية للتحديث هي 64 مللي ثانية (64 ms). يجب تنشيط (تحديث) كل صف كل 64 مللي ثانية لاستعادة الشحنة في المكثفات.\"},{question:\"ما هي الملاحظة الرئيسية التي يقدمها RAIDR حول تحديث DRAM؟\",options:[\"جميع الصفوف تحتاج إلى تحديث متكرر\",\"يمكن تحديث معظم صفوف DRAM بشكل أقل تكرارًا دون فقدان البيانات\",\"التحديث غير ضروري\",\"فقط بعض الصفوف تحتاج إلى أي تحديث\"],correct:1,explanation:\"يلاحظ RAIDR أن معظم صفوف DRAM يمكن تحديثها بشكل أقل تكرارًا دون فقدان البيانات، مما يؤدي إلى فكرة تحديث الصفوف التي تحتوي على خلايا ضعيفة بشكل متكرر والصفوف الأخرى بشكل أقل.\"},{question:\"كيف يحقق RAIDR تقليل التحديث؟\",options:[\"عن طريق إلغاء التحديث تمامًا\",\"عن طريق تنميط أوقات الاحتفاظ، وتجميع الصفوف، وتحديث المجموعات المختلفة بمعدلات مختلفة\",\"عن طريق استخدام تقنية DRAM مختلفة\",\"عن طريق زيادة تردد التحديث لجميع الصفوف\"],correct:1,explanation:\"يعمل RAIDR في ثلاث خطوات: (1) تنميط وقت الاحتفاظ بجميع الصفوف، (2) تجميع الصفوف حسب وقت الاحتفاظ في متحكم الذاكرة باستخدام فلاتر بلوم، (3) تحديث الصفوف في سلال مختلفة بمعدلات مختلفة.\"},{question:\"ما هي الفوائد التي حققها RAIDR؟\",options:[\"تحسين الأداء فقط\",\"74.6% تقليل التحديث، ~16%/20% تقليل طاقة DRAM، ~9% تحسين الأداء\",\"تقليل الطاقة فقط\",\"تقليل التحديث فقط\"],correct:1,explanation:\"يحقق RAIDR فوائد متعددة: 74.6% تقليل التحديث مع حمل تخزين إضافي يبلغ 1.25 كيلوبايت فقط، ~16%/20% تقليل طاقة DRAM الديناميكية/الخاملة، و ~9% تحسين الأداء، مع زيادة الفوائد بزيادة سعة DRAM.\"},{question:\"ما هو أحد الهدفين الرئيسيين لدورة هندسة الكمبيوتر المذكورة في المحاضرة؟\",options:[\"تعلم لغات البرمجة\",\"فهم كيفية عمل المعالج تحت طبقة البرامج\",\"تصميم أنظمة التشغيل\",\"بناء مكونات الأجهزة\"],correct:1,explanation:\"أحد الأهداف الرئيسية هو فهم كيفية عمل المعالج تحت طبقة البرامج وكيف تؤثر القرارات المتخذة في الأجهزة على البرامج/المبرمج.\"},{question:\"ما هو الهدف الرئيسي الثاني لدورة هندسة الكمبيوتر؟\",options:[\"حفظ مجموعات التعليمات\",\"التمكين من اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات المختلفة\",\"التركيز فقط على تصميم الأجهزة\",\"التخصص في طبقة تجريد واحدة\"],correct:1,explanation:\"الهدف الرئيسي الثاني هو تمكين الطلاب من الشعور بالراحة في اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات والمكونات المختلفة للنظام.\"},{question:\"في سيناريو استهلاك أداء الذاكرة، كم عدد الطلبات تقريبًا لتطبيق STREAM (T0) يتم خدمتها قبل خدمة تطبيق RANDOM (T1)؟\",options:[\"64 طلبًا\",\"96 طلبًا\",\"128 طلبًا\",\"256 طلبًا\"],correct:2,explanation:\"مع حجم صف يبلغ 8 كيلوبايت وحجم كتلة ذاكرة تخزين مؤقت يبلغ 64 بايت، هناك 128 (8 كيلوبايت/64 بايت) طلبًا من T0 (STREAM) يتم خدمتها قبل أن يحصل T1 (RANDOM) على فرصة، مما يوضح عدم عدالة سياسة 'أول صف إصابة'.\"},{question:\"ما هي الفكرة الرئيسية حول طبقات التجريد من هذه المحاضرة؟\",options:[\"يجب عدم عبور طبقات التجريد أبدًا\",\"كسر طبقات التجريد ومعرفة ما هو تحتها يمكّن من حل المشكلات\",\"مصممو الأجهزة فقط هم من يحتاجون إلى فهم طبقات متعددة\",\"طبقات التجريد هي مفاهيم نظرية فقط\"],correct:1,explanation:\"الفكرة الرئيسية هي أن كسر طبقات التجريد (بين المكونات ومستويات التسلسل الهرمي للتحويل) ومعرفة ما هو تحتها يمكّنك من حل المشكلات وتصميم أنظمة مستقبلية أفضل. يمكن أن يتيح التعاون بين مكونات وطبقات متعددة حلولًا أكثر فعالية.\"}],\"الفصل الخامس: ما هو الكمبيوتر ونموذج فون نيومان\":[{question:\"ما هي المكونات الرئيسية الثلاثة التي تحدد الكمبيوتر؟\",options:[\"الأجهزة، البرامج، والمستخدمون\",\"الحساب، الاتصال، والتخزين (الذاكرة)\",\"الإدخال، المعالجة، والإخراج\",\"وحدة المعالجة المركزية، ذاكرة الوصول العشوائي، والقرص الصلب\"],correct:1,explanation:\"يتم تعريف الكمبيوتر من خلال ثلاثة مكونات رئيسية: الحساب (المعالجة)، الاتصال (الإدخال/الإخراج)، والتخزين (الذاكرة). تعمل هذه المكونات معًا لتشكيل نظام حوسبة كامل.\"},{question:\"ما هما الخاصيتان الرئيسيتان لنموذج فون نيومان؟\",options:[\"معالجة سريعة وذاكرة كبيرة\",\"برنامج مخزن ومعالجة تعليمات متسلسلة\",\"نوى متعددة ومعالجة متوازية\",\"إمكانيات الإدخال/الإخراج وواجهة المستخدم\"],correct:1,explanation:\"يحتوي نموذج فون نيومان على خاصيتين رئيسيتين: (1) برنامج مخزن - تعليمات مخزنة في مصفوفة ذاكرة خطية مع ذاكرة موحدة للتعليمات والبيانات، (2) معالجة تعليمات متسلسلة - تعليمة واحدة تتم معالجتها في كل مرة مع عداد البرنامج يحدد التعليمات الحالية.\"},{question:\"في نموذج فون نيومان، ما الذي يحدد ما إذا كانت القيمة المخزنة تفسر كتعليمات؟\",options:[\"القيمة نفسها\",\"موقع الذاكرة\",\"إشارات التحكم\",\"نوع البيانات\"],correct:2,explanation:\"في نموذج فون نيومان، يعتمد تفسير القيمة المخزنة على إشارات التحكم. يمكن تفسير نفس نمط البت كبيانات أو كتعليمات اعتمادًا على كيفية معالجة وحدة التحكم لها.\"},{question:\"ما هو الاسم الآخر لبنية فون نيومان؟\",options:[\"كمبيوتر معالجة متوازية\",\"كمبيوتر برنامج مخزن\",\"كمبيوتر تدفق البيانات\",\"كمبيوتر متعدد النواة\"],correct:1,explanation:\"تُسمى بنية فون نيومان أيضًا 'كمبيوتر برنامج مخزن' لأن التعليمات تخزن في الذاكرة جنبًا إلى جنب مع البيانات، بدلاً من أن تكون موصلة بشكل ثابت في الجهاز.\"},{question:\"في نموذج فون نيومان، كيف يتم تقدم عداد البرنامج (مؤشر التعليمات)؟\",options:[\"عشوائيًا بناءً على التعليمات المتاحة\",\"بناءً على توفر البيانات\",\"بشكل تسلسلي باستثناء تعليمات نقل التحكم\",\"بشكل متوازٍ لتعليمات متعددة\"],correct:2,explanation:\"يتم تقدم عداد البرنامج بشكل تسلسلي باستثناء تعليمات نقل التحكم (مثل القفزات، التفرعات، الاستدعاءات). هذا التقدم التسلسلي هو سمة أساسية لتنفيذ فون نيومان.\"},{question:\"في نموذج تدفق البيانات، متى يتم تنفيذ تعليمات؟\",options:[\"عندما يشير مؤشر التعليمات إليها\",\"عندما تكون جميع معاملاتها جاهزة\",\"بترتيب تسلسلي\",\"عندما تكون وحدة المعالجة المركزية خاملة\"],correct:1,explanation:\"في نموذج تدفق البيانات، يتم تنفيذ التعليمات عندما تكون جميع معاملاتها جاهزة (أي، عندما تحتوي جميع المدخلات على رموز). لا يوجد مؤشر تعليمات - يتم تشغيل التنفيذ بتوفر البيانات.\"},{question:\"ما هو الفرق الرئيسي بين نماذج تنفيذ فون نيومان وتدفق البيانات؟\",options:[\"فون نيومان يستخدم ذاكرة أكبر\",\"فون نيومان موجه بالتحكم/تسلسلي، تدفق البيانات موجه بالبيانات/متوازٍ\",\"تدفق البيانات أبطأ من فون نيومان\",\"فون نيومان يتطلب أجهزة خاصة\"],correct:1,explanation:\"نموذج فون نيومان موجه بالتحكم مع تنفيذ تسلسلي (مؤشر التعليمات يتحكم في الترتيب)، بينما نموذج تدفق البيانات موجه بالبيانات مع تنفيذ متوازٍ محتمل (توفر البيانات يتحكم في الترتيب).\"},{question:\"أي نموذج تنفيذ هو أكثر توازيًا بطبيعته؟\",options:[\"نموذج فون نيومان\",\"نموذج تدفق البيانات\",\"كلاهما متوازٍ بالتساوي\",\"لا يدعم أي منهما التوازي\"],correct:1,explanation:\"نموذج تدفق البيانات أكثر توازيًا بطبيعته لأن تعليمات متعددة يمكن أن 'تطلق' (تنفذ) في وقت واحد عندما تكون معاملاتها جاهزة، على عكس التنفيذ التسلسلي لفون نيومان.\"},{question:\"في آلة تدفق البيانات، ما الذي يتسبب في 'إطلاق' عقدة تدفق البيانات؟\",options:[\"إشارة ساعة\",\"مؤشر التعليمات\",\"عندما تكون جميع مدخلاتها تحتوي على رموز (جاهزة)\",\"محفز عشوائي\"],correct:2,explanation:\"تطلق عقدة تدفق البيانات (يتم جلبها وتنفيذها) عندما تكون جميع مدخلاتها جاهزة، أي عندما تحتوي جميع المدخلات على رموز. هذا هو مبدأ التنفيذ الأساسي للحوسبة بتدفق البيانات.\"},{question:\"ما هي بنيات مجموعات التعليمات الرئيسية التي تستخدم نموذج فون نيومان اليوم؟\",options:[\"x86 فقط\",\"x86، ARM، MIPS، SPARC، Alpha، POWER\",\"ARM و x86 فقط\",\"البنيات القديمة فقط\"],correct:1,explanation:\"جميع بنيات مجموعات التعليمات الرئيسية اليوم تستخدم نموذج فون نيومان، بما في ذلك بنيات x86، ARM، MIPS، SPARC، Alpha، و POWER.\"},{question:\"على مستوى البنية الدقيقة، كيف تنفذ المعالجات الحديثة التعليمات فعليًا؟\",options:[\"تمامًا كما هو محدد بواسطة نموذج فون نيومان\",\"بشكل مختلف تمامًا عن نموذج فون نيومان (مقسمة، خارج الترتيب، إلخ)\",\"بترتيب تسلسلي فقط\",\"بدون أي تحسين\"],correct:1,explanation:\"تنفذ البنيات الدقيقة الحديثة بشكل مختلف تمامًا عن نموذج فون نيومان - باستخدام التنفيذ المقسم، تعليمات متعددة في نفس الوقت، التنفيذ خارج الترتيب، وذاكرات تخزين مؤقت منفصلة للتعليمات/البيانات، ولكن هذا لا يُكشف للبرامج.\"},{question:\"ما هو الفرق الرئيسي بين ISA والبنية الدقيقة؟\",options:[\"ISA هي الأجهزة، البنية الدقيقة هي البرامج\",\"ISA هي الواجهة المتفق عليها بين البرامج/الأجهزة، البنية الدقيقة هي التنفيذ المحدد\",\"هما نفس الشيء\",\"ISA قديمة، البنية الدقيقة جديدة\"],correct:1,explanation:\"ISA هي الواجهة المتفق عليها بين البرامج والأجهزة (ما يحتاج كاتب البرامج إلى معرفته)، بينما البنية الدقيقة هي التنفيذ المحدد لـ ISA (غير مرئي للبرامج).\"},{question:\"باستخدام تشبيه السيارة، ما الذي يمثل ISA مقابل البنية الدقيقة؟\",options:[\"المحرك مقابل العجلات\",\"دواسة الوقود (الواجهة) مقابل المكونات الداخلية للمحرك (التنفيذ)\",\"عجلة القيادة مقابل الفرامل\",\"الخارج مقابل الداخل\"],correct:1,explanation:\"تمثل دواسة الوقود ISA (واجهة 'التسارع' التي يستخدمها السائق)، بينما تمثل المكونات الداخلية للمحرك البنية الدقيقة (كيف يتم 'التسارع' فعليًا).\"},{question:\"ما الذي يتغير بشكل أسرع: ISA أم البنية الدقيقة؟\",options:[\"ISA تتغير بشكل أسرع\",\"البنية الدقيقة تتغير بشكل أسرع\",\"يتغيران بنفس المعدل\",\"لا يتغير أي منهما\"],correct:1,explanation:\"تتغير البنية الدقيقة عادةً بشكل أسرع من ISA. هناك عدد قليل من ISAs (x86، ARM، SPARC، MIPS، Alpha) ولكن العديد من البنيات الدقيقة. على سبيل المثال، لدى x86 ISA العديد من التطبيقات: 286، 386، 486، بنتيوم، بنتيوم برو، بنتيوم 4، كور، إلخ.\"},{question:\"ماذا تشير المعالجة الفائقة إلى؟\",options:[\"استخدام نوى وحدة المعالجة المركزية متعددة\",\"تقنية لتنفيذ تعليمات متعددة بالتوازي داخل نفس نواة المعالج\",\"زيادة تردد الساعة\",\"إضافة المزيد من الذاكرة\"],correct:1,explanation:\"المعالجة الفائقة هي تقنية تستخدم في تصميم المعالجات الدقيقة الحديثة لزيادة إنتاجية التعليمات عن طريق تنفيذ تعليمات متعددة بالتوازي داخل نفس نواة المعالج، مما يسمح بأكثر من تعليمات واحدة لكل دورة ساعة.\"},{question:\"أي مما يلي جزء من ISA؟\",options:[\"عدد المنافذ لملف السجل\",\"رمز تشغيل تعليمة ADD\",\"ما إذا كان الجهاز يستخدم التنفيذ المقسم\",\"عدد الدورات لتنفيذ تعليمة MUL\"],correct:1,explanation:\"رمز تشغيل تعليمة ADD جزء من ISA لأنه يحدد واجهة التعليمات. عدد منافذ ملف السجل، التنفيذ المقسم، ودورات التنفيذ هي تفاصيل تنفيذ البنية الدقيقة غير مرئية للبرامج.\"},{question:\"أي مما يلي جزء من البنية الدقيقة؟\",options:[\"عدد السجلات ذات الأغراض العامة\",\"رموز تشغيل التعليمات\",\"عدد المنافذ لملف السجل\",\"أوضاع عنونة الذاكرة\"],correct:2,explanation:\"عدد المنافذ لملف السجل هو تفصيل في البنية الدقيقة (خيار تنفيذ للأداء). عدد السجلات، رموز التشغيل، وأوضاع العنونة هي مواصفات ISA مرئية للمبرمجين.\"},{question:\"ما الذي تحدده ISA فيما يتعلق بالتعليمات؟\",options:[\"تنسيق التعليمات فقط\",\"رموز التشغيل، أوضاع العنونة، أنواع البيانات، أنواع وتنسيقات التعليمات، السجلات، رموز الشرط\",\"وقت التنفيذ فقط\",\"متطلبات الذاكرة فقط\"],correct:1,explanation:\"تحدد ISA عناصر شاملة متعلقة بالتعليمات: رموز التشغيل، أوضاع العنونة، أنواع البيانات، أنواع وتنسيقات التعليمات، السجلات، ورموز الشرط - كل ما يحتاج المبرمج إلى معرفته لكتابة البرامج.\"},{question:\"أي مما يلي خيارات تنفيذ البنية الدقيقة؟\",options:[\"إدارة الذاكرة الافتراضية\",\"التنفيذ المقسم، التنفيذ خارج الترتيب، سياسات التخزين المؤقت، المعالجة الفائقة\",\"تعريف مجموعة التعليمات\",\"أوضاع عنونة الذاكرة\"],correct:1,explanation:\"تتضمن البنية الدقيقة خيارات تنفيذ مثل التنفيذ المقسم، التنفيذ بالترتيب أم خارج الترتيب، جدولة الوصول إلى الذاكرة، المعالجة الفائقة، سياسات التخزين المؤقت، الجلب المسبق، إلخ - كل ذلك يتم بدون كشف للبرامج.\"},{question:\"في مثال التنفيذ خارج الترتيب بالتعليمات (1) mov eax,0 (2) mov edx,1 (3) mov edx,3 (4) inc edx (5) mov ecx,3، ما الذي يحدد ترتيب التنفيذ؟\",options:[\"يجب الحفاظ على ترتيب البرنامج الأصلي\",\"تحدد الترانزستورات/الأجهزة بناءً على التبعيات والموارد المتاحة\",\"اختيار عشوائي\",\"دائمًا يتم التنفيذ بترتيب عكسي\"],correct:1,explanation:\"في التنفيذ خارج الترتيب، تحدد الترانزستورات (الأجهزة) التعليمات التي يجب تنفيذها بناءً على تبعيات البيانات والموارد التنفيذية المتاحة، مع الحفاظ على دلالات البرنامج correctة.\"}],'الفصل 6: مقدمة في المقايضات في ISA':[{question:\"ما هي نقطة التصميم في هندسة الكمبيوتر؟\",options:[\"موقع محدد على شريحة المعالج\",\"مجموعة من اعتبارات التصميم وأهميتها التي تؤدي إلى مقايضات\",\"المرحلة النهائية لتصميم المعالج\",\"منهجية اختبار للمعالجات\"],correct:1,explanation:\"نقطة التصميم هي مجموعة من اعتبارات التصميم وأهميتها التي تؤدي إلى مقايضات في كل من ISA والبنية الدقيقة. يتم تحديدها بواسطة مساحة التطبيق والسوق/المستخدمين المستهدفين.\"},{question:\"أي مما يلي هي اعتبارات تصميم رئيسية مذكورة في المحاضرة؟\",options:[\"التكلفة والأداء فقط\",\"التكلفة، الأداء، استهلاك الطاقة، استهلاك الطاقة (عمر البطارية)، التوفر، الموثوقية، الوقت اللازم للتسويق\",\"الأداء والموثوقية فقط\",\"تعقيد الأجهزة وتوافق البرامج\"],correct:1,explanation:\"تشمل اعتبارات التصميم الرئيسية: التكلفة، الأداء، أقصى استهلاك للطاقة، استهلاك الطاقة (عمر البطارية)، التوفر، الموثوقية والصحة، والوقت اللازم للتسويق.\"},{question:\"ما الذي يحدد نقطة تصميم نظام الكمبيوتر؟\",options:[\"التقنية المتاحة\",\"تكلفة التصنيع\",\"مساحة 'المشكلة' (مساحة التطبيق) والسوق/المستخدمون المستهدفون\",\"اللوائح الحكومية\"],correct:2,explanation:\"يتم تحديد نقطة التصميم بواسطة مساحة 'المشكلة' (مساحة التطبيق) والسوق/المستخدمين المستهدفين، مما يؤثر على الأهمية النسبية لاعتبارات التصميم المختلفة.\"},{question:\"ما هما المكونان الرئيسيان للتعليمات؟\",options:[\"العنوان والبيانات\",\"رمز التشغيل والمعاملات\",\"المصدر والوجهة\",\"الإدخال والإخراج\"],correct:1,explanation:\"تتكون التعليمات من: (1) رمز التشغيل - ما تفعله التعليمات، و (2) المعاملات - لمن تقوم بها. هذا هو العنصر الأساسي لواجهة الأجهزة/البرامج.\"},{question:\"ما هو مفهوم 'توجيه البتات' في ترميز التعليمات؟\",options:[\"استخدام البتات للتحكم في اتجاه تدفق البيانات\",\"بت في التعليمات يحدد تفسير البتات الأخرى\",\"توجيه البتات نحو وحدة المنطق والحساب\",\"إدارة العمليات على مستوى البتات\"],correct:1,explanation:\"توجيه البتات هو مفهوم حيث يحدد بت في التعليمات تفسير البتات الأخرى، مما يسمح باستخدام أكثر كفاءة لمساحة ترميز التعليمات.\"},{question:\"في آلة ذات 0 عنوان (مكدس)، كيف يتم تنفيذ العمليات؟\",options:[\"باستخدام السجلات فقط\",\"تعمل العمليات على العناصر العلوية للمكدس (دفع/سحب)\",\"عنونة الذاكرة المباشرة\",\"باستخدام سجل التجميع\"],correct:1,explanation:\"في آلة مكدس ذات 0 عنوان، تعمل العمليات على العناصر العلوية للمكدس. يتم دفع المعاملات إلى المكدس، وتنفذ العمليات على العناصر العلوية للمكدس، ويتم سحب النتائج.\"},{question:\"ما الذي يميز آلة ذات 1 عنوان (تجميع)؟\",options:[\"تستخدم جميع العمليات المكدس\",\"العمليات تستخدم سجل التجميع (op ACC, ld A, st A)\",\"معاملان لكل تعليمة\",\"ثلاثة معاملات منفصلة\"],correct:1,explanation:\"في آلة تجميع ذات 1 عنوان، تتضمن العمليات عادة سجل التجميع (ACC). التعليمات مثل 'op ACC'، 'ld A' (تحميل إلى ACC)، 'st A' (تخزين من ACC) هي مميزة.\"},{question:\"في آلة ذات 2 عنوان، ماذا يحدث لأحد المعاملات؟\",options:[\"يبقى دون تغيير\",\"معامل واحد هو المصدر والوجهة (يتم تدميره)\",\"يتم نسخه إلى الذاكرة\",\"يتم دفعه إلى المكدس\"],correct:1,explanation:\"في آلة ذات 2 عنوان (op S,D)، يعمل أحد المعاملات كمصدر ووجهة، مما يعني أن القيمة الأصلية يتم الكتابة فوقها (تدميرها) بنتيجة العملية.\"},{question:\"ما هي الميزة الرئيسية لآلة ذات 3 عناوين؟\",options:[\"حجم تعليمات أصغر\",\"المصدر والوجهة منفصلان (op S1,S2,D)\",\"تنفيذ أسرع\",\"استهلاك طاقة أقل\"],correct:1,explanation:\"في آلة ذات 3 عناوين (op S1,S2,D)، يكون معاملا المصدر والوجهة منفصلين، مما يعني أن قيم المصدر محفوظة ولا يتم تدميرها أثناء العمليات.\"},{question:\"ما هي المزايا الرئيسية لآلات المكدس؟\",options:[\"حجم تعليمات كبير ومنطق معقد\",\"حجم تعليمات صغير، منطق أبسط، كود مدمج، استدعاءات إجراءات فعالة\",\"مرونة عالية وعمليات متوازية\",\"دعم أنواع بيانات معقدة\"],correct:1,explanation:\"تتميز آلات المكدس بـ: حجم تعليمات صغير (لا توجد حاجة لمعاملات لتعليمات التشغيل)، منطق أبسط، كود مدمج، واستدعاءات إجراءات فعالة (جميع المعلمات على المكدس بدون دورات إضافية لتمرير المعلمات).\"},{question:\"ما هي العيوب الرئيسية لآلات المكدس؟\",options:[\"حجم كود كبير وتنفيذ بطيء\",\"العمليات الحسابية التي لا يمكن التعبير عنها بسهولة في تدوين لاحق (postfix) صعبة؛ مرونة محدودة\",\"استهلاك طاقة عالٍ\",\"فك تشفير تعليمات معقد\"],correct:1,explanation:\"تتميز آلات المكدس بعيوب: العمليات الحسابية التي لا يمكن التعبير عنها بسهولة في تدوين لاحق صعبة التخطيط، لا يمكنها إجراء عمليات على العديد من القيم في وقت واحد (فقط أعلى N قيم)، وتفتقر إلى المرونة.\"},{question:\"PDP-11 هو مثال على أي نوع من الآلات؟\",options:[\"آلة ذات 0 عنوان (مكدس)\",\"آلة ذات 1 عنوان (تجميع)\",\"آلة ذات 2 عنوان\",\"آلة ذات 3 عناوين\"],correct:2,explanation:\"PDP-11 هي آلة ذات 2 عنوان. تحتوي تعليمة ADD الخاصة بها على رمز تشغيل 4 بت و2 مُحددات معامل 6 بت، مع بتات محدودة لتحديد تعليمة.\"},{question:\"ما هي العيب الرئيسي لتصميم PDP-11 ذو 2 عنوان؟\",options:[\"الكثير من المعاملات\",\"يتم دائمًا تدمير أحد معاملي المصدر بالنتيجة\",\"التعليمات طويلة جدًا\",\"لا يمكن الوصول إلى الذاكرة\"],correct:1,explanation:\"في تصميم PDP-11 ذو 2 عنوان، يتم دائمًا تدمير أحد معاملي المصدر (الكتابة فوقه) بنتيجة التعليمات، مما يتطلب خطوات إضافية للحفاظ على القيم الأصلية عند الحاجة.\"},{question:\"ما هو نوع آلة بنية ألفا؟\",options:[\"آلة ذاكرة/ذاكرة ذات 2 عنوان\",\"آلة مكدس\",\"آلة تحميل/تخزين ذات 3 عناوين\",\"آلة تجميع ذات 1 عنوان\"],correct:2,explanation:\"ألفا هي آلة تحميل/تخزين ذات 3 عناوين، مما يعني أنها تحتوي على معاملات مصدر ووجهة منفصلة، ويتم الوصول إلى الذاكرة فقط من خلال تعليمات تحميل وتخزين صريحة.\"},{question:\"ما هو نوع آلة x86؟\",options:[\"آلة تحميل/تخزين ذات 3 عناوين\",\"آلة ذاكرة/ذاكرة ذات 2 عنوان\",\"آلة مكدس فقط\",\"آلة تجميع ذات 1 عنوان\"],correct:1,explanation:\"x86 هي آلة ذاكرة/ذاكرة ذات 2 عنوان، مما يعني أنها يمكن أن تنفذ عمليات مباشرة بين مواقع الذاكرة والسجلات، مع معامل واحد يعمل كمصدر ووجهة.\"},{question:\"كيف يتم تعريف نوع البيانات في سياق ISA؟\",options:[\"أي تمثيل ثنائي\",\"تمثيل للمعلومات توجد له تعليمات تعمل على هذا التمثيل\",\"الأنواع الأولية فقط مثل الأعداد correctة\",\"تنسيق تخزين الذاكرة فقط\"],correct:1,explanation:\"يتم تعريف نوع البيانات على أنه تمثيل للمعلومات توجد له تعليمات تعمل على هذا التمثيل. لا يتعلق الأمر بتنسيق التخزين فقط، بل بدعم التعليمات.\"},{question:\"أي مما يلي أمثلة على أنواع البيانات المذكورة؟\",options:[\"الأعداد correctة والنقطة العائمة فقط\",\"الأعداد correctة، النقطة العائمة، الحرف، الثنائي، العشري، BCD، القائمة المترابطة المزدوجة، قائمة الانتظار، السلسلة، المتجه البت، المكدس\",\"أنواع البيانات الأولية فقط\",\"الأنواع الرقمية فقط\"],correct:1,explanation:\"تذكر المحاضرة أنواع بيانات مختلفة: الأعداد correctة، النقطة العائمة، الحرف، الثنائي، العشري، BCD، القائمة المترابطة المزدوجة، قائمة الانتظار، السلسلة، المتجه البت، والمكدس - تتراوح من الأنواع الأولية إلى الأنواع المهيكلة المعقدة.\"},{question:\"ما هو مثال لتعليمة نوع بيانات عالية المستوى من VAX؟\",options:[\"ADD و SUB فقط\",\"INSQUEUE (إدراج في قائمة الانتظار) و REMQUEUE (إزالة من قائمة الانتظار) على قوائم مترابطة مزدوجة\",\"التحميل والتخزين فقط\",\"العمليات الحسابية الأساسية\"],correct:1,explanation:\"قدمت VAX تعليمات عالية المستوى مثل INSQUEUE (إدراج في قائمة الانتظار) و REMQUEUE (إزالة من قائمة الانتظار) التي تعمل على قوائم مترابطة مزدوجة أو قوائم انتظار، و FINDFIRST لعمليات هيكل البيانات المعقدة.\"},{question:\"ما الذي يشير إليه 'الفجوة الدلالية' في هندسة الكمبيوتر؟\",options:[\"المسافة المادية بين المكونات\",\"التفاوت بين مفاهيم البرامج عالية المستوى وعمليات الأجهزة منخفضة المستوى\",\"التأخير الزمني في تنفيذ التعليمات\",\"زمن انتقال الوصول إلى الذاكرة\"],correct:1,explanation:\"تشير الفجوة الدلالية إلى التفاوت بين المفاهيم والتجريدات عالية المستوى المستخدمة في برمجة البرامج والعمليات والآليات منخفضة المستوى المطبقة في الأجهزة.\"},{question:\"كيف تختلف بنيات RISC المبكرة و Intel 432 من حيث الفجوة الدلالية؟\",options:[\"كلاهما له نفس النهج\",\"RISC المبكر: نوع بيانات عدد صحيح فقط (فجوة كبيرة)؛ Intel 432: نوع بيانات كائن، قائم على القدرات (فجوة صغيرة)\",\"كلاهما يركز على أنواع البيانات المعقدة\",\"كلاهما يستخدم الأنواع الأولية فقط\"],correct:1,explanation:\"كانت بنيات RISC المبكرة تحتوي على أنواع بيانات عدد صحيح فقط (مما أدى إلى فجوة دلالية كبيرة)، بينما دعمت Intel 432 أنواع بيانات الكائنات وكانت قائمة على القدرات (محاولة لسد الفجوة الدلالية بميزات عالية المستوى).\"}],'الفصل 7: المقايضات في ISA':[{question:\"أي ISA قدم تعليمات مخصصة لعمليات القائمة المترابطة المزدوجة مثل INSQUEUE؟\",options:[\"x86\",\"VAX\",\"MIPS\",\"ARM\"],correct:1,explanation:\"كان لدى VAX تعليمات متخصصة لعمليات قوائم الانتظار/القوائم، مما يعكس فلسفة تصميم CISC.\"},{question:\"ما هو نوع البيانات الأساسي المدعوم في بنيات RISC المبكرة؟\",options:[\"نقطة عائمة\",\"عدد صحيح فقط\",\"مراجع الكائنات\",\"عشري مشفر ثنائيًا\"],correct:1,explanation:\"دعمت تصميمات RISC المبكرة مثل MIPS الأعداد correctة فقط للحفاظ على البساطة.\"},{question:\"توضح أنواع بيانات الكائنات في Intel 432 أي نوع من نهج الفجوة الدلالية؟\",options:[\"فجوة قصوى\",\"فجوة مصغرة\",\"لا فجوة\",\"فجوة متغيرة\"],correct:1,explanation:\"هدفت Intel 432 إلى تقليل الفجوة من خلال دعم البنى عالية المستوى مباشرة في الأجهزة.\"},{question:\"في نظام قابل للعنونة 32 بت مثل Alpha الأول، كيف يمكنك إضافة رقمين 32 بت؟\",options:[\"باستخدام تعليمات تحميل/تخزين 32 بت\",\"باستخدام تعليمة ADD واحدة 64 بت\",\"من خلال عمليات الذاكرة إلى الذاكرة\",\"باستخدام عمليات قابلة للعنونة بالبت\"],correct:0,explanation:\"يتطلب عمليات متعددة بسبب قيود العنونة 32 بت.\"},{question:\"أي بنية تستخدم ترتيب البايت الكبير (big-endian)؟\",options:[\"x86\",\"PowerPC\",\"ARM (وضع little-endian)\",\"ناقل PCI الأصلي\"],correct:1,explanation:\"تعد PowerPC و SPARC من البنيات الكبيرة البارزة.\"},{question:\"في أنظمة little-endian، كيف تخزن القيمة 0x12345678 في العنوان A؟\",options:[\"A:12 A+1:34 A+2:56 A+3:78\",\"A:78 A+1:56 A+2:34 A+3:12\",\"A:56 A+1:78 A+2:12 A+3:34\",\"مقسمة عبر خطوط ذاكرة التخزين المؤقت\"],correct:1,explanation:\"يخزن little-endian البايت الأقل أهمية في أدنى عنوان.\"},{question:\"ما هي خاصية البرامج التي تبرر وجود السجلات في ISA؟\",options:[\"التوطين المكاني\",\"توطين البيانات (زماني ومكاني)\",\"تأثير جدار الذاكرة\",\"عنق الزجاجة في فون نيومان\"],correct:1,explanation:\"تستغل السجلات التوطين الزماني (البيانات المعاد استخدامها) والتوطين المكاني (البيانات القريبة).\"},{question:\"كم عدد السجلات ذات الأغراض العامة التي قدمتها IA-64 (Itanium)؟\",options:[\"8\",\"16\",\"32\",\"128\"],correct:3,explanation:\"توسعت IA-64 إلى 128 سجلًا للتوازي الصريح.\"},{question:\"لماذا لا يستطيع المبرمجون الوصول مباشرة إلى سجلات خط الأنابيب؟\",options:[\"محمية بواسطة نظام التشغيل\",\"تمثل حالة البنية الدقيقة\",\"غير قابلة للوصول ماديًا\",\"تخالف حماية الذاكرة\"],correct:1,explanation:\"تعد سجلات خط الأنابيب جزءًا من البنية الدقيقة الخاصة بالتنفيذ.\"},{question:\"أي فئة تعليمات تغير تسلسل التنفيذ؟\",options:[\"تعليمات التشغيل\",\"تعليمات نقل البيانات\",\"تعليمات تدفق التحكم\",\"تعليمات النقطة العائمة\"],correct:2,explanation:\"تعليمات تدفق التحكم (التفرعات/القفزات) تغير عداد البرنامج.\"},{question:\"أي وضع عنونة يجمع بين سجل أساسي وسجل فهرس؟\",options:[\"الإزاحة\",\"التسجيل غير المباشر\",\"العنونة المفهرسة\",\"الذاكرة غير المباشرة\"],correct:2,explanation:\"تستخدم العنونة المفهرسة حساب الأساس + الفهرس.\"},{question:\"ماذا يعني 'ISA المتعامد'؟\",options:[\"التعليمات تستخدم الزوايا القائمة فقط\",\"جميع التعليمات يمكنها استخدام جميع أوضاع العنونة\",\"محاذاة تعليمات ثابتة 90 درجة\",\"خطوط أنابيب منفصلة للأعداد correctة/النقطة العائمة\"],correct:1,explanation:\"التعامد يعني التجميع الموحد للعمليات وأوضاع العنونة.\"},{question:\"ما هي الميزة الرئيسية للتعليمات ذات الطول المتغير؟\",options:[\"فك تشفير أجهزة أبسط\",\"كثافة كود أفضل\",\"سرعات ساعة أسرع\",\"سجلات أكثر\"],correct:1,explanation:\"يتيح الطول المتغير ترميزًا مدمجًا (مثل x86).\"},{question:\"أي حقل في تعليمات MIPS I-type يحمل القيمة الفورية؟\",options:[\"rs\",\"rt\",\"opcode\",\"حقل فوري 16 بت\"],correct:3,explanation:\"يستخدم I-type قيمة فورية 16 بت للثوابت/الزوايا.\"},{question:\"ما هو العيب الرئيسي لتعليمات CISC المعقدة؟\",options:[\"فرص تحسين محدودة للمترجم\",\"الكثير من السجلات\",\"ترميز ثابت الطول\",\"نقص دعم الذاكرة الافتراضية\"],correct:0,explanation:\"خلقت التعليمات المعقدة عمليات ذات مستوى تفصيلي كبير قيدت التحسينات.\"},{question:\"أي تعليمات VAX وفرت الوصول إلى المصفوفات مع التحقق من الحدود؟\",\"خيارات\":[\"MOV\",\"INDEX\",\"BOUNDS\",\"ARRAY\"],correct:1,explanation:\"تعليمات VAX INDEX كانت مثالاً على دعم لغة عالية المستوى.\"},{question:\"أي خاصية ليست نموذجية لتصميمات RISC؟\",options:[\"أوضاع عنونة متعددة\",\"فك تشفير موحد\",\"تعليمات ثابتة الطول\",\"بنية تحميل/تخزين\"],correct:0,explanation:\"تقلل RISC من أوضاع العنونة من أجل البساطة.\"},{question:\"ما الذي حفز بادئات تعليمات x86؟\",options:[\"التوافق مع الإصدارات السابقة\",\"فك تشفير أسرع\",\"سجلات أقل\",\"دعم big-endian\"],correct:0,explanation:\"سمحت البادئات بتوسيع ISA مع الحفاظ على التوافق.\"},{question:\"ما الذي دفع تطور ISA وفقًا للفصل؟\",options:[\"قيود المترجم\",\"قيود الذاكرة\",\"احتياجات التخصص\",\"كل ما سبق\"],correct:3,explanation:\"كل هذه العوامل أثرت تاريخيًا على تصميم ISA.\"},{question:\"كم عدد البايتات التي يمكن أن تشغلها بادئات تعليمات x86؟\",options:[\"0\",\"1\",\"حتى 4\",\"2 بالضبط\"],correct:2,explanation:\"يسمح x86 بما يصل إلى أربع بادئات بايت واحد.\"},{question:\"أي تنسيق تعليمات MIPS يحتوي على قيمة فورية 26 بت؟\",options:[\"R-type\",\"I-type\",\"J-type\",\"U-type\"],correct:2,explanation:\"يستخدم J-type (القفز) قيمًا فورية 26 بت لأهداف العنوان.\"}],'الفصل 8: البنية الدقيقة ذات الدورة الواحدة':[{question:\"ما هو الغرض الأساسي من ذاكرة التخزين المؤقت؟\",options:[\"لتخزين جميع تعليمات البرنامج بشكل دائم\",\"لتخزين التعليمات النشطة/المستخدمة بشكل متكرر وتسريع المعالجة\",\"لاستبدال الذاكرة الرئيسية بالكامل\",\"لتخزين نتائج العمليات الحسابية فقط\"],correct:1,explanation:\"تقوم ذاكرة التخزين المؤقت بتخزين التعليمات النشطة أو المستخدمة بشكل متكرر مؤقتًا لتسريع المعالجة وتقليل الاختناقات بين ذاكرة الوصول العشوائي ووحدة المعالجة المركزية.\"},{question:\"أثناء جزء الجلب من دورة التعليمات، ما هو دور ناقل العنوان؟\",options:[\"ينقل رمز تشغيل التعليمات إلى وحدة المنطق والحساب\",\"ينقل عنوان التعليمات إلى الذاكرة الرئيسية\",\"يخزن نتيجة التعليمات المنفذة\",\"يفك تشفير التعليمات لوحدة التحكم\"],correct:1,explanation:\"ينقل ناقل العنوان عنوان الذاكرة للتعليمات المراد جلبها من الذاكرة الرئيسية إلى وحدة المعالجة المركزية.\"},{question:\"أي مما يلي هو عيب لسرعات الساعة الأعلى في وحدات المعالجة المركزية؟\",options:[\"يمكن تنفيذ عدد أقل من التعليمات في الثانية\",\"قد ترتفع درجة حرارة وحدة المعالجة المركزية وتتطلب المزيد من التبريد\",\"تعمل البرامج بشكل أبطأ بسبب زيادة التعقيد\",\"يتم تقليل عرض ناقل البيانات\"],correct:1,explanation:\"تزيد سرعات الساعة الأعلى من استهلاك الطاقة وتوليد الحرارة، مما قد يتسبب في ارتفاع درجة الحرارة ويتطلب حلول تبريد إضافية.\"},{question:\"في بنية دقيقة ذات دورة واحدة، كم عدد دورات الساعة التي تستغرقها كل تعليمة للتنفيذ؟\",options:[\"دورة واحدة\",\"دورتين\",\"دورات متغيرة حسب التعليمات\",\"ست دورات (واحدة لكل مرحلة)\"],correct:0,explanation:\"في بنية دقيقة ذات دورة واحدة، يتم إكمال جميع مراحل التعليمات (الجلب، فك التشفير، التنفيذ، إلخ) ضمن دورة ساعة واحدة.\"},{question:\"ما الذي يحدد وقت دورة الساعة في بنية دقيقة ذات دورة واحدة؟\",options:[\"أسرع تعليمة\",\"متوسط زمن انتقال التعليمات\",\"أبطأ تعليمة\",\"عدد الوحدات الوظيفية\"],correct:2,explanation:\"تحدد أبطأ تعليمة وقت دورة الساعة لأن جميع التعليمات يجب أن تكتمل ضمن دورة واحدة.\"}],'الفصل 9: البنية الدقيقة متعددة الدورات والخطية':[{question:\"كيف تختلف البنية الدقيقة متعددة الدورات عن تصميم الدورة الواحدة؟\",options:[\"تستغرق التعليمات دائمًا دورات أقل لإكمالها\",\"قد تمتد كل مرحلة من دورة التعليمات على عدة دورات ساعة\",\"تلغي الحاجة إلى وحدة تحكم\",\"تستخدم ناقل بيانات أصغر\"],correct:1,explanation:\"في بنية دقيقة متعددة الدورات، يمكن أن تستغرق كل مرحلة (الجلب، فك التشفير، إلخ) عدة دورات ساعة، مما يسمح بأوقات دورة أقصر.\"},{question:\"ما هي الميزة الرئيسية للآلات متعددة الدورات على الآلات ذات الدورة الواحدة؟\",options:[\"تحدد أبطأ تعليمة وقت الدورة\",\"وقت دورة الساعة أقصر لأنه يعتمد على أبطأ مرحلة، وليس التعليمات\",\"لا تتطلب إشارات تحكم\",\"جميع التعليمات تنفذ بالتوازي\"],correct:1,explanation:\"تقوم الآلات متعددة الدورات بتقسيم التعليمات إلى مراحل، مما يسمح بتحديد وقت دورة الساعة بواسطة أبطأ مرحلة بدلاً من أبطأ تعليمة.\"},{question:\"أي مكون يولد إشارات التحكم لتنسيق مسار البيانات في معالجة التعليمات؟\",\"خيارات\":[\"ALU\",\"ذاكرة التخزين المؤقت\",\"منطق التحكم\",\"ناقل العنوان\"],correct:2,explanation:\"يفك تشفير منطق التحكم التعليمات ويولد إشارات لتوجيه مسار البيانات (مثل ALU، السجلات) حول كيفية معالجة البيانات.\"},{question:\"ماذا يحدث لعداد البرنامج (PC) أثناء مرحلة الجلب؟\",options:[\"يتم إعادة تعيينه إلى الصفر\",\"يتم زيادته ليشير إلى التعليمات التالية\",\"يخزن نتيجة عملية ALU\",\"يحتفظ برمز التشغيل لفك التشفير\"],correct:1,explanation:\"بعد جلب التعليمات، يتم زيادة عداد البرنامج ليشير إلى التعليمات التالية في الذاكرة.\"},{question:\"أي مما يلي صحيح حول مرحلة التنفيذ؟\",options:[\"تسترد التعليمات من الذاكرة الرئيسية\",\"تفك تشفير رمز التشغيل إلى إشارات تحكم\",\"تنفذ العملية الفعلية (مثل حساب ALU)\",\"تخزن النتيجة في سجل التعليمات\"],correct:2,explanation:\"تنفذ مرحلة التنفيذ العملية المحددة بواسطة التعليمات، مثل العمليات الحسابية في ALU أو نقل البيانات.\"}],'الفصل 10: مقدمة في البنية الدقيقة':[{question:\"ما هي السمة الرئيسية للبنية الدقيقة ذات الدورة الواحدة؟\",options:[\"تكمل جميع التعليمات التنفيذ في دورة ساعة واحدة\",\"يتم تقسيم التعليمات على عدة دورات\",\"فقط تعليمات الحساب تستخدم دورة واحدة\",\"يستغرق الوصول إلى الذاكرة دورات متغيرة حسب زمن الوصول\"],correct:0,explanation:\"في البنية الدقيقة ذات الدورة الواحدة، تكمل كل تعليمة (مثل ALU، تحميل/تخزين) جميع المراحل (الجلب، فك التشفير، التنفيذ، إلخ) ضمن دورة ساعة واحدة.\"},{question:\"أي مكون مسؤول عن الاحتفاظ بعنوان التعليمات الحالية في مسار البيانات ذي الدورة الواحدة؟\",options:[\"ملف السجل\",\"عداد البرنامج (PC)\",\"ALU\",\"ذاكرة البيانات\"],correct:1,explanation:\"يخزن عداد البرنامج (PC) عنوان التعليمات الحالية التي يتم تنفيذها ويزداد بمقدار 4 (لـ MIPS) بعد كل جلب.\"},{question:\"ما هو دور وحدة 'تمديد الإشارة' في مسار البيانات؟\",options:[\"لتحويل القيم الفورية ذات 16 بت إلى قيم موقعة 32 بت\",\"لإجراء عمليات حسابية\",\"للاختيار بين سجل أو معاملات فورية\",\"لإدارة عناوين الذاكرة\"],correct:0,explanation:\"تقوم وحدة تمديد الإشارة بتوسيع القيم الفورية ذات 16 بت (على سبيل المثال، في تعليمات I-type) إلى 32 بت مع الحفاظ على الإشارة لعمليات حسابية صحيحة.\"},{question:\"أي إشارة تحكم تحدد ما إذا كانت ALU تستخدم قيمة سجل أو قيمة فورية كمعاملها الثاني؟\",options:[\"RegWrite\",\"ALUSrc\",\"MemtoReg\",\"Branch\"],correct:1,explanation:\"تختار ALUSrc بين معامل السجل الثاني (على سبيل المثال، لـ R-type) أو قيمة فورية ممتدة الإشارة (على سبيل المثال، لـ ADDI/LW/SW).\"},{question:\"ماذا يحدث أثناء مرحلة 'MEM' لتعليمات LW؟\",options:[\"تحسب ALU عنوان الذاكرة الفعلي\",\"يتم قراءة البيانات من الذاكرة وكتابتها في سجل\",\"يتم جلب التعليمات من الذاكرة\",\"يتم تحديث PC\"],correct:1,explanation:\"في مرحلة MEM، يتم الوصول إلى ذاكرة البيانات باستخدام العنوان المحسوب في EX، ويتم كتابة النتيجة لاحقًا إلى سجل في WB.\"},{question:\"أي نوع تعليمات يتطلب إشارة التحكم 'RegDst' لتحديد سجل الوجهة من البتات [15:11]؟\",options:[\"I-type (على سبيل المثال، ADDI)\",\"R-type (على سبيل المثال، ADD)\",\"Load (على سبيل المثال، LW)\",\"Store (على سبيل المثال، SW)\"],correct:1,explanation:\"تستخدم تعليمات R-type البتات [15:11] لسجل الوجهة (rd)، بينما تستخدم I-type (على سبيل المثال، ADDI/LW) البتات [20:16] (rt).\"},{question:\"لماذا تصميم الدورة الواحدة غير فعال للتطبيقات الواقعية؟\",options:[\"لا يمكنه التعامل مع تعليمات التفرع\",\"يجب أن تستوعب دورة الساعة أبطأ تعليمة (على سبيل المثال، LW)\",\"يفتقر إلى ملف سجل\",\"وصول الذاكرة غير متزامن\"],correct:1,explanation:\"يتم تحديد طول دورة الساعة بواسطة أبطأ تعليمة (مثل LW، التي تستخدم الوصول إلى الذاكرة)، مما يجعل التعليمات الأسرع (مثل ADD) بطيئة بشكل غير ضروري.\"},{question:\"ما هو الغرض من مضاعف 'MemtoReg' في مسار البيانات؟\",options:[\"للاختيار بين نتيجة ALU أو بيانات الذاكرة للكتابة الخلفية إلى السجل\",\"للاختيار بين معاملات السجل\",\"لتمديد القيم الفورية\",\"لحساب أهداف التفرع\"],correct:0,explanation:\"تختار MemtoReg ما إذا كانت بيانات الكتابة الخلفية تأتي من نتيجة ALU (على سبيل المثال، لـ ADD) أو الذاكرة (على سبيل المثال، لـ LW).\"}],'عام 1':[{\"question\":\"مستوى RAID رقم ___ لديه أعلى استهلاك للقرص (disk overhead) بين جميع أنواع RAID.\",\"options\":[\"0\",\"1\",\"3\",\"5\"],\"correct\":1,\"explanation\":\"يقوم RAID 1 (mirroring) بمضاعفة جميع البيانات، مما يعني أنه يتطلب ضعف مساحة القرص لنفس كمية البيانات، وبالتالي فإن لديه أعلى استهلاك للقرص.\"},{\"question\":\"يمكن دمج أو محاكاة (virtualized) مصفوفات الأقراص في ____.\",\"options\":[\"RAID\",\"NAS\",\"SAN\",\"SAS\"],\"correct\":2,\"explanation\":\"توفر شبكة منطقة التخزين (Storage Area Network - SAN) تخزينًا على مستوى الكتل (block-level storage) وتسمح بدمج ومحاكاة مصفوفات الأقراص عبر خوادم متعددة.\"},{\"question\":\"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 1؟ ___.\",\"options\":[\"1\",\"2\",\"4\",\"5\"],\"correct\":1,\"explanation\":\"يتضمن RAID 1 تقنية النسخ المتطابق (mirroring)، مما يعني أن البيانات يتم تكرارها عبر قرصين أو أكثر. ولذلك، يلزم وجود قرصين كحد أدنى.\"},{\"question\":\"تم تصميم الـ ______ لتوفير مجموعة تعليمات قوية ومرنة ضمن قيود كمبيوتر مصغر 16 بت (16-bit minicomputer).\",\"options\":[\"PDP-10\",\"PDP-11\",\"VAX\",\"ARM\"],\"correct\":1,\"explanation\":\"كان PDP-11 جهاز كمبيوتر مصغر 16 بت مؤثرًا للغاية تم تطويره بواسطة Digital Equipment Corporation (DEC) ومعروف بمجموعة تعليماته المرنة والقوية.\"},{\"question\":\"تجسّر الـ Cache الفجوة في السرعة بين ______ و ______.\",\"options\":[\"RAM و ROM\",\"Processor و RAM\",\"RAM و Secondary memory\",\"None of the mentioned\"],\"correct\":1,\"explanation\":\"ذاكرة التخزين المؤقت (Cache memory) هي ذاكرة صغيرة وسريعة تخزن البيانات والتعليمات المستخدمة بشكل متكرر، مما يقلل من الوقت الذي يحتاجه المعالج لانتظار البيانات من ذاكرة الوصول العشوائي (RAM) الرئيسية الأبطأ.\"},{\"question\":\"الـ ______ هو جزء الكمبيوتر الذي يقوم بتسلسل وتنفيذ التعليمات.\",\"options\":[\"CPU\",\"memory\",\"bus\",\"input/output devices\"],\"correct\":0,\"explanation\":\"وحدة المعالجة المركزية (CPU) هي 'عقل' الكمبيوتر، وهي مسؤولة عن جلب التعليمات وفك تشفيرها وتنفيذها، بالإضافة إلى إجراء العمليات الحسابية والمنطقية.\"},{\"question\":\"تسمى الشبكة عالية السرعة ذات الغرض الخاص التي تدمج أنواعًا مختلفة من أجهزة تخزين البيانات في نظام تخزين واحد وتربطها بموارد الحوسبة عبر مؤسسة بأكملها بـ ______.\",\"options\":[\"network-attached storage\",\"storage area network\",\"storage as a service\",\"enterprise data storage solution\"],\"correct\":1,\"explanation\":\"شبكة منطقة التخزين (Storage Area Network - SAN) هي شبكة مخصصة عالية السرعة توفر الوصول إلى تخزين بيانات موحد على مستوى الكتل (block-level).\"},{\"question\":\"Load/store architecture: تعليمات التشغيل تعمل فقط على ______.\",\"options\":[\"Memory\",\"Register\",\"immediate\",\"register indirect\"],\"correct\":1,\"explanation\":\"في معماريات load/store (مثل RISC)، تعمل العمليات الحسابية والمنطقية فقط على البيانات الموجودة بالفعل في سجلات المعالج (processor registers). يجب تحميل البيانات صراحةً من الذاكرة إلى السجلات قبل العمليات، وتخزينها مرة أخرى في الذاكرة بعد ذلك.\"},{\"question\":\"يُشار إلى استخدام معالجات متعددة على نفس الشريحة باسم ______ ويوفر إمكانية زيادة الأداء دون زيادة معدل الساعة (clock rate).\",\"options\":[\"multicore\",\"GPU\",\"data channels\",\"MPC\"],\"correct\":0,\"explanation\":\"تدمج المعالجات متعددة النوى (Multicore processors) وحدات معالجة مستقلة متعددة (cores) على شريحة واحدة، مما يسمح بالتنفيذ المتوازي للمهام وتحسين الأداء دون الاعتماد فقط على سرعات ساعة أعلى.\"},{\"question\":\"يُسمى قياس عدد المهام التي يمكن لجهاز الكمبيوتر إنجازها في مقدار معين من الوقت بـ ______.\",\"options\":[\"throughput\",\"application analysis\",\"cycle speed\",\"real-time system\"],\"correct\":0,\"explanation\":\"يشير Throughput إلى المعدل الذي يقوم به النظام بمعالجة البيانات أو إكمال المهام. إنه مقياس لأداء النظام.\"},{\"question\":\"يُستخدم لـ احتجاز التعليمات اليمنى مؤقتًا من كلمة في الذاكرة.\",\"options\":[\"MBR\",\"MAR\",\"IBR\",\"PC\"],\"correct\":2,\"explanation\":\"يُستخدم Instruction Buffer Register (IBR) في بعض المعماريات لاحتجاز التعليمات التالية المراد تنفيذها مؤقتًا، غالبًا عندما يتم جلب التعليمات في أزواج (على سبيل المثال، في أجهزة الكمبيوتر المبكرة مثل جهاز IAS).\"},{\"question\":\"يتكون الكمبيوتر من ______، وخلايا الذاكرة، والتوصيلات البينية بين هذه العناصر.\",\"options\":[\"circuits\",\"CPU\",\"gates\",\"chips\"],\"correct\":3,\"explanation\":\"يتكون الكمبيوتر أساسًا من البوابات (لمعالجة المنطق)، وخلايا الذاكرة (للتخزين)، والتوصيلات البينية بين هذه العناصر.\"},{\"question\":\"يحدد العنوان في الذاكرة للكلمة المراد كتابتها من أو قراءتها في سجل عنوان الذاكرة. ___.\",\"options\":[\"MBR\",\"MAR\",\"IBR\",\"PC\"],\"correct\":1,\"explanation\":\"يحمل Memory Address Register (MAR) عنوان موقع الذاكرة الذي سيتم الوصول إليه (قراءته منه أو الكتابة إليه).\"},{\"question\":\"______ يدير موارد الكمبيوتر وينسق أداء أجزائه الوظيفية.\",\"options\":[\"Data Movement\",\"Control\",\"Data processing\",\"Data storage\"],\"correct\":1,\"explanation\":\"وحدة التحكم (جزء من الـ CPU) مسؤولة عن إدارة وتنسيق جميع مكونات نظام الكمبيوتر، وضمان تنفيذ التعليمات بشكل صحيح واستخدام الموارد بكفاءة.\"},{\"question\":\"تُظهر عمليات تحديث كشف الحساب البنكي عمليات تتضمن ______.\",\"options\":[\"Data Movement\",\"Control\",\"Data processing\",\"Data storage\"],\"correct\":2,\"explanation\":\"يتضمن تحديث كشف الحساب البنكي إجراء حسابات (مثل إضافة الودائع، وطرح السحوبات) على البيانات المالية، وهو ما يندرج تحت معالجة البيانات (data processing).\"},{\"question\":\"الأنظمة المدمجة (Embedded Systems) لديها قيود شديدة على الموارد من حيث حجم معالج الذاكرة، والوقت، و ______.\",\"options\":[\"Power consumption\",\"Energy consumption\",\"speed\",\"cost\"],\"correct\":0,\"explanation\":\"تم تصميم الأنظمة المدمجة عادةً لوظائف محددة وغالبًا ما تعمل في بيئات يكون فيها استهلاك الطاقة عاملاً حاسمًا، مثل الأجهزة التي تعمل بالبطارية.\"},{\"question\":\"نقل البيانات من جهاز طرفي أو خط اتصال إلى آخر هو ______.\",\"options\":[\"Data Movement\",\"Control\",\"Data processing\",\"Data storage\"],\"correct\":0,\"explanation\":\"يُشار إلى نقل البيانات بين المكونات المختلفة لنظام الكمبيوتر (مثل من جهاز إدخال إلى الذاكرة، أو من الذاكرة إلى جهاز إخراج) باسم نقل البيانات (data movement).\"},{\"question\":\"______ يتكون من عدد من الأسلاك الموصلة التي تتصل بها جميع المكونات الأخرى.\",\"options\":[\"System bus\",\"memory\",\"CPU\",\"I/O\"],\"correct\":0,\"explanation\":\"الـ System bus هو مجموعة من الأسلاك المتوازية التي توفر مسار اتصال بين الـ CPU والذاكرة وأجهزة الإدخال/الإخراج.\"},{\"question\":\"إذا كان النظام جهازًا 64 بت (64-bit machine)، فإن طول كل كلمة سيكون ______.\",\"options\":[\"4 bytes\",\"8 bytes\",\"16 bytes\",\"32 bytes\"],\"correct\":1,\"explanation\":\"يعني جهاز 64 بت أن حجم كلمته هو 64 بت. نظرًا لأن 1 بايت = 8 بت، فإن 64 بت تساوي 64/8 = 8 بايت.\"},{\"question\":\"معالجات الـ ______ عرضة لفئة جديدة من هجمات حجب الخدمة (Denial of Service - DoS) لأن نظام الذاكرة يتم مشاركته 'بشكل غير عادل' بين النوى المتعددة (multiple cores).\",\"options\":[\"single-core\",\"multi-core\",\"super scalar\",\"dual core\"],\"correct\":1,\"explanation\":\"في المعالجات متعددة النوى (multicore processors)، إذا لم يتم إدارة الوصول إلى الذاكرة بشكل عادل بين النوى، يمكن لعملية ضارة على نواة واحدة أن تحتكر الوصول إلى الذاكرة، مما يؤدي إلى حجب الخدمة (denial-of-service) للنوى الأخرى.\"},{\"question\":\"في معظم الأنظمة المعاصرة، تُستخدم القطاعات ذات الطول الثابت (fixed-length sectors)، مع كون ______ بايت هو الحجم العالمي للقطاع تقريبًا.\",\"options\":[\"512\",\"265\",\"128\",\"64\"],\"correct\":0,\"explanation\":\"512 بايت هو حجم القطاع القياسي التاريخي والذي لا يزال مستخدمًا على نطاق واسع لمحركات الأقراص الصلبة وأجهزة التخزين الأخرى.\"},{\"question\":\"______ هو مثال يطبق ISA متعامد (orthogonal ISA).\",\"options\":[\"VAX\",\"ARM\",\"MIPS\",\"X86\"],\"correct\":0,\"explanation\":\"غالبًا ما تُعتبر معمارية VAX مثالاً على مجموعة تعليمات متعامدة (orthogonal instruction set architecture)، حيث يمكن استخدام أي وضع عنونة (addressing mode) مع أي تعليمة.\"},{\"question\":\"جهاز الربط البيني لمكون SAN مثل ______.\",\"options\":[\"Storage arrays\",\"switches\",\"management software\",\"cables\"],\"correct\":1,\"explanation\":\"المفاتيح (switches) (على سبيل المثال، Fibre Channel switches) هي أجهزة ربط بيني رئيسية في شبكة SAN، مما يسمح لعدة خوادم بالاتصال بأجهزة تخزين متعددة.\"},{\"question\":\"تُعبر الـ ______ عن العمليات في شكل جبري موجز باستخدام المتغيرات.\",\"options\":[\"high-level language\",\"opcode\",\"machine language\",\"register\"],\"correct\":0,\"explanation\":\"تستخدم لغات البرمجة عالية المستوى (مثل Python، Java، C++) صيغة أكثر تجريدًا وأقرب إلى اللغة البشرية، مما يسمح للمبرمجين بالتعبير عن العمليات باستخدام المتغيرات والأشكال الجبرية.\"},{\"question\":\"معمارية ARM فقط تعليمات الـ ______ تصل إلى مواقع الذاكرة.\",\"options\":[\"data processing\",\"status register access\",\"load and store\",\"branch\"],\"correct\":2,\"explanation\":\"ARM هي معمارية RISC، وتلتزم بمبدأ load/store حيث تتفاعل فقط تعليمات load و store الصريحة مع الذاكرة. يتم تنفيذ جميع العمليات الأخرى على السجلات.\"},{\"question\":\"وحدة رأس مكون NAS هي ______.\",\"options\":[\"CPU\",\"NIC\",\"Protocols\",\"SCSI\"],\"correct\":1,\"explanation\":\"تشتمل وحدة الرأس في جهاز التخزين المتصل بالشبكة (Network Attached Storage - NAS) عادةً على بطاقة واجهة الشبكة (NIC) للاتصال بالشبكة وخدمة الملفات.\"},{\"question\":\"______ طبقات متعددة من الذاكرة بين المعالج والذاكرة الرئيسية.\",\"options\":[\"Cache Memory\",\"Controller\",\"RAM\",\"CPU\"],\"correct\":0,\"explanation\":\"ذاكرة التخزين المؤقت (Cache memory) منظمة في تسلسل هرمي (L1, L2, L3) لتوفير وصول أسرع للبيانات المستخدمة بشكل متكرر، مما يسد فجوة السرعة بين المعالج والذاكرة الرئيسية.\"},{\"question\":\"______ يحتوي على كلمة ليتم تخزينها في الذاكرة أو إرسالها إلى وحدة الإدخال/الإخراج.\",\"options\":[\"Memory buffer register\",\"Memory address register\",\"Instruction register\",\"Instruction buffer register\"],\"correct\":0,\"explanation\":\"يحتوي سجل المخزن المؤقت للذاكرة (Memory Buffer Register - MBR)، المعروف أيضًا باسم سجل بيانات الذاكرة (Memory Data Register - MDR)، مؤقتًا على البيانات التي يتم كتابتها إلى الذاكرة أو قراءتها منها.\"},{\"question\":\"يتم تخزين التعليمات المفككة في ______.\",\"options\":[\"Register\",\"PC\",\"IR\",\"MDR\"],\"correct\":2,\"explanation\":\"بعد جلب التعليمات وفك تشفيرها بواسطة وحدة التحكم، يتم تخزينها في سجل التعليمات (Instruction Register - IR) للتنفيذ.\"},{\"question\":\"يحتاج المستوى الأعلى فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذ المستوى الأدنى يشير إلى ______.\",\"options\":[\"ISA\",\"Microarchitecture\",\"Abstraction\",\"Purpose of computing\"],\"correct\":2,\"explanation\":\"يعني التجريد (Abstraction) في علوم الكمبيوتر إخفاء التفاصيل المعقدة لكيفية عمل شيء ما وكشف الواجهة الضرورية فقط، مما يسمح لمستويات مختلفة من النظام بالتفاعل دون الحاجة إلى فهم التنفيذ الكامل للمستوى الأدنى.\"},{\"question\":\"تباطؤات غير متوقعة في المعالجات متعددة النوى (Multi-core) بسبب ______.\",\"options\":[\"L2 cash\",\"L3 cash\",\"Dram controller\",\"Row buffer\"],\"correct\":2,\"explanation\":\"يلعب متحكم الـ DRAM دورًا حاسمًا في إدارة الوصول إلى الذاكرة للمعالجات متعددة النوى. يمكن أن يؤدي الجدولة غير الفعالة أو غير العادلة بواسطة متحكم الـ DRAM إلى تباطؤات غير متوقعة وتدهور الأداء لبعض النوى.\"},{\"question\":\"يعيد متحكم الـ DRAM ترتيب طلبات التدفقات إلى الصف المفتوح (open row) على حساب الطلبات الأخرى (حتى الأقدم منها) من أجل ______ إنتاجية الـ DRAM.\",\"options\":[\"maximize\",\"minimize\",\"equalize\",\"optimization\"],\"correct\":0,\"explanation\":\"غالبًا ما تستخدم متحكمات الـ DRAM تقنيات إدارة المخزن المؤقت للصفوف (row buffer management) لزيادة الإنتاجية إلى أقصى حد عن طريق إعطاء الأولوية للوصول إلى الصفوف المفتوحة حاليًا، مما يقلل من وقت الاستجابة ويحسن الأداء العام للذاكرة.\"},{\"question\":\"بنك الـ DRAM غير متاح أثناء التحديث (refresh) يشير إلى ______.\",\"options\":[\"Energy consumption\",\"Performance degradation\",\"QoS/impact\",\"DRAM capacity scaling\"],\"correct\":1,\"explanation\":\"تتطلب ذاكرة الـ DRAM تحديثًا دوريًا للحفاظ على البيانات. خلال دورات التحديث، يكون بنك الـ DRAM غير متاح للقراءة أو الكتابة، مما قد يؤدي إلى تدهور مؤقت في الأداء.\"},{\"question\":\"في حالة طريقة تعليمات العنوان الصفري (Zero-address instruction method)، يتم تخزين المعاملات (operands) في ______.\",\"options\":[\"Registers\",\"Accumulators\",\"Push down stack\",\"Cache\"],\"correct\":2,\"explanation\":\"تعمل مجموعات تعليمات العنوان الصفري (Zero-address instruction sets) على الـ stack. يتم أخذ المعاملات ضمنيًا من أعلى الـ stack، ويتم دفع النتائج مرة أخرى إلى الـ stack.\"},{\"question\":\"وضع العنونة (addressing mode)، حيث تحدد قيمة المعامل (operand value) مباشرة هو ______.\",\"options\":[\"Immediate\",\"Direct\",\"Definite\",\"Relative\"],\"correct\":0,\"explanation\":\"يعني وضع العنونة الفوري (Immediate addressing mode) أن المعامل نفسه يتم تضمينه كجزء من التعليمات، بدلاً من عنوان يمكن العثور على المعامل فيه.\"},{\"question\":\"تعمل ذاكرة الـ Cache بين ______ و ______.\",\"options\":[\"CPU and RAM\",\"RAM and ROM\",\"CPU and Hard Disk\",\"None of these\"],\"correct\":0,\"explanation\":\"تتم وضع ذاكرة الـ Cache هرميًا بين الـ CPU السريع وذاكرة الوصول العشوائي (RAM) الرئيسية الأبطأ لتقليل متوسط وقت الوصول إلى الذاكرة.\"},{\"question\":\"الـ CISC يرمز إلى ______.\",\"options\":[\"Computer Instruction Set Compliment\",\"Complete Instruction Set Compliment\",\"Computer Indexed Set Components\",\"Complex Instruction Set Computer\"],\"correct\":3,\"explanation\":\"CISC ترمز إلى Complex Instruction Set Computer (كمبيوتر مجموعة التعليمات المعقدة)، وتتميز بمجموعة كبيرة ومتنوعة من التعليمات، بعضها يمكنه تنفيذ عمليات معقدة في تعليمة واحدة.\"},{\"question\":\"معمارية الكمبيوتر التي تهدف إلى تقليل وقت تنفيذ التعليمات هي ______.\",\"options\":[\"CISC\",\"RISC\",\"ISA\",\"ANNA\"],\"correct\":1,\"explanation\":\"تهدف معماريات RISC (Reduced Instruction Set Computer) إلى التنفيذ الأسرع باستخدام مجموعة أصغر وأبسط وأكثر تحسينًا من التعليمات، غالبًا ما يتم تنفيذها في دورة ساعة واحدة.\"},{\"question\":\"تم تطوير كل من معماريات CISC و RISC لتقليل الـ ______.\",\"options\":[\"Cost\",\"Time delay\",\"Semantic gap\",\"All of the mentioned\"],\"correct\":2,\"explanation\":\"تشير الفجوة الدلالية (semantic gap) إلى الفرق في القوة التعبيرية بين لغات البرمجة عالية المستوى ولغة الآلة الأساسية. يهدف كل من CISC و RISC إلى سد هذه الفجوة، وإن كان ذلك من خلال مقاربات مختلفة.\"},{\"question\":\"في معمارية CISC، يتم تخزين معظم التعليمات المعقدة في ______.\",\"options\":[\"Register\",\"Diodes\",\"CMOS\",\"Transistors\"],\"correct\":3,\"explanation\":\"يتم تنفيذ التعليمات المعقدة في معماريات CISC باستخدام microcode، والذي يتم تخزينه عادةً في ذاكرة التحكم داخل وحدة التحكم في الـ CPU، ويتكون من الترانزستورات.\"},{\"question\":\"أي من المعماريات هي الأكثر كفاءة في استهلاك الطاقة؟ ______.\",\"options\":[\"CISC\",\"RISC\",\"ISA\",\"IANA\"],\"correct\":1,\"explanation\":\"تميل معماريات RISC، ذات مجموعات التعليمات الأبسط، إلى أن تكون أكثر كفاءة في استهلاك الطاقة نظرًا لمتطلبات الأجهزة الأقل تعقيدًا واستخدام عدد أقل من الترانزستورات في تصميم الـ CPU.\"},{\"question\":\"إنتاجية المعالج الفائق التوازي (super scalar processor) هي ______.\",\"options\":[\"less than 1\",\"1\",\"more than 1\",\"not known\"],\"correct\":2,\"explanation\":\"يمكن للمعالج الفائق التوازي (superscalar processor) تنفيذ أكثر من تعليمة واحدة في دورة ساعة واحدة عن طريق استخدام وحدات تنفيذ متعددة بالتوازي، وبالتالي فإن لديه إنتاجية أكبر من 1.\"},{\"question\":\"عندما يقوم المعالج بتنفيذ تعليمات متعددة في وقت واحد، يُقال إنه يستخدم ______.\",\"options\":[\"Single issue\",\"Multiplicity\",\"Visualization\",\"Multiple issues\"],\"correct\":3,\"explanation\":\"يشير Multiple issues إلى قدرة المعالج على جلب وتنفيذ تعليمات متعددة في وقت واحد في دورة ساعة واحدة، وهي سمة من سمات معماريات superscalar و VLIW.\"},{\"question\":\"يلعب الـ ______ دورًا حيويًا جدًا في حالة المعالجات فائقة التوازي (super scalar processors).\",\"options\":[\"Compilers\",\"Motherboard\",\"Memory\",\"Peripherals\"],\"correct\":0,\"explanation\":\"تعتبر المترجمات (Compilers) حاسمة بالنسبة للمعالجات فائقة التوازي لأنها تحسن تدفق التعليمات لتحديد التعليمات المستقلة التي يمكن تنفيذها بالتوازي، مما يستغل وحدات التنفيذ المتعددة بالكامل.\"},{\"question\":\"الكمبيوتر المنظم على أساس الـ Stack لديه تعليمات بعنوان ______.\",\"options\":[\"3\",\"2\",\"1\",\"0\"],\"correct\":3,\"explanation\":\"تستخدم أجهزة الكمبيوتر المنظمة على أساس الـ Stack تعليمات ذات عنوان صفري (zero-address instructions) لأن المعاملات يتم إخراجها ضمنيًا من أعلى الـ Stack، ويتم دفع النتائج مرة أخرى إلى الـ Stack.\"},{\"question\":\"يتم توصيل محرك القرص بالنظام باستخدام الـ ______.\",\"options\":[\"PCI bus\",\"SCSI bus\",\"HDMI\",\"ISA\"],\"correct\":1,\"explanation\":\"SCSI (Small Computer System Interface) هو معيار لربط ونقل البيانات بين أجهزة الكمبيوتر والأجهزة الطرفية، بما في ذلك محركات الأقراص. على الرغم من وجود ناقلات أخرى، إلا أن SCSI كان يستخدم على نطاق واسع لهذا الغرض.\"},{\"question\":\"ARM يرمز إلى ______.\",\"options\":[\"Advanced Rate Machines\",\"Advanced RISC Machines\",\"Artificial Running Machines\",\"Aviary Running Machines\"],\"correct\":1,\"explanation\":\"ARM تعني Advanced RISC Machines، مما يعكس أصلها كمعمارية RISC (Reduced Instruction Set Computer).\"},{\"question\":\"الأهمية الرئيسية لمعالجات ARM الدقيقة هي توفير التشغيل بـ ______.\",\"options\":[\"Low cost and low power consumption\",\"Higher degree of multi-tasking\",\"Lower error or glitches\",\"Efficient memory management\"],\"correct\":0,\"explanation\":\"تشتهر معالجات ARM على نطاق واسع بكفاءتها، مما يتيح تكلفة منخفضة واستهلاك طاقة منخفض، مما يجعلها مثالية للأجهزة المحمولة والمدمجة.\"},{\"question\":\"تم تصميم معالجات ARM في الأساس لـ ______.\",\"options\":[\"Main frame systems\",\"Distributed systems\",\"Mobile systems\",\"Super computers\"],\"correct\":2,\"explanation\":\"تم تصميم معالجات ARM في البداية للأنظمة المحمولة والمدمجة، حيث تعتبر كفاءة الطاقة وصغر الحجم أمرًا بالغ الأهمية.\"},{\"question\":\"في ARM، يتم تنفيذ الـ PC باستخدام ______.\",\"options\":[\"Caches\",\"Heaps\",\"General purpose register\",\"Stack\"],\"correct\":2,\"explanation\":\"في معمارية ARM، عادة ما يكون Program Counter (PC) أحد السجلات ذات الأغراض العامة (على وجه التحديد R15)، مما يسمح بالتعامل والعنونة بكفاءة.\"},{\"question\":\"التعليمات، ADD R1, R2, R3 يتم فك تشفيرها على أنها ______.\",\"options\":[\"R1<-[R1]+[R2]+[R3]\",\"R3<-[R1]+[R2]\",\"R3<-[R1]+[R2]+[R3]\",\"R1<-[R2]+[R3]\"],\"correct\":3,\"explanation\":\"في لغة تجميع ARM (والعديد من المعماريات الأخرى)، تأخذ تعليمة `ADD` عادة ثلاثة معاملات: سجل الوجهة، سجل المصدر الأول، وسجل المصدر الثاني. لذا، `ADD R1, R2, R3` تعني `R1 = R2 + R3`.\"},{\"question\":\"______ يحول البرامج المكتوبة بلغة التجميع إلى تعليمات الآلة.\",\"options\":[\"Machine compiler\",\"Interpreter\",\"Assembler\",\"Converter\"],\"correct\":2,\"explanation\":\"الـ Assembler هو برنامج يترجم كود لغة التجميع إلى كود الآلة الذي يمكن لمعالج الكمبيوتر تنفيذه.\"},{\"question\":\"التعليمات مثل MOV أو ADD تسمى ______.\",\"options\":[\"OP-Code\",\"Operators\",\"Commands\",\"Operand\"],\"correct\":0,\"explanation\":\"MOV (move) و ADD (add) هي أمثلة على Operation Codes (Opcodes)، والتي تحدد العملية المراد تنفيذها بواسطة التعليمات.\"},{\"question\":\"برنامج المصدر (source program) عادة ما يكون في ______.\",\"options\":[\"Assembly Language\",\"Machine Level Language\",\"High-level language\",\"Natural language\"],\"correct\":2,\"explanation\":\"عادة ما يكتب المبرمجون برامج المصدر بلغات عالية المستوى، والتي تكون أكثر قابلية للقراءة البشرية وأكثر تجريدًا من لغة التجميع أو لغة الآلة.\"},{\"question\":\"ما الذي يستخدم لزيادة الحجم الظاهري للذاكرة الفعلية؟\",\"options\":[\"Disks\",\"Hard-disk\",\"Virtual memory\",\"Secondary memory\"],\"correct\":2,\"explanation\":\"الذاكرة الافتراضية (Virtual memory) هي تقنية لإدارة الذاكرة تسمح لنظام التشغيل بالتعويض عن نقص الذاكرة الفعلية عن طريق نقل البيانات مؤقتًا من ذاكرة الوصول العشوائي (RAM) إلى تخزين القرص.\"},{\"question\":\"أثناء تنفيذ التعليمات، تُقرأ التعليمات في ______ في المعالج.\",\"options\":[\"Memory buffer register (MBR)\",\"Address register (AD)\",\"Instruction register (IR)\",\"Index register (IR)\"],\"correct\":2,\"explanation\":\"بعد الجلب، يتم تحميل التعليمات إلى سجل التعليمات (Instruction Register - IR) داخل الـ CPU لفك تشفيرها وتنفيذها.\"},{\"question\":\"أي برنامج كمبيوتر يستخدم لتحويل البرنامج بأكمله إلى لغة الآلة في وقت واحد؟\",\"options\":[\"Simulator\",\"Compiler\",\"Interpreter\",\"Commander\"],\"correct\":1,\"explanation\":\"يقوم الـ Compiler بترجمة برنامج مصدر عالي المستوى بأكمله إلى كود الآلة قبل التنفيذ. بينما يقوم الـ Interpreter بالترجمة والتنفيذ سطرًا بسطر.\"},{\"question\":\"تستخدم أجهزة الإدخال ______ لتخزين البيانات المستلمة.\",\"options\":[\"Primary Memory\",\"Secondary Memory\",\"Buffer\",\"External Memory\"],\"correct\":2,\"explanation\":\"غالبًا ما تستخدم أجهزة الإدخال المخازن المؤقتة (buffers) (مناطق تخزين مؤقتة) للاحتفاظ بالبيانات قبل معالجتها أو نقلها إلى الذاكرة الرئيسية، لإدارة فروق السرعة بين جهاز الإدخال والـ CPU.\"},{\"question\":\"في معمارية RISC، يقتصر الوصول إلى الذاكرة على التعليمات: ______.\",\"options\":[\"MOV and IMP\",\"ST and LD\",\"PUSH and POP\",\"CALL and RET\"],\"correct\":1,\"explanation\":\"في RISC، يقتصر الوصول إلى الذاكرة على تعليمات load (LD) و store (ST) الصريحة. يتم تنفيذ جميع العمليات الأخرى على السجلات.\"},{\"question\":\"معالجان A و B لهما ترددات ساعة 700 ميجاهرتز و 900 ميجاهرتز على التوالي. افترض أن A يمكنه تنفيذ تعليمة بمتوسط 3 خطوات وأن B يمكنه التنفيذ بمتوسط 5 خطوات. لتنفيذ نفس التعليمات، أي المعالجين أسرع؟\",\"options\":[\"A\",\"B\",\"Both take the same time\",\"Insufficient information\"],\"correct\":0,\"explanation\":\"لتحديد الأسرع، نحتاج إلى حساب الوقت لكل تعليمة لكل منهما: المعالج A: (1 / 700 ميجاهرتز) * 3 خطوات = 3 / 700 ميكروثانية ≈ 0.00428 ميكروثانية. المعالج B: (1 / 900 ميجاهرتز) * 5 خطوات = 5 / 900 ميكروثانية ≈ 0.00555 ميكروثانية. المعالج A يستغرق وقتًا أقل لكل تعليمة، لذا A أسرع.\"},{\"question\":\"تُستخدم صيغة الـ ______ عادة لتخزين البيانات.\",\"options\":[\"BCD\",\"Decimal\",\"Hexadecimal\",\"Octal\"],\"correct\":0,\"explanation\":\"BCD (Binary-Coded Decimal) هي صيغة شائعة تُستخدم لتخزين الأرقام العشرية في شكل ثنائي، خاصة في التطبيقات التي تكون فيها الحسابات العشرية الدقيقة حاسمة.\"}],\"عام 2\":[{\"question\":\"تستخدم متحكمات الـ DRAM بشكل شائع سياسة الجدولة (FR-FCFS).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تستخدم متحكمات الـ DRAM عادةً سياسة الجدولة FR-FCFS (First-Ready, First-Come-First-Serve) لتحسين الوصول إلى الذاكرة عن طريق إعطاء الأولوية للطلبات على الصفوف المفتوحة بالفعل.\"},{\"question\":\"الـ Processor هو مكون الكمبيوتر الذي يفسر التعليمات وينفذها.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"المعالج (CPU) هو المكون الأساسي المسؤول عن جلب التعليمات وفك تشفيرها وتنفيذها في نظام الكمبيوتر.\"},{\"question\":\"يتضمن Alpha ISA نوع بيانات قائمة مزدوجة الترابط (doubly linked list).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"لا يتضمن Alpha ISA (Instruction Set Architecture) بشكل أساسي نوع بيانات قائمة مزدوجة الترابط؛ فهو يوفر تعليمات أساسية لمعالجة البيانات، ولكن يتم تنفيذ هياكل البيانات المعقدة في الـ software.\"},{\"question\":\"الـ CPU interconnection هي آلية توفر الاتصال بين الـ CPU، الذاكرة الرئيسية (main memory)، والـ I/O.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تتيح وصلات الـ CPU البينية (مثل الـ buses أو الروابط من نقطة إلى نقطة) الاتصال بين الـ CPU والذاكرة وأجهزة الإدخال/الإخراج لنقل البيانات وإشارات التحكم.\"},{\"question\":\"تحتاج خلايا الـ DRAM إلى التحديث (refresh) لأن القراءة تغير مستوى الجهد للمكثف في الخلية وتتسرب التيارات من المكثفات.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تخزن خلايا الـ DRAM البيانات كشحنة في المكثفات، والتي تتسرب منها الشحنة بمرور الوقت. يؤدي التحديث إلى استعادة الشحنة للحفاظ على سلامة البيانات.\"},{\"question\":\"التنبؤ بالـ Branch العالمي ذو المستويين (Two-level global branch prediction) هو Microarchitecture.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"التنبؤ بالـ Branch ذو المستويين هو تقنية Microarchitectural تُستخدم في الـ CPUs لتحسين دقة التنبؤ بالـ Branch عن طريق تتبع سلوك الـ Branch السابق.\"},{\"question\":\"متحكمات الـ DRAM مصممة لتقليل إنتاجية بيانات الـ DRAM.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"تم تصميم متحكمات الـ DRAM لـ زيادة الإنتاجية إلى أقصى حد عن طريق إعادة ترتيب الطلبات (على سبيل المثال، FR-FCFS) لتقليل زمن الوصول وتحسين الكفاءة.\"},{\"question\":\"الأنظمة المدمجة بعمق (Deeply Embedded Systems) غير قابلة للبرمجة بمجرد حرق منطق البرنامج للجهاز في الـ ROM.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تستخدم العديد من الأنظمة المدمجة بعمق ROM أو ذاكرة فلاش للـ firmware، مما يجعلها غير قابلة للبرمجة بعد النشر ما لم تكن مصممة للتحديثات.\"},{\"question\":\"يتقدم Program counter بالتسلسل باستثناء تعليمات نقل التحكم (control transfer instructions).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"يزيد عداد البرنامج (PC) بالتسلسل للتنفيذ الخطي ولكنه يقفز إلى عناوين جديدة لـ branches، أو jumps، أو interrupts.\"},{\"question\":\"ISA تتغير ببطء أكبر من Microarchitecture.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"عادة ما تكون Instruction Set Architecture (ISA) مستقرة من أجل التوافقية، بينما تتطور Microarchitecture بشكل أسرع لتحسين الأداء (على سبيل المثال، pipelining، caching).\"},{\"question\":\"نوع تعيين الذاكرة المستخدم في معالجات Intel هو Little Endian.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تستخدم معالجات Intel x86 ترتيب البايت Little Endian، حيث يتم تخزين البايت الأقل أهمية في أدنى عنوان للذاكرة.\"},{\"question\":\"RAID 5 يطبق تجزئة القرص (disk striping) مع محرك parity مخصص.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"يستخدم RAID 5 parity موزعًا عبر جميع الأقراص، وليس محرك parity مخصصًا (وهو ما يميز RAID 3/4).\"},{\"question\":\"مستوى RAID 1 لا يوفر أي Redundancy على الإطلاق.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"يوفر RAID 1 (mirroring) redundancy كاملة عن طريق مضاعفة البيانات على قرصين أو أكثر.\"},{\"question\":\"أثناء نقل البيانات بين المعالج والذاكرة نستخدم الـ Register.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تحتفظ الـ Registers (مثل MAR، MBR) بالبيانات مؤقتًا أثناء عمليات النقل بين الـ CPU والذاكرة.\"},{\"question\":\"الذاكرة والـ Registers هي أنواع من المواقع التي يمكنها الاحتفاظ بالـ operands المصدر والوجهة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"يمكن لكل من عناوين الذاكرة والـ registers أن تعمل كـ operands في التعليمات (على سبيل المثال، ADD [MEM], R1).\"},{\"question\":\"ARM ISA تستخدم وضع عنونة Load/Store architecture.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"يستخدم ARM معمارية Load/Store حيث لا تصل إلى الذاكرة سوى تعليمات Load/Store، بينما تعمل التعليمات الأخرى على الـ registers.\"},{\"question\":\"SAN يسمح للعديد من الـ clients بالوصول إلى الملفات في نفس الوقت بأداء عالٍ جدًا.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تم تصميم Storage Area Networks (SANs) لتوفير أداء عالٍ والوصول المتزامن إلى تخزين الـ block-level بواسطة العديد من الـ clients.\"},{\"question\":\"Alpha ISA SCAN opcode يعمل على سلاسل الأحرف (character strings)؛ PUSH\\\\POP.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"لا يحتوي Alpha ISA على SCAN opcode لعمليات السلاسل؛ PUSH/POP هي عمليات stack لا علاقة لها بمسح السلاسل.\"},{\"question\":\"Orthogonal ISA تشير إلى أنه يمكن استخدام جميع أوضاع العنونة (addressing modes) مع أنواع التعليمات.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"Orthogonal ISA تعني أنه يمكن استخدام أوضاع العنونة بشكل موحد عبر أنواع التعليمات المختلفة، مما يوفر مرونة في البرمجة.\"},{\"question\":\"من المحتمل أن يتم تنفيذ العديد من التعليمات في نفس الوقت بترتيب تدفق التحكم (control flow order).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"في معالجات الـ superscalar، يمكن تنفيذ تعليمات متعددة في وقت واحد مع الحفاظ على تدفق التحكم الصحيح.\"},{\"question\":\"في ترتيب تدفق البيانات (dataflow order)، تحدد كل تعليمة 'من' يجب أن يتلقى النتيجة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تنفذ معماريات تدفق البيانات (dataflow architectures) التعليمات بناءً على توفر الـ operand، مع توجيه النتائج إلى التعليمات التابعة.\"},{\"question\":\"مستويات RAID من 4 إلى 6 تستخدم تقنية الوصول الافتراضي (virtual access) التي تسمح بتلبية طلبات الإدخال/الإخراج المنفصلة بشكل متوازي.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"تستخدم RAID 4-6 الـ striping مع parity، وليس الوصول الافتراضي. يتم تمكين I/O المتوازي بواسطة الـ striping ولكنه مقيد بحسابات الـ parity.\"},{\"question\":\"لا يمكن للمبرمج الوصول إلى الـ pipeline registers مباشرة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"الـ pipeline registers هي مكونات داخلية للمعالج تستخدم لتنظيم التعليمات وليست مرئية للمبرمجين من الناحية المعمارية.\"},{\"question\":\"واجهات بين الكمبيوتر والأجهزة الطرفية (peripherals) هي مثال على سمة تنظيمية (organizational attribute).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"واجهات الإدخال/الإخراج (I/O interfaces) هي سمات تنظيمية حيث أنها تفاصيل تنفيذ الأجهزة الشفافة لـ ISA.\"},{\"question\":\"بنية الكمبيوتر ووظائفه، في جوهرها، بسيطة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"بينما قد تكون المبادئ الأساسية بسيطة، فإن أنظمة الكمبيوتر الحديثة معقدة للغاية في بنيتها وعملها.\"},{\"question\":\"عندما يتم نقل البيانات لمسافات أطول، إلى أو من جهاز بعيد، تُعرف العملية باسم نقل البيانات (data transport).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"يشير نقل البيانات (data transport) إلى نقل البيانات عبر مسافات أطول، ويتضمن عادة بروتوكولات الشبكة والأجهزة المتخصصة.\"},{\"question\":\"ميزة SAN هي عدم وجود قيود على المسافة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"توجد قيود عملية على مسافة شبكات SAN بسبب زمن الاستجابة ومتطلبات البروتوكول، على الرغم من أن تقنيات مثل FCIP يمكن أن توسع هذا.\"},{\"question\":\"RAID يوفر تحمل الأخطاء (fault tolerance) للبيانات والتطبيقات المشتركة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"توفر RAID (باستثناء RAID 0) تحمل الأخطاء من خلال التكرار (redundancy)، مما يحمي من أعطال القرص.\"},{\"question\":\"يمكن إنتاج العديد من الـ Transistors في نفس الوقت على شريحة واحدة من الـ silicon.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"يصنع تصنيع أشباه الموصلات العديد من الترانزستورات في وقت واحد من خلال عمليات الطباعة الضوئية على رقائق الـ silicon.\"},{\"question\":\"المعالج المخصص (Dedicated processor) يعرف بقدرة المعالج على تنفيذ أنظمة تشغيل معقدة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"المعالجات المخصصة متخصصة لمهام محددة، وغالبًا لا تقوم بتشغيل أنظمة تشغيل كاملة. المعالجات ذات الأغراض العامة هي التي تنفذ أنظمة تشغيل معقدة.\"},{\"question\":\"تستخدم الأنظمة المدمجة بعمق (Deeply Embedded Systems) microcontroller بدلاً من microprocessor.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تستخدم الأنظمة المدمجة بعمق عادةً microcontrollers (MCUs) التي تدمج الـ CPU والذاكرة والـ I/O على شريحة واحدة.\"},{\"question\":\"تنزيل الإنترنت على القرص (Internet download to disk) هو مثال على المعالجة من/إلى التخزين.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"يتضمن تنزيل الملفات معالجة بيانات الشبكة وتخزينها على القرص، مما يمثل عمليات إدخال/إخراج التنزيل من الإنترنت إلى القرص هو عملية نقل بيانات، وليس مهمة معالجة.\"},{\"question\":\"تحديث كشف الحساب البنكي هو مثال على المعالجة من التخزين إلى الـ I/O.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"يتضمن تحديث كشف الحساب البنكي بشكل أساسي معالجة البيانات المخزنة (من التخزين إلى الـ CPU)، وليس بالضرورة عمليات I/O.\"},{\"question\":\"لاحظ مور أن عدد الـ transistors التي يمكن وضعها على شريحة واحدة يتضاعف كل عام.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"نصت ملاحظة مور الأصلية عام 1965 على أن عدد الـ transistors يتضاعف سنويًا (تم تعديله لاحقًا إلى حوالي 18-24 شهرًا).\"},{\"question\":\"انخفاض تكلفة منطق الكمبيوتر ودوائر الذاكرة بمعدل كبير هو من نتائج قانون مور (Moore's law).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"دفع قانون مور إلى تخفيض التكاليف من خلال التوسع، مما جعل الـ transistors أرخص وأكثر عددًا بمرور الوقت.\"},{\"question\":\"يمكن تقييم معالج حديث عن طريق إجراء تطبيق عملي على مستوى RTL و C.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"يتضمن تقييم المعالج التحقق من تصميم RTL (Register Transfer Level) ونمذجة الأداء في C/HLS.\"},{\"question\":\"وحدة floating-point التي تستخدم قيم floating-point واسعة لدقة إضافية هي Microarchitecture.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تصميم FPU (على سبيل المثال، 64 بت مقابل 128 بت) هو خيار microarchitectural يؤثر على الدقة والأداء.\"},{\"question\":\"تنفيذ التعليمات المشروطة (Predicated instruction execution) هو ISA.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تنفيذ التعليمات المشروطة (Predicated instruction execution) هو ميزة تُعرف على مستوى بنية مجموعة التعليمات (ISA) للسماح بالتنفيذ الشرطي بدون استخدام الفروع.\"},{\"question\":\"يستغرق الوصول إلى الذاكرة المتعارض مع الصف (row-conflict memory access) وقتًا أطول بكثير من الوصول إلى الصف المتاح (row-hit access).\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"تتطلب تعارضات الصفوف في الـ DRAM إعادة شحن وتنشيط الصفوف، مما يضيف زمن استجابة يتراوح بين 30-40 نانوثانية مقارنة بـ row hits (~15 نانوثانية).\"},{\"question\":\"لا تدعم معالجات ARM الـ Byte addressability.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"تدعم معالجات ARM الذاكرة القابلة للعنونة بالبايت من خلال تعليمات تحميل/تخزين البايت (مثل LDRB/STRB).\"},{\"question\":\"عيب فك التشفير غير الموحد (non-uniform decode) هو أنه يقيد تنسيق التعليمات.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1},{\"question\":\"معالج RISC لديه تصميم أكثر تعقيدًا من CISC.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"عادة ما تكون تصاميم RISC أبسط بسبب التعليمات الموحدة، بينما تحتوي معالجات CISC على فك تشفير معقد لتعليمات ذات طول متغير.\"},{\"question\":\"العنونة المباشرة (Immediate addressing) تنقل الـ operand في العنوان في A6 إلى سجلات البيانات 5.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":1,\"explanation\":\"تستخدم العنونة المباشرة قيم الـ operand المضمنة في التعليمات، وليس عناوين الذاكرة (هذا يصف العنونة المباشرة).\"},{\"question\":\"يعتبر المعالج 'Super Scalar' الحديث الذي يمكنه تنفيذ تعليمات أو أكثر في وقت واحد معالجًا أحادي النواة.\",\"options\":[\"صحيح\",\"خطأ\"],\"correct\":0,\"explanation\":\"يشير الـ Superscalar إلى التنفيذ المتوازي داخل نواة واحدة. Multi-core يعني وجود وحدات معالجة مركزية متعددة على شريحة واحدة.\"}],\"عام 3\":[{\"question\":\"إن بنية الكمبيوتر وطريقة عمله بسيطان في جوهرهما.\",\"options\":[\"أ) صح\",\"ب) خطأ\"],\"correct\":0},{\"question\":\"يجب أن يكون الكمبيوتر قادرًا على معالجة البيانات وتخزينها ونقلها والتحكم فيها.\",\"options\":[\"أ) صح\",\"ب) خطأ\"],\"correct\":0,\"explanation\":\"هذه الوظائف الأربع (المعالجة والتخزين ونقل البيانات والتحكم) أساسية لجميع أنظمة الكمبيوتر.\"},{\"question\":\"تتغير تقنية الكمبيوتر بوتيرة ______.\",\"options\":[\"أ) بطيئة\",\"ب) بطيئة إلى متوسطة\",\"ج) سريعة\",\"د) غير موجودة\"],\"correct\":2,\"explanation\":\"تتبع التطورات في الحوسبة اتجاهات أسية مثل قانون مور، مما يجعل التغيير التكنولوجي سريعًا للغاية.\"},{\"question\":\"تشير 'هندسة الكمبيوتر' إلى تلك السمات التي لها تأثير مباشر على التنفيذ المنطقي للبرنامج.\",\"options\":[\"أ) التنظيم\",\"ب) التفاصيل\",\"ج) التصميم\",\"د) الهندسة المعمارية\"],\"correct\":3,\"explanation\":\"تحدد هندسة الكمبيوتر الواجهة المنطقية المرئية للمبرمجين (مثل مجموعة التعليمات وأنماط العنونة).\"},{\"question\":\"تشمل السمات المعمارية ______.\",\"options\":[\"أ) آليات الإدخال/الإخراج\",\"ب) إشارات التحكم\",\"أ) آليات الإدخال/الإخراج\",\"د) تقنية الذاكرة المستخدمة\"],\"correct\":2},{\"question\":\"تشمل السمات ______ تفاصيل الأجهزة الشفافة للمبرمج.\",\"options\":[\"أ) الواجهة\",\"ب) التنظيمية\",\"ج) الذاكرة\",\"د) المعمارية\"],\"correct\":1,\"explanation\":\"تعتبر السمات التنظيمية (مثل عمق خط الأنابيب وحجم ذاكرة التخزين المؤقت) تحسينات للأجهزة غير مرئية للبرامج.\"},{\"question\":\"إن مسألة تصميم ______ ما إذا كان الكمبيوتر سيحتوي على تعليمة ضرب أم لا.\",\"options\":[\"أ) معمارية\",\"ب) ذاكرة\",\"ج) أولية\",\"د) تنظيمية\"],\"correct\":0,\"explanation\":\"يعد تضمين تعليمات محددة (مثل الضرب) قرارًا معماريًا يؤثر على مجموعة التعليمات (ISA).\"},{\"question\":\"إن مسألة ______ ما إذا كانت تعليمة الضرب ستُنفذ بواسطة وحدة ضرب خاصة أو بواسطة آلية تستخدم وحدة الجمع في النظام بشكل متكرر.\",\"options\":[\"أ) معمارية\",\"ب) ذاكرة\",\"ج) ميكانيكية\",\"د) تنظيمية\"],\"correct\":3,\"explanation\":\"تعد خيارات التنفيذ (مثل مضاعف مخصص مقابل الجمع التكراري) قرارات تنظيمية/متعلقة بالأجهزة.\"},{\"question\":\"النظام ______ هو مجموعة من الأنظمة الفرعية المترابطة.\",\"options\":[\"أ) ثانوي\",\"ب) هرمي\",\"ج) معقد\",\"د) وظيفي\"],\"correct\":1},{\"question\":\"يشار إلى جهاز الإدخال/الإخراج باسم ______.\",\"options\":[\"أ) وحدة المعالجة المركزية\",\"ب) جهاز التحكم\",\"ج) طرفي\",\"د) سجل\"],\"correct\":2,\"explanation\":\"تعتبر أجهزة الإدخال/الإخراج (لوحات المفاتيح، الطابعات، إلخ) أجهزة طرفية توسع وظائف الكمبيوتر.\"},{\"question\":\"عند نقل البيانات عبر مسافات أطول، إلى أو من جهاز بعيد، تُعرف العملية باسم ______.\",\"options\":[\"أ) اتصالات البيانات\",\"ب) التسجيل\",\"ج) الهيكلة\",\"د) نقل البيانات\"],\"correct\":0,\"explanation\":\"تشير اتصالات البيانات على وجه التحديد إلى عملية نقل البيانات عبر مسافات طويلة بين الأجهزة أو الأنظمة البعيدة.\"},{\"question\":\"يخزن ______ البيانات.\",\"options\":[\"أ) ناقل النظام\",\"ب) الإدخال/الإخراج\",\"ج) الذاكرة الرئيسية\",\"د) وحدة التحكم\"],\"correct\":2,\"explanation\":\"الذاكرة الرئيسية (RAM) هي التخزين الأساسي المتطاير للبيانات والتعليمات أثناء التنفيذ.\"},{\"question\":\"ينقل ______ البيانات بين الكمبيوتر وبيئته الخارجية.\",\"options\":[\"أ) نقل البيانات\",\"ب) الإدخال/الإخراج\",\"ج) السجل\",\"د) التوصيل البيني لوحدة المعالجة المركزية\"],\"correct\":1,\"explanation\":\"تدير الأنظمة الفرعية للإدخال/الإخراج تبادل البيانات مع الأجهزة الخارجية (الأقراص، الشبكات، إلخ).\"},{\"question\":\"أحد الأمثلة الشائعة للترابط بين الأنظمة هو عن طريق ______.\",\"options\":[\"أ) سجل\",\"ب) ناقل النظام\",\"ج) نقل البيانات\",\"د) جهاز التحكم\"],\"correct\":1,\"explanation\":\"تربط النواقل (مثل PCIe، USB) وحدة المعالجة المركزية والذاكرة وأجهزة الإدخال/الإخراج باستخدام مسارات كهربائية مشتركة.\"},{\"question\":\"الـ ______ هي آلية توفر الاتصال بين وحدة المعالجة المركزية والذاكرة الرئيسية والإدخال/الإخراج.\",\"options\":[\"أ) الترابط بين الأنظمة\",\"ب) الترابط بين وحدات المعالجة المركزية\",\"ج) الطرفي\",\"د) المعالج\"],\"correct\":0,\"explanation\":\"تتيح الموصلات البينية للنظام (النواقل، الشبكات) اتصال المكونات عبر الكمبيوتر بأكمله.\"},{\"question\":\"توفر ______ تخزينًا داخليًا لوحدة المعالجة المركزية.\",\"options\":[\"أ) وحدات التحكم\",\"ب) وحدات المنطق الحسابي (ALU)\",\"ج) الذاكرة الرئيسية\",\"د) السجلات\"],\"correct\":3,\"explanation\":\"السجلات هي أسرع مواقع التخزين التي يمكن لوحدة المعالجة المركزية الوصول إليها مباشرة للبيانات المؤقتة.\"},{\"question\":\"يؤدي ______ وظائف معالجة البيانات في الكمبيوتر.\",\"options\":[\"أ) السجل\",\"ب) التوصيل البيني لوحدة المعالجة المركزية\",\"ج) وحدة المنطق الحسابي (ALU)\",\"د) ناقل النظام\"],\"correct\":2,\"explanation\":\"تنفذ وحدة المنطق الحسابي (ALU) العمليات الحسابية والمنطقية لمعالجة البيانات.\"},{\"question\":\"أصغر كيان للذاكرة يسمى ______.\",\"options\":[\"أ) خلية\",\"ب) كتلة\",\"ج) مثيل\",\"د) وحدة\"],\"correct\":0,\"explanation\":\"تخزن الخلية الذاكرة بتًا واحدًا (0/1) وهي اللبنة الأساسية لتسلسلات الذاكرة الهرمية.\"},{\"question\":\"عند استخدام تعيين Big-Endian لتخزين رقم، يتم تخزين بت الإشارة للرقم في ______.\",\"options\":[\"أ) البايت الأعلى ترتيبًا في الكلمة\",\"ب) البايت الأقل ترتيبًا في الكلمة\",\"ج) لا يمكن القول\",\"د) لا شيء مما ذكر\"],\"correct\":0,\"explanation\":\"يخزن Big-Endian البايت الأكثر أهمية (بما في ذلك بتات الإشارة) في أدنى عنوان ذاكرة.\"},{\"question\":\"العامل (العوامل) الرئيسي في النجاح التجاري للكمبيوتر هو ______.\",\"options\":[\"أ) الأداء\",\"ب) التكلفة\",\"ج) السرعة\",\"د) كل من الأداء والتكلفة\"],\"correct\":3,\"explanation\":\"يوازن النجاح في السوق بين الأداء (السرعة والقدرة) وفعالية التكلفة.\"},{\"question\":\"تم تطوير ______ خصيصًا للأنظمة المخططة.\",\"options\":[\"أ) برامج الخدمات\",\"ب) أدوات تسريع\",\"ج) المترجمات المحسنة\",\"د) لا شيء مما ذكر\"],\"correct\":2,\"explanation\":\"تعيد المترجمات المحسنة ترتيب التعليمات البرمجية لتقليل التوقفات في خط الأنابيب (مثل التنبؤ بالفرع، وجدولة التعليمات).\"},{\"question\":\"تتشابك دورات الجلب والتنفيذ بمساعدة ______.\",\"options\":[\"أ) تعديل في بنية المعالج\",\"ب) الساعة\",\"ج) وحدة خاصة\",\"د) وحدة التحكم\"],\"correct\":1},{\"question\":\"تُعرف عملية خط الأنابيب أيضًا باسم ______.\",\"options\":[\"أ) عملية متسلسلة فائقة\",\"ب) عملية خط التجميع\",\"ج) دورة فون نيومان\",\"د) لا شيء مما ذكر\"],\"correct\":1,\"explanation\":\"توازي عملية خط الأنابيب خطوط التجميع في المصنع، حيث تقسم المهام إلى مراحل متسلسلة.\"},{\"question\":\"يجب أن تكتمل كل مرحلة في خط الأنابيب خلال دورة ______.\",\"options\":[\"أ) 1\",\"ب) 2\",\"ج) 3\",\"د) 4\"],\"correct\":0,\"explanation\":\"تُكمل خطوط الأنابيب المثالية كل مرحلة في دورة ساعة واحدة للحفاظ على الإنتاجية.\"},{\"question\":\"لزيادة سرعة الوصول إلى الذاكرة في خط الأنابيب، نستخدم ______.\",\"options\":[\"أ) مواقع ذاكرة خاصة\",\"ب) سجلات ذات أغراض خاصة\",\"ج) ذاكرة التخزين المؤقت (Cache)\",\"د) المخازن المؤقتة (Buffers)\"],\"correct\":2,\"explanation\":\"تقلل ذاكرة التخزين المؤقت زمن وصول الذاكرة عن طريق تخزين البيانات التي يتم الوصول إليها بشكل متكرر بالقرب من وحدة المعالجة المركزية.\"},{\"question\":\"تتبع معالجات Sun Microsystems عادةً بنية ______.\",\"options\":[\"أ) CISC\",\"ب) ISA\",\"ج) ULTRA SPARC\",\"د) RISC\"],\"correct\":3,\"explanation\":\"تستخدم معالجات SPARC من Sun مبادئ RISC (كمبيوتر بمجموعة تعليمات مخفضة).\"},{\"question\":\"تم تطوير كل من معماريات CISC و RISC لتقليل الـ ______.\",\"options\":[\"أ) التكلفة\",\"ب) التأخير الزمني\",\"ج) الفجوة الدلالية\",\"د) جميع ما ذكر\"],\"correct\":2,\"explanation\":\"تهدف هذه المعماريات إلى سد الفجوة بين اللغات عالية المستوى وتعليمات الآلة.\"},{\"question\":\"أي من الآلات التالية ليست آلة CISC.\",\"options\":[\"أ) IBM 370/168\",\"ب) VAX 11/780\",\"ج) Intel 80486\",\"د) Motorola A567\"],\"correct\":3,\"explanation\":\"Motorola A567 هو معالج RISC، على عكس المعالجات الأخرى التي هي CISC.\"},{\"question\":\"خط الأنابيب هو ميزة فريدة لـ ______.\",\"options\":[\"أ) RISC\",\"ب) CISC\",\"ج) ISA\",\"د) IANA\"],\"correct\":0,\"explanation\":\"بينما يوجد خط الأنابيب في كليهما، إلا أن تعليمات RISC الأبسط تسمح بخطوط أنابيب أعمق.\"},{\"question\":\"في بنية CISC، يتم تخزين معظم التعليمات المعقدة في ______.\",\"options\":[\"أ) سجل\",\"ب) صمامات ثنائية\",\"ج) CMOS\",\"د) ترانزستورات\"],\"correct\":3,\"explanation\":\"يتم ربط التعليمات المعقدة مباشرة في منطق الترانزستور الخاص بالمعالج.\"},{\"question\":\"تسمى مجموعة الكيانات المذكورة أعلاه حيث يتم تخزين البيانات بـ ______.\",\"options\":[\"أ) كتلة\",\"ب) مجموعة\",\"ج) كلمة\",\"د) بايت\"],\"correct\":0},{\"question\":\"ينشئ العنوان ذو 24 بت مساحة عنونة تبلغ ______ موقعًا.\",\"options\":[\"أ) 1024\",\"ب) 4096\",\"ج) 248\",\"د) 16,777,216\"],\"correct\":3,\"explanation\":\"$$2^{24} = 16,777,216$$ مواقع ذاكرة فريدة قابلة للعنونة.\"},{\"question\":\"إذا كان النظام آلة 64 بت، فسيكون طول كل كلمة ______.\",\"options\":[\"أ) 4 بايت\",\"ب) 8 بايت\",\"ج) 16 بايت\",\"د) 12 بايت\"],\"correct\":1,\"explanation\":\"64 بت = 8 بايت (1 بايت = 8 بت).\"},{\"question\":\"نوع تعيين الذاكرة المستخدم في معالجات Intel هو ______.\",\"options\":[\"أ) Little Endian\",\"ب) Big Endian\",\"ج) Medium Endian\",\"د) لا شيء مما ذكر\"],\"correct\":0,\"explanation\":\"تستخدم معالجات Intel x86/x64 Little Endian (أقل بايت أهمية في أدنى عنوان).\"},{\"question\":\"للحصول على العنوان الفعلي من العنوان المنطقي الذي تم إنشاؤه بواسطة وحدة المعالجة المركزية، نستخدم ______.\",\"options\":[\"أ) MAR\",\"ب) MMU\",\"ج) تراكيب\",\"د) TLB\"],\"correct\":1,\"explanation\":\"تقوم وحدة إدارة الذاكرة (MMU) بترجمة العناوين الافتراضية/المنطقية إلى عناوين فعلية.\"},{\"question\":\"تُستخدم طريقة ______ لتعيين العناوين المنطقية ذات الطول المتغير على الذاكرة الفعلية.\",\"options\":[\"أ) الترحيل\",\"ب) التراكيب\",\"ج) التجزئة\",\"د) الترحيل مع التجزئة\"],\"correct\":2,\"explanation\":\"تدعم التجزئة كتل الذاكرة ذات الأحجام المتغيرة، على عكس الترحيل ذي الحجم الثابت.\"},{\"question\":\"أثناء نقل البيانات بين المعالج والذاكرة، نستخدم ______.\",\"options\":[\"أ) ذاكرة التخزين المؤقت\",\"ب) TLB\",\"ج) المخازن المؤقتة\",\"د) السجلات\"],\"correct\":3,\"explanation\":\"تحتفظ السجلات (مثل MAR، MDR) بالبيانات أثناء عمليات نقل وحدة المعالجة المركزية والذاكرة.\"},{\"question\":\"تقسم الذاكرة الفعلية إلى مجموعات ذات حجم محدد تسمى ______.\",\"options\":[\"أ) إطارات\",\"ب) صفحات\",\"ج) كتل\",\"د) متجهات\"],\"correct\":0,\"explanation\":\"تقسم الذاكرة الفعلية إلى إطارات (عادة 4 كيلوبايت لكل منها) لأغراض الترحيل.\"},{\"question\":\"يشير CISC إلى ______.\",\"options\":[\"أ) مكمل مجموعة تعليمات الكمبيوتر\",\"ب) مكمل مجموعة التعليمات الكاملة\",\"ج) مكونات مجموعة التعليمات المفهرسة للكمبيوتر\",\"د) كمبيوتر بمجموعة تعليمات معقدة\"],\"correct\":3,\"explanation\":\"تركز معماريات CISC على التعليمات الغنية متعددة الدورات.\"},{\"question\":\"بنية الكمبيوتر التي تهدف إلى تقليل وقت تنفيذ التعليمات هي ______.\",\"options\":[\"أ) CISC\",\"ب) RISC\",\"ج) ISA\",\"د) ANNA\"],\"correct\":1,\"explanation\":\"تحقق RISC تنفيذًا أسرع عبر تعليمات أبسط ذات دورة واحدة.\"},{\"question\":\"يتمتع معالج RISC بتصميم أكثر تعقيدًا من CISC.\",\"options\":[\"أ) صح\",\"ب) خطأ\"],\"correct\":1,\"explanation\":\"تُعد تصاميم RISC أبسط بسبب التعليمات الموحدة وخطوط الأنابيب.\"},{\"question\":\"الميزة البارزة لآلة RISC من بين ما يلي هي ______.\",\"options\":[\"أ) عدد أنماط العنونة المخفضة\",\"ب) زيادة حجم الذاكرة\",\"ج) وجود فتحة تأخير للفرع\",\"د) جميع ما ذكر\"],\"correct\":0,\"explanation\":\"تبسط RISC أنماط العنونة لتبسيط تنفيذ التعليمات.\"},{\"question\":\"أي من المعماريات التالية موفرة للطاقة؟\",\"options\":[\"أ) CISC\",\"ب) RISC\",\"ج) ISA\",\"د) IANA\"],\"correct\":1,\"explanation\":\"تستهلك دوائر RISC الأبسط عادةً طاقة أقل من CISC.\"},{\"question\":\"يشير ARM إلى ______.\",\"options\":[\"أ) Advanced Rate Machines\",\"ب) Advanced RISC Machines\",\"ج) Artificial Running Machines\",\"د) Aviary Running Machines\"],\"correct\":1,\"explanation\":\"كان ARM في الأصل يعني Acorn RISC Machine، ثم أعيد تسميته لاحقًا.\"},{\"question\":\"الأهمية الرئيسية لمعالجات ARM الدقيقة هي توفير التشغيل بـ ______.\",\"options\":[\"أ) تكلفة منخفضة واستهلاك طاقة منخفض\",\"ب) درجة أعلى من تعدد المهام\",\"ج) أخطاء أو عيوب أقل\",\"د) إدارة ذاكرة فعالة\"],\"correct\":0,\"explanation\":\"يهيمن ARM على الأجهزة المحمولة بسبب كفاءته في استهلاك الطاقة وفعاليته من حيث التكلفة.\"},{\"question\":\"تم تصميم معالجات ARM في الأساس لـ ______.\",\"options\":[\"أ) أنظمة الحواسيب المركزية\",\"ب) الأنظمة الموزعة\",\"ج) الأنظمة المحمولة\",\"د) أجهزة الكمبيوتر العملاقة\"],\"correct\":2,\"explanation\":\"يستهدف تصميم ARM منخفض الطاقة التطبيقات المدمجة والمحمولة.\"},{\"question\":\"لا تدعم معالجات ARM عنونة البايت.\",\"options\":[\"أ) صح\",\"ب) خطأ\"],\"correct\":1,\"explanation\":\"يدعم ARM عنونة البايت عبر تعليمات مثل LDRB/STRB.\"},{\"question\":\"مساحة العنوان في ARM هي ______.\",\"options\":[\"أ) 224\",\"ب) 264\",\"ج) 216\",\"د) 232\"],\"correct\":3,\"explanation\":\"تستخدم معماريات ARM ذات 32 بت عنونة 32 بت (مساحة عنوان 4 جيجابايت).\"},{\"question\":\"نظام العنونة المدعوم بواسطة أنظمة ARM هو/هي ______.\",\"options\":[\"أ) Little Endian\",\"ب) Big Endian\",\"ج) X-Little Endian\",\"د) كل من Little & Big Endian\"],\"correct\":3,\"explanation\":\"يدعم ARM إمكانية التبديل بين Endianness للتوافق.\"},{\"question\":\"يمكن الوصول إلى الذاكرة في أنظمة ARM بواسطة تعليمات ______.\",\"options\":[\"ط) تخزين\",\"ث) نقل\",\"ج) تحميل\",\"ح) حسابي\",\"خ) منطقي\",\"أ) ط، ج\",\"ب) ط، ث\",\"ج) ط، ح، خ\",\"د) ج، ح، خ\"],\"correct\":0},{\"question\":\"يشير RISC إلى ______.\",\"options\":[\"أ) Restricted Instruction Sequencing Computer\",\"ب) Restricted Instruction Sequential Compiler\",\"ج) Reduced Instruction Set Computer\",\"د) Reduced Induction Set Computer\"],\"correct\":2,\"explanation\":\"تبسط RISC التعليمات من أجل تنفيذ أسرع وأكثر كفاءة.\"},{\"question\":\"في ARM، يتم تنفيذ PC باستخدام ______.\",\"options\":[\"أ) ذاكرات التخزين المؤقت (Caches)\",\"ب) أكوام (Heaps)\",\"ج) سجل الأغراض العامة\",\"د) مكدس (Stack)\"],\"correct\":2,\"explanation\":\"عداد البرنامج (R15) في ARM هو جزء من ملف السجلات الخاص به.\"},{\"question\":\"تسمى السجلات المكررة الإضافية المستخدمة في آلات ARM بـ ______.\",\"options\":[\"أ) السجلات المنسوخة\",\"ب) السجلات المترابطة\",\"ج) السجلات الإضافية\",\"د) السجلات الخارجية\"],\"correct\":1,\"explanation\":\"تبدل السجلات المترابطة السياق أثناء المقاطعات/تغييرات الامتياز.\"},{\"question\":\"تستخدم السجلات المترابطة لـ ______.\",\"options\":[\"أ) التبديل بين وضع الإشراف ووضع المقاطعة\",\"ب) التخزين الممتد\",\"ج) نفس سجلات الأغراض العامة الأخرى\",\"د) لا شيء مما ذكر\"],\"correct\":0,\"explanation\":\"تمكن هذه السجلات التبديل السريع للسياق لمعالجة الاستثناءات.\"},{\"question\":\"يتم ترميز كل تعليمة في آلات ARM في كلمة ______ بايت.\",\"options\":[\"أ) 2 بايت\",\"ب) 3 بايت\",\"ج) 4 بايت\",\"د) 8 بايت\"],\"correct\":2,\"explanation\":\"تستخدم ARM الكلاسيكية تعليمات بطول ثابت 32 بت (4 بايت).\"},{\"question\":\"تنفذ جميع التعليمات في ARM بشكل مشروط.\",\"options\":[\"أ) صح\",\"ب) خطأ\"],\"correct\":0,\"explanation\":\"تتضمن تعليمات ARM حقولًا شرطية (مثل ADDEQ) لتخطي التنفيذ.\"},{\"question\":\"وضع العنونة حيث EA (العنوان الفعلي) للمُعامل هو محتويات Rn هو ______.\",\"options\":[\"أ) وضع ما قبل الفهرسة\",\"ب) وضع ما قبل الفهرسة مع الكتابة الخلفية\",\"ج) وضع ما بعد الفهرسة\",\"د) لا شيء مما ذكر\"],\"correct\":2},{\"question\":\"العنوان الفعلي للتعليمة المكتوبة في وضع ما بعد الفهرسة، MOVE[Rn]+Rm هو ______.\",\"options\":[\"أ) EA = [Rn]\",\"ب) EA = [Rn + Rm]\",\"ج) EA = [Rn] + Rm\",\"د) EA = [Rm] + Rn\"],\"correct\":0,\"explanation\":\"يستخدم الفهرسة اللاحقة القيمة الأولية لـ Rn، ثم يحدث Rn بعد العملية.\"},{\"question\":\"عادة ما يتم استخدام تنسيق ______ لتخزين البيانات.\",\"options\":[\"أ) BCD\",\"ب) عشري\",\"ج) سداسي عشري\",\"د) ثماني\"],\"correct\":0,\"explanation\":\"يحافظ نظام الترميز الثنائي العشري (BCD) على القيم العشرية الدقيقة في التخزين.\"},{\"question\":\"تنسيق الترميز ذو الـ 8 بت المستخدم لتخزين البيانات في الكمبيوتر هو ______.\",\"options\":[\"أ) ASCII\",\"ب) EBCDIC\",\"ج) ANCI\",\"د) USCII\"],\"correct\":1},{\"question\":\"عادة ما يكون البرنامج المصدر مكتوبًا بـ ______.\",\"options\":[\"أ) لغة التجميع\",\"ب) لغة الآلة\",\"ج) لغة عالية المستوى\",\"د) اللغة الطبيعية\"],\"correct\":2,\"explanation\":\"يكتب الكود المصدري بلغات قابلة للقراءة البشرية مثل C/Python.\"},{\"question\":\"أي جهاز ذاكرة مصنوع بشكل عام من أشباه الموصلات؟\",\"options\":[\"أ) RAM\",\"ب) القرص الصلب\",\"ج) القرص المرن\",\"د) قرص CD\"],\"correct\":0,\"explanation\":\"تستخدم ذاكرة الوصول العشوائي (RAM) تقنية أشباه الموصلات (الترانزستورات/المكثفات)، على عكس التخزين المغناطيسي/الضوئي.\"},{\"question\":\"تسمى ذاكرات الوصول العشوائي (RAM) الصغيرة والسريعة للغاية بـ ______.\",\"options\":[\"أ) ذاكرة التخزين المؤقت (Cache)\",\"ب) أكوام (Heaps)\",\"ج) مجمعات (Accumulators)\",\"د) مكدسات (Stacks)\"],\"correct\":0,\"explanation\":\"ذاكرات التخزين المؤقت هي ذاكرات تعتمد على SRAM تسد الفجوات في سرعة سجلات وحدة المعالجة المركزية.\"},{\"question\":\"تستخدم وحدة المنطق الحسابي (ALU) ______ لتخزين النتائج الوسيطة.\",\"options\":[\"أ) المجمعات\",\"ب) السجلات\",\"ج) الكومة\",\"د) المكدس\"],\"correct\":0},{\"question\":\"تتحكم وحدة التحكم في الوحدات الأخرى عن طريق توليد ______.\",\"options\":[\"أ) إشارات التحكم\",\"ب) إشارات التوقيت\",\"ج) إشارات النقل\",\"د) إشارات الأوامر\"],\"correct\":1},{\"question\":\"______ هي أرقام وحروف مشفرة، تستخدم عمومًا كمعاملات.\",\"options\":[\"أ) المدخلات\",\"ب) البيانات\",\"ج) المعلومات\",\"د) القيم المخزنة\"],\"correct\":1,\"explanation\":\"تمثل البيانات القيم الخام التي تعالجها التعليمات.\"},{\"question\":\"يمكن لأجهزة الإدخال إرسال معلومات إلى المعالج.\",\"options\":[\"أ) عندما يتم تعيين علامة الحالة SIN\",\"ب) عندما تصل البيانات بغض النظر عن علامة SIN\",\"ج) لا شيء من الحالتين\",\"د) أي من الحالتين\"],\"correct\":0},{\"question\":\"يُستخدم هيكل الناقل ______ عادةً لتوصيل أجهزة الإدخال/الإخراج.\",\"options\":[\"أ) ناقل واحد\",\"ب) نواقل متعددة\",\"ج) ناقل نجمي\",\"د) Rambus\"],\"correct\":0},{\"question\":\"تتكون واجهة الإدخال/الإخراج المطلوبة لتوصيل جهاز الإدخال/الإخراج بالناقل من ______.\",\"options\":[\"أ) جهاز فك تشفير العنوان والسجلات\",\"ب) دوائر التحكم\",\"ج) جهاز فك تشفير العنوان والسجلات ودوائر التحكم\",\"د) دوائر التحكم فقط\"],\"correct\":2,\"explanation\":\"تحتاج واجهات الإدخال/الإخراج إلى فك تشفير العنوان، وتخزين البيانات المؤقت (السجلات)، ومنطق التحكم.\"},{\"question\":\"لتقليل وقت الوصول إلى الذاكرة، نستخدم عمومًا ______.\",\"options\":[\"أ) أكوام\",\"ب) ذاكرات RAM ذات سعة أعلى\",\"ج) SDRAMs\",\"د) ذاكرات التخزين المؤقت (Cache)\"],\"correct\":3,\"explanation\":\"تقوم ذاكرات التخزين المؤقت بتخزين البيانات التي يتم الوصول إليها بشكل متكرر لتقليل عمليات الوصول البطيئة إلى الذاكرة الرئيسية.\"},{\"question\":\"يستخدم ______ عادةً لزيادة الحجم الظاهري للذاكرة الفعلية.\",\"options\":[\"أ) الذاكرة الثانوية\",\"ب) الذاكرة الافتراضية\",\"ج) القرص الصلب\",\"د) الأقراص\"],\"correct\":1,\"explanation\":\"تستخدم الذاكرة الافتراضية مساحة القرص لتوسيع الذاكرة القابلة للعنونة عبر الترحيل.\"},{\"question\":\"يشير MFC إلى ______.\",\"options\":[\"أ) Memory Format Caches\",\"ب) Memory Function Complete\",\"ج) Memory Find Command\",\"د) Mass Format Command\"],\"correct\":1,\"explanation\":\"يشير MFC إلى اكتمال عمليات الذاكرة في بعض المعماريات.\"},{\"question\":\"الفاصل الزمني بين بدء عمليتين متتاليتين للذاكرة ______.\",\"options\":[\"أ) وقت الوصول إلى الذاكرة\",\"ب) وقت البحث في الذاكرة\",\"ج) وقت دورة الذاكرة\",\"د) تأخير التعليمات\"],\"correct\":2,\"explanation\":\"يتضمن وقت الدورة وقت الوصول بالإضافة إلى تأخيرات الاسترداد/الشحن المسبق.\"},{\"question\":\"في خط الأنابيب، يتم تنفيذ المهمة التي تتطلب أقل وقت أولاً.\",\"options\":[\"أ) صح\",\"ب) خطأ\"],\"correct\":1,\"explanation\":\"يعالج خط الأنابيب المهام في مراحل ثابتة؛ تتسبب الاختلافات في السرعة في توقفات.\"},{\"question\":\"إذا أكملت الوحدة مهمتها قبل الفترة الزمنية المخصصة لها، فإن ______.\",\"options\":[\"أ) ستقوم ببعض المهام الأخرى في الوقت المتبقي\",\"ب) يتم إعادة تخصيص وقتها لمهمة مختلفة\",\"ج) ستبقى خاملة للوقت المتبقي\",\"د) لا شيء مما ذكر\"],\"correct\":2,\"explanation\":\"تتزامن مراحل خط الأنابيب مع دورة ساعة أبطأ مرحلة.\"},{\"question\":\"تسمى الفترات الزمنية التي تكون فيها الوحدة خاملة بـ ______.\",\"options\":[\"أ) التوقفات (Stalls)\",\"ب) الفقاعات (Bubbles)\",\"ج) المخاطر (Hazards)\",\"د) كل من التوقفات والفقاعات\"],\"correct\":3,\"explanation\":\"الفقاعات هي توقفات في خط الأنابيب تحدث بسبب المخاطر أو التأخيرات.\"},{\"question\":\"يسمى التنافس على استخدام جهاز الأجهزة بـ ______.\",\"options\":[\"أ) خطر هيكلي\",\"ب) توقف\",\"ج) تعليق\",\"د) لا شيء مما ذكر\"],\"correct\":0,\"explanation\":\"تحدث المخاطر الهيكلية عندما تكون موارد الأجهزة مفرطة الطلب.\"},{\"question\":\"الحالة التي تكون فيها بيانات المعاملات غير متوفرة تسمى ______.\",\"options\":[\"أ) خطر البيانات\",\"ب) مخزون\",\"ج) تعليق\",\"د) خطر هيكلي\"],\"correct\":0,\"explanation\":\"تنشأ مخاطر البيانات من التبعيات (مثل RAW—القراءة بعد الكتابة).\"},{\"question\":\"يتم تخزين التعليمة المفككة في ______.\",\"options\":[\"أ) IR\",\"ب) PC\",\"ج) السجلات\",\"د) MDR\"],\"correct\":0,\"explanation\":\"يحتوي سجل التعليمات (IR) على التعليمات المفككة للتنفيذ.\"},{\"question\":\"تقوم التعليمة -> Add LOCA, R0 بـ ______.\",\"options\":[\"أ) تجمع قيمة LOCA إلى R0 وتخزنها في السجل المؤقت\",\"ب) تجمع قيمة R0 إلى عنوان LOCA\",\"ج) تجمع قيم LOCA و R0 وتخزنها في R0\",\"د) تجمع قيمة LOCA بقيمة في المجمع وتخزنها في R0\"],\"correct\":2,\"explanation\":\"هذه التعليمة تعني عادة: $$R0 \\leftarrow [R0] + [LOCA]$$ (السجل + الذاكرة).\"},{\"question\":\"أي السجلات يمكنها التفاعل مع التخزين الثانوي؟\",\"options\":[\"أ) MAR\",\"ب) PC\",\"ج) IR\",\"د) R0\"],\"correct\":0,\"explanation\":\"يتفاعل سجل عنوان الذاكرة (MAR) مباشرة مع ناقل الذاكرة لنقل العناوين.\"},{\"question\":\"أثناء تنفيذ برنامج، ما الذي يتم تهيئته أولاً؟\",\"options\":[\"أ) MDR\",\"ب) IR\",\"ج) PC\",\"د) MAR\"],\"correct\":2,\"explanation\":\"يتم تهيئة عداد البرنامج (PC) إلى عنوان التعليمات الأولى.\"},{\"question\":\"أي من سجلات المعالج متصلة بناقل الذاكرة؟\",\"options\":[\"أ) PC\",\"ب) MAR\",\"ج) IR\",\"د) كل من PC و MAR\"],\"correct\":1,\"explanation\":\"يتصل MAR مباشرة بناقل الذاكرة لنقل العناوين.\"},{\"question\":\"يشير ISP إلى ______.\",\"options\":[\"أ) معالج مجموعة التعليمات\",\"ب) معالجة قياسية للمعلومات\",\"ج) بروتوكول تبادل قياسي\",\"د) إجراء خدمة المقاطعة\"],\"correct\":0,\"explanation\":\"يصف ISP بنية مجموعة تعليمات المعالج (ISA).\"},{\"question\":\"ترتبط المكونات الداخلية للمعالج بـ ______.\",\"options\":[\"أ) دوائر الترابط الداخلية للمعالج\",\"ب) ناقل المعالج\",\"ج) ناقل الذاكرة\",\"د) Rambus\"],\"correct\":1,\"explanation\":\"تتيح النواقل الداخلية (مثل اتصالات ALU-السجل) اتصال المكونات.\"},{\"question\":\"يُستخدم ______ للاختيار بين زيادة PC أو إجراء عمليات ALU.\",\"options\":[\"أ) الرموز الشرطية\",\"ب) المضاعفة\",\"ج) وحدة التحكم\",\"د) لا شيء مما ذكر\"],\"correct\":1},{\"question\":\"يُطلق على السجلات ووحدة المنطق الحسابي (ALU) والترابط بينها مجتمعة اسم ______.\",\"options\":[\"أ) مسار المعالجة\",\"ب) مسار المعلومات\",\"ج) مسار المعلومات\",\"د) مسار البيانات\"],\"correct\":3,\"explanation\":\"يقوم مسار البيانات بإجراء عمليات معالجة البيانات ونقلها.\"},{\"question\":\"يُستخدم ______ لتخزين البيانات في السجلات.\",\"options\":[\"أ) D flip flop\",\"ب) JK flip flop\",\"ج) RS flip flop\",\"د) لا شيء مما ذكر\"],\"correct\":0,\"explanation\":\"تُستخدم D flip-flops بشكل شائع لتخزين السجلات نظرًا لاستقرارها.\"},{\"question\":\"أي مما يلي صحيح حول تنظيم الكمبيوتر؟\",\"options\":[\"ط) يتعامل مع قضايا التصميم عالية المستوى.\",\"ث) يتضمن المنطق (مجموعات التعليمات، أوضاع العنونة، أنواع البيانات، تحسين ذاكرة التخزين المؤقت).\",\"ج) يخبرنا تنظيم الكمبيوتر بالضبط كيف يتم ترتيب جميع الوحدات في النظام وترابطها.\",\"د) لا شيء مما سبق\"],\"correct\":2,\"explanation\":\"يركز تنظيم الكمبيوتر على تنفيذ الأجهزة والترابطات.\"},{\"question\":\"يُطلق على البرنامج المكتوب وقبل ترجمته أو تجميعه اسم ______.\",\"options\":[\"أ) برنامج البدء\",\"ب) برنامج وسيط\",\"ج) برنامج المصدر\",\"د) برنامج طبيعي\"],\"correct\":2,\"explanation\":\"الكود المصدري هو البرنامج القابل للقراءة البشرية قبل التجميع.\"},{\"question\":\"إن ______ هو مركز المعالجة في وحدة المعالجة المركزية.\",\"options\":[\"أ) السجلات\",\"ب) وحدة المنطق الحسابي (ALU)\",\"ج) Flip-Flop\",\"د) Multiplexer\"],\"correct\":1,\"explanation\":\"تنفذ وحدة المنطق الحسابي (ALU) جميع العمليات الحسابية/المنطقية.\"},{\"question\":\"تستخدم أجهزة الإدخال ______ لتخزين البيانات المستلمة.\",\"options\":[\"أ) الذاكرة الأولية\",\"ب) الذاكرة الثانوية\",\"ج) المخزن المؤقت\",\"د) الذاكرة الخارجية\"],\"correct\":2,\"explanation\":\"تحتفظ المخازن المؤقتة مؤقتًا ببيانات الإدخال قبل المعالجة.\"},{\"question\":\"تتصل أجهزة الإدخال/الإخراج بوحدة المعالجة المركزية عبر ______.\",\"options\":[\"أ) SDRAMs\",\"ب) دوائر التحكم\",\"ج) الإشارات\",\"د) الناقل\"],\"correct\":3,\"explanation\":\"توفر النواقل (مثل PCIe، USB) المسارات المادية لاتصال الإدخال/الإخراج.\"},{\"question\":\"يقوم المترجم المحسن بـ ______.\",\"options\":[\"أ) تجميع أفضل للتعليمات البرمجية المعطاة\",\"ب) يستفيد من نوع المعالج ويقلل من وقت معالجته\",\"ج) يقوم بإدارة ذاكرة أفضل\",\"د) جميع ما سبق\"],\"correct\":3,\"explanation\":\"تعمل المترجمات المحسنة على تحسين كفاءة التعليمات البرمجية عبر أبعاد متعددة.\"},{\"question\":\"أي ناقل يستخدم لتوصيل الشاشة بوحدة المعالجة المركزية؟\",\"options\":[\"أ) ناقل واحد\",\"ب) ناقل SCSI\",\"ج) PCIe\",\"د) Rambus\"],\"correct\":2},{\"question\":\"في بنية ARM، تعليمات ______ فقط هي التي تصل إلى مواقع الذاكرة.\",\"options\":[\"أ) الفرع\",\"ب) الوصول إلى سجل الحالة\",\"ج) معالجة البيانات\",\"د) التحميل والتخزين\"],\"correct\":3,\"explanation\":\"تستخدم ARM بنية تحميل/تخزين حيث تصل تعليمات LDR/STR فقط إلى الذاكرة.\"}]};// Create a mapping between English and Arabic chapter names\nconst chapterMapping={// Add your English to Arabic mappings here.\n// IMPORTANT: The LEFT side (English) MUST EXACTLY match the keys in your `quizData`.\n// The RIGHT side (Arabic) MUST EXACTLY match the keys in your `quizDataArabic`.\n'Chapter 1: Introduction':'الفصل 1: مقدمة','Chapter 2: Storage Environment and RAID':'الفصل 2: بيئة التخزين و RAID','Chapter 3: Computer Architecture Introduction and Basics':'الفصل 3: مقدمة وهياكل الكمبيوتر الأساسية','Chapter 4: Introduction and Basics':'الفصل 4: مقدمة وأساسيات','Chapter 5: What is A Computer and Von Neumann Model':'الفصل 5: ما هو الكمبيوتر ونموذج فون نيومان','Chapter 6: Introduction to ISA Tradeoffs':'الفصل 6: مقدمة في المقايضات في ISA','Chapter 7: ISA Tradeoffs':'الفصل 7: المقايضات في ISA','Chapter 8: Single-Cycle Microarchitecture':'الفصل 8: البنية الدقيقة ذات الدورة الواحدة','Chapter 9: Multi-Cycle and Pipelined Microarchitecture':'الفصل 9: البنية الدقيقة متعددة الدورات والخطية','Chapter 10: Introduction to Microarchitecture':'الفصل 10: مقدمة في البنية الدقيقة','General 1':'عام 1','General 2':'عام 2','General 3':'عام 3'};// Reverse mapping (Arabic to English)\nconst reverseChapterMapping={};Object.keys(chapterMapping).forEach(englishName=>{reverseChapterMapping[chapterMapping[englishName]]=englishName;});export{quizData,quizDataArabic,chapterMapping,reverseChapterMapping};","map":{"version":3,"names":["quizData","lecture1","title","questions","id","question","options","correctAnswer","lecture2","lecture3","lecture4","lecture5","lecture6","quizDataArabic","correct","explanation","chapterMapping","reverseChapterMapping","Object","keys","forEach","englishName"],"sources":["/Users/abameda/Downloads/Digital/src/data/questions-v2.js"],"sourcesContent":["const quizData = {\n  lecture1: {\n    title: \"Chapter 1: Logic Gates\",\n    questions: [\n      {\n        id: \"l1q1\",\n        question: \"What is the output of an AND gate if both inputs are 1?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Depends on the gate type\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q2\",\n        question: \"Which gate is known as a universal gate?\",\n        options: [\n          \"AND\",\n          \"OR\",\n          \"NAND\",\n          \"NOT\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l1q3\",\n        question: \"What is the output of a NOT gate if the input is 0?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Depends on the gate type\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q4\",\n        question: \"How many possible input combinations are there for a 3-input XOR gate?\",\n        options: [\n          \"4\",\n          \"8\",\n          \"16\",\n          \"32\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q5\",\n        question: \"What is the Boolean expression for an OR gate with inputs A and B?\",\n        options: [\n          \"A · B\",\n          \"A + B\",\n          \"A ⊕ B\",\n          \"A' + B'\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q6\",\n        question: \"Which gate produces a HIGH output only when all inputs are HIGH?\",\n        options: [\n          \"OR\",\n          \"AND\",\n          \"NAND\",\n          \"NOR\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q7\",\n        question: \"What is the output of a NAND gate if both inputs are 1?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Depends on the gate type\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l1q8\",\n        question: \"What is the Boolean expression for an XNOR gate?\",\n        options: [\n          \"A ⊕ B\",\n          \"(A ⊕ B)'\",\n          \"A + B\",\n          \"A · B\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q9\",\n        question: \"How many rows are in the truth table of a 4-input logic gate?\",\n        options: [\n          \"8\",\n          \"16\",\n          \"32\",\n          \"64\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q10\",\n        question: \"Which gate is equivalent to an inverted-input OR gate?\",\n        options: [\n          \"NAND\",\n          \"NOR\",\n          \"AND\",\n          \"XOR\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l1q11\",\n        question: \"What is the output of a NOR gate if one input is 1 and the other is 0?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Depends on the gate type\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l1q12\",\n        question: \"What is the Boolean expression for a 3-input AND gate?\",\n        options: [\n          \"A + B + C\",\n          \"A · B · C\",\n          \"A ⊕ B ⊕ C\",\n          \"(A + B + C)'\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l1q13\",\n        question: \"Which gate produces a HIGH output when an odd number of inputs are HIGH?\",\n        options: [\n          \"AND\",\n          \"OR\",\n          \"XOR\",\n          \"XNOR\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l1q14\",\n        question: \"What is the output of an OR gate if both inputs are 0?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Depends on the gate type\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l1q15\",\n        question: \"What is the Boolean expression for a NOT gate?\",\n        options: [\n          \"A'\",\n          \"A + B\",\n          \"A · B\",\n          \"A ⊕ B\"\n        ],\n        correctAnswer: 0\n      }\n    ]\n  },\n  lecture2: {\n    title: \"Chapter 2: Boolean Algebra\",\n    questions: [\n      {\n        id: \"l2q1\",\n        question: \"Which law states that X+X′=1?\",\n        options: [\n          \"Commutative Law\",\n          \"Associative Law\",\n          \"Identity Law\",\n          \"Complement Law\"\n        ],\n        correctAnswer: 3\n      },\n      {\n        id: \"l2q2\",\n        question: \"What is the dual of the expression X+Y?\",\n        options: [\n          \"X · Y\",\n          \"X' + Y'\",\n          \"X ⊕ Y\",\n          \"X' · Y'\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l2q3\",\n        question: \"Simplify the expression A+AB.\",\n        options: [\n          \"A\",\n          \"B\",\n          \"AB\",\n          \"A + B\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l2q4\",\n        question: \"Which theorem is used to simplify (X+Y)′?\",\n        options: [\n          \"Distributive Theorem\",\n          \"DeMorgan’s Theorem\",\n          \"Consensus Theorem\",\n          \"Absorption Theorem\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l2q5\",\n        question: \"What is the result of X⋅X′?\",\n        options: [\n          \"X\",\n          \"X'\",\n          \"0\",\n          \"1\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l2q6\",\n        question: \"Simplify the expression XY+XY′.\",\n        options: [\n          \"X\",\n          \"Y\",\n          \"XY\",\n          \"X + Y\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l2q7\",\n        question: \"What is the dual of the expression X⋅(Y+Z)?\",\n        options: [\n          \"X + (Y · Z)\",\n          \"X' + Y' + Z'\",\n          \"X + Y + Z\",\n          \"X' · Y' · Z'\"\n        ],\n        correctAnswer: 0 \n      },\n      {\n        id: \"l2q8\",\n        question: \"Which law states that X+XY=X?\",\n        options: [\n          \"Commutative Law\",\n          \"Absorption Law\",\n          \"Distributive Law\",\n          \"Identity Law\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l2q9\",\n        question: \"What is the simplified form of A′BC+AC?\",\n        options: [\n          \"A'B + C\",\n          \"AC\",\n          \"BC\",\n          \"C(A + B)\"\n        ],\n        correctAnswer: 3 \n      },\n      {\n        id: \"l2q10\",\n        question: \"What is the result of (X+Y)(X+Y′)?\",\n        options: [\n          \"X\",\n          \"Y\",\n          \"XY\",\n          \"X + Y\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l2q11\",\n        question: \"Simplify the expression A′B+ABC′+ABC.\",\n        options: [\n          \"A'B + AC\",\n          \"AB + BC\",\n          \"A'B + C\",\n          \"B\"\n        ],\n        correctAnswer: 3\n      },\n      {\n        id: \"l2q12\",\n        question: \"What is the consensus term in XY+X′Z+YZ?\",\n        options: [\n          \"XY\",\n          \"X'Z\",\n          \"YZ\",\n          \"XZ\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l2q13\",\n        question: \"What is the complement of F=A+B?\",\n        options: [\n          \"A' + B'\",\n          \"A' · B'\",\n          \"A ⊕ B\",\n          \"A · B\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l2q14\",\n        question: \"Simplify the expression (A+B)(A+C).\",\n        options: [\n          \"A + BC\",\n          \"AB + AC\",\n          \"A + B + C\",\n          \"ABC\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l2q15\",\n        question: \"What is the result of X+X′Y?\",\n        options: [\n          \"X + Y\",\n          \"XY\",\n          \"X'Y\",\n          \"X' + Y\"\n        ],\n        correctAnswer: 0\n      }\n    ]\n  },\n  lecture3: {\n    title: \"Chapter 3: Combinatorial Circuits\",\n    questions: [\n      {\n        id: \"l3q1\",\n        question: \"What is the output of a half adder if both inputs are 1?\",\n        options: [\n          \"Sum = 0, Carry = 1\",\n          \"Sum = 1, Carry = 0\",\n          \"Sum = 1, Carry = 1\",\n          \"Sum = 0, Carry = 0\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l3q2\",\n        question: \"How many inputs does a full adder have?\",\n        options: [\n          \"2\",\n          \"3\",\n          \"4\",\n          \"5\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l3q3\",\n        question: \"What is the output of a 4-to-1 multiplexer if the select lines are S1=1, S0=0?\",\n        options: [\n          \"I0\",\n          \"I1\",\n          \"I2\",\n          \"I3\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l3q4\",\n        question: \"Which circuit converts binary information from n input lines to 2^n output lines?\",\n        options: [\n          \"Encoder\",\n          \"Decoder\",\n          \"Multiplexer\",\n          \"Demultiplexer\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l3q5\",\n        question: \"What is the output of a 2x4 decoder if the input is 10?\",\n        options: [\n          \"F0 = 1, others = 0\",\n          \"F1 = 1, others = 0\",\n          \"F2 = 1, others = 0\",\n          \"F3 = 1, others = 0\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l3q6\",\n        question: \"How many select lines are needed for an 8-to-1 multiplexer?\",\n        options: [\n          \"2\",\n          \"3\",\n          \"4\",\n          \"5\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l3q7\",\n        question: \"What is the Boolean expression for the sum output of a full adder?\",\n        options: [\n          \"A ⊕ B ⊕ Cin\",\n          \"A · B · Cin\",\n          \"A + B + Cin\",\n          \"(A ⊕ B) · Cin\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l3q8\",\n        question: \"Which device is used to route a single input to one of many outputs?\",\n        options: [\n          \"Decoder\",\n          \"Encoder\",\n          \"Multiplexer\",\n          \"Demultiplexer\"\n        ],\n        correctAnswer: 3\n      },\n      {\n        id: \"l3q9\",\n        question: \"What is the output of a half subtractor if A=1, B=1?\",\n        options: [\n          \"Difference = 0, Borrow = 0\",\n          \"Difference = 1, Borrow = 0\",\n          \"Difference = 0, Borrow = 1\",\n          \"Difference = 1, Borrow = 1\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l3q10\",\n        question: \"How many outputs does a 3-to-8 decoder have?\",\n        options: [\n          \"3\",\n          \"6\",\n          \"8\",\n          \"16\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l3q11\",\n        question: \"What is the purpose of a seven-segment decoder?\",\n        options: [\n          \"To convert binary to decimal\",\n          \"To display numbers on a seven-segment display\",\n          \"To encode binary data\",\n          \"To multiplex signals\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l3q12\",\n        question: \"What is the output of a 1-to-4 demultiplexer if the select lines are S1=0, S0=1?\",\n        options: [\n          \"Y0\",\n          \"Y1\",\n          \"Y2\",\n          \"Y3\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l3q13\",\n        question: \"Which circuit is used to add two 4-bit binary numbers?\",\n        options: [\n          \"4-bit parallel adder\",\n          \"4-to-1 multiplexer\",\n          \"2x4 decoder\",\n          \"Full adder\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l3q14\",\n        question: \"What is the Boolean expression for the carry output of a full adder?\",\n        options: [\n          \"A ⊕ B ⊕ Cin\",\n          \"A · B + (A ⊕ B) · Cin\",\n          \"A + B + Cin\",\n          \"(A ⊕ B) · Cin\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l3q15\",\n        question: \"Which device is used to convert 2^n input lines to n output lines?\",\n        options: [\n          \"Decoder\",\n          \"Encoder\",\n          \"Multiplexer\",\n          \"Demultiplexer\"\n        ],\n        correctAnswer: 1\n      }\n    ]\n  },\n  lecture4: {\n    title: \"Chapter 4: Synchronous Sequential Logic\",\n    questions: [\n      {\n        id: \"l4q1\",\n        question: \"What is the output of a D flip-flop if D=1 and there is a clock pulse?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Toggles\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l4q2\",\n        question: \"Which flip-flop has a toggle state?\",\n        options: [\n          \"D flip-flop\",\n          \"JK flip-flop\",\n          \"SR flip-flop\",\n          \"T flip-flop\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l4q3\",\n        question: \"What is the next state of a T flip-flop if T=1 and the current state is Q=0?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Toggles\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l4q4\",\n        question: \"What is the output of a JK flip-flop if J=1, K=1, and the current state is Q=1?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Toggles\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l4q5\",\n        question: \"Which flip-flop has an invalid state?\",\n        options: [\n          \"D flip-flop\",\n          \"JK flip-flop\",\n          \"SR flip-flop\",\n          \"T flip-flop\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l4q6\",\n        question: \"What is the output of a master-slave flip-flop on the negative edge of the clock?\",\n        options: [\n          \"Follows the master\",\n          \"Follows the slave\",\n          \"Undefined\",\n          \"Toggles\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l4q7\",\n        question: \"How many stable states does a bistable multivibrator have?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"2\",\n          \"3\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l4q8\",\n        question: \"What is the output of an SR flip-flop if S=1, R=1?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Invalid\",\n          \"Toggles\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l4q9\",\n        question: \"Which flip-flop is edge-triggered?\",\n        options: [\n          \"D flip-flop\",\n          \"JK flip-flop\",\n          \"SR flip-flop\",\n          \"All of the above\"\n        ],\n        correctAnswer: 3\n      },\n      {\n        id: \"l4q10\",\n        question: \"What is the next state of a D flip-flop if D=0 and there is a clock pulse?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Toggles\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l4q11\",\n        question: \"What is the output of a T flip-flop if T=0 and the current state is Q=1?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Toggles\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l4q12\",\n        question: \"Which flip-flop is used to eliminate the invalid state?\",\n        options: [\n          \"D flip-flop\",\n          \"JK flip-flop\",\n          \"SR flip-flop\",\n          \"T flip-flop\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l4q13\",\n        question: \"What is the output of a JK flip-flop if J=0, K=0, and the current state is Q=1?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Toggles\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l4q14\",\n        question: \"What is the purpose of a clock signal in synchronous sequential circuits?\",\n        options: [\n          \"To provide power\",\n          \"To synchronize state changes\",\n          \"To generate inputs\",\n          \"To reset the circuit\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l4q15\",\n        question: \"What is the output of a D flip-flop if D=1 and there is no clock pulse?\",\n        options: [\n          \"0\",\n          \"1\",\n          \"Undefined\",\n          \"Retains previous state\"\n        ],\n        correctAnswer: 3\n      }\n    ]\n  },\n  lecture5: {\n    title: \"Chapter 5: Counters and Registers\",\n    questions: [\n      {\n        id: \"l5q1\",\n        question: \"What is the modulus of a 3-bit ripple counter?\",\n        options: [\n          \"3\",\n          \"6\",\n          \"8\",\n          \"16\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l5q2\",\n        question: \"How many flip-flops are needed for a mod-16 counter?\",\n        options: [\n          \"2\",\n          \"4\",\n          \"8\",\n          \"16\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l5q3\",\n        question: \"What is the output of a 4-bit ring counter after 4 clock pulses?\",\n        options: [\n          \"0001\",\n          \"1000\",\n          \"1111\",\n          \"Same as initial state\"\n        ],\n        correctAnswer: 3\n      },\n      {\n        id: \"l5q4\",\n        question: \"Which counter is self-decoding?\",\n        options: [\n          \"Binary counter\",\n          \"Ring counter\",\n          \"Ripple counter\",\n          \"Synchronous counter\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l5q5\",\n        question: \"What is the next state of a 3-bit binary counter if the current state is 111?\",\n        options: [\n          \"000\",\n          \"001\",\n          \"110\",\n          \"101\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l5q6\",\n        question: \"How many states does a 4-bit Johnson counter have?\",\n        options: [\n          \"4\",\n          \"8\",\n          \"16\",\n          \"32\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l5q7\",\n        question: \"What is the output of a serial-in, parallel-out shift register after 4 clock pulses?\",\n        options: [\n          \"Serial data\",\n          \"Parallel data\",\n          \"Undefined\",\n          \"Depends on input\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l5q8\",\n        question: \"Which register allows data to be shifted left or right?\",\n        options: [\n          \"Serial-in, serial-out\",\n          \"Parallel-in, parallel-out\",\n          \"Bidirectional shift register\",\n          \"Ring counter\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l5q9\",\n        question: \"What is the output of a 4-bit shift register after 4 clock pulses if the input is 1011?\",\n        options: [\n          \"1011\",\n          \"1101\",\n          \"1110\",\n          \"0111\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l5q10\",\n        question: \"How many flip-flops are needed for a 10-state ring counter?\",\n        options: [\n          \"4\",\n          \"10\",\n          \"16\",\n          \"32\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l5q11\",\n        question: \"What is the purpose of a clear input in a counter?\",\n        options: [\n          \"To start counting\",\n          \"To reset the counter\",\n          \"To stop counting\",\n          \"To change the modulus\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l5q12\",\n        question: \"What is the output of a 3-bit ripple counter after 5 clock pulses if the initial state is 000?\",\n        options: [\n          \"101\",\n          \"110\",\n          \"111\",\n          \"000\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l5q13\",\n        question: \"Which counter is asynchronous?\",\n        options: [\n          \"Ring counter\",\n          \"Johnson counter\",\n          \"Ripple counter\",\n          \"Synchronous counter\"\n        ],\n        correctAnswer: 2\n      },\n      {\n        id: \"l5q14\",\n        question: \"What is the output of a parallel-in, serial-out shift register after 4 clock pulses?\",\n        options: [\n          \"Parallel data\",\n          \"Serial data\",\n          \"Undefined\",\n          \"Depends on input\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l5q15\",\n        question: \"How many unique states does a 3-bit Johnson counter have?\",\n        options: [\n          \"3\",\n          \"6\",\n          \"8\",\n          \"16\"\n        ],\n        correctAnswer: 1\n      }\n    ]\n  },\n  lecture6: {\n    title: \"Chapter 6: Number Systems\",\n    questions: [\n      {\n        id: \"l6q1\",\n        question: \"What is the decimal equivalent of the binary number 1101?\",\n        options: [\n          \"10\",\n          \"11\",\n          \"12\",\n          \"13\"\n        ],\n        correctAnswer: 3\n      },\n      {\n        id: \"l6q2\",\n        question: \"What is the binary equivalent of the decimal number 25?\",\n        options: [\n          \"11001\",\n          \"10101\",\n          \"10011\",\n          \"11100\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q3\",\n        question: \"What is the hexadecimal equivalent of the binary number 10101111?\",\n        options: [\n          \"AF\",\n          \"BF\",\n          \"CF\",\n          \"DF\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q4\",\n        question: \"What is the octal equivalent of the binary number 101101?\",\n        options: [\n          \"45\",\n          \"55\",\n          \"65\",\n          \"75\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l6q5\",\n        question: \"What is the 2's complement of the binary number 1101?\",\n        options: [\n          \"0010\",\n          \"0011\",\n          \"1100\",\n          \"1111\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l6q6\",\n        question: \"What is the result of the binary addition 1011 + 1101?\",\n        options: [\n          \"10100\",\n          \"11000\",\n          \"11100\",\n          \"10000\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l6q7\",\n        question: \"What is the decimal equivalent of the hexadecimal number 2F?\",\n        options: [\n          \"45\",\n          \"47\",\n          \"49\",\n          \"51\"\n        ],\n        correctAnswer: 1\n      },\n      {\n        id: \"l6q8\",\n        question: \"What is the binary equivalent of the octal number 73?\",\n        options: [\n          \"111011\",\n          \"111101\",\n          \"111111\",\n          \"111000\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q9\",\n        question: \"What is the result of the binary subtraction 1010 - 0110?\",\n        options: [\n          \"0100\",\n          \"1000\",\n          \"1100\",\n          \"0001\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q10\",\n        question: \"What is the hexadecimal equivalent of the decimal number 255?\",\n        options: [\n          \"FF\",\n          \"FE\",\n          \"FD\",\n          \"FC\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q11\",\n        question: \"What is the 1's complement of the binary number 101010?\",\n        options: [\n          \"010101\",\n          \"101010\",\n          \"111111\",\n          \"000000\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q12\",\n        question: \"What is the octal equivalent of the hexadecimal number A3?\",\n        options: [\n          \"243\",\n          \"253\",\n          \"263\",\n          \"273\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q13\",\n        question: \"What is the result of the binary multiplication 101 × 11?\",\n        options: [\n          \"1111\",\n          \"1011\",\n          \"1001\",\n          \"1101\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q14\",\n        question: \"What is the decimal equivalent of the binary number 110.101?\",\n        options: [\n          \"6.625\",\n          \"6.5\",\n          \"6.75\",\n          \"6.875\"\n        ],\n        correctAnswer: 0\n      },\n      {\n        id: \"l6q15\",\n        question: \"What is the binary equivalent of the hexadecimal number 1C?\",\n        options: [\n          \"00011100\",\n          \"00011000\",\n          \"00010100\",\n          \"00010000\"\n        ],\n        correctAnswer: 0\n      }\n    ]\n  }\n};\n\n\nconst quizDataArabic = {\n  'الفصل 1: مقدمة': [\n    {\n      question: \"ما هو التمييز الرئيسي بين بنية الكمبيوتر وتنظيم الكمبيوتر؟\",\n      options: [\n        \"البنية تتعامل مع الأجهزة، التنظيم يتعامل مع البرامج\",\n        \"البنية تشير إلى السمات المرئية للمبرمج، التنظيم يشير إلى كيفية تنفيذ الميزات\",\n        \"البنية تتعلق بالأداء، التنظيم يتعلق بالتكلفة\",\n        \"لا يوجد فرق بينهما\"\n      ],\n      correct: 1,\n      explanation: \"تتضمن البنية مجموعة التعليمات، تمثيل البيانات، آليات الإدخال/الإخراج - ما هو مرئي للمبرمجين. يغطي التنظيم إشارات التحكم، الواجهات، تقنية الذاكرة - تفاصيل التنفيذ.\"\n    },\n    {\n      question: \"أي مما يلي ليس أحد وظائف الكمبيوتر الأربع الأساسية؟\",\n      options: [\n        \"معالجة البيانات\",\n        \"تخزين البيانات\",\n        \"تجميع البيانات\",\n        \"نقل البيانات\"\n      ],\n      correct: 2,\n      explanation: \"الوظائف الأساسية الأربع هي: معالجة البيانات، تخزين البيانات، نقل البيانات، والتحكم. تجميع البيانات هي عملية برمجية، وليست وظيفة حاسوب أساسية.\"\n    },\n    {\n      question: \"ماذا يحتوي سجل عداد البرنامج (PC)؟\",\n      options: [\n        \"التعليمات الحالية التي يتم تنفيذها\",\n        \"عنوان زوج التعليمات التالي الذي سيتم جلبه\",\n        \"نتيجة آخر عملية حسابية\",\n        \"عنوان الذاكرة الذي يتم الوصول إليه\"\n      ],\n      correct: 1,\n      explanation: \"يحتوي عداد البرنامج (PC) على عنوان زوج التعليمات التالي الذي سيتم جلبه من الذاكرة.\"\n    },\n    {\n      question: \"في نظام متعدد النواة، ما هو 'النواة'؟\",\n      options: [\n        \"شريحة وحدة المعالجة المركزية بأكملها\",\n        \"وحدة معالجة فردية على شريحة المعالج\",\n        \"ناقل النظام الذي يربط المكونات\",\n        \"هيكل ذاكرة التخزين المؤقت\"\n      ],\n      correct: 1,\n      explanation: \"النواة هي وحدة معالجة فردية على شريحة المعالج، والتي قد تكون مكافئة في الوظائف لوحدة المعالجة المركزية في نظام أحادي وحدة المعالجة المركزية.\"\n    },\n    {\n      question: \"ما هي العلاقة بين تردد الساعة ووقت دورة الساعة؟\",\n      options: [\n        \"هما نفس الشيء\",\n        \"وقت دورة الساعة = تردد الساعة × 2\",\n        \"وقت دورة الساعة = 1 / تردد الساعة\",\n        \"لا توجد علاقة رياضية\"\n      ],\n      correct: 2,\n      explanation: \"وقت دورة الساعة هو مقلوب تردد الساعة. على سبيل المثال، ساعة 800 ميجاهرتز لديها وقت دورة يبلغ 1.25 نانو ثانية.\"\n    },\n    {\n      question: \"أي مكون يدير موارد الكمبيوتر وينسق الأداء؟\",\n      options: [\n        \"وحدة المنطق والحساب (ALU)\",\n        \"الذاكرة\",\n        \"وحدة التحكم\",\n        \"السجلات\"\n      ],\n      correct: 2,\n      explanation: \"تقوم وحدة التحكم بإدارة موارد الكمبيوتر وتنسيق أداء أجزائه الوظيفية استجابةً للتعليمات.\"\n    },\n    {\n      question: \"ما هو الغرض الأساسي من ذاكرة التخزين المؤقت (Cache Memory)؟\",\n      options: [\n        \"لتخزين نظام التشغيل\",\n        \"لعمل نسخة احتياطية من الذاكرة الرئيسية\",\n        \"لتسريع الوصول إلى الذاكرة عن طريق تخزين البيانات التي من المرجح أن تستخدم\",\n        \"للتحكم في عمليات الإدخال/الإخراج\"\n      ],\n      correct: 2,\n      explanation: \"ذاكرة التخزين المؤقت أصغر وأسرع من الذاكرة الرئيسية، وتستخدم لتسريع الوصول إلى الذاكرة عن طريق وضع البيانات من الذاكرة الرئيسية التي من المرجح أن تستخدم في المستقبل القريب.\"\n    },\n    {\n      question: \"أي سجل يحتوي على تعليمة الرمز التشغيلي (opcode) ذات 8 بت التي يتم تنفيذها؟\",\n      options: [\n        \"عداد البرنامج (PC)\",\n        \"سجل التعليمات (IR)\",\n        \"سجل عنوان الذاكرة (MAR)\",\n        \"المُجمِّع (AC)\"\n      ],\n      correct: 1,\n      explanation: \"يحتوي سجل التعليمات (IR) على تعليمة الرمز التشغيلي (opcode) ذات 8 بت التي يتم تنفيذها.\"\n    },\n    {\n      question: \"ما هي وظيفة سجل عنوان الذاكرة (MAR)؟\",\n      options: [\n        \"يحتوي على التعليمات التي يتم تنفيذها\",\n        \"يخزن البيانات المؤقتة لعمليات وحدة المنطق والحساب\",\n        \"يحدد العنوان في الذاكرة للكلمة المراد كتابتها أو قراءتها\",\n        \"يتحكم في تسلسل العمليات\"\n      ],\n      correct: 2,\n      explanation: \"يحدد سجل عنوان الذاكرة (MAR) العنوان في الذاكرة للكلمة المراد كتابتها من أو قراءتها إلى سجل مخزن الذاكرة (MBR).\"\n    },\n    {\n      question: \"في الأنظمة المضمنة، ما الذي يميز 'الأنظمة المضمنة بعمق'؟\",\n      options: [\n        \"إنها تشغل أنظمة تشغيل معقدة\",\n        \"إنها قابلة للبرمجة بعد النشر\",\n        \"إنها مخصصة لمهام محددة مع قيود شديدة على الموارد\",\n        \"إنها تحتوي دائمًا على واجهات مستخدم\"\n      ],\n      correct: 2,\n      explanation: \"الأنظمة المضمنة بعمق هي أجهزة مخصصة أحادية الغرض ذات قيود شديدة على الموارد من حيث الذاكرة، حجم المعالج، الوقت، واستهلاك الطاقة.\"\n    },\n    {\n      question: \"ما هي المكونات الهيكلية الأربعة الرئيسية للكمبيوتر؟\",\n      options: [\n        \"وحدة المعالجة المركزية، ذاكرة الوصول العشوائي، ذاكرة القراءة فقط، القرص الصلب\",\n        \"وحدة المعالجة المركزية، الذاكرة الرئيسية، الإدخال/الإخراج، التوصيل البيني للنظام\",\n        \"وحدة التحكم، وحدة المنطق والحساب، السجلات، ذاكرة التخزين المؤقت\",\n        \"المعالج، الذاكرة، التخزين، الشبكة\"\n      ],\n      correct: 1,\n      explanation: \"المكونات الهيكلية الأربعة الرئيسية هي: وحدة المعالجة المركزية (تتحكم في التشغيل ومعالجة البيانات)، الذاكرة الرئيسية (تخزن البيانات)، الإدخال/الإخراج (تنقل البيانات مع البيئة الخارجية)، والتوصيل البيني للنظام (آلية الاتصال).\"\n    },\n    {\n      question: \"ما هو الفرق بين وقت الاستجابة والإنتاجية؟\",\n      options: [\n        \"هما نفس المقياس\",\n        \"وقت الاستجابة هو السرعة، الإنتاجية هي الدقة\",\n        \"وقت الاستجابة هو الوقت لمهمة واحدة، الإنتاجية هي المهام لكل وحدة زمنية\",\n        \"وقت الاستجابة لوحدة المعالجة المركزية، الإنتاجية للذاكرة\"\n      ],\n      correct: 2,\n      explanation: \"وقت الاستجابة هو الوقت بين بدء وإكمال مهمة، بينما الإنتاجية هي إجمالي كمية المهام المنجزة في فترة زمنية معينة. لا توجد علاقة عامة بين هذه المقاييس.\"\n    },\n    {\n      question: \"ماذا يحتوي سجل مخزن الذاكرة (MBR)؟\",\n      options: [\n        \"عنوان التعليمات التالية\",\n        \"كلمة ستُخزن في الذاكرة أو تُستقبل من الذاكرة/الإدخال والإخراج\",\n        \"التعليمات الحالية التي يتم فك تشفيرها\",\n        \"إشارات التحكم لوحدة المنطق والحساب\"\n      ],\n      correct: 1,\n      explanation: \"يحتوي سجل مخزن الذاكرة (MBR) على كلمة ستُخزن في الذاكرة أو تُرسل إلى وحدة الإدخال/الإخراج، أو يُستخدم لاستقبال كلمة من الذاكرة أو من وحدة الإدخال/الإخراج.\"\n    },\n    {\n      question: \"أي جيل من نشر إنترنت الأشياء (IoT) يتميز بمليارات الأجهزة المضمنة؟\",\n      options: [\n        \"تكنولوجيا المعلومات (IT)\",\n        \"تكنولوجيا التشغيل (OT)\",\n        \"التكنولوجيا الشخصية\",\n        \"تكنولوجيا المستشعرات/المحركات\"\n      ],\n      correct: 3,\n      explanation: \"الجيل الرابع، تكنولوجيا المستشعرات/المحركات، يُعتبر عادةً إنترنت الأشياء ويتميز باستخدام مليارات الأجهزة المضمنة باستخدام الاتصال اللاسلكي.\"\n    },\n    {\n      question: \"ما هي الوظيفة الأساسية لسجل مخزن التعليمات (IBR)؟\",\n      options: [\n        \"لتخزين قيمة عداد البرنامج\",\n        \"للاحتفاظ مؤقتًا بالتعليمات اليمنى من الذاكرة\",\n        \"لاحتواء عنوان البيانات في الذاكرة\",\n        \"لتخزين نتيجة العمليات الحسابية\"\n      ],\n      correct: 1,\n      explanation: \"يُستخدم سجل مخزن التعليمات (IBR) للاحتفاظ مؤقتًا بالتعليمات اليمنى من كلمة في الذاكرة.\"\n    },\n    {\n      question: \"في سياق نقل البيانات، ما الذي يميز الإدخال/الإخراج عن اتصالات البيانات؟\",\n      options: [\n        \"سرعة نقل البيانات\",\n        \"نوع البيانات التي يتم نقلها\",\n        \"المسافة - الإدخال/الإخراج اتصال مباشر، اتصالات البيانات عبر مسافات أطول\",\n        \"متطلبات الأمان\"\n      ],\n      correct: 2,\n      explanation: \"يحدث الإدخال/الإخراج عندما يتم استقبال البيانات من أو تسليمها إلى جهاز متصل مباشرة بالكمبيوتر، بينما تتضمن اتصالات البيانات نقل البيانات عبر مسافات أطول إلى أو من أجهزة بعيدة.\"\n    },\n    {\n      question: \"ما هو الفرق الرئيسي بين معالجات التطبيقات والمعالجات المخصصة في الأنظمة المضمنة؟\",\n      options: [\n        \"مستويات استهلاك الطاقة\",\n        \"تكلفة التصنيع\",\n        \"معالجات التطبيقات تنفذ أنظمة تشغيل معقدة، المعالجات المخصصة تخدم مهام محددة\",\n        \"اختلافات الحجم المادي\"\n      ],\n      correct: 2,\n      explanation: \"تُعرف معالجات التطبيقات بقدرتها على تنفيذ أنظمة تشغيل معقدة وهي ذات غرض عام، بينما المعالجات المخصصة مخصصة لمهمة واحدة أو عدد قليل من المهام المحددة.\"\n    },\n    {\n      question: \"أي المكونات توفر الوظائف الأساسية الأربعة للدوائر المتكاملة؟\",\n      options: [\n        \"الترانزستورات، المقاومات، المكثفات، المحاثات\",\n        \"البوابات (المعالجة)، خلايا الذاكرة (التخزين)، المسارات (الحركة)، إشارات التحكم (التحكم)\",\n        \"وحدة المعالجة المركزية، الذاكرة، الإدخال/الإخراج، التوصيل البيني\",\n        \"الأجهزة، البرامج، البرامج الثابتة، البرمجيات الوسيطة\"\n      ],\n      correct: 1,\n      explanation: \"في الدوائر المتكاملة: توفر البوابات معالجة البيانات، توفر خلايا الذاكرة تخزين البيانات، توفر المسارات نقل البيانات، وتوفر إشارات التحكم وظائف التحكم.\"\n    },\n    {\n      question: \"ما هي الميزة التي تظهرها عائلات Intel x86 و IBM System/370؟\",\n      options: [\n        \"أداء أعلى من المنافسين\",\n        \"تكاليف تصنيع أقل\",\n        \"توافق الكود من خلال بنية أساسية مشتركة\",\n        \"كفاءة أفضل في استهلاك الطاقة\"\n      ],\n      correct: 2,\n      explanation: \"تتشارك جميع عائلات Intel x86 و IBM System/370 نفس البنية الأساسية، مما يوفر توافق الكود (على الأقل رجوعًا)، حتى لو اختلف التنظيم بين الإصدارات.\"\n    },\n    {\n      question: \"في الأنظمة المضمنة بعمق، ما نوع المعالج الذي يستخدم عادةً؟\",\n      options: [\n        \"المعالج الدقيق (Microprocessor)\",\n        \"المتحكم الدقيق (Microcontroller)\",\n        \"معالج الرسوميات\",\n        \"معالج الإشارة الرقمية\"\n      ],\n      correct: 1,\n      explanation: \"تستخدم الأنظمة المضمنة بعمق متحكمًا دقيقًا بدلاً من معالج دقيق، وهي غير قابلة للبرمجة بمجرد حرق منطق البرنامج في ذاكرة القراءة فقط، وليس لديها تفاعل مع المستخدم.\"\n    },\n    {\n      question: \"ما هي المكونات الهيكلية الرئيسية لوحدة المعالجة المركزية؟\",\n      options: [\n        \"ذاكرة التخزين المؤقت، السجلات، الناقل، الساعة\",\n        \"وحدة التحكم، وحدة المنطق والحساب، السجلات، التوصيل البيني لوحدة المعالجة المركزية\",\n        \"وحدة الجلب، وحدة فك التشفير، وحدة التنفيذ، وحدة الكتابة الخلفية\",\n        \"ذاكرة التخزين المؤقت L1، ذاكرة التخزين المؤقت L2، ذاكرة التخزين المؤقت L3، واجهة الذاكرة الرئيسية\"\n      ],\n      correct: 1,\n      explanation: \"المكونات الهيكلية الرئيسية لوحدة المعالجة المركزية هي: وحدة التحكم (تتحكم في تشغيل وحدة المعالجة المركزية)، وحدة المنطق والحساب (تنفذ معالجة البيانات)، السجلات (توفر تخزينًا داخليًا)، والتوصيل البيني لوحدة المعالجة المركزية (يوفر الاتصال بين المكونات).\"\n    },\n    {\n      question: \"ما الذي يميز تفاعل الأنظمة المضمنة مع بيئتها؟\",\n      options: [\n        \"إنها تعمل بشكل مستقل عن العوامل الخارجية\",\n        \"إنها مرتبطة ارتباطًا وثيقًا بقيود الوقت الفعلي\",\n        \"إنها تعالج فقط البيانات المخزنة\",\n        \"إنها تتواصل فقط عبر واجهات الشبكة\"\n      ],\n      correct: 1,\n      explanation: \"غالبًا ما ترتبط الأنظمة المضمنة ارتباطًا وثيقًا ببيئتها، مما يؤدي إلى قيود الوقت الفعلي التي تفرضها الحاجة إلى التفاعل مع البيئة، مثل السرعات المطلوبة والدقة والتوقيت.\"\n    }\n  ],\n  'الفصل 2: بيئة التخزين و RAID': [\n    {\n      question: \"ما هو الفرق الرئيسي بين وحدات الذاكرة وأجهزة التخزين؟\",\n      options: [\n        \"وحدات الذاكرة أرخص من أجهزة التخزين\",\n        \"تستخدم وحدات الذاكرة شرائح أشباه الموصلات بينما تستخدم أجهزة التخزين وسائط مغناطيسية أو بصرية\",\n        \"أجهزة التخزين أسرع من وحدات الذاكرة\",\n        \"وحدات الذاكرة غير متطايرة بينما أجهزة التخزين متطايرة\"\n      ],\n      correct: 1,\n      explanation: \"يتم تنفيذ وحدات الذاكرة باستخدام شرائح أشباه الموصلات، بينما تستخدم أجهزة التخزين وسائط مغناطيسية أو بصرية. كما أن وحدات الذاكرة تتيح الوصول إلى البيانات بسرعة أعلى من وسائط التخزين.\"\n    },\n    {\n      question: \"أي نوع من الذاكرة متطاير ويتطلب إمدادًا مستمرًا بالطاقة؟\",\n      options: [\n        \"ذاكرة القراءة فقط (ROM)\",\n        \"ذاكرة الوصول العشوائي (RAM)\",\n        \"تخزين القرص الصلب\",\n        \"تخزين القرص المضغوط (CD-ROM)\"\n      ],\n      correct: 1,\n      explanation: \"ذاكرة الوصول العشوائي (RAM) متطايرة وتتطلب إمدادًا مستمرًا بالطاقة للحفاظ على محتوى خلايا الذاكرة. يتم مسح البيانات عند إيقاف تشغيل طاقة النظام أو انقطاعها.\"\n    },\n    {\n      question: \"ماذا تعني DAS وكيف تتصل بالخوادم؟\",\n      options: [\n        \"Direct Access Storage - تتصل عبر بروتوكولات الشبكة\",\n        \"Distributed Array Storage - تتصل عبر كابلات الألياف البصرية\",\n        \"Direct Attached Storage - تتصل مباشرة عبر محول ناقل المضيف (HBA)\",\n        \"Dynamic Allocation Storage - تتصل عبر USB فقط\"\n      ],\n      correct: 2,\n      explanation: \"DAS تعني Direct Attached Storage. تتصل مباشرة بخادم عبر محول ناقل المضيف (HBA)، بدون وجود شبكة بين التخزين وخوادم الاستضافة.\"\n    },\n    {\n      question: \"ما هي الميزة الرئيسية لـ DAS على بيئات التخزين الأخرى؟\",\n      options: [\n        \"إمكانية الوصول من أجهزة متعددة\",\n        \"أداء سريع وإعداد بسيط\",\n        \"قدرات مشاركة الشبكة\",\n        \"أقل تكلفة بين جميع options\"\n      ],\n      correct: 1,\n      explanation: \"توفر DAS أداءً سريعًا وخيارات سعة عالية وإعدادًا بسيطًا كمزاياها الرئيسية.\"\n    },\n    {\n      question: \"ما هو العيب الأساسي لـ DAS؟\",\n      options: [\n        \"أداء بطيء\",\n        \"تكلفة عالية\",\n        \"غير قابل للوصول من أجهزة أخرى وعرضة لفقدان البيانات إذا تعطل الكمبيوتر المتصل\",\n        \"متطلبات إعداد معقدة\"\n      ],\n      correct: 2,\n      explanation: \"DAS غير قابل للوصول من أجهزة أخرى وعرضة لفقدان البيانات إذا تعطل الكمبيوتر المتصل.\"\n    },\n    {\n      question: \"ماذا تعني SAN وما هي خاصيتها الأساسية؟\",\n      options: [\n        \"Storage Access Network - حل تخزين لاسلكي\",\n        \"System Area Network - يربط الخوادم فقط\",\n        \"Storage Area Networks - شبكة تخزين بيانات مخصصة يمكن الوصول إليها بواسطة خوادم متعددة\",\n        \"Secure Access Network - يوفر تخزينًا مشفرًا\"\n      ],\n      correct: 2,\n      explanation: \"SAN تعني Storage Area Networks. إنها شبكة تخزين بيانات مخصصة يمكن الوصول إليها بواسطة خوادم متعددة.\"\n    },\n    {\n      question: \"أي بيئة تخزين توفر أسرع أداء؟\",\n      options: [\n        \"DAS\",\n        \"SAN\",\n        \"NAS\",\n        \"RAID\"\n      ],\n      correct: 1,\n      explanation: \"توفر SAN أسرع أداء بين options نظرًا لشبكتها المخصصة المصممة خصيصًا لاتصالات عالية الأداء.\"\n    },\n    {\n      question: \"ما هي البروتوكولات الرئيسية المستخدمة في SAN؟\",\n      options: [\n        \"TCP/IP و HTTP\",\n        \"SCSI و SATA\",\n        \"USB و FireWire\",\n        \"Ethernet و WiFi\"\n      ],\n      correct: 1,\n      explanation: \"البروتوكولات المستخدمة في SAN هي SCSI و SATA.\"\n    },\n    {\n      question: \"ما هي نقطة الضعف الرئيسية في SAN المذكورة في الوثيقة؟\",\n      options: [\n        \"السرعة وزمن الوصول\",\n        \"الأمان\",\n        \"التكلفة\",\n        \"التعقيد\"\n      ],\n      correct: 1,\n      explanation: \"وفقًا للوثيقة، ضعف SAN هو الأمان، بينما السرعة وزمن الوصول مدرجة كعيوب.\"\n    },\n    {\n      question: \"ماذا تعني NAS وعلى أي مستوى تعمل؟\",\n      options: [\n        \"Network Access Storage - تعمل على مستوى الكتل\",\n        \"Network Attached Storage - تعمل على مستوى الملفات\",\n        \"Network Array Storage - تعمل على مستوى البتات\",\n        \"Network Administration Storage - تعمل على مستوى النظام\"\n      ],\n      correct: 1,\n      explanation: \"NAS تعني Network Attached Storage. إنها تخزين بيانات كمبيوتر على مستوى الملفات يتصل بأجهزة أخرى على شبكة TCP/IP.\"\n    },\n    {\n      question: \"أي مكون ليس جزءًا من بنية NAS؟\",\n      options: [\n        \"وحدة الرأس (وحدة المعالجة المركزية، الذاكرة)\",\n        \"بطاقة واجهة الشبكة (NIC)\",\n        \"محول ناقل المضيف (HBA)\",\n        \"نظام تشغيل محسن\"\n      ],\n      correct: 2,\n      explanation: \"محول ناقل المضيف (HBA) هو مكون من DAS، وليس NAS. تتضمن مكونات NAS وحدة الرأس، بطاقة واجهة الشبكة، نظام تشغيل محسن، بروتوكولات، وبروتوكولات التخزين.\"\n    },\n    {\n      question: \"ماذا تعني RAID؟\",\n      options: [\n        \"مجموعة عشوائية من الأقراص المستقلة\",\n        \"مجموعة زائدة من الأقراص المستقلة\",\n        \"مجموعة موثوقة من الأقراص المتكاملة\",\n        \"وصول سريع للأقراص الداخلية\"\n      ],\n      correct: 1,\n      explanation: \"RAID تعني Redundant Array of Independent Disks (مجموعة زائدة من الأقراص المستقلة).\"\n    },\n    {\n      question: \"أي وظيفة RAID تكتب كتلًا منطقية متتالية على أقراص فعلية متتالية؟\",\n      options: [\n        \"النسخ المتطابق (Mirroring)\",\n        \"التقسيم (Striping)\",\n        \"حساب التكافؤ (Parity Calculation)\",\n        \"المزامنة (Synchronization)\"\n      ],\n      correct: 1,\n      explanation: \"التقسيم (Striping) يكتب بايتات/كتل منطقية متتالية على أقراص فعلية متتالية.\"\n    },\n    {\n      question: \"أي مستوى RAID يوفر التقسيم بدون تكافؤ أو تكرار؟\",\n      options: [\n        \"RAID 1\",\n        \"RAID 0\",\n        \"RAID 5\",\n        \"RAID 10\"\n      ],\n      correct: 1,\n      explanation: \"RAID 0 يوفر التقسيم بدون تكافؤ، مما يوفر أداءً ممتازًا ولكن بدون تكرار.\"\n    },\n    {\n      question: \"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 1؟\",\n      options: [\n        \"قرص واحد\",\n        \"قرصان\",\n        \"3 أقراص\",\n        \"4 أقراص\"\n      ],\n      correct: 1,\n      explanation: \"يتطلب RAID 1 قرصين على الأقل ويوفر تكرارًا ممتازًا حيث يتم نسخ الكتل.\"\n    },\n    {\n      question: \"أي مستوى RAID يوصف بأنه 'شريط من المرايا'؟\",\n      options: [\n        \"RAID 0+1\",\n        \"RAID 5\",\n        \"RAID 10\",\n        \"RAID 6\"\n      ],\n      correct: 2,\n      explanation: \"يُسمى RAID 10 أيضًا 'شريط من المرايا' ويتطلب قرصين على الأقل.\"\n    },\n    {\n      question: \"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 5؟\",\n      options: [\n        \"قرصان\",\n        \"3 أقراص\",\n        \"4 أقراص\",\n        \"5 أقراص\"\n      ],\n      correct: 1,\n      explanation: \"يتطلب RAID 5 ثلاثة أقراص على الأقل ويوفر أداءً جيدًا مع تكافؤ موزع.\"\n    },\n    {\n      question: \"أي مستوى RAID يستخدم تقسيمًا على مستوى البايت؟\",\n      options: [\n        \"RAID 3\",\n        \"RAID 4\",\n        \"RAID 5\",\n        \"RAID 6\"\n      ],\n      correct: 0,\n      explanation: \"RAID 3 يستخدم تقسيمًا على مستوى البايت، بينما RAID 4 يستخدم تقسيمًا على مستوى الكتل.\"\n    },\n    {\n      question: \"ما الذي يميز RAID 6 عن RAID 5؟\",\n      options: [\n        \"يستخدم التقسيم بدلاً من النسخ المتطابق\",\n        \"يحتوي على كتل تكافؤ مزدوجة ويتطلب 6 أقراص\",\n        \"يوفر أداءً أفضل\",\n        \"يستخدم عددًا أقل من الأقراص\"\n      ],\n      correct: 1,\n      explanation: \"RAID 6 مشابه لـ RAID 5 باستثناء أنه يحتوي على كتل تكافؤ مزدوجة ويتطلب 6 أقراص.\"\n    },\n    {\n      question: \"أي مستوى RAID موصى به لقواعد البيانات الموجهة للقراءة بكثافة؟\",\n      options: [\n        \"RAID 0\",\n        \"RAID 1\",\n        \"RAID 5\",\n        \"RAID 10\"\n      ],\n      correct: 2,\n      explanation: \"RAID 5 هو الخيار الأفضل من حيث التكلفة الذي يوفر الأداء والتكرار، ويوصى به لقواعد البيانات الموجهة للقراءة بكثافة، على الرغم من أن عمليات الكتابة ستكون بطيئة.\"\n    },\n    {\n      question: \"أي مستوى RAID يعتبر الخيار الأفضل للتطبيقات ذات الأهمية القصوى؟\",\n      options: [\n        \"RAID 0\",\n        \"RAID 5\",\n        \"RAID 6\",\n        \"RAID 10\"\n      ],\n      correct: 3,\n      explanation: \"يوفر RAID 10 تكرارًا ممتازًا وأداءً ممتازًا. إذا كنت تستطيع تحمل التكلفة، فهذا هو الخيار الأفضل لأي تطبيقات ذات أهمية قصوى، خاصة قواعد البيانات.\"\n    },\n    {\n      question: \"أي بيئة تخزين ستكون الأفضل لمستخدم واحد يخزن ملفات شخصية؟\",\n      options: [\n        \"DAS\",\n        \"SAN\",\n        \"NAS\",\n        \"RAID\"\n      ],\n      correct: 0,\n      explanation: \"DAS هو الأفضل لمحطات العمل الفردية وتخزين البيانات الشخصية نظرًا لأدائه السريع وإعداداته البسيطة.\"\n    },\n    {\n      question: \"أي بيئة تخزين هي الأنسب للشركات الصغيرة التي لديها عدة موظفين يشاركون الملفات؟\",\n      options: [\n        \"DAS\",\n        \"SAN\",\n        \"NAS\",\n        \"RAID\"\n      ],\n      correct: 2,\n      explanation: \"NAS هو الأفضل للشركات الصغيرة ومجموعات العمل لأنه يوفر تخزينًا مشتركًا يمكن الوصول إليه من أجهزة متعددة على الشبكة.\"\n    },\n    {\n      question: \"أي بيئة تخزين تتطلب أكبر قدر من الخبرة التقنية لإدارتها؟\",\n      options: [\n        \"DAS\",\n        \"SAN\",\n        \"NAS\",\n        \"RAID\"\n      ],\n      correct: 1,\n      explanation: \"تتطلب SAN خبرة تقنية كبيرة لإدارتها نظرًا لأجهزتها المتخصصة وتكوينها المعقد.\"\n    },\n    {\n      question: \"من حيث ترتيب التكلفة من الأقل إلى الأعلى، ما هو الترتيب correct؟\",\n      options: [\n        \"SAN, NAS, DAS\",\n        \"DAS, NAS, SAN\",\n        \"NAS, DAS, SAN\",\n        \"DAS, SAN, NAS\"\n      ],\n      correct: 1,\n      explanation: \"DAS هو الأرخص بشكل عام، يليه NAS، ثم SAN هو الأغلى نظرًا لأجهزته المتخصصة وتكوينه.\"\n    },\n    {\n      question: \"أي عبارة عن RAID صحيحة؟\",\n      options: [\n        \"RAID يضمن حماية كاملة للبيانات ضد أي فشل\",\n        \"جميع مستويات RAID توفر نفس مستوى الأداء والتكرار\",\n        \"يمكن تنفيذ RAID على كل من أنظمة DAS و NAS\",\n        \"استخدام RAID يلغي الحاجة إلى النسخ الاحتياطي\"\n      ],\n      correct: 2,\n      explanation: \"يمكن تنفيذ RAID على كل من أنظمة DAS و NAS للحصول على فوائد إضافية. لا يضمن RAID حماية كاملة، وتختلف المستويات في الأداء/التكرار، ولا يزال هناك حاجة للنسخ الاحتياطي.\"\n    },\n    {\n      question: \"ما نوع الوصول إلى البيانات الذي توفره SAN؟\",\n      options: [\n        \"وصول البيانات على مستوى الملفات\",\n        \"تخزين البيانات على مستوى الكتل\",\n        \"وصول البيانات على مستوى البايت\",\n        \"وصول البيانات على مستوى التطبيق\"\n      ],\n      correct: 1,\n      explanation: \"توفر SAN تخزين البيانات على مستوى الكتل، مما يسمح لعدة عملاء بالوصول إلى الملفات في نفس الوقت بأداء عالٍ جدًا.\"\n    },\n    {\n      question: \"أي فائدة ليست مرتبطة بـ NAS؟\",\n      options: [\n        \"غير مكلفة نسبيًا\",\n        \"توفر البيانات على مدار الساعة طوال أيام الأسبوع وعن بعد\",\n        \"أسرع أداء بين خيارات التخزين\",\n        \"النسخ الاحتياطي التلقائي إلى أجهزة أخرى والسحابة\"\n      ],\n      correct: 2,\n      explanation: \"أداء NAS أبطأ مقارنة بـ DAS بسبب الحمل الزائد للشبكة. أسرع أداء توفره SAN.\"\n    },\n    {\n      question: \"ماذا يحدث لبيانات RAM عند انقطاع الطاقة؟\",\n      options: [\n        \"يتم نسخ البيانات احتياطيًا تلقائيًا\",\n        \"تبقى البيانات سليمة\",\n        \"يتم مسح البيانات\",\n        \"يتم نقل البيانات إلى ROM\"\n      ],\n      correct: 2,\n      explanation: \"ذاكرة الوصول العشوائي (RAM) متطايرة وتتطلب إمدادًا مستمرًا بالطاقة. يتم مسح البيانات عند إيقاف تشغيل طاقة النظام أو انقطاعها.\"\n    },\n    {\n      question: \"أي مستوى RAID يجب ألا يستخدم للأنظمة الحيوية؟\",\n      options: [\n        \"RAID 0\",\n        \"RAID 1\",\n        \"RAID 5\",\n        \"RAID 10\"\n      ],\n      correct: 0,\n      explanation: \"RAID 0 لا يحتوي على تكرار (لا يوجد نسخة متطابقة، لا يوجد تكافؤ)، لذلك لا ينبغي استخدامه لأي نظام حيوي على الرغم من أدائه الممتاز.\"\n    }\n  ],\n  'الفصل 3: مقدمة وهياكل الكمبيوتر الأساسية': [\n    {\n      question: \"ما هو الغرض الأساسي من الحوسبة وفقًا لريتشارد هامينغ؟\",\n      options: [\n        \"توليد الأرقام والبيانات\",\n        \"توفير الرؤية، وليس مجرد أرقام\",\n        \"تنفيذ التعليمات بكفاءة\",\n        \"حل المعادلات الرياضية\"\n      ],\n      correct: 1,\n      explanation: \"وفقًا لريتشارد هامينغ، 'الغرض من الحوسبة هو الرؤية، وليس الأرقام.' القيمة الحقيقية للحوسبة تكمن في استخدام البيانات لاكتساب الفهم والمعرفة (الرؤية).\"\n    },\n    {\n      question: \"أي مستوى تحويل يقع مباشرة فوق المنطق في التسلسل الهرمي؟\",\n      options: [\n        \"الدوائر\",\n        \"البنية الدقيقة\",\n        \"ISA (البنية)\",\n        \"نظام وقت التشغيل\"\n      ],\n      correct: 1,\n      explanation: \"في مستويات التسلسل الهرمي للتحويل، تقع البنية الدقيقة مباشرة فوق المنطق، والذي يقع فوق الدوائر.\"\n    },\n    {\n      question: \"ما هو التجريد في سياق أنظمة الكمبيوتر؟\",\n      options: [\n        \"طريقة لإخفاء تفاصيل التنفيذ عن المستخدمين\",\n        \"مستوى أعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذها\",\n        \"طريقة لجعل البرامج تعمل بشكل أسرع\",\n        \"تقنية لتحسين تصميم الأجهزة\"\n      ],\n      correct: 1,\n      explanation: \"يعني التجريد أن المستوى الأعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذ المستوى الأدنى.\"\n    },\n    {\n      question: \"لماذا قد تحتاج إلى فهم ما يحدث في مستويات التجريد الأساسية؟\",\n      options: [\n        \"لأغراض أكاديمية فقط\",\n        \"عندما تعمل البرامج ببطء، تستهلك الكثير من الطاقة، أو لا تعمل بشكل صحيح\",\n        \"لإبهار الزملاء بالمعرفة التقنية\",\n        \"ليس ضروريًا أبدًا في الحوسبة الحديثة\"\n      ],\n      correct: 1,\n      explanation: \"تحتاج إلى فهم المستويات الأساسية عندما تعمل البرامج ببطء، تستهلك الكثير من الطاقة، لا تعمل بشكل صحيح، أو عند تصميم أنظمة أكثر كفاءة.\"\n    },\n    {\n      question: \"ما هما الهدفان الرئيسيان لدورة هندسة الكمبيوتر المذكورة؟\",\n      options: [\n        \"تعلم البرمجة وتصميم الأجهزة\",\n        \"فهم المكونات الداخلية للمعالج واتخاذ قرارات تحسين عبر الطبقات\",\n        \"إتقان لغة التجميع والمنطق الرقمي\",\n        \"دراسة الخوارزميات وهياكل البيانات\"\n      ],\n      correct: 1,\n      explanation: \"الهدفان الرئيسيان هما: فهم كيفية عمل المعالج تحت طبقة البرامج وكيف تؤثر قرارات الأجهزة على البرامج/المبرمجين، والتمكين من اتخاذ قرارات التصميم التي تتجاوز حدود الطبقات المختلفة.\"\n    },\n    {\n      question: \"في مثال تباطؤ النظام متعدد النواة، ما الذي يسبب التفاوت في الأداء بين التطبيقات؟\",\n      options: [\n        \"سياسات جدولة وحدة المعالجة المركزية\",\n        \"معدلات فشل ذاكرة التخزين المؤقت\",\n        \"عدم عدالة جدولة متحكم DRAM\",\n        \"زمن انتقال الشبكة\"\n      ],\n      correct: 2,\n      explanation: \"ينجم التفاوت عن سياسات جدولة متحكم DRAM التي تكون غير عادلة لبعض التطبيقات، ولا سيما سياسات 'أول صف إصابة' و 'أقدم أولاً'.\"\n    },\n    {\n      question: \"ماذا يترتب على الوصول إلى الذاكرة المتعارض مع الصف مقارنة بالوصول إلى الصف المصاب؟\",\n      options: [\n        \"وقت وصول أسرع\",\n        \"نفس وقت الوصول\",\n        \"وقت وصول أطول بكثير\",\n        \"وقت وصول أطول قليلاً\"\n      ],\n      correct: 2,\n      explanation: \"يستغرق الوصول إلى الذاكرة المتعارض مع الصف وقتًا أطول بكثير من الوصول إلى الصف المصاب.\"\n    },\n    {\n      question: \"ماذا تعني FR-FCFS في جدولة متحكم DRAM؟\",\n      options: [\n        \"Fast-Ready, First-Come-First-Service\",\n        \"First-Ready, First-Come-First-Service\",\n        \"First-Row, First-Column-First-Service\",\n        \"Fast-Row, First-Cache-First-Service\"\n      ],\n      correct: 1,\n      explanation: \"FR-FCFS تعني First-Ready, First-Come-First-Service، والتي تعطي الأولوية لعمليات الوصول إلى الصفوف المصابة أولاً، ثم لعمليات الوصول الأقدم أولاً.\"\n    },\n    {\n      question: \"أي نوع من التطبيقات تعطي سياسة 'أول صف إصابة' أولوية غير عادلة؟\",\n      options: [\n        \"التطبيقات كثيفة استخدام وحدة المعالجة المركزية\",\n        \"التطبيقات ذات التموضع العالي لمخزن الصفوف\",\n        \"التطبيقات ذات الوصول العشوائي للذاكرة\",\n        \"التطبيقات ذات الاستخدام المنخفض للذاكرة\"\n      ],\n      correct: 1,\n      explanation: \"تعطي سياسة 'أول صف إصابة' أولوية غير عادلة للتطبيقات ذات التموضع العالي لمخزن الصفوف - الخيوط التي تستمر في الوصول إلى نفس الصف.\"\n    },\n    {\n      question: \"ما الفرق بين أنماط الوصول إلى الذاكرة STREAM و RANDOM؟\",\n      options: [\n        \"STREAM أسرع، RANDOM أبطأ\",\n        \"STREAM لديه وصول تسلسلي بتموضع عالٍ لمخزن الصفوف، RANDOM لديه وصول عشوائي بتموضع منخفض لمخزن الصفوف\",\n        \"STREAM يستخدم ذاكرة أكبر، RANDOM يستخدم ذاكرة أقل\",\n        \"STREAM للقراءة، RANDOM للكتابة\"\n      ],\n      correct: 1,\n      explanation: \"لدى STREAM وصول تسلسلي إلى الذاكرة بتموضع عالٍ جدًا لمخزن الصفوف (معدل إصابة 96%)، بينما لدى RANDOM وصول عشوائي إلى الذاكرة بتموضع منخفض جدًا لمخزن الصفوف (معدل إصابة 3%).\"\n    },\n    {\n      question: \"ما الذي تتكون منه خلية DRAM؟\",\n      options: [\n        \"ترانزستوران ومقاوم\",\n        \"مكثف وترانزستور وصول\",\n        \"دائرة قلب (Flip-flop)\",\n        \"بوابات منطقية متعددة\"\n      ],\n      correct: 1,\n      explanation: \"تتكون خلية DRAM من مكثف وترانزستور وصول. تخزن البيانات من حيث الشحنة في المكثف.\"\n    },\n    {\n      question: \"لماذا تحتاج DRAM إلى التحديث بشكل دوري؟\",\n      options: [\n        \"لمنع تلف البيانات من التداخل الكهرومغناطيسي\",\n        \"لأن شحنة المكثف تتسرب بمرور الوقت\",\n        \"للحفاظ على التزامن مع ساعة وحدة المعالجة المركزية\",\n        \"لتحديث البيانات المخزنة\"\n      ],\n      correct: 1,\n      explanation: \"تتسرب شحنة مكثف DRAM بمرور الوقت، لذا يحتاج متحكم الذاكرة إلى تحديث كل صف بشكل دوري لاستعادة الشحنة.\"\n    },\n    {\n      question: \"ما هي الفترة الزمنية النموذجية لتحديث DRAM؟\",\n      options: [\n        \"64 ميكروثانية\",\n        \"64 مللي ثانية\",\n        \"64 ثانية\",\n        \"64 نانوثانية\"\n      ],\n      correct: 1,\n      explanation: \"الفترة الزمنية النموذجية للتحديث هي 64 مللي ثانية - كل صف يحتاج إلى التنشيط كل 64 مللي ثانية.\"\n    },\n    {\n      question: \"ما هي عيوب تحديث DRAM المذكورة في الوثيقة؟\",\n      options: [\n        \"استهلاك الطاقة فقط\",\n        \"استهلاك الطاقة، تدهور الأداء، تأثير جودة الخدمة، وقيود توسيع السعة\",\n        \"تدهور الأداء فقط\",\n        \"قيود السعة فقط\"\n      ],\n      correct: 1,\n      explanation: \"عيوب تحديث DRAM تشمل: استهلاك الطاقة، تدهور الأداء (DRAM غير متاحة أثناء التحديث)، تأثير جودة الخدمة/القدرة على التنبؤ (أوقات توقف)، ومعدل التحديث يحد من توسيع سعة DRAM.\"\n    },\n    {\n      question: \"وفقًا لبحث RAIDR، ما هي نسبة تقليل التحديث التي تم تحقيقها؟\",\n      options: [\n        \"46.8%\",\n        \"74.6%\",\n        \"15.2%\",\n        \"84.3%\"\n      ],\n      correct: 1,\n      explanation: \"حقق RAIDR تقليلًا للتحديث بنسبة 74.6% مع حمل تخزين إضافي يبلغ 1.25 كيلوبايت فقط لذاكرة 32 جيجابايت.\"\n    },\n    {\n      question: \"ما هي الملاحظة الرئيسية وراء نهج RAIDR؟\",\n      options: [\n        \"جميع صفوف DRAM تحتاج إلى تحديث متكرر\",\n        \"يمكن تحديث معظم صفوف DRAM بشكل أقل تكرارًا دون فقدان البيانات\",\n        \"تحديث DRAM غير ضروري\",\n        \"يجب زيادة تردد التحديث\"\n      ],\n      correct: 1,\n      explanation: \"الملاحظة الرئيسية لـ RAIDR هي أن معظم صفوف DRAM يمكن تحديثها بشكل أقل تكرارًا دون فقدان البيانات، مما يسمح بمعدلات تحديث مختلفة لصفوف مختلفة.\"\n    },\n    {\n      question: \"ما هي الخطوات الرئيسية الثلاث في نهج RAIDR؟\",\n      options: [\n        \"القراءة، الكتابة، التحديث\",\n        \"التنميط، التجميع، التحديث\",\n        \"القياس، الفرز، التحسين\",\n        \"الاختبار، التجميع، الجدولة\"\n      ],\n      correct: 1,\n      explanation: \"يستخدم RAIDR ثلاث خطوات: 1) تنميط وقت الاحتفاظ بجميع الصفوف، 2) تجميع الصفوف حسب وقت الاحتفاظ باستخدام فلاتر بلوم، 3) تحديث الصفوف في سلال مختلفة بمعدلات مختلفة.\"\n    },\n    {\n      question: \"ما هو الحمل التخزيني الإضافي الذي يتطلبه RAIDR لذاكرة 32 جيجابايت؟\",\n      options: [\n        \"1.25 ميجابايت\",\n        \"1.25 كيلوبايت\",\n        \"12.5 كيلوبايت\",\n        \"125 كيلوبايت\"\n      ],\n      correct: 1,\n      explanation: \"يتطلب RAIDR 1.25 كيلوبايت فقط من التخزين لذاكرة 32 جيجابايت باستخدام تخزين فعال مع فلاتر بلوم.\"\n    },\n    {\n      question: \"ما هو تحسين الأداء الذي حققه RAIDR؟\",\n      options: [\n        \"~5%\",\n        \"~9%\",\n        \"~16%\",\n        \"~20%\"\n      ],\n      correct: 1,\n      explanation: \"حقق RAIDR تحسينًا في الأداء بنسبة 9% تقريبًا إلى جانب تقليل طاقة DRAM الديناميكية/الخاملة بنسبة 16%/20%.\"\n    },\n    {\n      question: \"في مثال استهلاك الذاكرة، ماذا يحدث عندما تتنافس T0 (STREAM) و T1 (RANDOM) على الوصول إلى الذاكرة؟\",\n      options: [\n        \"يحصلان على وصول متساوٍ\",\n        \"يتم إعطاء الأولوية لـ T1 بسبب سياسة 'الأقدم أولاً'\",\n        \"يتم خدمة 128 طلبًا من T0 قبل T1 بسبب تموضع مخزن الصفوف\",\n        \"تحدث جدولة عشوائية\"\n      ],\n      correct: 2,\n      explanation: \"نظرًا لتموضع مخزن الصفوف، يتم خدمة 128 طلبًا من T0 (STREAM) قبل أن تحصل T1 (RANDOM) على الوصول، حيث تستمر T0 في إصابة نفس الصف بينما تسبب T1 تعارضات في الصفوف.\"\n    },\n    {\n      question: \"ما هي الفكرة الرئيسية حول طبقات التجريد من هذا الفصل؟\",\n      options: [\n        \"يجب عدم كسر طبقات التجريد أبدًا\",\n        \"كسر طبقات التجريد ومعرفة ما هو تحتها يمكّن من حل المشكلات وتصميم نظام أفضل\",\n        \"مصممو الأجهزة فقط هم من يحتاجون إلى فهم طبقات متعددة\",\n        \"طبقات التجريد مهمة فقط لتطوير البرامج\"\n      ],\n      correct: 1,\n      explanation: \"الفكرة الرئيسية هي أن كسر طبقات التجريد ومعرفة ما يحدث تحتها يمكّنك من حل المشكلات وتصميم أنظمة مستقبلية أفضل.\"\n    },\n    {\n      question: \"أي مكون في نظام متعدد النواة مشترك بين جميع النوى؟\",\n      options: [\n        \"ذاكرة التخزين المؤقت L2\",\n        \"ذاكرة التخزين المؤقت L3 ومتحكم ذاكرة DRAM\",\n        \"سجلات وحدة المعالجة المركزية\",\n        \"فك تشفير التعليمات\"\n      ],\n      correct: 1,\n      explanation: \"في مخطط النظام متعدد النوى، ذاكرة التخزين المؤقت L3 المشتركة ومتحكم ذاكرة DRAM مشتركة بين جميع النوى، بينما كل نواة لديها ذاكرة التخزين المؤقت L2 الخاصة بها.\"\n    },\n    {\n      question: \"ما الذي يجعل متحكم DRAM عرضة لهجمات حجب الخدمة (Denial of Service)؟\",\n      options: [\n        \"آليات التشفير الضعيفة\",\n        \"سياسات الجدولة غير العادلة التي يمكن استغلالها بواسطة برامج مكتوبة خصيصًا\",\n        \"عرض النطاق الترددي غير الكافي\",\n        \"عيوب في تصميم الأجهزة\"\n      ],\n      correct: 1,\n      explanation: \"سياسات جدولة DRAM غير عادلة لبعض التطبيقات، ويمكن كتابة البرامج لاستغلال هذا الظلم، مما يجعل المتحكم عرضة لهجمات حجب الخدمة.\"\n    },\n    {\n      question: \"ما هو حجم الصف المذكور في مثال استهلاك الذاكرة؟\",\n      options: [\n        \"4 كيلوبايت\",\n        \"8 كيلوبايت\",\n        \"16 كيلوبايت\",\n        \"32 كيلوبايت\"\n      ],\n      correct: 1,\n      explanation: \"في مثال استهلاك الذاكرة، حجم الصف هو 8 كيلوبايت وحجم كتلة ذاكرة التخزين المؤقت هو 64 بايت، مما يؤدي إلى 128 (8 كيلوبايت/64 بايت) طلبًا.\"\n    },\n    {\n      question: \"وفقًا لرسوم بيانية حمل التحديث الزائد، ما هي نسبة حمل الأداء الزائد التي يمكن أن يسببها التحديث؟\",\n      options: [\n        \"حتى 8%\",\n        \"حتى 46%\",\n        \"حتى 15%\",\n        \"حتى 47%\"\n      ],\n      correct: 1,\n      explanation: \"وفقًا لرسوم بيانية أداء حمل التحديث الزائد، يمكن أن يسبب تحديث DRAM حمل أداء زائد يصل إلى 46%.\"\n    },\n    {\n      question: \"أي نهج تعاوني يقترحه الفصل لحل مشاكل الأنظمة المعقدة؟\",\n      options: [\n        \"حلول الأجهزة فقط\",\n        \"حلول البرامج فقط\",\n        \"التعاون بين مكونات وطبقات متعددة\",\n        \"حلول على مستوى نظام التشغيل فقط\"\n      ],\n      correct: 2,\n      explanation: \"يؤكد الفصل أن التعاون بين مكونات وطبقات متعددة يمكن أن يتيح حلولًا وأنظمة أكثر فعالية.\"\n    },\n    {\n      question: \"في مستويات التحويل، ما الذي يقع في أسفل التسلسل الهرمي؟\",\n      options: [\n        \"المنطق\",\n        \"الدوائر\",\n        \"الإلكترونات\",\n        \"البنية الدقيقة\"\n      ],\n      correct: 2,\n      explanation: \"في مستويات التسلسل الهرمي للتحويل، تقع الإلكترونات في الأسفل، مما يمثل المستوى المادي الأساسي.\"\n    },\n    {\n      question: \"ما الذي تهدف الدورة إلى تمكين الطلاب من فعله فيما يتعلق بقرارات التصميم؟\",\n      options: [\n        \"اتخاذ القرارات ضمن طبقات فردية فقط\",\n        \"التركيز فقط على تحسين البرامج\",\n        \"اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات المختلفة\",\n        \"التخصص في طبقة واحدة محددة\"\n      ],\n      correct: 2,\n      explanation: \"تهدف الدورة إلى تمكين الطلاب من الشعور بالراحة في اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات والمكونات المختلفة للنظام.\"\n    },\n    {\n      question: \"ما هي المعلومات التي يكشفها RAIDR لحل مشكلة التحديث؟\",\n      options: [\n        \"أنماط استخدام وحدة المعالجة المركزية\",\n        \"معلومات ملف وقت الاحتفاظ بصفوف DRAM\",\n        \"معدلات فشل ذاكرة التخزين المؤقت\",\n        \"أنماط حركة مرور الشبكة\"\n      ],\n      correct: 1,\n      explanation: \"يكشف RAIDR معلومات ملف وقت الاحتفاظ بصفوف DRAM إلى متحكم الذاكرة، مما يتيح معدلات تحديث مختلفة لصفوف مختلفة بناءً على خصائص الاحتفاظ بها.\"\n    },\n    {\n      question: \"ما هي العلاقة بين رؤية المبرمج ورؤية مصمم الأجهزة في أنظمة الكمبيوتر؟\",\n      options: [\n        \"هما مستقلان تمامًا\",\n        \"رؤية المبرمج فقط هي المهمة\",\n        \"اختيارات المهندس المعماري/المعماري الدقيق تؤثر بشكل حاسم على كلتا الرؤيتين\",\n        \"رؤية مصمم الأجهزة فقط هي المهمة\"\n      ],\n      correct: 2,\n      explanation: \"تتضمن رؤية المهندس المعماري/المعماري الدقيق تصميم أجهزة كمبيوتر تلبي أهداف تصميم النظام، وتؤثر هذه الاختيارات بشكل حاسم على كل من مبرمج البرامج ومصمم الأجهزة.\"\n    }\n  ],\n  'الفصل 4: مقدمة وأساسيات': [\n    {\n      question: \"وفقًا لريتشارد هامينغ، ما هو الغرض من الحوسبة؟\",\n      options: [\n        \"لتوليد الأرقام والبيانات\",\n        \"لحل المعادلات الرياضية\",\n        \"لاكتساب البصيرة، وليس الأرقام\",\n        \"لمعالجة المعلومات بسرعة\"\n      ],\n      correct: 2,\n      explanation: \"صرح ريتشارد هامينغ بأن 'الغرض من الحوسبة هو البصيرة، وليس الأرقام'. القيمة الحقيقية للحوسبة لا تكمن فقط في توليد الأرقام (البيانات)، بل في استخدام تلك البيانات لاكتساب الفهم والمعرفة (البصيرة).\"\n    },\n    {\n      question: \"ما هي مستويات التحويل في أنظمة الكمبيوتر من الأعلى إلى الأسفل؟\",\n      options: [\n        \"المشكلة ← الخوارزمية ← البرنامج ← ISA ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات\",\n        \"الخوارزمية ← المشكلة ← البرنامج ← ISA ← المنطق ← البنية الدقيقة ← الدوائر ← الإلكترونات\",\n        \"المشكلة ← البرنامج ← الخوارزمية ← ISA ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات\",\n        \"المشكلة ← الخوارزمية ← ISA ← البرنامج ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات\"\n      ],\n      correct: 0,\n      explanation: \"التسلسل الهرمي correct هو: المشكلة ← الخوارزمية ← البرنامج/اللغة ← نظام وقت التشغيل ← ISA (البنية) ← البنية الدقيقة ← المنطق ← الدوائر ← الإلكترونات، ويمثل التحويل من المشكلات عالية المستوى إلى التنفيذ المادي.\"\n    },\n    {\n      question: \"ما هو التجريد في سياق أنظمة الكمبيوتر؟\",\n      options: [\n        \"طريقة لجعل الأنظمة أكثر تعقيدًا\",\n        \"مستوى أعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذها\",\n        \"طريقة لدمج مستويات متعددة في مستوى واحد\",\n        \"تقنية للتخلص من المكونات غير الضرورية\"\n      ],\n      correct: 1,\n      explanation: \"يعني التجريد أن المستوى الأعلى يحتاج فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذ المستوى الأدنى. على سبيل المثال، لا يحتاج مبرمج لغة عالية المستوى إلى معرفة ما هو ISA أو كيفية تنفيذ الكمبيوتر للتعليمات.\"\n    },\n    {\n      question: \"لماذا قد تحتاج إلى فهم ما يحدث في طبقات التجريد الأساسية؟\",\n      options: [\n        \"لأغراض أكاديمية فقط\",\n        \"عندما تعمل البرامج ببطء، بشكل غير صحيح، أو تستهلك الكثير من الطاقة\",\n        \"لجعل البرمجة أكثر صعوبة\",\n        \"ليس من الضروري أبدًا فهم الطبقات الأساسية\"\n      ],\n      correct: 1,\n      explanation: \"يصبح فهم الطبقات الأساسية أمرًا حاسمًا عندما: يعمل البرنامج ببطء، لا يعمل بشكل صحيح، يستهلك الكثير من الطاقة، أو عند تصميم أنظمة أكثر كفاءة وأداءً أعلى.\"\n    },\n    {\n      question: \"في مثال هجوم أداء الذاكرة في النظام متعدد النواة، ما الذي يسبب التفاوت في التباطؤ بين التطبيقات؟\",\n      options: [\n        \"سرعات وحدة المعالجة المركزية المختلفة\",\n        \"اختلافات حجم ذاكرة التخزين المؤقت\",\n        \"عدم عدالة سياسة جدولة DRAM بسبب تموضع مخزن الصفوف\",\n        \"جدولة نظام التشغيل\"\n      ],\n      correct: 2,\n      explanation: \"ينجم التفاوت عن سياسات جدولة DRAM التي تكون غير عادلة لبعض التطبيقات. سياسة 'أول صف إصابة' تعطي أولوية غير عادلة للتطبيقات ذات التموضع العالي لمخزن الصفوف، بينما سياسة 'الأقدم أولاً' تعطي أولوية غير عادلة للتطبيقات كثيفة الذاكرة.\"\n    },\n    {\n      question: \"ما هي سياسة جدولة FR-FCFS في متحكمات DRAM؟\",\n      options: [\n        \"First-Request, First-Come-First-Service\",\n        \"First-Ready, First-Come-First-Service\",\n        \"First-Row, First-Column-First-Service\",\n        \"Fast-Response, First-Come-First-Service\"\n      ],\n      correct: 1,\n      explanation: \"FR-FCFS تعني First-Ready, First-Come-First-Service. لديها قاعدتان: (1) 'أول صف إصابة': خدمة عمليات الوصول إلى الذاكرة التي تصيب الصف أولاً، (2) 'الأقدم أولاً': ثم خدمة عمليات الوصول الأقدم أولاً.\"\n    },\n    {\n      question: \"ما الذي يجعل الوصول إلى صف متعارض في DRAM أبطأ بكثير من الوصول إلى صف مصاب؟\",\n      options: [\n        \"تأخيرات معالجة وحدة المعالجة المركزية\",\n        \"عقوبات عدم إصابة ذاكرة التخزين المؤقت\",\n        \"الحاجة إلى إغلاق الصف الحالي وفتح صف جديد في DRAM\",\n        \"زمن انتقال الشبكة\"\n      ],\n      correct: 2,\n      explanation: \"يتطلب الوصول إلى صف متعارض إغلاق الصف المفتوح حاليًا وفتح صف جديد في DRAM، الأمر الذي يستغرق وقتًا أطول بكثير من الوصول إلى البيانات من صف مفتوح بالفعل (إصابة الصف).\"\n    },\n    {\n      question: \"في مثال استهلاك أداء الذاكرة، ما الذي يميز نمط الوصول STREAM؟\",\n      options: [\n        \"وصول عشوائي للذاكرة بتموضع منخفض لمخزن الصفوف\",\n        \"وصول تسلسلي للذاكرة بتموضع عالٍ جدًا لمخزن الصفوف (معدل إصابة 96%)\",\n        \"وصول ذاكرة مبعثر بتموضع متوسط\",\n        \"نمط وصول ذاكرة دائري\"\n      ],\n      correct: 1,\n      explanation: \"يتميز STREAM بالوصول التسلسلي إلى الذاكرة بتموضع عالٍ جدًا لمخزن الصفوف (معدل إصابة 96%) وهو كثيف الذاكرة، مما يجعله مستهلكًا لأداء الذاكرة.\"\n    },\n    {\n      question: \"ما الذي يميز نمط الوصول RANDOM في مثال أداء الذاكرة؟\",\n      options: [\n        \"وصول تسلسلي بتموضع عالٍ\",\n        \"وصول عشوائي للذاكرة بتموضع منخفض جدًا لمخزن الصفوف (معدل إصابة 3%)\",\n        \"وصول منظم بتموضع متوسط\",\n        \"نمط وصول يمكن التنبؤ به\"\n      ],\n      correct: 1,\n      explanation: \"يتميز RANDOM بالوصول العشوائي إلى الذاكرة بتموضع منخفض جدًا لمخزن الصفوف (معدل إصابة 3%) وهو كثيف الذاكرة بالمثل مقارنة بـ STREAM.\"\n    },\n    {\n      question: \"ما الذي تتكون منه خلية DRAM؟\",\n      options: [\n        \"ترانزستوران ومقاوم\",\n        \"مكثف وترانزستور وصول\",\n        \"ثلاثة مكثفات متسلسلة\",\n        \"دائرة قلب (Flip-flop)\"\n      ],\n      correct: 1,\n      explanation: \"تتكون خلية DRAM من مكثف وترانزستور وصول. تخزن البيانات من حيث الشحنة في المكثف.\"\n    },\n    {\n      question: \"لماذا تحتاج DRAM إلى التحديث؟\",\n      options: [\n        \"لتحسين الأداء\",\n        \"لأن شحنة المكثف تتسرب بمرور الوقت\",\n        \"لتقليل استهلاك الطاقة\",\n        \"لزيادة سعة التخزين\"\n      ],\n      correct: 1,\n      explanation: \"تتسرب شحنة مكثف DRAM بمرور الوقت، لذا يحتاج متحكم الذاكرة إلى تحديث كل صف بشكل دوري لاستعادة الشحنة. عادة ما يجب تحديث كل صف كل 64 مللي ثانية.\"\n    },\n    {\n      question: \"ما هي العيوب الرئيسية لتحديث DRAM؟\",\n      options: [\n        \"زيادة التكلفة فقط\",\n        \"تدهور الأداء فقط\",\n        \"استهلاك الطاقة، تدهور الأداء، تأثير جودة الخدمة، وقيود توسيع السعة\",\n        \"استهلاك الطاقة فقط\"\n      ],\n      correct: 2,\n      explanation: \"يحتوي تحديث DRAM على العديد من العيوب: استهلاك الطاقة (كل تحديث يستهلك طاقة)، تدهور الأداء (DRAM غير متاحة أثناء التحديث)، تأثير جودة الخدمة/القدرة على التنبؤ (أوقات توقف طويلة)، ومعدل التحديث يحد من توسيع سعة DRAM.\"\n    },\n    {\n      question: \"ما هي الفترة الزمنية النموذجية لتحديث صفوف DRAM؟\",\n      options: [\n        \"64 ميكروثانية\",\n        \"64 مللي ثانية\",\n        \"64 ثانية\",\n        \"64 نانوثانية\"\n      ],\n      correct: 1,\n      explanation: \"الفترة الزمنية النموذجية للتحديث هي 64 مللي ثانية (64 ms). يجب تنشيط (تحديث) كل صف كل 64 مللي ثانية لاستعادة الشحنة في المكثفات.\"\n    },\n    {\n      question: \"ما هي الملاحظة الرئيسية التي يقدمها RAIDR حول تحديث DRAM؟\",\n      options: [\n        \"جميع الصفوف تحتاج إلى تحديث متكرر\",\n        \"يمكن تحديث معظم صفوف DRAM بشكل أقل تكرارًا دون فقدان البيانات\",\n        \"التحديث غير ضروري\",\n        \"فقط بعض الصفوف تحتاج إلى أي تحديث\"\n      ],\n      correct: 1,\n      explanation: \"يلاحظ RAIDR أن معظم صفوف DRAM يمكن تحديثها بشكل أقل تكرارًا دون فقدان البيانات، مما يؤدي إلى فكرة تحديث الصفوف التي تحتوي على خلايا ضعيفة بشكل متكرر والصفوف الأخرى بشكل أقل.\"\n    },\n    {\n      question: \"كيف يحقق RAIDR تقليل التحديث؟\",\n      options: [\n        \"عن طريق إلغاء التحديث تمامًا\",\n        \"عن طريق تنميط أوقات الاحتفاظ، وتجميع الصفوف، وتحديث المجموعات المختلفة بمعدلات مختلفة\",\n        \"عن طريق استخدام تقنية DRAM مختلفة\",\n        \"عن طريق زيادة تردد التحديث لجميع الصفوف\"\n      ],\n      correct: 1,\n      explanation: \"يعمل RAIDR في ثلاث خطوات: (1) تنميط وقت الاحتفاظ بجميع الصفوف، (2) تجميع الصفوف حسب وقت الاحتفاظ في متحكم الذاكرة باستخدام فلاتر بلوم، (3) تحديث الصفوف في سلال مختلفة بمعدلات مختلفة.\"\n    },\n    {\n      question: \"ما هي الفوائد التي حققها RAIDR؟\",\n      options: [\n        \"تحسين الأداء فقط\",\n        \"74.6% تقليل التحديث، ~16%/20% تقليل طاقة DRAM، ~9% تحسين الأداء\",\n        \"تقليل الطاقة فقط\",\n        \"تقليل التحديث فقط\"\n      ],\n      correct: 1,\n      explanation: \"يحقق RAIDR فوائد متعددة: 74.6% تقليل التحديث مع حمل تخزين إضافي يبلغ 1.25 كيلوبايت فقط، ~16%/20% تقليل طاقة DRAM الديناميكية/الخاملة، و ~9% تحسين الأداء، مع زيادة الفوائد بزيادة سعة DRAM.\"\n    },\n    {\n      question: \"ما هو أحد الهدفين الرئيسيين لدورة هندسة الكمبيوتر المذكورة في المحاضرة؟\",\n      options: [\n        \"تعلم لغات البرمجة\",\n        \"فهم كيفية عمل المعالج تحت طبقة البرامج\",\n        \"تصميم أنظمة التشغيل\",\n        \"بناء مكونات الأجهزة\"\n      ],\n      correct: 1,\n      explanation: \"أحد الأهداف الرئيسية هو فهم كيفية عمل المعالج تحت طبقة البرامج وكيف تؤثر القرارات المتخذة في الأجهزة على البرامج/المبرمج.\"\n    },\n    {\n      question: \"ما هو الهدف الرئيسي الثاني لدورة هندسة الكمبيوتر؟\",\n      options: [\n        \"حفظ مجموعات التعليمات\",\n        \"التمكين من اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات المختلفة\",\n        \"التركيز فقط على تصميم الأجهزة\",\n        \"التخصص في طبقة تجريد واحدة\"\n      ],\n      correct: 1,\n      explanation: \"الهدف الرئيسي الثاني هو تمكين الطلاب من الشعور بالراحة في اتخاذ قرارات التصميم والتحسين التي تتجاوز حدود الطبقات والمكونات المختلفة للنظام.\"\n    },\n    {\n      question: \"في سيناريو استهلاك أداء الذاكرة، كم عدد الطلبات تقريبًا لتطبيق STREAM (T0) يتم خدمتها قبل خدمة تطبيق RANDOM (T1)؟\",\n      options: [\n        \"64 طلبًا\",\n        \"96 طلبًا\",\n        \"128 طلبًا\",\n        \"256 طلبًا\"\n      ],\n      correct: 2,\n      explanation: \"مع حجم صف يبلغ 8 كيلوبايت وحجم كتلة ذاكرة تخزين مؤقت يبلغ 64 بايت، هناك 128 (8 كيلوبايت/64 بايت) طلبًا من T0 (STREAM) يتم خدمتها قبل أن يحصل T1 (RANDOM) على فرصة، مما يوضح عدم عدالة سياسة 'أول صف إصابة'.\"\n    },\n    {\n      question: \"ما هي الفكرة الرئيسية حول طبقات التجريد من هذه المحاضرة؟\",\n      options: [\n        \"يجب عدم عبور طبقات التجريد أبدًا\",\n        \"كسر طبقات التجريد ومعرفة ما هو تحتها يمكّن من حل المشكلات\",\n        \"مصممو الأجهزة فقط هم من يحتاجون إلى فهم طبقات متعددة\",\n        \"طبقات التجريد هي مفاهيم نظرية فقط\"\n      ],\n      correct: 1,\n      explanation: \"الفكرة الرئيسية هي أن كسر طبقات التجريد (بين المكونات ومستويات التسلسل الهرمي للتحويل) ومعرفة ما هو تحتها يمكّنك من حل المشكلات وتصميم أنظمة مستقبلية أفضل. يمكن أن يتيح التعاون بين مكونات وطبقات متعددة حلولًا أكثر فعالية.\"\n    }\n  ],\n  \"الفصل الخامس: ما هو الكمبيوتر ونموذج فون نيومان\": [\n    {\n      question: \"ما هي المكونات الرئيسية الثلاثة التي تحدد الكمبيوتر؟\",\n      options: [\n        \"الأجهزة، البرامج، والمستخدمون\",\n        \"الحساب، الاتصال، والتخزين (الذاكرة)\",\n        \"الإدخال، المعالجة، والإخراج\",\n        \"وحدة المعالجة المركزية، ذاكرة الوصول العشوائي، والقرص الصلب\"\n      ],\n      correct: 1,\n      explanation: \"يتم تعريف الكمبيوتر من خلال ثلاثة مكونات رئيسية: الحساب (المعالجة)، الاتصال (الإدخال/الإخراج)، والتخزين (الذاكرة). تعمل هذه المكونات معًا لتشكيل نظام حوسبة كامل.\"\n    },\n    {\n      question: \"ما هما الخاصيتان الرئيسيتان لنموذج فون نيومان؟\",\n      options: [\n        \"معالجة سريعة وذاكرة كبيرة\",\n        \"برنامج مخزن ومعالجة تعليمات متسلسلة\",\n        \"نوى متعددة ومعالجة متوازية\",\n        \"إمكانيات الإدخال/الإخراج وواجهة المستخدم\"\n      ],\n      correct: 1,\n      explanation: \"يحتوي نموذج فون نيومان على خاصيتين رئيسيتين: (1) برنامج مخزن - تعليمات مخزنة في مصفوفة ذاكرة خطية مع ذاكرة موحدة للتعليمات والبيانات، (2) معالجة تعليمات متسلسلة - تعليمة واحدة تتم معالجتها في كل مرة مع عداد البرنامج يحدد التعليمات الحالية.\"\n    },\n    {\n      question: \"في نموذج فون نيومان، ما الذي يحدد ما إذا كانت القيمة المخزنة تفسر كتعليمات؟\",\n      options: [\n        \"القيمة نفسها\",\n        \"موقع الذاكرة\",\n        \"إشارات التحكم\",\n        \"نوع البيانات\"\n      ],\n      correct: 2,\n      explanation: \"في نموذج فون نيومان، يعتمد تفسير القيمة المخزنة على إشارات التحكم. يمكن تفسير نفس نمط البت كبيانات أو كتعليمات اعتمادًا على كيفية معالجة وحدة التحكم لها.\"\n    },\n    {\n      question: \"ما هو الاسم الآخر لبنية فون نيومان؟\",\n      options: [\n        \"كمبيوتر معالجة متوازية\",\n        \"كمبيوتر برنامج مخزن\",\n        \"كمبيوتر تدفق البيانات\",\n        \"كمبيوتر متعدد النواة\"\n      ],\n      correct: 1,\n      explanation: \"تُسمى بنية فون نيومان أيضًا 'كمبيوتر برنامج مخزن' لأن التعليمات تخزن في الذاكرة جنبًا إلى جنب مع البيانات، بدلاً من أن تكون موصلة بشكل ثابت في الجهاز.\"\n    },\n    {\n      question: \"في نموذج فون نيومان، كيف يتم تقدم عداد البرنامج (مؤشر التعليمات)؟\",\n      options: [\n        \"عشوائيًا بناءً على التعليمات المتاحة\",\n        \"بناءً على توفر البيانات\",\n        \"بشكل تسلسلي باستثناء تعليمات نقل التحكم\",\n        \"بشكل متوازٍ لتعليمات متعددة\"\n      ],\n      correct: 2,\n      explanation: \"يتم تقدم عداد البرنامج بشكل تسلسلي باستثناء تعليمات نقل التحكم (مثل القفزات، التفرعات، الاستدعاءات). هذا التقدم التسلسلي هو سمة أساسية لتنفيذ فون نيومان.\"\n    },\n    {\n      question: \"في نموذج تدفق البيانات، متى يتم تنفيذ تعليمات؟\",\n      options: [\n        \"عندما يشير مؤشر التعليمات إليها\",\n        \"عندما تكون جميع معاملاتها جاهزة\",\n        \"بترتيب تسلسلي\",\n        \"عندما تكون وحدة المعالجة المركزية خاملة\"\n      ],\n      correct: 1,\n      explanation: \"في نموذج تدفق البيانات، يتم تنفيذ التعليمات عندما تكون جميع معاملاتها جاهزة (أي، عندما تحتوي جميع المدخلات على رموز). لا يوجد مؤشر تعليمات - يتم تشغيل التنفيذ بتوفر البيانات.\"\n    },\n    {\n      question: \"ما هو الفرق الرئيسي بين نماذج تنفيذ فون نيومان وتدفق البيانات؟\",\n      options: [\n        \"فون نيومان يستخدم ذاكرة أكبر\",\n        \"فون نيومان موجه بالتحكم/تسلسلي، تدفق البيانات موجه بالبيانات/متوازٍ\",\n        \"تدفق البيانات أبطأ من فون نيومان\",\n        \"فون نيومان يتطلب أجهزة خاصة\"\n      ],\n      correct: 1,\n      explanation: \"نموذج فون نيومان موجه بالتحكم مع تنفيذ تسلسلي (مؤشر التعليمات يتحكم في الترتيب)، بينما نموذج تدفق البيانات موجه بالبيانات مع تنفيذ متوازٍ محتمل (توفر البيانات يتحكم في الترتيب).\"\n    },\n    {\n      question: \"أي نموذج تنفيذ هو أكثر توازيًا بطبيعته؟\",\n      options: [\n        \"نموذج فون نيومان\",\n        \"نموذج تدفق البيانات\",\n        \"كلاهما متوازٍ بالتساوي\",\n        \"لا يدعم أي منهما التوازي\"\n      ],\n      correct: 1,\n      explanation: \"نموذج تدفق البيانات أكثر توازيًا بطبيعته لأن تعليمات متعددة يمكن أن 'تطلق' (تنفذ) في وقت واحد عندما تكون معاملاتها جاهزة، على عكس التنفيذ التسلسلي لفون نيومان.\"\n    },\n    {\n      question: \"في آلة تدفق البيانات، ما الذي يتسبب في 'إطلاق' عقدة تدفق البيانات؟\",\n      options: [\n        \"إشارة ساعة\",\n        \"مؤشر التعليمات\",\n        \"عندما تكون جميع مدخلاتها تحتوي على رموز (جاهزة)\",\n        \"محفز عشوائي\"\n      ],\n      correct: 2,\n      explanation: \"تطلق عقدة تدفق البيانات (يتم جلبها وتنفيذها) عندما تكون جميع مدخلاتها جاهزة، أي عندما تحتوي جميع المدخلات على رموز. هذا هو مبدأ التنفيذ الأساسي للحوسبة بتدفق البيانات.\"\n    },\n    {\n      question: \"ما هي بنيات مجموعات التعليمات الرئيسية التي تستخدم نموذج فون نيومان اليوم؟\",\n      options: [\n        \"x86 فقط\",\n        \"x86، ARM، MIPS، SPARC، Alpha، POWER\",\n        \"ARM و x86 فقط\",\n        \"البنيات القديمة فقط\"\n      ],\n      correct: 1,\n      explanation: \"جميع بنيات مجموعات التعليمات الرئيسية اليوم تستخدم نموذج فون نيومان، بما في ذلك بنيات x86، ARM، MIPS، SPARC، Alpha، و POWER.\"\n    },\n    {\n      question: \"على مستوى البنية الدقيقة، كيف تنفذ المعالجات الحديثة التعليمات فعليًا؟\",\n      options: [\n        \"تمامًا كما هو محدد بواسطة نموذج فون نيومان\",\n        \"بشكل مختلف تمامًا عن نموذج فون نيومان (مقسمة، خارج الترتيب، إلخ)\",\n        \"بترتيب تسلسلي فقط\",\n        \"بدون أي تحسين\"\n      ],\n      correct: 1,\n      explanation: \"تنفذ البنيات الدقيقة الحديثة بشكل مختلف تمامًا عن نموذج فون نيومان - باستخدام التنفيذ المقسم، تعليمات متعددة في نفس الوقت، التنفيذ خارج الترتيب، وذاكرات تخزين مؤقت منفصلة للتعليمات/البيانات، ولكن هذا لا يُكشف للبرامج.\"\n    },\n    {\n      question: \"ما هو الفرق الرئيسي بين ISA والبنية الدقيقة؟\",\n      options: [\n        \"ISA هي الأجهزة، البنية الدقيقة هي البرامج\",\n        \"ISA هي الواجهة المتفق عليها بين البرامج/الأجهزة، البنية الدقيقة هي التنفيذ المحدد\",\n        \"هما نفس الشيء\",\n        \"ISA قديمة، البنية الدقيقة جديدة\"\n      ],\n      correct: 1,\n      explanation: \"ISA هي الواجهة المتفق عليها بين البرامج والأجهزة (ما يحتاج كاتب البرامج إلى معرفته)، بينما البنية الدقيقة هي التنفيذ المحدد لـ ISA (غير مرئي للبرامج).\"\n    },\n    {\n      question: \"باستخدام تشبيه السيارة، ما الذي يمثل ISA مقابل البنية الدقيقة؟\",\n      options: [\n        \"المحرك مقابل العجلات\",\n        \"دواسة الوقود (الواجهة) مقابل المكونات الداخلية للمحرك (التنفيذ)\",\n        \"عجلة القيادة مقابل الفرامل\",\n        \"الخارج مقابل الداخل\"\n      ],\n      correct: 1,\n      explanation: \"تمثل دواسة الوقود ISA (واجهة 'التسارع' التي يستخدمها السائق)، بينما تمثل المكونات الداخلية للمحرك البنية الدقيقة (كيف يتم 'التسارع' فعليًا).\"\n    },\n    {\n      question: \"ما الذي يتغير بشكل أسرع: ISA أم البنية الدقيقة؟\",\n      options: [\n        \"ISA تتغير بشكل أسرع\",\n        \"البنية الدقيقة تتغير بشكل أسرع\",\n        \"يتغيران بنفس المعدل\",\n        \"لا يتغير أي منهما\"\n      ],\n      correct: 1,\n      explanation: \"تتغير البنية الدقيقة عادةً بشكل أسرع من ISA. هناك عدد قليل من ISAs (x86، ARM، SPARC، MIPS، Alpha) ولكن العديد من البنيات الدقيقة. على سبيل المثال، لدى x86 ISA العديد من التطبيقات: 286، 386، 486، بنتيوم، بنتيوم برو، بنتيوم 4، كور، إلخ.\"\n    },\n    {\n      question: \"ماذا تشير المعالجة الفائقة إلى؟\",\n      options: [\n        \"استخدام نوى وحدة المعالجة المركزية متعددة\",\n        \"تقنية لتنفيذ تعليمات متعددة بالتوازي داخل نفس نواة المعالج\",\n        \"زيادة تردد الساعة\",\n        \"إضافة المزيد من الذاكرة\"\n      ],\n      correct: 1,\n      explanation: \"المعالجة الفائقة هي تقنية تستخدم في تصميم المعالجات الدقيقة الحديثة لزيادة إنتاجية التعليمات عن طريق تنفيذ تعليمات متعددة بالتوازي داخل نفس نواة المعالج، مما يسمح بأكثر من تعليمات واحدة لكل دورة ساعة.\"\n    },\n    {\n      question: \"أي مما يلي جزء من ISA؟\",\n      options: [\n        \"عدد المنافذ لملف السجل\",\n        \"رمز تشغيل تعليمة ADD\",\n        \"ما إذا كان الجهاز يستخدم التنفيذ المقسم\",\n        \"عدد الدورات لتنفيذ تعليمة MUL\"\n      ],\n      correct: 1,\n      explanation: \"رمز تشغيل تعليمة ADD جزء من ISA لأنه يحدد واجهة التعليمات. عدد منافذ ملف السجل، التنفيذ المقسم، ودورات التنفيذ هي تفاصيل تنفيذ البنية الدقيقة غير مرئية للبرامج.\"\n    },\n    {\n      question: \"أي مما يلي جزء من البنية الدقيقة؟\",\n      options: [\n        \"عدد السجلات ذات الأغراض العامة\",\n        \"رموز تشغيل التعليمات\",\n        \"عدد المنافذ لملف السجل\",\n        \"أوضاع عنونة الذاكرة\"\n      ],\n      correct: 2,\n      explanation: \"عدد المنافذ لملف السجل هو تفصيل في البنية الدقيقة (خيار تنفيذ للأداء). عدد السجلات، رموز التشغيل، وأوضاع العنونة هي مواصفات ISA مرئية للمبرمجين.\"\n    },\n    {\n      question: \"ما الذي تحدده ISA فيما يتعلق بالتعليمات؟\",\n      options: [\n        \"تنسيق التعليمات فقط\",\n        \"رموز التشغيل، أوضاع العنونة، أنواع البيانات، أنواع وتنسيقات التعليمات، السجلات، رموز الشرط\",\n        \"وقت التنفيذ فقط\",\n        \"متطلبات الذاكرة فقط\"\n      ],\n      correct: 1,\n      explanation: \"تحدد ISA عناصر شاملة متعلقة بالتعليمات: رموز التشغيل، أوضاع العنونة، أنواع البيانات، أنواع وتنسيقات التعليمات، السجلات، ورموز الشرط - كل ما يحتاج المبرمج إلى معرفته لكتابة البرامج.\"\n    },\n    {\n      question: \"أي مما يلي خيارات تنفيذ البنية الدقيقة؟\",\n      options: [\n        \"إدارة الذاكرة الافتراضية\",\n        \"التنفيذ المقسم، التنفيذ خارج الترتيب، سياسات التخزين المؤقت، المعالجة الفائقة\",\n        \"تعريف مجموعة التعليمات\",\n        \"أوضاع عنونة الذاكرة\"\n      ],\n      correct: 1,\n      explanation: \"تتضمن البنية الدقيقة خيارات تنفيذ مثل التنفيذ المقسم، التنفيذ بالترتيب أم خارج الترتيب، جدولة الوصول إلى الذاكرة، المعالجة الفائقة، سياسات التخزين المؤقت، الجلب المسبق، إلخ - كل ذلك يتم بدون كشف للبرامج.\"\n    },\n    {\n      question: \"في مثال التنفيذ خارج الترتيب بالتعليمات (1) mov eax,0 (2) mov edx,1 (3) mov edx,3 (4) inc edx (5) mov ecx,3، ما الذي يحدد ترتيب التنفيذ؟\",\n      options: [\n        \"يجب الحفاظ على ترتيب البرنامج الأصلي\",\n        \"تحدد الترانزستورات/الأجهزة بناءً على التبعيات والموارد المتاحة\",\n        \"اختيار عشوائي\",\n        \"دائمًا يتم التنفيذ بترتيب عكسي\"\n      ],\n      correct: 1,\n      explanation: \"في التنفيذ خارج الترتيب، تحدد الترانزستورات (الأجهزة) التعليمات التي يجب تنفيذها بناءً على تبعيات البيانات والموارد التنفيذية المتاحة، مع الحفاظ على دلالات البرنامج correctة.\"\n    }\n  ],\n  'الفصل 6: مقدمة في المقايضات في ISA': [\n    {\n      question: \"ما هي نقطة التصميم في هندسة الكمبيوتر؟\",\n      options: [\n        \"موقع محدد على شريحة المعالج\",\n        \"مجموعة من اعتبارات التصميم وأهميتها التي تؤدي إلى مقايضات\",\n        \"المرحلة النهائية لتصميم المعالج\",\n        \"منهجية اختبار للمعالجات\"\n      ],\n      correct: 1,\n      explanation: \"نقطة التصميم هي مجموعة من اعتبارات التصميم وأهميتها التي تؤدي إلى مقايضات في كل من ISA والبنية الدقيقة. يتم تحديدها بواسطة مساحة التطبيق والسوق/المستخدمين المستهدفين.\"\n    },\n    {\n      question: \"أي مما يلي هي اعتبارات تصميم رئيسية مذكورة في المحاضرة؟\",\n      options: [\n        \"التكلفة والأداء فقط\",\n        \"التكلفة، الأداء، استهلاك الطاقة، استهلاك الطاقة (عمر البطارية)، التوفر، الموثوقية، الوقت اللازم للتسويق\",\n        \"الأداء والموثوقية فقط\",\n        \"تعقيد الأجهزة وتوافق البرامج\"\n      ],\n      correct: 1,\n      explanation: \"تشمل اعتبارات التصميم الرئيسية: التكلفة، الأداء، أقصى استهلاك للطاقة، استهلاك الطاقة (عمر البطارية)، التوفر، الموثوقية والصحة، والوقت اللازم للتسويق.\"\n    },\n    {\n      question: \"ما الذي يحدد نقطة تصميم نظام الكمبيوتر؟\",\n      options: [\n        \"التقنية المتاحة\",\n        \"تكلفة التصنيع\",\n        \"مساحة 'المشكلة' (مساحة التطبيق) والسوق/المستخدمون المستهدفون\",\n        \"اللوائح الحكومية\"\n      ],\n      correct: 2,\n      explanation: \"يتم تحديد نقطة التصميم بواسطة مساحة 'المشكلة' (مساحة التطبيق) والسوق/المستخدمين المستهدفين، مما يؤثر على الأهمية النسبية لاعتبارات التصميم المختلفة.\"\n    },\n    {\n      question: \"ما هما المكونان الرئيسيان للتعليمات؟\",\n      options: [\n        \"العنوان والبيانات\",\n        \"رمز التشغيل والمعاملات\",\n        \"المصدر والوجهة\",\n        \"الإدخال والإخراج\"\n      ],\n      correct: 1,\n      explanation: \"تتكون التعليمات من: (1) رمز التشغيل - ما تفعله التعليمات، و (2) المعاملات - لمن تقوم بها. هذا هو العنصر الأساسي لواجهة الأجهزة/البرامج.\"\n    },\n    {\n      question: \"ما هو مفهوم 'توجيه البتات' في ترميز التعليمات؟\",\n      options: [\n        \"استخدام البتات للتحكم في اتجاه تدفق البيانات\",\n        \"بت في التعليمات يحدد تفسير البتات الأخرى\",\n        \"توجيه البتات نحو وحدة المنطق والحساب\",\n        \"إدارة العمليات على مستوى البتات\"\n      ],\n      correct: 1,\n      explanation: \"توجيه البتات هو مفهوم حيث يحدد بت في التعليمات تفسير البتات الأخرى، مما يسمح باستخدام أكثر كفاءة لمساحة ترميز التعليمات.\"\n    },\n    {\n      question: \"في آلة ذات 0 عنوان (مكدس)، كيف يتم تنفيذ العمليات؟\",\n      options: [\n        \"باستخدام السجلات فقط\",\n        \"تعمل العمليات على العناصر العلوية للمكدس (دفع/سحب)\",\n        \"عنونة الذاكرة المباشرة\",\n        \"باستخدام سجل التجميع\"\n      ],\n      correct: 1,\n      explanation: \"في آلة مكدس ذات 0 عنوان، تعمل العمليات على العناصر العلوية للمكدس. يتم دفع المعاملات إلى المكدس، وتنفذ العمليات على العناصر العلوية للمكدس، ويتم سحب النتائج.\"\n    },\n    {\n      question: \"ما الذي يميز آلة ذات 1 عنوان (تجميع)؟\",\n      options: [\n        \"تستخدم جميع العمليات المكدس\",\n        \"العمليات تستخدم سجل التجميع (op ACC, ld A, st A)\",\n        \"معاملان لكل تعليمة\",\n        \"ثلاثة معاملات منفصلة\"\n      ],\n      correct: 1,\n      explanation: \"في آلة تجميع ذات 1 عنوان، تتضمن العمليات عادة سجل التجميع (ACC). التعليمات مثل 'op ACC'، 'ld A' (تحميل إلى ACC)، 'st A' (تخزين من ACC) هي مميزة.\"\n    },\n    {\n      question: \"في آلة ذات 2 عنوان، ماذا يحدث لأحد المعاملات؟\",\n      options: [\n        \"يبقى دون تغيير\",\n        \"معامل واحد هو المصدر والوجهة (يتم تدميره)\",\n        \"يتم نسخه إلى الذاكرة\",\n        \"يتم دفعه إلى المكدس\"\n      ],\n      correct: 1,\n      explanation: \"في آلة ذات 2 عنوان (op S,D)، يعمل أحد المعاملات كمصدر ووجهة، مما يعني أن القيمة الأصلية يتم الكتابة فوقها (تدميرها) بنتيجة العملية.\"\n    },\n    {\n      question: \"ما هي الميزة الرئيسية لآلة ذات 3 عناوين؟\",\n      options: [\n        \"حجم تعليمات أصغر\",\n        \"المصدر والوجهة منفصلان (op S1,S2,D)\",\n        \"تنفيذ أسرع\",\n        \"استهلاك طاقة أقل\"\n      ],\n      correct: 1,\n      explanation: \"في آلة ذات 3 عناوين (op S1,S2,D)، يكون معاملا المصدر والوجهة منفصلين، مما يعني أن قيم المصدر محفوظة ولا يتم تدميرها أثناء العمليات.\"\n    },\n    {\n      question: \"ما هي المزايا الرئيسية لآلات المكدس؟\",\n      options: [\n        \"حجم تعليمات كبير ومنطق معقد\",\n        \"حجم تعليمات صغير، منطق أبسط، كود مدمج، استدعاءات إجراءات فعالة\",\n        \"مرونة عالية وعمليات متوازية\",\n        \"دعم أنواع بيانات معقدة\"\n      ],\n      correct: 1,\n      explanation: \"تتميز آلات المكدس بـ: حجم تعليمات صغير (لا توجد حاجة لمعاملات لتعليمات التشغيل)، منطق أبسط، كود مدمج، واستدعاءات إجراءات فعالة (جميع المعلمات على المكدس بدون دورات إضافية لتمرير المعلمات).\"\n    },\n    {\n      question: \"ما هي العيوب الرئيسية لآلات المكدس؟\",\n      options: [\n        \"حجم كود كبير وتنفيذ بطيء\",\n        \"العمليات الحسابية التي لا يمكن التعبير عنها بسهولة في تدوين لاحق (postfix) صعبة؛ مرونة محدودة\",\n        \"استهلاك طاقة عالٍ\",\n        \"فك تشفير تعليمات معقد\"\n      ],\n      correct: 1,\n      explanation: \"تتميز آلات المكدس بعيوب: العمليات الحسابية التي لا يمكن التعبير عنها بسهولة في تدوين لاحق صعبة التخطيط، لا يمكنها إجراء عمليات على العديد من القيم في وقت واحد (فقط أعلى N قيم)، وتفتقر إلى المرونة.\"\n    },\n    {\n      question: \"PDP-11 هو مثال على أي نوع من الآلات؟\",\n      options: [\n        \"آلة ذات 0 عنوان (مكدس)\",\n        \"آلة ذات 1 عنوان (تجميع)\",\n        \"آلة ذات 2 عنوان\",\n        \"آلة ذات 3 عناوين\"\n      ],\n      correct: 2,\n      explanation: \"PDP-11 هي آلة ذات 2 عنوان. تحتوي تعليمة ADD الخاصة بها على رمز تشغيل 4 بت و2 مُحددات معامل 6 بت، مع بتات محدودة لتحديد تعليمة.\"\n    },\n    {\n      question: \"ما هي العيب الرئيسي لتصميم PDP-11 ذو 2 عنوان؟\",\n      options: [\n        \"الكثير من المعاملات\",\n        \"يتم دائمًا تدمير أحد معاملي المصدر بالنتيجة\",\n        \"التعليمات طويلة جدًا\",\n        \"لا يمكن الوصول إلى الذاكرة\"\n      ],\n      correct: 1,\n      explanation: \"في تصميم PDP-11 ذو 2 عنوان، يتم دائمًا تدمير أحد معاملي المصدر (الكتابة فوقه) بنتيجة التعليمات، مما يتطلب خطوات إضافية للحفاظ على القيم الأصلية عند الحاجة.\"\n    },\n    {\n      question: \"ما هو نوع آلة بنية ألفا؟\",\n      options: [\n        \"آلة ذاكرة/ذاكرة ذات 2 عنوان\",\n        \"آلة مكدس\",\n        \"آلة تحميل/تخزين ذات 3 عناوين\",\n        \"آلة تجميع ذات 1 عنوان\"\n      ],\n      correct: 2,\n      explanation: \"ألفا هي آلة تحميل/تخزين ذات 3 عناوين، مما يعني أنها تحتوي على معاملات مصدر ووجهة منفصلة، ويتم الوصول إلى الذاكرة فقط من خلال تعليمات تحميل وتخزين صريحة.\"\n    },\n    {\n      question: \"ما هو نوع آلة x86؟\",\n      options: [\n        \"آلة تحميل/تخزين ذات 3 عناوين\",\n        \"آلة ذاكرة/ذاكرة ذات 2 عنوان\",\n        \"آلة مكدس فقط\",\n        \"آلة تجميع ذات 1 عنوان\"\n      ],\n      correct: 1,\n      explanation: \"x86 هي آلة ذاكرة/ذاكرة ذات 2 عنوان، مما يعني أنها يمكن أن تنفذ عمليات مباشرة بين مواقع الذاكرة والسجلات، مع معامل واحد يعمل كمصدر ووجهة.\"\n    },\n    {\n      question: \"كيف يتم تعريف نوع البيانات في سياق ISA؟\",\n      options: [\n        \"أي تمثيل ثنائي\",\n        \"تمثيل للمعلومات توجد له تعليمات تعمل على هذا التمثيل\",\n        \"الأنواع الأولية فقط مثل الأعداد correctة\",\n        \"تنسيق تخزين الذاكرة فقط\"\n      ],\n      correct: 1,\n      explanation: \"يتم تعريف نوع البيانات على أنه تمثيل للمعلومات توجد له تعليمات تعمل على هذا التمثيل. لا يتعلق الأمر بتنسيق التخزين فقط، بل بدعم التعليمات.\"\n    },\n    {\n      question: \"أي مما يلي أمثلة على أنواع البيانات المذكورة؟\",\n      options: [\n        \"الأعداد correctة والنقطة العائمة فقط\",\n        \"الأعداد correctة، النقطة العائمة، الحرف، الثنائي، العشري، BCD، القائمة المترابطة المزدوجة، قائمة الانتظار، السلسلة، المتجه البت، المكدس\",\n        \"أنواع البيانات الأولية فقط\",\n        \"الأنواع الرقمية فقط\"\n      ],\n      correct: 1,\n      explanation: \"تذكر المحاضرة أنواع بيانات مختلفة: الأعداد correctة، النقطة العائمة، الحرف، الثنائي، العشري، BCD، القائمة المترابطة المزدوجة، قائمة الانتظار، السلسلة، المتجه البت، والمكدس - تتراوح من الأنواع الأولية إلى الأنواع المهيكلة المعقدة.\"\n    },\n    {\n      question: \"ما هو مثال لتعليمة نوع بيانات عالية المستوى من VAX؟\",\n      options: [\n        \"ADD و SUB فقط\",\n        \"INSQUEUE (إدراج في قائمة الانتظار) و REMQUEUE (إزالة من قائمة الانتظار) على قوائم مترابطة مزدوجة\",\n        \"التحميل والتخزين فقط\",\n        \"العمليات الحسابية الأساسية\"\n      ],\n      correct: 1,\n      explanation: \"قدمت VAX تعليمات عالية المستوى مثل INSQUEUE (إدراج في قائمة الانتظار) و REMQUEUE (إزالة من قائمة الانتظار) التي تعمل على قوائم مترابطة مزدوجة أو قوائم انتظار، و FINDFIRST لعمليات هيكل البيانات المعقدة.\"\n    },\n    {\n      question: \"ما الذي يشير إليه 'الفجوة الدلالية' في هندسة الكمبيوتر؟\",\n      options: [\n        \"المسافة المادية بين المكونات\",\n        \"التفاوت بين مفاهيم البرامج عالية المستوى وعمليات الأجهزة منخفضة المستوى\",\n        \"التأخير الزمني في تنفيذ التعليمات\",\n        \"زمن انتقال الوصول إلى الذاكرة\"\n      ],\n      correct: 1,\n      explanation: \"تشير الفجوة الدلالية إلى التفاوت بين المفاهيم والتجريدات عالية المستوى المستخدمة في برمجة البرامج والعمليات والآليات منخفضة المستوى المطبقة في الأجهزة.\"\n    },\n    {\n      question: \"كيف تختلف بنيات RISC المبكرة و Intel 432 من حيث الفجوة الدلالية؟\",\n      options: [\n        \"كلاهما له نفس النهج\",\n        \"RISC المبكر: نوع بيانات عدد صحيح فقط (فجوة كبيرة)؛ Intel 432: نوع بيانات كائن، قائم على القدرات (فجوة صغيرة)\",\n        \"كلاهما يركز على أنواع البيانات المعقدة\",\n        \"كلاهما يستخدم الأنواع الأولية فقط\"\n      ],\n      correct: 1,\n      explanation: \"كانت بنيات RISC المبكرة تحتوي على أنواع بيانات عدد صحيح فقط (مما أدى إلى فجوة دلالية كبيرة)، بينما دعمت Intel 432 أنواع بيانات الكائنات وكانت قائمة على القدرات (محاولة لسد الفجوة الدلالية بميزات عالية المستوى).\"\n    }\n  ],\n  'الفصل 7: المقايضات في ISA': [\n    {\n      question: \"أي ISA قدم تعليمات مخصصة لعمليات القائمة المترابطة المزدوجة مثل INSQUEUE؟\",\n      options: [\"x86\", \"VAX\", \"MIPS\", \"ARM\"],\n      correct: 1,\n      explanation: \"كان لدى VAX تعليمات متخصصة لعمليات قوائم الانتظار/القوائم، مما يعكس فلسفة تصميم CISC.\"\n    },\n    {\n      question: \"ما هو نوع البيانات الأساسي المدعوم في بنيات RISC المبكرة؟\",\n      options: [\"نقطة عائمة\", \"عدد صحيح فقط\", \"مراجع الكائنات\", \"عشري مشفر ثنائيًا\"],\n      correct: 1,\n      explanation: \"دعمت تصميمات RISC المبكرة مثل MIPS الأعداد correctة فقط للحفاظ على البساطة.\"\n    },\n    {\n      question: \"توضح أنواع بيانات الكائنات في Intel 432 أي نوع من نهج الفجوة الدلالية؟\",\n      options: [\"فجوة قصوى\", \"فجوة مصغرة\", \"لا فجوة\", \"فجوة متغيرة\"],\n      correct: 1,\n      explanation: \"هدفت Intel 432 إلى تقليل الفجوة من خلال دعم البنى عالية المستوى مباشرة في الأجهزة.\"\n    },\n    {\n      question: \"في نظام قابل للعنونة 32 بت مثل Alpha الأول، كيف يمكنك إضافة رقمين 32 بت؟\",\n      options: [\n        \"باستخدام تعليمات تحميل/تخزين 32 بت\",\n        \"باستخدام تعليمة ADD واحدة 64 بت\",\n        \"من خلال عمليات الذاكرة إلى الذاكرة\",\n        \"باستخدام عمليات قابلة للعنونة بالبت\"\n      ],\n      correct: 0,\n      explanation: \"يتطلب عمليات متعددة بسبب قيود العنونة 32 بت.\"\n    },\n    {\n      question: \"أي بنية تستخدم ترتيب البايت الكبير (big-endian)؟\",\n      options: [\"x86\", \"PowerPC\", \"ARM (وضع little-endian)\", \"ناقل PCI الأصلي\"],\n      correct: 1,\n      explanation: \"تعد PowerPC و SPARC من البنيات الكبيرة البارزة.\"\n    },\n    {\n      question: \"في أنظمة little-endian، كيف تخزن القيمة 0x12345678 في العنوان A؟\",\n      options: [\n        \"A:12 A+1:34 A+2:56 A+3:78\",\n        \"A:78 A+1:56 A+2:34 A+3:12\",\n        \"A:56 A+1:78 A+2:12 A+3:34\",\n        \"مقسمة عبر خطوط ذاكرة التخزين المؤقت\"\n      ],\n      correct: 1,\n      explanation: \"يخزن little-endian البايت الأقل أهمية في أدنى عنوان.\"\n    },\n    {\n      question: \"ما هي خاصية البرامج التي تبرر وجود السجلات في ISA؟\",\n      options: [\n        \"التوطين المكاني\",\n        \"توطين البيانات (زماني ومكاني)\",\n        \"تأثير جدار الذاكرة\",\n        \"عنق الزجاجة في فون نيومان\"\n      ],\n      correct: 1,\n      explanation: \"تستغل السجلات التوطين الزماني (البيانات المعاد استخدامها) والتوطين المكاني (البيانات القريبة).\"\n    },\n    {\n      question: \"كم عدد السجلات ذات الأغراض العامة التي قدمتها IA-64 (Itanium)؟\",\n      options: [\"8\", \"16\", \"32\", \"128\"],\n      correct: 3,\n      explanation: \"توسعت IA-64 إلى 128 سجلًا للتوازي الصريح.\"\n    },\n    {\n      question: \"لماذا لا يستطيع المبرمجون الوصول مباشرة إلى سجلات خط الأنابيب؟\",\n      options: [\n        \"محمية بواسطة نظام التشغيل\",\n        \"تمثل حالة البنية الدقيقة\",\n        \"غير قابلة للوصول ماديًا\",\n        \"تخالف حماية الذاكرة\"\n      ],\n      correct: 1,\n      explanation: \"تعد سجلات خط الأنابيب جزءًا من البنية الدقيقة الخاصة بالتنفيذ.\"\n    },\n    {\n      question: \"أي فئة تعليمات تغير تسلسل التنفيذ؟\",\n      options: [\n        \"تعليمات التشغيل\",\n        \"تعليمات نقل البيانات\",\n        \"تعليمات تدفق التحكم\",\n        \"تعليمات النقطة العائمة\"\n      ],\n      correct: 2,\n      explanation: \"تعليمات تدفق التحكم (التفرعات/القفزات) تغير عداد البرنامج.\"\n    },\n    {\n      question: \"أي وضع عنونة يجمع بين سجل أساسي وسجل فهرس؟\",\n      options: [\n        \"الإزاحة\",\n        \"التسجيل غير المباشر\",\n        \"العنونة المفهرسة\",\n        \"الذاكرة غير المباشرة\"\n      ],\n      correct: 2,\n      explanation: \"تستخدم العنونة المفهرسة حساب الأساس + الفهرس.\"\n    },\n    {\n      question: \"ماذا يعني 'ISA المتعامد'؟\",\n      options: [\n        \"التعليمات تستخدم الزوايا القائمة فقط\",\n        \"جميع التعليمات يمكنها استخدام جميع أوضاع العنونة\",\n        \"محاذاة تعليمات ثابتة 90 درجة\",\n        \"خطوط أنابيب منفصلة للأعداد correctة/النقطة العائمة\"\n      ],\n      correct: 1,\n      explanation: \"التعامد يعني التجميع الموحد للعمليات وأوضاع العنونة.\"\n    },\n    {\n      question: \"ما هي الميزة الرئيسية للتعليمات ذات الطول المتغير؟\",\n      options: [\n        \"فك تشفير أجهزة أبسط\",\n        \"كثافة كود أفضل\",\n        \"سرعات ساعة أسرع\",\n        \"سجلات أكثر\"\n      ],\n      correct: 1,\n      explanation: \"يتيح الطول المتغير ترميزًا مدمجًا (مثل x86).\"\n    },\n    {\n      question: \"أي حقل في تعليمات MIPS I-type يحمل القيمة الفورية؟\",\n      options: [\"rs\", \"rt\", \"opcode\", \"حقل فوري 16 بت\"],\n      correct: 3,\n      explanation: \"يستخدم I-type قيمة فورية 16 بت للثوابت/الزوايا.\"\n    },\n    {\n      question: \"ما هو العيب الرئيسي لتعليمات CISC المعقدة؟\",\n      options: [\n        \"فرص تحسين محدودة للمترجم\",\n        \"الكثير من السجلات\",\n        \"ترميز ثابت الطول\",\n        \"نقص دعم الذاكرة الافتراضية\"\n      ],\n      correct: 0,\n      explanation: \"خلقت التعليمات المعقدة عمليات ذات مستوى تفصيلي كبير قيدت التحسينات.\"\n    },\n    {\n      question: \"أي تعليمات VAX وفرت الوصول إلى المصفوفات مع التحقق من الحدود؟\",\n      \"خيارات\": [\"MOV\", \"INDEX\", \"BOUNDS\", \"ARRAY\"],\n      correct: 1,\n      explanation: \"تعليمات VAX INDEX كانت مثالاً على دعم لغة عالية المستوى.\"\n    },\n    {\n      question: \"أي خاصية ليست نموذجية لتصميمات RISC؟\",\n      options: [\n        \"أوضاع عنونة متعددة\",\n        \"فك تشفير موحد\",\n        \"تعليمات ثابتة الطول\",\n        \"بنية تحميل/تخزين\"\n      ],\n      correct: 0,\n      explanation: \"تقلل RISC من أوضاع العنونة من أجل البساطة.\"\n    },\n    {\n      question: \"ما الذي حفز بادئات تعليمات x86؟\",\n      options: [\n        \"التوافق مع الإصدارات السابقة\",\n        \"فك تشفير أسرع\",\n        \"سجلات أقل\",\n        \"دعم big-endian\"\n      ],\n      correct: 0,\n      explanation: \"سمحت البادئات بتوسيع ISA مع الحفاظ على التوافق.\"\n    },\n    {\n      question: \"ما الذي دفع تطور ISA وفقًا للفصل؟\",\n      options: [\n        \"قيود المترجم\",\n        \"قيود الذاكرة\",\n        \"احتياجات التخصص\",\n        \"كل ما سبق\"\n      ],\n      correct: 3,\n      explanation: \"كل هذه العوامل أثرت تاريخيًا على تصميم ISA.\"\n    },\n    {\n      question: \"كم عدد البايتات التي يمكن أن تشغلها بادئات تعليمات x86؟\",\n      options: [\"0\", \"1\", \"حتى 4\", \"2 بالضبط\"],\n      correct: 2,\n      explanation: \"يسمح x86 بما يصل إلى أربع بادئات بايت واحد.\"\n    },\n    {\n      question: \"أي تنسيق تعليمات MIPS يحتوي على قيمة فورية 26 بت؟\",\n      options: [\"R-type\", \"I-type\", \"J-type\", \"U-type\"],\n      correct: 2,\n      explanation: \"يستخدم J-type (القفز) قيمًا فورية 26 بت لأهداف العنوان.\"\n    }\n  ],\n  'الفصل 8: البنية الدقيقة ذات الدورة الواحدة': [\n    {\n      question: \"ما هو الغرض الأساسي من ذاكرة التخزين المؤقت؟\",\n      options: [\n        \"لتخزين جميع تعليمات البرنامج بشكل دائم\",\n        \"لتخزين التعليمات النشطة/المستخدمة بشكل متكرر وتسريع المعالجة\",\n        \"لاستبدال الذاكرة الرئيسية بالكامل\",\n        \"لتخزين نتائج العمليات الحسابية فقط\"\n      ],\n      correct: 1,\n      explanation: \"تقوم ذاكرة التخزين المؤقت بتخزين التعليمات النشطة أو المستخدمة بشكل متكرر مؤقتًا لتسريع المعالجة وتقليل الاختناقات بين ذاكرة الوصول العشوائي ووحدة المعالجة المركزية.\"\n    },\n    {\n      question: \"أثناء جزء الجلب من دورة التعليمات، ما هو دور ناقل العنوان؟\",\n      options: [\n        \"ينقل رمز تشغيل التعليمات إلى وحدة المنطق والحساب\",\n        \"ينقل عنوان التعليمات إلى الذاكرة الرئيسية\",\n        \"يخزن نتيجة التعليمات المنفذة\",\n        \"يفك تشفير التعليمات لوحدة التحكم\"\n      ],\n      correct: 1,\n      explanation: \"ينقل ناقل العنوان عنوان الذاكرة للتعليمات المراد جلبها من الذاكرة الرئيسية إلى وحدة المعالجة المركزية.\"\n    },\n    {\n      question: \"أي مما يلي هو عيب لسرعات الساعة الأعلى في وحدات المعالجة المركزية؟\",\n      options: [\n        \"يمكن تنفيذ عدد أقل من التعليمات في الثانية\",\n        \"قد ترتفع درجة حرارة وحدة المعالجة المركزية وتتطلب المزيد من التبريد\",\n        \"تعمل البرامج بشكل أبطأ بسبب زيادة التعقيد\",\n        \"يتم تقليل عرض ناقل البيانات\"\n      ],\n      correct: 1,\n      explanation: \"تزيد سرعات الساعة الأعلى من استهلاك الطاقة وتوليد الحرارة، مما قد يتسبب في ارتفاع درجة الحرارة ويتطلب حلول تبريد إضافية.\"\n    },\n    {\n      question: \"في بنية دقيقة ذات دورة واحدة، كم عدد دورات الساعة التي تستغرقها كل تعليمة للتنفيذ؟\",\n      options: [\n        \"دورة واحدة\",\n        \"دورتين\",\n        \"دورات متغيرة حسب التعليمات\",\n        \"ست دورات (واحدة لكل مرحلة)\"\n      ],\n      correct: 0,\n      explanation: \"في بنية دقيقة ذات دورة واحدة، يتم إكمال جميع مراحل التعليمات (الجلب، فك التشفير، التنفيذ، إلخ) ضمن دورة ساعة واحدة.\"\n    },\n    {\n      question: \"ما الذي يحدد وقت دورة الساعة في بنية دقيقة ذات دورة واحدة؟\",\n      options: [\n        \"أسرع تعليمة\",\n        \"متوسط زمن انتقال التعليمات\",\n        \"أبطأ تعليمة\",\n        \"عدد الوحدات الوظيفية\"\n      ],\n      correct: 2,\n      explanation: \"تحدد أبطأ تعليمة وقت دورة الساعة لأن جميع التعليمات يجب أن تكتمل ضمن دورة واحدة.\"\n    }\n  ],\n  'الفصل 9: البنية الدقيقة متعددة الدورات والخطية': [\n    {\n      question: \"كيف تختلف البنية الدقيقة متعددة الدورات عن تصميم الدورة الواحدة؟\",\n      options: [\n        \"تستغرق التعليمات دائمًا دورات أقل لإكمالها\",\n        \"قد تمتد كل مرحلة من دورة التعليمات على عدة دورات ساعة\",\n        \"تلغي الحاجة إلى وحدة تحكم\",\n        \"تستخدم ناقل بيانات أصغر\"\n      ],\n      correct: 1,\n      explanation: \"في بنية دقيقة متعددة الدورات، يمكن أن تستغرق كل مرحلة (الجلب، فك التشفير، إلخ) عدة دورات ساعة، مما يسمح بأوقات دورة أقصر.\"\n    },\n    {\n      question: \"ما هي الميزة الرئيسية للآلات متعددة الدورات على الآلات ذات الدورة الواحدة؟\",\n      options: [\n        \"تحدد أبطأ تعليمة وقت الدورة\",\n        \"وقت دورة الساعة أقصر لأنه يعتمد على أبطأ مرحلة، وليس التعليمات\",\n        \"لا تتطلب إشارات تحكم\",\n        \"جميع التعليمات تنفذ بالتوازي\"\n      ],\n      correct: 1,\n      explanation: \"تقوم الآلات متعددة الدورات بتقسيم التعليمات إلى مراحل، مما يسمح بتحديد وقت دورة الساعة بواسطة أبطأ مرحلة بدلاً من أبطأ تعليمة.\"\n    },\n    {\n      question: \"أي مكون يولد إشارات التحكم لتنسيق مسار البيانات في معالجة التعليمات؟\",\n      \"خيارات\": [\n        \"ALU\",\n        \"ذاكرة التخزين المؤقت\",\n        \"منطق التحكم\",\n        \"ناقل العنوان\"\n      ],\n      correct: 2,\n      explanation: \"يفك تشفير منطق التحكم التعليمات ويولد إشارات لتوجيه مسار البيانات (مثل ALU، السجلات) حول كيفية معالجة البيانات.\"\n    },\n    {\n      question: \"ماذا يحدث لعداد البرنامج (PC) أثناء مرحلة الجلب؟\",\n      options: [\n        \"يتم إعادة تعيينه إلى الصفر\",\n        \"يتم زيادته ليشير إلى التعليمات التالية\",\n        \"يخزن نتيجة عملية ALU\",\n        \"يحتفظ برمز التشغيل لفك التشفير\"\n      ],\n      correct: 1,\n      explanation: \"بعد جلب التعليمات، يتم زيادة عداد البرنامج ليشير إلى التعليمات التالية في الذاكرة.\"\n    },\n    {\n      question: \"أي مما يلي صحيح حول مرحلة التنفيذ؟\",\n      options: [\n        \"تسترد التعليمات من الذاكرة الرئيسية\",\n        \"تفك تشفير رمز التشغيل إلى إشارات تحكم\",\n        \"تنفذ العملية الفعلية (مثل حساب ALU)\",\n        \"تخزن النتيجة في سجل التعليمات\"\n      ],\n      correct: 2,\n      explanation: \"تنفذ مرحلة التنفيذ العملية المحددة بواسطة التعليمات، مثل العمليات الحسابية في ALU أو نقل البيانات.\"\n    }\n  ],\n  'الفصل 10: مقدمة في البنية الدقيقة': [\n    {\n      question: \"ما هي السمة الرئيسية للبنية الدقيقة ذات الدورة الواحدة؟\",\n      options: [\n        \"تكمل جميع التعليمات التنفيذ في دورة ساعة واحدة\",\n        \"يتم تقسيم التعليمات على عدة دورات\",\n        \"فقط تعليمات الحساب تستخدم دورة واحدة\",\n        \"يستغرق الوصول إلى الذاكرة دورات متغيرة حسب زمن الوصول\"\n      ],\n      correct: 0,\n      explanation: \"في البنية الدقيقة ذات الدورة الواحدة، تكمل كل تعليمة (مثل ALU، تحميل/تخزين) جميع المراحل (الجلب، فك التشفير، التنفيذ، إلخ) ضمن دورة ساعة واحدة.\"\n    },\n    {\n      question: \"أي مكون مسؤول عن الاحتفاظ بعنوان التعليمات الحالية في مسار البيانات ذي الدورة الواحدة؟\",\n      options: [\n        \"ملف السجل\",\n        \"عداد البرنامج (PC)\",\n        \"ALU\",\n        \"ذاكرة البيانات\"\n      ],\n      correct: 1,\n      explanation: \"يخزن عداد البرنامج (PC) عنوان التعليمات الحالية التي يتم تنفيذها ويزداد بمقدار 4 (لـ MIPS) بعد كل جلب.\"\n    },\n    {\n      question: \"ما هو دور وحدة 'تمديد الإشارة' في مسار البيانات؟\",\n      options: [\n        \"لتحويل القيم الفورية ذات 16 بت إلى قيم موقعة 32 بت\",\n        \"لإجراء عمليات حسابية\",\n        \"للاختيار بين سجل أو معاملات فورية\",\n        \"لإدارة عناوين الذاكرة\"\n      ],\n      correct: 0,\n      explanation: \"تقوم وحدة تمديد الإشارة بتوسيع القيم الفورية ذات 16 بت (على سبيل المثال، في تعليمات I-type) إلى 32 بت مع الحفاظ على الإشارة لعمليات حسابية صحيحة.\"\n    },\n    {\n      question: \"أي إشارة تحكم تحدد ما إذا كانت ALU تستخدم قيمة سجل أو قيمة فورية كمعاملها الثاني؟\",\n      options: [\n        \"RegWrite\",\n        \"ALUSrc\",\n        \"MemtoReg\",\n        \"Branch\"\n      ],\n      correct: 1,\n      explanation: \"تختار ALUSrc بين معامل السجل الثاني (على سبيل المثال، لـ R-type) أو قيمة فورية ممتدة الإشارة (على سبيل المثال، لـ ADDI/LW/SW).\"\n    },\n    {\n      question: \"ماذا يحدث أثناء مرحلة 'MEM' لتعليمات LW؟\",\n      options: [\n        \"تحسب ALU عنوان الذاكرة الفعلي\",\n        \"يتم قراءة البيانات من الذاكرة وكتابتها في سجل\",\n        \"يتم جلب التعليمات من الذاكرة\",\n        \"يتم تحديث PC\"\n      ],\n      correct: 1,\n      explanation: \"في مرحلة MEM، يتم الوصول إلى ذاكرة البيانات باستخدام العنوان المحسوب في EX، ويتم كتابة النتيجة لاحقًا إلى سجل في WB.\"\n    },\n    {\n      question: \"أي نوع تعليمات يتطلب إشارة التحكم 'RegDst' لتحديد سجل الوجهة من البتات [15:11]؟\",\n      options: [\n        \"I-type (على سبيل المثال، ADDI)\",\n        \"R-type (على سبيل المثال، ADD)\",\n        \"Load (على سبيل المثال، LW)\",\n        \"Store (على سبيل المثال، SW)\"\n      ],\n      correct: 1,\n      explanation: \"تستخدم تعليمات R-type البتات [15:11] لسجل الوجهة (rd)، بينما تستخدم I-type (على سبيل المثال، ADDI/LW) البتات [20:16] (rt).\"\n    },\n    {\n      question: \"لماذا تصميم الدورة الواحدة غير فعال للتطبيقات الواقعية؟\",\n      options: [\n        \"لا يمكنه التعامل مع تعليمات التفرع\",\n        \"يجب أن تستوعب دورة الساعة أبطأ تعليمة (على سبيل المثال، LW)\",\n        \"يفتقر إلى ملف سجل\",\n        \"وصول الذاكرة غير متزامن\"\n      ],\n      correct: 1,\n      explanation: \"يتم تحديد طول دورة الساعة بواسطة أبطأ تعليمة (مثل LW، التي تستخدم الوصول إلى الذاكرة)، مما يجعل التعليمات الأسرع (مثل ADD) بطيئة بشكل غير ضروري.\"\n    },\n    {\n      question: \"ما هو الغرض من مضاعف 'MemtoReg' في مسار البيانات؟\",\n      options: [\n        \"للاختيار بين نتيجة ALU أو بيانات الذاكرة للكتابة الخلفية إلى السجل\",\n        \"للاختيار بين معاملات السجل\",\n        \"لتمديد القيم الفورية\",\n        \"لحساب أهداف التفرع\"\n      ],\n      correct: 0,\n      explanation: \"تختار MemtoReg ما إذا كانت بيانات الكتابة الخلفية تأتي من نتيجة ALU (على سبيل المثال، لـ ADD) أو الذاكرة (على سبيل المثال، لـ LW).\"\n    }\n  ],\n  \n  'عام 1': [\n    {\n      \"question\": \"مستوى RAID رقم ___ لديه أعلى استهلاك للقرص (disk overhead) بين جميع أنواع RAID.\",\n      \"options\": [\n        \"0\",\n        \"1\",\n        \"3\",\n        \"5\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يقوم RAID 1 (mirroring) بمضاعفة جميع البيانات، مما يعني أنه يتطلب ضعف مساحة القرص لنفس كمية البيانات، وبالتالي فإن لديه أعلى استهلاك للقرص.\"\n    },\n    {\n      \"question\": \"يمكن دمج أو محاكاة (virtualized) مصفوفات الأقراص في ____.\",\n      \"options\": [\n        \"RAID\",\n        \"NAS\",\n        \"SAN\",\n        \"SAS\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"توفر شبكة منطقة التخزين (Storage Area Network - SAN) تخزينًا على مستوى الكتل (block-level storage) وتسمح بدمج ومحاكاة مصفوفات الأقراص عبر خوادم متعددة.\"\n    },\n    {\n      \"question\": \"ما هو الحد الأدنى لعدد الأقراص المطلوبة لـ RAID 1؟ ___.\",\n      \"options\": [\n        \"1\",\n        \"2\",\n        \"4\",\n        \"5\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يتضمن RAID 1 تقنية النسخ المتطابق (mirroring)، مما يعني أن البيانات يتم تكرارها عبر قرصين أو أكثر. ولذلك، يلزم وجود قرصين كحد أدنى.\"\n    },\n    {\n      \"question\": \"تم تصميم الـ ______ لتوفير مجموعة تعليمات قوية ومرنة ضمن قيود كمبيوتر مصغر 16 بت (16-bit minicomputer).\",\n      \"options\": [\n        \"PDP-10\",\n        \"PDP-11\",\n        \"VAX\",\n        \"ARM\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"كان PDP-11 جهاز كمبيوتر مصغر 16 بت مؤثرًا للغاية تم تطويره بواسطة Digital Equipment Corporation (DEC) ومعروف بمجموعة تعليماته المرنة والقوية.\"\n    },\n    {\n      \"question\": \"تجسّر الـ Cache الفجوة في السرعة بين ______ و ______.\",\n      \"options\": [\n        \"RAM و ROM\",\n        \"Processor و RAM\",\n        \"RAM و Secondary memory\",\n        \"None of the mentioned\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"ذاكرة التخزين المؤقت (Cache memory) هي ذاكرة صغيرة وسريعة تخزن البيانات والتعليمات المستخدمة بشكل متكرر، مما يقلل من الوقت الذي يحتاجه المعالج لانتظار البيانات من ذاكرة الوصول العشوائي (RAM) الرئيسية الأبطأ.\"\n    },\n    {\n      \"question\": \"الـ ______ هو جزء الكمبيوتر الذي يقوم بتسلسل وتنفيذ التعليمات.\",\n      \"options\": [\n        \"CPU\",\n        \"memory\",\n        \"bus\",\n        \"input/output devices\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"وحدة المعالجة المركزية (CPU) هي 'عقل' الكمبيوتر، وهي مسؤولة عن جلب التعليمات وفك تشفيرها وتنفيذها، بالإضافة إلى إجراء العمليات الحسابية والمنطقية.\"\n    },\n    {\n      \"question\": \"تسمى الشبكة عالية السرعة ذات الغرض الخاص التي تدمج أنواعًا مختلفة من أجهزة تخزين البيانات في نظام تخزين واحد وتربطها بموارد الحوسبة عبر مؤسسة بأكملها بـ ______.\",\n      \"options\": [\n        \"network-attached storage\",\n        \"storage area network\",\n        \"storage as a service\",\n        \"enterprise data storage solution\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"شبكة منطقة التخزين (Storage Area Network - SAN) هي شبكة مخصصة عالية السرعة توفر الوصول إلى تخزين بيانات موحد على مستوى الكتل (block-level).\"\n    },\n    {\n      \"question\": \"Load/store architecture: تعليمات التشغيل تعمل فقط على ______.\",\n      \"options\": [\n        \"Memory\",\n        \"Register\",\n        \"immediate\",\n        \"register indirect\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"في معماريات load/store (مثل RISC)، تعمل العمليات الحسابية والمنطقية فقط على البيانات الموجودة بالفعل في سجلات المعالج (processor registers). يجب تحميل البيانات صراحةً من الذاكرة إلى السجلات قبل العمليات، وتخزينها مرة أخرى في الذاكرة بعد ذلك.\"\n    },\n    {\n      \"question\": \"يُشار إلى استخدام معالجات متعددة على نفس الشريحة باسم ______ ويوفر إمكانية زيادة الأداء دون زيادة معدل الساعة (clock rate).\",\n      \"options\": [\n        \"multicore\",\n        \"GPU\",\n        \"data channels\",\n        \"MPC\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تدمج المعالجات متعددة النوى (Multicore processors) وحدات معالجة مستقلة متعددة (cores) على شريحة واحدة، مما يسمح بالتنفيذ المتوازي للمهام وتحسين الأداء دون الاعتماد فقط على سرعات ساعة أعلى.\"\n    },\n    {\n      \"question\": \"يُسمى قياس عدد المهام التي يمكن لجهاز الكمبيوتر إنجازها في مقدار معين من الوقت بـ ______.\",\n      \"options\": [\n        \"throughput\",\n        \"application analysis\",\n        \"cycle speed\",\n        \"real-time system\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يشير Throughput إلى المعدل الذي يقوم به النظام بمعالجة البيانات أو إكمال المهام. إنه مقياس لأداء النظام.\"\n    },\n    {\n      \"question\": \"يُستخدم لـ احتجاز التعليمات اليمنى مؤقتًا من كلمة في الذاكرة.\",\n      \"options\": [\n        \"MBR\",\n        \"MAR\",\n        \"IBR\",\n        \"PC\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يُستخدم Instruction Buffer Register (IBR) في بعض المعماريات لاحتجاز التعليمات التالية المراد تنفيذها مؤقتًا، غالبًا عندما يتم جلب التعليمات في أزواج (على سبيل المثال، في أجهزة الكمبيوتر المبكرة مثل جهاز IAS).\"\n    },\n    {\n      \"question\": \"يتكون الكمبيوتر من ______، وخلايا الذاكرة، والتوصيلات البينية بين هذه العناصر.\",\n      \"options\": [\n        \"circuits\",\n        \"CPU\",\n        \"gates\",\n        \"chips\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"يتكون الكمبيوتر أساسًا من البوابات (لمعالجة المنطق)، وخلايا الذاكرة (للتخزين)، والتوصيلات البينية بين هذه العناصر.\"\n    },\n    {\n      \"question\": \"يحدد العنوان في الذاكرة للكلمة المراد كتابتها من أو قراءتها في سجل عنوان الذاكرة. ___.\",\n      \"options\": [\n        \"MBR\",\n        \"MAR\",\n        \"IBR\",\n        \"PC\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يحمل Memory Address Register (MAR) عنوان موقع الذاكرة الذي سيتم الوصول إليه (قراءته منه أو الكتابة إليه).\"\n    },\n    {\n      \"question\": \"______ يدير موارد الكمبيوتر وينسق أداء أجزائه الوظيفية.\",\n      \"options\": [\n        \"Data Movement\",\n        \"Control\",\n        \"Data processing\",\n        \"Data storage\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"وحدة التحكم (جزء من الـ CPU) مسؤولة عن إدارة وتنسيق جميع مكونات نظام الكمبيوتر، وضمان تنفيذ التعليمات بشكل صحيح واستخدام الموارد بكفاءة.\"\n    },\n    {\n      \"question\": \"تُظهر عمليات تحديث كشف الحساب البنكي عمليات تتضمن ______.\",\n      \"options\": [\n        \"Data Movement\",\n        \"Control\",\n        \"Data processing\",\n        \"Data storage\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يتضمن تحديث كشف الحساب البنكي إجراء حسابات (مثل إضافة الودائع، وطرح السحوبات) على البيانات المالية، وهو ما يندرج تحت معالجة البيانات (data processing).\"\n    },\n    {\n      \"question\": \"الأنظمة المدمجة (Embedded Systems) لديها قيود شديدة على الموارد من حيث حجم معالج الذاكرة، والوقت، و ______.\",\n      \"options\": [\n        \"Power consumption\",\n        \"Energy consumption\",\n        \"speed\",\n        \"cost\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تم تصميم الأنظمة المدمجة عادةً لوظائف محددة وغالبًا ما تعمل في بيئات يكون فيها استهلاك الطاقة عاملاً حاسمًا، مثل الأجهزة التي تعمل بالبطارية.\"\n    },\n    {\n      \"question\": \"نقل البيانات من جهاز طرفي أو خط اتصال إلى آخر هو ______.\",\n      \"options\": [\n        \"Data Movement\",\n        \"Control\",\n        \"Data processing\",\n        \"Data storage\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يُشار إلى نقل البيانات بين المكونات المختلفة لنظام الكمبيوتر (مثل من جهاز إدخال إلى الذاكرة، أو من الذاكرة إلى جهاز إخراج) باسم نقل البيانات (data movement).\"\n    },\n    {\n      \"question\": \"______ يتكون من عدد من الأسلاك الموصلة التي تتصل بها جميع المكونات الأخرى.\",\n      \"options\": [\n        \"System bus\",\n        \"memory\",\n        \"CPU\",\n        \"I/O\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"الـ System bus هو مجموعة من الأسلاك المتوازية التي توفر مسار اتصال بين الـ CPU والذاكرة وأجهزة الإدخال/الإخراج.\"\n    },\n    {\n      \"question\": \"إذا كان النظام جهازًا 64 بت (64-bit machine)، فإن طول كل كلمة سيكون ______.\",\n      \"options\": [\n        \"4 bytes\",\n        \"8 bytes\",\n        \"16 bytes\",\n        \"32 bytes\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يعني جهاز 64 بت أن حجم كلمته هو 64 بت. نظرًا لأن 1 بايت = 8 بت، فإن 64 بت تساوي 64/8 = 8 بايت.\"\n    },\n    {\n      \"question\": \"معالجات الـ ______ عرضة لفئة جديدة من هجمات حجب الخدمة (Denial of Service - DoS) لأن نظام الذاكرة يتم مشاركته 'بشكل غير عادل' بين النوى المتعددة (multiple cores).\",\n      \"options\": [\n        \"single-core\",\n        \"multi-core\",\n        \"super scalar\",\n        \"dual core\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"في المعالجات متعددة النوى (multicore processors)، إذا لم يتم إدارة الوصول إلى الذاكرة بشكل عادل بين النوى، يمكن لعملية ضارة على نواة واحدة أن تحتكر الوصول إلى الذاكرة، مما يؤدي إلى حجب الخدمة (denial-of-service) للنوى الأخرى.\"\n    },\n    {\n      \"question\": \"في معظم الأنظمة المعاصرة، تُستخدم القطاعات ذات الطول الثابت (fixed-length sectors)، مع كون ______ بايت هو الحجم العالمي للقطاع تقريبًا.\",\n      \"options\": [\n        \"512\",\n        \"265\",\n        \"128\",\n        \"64\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"512 بايت هو حجم القطاع القياسي التاريخي والذي لا يزال مستخدمًا على نطاق واسع لمحركات الأقراص الصلبة وأجهزة التخزين الأخرى.\"\n    },\n    {\n      \"question\": \"______ هو مثال يطبق ISA متعامد (orthogonal ISA).\",\n      \"options\": [\n        \"VAX\",\n        \"ARM\",\n        \"MIPS\",\n        \"X86\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"غالبًا ما تُعتبر معمارية VAX مثالاً على مجموعة تعليمات متعامدة (orthogonal instruction set architecture)، حيث يمكن استخدام أي وضع عنونة (addressing mode) مع أي تعليمة.\"\n    },\n    {\n      \"question\": \"جهاز الربط البيني لمكون SAN مثل ______.\",\n      \"options\": [\n        \"Storage arrays\",\n        \"switches\",\n        \"management software\",\n        \"cables\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"المفاتيح (switches) (على سبيل المثال، Fibre Channel switches) هي أجهزة ربط بيني رئيسية في شبكة SAN، مما يسمح لعدة خوادم بالاتصال بأجهزة تخزين متعددة.\"\n    },\n    {\n      \"question\": \"تُعبر الـ ______ عن العمليات في شكل جبري موجز باستخدام المتغيرات.\",\n      \"options\": [\n        \"high-level language\",\n        \"opcode\",\n        \"machine language\",\n        \"register\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تستخدم لغات البرمجة عالية المستوى (مثل Python، Java، C++) صيغة أكثر تجريدًا وأقرب إلى اللغة البشرية، مما يسمح للمبرمجين بالتعبير عن العمليات باستخدام المتغيرات والأشكال الجبرية.\"\n    },\n    {\n      \"question\": \"معمارية ARM فقط تعليمات الـ ______ تصل إلى مواقع الذاكرة.\",\n      \"options\": [\n        \"data processing\",\n        \"status register access\",\n        \"load and store\",\n        \"branch\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"ARM هي معمارية RISC، وتلتزم بمبدأ load/store حيث تتفاعل فقط تعليمات load و store الصريحة مع الذاكرة. يتم تنفيذ جميع العمليات الأخرى على السجلات.\"\n    },\n    {\n      \"question\": \"وحدة رأس مكون NAS هي ______.\",\n      \"options\": [\n        \"CPU\",\n        \"NIC\",\n        \"Protocols\",\n        \"SCSI\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تشتمل وحدة الرأس في جهاز التخزين المتصل بالشبكة (Network Attached Storage - NAS) عادةً على بطاقة واجهة الشبكة (NIC) للاتصال بالشبكة وخدمة الملفات.\"\n    },\n    {\n      \"question\": \"______ طبقات متعددة من الذاكرة بين المعالج والذاكرة الرئيسية.\",\n      \"options\": [\n        \"Cache Memory\",\n        \"Controller\",\n        \"RAM\",\n        \"CPU\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"ذاكرة التخزين المؤقت (Cache memory) منظمة في تسلسل هرمي (L1, L2, L3) لتوفير وصول أسرع للبيانات المستخدمة بشكل متكرر، مما يسد فجوة السرعة بين المعالج والذاكرة الرئيسية.\"\n    },\n    {\n      \"question\": \"______ يحتوي على كلمة ليتم تخزينها في الذاكرة أو إرسالها إلى وحدة الإدخال/الإخراج.\",\n      \"options\": [\n        \"Memory buffer register\",\n        \"Memory address register\",\n        \"Instruction register\",\n        \"Instruction buffer register\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يحتوي سجل المخزن المؤقت للذاكرة (Memory Buffer Register - MBR)، المعروف أيضًا باسم سجل بيانات الذاكرة (Memory Data Register - MDR)، مؤقتًا على البيانات التي يتم كتابتها إلى الذاكرة أو قراءتها منها.\"\n    },\n    {\n      \"question\": \"يتم تخزين التعليمات المفككة في ______.\",\n      \"options\": [\n        \"Register\",\n        \"PC\",\n        \"IR\",\n        \"MDR\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"بعد جلب التعليمات وفك تشفيرها بواسطة وحدة التحكم، يتم تخزينها في سجل التعليمات (Instruction Register - IR) للتنفيذ.\"\n    },\n    {\n      \"question\": \"يحتاج المستوى الأعلى فقط إلى معرفة الواجهة للمستوى الأدنى، وليس كيفية تنفيذ المستوى الأدنى يشير إلى ______.\",\n      \"options\": [\n        \"ISA\",\n        \"Microarchitecture\",\n        \"Abstraction\",\n        \"Purpose of computing\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يعني التجريد (Abstraction) في علوم الكمبيوتر إخفاء التفاصيل المعقدة لكيفية عمل شيء ما وكشف الواجهة الضرورية فقط، مما يسمح لمستويات مختلفة من النظام بالتفاعل دون الحاجة إلى فهم التنفيذ الكامل للمستوى الأدنى.\"\n    },\n    {\n      \"question\": \"تباطؤات غير متوقعة في المعالجات متعددة النوى (Multi-core) بسبب ______.\",\n      \"options\": [\n        \"L2 cash\",\n        \"L3 cash\",\n        \"Dram controller\",\n        \"Row buffer\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يلعب متحكم الـ DRAM دورًا حاسمًا في إدارة الوصول إلى الذاكرة للمعالجات متعددة النوى. يمكن أن يؤدي الجدولة غير الفعالة أو غير العادلة بواسطة متحكم الـ DRAM إلى تباطؤات غير متوقعة وتدهور الأداء لبعض النوى.\"\n    },\n    {\n      \"question\": \"يعيد متحكم الـ DRAM ترتيب طلبات التدفقات إلى الصف المفتوح (open row) على حساب الطلبات الأخرى (حتى الأقدم منها) من أجل ______ إنتاجية الـ DRAM.\",\n      \"options\": [\n        \"maximize\",\n        \"minimize\",\n        \"equalize\",\n        \"optimization\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"غالبًا ما تستخدم متحكمات الـ DRAM تقنيات إدارة المخزن المؤقت للصفوف (row buffer management) لزيادة الإنتاجية إلى أقصى حد عن طريق إعطاء الأولوية للوصول إلى الصفوف المفتوحة حاليًا، مما يقلل من وقت الاستجابة ويحسن الأداء العام للذاكرة.\"\n    },\n    {\n      \"question\": \"بنك الـ DRAM غير متاح أثناء التحديث (refresh) يشير إلى ______.\",\n      \"options\": [\n        \"Energy consumption\",\n        \"Performance degradation\",\n        \"QoS/impact\",\n        \"DRAM capacity scaling\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تتطلب ذاكرة الـ DRAM تحديثًا دوريًا للحفاظ على البيانات. خلال دورات التحديث، يكون بنك الـ DRAM غير متاح للقراءة أو الكتابة، مما قد يؤدي إلى تدهور مؤقت في الأداء.\"\n    },\n    {\n      \"question\": \"في حالة طريقة تعليمات العنوان الصفري (Zero-address instruction method)، يتم تخزين المعاملات (operands) في ______.\",\n      \"options\": [\n        \"Registers\",\n        \"Accumulators\",\n        \"Push down stack\",\n        \"Cache\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تعمل مجموعات تعليمات العنوان الصفري (Zero-address instruction sets) على الـ stack. يتم أخذ المعاملات ضمنيًا من أعلى الـ stack، ويتم دفع النتائج مرة أخرى إلى الـ stack.\"\n    },\n    {\n      \"question\": \"وضع العنونة (addressing mode)، حيث تحدد قيمة المعامل (operand value) مباشرة هو ______.\",\n      \"options\": [\n        \"Immediate\",\n        \"Direct\",\n        \"Definite\",\n        \"Relative\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يعني وضع العنونة الفوري (Immediate addressing mode) أن المعامل نفسه يتم تضمينه كجزء من التعليمات، بدلاً من عنوان يمكن العثور على المعامل فيه.\"\n    },\n    {\n      \"question\": \"تعمل ذاكرة الـ Cache بين ______ و ______.\",\n      \"options\": [\n        \"CPU and RAM\",\n        \"RAM and ROM\",\n        \"CPU and Hard Disk\",\n        \"None of these\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تتم وضع ذاكرة الـ Cache هرميًا بين الـ CPU السريع وذاكرة الوصول العشوائي (RAM) الرئيسية الأبطأ لتقليل متوسط وقت الوصول إلى الذاكرة.\"\n    },\n    {\n      \"question\": \"الـ CISC يرمز إلى ______.\",\n      \"options\": [\n        \"Computer Instruction Set Compliment\",\n        \"Complete Instruction Set Compliment\",\n        \"Computer Indexed Set Components\",\n        \"Complex Instruction Set Computer\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"CISC ترمز إلى Complex Instruction Set Computer (كمبيوتر مجموعة التعليمات المعقدة)، وتتميز بمجموعة كبيرة ومتنوعة من التعليمات، بعضها يمكنه تنفيذ عمليات معقدة في تعليمة واحدة.\"\n    },\n    {\n      \"question\": \"معمارية الكمبيوتر التي تهدف إلى تقليل وقت تنفيذ التعليمات هي ______.\",\n      \"options\": [\n        \"CISC\",\n        \"RISC\",\n        \"ISA\",\n        \"ANNA\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تهدف معماريات RISC (Reduced Instruction Set Computer) إلى التنفيذ الأسرع باستخدام مجموعة أصغر وأبسط وأكثر تحسينًا من التعليمات، غالبًا ما يتم تنفيذها في دورة ساعة واحدة.\"\n    },\n    {\n      \"question\": \"تم تطوير كل من معماريات CISC و RISC لتقليل الـ ______.\",\n      \"options\": [\n        \"Cost\",\n        \"Time delay\",\n        \"Semantic gap\",\n        \"All of the mentioned\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تشير الفجوة الدلالية (semantic gap) إلى الفرق في القوة التعبيرية بين لغات البرمجة عالية المستوى ولغة الآلة الأساسية. يهدف كل من CISC و RISC إلى سد هذه الفجوة، وإن كان ذلك من خلال مقاربات مختلفة.\"\n    },\n    {\n      \"question\": \"في معمارية CISC، يتم تخزين معظم التعليمات المعقدة في ______.\",\n      \"options\": [\n        \"Register\",\n        \"Diodes\",\n        \"CMOS\",\n        \"Transistors\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"يتم تنفيذ التعليمات المعقدة في معماريات CISC باستخدام microcode، والذي يتم تخزينه عادةً في ذاكرة التحكم داخل وحدة التحكم في الـ CPU، ويتكون من الترانزستورات.\"\n    },\n    {\n      \"question\": \"أي من المعماريات هي الأكثر كفاءة في استهلاك الطاقة؟ ______.\",\n      \"options\": [\n        \"CISC\",\n        \"RISC\",\n        \"ISA\",\n        \"IANA\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تميل معماريات RISC، ذات مجموعات التعليمات الأبسط، إلى أن تكون أكثر كفاءة في استهلاك الطاقة نظرًا لمتطلبات الأجهزة الأقل تعقيدًا واستخدام عدد أقل من الترانزستورات في تصميم الـ CPU.\"\n    },\n    {\n      \"question\": \"إنتاجية المعالج الفائق التوازي (super scalar processor) هي ______.\",\n      \"options\": [\n        \"less than 1\",\n        \"1\",\n        \"more than 1\",\n        \"not known\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يمكن للمعالج الفائق التوازي (superscalar processor) تنفيذ أكثر من تعليمة واحدة في دورة ساعة واحدة عن طريق استخدام وحدات تنفيذ متعددة بالتوازي، وبالتالي فإن لديه إنتاجية أكبر من 1.\"\n    },\n    {\n      \"question\": \"عندما يقوم المعالج بتنفيذ تعليمات متعددة في وقت واحد، يُقال إنه يستخدم ______.\",\n      \"options\": [\n        \"Single issue\",\n        \"Multiplicity\",\n        \"Visualization\",\n        \"Multiple issues\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"يشير Multiple issues إلى قدرة المعالج على جلب وتنفيذ تعليمات متعددة في وقت واحد في دورة ساعة واحدة، وهي سمة من سمات معماريات superscalar و VLIW.\"\n    },\n    {\n      \"question\": \"يلعب الـ ______ دورًا حيويًا جدًا في حالة المعالجات فائقة التوازي (super scalar processors).\",\n      \"options\": [\n        \"Compilers\",\n        \"Motherboard\",\n        \"Memory\",\n        \"Peripherals\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تعتبر المترجمات (Compilers) حاسمة بالنسبة للمعالجات فائقة التوازي لأنها تحسن تدفق التعليمات لتحديد التعليمات المستقلة التي يمكن تنفيذها بالتوازي، مما يستغل وحدات التنفيذ المتعددة بالكامل.\"\n    },\n    {\n      \"question\": \"الكمبيوتر المنظم على أساس الـ Stack لديه تعليمات بعنوان ______.\",\n      \"options\": [\n        \"3\",\n        \"2\",\n        \"1\",\n        \"0\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تستخدم أجهزة الكمبيوتر المنظمة على أساس الـ Stack تعليمات ذات عنوان صفري (zero-address instructions) لأن المعاملات يتم إخراجها ضمنيًا من أعلى الـ Stack، ويتم دفع النتائج مرة أخرى إلى الـ Stack.\"\n    },\n    {\n      \"question\": \"يتم توصيل محرك القرص بالنظام باستخدام الـ ______.\",\n      \"options\": [\n        \"PCI bus\",\n        \"SCSI bus\",\n        \"HDMI\",\n        \"ISA\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"SCSI (Small Computer System Interface) هو معيار لربط ونقل البيانات بين أجهزة الكمبيوتر والأجهزة الطرفية، بما في ذلك محركات الأقراص. على الرغم من وجود ناقلات أخرى، إلا أن SCSI كان يستخدم على نطاق واسع لهذا الغرض.\"\n    },\n    {\n      \"question\": \"ARM يرمز إلى ______.\",\n      \"options\": [\n        \"Advanced Rate Machines\",\n        \"Advanced RISC Machines\",\n        \"Artificial Running Machines\",\n        \"Aviary Running Machines\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"ARM تعني Advanced RISC Machines، مما يعكس أصلها كمعمارية RISC (Reduced Instruction Set Computer).\"\n    },\n    {\n      \"question\": \"الأهمية الرئيسية لمعالجات ARM الدقيقة هي توفير التشغيل بـ ______.\",\n      \"options\": [\n        \"Low cost and low power consumption\",\n        \"Higher degree of multi-tasking\",\n        \"Lower error or glitches\",\n        \"Efficient memory management\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تشتهر معالجات ARM على نطاق واسع بكفاءتها، مما يتيح تكلفة منخفضة واستهلاك طاقة منخفض، مما يجعلها مثالية للأجهزة المحمولة والمدمجة.\"\n    },\n    {\n      \"question\": \"تم تصميم معالجات ARM في الأساس لـ ______.\",\n      \"options\": [\n        \"Main frame systems\",\n        \"Distributed systems\",\n        \"Mobile systems\",\n        \"Super computers\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تم تصميم معالجات ARM في البداية للأنظمة المحمولة والمدمجة، حيث تعتبر كفاءة الطاقة وصغر الحجم أمرًا بالغ الأهمية.\"\n    },\n    {\n      \"question\": \"في ARM، يتم تنفيذ الـ PC باستخدام ______.\",\n      \"options\": [\n        \"Caches\",\n        \"Heaps\",\n        \"General purpose register\",\n        \"Stack\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"في معمارية ARM، عادة ما يكون Program Counter (PC) أحد السجلات ذات الأغراض العامة (على وجه التحديد R15)، مما يسمح بالتعامل والعنونة بكفاءة.\"\n    },\n    {\n      \"question\": \"التعليمات، ADD R1, R2, R3 يتم فك تشفيرها على أنها ______.\",\n      \"options\": [\n        \"R1<-[R1]+[R2]+[R3]\",\n        \"R3<-[R1]+[R2]\",\n        \"R3<-[R1]+[R2]+[R3]\",\n        \"R1<-[R2]+[R3]\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"في لغة تجميع ARM (والعديد من المعماريات الأخرى)، تأخذ تعليمة `ADD` عادة ثلاثة معاملات: سجل الوجهة، سجل المصدر الأول، وسجل المصدر الثاني. لذا، `ADD R1, R2, R3` تعني `R1 = R2 + R3`.\"\n    },\n    {\n      \"question\": \"______ يحول البرامج المكتوبة بلغة التجميع إلى تعليمات الآلة.\",\n      \"options\": [\n        \"Machine compiler\",\n        \"Interpreter\",\n        \"Assembler\",\n        \"Converter\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"الـ Assembler هو برنامج يترجم كود لغة التجميع إلى كود الآلة الذي يمكن لمعالج الكمبيوتر تنفيذه.\"\n    },\n    {\n      \"question\": \"التعليمات مثل MOV أو ADD تسمى ______.\",\n      \"options\": [\n        \"OP-Code\",\n        \"Operators\",\n        \"Commands\",\n        \"Operand\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"MOV (move) و ADD (add) هي أمثلة على Operation Codes (Opcodes)، والتي تحدد العملية المراد تنفيذها بواسطة التعليمات.\"\n    },\n    {\n      \"question\": \"برنامج المصدر (source program) عادة ما يكون في ______.\",\n      \"options\": [\n        \"Assembly Language\",\n        \"Machine Level Language\",\n        \"High-level language\",\n        \"Natural language\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"عادة ما يكتب المبرمجون برامج المصدر بلغات عالية المستوى، والتي تكون أكثر قابلية للقراءة البشرية وأكثر تجريدًا من لغة التجميع أو لغة الآلة.\"\n    },\n    {\n      \"question\": \"ما الذي يستخدم لزيادة الحجم الظاهري للذاكرة الفعلية؟\",\n      \"options\": [\n        \"Disks\",\n        \"Hard-disk\",\n        \"Virtual memory\",\n        \"Secondary memory\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"الذاكرة الافتراضية (Virtual memory) هي تقنية لإدارة الذاكرة تسمح لنظام التشغيل بالتعويض عن نقص الذاكرة الفعلية عن طريق نقل البيانات مؤقتًا من ذاكرة الوصول العشوائي (RAM) إلى تخزين القرص.\"\n    },\n    {\n      \"question\": \"أثناء تنفيذ التعليمات، تُقرأ التعليمات في ______ في المعالج.\",\n      \"options\": [\n        \"Memory buffer register (MBR)\",\n        \"Address register (AD)\",\n        \"Instruction register (IR)\",\n        \"Index register (IR)\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"بعد الجلب، يتم تحميل التعليمات إلى سجل التعليمات (Instruction Register - IR) داخل الـ CPU لفك تشفيرها وتنفيذها.\"\n    },\n    {\n      \"question\": \"أي برنامج كمبيوتر يستخدم لتحويل البرنامج بأكمله إلى لغة الآلة في وقت واحد؟\",\n      \"options\": [\n        \"Simulator\",\n        \"Compiler\",\n        \"Interpreter\",\n        \"Commander\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يقوم الـ Compiler بترجمة برنامج مصدر عالي المستوى بأكمله إلى كود الآلة قبل التنفيذ. بينما يقوم الـ Interpreter بالترجمة والتنفيذ سطرًا بسطر.\"\n    },\n    {\n      \"question\": \"تستخدم أجهزة الإدخال ______ لتخزين البيانات المستلمة.\",\n      \"options\": [\n        \"Primary Memory\",\n        \"Secondary Memory\",\n        \"Buffer\",\n        \"External Memory\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"غالبًا ما تستخدم أجهزة الإدخال المخازن المؤقتة (buffers) (مناطق تخزين مؤقتة) للاحتفاظ بالبيانات قبل معالجتها أو نقلها إلى الذاكرة الرئيسية، لإدارة فروق السرعة بين جهاز الإدخال والـ CPU.\"\n    },\n    {\n      \"question\": \"في معمارية RISC، يقتصر الوصول إلى الذاكرة على التعليمات: ______.\",\n      \"options\": [\n        \"MOV and IMP\",\n        \"ST and LD\",\n        \"PUSH and POP\",\n        \"CALL and RET\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"في RISC، يقتصر الوصول إلى الذاكرة على تعليمات load (LD) و store (ST) الصريحة. يتم تنفيذ جميع العمليات الأخرى على السجلات.\"\n    },\n    {\n      \"question\": \"معالجان A و B لهما ترددات ساعة 700 ميجاهرتز و 900 ميجاهرتز على التوالي. افترض أن A يمكنه تنفيذ تعليمة بمتوسط 3 خطوات وأن B يمكنه التنفيذ بمتوسط 5 خطوات. لتنفيذ نفس التعليمات، أي المعالجين أسرع؟\",\n      \"options\": [\n        \"A\",\n        \"B\",\n        \"Both take the same time\",\n        \"Insufficient information\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"لتحديد الأسرع، نحتاج إلى حساب الوقت لكل تعليمة لكل منهما: المعالج A: (1 / 700 ميجاهرتز) * 3 خطوات = 3 / 700 ميكروثانية ≈ 0.00428 ميكروثانية. المعالج B: (1 / 900 ميجاهرتز) * 5 خطوات = 5 / 900 ميكروثانية ≈ 0.00555 ميكروثانية. المعالج A يستغرق وقتًا أقل لكل تعليمة، لذا A أسرع.\"\n    },\n    {\n      \"question\": \"تُستخدم صيغة الـ ______ عادة لتخزين البيانات.\",\n      \"options\": [\n        \"BCD\",\n        \"Decimal\",\n        \"Hexadecimal\",\n        \"Octal\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"BCD (Binary-Coded Decimal) هي صيغة شائعة تُستخدم لتخزين الأرقام العشرية في شكل ثنائي، خاصة في التطبيقات التي تكون فيها الحسابات العشرية الدقيقة حاسمة.\"\n    }\n  ],\n\n  \"عام 2\": [\n    {\n      \"question\": \"تستخدم متحكمات الـ DRAM بشكل شائع سياسة الجدولة (FR-FCFS).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تستخدم متحكمات الـ DRAM عادةً سياسة الجدولة FR-FCFS (First-Ready, First-Come-First-Serve) لتحسين الوصول إلى الذاكرة عن طريق إعطاء الأولوية للطلبات على الصفوف المفتوحة بالفعل.\"\n    },\n    {\n      \"question\": \"الـ Processor هو مكون الكمبيوتر الذي يفسر التعليمات وينفذها.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"المعالج (CPU) هو المكون الأساسي المسؤول عن جلب التعليمات وفك تشفيرها وتنفيذها في نظام الكمبيوتر.\"\n    },\n    {\n      \"question\": \"يتضمن Alpha ISA نوع بيانات قائمة مزدوجة الترابط (doubly linked list).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"لا يتضمن Alpha ISA (Instruction Set Architecture) بشكل أساسي نوع بيانات قائمة مزدوجة الترابط؛ فهو يوفر تعليمات أساسية لمعالجة البيانات، ولكن يتم تنفيذ هياكل البيانات المعقدة في الـ software.\"\n    },\n    {\n      \"question\": \"الـ CPU interconnection هي آلية توفر الاتصال بين الـ CPU، الذاكرة الرئيسية (main memory)، والـ I/O.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تتيح وصلات الـ CPU البينية (مثل الـ buses أو الروابط من نقطة إلى نقطة) الاتصال بين الـ CPU والذاكرة وأجهزة الإدخال/الإخراج لنقل البيانات وإشارات التحكم.\"\n    },\n    {\n      \"question\": \"تحتاج خلايا الـ DRAM إلى التحديث (refresh) لأن القراءة تغير مستوى الجهد للمكثف في الخلية وتتسرب التيارات من المكثفات.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تخزن خلايا الـ DRAM البيانات كشحنة في المكثفات، والتي تتسرب منها الشحنة بمرور الوقت. يؤدي التحديث إلى استعادة الشحنة للحفاظ على سلامة البيانات.\"\n    },\n    {\n      \"question\": \"التنبؤ بالـ Branch العالمي ذو المستويين (Two-level global branch prediction) هو Microarchitecture.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"التنبؤ بالـ Branch ذو المستويين هو تقنية Microarchitectural تُستخدم في الـ CPUs لتحسين دقة التنبؤ بالـ Branch عن طريق تتبع سلوك الـ Branch السابق.\"\n    },\n    {\n      \"question\": \"متحكمات الـ DRAM مصممة لتقليل إنتاجية بيانات الـ DRAM.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تم تصميم متحكمات الـ DRAM لـ زيادة الإنتاجية إلى أقصى حد عن طريق إعادة ترتيب الطلبات (على سبيل المثال، FR-FCFS) لتقليل زمن الوصول وتحسين الكفاءة.\"\n    },\n    {\n      \"question\": \"الأنظمة المدمجة بعمق (Deeply Embedded Systems) غير قابلة للبرمجة بمجرد حرق منطق البرنامج للجهاز في الـ ROM.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تستخدم العديد من الأنظمة المدمجة بعمق ROM أو ذاكرة فلاش للـ firmware، مما يجعلها غير قابلة للبرمجة بعد النشر ما لم تكن مصممة للتحديثات.\"\n    },\n    {\n      \"question\": \"يتقدم Program counter بالتسلسل باستثناء تعليمات نقل التحكم (control transfer instructions).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يزيد عداد البرنامج (PC) بالتسلسل للتنفيذ الخطي ولكنه يقفز إلى عناوين جديدة لـ branches، أو jumps، أو interrupts.\"\n    },\n    {\n      \"question\": \"ISA تتغير ببطء أكبر من Microarchitecture.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"عادة ما تكون Instruction Set Architecture (ISA) مستقرة من أجل التوافقية، بينما تتطور Microarchitecture بشكل أسرع لتحسين الأداء (على سبيل المثال، pipelining، caching).\"\n    },\n    {\n      \"question\": \"نوع تعيين الذاكرة المستخدم في معالجات Intel هو Little Endian.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تستخدم معالجات Intel x86 ترتيب البايت Little Endian، حيث يتم تخزين البايت الأقل أهمية في أدنى عنوان للذاكرة.\"\n    },\n    {\n      \"question\": \"RAID 5 يطبق تجزئة القرص (disk striping) مع محرك parity مخصص.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يستخدم RAID 5 parity موزعًا عبر جميع الأقراص، وليس محرك parity مخصصًا (وهو ما يميز RAID 3/4).\"\n    },\n    {\n      \"question\": \"مستوى RAID 1 لا يوفر أي Redundancy على الإطلاق.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يوفر RAID 1 (mirroring) redundancy كاملة عن طريق مضاعفة البيانات على قرصين أو أكثر.\"\n    },\n    {\n      \"question\": \"أثناء نقل البيانات بين المعالج والذاكرة نستخدم الـ Register.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تحتفظ الـ Registers (مثل MAR، MBR) بالبيانات مؤقتًا أثناء عمليات النقل بين الـ CPU والذاكرة.\"\n    },\n    {\n      \"question\": \"الذاكرة والـ Registers هي أنواع من المواقع التي يمكنها الاحتفاظ بالـ operands المصدر والوجهة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يمكن لكل من عناوين الذاكرة والـ registers أن تعمل كـ operands في التعليمات (على سبيل المثال، ADD [MEM], R1).\"\n    },\n    {\n      \"question\": \"ARM ISA تستخدم وضع عنونة Load/Store architecture.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يستخدم ARM معمارية Load/Store حيث لا تصل إلى الذاكرة سوى تعليمات Load/Store، بينما تعمل التعليمات الأخرى على الـ registers.\"\n    },\n    {\n      \"question\": \"SAN يسمح للعديد من الـ clients بالوصول إلى الملفات في نفس الوقت بأداء عالٍ جدًا.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تم تصميم Storage Area Networks (SANs) لتوفير أداء عالٍ والوصول المتزامن إلى تخزين الـ block-level بواسطة العديد من الـ clients.\"\n    },\n    {\n      \"question\": \"Alpha ISA SCAN opcode يعمل على سلاسل الأحرف (character strings)؛ PUSH\\\\POP.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"لا يحتوي Alpha ISA على SCAN opcode لعمليات السلاسل؛ PUSH/POP هي عمليات stack لا علاقة لها بمسح السلاسل.\"\n    },\n    {\n      \"question\": \"Orthogonal ISA تشير إلى أنه يمكن استخدام جميع أوضاع العنونة (addressing modes) مع أنواع التعليمات.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"Orthogonal ISA تعني أنه يمكن استخدام أوضاع العنونة بشكل موحد عبر أنواع التعليمات المختلفة، مما يوفر مرونة في البرمجة.\"\n    },\n    {\n      \"question\": \"من المحتمل أن يتم تنفيذ العديد من التعليمات في نفس الوقت بترتيب تدفق التحكم (control flow order).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"في معالجات الـ superscalar، يمكن تنفيذ تعليمات متعددة في وقت واحد مع الحفاظ على تدفق التحكم الصحيح.\"\n    },\n    {\n      \"question\": \"في ترتيب تدفق البيانات (dataflow order)، تحدد كل تعليمة 'من' يجب أن يتلقى النتيجة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تنفذ معماريات تدفق البيانات (dataflow architectures) التعليمات بناءً على توفر الـ operand، مع توجيه النتائج إلى التعليمات التابعة.\"\n    },\n    {\n      \"question\": \"مستويات RAID من 4 إلى 6 تستخدم تقنية الوصول الافتراضي (virtual access) التي تسمح بتلبية طلبات الإدخال/الإخراج المنفصلة بشكل متوازي.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تستخدم RAID 4-6 الـ striping مع parity، وليس الوصول الافتراضي. يتم تمكين I/O المتوازي بواسطة الـ striping ولكنه مقيد بحسابات الـ parity.\"\n    },\n    {\n      \"question\": \"لا يمكن للمبرمج الوصول إلى الـ pipeline registers مباشرة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"الـ pipeline registers هي مكونات داخلية للمعالج تستخدم لتنظيم التعليمات وليست مرئية للمبرمجين من الناحية المعمارية.\"\n    },\n    {\n      \"question\": \"واجهات بين الكمبيوتر والأجهزة الطرفية (peripherals) هي مثال على سمة تنظيمية (organizational attribute).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"واجهات الإدخال/الإخراج (I/O interfaces) هي سمات تنظيمية حيث أنها تفاصيل تنفيذ الأجهزة الشفافة لـ ISA.\"\n    },\n    {\n      \"question\": \"بنية الكمبيوتر ووظائفه، في جوهرها، بسيطة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"بينما قد تكون المبادئ الأساسية بسيطة، فإن أنظمة الكمبيوتر الحديثة معقدة للغاية في بنيتها وعملها.\"\n    },\n    {\n      \"question\": \"عندما يتم نقل البيانات لمسافات أطول، إلى أو من جهاز بعيد، تُعرف العملية باسم نقل البيانات (data transport).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يشير نقل البيانات (data transport) إلى نقل البيانات عبر مسافات أطول، ويتضمن عادة بروتوكولات الشبكة والأجهزة المتخصصة.\"\n    },\n    {\n      \"question\": \"ميزة SAN هي عدم وجود قيود على المسافة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"توجد قيود عملية على مسافة شبكات SAN بسبب زمن الاستجابة ومتطلبات البروتوكول، على الرغم من أن تقنيات مثل FCIP يمكن أن توسع هذا.\"\n    },\n    {\n      \"question\": \"RAID يوفر تحمل الأخطاء (fault tolerance) للبيانات والتطبيقات المشتركة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"توفر RAID (باستثناء RAID 0) تحمل الأخطاء من خلال التكرار (redundancy)، مما يحمي من أعطال القرص.\"\n    },\n    {\n      \"question\": \"يمكن إنتاج العديد من الـ Transistors في نفس الوقت على شريحة واحدة من الـ silicon.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يصنع تصنيع أشباه الموصلات العديد من الترانزستورات في وقت واحد من خلال عمليات الطباعة الضوئية على رقائق الـ silicon.\"\n    },\n    {\n      \"question\": \"المعالج المخصص (Dedicated processor) يعرف بقدرة المعالج على تنفيذ أنظمة تشغيل معقدة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"المعالجات المخصصة متخصصة لمهام محددة، وغالبًا لا تقوم بتشغيل أنظمة تشغيل كاملة. المعالجات ذات الأغراض العامة هي التي تنفذ أنظمة تشغيل معقدة.\"\n    },\n    {\n      \"question\": \"تستخدم الأنظمة المدمجة بعمق (Deeply Embedded Systems) microcontroller بدلاً من microprocessor.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تستخدم الأنظمة المدمجة بعمق عادةً microcontrollers (MCUs) التي تدمج الـ CPU والذاكرة والـ I/O على شريحة واحدة.\"\n    },\n    {\n      \"question\": \"تنزيل الإنترنت على القرص (Internet download to disk) هو مثال على المعالجة من/إلى التخزين.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يتضمن تنزيل الملفات معالجة بيانات الشبكة وتخزينها على القرص، مما يمثل عمليات إدخال/إخراج التنزيل من الإنترنت إلى القرص هو عملية نقل بيانات، وليس مهمة معالجة.\"\n    },\n    {\n      \"question\": \"تحديث كشف الحساب البنكي هو مثال على المعالجة من التخزين إلى الـ I/O.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يتضمن تحديث كشف الحساب البنكي بشكل أساسي معالجة البيانات المخزنة (من التخزين إلى الـ CPU)، وليس بالضرورة عمليات I/O.\"\n    },\n    {\n      \"question\": \"لاحظ مور أن عدد الـ transistors التي يمكن وضعها على شريحة واحدة يتضاعف كل عام.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"نصت ملاحظة مور الأصلية عام 1965 على أن عدد الـ transistors يتضاعف سنويًا (تم تعديله لاحقًا إلى حوالي 18-24 شهرًا).\"\n    },\n    {\n      \"question\": \"انخفاض تكلفة منطق الكمبيوتر ودوائر الذاكرة بمعدل كبير هو من نتائج قانون مور (Moore's law).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"دفع قانون مور إلى تخفيض التكاليف من خلال التوسع، مما جعل الـ transistors أرخص وأكثر عددًا بمرور الوقت.\"\n    },\n    {\n      \"question\": \"يمكن تقييم معالج حديث عن طريق إجراء تطبيق عملي على مستوى RTL و C.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يتضمن تقييم المعالج التحقق من تصميم RTL (Register Transfer Level) ونمذجة الأداء في C/HLS.\"\n    },\n    {\n      \"question\": \"وحدة floating-point التي تستخدم قيم floating-point واسعة لدقة إضافية هي Microarchitecture.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تصميم FPU (على سبيل المثال، 64 بت مقابل 128 بت) هو خيار microarchitectural يؤثر على الدقة والأداء.\"\n    },\n    {\n      \"question\": \"تنفيذ التعليمات المشروطة (Predicated instruction execution) هو ISA.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تنفيذ التعليمات المشروطة (Predicated instruction execution) هو ميزة تُعرف على مستوى بنية مجموعة التعليمات (ISA) للسماح بالتنفيذ الشرطي بدون استخدام الفروع.\"\n    },\n    {\n      \"question\": \"يستغرق الوصول إلى الذاكرة المتعارض مع الصف (row-conflict memory access) وقتًا أطول بكثير من الوصول إلى الصف المتاح (row-hit access).\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تتطلب تعارضات الصفوف في الـ DRAM إعادة شحن وتنشيط الصفوف، مما يضيف زمن استجابة يتراوح بين 30-40 نانوثانية مقارنة بـ row hits (~15 نانوثانية).\"\n    },\n    {\n      \"question\": \"لا تدعم معالجات ARM الـ Byte addressability.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تدعم معالجات ARM الذاكرة القابلة للعنونة بالبايت من خلال تعليمات تحميل/تخزين البايت (مثل LDRB/STRB).\"\n    },\n    {\n      \"question\": \"عيب فك التشفير غير الموحد (non-uniform decode) هو أنه يقيد تنسيق التعليمات.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n    },\n    {\n      \"question\": \"معالج RISC لديه تصميم أكثر تعقيدًا من CISC.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"عادة ما تكون تصاميم RISC أبسط بسبب التعليمات الموحدة، بينما تحتوي معالجات CISC على فك تشفير معقد لتعليمات ذات طول متغير.\"\n    },\n    {\n      \"question\": \"العنونة المباشرة (Immediate addressing) تنقل الـ operand في العنوان في A6 إلى سجلات البيانات 5.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تستخدم العنونة المباشرة قيم الـ operand المضمنة في التعليمات، وليس عناوين الذاكرة (هذا يصف العنونة المباشرة).\"\n    },\n    {\n      \"question\": \"يعتبر المعالج 'Super Scalar' الحديث الذي يمكنه تنفيذ تعليمات أو أكثر في وقت واحد معالجًا أحادي النواة.\",\n      \"options\": [\n        \"صحيح\",\n        \"خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يشير الـ Superscalar إلى التنفيذ المتوازي داخل نواة واحدة. Multi-core يعني وجود وحدات معالجة مركزية متعددة على شريحة واحدة.\"\n    }\n  ],\n\n  \"عام 3\": [\n    {\n      \"question\": \"إن بنية الكمبيوتر وطريقة عمله بسيطان في جوهرهما.\",\n      \"options\": [\n        \"أ) صح\",\n        \"ب) خطأ\"\n      ],\n      \"correct\": 0,\n    },\n    {\n      \"question\": \"يجب أن يكون الكمبيوتر قادرًا على معالجة البيانات وتخزينها ونقلها والتحكم فيها.\",\n      \"options\": [\n        \"أ) صح\",\n        \"ب) خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"هذه الوظائف الأربع (المعالجة والتخزين ونقل البيانات والتحكم) أساسية لجميع أنظمة الكمبيوتر.\"\n    },\n    {\n      \"question\": \"تتغير تقنية الكمبيوتر بوتيرة ______.\",\n      \"options\": [\n        \"أ) بطيئة\",\n        \"ب) بطيئة إلى متوسطة\",\n        \"ج) سريعة\",\n        \"د) غير موجودة\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تتبع التطورات في الحوسبة اتجاهات أسية مثل قانون مور، مما يجعل التغيير التكنولوجي سريعًا للغاية.\"\n    },\n    {\n      \"question\": \"تشير 'هندسة الكمبيوتر' إلى تلك السمات التي لها تأثير مباشر على التنفيذ المنطقي للبرنامج.\",\n      \"options\": [\n        \"أ) التنظيم\",\n        \"ب) التفاصيل\",\n        \"ج) التصميم\",\n        \"د) الهندسة المعمارية\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تحدد هندسة الكمبيوتر الواجهة المنطقية المرئية للمبرمجين (مثل مجموعة التعليمات وأنماط العنونة).\"\n    },\n    {\n      \"question\": \"تشمل السمات المعمارية ______.\",\n      \"options\": [\n        \"أ) آليات الإدخال/الإخراج\",\n        \"ب) إشارات التحكم\",\n        \"أ) آليات الإدخال/الإخراج\",\n        \"د) تقنية الذاكرة المستخدمة\"\n      ],\n      \"correct\": 2\n    },\n    {\n      \"question\": \"تشمل السمات ______ تفاصيل الأجهزة الشفافة للمبرمج.\",\n      \"options\": [\n        \"أ) الواجهة\",\n        \"ب) التنظيمية\",\n        \"ج) الذاكرة\",\n        \"د) المعمارية\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تعتبر السمات التنظيمية (مثل عمق خط الأنابيب وحجم ذاكرة التخزين المؤقت) تحسينات للأجهزة غير مرئية للبرامج.\"\n    },\n    {\n      \"question\": \"إن مسألة تصميم ______ ما إذا كان الكمبيوتر سيحتوي على تعليمة ضرب أم لا.\",\n      \"options\": [\n        \"أ) معمارية\",\n        \"ب) ذاكرة\",\n        \"ج) أولية\",\n        \"د) تنظيمية\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يعد تضمين تعليمات محددة (مثل الضرب) قرارًا معماريًا يؤثر على مجموعة التعليمات (ISA).\"\n    },\n    {\n      \"question\": \"إن مسألة ______ ما إذا كانت تعليمة الضرب ستُنفذ بواسطة وحدة ضرب خاصة أو بواسطة آلية تستخدم وحدة الجمع في النظام بشكل متكرر.\",\n      \"options\": [\n        \"أ) معمارية\",\n        \"ب) ذاكرة\",\n        \"ج) ميكانيكية\",\n        \"د) تنظيمية\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تعد خيارات التنفيذ (مثل مضاعف مخصص مقابل الجمع التكراري) قرارات تنظيمية/متعلقة بالأجهزة.\"\n    },\n    {\n      \"question\": \"النظام ______ هو مجموعة من الأنظمة الفرعية المترابطة.\",\n      \"options\": [\n        \"أ) ثانوي\",\n        \"ب) هرمي\",\n        \"ج) معقد\",\n        \"د) وظيفي\"\n      ],\n      \"correct\": 1\n    },\n    {\n      \"question\": \"يشار إلى جهاز الإدخال/الإخراج باسم ______.\",\n      \"options\": [\n        \"أ) وحدة المعالجة المركزية\",\n        \"ب) جهاز التحكم\",\n        \"ج) طرفي\",\n        \"د) سجل\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تعتبر أجهزة الإدخال/الإخراج (لوحات المفاتيح، الطابعات، إلخ) أجهزة طرفية توسع وظائف الكمبيوتر.\"\n    },\n    {\n      \"question\": \"عند نقل البيانات عبر مسافات أطول، إلى أو من جهاز بعيد، تُعرف العملية باسم ______.\",\n      \"options\": [\n        \"أ) اتصالات البيانات\",\n        \"ب) التسجيل\",\n        \"ج) الهيكلة\",\n        \"د) نقل البيانات\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تشير اتصالات البيانات على وجه التحديد إلى عملية نقل البيانات عبر مسافات طويلة بين الأجهزة أو الأنظمة البعيدة.\"\n    },\n    {\n      \"question\": \"يخزن ______ البيانات.\",\n      \"options\": [\n        \"أ) ناقل النظام\",\n        \"ب) الإدخال/الإخراج\",\n        \"ج) الذاكرة الرئيسية\",\n        \"د) وحدة التحكم\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"الذاكرة الرئيسية (RAM) هي التخزين الأساسي المتطاير للبيانات والتعليمات أثناء التنفيذ.\"\n    },\n    {\n      \"question\": \"ينقل ______ البيانات بين الكمبيوتر وبيئته الخارجية.\",\n      \"options\": [\n        \"أ) نقل البيانات\",\n        \"ب) الإدخال/الإخراج\",\n        \"ج) السجل\",\n        \"د) التوصيل البيني لوحدة المعالجة المركزية\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تدير الأنظمة الفرعية للإدخال/الإخراج تبادل البيانات مع الأجهزة الخارجية (الأقراص، الشبكات، إلخ).\"\n    },\n    {\n      \"question\": \"أحد الأمثلة الشائعة للترابط بين الأنظمة هو عن طريق ______.\",\n      \"options\": [\n        \"أ) سجل\",\n        \"ب) ناقل النظام\",\n        \"ج) نقل البيانات\",\n        \"د) جهاز التحكم\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تربط النواقل (مثل PCIe، USB) وحدة المعالجة المركزية والذاكرة وأجهزة الإدخال/الإخراج باستخدام مسارات كهربائية مشتركة.\"\n    },\n    {\n      \"question\": \"الـ ______ هي آلية توفر الاتصال بين وحدة المعالجة المركزية والذاكرة الرئيسية والإدخال/الإخراج.\",\n      \"options\": [\n        \"أ) الترابط بين الأنظمة\",\n        \"ب) الترابط بين وحدات المعالجة المركزية\",\n        \"ج) الطرفي\",\n        \"د) المعالج\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تتيح الموصلات البينية للنظام (النواقل، الشبكات) اتصال المكونات عبر الكمبيوتر بأكمله.\"\n    },\n    {\n      \"question\": \"توفر ______ تخزينًا داخليًا لوحدة المعالجة المركزية.\",\n      \"options\": [\n        \"أ) وحدات التحكم\",\n        \"ب) وحدات المنطق الحسابي (ALU)\",\n        \"ج) الذاكرة الرئيسية\",\n        \"د) السجلات\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"السجلات هي أسرع مواقع التخزين التي يمكن لوحدة المعالجة المركزية الوصول إليها مباشرة للبيانات المؤقتة.\"\n    },\n    {\n      \"question\": \"يؤدي ______ وظائف معالجة البيانات في الكمبيوتر.\",\n      \"options\": [\n        \"أ) السجل\",\n        \"ب) التوصيل البيني لوحدة المعالجة المركزية\",\n        \"ج) وحدة المنطق الحسابي (ALU)\",\n        \"د) ناقل النظام\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تنفذ وحدة المنطق الحسابي (ALU) العمليات الحسابية والمنطقية لمعالجة البيانات.\"\n    },\n    {\n      \"question\": \"أصغر كيان للذاكرة يسمى ______.\",\n      \"options\": [\n        \"أ) خلية\",\n        \"ب) كتلة\",\n        \"ج) مثيل\",\n        \"د) وحدة\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تخزن الخلية الذاكرة بتًا واحدًا (0/1) وهي اللبنة الأساسية لتسلسلات الذاكرة الهرمية.\"\n    },\n    {\n      \"question\": \"عند استخدام تعيين Big-Endian لتخزين رقم، يتم تخزين بت الإشارة للرقم في ______.\",\n      \"options\": [\n        \"أ) البايت الأعلى ترتيبًا في الكلمة\",\n        \"ب) البايت الأقل ترتيبًا في الكلمة\",\n        \"ج) لا يمكن القول\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يخزن Big-Endian البايت الأكثر أهمية (بما في ذلك بتات الإشارة) في أدنى عنوان ذاكرة.\"\n    },\n    {\n      \"question\": \"العامل (العوامل) الرئيسي في النجاح التجاري للكمبيوتر هو ______.\",\n      \"options\": [\n        \"أ) الأداء\",\n        \"ب) التكلفة\",\n        \"ج) السرعة\",\n        \"د) كل من الأداء والتكلفة\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"يوازن النجاح في السوق بين الأداء (السرعة والقدرة) وفعالية التكلفة.\"\n    },\n    {\n      \"question\": \"تم تطوير ______ خصيصًا للأنظمة المخططة.\",\n      \"options\": [\n        \"أ) برامج الخدمات\",\n        \"ب) أدوات تسريع\",\n        \"ج) المترجمات المحسنة\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تعيد المترجمات المحسنة ترتيب التعليمات البرمجية لتقليل التوقفات في خط الأنابيب (مثل التنبؤ بالفرع، وجدولة التعليمات).\"\n    },\n    {\n      \"question\": \"تتشابك دورات الجلب والتنفيذ بمساعدة ______.\",\n      \"options\": [\n        \"أ) تعديل في بنية المعالج\",\n        \"ب) الساعة\",\n        \"ج) وحدة خاصة\",\n        \"د) وحدة التحكم\"\n      ],\n      \"correct\": 1\n    },\n    {\n      \"question\": \"تُعرف عملية خط الأنابيب أيضًا باسم ______.\",\n      \"options\": [\n        \"أ) عملية متسلسلة فائقة\",\n        \"ب) عملية خط التجميع\",\n        \"ج) دورة فون نيومان\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"توازي عملية خط الأنابيب خطوط التجميع في المصنع، حيث تقسم المهام إلى مراحل متسلسلة.\"\n    },\n    {\n      \"question\": \"يجب أن تكتمل كل مرحلة في خط الأنابيب خلال دورة ______.\",\n      \"options\": [\n        \"أ) 1\",\n        \"ب) 2\",\n        \"ج) 3\",\n        \"د) 4\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تُكمل خطوط الأنابيب المثالية كل مرحلة في دورة ساعة واحدة للحفاظ على الإنتاجية.\"\n    },\n    {\n      \"question\": \"لزيادة سرعة الوصول إلى الذاكرة في خط الأنابيب، نستخدم ______.\",\n      \"options\": [\n        \"أ) مواقع ذاكرة خاصة\",\n        \"ب) سجلات ذات أغراض خاصة\",\n        \"ج) ذاكرة التخزين المؤقت (Cache)\",\n        \"د) المخازن المؤقتة (Buffers)\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تقلل ذاكرة التخزين المؤقت زمن وصول الذاكرة عن طريق تخزين البيانات التي يتم الوصول إليها بشكل متكرر بالقرب من وحدة المعالجة المركزية.\"\n    },\n    {\n      \"question\": \"تتبع معالجات Sun Microsystems عادةً بنية ______.\",\n      \"options\": [\n        \"أ) CISC\",\n        \"ب) ISA\",\n        \"ج) ULTRA SPARC\",\n        \"د) RISC\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تستخدم معالجات SPARC من Sun مبادئ RISC (كمبيوتر بمجموعة تعليمات مخفضة).\"\n    },\n    {\n      \"question\": \"تم تطوير كل من معماريات CISC و RISC لتقليل الـ ______.\",\n      \"options\": [\n        \"أ) التكلفة\",\n        \"ب) التأخير الزمني\",\n        \"ج) الفجوة الدلالية\",\n        \"د) جميع ما ذكر\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تهدف هذه المعماريات إلى سد الفجوة بين اللغات عالية المستوى وتعليمات الآلة.\"\n    },\n    {\n      \"question\": \"أي من الآلات التالية ليست آلة CISC.\",\n      \"options\": [\n        \"أ) IBM 370/168\",\n        \"ب) VAX 11/780\",\n        \"ج) Intel 80486\",\n        \"د) Motorola A567\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"Motorola A567 هو معالج RISC، على عكس المعالجات الأخرى التي هي CISC.\"\n    },\n    {\n      \"question\": \"خط الأنابيب هو ميزة فريدة لـ ______.\",\n      \"options\": [\n        \"أ) RISC\",\n        \"ب) CISC\",\n        \"ج) ISA\",\n        \"د) IANA\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"بينما يوجد خط الأنابيب في كليهما، إلا أن تعليمات RISC الأبسط تسمح بخطوط أنابيب أعمق.\"\n    },\n    {\n      \"question\": \"في بنية CISC، يتم تخزين معظم التعليمات المعقدة في ______.\",\n      \"options\": [\n        \"أ) سجل\",\n        \"ب) صمامات ثنائية\",\n        \"ج) CMOS\",\n        \"د) ترانزستورات\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"يتم ربط التعليمات المعقدة مباشرة في منطق الترانزستور الخاص بالمعالج.\"\n    },\n    {\n      \"question\": \"تسمى مجموعة الكيانات المذكورة أعلاه حيث يتم تخزين البيانات بـ ______.\",\n      \"options\": [\n        \"أ) كتلة\",\n        \"ب) مجموعة\",\n        \"ج) كلمة\",\n        \"د) بايت\"\n      ],\n      \"correct\": 0\n    },\n    {\n      \"question\": \"ينشئ العنوان ذو 24 بت مساحة عنونة تبلغ ______ موقعًا.\",\n      \"options\": [\n        \"أ) 1024\",\n        \"ب) 4096\",\n        \"ج) 248\",\n        \"د) 16,777,216\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"$$2^{24} = 16,777,216$$ مواقع ذاكرة فريدة قابلة للعنونة.\"\n    },\n    {\n      \"question\": \"إذا كان النظام آلة 64 بت، فسيكون طول كل كلمة ______.\",\n      \"options\": [\n        \"أ) 4 بايت\",\n        \"ب) 8 بايت\",\n        \"ج) 16 بايت\",\n        \"د) 12 بايت\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"64 بت = 8 بايت (1 بايت = 8 بت).\"\n    },\n    {\n      \"question\": \"نوع تعيين الذاكرة المستخدم في معالجات Intel هو ______.\",\n      \"options\": [\n        \"أ) Little Endian\",\n        \"ب) Big Endian\",\n        \"ج) Medium Endian\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تستخدم معالجات Intel x86/x64 Little Endian (أقل بايت أهمية في أدنى عنوان).\"\n    },\n    {\n      \"question\": \"للحصول على العنوان الفعلي من العنوان المنطقي الذي تم إنشاؤه بواسطة وحدة المعالجة المركزية، نستخدم ______.\",\n      \"options\": [\n        \"أ) MAR\",\n        \"ب) MMU\",\n        \"ج) تراكيب\",\n        \"د) TLB\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تقوم وحدة إدارة الذاكرة (MMU) بترجمة العناوين الافتراضية/المنطقية إلى عناوين فعلية.\"\n    },\n    {\n      \"question\": \"تُستخدم طريقة ______ لتعيين العناوين المنطقية ذات الطول المتغير على الذاكرة الفعلية.\",\n      \"options\": [\n        \"أ) الترحيل\",\n        \"ب) التراكيب\",\n        \"ج) التجزئة\",\n        \"د) الترحيل مع التجزئة\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تدعم التجزئة كتل الذاكرة ذات الأحجام المتغيرة، على عكس الترحيل ذي الحجم الثابت.\"\n    },\n    {\n      \"question\": \"أثناء نقل البيانات بين المعالج والذاكرة، نستخدم ______.\",\n      \"options\": [\n        \"أ) ذاكرة التخزين المؤقت\",\n        \"ب) TLB\",\n        \"ج) المخازن المؤقتة\",\n        \"د) السجلات\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تحتفظ السجلات (مثل MAR، MDR) بالبيانات أثناء عمليات نقل وحدة المعالجة المركزية والذاكرة.\"\n    },\n    {\n      \"question\": \"تقسم الذاكرة الفعلية إلى مجموعات ذات حجم محدد تسمى ______.\",\n      \"options\": [\n        \"أ) إطارات\",\n        \"ب) صفحات\",\n        \"ج) كتل\",\n        \"د) متجهات\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تقسم الذاكرة الفعلية إلى إطارات (عادة 4 كيلوبايت لكل منها) لأغراض الترحيل.\"\n    },\n    {\n      \"question\": \"يشير CISC إلى ______.\",\n      \"options\": [\n        \"أ) مكمل مجموعة تعليمات الكمبيوتر\",\n        \"ب) مكمل مجموعة التعليمات الكاملة\",\n        \"ج) مكونات مجموعة التعليمات المفهرسة للكمبيوتر\",\n        \"د) كمبيوتر بمجموعة تعليمات معقدة\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تركز معماريات CISC على التعليمات الغنية متعددة الدورات.\"\n    },\n    {\n      \"question\": \"بنية الكمبيوتر التي تهدف إلى تقليل وقت تنفيذ التعليمات هي ______.\",\n      \"options\": [\n        \"أ) CISC\",\n        \"ب) RISC\",\n        \"ج) ISA\",\n        \"د) ANNA\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تحقق RISC تنفيذًا أسرع عبر تعليمات أبسط ذات دورة واحدة.\"\n    },\n    {\n      \"question\": \"يتمتع معالج RISC بتصميم أكثر تعقيدًا من CISC.\",\n      \"options\": [\n        \"أ) صح\",\n        \"ب) خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تُعد تصاميم RISC أبسط بسبب التعليمات الموحدة وخطوط الأنابيب.\"\n    },\n    {\n      \"question\": \"الميزة البارزة لآلة RISC من بين ما يلي هي ______.\",\n      \"options\": [\n        \"أ) عدد أنماط العنونة المخفضة\",\n        \"ب) زيادة حجم الذاكرة\",\n        \"ج) وجود فتحة تأخير للفرع\",\n        \"د) جميع ما ذكر\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تبسط RISC أنماط العنونة لتبسيط تنفيذ التعليمات.\"\n    },\n    {\n      \"question\": \"أي من المعماريات التالية موفرة للطاقة؟\",\n      \"options\": [\n        \"أ) CISC\",\n        \"ب) RISC\",\n        \"ج) ISA\",\n        \"د) IANA\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تستهلك دوائر RISC الأبسط عادةً طاقة أقل من CISC.\"\n    },\n    {\n      \"question\": \"يشير ARM إلى ______.\",\n      \"options\": [\n        \"أ) Advanced Rate Machines\",\n        \"ب) Advanced RISC Machines\",\n        \"ج) Artificial Running Machines\",\n        \"د) Aviary Running Machines\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"كان ARM في الأصل يعني Acorn RISC Machine، ثم أعيد تسميته لاحقًا.\"\n    },\n    {\n      \"question\": \"الأهمية الرئيسية لمعالجات ARM الدقيقة هي توفير التشغيل بـ ______.\",\n      \"options\": [\n        \"أ) تكلفة منخفضة واستهلاك طاقة منخفض\",\n        \"ب) درجة أعلى من تعدد المهام\",\n        \"ج) أخطاء أو عيوب أقل\",\n        \"د) إدارة ذاكرة فعالة\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يهيمن ARM على الأجهزة المحمولة بسبب كفاءته في استهلاك الطاقة وفعاليته من حيث التكلفة.\"\n    },\n    {\n      \"question\": \"تم تصميم معالجات ARM في الأساس لـ ______.\",\n      \"options\": [\n        \"أ) أنظمة الحواسيب المركزية\",\n        \"ب) الأنظمة الموزعة\",\n        \"ج) الأنظمة المحمولة\",\n        \"د) أجهزة الكمبيوتر العملاقة\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يستهدف تصميم ARM منخفض الطاقة التطبيقات المدمجة والمحمولة.\"\n    },\n    {\n      \"question\": \"لا تدعم معالجات ARM عنونة البايت.\",\n      \"options\": [\n        \"أ) صح\",\n        \"ب) خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يدعم ARM عنونة البايت عبر تعليمات مثل LDRB/STRB.\"\n    },\n    {\n      \"question\": \"مساحة العنوان في ARM هي ______.\",\n      \"options\": [\n        \"أ) 224\",\n        \"ب) 264\",\n        \"ج) 216\",\n        \"د) 232\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تستخدم معماريات ARM ذات 32 بت عنونة 32 بت (مساحة عنوان 4 جيجابايت).\"\n    },\n    {\n      \"question\": \"نظام العنونة المدعوم بواسطة أنظمة ARM هو/هي ______.\",\n      \"options\": [\n        \"أ) Little Endian\",\n        \"ب) Big Endian\",\n        \"ج) X-Little Endian\",\n        \"د) كل من Little & Big Endian\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"يدعم ARM إمكانية التبديل بين Endianness للتوافق.\"\n    },\n    {\n      \"question\": \"يمكن الوصول إلى الذاكرة في أنظمة ARM بواسطة تعليمات ______.\",\n      \"options\": [\n        \"ط) تخزين\",\n        \"ث) نقل\",\n        \"ج) تحميل\",\n        \"ح) حسابي\",\n        \"خ) منطقي\",\n        \"أ) ط، ج\",\n        \"ب) ط، ث\",\n        \"ج) ط، ح، خ\",\n        \"د) ج، ح، خ\"\n      ],\n      \"correct\": 0\n    },\n    {\n      \"question\": \"يشير RISC إلى ______.\",\n      \"options\": [\n        \"أ) Restricted Instruction Sequencing Computer\",\n        \"ب) Restricted Instruction Sequential Compiler\",\n        \"ج) Reduced Instruction Set Computer\",\n        \"د) Reduced Induction Set Computer\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تبسط RISC التعليمات من أجل تنفيذ أسرع وأكثر كفاءة.\"\n    },\n    {\n      \"question\": \"في ARM، يتم تنفيذ PC باستخدام ______.\",\n      \"options\": [\n        \"أ) ذاكرات التخزين المؤقت (Caches)\",\n        \"ب) أكوام (Heaps)\",\n        \"ج) سجل الأغراض العامة\",\n        \"د) مكدس (Stack)\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"عداد البرنامج (R15) في ARM هو جزء من ملف السجلات الخاص به.\"\n    },\n    {\n      \"question\": \"تسمى السجلات المكررة الإضافية المستخدمة في آلات ARM بـ ______.\",\n      \"options\": [\n        \"أ) السجلات المنسوخة\",\n        \"ب) السجلات المترابطة\",\n        \"ج) السجلات الإضافية\",\n        \"د) السجلات الخارجية\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تبدل السجلات المترابطة السياق أثناء المقاطعات/تغييرات الامتياز.\"\n    },\n    {\n      \"question\": \"تستخدم السجلات المترابطة لـ ______.\",\n      \"options\": [\n        \"أ) التبديل بين وضع الإشراف ووضع المقاطعة\",\n        \"ب) التخزين الممتد\",\n        \"ج) نفس سجلات الأغراض العامة الأخرى\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تمكن هذه السجلات التبديل السريع للسياق لمعالجة الاستثناءات.\"\n    },\n    {\n      \"question\": \"يتم ترميز كل تعليمة في آلات ARM في كلمة ______ بايت.\",\n      \"options\": [\n        \"أ) 2 بايت\",\n        \"ب) 3 بايت\",\n        \"ج) 4 بايت\",\n        \"د) 8 بايت\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تستخدم ARM الكلاسيكية تعليمات بطول ثابت 32 بت (4 بايت).\"\n    },\n    {\n      \"question\": \"تنفذ جميع التعليمات في ARM بشكل مشروط.\",\n      \"options\": [\n        \"أ) صح\",\n        \"ب) خطأ\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تتضمن تعليمات ARM حقولًا شرطية (مثل ADDEQ) لتخطي التنفيذ.\"\n    },\n    {\n      \"question\": \"وضع العنونة حيث EA (العنوان الفعلي) للمُعامل هو محتويات Rn هو ______.\",\n      \"options\": [\n        \"أ) وضع ما قبل الفهرسة\",\n        \"ب) وضع ما قبل الفهرسة مع الكتابة الخلفية\",\n        \"ج) وضع ما بعد الفهرسة\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 2\n    },\n    {\n      \"question\": \"العنوان الفعلي للتعليمة المكتوبة في وضع ما بعد الفهرسة، MOVE[Rn]+Rm هو ______.\",\n      \"options\": [\n        \"أ) EA = [Rn]\",\n        \"ب) EA = [Rn + Rm]\",\n        \"ج) EA = [Rn] + Rm\",\n        \"د) EA = [Rm] + Rn\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يستخدم الفهرسة اللاحقة القيمة الأولية لـ Rn، ثم يحدث Rn بعد العملية.\"\n    },\n    {\n      \"question\": \"عادة ما يتم استخدام تنسيق ______ لتخزين البيانات.\",\n      \"options\": [\n        \"أ) BCD\",\n        \"ب) عشري\",\n        \"ج) سداسي عشري\",\n        \"د) ثماني\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يحافظ نظام الترميز الثنائي العشري (BCD) على القيم العشرية الدقيقة في التخزين.\"\n    },\n    {\n      \"question\": \"تنسيق الترميز ذو الـ 8 بت المستخدم لتخزين البيانات في الكمبيوتر هو ______.\",\n      \"options\": [\n        \"أ) ASCII\",\n        \"ب) EBCDIC\",\n        \"ج) ANCI\",\n        \"د) USCII\"\n      ],\n      \"correct\": 1\n    },\n    {\n      \"question\": \"عادة ما يكون البرنامج المصدر مكتوبًا بـ ______.\",\n      \"options\": [\n        \"أ) لغة التجميع\",\n        \"ب) لغة الآلة\",\n        \"ج) لغة عالية المستوى\",\n        \"د) اللغة الطبيعية\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يكتب الكود المصدري بلغات قابلة للقراءة البشرية مثل C/Python.\"\n    },\n    {\n      \"question\": \"أي جهاز ذاكرة مصنوع بشكل عام من أشباه الموصلات؟\",\n      \"options\": [\n        \"أ) RAM\",\n        \"ب) القرص الصلب\",\n        \"ج) القرص المرن\",\n        \"د) قرص CD\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تستخدم ذاكرة الوصول العشوائي (RAM) تقنية أشباه الموصلات (الترانزستورات/المكثفات)، على عكس التخزين المغناطيسي/الضوئي.\"\n    },\n    {\n      \"question\": \"تسمى ذاكرات الوصول العشوائي (RAM) الصغيرة والسريعة للغاية بـ ______.\",\n      \"options\": [\n        \"أ) ذاكرة التخزين المؤقت (Cache)\",\n        \"ب) أكوام (Heaps)\",\n        \"ج) مجمعات (Accumulators)\",\n        \"د) مكدسات (Stacks)\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"ذاكرات التخزين المؤقت هي ذاكرات تعتمد على SRAM تسد الفجوات في سرعة سجلات وحدة المعالجة المركزية.\"\n    },\n    {\n      \"question\": \"تستخدم وحدة المنطق الحسابي (ALU) ______ لتخزين النتائج الوسيطة.\",\n      \"options\": [\n        \"أ) المجمعات\",\n        \"ب) السجلات\",\n        \"ج) الكومة\",\n        \"د) المكدس\"\n      ],\n      \"correct\": 0\n    },\n    {\n      \"question\": \"تتحكم وحدة التحكم في الوحدات الأخرى عن طريق توليد ______.\",\n      \"options\": [\n        \"أ) إشارات التحكم\",\n        \"ب) إشارات التوقيت\",\n        \"ج) إشارات النقل\",\n        \"د) إشارات الأوامر\"\n      ],\n      \"correct\": 1\n    },\n    {\n      \"question\": \"______ هي أرقام وحروف مشفرة، تستخدم عمومًا كمعاملات.\",\n      \"options\": [\n        \"أ) المدخلات\",\n        \"ب) البيانات\",\n        \"ج) المعلومات\",\n        \"د) القيم المخزنة\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تمثل البيانات القيم الخام التي تعالجها التعليمات.\"\n    },\n    {\n      \"question\": \"يمكن لأجهزة الإدخال إرسال معلومات إلى المعالج.\",\n      \"options\": [\n        \"أ) عندما يتم تعيين علامة الحالة SIN\",\n        \"ب) عندما تصل البيانات بغض النظر عن علامة SIN\",\n        \"ج) لا شيء من الحالتين\",\n        \"د) أي من الحالتين\"\n      ],\n      \"correct\": 0\n    },\n    {\n      \"question\": \"يُستخدم هيكل الناقل ______ عادةً لتوصيل أجهزة الإدخال/الإخراج.\",\n      \"options\": [\n        \"أ) ناقل واحد\",\n        \"ب) نواقل متعددة\",\n        \"ج) ناقل نجمي\",\n        \"د) Rambus\"\n      ],\n      \"correct\": 0\n    },\n    {\n      \"question\": \"تتكون واجهة الإدخال/الإخراج المطلوبة لتوصيل جهاز الإدخال/الإخراج بالناقل من ______.\",\n      \"options\": [\n        \"أ) جهاز فك تشفير العنوان والسجلات\",\n        \"ب) دوائر التحكم\",\n        \"ج) جهاز فك تشفير العنوان والسجلات ودوائر التحكم\",\n        \"د) دوائر التحكم فقط\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تحتاج واجهات الإدخال/الإخراج إلى فك تشفير العنوان، وتخزين البيانات المؤقت (السجلات)، ومنطق التحكم.\"\n    },\n    {\n      \"question\": \"لتقليل وقت الوصول إلى الذاكرة، نستخدم عمومًا ______.\",\n      \"options\": [\n        \"أ) أكوام\",\n        \"ب) ذاكرات RAM ذات سعة أعلى\",\n        \"ج) SDRAMs\",\n        \"د) ذاكرات التخزين المؤقت (Cache)\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تقوم ذاكرات التخزين المؤقت بتخزين البيانات التي يتم الوصول إليها بشكل متكرر لتقليل عمليات الوصول البطيئة إلى الذاكرة الرئيسية.\"\n    },\n    {\n      \"question\": \"يستخدم ______ عادةً لزيادة الحجم الظاهري للذاكرة الفعلية.\",\n      \"options\": [\n        \"أ) الذاكرة الثانوية\",\n        \"ب) الذاكرة الافتراضية\",\n        \"ج) القرص الصلب\",\n        \"د) الأقراص\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تستخدم الذاكرة الافتراضية مساحة القرص لتوسيع الذاكرة القابلة للعنونة عبر الترحيل.\"\n    },\n    {\n      \"question\": \"يشير MFC إلى ______.\",\n      \"options\": [\n        \"أ) Memory Format Caches\",\n        \"ب) Memory Function Complete\",\n        \"ج) Memory Find Command\",\n        \"د) Mass Format Command\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يشير MFC إلى اكتمال عمليات الذاكرة في بعض المعماريات.\"\n    },\n    {\n      \"question\": \"الفاصل الزمني بين بدء عمليتين متتاليتين للذاكرة ______.\",\n      \"options\": [\n        \"أ) وقت الوصول إلى الذاكرة\",\n        \"ب) وقت البحث في الذاكرة\",\n        \"ج) وقت دورة الذاكرة\",\n        \"د) تأخير التعليمات\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يتضمن وقت الدورة وقت الوصول بالإضافة إلى تأخيرات الاسترداد/الشحن المسبق.\"\n    },\n    {\n      \"question\": \"في خط الأنابيب، يتم تنفيذ المهمة التي تتطلب أقل وقت أولاً.\",\n      \"options\": [\n        \"أ) صح\",\n        \"ب) خطأ\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يعالج خط الأنابيب المهام في مراحل ثابتة؛ تتسبب الاختلافات في السرعة في توقفات.\"\n    },\n    {\n      \"question\": \"إذا أكملت الوحدة مهمتها قبل الفترة الزمنية المخصصة لها، فإن ______.\",\n      \"options\": [\n        \"أ) ستقوم ببعض المهام الأخرى في الوقت المتبقي\",\n        \"ب) يتم إعادة تخصيص وقتها لمهمة مختلفة\",\n        \"ج) ستبقى خاملة للوقت المتبقي\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تتزامن مراحل خط الأنابيب مع دورة ساعة أبطأ مرحلة.\"\n    },\n    {\n      \"question\": \"تسمى الفترات الزمنية التي تكون فيها الوحدة خاملة بـ ______.\",\n      \"options\": [\n        \"أ) التوقفات (Stalls)\",\n        \"ب) الفقاعات (Bubbles)\",\n        \"ج) المخاطر (Hazards)\",\n        \"د) كل من التوقفات والفقاعات\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"الفقاعات هي توقفات في خط الأنابيب تحدث بسبب المخاطر أو التأخيرات.\"\n    },\n    {\n      \"question\": \"يسمى التنافس على استخدام جهاز الأجهزة بـ ______.\",\n      \"options\": [\n        \"أ) خطر هيكلي\",\n        \"ب) توقف\",\n        \"ج) تعليق\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تحدث المخاطر الهيكلية عندما تكون موارد الأجهزة مفرطة الطلب.\"\n    },\n    {\n      \"question\": \"الحالة التي تكون فيها بيانات المعاملات غير متوفرة تسمى ______.\",\n      \"options\": [\n        \"أ) خطر البيانات\",\n        \"ب) مخزون\",\n        \"ج) تعليق\",\n        \"د) خطر هيكلي\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تنشأ مخاطر البيانات من التبعيات (مثل RAW—القراءة بعد الكتابة).\"\n    },\n    {\n      \"question\": \"يتم تخزين التعليمة المفككة في ______.\",\n      \"options\": [\n        \"أ) IR\",\n        \"ب) PC\",\n        \"ج) السجلات\",\n        \"د) MDR\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يحتوي سجل التعليمات (IR) على التعليمات المفككة للتنفيذ.\"\n    },\n    {\n      \"question\": \"تقوم التعليمة -> Add LOCA, R0 بـ ______.\",\n      \"options\": [\n        \"أ) تجمع قيمة LOCA إلى R0 وتخزنها في السجل المؤقت\",\n        \"ب) تجمع قيمة R0 إلى عنوان LOCA\",\n        \"ج) تجمع قيم LOCA و R0 وتخزنها في R0\",\n        \"د) تجمع قيمة LOCA بقيمة في المجمع وتخزنها في R0\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"هذه التعليمة تعني عادة: $$R0 \\leftarrow [R0] + [LOCA]$$ (السجل + الذاكرة).\"\n    },\n    {\n      \"question\": \"أي السجلات يمكنها التفاعل مع التخزين الثانوي؟\",\n      \"options\": [\n        \"أ) MAR\",\n        \"ب) PC\",\n        \"ج) IR\",\n        \"د) R0\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يتفاعل سجل عنوان الذاكرة (MAR) مباشرة مع ناقل الذاكرة لنقل العناوين.\"\n    },\n    {\n      \"question\": \"أثناء تنفيذ برنامج، ما الذي يتم تهيئته أولاً؟\",\n      \"options\": [\n        \"أ) MDR\",\n        \"ب) IR\",\n        \"ج) PC\",\n        \"د) MAR\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يتم تهيئة عداد البرنامج (PC) إلى عنوان التعليمات الأولى.\"\n    },\n    {\n      \"question\": \"أي من سجلات المعالج متصلة بناقل الذاكرة؟\",\n      \"options\": [\n        \"أ) PC\",\n        \"ب) MAR\",\n        \"ج) IR\",\n        \"د) كل من PC و MAR\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"يتصل MAR مباشرة بناقل الذاكرة لنقل العناوين.\"\n    },\n    {\n      \"question\": \"يشير ISP إلى ______.\",\n      \"options\": [\n        \"أ) معالج مجموعة التعليمات\",\n        \"ب) معالجة قياسية للمعلومات\",\n        \"ج) بروتوكول تبادل قياسي\",\n        \"د) إجراء خدمة المقاطعة\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"يصف ISP بنية مجموعة تعليمات المعالج (ISA).\"\n    },\n    {\n      \"question\": \"ترتبط المكونات الداخلية للمعالج بـ ______.\",\n      \"options\": [\n        \"أ) دوائر الترابط الداخلية للمعالج\",\n        \"ب) ناقل المعالج\",\n        \"ج) ناقل الذاكرة\",\n        \"د) Rambus\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تتيح النواقل الداخلية (مثل اتصالات ALU-السجل) اتصال المكونات.\"\n    },\n    {\n      \"question\": \"يُستخدم ______ للاختيار بين زيادة PC أو إجراء عمليات ALU.\",\n      \"options\": [\n        \"أ) الرموز الشرطية\",\n        \"ب) المضاعفة\",\n        \"ج) وحدة التحكم\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 1\n    },\n    {\n      \"question\": \"يُطلق على السجلات ووحدة المنطق الحسابي (ALU) والترابط بينها مجتمعة اسم ______.\",\n      \"options\": [\n        \"أ) مسار المعالجة\",\n        \"ب) مسار المعلومات\",\n        \"ج) مسار المعلومات\",\n        \"د) مسار البيانات\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"يقوم مسار البيانات بإجراء عمليات معالجة البيانات ونقلها.\"\n    },\n    {\n      \"question\": \"يُستخدم ______ لتخزين البيانات في السجلات.\",\n      \"options\": [\n        \"أ) D flip flop\",\n        \"ب) JK flip flop\",\n        \"ج) RS flip flop\",\n        \"د) لا شيء مما ذكر\"\n      ],\n      \"correct\": 0,\n      \"explanation\": \"تُستخدم D flip-flops بشكل شائع لتخزين السجلات نظرًا لاستقرارها.\"\n    },\n    {\n      \"question\": \"أي مما يلي صحيح حول تنظيم الكمبيوتر؟\",\n      \"options\": [\n        \"ط) يتعامل مع قضايا التصميم عالية المستوى.\",\n        \"ث) يتضمن المنطق (مجموعات التعليمات، أوضاع العنونة، أنواع البيانات، تحسين ذاكرة التخزين المؤقت).\",\n        \"ج) يخبرنا تنظيم الكمبيوتر بالضبط كيف يتم ترتيب جميع الوحدات في النظام وترابطها.\",\n        \"د) لا شيء مما سبق\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"يركز تنظيم الكمبيوتر على تنفيذ الأجهزة والترابطات.\"\n    },\n    {\n      \"question\": \"يُطلق على البرنامج المكتوب وقبل ترجمته أو تجميعه اسم ______.\",\n      \"options\": [\n        \"أ) برنامج البدء\",\n        \"ب) برنامج وسيط\",\n        \"ج) برنامج المصدر\",\n        \"د) برنامج طبيعي\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"الكود المصدري هو البرنامج القابل للقراءة البشرية قبل التجميع.\"\n    },\n    {\n      \"question\": \"إن ______ هو مركز المعالجة في وحدة المعالجة المركزية.\",\n      \"options\": [\n        \"أ) السجلات\",\n        \"ب) وحدة المنطق الحسابي (ALU)\",\n        \"ج) Flip-Flop\",\n        \"د) Multiplexer\"\n      ],\n      \"correct\": 1,\n      \"explanation\": \"تنفذ وحدة المنطق الحسابي (ALU) جميع العمليات الحسابية/المنطقية.\"\n    },\n    {\n      \"question\": \"تستخدم أجهزة الإدخال ______ لتخزين البيانات المستلمة.\",\n      \"options\": [\n        \"أ) الذاكرة الأولية\",\n        \"ب) الذاكرة الثانوية\",\n        \"ج) المخزن المؤقت\",\n        \"د) الذاكرة الخارجية\"\n      ],\n      \"correct\": 2,\n      \"explanation\": \"تحتفظ المخازن المؤقتة مؤقتًا ببيانات الإدخال قبل المعالجة.\"\n    },\n    {\n      \"question\": \"تتصل أجهزة الإدخال/الإخراج بوحدة المعالجة المركزية عبر ______.\",\n      \"options\": [\n        \"أ) SDRAMs\",\n        \"ب) دوائر التحكم\",\n        \"ج) الإشارات\",\n        \"د) الناقل\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"توفر النواقل (مثل PCIe، USB) المسارات المادية لاتصال الإدخال/الإخراج.\"\n    },\n    {\n      \"question\": \"يقوم المترجم المحسن بـ ______.\",\n      \"options\": [\n        \"أ) تجميع أفضل للتعليمات البرمجية المعطاة\",\n        \"ب) يستفيد من نوع المعالج ويقلل من وقت معالجته\",\n        \"ج) يقوم بإدارة ذاكرة أفضل\",\n        \"د) جميع ما سبق\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تعمل المترجمات المحسنة على تحسين كفاءة التعليمات البرمجية عبر أبعاد متعددة.\"\n    },\n    {\n      \"question\": \"أي ناقل يستخدم لتوصيل الشاشة بوحدة المعالجة المركزية؟\",\n      \"options\": [\n        \"أ) ناقل واحد\",\n        \"ب) ناقل SCSI\",\n        \"ج) PCIe\",\n        \"د) Rambus\"\n      ],\n      \"correct\": 2\n    },\n    {\n      \"question\": \"في بنية ARM، تعليمات ______ فقط هي التي تصل إلى مواقع الذاكرة.\",\n      \"options\": [\n        \"أ) الفرع\",\n        \"ب) الوصول إلى سجل الحالة\",\n        \"ج) معالجة البيانات\",\n        \"د) التحميل والتخزين\"\n      ],\n      \"correct\": 3,\n      \"explanation\": \"تستخدم ARM بنية تحميل/تخزين حيث تصل تعليمات LDR/STR فقط إلى الذاكرة.\"\n    }\n  ]\n};\n\n// Create a mapping between English and Arabic chapter names\nconst chapterMapping = {\n  // Add your English to Arabic mappings here.\n  // IMPORTANT: The LEFT side (English) MUST EXACTLY match the keys in your `quizData`.\n  // The RIGHT side (Arabic) MUST EXACTLY match the keys in your `quizDataArabic`.\n  'Chapter 1: Introduction': 'الفصل 1: مقدمة',\n  'Chapter 2: Storage Environment and RAID': 'الفصل 2: بيئة التخزين و RAID',\n  'Chapter 3: Computer Architecture Introduction and Basics': 'الفصل 3: مقدمة وهياكل الكمبيوتر الأساسية',\n  'Chapter 4: Introduction and Basics': 'الفصل 4: مقدمة وأساسيات',\n  'Chapter 5: What is A Computer and Von Neumann Model': 'الفصل 5: ما هو الكمبيوتر ونموذج فون نيومان',\n  'Chapter 6: Introduction to ISA Tradeoffs': 'الفصل 6: مقدمة في المقايضات في ISA',\n  'Chapter 7: ISA Tradeoffs': 'الفصل 7: المقايضات في ISA',\n  'Chapter 8: Single-Cycle Microarchitecture': 'الفصل 8: البنية الدقيقة ذات الدورة الواحدة',\n  'Chapter 9: Multi-Cycle and Pipelined Microarchitecture': 'الفصل 9: البنية الدقيقة متعددة الدورات والخطية',\n  'Chapter 10: Introduction to Microarchitecture': 'الفصل 10: مقدمة في البنية الدقيقة',\n  'General 1': 'عام 1',\n  'General 2': 'عام 2',\n  'General 3': 'عام 3',\n\n\n\n};\n\n// Reverse mapping (Arabic to English)\nconst reverseChapterMapping = {};\nObject.keys(chapterMapping).forEach(englishName => {\n  reverseChapterMapping[chapterMapping[englishName]] = englishName;\n});\n\nexport { quizData, quizDataArabic, chapterMapping, reverseChapterMapping };\n"],"mappings":"AAAA,KAAM,CAAAA,QAAQ,CAAG,CACfC,QAAQ,CAAE,CACRC,KAAK,CAAE,wBAAwB,CAC/BC,SAAS,CAAE,CACT,CACEC,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,0BAA0B,CAC3B,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,KAAK,CACL,IAAI,CACJ,MAAM,CACN,KAAK,CACN,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,qDAAqD,CAC/DC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,0BAA0B,CAC3B,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,wEAAwE,CAClFC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,OAAO,CACP,OAAO,CACP,OAAO,CACP,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,kEAAkE,CAC5EC,OAAO,CAAE,CACP,IAAI,CACJ,KAAK,CACL,MAAM,CACN,KAAK,CACN,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,0BAA0B,CAC3B,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,kDAAkD,CAC5DC,OAAO,CAAE,CACP,OAAO,CACP,UAAU,CACV,OAAO,CACP,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,+DAA+D,CACzEC,OAAO,CAAE,CACP,GAAG,CACH,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,MAAM,CACN,KAAK,CACL,KAAK,CACL,KAAK,CACN,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,wEAAwE,CAClFC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,0BAA0B,CAC3B,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,WAAW,CACX,WAAW,CACX,WAAW,CACX,cAAc,CACf,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,0EAA0E,CACpFC,OAAO,CAAE,CACP,KAAK,CACL,IAAI,CACJ,KAAK,CACL,MAAM,CACP,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,0BAA0B,CAC3B,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,IAAI,CACJ,OAAO,CACP,OAAO,CACP,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CAEL,CAAC,CACDC,QAAQ,CAAE,CACRN,KAAK,CAAE,4BAA4B,CACnCC,SAAS,CAAE,CACT,CACEC,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,+BAA+B,CACzCC,OAAO,CAAE,CACP,iBAAiB,CACjB,iBAAiB,CACjB,cAAc,CACd,gBAAgB,CACjB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,OAAO,CACP,SAAS,CACT,OAAO,CACP,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,+BAA+B,CACzCC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,IAAI,CACJ,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,2CAA2C,CACrDC,OAAO,CAAE,CACP,sBAAsB,CACtB,oBAAoB,CACpB,mBAAmB,CACnB,oBAAoB,CACrB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,6BAA6B,CACvCC,OAAO,CAAE,CACP,GAAG,CACH,IAAI,CACJ,GAAG,CACH,GAAG,CACJ,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,iCAAiC,CAC3CC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,IAAI,CACJ,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,6CAA6C,CACvDC,OAAO,CAAE,CACP,aAAa,CACb,cAAc,CACd,WAAW,CACX,cAAc,CACf,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,+BAA+B,CACzCC,OAAO,CAAE,CACP,iBAAiB,CACjB,gBAAgB,CAChB,kBAAkB,CAClB,cAAc,CACf,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,SAAS,CACT,IAAI,CACJ,IAAI,CACJ,UAAU,CACX,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,oCAAoC,CAC9CC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,IAAI,CACJ,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,uCAAuC,CACjDC,OAAO,CAAE,CACP,UAAU,CACV,SAAS,CACT,SAAS,CACT,GAAG,CACJ,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,IAAI,CACJ,KAAK,CACL,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,kCAAkC,CAC5CC,OAAO,CAAE,CACP,SAAS,CACT,SAAS,CACT,OAAO,CACP,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,qCAAqC,CAC/CC,OAAO,CAAE,CACP,QAAQ,CACR,SAAS,CACT,WAAW,CACX,KAAK,CACN,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,8BAA8B,CACxCC,OAAO,CAAE,CACP,OAAO,CACP,IAAI,CACJ,KAAK,CACL,QAAQ,CACT,CACDC,aAAa,CAAE,CACjB,CAAC,CAEL,CAAC,CACDE,QAAQ,CAAE,CACRP,KAAK,CAAE,mCAAmC,CAC1CC,SAAS,CAAE,CACT,CACEC,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,oBAAoB,CACpB,oBAAoB,CACpB,oBAAoB,CACpB,oBAAoB,CACrB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,GAAG,CACH,GAAG,CACJ,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,gFAAgF,CAC1FC,OAAO,CAAE,CACP,IAAI,CACJ,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,mFAAmF,CAC7FC,OAAO,CAAE,CACP,SAAS,CACT,SAAS,CACT,aAAa,CACb,eAAe,CAChB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,oBAAoB,CACpB,oBAAoB,CACpB,oBAAoB,CACpB,oBAAoB,CACrB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,GAAG,CACH,GAAG,CACJ,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,aAAa,CACb,aAAa,CACb,aAAa,CACb,eAAe,CAChB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,sEAAsE,CAChFC,OAAO,CAAE,CACP,SAAS,CACT,SAAS,CACT,aAAa,CACb,eAAe,CAChB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,sDAAsD,CAChEC,OAAO,CAAE,CACP,4BAA4B,CAC5B,4BAA4B,CAC5B,4BAA4B,CAC5B,4BAA4B,CAC7B,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,8CAA8C,CACxDC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,GAAG,CACH,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,iDAAiD,CAC3DC,OAAO,CAAE,CACP,8BAA8B,CAC9B,+CAA+C,CAC/C,uBAAuB,CACvB,sBAAsB,CACvB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,kFAAkF,CAC5FC,OAAO,CAAE,CACP,IAAI,CACJ,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,sBAAsB,CACtB,oBAAoB,CACpB,aAAa,CACb,YAAY,CACb,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,sEAAsE,CAChFC,OAAO,CAAE,CACP,aAAa,CACb,uBAAuB,CACvB,aAAa,CACb,eAAe,CAChB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,SAAS,CACT,SAAS,CACT,aAAa,CACb,eAAe,CAChB,CACDC,aAAa,CAAE,CACjB,CAAC,CAEL,CAAC,CACDG,QAAQ,CAAE,CACRR,KAAK,CAAE,yCAAyC,CAChDC,SAAS,CAAE,CACT,CACEC,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,wEAAwE,CAClFC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,qCAAqC,CAC/CC,OAAO,CAAE,CACP,aAAa,CACb,cAAc,CACd,cAAc,CACd,aAAa,CACd,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,8EAA8E,CACxFC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,iFAAiF,CAC3FC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,uCAAuC,CACjDC,OAAO,CAAE,CACP,aAAa,CACb,cAAc,CACd,cAAc,CACd,aAAa,CACd,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,mFAAmF,CAC7FC,OAAO,CAAE,CACP,oBAAoB,CACpB,mBAAmB,CACnB,WAAW,CACX,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,4DAA4D,CACtEC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,GAAG,CACH,GAAG,CACJ,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,SAAS,CACT,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,oCAAoC,CAC9CC,OAAO,CAAE,CACP,aAAa,CACb,cAAc,CACd,cAAc,CACd,kBAAkB,CACnB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,4EAA4E,CACtFC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,0EAA0E,CACpFC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,aAAa,CACb,cAAc,CACd,cAAc,CACd,aAAa,CACd,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,iFAAiF,CAC3FC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,SAAS,CACV,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,2EAA2E,CACrFC,OAAO,CAAE,CACP,kBAAkB,CAClB,8BAA8B,CAC9B,oBAAoB,CACpB,sBAAsB,CACvB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,yEAAyE,CACnFC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,WAAW,CACX,wBAAwB,CACzB,CACDC,aAAa,CAAE,CACjB,CAAC,CAEL,CAAC,CACDI,QAAQ,CAAE,CACRT,KAAK,CAAE,mCAAmC,CAC1CC,SAAS,CAAE,CACT,CACEC,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,GAAG,CACH,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,sDAAsD,CAChEC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,GAAG,CACH,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,kEAAkE,CAC5EC,OAAO,CAAE,CACP,MAAM,CACN,MAAM,CACN,MAAM,CACN,uBAAuB,CACxB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,iCAAiC,CAC3CC,OAAO,CAAE,CACP,gBAAgB,CAChB,cAAc,CACd,gBAAgB,CAChB,qBAAqB,CACtB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,+EAA+E,CACzFC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,KAAK,CACN,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,sFAAsF,CAChGC,OAAO,CAAE,CACP,aAAa,CACb,eAAe,CACf,WAAW,CACX,kBAAkB,CACnB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,uBAAuB,CACvB,2BAA2B,CAC3B,8BAA8B,CAC9B,cAAc,CACf,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yFAAyF,CACnGC,OAAO,CAAE,CACP,MAAM,CACN,MAAM,CACN,MAAM,CACN,MAAM,CACP,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,GAAG,CACH,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,mBAAmB,CACnB,sBAAsB,CACtB,kBAAkB,CAClB,uBAAuB,CACxB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,gGAAgG,CAC1GC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,KAAK,CACN,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,gCAAgC,CAC1CC,OAAO,CAAE,CACP,cAAc,CACd,iBAAiB,CACjB,gBAAgB,CAChB,qBAAqB,CACtB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,sFAAsF,CAChGC,OAAO,CAAE,CACP,eAAe,CACf,aAAa,CACb,WAAW,CACX,kBAAkB,CACnB,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,GAAG,CACH,GAAG,CACH,GAAG,CACH,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CAEL,CAAC,CACDK,QAAQ,CAAE,CACRV,KAAK,CAAE,2BAA2B,CAClCC,SAAS,CAAE,CACT,CACEC,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,IAAI,CACJ,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,OAAO,CACP,OAAO,CACP,OAAO,CACP,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,mEAAmE,CAC7EC,OAAO,CAAE,CACP,IAAI,CACJ,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,IAAI,CACJ,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,uDAAuD,CACjEC,OAAO,CAAE,CACP,MAAM,CACN,MAAM,CACN,MAAM,CACN,MAAM,CACP,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,OAAO,CACP,OAAO,CACP,OAAO,CACP,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,8DAA8D,CACxEC,OAAO,CAAE,CACP,IAAI,CACJ,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,uDAAuD,CACjEC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,QAAQ,CACT,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,MAAM,CACVC,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,MAAM,CACN,MAAM,CACN,MAAM,CACN,MAAM,CACP,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,+DAA+D,CACzEC,OAAO,CAAE,CACP,IAAI,CACJ,IAAI,CACJ,IAAI,CACJ,IAAI,CACL,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,QAAQ,CACT,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,4DAA4D,CACtEC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,KAAK,CACN,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,MAAM,CACN,MAAM,CACN,MAAM,CACN,MAAM,CACP,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,8DAA8D,CACxEC,OAAO,CAAE,CACP,OAAO,CACP,KAAK,CACL,MAAM,CACN,OAAO,CACR,CACDC,aAAa,CAAE,CACjB,CAAC,CACD,CACEH,EAAE,CAAE,OAAO,CACXC,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,UAAU,CACV,UAAU,CACV,UAAU,CACV,UAAU,CACX,CACDC,aAAa,CAAE,CACjB,CAAC,CAEL,CACF,CAAC,CAGD,KAAM,CAAAM,cAAc,CAAG,CACrB,gBAAgB,CAAE,CAChB,CACER,QAAQ,CAAE,4DAA4D,CACtEC,OAAO,CAAE,CACP,qDAAqD,CACrD,8EAA8E,CAC9E,8CAA8C,CAC9C,oBAAoB,CACrB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oKACf,CAAC,CACD,CACEV,QAAQ,CAAE,qDAAqD,CAC/DC,OAAO,CAAE,CACP,iBAAiB,CACjB,gBAAgB,CAChB,gBAAgB,CAChB,cAAc,CACf,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+IACf,CAAC,CACD,CACEV,QAAQ,CAAE,oCAAoC,CAC9CC,OAAO,CAAE,CACP,oCAAoC,CACpC,2CAA2C,CAC3C,wBAAwB,CACxB,oCAAoC,CACrC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oFACf,CAAC,CACD,CACEV,QAAQ,CAAE,uCAAuC,CACjDC,OAAO,CAAE,CACP,sCAAsC,CACtC,qCAAqC,CACrC,gCAAgC,CAChC,2BAA2B,CAC5B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8IACf,CAAC,CACD,CACEV,QAAQ,CAAE,iDAAiD,CAC3DC,OAAO,CAAE,CACP,eAAe,CACf,mCAAmC,CACnC,mCAAmC,CACnC,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+GACf,CAAC,CACD,CACEV,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,2BAA2B,CAC3B,SAAS,CACT,aAAa,CACb,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yFACf,CAAC,CACD,CACEV,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,qBAAqB,CACrB,wCAAwC,CACxC,2EAA2E,CAC3E,kCAAkC,CACnC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8KACf,CAAC,CACD,CACEV,QAAQ,CAAE,4EAA4E,CACtFC,OAAO,CAAE,CACP,oBAAoB,CACpB,oBAAoB,CACpB,yBAAyB,CACzB,gBAAgB,CACjB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wFACf,CAAC,CACD,CACEV,QAAQ,CAAE,sCAAsC,CAChDC,OAAO,CAAE,CACP,sCAAsC,CACtC,mDAAmD,CACnD,0DAA0D,CAC1D,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iHACf,CAAC,CACD,CACEV,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,6BAA6B,CAC7B,8BAA8B,CAC9B,kDAAkD,CAClD,qCAAqC,CACtC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kIACf,CAAC,CACD,CACEV,QAAQ,CAAE,qDAAqD,CAC/DC,OAAO,CAAE,CACP,+EAA+E,CAC/E,kFAAkF,CAClF,iEAAiE,CACjE,mCAAmC,CACpC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iOACf,CAAC,CACD,CACEV,QAAQ,CAAE,2CAA2C,CACrDC,OAAO,CAAE,CACP,iBAAiB,CACjB,6CAA6C,CAC7C,wEAAwE,CACxE,0DAA0D,CAC3D,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qJACf,CAAC,CACD,CACEV,QAAQ,CAAE,oCAAoC,CAC9CC,OAAO,CAAE,CACP,yBAAyB,CACzB,+DAA+D,CAC/D,uCAAuC,CACvC,oCAAoC,CACrC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4JACf,CAAC,CACD,CACEV,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,0BAA0B,CAC1B,wBAAwB,CACxB,qBAAqB,CACrB,+BAA+B,CAChC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6IACf,CAAC,CACD,CACEV,QAAQ,CAAE,mDAAmD,CAC7DC,OAAO,CAAE,CACP,2BAA2B,CAC3B,8CAA8C,CAC9C,mCAAmC,CACnC,gCAAgC,CACjC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wFACf,CAAC,CACD,CACEV,QAAQ,CAAE,yEAAyE,CACnFC,OAAO,CAAE,CACP,mBAAmB,CACnB,6BAA6B,CAC7B,yEAAyE,CACzE,gBAAgB,CACjB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iLACf,CAAC,CACD,CACEV,QAAQ,CAAE,kFAAkF,CAC5FC,OAAO,CAAE,CACP,wBAAwB,CACxB,eAAe,CACf,6EAA6E,CAC7E,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uJACf,CAAC,CACD,CACEV,QAAQ,CAAE,8DAA8D,CACxEC,OAAO,CAAE,CACP,8CAA8C,CAC9C,yFAAyF,CACzF,kEAAkE,CAClE,sDAAsD,CACvD,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uJACf,CAAC,CACD,CACEV,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,wBAAwB,CACxB,kBAAkB,CAClB,wCAAwC,CACxC,8BAA8B,CAC/B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iJACf,CAAC,CACD,CACEV,QAAQ,CAAE,4DAA4D,CACtEC,OAAO,CAAE,CACP,iCAAiC,CACjC,kCAAkC,CAClC,iBAAiB,CACjB,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mKACf,CAAC,CACD,CACEV,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,+CAA+C,CAC/C,mFAAmF,CACnF,iEAAiE,CACjE,mGAAmG,CACpG,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8PACf,CAAC,CACD,CACEV,QAAQ,CAAE,+CAA+C,CACzDC,OAAO,CAAE,CACP,0CAA0C,CAC1C,gDAAgD,CAChD,iCAAiC,CACjC,mCAAmC,CACpC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yKACf,CAAC,CACF,CACD,8BAA8B,CAAE,CAC9B,CACEV,QAAQ,CAAE,uDAAuD,CACjEC,OAAO,CAAE,CACP,qCAAqC,CACrC,+FAA+F,CAC/F,qCAAqC,CACrC,uDAAuD,CACxD,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wLACf,CAAC,CACD,CACEV,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,yBAAyB,CACzB,6BAA6B,CAC7B,mBAAmB,CACnB,8BAA8B,CAC/B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8JACf,CAAC,CACD,CACEV,QAAQ,CAAE,mCAAmC,CAC7CC,OAAO,CAAE,CACP,oDAAoD,CACpD,6DAA6D,CAC7D,kEAAkE,CAClE,+CAA+C,CAChD,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8HACf,CAAC,CACD,CACEV,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,gCAAgC,CAChC,uBAAuB,CACvB,qBAAqB,CACrB,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4EACf,CAAC,CACD,CACEV,QAAQ,CAAE,6BAA6B,CACvCC,OAAO,CAAE,CACP,WAAW,CACX,aAAa,CACb,+EAA+E,CAC/E,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oFACf,CAAC,CACD,CACEV,QAAQ,CAAE,wCAAwC,CAClDC,OAAO,CAAE,CACP,0CAA0C,CAC1C,wCAAwC,CACxC,uFAAuF,CACvF,6CAA6C,CAC9C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qGACf,CAAC,CACD,CACEV,QAAQ,CAAE,+BAA+B,CACzCC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,MAAM,CACP,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4FACf,CAAC,CACD,CACEV,QAAQ,CAAE,+CAA+C,CACzDC,OAAO,CAAE,CACP,eAAe,CACf,aAAa,CACb,gBAAgB,CAChB,iBAAiB,CAClB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+CACf,CAAC,CACD,CACEV,QAAQ,CAAE,uDAAuD,CACjEC,OAAO,CAAE,CACP,oBAAoB,CACpB,QAAQ,CACR,SAAS,CACT,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yEACf,CAAC,CACD,CACEV,QAAQ,CAAE,mCAAmC,CAC7CC,OAAO,CAAE,CACP,+CAA+C,CAC/C,mDAAmD,CACnD,+CAA+C,CAC/C,wDAAwD,CACzD,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kHACf,CAAC,CACD,CACEV,QAAQ,CAAE,gCAAgC,CAC1CC,OAAO,CAAE,CACP,8CAA8C,CAC9C,0BAA0B,CAC1B,wBAAwB,CACxB,iBAAiB,CAClB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qJACf,CAAC,CACD,CACEV,QAAQ,CAAE,iBAAiB,CAC3BC,OAAO,CAAE,CACP,oCAAoC,CACpC,kCAAkC,CAClC,oCAAoC,CACpC,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oFACf,CAAC,CACD,CACEV,QAAQ,CAAE,kEAAkE,CAC5EC,OAAO,CAAE,CACP,4BAA4B,CAC5B,oBAAoB,CACpB,mCAAmC,CACnC,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4EACf,CAAC,CACD,CACEV,QAAQ,CAAE,iDAAiD,CAC3DC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yEACf,CAAC,CACD,CACEV,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,UAAU,CACV,OAAO,CACP,SAAS,CACT,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uEACf,CAAC,CACD,CACEV,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,UAAU,CACV,QAAQ,CACR,SAAS,CACT,QAAQ,CACT,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+DACf,CAAC,CACD,CACEV,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,OAAO,CACP,SAAS,CACT,SAAS,CACT,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qEACf,CAAC,CACD,CACEV,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,QAAQ,CACT,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sFACf,CAAC,CACD,CACEV,QAAQ,CAAE,gCAAgC,CAC1CC,OAAO,CAAE,CACP,wCAAwC,CACxC,2CAA2C,CAC3C,iBAAiB,CACjB,6BAA6B,CAC9B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gFACf,CAAC,CACD,CACEV,QAAQ,CAAE,+DAA+D,CACzEC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gKACf,CAAC,CACD,CACEV,QAAQ,CAAE,iEAAiE,CAC3EC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kJACf,CAAC,CACD,CACEV,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,MAAM,CACP,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mGACf,CAAC,CACD,CACEV,QAAQ,CAAE,gFAAgF,CAC1FC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,MAAM,CACP,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qHACf,CAAC,CACD,CACEV,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,KAAK,CACL,MAAM,CACP,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8EACf,CAAC,CACD,CACEV,QAAQ,CAAE,kEAAkE,CAC5EC,OAAO,CAAE,CACP,eAAe,CACf,eAAe,CACf,eAAe,CACf,eAAe,CAChB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oFACf,CAAC,CACD,CACEV,QAAQ,CAAE,yBAAyB,CACnCC,OAAO,CAAE,CACP,0CAA0C,CAC1C,kDAAkD,CAClD,2CAA2C,CAC3C,8CAA8C,CAC/C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sKACf,CAAC,CACD,CACEV,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,iCAAiC,CACjC,gCAAgC,CAChC,gCAAgC,CAChC,iCAAiC,CAClC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gHACf,CAAC,CACD,CACEV,QAAQ,CAAE,8BAA8B,CACxCC,OAAO,CAAE,CACP,kBAAkB,CAClB,yDAAyD,CACzD,8BAA8B,CAC9B,kDAAkD,CACnD,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4EACf,CAAC,CACD,CACEV,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,qCAAqC,CACrC,qBAAqB,CACrB,kBAAkB,CAClB,0BAA0B,CAC3B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+HACf,CAAC,CACD,CACEV,QAAQ,CAAE,+CAA+C,CACzDC,OAAO,CAAE,CACP,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mIACf,CAAC,CACF,CACD,0CAA0C,CAAE,CAC1C,CACEV,QAAQ,CAAE,uDAAuD,CACjEC,OAAO,CAAE,CACP,yBAAyB,CACzB,+BAA+B,CAC/B,wBAAwB,CACxB,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sJACf,CAAC,CACD,CACEV,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,SAAS,CACT,gBAAgB,CAChB,cAAc,CACd,kBAAkB,CACnB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iGACf,CAAC,CACD,CACEV,QAAQ,CAAE,wCAAwC,CAClDC,OAAO,CAAE,CACP,2CAA2C,CAC3C,2EAA2E,CAC3E,mCAAmC,CACnC,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6GACf,CAAC,CACD,CACEV,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,qBAAqB,CACrB,wEAAwE,CACxE,iCAAiC,CACjC,sCAAsC,CACvC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sIACf,CAAC,CACD,CACEV,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,6BAA6B,CAC7B,+DAA+D,CAC/D,kCAAkC,CAClC,mCAAmC,CACpC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mLACf,CAAC,CACD,CACEV,QAAQ,CAAE,kFAAkF,CAC5FC,OAAO,CAAE,CACP,qCAAqC,CACrC,iCAAiC,CACjC,4BAA4B,CAC5B,mBAAmB,CACpB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4HACf,CAAC,CACD,CACEV,QAAQ,CAAE,oFAAoF,CAC9FC,OAAO,CAAE,CACP,eAAe,CACf,gBAAgB,CAChB,qBAAqB,CACrB,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wFACf,CAAC,CACD,CACEV,QAAQ,CAAE,wCAAwC,CAClDC,OAAO,CAAE,CACP,sCAAsC,CACtC,uCAAuC,CACvC,uCAAuC,CACvC,qCAAqC,CACtC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kJACf,CAAC,CACD,CACEV,QAAQ,CAAE,iEAAiE,CAC3EC,OAAO,CAAE,CACP,gDAAgD,CAChD,2CAA2C,CAC3C,uCAAuC,CACvC,yCAAyC,CAC1C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kIACf,CAAC,CACD,CACEV,QAAQ,CAAE,wDAAwD,CAClEC,OAAO,CAAE,CACP,0BAA0B,CAC1B,qGAAqG,CACrG,mDAAmD,CACnD,gCAAgC,CACjC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6KACf,CAAC,CACD,CACEV,QAAQ,CAAE,8BAA8B,CACxCC,OAAO,CAAE,CACP,oBAAoB,CACpB,sBAAsB,CACtB,uBAAuB,CACvB,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iFACf,CAAC,CACD,CACEV,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,6CAA6C,CAC7C,mCAAmC,CACnC,mDAAmD,CACnD,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sGACf,CAAC,CACD,CACEV,QAAQ,CAAE,6CAA6C,CACvDC,OAAO,CAAE,CACP,eAAe,CACf,eAAe,CACf,UAAU,CACV,cAAc,CACf,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+FACf,CAAC,CACD,CACEV,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,oBAAoB,CACpB,oEAAoE,CACpE,kBAAkB,CAClB,gBAAgB,CACjB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2KACf,CAAC,CACD,CACEV,QAAQ,CAAE,6DAA6D,CACvEC,OAAO,CAAE,CACP,OAAO,CACP,OAAO,CACP,OAAO,CACP,OAAO,CACR,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qGACf,CAAC,CACD,CACEV,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,sCAAsC,CACtC,+DAA+D,CAC/D,sBAAsB,CACtB,wBAAwB,CACzB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+IACf,CAAC,CACD,CACEV,QAAQ,CAAE,6CAA6C,CACvDC,OAAO,CAAE,CACP,2BAA2B,CAC3B,2BAA2B,CAC3B,wBAAwB,CACxB,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mKACf,CAAC,CACD,CACEV,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,eAAe,CACf,eAAe,CACf,eAAe,CACf,cAAc,CACf,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gGACf,CAAC,CACD,CACEV,QAAQ,CAAE,qCAAqC,CAC/CC,OAAO,CAAE,CACP,KAAK,CACL,KAAK,CACL,MAAM,CACN,MAAM,CACP,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0GACf,CAAC,CACD,CACEV,QAAQ,CAAE,mGAAmG,CAC7GC,OAAO,CAAE,CACP,wBAAwB,CACxB,oDAAoD,CACpD,wDAAwD,CACxD,oBAAoB,CACrB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iKACf,CAAC,CACD,CACEV,QAAQ,CAAE,uDAAuD,CACjEC,OAAO,CAAE,CACP,iCAAiC,CACjC,4EAA4E,CAC5E,sDAAsD,CACtD,uCAAuC,CACxC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gHACf,CAAC,CACD,CACEV,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,yBAAyB,CACzB,2CAA2C,CAC3C,8BAA8B,CAC9B,oBAAoB,CACrB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+JACf,CAAC,CACD,CACEV,QAAQ,CAAE,qEAAqE,CAC/EC,OAAO,CAAE,CACP,uBAAuB,CACvB,2EAA2E,CAC3E,+BAA+B,CAC/B,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8HACf,CAAC,CACD,CACEV,QAAQ,CAAE,iDAAiD,CAC3DC,OAAO,CAAE,CACP,YAAY,CACZ,YAAY,CACZ,aAAa,CACb,aAAa,CACd,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yIACf,CAAC,CACD,CACEV,QAAQ,CAAE,kGAAkG,CAC5GC,OAAO,CAAE,CACP,QAAQ,CACR,SAAS,CACT,SAAS,CACT,SAAS,CACV,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gGACf,CAAC,CACD,CACEV,QAAQ,CAAE,uDAAuD,CACjEC,OAAO,CAAE,CACP,kBAAkB,CAClB,kBAAkB,CAClB,kCAAkC,CAClC,iCAAiC,CAClC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wFACf,CAAC,CACD,CACEV,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,QAAQ,CACR,SAAS,CACT,aAAa,CACb,gBAAgB,CACjB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gGACf,CAAC,CACD,CACEV,QAAQ,CAAE,0EAA0E,CACpFC,OAAO,CAAE,CACP,oCAAoC,CACpC,+BAA+B,CAC/B,iEAAiE,CACjE,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qIACf,CAAC,CACD,CACEV,QAAQ,CAAE,sDAAsD,CAChEC,OAAO,CAAE,CACP,sCAAsC,CACtC,qCAAqC,CACrC,iCAAiC,CACjC,wBAAwB,CACzB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2IACf,CAAC,CACD,CACEV,QAAQ,CAAE,uEAAuE,CACjFC,OAAO,CAAE,CACP,oBAAoB,CACpB,4BAA4B,CAC5B,4EAA4E,CAC5E,iCAAiC,CAClC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gKACf,CAAC,CACF,CACD,yBAAyB,CAAE,CACzB,CACEV,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,0BAA0B,CAC1B,wBAAwB,CACxB,+BAA+B,CAC/B,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mMACf,CAAC,CACD,CACEV,QAAQ,CAAE,gEAAgE,CAC1EC,OAAO,CAAE,CACP,yFAAyF,CACzF,yFAAyF,CACzF,yFAAyF,CACzF,yFAAyF,CAC1F,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mNACf,CAAC,CACD,CACEV,QAAQ,CAAE,wCAAwC,CAClDC,OAAO,CAAE,CACP,iCAAiC,CACjC,2EAA2E,CAC3E,yCAAyC,CACzC,uCAAuC,CACxC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uNACf,CAAC,CACD,CACEV,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,qBAAqB,CACrB,oEAAoE,CACpE,yBAAyB,CACzB,2CAA2C,CAC5C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0JACf,CAAC,CACD,CACEV,QAAQ,CAAE,kGAAkG,CAC5GC,OAAO,CAAE,CACP,uCAAuC,CACvC,mCAAmC,CACnC,mDAAmD,CACnD,oBAAoB,CACrB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uOACf,CAAC,CACD,CACEV,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,yCAAyC,CACzC,uCAAuC,CACvC,uCAAuC,CACvC,yCAAyC,CAC1C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qMACf,CAAC,CACD,CACEV,QAAQ,CAAE,6EAA6E,CACvFC,OAAO,CAAE,CACP,uCAAuC,CACvC,uCAAuC,CACvC,mDAAmD,CACnD,mBAAmB,CACpB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uKACf,CAAC,CACD,CACEV,QAAQ,CAAE,+DAA+D,CACzEC,OAAO,CAAE,CACP,+CAA+C,CAC/C,oEAAoE,CACpE,+BAA+B,CAC/B,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8IACf,CAAC,CACD,CACEV,QAAQ,CAAE,sDAAsD,CAChEC,OAAO,CAAE,CACP,yBAAyB,CACzB,oEAAoE,CACpE,wBAAwB,CACxB,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oIACf,CAAC,CACD,CACEV,QAAQ,CAAE,8BAA8B,CACxCC,OAAO,CAAE,CACP,oBAAoB,CACpB,sBAAsB,CACtB,sBAAsB,CACtB,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iFACf,CAAC,CACD,CACEV,QAAQ,CAAE,+BAA+B,CACzCC,OAAO,CAAE,CACP,eAAe,CACf,mCAAmC,CACnC,uBAAuB,CACvB,oBAAoB,CACrB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gJACf,CAAC,CACD,CACEV,QAAQ,CAAE,oCAAoC,CAC9CC,OAAO,CAAE,CACP,mBAAmB,CACnB,kBAAkB,CAClB,oEAAoE,CACpE,oBAAoB,CACrB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yNACf,CAAC,CACD,CACEV,QAAQ,CAAE,kDAAkD,CAC5DC,OAAO,CAAE,CACP,eAAe,CACf,eAAe,CACf,UAAU,CACV,cAAc,CACf,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kIACf,CAAC,CACD,CACEV,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CACP,mCAAmC,CACnC,+DAA+D,CAC/D,mBAAmB,CACnB,mCAAmC,CACpC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+KACf,CAAC,CACD,CACEV,QAAQ,CAAE,+BAA+B,CACzCC,OAAO,CAAE,CACP,8BAA8B,CAC9B,uFAAuF,CACvF,mCAAmC,CACnC,yCAAyC,CAC1C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wLACf,CAAC,CACD,CACEV,QAAQ,CAAE,iCAAiC,CAC3CC,OAAO,CAAE,CACP,kBAAkB,CAClB,iEAAiE,CACjE,kBAAkB,CAClB,mBAAmB,CACpB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6LACf,CAAC,CACD,CACEV,QAAQ,CAAE,yEAAyE,CACnFC,OAAO,CAAE,CACP,mBAAmB,CACnB,wCAAwC,CACxC,qBAAqB,CACrB,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2HACf,CAAC,CACD,CACEV,QAAQ,CAAE,mDAAmD,CAC7DC,OAAO,CAAE,CACP,uBAAuB,CACvB,4EAA4E,CAC5E,+BAA+B,CAC/B,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6IACf,CAAC,CACD,CACEV,QAAQ,CAAE,mHAAmH,CAC7HC,OAAO,CAAE,CACP,UAAU,CACV,UAAU,CACV,WAAW,CACX,WAAW,CACZ,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6MACf,CAAC,CACD,CACEV,QAAQ,CAAE,0DAA0D,CACpEC,OAAO,CAAE,CACP,kCAAkC,CAClC,2DAA2D,CAC3D,sDAAsD,CACtD,mCAAmC,CACpC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+NACf,CAAC,CACF,CACD,iDAAiD,CAAE,CACjD,CACEV,QAAQ,CAAE,sDAAsD,CAChEC,OAAO,CAAE,CACP,+BAA+B,CAC/B,qCAAqC,CACrC,6BAA6B,CAC7B,6DAA6D,CAC9D,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mKACf,CAAC,CACD,CACEV,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,2BAA2B,CAC3B,qCAAqC,CACrC,4BAA4B,CAC5B,0CAA0C,CAC3C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iPACf,CAAC,CACD,CACEV,QAAQ,CAAE,6EAA6E,CACvFC,OAAO,CAAE,CACP,cAAc,CACd,cAAc,CACd,eAAe,CACf,cAAc,CACf,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2JACf,CAAC,CACD,CACEV,QAAQ,CAAE,qCAAqC,CAC/CC,OAAO,CAAE,CACP,wBAAwB,CACxB,qBAAqB,CACrB,uBAAuB,CACvB,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wJACf,CAAC,CACD,CACEV,QAAQ,CAAE,mEAAmE,CAC7EC,OAAO,CAAE,CACP,sCAAsC,CACtC,yBAAyB,CACzB,yCAAyC,CACzC,6BAA6B,CAC9B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2JACf,CAAC,CACD,CACEV,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,iCAAiC,CACjC,iCAAiC,CACjC,eAAe,CACf,yCAAyC,CAC1C,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gLACf,CAAC,CACD,CACEV,QAAQ,CAAE,gEAAgE,CAC1EC,OAAO,CAAE,CACP,8BAA8B,CAC9B,qEAAqE,CACrE,kCAAkC,CAClC,6BAA6B,CAC9B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mLACf,CAAC,CACD,CACEV,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,kBAAkB,CAClB,qBAAqB,CACrB,wBAAwB,CACxB,0BAA0B,CAC3B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iKACf,CAAC,CACD,CACEV,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,YAAY,CACZ,gBAAgB,CAChB,iDAAiD,CACjD,aAAa,CACd,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yKACf,CAAC,CACD,CACEV,QAAQ,CAAE,4EAA4E,CACtFC,OAAO,CAAE,CACP,SAAS,CACT,qCAAqC,CACrC,eAAe,CACf,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8HACf,CAAC,CACD,CACEV,QAAQ,CAAE,wEAAwE,CAClFC,OAAO,CAAE,CACP,4CAA4C,CAC5C,kEAAkE,CAClE,mBAAmB,CACnB,eAAe,CAChB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2NACf,CAAC,CACD,CACEV,QAAQ,CAAE,8CAA8C,CACxDC,OAAO,CAAE,CACP,2CAA2C,CAC3C,mFAAmF,CACnF,eAAe,CACf,iCAAiC,CAClC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wJACf,CAAC,CACD,CACEV,QAAQ,CAAE,gEAAgE,CAC1EC,OAAO,CAAE,CACP,sBAAsB,CACtB,iEAAiE,CACjE,4BAA4B,CAC5B,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8IACf,CAAC,CACD,CACEV,QAAQ,CAAE,iDAAiD,CAC3DC,OAAO,CAAE,CACP,qBAAqB,CACrB,gCAAgC,CAChC,qBAAqB,CACrB,mBAAmB,CACpB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4OACf,CAAC,CACD,CACEV,QAAQ,CAAE,iCAAiC,CAC3CC,OAAO,CAAE,CACP,2CAA2C,CAC3C,4DAA4D,CAC5D,mBAAmB,CACnB,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0MACf,CAAC,CACD,CACEV,QAAQ,CAAE,wBAAwB,CAClCC,OAAO,CAAE,CACP,wBAAwB,CACxB,sBAAsB,CACtB,yCAAyC,CACzC,+BAA+B,CAChC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kKACf,CAAC,CACD,CACEV,QAAQ,CAAE,mCAAmC,CAC7CC,OAAO,CAAE,CACP,gCAAgC,CAChC,sBAAsB,CACtB,wBAAwB,CACxB,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kJACf,CAAC,CACD,CACEV,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,qBAAqB,CACrB,4FAA4F,CAC5F,iBAAiB,CACjB,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sLACf,CAAC,CACD,CACEV,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,0BAA0B,CAC1B,+EAA+E,CAC/E,wBAAwB,CACxB,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6MACf,CAAC,CACD,CACEV,QAAQ,CAAE,0IAA0I,CACpJC,OAAO,CAAE,CACP,sCAAsC,CACtC,gEAAgE,CAChE,eAAe,CACf,gCAAgC,CACjC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gLACf,CAAC,CACF,CACD,oCAAoC,CAAE,CACpC,CACEV,QAAQ,CAAE,wCAAwC,CAClDC,OAAO,CAAE,CACP,6BAA6B,CAC7B,2DAA2D,CAC3D,iCAAiC,CACjC,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wKACf,CAAC,CACD,CACEV,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,qBAAqB,CACrB,yGAAyG,CACzG,uBAAuB,CACvB,8BAA8B,CAC/B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uJACf,CAAC,CACD,CACEV,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,iBAAiB,CACjB,eAAe,CACf,8DAA8D,CAC9D,kBAAkB,CACnB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sJACf,CAAC,CACD,CACEV,QAAQ,CAAE,sCAAsC,CAChDC,OAAO,CAAE,CACP,mBAAmB,CACnB,wBAAwB,CACxB,gBAAgB,CAChB,kBAAkB,CACnB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yIACf,CAAC,CACD,CACEV,QAAQ,CAAE,gDAAgD,CAC1DC,OAAO,CAAE,CACP,8CAA8C,CAC9C,0CAA0C,CAC1C,sCAAsC,CACtC,iCAAiC,CAClC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0HACf,CAAC,CACD,CACEV,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,sBAAsB,CACtB,oDAAoD,CACpD,wBAAwB,CACxB,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+JACf,CAAC,CACD,CACEV,QAAQ,CAAE,uCAAuC,CACjDC,OAAO,CAAE,CACP,6BAA6B,CAC7B,kDAAkD,CAClD,oBAAoB,CACpB,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kJACf,CAAC,CACD,CACEV,QAAQ,CAAE,+CAA+C,CACzDC,OAAO,CAAE,CACP,gBAAgB,CAChB,2CAA2C,CAC3C,sBAAsB,CACtB,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qIACf,CAAC,CACD,CACEV,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,kBAAkB,CAClB,qCAAqC,CACrC,YAAY,CACZ,kBAAkB,CACnB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qIACf,CAAC,CACD,CACEV,QAAQ,CAAE,sCAAsC,CAChDC,OAAO,CAAE,CACP,6BAA6B,CAC7B,gEAAgE,CAChE,6BAA6B,CAC7B,wBAAwB,CACzB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8LACf,CAAC,CACD,CACEV,QAAQ,CAAE,qCAAqC,CAC/CC,OAAO,CAAE,CACP,0BAA0B,CAC1B,+FAA+F,CAC/F,mBAAmB,CACnB,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sMACf,CAAC,CACD,CACEV,QAAQ,CAAE,sCAAsC,CAChDC,OAAO,CAAE,CACP,wBAAwB,CACxB,yBAAyB,CACzB,iBAAiB,CACjB,kBAAkB,CACnB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gIACf,CAAC,CACD,CACEV,QAAQ,CAAE,+CAA+C,CACzDC,OAAO,CAAE,CACP,qBAAqB,CACrB,6CAA6C,CAC7C,sBAAsB,CACtB,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6JACf,CAAC,CACD,CACEV,QAAQ,CAAE,0BAA0B,CACpCC,OAAO,CAAE,CACP,6BAA6B,CAC7B,UAAU,CACV,8BAA8B,CAC9B,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0JACf,CAAC,CACD,CACEV,QAAQ,CAAE,oBAAoB,CAC9BC,OAAO,CAAE,CACP,8BAA8B,CAC9B,6BAA6B,CAC7B,cAAc,CACd,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0IACf,CAAC,CACD,CACEV,QAAQ,CAAE,yCAAyC,CACnDC,OAAO,CAAE,CACP,gBAAgB,CAChB,sDAAsD,CACtD,0CAA0C,CAC1C,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4IACf,CAAC,CACD,CACEV,QAAQ,CAAE,+CAA+C,CACzDC,OAAO,CAAE,CACP,sCAAsC,CACtC,yIAAyI,CACzI,4BAA4B,CAC5B,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uOACf,CAAC,CACD,CACEV,QAAQ,CAAE,qDAAqD,CAC/DC,OAAO,CAAE,CACP,eAAe,CACf,kGAAkG,CAClG,sBAAsB,CACtB,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2MACf,CAAC,CACD,CACEV,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,8BAA8B,CAC9B,yEAAyE,CACzE,mCAAmC,CACnC,+BAA+B,CAChC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yJACf,CAAC,CACD,CACEV,QAAQ,CAAE,kEAAkE,CAC5EC,OAAO,CAAE,CACP,qBAAqB,CACrB,8GAA8G,CAC9G,wCAAwC,CACxC,mCAAmC,CACpC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oNACf,CAAC,CACF,CACD,2BAA2B,CAAE,CAC3B,CACEV,QAAQ,CAAE,2EAA2E,CACrFC,OAAO,CAAE,CAAC,KAAK,CAAE,KAAK,CAAE,MAAM,CAAE,KAAK,CAAC,CACtCQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uFACf,CAAC,CACD,CACEV,QAAQ,CAAE,2DAA2D,CACrEC,OAAO,CAAE,CAAC,YAAY,CAAE,cAAc,CAAE,gBAAgB,CAAE,mBAAmB,CAAC,CAC9EQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6EACf,CAAC,CACD,CACEV,QAAQ,CAAE,wEAAwE,CAClFC,OAAO,CAAE,CAAC,WAAW,CAAE,YAAY,CAAE,SAAS,CAAE,aAAa,CAAC,CAC9DQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oFACf,CAAC,CACD,CACEV,QAAQ,CAAE,0EAA0E,CACpFC,OAAO,CAAE,CACP,oCAAoC,CACpC,iCAAiC,CACjC,oCAAoC,CACpC,qCAAqC,CACtC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8CACf,CAAC,CACD,CACEV,QAAQ,CAAE,kDAAkD,CAC5DC,OAAO,CAAE,CAAC,KAAK,CAAE,SAAS,CAAE,yBAAyB,CAAE,iBAAiB,CAAC,CACzEQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iDACf,CAAC,CACD,CACEV,QAAQ,CAAE,kEAAkE,CAC5EC,OAAO,CAAE,CACP,2BAA2B,CAC3B,2BAA2B,CAC3B,2BAA2B,CAC3B,qCAAqC,CACtC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sDACf,CAAC,CACD,CACEV,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,iBAAiB,CACjB,+BAA+B,CAC/B,oBAAoB,CACpB,2BAA2B,CAC5B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gGACf,CAAC,CACD,CACEV,QAAQ,CAAE,gEAAgE,CAC1EC,OAAO,CAAE,CAAC,GAAG,CAAE,IAAI,CAAE,IAAI,CAAE,KAAK,CAAC,CACjCQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2CACf,CAAC,CACD,CACEV,QAAQ,CAAE,gEAAgE,CAC1EC,OAAO,CAAE,CACP,2BAA2B,CAC3B,0BAA0B,CAC1B,yBAAyB,CACzB,qBAAqB,CACtB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gEACf,CAAC,CACD,CACEV,QAAQ,CAAE,oCAAoC,CAC9CC,OAAO,CAAE,CACP,iBAAiB,CACjB,sBAAsB,CACtB,qBAAqB,CACrB,wBAAwB,CACzB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4DACf,CAAC,CACD,CACEV,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,SAAS,CACT,qBAAqB,CACrB,kBAAkB,CAClB,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,+CACf,CAAC,CACD,CACEV,QAAQ,CAAE,2BAA2B,CACrCC,OAAO,CAAE,CACP,sCAAsC,CACtC,kDAAkD,CAClD,8BAA8B,CAC9B,oDAAoD,CACrD,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sDACf,CAAC,CACD,CACEV,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CACP,qBAAqB,CACrB,gBAAgB,CAChB,iBAAiB,CACjB,YAAY,CACb,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,8CACf,CAAC,CACD,CACEV,QAAQ,CAAE,oDAAoD,CAC9DC,OAAO,CAAE,CAAC,IAAI,CAAE,IAAI,CAAE,QAAQ,CAAE,gBAAgB,CAAC,CACjDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iDACf,CAAC,CACD,CACEV,QAAQ,CAAE,4CAA4C,CACtDC,OAAO,CAAE,CACP,0BAA0B,CAC1B,mBAAmB,CACnB,kBAAkB,CAClB,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qEACf,CAAC,CACD,CACEV,QAAQ,CAAE,+DAA+D,CACzE,QAAQ,CAAE,CAAC,KAAK,CAAE,OAAO,CAAE,QAAQ,CAAE,OAAO,CAAC,CAC7CS,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0DACf,CAAC,CACD,CACEV,QAAQ,CAAE,sCAAsC,CAChDC,OAAO,CAAE,CACP,oBAAoB,CACpB,eAAe,CACf,qBAAqB,CACrB,kBAAkB,CACnB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4CACf,CAAC,CACD,CACEV,QAAQ,CAAE,iCAAiC,CAC3CC,OAAO,CAAE,CACP,8BAA8B,CAC9B,eAAe,CACf,WAAW,CACX,gBAAgB,CACjB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iDACf,CAAC,CACD,CACEV,QAAQ,CAAE,mCAAmC,CAC7CC,OAAO,CAAE,CACP,cAAc,CACd,cAAc,CACd,iBAAiB,CACjB,WAAW,CACZ,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6CACf,CAAC,CACD,CACEV,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CAAC,GAAG,CAAE,GAAG,CAAE,OAAO,CAAE,UAAU,CAAC,CACxCQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,6CACf,CAAC,CACD,CACEV,QAAQ,CAAE,mDAAmD,CAC7DC,OAAO,CAAE,CAAC,QAAQ,CAAE,QAAQ,CAAE,QAAQ,CAAE,QAAQ,CAAC,CACjDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,yDACf,CAAC,CACF,CACD,4CAA4C,CAAE,CAC5C,CACEV,QAAQ,CAAE,8CAA8C,CACxDC,OAAO,CAAE,CACP,wCAAwC,CACxC,8DAA8D,CAC9D,mCAAmC,CACnC,oCAAoC,CACrC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,uKACf,CAAC,CACD,CACEV,QAAQ,CAAE,4DAA4D,CACtEC,OAAO,CAAE,CACP,kDAAkD,CAClD,2CAA2C,CAC3C,8BAA8B,CAC9B,kCAAkC,CACnC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wGACf,CAAC,CACD,CACEV,QAAQ,CAAE,oEAAoE,CAC9EC,OAAO,CAAE,CACP,4CAA4C,CAC5C,qEAAqE,CACrE,2CAA2C,CAC3C,6BAA6B,CAC9B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,0HACf,CAAC,CACD,CACEV,QAAQ,CAAE,oFAAoF,CAC9FC,OAAO,CAAE,CACP,YAAY,CACZ,QAAQ,CACR,4BAA4B,CAC5B,4BAA4B,CAC7B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,qHACf,CAAC,CACD,CACEV,QAAQ,CAAE,4DAA4D,CACtEC,OAAO,CAAE,CACP,aAAa,CACb,4BAA4B,CAC5B,aAAa,CACb,sBAAsB,CACvB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kFACf,CAAC,CACF,CACD,gDAAgD,CAAE,CAChD,CACEV,QAAQ,CAAE,kEAAkE,CAC5EC,OAAO,CAAE,CACP,4CAA4C,CAC5C,uDAAuD,CACvD,2BAA2B,CAC3B,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,2HACf,CAAC,CACD,CACEV,QAAQ,CAAE,4EAA4E,CACtFC,OAAO,CAAE,CACP,6BAA6B,CAC7B,gEAAgE,CAChE,sBAAsB,CACtB,8BAA8B,CAC/B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gIACf,CAAC,CACD,CACEV,QAAQ,CAAE,sEAAsE,CAChF,QAAQ,CAAE,CACR,KAAK,CACL,sBAAsB,CACtB,aAAa,CACb,cAAc,CACf,CACDS,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iHACf,CAAC,CACD,CACEV,QAAQ,CAAE,kDAAkD,CAC5DC,OAAO,CAAE,CACP,4BAA4B,CAC5B,wCAAwC,CACxC,sBAAsB,CACtB,gCAAgC,CACjC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oFACf,CAAC,CACD,CACEV,QAAQ,CAAE,oCAAoC,CAC9CC,OAAO,CAAE,CACP,qCAAqC,CACrC,uCAAuC,CACvC,qCAAqC,CACrC,+BAA+B,CAChC,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oGACf,CAAC,CACF,CACD,mCAAmC,CAAE,CACnC,CACEV,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,gDAAgD,CAChD,mCAAmC,CACnC,sCAAsC,CACtC,uDAAuD,CACxD,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,iJACf,CAAC,CACD,CACEV,QAAQ,CAAE,wFAAwF,CAClGC,OAAO,CAAE,CACP,WAAW,CACX,oBAAoB,CACpB,KAAK,CACL,gBAAgB,CACjB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,wGACf,CAAC,CACD,CACEV,QAAQ,CAAE,kDAAkD,CAC5DC,OAAO,CAAE,CACP,oDAAoD,CACpD,sBAAsB,CACtB,mCAAmC,CACnC,uBAAuB,CACxB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,mJACf,CAAC,CACD,CACEV,QAAQ,CAAE,mFAAmF,CAC7FC,OAAO,CAAE,CACP,UAAU,CACV,QAAQ,CACR,UAAU,CACV,QAAQ,CACT,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,gIACf,CAAC,CACD,CACEV,QAAQ,CAAE,0CAA0C,CACpDC,OAAO,CAAE,CACP,+BAA+B,CAC/B,+CAA+C,CAC/C,8BAA8B,CAC9B,cAAc,CACf,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,sHACf,CAAC,CACD,CACEV,QAAQ,CAAE,iFAAiF,CAC3FC,OAAO,CAAE,CACP,gCAAgC,CAChC,+BAA+B,CAC/B,4BAA4B,CAC5B,6BAA6B,CAC9B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,4HACf,CAAC,CACD,CACEV,QAAQ,CAAE,yDAAyD,CACnEC,OAAO,CAAE,CACP,oCAAoC,CACpC,6DAA6D,CAC7D,mBAAmB,CACnB,yBAAyB,CAC1B,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,kJACf,CAAC,CACD,CACEV,QAAQ,CAAE,mDAAmD,CAC7DC,OAAO,CAAE,CACP,oEAAoE,CACpE,4BAA4B,CAC5B,sBAAsB,CACtB,oBAAoB,CACrB,CACDQ,OAAO,CAAE,CAAC,CACVC,WAAW,CAAE,oIACf,CAAC,CACF,CAED,OAAO,CAAE,CACP,CACE,UAAU,CAAE,iFAAiF,CAC7F,SAAS,CAAE,CACT,GAAG,CACH,GAAG,CACH,GAAG,CACH,GAAG,CACJ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6IACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACL,KAAK,CACL,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yJACjB,CAAC,CACD,CACE,UAAU,CAAE,yDAAyD,CACrE,SAAS,CAAE,CACT,GAAG,CACH,GAAG,CACH,GAAG,CACH,GAAG,CACJ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qIACjB,CAAC,CACD,CACE,UAAU,CAAE,yGAAyG,CACrH,SAAS,CAAE,CACT,QAAQ,CACR,QAAQ,CACR,KAAK,CACL,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+IACjB,CAAC,CACD,CACE,UAAU,CAAE,uDAAuD,CACnE,SAAS,CAAE,CACT,WAAW,CACX,iBAAiB,CACjB,wBAAwB,CACxB,uBAAuB,CACxB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iNACjB,CAAC,CACD,CACE,UAAU,CAAE,gEAAgE,CAC5E,SAAS,CAAE,CACT,KAAK,CACL,QAAQ,CACR,KAAK,CACL,sBAAsB,CACvB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oJACjB,CAAC,CACD,CACE,UAAU,CAAE,kKAAkK,CAC9K,SAAS,CAAE,CACT,0BAA0B,CAC1B,sBAAsB,CACtB,sBAAsB,CACtB,kCAAkC,CACnC,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6IACjB,CAAC,CACD,CACE,UAAU,CAAE,+DAA+D,CAC3E,SAAS,CAAE,CACT,QAAQ,CACR,UAAU,CACV,WAAW,CACX,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mPACjB,CAAC,CACD,CACE,UAAU,CAAE,6HAA6H,CACzI,SAAS,CAAE,CACT,WAAW,CACX,KAAK,CACL,eAAe,CACf,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8LACjB,CAAC,CACD,CACE,UAAU,CAAE,2FAA2F,CACvG,SAAS,CAAE,CACT,YAAY,CACZ,sBAAsB,CACtB,aAAa,CACb,kBAAkB,CACnB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0GACjB,CAAC,CACD,CACE,UAAU,CAAE,+DAA+D,CAC3E,SAAS,CAAE,CACT,KAAK,CACL,KAAK,CACL,KAAK,CACL,IAAI,CACL,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kNACjB,CAAC,CACD,CACE,UAAU,CAAE,gFAAgF,CAC5F,SAAS,CAAE,CACT,UAAU,CACV,KAAK,CACL,OAAO,CACP,OAAO,CACR,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oHACjB,CAAC,CACD,CACE,UAAU,CAAE,wFAAwF,CACpG,SAAS,CAAE,CACT,KAAK,CACL,KAAK,CACL,KAAK,CACL,IAAI,CACL,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,2GACjB,CAAC,CACD,CACE,UAAU,CAAE,yDAAyD,CACrE,SAAS,CAAE,CACT,eAAe,CACf,SAAS,CACT,iBAAiB,CACjB,cAAc,CACf,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0IACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,eAAe,CACf,SAAS,CACT,iBAAiB,CACjB,cAAc,CACf,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yJACjB,CAAC,CACD,CACE,UAAU,CAAE,6GAA6G,CACzH,SAAS,CAAE,CACT,mBAAmB,CACnB,oBAAoB,CACpB,OAAO,CACP,MAAM,CACP,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+IACjB,CAAC,CACD,CACE,UAAU,CAAE,0DAA0D,CACtE,SAAS,CAAE,CACT,eAAe,CACf,SAAS,CACT,iBAAiB,CACjB,cAAc,CACf,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+JACjB,CAAC,CACD,CACE,UAAU,CAAE,4EAA4E,CACxF,SAAS,CAAE,CACT,YAAY,CACZ,QAAQ,CACR,KAAK,CACL,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iHACjB,CAAC,CACD,CACE,UAAU,CAAE,6EAA6E,CACzF,SAAS,CAAE,CACT,SAAS,CACT,SAAS,CACT,UAAU,CACV,UAAU,CACX,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gGACjB,CAAC,CACD,CACE,UAAU,CAAE,oKAAoK,CAChL,SAAS,CAAE,CACT,aAAa,CACb,YAAY,CACZ,cAAc,CACd,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mOACjB,CAAC,CACD,CACE,UAAU,CAAE,yIAAyI,CACrJ,SAAS,CAAE,CACT,KAAK,CACL,KAAK,CACL,KAAK,CACL,IAAI,CACL,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4HACjB,CAAC,CACD,CACE,UAAU,CAAE,kDAAkD,CAC9D,SAAS,CAAE,CACT,KAAK,CACL,KAAK,CACL,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yKACjB,CAAC,CACD,CACE,UAAU,CAAE,yCAAyC,CACrD,SAAS,CAAE,CACT,gBAAgB,CAChB,UAAU,CACV,qBAAqB,CACrB,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uJACjB,CAAC,CACD,CACE,UAAU,CAAE,mEAAmE,CAC/E,SAAS,CAAE,CACT,qBAAqB,CACrB,QAAQ,CACR,kBAAkB,CAClB,UAAU,CACX,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mLACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,iBAAiB,CACjB,wBAAwB,CACxB,gBAAgB,CAChB,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kJACjB,CAAC,CACD,CACE,UAAU,CAAE,8BAA8B,CAC1C,SAAS,CAAE,CACT,KAAK,CACL,KAAK,CACL,WAAW,CACX,MAAM,CACP,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oJACjB,CAAC,CACD,CACE,UAAU,CAAE,+DAA+D,CAC3E,SAAS,CAAE,CACT,cAAc,CACd,YAAY,CACZ,KAAK,CACL,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yKACjB,CAAC,CACD,CACE,UAAU,CAAE,oFAAoF,CAChG,SAAS,CAAE,CACT,wBAAwB,CACxB,yBAAyB,CACzB,sBAAsB,CACtB,6BAA6B,CAC9B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uMACjB,CAAC,CACD,CACE,UAAU,CAAE,wCAAwC,CACpD,SAAS,CAAE,CACT,UAAU,CACV,IAAI,CACJ,IAAI,CACJ,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qHACjB,CAAC,CACD,CACE,UAAU,CAAE,6GAA6G,CACzH,SAAS,CAAE,CACT,KAAK,CACL,mBAAmB,CACnB,aAAa,CACb,sBAAsB,CACvB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gNACjB,CAAC,CACD,CACE,UAAU,CAAE,wEAAwE,CACpF,SAAS,CAAE,CACT,SAAS,CACT,SAAS,CACT,iBAAiB,CACjB,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6MACjB,CAAC,CACD,CACE,UAAU,CAAE,gJAAgJ,CAC5J,SAAS,CAAE,CACT,UAAU,CACV,UAAU,CACV,UAAU,CACV,cAAc,CACf,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0OACjB,CAAC,CACD,CACE,UAAU,CAAE,gEAAgE,CAC5E,SAAS,CAAE,CACT,oBAAoB,CACpB,yBAAyB,CACzB,YAAY,CACZ,uBAAuB,CACxB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mKACjB,CAAC,CACD,CACE,UAAU,CAAE,mHAAmH,CAC/H,SAAS,CAAE,CACT,WAAW,CACX,cAAc,CACd,iBAAiB,CACjB,OAAO,CACR,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yKACjB,CAAC,CACD,CACE,UAAU,CAAE,wFAAwF,CACpG,SAAS,CAAE,CACT,WAAW,CACX,QAAQ,CACR,UAAU,CACV,UAAU,CACX,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+IACjB,CAAC,CACD,CACE,UAAU,CAAE,2CAA2C,CACvD,SAAS,CAAE,CACT,aAAa,CACb,aAAa,CACb,mBAAmB,CACnB,eAAe,CAChB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qIACjB,CAAC,CACD,CACE,UAAU,CAAE,2BAA2B,CACvC,SAAS,CAAE,CACT,qCAAqC,CACrC,qCAAqC,CACrC,iCAAiC,CACjC,kCAAkC,CACnC,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+KACjB,CAAC,CACD,CACE,UAAU,CAAE,sEAAsE,CAClF,SAAS,CAAE,CACT,MAAM,CACN,MAAM,CACN,KAAK,CACL,MAAM,CACP,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,2KACjB,CAAC,CACD,CACE,UAAU,CAAE,wDAAwD,CACpE,SAAS,CAAE,CACT,MAAM,CACN,YAAY,CACZ,cAAc,CACd,sBAAsB,CACvB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oMACjB,CAAC,CACD,CACE,UAAU,CAAE,8DAA8D,CAC1E,SAAS,CAAE,CACT,UAAU,CACV,QAAQ,CACR,MAAM,CACN,aAAa,CACd,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+JACjB,CAAC,CACD,CACE,UAAU,CAAE,6DAA6D,CACzE,SAAS,CAAE,CACT,MAAM,CACN,MAAM,CACN,KAAK,CACL,MAAM,CACP,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qLACjB,CAAC,CACD,CACE,UAAU,CAAE,oEAAoE,CAChF,SAAS,CAAE,CACT,aAAa,CACb,GAAG,CACH,aAAa,CACb,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qLACjB,CAAC,CACD,CACE,UAAU,CAAE,gFAAgF,CAC5F,SAAS,CAAE,CACT,cAAc,CACd,cAAc,CACd,eAAe,CACf,iBAAiB,CAClB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kJACjB,CAAC,CACD,CACE,UAAU,CAAE,8FAA8F,CAC1G,SAAS,CAAE,CACT,WAAW,CACX,aAAa,CACb,QAAQ,CACR,aAAa,CACd,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6LACjB,CAAC,CACD,CACE,UAAU,CAAE,iEAAiE,CAC7E,SAAS,CAAE,CACT,GAAG,CACH,GAAG,CACH,GAAG,CACH,GAAG,CACJ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mMACjB,CAAC,CACD,CACE,UAAU,CAAE,mDAAmD,CAC/D,SAAS,CAAE,CACT,SAAS,CACT,UAAU,CACV,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qNACjB,CAAC,CACD,CACE,UAAU,CAAE,sBAAsB,CAClC,SAAS,CAAE,CACT,wBAAwB,CACxB,wBAAwB,CACxB,6BAA6B,CAC7B,yBAAyB,CAC1B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mGACjB,CAAC,CACD,CACE,UAAU,CAAE,mEAAmE,CAC/E,SAAS,CAAE,CACT,oCAAoC,CACpC,gCAAgC,CAChC,yBAAyB,CACzB,6BAA6B,CAC9B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mIACjB,CAAC,CACD,CACE,UAAU,CAAE,2CAA2C,CACvD,SAAS,CAAE,CACT,oBAAoB,CACpB,qBAAqB,CACrB,gBAAgB,CAChB,iBAAiB,CAClB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kHACjB,CAAC,CACD,CACE,UAAU,CAAE,2CAA2C,CACvD,SAAS,CAAE,CACT,QAAQ,CACR,OAAO,CACP,0BAA0B,CAC1B,OAAO,CACR,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4IACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,oBAAoB,CACpB,eAAe,CACf,oBAAoB,CACpB,eAAe,CAChB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qLACjB,CAAC,CACD,CACE,UAAU,CAAE,8DAA8D,CAC1E,SAAS,CAAE,CACT,kBAAkB,CAClB,aAAa,CACb,WAAW,CACX,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gGACjB,CAAC,CACD,CACE,UAAU,CAAE,uCAAuC,CACnD,SAAS,CAAE,CACT,SAAS,CACT,WAAW,CACX,UAAU,CACV,SAAS,CACV,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oHACjB,CAAC,CACD,CACE,UAAU,CAAE,wDAAwD,CACpE,SAAS,CAAE,CACT,mBAAmB,CACnB,wBAAwB,CACxB,qBAAqB,CACrB,kBAAkB,CACnB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4IACjB,CAAC,CACD,CACE,UAAU,CAAE,sDAAsD,CAClE,SAAS,CAAE,CACT,OAAO,CACP,WAAW,CACX,gBAAgB,CAChB,kBAAkB,CACnB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4LACjB,CAAC,CACD,CACE,UAAU,CAAE,8DAA8D,CAC1E,SAAS,CAAE,CACT,8BAA8B,CAC9B,uBAAuB,CACvB,2BAA2B,CAC3B,qBAAqB,CACtB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iHACjB,CAAC,CACD,CACE,UAAU,CAAE,4EAA4E,CACxF,SAAS,CAAE,CACT,WAAW,CACX,UAAU,CACV,aAAa,CACb,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8IACjB,CAAC,CACD,CACE,UAAU,CAAE,uDAAuD,CACnE,SAAS,CAAE,CACT,gBAAgB,CAChB,kBAAkB,CAClB,QAAQ,CACR,iBAAiB,CAClB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,2LACjB,CAAC,CACD,CACE,UAAU,CAAE,kEAAkE,CAC9E,SAAS,CAAE,CACT,aAAa,CACb,WAAW,CACX,cAAc,CACd,cAAc,CACf,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,2HACjB,CAAC,CACD,CACE,UAAU,CAAE,mMAAmM,CAC/M,SAAS,CAAE,CACT,GAAG,CACH,GAAG,CACH,yBAAyB,CACzB,0BAA0B,CAC3B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oRACjB,CAAC,CACD,CACE,UAAU,CAAE,+CAA+C,CAC3D,SAAS,CAAE,CACT,KAAK,CACL,SAAS,CACT,aAAa,CACb,OAAO,CACR,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,wJACjB,CAAC,CACF,CAED,OAAO,CAAE,CACP,CACE,UAAU,CAAE,4DAA4D,CACxE,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gLACjB,CAAC,CACD,CACE,UAAU,CAAE,8DAA8D,CAC1E,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kGACjB,CAAC,CACD,CACE,UAAU,CAAE,uEAAuE,CACnF,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gMACjB,CAAC,CACD,CACE,UAAU,CAAE,qGAAqG,CACjH,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0JACjB,CAAC,CACD,CACE,UAAU,CAAE,uHAAuH,CACnI,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iJACjB,CAAC,CACD,CACE,UAAU,CAAE,oGAAoG,CAChH,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oJACjB,CAAC,CACD,CACE,UAAU,CAAE,wDAAwD,CACpE,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mJACjB,CAAC,CACD,CACE,UAAU,CAAE,6GAA6G,CACzH,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yIACjB,CAAC,CACD,CACE,UAAU,CAAE,6FAA6F,CACzG,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kHACjB,CAAC,CACD,CACE,UAAU,CAAE,2CAA2C,CACvD,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,wKACjB,CAAC,CACD,CACE,UAAU,CAAE,+DAA+D,CAC3E,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8GACjB,CAAC,CACD,CACE,UAAU,CAAE,8DAA8D,CAC1E,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+FACjB,CAAC,CACD,CACE,UAAU,CAAE,iDAAiD,CAC7D,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qFACjB,CAAC,CACD,CACE,UAAU,CAAE,8DAA8D,CAC1E,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8FACjB,CAAC,CACD,CACE,UAAU,CAAE,+FAA+F,CAC3G,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8GACjB,CAAC,CACD,CACE,UAAU,CAAE,mDAAmD,CAC/D,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6HACjB,CAAC,CACD,CACE,UAAU,CAAE,kFAAkF,CAC9F,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iIACjB,CAAC,CACD,CACE,UAAU,CAAE,6EAA6E,CACzF,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yGACjB,CAAC,CACD,CACE,UAAU,CAAE,oGAAoG,CAChH,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uHACjB,CAAC,CACD,CACE,UAAU,CAAE,mGAAmG,CAC/G,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qGACjB,CAAC,CACD,CACE,UAAU,CAAE,oFAAoF,CAChG,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oIACjB,CAAC,CACD,CACE,UAAU,CAAE,qIAAqI,CACjJ,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0IACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qHACjB,CAAC,CACD,CACE,UAAU,CAAE,yGAAyG,CACrH,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uGACjB,CAAC,CACD,CACE,UAAU,CAAE,2CAA2C,CACvD,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kGACjB,CAAC,CACD,CACE,UAAU,CAAE,6GAA6G,CACzH,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uHACjB,CAAC,CACD,CACE,UAAU,CAAE,wCAAwC,CACpD,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+HACjB,CAAC,CACD,CACE,UAAU,CAAE,wEAAwE,CACpF,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iGACjB,CAAC,CACD,CACE,UAAU,CAAE,mFAAmF,CAC/F,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qHACjB,CAAC,CACD,CACE,UAAU,CAAE,sFAAsF,CAClG,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8IACjB,CAAC,CACD,CACE,UAAU,CAAE,gGAAgG,CAC5G,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gHACjB,CAAC,CACD,CACE,UAAU,CAAE,2FAA2F,CACvG,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+JACjB,CAAC,CACD,CACE,UAAU,CAAE,sEAAsE,CAClF,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sHACjB,CAAC,CACD,CACE,UAAU,CAAE,gFAAgF,CAC5F,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oHACjB,CAAC,CACD,CACE,UAAU,CAAE,4FAA4F,CACxG,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,wGACjB,CAAC,CACD,CACE,UAAU,CAAE,mEAAmE,CAC/E,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,2FACjB,CAAC,CACD,CACE,UAAU,CAAE,4FAA4F,CACxG,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oGACjB,CAAC,CACD,CACE,UAAU,CAAE,qEAAqE,CACjF,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6JACjB,CAAC,CACD,CACE,UAAU,CAAE,sIAAsI,CAClJ,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+IACjB,CAAC,CACD,CACE,UAAU,CAAE,8CAA8C,CAC1D,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sGACjB,CAAC,CACD,CACE,UAAU,CAAE,6EAA6E,CACzF,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,6CAA6C,CACzD,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0HACjB,CAAC,CACD,CACE,UAAU,CAAE,iGAAiG,CAC7G,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+GACjB,CAAC,CACD,CACE,UAAU,CAAE,wGAAwG,CACpH,SAAS,CAAE,CACT,MAAM,CACN,KAAK,CACN,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6HACjB,CAAC,CACF,CAED,OAAO,CAAE,CACP,CACE,UAAU,CAAE,kDAAkD,CAC9D,SAAS,CAAE,CACT,OAAO,CACP,QAAQ,CACT,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,gFAAgF,CAC5F,SAAS,CAAE,CACT,OAAO,CACP,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4FACjB,CAAC,CACD,CACE,UAAU,CAAE,sCAAsC,CAClD,SAAS,CAAE,CACT,UAAU,CACV,qBAAqB,CACrB,UAAU,CACV,eAAe,CAChB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iGACjB,CAAC,CACD,CACE,UAAU,CAAE,0FAA0F,CACtG,SAAS,CAAE,CACT,YAAY,CACZ,aAAa,CACb,YAAY,CACZ,sBAAsB,CACvB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gGACjB,CAAC,CACD,CACE,UAAU,CAAE,+BAA+B,CAC3C,SAAS,CAAE,CACT,0BAA0B,CAC1B,kBAAkB,CAClB,0BAA0B,CAC1B,4BAA4B,CAC7B,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,oDAAoD,CAChE,SAAS,CAAE,CACT,YAAY,CACZ,cAAc,CACd,YAAY,CACZ,cAAc,CACf,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,2GACjB,CAAC,CACD,CACE,UAAU,CAAE,yEAAyE,CACrF,SAAS,CAAE,CACT,YAAY,CACZ,UAAU,CACV,UAAU,CACV,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sFACjB,CAAC,CACD,CACE,UAAU,CAAE,6HAA6H,CACzI,SAAS,CAAE,CACT,YAAY,CACZ,UAAU,CACV,cAAc,CACd,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0FACjB,CAAC,CACD,CACE,UAAU,CAAE,uDAAuD,CACnE,SAAS,CAAE,CACT,UAAU,CACV,SAAS,CACT,SAAS,CACT,UAAU,CACX,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,4CAA4C,CACxD,SAAS,CAAE,CACT,2BAA2B,CAC3B,gBAAgB,CAChB,SAAS,CACT,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+FACjB,CAAC,CACD,CACE,UAAU,CAAE,mFAAmF,CAC/F,SAAS,CAAE,CACT,qBAAqB,CACrB,YAAY,CACZ,YAAY,CACZ,iBAAiB,CAClB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+GACjB,CAAC,CACD,CACE,UAAU,CAAE,uBAAuB,CACnC,SAAS,CAAE,CACT,gBAAgB,CAChB,oBAAoB,CACpB,qBAAqB,CACrB,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uFACjB,CAAC,CACD,CACE,UAAU,CAAE,qDAAqD,CACjE,SAAS,CAAE,CACT,iBAAiB,CACjB,oBAAoB,CACpB,UAAU,CACV,2CAA2C,CAC5C,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kGACjB,CAAC,CACD,CACE,UAAU,CAAE,4DAA4D,CACxE,SAAS,CAAE,CACT,QAAQ,CACR,gBAAgB,CAChB,iBAAiB,CACjB,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sHACjB,CAAC,CACD,CACE,UAAU,CAAE,gGAAgG,CAC5G,SAAS,CAAE,CACT,wBAAwB,CACxB,wCAAwC,CACxC,WAAW,CACX,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sFACjB,CAAC,CACD,CACE,UAAU,CAAE,sDAAsD,CAClE,SAAS,CAAE,CACT,iBAAiB,CACjB,+BAA+B,CAC/B,qBAAqB,CACrB,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uGACjB,CAAC,CACD,CACE,UAAU,CAAE,iDAAiD,CAC7D,SAAS,CAAE,CACT,UAAU,CACV,2CAA2C,CAC3C,8BAA8B,CAC9B,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8EACjB,CAAC,CACD,CACE,UAAU,CAAE,gCAAgC,CAC5C,SAAS,CAAE,CACT,SAAS,CACT,SAAS,CACT,SAAS,CACT,SAAS,CACV,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qFACjB,CAAC,CACD,CACE,UAAU,CAAE,gFAAgF,CAC5F,SAAS,CAAE,CACT,oCAAoC,CACpC,mCAAmC,CACnC,kBAAkB,CAClB,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oFACjB,CAAC,CACD,CACE,UAAU,CAAE,iEAAiE,CAC7E,SAAS,CAAE,CACT,WAAW,CACX,YAAY,CACZ,WAAW,CACX,0BAA0B,CAC3B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oEACjB,CAAC,CACD,CACE,UAAU,CAAE,yCAAyC,CACrD,SAAS,CAAE,CACT,kBAAkB,CAClB,gBAAgB,CAChB,sBAAsB,CACtB,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uHACjB,CAAC,CACD,CACE,UAAU,CAAE,6CAA6C,CACzD,SAAS,CAAE,CACT,0BAA0B,CAC1B,WAAW,CACX,cAAc,CACd,gBAAgB,CACjB,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,4CAA4C,CACxD,SAAS,CAAE,CACT,wBAAwB,CACxB,qBAAqB,CACrB,oBAAoB,CACpB,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oFACjB,CAAC,CACD,CACE,UAAU,CAAE,wDAAwD,CACpE,SAAS,CAAE,CACT,MAAM,CACN,MAAM,CACN,MAAM,CACN,MAAM,CACP,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gFACjB,CAAC,CACD,CACE,UAAU,CAAE,+DAA+D,CAC3E,SAAS,CAAE,CACT,qBAAqB,CACrB,yBAAyB,CACzB,iCAAiC,CACjC,8BAA8B,CAC/B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sIACjB,CAAC,CACD,CACE,UAAU,CAAE,kDAAkD,CAC9D,SAAS,CAAE,CACT,SAAS,CACT,QAAQ,CACR,gBAAgB,CAChB,SAAS,CACV,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yEACjB,CAAC,CACD,CACE,UAAU,CAAE,wDAAwD,CACpE,SAAS,CAAE,CACT,YAAY,CACZ,mBAAmB,CACnB,oBAAoB,CACpB,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4EACjB,CAAC,CACD,CACE,UAAU,CAAE,qCAAqC,CACjD,SAAS,CAAE,CACT,gBAAgB,CAChB,eAAe,CACf,gBAAgB,CAChB,kBAAkB,CACnB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qEACjB,CAAC,CACD,CACE,UAAU,CAAE,sCAAsC,CAClD,SAAS,CAAE,CACT,SAAS,CACT,SAAS,CACT,QAAQ,CACR,SAAS,CACV,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sFACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,QAAQ,CACR,kBAAkB,CAClB,SAAS,CACT,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sEACjB,CAAC,CACD,CACE,UAAU,CAAE,uEAAuE,CACnF,SAAS,CAAE,CACT,SAAS,CACT,WAAW,CACX,SAAS,CACT,SAAS,CACV,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,uDAAuD,CACnE,SAAS,CAAE,CACT,SAAS,CACT,SAAS,CACT,QAAQ,CACR,eAAe,CAChB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0DACjB,CAAC,CACD,CACE,UAAU,CAAE,sDAAsD,CAClE,SAAS,CAAE,CACT,WAAW,CACX,WAAW,CACX,YAAY,CACZ,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iCACjB,CAAC,CACD,CACE,UAAU,CAAE,wDAAwD,CACpE,SAAS,CAAE,CACT,kBAAkB,CAClB,eAAe,CACf,kBAAkB,CAClB,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4EACjB,CAAC,CACD,CACE,UAAU,CAAE,2GAA2G,CACvH,SAAS,CAAE,CACT,QAAQ,CACR,QAAQ,CACR,WAAW,CACX,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qFACjB,CAAC,CACD,CACE,UAAU,CAAE,sFAAsF,CAClG,SAAS,CAAE,CACT,YAAY,CACZ,aAAa,CACb,YAAY,CACZ,uBAAuB,CACxB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iFACjB,CAAC,CACD,CACE,UAAU,CAAE,yDAAyD,CACrE,SAAS,CAAE,CACT,yBAAyB,CACzB,QAAQ,CACR,oBAAoB,CACpB,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0FACjB,CAAC,CACD,CACE,UAAU,CAAE,4DAA4D,CACxE,SAAS,CAAE,CACT,WAAW,CACX,UAAU,CACV,QAAQ,CACR,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4EACjB,CAAC,CACD,CACE,UAAU,CAAE,uBAAuB,CACnC,SAAS,CAAE,CACT,kCAAkC,CAClC,kCAAkC,CAClC,+CAA+C,CAC/C,kCAAkC,CACnC,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yDACjB,CAAC,CACD,CACE,UAAU,CAAE,mEAAmE,CAC/E,SAAS,CAAE,CACT,SAAS,CACT,SAAS,CACT,QAAQ,CACR,SAAS,CACV,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yDACjB,CAAC,CACD,CACE,UAAU,CAAE,+CAA+C,CAC3D,SAAS,CAAE,CACT,OAAO,CACP,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8DACjB,CAAC,CACD,CACE,UAAU,CAAE,mDAAmD,CAC/D,SAAS,CAAE,CACT,8BAA8B,CAC9B,sBAAsB,CACtB,0BAA0B,CAC1B,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iDACjB,CAAC,CACD,CACE,UAAU,CAAE,wCAAwC,CACpD,SAAS,CAAE,CACT,SAAS,CACT,SAAS,CACT,QAAQ,CACR,SAAS,CACV,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kDACjB,CAAC,CACD,CACE,UAAU,CAAE,sBAAsB,CAClC,SAAS,CAAE,CACT,2BAA2B,CAC3B,2BAA2B,CAC3B,gCAAgC,CAChC,4BAA4B,CAC7B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kEACjB,CAAC,CACD,CACE,UAAU,CAAE,mEAAmE,CAC/E,SAAS,CAAE,CACT,qCAAqC,CACrC,6BAA6B,CAC7B,sBAAsB,CACtB,sBAAsB,CACvB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uFACjB,CAAC,CACD,CACE,UAAU,CAAE,2CAA2C,CACvD,SAAS,CAAE,CACT,4BAA4B,CAC5B,oBAAoB,CACpB,qBAAqB,CACrB,6BAA6B,CAC9B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4DACjB,CAAC,CACD,CACE,UAAU,CAAE,mCAAmC,CAC/C,SAAS,CAAE,CACT,OAAO,CACP,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kDACjB,CAAC,CACD,CACE,UAAU,CAAE,iCAAiC,CAC7C,SAAS,CAAE,CACT,QAAQ,CACR,QAAQ,CACR,QAAQ,CACR,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,qEACjB,CAAC,CACD,CACE,UAAU,CAAE,qDAAqD,CACjE,SAAS,CAAE,CACT,kBAAkB,CAClB,eAAe,CACf,oBAAoB,CACpB,8BAA8B,CAC/B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kDACjB,CAAC,CACD,CACE,UAAU,CAAE,6DAA6D,CACzE,SAAS,CAAE,CACT,UAAU,CACV,QAAQ,CACR,UAAU,CACV,UAAU,CACV,UAAU,CACV,SAAS,CACT,SAAS,CACT,YAAY,CACZ,YAAY,CACb,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,uBAAuB,CACnC,SAAS,CAAE,CACT,+CAA+C,CAC/C,+CAA+C,CAC/C,qCAAqC,CACrC,mCAAmC,CACpC,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oDACjB,CAAC,CACD,CACE,UAAU,CAAE,uCAAuC,CACnD,SAAS,CAAE,CACT,mCAAmC,CACnC,kBAAkB,CAClB,uBAAuB,CACvB,iBAAiB,CAClB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4DACjB,CAAC,CACD,CACE,UAAU,CAAE,gEAAgE,CAC5E,SAAS,CAAE,CACT,qBAAqB,CACrB,sBAAsB,CACtB,qBAAqB,CACrB,qBAAqB,CACtB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iEACjB,CAAC,CACD,CACE,UAAU,CAAE,qCAAqC,CACjD,SAAS,CAAE,CACT,0CAA0C,CAC1C,mBAAmB,CACnB,oCAAoC,CACpC,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6DACjB,CAAC,CACD,CACE,UAAU,CAAE,sDAAsD,CAClE,SAAS,CAAE,CACT,WAAW,CACX,WAAW,CACX,WAAW,CACX,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yDACjB,CAAC,CACD,CACE,UAAU,CAAE,wCAAwC,CACpD,SAAS,CAAE,CACT,OAAO,CACP,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,2DACjB,CAAC,CACD,CACE,UAAU,CAAE,uEAAuE,CACnF,SAAS,CAAE,CACT,uBAAuB,CACvB,0CAA0C,CAC1C,uBAAuB,CACvB,mBAAmB,CACpB,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,gFAAgF,CAC5F,SAAS,CAAE,CACT,cAAc,CACd,mBAAmB,CACnB,mBAAmB,CACnB,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sEACjB,CAAC,CACD,CACE,UAAU,CAAE,mDAAmD,CAC/D,SAAS,CAAE,CACT,QAAQ,CACR,SAAS,CACT,eAAe,CACf,UAAU,CACX,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+EACjB,CAAC,CACD,CACE,UAAU,CAAE,4EAA4E,CACxF,SAAS,CAAE,CACT,UAAU,CACV,WAAW,CACX,SAAS,CACT,UAAU,CACX,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,iDAAiD,CAC7D,SAAS,CAAE,CACT,gBAAgB,CAChB,cAAc,CACd,sBAAsB,CACtB,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8DACjB,CAAC,CACD,CACE,UAAU,CAAE,iDAAiD,CAC7D,SAAS,CAAE,CACT,QAAQ,CACR,gBAAgB,CAChB,gBAAgB,CAChB,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sHACjB,CAAC,CACD,CACE,UAAU,CAAE,sEAAsE,CAClF,SAAS,CAAE,CACT,iCAAiC,CACjC,kBAAkB,CAClB,0BAA0B,CAC1B,oBAAoB,CACrB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,kGACjB,CAAC,CACD,CACE,UAAU,CAAE,iEAAiE,CAC7E,SAAS,CAAE,CACT,aAAa,CACb,YAAY,CACZ,WAAW,CACX,WAAW,CACZ,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,kBAAkB,CAClB,mBAAmB,CACnB,iBAAiB,CACjB,mBAAmB,CACpB,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,sDAAsD,CAClE,SAAS,CAAE,CACT,aAAa,CACb,aAAa,CACb,cAAc,CACd,kBAAkB,CACnB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mDACjB,CAAC,CACD,CACE,UAAU,CAAE,gDAAgD,CAC5D,SAAS,CAAE,CACT,qCAAqC,CACrC,8CAA8C,CAC9C,uBAAuB,CACvB,mBAAmB,CACpB,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,gEAAgE,CAC5E,SAAS,CAAE,CACT,cAAc,CACd,iBAAiB,CACjB,cAAc,CACd,WAAW,CACZ,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,qFAAqF,CACjG,SAAS,CAAE,CACT,mCAAmC,CACnC,iBAAiB,CACjB,iDAAiD,CACjD,qBAAqB,CACtB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oGACjB,CAAC,CACD,CACE,UAAU,CAAE,sDAAsD,CAClE,SAAS,CAAE,CACT,UAAU,CACV,4BAA4B,CAC5B,WAAW,CACX,kCAAkC,CACnC,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gIACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,qBAAqB,CACrB,uBAAuB,CACvB,gBAAgB,CAChB,YAAY,CACb,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mFACjB,CAAC,CACD,CACE,UAAU,CAAE,sBAAsB,CAClC,SAAS,CAAE,CACT,yBAAyB,CACzB,6BAA6B,CAC7B,wBAAwB,CACxB,wBAAwB,CACzB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uDACjB,CAAC,CACD,CACE,UAAU,CAAE,yDAAyD,CACrE,SAAS,CAAE,CACT,2BAA2B,CAC3B,yBAAyB,CACzB,qBAAqB,CACrB,oBAAoB,CACrB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0EACjB,CAAC,CACD,CACE,UAAU,CAAE,4DAA4D,CACxE,SAAS,CAAE,CACT,OAAO,CACP,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gFACjB,CAAC,CACD,CACE,UAAU,CAAE,qEAAqE,CACjF,SAAS,CAAE,CACT,8CAA8C,CAC9C,uCAAuC,CACvC,8BAA8B,CAC9B,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mDACjB,CAAC,CACD,CACE,UAAU,CAAE,6DAA6D,CACzE,SAAS,CAAE,CACT,sBAAsB,CACtB,uBAAuB,CACvB,sBAAsB,CACtB,6BAA6B,CAC9B,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,mEACjB,CAAC,CACD,CACE,UAAU,CAAE,kDAAkD,CAC9D,SAAS,CAAE,CACT,cAAc,CACd,SAAS,CACT,UAAU,CACV,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6DACjB,CAAC,CACD,CACE,UAAU,CAAE,gEAAgE,CAC5E,SAAS,CAAE,CACT,iBAAiB,CACjB,UAAU,CACV,UAAU,CACV,cAAc,CACf,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,gEACjB,CAAC,CACD,CACE,UAAU,CAAE,uCAAuC,CACnD,SAAS,CAAE,CACT,OAAO,CACP,OAAO,CACP,YAAY,CACZ,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,yDACjB,CAAC,CACD,CACE,UAAU,CAAE,0CAA0C,CACtD,SAAS,CAAE,CACT,kDAAkD,CAClD,gCAAgC,CAChC,qCAAqC,CACrC,iDAAiD,CAClD,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4EACjB,CAAC,CACD,CACE,UAAU,CAAE,+CAA+C,CAC3D,SAAS,CAAE,CACT,QAAQ,CACR,OAAO,CACP,OAAO,CACP,OAAO,CACR,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sEACjB,CAAC,CACD,CACE,UAAU,CAAE,+CAA+C,CAC3D,SAAS,CAAE,CACT,QAAQ,CACR,OAAO,CACP,OAAO,CACP,QAAQ,CACT,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0DACjB,CAAC,CACD,CACE,UAAU,CAAE,0CAA0C,CACtD,SAAS,CAAE,CACT,OAAO,CACP,QAAQ,CACR,OAAO,CACP,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,8CACjB,CAAC,CACD,CACE,UAAU,CAAE,sBAAsB,CAClC,SAAS,CAAE,CACT,2BAA2B,CAC3B,4BAA4B,CAC5B,yBAAyB,CACzB,wBAAwB,CACzB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4CACjB,CAAC,CACD,CACE,UAAU,CAAE,4CAA4C,CACxD,SAAS,CAAE,CACT,mCAAmC,CACnC,iBAAiB,CACjB,iBAAiB,CACjB,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+DACjB,CAAC,CACD,CACE,UAAU,CAAE,2DAA2D,CACvE,SAAS,CAAE,CACT,mBAAmB,CACnB,aAAa,CACb,gBAAgB,CAChB,mBAAmB,CACpB,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,gFAAgF,CAC5F,SAAS,CAAE,CACT,kBAAkB,CAClB,mBAAmB,CACnB,mBAAmB,CACnB,kBAAkB,CACnB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,0DACjB,CAAC,CACD,CACE,UAAU,CAAE,4CAA4C,CACxD,SAAS,CAAE,CACT,gBAAgB,CAChB,iBAAiB,CACjB,iBAAiB,CACjB,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iEACjB,CAAC,CACD,CACE,UAAU,CAAE,sCAAsC,CAClD,SAAS,CAAE,CACT,2CAA2C,CAC3C,iGAAiG,CACjG,iFAAiF,CACjF,mBAAmB,CACpB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,oDACjB,CAAC,CACD,CACE,UAAU,CAAE,8DAA8D,CAC1E,SAAS,CAAE,CACT,iBAAiB,CACjB,gBAAgB,CAChB,kBAAkB,CAClB,iBAAiB,CAClB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,+DACjB,CAAC,CACD,CACE,UAAU,CAAE,uDAAuD,CACnE,SAAS,CAAE,CACT,YAAY,CACZ,8BAA8B,CAC9B,cAAc,CACd,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,iEACjB,CAAC,CACD,CACE,UAAU,CAAE,uDAAuD,CACnE,SAAS,CAAE,CACT,oBAAoB,CACpB,qBAAqB,CACrB,kBAAkB,CAClB,qBAAqB,CACtB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,4DACjB,CAAC,CACD,CACE,UAAU,CAAE,gEAAgE,CAC5E,SAAS,CAAE,CACT,WAAW,CACX,iBAAiB,CACjB,aAAa,CACb,WAAW,CACZ,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,uEACjB,CAAC,CACD,CACE,UAAU,CAAE,gCAAgC,CAC5C,SAAS,CAAE,CACT,0CAA0C,CAC1C,+CAA+C,CAC/C,2BAA2B,CAC3B,gBAAgB,CACjB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,6EACjB,CAAC,CACD,CACE,UAAU,CAAE,uDAAuD,CACnE,SAAS,CAAE,CACT,cAAc,CACd,cAAc,CACd,SAAS,CACT,WAAW,CACZ,CACD,SAAS,CAAE,CACb,CAAC,CACD,CACE,UAAU,CAAE,gEAAgE,CAC5E,SAAS,CAAE,CACT,UAAU,CACV,0BAA0B,CAC1B,oBAAoB,CACpB,qBAAqB,CACtB,CACD,SAAS,CAAE,CAAC,CACZ,aAAa,CAAE,sEACjB,CAAC,CAEL,CAAC,CAED;AACA,KAAM,CAAAC,cAAc,CAAG,CACrB;AACA;AACA;AACA,yBAAyB,CAAE,gBAAgB,CAC3C,yCAAyC,CAAE,8BAA8B,CACzE,0DAA0D,CAAE,0CAA0C,CACtG,oCAAoC,CAAE,yBAAyB,CAC/D,qDAAqD,CAAE,4CAA4C,CACnG,0CAA0C,CAAE,oCAAoC,CAChF,0BAA0B,CAAE,2BAA2B,CACvD,2CAA2C,CAAE,4CAA4C,CACzF,wDAAwD,CAAE,gDAAgD,CAC1G,+CAA+C,CAAE,mCAAmC,CACpF,WAAW,CAAE,OAAO,CACpB,WAAW,CAAE,OAAO,CACpB,WAAW,CAAE,OAIf,CAAC,CAED;AACA,KAAM,CAAAC,qBAAqB,CAAG,CAAC,CAAC,CAChCC,MAAM,CAACC,IAAI,CAACH,cAAc,CAAC,CAACI,OAAO,CAACC,WAAW,EAAI,CACjDJ,qBAAqB,CAACD,cAAc,CAACK,WAAW,CAAC,CAAC,CAAGA,WAAW,CAClE,CAAC,CAAC,CAEF,OAASrB,QAAQ,CAAEa,cAAc,CAAEG,cAAc,CAAEC,qBAAqB","ignoreList":[]},"metadata":{},"sourceType":"module","externalDependencies":[]}