{
  "module_name": "cx18-scb.h",
  "hash_id": "f3af9ba9631bd4c1ba5eea07907975229b88b836a6d0142ad35faeb0c661adc6",
  "original_prompt": "Ingested from linux-6.6.14/drivers/media/pci/cx18/cx18-scb.h",
  "human_readable_source": " \n \n\n#ifndef CX18_SCB_H\n#define CX18_SCB_H\n\n#include \"cx18-mailbox.h\"\n\n \n\n#define IRQ_APU_TO_CPU         0x00000001\n#define IRQ_CPU_TO_APU_ACK     0x00000001\n#define IRQ_HPU_TO_CPU         0x00000002\n#define IRQ_CPU_TO_HPU_ACK     0x00000002\n#define IRQ_PPU_TO_CPU         0x00000004\n#define IRQ_CPU_TO_PPU_ACK     0x00000004\n#define IRQ_EPU_TO_CPU         0x00000008\n#define IRQ_CPU_TO_EPU_ACK     0x00000008\n\n#define IRQ_CPU_TO_APU         0x00000010\n#define IRQ_APU_TO_CPU_ACK     0x00000010\n#define IRQ_HPU_TO_APU         0x00000020\n#define IRQ_APU_TO_HPU_ACK     0x00000020\n#define IRQ_PPU_TO_APU         0x00000040\n#define IRQ_APU_TO_PPU_ACK     0x00000040\n#define IRQ_EPU_TO_APU         0x00000080\n#define IRQ_APU_TO_EPU_ACK     0x00000080\n\n#define IRQ_CPU_TO_HPU         0x00000100\n#define IRQ_HPU_TO_CPU_ACK     0x00000100\n#define IRQ_APU_TO_HPU         0x00000200\n#define IRQ_HPU_TO_APU_ACK     0x00000200\n#define IRQ_PPU_TO_HPU         0x00000400\n#define IRQ_HPU_TO_PPU_ACK     0x00000400\n#define IRQ_EPU_TO_HPU         0x00000800\n#define IRQ_HPU_TO_EPU_ACK     0x00000800\n\n#define IRQ_CPU_TO_PPU         0x00001000\n#define IRQ_PPU_TO_CPU_ACK     0x00001000\n#define IRQ_APU_TO_PPU         0x00002000\n#define IRQ_PPU_TO_APU_ACK     0x00002000\n#define IRQ_HPU_TO_PPU         0x00004000\n#define IRQ_PPU_TO_HPU_ACK     0x00004000\n#define IRQ_EPU_TO_PPU         0x00008000\n#define IRQ_PPU_TO_EPU_ACK     0x00008000\n\n#define IRQ_CPU_TO_EPU         0x00010000\n#define IRQ_EPU_TO_CPU_ACK     0x00010000\n#define IRQ_APU_TO_EPU         0x00020000\n#define IRQ_EPU_TO_APU_ACK     0x00020000\n#define IRQ_HPU_TO_EPU         0x00040000\n#define IRQ_EPU_TO_HPU_ACK     0x00040000\n#define IRQ_PPU_TO_EPU         0x00080000\n#define IRQ_EPU_TO_PPU_ACK     0x00080000\n\n#define SCB_OFFSET  0xDC0000\n\n \n#define SCB_RESERVED_SIZE 0x10000\n\n\n \nstruct cx18_mdl_ent {\n    u32 paddr;   \n    u32 length;  \n};\n\nstruct cx18_scb {\n\t \n\n\t \n\tu32 ipc_offset;\n\tu32 reserved01[7];\n\t \n\tu32 cpu_code_offset;\n\tu32 reserved02[3];\n\t \n\tu32 apu_code_offset;\n\tu32 reserved03[3];\n\t \n\tu32 hpu_code_offset;\n\tu32 reserved04[3];\n\t \n\tu32 ppu_code_offset;\n\tu32 reserved05[3];\n\n\t \n\n\t \n\n\t \n\tu32 cpu_state;\n\tu32 reserved1[7];\n\t \n\tu32 apu2cpu_mb_offset;\n\t \n\tu32 apu2cpu_irq;\n\t \n\tu32 cpu2apu_irq_ack;\n\tu32 reserved2[13];\n\n\tu32 hpu2cpu_mb_offset;\n\tu32 hpu2cpu_irq;\n\tu32 cpu2hpu_irq_ack;\n\tu32 reserved3[13];\n\n\tu32 ppu2cpu_mb_offset;\n\tu32 ppu2cpu_irq;\n\tu32 cpu2ppu_irq_ack;\n\tu32 reserved4[13];\n\n\tu32 epu2cpu_mb_offset;\n\tu32 epu2cpu_irq;\n\tu32 cpu2epu_irq_ack;\n\tu32 reserved5[13];\n\tu32 reserved6[8];\n\n\t \n\n\tu32 apu_state;\n\tu32 reserved11[7];\n\tu32 cpu2apu_mb_offset;\n\tu32 cpu2apu_irq;\n\tu32 apu2cpu_irq_ack;\n\tu32 reserved12[13];\n\n\tu32 hpu2apu_mb_offset;\n\tu32 hpu2apu_irq;\n\tu32 apu2hpu_irq_ack;\n\tu32 reserved13[13];\n\n\tu32 ppu2apu_mb_offset;\n\tu32 ppu2apu_irq;\n\tu32 apu2ppu_irq_ack;\n\tu32 reserved14[13];\n\n\tu32 epu2apu_mb_offset;\n\tu32 epu2apu_irq;\n\tu32 apu2epu_irq_ack;\n\tu32 reserved15[13];\n\tu32 reserved16[8];\n\n\t \n\n\tu32 hpu_state;\n\tu32 reserved21[7];\n\tu32 cpu2hpu_mb_offset;\n\tu32 cpu2hpu_irq;\n\tu32 hpu2cpu_irq_ack;\n\tu32 reserved22[13];\n\n\tu32 apu2hpu_mb_offset;\n\tu32 apu2hpu_irq;\n\tu32 hpu2apu_irq_ack;\n\tu32 reserved23[13];\n\n\tu32 ppu2hpu_mb_offset;\n\tu32 ppu2hpu_irq;\n\tu32 hpu2ppu_irq_ack;\n\tu32 reserved24[13];\n\n\tu32 epu2hpu_mb_offset;\n\tu32 epu2hpu_irq;\n\tu32 hpu2epu_irq_ack;\n\tu32 reserved25[13];\n\tu32 reserved26[8];\n\n\t \n\n\tu32 ppu_state;\n\tu32 reserved31[7];\n\tu32 cpu2ppu_mb_offset;\n\tu32 cpu2ppu_irq;\n\tu32 ppu2cpu_irq_ack;\n\tu32 reserved32[13];\n\n\tu32 apu2ppu_mb_offset;\n\tu32 apu2ppu_irq;\n\tu32 ppu2apu_irq_ack;\n\tu32 reserved33[13];\n\n\tu32 hpu2ppu_mb_offset;\n\tu32 hpu2ppu_irq;\n\tu32 ppu2hpu_irq_ack;\n\tu32 reserved34[13];\n\n\tu32 epu2ppu_mb_offset;\n\tu32 epu2ppu_irq;\n\tu32 ppu2epu_irq_ack;\n\tu32 reserved35[13];\n\tu32 reserved36[8];\n\n\t \n\n\tu32 epu_state;\n\tu32 reserved41[7];\n\tu32 cpu2epu_mb_offset;\n\tu32 cpu2epu_irq;\n\tu32 epu2cpu_irq_ack;\n\tu32 reserved42[13];\n\n\tu32 apu2epu_mb_offset;\n\tu32 apu2epu_irq;\n\tu32 epu2apu_irq_ack;\n\tu32 reserved43[13];\n\n\tu32 hpu2epu_mb_offset;\n\tu32 hpu2epu_irq;\n\tu32 epu2hpu_irq_ack;\n\tu32 reserved44[13];\n\n\tu32 ppu2epu_mb_offset;\n\tu32 ppu2epu_irq;\n\tu32 epu2ppu_irq_ack;\n\tu32 reserved45[13];\n\tu32 reserved46[8];\n\n\tu32 semaphores[8];   \n\n\tu32 reserved50[32];  \n\n\tstruct cx18_mailbox  apu2cpu_mb;\n\tstruct cx18_mailbox  hpu2cpu_mb;\n\tstruct cx18_mailbox  ppu2cpu_mb;\n\tstruct cx18_mailbox  epu2cpu_mb;\n\n\tstruct cx18_mailbox  cpu2apu_mb;\n\tstruct cx18_mailbox  hpu2apu_mb;\n\tstruct cx18_mailbox  ppu2apu_mb;\n\tstruct cx18_mailbox  epu2apu_mb;\n\n\tstruct cx18_mailbox  cpu2hpu_mb;\n\tstruct cx18_mailbox  apu2hpu_mb;\n\tstruct cx18_mailbox  ppu2hpu_mb;\n\tstruct cx18_mailbox  epu2hpu_mb;\n\n\tstruct cx18_mailbox  cpu2ppu_mb;\n\tstruct cx18_mailbox  apu2ppu_mb;\n\tstruct cx18_mailbox  hpu2ppu_mb;\n\tstruct cx18_mailbox  epu2ppu_mb;\n\n\tstruct cx18_mailbox  cpu2epu_mb;\n\tstruct cx18_mailbox  apu2epu_mb;\n\tstruct cx18_mailbox  hpu2epu_mb;\n\tstruct cx18_mailbox  ppu2epu_mb;\n\n\tstruct cx18_mdl_ack  cpu_mdl_ack[CX18_MAX_STREAMS][CX18_MAX_MDL_ACKS];\n\tstruct cx18_mdl_ent  cpu_mdl[1];\n};\n\nvoid cx18_init_scb(struct cx18 *cx);\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}