$date
	Tue Nov 15 15:14:16 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module adder_tb $end
$var wire 64 ! l_s [63:0] $end
$var wire 1 " l_carry_out $end
$var reg 64 # l_a [63:0] $end
$var reg 64 $ l_b [63:0] $end
$var reg 1 % l_carry_in $end
$scope module m_dut $end
$var wire 64 & i_a [63:0] $end
$var wire 64 ' i_b [63:0] $end
$var wire 1 % i_carry_in $end
$var wire 64 ( o_s [63:0] $end
$var wire 1 " o_carry_out $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 (
b0 '
b0 &
0%
b0 $
b0 #
0"
b0 !
$end
#100
b1 !
b1 (
b1 #
b1 &
#200
1%
b0 #
b0 &
#300
b1111111111111111111111111111111111111111111111111111111111111111 !
b1111111111111111111111111111111111111111111111111111111111111111 (
1"
b1111111111111111111111111111111111111111111111111111111111111111 $
b1111111111111111111111111111111111111111111111111111111111111111 '
b1111111111111111111111111111111111111111111111111111111111111111 #
b1111111111111111111111111111111111111111111111111111111111111111 &
#400
b0 !
b0 (
b0 $
b0 '
#500
