Timing Analyzer report for MicrocomputerPCB
Sun Sep 18 13:24:14 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                     ;
; Revision Name         ; MicrocomputerPCB                                    ;
; Device Family         ; Cyclone 10 LP                                       ;
; Device Name           ; 10CL006YU256C8G                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; MicrocomputerPCB.out.sdc ; OK     ; Sun Sep 18 13:24:11 2022 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 45.16 MHz ; 45.16 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.144 ; -13.420            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.416 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 8.695 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.135 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.477 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.144 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.707     ;
; -2.046 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.605     ;
; -2.036 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.595     ;
; -2.027 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.723     ;
; -2.022 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.581     ;
; -2.016 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.712     ;
; -2.014 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.577     ;
; -1.980 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.543     ;
; -1.929 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.625     ;
; -1.916 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.475     ;
; -1.906 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.465     ;
; -1.905 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.387     ;
; -1.899 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.381     ;
; -1.897 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.593     ;
; -1.892 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.451     ;
; -1.886 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.582     ;
; -1.879 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.442     ;
; -1.871 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.434     ;
; -1.855 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.551     ;
; -1.850 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.413     ;
; -1.847 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.410     ;
; -1.822 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.381     ;
; -1.820 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.158     ;
; -1.799 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.495     ;
; -1.786 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.124     ;
; -1.784 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.347     ;
; -1.784 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.347     ;
; -1.781 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.344     ;
; -1.775 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.257     ;
; -1.773 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.332     ;
; -1.769 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.251     ;
; -1.763 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.322     ;
; -1.754 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.450     ;
; -1.749 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.308     ;
; -1.749 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.312     ;
; -1.749 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.308     ;
; -1.743 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.439     ;
; -1.739 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.298     ;
; -1.730 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.426     ;
; -1.726 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.422     ;
; -1.725 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.284     ;
; -1.725 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.421     ;
; -1.725 ; cpu09p:cpu1|state.pshs_upl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.284     ;
; -1.719 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.415     ;
; -1.716 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.198     ;
; -1.709 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.405     ;
; -1.707 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.270     ;
; -1.704 ; cpu09p:cpu1|state.int_pcl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.263     ;
; -1.697 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.393     ;
; -1.694 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.109     ; 14.585     ;
; -1.692 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.251     ;
; -1.690 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.662     ; 14.028     ;
; -1.683 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.246     ;
; -1.664 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.227     ;
; -1.656 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.662     ; 13.994     ;
; -1.656 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.352     ;
; -1.654 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.217     ;
; -1.654 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.217     ;
; -1.651 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.214     ;
; -1.647 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.210     ;
; -1.632 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.328     ;
; -1.632 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.114     ;
; -1.626 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.108     ;
; -1.618 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 13.956     ;
; -1.608 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.090     ;
; -1.606 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.169     ;
; -1.605 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 13.943     ;
; -1.602 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.084     ;
; -1.596 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.292     ;
; -1.595 ; cpu09p:cpu1|state.pshs_upl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.154     ;
; -1.591 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.154     ;
; -1.586 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.068     ;
; -1.586 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.662     ; 13.924     ;
; -1.582 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.278     ;
; -1.582 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.145     ;
; -1.580 ; cpu09p:cpu1|state.pshu_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.062     ;
; -1.580 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.143     ;
; -1.579 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.275     ;
; -1.578 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.518     ; 14.060     ;
; -1.574 ; cpu09p:cpu1|state.int_pcl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.133     ;
; -1.571 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.134     ;
; -1.567 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.263     ;
; -1.566 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.125     ;
; -1.564 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.109     ; 14.455     ;
; -1.558 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.254     ;
; -1.556 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.115     ;
; -1.549 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.108     ;
; -1.547 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.243     ;
; -1.547 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.662     ; 13.885     ;
; -1.542 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.101     ;
; -1.536 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.232     ;
; -1.525 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.441     ; 14.084     ;
; -1.523 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.662     ; 13.861     ;
; -1.517 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.080     ;
; -1.516 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.304     ; 14.212     ;
; -1.513 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.662     ; 13.851     ;
; -1.513 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.109     ; 14.404     ;
; -1.511 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.074     ;
; -1.511 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.074     ;
; -1.508 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.437     ; 14.071     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                   ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; bufferedUART:io2|rxCurrentByteBuffer[3]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.487      ; 1.157      ;
; 0.417 ; bufferedUART:io2|rxCurrentByteBuffer[6]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.487      ; 1.158      ;
; 0.426 ; bufferedUART:io2|rxCurrentByteBuffer[2]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.487      ; 1.167      ;
; 0.428 ; bufferedUART:io2|rxCurrentByteBuffer[5]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.487      ; 1.169      ;
; 0.430 ; SBCTextDisplayRGB:io1|dispAttWRData[4]          ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.487      ; 1.171      ;
; 0.446 ; bufferedUART:io2|rxCurrentByteBuffer[0]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.487      ; 1.187      ;
; 0.447 ; SBCTextDisplayRGB:io1|dispCharWRData[6]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.486      ; 1.187      ;
; 0.449 ; SBCTextDisplayRGB:io1|dispCharWRData[3]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.483      ; 1.186      ;
; 0.449 ; SBCTextDisplayRGB:io1|dispCharWRData[4]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.486      ; 1.189      ;
; 0.450 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.178      ;
; 0.451 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat0[0]                          ; gpio:gpio1|reg_dat0[0]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[7]                          ; gpio:gpio1|reg_dat2[7]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[2]                          ; gpio:gpio1|reg_dat2[2]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[0]                          ; gpio:gpio1|reg_dat2[0]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[4]                          ; gpio:gpio1|reg_dat2[4]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[2]                          ; cpu09p:cpu1|op_code[2]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat0[2]                          ; gpio:gpio1|reg_dat0[2]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat0[1]                          ; gpio:gpio1|reg_dat0[1]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[6]                          ; gpio:gpio1|reg_dat2[6]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[5]                          ; gpio:gpio1|reg_dat2[5]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[3]                          ; gpio:gpio1|reg_dat2[3]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|frt_i                           ; mem_mapper2:mm1|frt_i                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; bufferedUART:io2|txByteSent                     ; bufferedUART:io2|txByteSent                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.jsr_state               ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|\fsm:bit_counter[5]           ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.int_swimask_state       ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.int_cwai_state          ; cpu09p:cpu1|saved_state.int_cwai_state                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.int_irqmask_state       ; cpu09p:cpu1|saved_state.int_irqmask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; mem_mapper2:mm1|romInhib_i                      ; mem_mapper2:mm1|romInhib_i                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; cpu09p:cpu1|saved_state.reset_state             ; cpu09p:cpu1|saved_state.reset_state                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; state[1]                                        ; state[1]                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; gpio:gpio1|reg_dat2[1]                          ; gpio:gpio1|reg_dat2[1]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
+-------+-------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                               ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.695 ; n_reset   ; gpio:gpio1|reg_ddr2[6]                    ; clk          ; clk         ; 20.000       ; 2.498      ; 5.824      ;
; 8.695 ; n_reset   ; gpio:gpio1|reg_ddr2[5]                    ; clk          ; clk         ; 20.000       ; 2.498      ; 5.824      ;
; 8.695 ; n_reset   ; gpio:gpio1|reg[4]                         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.824      ;
; 8.695 ; n_reset   ; gpio:gpio1|reg[5]                         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.824      ;
; 8.695 ; n_reset   ; gpio:gpio1|reg[7]                         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.824      ;
; 8.695 ; n_reset   ; gpio:gpio1|reg[6]                         ; clk          ; clk         ; 20.000       ; 2.498      ; 5.824      ;
; 8.695 ; n_reset   ; gpio:gpio1|reg_ddr2[4]                    ; clk          ; clk         ; 20.000       ; 2.498      ; 5.824      ;
; 9.082 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[0]    ; clk          ; clk         ; 20.000       ; 2.482      ; 5.421      ;
; 9.082 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; clk          ; clk         ; 20.000       ; 2.482      ; 5.421      ;
; 9.082 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[7]    ; clk          ; clk         ; 20.000       ; 2.482      ; 5.421      ;
; 9.082 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[3]    ; clk          ; clk         ; 20.000       ; 2.482      ; 5.421      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.mulea_state             ; clk          ; clk         ; 20.000       ; 2.563      ; 5.438      ;
; 9.146 ; n_reset   ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 20.000       ; 2.563      ; 5.438      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state           ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state            ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state          ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.exg2_state              ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state           ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state    ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state          ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state            ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state          ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state        ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.250 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state          ; clk          ; clk         ; 20.000       ; 2.394      ; 5.165      ;
; 9.264 ; n_reset   ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 20.000       ; 2.512      ; 5.269      ;
; 9.264 ; n_reset   ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 20.000       ; 2.512      ; 5.269      ;
; 9.264 ; n_reset   ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 20.000       ; 2.512      ; 5.269      ;
; 9.264 ; n_reset   ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 20.000       ; 2.512      ; 5.269      ;
; 9.283 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[1]    ; clk          ; clk         ; 20.000       ; 2.484      ; 5.222      ;
; 9.283 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[2]    ; clk          ; clk         ; 20.000       ; 2.484      ; 5.222      ;
; 9.283 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 20.000       ; 2.484      ; 5.222      ;
; 9.283 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 20.000       ; 2.484      ; 5.222      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.int_pch_state           ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.int_upl_state           ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state    ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state          ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state          ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state          ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state           ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state           ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.323 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 20.000       ; 2.350      ; 5.048      ;
; 9.577 ; n_reset   ; sd_controller:sd1|HighSpeed               ; clk          ; clk         ; 20.000       ; 2.509      ; 4.953      ;
; 9.615 ; n_reset   ; sd_controller:sd1|sdCS                    ; clk          ; clk         ; 20.000       ; 2.509      ; 4.915      ;
; 9.615 ; n_reset   ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 20.000       ; 2.509      ; 4.915      ;
; 9.615 ; n_reset   ; sd_controller:sd1|state.init              ; clk          ; clk         ; 20.000       ; 2.509      ; 4.915      ;
; 9.615 ; n_reset   ; sd_controller:sd1|sclk_sig                ; clk          ; clk         ; 20.000       ; 2.509      ; 4.915      ;
; 9.615 ; n_reset   ; sd_controller:sd1|state.idle              ; clk          ; clk         ; 20.000       ; 2.509      ; 4.915      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state           ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.index16_state           ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state         ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.index16_2_state         ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.index8_state            ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; sd_controller:sd1|state.cmd55             ; clk          ; clk         ; 20.000       ; 2.508      ; 4.908      ;
; 9.621 ; n_reset   ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 20.000       ; 2.508      ; 4.908      ;
; 9.621 ; n_reset   ; sd_controller:sd1|state.cmd58             ; clk          ; clk         ; 20.000       ; 2.508      ; 4.908      ;
; 9.621 ; n_reset   ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 20.000       ; 2.508      ; 4.908      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.indirect3_state         ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state        ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state         ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.621 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state            ; clk          ; clk         ; 20.000       ; 2.341      ; 4.741      ;
; 9.641 ; n_reset   ; cpu09p:cpu1|state.indexed_state           ; clk          ; clk         ; 20.000       ; 2.375      ; 4.755      ;
; 9.641 ; n_reset   ; cpu09p:cpu1|state.imm16_state             ; clk          ; clk         ; 20.000       ; 2.375      ; 4.755      ;
; 9.641 ; n_reset   ; cpu09p:cpu1|state.postincr1_state         ; clk          ; clk         ; 20.000       ; 2.375      ; 4.755      ;
; 9.641 ; n_reset   ; cpu09p:cpu1|state.postincr2_state         ; clk          ; clk         ; 20.000       ; 2.375      ; 4.755      ;
; 9.695 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state           ; clk          ; clk         ; 20.000       ; 2.436      ; 4.762      ;
; 9.695 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state           ; clk          ; clk         ; 20.000       ; 2.436      ; 4.762      ;
; 9.741 ; n_reset   ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 20.000       ; 2.507      ; 4.787      ;
; 9.741 ; n_reset   ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 20.000       ; 2.507      ; 4.787      ;
; 9.741 ; n_reset   ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 20.000       ; 2.507      ; 4.787      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state    ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state  ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state    ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state     ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.indirect_state          ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.single_op_write_state   ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.indirect2_state         ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state   ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.744 ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state    ; clk          ; clk         ; 20.000       ; 2.451      ; 4.728      ;
; 9.759 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state          ; clk          ; clk         ; 20.000       ; 2.468      ; 4.730      ;
; 9.759 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 20.000       ; 2.468      ; 4.730      ;
; 9.759 ; n_reset   ; cpu09p:cpu1|state.pshu_state              ; clk          ; clk         ; 20.000       ; 2.468      ; 4.730      ;
; 9.759 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state          ; clk          ; clk         ; 20.000       ; 2.468      ; 4.730      ;
; 9.759 ; n_reset   ; cpu09p:cpu1|state.pshs_state              ; clk          ; clk         ; 20.000       ; 2.468      ; 4.730      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat2[7]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat2[1]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_dat2[3]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
; 9.760 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 20.000       ; 2.495      ; 4.756      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                           ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.135 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.135 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.389 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.681      ;
; 1.737 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.011      ;
; 1.737 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.011      ;
; 1.737 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.011      ;
; 1.737 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.011      ;
; 1.737 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.011      ;
; 1.737 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 2.011      ;
; 1.739 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.014      ;
; 1.739 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.014      ;
; 1.739 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.063      ; 2.014      ;
; 1.739 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.063      ; 2.014      ;
; 1.739 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.014      ;
; 1.739 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.063      ; 2.014      ;
; 1.739 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.014      ;
; 1.752 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.042      ;
; 1.752 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.042      ;
; 1.752 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.042      ;
; 1.752 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.042      ;
; 1.752 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.042      ;
; 1.752 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.078      ; 2.042      ;
; 1.783 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 1.783 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.075      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.733 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.040      ; 3.985      ;
; 3.846 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.022      ; 3.989      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 3.952 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.040      ; 4.204      ;
; 4.065 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.022      ; 4.208      ;
; 9.055 ; n_reset                      ; cpu09p:cpu1|nmi_req               ; clk          ; clk         ; 0.000        ; 2.603      ; 3.870      ;
; 9.112 ; n_reset                      ; cpu09p:cpu1|state.decode3_state   ; clk          ; clk         ; 0.000        ; 2.529      ; 3.853      ;
; 9.112 ; n_reset                      ; cpu09p:cpu1|state.andcc_state     ; clk          ; clk         ; 0.000        ; 2.529      ; 3.853      ;
; 9.112 ; n_reset                      ; cpu09p:cpu1|state.cwai_state      ; clk          ; clk         ; 0.000        ; 2.529      ; 3.853      ;
; 9.112 ; n_reset                      ; cpu09p:cpu1|state.decode2_state   ; clk          ; clk         ; 0.000        ; 2.529      ; 3.853      ;
; 9.112 ; n_reset                      ; cpu09p:cpu1|state.orcc_state      ; clk          ; clk         ; 0.000        ; 2.529      ; 3.853      ;
; 9.171 ; n_reset                      ; cpu09p:cpu1|state.exg1_state      ; clk          ; clk         ; 0.000        ; 2.605      ; 3.988      ;
; 9.171 ; n_reset                      ; cpu09p:cpu1|state.tfr_state       ; clk          ; clk         ; 0.000        ; 2.605      ; 3.988      ;
; 9.171 ; n_reset                      ; cpu09p:cpu1|state.exg_state       ; clk          ; clk         ; 0.000        ; 2.605      ; 3.988      ;
; 9.184 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]         ; clk          ; clk         ; 0.000        ; 2.602      ; 3.998      ;
; 9.184 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]         ; clk          ; clk         ; 0.000        ; 2.602      ; 3.998      ;
; 9.184 ; n_reset                      ; mem_mapper2:mm1|nmi_i             ; clk          ; clk         ; 0.000        ; 2.602      ; 3.998      ;
; 9.184 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]         ; clk          ; clk         ; 0.000        ; 2.602      ; 3.998      ;
; 9.184 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]         ; clk          ; clk         ; 0.000        ; 2.602      ; 3.998      ;
; 9.184 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]         ; clk          ; clk         ; 0.000        ; 2.602      ; 3.998      ;
; 9.217 ; n_reset                      ; cpu09p:cpu1|fic                   ; clk          ; clk         ; 0.000        ; 2.586      ; 4.015      ;
; 9.256 ; n_reset                      ; cpu09p:cpu1|state.pshu_acca_state ; clk          ; clk         ; 0.000        ; 2.518      ; 3.986      ;
; 9.256 ; n_reset                      ; cpu09p:cpu1|state.pshu_accb_state ; clk          ; clk         ; 0.000        ; 2.518      ; 3.986      ;
; 9.256 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyh_state  ; clk          ; clk         ; 0.000        ; 2.518      ; 3.986      ;
; 9.256 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixh_state  ; clk          ; clk         ; 0.000        ; 2.518      ; 3.986      ;
; 9.256 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state  ; clk          ; clk         ; 0.000        ; 2.518      ; 3.986      ;
; 9.256 ; n_reset                      ; cpu09p:cpu1|state.pshu_sph_state  ; clk          ; clk         ; 0.000        ; 2.518      ; 3.986      ;
; 9.256 ; n_reset                      ; cpu09p:cpu1|state.pshu_dp_state   ; clk          ; clk         ; 0.000        ; 2.518      ; 3.986      ;
; 9.264 ; n_reset                      ; mem_mapper2:mm1|mmuEn             ; clk          ; clk         ; 0.000        ; 2.601      ; 4.077      ;
; 9.264 ; n_reset                      ; mem_mapper2:mm1|romInhib_i        ; clk          ; clk         ; 0.000        ; 2.601      ; 4.077      ;
; 9.264 ; n_reset                      ; mem_mapper2:mm1|frt_i             ; clk          ; clk         ; 0.000        ; 2.601      ; 4.077      ;
; 9.266 ; n_reset                      ; cpu09p:cpu1|state.sync_state      ; clk          ; clk         ; 0.000        ; 2.586      ; 4.064      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[17]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[18]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[13]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[19]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[11]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[15]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[14]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[16]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[10]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.293 ; n_reset                      ; mem_mapper2:mm1|tcount[12]        ; clk          ; clk         ; 0.000        ; 2.566      ; 4.071      ;
; 9.307 ; n_reset                      ; gpio:gpio1|reg[3]                 ; clk          ; clk         ; 0.000        ; 2.573      ; 4.092      ;
; 9.307 ; n_reset                      ; gpio:gpio1|reg_ddr0[2]            ; clk          ; clk         ; 0.000        ; 2.573      ; 4.092      ;
; 9.307 ; n_reset                      ; gpio:gpio1|reg_ddr0[0]            ; clk          ; clk         ; 0.000        ; 2.573      ; 4.092      ;
; 9.307 ; n_reset                      ; gpio:gpio1|reg[2]                 ; clk          ; clk         ; 0.000        ; 2.573      ; 4.092      ;
; 9.307 ; n_reset                      ; gpio:gpio1|reg[1]                 ; clk          ; clk         ; 0.000        ; 2.573      ; 4.092      ;
; 9.307 ; n_reset                      ; gpio:gpio1|reg[0]                 ; clk          ; clk         ; 0.000        ; 2.573      ; 4.092      ;
; 9.307 ; n_reset                      ; gpio:gpio1|reg_ddr0[1]            ; clk          ; clk         ; 0.000        ; 2.573      ; 4.092      ;
; 9.308 ; n_reset                      ; mem_mapper2:mm1|tcount[5]         ; clk          ; clk         ; 0.000        ; 2.574      ; 4.094      ;
; 9.308 ; n_reset                      ; mem_mapper2:mm1|tcount[8]         ; clk          ; clk         ; 0.000        ; 2.574      ; 4.094      ;
; 9.308 ; n_reset                      ; mem_mapper2:mm1|tcount[7]         ; clk          ; clk         ; 0.000        ; 2.574      ; 4.094      ;
; 9.308 ; n_reset                      ; mem_mapper2:mm1|tcount[0]         ; clk          ; clk         ; 0.000        ; 2.574      ; 4.094      ;
; 9.308 ; n_reset                      ; mem_mapper2:mm1|tcount[2]         ; clk          ; clk         ; 0.000        ; 2.574      ; 4.094      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.66 MHz ; 47.66 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.980 ; -4.364            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.400 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 8.927 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.035 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.373 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.980 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.733     ;
; -0.921 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.791     ;
; -0.915 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.668     ;
; -0.914 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.784     ;
; -0.906 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.656     ;
; -0.888 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.638     ;
; -0.876 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.626     ;
; -0.856 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.726     ;
; -0.849 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.719     ;
; -0.841 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.591     ;
; -0.840 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.593     ;
; -0.827 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.697     ;
; -0.823 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.573     ;
; -0.811 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.561     ;
; -0.790 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.468     ;
; -0.784 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.462     ;
; -0.778 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.648     ;
; -0.775 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.528     ;
; -0.762 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.632     ;
; -0.740 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.493     ;
; -0.737 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.490     ;
; -0.725 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.403     ;
; -0.724 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.271     ;
; -0.719 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.469     ;
; -0.719 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.397     ;
; -0.713 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.583     ;
; -0.709 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.462     ;
; -0.696 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.243     ;
; -0.678 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.548     ;
; -0.675 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.428     ;
; -0.673 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.426     ;
; -0.671 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.541     ;
; -0.665 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.535     ;
; -0.663 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.413     ;
; -0.660 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.413     ;
; -0.659 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.206     ;
; -0.658 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.411     ;
; -0.654 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.404     ;
; -0.650 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.520     ;
; -0.645 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.395     ;
; -0.644 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.514     ;
; -0.643 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.513     ;
; -0.636 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.956     ; 13.680     ;
; -0.635 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.385     ;
; -0.633 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.311     ;
; -0.633 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.383     ;
; -0.631 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.178     ;
; -0.630 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.500     ;
; -0.617 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.367     ;
; -0.608 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.361     ;
; -0.606 ; cpu09p:cpu1|state.int_pcl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.356     ;
; -0.605 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.355     ;
; -0.600 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.470     ;
; -0.598 ; cpu09p:cpu1|state.pshs_upl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.348     ;
; -0.597 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.350     ;
; -0.595 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.348     ;
; -0.593 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.346     ;
; -0.584 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.454     ;
; -0.579 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.449     ;
; -0.571 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.956     ; 13.615     ;
; -0.569 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.322     ;
; -0.568 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.246     ;
; -0.565 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.435     ;
; -0.556 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.426     ;
; -0.547 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.225     ;
; -0.546 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.299     ;
; -0.545 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.298     ;
; -0.542 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.089     ;
; -0.541 ; cpu09p:cpu1|state.int_pcl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.291     ;
; -0.541 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.219     ;
; -0.535 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.405     ;
; -0.533 ; cpu09p:cpu1|state.pshs_upl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.283     ;
; -0.528 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.075     ;
; -0.526 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.073     ;
; -0.519 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.197     ;
; -0.513 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.191     ;
; -0.507 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.377     ;
; -0.504 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.182     ;
; -0.497 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.250     ;
; -0.490 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.360     ;
; -0.486 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.356     ;
; -0.481 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.234     ;
; -0.481 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.028     ;
; -0.479 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.130     ; 13.349     ;
; -0.477 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.024     ;
; -0.476 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.226     ;
; -0.472 ; cpu09p:cpu1|state.pshu_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.322     ; 13.150     ;
; -0.471 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.221     ;
; -0.469 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.222     ;
; -0.467 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.220     ;
; -0.463 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.010     ;
; -0.461 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.008     ;
; -0.461 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.214     ;
; -0.455 ; cpu09p:cpu1|state.pulu_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.956     ; 13.499     ;
; -0.453 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.000     ;
; -0.453 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.203     ;
; -0.453 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.453     ; 13.000     ;
; -0.451 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -2.247     ; 13.204     ;
; -0.448 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.198     ;
; -0.441 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[17] ; clk          ; clk         ; 20.000       ; -2.250     ; 13.191     ;
+--------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                         ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; cpu09p:cpu1|saved_state.dual_op_write16_state   ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; mem_mapper2:mm1|nmiDly[2]                       ; mem_mapper2:mm1|nmiDly[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.single_op_read_state    ; cpu09p:cpu1|saved_state.single_op_read_state                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; SBCTextDisplayRGB:io1|ps2ClkOut                 ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; SBCTextDisplayRGB:io1|ps2ClkFiltered            ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|nmi_ack                             ; cpu09p:cpu1|nmi_ack                                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; cpu09p:cpu1|saved_state.single_op_exec_state    ; cpu09p:cpu1|saved_state.single_op_exec_state                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; mem_mapper2:mm1|nmi_i                           ; mem_mapper2:mm1|nmi_i                                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; mem_mapper2:mm1|nmiDly[4]                       ; mem_mapper2:mm1|nmiDly[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; mem_mapper2:mm1|nmiDly[0]                       ; mem_mapper2:mm1|nmiDly[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; mem_mapper2:mm1|nmiDly[1]                       ; mem_mapper2:mm1|nmiDly[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; mem_mapper2:mm1|nmiDly[3]                       ; mem_mapper2:mm1|nmiDly[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; bufferedUART:io2|rxCurrentByteBuffer[3]         ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.430      ; 1.060      ;
; 0.400 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                   ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                         ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                    ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                          ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                             ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                               ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|HighSpeed                     ; sd_controller:sd1|HighSpeed                                                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|attBold                   ; SBCTextDisplayRGB:io1|attBold                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat2[3]                          ; gpio:gpio1|reg_dat2[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat2[4]                          ; gpio:gpio1|reg_dat2[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|attInverse                ; SBCTextDisplayRGB:io1|attInverse                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.int_nmimask_state       ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat2[5]                          ; gpio:gpio1|reg_dat2[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|paramCount[2]             ; SBCTextDisplayRGB:io1|paramCount[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat2[7]                          ; gpio:gpio1|reg_dat2[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|param4[0]                 ; SBCTextDisplayRGB:io1|param4[0]                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.dual_op_write8_state    ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|charScanLine[3]           ; SBCTextDisplayRGB:io1|charScanLine[3]                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|pixelCount[1]             ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|vActive                   ; SBCTextDisplayRGB:io1|vActive                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|cursorVert[3]             ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|nmi_req                             ; cpu09p:cpu1|nmi_req                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|dispState.dispWrite       ; SBCTextDisplayRGB:io1|dispState.dispWrite                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|cursorVert[0]             ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|cursorVert[2]             ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.jmp_state               ; cpu09p:cpu1|saved_state.jmp_state                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.lea_state               ; cpu09p:cpu1|saved_state.lea_state                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[38]                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat0[0]                          ; gpio:gpio1|reg_dat0[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|pre_code[2]                         ; cpu09p:cpu1|pre_code[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[7]                          ; cpu09p:cpu1|op_code[7]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|hActive                   ; SBCTextDisplayRGB:io1|hActive                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat2[6]                          ; gpio:gpio1|reg_dat2[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|dispByteSent              ; SBCTextDisplayRGB:io1|dispByteSent                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[3]                          ; cpu09p:cpu1|op_code[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[5]                          ; cpu09p:cpu1|op_code[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|charScanLine[0]           ; SBCTextDisplayRGB:io1|charScanLine[0]                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|charScanLine[1]           ; SBCTextDisplayRGB:io1|charScanLine[1]                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|charScanLine[2]           ; SBCTextDisplayRGB:io1|charScanLine[2]                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|dispWR                    ; SBCTextDisplayRGB:io1|dispWR                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.dual_op_read8_state     ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|nmi_enable                          ; cpu09p:cpu1|nmi_enable                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat2[2]                          ; gpio:gpio1|reg_dat2[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[6]                          ; cpu09p:cpu1|op_code[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|saved_state.dual_op_read16_state    ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat0[2]                          ; gpio:gpio1|reg_dat0[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat2[0]                          ; gpio:gpio1|reg_dat2[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|pre_code[0]                         ; cpu09p:cpu1|pre_code[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|kbWRParity                ; SBCTextDisplayRGB:io1|kbWRParity                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|n_kbWR                    ; SBCTextDisplayRGB:io1|n_kbWR                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; cpu09p:cpu1|op_code[0]                          ; cpu09p:cpu1|op_code[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; SBCTextDisplayRGB:io1|ps2DataOut                ; SBCTextDisplayRGB:io1|ps2DataOut                                                                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; gpio:gpio1|reg_dat0[1]                          ; gpio:gpio1|reg_dat0[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                 ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.927  ; n_reset   ; gpio:gpio1|reg_ddr2[6]                    ; clk          ; clk         ; 20.000       ; 2.293      ; 5.388      ;
; 8.927  ; n_reset   ; gpio:gpio1|reg_ddr2[5]                    ; clk          ; clk         ; 20.000       ; 2.293      ; 5.388      ;
; 8.927  ; n_reset   ; gpio:gpio1|reg[4]                         ; clk          ; clk         ; 20.000       ; 2.293      ; 5.388      ;
; 8.927  ; n_reset   ; gpio:gpio1|reg[5]                         ; clk          ; clk         ; 20.000       ; 2.293      ; 5.388      ;
; 8.927  ; n_reset   ; gpio:gpio1|reg[7]                         ; clk          ; clk         ; 20.000       ; 2.293      ; 5.388      ;
; 8.927  ; n_reset   ; gpio:gpio1|reg[6]                         ; clk          ; clk         ; 20.000       ; 2.293      ; 5.388      ;
; 8.927  ; n_reset   ; gpio:gpio1|reg_ddr2[4]                    ; clk          ; clk         ; 20.000       ; 2.293      ; 5.388      ;
; 9.313  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[0]    ; clk          ; clk         ; 20.000       ; 2.282      ; 4.991      ;
; 9.313  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; clk          ; clk         ; 20.000       ; 2.282      ; 4.991      ;
; 9.313  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[7]    ; clk          ; clk         ; 20.000       ; 2.282      ; 4.991      ;
; 9.313  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[3]    ; clk          ; clk         ; 20.000       ; 2.282      ; 4.991      ;
; 9.366  ; n_reset   ; cpu09p:cpu1|state.mulea_state             ; clk          ; clk         ; 20.000       ; 2.365      ; 5.021      ;
; 9.366  ; n_reset   ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 20.000       ; 2.365      ; 5.021      ;
; 9.468  ; n_reset   ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 20.000       ; 2.310      ; 4.864      ;
; 9.468  ; n_reset   ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 20.000       ; 2.310      ; 4.864      ;
; 9.468  ; n_reset   ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 20.000       ; 2.310      ; 4.864      ;
; 9.468  ; n_reset   ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 20.000       ; 2.310      ; 4.864      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state          ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.rti_cc_state            ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.rti_pch_state           ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state    ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state           ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.rti_dp_state            ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.rti_entire_state        ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.rti_accb_state          ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.puls_pch_state          ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.exg2_state              ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.469  ; n_reset   ; cpu09p:cpu1|state.rti_acca_state          ; clk          ; clk         ; 20.000       ; 2.209      ; 4.762      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state           ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state    ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.int_pcl_state           ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state          ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state          ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.int_upl_state           ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.int_pch_state           ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state          ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.562  ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 20.000       ; 2.169      ; 4.629      ;
; 9.571  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 20.000       ; 2.283      ; 4.734      ;
; 9.571  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 20.000       ; 2.283      ; 4.734      ;
; 9.571  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[1]    ; clk          ; clk         ; 20.000       ; 2.283      ; 4.734      ;
; 9.571  ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[2]    ; clk          ; clk         ; 20.000       ; 2.283      ; 4.734      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.pcrel16_state           ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.index16_state           ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.indexaddr_state         ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.index16_2_state         ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.index8_state            ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.indirect3_state         ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state        ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state         ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.778  ; n_reset   ; cpu09p:cpu1|state.pcrel8_state            ; clk          ; clk         ; 20.000       ; 2.165      ; 4.409      ;
; 9.796  ; n_reset   ; sd_controller:sd1|HighSpeed               ; clk          ; clk         ; 20.000       ; 2.307      ; 4.533      ;
; 9.799  ; n_reset   ; cpu09p:cpu1|state.indexed_state           ; clk          ; clk         ; 20.000       ; 2.196      ; 4.419      ;
; 9.799  ; n_reset   ; cpu09p:cpu1|state.imm16_state             ; clk          ; clk         ; 20.000       ; 2.196      ; 4.419      ;
; 9.799  ; n_reset   ; cpu09p:cpu1|state.postincr1_state         ; clk          ; clk         ; 20.000       ; 2.196      ; 4.419      ;
; 9.799  ; n_reset   ; cpu09p:cpu1|state.postincr2_state         ; clk          ; clk         ; 20.000       ; 2.196      ; 4.419      ;
; 9.831  ; n_reset   ; sd_controller:sd1|sdCS                    ; clk          ; clk         ; 20.000       ; 2.307      ; 4.498      ;
; 9.831  ; n_reset   ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 20.000       ; 2.307      ; 4.498      ;
; 9.831  ; n_reset   ; sd_controller:sd1|state.init              ; clk          ; clk         ; 20.000       ; 2.307      ; 4.498      ;
; 9.831  ; n_reset   ; sd_controller:sd1|sclk_sig                ; clk          ; clk         ; 20.000       ; 2.307      ; 4.498      ;
; 9.831  ; n_reset   ; sd_controller:sd1|state.idle              ; clk          ; clk         ; 20.000       ; 2.307      ; 4.498      ;
; 9.838  ; n_reset   ; sd_controller:sd1|state.cmd55             ; clk          ; clk         ; 20.000       ; 2.306      ; 4.490      ;
; 9.838  ; n_reset   ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 20.000       ; 2.306      ; 4.490      ;
; 9.838  ; n_reset   ; sd_controller:sd1|state.cmd58             ; clk          ; clk         ; 20.000       ; 2.306      ; 4.490      ;
; 9.838  ; n_reset   ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 20.000       ; 2.306      ; 4.490      ;
; 9.912  ; n_reset   ; cpu09p:cpu1|state.muld_state              ; clk          ; clk         ; 20.000       ; 2.169      ; 4.279      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state    ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state  ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state     ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.single_op_read_state    ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.indirect_state          ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.single_op_write_state   ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.indirect2_state         ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.dual_op_write16_state   ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.949  ; n_reset   ; cpu09p:cpu1|state.dual_op_write8_state    ; clk          ; clk         ; 20.000       ; 2.264      ; 4.337      ;
; 9.956  ; n_reset   ; cpu09p:cpu1|state.vect_hi_state           ; clk          ; clk         ; 20.000       ; 2.250      ; 4.316      ;
; 9.956  ; n_reset   ; cpu09p:cpu1|state.vect_lo_state           ; clk          ; clk         ; 20.000       ; 2.250      ; 4.316      ;
; 10.001 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state          ; clk          ; clk         ; 20.000       ; 2.280      ; 4.301      ;
; 10.001 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 20.000       ; 2.280      ; 4.301      ;
; 10.001 ; n_reset   ; cpu09p:cpu1|state.pshu_state              ; clk          ; clk         ; 20.000       ; 2.280      ; 4.301      ;
; 10.001 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state          ; clk          ; clk         ; 20.000       ; 2.280      ; 4.301      ;
; 10.001 ; n_reset   ; cpu09p:cpu1|state.pshs_state              ; clk          ; clk         ; 20.000       ; 2.280      ; 4.301      ;
; 10.005 ; n_reset   ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 20.000       ; 2.305      ; 4.322      ;
; 10.005 ; n_reset   ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 20.000       ; 2.305      ; 4.322      ;
; 10.005 ; n_reset   ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 20.000       ; 2.305      ; 4.322      ;
; 10.024 ; n_reset   ; cpu09p:cpu1|state.pulu_sph_state          ; clk          ; clk         ; 20.000       ; 2.061      ; 4.059      ;
; 10.024 ; n_reset   ; cpu09p:cpu1|state.pulu_pch_state          ; clk          ; clk         ; 20.000       ; 2.061      ; 4.059      ;
; 10.024 ; n_reset   ; cpu09p:cpu1|state.pulu_pcl_state          ; clk          ; clk         ; 20.000       ; 2.061      ; 4.059      ;
; 10.024 ; n_reset   ; cpu09p:cpu1|state.pulu_iyh_state          ; clk          ; clk         ; 20.000       ; 2.061      ; 4.059      ;
; 10.024 ; n_reset   ; cpu09p:cpu1|state.pulu_ixh_state          ; clk          ; clk         ; 20.000       ; 2.061      ; 4.059      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_dat2[7]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
; 10.043 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 20.000       ; 2.292      ; 4.271      ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                            ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.035 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.035 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.035 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.035 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.035 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.035 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.284 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.552      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.819      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.816      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.816      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.058      ; 1.819      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.819      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.816      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.819      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.816      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.816      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.819      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.058      ; 1.819      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.819      ;
; 1.566 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 1.816      ;
; 1.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.591 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.616 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 1.616 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 1.616 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 1.616 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 1.616 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 1.616 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 1.616 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.884      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.355 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.583      ;
; 3.476 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.011      ; 3.595      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.544 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.033      ; 3.772      ;
; 3.665 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.011      ; 3.784      ;
; 8.964 ; n_reset                      ; cpu09p:cpu1|nmi_req               ; clk          ; clk         ; 0.000        ; 2.391      ; 3.550      ;
; 9.033 ; n_reset                      ; cpu09p:cpu1|state.decode3_state   ; clk          ; clk         ; 0.000        ; 2.329      ; 3.557      ;
; 9.033 ; n_reset                      ; cpu09p:cpu1|state.andcc_state     ; clk          ; clk         ; 0.000        ; 2.329      ; 3.557      ;
; 9.033 ; n_reset                      ; cpu09p:cpu1|state.cwai_state      ; clk          ; clk         ; 0.000        ; 2.329      ; 3.557      ;
; 9.033 ; n_reset                      ; cpu09p:cpu1|state.decode2_state   ; clk          ; clk         ; 0.000        ; 2.329      ; 3.557      ;
; 9.033 ; n_reset                      ; cpu09p:cpu1|state.orcc_state      ; clk          ; clk         ; 0.000        ; 2.329      ; 3.557      ;
; 9.098 ; n_reset                      ; cpu09p:cpu1|state.exg1_state      ; clk          ; clk         ; 0.000        ; 2.401      ; 3.694      ;
; 9.098 ; n_reset                      ; cpu09p:cpu1|state.tfr_state       ; clk          ; clk         ; 0.000        ; 2.401      ; 3.694      ;
; 9.098 ; n_reset                      ; cpu09p:cpu1|state.exg_state       ; clk          ; clk         ; 0.000        ; 2.401      ; 3.694      ;
; 9.113 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]         ; clk          ; clk         ; 0.000        ; 2.390      ; 3.698      ;
; 9.113 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]         ; clk          ; clk         ; 0.000        ; 2.390      ; 3.698      ;
; 9.113 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]         ; clk          ; clk         ; 0.000        ; 2.390      ; 3.698      ;
; 9.113 ; n_reset                      ; mem_mapper2:mm1|nmi_i             ; clk          ; clk         ; 0.000        ; 2.390      ; 3.698      ;
; 9.113 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]         ; clk          ; clk         ; 0.000        ; 2.390      ; 3.698      ;
; 9.113 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]         ; clk          ; clk         ; 0.000        ; 2.390      ; 3.698      ;
; 9.135 ; n_reset                      ; cpu09p:cpu1|fic                   ; clk          ; clk         ; 0.000        ; 2.375      ; 3.705      ;
; 9.172 ; n_reset                      ; cpu09p:cpu1|state.pshu_acca_state ; clk          ; clk         ; 0.000        ; 2.322      ; 3.689      ;
; 9.172 ; n_reset                      ; cpu09p:cpu1|state.pshu_accb_state ; clk          ; clk         ; 0.000        ; 2.322      ; 3.689      ;
; 9.172 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyh_state  ; clk          ; clk         ; 0.000        ; 2.322      ; 3.689      ;
; 9.172 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixh_state  ; clk          ; clk         ; 0.000        ; 2.322      ; 3.689      ;
; 9.172 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state  ; clk          ; clk         ; 0.000        ; 2.322      ; 3.689      ;
; 9.172 ; n_reset                      ; cpu09p:cpu1|state.pshu_sph_state  ; clk          ; clk         ; 0.000        ; 2.322      ; 3.689      ;
; 9.172 ; n_reset                      ; cpu09p:cpu1|state.pshu_dp_state   ; clk          ; clk         ; 0.000        ; 2.322      ; 3.689      ;
; 9.180 ; n_reset                      ; cpu09p:cpu1|state.sync_state      ; clk          ; clk         ; 0.000        ; 2.383      ; 3.758      ;
; 9.185 ; n_reset                      ; mem_mapper2:mm1|mmuEn             ; clk          ; clk         ; 0.000        ; 2.388      ; 3.768      ;
; 9.185 ; n_reset                      ; mem_mapper2:mm1|romInhib_i        ; clk          ; clk         ; 0.000        ; 2.388      ; 3.768      ;
; 9.185 ; n_reset                      ; mem_mapper2:mm1|frt_i             ; clk          ; clk         ; 0.000        ; 2.388      ; 3.768      ;
; 9.211 ; n_reset                      ; cpu09p:cpu1|state.fetch_state     ; clk          ; clk         ; 0.000        ; 2.290      ; 3.696      ;
; 9.211 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyl_state  ; clk          ; clk         ; 0.000        ; 2.290      ; 3.696      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[14]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[13]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[16]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[18]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[10]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[11]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[15]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[17]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[12]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.214 ; n_reset                      ; mem_mapper2:mm1|tcount[19]        ; clk          ; clk         ; 0.000        ; 2.356      ; 3.765      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[1]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[2]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[6]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[0]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[3]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[5]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[7]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[9]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|n_tint_i          ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
; 9.229 ; n_reset                      ; mem_mapper2:mm1|tcount[4]         ; clk          ; clk         ; 0.000        ; 2.364      ; 3.788      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 7.195 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.140 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 9.843 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.499 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.171 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 7.195 ; sd_controller:sd1|driveLED             ; driveLED        ; clk          ; clk         ; 20.000       ; -1.062     ; 1.743      ;
; 7.201 ; cpu09p:cpu1|pre_code[6]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.096     ; 6.703      ;
; 7.205 ; cpu09p:cpu1|pre_code[7]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.096     ; 6.699      ;
; 7.248 ; cpu09p:cpu1|pre_code[3]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.095     ; 6.657      ;
; 7.309 ; cpu09p:cpu1|state.int_iyh_state        ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.031     ; 6.660      ;
; 7.315 ; cpu09p:cpu1|pre_code[2]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.096     ; 6.589      ;
; 7.330 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.639      ;
; 7.342 ; cpu09p:cpu1|pre_code[1]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.095     ; 6.563      ;
; 7.353 ; cpu09p:cpu1|pre_code[5]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.096     ; 6.551      ;
; 7.370 ; cpu09p:cpu1|op_code[0]                 ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.094     ; 6.536      ;
; 7.377 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.590      ;
; 7.381 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.586      ;
; 7.381 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.586      ;
; 7.390 ; cpu09p:cpu1|op_code[1]                 ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.094     ; 6.516      ;
; 7.393 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.531      ;
; 7.396 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.573      ;
; 7.399 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.525      ;
; 7.414 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.439      ;
; 7.426 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.427      ;
; 7.426 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.622      ;
; 7.426 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.622      ;
; 7.430 ; cpu09p:cpu1|pre_code[4]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.095     ; 6.475      ;
; 7.445 ; cpu09p:cpu1|state.pull_return_lo_state ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.054     ; 6.501      ;
; 7.454 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.594      ;
; 7.455 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.514      ;
; 7.461 ; cpu09p:cpu1|op_code[2]                 ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.094     ; 6.445      ;
; 7.468 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.499      ;
; 7.469 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.500      ;
; 7.477 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.447      ;
; 7.477 ; cpu09p:cpu1|pre_code[0]                ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.095     ; 6.428      ;
; 7.481 ; cpu09p:cpu1|state.int_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.488      ;
; 7.483 ; cpu09p:cpu1|op_code[3]                 ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.094     ; 6.423      ;
; 7.497 ; cpu09p:cpu1|state.pulu_cc_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.551      ;
; 7.499 ; cpu09p:cpu1|state.int_iyh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.470      ;
; 7.503 ; cpu09p:cpu1|state.int_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.466      ;
; 7.509 ; cpu09p:cpu1|state.puls_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.344      ;
; 7.510 ; cpu09p:cpu1|state.puls_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.538      ;
; 7.512 ; cpu09p:cpu1|state.rti_uph_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.341      ;
; 7.513 ; cpu09p:cpu1|state.pshs_upl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.454      ;
; 7.515 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.454      ;
; 7.516 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.451      ;
; 7.519 ; cpu09p:cpu1|state.rti_iyl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.334      ;
; 7.520 ; cpu09p:cpu1|state.int_pcl_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.447      ;
; 7.520 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.447      ;
; 7.520 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.447      ;
; 7.522 ; cpu09p:cpu1|state.puls_accb_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.860     ; 6.618      ;
; 7.528 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.441      ;
; 7.530 ; cpu09p:cpu1|state.pshu_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.394      ;
; 7.532 ; cpu09p:cpu1|state.pshu_sph_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.392      ;
; 7.532 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.392      ;
; 7.535 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.434      ;
; 7.538 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.386      ;
; 7.539 ; cpu09p:cpu1|state.int_ixh_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.430      ;
; 7.540 ; cpu09p:cpu1|state.int_accb_state       ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.031     ; 6.429      ;
; 7.543 ; cpu09p:cpu1|state.push_return_hi_state ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.424      ;
; 7.550 ; cpu09p:cpu1|state.pulu_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.498      ;
; 7.553 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.300      ;
; 7.557 ; cpu09p:cpu1|state.pulu_spl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.491      ;
; 7.562 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.405      ;
; 7.565 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.288      ;
; 7.565 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.483      ;
; 7.565 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.483      ;
; 7.566 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.401      ;
; 7.566 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.401      ;
; 7.570 ; cpu09p:cpu1|state.puls_upl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.283      ;
; 7.573 ; cpu09p:cpu1|state.pshs_pch_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.396      ;
; 7.573 ; cpu09p:cpu1|state.mul0_state           ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.053     ; 6.374      ;
; 7.575 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.392      ;
; 7.577 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.392      ;
; 7.578 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.346      ;
; 7.579 ; cpu09p:cpu1|state.push_return_lo_state ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.388      ;
; 7.579 ; cpu09p:cpu1|state.int_upl_state        ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.388      ;
; 7.581 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.388      ;
; 7.584 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.340      ;
; 7.585 ; cpu09p:cpu1|state.mul2_state           ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.053     ; 6.362      ;
; 7.587 ; cpu09p:cpu1|state.pshu_acca_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.337      ;
; 7.590 ; cpu09p:cpu1|state.int_upl_state        ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.033     ; 6.377      ;
; 7.591 ; cpu09p:cpu1|state.pshu_iyh_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.333      ;
; 7.592 ; cpu09p:cpu1|state.indirect2_state      ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.091     ; 6.317      ;
; 7.593 ; cpu09p:cpu1|state.pshs_iyl_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.376      ;
; 7.593 ; cpu09p:cpu1|state.pulu_acca_state      ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.455      ;
; 7.593 ; cpu09p:cpu1|state.rti_acca_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.054     ; 6.353      ;
; 7.594 ; cpu09p:cpu1|state.int_iyl_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.375      ;
; 7.594 ; cpu09p:cpu1|state.int_dp_state         ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.375      ;
; 7.595 ; cpu09p:cpu1|state.rti_pch_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.054     ; 6.351      ;
; 7.596 ; cpu09p:cpu1|state.pshs_pcl_state       ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.033     ; 6.371      ;
; 7.597 ; cpu09p:cpu1|state.puls_dp_state        ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.451      ;
; 7.597 ; cpu09p:cpu1|state.pshu_pch_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.327      ;
; 7.599 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.254      ;
; 7.604 ; cpu09p:cpu1|state.puls_iyh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.249      ;
; 7.607 ; cpu09p:cpu1|state.int_pch_state        ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.360      ;
; 7.608 ; cpu09p:cpu1|state.push_return_lo_state ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.033     ; 6.359      ;
; 7.609 ; cpu09p:cpu1|state.pshs_iyh_state       ; sramData[0]     ; clk          ; clk         ; 20.000       ; -1.031     ; 6.360      ;
; 7.610 ; cpu09p:cpu1|state.pshs_ixh_state       ; sramAddress[18] ; clk          ; clk         ; 20.000       ; -1.033     ; 6.357      ;
; 7.610 ; cpu09p:cpu1|state.int_accb_state       ; sramAddress[16] ; clk          ; clk         ; 20.000       ; -1.031     ; 6.359      ;
; 7.611 ; cpu09p:cpu1|state.rti_upl_state        ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.242      ;
; 7.611 ; cpu09p:cpu1|state.pulu_ixl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.437      ;
; 7.611 ; cpu09p:cpu1|state.pulu_iyl_state       ; sramAddress[14] ; clk          ; clk         ; 20.000       ; -0.952     ; 6.437      ;
; 7.612 ; cpu09p:cpu1|state.puls_uph_state       ; sramAddress[13] ; clk          ; clk         ; 20.000       ; -1.147     ; 6.241      ;
; 7.616 ; cpu09p:cpu1|state.pshu_ixh_state       ; sramAddress[15] ; clk          ; clk         ; 20.000       ; -1.076     ; 6.308      ;
+-------+----------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                   ;
+-------+------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; bufferedUART:io2|rxCurrentByteBuffer[3]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.471      ;
; 0.141 ; bufferedUART:io2|rxCurrentByteBuffer[6]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.472      ;
; 0.144 ; bufferedUART:io2|rxCurrentByteBuffer[2]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.475      ;
; 0.145 ; bufferedUART:io2|rxCurrentByteBuffer[5]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.476      ;
; 0.149 ; bufferedUART:io2|rxCurrentByteBuffer[0]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.480      ;
; 0.152 ; SBCTextDisplayRGB:io1|dispAttWRData[4]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.227      ; 0.483      ;
; 0.158 ; SBCTextDisplayRGB:io1|dispAttWRData[5]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.226      ; 0.488      ;
; 0.159 ; SBCTextDisplayRGB:io1|dispCharWRData[4]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.488      ;
; 0.160 ; SBCTextDisplayRGB:io1|dispCharWRData[2]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.489      ;
; 0.161 ; SBCTextDisplayRGB:io1|charScanLine[2]          ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.483      ;
; 0.161 ; SBCTextDisplayRGB:io1|dispCharWRData[6]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.490      ;
; 0.162 ; bufferedUART:io2|rxCurrentByteBuffer[4]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.493      ;
; 0.164 ; SBCTextDisplayRGB:io1|dispCharWRData[3]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.222      ; 0.490      ;
; 0.165 ; SBCTextDisplayRGB:io1|charScanLine[1]          ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.487      ;
; 0.166 ; SBCTextDisplayRGB:io1|dispCharWRData[0]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.495      ;
; 0.166 ; bufferedUART:io2|rxCurrentByteBuffer[7]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.497      ;
; 0.168 ; SBCTextDisplayRGB:io1|dispAttWRData[7]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.227      ; 0.499      ;
; 0.170 ; SBCTextDisplayRGB:io1|cursorHoriz[0]           ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.221      ; 0.495      ;
; 0.170 ; SBCTextDisplayRGB:io1|charScanLine[3]          ; SBCTextDisplayRGB:io1|SansBoldRomReduced:\GEN_REDUCED_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_rc91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.492      ;
; 0.173 ; SBCTextDisplayRGB:io1|dispCharWRData[1]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.502      ;
; 0.173 ; bufferedUART:io2|rxCurrentByteBuffer[1]        ; bufferedUART:io2|altsyncram:rxBuffer_rtl_0|altsyncram_sbe1:auto_generated|ram_block1a0~porta_datain_reg0                                                            ; clk          ; clk         ; 0.000        ; 0.227      ; 0.504      ;
; 0.174 ; SBCTextDisplayRGB:io1|charHoriz[2]             ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~porta_address_reg0            ; clk          ; clk         ; 0.000        ; 0.219      ; 0.497      ;
; 0.176 ; SBCTextDisplayRGB:io1|dispAttWRData[6]         ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0           ; clk          ; clk         ; 0.000        ; 0.226      ; 0.506      ;
; 0.177 ; SBCTextDisplayRGB:io1|cursorHoriz[1]           ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~portb_address_reg0          ; clk          ; clk         ; 0.000        ; 0.221      ; 0.502      ;
; 0.177 ; cpu09p:cpu1|state.int_nmimask_state            ; cpu09p:cpu1|nmi_ack                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.300      ; 0.561      ;
; 0.179 ; SBCTextDisplayRGB:io1|dispCharWRData[7]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.508      ;
; 0.181 ; SBCTextDisplayRGB:io1|charHoriz[1]             ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a0~porta_address_reg0            ; clk          ; clk         ; 0.000        ; 0.219      ; 0.504      ;
; 0.185 ; sd_controller:sd1|cmd_out[4]                   ; sd_controller:sd1|cmd_out[4]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sd_controller:sd1|cmd_out[3]                   ; sd_controller:sd1|cmd_out[3]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sd_controller:sd1|cmd_out[2]                   ; sd_controller:sd1|cmd_out[2]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sd_controller:sd1|return_state.read_block_wait ; sd_controller:sd1|return_state.read_block_wait                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sd_controller:sd1|return_state.cardsel         ; sd_controller:sd1|return_state.cardsel                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sd_controller:sd1|return_state.poll_cmd        ; sd_controller:sd1|return_state.poll_cmd                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|ps2ClkOut                ; SBCTextDisplayRGB:io1|ps2ClkOut                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|data_sig[0]                  ; sd_controller:sd1|data_sig[0]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.single_op_read_state   ; cpu09p:cpu1|saved_state.single_op_read_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|op_code[5]                         ; cpu09p:cpu1|op_code[5]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|pre_code[0]                        ; cpu09p:cpu1|pre_code[0]                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[7]                   ; sd_controller:sd1|cmd_out[7]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|dispCharWRData[5]        ; SBCTextDisplayRGB:io1|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_lhh2:auto_generated|ram_block1a4~portb_datain_reg0             ; clk          ; clk         ; 0.000        ; 0.225      ; 0.515      ;
; 0.186 ; sd_controller:sd1|block_busy                   ; sd_controller:sd1|block_busy                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_write16_state  ; cpu09p:cpu1|saved_state.dual_op_write16_state                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[0]            ; SBCTextDisplayRGB:io1|cursorVert[0]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[3]            ; SBCTextDisplayRGB:io1|cursorVert[3]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|cursorVert[2]            ; SBCTextDisplayRGB:io1|cursorVert[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.jmp_state              ; cpu09p:cpu1|saved_state.jmp_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.lea_state              ; cpu09p:cpu1|saved_state.lea_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|hActive                  ; SBCTextDisplayRGB:io1|hActive                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|pixelCount[1]            ; SBCTextDisplayRGB:io1|pixelCount[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|ps2ClkFiltered           ; SBCTextDisplayRGB:io1|ps2ClkFiltered                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[7]                      ; sd_controller:sd1|dout[7]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|pre_code[2]                        ; cpu09p:cpu1|pre_code[2]                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[5]                      ; sd_controller:sd1|dout[5]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|op_code[3]                         ; cpu09p:cpu1|op_code[3]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|dout[6]                      ; sd_controller:sd1|dout[6]                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.single_op_exec_state   ; cpu09p:cpu1|saved_state.single_op_exec_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.int_nmimask_state      ; cpu09p:cpu1|saved_state.int_nmimask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|nmi_enable                         ; cpu09p:cpu1|nmi_enable                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|op_code[0]                         ; cpu09p:cpu1|op_code[0]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|sdhc                         ; sd_controller:sd1|sdhc                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[38]                  ; sd_controller:sd1|cmd_out[38]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|param3[0]                ; SBCTextDisplayRGB:io1|param3[0]                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|ps2DataOut               ; SBCTextDisplayRGB:io1|ps2DataOut                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|kbWRParity               ; SBCTextDisplayRGB:io1|kbWRParity                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_write8_state   ; cpu09p:cpu1|saved_state.dual_op_write8_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|nmi_req                            ; cpu09p:cpu1|nmi_req                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|nmi_ack                            ; cpu09p:cpu1|nmi_ack                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_read16_state   ; cpu09p:cpu1|saved_state.dual_op_read16_state                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|dispByteSent             ; SBCTextDisplayRGB:io1|dispByteSent                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|paramCount[1]            ; SBCTextDisplayRGB:io1|paramCount[1]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|rxdFiltered                   ; bufferedUART:io2|rxdFiltered                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|paramCount[2]            ; SBCTextDisplayRGB:io1|paramCount[2]                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:io1|n_kbWR                   ; SBCTextDisplayRGB:io1|n_kbWR                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.dual_op_read8_state    ; cpu09p:cpu1|saved_state.dual_op_read8_state                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|op_code[2]                         ; cpu09p:cpu1|op_code[2]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[1]                 ; bufferedUART:io2|txBitCount[1]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[0]                 ; bufferedUART:io2|txBitCount[0]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[2]                 ; bufferedUART:io2|txBitCount[2]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.jsr_state              ; cpu09p:cpu1|saved_state.jsr_state                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_mode                     ; sd_controller:sd1|cmd_mode                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBitCount[3]                 ; bufferedUART:io2|txBitCount[3]                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[40]                  ; sd_controller:sd1|cmd_out[40]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txByteSent                    ; bufferedUART:io2|txByteSent                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[41]                  ; sd_controller:sd1|cmd_out[41]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[42]                  ; sd_controller:sd1|cmd_out[42]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[43]                  ; sd_controller:sd1|cmd_out[43]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[44]                  ; sd_controller:sd1|cmd_out[44]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[45]                  ; sd_controller:sd1|cmd_out[45]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|cmd_out[47]                  ; sd_controller:sd1|cmd_out[47]                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|sdCS                         ; sd_controller:sd1|sdCS                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; bufferedUART:io2|txBuffer[7]                   ; bufferedUART:io2|txBuffer[7]                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|block_start_ack              ; sd_controller:sd1|block_start_ack                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|\fsm:bit_counter[5]          ; sd_controller:sd1|\fsm:bit_counter[5]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|\fsm:bit_counter[6]          ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.receive_ocr_wait       ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.vect_hi_state          ; cpu09p:cpu1|saved_state.vect_hi_state                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|response_mode                ; sd_controller:sd1|response_mode                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|state.send_cmd               ; sd_controller:sd1|state.send_cmd                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sd_controller:sd1|return_state.cmd55           ; sd_controller:sd1|return_state.cmd55                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cpu09p:cpu1|saved_state.int_swimask_state      ; cpu09p:cpu1|saved_state.int_swimask_state                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
+-------+------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                 ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.843  ; n_reset   ; gpio:gpio1|reg_ddr2[6]                    ; clk          ; clk         ; 20.000       ; 1.046      ; 3.210      ;
; 9.843  ; n_reset   ; gpio:gpio1|reg_ddr2[5]                    ; clk          ; clk         ; 20.000       ; 1.046      ; 3.210      ;
; 9.843  ; n_reset   ; gpio:gpio1|reg[4]                         ; clk          ; clk         ; 20.000       ; 1.046      ; 3.210      ;
; 9.843  ; n_reset   ; gpio:gpio1|reg[5]                         ; clk          ; clk         ; 20.000       ; 1.046      ; 3.210      ;
; 9.843  ; n_reset   ; gpio:gpio1|reg[7]                         ; clk          ; clk         ; 20.000       ; 1.046      ; 3.210      ;
; 9.843  ; n_reset   ; gpio:gpio1|reg[6]                         ; clk          ; clk         ; 20.000       ; 1.046      ; 3.210      ;
; 9.843  ; n_reset   ; gpio:gpio1|reg_ddr2[4]                    ; clk          ; clk         ; 20.000       ; 1.046      ; 3.210      ;
; 10.011 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[0]    ; clk          ; clk         ; 20.000       ; 1.041      ; 3.037      ;
; 10.011 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[4]    ; clk          ; clk         ; 20.000       ; 1.041      ; 3.037      ;
; 10.011 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[7]    ; clk          ; clk         ; 20.000       ; 1.041      ; 3.037      ;
; 10.011 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[3]    ; clk          ; clk         ; 20.000       ; 1.041      ; 3.037      ;
; 10.077 ; n_reset   ; cpu09p:cpu1|state.mulea_state             ; clk          ; clk         ; 20.000       ; 1.110      ; 3.040      ;
; 10.077 ; n_reset   ; cpu09p:cpu1|state.mul_state               ; clk          ; clk         ; 20.000       ; 1.110      ; 3.040      ;
; 10.108 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[1]    ; clk          ; clk         ; 20.000       ; 1.042      ; 2.941      ;
; 10.108 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[5]    ; clk          ; clk         ; 20.000       ; 1.042      ; 2.941      ;
; 10.108 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[2]    ; clk          ; clk         ; 20.000       ; 1.042      ; 2.941      ;
; 10.108 ; n_reset   ; SBCTextDisplayRGB:io1|dispAttWRData[6]    ; clk          ; clk         ; 20.000       ; 1.042      ; 2.941      ;
; 10.121 ; n_reset   ; sd_controller:sd1|state.send_regreq       ; clk          ; clk         ; 20.000       ; 1.058      ; 2.944      ;
; 10.121 ; n_reset   ; sd_controller:sd1|state.receive_byte_wait ; clk          ; clk         ; 20.000       ; 1.058      ; 2.944      ;
; 10.121 ; n_reset   ; sd_controller:sd1|state.send_cmd          ; clk          ; clk         ; 20.000       ; 1.058      ; 2.944      ;
; 10.121 ; n_reset   ; sd_controller:sd1|state.receive_ocr_wait  ; clk          ; clk         ; 20.000       ; 1.058      ; 2.944      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.pull_return_hi_state    ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.rti_entire_state        ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.rti_pch_state           ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.rti_cc_state            ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.puls_pcl_state          ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.puls_pch_state          ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.rti_pcl_state           ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.rti_accb_state          ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.exg2_state              ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.rti_dp_state            ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.pull_return_lo_state    ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.124 ; n_reset   ; cpu09p:cpu1|state.rti_acca_state          ; clk          ; clk         ; 20.000       ; 1.011      ; 2.894      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.int_pch_state           ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.int_upl_state           ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.push_return_lo_state    ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.pshs_ixh_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.pshs_upl_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.pshs_cc_state           ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.pshs_pcl_state          ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.push_return_hi_state    ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.int_pcl_state           ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.pshu_cc_state           ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.177 ; n_reset   ; cpu09p:cpu1|state.int_cc_state            ; clk          ; clk         ; 20.000       ; 0.991      ; 2.821      ;
; 10.273 ; n_reset   ; sd_controller:sd1|HighSpeed               ; clk          ; clk         ; 20.000       ; 1.056      ; 2.790      ;
; 10.289 ; n_reset   ; sd_controller:sd1|sdCS                    ; clk          ; clk         ; 20.000       ; 1.055      ; 2.773      ;
; 10.289 ; n_reset   ; sd_controller:sd1|state.cmd0              ; clk          ; clk         ; 20.000       ; 1.055      ; 2.773      ;
; 10.289 ; n_reset   ; sd_controller:sd1|state.init              ; clk          ; clk         ; 20.000       ; 1.055      ; 2.773      ;
; 10.289 ; n_reset   ; sd_controller:sd1|sclk_sig                ; clk          ; clk         ; 20.000       ; 1.055      ; 2.773      ;
; 10.289 ; n_reset   ; sd_controller:sd1|state.idle              ; clk          ; clk         ; 20.000       ; 1.055      ; 2.773      ;
; 10.300 ; n_reset   ; sd_controller:sd1|state.cmd55             ; clk          ; clk         ; 20.000       ; 1.055      ; 2.762      ;
; 10.300 ; n_reset   ; sd_controller:sd1|state.read_block_data   ; clk          ; clk         ; 20.000       ; 1.055      ; 2.762      ;
; 10.300 ; n_reset   ; sd_controller:sd1|state.cmd58             ; clk          ; clk         ; 20.000       ; 1.055      ; 2.762      ;
; 10.300 ; n_reset   ; sd_controller:sd1|state.receive_byte      ; clk          ; clk         ; 20.000       ; 1.055      ; 2.762      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.pcrel16_state           ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.index16_state           ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.indexaddr_state         ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.index16_2_state         ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.index8_state            ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.indirect3_state         ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.indexaddr2_state        ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.pcrel16_2_state         ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.324 ; n_reset   ; cpu09p:cpu1|state.pcrel8_state            ; clk          ; clk         ; 20.000       ; 0.988      ; 2.671      ;
; 10.332 ; n_reset   ; cpu09p:cpu1|state.indexed_state           ; clk          ; clk         ; 20.000       ; 1.000      ; 2.675      ;
; 10.332 ; n_reset   ; cpu09p:cpu1|state.imm16_state             ; clk          ; clk         ; 20.000       ; 1.000      ; 2.675      ;
; 10.332 ; n_reset   ; cpu09p:cpu1|state.postincr1_state         ; clk          ; clk         ; 20.000       ; 1.000      ; 2.675      ;
; 10.332 ; n_reset   ; cpu09p:cpu1|state.postincr2_state         ; clk          ; clk         ; 20.000       ; 1.000      ; 2.675      ;
; 10.347 ; n_reset   ; sd_controller:sd1|state.read_block_cmd    ; clk          ; clk         ; 20.000       ; 1.053      ; 2.713      ;
; 10.347 ; n_reset   ; sd_controller:sd1|state.write_block_cmd   ; clk          ; clk         ; 20.000       ; 1.053      ; 2.713      ;
; 10.347 ; n_reset   ; sd_controller:sd1|state.write_block_data  ; clk          ; clk         ; 20.000       ; 1.053      ; 2.713      ;
; 10.364 ; n_reset   ; cpu09p:cpu1|state.vect_hi_state           ; clk          ; clk         ; 20.000       ; 1.030      ; 2.673      ;
; 10.364 ; n_reset   ; cpu09p:cpu1|state.vect_lo_state           ; clk          ; clk         ; 20.000       ; 1.030      ; 2.673      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_ddr2[2]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[7]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[2]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[6]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_ddr2[7]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat0[2]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[5]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[4]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_ddr2[1]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[1]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat0[1]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_ddr2[0]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat0[0]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[3]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_dat2[0]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.369 ; n_reset   ; gpio:gpio1|reg_ddr2[3]                    ; clk          ; clk         ; 20.000       ; 1.045      ; 2.683      ;
; 10.390 ; n_reset   ; cpu09p:cpu1|state.muld_state              ; clk          ; clk         ; 20.000       ; 0.977      ; 2.594      ;
; 10.396 ; n_reset   ; cpu09p:cpu1|state.pshu_ixl_state          ; clk          ; clk         ; 20.000       ; 1.056      ; 2.667      ;
; 10.396 ; n_reset   ; cpu09p:cpu1|state.pshu_spl_state          ; clk          ; clk         ; 20.000       ; 1.056      ; 2.667      ;
; 10.396 ; n_reset   ; cpu09p:cpu1|state.pshu_state              ; clk          ; clk         ; 20.000       ; 1.056      ; 2.667      ;
; 10.396 ; n_reset   ; cpu09p:cpu1|state.pshu_pcl_state          ; clk          ; clk         ; 20.000       ; 1.056      ; 2.667      ;
; 10.396 ; n_reset   ; cpu09p:cpu1|state.pshs_state              ; clk          ; clk         ; 20.000       ; 1.056      ; 2.667      ;
; 10.399 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_state    ; clk          ; clk         ; 20.000       ; 1.047      ; 2.655      ;
; 10.399 ; n_reset   ; cpu09p:cpu1|state.single_op_read_state    ; clk          ; clk         ; 20.000       ; 1.047      ; 2.655      ;
; 10.399 ; n_reset   ; cpu09p:cpu1|state.dual_op_read8_state     ; clk          ; clk         ; 20.000       ; 1.047      ; 2.655      ;
; 10.399 ; n_reset   ; cpu09p:cpu1|state.dual_op_read16_2_state  ; clk          ; clk         ; 20.000       ; 1.047      ; 2.655      ;
; 10.399 ; n_reset   ; cpu09p:cpu1|state.indirect_state          ; clk          ; clk         ; 20.000       ; 1.047      ; 2.655      ;
; 10.399 ; n_reset   ; cpu09p:cpu1|state.indirect2_state         ; clk          ; clk         ; 20.000       ; 1.047      ; 2.655      ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                            ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxInPointer[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.619      ;
; 0.593 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txByteSent       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.713      ;
; 0.742 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.742 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.742 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.742 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.742 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.742 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[1]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.852      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[3]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.852      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[5]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.852      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[0]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.852      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[2]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.852      ;
; 0.743 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxClockCount[4]  ; clk          ; clk         ; 0.000        ; 0.025      ; 0.852      ;
; 0.746 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.026      ; 0.856      ;
; 0.746 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.026      ; 0.856      ;
; 0.746 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.idle     ; clk          ; clk         ; 0.000        ; 0.026      ; 0.856      ;
; 0.746 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.dataBit  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.856      ;
; 0.746 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.026      ; 0.856      ;
; 0.746 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.026      ; 0.856      ;
; 0.746 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|rxState.stopBit  ; clk          ; clk         ; 0.000        ; 0.026      ; 0.856      ;
; 0.747 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 0.747 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.stopBit  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 0.747 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.dataBit  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 0.747 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 0.747 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 0.747 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txBitCount[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 0.747 ; bufferedUART:io2|func_reset  ; bufferedUART:io2|txState.idle     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.867      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.684 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.784      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.695 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; 0.016      ; 1.795      ;
; 1.751 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.812      ;
; 1.762 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; 0.005      ; 1.823      ;
; 8.406 ; n_reset                      ; cpu09p:cpu1|nmi_req               ; clk          ; clk         ; 0.000        ; 1.102      ; 1.592      ;
; 8.435 ; n_reset                      ; cpu09p:cpu1|state.decode3_state   ; clk          ; clk         ; 0.000        ; 1.072      ; 1.591      ;
; 8.435 ; n_reset                      ; cpu09p:cpu1|state.andcc_state     ; clk          ; clk         ; 0.000        ; 1.072      ; 1.591      ;
; 8.435 ; n_reset                      ; cpu09p:cpu1|state.cwai_state      ; clk          ; clk         ; 0.000        ; 1.072      ; 1.591      ;
; 8.435 ; n_reset                      ; cpu09p:cpu1|state.orcc_state      ; clk          ; clk         ; 0.000        ; 1.072      ; 1.591      ;
; 8.435 ; n_reset                      ; cpu09p:cpu1|state.decode2_state   ; clk          ; clk         ; 0.000        ; 1.072      ; 1.591      ;
; 8.460 ; n_reset                      ; cpu09p:cpu1|state.exg1_state      ; clk          ; clk         ; 0.000        ; 1.120      ; 1.664      ;
; 8.460 ; n_reset                      ; cpu09p:cpu1|state.tfr_state       ; clk          ; clk         ; 0.000        ; 1.120      ; 1.664      ;
; 8.460 ; n_reset                      ; cpu09p:cpu1|state.exg_state       ; clk          ; clk         ; 0.000        ; 1.120      ; 1.664      ;
; 8.486 ; n_reset                      ; mem_mapper2:mm1|nmiDly[1]         ; clk          ; clk         ; 0.000        ; 1.099      ; 1.669      ;
; 8.486 ; n_reset                      ; mem_mapper2:mm1|nmi_i             ; clk          ; clk         ; 0.000        ; 1.099      ; 1.669      ;
; 8.486 ; n_reset                      ; mem_mapper2:mm1|nmiDly[4]         ; clk          ; clk         ; 0.000        ; 1.099      ; 1.669      ;
; 8.486 ; n_reset                      ; mem_mapper2:mm1|nmiDly[3]         ; clk          ; clk         ; 0.000        ; 1.099      ; 1.669      ;
; 8.486 ; n_reset                      ; mem_mapper2:mm1|nmiDly[2]         ; clk          ; clk         ; 0.000        ; 1.099      ; 1.669      ;
; 8.486 ; n_reset                      ; mem_mapper2:mm1|nmiDly[0]         ; clk          ; clk         ; 0.000        ; 1.099      ; 1.669      ;
; 8.496 ; n_reset                      ; cpu09p:cpu1|state.pshu_acca_state ; clk          ; clk         ; 0.000        ; 1.076      ; 1.656      ;
; 8.496 ; n_reset                      ; cpu09p:cpu1|state.pshu_accb_state ; clk          ; clk         ; 0.000        ; 1.076      ; 1.656      ;
; 8.496 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyh_state  ; clk          ; clk         ; 0.000        ; 1.076      ; 1.656      ;
; 8.496 ; n_reset                      ; cpu09p:cpu1|state.pshu_ixh_state  ; clk          ; clk         ; 0.000        ; 1.076      ; 1.656      ;
; 8.496 ; n_reset                      ; cpu09p:cpu1|state.pshu_pch_state  ; clk          ; clk         ; 0.000        ; 1.076      ; 1.656      ;
; 8.496 ; n_reset                      ; cpu09p:cpu1|state.pshu_sph_state  ; clk          ; clk         ; 0.000        ; 1.076      ; 1.656      ;
; 8.496 ; n_reset                      ; cpu09p:cpu1|state.pshu_dp_state   ; clk          ; clk         ; 0.000        ; 1.076      ; 1.656      ;
; 8.503 ; n_reset                      ; cpu09p:cpu1|state.sync_state      ; clk          ; clk         ; 0.000        ; 1.108      ; 1.695      ;
; 8.504 ; n_reset                      ; cpu09p:cpu1|fic                   ; clk          ; clk         ; 0.000        ; 1.092      ; 1.680      ;
; 8.527 ; n_reset                      ; cpu09p:cpu1|state.fetch_state     ; clk          ; clk         ; 0.000        ; 1.052      ; 1.663      ;
; 8.527 ; n_reset                      ; cpu09p:cpu1|state.pshu_iyl_state  ; clk          ; clk         ; 0.000        ; 1.052      ; 1.663      ;
; 8.528 ; n_reset                      ; mem_mapper2:mm1|mmuEn             ; clk          ; clk         ; 0.000        ; 1.098      ; 1.710      ;
; 8.528 ; n_reset                      ; mem_mapper2:mm1|romInhib_i        ; clk          ; clk         ; 0.000        ; 1.098      ; 1.710      ;
; 8.528 ; n_reset                      ; mem_mapper2:mm1|frt_i             ; clk          ; clk         ; 0.000        ; 1.098      ; 1.710      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul7_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul0_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul1_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul2_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul3_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul4_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul5_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.529 ; n_reset                      ; cpu09p:cpu1|state.mul6_state      ; clk          ; clk         ; 0.000        ; 1.053      ; 1.666      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[14]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[10]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[12]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[15]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[18]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[16]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[11]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[17]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[13]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.541 ; n_reset                      ; mem_mapper2:mm1|tcount[19]        ; clk          ; clk         ; 0.000        ; 1.077      ; 1.702      ;
; 8.543 ; n_reset                      ; cpu09p:cpu1|state.extended_state  ; clk          ; clk         ; 0.000        ; 1.065      ; 1.692      ;
; 8.545 ; n_reset                      ; cpu09p:cpu1|state.int_uph_state   ; clk          ; clk         ; 0.000        ; 1.031      ; 1.660      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.144  ; 0.140 ; 8.695    ; 0.499   ; 9.171               ;
;  clk             ; -2.144  ; 0.140 ; 8.695    ; 0.499   ; 9.171               ;
; Design-wide TNS  ; -13.42  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; -13.420 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; txd1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rts1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoR2         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoG2         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB0         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; videoB1         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vSync           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps2Data         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; sdRamData[0]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[1]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[2]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[3]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[4]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[5]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[6]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[7]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[8]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[9]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[10] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[11] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[12] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[13] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[14] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[15] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Clk        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ps2Data       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_reset       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; vduffd0       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; cts1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rxd1          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoR2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoG2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoR2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoG2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; txd1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; rts1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; videoR0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoR2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoG2         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoB0         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; videoB1         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; hSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vSync           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sdSCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ps2Clk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps2Data         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_nCEO~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33439299 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33439299 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 294      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 189   ; 189  ;
+---------------------------------+-------+------+


+---------------------------------------------------+
; Clock Status Summary                              ;
+--------------------+-------+------+---------------+
; Target             ; Clock ; Type ; Status        ;
+--------------------+-------+------+---------------+
; clk                ; clk   ; Base ; Constrained   ;
; cpu09p:cpu1|ea[10] ;       ; Base ; Unconstrained ;
+--------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; videoG2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; videoR2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cts1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; videoG2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; videoR2         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Sun Sep 18 13:24:10 2022
Info: Command: quartus_sta MicrocomputerPCB -c MicrocomputerPCB
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'MicrocomputerPCB.out.sdc'
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(70): rxd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332049): Ignored set_input_delay at MicrocomputerPCB.out.sdc(70): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
    Info (332050): set_input_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rxd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 70
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(88): n_LED7 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 88
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(88): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 88
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  10.000 [get_ports {n_LED7}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 88
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(89): n_LED9 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 89
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(89): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 89
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  10.000 [get_ports {n_LED9}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 89
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(92): n_sRamCS2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(92): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  4.000 [get_ports {n_sRamCS2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 92
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(98): rts2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(98): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {rts2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 98
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(130): txd2 could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(130): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {txd2}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 130
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(132): video could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(132): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {video}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 132
Warning (332174): Ignored filter at MicrocomputerPCB.out.sdc(139): videoSync could not be matched with a port File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332049): Ignored set_output_delay at MicrocomputerPCB.out.sdc(139): Argument <targets> is an empty collection File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
    Info (332050): set_output_delay -add_delay  -clock [get_clocks {clk}]  5.000 [get_ports {videoSync}] File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/MultiComp/MultiComp_On_FPGA-ITX-01/MultiComp_6809_by_Neal_C-2019-04-08/MicrocomputerPCB/MicrocomputerPCB.out.sdc Line: 139
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_write is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.144
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.144             -13.420 clk 
Info (332146): Worst-case hold slack is 0.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.416               0.000 clk 
Info (332146): Worst-case recovery slack is 8.695
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.695               0.000 clk 
Info (332146): Worst-case removal slack is 1.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.135               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.477               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_write is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.980              -4.364 clk 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 clk 
Info (332146): Worst-case recovery slack is 8.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.927               0.000 clk 
Info (332146): Worst-case removal slack is 1.035
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.035               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.373               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: cpu09p:cpu1|ea[10] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register sd_controller:sd1|block_write is being clocked by cpu09p:cpu1|ea[10]
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.195               0.000 clk 
Info (332146): Worst-case hold slack is 0.140
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.140               0.000 clk 
Info (332146): Worst-case recovery slack is 9.843
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.843               0.000 clk 
Info (332146): Worst-case removal slack is 0.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.499               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 9.171
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.171               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 27 warnings
    Info: Peak virtual memory: 4836 megabytes
    Info: Processing ended: Sun Sep 18 13:24:14 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:06


