static int\r\nF_1 ( struct V_1 * V_2 , T_1 V_3 )\r\n{\r\nT_2 V_4 ;\r\nV_4 = V_5 ;\r\nF_2 ( V_2 , V_4 | F_3 ( 0 ) |\r\nF_4 ( F_5 ( V_6 ) - 10 ) ,\r\nF_6 ( V_7 , V_3 ) ) ;\r\nF_7 ( V_2 ,\r\nF_6 ( V_7 , V_3 ) ) ;\r\nreturn 0 ;\r\n}\r\nstatic void\r\nF_8 ( struct V_1 * V_2 )\r\n{\r\nstatic struct V_8 V_9 [] = {\r\n{ V_10 , L_1 , - 1 , 1 } ,\r\n{ V_11 , L_2 , - 1 , 1 } ,\r\n{ V_12 , L_3 , - 1 , 1 } ,\r\n{ V_13 , L_4 , - 1 , 1 } ,\r\n{ V_14 , L_5 , - 1 , 1 } ,\r\n{ 0 , NULL , 0 , 0 }\r\n} ;\r\nstatic struct V_8 V_15 [] = {\r\n{ V_16 , L_6 , - 1 , 1 } ,\r\n{ V_17 , L_7 , - 1 , 1 } ,\r\n{ V_18 , L_8 , - 1 , 1 } ,\r\n{ V_19 , L_9 , - 1 , 1 } ,\r\n{ V_20 , L_10 , - 1 , 1 } ,\r\n{ V_21 , L_11 , - 1 , 1 } ,\r\n{ V_22 , L_12 , - 1 , 1 } ,\r\n{ V_23 , L_13 , - 1 , 1 } ,\r\n{ V_24 , L_14 , - 1 , 1 } ,\r\n{ 0 , NULL , 0 , 0 }\r\n} ;\r\nstatic struct V_8 V_25 [] = {\r\n{ V_26 , L_15 ,\r\n- 1 , 1 } ,\r\n{ V_27 , L_16 , - 1 , 1 } ,\r\n{ V_28 , L_17 , - 1 , 1 } ,\r\n{ V_29 , L_18 , - 1 , 1 } ,\r\n{ V_30 , L_19 , - 1 , 1 } ,\r\n{ V_31 , L_20 , - 1 , 1 } ,\r\n{ V_32 , L_21 , - 1 , 1 } ,\r\n{ V_33 , L_22 ,\r\n- 1 , 1 } ,\r\n{ V_34 , L_23 ,\r\n- 1 , 1 } ,\r\n{ V_35 , L_24 , - 1 , 1 } ,\r\n{ V_36 , L_25 , - 1 , 1 } ,\r\n{ V_37 , L_26 , - 1 , 1 } ,\r\n{ V_38 , L_27 , - 1 , 1 } ,\r\n{ V_39 , L_28 ,\r\n- 1 , 1 } ,\r\n{ V_40 , L_29 , - 1 , 1 } ,\r\n{ V_41 , L_30 , - 1 , 1 } ,\r\n{ V_42 , L_31 , - 1 , 1 } ,\r\n{ V_43 , L_32 , - 1 , 1 } ,\r\n{ V_44 , L_33 , - 1 , 1 } ,\r\n{ V_45 , L_34 , - 1 , 1 } ,\r\n{ V_46 , L_35 , - 1 , 1 } ,\r\n{ V_47 , L_36 , - 1 , 1 } ,\r\n{ V_48 , L_37 , - 1 , 1 } ,\r\n{ V_49 , L_38 , - 1 , 1 } ,\r\n{ V_50 , L_39 ,\r\n- 1 , 1 } ,\r\n{ V_51 , L_40 ,\r\n- 1 , 1 } ,\r\n{ V_52 , L_41 , - 1 , 1 } ,\r\n{ V_53 , L_42 , - 1 , 1 } ,\r\n{ V_54 , L_43 , - 1 , 1 } ,\r\n{ V_55 , L_44 , - 1 , 0 } ,\r\n{ 0 , NULL , 0 , 0 }\r\n} ;\r\nint V_56 ;\r\nV_56 = F_9 ( V_2 ,\r\nV_57 ,\r\nV_9 ) +\r\nF_9 ( V_2 ,\r\nV_58 ,\r\nV_15 ) +\r\nF_9 ( V_2 , V_59 , V_25 ) ;\r\nif ( V_56 )\r\nF_10 ( V_2 ) ;\r\n}\r\nstatic unsigned int\r\nF_11 ( struct V_1 * V_2 )\r\n{\r\nreturn V_60 ;\r\n}\r\nstatic int\r\nF_12 ( struct V_1 * V_2 , int V_61 , T_1 V_62 , T_3 * V_63 ,\r\nT_4 * V_64 )\r\n{\r\nint V_65 ;\r\nT_1 V_66 , V_67 , V_68 ;\r\nT_1 V_69 , V_70 ;\r\nV_66 = F_13 ( V_71 , V_61 ) ;\r\nV_67 = F_13 ( V_72 , V_61 ) ;\r\nV_68 = F_13 ( V_73 , V_61 ) ;\r\nV_69 = F_13 ( V_74 , V_61 ) ;\r\nV_70 = F_13 ( V_75 , V_61 ) ;\r\nif ( F_7 ( V_2 , V_66 ) & V_76 )\r\nreturn - V_77 ;\r\nF_2 ( V_2 , V_62 & ~ 0x3fU , V_67 ) ;\r\nF_2 ( V_2 , 64 , V_68 ) ;\r\nF_2 ( V_2 , 0xc , V_70 ) ;\r\nF_2 ( V_2 , F_14 ( 1 ) | V_76 | F_15 ( 1 ) ,\r\nV_66 ) ;\r\nV_65 = F_16 ( V_2 , V_66 , V_76 ,\r\n0 , 10 , 1 , NULL ) ;\r\nif ( V_65 )\r\nreturn V_65 ;\r\n#define F_17 ( V_65 ) MC_BIST_STATUS_REG(MC_BIST_STATUS_RDATA, i)\r\nfor ( V_65 = 15 ; V_65 >= 0 ; V_65 -- )\r\n* V_63 ++ = F_18 ( F_7 ( V_2 , F_17 ( V_65 ) ) ) ;\r\nif ( V_64 )\r\n* V_64 = F_19 ( V_2 , F_17 ( 16 ) ) ;\r\n#undef F_17\r\nreturn 0 ;\r\n}\r\nstatic int\r\nF_20 ( struct V_1 * V_2 , int V_61 , T_1 V_62 , T_3 * V_63 ,\r\nT_4 * V_64 )\r\n{\r\nint V_65 ;\r\nT_1 V_78 , V_79 , V_80 ;\r\nT_1 V_81 , V_82 ;\r\n#define F_21 (EDC_T51_BASE_ADDR - EDC_T50_BASE_ADDR)\r\n#define F_22 ( T_5 , V_61 ) (reg + EDC_STRIDE_T5 * idx)\r\nV_78 = F_22 ( V_83 , V_61 ) ;\r\nV_79 = F_22 ( V_84 , V_61 ) ;\r\nV_80 = F_22 ( V_85 , V_61 ) ;\r\nV_81 = F_22 ( V_86 , V_61 ) ;\r\nV_82 = F_22 ( V_87 , V_61 ) ;\r\n#undef F_22\r\n#undef F_21\r\nif ( F_7 ( V_2 , V_78 ) & V_76 )\r\nreturn - V_77 ;\r\nF_2 ( V_2 , V_62 & ~ 0x3fU , V_79 ) ;\r\nF_2 ( V_2 , 64 , V_80 ) ;\r\nF_2 ( V_2 , 0xc , V_81 ) ;\r\nF_2 ( V_2 , F_14 ( 1 ) | V_76 | F_15 ( 1 ) ,\r\nV_78 ) ;\r\nV_65 = F_16 ( V_2 , V_78 , V_76 ,\r\n0 , 10 , 1 , NULL ) ;\r\nif ( V_65 )\r\nreturn V_65 ;\r\n#define F_23 ( V_65 ) (EDC_BIST_STATUS_REG(EDC_BIST_STATUS_RDATA, i) + idx)\r\nfor ( V_65 = 15 ; V_65 >= 0 ; V_65 -- )\r\n* V_63 ++ = F_18 ( F_7 ( V_2 , F_23 ( V_65 ) ) ) ;\r\nif ( V_64 )\r\n* V_64 = F_19 ( V_2 , F_23 ( 16 ) ) ;\r\n#undef F_23\r\nreturn 0 ;\r\n}\r\nstatic int\r\nF_24 ( struct V_1 * V_2 , T_2 V_3 , int V_88 , T_2 V_62 ,\r\nT_2 V_89 , T_1 * V_90 , int V_91 )\r\n{\r\nT_2 V_92 , V_93 , V_94 , V_95 ;\r\nT_2 V_96 , V_97 , V_98 , V_99 , V_100 , V_101 ;\r\nif ( ( V_62 & 0x3 ) || ( V_89 & 0x3 ) )\r\nreturn - V_102 ;\r\nV_96 = F_25 ( F_7 ( V_2 , V_103 ) ) ;\r\nif ( V_88 != V_104 )\r\nV_95 = ( V_88 * ( V_96 * 1024 * 1024 ) ) ;\r\nelse {\r\nV_97 = F_26 ( F_7 ( V_2 ,\r\nV_105 ) ) ;\r\nV_95 = ( V_106 * V_96 + V_97 ) * 1024 * 1024 ;\r\n}\r\nV_62 = V_62 + V_95 ;\r\nV_99 = F_7 ( V_2 ,\r\nF_6 ( V_7 , V_3 ) ) ;\r\nV_100 = 1 << ( F_4 ( V_99 ) + 10 ) ;\r\nV_101 = F_27 ( V_99 ) << 10 ;\r\nV_93 = V_62 & ~ ( V_100 - 1 ) ;\r\nV_94 = V_62 - V_93 ;\r\nV_98 = F_28 ( V_2 -> V_107 ) ;\r\nF_29 ( V_2 , L_45 ,\r\nV_99 , V_100 ) ;\r\nF_29 ( V_2 , L_46 ,\r\nV_101 , V_95 ) ;\r\nF_29 ( V_2 , L_47 ,\r\nV_93 , V_94 , V_98 ) ;\r\nF_29 ( V_2 , L_48 ,\r\nV_88 , V_62 , V_89 ) ;\r\nfor ( V_92 = V_93 ; V_89 > 0 ; V_92 += V_100 , V_94 = 0 ) {\r\nF_2 ( V_2 , V_92 | V_98 ,\r\nF_6 ( V_108 , V_3 ) ) ;\r\nF_7 ( V_2 ,\r\nF_6 ( V_108 , V_3 ) ) ;\r\nwhile ( V_94 < V_100 && V_89 > 0 ) {\r\nif ( V_91 )\r\n* V_90 ++ = F_7 ( V_2 , V_101 + V_94 ) ;\r\nelse\r\nF_2 ( V_2 , * V_90 ++ , V_101 + V_94 ) ;\r\nV_94 += sizeof( T_3 ) ;\r\nV_89 -= sizeof( T_3 ) ;\r\n}\r\n}\r\nreturn 0 ;\r\n}\r\nstatic void\r\nF_30 ( struct V_1 * V_2 )\r\n{\r\nT_2 V_109 ;\r\nint V_65 = F_7 ( V_2 , V_110 ) ;\r\nif ( V_65 & V_111 ) {\r\nV_109 = F_7 ( V_2 , V_105 ) ;\r\nF_31 ( V_2 , L_49 , V_106 ,\r\nF_26 ( V_109 ) ) ;\r\n}\r\nif ( V_65 & V_112 ) {\r\nV_109 = F_7 ( V_2 , V_113 ) ;\r\nF_31 ( V_2 , L_50 , V_104 ,\r\nF_26 ( V_109 ) ) ;\r\n}\r\n}
