.model test

.inputs x1 x2 x3 r1 r2 r3 r4 r5 r6

.outputs z



.names x1 ONE
0 1
1 1

.names ONE ZERO
1 0

.names x1 x2 x3 wire1_1 wire2_1 wire3_1 wire4_1 wire5_1 wire6_1 wire7_1 wire8_1 z
0001------- 1
001-1------ 1
010--1----- 1
011---1---- 1
100----1--- 1
101-----1-- 1
110------1- 1
111-------1 1



.names r1 wire1_2 wire1_1
11 1

.names r2 wire1_3 wire1_2
11 1

.names r3 wire1_4 wire1_3
00 0

.names r4 wire1_5 wire1_4
00 0

.names r5 wire1_6 wire1_5
11 1

.names r6 wire1_7 wire1_6
00 0

.names ZERO wire1_7
1 1



.names r1 wire2_2 wire2_1
11 1

.names wire1_2 wire2_2
0 1



.names wire2_1 wire3_1
1 1



.names r1 wire4_2 wire4_1
11 1

.names r2 wire4_3 wire4_2
00 0

.names r3 wire4_4 wire4_3
00 0

.names r4 wire4_5 wire4_4
11 1

.names r5 wire4_6 wire4_5
00 0

.names ZERO wire4_6
1 1



.names wire2_1 wire5_1
1 1



.names wire4_1 wire6_1
1 1



.names wire4_1 wire7_1
1 1



.names r1 wire8_2 wire8_1
00 0

.names ZERO wire8_2
1 1


.end
