TimeQuest Timing Analyzer report for top_level
Sun Feb 09 15:04:00 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top_level                                                          ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 198.85 MHz ; 198.85 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.029 ; -165.175           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.387 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.026 ; -12.175               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.641 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -86.525                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                               ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.029 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.096     ; 4.931      ;
; -3.964 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.931      ;
; -3.497 ; byteSel[1]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.413      ;
; -3.465 ; i2c_master:inst_i2c_master|state.command  ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.505     ; 3.958      ;
; -3.456 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.309      ; 4.763      ;
; -3.404 ; i2c_master:inst_i2c_master|count[3]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.309      ; 4.711      ;
; -3.391 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.374      ; 4.763      ;
; -3.389 ; i2c_master:inst_i2c_master|count[7]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.096     ; 4.291      ;
; -3.386 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.309      ; 4.693      ;
; -3.380 ; i2c_master:inst_i2c_master|count[9]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.096     ; 4.282      ;
; -3.366 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.309      ; 4.673      ;
; -3.339 ; byteSel[0]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.255      ;
; -3.339 ; i2c_master:inst_i2c_master|count[3]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.374      ; 4.711      ;
; -3.325 ; i2c_master:inst_i2c_master|count[2]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.309      ; 4.632      ;
; -3.324 ; i2c_master:inst_i2c_master|count[7]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.291      ;
; -3.321 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.374      ; 4.693      ;
; -3.315 ; i2c_master:inst_i2c_master|count[9]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.031     ; 4.282      ;
; -3.301 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.374      ; 4.673      ;
; -3.270 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.192      ;
; -3.260 ; i2c_master:inst_i2c_master|count[2]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.374      ; 4.632      ;
; -3.238 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|scl_clk    ; clk          ; clk         ; 1.000        ; -0.032     ; 4.204      ;
; -3.213 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[2]   ; clk          ; clk         ; 1.000        ; -0.485     ; 3.726      ;
; -3.209 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.308      ; 4.515      ;
; -3.148 ; byteSel[2]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.064      ;
; -3.144 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.373      ; 4.515      ;
; -3.141 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.076     ; 4.063      ;
; -3.100 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.309      ; 4.407      ;
; -3.098 ; byteSel[3]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.014      ;
; -3.093 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[4]   ; clk          ; clk         ; 1.000        ; -0.485     ; 3.606      ;
; -3.090 ; cont[15]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.090 ; cont[15]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.090 ; cont[15]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.090 ; cont[15]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.090 ; cont[15]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.090 ; cont[15]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.090 ; cont[15]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.090 ; cont[15]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 4.008      ;
; -3.087 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[1] ; clk          ; clk         ; 1.000        ; -0.505     ; 3.580      ;
; -3.087 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[0] ; clk          ; clk         ; 1.000        ; -0.505     ; 3.580      ;
; -3.087 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[2] ; clk          ; clk         ; 1.000        ; -0.505     ; 3.580      ;
; -3.081 ; cont[14]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.081 ; cont[14]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.081 ; cont[14]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.081 ; cont[14]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.081 ; cont[14]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.081 ; cont[14]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.081 ; cont[14]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.081 ; cont[14]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.999      ;
; -3.074 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[3]   ; clk          ; clk         ; 1.000        ; -0.485     ; 3.587      ;
; -3.054 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[3] ; clk          ; clk         ; 1.000        ; -0.504     ; 3.548      ;
; -3.035 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.374      ; 4.407      ;
; -2.989 ; cont[12]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.989 ; cont[12]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.989 ; cont[12]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.989 ; cont[12]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.989 ; cont[12]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.989 ; cont[12]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.989 ; cont[12]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.989 ; cont[12]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.907      ;
; -2.959 ; i2c_master:inst_i2c_master|state.rd       ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.505     ; 3.452      ;
; -2.900 ; cont[16]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.900 ; cont[16]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.900 ; cont[16]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.900 ; cont[16]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.900 ; cont[16]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.900 ; cont[16]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.900 ; cont[16]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.900 ; cont[16]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.818      ;
; -2.891 ; cont[18]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.891 ; cont[18]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.891 ; cont[18]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.891 ; cont[18]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.891 ; cont[18]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.891 ; cont[18]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.891 ; cont[18]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.891 ; cont[18]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.809      ;
; -2.862 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.309      ; 4.169      ;
; -2.840 ; i2c_master:inst_i2c_master|data_tx[0]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.757      ;
; -2.839 ; cont[15]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.084     ; 3.753      ;
; -2.830 ; cont[14]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; cont[13]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; cont[13]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; cont[13]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; cont[13]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; cont[13]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; cont[13]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; cont[13]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.827 ; cont[13]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.080     ; 3.745      ;
; -2.820 ; cont[9]                                   ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.820 ; cont[9]                                   ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.820 ; cont[9]                                   ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.820 ; cont[9]                                   ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.820 ; cont[9]                                   ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.820 ; cont[9]                                   ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.820 ; cont[9]                                   ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.820 ; cont[9]                                   ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.739      ;
; -2.814 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|count[2]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.732      ;
; -2.809 ; cont[8]                                   ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.728      ;
; -2.809 ; cont[8]                                   ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.728      ;
; -2.809 ; cont[8]                                   ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.079     ; 3.728      ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 0.000        ; 0.096      ; 0.669      ;
; 0.402 ; byteSel[1]                                ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; byteSel[2]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; byteSel[3]                                ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; state.write_data                          ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; i2c_ena                                   ; i2c_ena                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; state.repeat                              ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; state.start                               ; state.start                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cont[0]                                   ; cont[0]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; reset_n                                   ; reset_n                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.407 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.428 ; cont[19]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.694      ;
; 0.643 ; cont[16]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; cont[14]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; cont[15]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.646 ; cont[18]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.912      ;
; 0.649 ; cont[17]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.915      ;
; 0.684 ; byteSel[0]                                ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.951      ;
; 0.685 ; state.repeat                              ; state.start                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.951      ;
; 0.723 ; state.write_data                          ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.989      ;
; 0.738 ; state.start                               ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.004      ;
; 0.746 ; state.write_data                          ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.012      ;
; 0.915 ; byteSel[3]                                ; i2c_master:inst_i2c_master|data_tx[2]     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.180      ;
; 0.951 ; i2c_master:inst_i2c_master|bit_cnt[2]     ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.480      ; 1.617      ;
; 0.960 ; cont[15]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.226      ;
; 0.963 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.634      ;
; 0.963 ; cont[17]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.229      ;
; 0.972 ; cont[16]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.238      ;
; 0.972 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.643      ;
; 0.974 ; cont[14]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.976 ; cont[18]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; cont[13]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.977 ; cont[16]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 0.979 ; cont[14]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.245      ;
; 0.980 ; cont[3]                                   ; cont[3]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.981 ; cont[13]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.247      ;
; 0.984 ; cont[13]                                  ; cont[13]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.250      ;
; 0.986 ; cont[2]                                   ; cont[2]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.252      ;
; 0.986 ; byteSel[1]                                ; i2c_master:inst_i2c_master|data_tx[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.252      ;
; 0.997 ; cont[4]                                   ; cont[4]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.263      ;
; 1.000 ; i2c_master:inst_i2c_master|bit_cnt[2]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.017 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.284      ;
; 1.070 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.741      ;
; 1.071 ; i2c_master:inst_i2c_master|data_clk_prev  ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 0.000        ; 0.476      ; 1.733      ;
; 1.081 ; cont[15]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.347      ;
; 1.083 ; cont[12]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.349      ;
; 1.084 ; cont[17]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.350      ;
; 1.086 ; cont[15]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.352      ;
; 1.088 ; cont[12]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.354      ;
; 1.098 ; byteSel[3]                                ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.098 ; cont[16]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.100 ; cont[14]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.366      ;
; 1.102 ; cont[13]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.368      ;
; 1.104 ; cont[1]                                   ; cont[1]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.370      ;
; 1.105 ; cont[14]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.371      ;
; 1.107 ; cont[12]                                  ; cont[12]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.373      ;
; 1.107 ; cont[13]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.373      ;
; 1.119 ; byteSel[3]                                ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.385      ;
; 1.145 ; state.start                               ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.154 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.154 ; i2c_ena                                   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.510      ; 1.850      ;
; 1.156 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.422      ;
; 1.163 ; state.write_data                          ; i2c_ena                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.190 ; state.start                               ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.456      ;
; 1.191 ; state.start                               ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.457      ;
; 1.203 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.874      ;
; 1.207 ; cont[15]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.473      ;
; 1.209 ; cont[12]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.475      ;
; 1.210 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.552      ; 1.948      ;
; 1.210 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.881      ;
; 1.212 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.883      ;
; 1.214 ; cont[12]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.480      ;
; 1.216 ; state.write_data                          ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.482      ;
; 1.217 ; state.write_data                          ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.483      ;
; 1.219 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.552      ; 1.957      ;
; 1.226 ; cont[14]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.492      ;
; 1.228 ; cont[13]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.494      ;
; 1.233 ; cont[13]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.499      ;
; 1.257 ; byteSel[0]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.267 ; busy_prev                                 ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.274 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.480      ; 1.940      ;
; 1.275 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.278 ; reset_n                                   ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.552      ; 2.016      ;
; 1.278 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.545      ;
; 1.283 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.288 ; busy_prev                                 ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.554      ;
; 1.288 ; busy_prev                                 ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.554      ;
; 1.291 ; i2c_master:inst_i2c_master|state.wr       ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 0.000        ; 0.096      ; 1.573      ;
; 1.292 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.294 ; state.start                               ; byteSel[0]                                ; clk          ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.294 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.484      ; 1.964      ;
; 1.294 ; byteSel[1]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.561      ;
; 1.296 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|data_clk_prev  ; clk          ; clk         ; 0.000        ; -0.364     ; 1.118      ;
; 1.300 ; cont[2]                                   ; cont[3]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.566      ;
; 1.300 ; cont[12]                                  ; cont[13]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.566      ;
; 1.305 ; i2c_master:inst_i2c_master|state.slv_ack2 ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.126      ; 1.617      ;
; 1.310 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.981      ;
; 1.314 ; cont[3]                                   ; cont[4]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.580      ;
; 1.317 ; cont[1]                                   ; cont[2]                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.583      ;
; 1.317 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.552      ; 2.055      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.026 ; reset_n   ; i2c_master:inst_i2c_master|sda_int        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.950      ;
; -1.003 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 1.000        ; -0.079     ; 1.922      ;
; -1.003 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 1.000        ; -0.079     ; 1.922      ;
; -1.003 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 1.000        ; -0.079     ; 1.922      ;
; -0.672 ; reset_n   ; i2c_master:inst_i2c_master|count[8]       ; clk          ; clk         ; 1.000        ; -0.079     ; 1.591      ;
; -0.580 ; reset_n   ; i2c_master:inst_i2c_master|count[3]       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.498      ;
; -0.580 ; reset_n   ; i2c_master:inst_i2c_master|count[4]       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.498      ;
; -0.580 ; reset_n   ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.498      ;
; -0.580 ; reset_n   ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.498      ;
; -0.580 ; reset_n   ; i2c_master:inst_i2c_master|count[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.498      ;
; -0.580 ; reset_n   ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.498      ;
; -0.580 ; reset_n   ; i2c_master:inst_i2c_master|count[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 1.498      ;
; -0.374 ; reset_n   ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 1.000        ; 0.309      ; 1.681      ;
; -0.374 ; reset_n   ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 1.000        ; 0.309      ; 1.681      ;
; -0.374 ; reset_n   ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 1.000        ; 0.309      ; 1.681      ;
; -0.374 ; reset_n   ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 1.000        ; 0.309      ; 1.681      ;
; -0.288 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 1.000        ; 0.305      ; 1.591      ;
; -0.288 ; reset_n   ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 1.000        ; 0.305      ; 1.591      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|state.mstr_ack ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|state.ready    ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|state.start    ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|state.command  ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack1 ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|state.rd       ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
; -0.167 ; reset_n   ; i2c_master:inst_i2c_master|busy           ; clk          ; clk         ; 1.000        ; 0.333      ; 1.498      ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|state.mstr_ack ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|state.ready    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|state.start    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|state.command  ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack1 ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|state.rd       ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.641 ; reset_n   ; i2c_master:inst_i2c_master|busy           ; clk          ; clk         ; 0.000        ; 0.511      ; 1.338      ;
; 0.803 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.481      ; 1.470      ;
; 0.803 ; reset_n   ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 0.000        ; 0.481      ; 1.470      ;
; 0.866 ; reset_n   ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.537      ;
; 0.866 ; reset_n   ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.485      ; 1.537      ;
; 0.866 ; reset_n   ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 0.000        ; 0.485      ; 1.537      ;
; 0.866 ; reset_n   ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 0.000        ; 0.485      ; 1.537      ;
; 1.072 ; reset_n   ; i2c_master:inst_i2c_master|count[3]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; reset_n   ; i2c_master:inst_i2c_master|count[4]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; reset_n   ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; reset_n   ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; reset_n   ; i2c_master:inst_i2c_master|count[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; reset_n   ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.072 ; reset_n   ; i2c_master:inst_i2c_master|count[0]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.338      ;
; 1.203 ; reset_n   ; i2c_master:inst_i2c_master|count[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.470      ;
; 1.518 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.786      ;
; 1.518 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.786      ;
; 1.518 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.786      ;
; 1.538 ; reset_n   ; i2c_master:inst_i2c_master|sda_int        ; clk          ; clk         ; 0.000        ; 0.087      ; 1.811      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; busy_prev                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[0]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[1]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[2]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[3]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[0]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[10]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[11]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[12]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[13]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[14]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[15]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[16]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[17]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[18]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[19]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[1]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[2]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[3]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[4]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[5]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[6]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[7]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[8]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[9]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_ena                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|busy           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk_prev  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_clk        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_ena        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|sda_int        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.command  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.mstr_ack ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.rd       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.ready    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.start    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.stop     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.wr       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|stretch        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; reset_n                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; state.repeat                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; state.start                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; state.write_data                          ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk       ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk_prev  ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_clk        ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; busy_prev                                 ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; byteSel[3]                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[0]                                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[12]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[13]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[14]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[15]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[16]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[17]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[18]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[19]                                  ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[1]                                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[2]                                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[3]                                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cont[4]                                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[0]       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[1]       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[2]       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[3]       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[4]       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[5]       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[6]       ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[0]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[1]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[2]     ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|sda_int        ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; reset_n                                   ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; state.repeat                              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; state.start                               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; state.write_data                          ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; byteSel[0]                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; iData[*]   ; clk        ; 4.718 ; 5.211 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; 4.682 ; 5.125 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; 4.437 ; 4.904 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; 4.597 ; 5.026 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; 4.265 ; 4.730 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; 4.367 ; 4.828 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; 3.901 ; 4.325 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; 4.081 ; 4.614 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; 4.099 ; 4.504 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; 4.264 ; 4.779 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; 4.140 ; 4.556 ; Rise       ; clk             ;
;  iData[10] ; clk        ; 3.584 ; 4.095 ; Rise       ; clk             ;
;  iData[11] ; clk        ; 4.168 ; 4.596 ; Rise       ; clk             ;
;  iData[12] ; clk        ; 4.559 ; 5.018 ; Rise       ; clk             ;
;  iData[13] ; clk        ; 4.718 ; 5.211 ; Rise       ; clk             ;
;  iData[14] ; clk        ; 4.626 ; 5.071 ; Rise       ; clk             ;
;  iData[15] ; clk        ; 4.599 ; 5.108 ; Rise       ; clk             ;
; scl        ; clk        ; 1.615 ; 2.032 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; iData[*]   ; clk        ; -1.861 ; -2.328 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; -3.064 ; -3.494 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; -3.202 ; -3.649 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; -2.789 ; -3.162 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; -2.726 ; -3.163 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; -2.813 ; -3.239 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; -2.705 ; -3.114 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; -2.341 ; -2.823 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; -2.590 ; -3.019 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; -2.697 ; -3.170 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; -2.935 ; -3.339 ; Rise       ; clk             ;
;  iData[10] ; clk        ; -1.861 ; -2.328 ; Rise       ; clk             ;
;  iData[11] ; clk        ; -2.636 ; -3.083 ; Rise       ; clk             ;
;  iData[12] ; clk        ; -2.943 ; -3.394 ; Rise       ; clk             ;
;  iData[13] ; clk        ; -3.474 ; -3.948 ; Rise       ; clk             ;
;  iData[14] ; clk        ; -2.819 ; -3.211 ; Rise       ; clk             ;
;  iData[15] ; clk        ; -3.047 ; -3.529 ; Rise       ; clk             ;
; scl        ; clk        ; -1.071 ; -1.491 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; scl       ; clk        ; 12.346 ; 12.346 ; Rise       ; clk             ;
; sda       ; clk        ; 11.075 ; 10.915 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; scl       ; clk        ; 10.623 ; 10.673 ; Rise       ; clk             ;
; sda       ; clk        ; 9.470  ; 9.349  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 218.2 MHz ; 218.2 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.583 ; -145.736          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.340 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.844 ; -8.260               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.581 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -86.525                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.583 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.086     ; 4.496      ;
; -3.511 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.022     ; 4.488      ;
; -3.083 ; i2c_master:inst_i2c_master|state.command  ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.461     ; 3.621      ;
; -3.077 ; byteSel[1]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.004      ;
; -3.062 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.284      ; 4.345      ;
; -3.050 ; i2c_master:inst_i2c_master|count[3]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.284      ; 4.333      ;
; -3.017 ; i2c_master:inst_i2c_master|count[7]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.086     ; 3.930      ;
; -3.015 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.284      ; 4.298      ;
; -3.008 ; i2c_master:inst_i2c_master|count[9]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.086     ; 3.921      ;
; -2.990 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.348      ; 4.337      ;
; -2.978 ; i2c_master:inst_i2c_master|count[3]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.348      ; 4.325      ;
; -2.947 ; i2c_master:inst_i2c_master|count[2]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.284      ; 4.230      ;
; -2.945 ; i2c_master:inst_i2c_master|count[7]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.022     ; 3.922      ;
; -2.943 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.348      ; 4.290      ;
; -2.943 ; byteSel[0]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.870      ;
; -2.939 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.284      ; 4.222      ;
; -2.936 ; i2c_master:inst_i2c_master|count[9]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.022     ; 3.913      ;
; -2.877 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.809      ;
; -2.875 ; i2c_master:inst_i2c_master|count[2]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.348      ; 4.222      ;
; -2.867 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.348      ; 4.214      ;
; -2.848 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.283      ; 4.130      ;
; -2.821 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|scl_clk    ; clk          ; clk         ; 1.000        ; -0.023     ; 3.797      ;
; -2.808 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[2]   ; clk          ; clk         ; 1.000        ; -0.442     ; 3.365      ;
; -2.790 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[1] ; clk          ; clk         ; 1.000        ; -0.461     ; 3.328      ;
; -2.790 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[0] ; clk          ; clk         ; 1.000        ; -0.461     ; 3.328      ;
; -2.790 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[2] ; clk          ; clk         ; 1.000        ; -0.461     ; 3.328      ;
; -2.776 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.347      ; 4.122      ;
; -2.770 ; byteSel[2]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.697      ;
; -2.770 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.284      ; 4.053      ;
; -2.761 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[3] ; clk          ; clk         ; 1.000        ; -0.460     ; 3.300      ;
; -2.761 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.067     ; 3.693      ;
; -2.757 ; byteSel[3]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.683      ;
; -2.738 ; cont[15]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.738 ; cont[15]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.738 ; cont[15]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.738 ; cont[15]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.738 ; cont[15]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.738 ; cont[15]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.738 ; cont[15]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.738 ; cont[15]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.666      ;
; -2.730 ; cont[14]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.730 ; cont[14]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.730 ; cont[14]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.730 ; cont[14]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.730 ; cont[14]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.730 ; cont[14]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.730 ; cont[14]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.730 ; cont[14]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.658      ;
; -2.716 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[4]   ; clk          ; clk         ; 1.000        ; -0.442     ; 3.273      ;
; -2.706 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[3]   ; clk          ; clk         ; 1.000        ; -0.442     ; 3.263      ;
; -2.698 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.348      ; 4.045      ;
; -2.642 ; cont[12]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.642 ; cont[12]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.642 ; cont[12]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.642 ; cont[12]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.642 ; cont[12]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.642 ; cont[12]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.642 ; cont[12]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.642 ; cont[12]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.607 ; i2c_master:inst_i2c_master|state.rd       ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.461     ; 3.145      ;
; -2.556 ; cont[16]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.556 ; cont[16]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.556 ; cont[16]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.556 ; cont[16]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.556 ; cont[16]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.556 ; cont[16]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.556 ; cont[16]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.556 ; cont[16]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.484      ;
; -2.554 ; cont[15]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.077     ; 3.476      ;
; -2.551 ; cont[18]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.551 ; cont[18]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.551 ; cont[18]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.551 ; cont[18]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.551 ; cont[18]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.551 ; cont[18]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.551 ; cont[18]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.551 ; cont[18]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.479      ;
; -2.546 ; cont[14]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.077     ; 3.468      ;
; -2.534 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.284      ; 3.817      ;
; -2.508 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|bit_cnt[0] ; clk          ; clk         ; 1.000        ; -0.506     ; 3.001      ;
; -2.508 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|bit_cnt[2] ; clk          ; clk         ; 1.000        ; -0.506     ; 3.001      ;
; -2.508 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|bit_cnt[1] ; clk          ; clk         ; 1.000        ; -0.506     ; 3.001      ;
; -2.508 ; i2c_master:inst_i2c_master|data_tx[0]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.435      ;
; -2.492 ; cont[13]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.492 ; cont[13]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.492 ; cont[13]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.492 ; cont[13]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.492 ; cont[13]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.492 ; cont[13]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.492 ; cont[13]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.492 ; cont[13]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.071     ; 3.420      ;
; -2.489 ; cont[9]                                   ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.489 ; cont[9]                                   ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.489 ; cont[9]                                   ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.489 ; cont[9]                                   ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.489 ; cont[9]                                   ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.489 ; cont[9]                                   ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.489 ; cont[9]                                   ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.489 ; cont[9]                                   ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.070     ; 3.418      ;
; -2.479 ; cont[15]                                  ; cont[1]                               ; clk          ; clk         ; 1.000        ; -0.074     ; 3.404      ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.340 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 0.000        ; 0.086      ; 0.597      ;
; 0.354 ; byteSel[3]                                ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; state.write_data                          ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; i2c_ena                                   ; i2c_ena                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; state.repeat                              ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; state.start                               ; state.start                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cont[0]                                   ; cont[0]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; reset_n                                   ; reset_n                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; byteSel[1]                                ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; byteSel[2]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.388 ; cont[19]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.630      ;
; 0.589 ; cont[15]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.831      ;
; 0.589 ; cont[16]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.831      ;
; 0.590 ; cont[14]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.832      ;
; 0.592 ; cont[18]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.834      ;
; 0.594 ; cont[17]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.836      ;
; 0.620 ; state.repeat                              ; state.start                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.863      ;
; 0.628 ; byteSel[0]                                ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.870      ;
; 0.660 ; state.write_data                          ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.903      ;
; 0.676 ; state.start                               ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.919      ;
; 0.678 ; state.write_data                          ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.839 ; byteSel[3]                                ; i2c_master:inst_i2c_master|data_tx[2]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.081      ;
; 0.844 ; i2c_master:inst_i2c_master|bit_cnt[2]     ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.437      ; 1.452      ;
; 0.874 ; cont[15]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.116      ;
; 0.878 ; cont[16]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.120      ;
; 0.879 ; cont[17]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.121      ;
; 0.880 ; cont[14]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.122      ;
; 0.882 ; cont[18]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.124      ;
; 0.882 ; cont[13]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.124      ;
; 0.889 ; cont[16]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.131      ;
; 0.891 ; cont[14]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.133      ;
; 0.892 ; cont[3]                                   ; cont[3]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; cont[13]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.135      ;
; 0.895 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.508      ;
; 0.897 ; cont[2]                                   ; cont[2]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; cont[13]                                  ; cont[13]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.140      ;
; 0.907 ; cont[4]                                   ; cont[4]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.913 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.526      ;
; 0.916 ; byteSel[1]                                ; i2c_master:inst_i2c_master|data_tx[2]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.158      ;
; 0.918 ; i2c_master:inst_i2c_master|bit_cnt[2]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.161      ;
; 0.934 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.177      ;
; 0.973 ; cont[15]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.215      ;
; 0.974 ; cont[12]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.216      ;
; 0.978 ; cont[17]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.220      ;
; 0.980 ; i2c_master:inst_i2c_master|data_clk_prev  ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 0.000        ; 0.432      ; 1.583      ;
; 0.984 ; cont[15]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.226      ;
; 0.985 ; cont[12]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.227      ;
; 0.986 ; byteSel[3]                                ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.229      ;
; 0.988 ; cont[16]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.230      ;
; 0.990 ; cont[14]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.992 ; cont[13]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.234      ;
; 1.000 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.613      ;
; 1.001 ; cont[14]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.243      ;
; 1.003 ; cont[13]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.245      ;
; 1.006 ; cont[1]                                   ; cont[1]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.249      ;
; 1.008 ; cont[12]                                  ; cont[12]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.250      ;
; 1.011 ; byteSel[3]                                ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.254      ;
; 1.032 ; state.start                               ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.044 ; i2c_ena                                   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.467      ; 1.682      ;
; 1.059 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.302      ;
; 1.059 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.302      ;
; 1.075 ; state.start                               ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.317      ;
; 1.076 ; state.start                               ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.318      ;
; 1.082 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.508      ; 1.761      ;
; 1.083 ; state.write_data                          ; i2c_ena                                   ; clk          ; clk         ; 0.000        ; 0.065      ; 1.319      ;
; 1.083 ; cont[15]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.325      ;
; 1.084 ; cont[12]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.326      ;
; 1.089 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.702      ;
; 1.095 ; cont[12]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.337      ;
; 1.100 ; cont[14]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.342      ;
; 1.102 ; cont[13]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.344      ;
; 1.103 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.508      ; 1.782      ;
; 1.113 ; cont[13]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.355      ;
; 1.117 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.730      ;
; 1.128 ; state.write_data                          ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.370      ;
; 1.129 ; state.write_data                          ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.371      ;
; 1.135 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.748      ;
; 1.152 ; byteSel[0]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.394      ;
; 1.153 ; reset_n                                   ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.508      ; 1.832      ;
; 1.165 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.165 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.168 ; busy_prev                                 ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.411      ;
; 1.176 ; state.start                               ; byteSel[0]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.418      ;
; 1.181 ; cont[12]                                  ; cont[13]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.423      ;
; 1.182 ; cont[2]                                   ; cont[3]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.425      ;
; 1.182 ; byteSel[1]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.424      ;
; 1.184 ; i2c_master:inst_i2c_master|state.wr       ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 0.000        ; 0.086      ; 1.441      ;
; 1.187 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.508      ; 1.866      ;
; 1.189 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.437      ; 1.797      ;
; 1.189 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.432      ;
; 1.193 ; busy_prev                                 ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.435      ;
; 1.193 ; busy_prev                                 ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.071      ; 1.435      ;
; 1.193 ; cont[3]                                   ; cont[4]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.436      ;
; 1.194 ; cont[12]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.436      ;
; 1.195 ; cont[1]                                   ; cont[2]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.438      ;
; 1.195 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.438      ;
; 1.195 ; cont[1]                                   ; cont[3]                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.438      ;
; 1.197 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|data_clk_prev  ; clk          ; clk         ; 0.000        ; -0.338     ; 1.030      ;
; 1.202 ; i2c_master:inst_i2c_master|state.slv_ack2 ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.115      ; 1.488      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                 ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.844 ; reset_n   ; i2c_master:inst_i2c_master|sda_int        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.778      ;
; -0.822 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 1.000        ; -0.070     ; 1.751      ;
; -0.822 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 1.000        ; -0.070     ; 1.751      ;
; -0.514 ; reset_n   ; i2c_master:inst_i2c_master|count[8]       ; clk          ; clk         ; 1.000        ; -0.071     ; 1.442      ;
; -0.416 ; reset_n   ; i2c_master:inst_i2c_master|count[3]       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.343      ;
; -0.416 ; reset_n   ; i2c_master:inst_i2c_master|count[4]       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.343      ;
; -0.416 ; reset_n   ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.343      ;
; -0.416 ; reset_n   ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.343      ;
; -0.416 ; reset_n   ; i2c_master:inst_i2c_master|count[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.343      ;
; -0.416 ; reset_n   ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.343      ;
; -0.416 ; reset_n   ; i2c_master:inst_i2c_master|count[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.343      ;
; -0.230 ; reset_n   ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 1.000        ; 0.284      ; 1.513      ;
; -0.230 ; reset_n   ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 1.000        ; 0.284      ; 1.513      ;
; -0.230 ; reset_n   ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 1.000        ; 0.284      ; 1.513      ;
; -0.230 ; reset_n   ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 1.000        ; 0.284      ; 1.513      ;
; -0.162 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 1.000        ; 0.281      ; 1.442      ;
; -0.162 ; reset_n   ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 1.000        ; 0.281      ; 1.442      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|state.mstr_ack ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|state.ready    ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|state.start    ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|state.command  ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack1 ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|state.rd       ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
; -0.035 ; reset_n   ; i2c_master:inst_i2c_master|busy           ; clk          ; clk         ; 1.000        ; 0.309      ; 1.343      ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                 ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|state.mstr_ack ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|state.ready    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|state.start    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|state.command  ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack1 ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|state.rd       ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.581 ; reset_n   ; i2c_master:inst_i2c_master|busy           ; clk          ; clk         ; 0.000        ; 0.468      ; 1.220      ;
; 0.729 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.339      ;
; 0.729 ; reset_n   ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 0.000        ; 0.439      ; 1.339      ;
; 0.798 ; reset_n   ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.411      ;
; 0.798 ; reset_n   ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.442      ; 1.411      ;
; 0.798 ; reset_n   ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 0.000        ; 0.442      ; 1.411      ;
; 0.798 ; reset_n   ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 0.000        ; 0.442      ; 1.411      ;
; 0.977 ; reset_n   ; i2c_master:inst_i2c_master|count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.977 ; reset_n   ; i2c_master:inst_i2c_master|count[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.977 ; reset_n   ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.977 ; reset_n   ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.977 ; reset_n   ; i2c_master:inst_i2c_master|count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.977 ; reset_n   ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 0.977 ; reset_n   ; i2c_master:inst_i2c_master|count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.220      ;
; 1.095 ; reset_n   ; i2c_master:inst_i2c_master|count[8]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.339      ;
; 1.376 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.621      ;
; 1.376 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.621      ;
; 1.376 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.621      ;
; 1.399 ; reset_n   ; i2c_master:inst_i2c_master|sda_int        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.649      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; busy_prev                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[0]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[1]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[2]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; byteSel[3]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[0]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[10]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[11]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[12]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[13]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[14]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[15]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[16]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[17]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[18]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[19]                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[1]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[2]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[3]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[4]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[5]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[6]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[7]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[8]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; cont[9]                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_ena                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|busy           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk_prev  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_clk        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_ena        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|sda_int        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.command  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.mstr_ack ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.rd       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.ready    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack1 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack2 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.start    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.stop     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.wr       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|stretch        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; reset_n                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; state.repeat                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; state.start                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clk   ; Rise       ; state.write_data                          ;
; 0.275  ; 0.461        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk_prev  ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; busy_prev                                 ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; byteSel[3]                                ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_ena                                   ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[0]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[1]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[2]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[3]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[4]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[5]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[6]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[8]       ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[0]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[1]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[2]     ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|sda_int        ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; reset_n                                   ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; state.repeat                              ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; state.start                               ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; state.write_data                          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; byteSel[0]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; byteSel[1]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; byteSel[2]                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[0]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[10]                                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[11]                                  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[1]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[2]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[3]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[4]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[5]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[6]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[7]                                   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cont[8]                                   ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; iData[*]   ; clk        ; 4.269 ; 4.588 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; 4.206 ; 4.505 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; 4.000 ; 4.316 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; 4.124 ; 4.367 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; 3.853 ; 4.166 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; 3.959 ; 4.207 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; 3.509 ; 3.751 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; 3.660 ; 4.016 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; 3.713 ; 3.903 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; 3.847 ; 4.164 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; 3.747 ; 3.956 ; Rise       ; clk             ;
;  iData[10] ; clk        ; 3.204 ; 3.547 ; Rise       ; clk             ;
;  iData[11] ; clk        ; 3.767 ; 3.977 ; Rise       ; clk             ;
;  iData[12] ; clk        ; 4.095 ; 4.411 ; Rise       ; clk             ;
;  iData[13] ; clk        ; 4.269 ; 4.588 ; Rise       ; clk             ;
;  iData[14] ; clk        ; 4.163 ; 4.416 ; Rise       ; clk             ;
;  iData[15] ; clk        ; 4.158 ; 4.501 ; Rise       ; clk             ;
; scl        ; clk        ; 1.392 ; 1.679 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; iData[*]   ; clk        ; -1.636 ; -1.956 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; -2.734 ; -3.015 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; -2.832 ; -3.164 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; -2.505 ; -2.703 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; -2.428 ; -2.721 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; -2.541 ; -2.781 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; -2.425 ; -2.660 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; -2.076 ; -2.405 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; -2.329 ; -2.592 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; -2.421 ; -2.720 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; -2.656 ; -2.860 ; Rise       ; clk             ;
;  iData[10] ; clk        ; -1.636 ; -1.956 ; Rise       ; clk             ;
;  iData[11] ; clk        ; -2.365 ; -2.642 ; Rise       ; clk             ;
;  iData[12] ; clk        ; -2.625 ; -2.925 ; Rise       ; clk             ;
;  iData[13] ; clk        ; -3.095 ; -3.430 ; Rise       ; clk             ;
;  iData[14] ; clk        ; -2.547 ; -2.756 ; Rise       ; clk             ;
;  iData[15] ; clk        ; -2.724 ; -3.045 ; Rise       ; clk             ;
; scl        ; clk        ; -0.917 ; -1.199 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; scl       ; clk        ; 11.135 ; 11.101 ; Rise       ; clk             ;
; sda       ; clk        ; 10.060 ; 9.859  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; scl       ; clk        ; 9.593 ; 9.534 ; Rise       ; clk             ;
; sda       ; clk        ; 8.599 ; 8.386 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.464 ; -47.205           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.174 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.049 ; -0.115               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.307 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -72.359                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.464 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.049     ; 2.402      ;
; -1.436 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.023     ; 2.400      ;
; -1.176 ; byteSel[1]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.042     ; 2.121      ;
; -1.146 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.143      ; 2.276      ;
; -1.131 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.143      ; 2.261      ;
; -1.130 ; i2c_master:inst_i2c_master|state.command  ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.240     ; 1.877      ;
; -1.129 ; i2c_master:inst_i2c_master|count[3]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.143      ; 2.259      ;
; -1.118 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.169      ; 2.274      ;
; -1.116 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|scl_clk    ; clk          ; clk         ; 1.000        ; -0.024     ; 2.079      ;
; -1.112 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.143      ; 2.242      ;
; -1.103 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.169      ; 2.259      ;
; -1.101 ; i2c_master:inst_i2c_master|count[3]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.169      ; 2.257      ;
; -1.092 ; byteSel[0]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.042     ; 2.037      ;
; -1.087 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.169      ; 2.243      ;
; -1.073 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[2]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.827      ;
; -1.073 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.039     ; 2.021      ;
; -1.069 ; i2c_master:inst_i2c_master|count[7]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.049     ; 2.007      ;
; -1.068 ; i2c_master:inst_i2c_master|count[9]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; -0.049     ; 2.006      ;
; -1.061 ; i2c_master:inst_i2c_master|count[2]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.143      ; 2.191      ;
; -1.044 ; i2c_master:inst_i2c_master|count[7]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.023     ; 2.008      ;
; -1.043 ; i2c_master:inst_i2c_master|count[9]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; -0.023     ; 2.007      ;
; -1.033 ; i2c_master:inst_i2c_master|count[2]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.169      ; 2.189      ;
; -1.026 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[1] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.773      ;
; -1.026 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[0] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.773      ;
; -1.026 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[2] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.773      ;
; -1.010 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[4]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.764      ;
; -1.010 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.958      ;
; -1.001 ; i2c_master:inst_i2c_master|state.mstr_ack ; i2c_master:inst_i2c_master|data_tx[3] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.748      ;
; -0.999 ; byteSel[2]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.944      ;
; -0.997 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.142      ; 2.126      ;
; -0.981 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|count[3]   ; clk          ; clk         ; 1.000        ; -0.233     ; 1.735      ;
; -0.972 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.168      ; 2.127      ;
; -0.966 ; cont[15]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.966 ; cont[15]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.966 ; cont[15]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.966 ; cont[15]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.966 ; cont[15]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.966 ; cont[15]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.966 ; cont[15]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.966 ; cont[15]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.912      ;
; -0.965 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.143      ; 2.095      ;
; -0.959 ; cont[14]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; cont[14]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; cont[14]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; cont[14]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; cont[14]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; cont[14]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; cont[14]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.959 ; cont[14]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.905      ;
; -0.941 ; byteSel[3]                                ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.042     ; 1.886      ;
; -0.937 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|data_clk   ; clk          ; clk         ; 1.000        ; 0.169      ; 2.093      ;
; -0.933 ; cont[12]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; cont[12]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; cont[12]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; cont[12]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; cont[12]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; cont[12]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; cont[12]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.933 ; cont[12]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.879      ;
; -0.905 ; i2c_master:inst_i2c_master|state.rd       ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.240     ; 1.652      ;
; -0.902 ; cont[14]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.047     ; 1.842      ;
; -0.899 ; cont[15]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.047     ; 1.839      ;
; -0.895 ; i2c_master:inst_i2c_master|data_tx[0]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.041     ; 1.841      ;
; -0.895 ; cont[12]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.047     ; 1.835      ;
; -0.890 ; cont[16]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; cont[16]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; cont[16]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; cont[16]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; cont[16]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; cont[16]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; cont[16]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; cont[16]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.882 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|bit_cnt[0] ; clk          ; clk         ; 1.000        ; -0.259     ; 1.610      ;
; -0.882 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|bit_cnt[2] ; clk          ; clk         ; 1.000        ; -0.259     ; 1.610      ;
; -0.882 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|bit_cnt[1] ; clk          ; clk         ; 1.000        ; -0.259     ; 1.610      ;
; -0.882 ; cont[18]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; cont[18]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; cont[18]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; cont[18]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; cont[18]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; cont[18]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; cont[18]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.882 ; cont[18]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.828      ;
; -0.859 ; cont[13]                                  ; cont[12]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.859 ; cont[13]                                  ; cont[13]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.859 ; cont[13]                                  ; cont[14]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.859 ; cont[13]                                  ; cont[15]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.859 ; cont[13]                                  ; cont[16]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.859 ; cont[13]                                  ; cont[17]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.859 ; cont[13]                                  ; cont[18]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.859 ; cont[13]                                  ; cont[19]                              ; clk          ; clk         ; 1.000        ; -0.041     ; 1.805      ;
; -0.858 ; i2c_master:inst_i2c_master|count[3]       ; i2c_master:inst_i2c_master|scl_clk    ; clk          ; clk         ; 1.000        ; 0.168      ; 2.013      ;
; -0.858 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|scl_clk    ; clk          ; clk         ; 1.000        ; 0.168      ; 2.013      ;
; -0.850 ; i2c_master:inst_i2c_master|state.slv_ack2 ; i2c_master:inst_i2c_master|data_tx[1] ; clk          ; clk         ; 1.000        ; -0.228     ; 1.609      ;
; -0.850 ; i2c_master:inst_i2c_master|state.slv_ack2 ; i2c_master:inst_i2c_master|data_tx[0] ; clk          ; clk         ; 1.000        ; -0.228     ; 1.609      ;
; -0.850 ; i2c_master:inst_i2c_master|state.slv_ack2 ; i2c_master:inst_i2c_master|data_tx[2] ; clk          ; clk         ; 1.000        ; -0.228     ; 1.609      ;
; -0.830 ; i2c_master:inst_i2c_master|bit_cnt[2]     ; i2c_master:inst_i2c_master|sda_int    ; clk          ; clk         ; 1.000        ; -0.039     ; 1.778      ;
; -0.825 ; i2c_master:inst_i2c_master|state.slv_ack2 ; i2c_master:inst_i2c_master|data_tx[3] ; clk          ; clk         ; 1.000        ; -0.228     ; 1.584      ;
; -0.822 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|stretch    ; clk          ; clk         ; 1.000        ; 0.143      ; 1.952      ;
; -0.822 ; cont[16]                                  ; i2c_ena                               ; clk          ; clk         ; 1.000        ; -0.047     ; 1.762      ;
+--------+-------------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; i2c_master:inst_i2c_master|stretch        ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; byteSel[1]                                ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; byteSel[2]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; byteSel[3]                                ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state.write_data                          ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; i2c_ena                                   ; i2c_ena                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state.repeat                              ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; state.start                               ; state.start                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; cont[0]                                   ; cont[0]                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; reset_n                                   ; reset_n                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.193 ; cont[19]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.294 ; cont[14]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; cont[16]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; cont[18]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; cont[15]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; cont[17]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.315 ; state.repeat                              ; state.start                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.440      ;
; 0.318 ; byteSel[0]                                ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.444      ;
; 0.336 ; state.write_data                          ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.461      ;
; 0.342 ; state.start                               ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.467      ;
; 0.347 ; state.write_data                          ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.472      ;
; 0.412 ; i2c_master:inst_i2c_master|bit_cnt[2]     ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.727      ;
; 0.419 ; byteSel[3]                                ; i2c_master:inst_i2c_master|data_tx[2]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.543      ;
; 0.423 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.740      ;
; 0.435 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.752      ;
; 0.443 ; cont[15]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; cont[17]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; byteSel[1]                                ; i2c_master:inst_i2c_master|data_tx[2]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.568      ;
; 0.446 ; i2c_master:inst_i2c_master|bit_cnt[2]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.572      ;
; 0.450 ; cont[3]                                   ; cont[3]                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.452 ; cont[2]                                   ; cont[2]                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; cont[18]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; cont[14]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; cont[16]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; cont[13]                                  ; cont[13]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; cont[13]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; cont[14]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; cont[16]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
; 0.458 ; cont[13]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; cont[4]                                   ; cont[4]                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.462 ; i2c_master:inst_i2c_master|data_clk_prev  ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 0.000        ; 0.229      ; 0.775      ;
; 0.479 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.796      ;
; 0.506 ; cont[1]                                   ; cont[1]                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; cont[17]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; cont[15]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; cont[12]                                  ; cont[14]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; cont[12]                                  ; cont[12]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; cont[15]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; state.start                               ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; cont[12]                                  ; cont[15]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.513 ; byteSel[3]                                ; state.write_data                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.519 ; cont[16]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; cont[14]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.644      ;
; 0.521 ; cont[13]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; cont[14]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; cont[13]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.649      ;
; 0.527 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.652      ;
; 0.529 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.259      ; 0.872      ;
; 0.532 ; i2c_master:inst_i2c_master|count[6]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.849      ;
; 0.537 ; state.write_data                          ; i2c_ena                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.538 ; byteSel[3]                                ; state.repeat                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.663      ;
; 0.541 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.259      ; 0.884      ;
; 0.544 ; i2c_master:inst_i2c_master|count[0]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.861      ;
; 0.549 ; i2c_ena                                   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.243      ; 0.876      ;
; 0.550 ; state.write_data                          ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.675      ;
; 0.551 ; state.write_data                          ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.676      ;
; 0.555 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.231      ; 0.870      ;
; 0.562 ; i2c_master:inst_i2c_master|state.wr       ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.695      ;
; 0.566 ; busy_prev                                 ; byteSel[3]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.691      ;
; 0.568 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.694      ;
; 0.570 ; state.start                               ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.695      ;
; 0.570 ; i2c_master:inst_i2c_master|count[4]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.887      ;
; 0.571 ; state.start                               ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; cont[15]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.697      ;
; 0.574 ; cont[12]                                  ; cont[16]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.699      ;
; 0.575 ; i2c_master:inst_i2c_master|bit_cnt[1]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.701      ;
; 0.576 ; i2c_master:inst_i2c_master|state.slv_ack2 ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.721      ;
; 0.577 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.232      ; 0.893      ;
; 0.577 ; cont[12]                                  ; cont[17]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.702      ;
; 0.578 ; i2c_master:inst_i2c_master|data_clk       ; i2c_master:inst_i2c_master|data_clk_prev  ; clk          ; clk         ; 0.000        ; -0.165     ; 0.497      ;
; 0.581 ; i2c_master:inst_i2c_master|bit_cnt[0]     ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; busy_prev                                 ; byteSel[1]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.707      ;
; 0.582 ; byteSel[0]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.708      ;
; 0.582 ; busy_prev                                 ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.707      ;
; 0.585 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|scl_clk        ; clk          ; clk         ; 0.000        ; 0.259      ; 0.928      ;
; 0.585 ; cont[14]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.710      ;
; 0.587 ; i2c_master:inst_i2c_master|count[5]       ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.712      ;
; 0.587 ; cont[13]                                  ; cont[18]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.712      ;
; 0.588 ; i2c_master:inst_i2c_master|count[1]       ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.905      ;
; 0.590 ; cont[13]                                  ; cont[19]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.715      ;
; 0.594 ; i2c_master:inst_i2c_master|count[2]       ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.911      ;
; 0.597 ; i2c_master:inst_i2c_master|count[8]       ; i2c_master:inst_i2c_master|count[8]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.722      ;
; 0.597 ; cont[8]                                   ; cont[8]                                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.723      ;
; 0.599 ; byteSel[1]                                ; byteSel[2]                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.725      ;
; 0.600 ; cont[2]                                   ; cont[3]                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.725      ;
; 0.602 ; cont[6]                                   ; cont[6]                                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.728      ;
; 0.602 ; cont[9]                                   ; cont[9]                                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.728      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                 ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; reset_n   ; i2c_master:inst_i2c_master|sda_int        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.999      ;
; -0.022 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 1.000        ; -0.040     ; 0.969      ;
; -0.022 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 1.000        ; -0.040     ; 0.969      ;
; -0.022 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 1.000        ; -0.040     ; 0.969      ;
; 0.155  ; reset_n   ; i2c_master:inst_i2c_master|count[8]       ; clk          ; clk         ; 1.000        ; -0.040     ; 0.792      ;
; 0.204  ; reset_n   ; i2c_master:inst_i2c_master|count[3]       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.742      ;
; 0.204  ; reset_n   ; i2c_master:inst_i2c_master|count[4]       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.742      ;
; 0.204  ; reset_n   ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.742      ;
; 0.204  ; reset_n   ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.742      ;
; 0.204  ; reset_n   ; i2c_master:inst_i2c_master|count[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.742      ;
; 0.204  ; reset_n   ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.742      ;
; 0.204  ; reset_n   ; i2c_master:inst_i2c_master|count[0]       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.742      ;
; 0.293  ; reset_n   ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 1.000        ; 0.143      ; 0.837      ;
; 0.293  ; reset_n   ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 1.000        ; 0.143      ; 0.837      ;
; 0.293  ; reset_n   ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 1.000        ; 0.143      ; 0.837      ;
; 0.293  ; reset_n   ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 1.000        ; 0.143      ; 0.837      ;
; 0.337  ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 1.000        ; 0.142      ; 0.792      ;
; 0.337  ; reset_n   ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 1.000        ; 0.142      ; 0.792      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|state.mstr_ack ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|state.ready    ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|state.start    ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|state.command  ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack1 ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|state.rd       ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
; 0.398  ; reset_n   ; i2c_master:inst_i2c_master|busy           ; clk          ; clk         ; 1.000        ; 0.153      ; 0.742      ;
+--------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                 ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|state.mstr_ack ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|state.stop     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|state.ready    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|state.start    ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|state.command  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack1 ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|state.rd       ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.307 ; reset_n   ; i2c_master:inst_i2c_master|busy           ; clk          ; clk         ; 0.000        ; 0.244      ; 0.635      ;
; 0.373 ; reset_n   ; i2c_master:inst_i2c_master|state.slv_ack2 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.689      ;
; 0.373 ; reset_n   ; i2c_master:inst_i2c_master|state.wr       ; clk          ; clk         ; 0.000        ; 0.232      ; 0.689      ;
; 0.398 ; reset_n   ; i2c_master:inst_i2c_master|count[7]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.715      ;
; 0.398 ; reset_n   ; i2c_master:inst_i2c_master|count[9]       ; clk          ; clk         ; 0.000        ; 0.233      ; 0.715      ;
; 0.398 ; reset_n   ; i2c_master:inst_i2c_master|stretch        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.715      ;
; 0.398 ; reset_n   ; i2c_master:inst_i2c_master|scl_ena        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.715      ;
; 0.510 ; reset_n   ; i2c_master:inst_i2c_master|count[3]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.510 ; reset_n   ; i2c_master:inst_i2c_master|count[4]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.510 ; reset_n   ; i2c_master:inst_i2c_master|count[1]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.510 ; reset_n   ; i2c_master:inst_i2c_master|count[5]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.510 ; reset_n   ; i2c_master:inst_i2c_master|count[2]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.510 ; reset_n   ; i2c_master:inst_i2c_master|count[6]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.510 ; reset_n   ; i2c_master:inst_i2c_master|count[0]       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.635      ;
; 0.563 ; reset_n   ; i2c_master:inst_i2c_master|count[8]       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.689      ;
; 0.706 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.833      ;
; 0.706 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.833      ;
; 0.706 ; reset_n   ; i2c_master:inst_i2c_master|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.833      ;
; 0.731 ; reset_n   ; i2c_master:inst_i2c_master|sda_int        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.860      ;
+-------+-----------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; busy_prev                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byteSel[0]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byteSel[1]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byteSel[2]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; byteSel[3]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[11]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[12]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[13]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[14]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[15]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[16]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[17]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[18]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[19]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cont[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_ena                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|bit_cnt[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|busy           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk_prev  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_clk        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_ena        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|sda_int        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.command  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.mstr_ack ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.rd       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.ready    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.start    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.stop     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.wr       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_master:inst_i2c_master|stretch        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; reset_n                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.repeat                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.start                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.write_data                          ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk       ;
; -0.091 ; 0.093        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_clk        ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|busy           ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.command  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.mstr_ack ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.rd       ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.ready    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack1 ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.start    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.stop     ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.slv_ack2 ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|state.wr       ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[7]       ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[9]       ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|scl_ena        ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|stretch        ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_clk_prev  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_ena                                   ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[0]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[1]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[2]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[3]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[4]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[5]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[6]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|count[8]       ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[0]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[1]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|data_tx[2]     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_master:inst_i2c_master|sda_int        ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; reset_n                                   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; busy_prev                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byteSel[0]                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; byteSel[1]                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; iData[*]   ; clk        ; 2.245 ; 2.965 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; 2.224 ; 2.909 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; 2.099 ; 2.797 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; 2.129 ; 2.835 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; 2.027 ; 2.710 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; 2.001 ; 2.740 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; 1.800 ; 2.515 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; 1.904 ; 2.683 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; 1.890 ; 2.622 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; 1.981 ; 2.729 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; 1.911 ; 2.641 ; Rise       ; clk             ;
;  iData[10] ; clk        ; 1.652 ; 2.383 ; Rise       ; clk             ;
;  iData[11] ; clk        ; 1.892 ; 2.650 ; Rise       ; clk             ;
;  iData[12] ; clk        ; 2.174 ; 2.847 ; Rise       ; clk             ;
;  iData[13] ; clk        ; 2.245 ; 2.965 ; Rise       ; clk             ;
;  iData[14] ; clk        ; 2.155 ; 2.884 ; Rise       ; clk             ;
;  iData[15] ; clk        ; 2.188 ; 2.911 ; Rise       ; clk             ;
; scl        ; clk        ; 0.743 ; 1.395 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; iData[*]   ; clk        ; -0.856 ; -1.525 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; -1.390 ; -2.058 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; -1.459 ; -2.117 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; -1.249 ; -1.914 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; -1.249 ; -1.918 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; -1.253 ; -1.960 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; -1.219 ; -1.917 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; -1.098 ; -1.809 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; -1.183 ; -1.871 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; -1.231 ; -1.940 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; -1.325 ; -2.035 ; Rise       ; clk             ;
;  iData[10] ; clk        ; -0.856 ; -1.525 ; Rise       ; clk             ;
;  iData[11] ; clk        ; -1.178 ; -1.887 ; Rise       ; clk             ;
;  iData[12] ; clk        ; -1.341 ; -2.002 ; Rise       ; clk             ;
;  iData[13] ; clk        ; -1.601 ; -2.277 ; Rise       ; clk             ;
;  iData[14] ; clk        ; -1.276 ; -1.960 ; Rise       ; clk             ;
;  iData[15] ; clk        ; -1.403 ; -2.108 ; Rise       ; clk             ;
; scl        ; clk        ; -0.471 ; -1.121 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; scl       ; clk        ; 6.689 ; 6.772 ; Rise       ; clk             ;
; sda       ; clk        ; 5.703 ; 5.813 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; scl       ; clk        ; 5.750 ; 5.987 ; Rise       ; clk             ;
; sda       ; clk        ; 4.901 ; 5.084 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.029   ; 0.174 ; -1.026   ; 0.307   ; -3.000              ;
;  clk             ; -4.029   ; 0.174 ; -1.026   ; 0.307   ; -3.000              ;
; Design-wide TNS  ; -165.175 ; 0.0   ; -12.175  ; 0.0     ; -86.525             ;
;  clk             ; -165.175 ; 0.000 ; -12.175  ; 0.000   ; -86.525             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; iData[*]   ; clk        ; 4.718 ; 5.211 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; 4.682 ; 5.125 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; 4.437 ; 4.904 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; 4.597 ; 5.026 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; 4.265 ; 4.730 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; 4.367 ; 4.828 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; 3.901 ; 4.325 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; 4.081 ; 4.614 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; 4.099 ; 4.504 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; 4.264 ; 4.779 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; 4.140 ; 4.556 ; Rise       ; clk             ;
;  iData[10] ; clk        ; 3.584 ; 4.095 ; Rise       ; clk             ;
;  iData[11] ; clk        ; 4.168 ; 4.596 ; Rise       ; clk             ;
;  iData[12] ; clk        ; 4.559 ; 5.018 ; Rise       ; clk             ;
;  iData[13] ; clk        ; 4.718 ; 5.211 ; Rise       ; clk             ;
;  iData[14] ; clk        ; 4.626 ; 5.071 ; Rise       ; clk             ;
;  iData[15] ; clk        ; 4.599 ; 5.108 ; Rise       ; clk             ;
; scl        ; clk        ; 1.615 ; 2.032 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; iData[*]   ; clk        ; -0.856 ; -1.525 ; Rise       ; clk             ;
;  iData[0]  ; clk        ; -1.390 ; -2.058 ; Rise       ; clk             ;
;  iData[1]  ; clk        ; -1.459 ; -2.117 ; Rise       ; clk             ;
;  iData[2]  ; clk        ; -1.249 ; -1.914 ; Rise       ; clk             ;
;  iData[3]  ; clk        ; -1.249 ; -1.918 ; Rise       ; clk             ;
;  iData[4]  ; clk        ; -1.253 ; -1.960 ; Rise       ; clk             ;
;  iData[5]  ; clk        ; -1.219 ; -1.917 ; Rise       ; clk             ;
;  iData[6]  ; clk        ; -1.098 ; -1.809 ; Rise       ; clk             ;
;  iData[7]  ; clk        ; -1.183 ; -1.871 ; Rise       ; clk             ;
;  iData[8]  ; clk        ; -1.231 ; -1.940 ; Rise       ; clk             ;
;  iData[9]  ; clk        ; -1.325 ; -2.035 ; Rise       ; clk             ;
;  iData[10] ; clk        ; -0.856 ; -1.525 ; Rise       ; clk             ;
;  iData[11] ; clk        ; -1.178 ; -1.887 ; Rise       ; clk             ;
;  iData[12] ; clk        ; -1.341 ; -2.002 ; Rise       ; clk             ;
;  iData[13] ; clk        ; -1.601 ; -2.277 ; Rise       ; clk             ;
;  iData[14] ; clk        ; -1.276 ; -1.960 ; Rise       ; clk             ;
;  iData[15] ; clk        ; -1.403 ; -2.108 ; Rise       ; clk             ;
; scl        ; clk        ; -0.471 ; -1.121 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; scl       ; clk        ; 12.346 ; 12.346 ; Rise       ; clk             ;
; sda       ; clk        ; 11.075 ; 10.915 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; scl       ; clk        ; 5.750 ; 5.987 ; Rise       ; clk             ;
; sda       ; clk        ; 4.901 ; 5.084 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; scl                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; iData[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1925     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1925     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 26       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sun Feb 09 15:03:57 2025
Info: Command: quartus_sta i2c -c top_level
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.029      -165.175 clk 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clk 
Info (332146): Worst-case recovery slack is -1.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.026       -12.175 clk 
Info (332146): Worst-case removal slack is 0.641
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.641         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -86.525 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.583
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.583      -145.736 clk 
Info (332146): Worst-case hold slack is 0.340
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.340         0.000 clk 
Info (332146): Worst-case recovery slack is -0.844
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.844        -8.260 clk 
Info (332146): Worst-case removal slack is 0.581
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.581         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -86.525 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.464
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.464       -47.205 clk 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.174         0.000 clk 
Info (332146): Worst-case recovery slack is -0.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.049        -0.115 clk 
Info (332146): Worst-case removal slack is 0.307
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.307         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -72.359 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4695 megabytes
    Info: Processing ended: Sun Feb 09 15:04:00 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


