Fitter report for sigma_delta
Tue Jan 25 14:46:52 2022
Quartus II 64-Bit Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. HardCopy Device Resource Guide
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. Migration Devices
 21. PLL Summary
 22. PLL Usage
 23. Output Pin Default Load For Reported TCO
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. Interconnect Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+-------------------------------+------------------------------------------+
; Fitter Status                 ; Successful - Tue Jan 25 14:46:51 2022    ;
; Quartus II 64-Bit Version     ; 9.1 Build 222 10/21/2009 SJ Full Version ;
; Revision Name                 ; sigma_delta                              ;
; Top-level Entity Name         ; sigma_delta                              ;
; Family                        ; Stratix II                               ;
; Device                        ; EP2S90F1020C3                            ;
; Timing Models                 ; Final                                    ;
; Logic utilization             ; 44 %                                     ;
;     Combinational ALUTs       ; 20,282 / 72,768 ( 28 % )                 ;
;     Dedicated logic registers ; 18,559 / 72,768 ( 26 % )                 ;
; Total registers               ; 18640                                    ;
; Total pins                    ; 406 / 719 ( 56 % )                       ;
; Total virtual pins            ; 0                                        ;
; Total block memory bits       ; 1,266,176 / 4,520,448 ( 28 % )           ;
; DSP block 9-bit elements      ; 0 / 384 ( 0 % )                          ;
; Total PLLs                    ; 4 / 12 ( 33 % )                          ;
; Total DLLs                    ; 0 / 2 ( 0 % )                            ;
+-------------------------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+
; Option                                                                     ; Setting                                                                                                                                                                                                                                                                                 ; Default Value                  ;
+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+
; Device                                                                     ; EP2S90F1020C3                                                                                                                                                                                                                                                                           ;                                ;
; Use smart compilation                                                      ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Maximum processors allowed for parallel compilation                        ; All                                                                                                                                                                                                                                                                                     ;                                ;
; Minimum Core Junction Temperature                                          ; 0                                                                                                                                                                                                                                                                                       ;                                ;
; Maximum Core Junction Temperature                                          ; 85                                                                                                                                                                                                                                                                                      ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM                                                                                                                                                                                                                                                                                 ; Normal                         ;
; Placement Effort Multiplier                                                ; 4.0                                                                                                                                                                                                                                                                                     ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                                                                                                                                                                                                                                                                                       ; 0.0                            ;
; Device Migration List                                                      ; EP2S90F1020C3,EP2S60F1020C3,EP2S60F1020C4,EP2S60F1020I4,EP2S60F1020C5,EP2S60F1020C3ES,EP2S60F1020C4ES,EP2S60F1020C5ES,EP2S90F1020C4,EP2S90F1020I4,EP2S90F1020C5,EP2S130F1020C3,EP2S130F1020C4,EP2S130F1020I4,EP2S130F1020C5,EP2S180F1020C3,EP2S180F1020C4,EP2S180F1020I4,EP2S180F1020C5 ;                                ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                                                                                                                                                                                                                                                                             ;                                ;
; Optimize Hold Timing                                                       ; All Paths                                                                                                                                                                                                                                                                               ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Auto Global Memory Control Signals                                         ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Auto Packed Registers                                                      ; Normal                                                                                                                                                                                                                                                                                  ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Perform Register Duplication for Performance                               ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; On                                                                                                                                                                                                                                                                                      ; Off                            ;
; Fitter Effort                                                              ; Standard Fit                                                                                                                                                                                                                                                                            ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Fast                                                                                                                                                                                                                                                                                    ; Normal                         ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                                                                                                                                                                                                                                                                      ; On                             ;
; Enable compact report table                                                ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Router Effort Multiplier                                                   ; 1.0                                                                                                                                                                                                                                                                                     ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation                                                                                                                                                                                                                                                                      ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation                                                                                                                                                                                                                                                                      ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                                                                                                                                                                                                                                                                                      ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                                                                                                                                                                                                                                                                           ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                                                                                                                                                                                                                                                                           ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                                                                                                                                                                                                                                                                                       ; 1                              ;
; PCI I/O                                                                    ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Auto Delay Chains                                                          ; On                                                                                                                                                                                                                                                                                      ; On                             ;
; Auto Merge PLLs                                                            ; On                                                                                                                                                                                                                                                                                      ; On                             ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                                                                                                                                                                                                                                                                    ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                                                                                                                                                                                                                                                                                    ; Auto                           ;
; Auto Global Clock                                                          ; On                                                                                                                                                                                                                                                                                      ; On                             ;
; Auto Global Register Control Signals                                       ; On                                                                                                                                                                                                                                                                                      ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                                                                                                                                                                                                                                                                                     ; Off                            ;
+----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 3.18        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ;  40.2%      ;
;     4 processors           ;  39.5%      ;
;     5-6 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+-----------------------+------------------------+
; Pin Name              ; Reason                 ;
+-----------------------+------------------------+
; _dtack                ; Missing drive strength ;
; _berr                 ; Missing drive strength ;
; vme_data[31]          ; Missing drive strength ;
; vme_data[30]          ; Missing drive strength ;
; vme_data[29]          ; Missing drive strength ;
; vme_data[28]          ; Missing drive strength ;
; vme_data[27]          ; Missing drive strength ;
; vme_data[26]          ; Missing drive strength ;
; vme_data[25]          ; Missing drive strength ;
; vme_data[24]          ; Missing drive strength ;
; vme_data[23]          ; Missing drive strength ;
; vme_data[22]          ; Missing drive strength ;
; vme_data[21]          ; Missing drive strength ;
; vme_data[20]          ; Missing drive strength ;
; vme_data[19]          ; Missing drive strength ;
; vme_data[18]          ; Missing drive strength ;
; vme_data[17]          ; Missing drive strength ;
; vme_data[16]          ; Missing drive strength ;
; vme_data[15]          ; Missing drive strength ;
; vme_data[14]          ; Missing drive strength ;
; vme_data[13]          ; Missing drive strength ;
; vme_data[12]          ; Missing drive strength ;
; vme_data[11]          ; Missing drive strength ;
; vme_data[10]          ; Missing drive strength ;
; vme_data[9]           ; Missing drive strength ;
; vme_data[8]           ; Missing drive strength ;
; vme_data[7]           ; Missing drive strength ;
; vme_data[6]           ; Missing drive strength ;
; vme_data[5]           ; Missing drive strength ;
; vme_data[4]           ; Missing drive strength ;
; vme_data[3]           ; Missing drive strength ;
; vme_data[2]           ; Missing drive strength ;
; vme_data[1]           ; Missing drive strength ;
; vme_data[0]           ; Missing drive strength ;
; JC_uW_CLK             ; Missing drive strength ;
; JC_uW_DATA            ; Missing drive strength ;
; JC_GOE                ; Missing drive strength ;
; JC_uW_LE              ; Missing drive strength ;
; JC_LD                 ; Missing drive strength ;
; JC_SYNCn              ; Missing drive strength ;
; 0_ENABLE              ; Missing drive strength ;
; 0_RX_DV               ; Missing drive strength ;
; 0_RX_ER               ; Missing drive strength ;
; 1_ENABLE              ; Missing drive strength ;
; 1_RX_DV               ; Missing drive strength ;
; 1_RX_ER               ; Missing drive strength ;
; 2_ENABLE              ; Missing drive strength ;
; 2_RX_DV               ; Missing drive strength ;
; 2_RX_ER               ; Missing drive strength ;
; 3_ENABLE              ; Missing drive strength ;
; 3_RX_DV               ; Missing drive strength ;
; 3_RX_ER               ; Missing drive strength ;
; 0_TX_ER               ; Missing drive strength ;
; 0_TX_EN               ; Missing drive strength ;
; 0_LCKREFN             ; Missing drive strength ;
; 1_LCKREFN             ; Missing drive strength ;
; 1_TX_ER               ; Missing drive strength ;
; 1_TX_EN               ; Missing drive strength ;
; 3_LCKREFN             ; Missing drive strength ;
; 3_TX_ER               ; Missing drive strength ;
; 3_TX_EN               ; Missing drive strength ;
; 2_LCKREFN             ; Missing drive strength ;
; 2_TX_ER               ; Missing drive strength ;
; 2_TX_EN               ; Missing drive strength ;
; debug[19]             ; Missing drive strength ;
; debug[18]             ; Missing drive strength ;
; debug[17]             ; Missing drive strength ;
; debug[16]             ; Missing drive strength ;
; debug[15]             ; Missing drive strength ;
; debug[14]             ; Missing drive strength ;
; debug[13]             ; Missing drive strength ;
; debug[12]             ; Missing drive strength ;
; debug[11]             ; Missing drive strength ;
; debug[10]             ; Missing drive strength ;
; debug[9]              ; Missing drive strength ;
; debug[8]              ; Missing drive strength ;
; debug[7]              ; Missing drive strength ;
; debug[6]              ; Missing drive strength ;
; debug[5]              ; Missing drive strength ;
; debug[4]              ; Missing drive strength ;
; debug[3]              ; Missing drive strength ;
; debug[2]              ; Missing drive strength ;
; dir_trans             ; Missing drive strength ;
; transceivers_OE       ; Missing drive strength ;
; led_0                 ; Missing drive strength ;
; led_1                 ; Missing drive strength ;
; led_2                 ; Missing drive strength ;
; DigOutput             ; Missing drive strength ;
; DigOutput_AUX2        ; Missing drive strength ;
; DigOutput_AUX1        ; Missing drive strength ;
; Debug_LVDS_OUT_0      ; Missing drive strength ;
; Debug_LVDS_OUT_1      ; Missing drive strength ;
; DigOutput_AUX3        ; Missing drive strength ;
; 0_XCLK                ; Missing drive strength ;
; 1_XCLK                ; Missing drive strength ;
; 2_XCLK                ; Missing drive strength ;
; 3_XCLK                ; Missing drive strength ;
; samplingclock         ; Missing drive strength ;
; 0_TXD[15]             ; Missing drive strength ;
; 0_TXD[14]             ; Missing drive strength ;
; 0_TXD[13]             ; Missing drive strength ;
; 0_TXD[12]             ; Missing drive strength ;
; 0_TXD[11]             ; Missing drive strength ;
; 0_TXD[10]             ; Missing drive strength ;
; 0_TXD[9]              ; Missing drive strength ;
; 0_TXD[8]              ; Missing drive strength ;
; 0_TXD[7]              ; Missing drive strength ;
; 0_TXD[6]              ; Missing drive strength ;
; 0_TXD[5]              ; Missing drive strength ;
; 0_TXD[4]              ; Missing drive strength ;
; 0_TXD[3]              ; Missing drive strength ;
; 0_TXD[2]              ; Missing drive strength ;
; 0_TXD[1]              ; Missing drive strength ;
; 0_TXD[0]              ; Missing drive strength ;
; 1_TXD[15]             ; Missing drive strength ;
; 1_TXD[14]             ; Missing drive strength ;
; 1_TXD[13]             ; Missing drive strength ;
; 1_TXD[12]             ; Missing drive strength ;
; 1_TXD[11]             ; Missing drive strength ;
; 1_TXD[10]             ; Missing drive strength ;
; 1_TXD[9]              ; Missing drive strength ;
; 1_TXD[8]              ; Missing drive strength ;
; 1_TXD[7]              ; Missing drive strength ;
; 1_TXD[6]              ; Missing drive strength ;
; 1_TXD[5]              ; Missing drive strength ;
; 1_TXD[4]              ; Missing drive strength ;
; 1_TXD[3]              ; Missing drive strength ;
; 1_TXD[2]              ; Missing drive strength ;
; 1_TXD[1]              ; Missing drive strength ;
; 1_TXD[0]              ; Missing drive strength ;
; 1st_outputbus[15]     ; Missing drive strength ;
; 1st_outputbus[14]     ; Missing drive strength ;
; 1st_outputbus[13]     ; Missing drive strength ;
; 1st_outputbus[12]     ; Missing drive strength ;
; 1st_outputbus[11]     ; Missing drive strength ;
; 1st_outputbus[10]     ; Missing drive strength ;
; 1st_outputbus[9]      ; Missing drive strength ;
; 1st_outputbus[8]      ; Missing drive strength ;
; 1st_outputbus[7]      ; Missing drive strength ;
; 1st_outputbus[6]      ; Missing drive strength ;
; 1st_outputbus[5]      ; Missing drive strength ;
; 1st_outputbus[4]      ; Missing drive strength ;
; 1st_outputbus[3]      ; Missing drive strength ;
; 1st_outputbus[2]      ; Missing drive strength ;
; 1st_outputbus[1]      ; Missing drive strength ;
; 1st_outputbus[0]      ; Missing drive strength ;
; 2_TXD[15]             ; Missing drive strength ;
; 2_TXD[14]             ; Missing drive strength ;
; 2_TXD[13]             ; Missing drive strength ;
; 2_TXD[12]             ; Missing drive strength ;
; 2_TXD[11]             ; Missing drive strength ;
; 2_TXD[10]             ; Missing drive strength ;
; 2_TXD[9]              ; Missing drive strength ;
; 2_TXD[8]              ; Missing drive strength ;
; 2_TXD[7]              ; Missing drive strength ;
; 2_TXD[6]              ; Missing drive strength ;
; 2_TXD[5]              ; Missing drive strength ;
; 2_TXD[4]              ; Missing drive strength ;
; 2_TXD[3]              ; Missing drive strength ;
; 2_TXD[2]              ; Missing drive strength ;
; 2_TXD[1]              ; Missing drive strength ;
; 2_TXD[0]              ; Missing drive strength ;
; 2nd_outputbus[15]     ; Missing drive strength ;
; 2nd_outputbus[14]     ; Missing drive strength ;
; 2nd_outputbus[13]     ; Missing drive strength ;
; 2nd_outputbus[12]     ; Missing drive strength ;
; 2nd_outputbus[11]     ; Missing drive strength ;
; 2nd_outputbus[10]     ; Missing drive strength ;
; 2nd_outputbus[9]      ; Missing drive strength ;
; 2nd_outputbus[8]      ; Missing drive strength ;
; 2nd_outputbus[7]      ; Missing drive strength ;
; 2nd_outputbus[6]      ; Missing drive strength ;
; 2nd_outputbus[5]      ; Missing drive strength ;
; 2nd_outputbus[4]      ; Missing drive strength ;
; 2nd_outputbus[3]      ; Missing drive strength ;
; 2nd_outputbus[2]      ; Missing drive strength ;
; 2nd_outputbus[1]      ; Missing drive strength ;
; 2nd_outputbus[0]      ; Missing drive strength ;
; 3_TXD[15]             ; Missing drive strength ;
; 3_TXD[14]             ; Missing drive strength ;
; 3_TXD[13]             ; Missing drive strength ;
; 3_TXD[12]             ; Missing drive strength ;
; 3_TXD[11]             ; Missing drive strength ;
; 3_TXD[10]             ; Missing drive strength ;
; 3_TXD[9]              ; Missing drive strength ;
; 3_TXD[8]              ; Missing drive strength ;
; 3_TXD[7]              ; Missing drive strength ;
; 3_TXD[6]              ; Missing drive strength ;
; 3_TXD[5]              ; Missing drive strength ;
; 3_TXD[4]              ; Missing drive strength ;
; 3_TXD[3]              ; Missing drive strength ;
; 3_TXD[2]              ; Missing drive strength ;
; 3_TXD[1]              ; Missing drive strength ;
; 3_TXD[0]              ; Missing drive strength ;
; ClockSwitchControl[3] ; Missing drive strength ;
; ClockSwitchControl[2] ; Missing drive strength ;
; ClockSwitchControl[1] ; Missing drive strength ;
; ClockSwitchControl[0] ; Missing drive strength ;
; DigOutput(n)          ; Missing drive strength ;
; DigOutput_AUX2(n)     ; Missing drive strength ;
; DigOutput_AUX1(n)     ; Missing drive strength ;
; Debug_LVDS_OUT_0(n)   ; Missing drive strength ;
; Debug_LVDS_OUT_1(n)   ; Missing drive strength ;
; DigOutput_AUX3(n)     ; Missing drive strength ;
; samplingclock(n)      ; Missing drive strength ;
; 1st_outputbus[15](n)  ; Missing drive strength ;
; 1st_outputbus[14](n)  ; Missing drive strength ;
; 1st_outputbus[13](n)  ; Missing drive strength ;
; 1st_outputbus[12](n)  ; Missing drive strength ;
; 1st_outputbus[11](n)  ; Missing drive strength ;
; 1st_outputbus[10](n)  ; Missing drive strength ;
; 1st_outputbus[9](n)   ; Missing drive strength ;
; 1st_outputbus[8](n)   ; Missing drive strength ;
; 1st_outputbus[7](n)   ; Missing drive strength ;
; 1st_outputbus[6](n)   ; Missing drive strength ;
; 1st_outputbus[5](n)   ; Missing drive strength ;
; 1st_outputbus[4](n)   ; Missing drive strength ;
; 1st_outputbus[3](n)   ; Missing drive strength ;
; 1st_outputbus[2](n)   ; Missing drive strength ;
; 1st_outputbus[1](n)   ; Missing drive strength ;
; 1st_outputbus[0](n)   ; Missing drive strength ;
; 2nd_outputbus[15](n)  ; Missing drive strength ;
; 2nd_outputbus[14](n)  ; Missing drive strength ;
; 2nd_outputbus[13](n)  ; Missing drive strength ;
; 2nd_outputbus[12](n)  ; Missing drive strength ;
; 2nd_outputbus[11](n)  ; Missing drive strength ;
; 2nd_outputbus[10](n)  ; Missing drive strength ;
; 2nd_outputbus[9](n)   ; Missing drive strength ;
; 2nd_outputbus[8](n)   ; Missing drive strength ;
; 2nd_outputbus[7](n)   ; Missing drive strength ;
; 2nd_outputbus[6](n)   ; Missing drive strength ;
; 2nd_outputbus[5](n)   ; Missing drive strength ;
; 2nd_outputbus[4](n)   ; Missing drive strength ;
; 2nd_outputbus[3](n)   ; Missing drive strength ;
; 2nd_outputbus[2](n)   ; Missing drive strength ;
; 2nd_outputbus[1](n)   ; Missing drive strength ;
; 2nd_outputbus[0](n)   ; Missing drive strength ;
+-----------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                               ; Action          ; Operation                                         ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                          ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------+------------------+-----------------------+
; VME_thing:inst69|dff32:inst12|lpm_ff:lpm_ff_component|dffs[0]      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; DigOutput                                                                 ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[0]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[0]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[1]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[1]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[2]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[2]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[3]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[3]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[4]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[4]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[5]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[5]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[6]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[6]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[7]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[7]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[8]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[8]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[9]                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[9]                                                                  ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[10]                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[10]                                                                 ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[11]                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[11]                                                                 ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[12]                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[12]                                                                 ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[13]                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[13]                                                                 ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[14]                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[14]                                                                 ; DATAIN           ;                       ;
; bus16_dff:inst270|lpm_ff:lpm_ff_component|dffs[15]                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 3_TXD[15]                                                                 ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[0]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[0]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[1]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[1]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[2]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[2]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[3]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[3]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[4]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[4]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[5]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[5]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[6]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[6]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[7]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[7]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[8]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[8]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[9]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[9]                                                                  ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[10]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[10]                                                                 ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[11]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[11]                                                                 ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[12]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[12]                                                                 ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[13]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[13]                                                                 ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[14]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[14]                                                                 ; DATAIN           ;                       ;
; dff16:inst192|lpm_ff:lpm_ff_component|dffs[15]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 1_TXD[15]                                                                 ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[0]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[0]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[1]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[1]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[2]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[2]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[3]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[3]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[4]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[4]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[5]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[5]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[6]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[6]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[7]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[7]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[8]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[8]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[9]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[9]                                                                  ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[10]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[10]                                                                 ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[11]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[11]                                                                 ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[12]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[12]                                                                 ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[13]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[13]                                                                 ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[14]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[14]                                                                 ; DATAIN           ;                       ;
; dff16:inst198|lpm_ff:lpm_ff_component|dffs[15]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 0_TXD[15]                                                                 ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[0]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[0]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[1]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[1]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[2]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[2]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[3]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[3]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[4]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[4]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[5]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[5]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[6]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[6]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[7]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[7]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[8]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[8]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[9]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[9]                                                                  ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[10]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[10]                                                                 ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[11]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[11]                                                                 ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[12]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[12]                                                                 ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[13]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[13]                                                                 ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[14]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[14]                                                                 ; DATAIN           ;                       ;
; dff16:inst207|lpm_ff:lpm_ff_component|dffs[15]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2_TXD[15]                                                                 ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[0]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[0]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[1]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[1]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[2]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[2]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[3]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[3]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[4]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[4]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[5]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[5]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[6]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[6]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[7]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[7]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[8]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[8]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[9]                      ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[9]                                                          ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[10]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[10]                                                         ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[11]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[11]                                                         ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[12]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[12]                                                         ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[13]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[13]                                                         ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[14]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[14]                                                         ; DATAIN           ;                       ;
; dff16:inst505|lpm_ff:lpm_ff_component|dffs[15]                     ; Packed Register ; Register Packing                                  ; Fast Output Register assignment ; REGOUT    ;                ; 2nd_outputbus[15]                                                         ; DATAIN           ;                       ;
; OL_Controller:inst188|Equal1~0                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst188|Equal1~1                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst188|Equal1~2                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst188|Equal1~2_RESYN136_BDD137                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst188|Equal1~2_RESYN138_BDD139                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst188|Equal1~2_RESYN140_BDD141                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst212|Equal1~2                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst212|Equal1~3                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst212|Equal1~4                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst212|Equal1~4_RESYN130_BDD131                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst212|Equal1~4_RESYN132_BDD133                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst212|Equal1~4_RESYN134_BDD135                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst216|Equal1~2                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst216|Equal1~3                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst216|Equal1~4                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst216|Equal1~4_RESYN142_BDD143                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst216|Equal1~4_RESYN144_BDD145                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst216|Equal1~4_RESYN146_BDD147                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst218|Equal1~2                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst218|Equal1~3                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst218|Equal1~4                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst218|Equal1~4_RESYN148_BDD149                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst218|Equal1~4_RESYN150_BDD151                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; OL_Controller:inst218|Equal1~4_RESYN152_BDD153                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|Add0~2                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|Add0~5                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan0~3                                  ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan0~4                                  ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan0~5                                  ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan0~5_RESYN816_BDD817                  ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan0~5_RESYN818_BDD819                  ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan0~5_RESYN820_BDD821                  ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan1~14                                 ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan1~15                                 ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan1~15_RESYN1266_BDD1267               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan1~15_RESYN1268_BDD1269               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; delta_factory:inst282|LessThan1~15_RESYN1270_BDD1271               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~0                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~0_RESYN824_BDD825                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~1                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~1_RESYN826_BDD827                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~2                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~2_RESYN828_BDD829                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~3                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~3_RESYN830_BDD831                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~5                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~5_RESYN832_BDD833                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~6                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~6_RESYN834_BDD835                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~7                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~7_RESYN836_BDD837                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~8                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~8_RESYN838_BDD839                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~10                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~10_RESYN840_BDD841                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~11                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~11_RESYN842_BDD843                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~12                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~12_RESYN844_BDD845                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~13                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~13_RESYN846_BDD847                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~15                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~15_RESYN848_BDD849                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~16                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~16_RESYN850_BDD851                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~17                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~17_RESYN852_BDD853                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~21                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~21_RESYN854_BDD855                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~22                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~22_RESYN856_BDD857                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~23                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~23_RESYN858_BDD859                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~24                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~24_RESYN860_BDD861                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~26                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~26_RESYN862_BDD863                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~27                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~27_RESYN864_BDD865                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~28                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~28_RESYN866_BDD867                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~29                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~29_RESYN868_BDD869                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~31                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~31_RESYN870_BDD871                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~32                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~32_RESYN872_BDD873                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~33                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~33_RESYN874_BDD875                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~34                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~34_RESYN876_BDD877                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~36                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~36_RESYN878_BDD879                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~37                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~37_RESYN880_BDD881                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~38                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~38_RESYN882_BDD883                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~39                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~39_RESYN884_BDD885                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~42                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~42_RESYN886_BDD887                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~43                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~43_RESYN888_BDD889                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~44                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~44_RESYN890_BDD891                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~45                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~45_RESYN892_BDD893                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~47                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~47_RESYN894_BDD895                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~48                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~48_RESYN896_BDD897                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~49                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~49_RESYN898_BDD899                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~50                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~50_RESYN900_BDD901                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~52                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~52_RESYN902_BDD903                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~53                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~53_RESYN904_BDD905                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~54                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~54_RESYN906_BDD907                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~55                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~55_RESYN908_BDD909                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~57                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~57_RESYN910_BDD911                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~58                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~58_RESYN912_BDD913                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~59                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~59_RESYN914_BDD915                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~60                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~60_RESYN916_BDD917                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~63                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~63_RESYN918_BDD919                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~64                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~64_RESYN920_BDD921                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~65                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~65_RESYN922_BDD923                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~66                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~66_RESYN924_BDD925                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~68                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~68_RESYN926_BDD927                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~69                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~69_RESYN928_BDD929                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~70                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~70_RESYN930_BDD931                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~71                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~71_RESYN932_BDD933                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~73                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~73_RESYN934_BDD935                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~74                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~74_RESYN936_BDD937                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~75                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~75_RESYN938_BDD939                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~76                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~76_RESYN940_BDD941                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~78                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~78_RESYN942_BDD943                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~79                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~79_RESYN944_BDD945                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~80                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~80_RESYN946_BDD947                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~81                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~81_RESYN948_BDD949                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~0                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~0_RESYN950_BDD951                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~1                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~1_RESYN952_BDD953                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~2                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~2_RESYN954_BDD955                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~3                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~3_RESYN956_BDD957                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~5                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~5_RESYN958_BDD959                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~6                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~6_RESYN960_BDD961                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~7                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~7_RESYN962_BDD963                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~8                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~8_RESYN964_BDD965                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~10                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~10_RESYN966_BDD967                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~11                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~11_RESYN968_BDD969                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~12                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~12_RESYN970_BDD971                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~13                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~13_RESYN972_BDD973                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~15                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~15_RESYN974_BDD975                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~16                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~16_RESYN976_BDD977                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~17                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~17_RESYN978_BDD979                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~18                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~18_RESYN980_BDD981                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~21                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~21_RESYN982_BDD983                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~22                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~22_RESYN984_BDD985                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~23                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~23_RESYN986_BDD987                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~24                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~24_RESYN988_BDD989                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~26                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~26_RESYN990_BDD991                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~27                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~27_RESYN992_BDD993                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~28                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~28_RESYN994_BDD995                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~29                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~29_RESYN996_BDD997                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~31                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~32                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~32_RESYN998_BDD999                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~33                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~33_RESYN1000_BDD1001                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~34                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~34_RESYN1002_BDD1003                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~36                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~36_RESYN1004_BDD1005                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~37                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~37_RESYN1006_BDD1007                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~38                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~38_RESYN1008_BDD1009                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~39                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~39_RESYN1010_BDD1011                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~42                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~42_RESYN1012_BDD1013                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~43                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~43_RESYN1014_BDD1015                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~44                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~44_RESYN1016_BDD1017                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~45                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~45_RESYN1018_BDD1019                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~47                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~47_RESYN1020_BDD1021                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~48                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~48_RESYN1022_BDD1023                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~49                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~49_RESYN1024_BDD1025                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~52                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~52_RESYN1026_BDD1027                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~53                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~53_RESYN1028_BDD1029                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~54                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~54_RESYN1030_BDD1031                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~55                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~55_RESYN1032_BDD1033                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~57                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~57_RESYN1034_BDD1035                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~58                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~58_RESYN1036_BDD1037                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~59                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~59_RESYN1038_BDD1039                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~63                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~63_RESYN1040_BDD1041                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~64                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~64_RESYN1042_BDD1043                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~65                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~65_RESYN1044_BDD1045                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~66                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~66_RESYN1046_BDD1047                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~68                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~68_RESYN1048_BDD1049                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~69                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~69_RESYN1050_BDD1051                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~70                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~70_RESYN1052_BDD1053                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~73                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~73_RESYN1054_BDD1055                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~74                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~74_RESYN1056_BDD1057                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~75                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~75_RESYN1058_BDD1059                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~76                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~76_RESYN1060_BDD1061                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~0                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~0_RESYN1062_BDD1063                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~1                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~1_RESYN1064_BDD1065                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~2                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~2_RESYN1066_BDD1067                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~5                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~5_RESYN1068_BDD1069                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~6                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~6_RESYN1070_BDD1071                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~7                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~7_RESYN1072_BDD1073                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~8                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~8_RESYN1074_BDD1075                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~10                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~10_RESYN1076_BDD1077                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~11                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~11_RESYN1078_BDD1079                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~12                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~12_RESYN1080_BDD1081                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~13                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~13_RESYN1082_BDD1083                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~15                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~15_RESYN1084_BDD1085                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~16                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~16_RESYN1086_BDD1087                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~17                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~17_RESYN1088_BDD1089                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~18                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~18_RESYN1090_BDD1091                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~21                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~21_RESYN1092_BDD1093                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~22                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~22_RESYN1094_BDD1095                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~23                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~23_RESYN1096_BDD1097                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~24                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~24_RESYN1098_BDD1099                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~26                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~26_RESYN1100_BDD1101                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~27                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~27_RESYN1102_BDD1103                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~28                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~28_RESYN1104_BDD1105                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~29                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~29_RESYN1106_BDD1107                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~31                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~31_RESYN1108_BDD1109                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~32                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~32_RESYN1110_BDD1111                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~33                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~33_RESYN1112_BDD1113                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~34                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~34_RESYN1114_BDD1115                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~36                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~36_RESYN1116_BDD1117                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~37                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~37_RESYN1118_BDD1119                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~38                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~38_RESYN1120_BDD1121                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~39                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~39_RESYN1122_BDD1123                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~42                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~42_RESYN1124_BDD1125                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~43                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~43_RESYN1126_BDD1127                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~45                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~45_RESYN1128_BDD1129                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~47                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~47_RESYN1130_BDD1131                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~52                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~52_RESYN1132_BDD1133                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~53                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~53_RESYN1134_BDD1135                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~55                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~55_RESYN1136_BDD1137                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~57                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~57_RESYN1138_BDD1139                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~63                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~63_RESYN1140_BDD1141                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~64                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~64_RESYN1142_BDD1143                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~66                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~66_RESYN1144_BDD1145                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~68                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~68_RESYN1146_BDD1147                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~73                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~73_RESYN1148_BDD1149                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~74                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~74_RESYN1150_BDD1151                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~76                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~76_RESYN1152_BDD1153                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~0                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~0_RESYN1154_BDD1155                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~1                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~1_RESYN1156_BDD1157                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~2                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~2_RESYN1158_BDD1159                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~5                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~5_RESYN1160_BDD1161                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~7                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~7_RESYN1162_BDD1163                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~8                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~8_RESYN1164_BDD1165                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~9                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~9_RESYN1166_BDD1167                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~10                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~10_RESYN1168_BDD1169                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~12                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~12_RESYN1170_BDD1171                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~13                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~13_RESYN1172_BDD1173                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~14                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~14_RESYN1174_BDD1175                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~15                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~15_RESYN1176_BDD1177                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~20                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~20_RESYN1178_BDD1179                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~22                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~22_RESYN1180_BDD1181                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~23                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~23_RESYN1182_BDD1183                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~24                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~24_RESYN1184_BDD1185                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~25                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~25_RESYN1186_BDD1187                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~27                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~27_RESYN1188_BDD1189                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~28                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~28_RESYN1190_BDD1191                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~29                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~29_RESYN1192_BDD1193                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~30                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~30_RESYN1194_BDD1195                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~33                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~33_RESYN1196_BDD1197                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~35                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~35_RESYN1198_BDD1199                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~37                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~37_RESYN1200_BDD1201                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~38                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~38_RESYN1202_BDD1203                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~39                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~39_RESYN1204_BDD1205                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~40                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~40_RESYN1206_BDD1207                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~42                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~42_RESYN1208_BDD1209                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~43                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~43_RESYN1210_BDD1211                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~44                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~44_RESYN1212_BDD1213                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~45                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~45_RESYN1214_BDD1215                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~48                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~48_RESYN1216_BDD1217                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~50                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~50_RESYN1218_BDD1219                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~52                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~52_RESYN1220_BDD1221                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~53                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~53_RESYN1222_BDD1223                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~54                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~54_RESYN1224_BDD1225                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~55                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~55_RESYN1226_BDD1227                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~57                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~57_RESYN1228_BDD1229                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~59                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~59_RESYN1230_BDD1231                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~0                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~1                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~2                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~4                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~4_RESYN38_BDD39                         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~4_RESYN40_BDD41                         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~5                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~6                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~7                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~9                                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~9_RESYN42_BDD43                         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~9_RESYN44_BDD45                         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~10                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~11                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~12                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~14                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~14_RESYN46_BDD47                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~14_RESYN48_BDD49                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~15                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~16                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~17                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~19                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~19_RESYN50_BDD51                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~19_RESYN52_BDD53                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~20                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~20_RESYN170_BDD171                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~20_RESYN172_BDD173                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~21                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~22                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~23                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~25                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~25_RESYN54_BDD55                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~25_RESYN56_BDD57                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~26                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~27                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~28                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~30                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~30_RESYN174_BDD175                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~30_RESYN176_BDD177                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~31                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~32                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~33                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~35                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~35_RESYN58_BDD59                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~35_RESYN60_BDD61                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~36                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~37                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~38                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~40                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~40_RESYN178_BDD179                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~40_RESYN180_BDD181                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~42                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~43                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~44                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~46                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~46_RESYN62_BDD63                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~46_RESYN64_BDD65                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~47                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~48                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~49                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~51                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~51_RESYN182_BDD183                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~51_RESYN184_BDD185                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~52                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~53                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~54                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~56                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~56_RESYN66_BDD67                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~56_RESYN68_BDD69                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~57                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~58                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~59                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~61                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~61_RESYN186_BDD187                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~61_RESYN188_BDD189                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~63                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~64                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~65                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~67                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~67_RESYN70_BDD71                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~67_RESYN72_BDD73                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~68                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~69                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~70                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~72                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~72_RESYN190_BDD191                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~72_RESYN192_BDD193                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~73                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~74                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~75                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~77                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~77_RESYN74_BDD75                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~77_RESYN76_BDD77                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~78                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~79                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~80                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~82                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~82_RESYN194_BDD195                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~82_RESYN196_BDD197                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~85                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~86                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~87                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~89                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~89_RESYN78_BDD79                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~89_RESYN80_BDD81                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~90                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~91                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~92                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~94                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~94_RESYN198_BDD199                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~94_RESYN200_BDD201                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~95                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~96                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~97                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~99                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~99_RESYN82_BDD83                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~99_RESYN84_BDD85                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~100                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~101                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~102                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~104                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~104_RESYN202_BDD203                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~104_RESYN204_BDD205                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~106                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~107                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~108                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~110                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~110_RESYN86_BDD87                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~110_RESYN88_BDD89                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~111                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~112                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~113                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~115                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~115_RESYN206_BDD207                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~115_RESYN208_BDD209                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~116                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~117                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~118                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~120                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~120_RESYN210_BDD211                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~120_RESYN212_BDD213                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~121                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~122                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~123                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~125                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~125_RESYN214_BDD215                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~125_RESYN216_BDD217                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~127                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~128                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~129                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~131                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~131_RESYN90_BDD91                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~131_RESYN92_BDD93                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~132                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~133                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~134                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~136                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~136_RESYN218_BDD219                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~136_RESYN220_BDD221                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~137                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~138                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~139                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~141                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~141_RESYN222_BDD223                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~141_RESYN224_BDD225                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~142                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~143                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~144                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~146                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~146_RESYN226_BDD227                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~146_RESYN228_BDD229                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~147                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~147_RESYN732_BDD733                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~147_RESYN734_BDD735                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~148                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~149                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~150                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~152                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~152_RESYN94_BDD95                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~152_RESYN96_BDD97                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~153                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~154                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~155                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~157                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~157_RESYN230_BDD231                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~157_RESYN232_BDD233                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~158                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~159                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~160                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~162                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~162_RESYN234_BDD235                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~162_RESYN236_BDD237                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~163                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~164                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~165                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~167                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~167_RESYN742_BDD743                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~167_RESYN744_BDD745                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~170                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~171                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~172                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~174                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~174_RESYN98_BDD99                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~174_RESYN100_BDD101                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~175                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~176                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~177                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~179                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~179_RESYN238_BDD239                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~179_RESYN240_BDD241                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~180                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~181                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~182                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~184                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~184_RESYN102_BDD103                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~184_RESYN104_BDD105                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~185                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~186                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~187                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~189                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~189_RESYN242_BDD243                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~189_RESYN244_BDD245                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~191                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~192                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~193                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~195                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~195_RESYN106_BDD107                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~195_RESYN108_BDD109                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~196                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~197                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~198                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~200                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~200_RESYN246_BDD247                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~200_RESYN248_BDD249                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~201                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~202                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~203                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~205                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~205_RESYN250_BDD251                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~205_RESYN252_BDD253                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~206                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~207                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~208                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~210                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~210_RESYN254_BDD255                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~210_RESYN256_BDD257                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~211                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~211_RESYN764_BDD765                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~211_RESYN766_BDD767                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~212                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~213                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~214                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~216                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~216_RESYN110_BDD111                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~216_RESYN112_BDD113                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~217                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~218                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~219                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~221                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~221_RESYN258_BDD259                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~221_RESYN260_BDD261                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~222                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~223                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~224                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~226                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~226_RESYN262_BDD263                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~226_RESYN264_BDD265                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~227                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~228                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~229                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~231                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~231_RESYN266_BDD267                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~231_RESYN268_BDD269                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~232                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~232_RESYN774_BDD775                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~232_RESYN776_BDD777                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~233                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~234                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~235                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~237                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~237_RESYN114_BDD115                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~237_RESYN116_BDD117                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~238                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~239                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~240                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~242                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~242_RESYN270_BDD271                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~242_RESYN272_BDD273                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~243                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~244                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~245                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~247                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~247_RESYN274_BDD275                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~247_RESYN276_BDD277                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~248                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~249                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~250                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~252                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~252_RESYN784_BDD785                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~252_RESYN786_BDD787                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~255                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~256                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~257                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~259                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~259_RESYN118_BDD119                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~259_RESYN120_BDD121                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~260                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~261                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~262                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~264                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~264_RESYN278_BDD279                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~264_RESYN280_BDD281                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~265                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~266                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~267                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~269                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~269_RESYN282_BDD283                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~269_RESYN284_BDD285                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~270                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~271                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~272                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~274                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~274_RESYN286_BDD287                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~274_RESYN288_BDD289                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~276                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~277                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~278                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~280                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~280_RESYN122_BDD123                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~280_RESYN124_BDD125                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~281                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~282                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~283                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~285                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~285_RESYN290_BDD291                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~285_RESYN292_BDD293                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~286                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~287                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~288                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~290                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~290_RESYN294_BDD295                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~290_RESYN296_BDD297                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~291                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~292                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~293                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~295                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~295_RESYN298_BDD299                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~295_RESYN300_BDD301                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~297                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~298                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~299                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~301                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~301_RESYN126_BDD127                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~301_RESYN128_BDD129                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~302                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~303                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~304                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~306                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~306_RESYN302_BDD303                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~306_RESYN304_BDD305                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~307                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~308                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~309                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~311                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~311_RESYN306_BDD307                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~311_RESYN308_BDD309                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~312                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~313                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~314                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~316                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~316_RESYN800_BDD801                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~316_RESYN802_BDD803                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~318                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~319                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~320                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~322                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~322_RESYN310_BDD311                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~322_RESYN312_BDD313                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~323                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~324                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~325                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~327                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~327_RESYN804_BDD805                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~327_RESYN806_BDD807                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~328                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~329                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~330                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~332                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~332_RESYN808_BDD809                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~332_RESYN810_BDD811                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~333                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~334                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~335                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~337                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~337_RESYN812_BDD813                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~337_RESYN814_BDD815                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|always0~0                                    ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|always0~1                                    ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|always0~1_RESYN346_BDD347                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|always0~1_RESYN348_BDD349                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~24                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~24_RESYN628_BDD629                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~24_RESYN1234_BDD1235                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~26                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~26_RESYN630_BDD631                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~26_RESYN1236_BDD1237                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~28                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~28_RESYN632_BDD633                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~28_RESYN1238_BDD1239                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~30                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~30_RESYN634_BDD635                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~30_RESYN1240_BDD1241                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~60                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~60_RESYN636_BDD637                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~61                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~61_RESYN638_BDD639                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~62                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~62_RESYN640_BDD641                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~64                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~64_RESYN642_BDD643                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~65                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~65_RESYN644_BDD645                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~66                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~66_RESYN646_BDD647                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~68                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~68_RESYN648_BDD649                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~69                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~69_RESYN650_BDD651                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~70                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~70_RESYN652_BDD653                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~71                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~71_RESYN654_BDD655                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~72                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~72_RESYN656_BDD657                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~73                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~73_RESYN658_BDD659                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~74                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~74_RESYN660_BDD661                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~75                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~75_RESYN662_BDD663                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~76                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~76_RESYN664_BDD665                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~77                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~77_RESYN666_BDD667                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~78                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~78_RESYN668_BDD669                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~79                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~79_RESYN670_BDD671                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~92                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~92_RESYN672_BDD673                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~93                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~93_RESYN674_BDD675                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~94                                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~94_RESYN676_BDD677                       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~124                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~124_RESYN678_BDD679                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~125                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~125_RESYN680_BDD681                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~126                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~126_RESYN682_BDD683                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~156                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~156_RESYN684_BDD685                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~157                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~157_RESYN686_BDD687                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~158                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~158_RESYN688_BDD689                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~188                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~188_RESYN690_BDD691                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~189                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~189_RESYN692_BDD693                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~190                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~190_RESYN694_BDD695                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~220                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~220_RESYN696_BDD697                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~221                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~221_RESYN698_BDD699                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~222                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~222_RESYN700_BDD701                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~252                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~252_RESYN702_BDD703                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~253                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~253_RESYN704_BDD705                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~254                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~254_RESYN706_BDD707                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~284                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~284_RESYN708_BDD709                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~285                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~285_RESYN710_BDD711                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~286                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~286_RESYN712_BDD713                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~316                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~316_RESYN714_BDD715                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~317                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~317_RESYN716_BDD717                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~318                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~318_RESYN718_BDD719                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~348                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~348_RESYN720_BDD721                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~349                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~349_RESYN722_BDD723                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~350                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~350_RESYN724_BDD725                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~412                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~412_RESYN726_BDD727                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~413                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~413_RESYN728_BDD729                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~414                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~414_RESYN730_BDD731                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~460                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~460_RESYN1242_BDD1243                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~461                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~461_RESYN1244_BDD1245                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~462                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~462_RESYN1246_BDD1247                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~463                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~463_RESYN1248_BDD1249                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~476                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~476_RESYN736_BDD737                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~477                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~477_RESYN738_BDD739                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~478                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~478_RESYN740_BDD741                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~540                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~540_RESYN746_BDD747                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~541                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~541_RESYN748_BDD749                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~542                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~542_RESYN750_BDD751                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~572                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~572_RESYN752_BDD753                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~573                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~573_RESYN754_BDD755                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~574                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~574_RESYN756_BDD757                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~604                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~604_RESYN758_BDD759                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~605                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~605_RESYN760_BDD761                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~606                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~606_RESYN762_BDD763                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~652                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~652_RESYN1250_BDD1251                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~653                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~653_RESYN1252_BDD1253                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~654                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~654_RESYN1254_BDD1255                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~655                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~655_RESYN1256_BDD1257                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~668                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~668_RESYN768_BDD769                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~669                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~669_RESYN770_BDD771                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~670                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~670_RESYN772_BDD773                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~716                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~716_RESYN1258_BDD1259                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~717                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~717_RESYN1260_BDD1261                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~718                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~718_RESYN1262_BDD1263                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~719                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~719_RESYN1264_BDD1265                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~732                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~732_RESYN778_BDD779                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~733                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~733_RESYN780_BDD781                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~734                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~734_RESYN782_BDD783                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~860                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~860_RESYN788_BDD789                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~876                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~876_RESYN790_BDD791                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~892                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~892_RESYN792_BDD793                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~924                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~924_RESYN794_BDD795                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~925                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~925_RESYN796_BDD797                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~926                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; lv1a_pipeline:inst116|tag~926_RESYN798_BDD799                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add0~3                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add0~3_RESYN1232_BDD1233                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add0~9                                      ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add0~9_RESYN560_BDD561                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add0~10                                     ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add0~14                                     ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add7~1                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add8~1                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Add9~1                                      ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal0~0                                    ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal0~1                                    ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal0~1_RESYN4_BDD5                        ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal0~6                                    ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal0~7                                    ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal0~8                                    ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal0~8_RESYN314_BDD315                    ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal4~3                                    ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal7~1                                    ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal7~2                                    ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal7~3                                    ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal7~3_RESYN18_BDD19                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal7~3_RESYN20_BDD21                      ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal10~1                                   ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal10~2                                   ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal10~3                                   ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal10~3_RESYN10_BDD11                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|Equal10~3_RESYN12_BDD13                     ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|LessThan0~1                                 ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|LessThan0~2                                 ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|LessThan0~3                                 ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|LessThan0~3_RESYN26_BDD27                   ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|LessThan0~3_RESYN28_BDD29                   ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_bad_spill~0                              ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_bad_spill~0_RESYN566_BDD567              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_bad_spill~0_RESYN568_BDD569              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_bad_spill~3                              ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_bad_spill~4                              ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~0                          ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~1                          ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~3                          ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~4                          ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~4_RESYN0_BDD1              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~4_RESYN156_BDD157          ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~4_RESYN158_BDD159          ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~4_RESYN158_RESYN822_BDD823 ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~4_RESYN554_BDD555          ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~4_RESYN556_BDD557          ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~6                          ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~7                          ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~8                          ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~9                          ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~9_RESYN570_BDD571          ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_et_0xfefe~9_RESYN572_BDD573          ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_veto0_0xfefe~1                       ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_veto0_0xfefe~2                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_veto0_0xfefe~3                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_veto0_0xfefe~4                       ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_veto0_0xfefe~4_RESYN574_BDD575       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_get_veto0_0xfefe~4_RESYN576_BDD577       ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto0_align~1                            ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto0_align~2                            ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto0_align~3                            ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto0_align~3_RESYN22_BDD23              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto0_align~3_RESYN24_BDD25              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto1_align~1                            ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto1_align~2                            ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto1_align~3                            ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto1_align~3_RESYN14_BDD15              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|is_veto1_align~3_RESYN16_BDD17              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~3                                  ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~3_RESYN588_BDD589                  ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~5                                  ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~5_RESYN590_BDD591                  ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~7                                  ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~7_RESYN592_BDD593                  ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~9                                  ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~9_RESYN594_BDD595                  ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~10                                 ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_et~10_RESYN164_BDD165                 ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_et~0                            ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_et~0_RESYN584_BDD585            ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_et~2                            ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_et~2_RESYN586_BDD587            ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~0                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~0_RESYN596_BDD597         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~1                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~1_RESYN598_BDD599         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~2                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~2_RESYN600_BDD601         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~4                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto0~4_RESYN604_BDD605         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~0                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~0_RESYN612_BDD613         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~1                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~1_RESYN614_BDD615         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~2                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~2_RESYN616_BDD617         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~4                         ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_start_veto1~4_RESYN620_BDD621         ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~3                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~3_RESYN602_BDD603               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~7                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~7_RESYN606_BDD607               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~9                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~9_RESYN608_BDD609               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~10                              ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto0~10_RESYN610_BDD611              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~3                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~3_RESYN618_BDD619               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~7                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~7_RESYN622_BDD623               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~9                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~9_RESYN624_BDD625               ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~10                              ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|raddr_veto1~10_RESYN626_BDD627              ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|timestamp~9                                 ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|timestamp~9_RESYN562_BDD563                 ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|timestamp~10                                ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; time_controller:inst36|timestamp~10_RESYN564_BDD565                ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst111|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst158|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst173|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst174|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst180|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst183|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst185|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a:inst200|scaled_cnt~32                               ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~0                           ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~1                           ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~1_RESYN30_BDD31             ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~4                           ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~5                           ; Deleted         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~6                           ; Modified        ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~6_RESYN578_BDD579           ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~6_RESYN580_BDD581           ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; trig_type_lv1a_delta:inst243|LessThan0~6_RESYN582_BDD583           ; Created         ; Physical Synthesis                                ; Timing optimization             ;           ;                ;                                                                           ;                  ;                       ;
; VME_thing:inst69|dff32:inst74|lpm_ff:lpm_ff_component|dffs[31]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VME_thing:inst69|dff32:inst74|lpm_ff:lpm_ff_component|dffs[31]~DUPLICATE  ;                  ;                       ;
; VME_thing:inst69|dff32:inst96|lpm_ff:lpm_ff_component|dffs[15]     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VME_thing:inst69|dff32:inst96|lpm_ff:lpm_ff_component|dffs[15]~DUPLICATE  ;                  ;                       ;
; VME_thing:inst69|dff32:inst110|lpm_ff:lpm_ff_component|dffs[28]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; VME_thing:inst69|dff32:inst110|lpm_ff:lpm_ff_component|dffs[28]~DUPLICATE ;                  ;                       ;
; delta_factory:inst282|LessThan1~21                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; delta_factory:inst282|LessThan1~21DUPLICATE                               ;                  ;                       ;
; delta_factory:inst282|LessThan1~22                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; delta_factory:inst282|LessThan1~22DUPLICATE                               ;                  ;                       ;
; int_dff02:inst120|lpm_ff:lpm_ff_component|dffs[5]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; int_dff02:inst120|lpm_ff:lpm_ff_component|dffs[5]~DUPLICATE               ;                  ;                       ;
; live_delay:inst494|Equal0~10                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; live_delay:inst494|Equal0~10DUPLICATE                                     ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder0~17                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder0~17DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~0                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~0DUPLICATE                                 ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~17                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~17DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~30                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~30DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~31                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~31DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~38                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~38DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~39                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~39DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~41                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~41DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~45                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~45DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~46                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~46DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~47                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~47DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~50                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~50DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~53                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~53DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~54                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~54DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~56                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~56DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~62                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~62DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~74                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~74DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Decoder1~77                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Decoder1~77DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~21                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux1~21DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~24                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux1~24DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~27                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux1~27DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~54                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux1~54DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux1~84                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux1~84DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux2~84                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux2~84DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~28                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux3~28DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux3~84                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux3~84DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux4~63                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux4~63DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~130                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux6~130DUPLICATE                                   ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~268                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux6~268DUPLICATE                                   ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~321                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux6~321DUPLICATE                                   ;                  ;                       ;
; lv1a_pipeline:inst116|Mux6~326                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|Mux6~326DUPLICATE                                   ;                  ;                       ;
; lv1a_pipeline:inst116|delay_plv1~4                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|delay_plv1~4DUPLICATE                               ;                  ;                       ;
; lv1a_pipeline:inst116|pipeline[91]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|pipeline[91]~DUPLICATE                              ;                  ;                       ;
; lv1a_pipeline:inst116|pipeline[145]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|pipeline[145]~DUPLICATE                             ;                  ;                       ;
; lv1a_pipeline:inst116|pipeline~0                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|pipeline~0DUPLICATE                                 ;                  ;                       ;
; lv1a_pipeline:inst116|pipeline~93                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|pipeline~93DUPLICATE                                ;                  ;                       ;
; lv1a_pipeline:inst116|pipeline~107                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|pipeline~107DUPLICATE                               ;                  ;                       ;
; lv1a_pipeline:inst116|tag~28                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~28DUPLICATE                                     ;                  ;                       ;
; lv1a_pipeline:inst116|tag~30                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~30DUPLICATE                                     ;                  ;                       ;
; lv1a_pipeline:inst116|tag~62                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~62DUPLICATE                                     ;                  ;                       ;
; lv1a_pipeline:inst116|tag~69                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~69DUPLICATE                                     ;                  ;                       ;
; lv1a_pipeline:inst116|tag~155                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~155DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~158                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~158DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~375                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~375DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~412                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~412DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~460                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~460DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~484                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~484DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~517                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~517DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~541                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~541DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~604                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~604DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~609                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~609DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~653                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~653DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~668                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~668DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~717                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~717DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~718                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~718DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~732                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~732DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~753                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~753DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~759                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~759DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~860                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~860DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~963                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~963DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~981                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~981DUPLICATE                                    ;                  ;                       ;
; lv1a_pipeline:inst116|tag~1017                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1a_pipeline:inst116|tag~1017DUPLICATE                                   ;                  ;                       ;
; lv1b_pipeline:inst269|pipeline[36]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1b_pipeline:inst269|pipeline[36]~DUPLICATE                              ;                  ;                       ;
; lv1b_pipeline:inst269|pipeline[113]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1b_pipeline:inst269|pipeline[113]~DUPLICATE                             ;                  ;                       ;
; lv1b_pipeline:inst269|pipeline[162]                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1b_pipeline:inst269|pipeline[162]~DUPLICATE                             ;                  ;                       ;
; lv1b_pipeline:inst269|pipeline~60                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1b_pipeline:inst269|pipeline~60DUPLICATE                                ;                  ;                       ;
; lv1b_pipeline:inst269|pipeline~171                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1b_pipeline:inst269|pipeline~171DUPLICATE                               ;                  ;                       ;
; lv1b_pipeline:inst269|pipeline~229                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1b_pipeline:inst269|pipeline~229DUPLICATE                               ;                  ;                       ;
; lv1b_pipeline:inst269|pre_live                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; lv1b_pipeline:inst269|pre_live~DUPLICATE                                  ;                  ;                       ;
; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[2]~DUPLICATE            ;                  ;                       ;
; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[18]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[18]~DUPLICATE           ;                  ;                       ;
; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[21]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[21]~DUPLICATE           ;                  ;                       ;
; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[30]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[30]~DUPLICATE           ;                  ;                       ;
; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[31]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; out_veto_dff:inst317|lpm_ff:lpm_ff_component|dffs[31]~DUPLICATE           ;                  ;                       ;
; raw_generator:inst80|cnt~15                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; raw_generator:inst80|cnt~15DUPLICATE                                      ;                  ;                       ;
; spill_cnt:inst508|LessThan0~5                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; spill_cnt:inst508|LessThan0~5DUPLICATE                                    ;                  ;                       ;
; stat_lv1a_raw:inst316|nlv1a_raw[0]                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_lv1a_raw:inst316|nlv1a_raw[0]~DUPLICATE                              ;                  ;                       ;
; stat_lv1a_raw:inst316|nlv1a_raw~31                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_lv1a_raw:inst316|nlv1a_raw~31DUPLICATE                               ;                  ;                       ;
; stat_nclus:inst43|Add5~3                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_nclus:inst43|Add5~3DUPLICATE                                         ;                  ;                       ;
; stat_veto:inst55|pre_live                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst55|pre_live~DUPLICATE                                       ;                  ;                       ;
; stat_veto:inst55|veto_cnt[3]                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst55|veto_cnt[3]~DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst55|veto_cnt~28                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst55|veto_cnt~28DUPLICATE                                     ;                  ;                       ;
; stat_veto:inst129|Add0~5                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst129|Add0~5DUPLICATE                                         ;                  ;                       ;
; stat_veto:inst184|veto_cnt[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst184|veto_cnt[1]~DUPLICATE                                   ;                  ;                       ;
; stat_veto:inst184|veto_cnt~30                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst184|veto_cnt~30DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst319|Add0~0                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst319|Add0~0DUPLICATE                                         ;                  ;                       ;
; stat_veto:inst319|pre_live                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst319|pre_live~DUPLICATE                                      ;                  ;                       ;
; stat_veto:inst319|veto_cnt[4]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst319|veto_cnt[4]~DUPLICATE                                   ;                  ;                       ;
; stat_veto:inst319|veto_cnt~27                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst319|veto_cnt~27DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst388|Add0~5                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst388|Add0~5DUPLICATE                                         ;                  ;                       ;
; stat_veto:inst390|veto_cnt[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst390|veto_cnt[1]~DUPLICATE                                   ;                  ;                       ;
; stat_veto:inst390|veto_cnt~30                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst390|veto_cnt~30DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst392|always0~1                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst392|always0~1DUPLICATE                                      ;                  ;                       ;
; stat_veto:inst392|pre_live                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst392|pre_live~DUPLICATE                                      ;                  ;                       ;
; stat_veto:inst474|Add0~5                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst474|Add0~5DUPLICATE                                         ;                  ;                       ;
; stat_veto:inst474|Add0~6                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst474|Add0~6DUPLICATE                                         ;                  ;                       ;
; stat_veto:inst475|veto_cnt[0]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst475|veto_cnt[0]~DUPLICATE                                   ;                  ;                       ;
; stat_veto:inst475|veto_cnt~31                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst475|veto_cnt~31DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst477|veto_cnt[0]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst477|veto_cnt[0]~DUPLICATE                                   ;                  ;                       ;
; stat_veto:inst477|veto_cnt~31                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst477|veto_cnt~31DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst481|Add0~1                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst481|Add0~1DUPLICATE                                         ;                  ;                       ;
; stat_veto:inst481|veto_cnt[1]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst481|veto_cnt[1]~DUPLICATE                                   ;                  ;                       ;
; stat_veto:inst481|veto_cnt~30                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst481|veto_cnt~30DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst482|pre_live                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst482|pre_live~DUPLICATE                                      ;                  ;                       ;
; stat_veto:inst482|veto_cnt[2]                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst482|veto_cnt[2]~DUPLICATE                                   ;                  ;                       ;
; stat_veto:inst482|veto_cnt~29                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst482|veto_cnt~29DUPLICATE                                    ;                  ;                       ;
; stat_veto:inst487|Add0~2                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; stat_veto:inst487|Add0~2DUPLICATE                                         ;                  ;                       ;
; time_controller:inst36|Add7~0                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|Add7~0DUPLICATE                                    ;                  ;                       ;
; time_controller:inst36|Equal12~2                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|Equal12~2DUPLICATE                                 ;                  ;                       ;
; time_controller:inst36|Equal18~6                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|Equal18~6DUPLICATE                                 ;                  ;                       ;
; time_controller:inst36|always0~8                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|always0~8DUPLICATE                                 ;                  ;                       ;
; time_controller:inst36|is_bad_spill~0                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|is_bad_spill~0DUPLICATE                            ;                  ;                       ;
; time_controller:inst36|raddr_et~3                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|raddr_et~3DUPLICATE                                ;                  ;                       ;
; time_controller:inst36|raddr_et~5                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|raddr_et~5DUPLICATE                                ;                  ;                       ;
; time_controller:inst36|raddr_veto1~3                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; time_controller:inst36|raddr_veto1~3DUPLICATE                             ;                  ;                       ;
; trig_type_lv1a:inst111|pre_live                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1a:inst111|pre_live~DUPLICATE                                 ;                  ;                       ;
; trig_type_lv1a:inst173|Add0~2                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1a:inst173|Add0~2DUPLICATE                                    ;                  ;                       ;
; trig_type_lv1a:inst173|LessThan2~7                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1a:inst173|LessThan2~7DUPLICATE                               ;                  ;                       ;
; trig_type_lv1a:inst180|Add0~5                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1a:inst180|Add0~5DUPLICATE                                    ;                  ;                       ;
; trig_type_lv1a:inst185|Add0~7                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1a:inst185|Add0~7DUPLICATE                                    ;                  ;                       ;
; trig_type_lv1a_delta:inst243|Add0~2                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1a_delta:inst243|Add0~2DUPLICATE                              ;                  ;                       ;
; trig_type_lv1a_delta:inst243|et_raw_tmp0~7                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1a_delta:inst243|et_raw_tmp0~7DUPLICATE                       ;                  ;                       ;
; trig_type_lv1b:inst64|nclus~0                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst64|nclus~0DUPLICATE                                    ;                  ;                       ;
; trig_type_lv1b:inst64|prescale_cnt~5                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst64|prescale_cnt~5DUPLICATE                             ;                  ;                       ;
; trig_type_lv1b:inst65|Add0~0                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst65|Add0~0DUPLICATE                                     ;                  ;                       ;
; trig_type_lv1b:inst65|prescale_cnt~11                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst65|prescale_cnt~11DUPLICATE                            ;                  ;                       ;
; trig_type_lv1b:inst66|Add0~4                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst66|Add0~4DUPLICATE                                     ;                  ;                       ;
; trig_type_lv1b:inst66|Add0~5                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst66|Add0~5DUPLICATE                                     ;                  ;                       ;
; trig_type_lv1b:inst117|always0~1                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst117|always0~1DUPLICATE                                 ;                  ;                       ;
; trig_type_lv1b:inst119|prescale_cnt~7                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; trig_type_lv1b:inst119|prescale_cnt~7DUPLICATE                            ;                  ;                       ;
; wraw:inst414|veto256_2~14                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization        ;           ;                ; wraw:inst414|veto256_2~14DUPLICATE                                        ;                  ;                       ;
+--------------------------------------------------------------------+-----------------+---------------------------------------------------+---------------------------------+-----------+----------------+---------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                    ;
+----------------------+----------------+--------------+------------------------------------------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To                                     ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------------------------------------------+---------------+----------------+
; Location             ;                ;              ; clkswitch                                      ; PIN_AG16      ; QSF Assignment ;
; Location             ;                ;              ; master_clock1                                  ; PIN_AK17      ; QSF Assignment ;
; Location             ;                ;              ; master_clock1(n)                               ; PIN_AJ17      ; QSF Assignment ;
; I/O Standard         ;                ;              ; master_clock1                                  ; LVDS          ; QSF Assignment ;
; Fast Output Register ; sigma_delta    ;              ; DigOutput_AUX1                                 ; ON            ; QSF Assignment ;
; Fast Output Register ; sigma_delta    ;              ; DigOutput_AUX2                                 ; ON            ; QSF Assignment ;
; Fast Output Register ; sigma_delta    ;              ; DigOutput_AUX3                                 ; ON            ; QSF Assignment ;
; Global Signal        ; sigma_delta    ;              ; DigIn[0]                                       ; GLOBAL CLOCK  ; QSF Assignment ;
; Global Signal        ; sigma_delta    ;              ; altpll00:inst233|altpll:altpll_component|_clk3 ; GLOBAL CLOCK  ; QSF Assignment ;
+----------------------+----------------+--------------+------------------------------------------------+---------------+----------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Placement               ;                      ;
;     -- Requested        ; 0 / 40332 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 40332 ( 0.00 % ) ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
+-------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 36796   ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 3365    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_hub:auto_hub               ; 171     ; 0                 ; N/A                     ; Post-Synthesis    ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                                                     ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Resource                        ; Stratix II EP2S90    ; HC210W       ; HC210        ; HC220        ; HC220        ; HC230         ; HC240         ; HC240         ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+
; Migration Compatibility         ;                      ; None         ; None         ; None         ; None         ; Medium        ; None          ; None          ;
; Primary Migration Constraint    ;                      ; Package      ; Package      ; Package      ; Package      ; Package       ; Package       ; Package       ;
; Package                         ; FBGA - 1020          ; FBGA - 484   ; FBGA - 484   ; FBGA - 672   ; FBGA - 780   ; FBGA - 1020   ; FBGA - 1020   ; FBGA - 1508   ;
; Logic                           ; --                   ; 33%          ; 33%          ; 17%          ; 17%          ; 11%           ; 7%            ; 7%            ;
;   -- Logic cells                ; 29598                ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
;   -- DSP elements               ; 0                    ; --           ; --           ; --           ; --           ; --            ; --            ; --            ;
; Pins                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Total                      ; 406                  ; 406 / 309    ; 406 / 335    ; 406 / 493    ; 406 / 495    ; 406 / 699     ; 406 / 743     ; 406 / 952     ;
;   -- Differential Input         ; 52                   ; 52 / 66      ; 52 / 70      ; 52 / 90      ; 52 / 90      ; 52 / 128      ; 52 / 224      ; 52 / 272      ;
;   -- Differential Output        ; 78                   ; 78 / 44      ; 78 / 50      ; 78 / 70      ; 78 / 70      ; 78 / 112      ; 78 / 200      ; 78 / 256      ;
;   -- PCI / PCI-X                ; 0                    ; 0 / 159      ; 0 / 166      ; 0 / 244      ; 0 / 246      ; 0 / 358       ; 0 / 366       ; 0 / 471       ;
;   -- DQ                         ; 0                    ; 0 / 20       ; 0 / 20       ; 0 / 50       ; 0 / 50       ; 0 / 204       ; 0 / 204       ; 0 / 204       ;
;   -- DQS                        ; 0                    ; 0 / 8        ; 0 / 8        ; 0 / 18       ; 0 / 18       ; 0 / 72        ; 0 / 72        ; 0 / 72        ;
; Memory                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- M-RAM                      ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 2        ; 0 / 2        ; 0 / 6         ; 0 / 9         ; 0 / 9         ;
;   -- M4K blocks & M512 blocks   ; 314                  ; 314 / 190    ; 314 / 190    ; 314 / 408    ; 314 / 408    ; 314 / 614     ; 314 / 816     ; 314 / 816     ;
; PLLs                            ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- Enhanced                   ; 2                    ; 2 / 2        ; 2 / 2        ; 2 / 2        ; 2 / 2        ; 2 / 4         ; 2 / 4         ; 2 / 4         ;
;   -- Fast                       ; 2                    ; 2 / 2        ; 2 / 2        ; 2 / 2        ; 2 / 2        ; 2 / 4         ; 2 / 8         ; 2 / 8         ;
; DLLs                            ; 0                    ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 2         ; 0 / 2         ; 0 / 2         ;
; SERDES                          ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- RX                         ; 0                    ; 0 / 17       ; 0 / 21       ; 0 / 31       ; 0 / 31       ; 0 / 46        ; 0 / 92        ; 0 / 116       ;
;   -- TX                         ; 0                    ; 0 / 18       ; 0 / 19       ; 0 / 29       ; 0 / 29       ; 0 / 44        ; 0 / 88        ; 0 / 116       ;
; Configuration                   ;                      ;              ;              ;              ;              ;               ;               ;               ;
;   -- CRC                        ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- ASMI                       ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- Remote Update              ; 0                    ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0         ; 0 / 0         ; 0 / 0         ;
;   -- JTAG                       ; 1                    ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1         ; 1 / 1         ; 1 / 1         ;
+---------------------------------+----------------------+--------------+--------------+--------------+--------------+---------------+---------------+---------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/workspace/TopCDT_v40_mini/sigma_delta.pin.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                              ;
+-----------------------------------------------------------------------------------+--------------------------------------------------------+
; Resource                                                                          ; Usage                                                  ;
+-----------------------------------------------------------------------------------+--------------------------------------------------------+
; Combinational ALUTs                                                               ; 20,282 / 72,768 ( 28 % )                               ;
; Dedicated logic registers                                                         ; 18,559 / 72,768 ( 26 % )                               ;
;                                                                                   ;                                                        ;
; Combinational ALUT usage by number of inputs                                      ;                                                        ;
;     -- 7 input functions                                                          ; 151                                                    ;
;     -- 6 input functions                                                          ; 7066                                                   ;
;     -- 5 input functions                                                          ; 4419                                                   ;
;     -- 4 input functions                                                          ; 3612                                                   ;
;     -- <=3 input functions                                                        ; 5034                                                   ;
;                                                                                   ;                                                        ;
; Combinational ALUTs by mode                                                       ;                                                        ;
;     -- normal mode                                                                ; 20074                                                  ;
;     -- extended LUT mode                                                          ; 151                                                    ;
;     -- arithmetic mode                                                            ; 57                                                     ;
;     -- shared arithmetic mode                                                     ; 0                                                      ;
;                                                                                   ;                                                        ;
; Logic utilization                                                                 ; 31,788 / 72,768 ( 44 % )                               ;
;     -- Difficulty Clustering Design                                               ; Low                                                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 29598                                                  ;
;         -- Combinational with no register                                         ; 11039                                                  ;
;         -- Register only                                                          ; 9316                                                   ;
;         -- Combinational with a register                                          ; 9243                                                   ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -1771                                                  ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 3961                                                   ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 30                                                     ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 3222                                                   ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 709                                                    ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 0                                                      ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                      ;
;                                                                                   ;                                                        ;
; Total registers*                                                                  ; 18,640 / 76,922 ( 24 % )                               ;
;     -- Dedicated logic registers                                                  ; 18,559 / 72,768 ( 26 % )                               ;
;     -- I/O registers                                                              ; 81 / 4,154 ( 2 % )                                     ;
;                                                                                   ;                                                        ;
; ALMs:  partially or completely used                                               ; 17,695 / 36,384 ( 49 % )                               ;
;                                                                                   ;                                                        ;
; Total LABs:  partially or completely used                                         ; 2,387 / 4,548 ( 52 % )                                 ;
;                                                                                   ;                                                        ;
; User inserted logic elements                                                      ; 0                                                      ;
; Virtual pins                                                                      ; 0                                                      ;
; I/O pins                                                                          ; 406 / 719 ( 56 % )                                     ;
;     -- Clock pins                                                                 ; 7 / 20 ( 35 % )                                        ;
; Global signals                                                                    ; 16                                                     ;
; M512s                                                                             ; 0 / 488 ( 0 % )                                        ;
; M4Ks                                                                              ; 314 / 408 ( 77 % )                                     ;
; M-RAMs                                                                            ; 0 / 4 ( 0 % )                                          ;
; Total block memory bits                                                           ; 1,266,176 / 4,520,448 ( 28 % )                         ;
; Total block memory implementation bits                                            ; 1,446,912 / 4,520,448 ( 32 % )                         ;
; DSP block 9-bit elements                                                          ; 0 / 384 ( 0 % )                                        ;
; PLLs                                                                              ; 4 / 12 ( 33 % )                                        ;
; Global clocks                                                                     ; 16 / 16 ( 100 % )                                      ;
; Regional clocks                                                                   ; 0 / 32 ( 0 % )                                         ;
; SERDES transmitters                                                               ; 0 / 118 ( 0 % )                                        ;
; SERDES receivers                                                                  ; 0 / 118 ( 0 % )                                        ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                        ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                          ;
; Average interconnect usage (total/H/V)                                            ; 15% / 15% / 16%                                        ;
; Peak interconnect usage (total/H/V)                                               ; 58% / 55% / 66%                                        ;
; Maximum fan-out node                                                              ; altpll00:inst233|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                                                                   ; 12564                                                  ;
; Highest non-global fan-out signal                                                 ; line_dff:inst499|lpm_ff:lpm_ff_component|dffs[0]       ;
; Highest non-global fan-out                                                        ; 5205                                                   ;
; Total fan-out                                                                     ; 150263                                                 ;
; Average fan-out                                                                   ; 3.53                                                   ;
+-----------------------------------------------------------------------------------+--------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                       ;
+------------------------------------------------------------------+------------------------+--------------------------------+----------------------+
; Statistic                                                        ; Top                    ; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub     ;
+------------------------------------------------------------------+------------------------+--------------------------------+----------------------+
; Difficulty Clustering Region                                     ; Low                    ; Low                            ; Low                  ;
;                                                                  ;                        ;                                ;                      ;
; Logic utilization                                                ;                        ;                                ;                      ;
;     -- Combinational ALUT/register pairs used in final Placement ; 26920                  ; 2572                           ; 106                  ;
;         -- Combinational with no register                        ; 10767                  ; 245                            ; 27                   ;
;         -- Register only                                         ; 7612                   ; 1690                           ; 14                   ;
;         -- Combinational with a register                         ; 8541                   ; 637                            ; 65                   ;
;                                                                  ;                        ;                                ;                      ;
; Combinational ALUTs                                              ; 19308 / 72768 ( 26 % ) ; 882 / 72768 ( 1 % )            ; 92 / 72768 ( < 1 % ) ;
; Dedicated logic registers                                        ; 16153 / 72768 ( 22 % ) ; 2327 / 72768 ( 3 % )           ; 79 / 72768 ( < 1 % ) ;
;                                                                  ;                        ;                                ;                      ;
; Combinational ALUT usage by number of inputs                     ;                        ;                                ;                      ;
;     -- 7 input functions                                         ; 150                    ; 0                              ; 1                    ;
;     -- 6 input functions                                         ; 6658                   ; 393                            ; 15                   ;
;     -- 5 input functions                                         ; 4192                   ; 211                            ; 16                   ;
;     -- 4 input functions                                         ; 3569                   ; 30                             ; 13                   ;
;     -- <=3 input functions                                       ; 4739                   ; 248                            ; 47                   ;
;                                                                  ;                        ;                                ;                      ;
; Combinational ALUTs by mode                                      ;                        ;                                ;                      ;
;     -- normal mode                                               ; 19128                  ; 855                            ; 91                   ;
;     -- extended LUT mode                                         ; 150                    ; 0                              ; 1                    ;
;     -- arithmetic mode                                           ; 30                     ; 27                             ; 0                    ;
;     -- shared arithmetic mode                                    ; 0                      ; 0                              ; 0                    ;
;                                                                  ;                        ;                                ;                      ;
; Total registers                                                  ; 16234                  ; 2327                           ; 79                   ;
; Dedicated logic registers                                        ; 16153 / 72768 ( 22 % ) ; 2327 / 72768 ( 3 % )           ; 79 / 72768 ( < 1 % ) ;
; I/O registers                                                    ; 81                     ; 0                              ; 0                    ;
;                                                                  ;                        ;                                ;                      ;
; ALMs:  partially or completely used                              ; 16179 / 36384 ( 44 % ) ; 1451 / 36384 ( 3 % )           ; 65 / 36384 ( < 1 % ) ;
;                                                                  ;                        ;                                ;                      ;
; Total LABs:  partially or completely used                        ; 2180 / 4548 ( 47 % )   ; 224 / 4548 ( 4 % )             ; 11 / 4548 ( < 1 % )  ;
;                                                                  ;                        ;                                ;                      ;
; Virtual pins                                                     ; 0                      ; 0                              ; 0                    ;
; I/O pins                                                         ; 406                    ; 0                              ; 0                    ;
; DSP block 9-bit elements                                         ; 0 / 384 ( 0 % )        ; 0 / 384 ( 0 % )                ; 0 / 384 ( 0 % )      ;
; Total block memory bits                                          ; 1104384                ; 161792                         ; 0                    ;
; Total block memory implementation bits                           ; 1262592                ; 184320                         ; 0                    ;
; JTAG                                                             ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )        ;
; PLL                                                              ; 4 / 12 ( 33 % )        ; 0 / 12 ( 0 % )                 ; 0 / 12 ( 0 % )       ;
; M4K                                                              ; 274 / 408 ( 67 % )     ; 40 / 408 ( 9 % )               ; 0 / 408 ( 0 % )      ;
; Clock control block                                              ; 20 / 72 ( 27 % )       ; 0 / 72 ( 0 % )                 ; 0 / 72 ( 0 % )       ;
;                                                                  ;                        ;                                ;                      ;
; Connections                                                      ;                        ;                                ;                      ;
;     -- Input Connections                                         ; 1                      ; 2917                           ; 116                  ;
;     -- Registered Input Connections                              ; 0                      ; 2481                           ; 88                   ;
;     -- Output Connections                                        ; 2834                   ; 1                              ; 199                  ;
;     -- Registered Output Connections                             ; 310                    ; 0                              ; 198                  ;
;                                                                  ;                        ;                                ;                      ;
; Internal Connections                                             ;                        ;                                ;                      ;
;     -- Total Connections                                         ; 141077                 ; 12031                          ; 796                  ;
;     -- Registered Connections                                    ; 59238                  ; 8496                           ; 621                  ;
;                                                                  ;                        ;                                ;                      ;
; External Connections                                             ;                        ;                                ;                      ;
;     -- Top                                                       ; 0                      ; 2727                           ; 108                  ;
;     -- sld_signaltap:auto_signaltap_0                            ; 2727                   ; 0                              ; 191                  ;
;     -- sld_hub:auto_hub                                          ; 108                    ; 191                            ; 16                   ;
;                                                                  ;                        ;                                ;                      ;
; Partition Interface                                              ;                        ;                                ;                      ;
;     -- Input Ports                                               ; 147                    ; 373                            ; 18                   ;
;     -- Output Ports                                              ; 275                    ; 326                            ; 36                   ;
;     -- Bidir Ports                                               ; 80                     ; 0                              ; 0                    ;
;                                                                  ;                        ;                                ;                      ;
; Registered Ports                                                 ;                        ;                                ;                      ;
;     -- Registered Input Ports                                    ; 0                      ; 136                            ; 4                    ;
;     -- Registered Output Ports                                   ; 0                      ; 1                              ; 26                   ;
;                                                                  ;                        ;                                ;                      ;
; Port Connectivity                                                ;                        ;                                ;                      ;
;     -- Input Ports driven by GND                                 ; 0                      ; 0                              ; 1                    ;
;     -- Output Ports driven by GND                                ; 0                      ; 0                              ; 0                    ;
;     -- Input Ports driven by VCC                                 ; 0                      ; 0                              ; 0                    ;
;     -- Output Ports driven by VCC                                ; 0                      ; 0                              ; 0                    ;
;     -- Input Ports with no Source                                ; 0                      ; 35                             ; 0                    ;
;     -- Output Ports with no Source                               ; 0                      ; 0                              ; 0                    ;
;     -- Input Ports with no Fanout                                ; 0                      ; 40                             ; 1                    ;
;     -- Output Ports with no Fanout                               ; 0                      ; 317                            ; 14                   ;
+------------------------------------------------------------------+------------------------+--------------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination  ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+----------------------+
; 0_RXD[0]           ; G21   ; 3        ; 16           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[10]          ; J22   ; 3        ; 10           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[11]          ; A27   ; 3        ; 11           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[12]          ; A28   ; 3        ; 11           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[13]          ; L21   ; 3        ; 23           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[14]          ; H23   ; 3        ; 5            ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[15]          ; B29   ; 3        ; 9            ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[1]           ; D28   ; 3        ; 9            ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[2]           ; K22   ; 3        ; 7            ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[3]           ; E26   ; 3        ; 13           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[4]           ; F24   ; 3        ; 3            ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[5]           ; G25   ; 3        ; 3            ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[6]           ; C28   ; 3        ; 9            ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[7]           ; B27   ; 3        ; 11           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[8]           ; E28   ; 3        ; 7            ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RXD[9]           ; D27   ; 3        ; 11           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 0_RX_CLK           ; G24   ; 3        ; 3            ; 69           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[0]           ; C13   ; 4        ; 59           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[10]          ; D5    ; 4        ; 86           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[11]          ; A5    ; 4        ; 83           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[12]          ; E11   ; 4        ; 67           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[13]          ; C7    ; 4        ; 78           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[14]          ; F12   ; 4        ; 66           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[15]          ; L14   ; 4        ; 84           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[1]           ; C5    ; 4        ; 84           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[2]           ; G12   ; 4        ; 66           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[3]           ; E14   ; 4        ; 60           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[4]           ; B6    ; 4        ; 80           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[5]           ; D14   ; 4        ; 59           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[6]           ; A6    ; 4        ; 80           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[7]           ; E5    ; 4        ; 86           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[8]           ; A12   ; 4        ; 63           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RXD[9]           ; B8    ; 4        ; 76           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 1_RX_CLK           ; C6    ; 4        ; 83           ; 69           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[0]           ; AH6   ; 7        ; 83           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[10]          ; AH8   ; 7        ; 80           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[11]          ; AL4   ; 7        ; 86           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[12]          ; AE10  ; 7        ; 87           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[13]          ; AM8   ; 7        ; 75           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[14]          ; AK6   ; 7        ; 79           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[15]          ; AC11  ; 7        ; 87           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[1]           ; AJ13  ; 7        ; 59           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[2]           ; AB11  ; 7        ; 88           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[3]           ; AC14  ; 7        ; 66           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[4]           ; AM5   ; 7        ; 79           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[5]           ; AL6   ; 7        ; 78           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[6]           ; AM4   ; 7        ; 84           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[7]           ; AG9   ; 7        ; 83           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[8]           ; AM7   ; 7        ; 76           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RXD[9]           ; AM6   ; 7        ; 78           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 2_RX_CLK           ; AJ5   ; 7        ; 86           ; 0            ; 1           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[0]           ; AM24  ; 8        ; 20           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[10]          ; AJ25  ; 8        ; 17           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[11]          ; AF23  ; 8        ; 5            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[12]          ; AK29  ; 8        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[13]          ; AF20  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[14]          ; AL24  ; 8        ; 20           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[15]          ; AE22  ; 8        ; 6            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[1]           ; AH25  ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[2]           ; AH24  ; 8        ; 17           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[3]           ; AB21  ; 8        ; 6            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[4]           ; AK25  ; 8        ; 17           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[5]           ; AG24  ; 8        ; 16           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[6]           ; AC21  ; 8        ; 10           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[7]           ; AE20  ; 8        ; 25           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[8]           ; AD23  ; 8        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RXD[9]           ; AL25  ; 8        ; 15           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; 3_RX_CLK           ; AF22  ; 8        ; 6            ; 0            ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; Debug_LVDS_IN_0    ; AA32  ; 1        ; 0            ; 28           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; Debug_LVDS_IN_0(n) ; AA31  ; 1        ; 0            ; 28           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; Debug_LVDS_IN_1    ; Y31   ; 1        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; Debug_LVDS_IN_1(n) ; Y30   ; 1        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; DigIn[0]           ; E3    ; 5        ; 89           ; 56           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; DigIn[0](n)        ; E4    ; 5        ; 89           ; 56           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; DigIn[1]           ; E1    ; 5        ; 89           ; 55           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; DigIn[1](n)        ; E2    ; 5        ; 89           ; 55           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; DigIn_AUX          ; D1    ; 5        ; 89           ; 57           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; DigIn_AUX(n)       ; D2    ; 5        ; 89           ; 57           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; LocalClock         ; A17   ; 3        ; 40           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; LocalClock(n)      ; B17   ; 3        ; 40           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; _as                ; A29   ; 3        ; 9            ; 69           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _ds[0]             ; F19   ; 3        ; 35           ; 69           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _ds[1]             ; B28   ; 3        ; 10           ; 69           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _ga[0]             ; D13   ; 4        ; 59           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _ga[1]             ; K15   ; 4        ; 70           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _ga[2]             ; B14   ; 4        ; 59           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _ga[3]             ; L17   ; 4        ; 60           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _ga[4]             ; B13   ; 4        ; 57           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _iack              ; C8    ; 4        ; 76           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _lword             ; G13   ; 4        ; 62           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; _vme_write         ; AK23  ; 8        ; 21           ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[10]        ; B24   ; 3        ; 20           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[11]        ; B23   ; 3        ; 21           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[12]        ; J19   ; 3        ; 30           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[13]        ; C22   ; 3        ; 28           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[14]        ; B22   ; 3        ; 28           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[15]        ; H20   ; 3        ; 25           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[16]        ; AK24  ; 8        ; 21           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[17]        ; AL22  ; 8        ; 28           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[18]        ; AJ20  ; 8        ; 32           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[19]        ; AM23  ; 8        ; 21           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[20]        ; AJ21  ; 8        ; 29           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[21]        ; AB19  ; 8        ; 25           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[22]        ; AK21  ; 8        ; 29           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[23]        ; AM21  ; 8        ; 29           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[24]        ; AH20  ; 8        ; 32           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[25]        ; AC19  ; 8        ; 28           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[26]        ; AB18  ; 8        ; 32           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[27]        ; AH22  ; 8        ; 23           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[28]        ; AC20  ; 8        ; 25           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[29]        ; AK22  ; 8        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[2]         ; A23   ; 3        ; 21           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[30]        ; AJ23  ; 8        ; 24           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[31]        ; AB20  ; 8        ; 19           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[3]         ; E22   ; 3        ; 23           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[4]         ; F23   ; 3        ; 23           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[5]         ; C24   ; 3        ; 21           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[6]         ; F22   ; 3        ; 24           ; 69           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[7]         ; K20   ; 3        ; 25           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[8]         ; G23   ; 3        ; 5            ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; address[9]         ; C23   ; 3        ; 21           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; am[0]              ; B12   ; 4        ; 63           ; 69           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; am[1]              ; A8    ; 4        ; 76           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; am[2]              ; F11   ; 4        ; 67           ; 69           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; am[3]              ; L15   ; 4        ; 80           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; am[4]              ; F13   ; 4        ; 62           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; am[5]              ; E13   ; 4        ; 62           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; clkswitch_Local    ; F16   ; 4        ; 52           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
; inputbus[0]        ; AJ32  ; 1        ; 0            ; 12           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[0](n)     ; AJ31  ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[10]       ; AB30  ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[10](n)    ; AB29  ; 1        ; 0            ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[11]       ; AC32  ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[11](n)    ; AC31  ; 1        ; 0            ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[12]       ; Y29   ; 1        ; 0            ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[12](n)    ; Y28   ; 1        ; 0            ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[13]       ; AE32  ; 1        ; 0            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[13](n)    ; AE31  ; 1        ; 0            ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[14]       ; AB32  ; 1        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[14](n)    ; AB31  ; 1        ; 0            ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[15]       ; AB28  ; 1        ; 0            ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[15](n)    ; AB27  ; 1        ; 0            ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[1]        ; AF32  ; 1        ; 0            ; 18           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[1](n)     ; AF31  ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[2]        ; AH30  ; 1        ; 0            ; 9            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[2](n)     ; AH29  ; 1        ; 0            ; 9            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[3]        ; AG32  ; 1        ; 0            ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[3](n)     ; AG31  ; 1        ; 0            ; 17           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[4]        ; AE30  ; 1        ; 0            ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[4](n)     ; AE29  ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[5]        ; AF30  ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[5](n)     ; AF29  ; 1        ; 0            ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[6]        ; AH32  ; 1        ; 0            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[6](n)     ; AH31  ; 1        ; 0            ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[7]        ; AG30  ; 1        ; 0            ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[7](n)     ; AG29  ; 1        ; 0            ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[8]        ; AA30  ; 1        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[8](n)     ; AA29  ; 1        ; 0            ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[9]        ; AD32  ; 1        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; inputbus[9](n)     ; AD31  ; 1        ; 0            ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Differential ; User                 ;
; master_clock0      ; AM17  ; 8        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; master_clock0(n)   ; AL17  ; 8        ; 40           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; master_clock2      ; C17   ; 3        ; 40           ; 69           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; master_clock2(n)   ; D17   ; 3        ; 40           ; 69           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; master_clock3      ; T1    ; 5        ; 89           ; 37           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; master_clock3(n)   ; T2    ; 5        ; 89           ; 37           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; master_clock4      ; U32   ; 1        ; 0            ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; master_clock4(n)   ; U31   ; 1        ; 0            ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off          ; User                 ;
; sysclk             ; A16   ; 4        ; 52           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off          ; User                 ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+----------------------+------+----------------------+---------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+----------------------+------+----------------------+---------------------+
; 0_TXD[0]              ; E27   ; 3        ; 15           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[10]             ; A26   ; 3        ; 17           ; 69           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[11]             ; A24   ; 3        ; 20           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[12]             ; J21   ; 3        ; 19           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[13]             ; D25   ; 3        ; 15           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[14]             ; K21   ; 3        ; 20           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[15]             ; D26   ; 3        ; 17           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[1]              ; B25   ; 3        ; 17           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[2]              ; L20   ; 3        ; 28           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[3]              ; H21   ; 3        ; 19           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[4]              ; C26   ; 3        ; 16           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[5]              ; B26   ; 3        ; 16           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[6]              ; E25   ; 3        ; 13           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[7]              ; A25   ; 3        ; 17           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[8]              ; E24   ; 3        ; 15           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_TXD[9]              ; C25   ; 3        ; 15           ; 69           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 0_XCLK                ; AJ15  ; 10       ; 53           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[0]              ; C11   ; 4        ; 70           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[10]             ; L13   ; 4        ; 87           ; 69           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[11]             ; D11   ; 4        ; 70           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[12]             ; C10   ; 4        ; 71           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[13]             ; F9    ; 4        ; 74           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[14]             ; A10   ; 4        ; 71           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[15]             ; B10   ; 4        ; 71           ; 69           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[1]              ; E9    ; 4        ; 73           ; 69           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[2]              ; D10   ; 4        ; 71           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[3]              ; F8    ; 4        ; 74           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[4]              ; F10   ; 4        ; 73           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[5]              ; K13   ; 4        ; 80           ; 69           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[6]              ; H14   ; 4        ; 60           ; 69           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[7]              ; J13   ; 4        ; 73           ; 69           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[8]              ; D8    ; 4        ; 74           ; 69           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_TXD[9]              ; E8    ; 4        ; 74           ; 69           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 1_XCLK                ; AK16  ; 10       ; 53           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[0]      ; R6    ; 5        ; 89           ; 42           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[0](n)   ; R7    ; 5        ; 89           ; 42           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[10]     ; L5    ; 5        ; 89           ; 52           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[10](n)  ; L6    ; 5        ; 89           ; 52           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[11]     ; K6    ; 5        ; 89           ; 57           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[11](n)  ; K7    ; 5        ; 89           ; 57           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[12]     ; L7    ; 5        ; 89           ; 55           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[12](n)  ; L8    ; 5        ; 89           ; 55           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[13]     ; L9    ; 5        ; 89           ; 54           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[13](n)  ; L10   ; 5        ; 89           ; 54           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[14]     ; K8    ; 5        ; 89           ; 56           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[14](n)  ; K9    ; 5        ; 89           ; 56           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[15]     ; J8    ; 5        ; 89           ; 58           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[15](n)  ; J9    ; 5        ; 89           ; 58           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[1]      ; P10   ; 5        ; 89           ; 43           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[1](n)   ; P11   ; 5        ; 89           ; 43           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[2]      ; P4    ; 5        ; 89           ; 44           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[2](n)   ; P5    ; 5        ; 89           ; 44           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[3]      ; P6    ; 5        ; 89           ; 45           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[3](n)   ; P7    ; 5        ; 89           ; 45           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[4]      ; P8    ; 5        ; 89           ; 46           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[4](n)   ; P9    ; 5        ; 89           ; 46           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[5]      ; N8    ; 5        ; 89           ; 47           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[5](n)   ; N9    ; 5        ; 89           ; 47           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[6]      ; N6    ; 5        ; 89           ; 48           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[6](n)   ; N7    ; 5        ; 89           ; 48           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[7]      ; M6    ; 5        ; 89           ; 49           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[7](n)   ; M7    ; 5        ; 89           ; 49           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[8]      ; M8    ; 5        ; 89           ; 53           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[8](n)   ; M9    ; 5        ; 89           ; 53           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[9]      ; M10   ; 5        ; 89           ; 51           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 1st_outputbus[9](n)   ; M11   ; 5        ; 89           ; 51           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[0]              ; AL9   ; 7        ; 73           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[10]             ; AF10  ; 7        ; 71           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[11]             ; AF12  ; 7        ; 71           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[12]             ; AE13  ; 7        ; 70           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[13]             ; AM9   ; 7        ; 73           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[14]             ; AG12  ; 7        ; 70           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[15]             ; AG10  ; 7        ; 71           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[1]              ; AF11  ; 7        ; 71           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[2]              ; AJ8   ; 7        ; 74           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[3]              ; AG11  ; 7        ; 70           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[4]              ; AE12  ; 7        ; 75           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[5]              ; AK9   ; 7        ; 74           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[6]              ; AB12  ; 7        ; 87           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[7]              ; AJ10  ; 7        ; 74           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[8]              ; AK8   ; 7        ; 74           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_TXD[9]              ; AC13  ; 7        ; 75           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 2_XCLK                ; AL15  ; 10       ; 55           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[0]      ; AB5   ; 6        ; 89           ; 15           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[0](n)   ; AB6   ; 6        ; 89           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[10]     ; U10   ; 6        ; 89           ; 29           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[10](n)  ; U11   ; 6        ; 89           ; 29           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[11]     ; U5    ; 6        ; 89           ; 30           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[11](n)  ; U6    ; 6        ; 89           ; 30           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[12]     ; T10   ; 5        ; 89           ; 38           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[12](n)  ; T11   ; 5        ; 89           ; 38           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[13]     ; T5    ; 5        ; 89           ; 39           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[13](n)  ; T6    ; 5        ; 89           ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[14]     ; R10   ; 5        ; 89           ; 40           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[14](n)  ; R11   ; 5        ; 89           ; 40           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[15]     ; R4    ; 5        ; 89           ; 41           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[15](n)  ; R5    ; 5        ; 89           ; 41           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[1]      ; Y10   ; 6        ; 89           ; 18           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[1](n)   ; Y11   ; 6        ; 89           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[2]      ; Y8    ; 6        ; 89           ; 21           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[2](n)   ; Y9    ; 6        ; 89           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[3]      ; Y6    ; 6        ; 89           ; 22           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[3](n)   ; Y7    ; 6        ; 89           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[4]      ; W4    ; 6        ; 89           ; 23           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[4](n)   ; W5    ; 6        ; 89           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[5]      ; W6    ; 6        ; 89           ; 24           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[5](n)   ; W7    ; 6        ; 89           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[6]      ; W8    ; 6        ; 89           ; 25           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[6](n)   ; W9    ; 6        ; 89           ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[7]      ; V4    ; 6        ; 89           ; 26           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[7](n)   ; V5    ; 6        ; 89           ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[8]      ; V6    ; 6        ; 89           ; 27           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[8](n)   ; V7    ; 6        ; 89           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[9]      ; V9    ; 6        ; 89           ; 28           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 2nd_outputbus[9](n)   ; V10   ; 6        ; 89           ; 28           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[0]              ; AJ27  ; 8        ; 11           ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[10]             ; AM27  ; 8        ; 11           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[11]             ; AM29  ; 8        ; 9            ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[12]             ; AK27  ; 8        ; 10           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[13]             ; AL28  ; 8        ; 10           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[14]             ; AJ28  ; 8        ; 9            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[15]             ; AD22  ; 8        ; 7            ; 0            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[1]              ; AM28  ; 8        ; 11           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[2]              ; AK28  ; 8        ; 9            ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[3]              ; AK26  ; 8        ; 13           ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[4]              ; AH28  ; 8        ; 7            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[5]              ; AL26  ; 8        ; 13           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[6]              ; AE21  ; 8        ; 19           ; 0            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[7]              ; AL27  ; 8        ; 11           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[8]              ; AL29  ; 8        ; 9            ; 0            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_TXD[9]              ; AG20  ; 8        ; 19           ; 0            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; --               ; Series 25 Ohm without Calibration ; User                 ; 0 pF ; -                    ; -                   ;
; 3_XCLK                ; AH15  ; 10       ; 53           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; ClockSwitchControl[0] ; E15   ; 9        ; 55           ; 69           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; ClockSwitchControl[1] ; C16   ; 9        ; 53           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; ClockSwitchControl[2] ; L16   ; 4        ; 73           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; ClockSwitchControl[3] ; AJ16  ; 10       ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; Debug_LVDS_OUT_0      ; K27   ; 2        ; 0            ; 58           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; Debug_LVDS_OUT_0(n)   ; K26   ; 2        ; 0            ; 58           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; Debug_LVDS_OUT_1      ; M23   ; 2        ; 0            ; 52           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; Debug_LVDS_OUT_1(n)   ; M22   ; 2        ; 0            ; 52           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput             ; K25   ; 2        ; 0            ; 60           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput(n)          ; K24   ; 2        ; 0            ; 60           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput_AUX1        ; L24   ; 2        ; 0            ; 54           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput_AUX1(n)     ; L23   ; 2        ; 0            ; 54           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput_AUX2        ; H28   ; 2        ; 0            ; 59           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput_AUX2(n)     ; H27   ; 2        ; 0            ; 59           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput_AUX3        ; J27   ; 2        ; 0            ; 57           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; DigOutput_AUX3(n)     ; J26   ; 2        ; 0            ; 57           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; _berr                 ; D7    ; 4        ; 79           ; 69           ; 0           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; _dtack                ; J20   ; 3        ; 23           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; dir_trans             ; AL23  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; led_0                 ; L12   ; 4        ; 88           ; 69           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; led_1                 ; K11   ; 4        ; 88           ; 69           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; led_2                 ; F14   ; 4        ; 62           ; 69           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; samplingclock         ; AM19  ; 12       ; 36           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; samplingclock(n)      ; AL19  ; 12       ; 36           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
; transceivers_OE       ; AG23  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off                               ; User                 ; 0 pF ; -                    ; -                   ;
+-----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source          ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+
; 0_ENABLE     ; L22   ; 3        ; 5            ; 69           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 0_LCKREFN    ; D21   ; 3        ; 24           ; 69           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 0_RX_DV      ; C29   ; 3        ; 7            ; 69           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 0_RX_ER      ; H24   ; 3        ; 3            ; 69           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 0_TX_EN      ; D22   ; 3        ; 24           ; 69           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 0_TX_ER      ; D23   ; 3        ; 24           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 1_ENABLE     ; A7    ; 4        ; 78           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 1_LCKREFN    ; K16   ; 4        ; 57           ; 69           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 1_RX_DV      ; E7    ; 4        ; 79           ; 69           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 1_RX_ER      ; E6    ; 4        ; 79           ; 69           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 1_TX_EN      ; K17   ; 4        ; 55           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 1_TX_ER      ; A14   ; 4        ; 57           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 2_ENABLE     ; AK13  ; 7        ; 59           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 2_LCKREFN    ; AC16  ; 7        ; 55           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 2_RX_DV      ; AB14  ; 7        ; 73           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 2_RX_ER      ; AC12  ; 7        ; 84           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 2_TX_EN      ; AB16  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 2_TX_ER      ; AL13  ; 7        ; 57           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 3_ENABLE     ; AE23  ; 8        ; 5            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 3_LCKREFN    ; AG22  ; 8        ; 24           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 3_RX_DV      ; AH26  ; 8        ; 17           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 3_RX_ER      ; AM25  ; 8        ; 15           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 3_TX_EN      ; AJ22  ; 8        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; 3_TX_ER      ; AL21  ; 8        ; 29           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; JC_GOE       ; F15   ; 4        ; 60           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; JC_LD        ; E16   ; 4        ; 52           ; 69           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; JC_SYNCn     ; C15   ; 9        ; 53           ; 69           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; JC_uW_CLK    ; D16   ; 9        ; 53           ; 69           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; JC_uW_DATA   ; D15   ; 9        ; 55           ; 69           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; JC_uW_LE     ; B15   ; 9        ; 53           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[10]    ; AL12  ; 7        ; 63           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[11]    ; AF21  ; 8        ; 13           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[12]    ; G22   ; 3        ; 6            ; 69           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[13]    ; AK12  ; 7        ; 65           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[14]    ; C27   ; 3        ; 10           ; 69           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[15]    ; AL11  ; 7        ; 65           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[16]    ; AH7   ; 7        ; 83           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[17]    ; AB15  ; 7        ; 63           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[18]    ; AM26  ; 8        ; 15           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[19]    ; AC15  ; 7        ; 57           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[2]     ; B7    ; 4        ; 79           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[3]     ; AJ26  ; 8        ; 15           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[4]     ; C9    ; 4        ; 76           ; 69           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[5]     ; AD21  ; 8        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[6]     ; AM12  ; 7        ; 63           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[7]     ; AK11  ; 7        ; 66           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[8]     ; D6    ; 4        ; 83           ; 69           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; debug[9]     ; AC22  ; 8        ; 5            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                             ; -                   ;
; vme_data[0]  ; F20   ; 3        ; 34           ; 69           ; 2           ; 62                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[10] ; A21   ; 3        ; 29           ; 69           ; 3           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[11] ; E19   ; 3        ; 33           ; 69           ; 1           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[12] ; L18   ; 3        ; 30           ; 69           ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[13] ; L19   ; 3        ; 32           ; 69           ; 1           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[14] ; K19   ; 3        ; 30           ; 69           ; 2           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[15] ; B21   ; 3        ; 29           ; 69           ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[16] ; AH17  ; 8        ; 35           ; 0            ; 1           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[17] ; AC18  ; 8        ; 34           ; 0            ; 2           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[18] ; AJ19  ; 8        ; 33           ; 0            ; 2           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[19] ; AB17  ; 8        ; 34           ; 0            ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[1]  ; G19   ; 3        ; 34           ; 69           ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[20] ; AD19  ; 8        ; 30           ; 0            ; 2           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[21] ; AG17  ; 8        ; 35           ; 0            ; 2           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[22] ; AE19  ; 8        ; 30           ; 0            ; 1           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[23] ; AL20  ; 8        ; 33           ; 0            ; 3           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[24] ; AM22  ; 8        ; 28           ; 0            ; 3           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[25] ; AK20  ; 8        ; 33           ; 0            ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[26] ; AH19  ; 8        ; 33           ; 0            ; 1           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[27] ; AG18  ; 8        ; 35           ; 0            ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[28] ; AG19  ; 8        ; 35           ; 0            ; 3           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[29] ; AF19  ; 8        ; 30           ; 0            ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[2]  ; C21   ; 3        ; 29           ; 69           ; 1           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[30] ; AC17  ; 8        ; 36           ; 0            ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[31] ; AD18  ; 8        ; 34           ; 0            ; 1           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[3]  ; E20   ; 3        ; 32           ; 69           ; 3           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[4]  ; K18   ; 3        ; 36           ; 69           ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[5]  ; D20   ; 3        ; 32           ; 69           ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[6]  ; B20   ; 3        ; 33           ; 69           ; 3           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[7]  ; C20   ; 3        ; 33           ; 69           ; 2           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[8]  ; D19   ; 3        ; 33           ; 69           ; 0           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
; vme_data[9]  ; A22   ; 3        ; 29           ; 69           ; 2           ; 58                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; tdc_vme:inst57|dataout[31]~59 ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 88 ( 43 % ) ; 2.5V          ; --           ;
; 2        ; 12 / 88 ( 14 % ) ; 2.5V          ; --           ;
; 3        ; 81 / 86 ( 94 % ) ; 3.3V          ; --           ;
; 4        ; 64 / 86 ( 74 % ) ; 3.3V          ; --           ;
; 5        ; 48 / 88 ( 55 % ) ; 2.5V          ; --           ;
; 6        ; 24 / 88 ( 27 % ) ; 2.5V          ; --           ;
; 7        ; 47 / 86 ( 55 % ) ; 3.3V          ; --           ;
; 8        ; 81 / 84 ( 96 % ) ; 3.3V          ; --           ;
; 9        ; 6 / 6 ( 100 % )  ; 3.3V          ; --           ;
; 10       ; 5 / 6 ( 83 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 723        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 727        ; 4        ; 1_RXD[11]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 731        ; 4        ; 1_RXD[6]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 739        ; 4        ; 1_ENABLE                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 742        ; 4        ; am[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 747        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 759        ; 4        ; 1_TXD[14]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 774        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 779        ; 4        ; 1_RXD[8]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A14      ; 795        ; 4        ; 1_TX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ; 807        ; 4        ; sysclk                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 809        ; 3        ; LocalClock               ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A19      ; 819        ; 11       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A21      ; 843        ; 3        ; vme_data[10]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 844        ; 3        ; vme_data[9]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 863        ; 3        ; address[2]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 867        ; 3        ; 0_TXD[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 875        ; 3        ; 0_TXD[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A26      ; 874        ; 3        ; 0_TXD[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A27      ; 891        ; 3        ; 0_RXD[11]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A28      ; 890        ; 3        ; 0_RXD[12]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A29      ; 898        ; 3        ; _as                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A30      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A31      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 563        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 561        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 559        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 557        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ;            ; 6        ; VCCIO6                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA6      ; 530        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 528        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ; 518        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA9      ; 516        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA10     ; 522        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA11     ; 520        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA12     ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ;            ; 7        ; VCCPD7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA16     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA18     ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ; 8        ; VCCPD8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 195        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA23     ; 193        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 187        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 185        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 163        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ; 161        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA29     ; 150        ; 1        ; inputbus[8](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA30     ; 148        ; 1        ; inputbus[8]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA31     ; 138        ; 1        ; Debug_LVDS_IN_0(n)       ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA32     ; 136        ; 1        ; Debug_LVDS_IN_0          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 551        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 549        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 547        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 545        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ; 514        ; 6        ; 2nd_outputbus[0]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 512        ; 6        ; 2nd_outputbus[0](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 506        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB8      ; 504        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB9      ; 510        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB10     ; 508        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB11     ; 452        ; 7        ; 2_RXD[2]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 449        ; 7        ; 2_TXD[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 424        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 408        ; 7        ; 2_RX_DV                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 384        ; 7        ; debug[17]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 366        ; 7        ; 2_TX_EN                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 339        ; 8        ; vme_data[19]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 328        ; 8        ; address[26]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 314        ; 8        ; address[21]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 292        ; 8        ; address[31]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 256        ; 8        ; 3_RXD[3]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 199        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 197        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 191        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 189        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 166        ; 1        ; inputbus[15](n)          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 164        ; 1        ; inputbus[15]             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB29     ; 158        ; 1        ; inputbus[10](n)          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB30     ; 156        ; 1        ; inputbus[10]             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB31     ; 146        ; 1        ; inputbus[14](n)          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB32     ; 144        ; 1        ; inputbus[14]             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 543        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 541        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 539        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 537        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ; 498        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC7      ; 496        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC8      ; 502        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC9      ; 500        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC10     ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AC11     ; 448        ; 7        ; 2_RXD[15]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 442        ; 7        ; 2_RX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 416        ; 7        ; 2_TXD[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 394        ; 7        ; 2_RXD[3]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 368        ; 7        ; debug[19]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 367        ; 7        ; 2_LCKREFN                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 347        ; 8        ; vme_data[30]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 336        ; 8        ; vme_data[17]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 316        ; 8        ; address[25]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 312        ; 8        ; address[28]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 268        ; 8        ; 3_RXD[6]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 252        ; 8        ; debug[9]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 250        ; 8        ; ^VCCSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 203        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 201        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 179        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 177        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC29     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC30     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC31     ; 162        ; 1        ; inputbus[11](n)          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC32     ; 160        ; 1        ; inputbus[11]             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 535        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 533        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD4      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD5      ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD6      ; 490        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD7      ; 488        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD8      ; 494        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD9      ; 492        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD10     ; 454        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 440        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 426        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 400        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD14     ; 376        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ;            ;          ; VCCD_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD16     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; GNDA_PLL12               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD18     ; 338        ; 8        ; vme_data[31]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 324        ; 8        ; vme_data[20]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ; 304        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD21     ; 284        ; 8        ; debug[5]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 260        ; 8        ; 3_TXD[15]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 254        ; 8        ; 3_RXD[8]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 207        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 205        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ; 175        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 173        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AD29     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD30     ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD31     ; 170        ; 1        ; inputbus[9](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD32     ; 168        ; 1        ; inputbus[9]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 531        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 529        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 527        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 525        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE5      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE6      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE7      ;            ;          ; VCCA_PLL9                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE8      ;            ;          ; VCCD_PLL9                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE9      ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AE10     ; 451        ; 7        ; 2_RXD[12]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 434        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 418        ; 7        ; 2_TXD[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 402        ; 7        ; 2_TXD[12]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 378        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE16     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE17     ;            ;          ; GNDA_PLL12               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE18     ;            ;          ; VCCD_PLL12               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AE19     ; 326        ; 8        ; vme_data[22]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 315        ; 8        ; 3_RXD[7]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 294        ; 8        ; 3_TXD[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 258        ; 8        ; 3_RXD[15]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 253        ; 8        ; 3_ENABLE                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 246        ; 8        ; altera_reserved_tms      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AE25     ; 211        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ; 209        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 215        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 213        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE29     ; 198        ; 1        ; inputbus[4](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE30     ; 196        ; 1        ; inputbus[4]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE31     ; 174        ; 1        ; inputbus[13](n)          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE32     ; 172        ; 1        ; inputbus[13]             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF1      ; 523        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF2      ; 521        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 511        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF4      ; 509        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF5      ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AF6      ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AF7      ;            ;          ; GNDA_PLL9                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF8      ; 457        ; 7        ; PLL_ENA                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF10     ; 404        ; 7        ; 2_TXD[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 407        ; 7        ; 2_TXD[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 405        ; 7        ; 2_TXD[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 380        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ;            ; 10       ; VCC_PLL6_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 12       ; VCC_PLL12_OUT            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF18     ;            ;          ; VCCA_PLL12               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF19     ; 327        ; 8        ; vme_data[29]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 298        ; 8        ; 3_RXD[13]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 278        ; 8        ; debug[11]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 259        ; 8        ; 3_RX_CLK                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 255        ; 8        ; 3_RXD[11]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 245        ; 8        ; altera_reserved_tck      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AF25     ;            ;          ; VCCD_PLL8                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF26     ;            ;          ; VCCA_PLL8                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AF27     ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AF28     ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AF29     ; 206        ; 1        ; inputbus[5](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF30     ; 204        ; 1        ; inputbus[5]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF31     ; 178        ; 1        ; inputbus[1](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF32     ; 176        ; 1        ; inputbus[1]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG1      ; 515        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG2      ; 513        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG3      ; 495        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG4      ; 493        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AG5      ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG7      ;            ;          ; GNDA_PLL9                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG8      ; 439        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ; 437        ; 7        ; 2_RXD[7]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG10     ; 406        ; 7        ; 2_TXD[15]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG11     ; 403        ; 7        ; 2_TXD[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG12     ; 401        ; 7        ; 2_TXD[14]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG13     ; 382        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG14     ; 383        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG15     ; 377        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG16     ; 358        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG17     ; 340        ; 8        ; vme_data[21]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 343        ; 8        ; vme_data[27]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 341        ; 8        ; vme_data[28]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ; 295        ; 8        ; 3_TXD[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG21     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG22     ; 308        ; 8        ; 3_LCKREFN                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 305        ; 8        ; transceivers_OE          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ; 285        ; 8        ; 3_RXD[5]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG25     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG26     ;            ;          ; GNDA_PLL8                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG27     ;            ;          ; GNDA_PLL8                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AG29     ; 210        ; 1        ; inputbus[7](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG30     ; 208        ; 1        ; inputbus[7]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG31     ; 182        ; 1        ; inputbus[3](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AG32     ; 180        ; 1        ; inputbus[3]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH1      ; 507        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH2      ; 505        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH3      ; 491        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH4      ; 489        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AH5      ; 444        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH6      ; 438        ; 7        ; 2_RXD[0]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 436        ; 7        ; debug[16]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH8      ; 435        ; 7        ; 2_RXD[10]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH9      ; 433        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH10     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH11     ; 398        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH13     ; 381        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH14     ; 379        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH15     ; 362        ; 10       ; 3_XCLK                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH16     ; 356        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH17     ; 342        ; 8        ; vme_data[16]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 348        ; 12       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 334        ; 8        ; vme_data[26]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ; 329        ; 8        ; address[24]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH21     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH22     ; 307        ; 8        ; address[27]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH24     ; 290        ; 8        ; 3_RXD[2]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH25     ; 287        ; 8        ; 3_RXD[1]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 288        ; 8        ; 3_RX_DV                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AH28     ; 261        ; 8        ; 3_TXD[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH29     ; 214        ; 1        ; inputbus[2](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH30     ; 212        ; 1        ; inputbus[2]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH31     ; 194        ; 1        ; inputbus[6](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AH32     ; 192        ; 1        ; inputbus[6]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ1      ; 499        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ2      ; 497        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AJ3      ; 461        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ4      ; 463        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ5      ; 446        ; 7        ; 2_RX_CLK                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ6      ; 428        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ7      ; 420        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ8      ; 412        ; 7        ; 2_TXD[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ9      ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AJ10     ; 413        ; 7        ; 2_TXD[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ11     ; 397        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ12     ; 390        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ13     ; 372        ; 7        ; 2_RXD[1]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ14     ; 374        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ15     ; 360        ; 10       ; 0_XCLK                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ16     ; 363        ; 10       ; ClockSwitchControl[3]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ17     ; 352        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ18     ; 350        ; 12       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AJ19     ; 332        ; 8        ; vme_data[18]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ20     ; 331        ; 8        ; address[18]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ21     ; 320        ; 8        ; address[20]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ22     ; 311        ; 8        ; 3_TX_EN                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ23     ; 309        ; 8        ; address[30]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ24     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AJ25     ; 291        ; 8        ; 3_RXD[10]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ26     ; 280        ; 8        ; debug[3]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ27     ; 272        ; 8        ; 3_TXD[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ28     ; 264        ; 8        ; 3_TXD[14]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AJ29     ; 240        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ30     ; 242        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AJ31     ; 202        ; 1        ; inputbus[0](n)           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AJ32     ; 200        ; 1        ; inputbus[0]              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AK1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AK2      ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK3      ; 458        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AK4      ; 447        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK5      ; 443        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK6      ; 430        ; 7        ; 2_RXD[14]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK7      ; 422        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK8      ; 414        ; 7        ; 2_TXD[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK9      ; 415        ; 7        ; 2_TXD[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK10     ; 399        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK11     ; 395        ; 7        ; debug[7]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK12     ; 389        ; 7        ; debug[13]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK13     ; 375        ; 7        ; 2_ENABLE                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK14     ;            ; 7        ; VREFB7                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK15     ; 365        ; 10       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK16     ; 361        ; 10       ; 1_XCLK                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK17     ; 354        ; 8        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK18     ; 349        ; 12       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AK19     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK20     ; 335        ; 8        ; vme_data[25]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK21     ; 322        ; 8        ; address[22]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK22     ; 310        ; 8        ; address[29]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK23     ; 302        ; 8        ; _vme_write               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK24     ; 300        ; 8        ; address[16]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK25     ; 289        ; 8        ; 3_RXD[4]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK26     ; 277        ; 8        ; 3_TXD[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK27     ; 269        ; 8        ; 3_TXD[12]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK28     ; 267        ; 8        ; 3_TXD[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK29     ; 263        ; 8        ; 3_RXD[12]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AK30     ; 247        ; 8        ; altera_reserved_ntrst    ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AK31     ;            ; 8        ; VREFB8                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; AK32     ;            ; 1        ; VCCIO1                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AL1      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AL2      ; 456        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL3      ; 459        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL4      ; 445        ; 7        ; 2_RXD[11]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL5      ; 431        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL6      ; 427        ; 7        ; 2_RXD[5]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL7      ; 423        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL8      ; 419        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL9      ; 411        ; 7        ; 2_TXD[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL10     ; 396        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL11     ; 391        ; 7        ; debug[15]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL12     ; 387        ; 7        ; debug[10]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL13     ; 371        ; 7        ; 2_TX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL14     ; 373        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL15     ; 364        ; 10       ; 2_XCLK                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL16     ; 359        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL17     ; 353        ; 8        ; master_clock0(n)         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL18     ; 351        ; 12       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AL19     ; 344        ; 12       ; samplingclock(n)         ; output ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL20     ; 333        ; 8        ; vme_data[23]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL21     ; 323        ; 8        ; 3_TX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL22     ; 319        ; 8        ; address[17]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL23     ; 303        ; 8        ; dir_trans                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL24     ; 299        ; 8        ; 3_RXD[14]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL25     ; 283        ; 8        ; 3_RXD[9]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL26     ; 279        ; 8        ; 3_TXD[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL27     ; 275        ; 8        ; 3_TXD[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL28     ; 271        ; 8        ; 3_TXD[13]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL29     ; 265        ; 8        ; 3_TXD[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AL30     ; 248        ; 8        ; ^nCONFIG                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AL31     ; 244        ; 8        ; altera_reserved_tdi      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; AL32     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM3      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM4      ; 441        ; 7        ; 2_RXD[6]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM5      ; 429        ; 7        ; 2_RXD[4]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM6      ; 425        ; 7        ; 2_RXD[9]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM7      ; 421        ; 7        ; 2_RXD[8]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM8      ; 417        ; 7        ; 2_RXD[13]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM9      ; 409        ; 7        ; 2_TXD[13]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM10     ; 393        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM11     ; 388        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM12     ; 385        ; 7        ; debug[6]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM13     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM14     ; 369        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM15     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM16     ; 357        ; 7        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AM17     ; 355        ; 8        ; master_clock0            ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM18     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM19     ; 345        ; 12       ; samplingclock            ; output ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM20     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AM21     ; 321        ; 8        ; address[23]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM22     ; 317        ; 8        ; vme_data[24]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM23     ; 301        ; 8        ; address[19]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM24     ; 297        ; 8        ; 3_RXD[0]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM25     ; 282        ; 8        ; 3_RX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM26     ; 281        ; 8        ; debug[18]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM27     ; 273        ; 8        ; 3_TXD[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM28     ; 274        ; 8        ; 3_TXD[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM29     ; 266        ; 8        ; 3_TXD[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AM30     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AM31     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 708        ; 4        ; ^MSEL0                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 719        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 725        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 729        ; 4        ; 1_RXD[4]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 735        ; 4        ; debug[2]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 741        ; 4        ; 1_RXD[9]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 745        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 758        ; 4        ; 1_TXD[15]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 776        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 777        ; 4        ; am[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 793        ; 4        ; _ga[4]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 791        ; 4        ; _ga[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 803        ; 9        ; JC_uW_LE                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 805        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 811        ; 3        ; LocalClock(n)            ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 813        ; 11       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 820        ; 11       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 831        ; 3        ; vme_data[6]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 841        ; 3        ; vme_data[15]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 845        ; 3        ; address[14]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 861        ; 3        ; address[11]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ; 865        ; 3        ; address[10]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B25      ; 873        ; 3        ; 0_TXD[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B26      ; 877        ; 3        ; 0_TXD[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B27      ; 889        ; 3        ; 0_RXD[7]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B28      ; 893        ; 3        ; _ds[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B29      ; 899        ; 3        ; 0_RXD[15]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B30      ; 917        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B31      ; 918        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B32      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C2       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ; 704        ; 4        ; altera_reserved_tdo      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; C4       ; 717        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 721        ; 4        ; 1_RXD[1]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 728        ; 4        ; 1_RX_CLK                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 737        ; 4        ; 1_RXD[13]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 744        ; 4        ; _iack                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 743        ; 4        ; debug[4]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 757        ; 4        ; 1_TXD[12]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 761        ; 4        ; 1_TXD[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 773        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 789        ; 4        ; 1_RXD[0]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 801        ; 9        ; JC_SYNCn                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 804        ; 9        ; ClockSwitchControl[1]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 810        ; 3        ; master_clock2            ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 815        ; 11       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C20      ; 832        ; 3        ; vme_data[7]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 842        ; 3        ; vme_data[2]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 847        ; 3        ; address[13]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 862        ; 3        ; address[9]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 864        ; 3        ; address[5]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C25      ; 882        ; 3        ; 0_TXD[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C26      ; 879        ; 3        ; 0_TXD[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C27      ; 895        ; 3        ; debug[14]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C28      ; 897        ; 3        ; 0_RXD[6]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C29      ; 901        ; 3        ; 0_RX_DV                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C30      ; 919        ; 3        ; ^nCE                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C31      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C32      ;            ; 2        ; VCCIO2                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D1       ; 663        ; 5        ; DigIn_AUX                ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 661        ; 5        ; DigIn_AUX(n)             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 703        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D4       ; 701        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D5       ; 718        ; 4        ; 1_RXD[10]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 726        ; 4        ; debug[8]                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 733        ; 4        ; _berr                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 751        ; 4        ; 1_TXD[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D10      ; 760        ; 4        ; 1_TXD[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 763        ; 4        ; 1_TXD[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 775        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 792        ; 4        ; _ga[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 790        ; 4        ; 1_RXD[5]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 800        ; 9        ; JC_uW_DATA               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 802        ; 9        ; JC_uW_CLK                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 812        ; 3        ; master_clock2(n)         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 814        ; 11       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 829        ; 3        ; vme_data[8]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 833        ; 3        ; vme_data[5]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 854        ; 3        ; 0_LCKREFN                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 853        ; 3        ; 0_TX_EN                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 855        ; 3        ; 0_TX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D24      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 881        ; 3        ; 0_TXD[13]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D26      ; 876        ; 3        ; 0_TXD[15]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D27      ; 892        ; 3        ; 0_RXD[9]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D28      ; 900        ; 3        ; 0_RXD[1]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D29      ; 2          ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D30      ; 0          ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D31      ; 42         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D32      ; 40         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 655        ; 5        ; DigIn[1]                 ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 653        ; 5        ; DigIn[1](n)              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 659        ; 5        ; DigIn[0]                 ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 657        ; 5        ; DigIn[0](n)              ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 720        ; 4        ; 1_RXD[7]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 736        ; 4        ; 1_RX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 734        ; 4        ; 1_RX_DV                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 750        ; 4        ; 1_TXD[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 753        ; 4        ; 1_TXD[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 767        ; 4        ; 1_RXD[12]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E13      ; 783        ; 4        ; am[5]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 785        ; 4        ; 1_RXD[3]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 799        ; 9        ; ClockSwitchControl[0]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 808        ; 4        ; JC_LD                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 822        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 816        ; 11       ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 830        ; 3        ; vme_data[11]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ; 835        ; 3        ; vme_data[3]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E22      ; 857        ; 3        ; address[3]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E24      ; 883        ; 3        ; 0_TXD[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 885        ; 3        ; 0_TXD[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 887        ; 3        ; 0_RXD[3]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E27      ; 884        ; 3        ; 0_TXD[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E28      ; 903        ; 3        ; 0_RXD[8]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E29      ; 38         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E30      ; 36         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E31      ; 62         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E32      ; 60         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 647        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 645        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 651        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 649        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ; 706        ; 4        ; ^MSEL1                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 752        ; 4        ; 1_TXD[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 749        ; 4        ; 1_TXD[13]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 755        ; 4        ; 1_TXD[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 765        ; 4        ; am[2]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 769        ; 4        ; 1_RXD[14]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 782        ; 4        ; am[4]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 781        ; 4        ; led_2                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 787        ; 4        ; JC_GOE                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 806        ; 4        ; clkswitch_Local          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 824        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 821        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 823        ; 3        ; _ds[0]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ; 828        ; 3        ; vme_data[0]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F21      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F22      ; 856        ; 3        ; address[6]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ; 859        ; 3        ; address[4]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F24      ; 913        ; 3        ; 0_RXD[4]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F25      ;            ; 3        ; VREFB3                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ;            ;          ; GNDA_PLL7                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F28      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F29      ; 46         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F30      ; 44         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F31      ; 66         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F32      ; 64         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 639        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 637        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 643        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 641        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GNDA_PLL10               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GNDA_PLL10               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ; 766        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 768        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 771        ; 4        ; 1_RXD[2]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 784        ; 4        ; _lword                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G18      ;            ;          ; GNDA_PLL11               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G19      ; 825        ; 3        ; vme_data[1]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 827        ; 3        ; ~CRC_ERROR~              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 878        ; 3        ; 0_RXD[0]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 906        ; 3        ; debug[12]                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 909        ; 3        ; address[8]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G24      ; 915        ; 3        ; 0_RX_CLK                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G25      ; 916        ; 3        ; 0_RXD[5]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G26      ;            ;          ; GNDA_PLL7                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G27      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G28      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G29      ; 50         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G30      ; 48         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G31      ; 70         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G32      ; 68         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 631        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 629        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCD_PLL10               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; VCCA_PLL10               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ;            ; 4        ; VREFB4                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 705        ; 4        ; ^MSEL3                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ; 713        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 746        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 770        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 786        ; 4        ; 1_TXD[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ;            ;          ; VCCD_PLL5                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCA_PLL11               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; GNDA_PLL11               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H19      ; 826        ; 3        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ; 849        ; 3        ; address[15]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H21      ; 871        ; 3        ; 0_TXD[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 894        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H23      ; 911        ; 3        ; 0_RXD[14]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H24      ; 914        ; 3        ; 0_RX_ER                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H25      ;            ;          ; VCCD_PLL7                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H26      ;            ;          ; VCCA_PLL7                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H27      ; 35         ; 2        ; DigOutput_AUX2(n)        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H28      ; 33         ; 2        ; DigOutput_AUX2           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H29      ; 54         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H30      ; 52         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H31      ; 74         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H32      ; 72         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 627        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 625        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 635        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 633        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 670        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 668        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 666        ; 5        ; 1st_outputbus[15]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J9       ; 664        ; 5        ; 1st_outputbus[15](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 707        ; 4        ; ^MSEL2                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 711        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ; 738        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 754        ; 4        ; 1_TXD[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 772        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 794        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ;            ; 9        ; VCC_PLL5_OUT             ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ;            ; 11       ; VCC_PLL11_OUT            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCD_PLL11               ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J19      ; 839        ; 3        ; address[12]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ; 860        ; 3        ; _dtack                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J21      ; 872        ; 3        ; 0_TXD[12]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J22      ; 896        ; 3        ; 0_RXD[10]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J23      ; 910        ; 3        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J24      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 920        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J26      ; 43         ; 2        ; DigOutput_AUX3(n)        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 41         ; 2        ; DigOutput_AUX3           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J28      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; J29      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J30      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J31      ; 78         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J32      ; 76         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 619        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 617        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 623        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 621        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 662        ; 5        ; 1st_outputbus[11]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 660        ; 5        ; 1st_outputbus[11](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 658        ; 5        ; 1st_outputbus[14]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ; 656        ; 5        ; 1st_outputbus[14](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ; 712        ; 4        ; led_1                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K12      ; 715        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K13      ; 732        ; 4        ; 1_TXD[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K14      ; 748        ; 4        ; GND*                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K15      ; 764        ; 4        ; _ga[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K16      ; 796        ; 4        ; 1_LCKREFN                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K17      ; 798        ; 4        ; 1_TX_EN                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K18      ; 817        ; 3        ; vme_data[4]              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K19      ; 840        ; 3        ; vme_data[14]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K20      ; 850        ; 3        ; address[7]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K21      ; 868        ; 3        ; 0_TXD[14]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K22      ; 904        ; 3        ; 0_RXD[2]                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K23      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K24      ; 31         ; 2        ; DigOutput(n)             ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 29         ; 2        ; DigOutput                ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 39         ; 2        ; Debug_LVDS_OUT_0(n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 37         ; 2        ; Debug_LVDS_OUT_0         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K29      ; 82         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K30      ; 80         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K31      ; 86         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K32      ; 84         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 603        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 601        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 615        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 613        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 642        ; 5        ; 1st_outputbus[10]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 640        ; 5        ; 1st_outputbus[10](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 654        ; 5        ; 1st_outputbus[12]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 652        ; 5        ; 1st_outputbus[12](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ; 650        ; 5        ; 1st_outputbus[13]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 648        ; 5        ; 1st_outputbus[13](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 710        ; 4        ; led_0                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L13      ; 714        ; 4        ; 1_TXD[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L14      ; 724        ; 4        ; 1_RXD[15]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L15      ; 730        ; 4        ; am[3]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L16      ; 756        ; 4        ; ClockSwitchControl[2]    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L17      ; 788        ; 4        ; _ga[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L18      ; 837        ; 3        ; vme_data[12]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L19      ; 834        ; 3        ; vme_data[13]             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L20      ; 848        ; 3        ; 0_TXD[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L21      ; 858        ; 3        ; 0_RXD[13]                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L22      ; 912        ; 3        ; 0_ENABLE                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L23      ; 55         ; 2        ; DigOutput_AUX1(n)        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; DigOutput_AUX1           ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 51         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 49         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L28      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L29      ; 90         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L30      ; 88         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L31      ; 102        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L32      ; 100        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 595        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 593        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 607        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 605        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ;            ; 5        ; VCCIO5                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M6       ; 630        ; 5        ; 1st_outputbus[7]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 628        ; 5        ; 1st_outputbus[7](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 646        ; 5        ; 1st_outputbus[8]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ; 644        ; 5        ; 1st_outputbus[8](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M10      ; 638        ; 5        ; 1st_outputbus[9]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M11      ; 636        ; 5        ; 1st_outputbus[9](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ; 4        ; VCCPD4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M16      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M20      ;            ; 3        ; VCCPD3                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M22      ; 63         ; 2        ; Debug_LVDS_OUT_1(n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 61         ; 2        ; Debug_LVDS_OUT_1         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 59         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 57         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 67         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 65         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M29      ; 98         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M30      ; 96         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M31      ; 110        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M32      ; 108        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 599        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 597        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 611        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 609        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N6       ; 626        ; 5        ; 1st_outputbus[6]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 624        ; 5        ; 1st_outputbus[6](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N8       ; 622        ; 5        ; 1st_outputbus[5]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ; 620        ; 5        ; 1st_outputbus[5](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N22      ; 75         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N23      ; 73         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 71         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 69         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 83         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ; 81         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N28      ; 94         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N29      ; 92         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N30      ; 106        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N31      ; 104        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N32      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P1       ; 587        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 585        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ;            ; 5        ; VREFB5                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 610        ; 5        ; 1st_outputbus[2]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 608        ; 5        ; 1st_outputbus[2](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 614        ; 5        ; 1st_outputbus[3]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 612        ; 5        ; 1st_outputbus[3](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ; 618        ; 5        ; 1st_outputbus[4]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P9       ; 616        ; 5        ; 1st_outputbus[4](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ; 606        ; 5        ; 1st_outputbus[1]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P11      ; 604        ; 5        ; 1st_outputbus[1](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 95         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 93         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 91         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 89         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 87         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P29      ; 85         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P30      ;            ; 2        ; VREFB2                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P31      ; 114        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P32      ; 112        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R2       ; 591        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 589        ; 5        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 598        ; 5        ; 2nd_outputbus[15]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 596        ; 5        ; 2nd_outputbus[15](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 602        ; 5        ; 1st_outputbus[0]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 600        ; 5        ; 1st_outputbus[0](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R10      ; 594        ; 5        ; 2nd_outputbus[14]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R11      ; 592        ; 5        ; 2nd_outputbus[14](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R12      ;            ; 5        ; VCCPD5                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R21      ;            ; 2        ; VCCPD2                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R22      ; 103        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 101        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 107        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 105        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 99         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 97         ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 111        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R29      ; 109        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R30      ; 118        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R31      ; 116        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R32      ;            ; 2        ; VCCIO2                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T1       ; 581        ; 5        ; master_clock3            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 583        ; 5        ; master_clock3(n)         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 580        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 582        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ; 590        ; 5        ; 2nd_outputbus[13]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 588        ; 5        ; 2nd_outputbus[13](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCD_PLL4                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 586        ; 5        ; 2nd_outputbus[12]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T11      ; 584        ; 5        ; 2nd_outputbus[12](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T12      ;            ; 5        ; VCCIO5                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T21      ;            ; 2        ; VCCIO2                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T22      ; 119        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 117        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T26      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T27      ; 115        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T28      ; 113        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T29      ; 121        ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T30      ; 123        ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T31      ; 120        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T32      ; 122        ; 2        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 579        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 577        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 578        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 576        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U5       ; 574        ; 6        ; 2nd_outputbus[11]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 572        ; 6        ; 2nd_outputbus[11](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ;            ;          ; VCCD_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U10      ; 570        ; 6        ; 2nd_outputbus[10]        ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U11      ; 568        ; 6        ; 2nd_outputbus[10](n)     ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U12      ;            ; 6        ; VCCIO6                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U21      ;            ; 1        ; VCCIO1                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U22      ; 131        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 129        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ;            ;          ; VCCD_PLL1                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U25      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U27      ; 135        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U28      ; 133        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U29      ; 127        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U30      ; 125        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U31      ; 126        ; 1        ; master_clock4(n)         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U32      ; 124        ; 1        ; master_clock4            ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V2       ; 575        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 573        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 558        ; 6        ; 2nd_outputbus[7]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 556        ; 6        ; 2nd_outputbus[7](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 562        ; 6        ; 2nd_outputbus[8]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 560        ; 6        ; 2nd_outputbus[8](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ; 566        ; 6        ; 2nd_outputbus[9]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V10      ; 564        ; 6        ; 2nd_outputbus[9](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V21      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ; 143        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 141        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ;            ;          ; VCCD_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V26      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V28      ; 139        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V29      ; 137        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V30      ; 130        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V31      ; 128        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V32      ;            ; 1        ; VCCIO1                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W1       ; 571        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 569        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ;            ; 6        ; VREFB6                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ; 546        ; 6        ; 2nd_outputbus[4]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 544        ; 6        ; 2nd_outputbus[4](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ; 550        ; 6        ; 2nd_outputbus[5]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ; 548        ; 6        ; 2nd_outputbus[5](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 554        ; 6        ; 2nd_outputbus[6]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ; 552        ; 6        ; 2nd_outputbus[6](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W10      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ;            ;          ; NC                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ; 155        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 153        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 151        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 149        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 147        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W29      ; 145        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W30      ;            ; 1        ; VREFB1                   ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; W31      ; 134        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W32      ; 132        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ; 567        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 565        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 555        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 553        ; 6        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ; 542        ; 6        ; 2nd_outputbus[3]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 540        ; 6        ; 2nd_outputbus[3](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ; 538        ; 6        ; 2nd_outputbus[2]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y9       ; 536        ; 6        ; 2nd_outputbus[2](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y10      ; 526        ; 6        ; 2nd_outputbus[1]         ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y11      ; 524        ; 6        ; 2nd_outputbus[1](n)      ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y12      ;            ; 6        ; VCCPD6                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCINT                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; 1        ; VCCPD1                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y22      ; 183        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 181        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 167        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 165        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 159        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 157        ; 1        ; GND*                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y28      ; 154        ; 1        ; inputbus[12](n)          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y29      ; 152        ; 1        ; inputbus[12]             ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y30      ; 142        ; 1        ; Debug_LVDS_IN_1(n)       ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y31      ; 140        ; 1        ; Debug_LVDS_IN_1          ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y32      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------+
; Migration Devices ;
+-------------------+
; Migration Device  ;
+-------------------+
; EP2S130F1020C3    ;
; EP2S130F1020C4    ;
; EP2S130F1020C5    ;
; EP2S130F1020I4    ;
; EP2S180F1020C3    ;
; EP2S180F1020C4    ;
; EP2S180F1020C5    ;
; EP2S180F1020I4    ;
; EP2S60F1020C3     ;
; EP2S60F1020C3ES   ;
; EP2S60F1020C4     ;
; EP2S60F1020C4ES   ;
; EP2S60F1020C5     ;
; EP2S60F1020C5ES   ;
; EP2S60F1020I4     ;
; EP2S90F1020C4     ;
; EP2S90F1020C5     ;
; EP2S90F1020I4     ;
+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                             ;
+----------------------------------+----------------------------------------------+--------------------------------------------+---------------------------------------------+--------------------------------------------+
; Name                             ; altpll00:inst233|altpll:altpll_component|pll ; PLL_VME:inst22|altpll:altpll_component|pll ; PLL_TEST:inst21|altpll:altpll_component|pll ; PLL_TEST:inst5|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------+--------------------------------------------+---------------------------------------------+--------------------------------------------+
; SDC pin name                     ; inst233|altpll_component|pll                 ; inst22|altpll_component|pll                ; inst21|altpll_component|pll                 ; inst5|altpll_component|pll                 ;
; PLL type                         ; Enhanced                                     ; Enhanced                                   ; Fast                                        ; Fast                                       ;
; PLL mode                         ; Normal                                       ; Normal                                     ; Normal                                      ; Normal                                     ;
; Feedback source                  ; --                                           ; --                                         ; --                                          ; --                                         ;
; Compensate clock                 ; clock0                                       ; clock2                                     ; clock0                                      ; clock0                                     ;
; Compensated input/output pins    ; --                                           ; --                                         ; --                                          ; --                                         ;
; Switchover type                  ; --                                           ; Manual                                     ; --                                          ; --                                         ;
; Switchover on loss of clock      ; --                                           ; Off                                        ; --                                          ; --                                         ;
; Switchover counter               ; --                                           ; 1                                          ; --                                          ; --                                         ;
; Self reset on gated loss of lock ; Off                                          ; Off                                        ; Off                                         ; Off                                        ;
; Gate lock counter                ; --                                           ; --                                         ; --                                          ; --                                         ;
; Input frequency 0                ; 125.0 MHz                                    ; 125.0 MHz                                  ; 125.0 MHz                                   ; 125.0 MHz                                  ;
; Input frequency 1                ; --                                           ; 125.0 MHz                                  ; --                                          ; --                                         ;
; Nominal PFD frequency            ; 125.0 MHz                                    ; 125.0 MHz                                  ; 125.0 MHz                                   ; 125.0 MHz                                  ;
; Nominal VCO frequency            ; 750.2 MHz                                    ; 750.2 MHz                                  ; 750.2 MHz                                   ; 750.2 MHz                                  ;
; VCO post scale                   ; --                                           ; --                                         ; --                                          ; --                                         ;
; VCO multiply                     ; --                                           ; --                                         ; --                                          ; --                                         ;
; VCO divide                       ; --                                           ; --                                         ; --                                          ; --                                         ;
; Freq min lock                    ; 95.92 MHz                                    ; 95.92 MHz                                  ; 84.32 MHz                                   ; 84.32 MHz                                  ;
; Freq max lock                    ; 140.06 MHz                                   ; 140.06 MHz                                 ; 140.06 MHz                                  ; 140.06 MHz                                 ;
; M VCO Tap                        ; 0                                            ; 0                                          ; 0                                           ; 0                                          ;
; M Initial                        ; 1                                            ; 1                                          ; 1                                           ; 1                                          ;
; M value                          ; 6                                            ; 6                                          ; 6                                           ; 6                                          ;
; N value                          ; 1                                            ; 1                                          ; 1                                           ; 1                                          ;
; M2 value                         ; --                                           ; --                                         ; --                                          ; --                                         ;
; N2 value                         ; --                                           ; --                                         ; --                                          ; --                                         ;
; SS counter                       ; --                                           ; --                                         ; --                                          ; --                                         ;
; Downspread                       ; --                                           ; --                                         ; --                                          ; --                                         ;
; Spread frequency                 ; --                                           ; --                                         ; --                                          ; --                                         ;
; Charge pump current              ; 114 uA                                       ; 114 uA                                     ; 96 uA                                       ; 96 uA                                      ;
; Loop filter resistance           ; 1.000000 KOhm                                ; 1.000000 KOhm                              ; 1.000000 KOhm                               ; 1.000000 KOhm                              ;
; Loop filter capacitance          ; 5 pF                                         ; 5 pF                                       ; 2 pF                                        ; 2 pF                                       ;
; Bandwidth                        ; 6.93 MHz (5.51 MHz to 11.99 MHz)             ; 6.93 MHz (5.51 MHz to 11.99 MHz)           ; 5.94 MHz (4.75 MHz to 10.54 MHz)            ; 5.94 MHz (4.75 MHz to 10.54 MHz)           ;
; Real time reconfigurable         ; Off                                          ; Off                                        ; Off                                         ; Off                                        ;
; Scan chain MIF file              ; --                                           ; --                                         ; --                                          ; --                                         ;
; Preserve PLL counter order       ; Off                                          ; Off                                        ; Off                                         ; Off                                        ;
; PLL location                     ; PLL_6                                        ; PLL_11                                     ; PLL_2                                       ; PLL_3                                      ;
; Inclk0 signal                    ; master_clock0                                ; LocalClock                                 ; master_clock4                               ; master_clock3                              ;
; Inclk1 signal                    ; --                                           ; master_clock2                              ; --                                          ; --                                         ;
; Inclk0 signal type               ; Dedicated Pin                                ; Dedicated Pin                              ; Dedicated Pin                               ; Dedicated Pin                              ;
; Inclk1 signal type               ; --                                           ; Dedicated Pin                              ; --                                          ; --                                         ;
+----------------------------------+----------------------------------------------+--------------------------------------------+---------------------------------------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                   ;
+------------------------------------------------+--------------+------+-----+------------------+---------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------+
; Name                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                        ;
+------------------------------------------------+--------------+------+-----+------------------+---------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------+
; altpll00:inst233|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)      ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst233|altpll_component|pll|clk[0] ;
; altpll00:inst233|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)      ; 50/50      ; C3      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst233|altpll_component|pll|clk[1] ;
; altpll00:inst233|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 125.0 MHz        ; 210 (4667 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 4       ; 4       ; inst233|altpll_component|pll|clk[2] ;
; altpll00:inst233|altpll:altpll_component|_clk5 ; clock5       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)      ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst233|altpll_component|pll|clk[5] ;
; PLL_VME:inst22|altpll:altpll_component|_clk2   ; clock2       ; 1    ; 4   ; 31.25 MHz        ; 0 (0 ps)      ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; inst22|altpll_component|pll|clk[2]  ;
; PLL_TEST:inst21|altpll:altpll_component|_clk0  ; clock0       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)      ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst21|altpll_component|pll|clk[0]  ;
; PLL_TEST:inst5|altpll:altpll_component|_clk0   ; clock0       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)      ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst5|altpll_component|pll|clk[0]   ;
+------------------------------------------------+--------------+------+-----+------------------+---------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; HyperTransport                   ; 0 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.2-V HSTL                       ; 0 pF  ; Not Available                      ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; Differential 1.2-V HSTL          ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------+---------------------+-------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                           ; Combinational ALUTs ; ALMs        ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                         ; Library Name ;
;                                                                                                      ;                     ;             ;                           ;               ;                   ;       ;      ;        ;              ;         ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                             ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+-------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sigma_delta                                                                                         ; 20282 (17)          ; 17695 (7)   ; 18559 (0)                 ; 81 (81)       ; 1266176           ; 0     ; 314  ; 0      ; 0            ; 0       ; 0         ; 0         ; 406  ; 0            ; 11039 (7)                      ; 9316 (0)           ; 9243 (10)                     ; |sigma_delta                                                                                                                                                                                                                                                                                                ;              ;
;    |CL_dff1:inst1|                                                                                   ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|CL_dff1:inst1                                                                                                                                                                                                                                                                                  ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|CL_dff1:inst1|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                          ; work         ;
;    |CL_dff1:inst9|                                                                                   ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|CL_dff1:inst9                                                                                                                                                                                                                                                                                  ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|CL_dff1:inst9|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                          ; work         ;
;    |GLINK_fifo:inst10|                                                                               ; 15 (0)              ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst10                                                                                                                                                                                                                                                                              ;              ;
;       |dcfifo:dcfifo_component|                                                                      ; 15 (0)              ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst10|dcfifo:dcfifo_component                                                                                                                                                                                                                                                      ;              ;
;          |dcfifo_f7i1:auto_generated|                                                                ; 15 (2)              ; 15 (2)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated                                                                                                                                                                                                                           ;              ;
;             |a_graycounter_22c:wrptr_gp|                                                             ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp                                                                                                                                                                                                ;              ;
;             |a_graycounter_e96:rdptr_g1p|                                                            ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_e96:rdptr_g1p                                                                                                                                                                                               ;              ;
;             |altsyncram_3ou:fifo_ram|                                                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram                                                                                                                                                                                                   ;              ;
;             |dffpipe_c2e:rdaclr|                                                                     ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                        ;              ;
;    |GLINK_fifo:inst177|                                                                              ; 15 (0)              ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst177                                                                                                                                                                                                                                                                             ;              ;
;       |dcfifo:dcfifo_component|                                                                      ; 15 (0)              ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst177|dcfifo:dcfifo_component                                                                                                                                                                                                                                                     ;              ;
;          |dcfifo_f7i1:auto_generated|                                                                ; 15 (2)              ; 15 (2)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated                                                                                                                                                                                                                          ;              ;
;             |a_graycounter_22c:wrptr_gp|                                                             ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp                                                                                                                                                                                               ;              ;
;             |a_graycounter_e96:rdptr_g1p|                                                            ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_e96:rdptr_g1p                                                                                                                                                                                              ;              ;
;             |altsyncram_3ou:fifo_ram|                                                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram                                                                                                                                                                                                  ;              ;
;             |dffpipe_c2e:rdaclr|                                                                     ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                       ;              ;
;    |GLINK_fifo:inst178|                                                                              ; 15 (0)              ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst178                                                                                                                                                                                                                                                                             ; work         ;
;       |dcfifo:dcfifo_component|                                                                      ; 15 (0)              ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst178|dcfifo:dcfifo_component                                                                                                                                                                                                                                                     ; work         ;
;          |dcfifo_f7i1:auto_generated|                                                                ; 15 (2)              ; 15 (2)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated                                                                                                                                                                                                                          ; work         ;
;             |a_graycounter_22c:wrptr_gp|                                                             ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp                                                                                                                                                                                               ; work         ;
;             |a_graycounter_e96:rdptr_g1p|                                                            ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_e96:rdptr_g1p                                                                                                                                                                                              ; work         ;
;             |altsyncram_3ou:fifo_ram|                                                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram                                                                                                                                                                                                  ; work         ;
;             |dffpipe_c2e:rdaclr|                                                                     ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                       ; work         ;
;    |GLINK_fifo:inst98|                                                                               ; 15 (0)              ; 14 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst98                                                                                                                                                                                                                                                                              ; work         ;
;       |dcfifo:dcfifo_component|                                                                      ; 15 (0)              ; 14 (0)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst98|dcfifo:dcfifo_component                                                                                                                                                                                                                                                      ; work         ;
;          |dcfifo_f7i1:auto_generated|                                                                ; 15 (2)              ; 14 (2)      ; 13 (0)                    ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 13 (0)                        ; |sigma_delta|GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated                                                                                                                                                                                                                           ; work         ;
;             |a_graycounter_22c:wrptr_gp|                                                             ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp                                                                                                                                                                                                ; work         ;
;             |a_graycounter_e96:rdptr_g1p|                                                            ; 6 (6)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_e96:rdptr_g1p                                                                                                                                                                                               ; work         ;
;             |altsyncram_3ou:fifo_ram|                                                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256               ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram                                                                                                                                                                                                   ; work         ;
;             |dffpipe_c2e:rdaclr|                                                                     ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                        ; work         ;
;    |L1A_Discriminator:inst488|                                                                       ; 7 (7)               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 7 (7)                         ; |sigma_delta|L1A_Discriminator:inst488                                                                                                                                                                                                                                                                      ;              ;
;    |LVDS_RX_Debug:inst160|                                                                           ; 93 (93)             ; 60 (60)     ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (49)                        ; 8 (8)              ; 44 (44)                       ; |sigma_delta|LVDS_RX_Debug:inst160                                                                                                                                                                                                                                                                          ; work         ;
;    |LVDS_RX_Debug:inst161|                                                                           ; 93 (93)             ; 54 (54)     ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)                        ; 6 (6)              ; 46 (46)                       ; |sigma_delta|LVDS_RX_Debug:inst161                                                                                                                                                                                                                                                                          ; work         ;
;    |LVDS_RX_Debug:inst162|                                                                           ; 93 (93)             ; 56 (56)     ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)                        ; 11 (11)            ; 41 (41)                       ; |sigma_delta|LVDS_RX_Debug:inst162                                                                                                                                                                                                                                                                          ; work         ;
;    |LVDS_RX_Debug:inst91|                                                                            ; 93 (93)             ; 60 (60)     ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)                        ; 12 (12)            ; 41 (41)                       ; |sigma_delta|LVDS_RX_Debug:inst91                                                                                                                                                                                                                                                                           ; work         ;
;    |OL_Controller:inst188|                                                                           ; 64 (64)             ; 73 (73)     ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)                        ; 26 (26)            ; 45 (45)                       ; |sigma_delta|OL_Controller:inst188                                                                                                                                                                                                                                                                          ; work         ;
;    |OL_Controller:inst212|                                                                           ; 132 (132)           ; 113 (113)   ; 86 (86)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 61 (61)                        ; 29 (29)            ; 71 (71)                       ; |sigma_delta|OL_Controller:inst212                                                                                                                                                                                                                                                                          ; work         ;
;    |OL_Controller:inst216|                                                                           ; 64 (64)             ; 74 (74)     ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)                        ; 30 (30)            ; 40 (40)                       ; |sigma_delta|OL_Controller:inst216                                                                                                                                                                                                                                                                          ; work         ;
;    |OL_Controller:inst218|                                                                           ; 64 (64)             ; 72 (72)     ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)                        ; 29 (29)            ; 41 (41)                       ; |sigma_delta|OL_Controller:inst218                                                                                                                                                                                                                                                                          ;              ;
;    |PLL_TEST:inst21|                                                                                 ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|PLL_TEST:inst21                                                                                                                                                                                                                                                                                ; work         ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|PLL_TEST:inst21|altpll:altpll_component                                                                                                                                                                                                                                                        ; work         ;
;    |PLL_TEST:inst5|                                                                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|PLL_TEST:inst5                                                                                                                                                                                                                                                                                 ; work         ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|PLL_TEST:inst5|altpll:altpll_component                                                                                                                                                                                                                                                         ; work         ;
;    |PLL_VME:inst22|                                                                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|PLL_VME:inst22                                                                                                                                                                                                                                                                                 ;              ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|PLL_VME:inst22|altpll:altpll_component                                                                                                                                                                                                                                                         ;              ;
;    |VME_thing:inst69|                                                                                ; 0 (0)               ; 2307 (0)    ; 3182 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2611 (0)           ; 571 (0)                       ; |sigma_delta|VME_thing:inst69                                                                                                                                                                                                                                                                               ;              ;
;       |dff32:inst100|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (0)             ; 8 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst100                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 8 (8)                         ; |sigma_delta|VME_thing:inst69|dff32:inst100|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst101|                                                                                ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst101                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst101|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst102|                                                                                ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (0)             ; 13 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst102                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (19)            ; 13 (13)                       ; |sigma_delta|VME_thing:inst69|dff32:inst102|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst103|                                                                                ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 26 (0)             ; 6 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst103                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 26 (26)            ; 6 (6)                         ; |sigma_delta|VME_thing:inst69|dff32:inst103|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst104|                                                                                ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (0)             ; 11 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst104                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 11 (11)                       ; |sigma_delta|VME_thing:inst69|dff32:inst104|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst105|                                                                                ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (0)             ; 4 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst105                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (28)            ; 4 (4)                         ; |sigma_delta|VME_thing:inst69|dff32:inst105|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst106|                                                                                ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (0)             ; 13 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst106                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (19)            ; 13 (13)                       ; |sigma_delta|VME_thing:inst69|dff32:inst106|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst109|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst109                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst109|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst10|                                                                                 ; 0 (0)               ; 24 (0)      ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (0)             ; 4 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst10                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 24 (24)     ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 4 (4)                         ; |sigma_delta|VME_thing:inst69|dff32:inst10|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst110|                                                                                ; 0 (0)               ; 26 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (0)             ; 11 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst110                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 11 (11)                       ; |sigma_delta|VME_thing:inst69|dff32:inst110|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst111|                                                                                ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst111                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst111|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst112|                                                                                ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (0)             ; 20 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst112                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 20 (20)                       ; |sigma_delta|VME_thing:inst69|dff32:inst112|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst113|                                                                                ; 0 (0)               ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst113                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst113|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst114|                                                                                ; 0 (0)               ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 8 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst114                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 8 (8)                         ; |sigma_delta|VME_thing:inst69|dff32:inst114|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst115|                                                                                ; 0 (0)               ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst115                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 12 (12)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst115|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst116|                                                                                ; 0 (0)               ; 10 (0)      ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 5 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst116                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 10 (10)     ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 5 (5)                         ; |sigma_delta|VME_thing:inst69|dff32:inst116|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst117|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst117                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst117|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst118|                                                                                ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst118                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst118|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst119|                                                                                ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst119                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst119|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst11|                                                                                 ; 0 (0)               ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst11                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst11|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst120|                                                                                ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (0)             ; 9 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst120                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 9 (9)                         ; |sigma_delta|VME_thing:inst69|dff32:inst120|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst121|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst121                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst121|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst122|                                                                                ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst122                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst122|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst123|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst123                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst123|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst124|                                                                                ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (0)             ; 7 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst124                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (25)            ; 7 (7)                         ; |sigma_delta|VME_thing:inst69|dff32:inst124|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst125|                                                                                ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst125                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst125|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst126|                                                                                ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 27 (0)             ; 5 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst126                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 27 (27)            ; 5 (5)                         ; |sigma_delta|VME_thing:inst69|dff32:inst126|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst127|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst127                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst127|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst128|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst128                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst128|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst129|                                                                                ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst129                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst129|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst12|                                                                                 ; 0 (0)               ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst12                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst12|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst130|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (0)             ; 4 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst130                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (28)            ; 4 (4)                         ; |sigma_delta|VME_thing:inst69|dff32:inst130|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst131|                                                                                ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst131                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst131|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst132|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (0)             ; 7 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst132                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (25)            ; 7 (7)                         ; |sigma_delta|VME_thing:inst69|dff32:inst132|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst133|                                                                                ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst133                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst133|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst134|                                                                                ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst134                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst134|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst135|                                                                                ; 0 (0)               ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst135                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst135|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst136|                                                                                ; 0 (0)               ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst136                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst136|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst137|                                                                                ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst137                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst137|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst138|                                                                                ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 16 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst138                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 16 (16)                       ; |sigma_delta|VME_thing:inst69|dff32:inst138|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst139|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst139                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst139|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst140|                                                                                ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 17 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst140                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 17 (17)                       ; |sigma_delta|VME_thing:inst69|dff32:inst140|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst141|                                                                                ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst141                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst141|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst142|                                                                                ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (0)             ; 13 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst142                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (19)            ; 13 (13)                       ; |sigma_delta|VME_thing:inst69|dff32:inst142|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst143|                                                                                ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst143                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst143|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst144|                                                                                ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (0)             ; 18 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst144                                                                                                                                                                                                                                                                 ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 18 (18)                       ; |sigma_delta|VME_thing:inst69|dff32:inst144|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                         ;              ;
;       |dff32:inst15|                                                                                 ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst15                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst15|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst16|                                                                                 ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst16                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst16|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst17|                                                                                 ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst17                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst17|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst18|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst18                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst18|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst19|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst19                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst19|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst1|                                                                                  ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst1                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst1|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst20|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (0)             ; 4 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst20                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (28)            ; 4 (4)                         ; |sigma_delta|VME_thing:inst69|dff32:inst20|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst21|                                                                                 ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst21                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst21|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst22|                                                                                 ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (0)             ; 8 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst22                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 8 (8)                         ; |sigma_delta|VME_thing:inst69|dff32:inst22|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst23|                                                                                 ; 0 (0)               ; 23 (0)      ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst23                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 23 (23)     ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst23|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst24|                                                                                 ; 0 (0)               ; 23 (0)      ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst24                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 23 (23)     ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst24|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst27|                                                                                 ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst27                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst27|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst2|                                                                                  ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst2                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst2|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst30|                                                                                 ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (0)             ; 15 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst30                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (17)            ; 15 (15)                       ; |sigma_delta|VME_thing:inst69|dff32:inst30|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst33|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst33                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst33|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst36|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (0)             ; 15 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst36                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (17)            ; 15 (15)                       ; |sigma_delta|VME_thing:inst69|dff32:inst36|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst39|                                                                                 ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst39                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst39|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst3|                                                                                  ; 0 (0)               ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst3                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst3|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst42|                                                                                 ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (0)             ; 15 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst42                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (17)            ; 15 (15)                       ; |sigma_delta|VME_thing:inst69|dff32:inst42|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst45|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst45                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst45|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst48|                                                                                 ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 16 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst48                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 16 (16)                       ; |sigma_delta|VME_thing:inst69|dff32:inst48|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst4|                                                                                  ; 0 (0)               ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst4                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst4|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst51|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst51                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst51|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst54|                                                                                 ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 18 (0)             ; 14 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst54                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 18 (18)            ; 14 (14)                       ; |sigma_delta|VME_thing:inst69|dff32:inst54|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst57|                                                                                 ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst57                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst57|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst5|                                                                                  ; 0 (0)               ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst5                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst5|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst66|                                                                                 ; 0 (0)               ; 25 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 16 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst66                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 25 (25)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 16 (16)                       ; |sigma_delta|VME_thing:inst69|dff32:inst66|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst67|                                                                                 ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst67                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst67|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst68|                                                                                 ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (0)             ; 13 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst68                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (19)            ; 13 (13)                       ; |sigma_delta|VME_thing:inst69|dff32:inst68|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst69|                                                                                 ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst69                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst69|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst6|                                                                                  ; 0 (0)               ; 27 (0)      ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (0)             ; 6 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst6                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 6 (6)                         ; |sigma_delta|VME_thing:inst69|dff32:inst6|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst70|                                                                                 ; 0 (0)               ; 25 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (0)             ; 15 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst70                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 25 (25)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (17)            ; 15 (15)                       ; |sigma_delta|VME_thing:inst69|dff32:inst70|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst71|                                                                                 ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst71                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst71|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst72|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (0)             ; 8 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst72                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 24 (24)            ; 8 (8)                         ; |sigma_delta|VME_thing:inst69|dff32:inst72|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst73|                                                                                 ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst73                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst73|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst74|                                                                                 ; 0 (0)               ; 27 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (0)             ; 11 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst74                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 11 (11)                       ; |sigma_delta|VME_thing:inst69|dff32:inst74|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst75|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 27 (0)             ; 5 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst75                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 27 (27)            ; 5 (5)                         ; |sigma_delta|VME_thing:inst69|dff32:inst75|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst76|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (0)             ; 13 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst76                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 19 (19)            ; 13 (13)                       ; |sigma_delta|VME_thing:inst69|dff32:inst76|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst77|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst77                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst77|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst78|                                                                                 ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (0)             ; 11 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst78                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 11 (11)                       ; |sigma_delta|VME_thing:inst69|dff32:inst78|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst79|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst79                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst79|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst7|                                                                                  ; 0 (0)               ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst7                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst7|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst80|                                                                                 ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (0)             ; 10 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst80                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 10 (10)                       ; |sigma_delta|VME_thing:inst69|dff32:inst80|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst81|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst81                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst81|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst82|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (0)             ; 11 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst82                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 21 (21)            ; 11 (11)                       ; |sigma_delta|VME_thing:inst69|dff32:inst82|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst83|                                                                                 ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst83                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst83|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst84|                                                                                 ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (0)             ; 10 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst84                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 10 (10)                       ; |sigma_delta|VME_thing:inst69|dff32:inst84|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst85|                                                                                 ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst85                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff32:inst85|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst86|                                                                                 ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (0)             ; 9 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst86                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 9 (9)                         ; |sigma_delta|VME_thing:inst69|dff32:inst86|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst87|                                                                                 ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst87                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst87|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst88|                                                                                 ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 18 (0)             ; 14 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst88                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 18 (18)            ; 14 (14)                       ; |sigma_delta|VME_thing:inst69|dff32:inst88|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst89|                                                                                 ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst89                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst89|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst8|                                                                                  ; 0 (0)               ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 6 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst8                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 6 (6)                         ; |sigma_delta|VME_thing:inst69|dff32:inst8|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff32:inst90|                                                                                 ; 0 (0)               ; 15 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst90                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 15 (15)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst90|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst91|                                                                                 ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (0)             ; 2 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst91                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 30 (30)            ; 2 (2)                         ; |sigma_delta|VME_thing:inst69|dff32:inst91|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst92|                                                                                 ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (0)             ; 10 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst92                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 10 (10)                       ; |sigma_delta|VME_thing:inst69|dff32:inst92|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst93|                                                                                 ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst93                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|VME_thing:inst69|dff32:inst93|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst94|                                                                                 ; 0 (0)               ; 27 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (0)             ; 18 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst94                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 27 (27)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 18 (18)                       ; |sigma_delta|VME_thing:inst69|dff32:inst94|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst95|                                                                                 ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (0)             ; 4 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst95                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (28)            ; 4 (4)                         ; |sigma_delta|VME_thing:inst69|dff32:inst95|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst96|                                                                                 ; 0 (0)               ; 30 (0)      ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (0)             ; 11 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst96                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 22 (22)            ; 11 (11)                       ; |sigma_delta|VME_thing:inst69|dff32:inst96|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst97|                                                                                 ; 0 (0)               ; 26 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 27 (0)             ; 5 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst97                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 26 (26)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 27 (27)            ; 5 (5)                         ; |sigma_delta|VME_thing:inst69|dff32:inst97|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst98|                                                                                 ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (0)             ; 12 (0)                        ; |sigma_delta|VME_thing:inst69|dff32:inst98                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 20 (20)            ; 12 (12)                       ; |sigma_delta|VME_thing:inst69|dff32:inst98|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst99|                                                                                 ; 0 (0)               ; 30 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (0)             ; 4 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst99                                                                                                                                                                                                                                                                  ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 30 (30)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 28 (28)            ; 4 (4)                         ; |sigma_delta|VME_thing:inst69|dff32:inst99|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                          ;              ;
;       |dff32:inst9|                                                                                  ; 0 (0)               ; 24 (0)      ; 25 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (0)             ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst9                                                                                                                                                                                                                                                                   ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 24 (24)     ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 25 (25)            ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff32:inst9|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                           ;              ;
;       |dff_one:inst25|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst25                                                                                                                                                                                                                                                                ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst25|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                        ;              ;
;       |dff_one:inst26|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst26                                                                                                                                                                                                                                                                ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst26|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                        ;              ;
;       |dff_one:inst28|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst28                                                                                                                                                                                                                                                                ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst28|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                        ;              ;
;       |dff_one:inst29|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst29                                                                                                                                                                                                                                                                ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst29|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                        ;              ;
;       |dff_one:inst40|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst40                                                                                                                                                                                                                                                                ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst40|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                        ;              ;
;       |dff_one:inst41|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst41                                                                                                                                                                                                                                                                ;              ;
;          |lpm_ff:lpm_ff_component|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|VME_thing:inst69|dff_one:inst41|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                        ;              ;
;    |adc_trg_dff0:inst159|                                                                            ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|adc_trg_dff0:inst159                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|adc_trg_dff0:inst159|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                   ; work         ;
;    |adc_trg_dff:inst153|                                                                             ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|adc_trg_dff:inst153                                                                                                                                                                                                                                                                            ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|adc_trg_dff:inst153|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ; work         ;
;    |adc_trg_dff:inst439|                                                                             ; 0 (0)               ; 8 (0)       ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|adc_trg_dff:inst439                                                                                                                                                                                                                                                                            ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 8 (8)       ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|adc_trg_dff:inst439|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ; work         ;
;    |align_trig_dff0:inst224|                                                                         ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|align_trig_dff0:inst224                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|align_trig_dff0:inst224|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                ;              ;
;    |align_trig_dff0:inst277|                                                                         ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|align_trig_dff0:inst277                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|align_trig_dff0:inst277|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                ;              ;
;    |altpll00:inst233|                                                                                ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|altpll00:inst233                                                                                                                                                                                                                                                                               ;              ;
;       |altpll:altpll_component|                                                                      ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|altpll00:inst233|altpll:altpll_component                                                                                                                                                                                                                                                       ;              ;
;    |bus20_dff:inst217|                                                                               ; 0 (0)               ; 12 (0)      ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 5 (0)                         ; |sigma_delta|bus20_dff:inst217                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 12 (12)     ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 5 (5)                         ; |sigma_delta|bus20_dff:inst217|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |bus4_dff:inst361|                                                                                ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |sigma_delta|bus4_dff:inst361                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |sigma_delta|bus4_dff:inst361|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |bypass_dc_err:inst155|                                                                           ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|bypass_dc_err:inst155                                                                                                                                                                                                                                                                          ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|bypass_dc_err:inst155|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                                ; work         ;
;          |mux_nie:auto_generated|                                                                    ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|bypass_dc_err:inst155|lpm_mux:lpm_mux_component|mux_nie:auto_generated                                                                                                                                                                                                                         ; work         ;
;    |bypass_tlk_err:inst44|                                                                           ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|bypass_tlk_err:inst44                                                                                                                                                                                                                                                                          ;              ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|bypass_tlk_err:inst44|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                                ;              ;
;          |mux_nie:auto_generated|                                                                    ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|bypass_tlk_err:inst44|lpm_mux:lpm_mux_component|mux_nie:auto_generated                                                                                                                                                                                                                         ;              ;
;    |clock_trig:inst256|                                                                              ; 57 (57)             ; 40 (40)     ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 0 (0)              ; 22 (22)                       ; |sigma_delta|clock_trig:inst256                                                                                                                                                                                                                                                                             ;              ;
;    |clus_ofc_err:inst294|                                                                            ; 44 (44)             ; 27 (27)     ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 0 (0)              ; 28 (28)                       ; |sigma_delta|clus_ofc_err:inst294                                                                                                                                                                                                                                                                           ;              ;
;    |clus_ofc_err_decoder:inst363|                                                                    ; 6 (6)               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|clus_ofc_err_decoder:inst363                                                                                                                                                                                                                                                                   ;              ;
;    |cycle_measurer:inst512|                                                                          ; 45 (45)             ; 34 (34)     ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 0 (0)              ; 39 (39)                       ; |sigma_delta|cycle_measurer:inst512                                                                                                                                                                                                                                                                         ; work         ;
;    |dc_err_center:inst367|                                                                           ; 8 (8)               ; 6 (6)       ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 7 (7)                         ; |sigma_delta|dc_err_center:inst367                                                                                                                                                                                                                                                                          ; work         ;
;    |delta_dff02:inst194|                                                                             ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|delta_dff02:inst194                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|delta_dff02:inst194|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |delta_dff04:inst221|                                                                             ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|delta_dff04:inst221                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|delta_dff04:inst221|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |delta_dff04:inst229|                                                                             ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|delta_dff04:inst229                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|delta_dff04:inst229|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |delta_factory:inst282|                                                                           ; 185 (185)           ; 131 (131)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (117)                      ; 0 (0)              ; 68 (68)                       ; |sigma_delta|delta_factory:inst282                                                                                                                                                                                                                                                                          ; work         ;
;    |dff16:inst125|                                                                                   ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|dff16:inst125                                                                                                                                                                                                                                                                                  ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|dff16:inst125|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                          ; work         ;
;    |dff16:inst504|                                                                                   ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|dff16:inst504                                                                                                                                                                                                                                                                                  ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|dff16:inst504|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                          ; work         ;
;    |dff_one:inst14|                                                                                  ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|dff_one:inst14                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|dff_one:inst14|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                         ;              ;
;    |dff_one:inst15|                                                                                  ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|dff_one:inst15                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|dff_one:inst15|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                         ;              ;
;    |dff_one:inst16|                                                                                  ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|dff_one:inst16                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|dff_one:inst16|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                         ;              ;
;    |dff_one:inst17|                                                                                  ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|dff_one:inst17                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|dff_one:inst17|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                         ;              ;
;    |et_dff:inst251|                                                                                  ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|et_dff:inst251                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|et_dff:inst251|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                         ;              ;
;    |et_dff:inst252|                                                                                  ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|et_dff:inst252                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|et_dff:inst252|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                         ;              ;
;    |et_dff:inst459|                                                                                  ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|et_dff:inst459                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|et_dff:inst459|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                         ;              ;
;    |et_err:inst307|                                                                                  ; 639 (639)           ; 373 (373)   ; 487 (487)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 152 (152)                      ; 0 (0)              ; 487 (487)                     ; |sigma_delta|et_err:inst307                                                                                                                                                                                                                                                                                 ;              ;
;    |et_err:inst467|                                                                                  ; 639 (639)           ; 355 (355)   ; 487 (487)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 152 (152)                      ; 0 (0)              ; 487 (487)                     ; |sigma_delta|et_err:inst467                                                                                                                                                                                                                                                                                 ;              ;
;    |et_err_decoder:inst329|                                                                          ; 122 (122)           ; 122 (122)   ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 118 (118)                     ; |sigma_delta|et_err_decoder:inst329                                                                                                                                                                                                                                                                         ;              ;
;    |et_err_decoder:inst362|                                                                          ; 122 (122)           ; 121 (121)   ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 118 (118)                     ; |sigma_delta|et_err_decoder:inst362                                                                                                                                                                                                                                                                         ;              ;
;    |et_ofc_err:inst56|                                                                               ; 102 (102)           ; 56 (56)     ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)                        ; 0 (0)              ; 55 (55)                       ; |sigma_delta|et_ofc_err:inst56                                                                                                                                                                                                                                                                              ;              ;
;    |et_ofc_err_decoder:inst350|                                                                      ; 13 (13)             ; 13 (13)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 13 (13)                       ; |sigma_delta|et_ofc_err_decoder:inst350                                                                                                                                                                                                                                                                     ;              ;
;    |et_peak_sensing:inst71|                                                                          ; 24 (24)             ; 36 (36)     ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 33 (33)            ; 20 (20)                       ; |sigma_delta|et_peak_sensing:inst71                                                                                                                                                                                                                                                                         ; work         ;
;    |exdata_cnt:inst454|                                                                              ; 43 (43)             ; 31 (31)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 32 (32)                       ; |sigma_delta|exdata_cnt:inst454                                                                                                                                                                                                                                                                             ; work         ;
;    |exdata_cnt:inst455|                                                                              ; 43 (43)             ; 30 (30)     ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 32 (32)                       ; |sigma_delta|exdata_cnt:inst455                                                                                                                                                                                                                                                                             ; work         ;
;    |ext_dff00:inst108|                                                                               ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |sigma_delta|ext_dff00:inst108                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|ext_dff00:inst108|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_dff00:inst442|                                                                               ; 0 (0)               ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (0)              ; 0 (0)                         ; |sigma_delta|ext_dff00:inst442                                                                                                                                                                                                                                                                              ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 2 (2)              ; 0 (0)                         ; |sigma_delta|ext_dff00:inst442|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ; work         ;
;    |ext_dff02:inst246|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|ext_dff02:inst246                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|ext_dff02:inst246|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_dff02:inst247|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|ext_dff02:inst247                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|ext_dff02:inst247|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_dff02:inst248|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|ext_dff02:inst248                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|ext_dff02:inst248|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_dff02:inst249|                                                                               ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|ext_dff02:inst249                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|ext_dff02:inst249|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_dff03:inst137|                                                                               ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |sigma_delta|ext_dff03:inst137                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|ext_dff03:inst137|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_dff04:inst205|                                                                               ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 1 (0)                         ; |sigma_delta|ext_dff04:inst205                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |sigma_delta|ext_dff04:inst205|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_dff04:inst214|                                                                               ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |sigma_delta|ext_dff04:inst214                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|ext_dff04:inst214|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |ext_trig_in_switch:inst109|                                                                      ; 4 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |sigma_delta|ext_trig_in_switch:inst109                                                                                                                                                                                                                                                                     ;              ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 4 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (0)                         ; |sigma_delta|ext_trig_in_switch:inst109|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                           ;              ;
;          |mux_tie:auto_generated|                                                                    ; 4 (4)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 4 (4)                         ; |sigma_delta|ext_trig_in_switch:inst109|lpm_mux:lpm_mux_component|mux_tie:auto_generated                                                                                                                                                                                                                    ;              ;
;    |fiber_input_switch:inst323|                                                                      ; 16 (0)              ; 15 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|fiber_input_switch:inst323                                                                                                                                                                                                                                                                     ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 16 (0)              ; 15 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|fiber_input_switch:inst323|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                           ; work         ;
;          |mux_dke:auto_generated|                                                                    ; 16 (16)             ; 15 (15)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |sigma_delta|fiber_input_switch:inst323|lpm_mux:lpm_mux_component|mux_dke:auto_generated                                                                                                                                                                                                                    ; work         ;
;    |fiber_input_switch:inst45|                                                                       ; 16 (0)              ; 14 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|fiber_input_switch:inst45                                                                                                                                                                                                                                                                      ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 16 (0)              ; 14 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|fiber_input_switch:inst45|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                            ; work         ;
;          |mux_dke:auto_generated|                                                                    ; 16 (16)             ; 14 (14)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |sigma_delta|fiber_input_switch:inst45|lpm_mux:lpm_mux_component|mux_dke:auto_generated                                                                                                                                                                                                                     ; work         ;
;    |fiber_input_switch:inst48|                                                                       ; 16 (0)              ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|fiber_input_switch:inst48                                                                                                                                                                                                                                                                      ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 16 (0)              ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|fiber_input_switch:inst48|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                            ; work         ;
;          |mux_dke:auto_generated|                                                                    ; 16 (16)             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |sigma_delta|fiber_input_switch:inst48|lpm_mux:lpm_mux_component|mux_dke:auto_generated                                                                                                                                                                                                                     ; work         ;
;    |int_dff02:inst120|                                                                               ; 0 (0)               ; 8 (0)       ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 5 (0)                         ; |sigma_delta|int_dff02:inst120                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 8 (8)       ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 5 (5)                         ; |sigma_delta|int_dff02:inst120|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |line_dff:inst276|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst276                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst276|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst280|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst280                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst280|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst293|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst293                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst293|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst296|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst296                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst296|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst297|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst297                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst297|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst299|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst299                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst299|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst300|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst300                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst300|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst301|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst301                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst301|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst302|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst302                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst302|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst303|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst303                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst303|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst304|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst304                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst304|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst305|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst305                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst305|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst306|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst306                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst306|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst308|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst308                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst308|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst309|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst309                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst309|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst310|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst310                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst310|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst311|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst311                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst311|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst312|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst312                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst312|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst327|                                                                                ; 0 (0)               ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst327                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|line_dff:inst327|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst330|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst330                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst330|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst331|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst331                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst331|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst351|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst351                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst351|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst352|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst352                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst352|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst353|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst353                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst353|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst354|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst354                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst354|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst355|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst355                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst355|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst358|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst358                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst358|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst364|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst364                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst364|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst365|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst365                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst365|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst366|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst366                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst366|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst368|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst368                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst368|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst369|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst369                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst369|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst370|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst370                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst370|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst371|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst371                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst371|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst372|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst372                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst372|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst373|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst373                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst373|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst374|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst374                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst374|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst375|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst375                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst375|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst407|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst407                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst407|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst413|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst413                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst413|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst421|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst421                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst421|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst423|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst423                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst423|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst424|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst424                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst424|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst426|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst426                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst426|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst427|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst427                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst427|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst429|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst429                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst429|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst430|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst430                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst430|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst432|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst432                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst432|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst434|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst434                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst434|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst435|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst435                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst435|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst436|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst436                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst436|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst437|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst437                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst437|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst441|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst441                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst441|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst444|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst444                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst444|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst445|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst445                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst445|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst447|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst447                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst447|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst457|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst457                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst457|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst466|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst466                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst466|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst469|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst469                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst469|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst470|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst470                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst470|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst471|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst471                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst471|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst492|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst492                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst492|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst497|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst497                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst497|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst498|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst498                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst498|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst499|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst499                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst499|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |line_dff:inst500|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|line_dff:inst500                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|line_dff:inst500|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst502|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst502                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst502|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |line_dff:inst503|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|line_dff:inst503                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|line_dff:inst503|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |live_delay:inst494|                                                                              ; 62 (62)             ; 40 (40)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 29 (29)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|live_delay:inst494                                                                                                                                                                                                                                                                             ; work         ;
;    |live_generator:inst496|                                                                          ; 44 (44)             ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 1 (1)              ; 35 (35)                       ; |sigma_delta|live_generator:inst496                                                                                                                                                                                                                                                                         ;              ;
;    |live_mux:inst495|                                                                                ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|live_mux:inst495                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|live_mux:inst495|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                                     ; work         ;
;          |mux_nie:auto_generated|                                                                    ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|live_mux:inst495|lpm_mux:lpm_mux_component|mux_nie:auto_generated                                                                                                                                                                                                                              ; work         ;
;    |lpm_counter100:inst38|                                                                           ; 24 (0)              ; 12 (0)      ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 24 (0)                        ; |sigma_delta|lpm_counter100:inst38                                                                                                                                                                                                                                                                          ; work         ;
;       |lpm_counter:lpm_counter_component|                                                            ; 24 (0)              ; 12 (0)      ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 24 (0)                        ; |sigma_delta|lpm_counter100:inst38|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                        ; work         ;
;          |cntr_inh:auto_generated|                                                                   ; 24 (24)             ; 12 (12)     ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 24 (24)                       ; |sigma_delta|lpm_counter100:inst38|lpm_counter:lpm_counter_component|cntr_inh:auto_generated                                                                                                                                                                                                                ; work         ;
;    |lpm_dff12:inst261|                                                                               ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|lpm_dff12:inst261                                                                                                                                                                                                                                                                              ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|lpm_dff12:inst261|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ; work         ;
;    |lpm_dff12:inst266|                                                                               ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|lpm_dff12:inst266                                                                                                                                                                                                                                                                              ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|lpm_dff12:inst266|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ; work         ;
;    |lpm_dff12:inst273|                                                                               ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|lpm_dff12:inst273                                                                                                                                                                                                                                                                              ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|lpm_dff12:inst273|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ; work         ;
;    |lpm_dff12:inst274|                                                                               ; 1 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|lpm_dff12:inst274                                                                                                                                                                                                                                                                              ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 1 (1)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|lpm_dff12:inst274|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ; work         ;
;    |lv1_delay:inst456|                                                                               ; 28 (28)             ; 16 (16)     ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 0 (0)              ; 22 (22)                       ; |sigma_delta|lv1_delay:inst456                                                                                                                                                                                                                                                                              ; work         ;
;    |lv1a_dff:inst250|                                                                                ; 0 (0)               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_dff:inst250                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |sigma_delta|lv1a_dff:inst250|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |lv1a_dff:inst272|                                                                                ; 0 (0)               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (0)              ; 1 (0)                         ; |sigma_delta|lv1a_dff:inst272                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 7 (7)              ; 1 (1)                         ; |sigma_delta|lv1a_dff:inst272|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |lv1a_dff:inst462|                                                                                ; 0 (0)               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 2 (0)                         ; |sigma_delta|lv1a_dff:inst462                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 2 (2)                         ; |sigma_delta|lv1a_dff:inst462|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |lv1a_dff:inst463|                                                                                ; 0 (0)               ; 7 (0)       ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_dff:inst463                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 7 (7)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |sigma_delta|lv1a_dff:inst463|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |lv1a_pipeline:inst116|                                                                           ; 4226 (4226)         ; 2729 (2729) ; 1617 (1617)               ; 0 (0)         ; 99328             ; 0     ; 25   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2959 (2959)                    ; 362 (362)          ; 1267 (1267)                   ; |sigma_delta|lv1a_pipeline:inst116                                                                                                                                                                                                                                                                          ;              ;
;       |nclus_mem:_nclusmem|                                                                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|nclus_mem:_nclusmem                                                                                                                                                                                                                                                      ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|nclus_mem:_nclusmem|altsyncram:altsyncram_component                                                                                                                                                                                                                      ;              ;
;             |altsyncram_adr1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|nclus_mem:_nclusmem|altsyncram:altsyncram_component|altsyncram_adr1:auto_generated                                                                                                                                                                                       ;              ;
;       |raw_mem_pipe:_etmem|                                                                          ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 15   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|raw_mem_pipe:_etmem                                                                                                                                                                                                                                                      ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 15   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|raw_mem_pipe:_etmem|altsyncram:altsyncram_component                                                                                                                                                                                                                      ;              ;
;             |altsyncram_ggr1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384             ; 0     ; 15   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|raw_mem_pipe:_etmem|altsyncram:altsyncram_component|altsyncram_ggr1:auto_generated                                                                                                                                                                                       ;              ;
;       |raw_mem_pipe:_trigmem|                                                                        ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13312             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|raw_mem_pipe:_trigmem                                                                                                                                                                                                                                                    ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13312             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|raw_mem_pipe:_trigmem|altsyncram:altsyncram_component                                                                                                                                                                                                                    ;              ;
;             |altsyncram_ggr1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13312             ; 0     ; 3    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|raw_mem_pipe:_trigmem|altsyncram:altsyncram_component|altsyncram_ggr1:auto_generated                                                                                                                                                                                     ;              ;
;       |time_mem:_timemem|                                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|time_mem:_timemem                                                                                                                                                                                                                                                        ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|time_mem:_timemem|altsyncram:altsyncram_component                                                                                                                                                                                                                        ;              ;
;             |altsyncram_cgr1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 5    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|time_mem:_timemem|altsyncram:altsyncram_component|altsyncram_cgr1:auto_generated                                                                                                                                                                                         ;              ;
;       |time_mem:_vetomem|                                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|time_mem:_vetomem                                                                                                                                                                                                                                                        ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|time_mem:_vetomem|altsyncram:altsyncram_component                                                                                                                                                                                                                        ;              ;
;             |altsyncram_cgr1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768             ; 0     ; 1    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|lv1a_pipeline:inst116|time_mem:_vetomem|altsyncram:altsyncram_component|altsyncram_cgr1:auto_generated                                                                                                                                                                                         ;              ;
;    |lv1b_dff00:inst113|                                                                              ; 0 (0)               ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (0)                         ; |sigma_delta|lv1b_dff00:inst113                                                                                                                                                                                                                                                                             ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 8 (8)                         ; |sigma_delta|lv1b_dff00:inst113|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ;              ;
;    |lv1b_dff00:inst203|                                                                              ; 0 (0)               ; 7 (0)       ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 0 (0)                         ; |sigma_delta|lv1b_dff00:inst203                                                                                                                                                                                                                                                                             ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 7 (7)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 0 (0)                         ; |sigma_delta|lv1b_dff00:inst203|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ; work         ;
;    |lv1b_dff:inst121|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|lv1b_dff:inst121                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|lv1b_dff:inst121|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |lv1b_dff:inst259|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|lv1b_dff:inst259                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|lv1b_dff:inst259|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |lv1b_dff:inst42|                                                                                 ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|lv1b_dff:inst42                                                                                                                                                                                                                                                                                ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|lv1b_dff:inst42|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                        ;              ;
;    |lv1b_pipeline:inst269|                                                                           ; 1049 (1049)         ; 867 (867)   ; 396 (396)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 645 (645)                      ; 37 (37)            ; 404 (404)                     ; |sigma_delta|lv1b_pipeline:inst269                                                                                                                                                                                                                                                                          ;              ;
;    |nclus_dff02:inst122|                                                                             ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |sigma_delta|nclus_dff02:inst122                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|nclus_dff02:inst122|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |nclus_dff04:inst257|                                                                             ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (0)              ; 1 (0)                         ; |sigma_delta|nclus_dff04:inst257                                                                                                                                                                                                                                                                            ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 1 (1)                         ; |sigma_delta|nclus_dff04:inst257|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ; work         ;
;    |nclus_dff04:inst262|                                                                             ; 0 (0)               ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 0 (0)                         ; |sigma_delta|nclus_dff04:inst262                                                                                                                                                                                                                                                                            ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|nclus_dff04:inst262|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ; work         ;
;    |nclus_dff:inst112|                                                                               ; 0 (0)               ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 7 (0)                         ; |sigma_delta|nclus_dff:inst112                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 7 (7)                         ; |sigma_delta|nclus_dff:inst112|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |nclus_in_switch:inst73|                                                                          ; 15 (0)              ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (0)                        ; |sigma_delta|nclus_in_switch:inst73                                                                                                                                                                                                                                                                         ;              ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 15 (0)              ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (0)                        ; |sigma_delta|nclus_in_switch:inst73|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                               ;              ;
;          |mux_dke:auto_generated|                                                                    ; 15 (15)             ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 15 (15)                       ; |sigma_delta|nclus_in_switch:inst73|lpm_mux:lpm_mux_component|mux_dke:auto_generated                                                                                                                                                                                                                        ;              ;
;    |nclus_simulator:inst72|                                                                          ; 186 (186)           ; 174 (174)   ; 148 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 162 (162)                      ; 126 (126)          ; 24 (24)                       ; |sigma_delta|nclus_simulator:inst72                                                                                                                                                                                                                                                                         ;              ;
;    |ofc_err_dff:inst356|                                                                             ; 0 (0)               ; 10 (0)      ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (0)             ; 4 (0)                         ; |sigma_delta|ofc_err_dff:inst356                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 10 (10)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 4 (4)                         ; |sigma_delta|ofc_err_dff:inst356|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |ofc_err_dff:inst360|                                                                             ; 0 (0)               ; 10 (0)      ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (0)             ; 4 (0)                         ; |sigma_delta|ofc_err_dff:inst360                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 10 (10)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 14 (14)            ; 4 (4)                         ; |sigma_delta|ofc_err_dff:inst360|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |out_et_dff:inst318|                                                                              ; 0 (0)               ; 16 (0)      ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 1 (0)                         ; |sigma_delta|out_et_dff:inst318                                                                                                                                                                                                                                                                             ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 1 (1)                         ; |sigma_delta|out_et_dff:inst318|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ;              ;
;    |out_et_dff:inst63|                                                                               ; 0 (0)               ; 14 (0)      ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (0)             ; 0 (0)                         ; |sigma_delta|out_et_dff:inst63                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 14 (14)     ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (17)            ; 0 (0)                         ; |sigma_delta|out_et_dff:inst63|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |out_veto_dff:inst317|                                                                            ; 0 (0)               ; 31 (0)      ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (0)             ; 14 (0)                        ; |sigma_delta|out_veto_dff:inst317                                                                                                                                                                                                                                                                           ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 31 (31)     ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 14 (14)                       ; |sigma_delta|out_veto_dff:inst317|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                   ;              ;
;    |out_veto_dff:inst53|                                                                             ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|out_veto_dff:inst53                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|out_veto_dff:inst53|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |pipe_input:inst102|                                                                              ; 340 (340)           ; 250 (250)   ; 256 (256)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 148 (148)                      ; 65 (65)            ; 192 (192)                     ; |sigma_delta|pipe_input:inst102                                                                                                                                                                                                                                                                             ;              ;
;    |pipe_input:inst103|                                                                              ; 340 (340)           ; 238 (238)   ; 256 (256)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 137 (137)                      ; 54 (54)            ; 203 (203)                     ; |sigma_delta|pipe_input:inst103                                                                                                                                                                                                                                                                             ;              ;
;    |pipe_input:inst106|                                                                              ; 340 (340)           ; 238 (238)   ; 256 (256)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 139 (139)                      ; 55 (55)            ; 201 (201)                     ; |sigma_delta|pipe_input:inst106                                                                                                                                                                                                                                                                             ;              ;
;    |pipe_input:inst96|                                                                               ; 340 (340)           ; 252 (252)   ; 256 (256)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 133 (133)                      ; 50 (50)            ; 207 (207)                     ; |sigma_delta|pipe_input:inst96                                                                                                                                                                                                                                                                              ;              ;
;    |raw_dff02:inst197|                                                                               ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (0)             ; 1 (0)                         ; |sigma_delta|raw_dff02:inst197                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 15 (15)            ; 1 (1)                         ; |sigma_delta|raw_dff02:inst197|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |raw_dff04:inst215|                                                                               ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (0)             ; 0 (0)                         ; |sigma_delta|raw_dff04:inst215                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 16 (16)            ; 0 (0)                         ; |sigma_delta|raw_dff04:inst215|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |raw_dff04:inst220|                                                                               ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (0)              ; 10 (0)                        ; |sigma_delta|raw_dff04:inst220                                                                                                                                                                                                                                                                              ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 6 (6)              ; 10 (10)                       ; |sigma_delta|raw_dff04:inst220|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                      ;              ;
;    |raw_err_dff:inst332|                                                                             ; 0 (0)               ; 128 (0)     ; 232 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (0)            ; 57 (0)                        ; |sigma_delta|raw_err_dff:inst332                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 128 (128)   ; 232 (232)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (175)          ; 57 (57)                       ; |sigma_delta|raw_err_dff:inst332|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |raw_err_dff:inst349|                                                                             ; 0 (0)               ; 132 (0)     ; 232 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (0)            ; 57 (0)                        ; |sigma_delta|raw_err_dff:inst349                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 132 (132)   ; 232 (232)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (175)          ; 57 (57)                       ; |sigma_delta|raw_err_dff:inst349|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |raw_err_dff:inst359|                                                                             ; 0 (0)               ; 131 (0)     ; 232 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (0)            ; 57 (0)                        ; |sigma_delta|raw_err_dff:inst359                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 131 (131)   ; 232 (232)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (175)          ; 57 (57)                       ; |sigma_delta|raw_err_dff:inst359|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |raw_err_dff:inst468|                                                                             ; 0 (0)               ; 126 (0)     ; 232 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (0)            ; 57 (0)                        ; |sigma_delta|raw_err_dff:inst468                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 126 (126)   ; 232 (232)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 175 (175)          ; 57 (57)                       ; |sigma_delta|raw_err_dff:inst468|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                    ;              ;
;    |raw_generator:inst107|                                                                           ; 108 (108)           ; 75 (75)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 76 (76)                        ; 2 (2)              ; 32 (32)                       ; |sigma_delta|raw_generator:inst107                                                                                                                                                                                                                                                                          ; work         ;
;    |raw_generator:inst80|                                                                            ; 106 (106)           ; 73 (73)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (74)                        ; 2 (2)              ; 32 (32)                       ; |sigma_delta|raw_generator:inst80                                                                                                                                                                                                                                                                           ; work         ;
;    |raw_sim_mem:inst33|                                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst33                                                                                                                                                                                                                                                                             ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst33|altsyncram:altsyncram_component                                                                                                                                                                                                                                             ; work         ;
;          |altsyncram_tgn1:auto_generated|                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst33|altsyncram:altsyncram_component|altsyncram_tgn1:auto_generated                                                                                                                                                                                                              ; work         ;
;    |raw_sim_mem:inst86|                                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 61440             ; 0     ; 15   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst86                                                                                                                                                                                                                                                                             ;              ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 61440             ; 0     ; 15   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst86|altsyncram:altsyncram_component                                                                                                                                                                                                                                             ;              ;
;          |altsyncram_tgn1:auto_generated|                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 61440             ; 0     ; 15   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst86|altsyncram:altsyncram_component|altsyncram_tgn1:auto_generated                                                                                                                                                                                                              ;              ;
;    |raw_sim_mem:inst8|                                                                               ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst8                                                                                                                                                                                                                                                                              ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst8|altsyncram:altsyncram_component                                                                                                                                                                                                                                              ; work         ;
;          |altsyncram_tgn1:auto_generated|                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536             ; 0     ; 16   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|raw_sim_mem:inst8|altsyncram:altsyncram_component|altsyncram_tgn1:auto_generated                                                                                                                                                                                                               ; work         ;
;    |rawmem:inst419|                                                                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst419                                                                                                                                                                                                                                                                                 ;              ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst419|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ;              ;
;          |altsyncram_85p1:auto_generated|                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst419|altsyncram:altsyncram_component|altsyncram_85p1:auto_generated                                                                                                                                                                                                                  ;              ;
;    |rawmem:inst420|                                                                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst420                                                                                                                                                                                                                                                                                 ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst420|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;          |altsyncram_85p1:auto_generated|                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst420|altsyncram:altsyncram_component|altsyncram_85p1:auto_generated                                                                                                                                                                                                                  ; work         ;
;    |rawmem:inst493|                                                                                  ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst493                                                                                                                                                                                                                                                                                 ; work         ;
;       |altsyncram:altsyncram_component|                                                              ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst493|altsyncram:altsyncram_component                                                                                                                                                                                                                                                 ; work         ;
;          |altsyncram_85p1:auto_generated|                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144            ; 0     ; 64   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|rawmem:inst493|altsyncram:altsyncram_component|altsyncram_85p1:auto_generated                                                                                                                                                                                                                  ; work         ;
;    |redge_filter:inst422|                                                                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|redge_filter:inst422                                                                                                                                                                                                                                                                           ;              ;
;    |redge_filter:inst425|                                                                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|redge_filter:inst425                                                                                                                                                                                                                                                                           ;              ;
;    |redge_filter:inst428|                                                                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|redge_filter:inst428                                                                                                                                                                                                                                                                           ;              ;
;    |redge_filter:inst431|                                                                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|redge_filter:inst431                                                                                                                                                                                                                                                                           ;              ;
;    |redge_filter:inst443|                                                                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|redge_filter:inst443                                                                                                                                                                                                                                                                           ; work         ;
;    |redge_filter:inst446|                                                                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|redge_filter:inst446                                                                                                                                                                                                                                                                           ; work         ;
;    |restrict_ntrig:inst89|                                                                           ; 18 (18)             ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 5 (5)              ; 11 (11)                       ; |sigma_delta|restrict_ntrig:inst89                                                                                                                                                                                                                                                                          ; work         ;
;    |rraw1:inst412|                                                                                   ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|rraw1:inst412                                                                                                                                                                                                                                                                                  ; work         ;
;       |lpm_compare:lpm_compare_component|                                                            ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|rraw1:inst412|lpm_compare:lpm_compare_component                                                                                                                                                                                                                                                ; work         ;
;          |cmpr_e6l:auto_generated|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|rraw1:inst412|lpm_compare:lpm_compare_component|cmpr_e6l:auto_generated                                                                                                                                                                                                                        ; work         ;
;    |rraw2:inst195|                                                                                   ; 3 (0)               ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|rraw2:inst195                                                                                                                                                                                                                                                                                  ; work         ;
;       |lpm_compare:lpm_compare_component|                                                            ; 3 (0)               ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|rraw2:inst195|lpm_compare:lpm_compare_component                                                                                                                                                                                                                                                ; work         ;
;          |cmpr_e6l:auto_generated|                                                                   ; 3 (3)               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|rraw2:inst195|lpm_compare:lpm_compare_component|cmpr_e6l:auto_generated                                                                                                                                                                                                                        ; work         ;
;    |rraw:inst411|                                                                                    ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|rraw:inst411                                                                                                                                                                                                                                                                                   ; work         ;
;       |lpm_compare:lpm_compare_component|                                                            ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|rraw:inst411|lpm_compare:lpm_compare_component                                                                                                                                                                                                                                                 ; work         ;
;          |cmpr_ilk:auto_generated|                                                                   ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|rraw:inst411|lpm_compare:lpm_compare_component|cmpr_ilk:auto_generated                                                                                                                                                                                                                         ; work         ;
;    |rraw_sw:inst415|                                                                                 ; 256 (0)             ; 357 (0)     ; 256 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 255 (0)                        ; 256 (0)            ; 1 (0)                         ; |sigma_delta|rraw_sw:inst415                                                                                                                                                                                                                                                                                ;              ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 256 (0)             ; 357 (0)     ; 256 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 255 (0)                        ; 256 (0)            ; 1 (0)                         ; |sigma_delta|rraw_sw:inst415|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                                      ;              ;
;          |mux_5me:auto_generated|                                                                    ; 256 (256)           ; 357 (357)   ; 256 (256)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 255 (255)                      ; 256 (256)          ; 1 (1)                         ; |sigma_delta|rraw_sw:inst415|lpm_mux:lpm_mux_component|mux_5me:auto_generated                                                                                                                                                                                                                               ;              ;
;    |sim_input_switch:inst206|                                                                        ; 16 (0)              ; 14 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|sim_input_switch:inst206                                                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 16 (0)              ; 14 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|sim_input_switch:inst206|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                             ; work         ;
;          |mux_dke:auto_generated|                                                                    ; 16 (16)             ; 14 (14)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |sigma_delta|sim_input_switch:inst206|lpm_mux:lpm_mux_component|mux_dke:auto_generated                                                                                                                                                                                                                      ; work         ;
;    |sim_input_switch:inst222|                                                                        ; 16 (0)              ; 10 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|sim_input_switch:inst222                                                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mux:lpm_mux_component|                                                                    ; 16 (0)              ; 10 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (0)                        ; |sigma_delta|sim_input_switch:inst222|lpm_mux:lpm_mux_component                                                                                                                                                                                                                                             ; work         ;
;          |mux_dke:auto_generated|                                                                    ; 16 (16)             ; 10 (10)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 16 (16)                       ; |sigma_delta|sim_input_switch:inst222|lpm_mux:lpm_mux_component|mux_dke:auto_generated                                                                                                                                                                                                                      ; work         ;
;    |sim_mem_switch3:inst88|                                                                          ; 3 (0)               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|sim_mem_switch3:inst88                                                                                                                                                                                                                                                                         ;              ;
;       |lpm_compare:lpm_compare_component|                                                            ; 3 (0)               ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|sim_mem_switch3:inst88|lpm_compare:lpm_compare_component                                                                                                                                                                                                                                       ;              ;
;          |cmpr_m8j:auto_generated|                                                                   ; 3 (3)               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|sim_mem_switch3:inst88|lpm_compare:lpm_compare_component|cmpr_m8j:auto_generated                                                                                                                                                                                                               ;              ;
;    |sld_hub:auto_hub|                                                                                ; 92 (53)             ; 65 (39)     ; 79 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (17)                        ; 14 (11)            ; 65 (36)                       ; |sigma_delta|sld_hub:auto_hub                                                                                                                                                                                                                                                                               ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                      ; 22 (22)             ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 0 (0)              ; 13 (13)                       ; |sigma_delta|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                       ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                    ; 17 (17)             ; 15 (15)     ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 3 (3)              ; 16 (16)                       ; |sigma_delta|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                     ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                  ; 882 (1)             ; 1451 (1)    ; 2327 (0)                  ; 0 (0)         ; 161792            ; 0     ; 40   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 245 (1)                        ; 1690 (0)           ; 637 (0)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                 ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                        ; 881 (16)            ; 1450 (542)  ; 2327 (980)                ; 0 (0)         ; 161792            ; 0     ; 40   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 244 (10)                       ; 1690 (974)         ; 637 (6)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                           ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 23 (0)              ; 36 (34)     ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 43 (43)            ; 21 (0)                        ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ;              ;
;             |lpm_decode:wdecoder|                                                                    ; 2 (0)               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                        ;              ;
;                |decode_bpf:auto_generated|                                                           ; 2 (2)               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_bpf:auto_generated                                                                                                              ;              ;
;             |lpm_mux:mux|                                                                            ; 21 (0)              ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (0)                        ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                ;              ;
;                |mux_hmc:auto_generated|                                                              ; 21 (21)             ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (21)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_hmc:auto_generated                                                                                                                         ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 161792            ; 0     ; 40   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                           ;              ;
;             |altsyncram_4ss3:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 161792            ; 0     ; 40   ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4ss3:auto_generated                                                                                                                                            ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 8 (8)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                            ;              ;
;          |lpm_shiftreg:status_register|                                                              ; 17 (17)             ; 10 (10)     ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 17 (17)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 66 (66)             ; 53 (53)     ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 23 (23)                        ; 16 (16)            ; 43 (43)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ;              ;
;          |sld_ela_control:ela_control|                                                               ; 193 (1)             ; 511 (1)     ; 806 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (0)                         ; 646 (0)            ; 160 (1)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                               ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 2 (2)       ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 158 (0)             ; 491 (0)     ; 790 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 632 (0)            ; 158 (0)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 351 (351)   ; 474 (474)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 474 (474)          ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 158 (0)             ; 212 (0)     ; 316 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 158 (0)            ; 158 (0)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                         ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                          ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                          ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1 ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1   ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 1 (1)               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1  ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)               ; 1 (1)       ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1   ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 34 (34)             ; 40 (34)     ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)                        ; 10 (0)             ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 7 (7)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 10 (10)            ; 0 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                         ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 551 (8)             ; 324 (8)     ; 381 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 170 (8)                        ; 0 (0)              ; 381 (0)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 10 (0)              ; 5 (0)       ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 8 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                ;              ;
;                |cntr_rfi:auto_generated|                                                             ; 10 (10)             ; 5 (5)       ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 8 (8)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rfi:auto_generated                                                        ;              ;
;             |lpm_counter:read_pointer_counter|                                                       ; 10 (0)              ; 5 (0)       ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (0)                        ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                         ;              ;
;                |cntr_u5j:auto_generated|                                                             ; 10 (10)             ; 5 (5)       ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 10 (10)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_u5j:auto_generated                                                                                 ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)               ; 4 (0)       ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 5 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                               ;              ;
;                |cntr_2di:auto_generated|                                                             ; 7 (7)               ; 4 (4)       ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 5 (5)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2di:auto_generated                                                                       ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)               ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                  ;              ;
;                |cntr_ovi:auto_generated|                                                             ; 3 (3)               ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ovi:auto_generated                                                                          ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                       ; 21 (21)             ; 15 (15)     ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (21)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                        ; 471 (471)           ; 273 (273)   ; 315 (315)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 156 (156)                      ; 0 (0)              ; 315 (315)                     ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                     ; 21 (21)             ; 12 (12)     ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 21 (21)                       ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                       ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                     ; 15 (15)             ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)                          ; 1 (1)              ; 9 (9)                         ; |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                     ;              ;
;    |spill_cnt:inst508|                                                                               ; 25 (25)             ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 1 (1)              ; 17 (17)                       ; |sigma_delta|spill_cnt:inst508                                                                                                                                                                                                                                                                              ; work         ;
;    |start_generator:inst501|                                                                         ; 46 (46)             ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 1 (1)              ; 36 (36)                       ; |sigma_delta|start_generator:inst501                                                                                                                                                                                                                                                                        ; work         ;
;    |stat_lv1a_raw:inst316|                                                                           ; 47 (47)             ; 36 (36)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 36 (36)                       ; |sigma_delta|stat_lv1a_raw:inst316                                                                                                                                                                                                                                                                          ; work         ;
;    |stat_nclus:inst43|                                                                               ; 223 (223)           ; 159 (159)   ; 161 (161)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (62)                        ; 0 (0)              ; 161 (161)                     ; |sigma_delta|stat_nclus:inst43                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst101|                                                                               ; 44 (44)             ; 32 (32)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst101                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst129|                                                                               ; 45 (45)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 34 (34)                       ; |sigma_delta|stat_veto:inst129                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst136|                                                                               ; 44 (44)             ; 31 (31)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst136                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst184|                                                                               ; 45 (45)             ; 32 (32)     ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 34 (34)                       ; |sigma_delta|stat_veto:inst184                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst219|                                                                               ; 44 (44)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst219                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst223|                                                                               ; 44 (44)             ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst223                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst227|                                                                               ; 44 (44)             ; 32 (32)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst227                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst283|                                                                               ; 44 (44)             ; 31 (31)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst283                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst284|                                                                               ; 44 (44)             ; 32 (32)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst284                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst319|                                                                               ; 46 (46)             ; 29 (29)     ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 36 (36)                       ; |sigma_delta|stat_veto:inst319                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst380|                                                                               ; 44 (44)             ; 31 (31)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst380                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst388|                                                                               ; 45 (45)             ; 36 (36)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst388                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst389|                                                                               ; 44 (44)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst389                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst390|                                                                               ; 45 (45)             ; 32 (32)     ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 0 (0)              ; 35 (35)                       ; |sigma_delta|stat_veto:inst390                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst391|                                                                               ; 44 (44)             ; 33 (33)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst391                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst392|                                                                               ; 45 (45)             ; 33 (33)     ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 34 (34)                       ; |sigma_delta|stat_veto:inst392                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst393|                                                                               ; 44 (44)             ; 29 (29)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst393                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst394|                                                                               ; 44 (44)             ; 29 (29)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst394                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst474|                                                                               ; 46 (46)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst474                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst475|                                                                               ; 45 (45)             ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 34 (34)                       ; |sigma_delta|stat_veto:inst475                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst476|                                                                               ; 44 (44)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst476                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst477|                                                                               ; 45 (45)             ; 32 (32)     ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 34 (34)                       ; |sigma_delta|stat_veto:inst477                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst478|                                                                               ; 44 (44)             ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst478                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst479|                                                                               ; 44 (44)             ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst479                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst480|                                                                               ; 44 (44)             ; 32 (32)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst480                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst481|                                                                               ; 46 (46)             ; 35 (35)     ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 0 (0)              ; 35 (35)                       ; |sigma_delta|stat_veto:inst481                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst482|                                                                               ; 45 (45)             ; 35 (35)     ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)                          ; 1 (1)              ; 37 (37)                       ; |sigma_delta|stat_veto:inst482                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst483|                                                                               ; 44 (44)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst483                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst484|                                                                               ; 44 (44)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst484                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst485|                                                                               ; 44 (44)             ; 30 (30)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst485                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst486|                                                                               ; 44 (44)             ; 28 (28)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst486                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst487|                                                                               ; 45 (45)             ; 36 (36)     ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 1 (1)              ; 33 (33)                       ; |sigma_delta|stat_veto:inst487                                                                                                                                                                                                                                                                              ; work         ;
;    |stat_veto:inst55|                                                                                ; 45 (45)             ; 33 (33)     ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 1 (1)              ; 35 (35)                       ; |sigma_delta|stat_veto:inst55                                                                                                                                                                                                                                                                               ; work         ;
;    |tapdel10:inst13|                                                                                 ; 1 (1)               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 5 (5)              ; 1 (1)                         ; |sigma_delta|tapdel10:inst13                                                                                                                                                                                                                                                                                ;              ;
;    |tdc_vme:inst57|                                                                                  ; 3799 (3799)         ; 3674 (3674) ; 1860 (1860)               ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3228 (3228)                    ; 1328 (1328)        ; 599 (599)                     ; |sigma_delta|tdc_vme:inst57                                                                                                                                                                                                                                                                                 ;              ;
;    |time_controller:inst36|                                                                          ; 563 (563)           ; 421 (421)   ; 330 (330)                 ; 0 (0)         ; 25088             ; 0     ; 6    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 291 (291)                      ; 89 (89)            ; 272 (272)                     ; |sigma_delta|time_controller:inst36                                                                                                                                                                                                                                                                         ;              ;
;       |et_raw_mem:_etmem|                                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8704              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|et_raw_mem:_etmem                                                                                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8704              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|et_raw_mem:_etmem|altsyncram:altsyncram_component                                                                                                                                                                                                                       ;              ;
;             |altsyncram_8eo1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8704              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|et_raw_mem:_etmem|altsyncram:altsyncram_component|altsyncram_8eo1:auto_generated                                                                                                                                                                                        ;              ;
;       |raw_mem:_veto0mem|                                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|raw_mem:_veto0mem                                                                                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|raw_mem:_veto0mem|altsyncram:altsyncram_component                                                                                                                                                                                                                       ;              ;
;             |altsyncram_6eo1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|raw_mem:_veto0mem|altsyncram:altsyncram_component|altsyncram_6eo1:auto_generated                                                                                                                                                                                        ;              ;
;       |raw_mem:_veto1mem|                                                                            ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|raw_mem:_veto1mem                                                                                                                                                                                                                                                       ;              ;
;          |altsyncram:altsyncram_component|                                                           ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|raw_mem:_veto1mem|altsyncram:altsyncram_component                                                                                                                                                                                                                       ;              ;
;             |altsyncram_6eo1:auto_generated|                                                         ; 0 (0)               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192              ; 0     ; 2    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|time_controller:inst36|raw_mem:_veto1mem|altsyncram:altsyncram_component|altsyncram_6eo1:auto_generated                                                                                                                                                                                        ;              ;
;    |time_dff02:inst196|                                                                              ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|time_dff02:inst196                                                                                                                                                                                                                                                                             ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|time_dff02:inst196|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ; work         ;
;    |time_dff02:inst199|                                                                              ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|time_dff02:inst199                                                                                                                                                                                                                                                                             ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|time_dff02:inst199|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ; work         ;
;    |time_dff04:inst258|                                                                              ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|time_dff04:inst258                                                                                                                                                                                                                                                                             ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|time_dff04:inst258|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ; work         ;
;    |time_dff04:inst267|                                                                              ; 0 (0)               ; 29 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (0)             ; 3 (0)                         ; |sigma_delta|time_dff04:inst267                                                                                                                                                                                                                                                                             ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 29 (29)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 29 (29)            ; 3 (3)                         ; |sigma_delta|time_dff04:inst267|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ; work         ;
;    |time_dff04:inst326|                                                                              ; 0 (0)               ; 28 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (0)             ; 21 (0)                        ; |sigma_delta|time_dff04:inst326                                                                                                                                                                                                                                                                             ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 28 (28)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 11 (11)            ; 21 (21)                       ; |sigma_delta|time_dff04:inst326|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ; work         ;
;    |time_dff04:inst464|                                                                              ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|time_dff04:inst464                                                                                                                                                                                                                                                                             ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|time_dff04:inst464|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                     ; work         ;
;    |timestamp_dff01:inst263|                                                                         ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|timestamp_dff01:inst263                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|timestamp_dff01:inst263|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                ;              ;
;    |timestamp_dff01:inst265|                                                                         ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|timestamp_dff01:inst265                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|timestamp_dff01:inst265|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                ;              ;
;    |timestamp_dff01:inst324|                                                                         ; 0 (0)               ; 31 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|timestamp_dff01:inst324                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 31 (31)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|timestamp_dff01:inst324|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                ;              ;
;    |timestamp_dff:inst325|                                                                           ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|timestamp_dff:inst325                                                                                                                                                                                                                                                                          ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|timestamp_dff:inst325|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                  ;              ;
;    |timestamp_dff:inst92|                                                                            ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (0)             ; 1 (0)                         ; |sigma_delta|timestamp_dff:inst92                                                                                                                                                                                                                                                                           ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 31 (31)            ; 1 (1)                         ; |sigma_delta|timestamp_dff:inst92|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                   ;              ;
;    |tlk_err_center:inst295|                                                                          ; 19 (19)             ; 18 (18)     ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 4 (4)              ; 15 (15)                       ; |sigma_delta|tlk_err_center:inst295                                                                                                                                                                                                                                                                         ;              ;
;    |trig_dff:inst260|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 0 (0)                         ; |sigma_delta|trig_dff:inst260                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 0 (0)                         ; |sigma_delta|trig_dff:inst260|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |trig_dff:inst264|                                                                                ; 0 (0)               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (0)                         ; |sigma_delta|trig_dff:inst264                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |sigma_delta|trig_dff:inst264|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ; work         ;
;    |trig_factory:inst271|                                                                            ; 83 (83)             ; 55 (55)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (39)                        ; 0 (0)              ; 44 (44)                       ; |sigma_delta|trig_factory:inst271                                                                                                                                                                                                                                                                           ; work         ;
;    |trig_tag_dff:inst268|                                                                            ; 0 (0)               ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (0)              ; 8 (0)                         ; |sigma_delta|trig_tag_dff:inst268                                                                                                                                                                                                                                                                           ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 8 (8)              ; 8 (8)                         ; |sigma_delta|trig_tag_dff:inst268|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                   ;              ;
;    |trig_type_lv1a:inst111|                                                                          ; 174 (174)           ; 137 (137)   ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (73)                        ; 1 (1)              ; 101 (101)                     ; |sigma_delta|trig_type_lv1a:inst111                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a:inst158|                                                                          ; 172 (172)           ; 140 (140)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 71 (71)                        ; 1 (1)              ; 101 (101)                     ; |sigma_delta|trig_type_lv1a:inst158                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a:inst173|                                                                          ; 175 (175)           ; 146 (146)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 77 (77)                        ; 1 (1)              ; 98 (98)                       ; |sigma_delta|trig_type_lv1a:inst173                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a:inst174|                                                                          ; 174 (174)           ; 140 (140)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 76 (76)                        ; 1 (1)              ; 98 (98)                       ; |sigma_delta|trig_type_lv1a:inst174                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a:inst180|                                                                          ; 175 (175)           ; 135 (135)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 72 (72)                        ; 0 (0)              ; 103 (103)                     ; |sigma_delta|trig_type_lv1a:inst180                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a:inst183|                                                                          ; 174 (174)           ; 139 (139)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 78 (78)                        ; 0 (0)              ; 96 (96)                       ; |sigma_delta|trig_type_lv1a:inst183                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a:inst185|                                                                          ; 175 (175)           ; 140 (140)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (79)                        ; 0 (0)              ; 96 (96)                       ; |sigma_delta|trig_type_lv1a:inst185                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a:inst200|                                                                          ; 174 (174)           ; 138 (138)   ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (73)                        ; 1 (1)              ; 101 (101)                     ; |sigma_delta|trig_type_lv1a:inst200                                                                                                                                                                                                                                                                         ;              ;
;    |trig_type_lv1a_delta:inst243|                                                                    ; 245 (245)           ; 206 (206)   ; 201 (201)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 101 (101)                      ; 57 (57)            ; 144 (144)                     ; |sigma_delta|trig_type_lv1a_delta:inst243                                                                                                                                                                                                                                                                   ;              ;
;    |trig_type_lv1a_ext:inst238|                                                                      ; 22 (22)             ; 16 (16)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 18 (18)                       ; |sigma_delta|trig_type_lv1a_ext:inst238                                                                                                                                                                                                                                                                     ;              ;
;    |trig_type_lv1a_ext:inst239|                                                                      ; 22 (22)             ; 17 (17)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 18 (18)                       ; |sigma_delta|trig_type_lv1a_ext:inst239                                                                                                                                                                                                                                                                     ;              ;
;    |trig_type_lv1a_ext:inst240|                                                                      ; 22 (22)             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 18 (18)                       ; |sigma_delta|trig_type_lv1a_ext:inst240                                                                                                                                                                                                                                                                     ;              ;
;    |trig_type_lv1a_ext:inst241|                                                                      ; 22 (22)             ; 16 (16)     ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 1 (1)              ; 18 (18)                       ; |sigma_delta|trig_type_lv1a_ext:inst241                                                                                                                                                                                                                                                                     ;              ;
;    |trig_type_lv1b:inst117|                                                                          ; 92 (92)             ; 66 (66)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)                        ; 2 (2)              ; 59 (59)                       ; |sigma_delta|trig_type_lv1b:inst117                                                                                                                                                                                                                                                                         ; work         ;
;    |trig_type_lv1b:inst118|                                                                          ; 91 (91)             ; 70 (70)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 2 (2)              ; 56 (56)                       ; |sigma_delta|trig_type_lv1b:inst118                                                                                                                                                                                                                                                                         ; work         ;
;    |trig_type_lv1b:inst119|                                                                          ; 93 (93)             ; 75 (75)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 39 (39)                        ; 3 (3)              ; 54 (54)                       ; |sigma_delta|trig_type_lv1b:inst119                                                                                                                                                                                                                                                                         ; work         ;
;    |trig_type_lv1b:inst64|                                                                           ; 95 (95)             ; 67 (67)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)                        ; 2 (2)              ; 54 (54)                       ; |sigma_delta|trig_type_lv1b:inst64                                                                                                                                                                                                                                                                          ;              ;
;    |trig_type_lv1b:inst65|                                                                           ; 93 (93)             ; 68 (68)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 1 (1)              ; 58 (58)                       ; |sigma_delta|trig_type_lv1b:inst65                                                                                                                                                                                                                                                                          ;              ;
;    |trig_type_lv1b:inst66|                                                                           ; 93 (93)             ; 70 (70)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 33 (33)                        ; 2 (2)              ; 60 (60)                       ; |sigma_delta|trig_type_lv1b:inst66                                                                                                                                                                                                                                                                          ;              ;
;    |trig_type_lv1b:inst74|                                                                           ; 91 (91)             ; 74 (74)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 2 (2)              ; 56 (56)                       ; |sigma_delta|trig_type_lv1b:inst74                                                                                                                                                                                                                                                                          ;              ;
;    |trig_type_lv1b:inst76|                                                                           ; 91 (91)             ; 69 (69)     ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)                        ; 2 (2)              ; 55 (55)                       ; |sigma_delta|trig_type_lv1b:inst76                                                                                                                                                                                                                                                                          ; work         ;
;    |veto_dff:inst253|                                                                                ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|veto_dff:inst253                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|veto_dff:inst253|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |veto_dff:inst255|                                                                                ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|veto_dff:inst255                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|veto_dff:inst255|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |veto_dff:inst460|                                                                                ; 0 (0)               ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (0)             ; 0 (0)                         ; |sigma_delta|veto_dff:inst460                                                                                                                                                                                                                                                                               ;              ;
;       |lpm_ff:lpm_ff_component|                                                                      ; 0 (0)               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 32 (32)            ; 0 (0)                         ; |sigma_delta|veto_dff:inst460|lpm_ff:lpm_ff_component                                                                                                                                                                                                                                                       ;              ;
;    |vme_interface:inst2|                                                                             ; 16 (6)              ; 26 (19)     ; 29 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (2)                          ; 11 (11)            ; 19 (13)                       ; |sigma_delta|vme_interface:inst2                                                                                                                                                                                                                                                                            ;              ;
;       |lpm_compare:comp|                                                                             ; 4 (0)               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (0)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|vme_interface:inst2|lpm_compare:comp                                                                                                                                                                                                                                                           ;              ;
;          |cmpr_o9g:auto_generated|                                                                   ; 4 (4)               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)                          ; 0 (0)              ; 0 (0)                         ; |sigma_delta|vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated                                                                                                                                                                                                                                   ;              ;
;       |lpm_counter:address_cnt|                                                                      ; 6 (0)               ; 3 (0)       ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (0)                         ; |sigma_delta|vme_interface:inst2|lpm_counter:address_cnt                                                                                                                                                                                                                                                    ;              ;
;          |cntr_5ih:auto_generated|                                                                   ; 6 (6)               ; 3 (3)       ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 6 (6)                         ; |sigma_delta|vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated                                                                                                                                                                                                                            ;              ;
;    |wraw:inst414|                                                                                    ; 96 (96)             ; 574 (574)   ; 769 (769)                 ; 0 (0)         ; 0                 ; 0     ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 40 (40)                        ; 711 (711)          ; 58 (58)                       ; |sigma_delta|wraw:inst414                                                                                                                                                                                                                                                                                   ;              ;
+------------------------------------------------------------------------------------------------------+---------------------+-------------+---------------------------+---------------+-------------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                ;
+-----------------------+----------+---------------+---------------+-----------------------+-----------+-----------+---------+----------+------------+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ; TCOE      ; DQS bus ; NDQS bus ; DQS output ;
+-----------------------+----------+---------------+---------------+-----------------------+-----------+-----------+---------+----------+------------+
; _dtack                ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; _berr                 ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[31]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[30]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[29]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[28]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[27]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[26]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[25]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[24]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[23]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[22]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[21]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[20]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[19]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[18]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[17]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[16]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[15]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[14]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[13]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[12]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[11]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[10]          ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[9]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[8]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[7]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[6]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[5]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[4]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[3]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[2]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[1]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; vme_data[0]           ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; JC_uW_CLK             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; JC_uW_DATA            ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; JC_GOE                ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; JC_uW_LE              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; JC_LD                 ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; JC_SYNCn              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_ENABLE              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_RX_DV               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_RX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1_ENABLE              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1_RX_DV               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1_RX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_ENABLE              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_RX_DV               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_RX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 3_ENABLE              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 3_RX_DV               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 3_RX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TX_EN               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_LCKREFN             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1_LCKREFN             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TX_EN               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 3_LCKREFN             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TX_EN               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_LCKREFN             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TX_ER               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TX_EN               ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[19]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[18]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[17]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[16]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[15]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[14]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[13]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[12]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[11]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[10]             ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[9]              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[8]              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[7]              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[6]              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[5]              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[4]              ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[3]              ; Bidir    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; debug[2]              ; Bidir    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; am[2]                 ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; dir_trans             ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; transceivers_OE       ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; led_0                 ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; inputbus[15]          ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[14]          ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[7]           ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[6]           ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[5]           ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[4]           ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; DigIn[0]              ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; led_1                 ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; led_2                 ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; DigOutput             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; DigOutput_AUX2        ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; DigOutput_AUX1        ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; Debug_LVDS_OUT_0      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; Debug_LVDS_OUT_1      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; DigOutput_AUX3        ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_XCLK                ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1_XCLK                ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_XCLK                ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 3_XCLK                ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; samplingclock         ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[15]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[14]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[13]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[12]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[11]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[10]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[9]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[8]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[7]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[6]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[5]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[4]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[3]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[2]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[1]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 0_TXD[0]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[15]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[14]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[13]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[12]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[11]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[10]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[9]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[8]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[7]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[6]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[5]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[4]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[3]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[2]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[1]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1_TXD[0]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[15]     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[14]     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[13]     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[12]     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[11]     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[10]     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[9]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[8]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[7]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[6]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[5]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[4]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[3]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[2]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[1]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[0]      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[15]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[14]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[13]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[12]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[11]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[10]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[9]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[8]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[7]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[6]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[5]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[4]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[3]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[2]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[1]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2_TXD[0]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[15]     ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[14]     ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[13]     ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[12]     ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[11]     ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[10]     ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[9]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[8]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[7]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[6]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[5]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[4]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[3]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[2]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[1]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[0]      ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[15]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[14]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[13]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[12]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[11]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[10]             ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[9]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[8]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[7]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[6]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[5]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[4]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[3]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[2]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[1]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; 3_TXD[0]              ; Output   ; --            ; --            ; --                    ; (0) 58 ps ; (0) 52 ps ; --      ; --       ; --         ;
; ClockSwitchControl[3] ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; ClockSwitchControl[2] ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; ClockSwitchControl[1] ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; ClockSwitchControl[0] ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; _vme_write            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; Debug_LVDS_IN_0       ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; Debug_LVDS_IN_1       ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _ds[1]                ; Input    ; (0) 115 ps    ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _ds[0]                ; Input    ; (0) 115 ps    ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock0         ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RX_CLK              ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[0]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[10]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[11]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[12]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[13]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[14]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[15]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[1]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[2]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[3]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[4]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[5]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[6]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[7]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[8]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 0_RXD[9]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RX_CLK              ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[0]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[10]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[11]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[12]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[13]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[14]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[15]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[1]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[2]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[3]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[4]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[5]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[6]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[7]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[8]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 1_RXD[9]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RX_CLK              ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[0]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[10]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[11]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[12]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[13]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[14]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[15]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[1]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[2]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[3]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[4]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[5]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[6]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[7]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[8]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 3_RXD[9]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _as                   ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _iack                 ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; clkswitch_Local       ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; LocalClock            ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock2         ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; sysclk                ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _ga[2]                ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[29]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _ga[0]                ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[27]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; am[0]                 ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; am[3]                 ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; am[4]                 ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _lword                ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; am[5]                 ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _ga[1]                ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[28]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _ga[3]                ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[30]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; _ga[4]                ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[31]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[4]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[5]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[8]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[10]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[26]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[23]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[22]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[25]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[24]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[14]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[15]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[16]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[17]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[19]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[18]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[21]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[20]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[9]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[11]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[13]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[12]           ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[7]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[6]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[3]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; address[2]            ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; DigIn_AUX             ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; am[1]                 ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock4         ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock3         ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[0]           ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[2]           ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[1]           ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RX_CLK              ; Input    ; (0) 115 ps    ; (0) 115 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[14]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[13]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[12]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[11]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[10]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[9]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[8]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[7]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[6]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[5]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[4]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[3]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[2]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[1]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[0]              ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; 2_RXD[15]             ; Input    ; (7) 2996 ps   ; (7) 2996 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[3]           ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; DigIn[1]              ; Input    ; (0) 206 ps    ; (0) 206 ps    ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[13]          ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[12]          ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[11]          ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[10]          ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[9]           ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[8]           ; Input    ; (7) 3082 ps   ; (7) 3082 ps   ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[15](n)       ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[14](n)       ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[7](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[6](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[5](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[4](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; DigIn[0](n)           ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; DigOutput(n)          ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; DigOutput_AUX2(n)     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; DigOutput_AUX1(n)     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; Debug_LVDS_OUT_0(n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; Debug_LVDS_OUT_1(n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; DigOutput_AUX3(n)     ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; samplingclock(n)      ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[15](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[14](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[13](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[12](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[11](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[10](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[9](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[8](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[7](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[6](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[5](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[4](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[3](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[2](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[1](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 1st_outputbus[0](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[15](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[14](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[13](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[12](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[11](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[10](n)  ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[9](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[8](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[7](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[6](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[5](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[4](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[3](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[2](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[1](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; 2nd_outputbus[0](n)   ; Output   ; --            ; --            ; --                    ; --        ; (0) 52 ps ; --      ; --       ; --         ;
; Debug_LVDS_IN_0(n)    ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; Debug_LVDS_IN_1(n)    ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock0(n)      ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; LocalClock(n)         ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock2(n)      ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; DigIn_AUX(n)          ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock4(n)      ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; master_clock3(n)      ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[0](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[2](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[1](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[3](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; DigIn[1](n)           ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[13](n)       ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[12](n)       ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[11](n)       ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[10](n)       ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[9](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
; inputbus[8](n)        ; Input    ; --            ; --            ; --                    ; --        ; --        ; --      ; --       ; --         ;
+-----------------------+----------+---------------+---------------+-----------------------+-----------+-----------+---------+----------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; vme_data[31]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg7[31]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[31]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[31]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[31]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[31]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[31]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[31]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[31]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[31]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[31]~feeder                                                                            ; 1                 ; 7       ;
; vme_data[30]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg4[30]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[30]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[30]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[30]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[30]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[30]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[30]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[30]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[30]~feeder                                                                            ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[30]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[30]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[29]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg7[29]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[29]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[29]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[29]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[29]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[29]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[29]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[29]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[29]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[29]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[29]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[28]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg4[28]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[28]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[28]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[28]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[28]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[28]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[28]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[28]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[28]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[28]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[28]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[27]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg6[27]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[27]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[27]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[27]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[27]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[27]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[27]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[27]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[27]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[27]~feeder                                                                            ; 1                 ; 7       ;
; vme_data[26]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg7[26]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[26]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[26]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[26]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[26]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[26]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[26]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[26]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[26]~feeder                                                                            ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[26]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[26]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[25]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg6[25]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[25]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[25]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[25]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[25]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[25]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[25]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[25]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[25]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[25]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[25]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[24]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg7[24]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[24]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[24]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[24]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[24]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[24]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[24]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[24]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[24]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[24]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[24]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[23]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg4[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[23]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[23]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[23]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[23]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[22]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg4[22]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[22]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[22]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[22]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[22]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[22]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[22]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[22]~feeder                                                                            ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[22]~feeder                                                                            ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[22]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[22]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[21]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg4[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[21]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[21]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[21]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[21]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[20]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg4[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[20]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[20]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[20]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[20]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[19]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg39[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[19]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[19]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[19]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[19]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[19]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[19]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[19]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[19]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[19]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[19]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[19]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[18]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg39[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[18]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[18]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[18]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[18]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[18]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[18]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[18]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[18]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[18]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[18]~feeder                                                                            ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[18]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[18]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[18]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[18]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[18]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[18]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[18]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[17]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg56[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[17]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[17]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[17]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[17]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[16]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg56[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[16]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[16]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[16]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[16]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[16]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[16]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[16]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[16]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[16]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[16]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[16]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[15]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg53[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[15]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[15]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[15]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[15]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[15]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[15]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[15]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[15]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[15]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[15]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[15]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[14]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg53[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[14]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[14]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[14]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[14]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[13]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg45[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[13]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[13]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[13]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[13]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[12]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg55[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[12]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[12]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[12]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[12]~feeder                                                                         ; 0                 ; 7       ;
; vme_data[11]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg45[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[11]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[11]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[11]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[11]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[11]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[11]                                                                                   ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[11]                                                                                ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[11]~feeder                                                                            ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[11]~feeder                                                                         ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[11]~feeder                                                                            ; 0                 ; 7       ;
; vme_data[10]                                                                                                         ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg53[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[10]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[10]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[10]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[10]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[10]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[10]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[10]                                                                                   ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[10]                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[10]~feeder                                                                            ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[10]~feeder                                                                         ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[10]~feeder                                                                         ; 1                 ; 7       ;
; vme_data[9]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg53[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[9]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[9]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[9]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[9]~feeder                                                                          ; 1                 ; 7       ;
; vme_data[8]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg53[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[8]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[8]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[8]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[8]~feeder                                                                          ; 0                 ; 7       ;
; vme_data[7]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg45[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[7]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[7]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[7]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[7]~feeder                                                                          ; 1                 ; 7       ;
; vme_data[6]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg45[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[6]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[6]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[6]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[6]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[6]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[6]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[6]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[6]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[6]~feeder                                                                             ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[6]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[6]~feeder                                                                          ; 0                 ; 7       ;
; vme_data[5]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg53[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[5]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[5]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[5]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[5]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[5]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[5]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[5]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[5]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[5]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[5]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[5]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[5]~feeder                                                                             ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[5]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[5]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[5]~feeder                                                                          ; 0                 ; 7       ;
; vme_data[4]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg58[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[4]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[4]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[4]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[4]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[4]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[4]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[4]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[4]~feeder                                                                             ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[4]~feeder                                                                             ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[4]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[4]~feeder                                                                          ; 1                 ; 7       ;
; vme_data[3]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg29[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[3]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[3]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[3]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[3]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[3]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[3]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[3]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[3]~feeder                                                                             ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[3]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[3]~feeder                                                                             ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[3]~feeder                                                                          ; 1                 ; 7       ;
; vme_data[2]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|m_ctrlreg29[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[2]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[2]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[2]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[2]~feeder                                                                          ; 1                 ; 7       ;
; vme_data[1]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|ctrlreg8[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[1]                                                                                    ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[1]                                                                                 ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[1]~feeder                                                                          ; 0                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[1]~feeder                                                                          ; 0                 ; 7       ;
; vme_data[0]                                                                                                          ;                   ;         ;
;      - tdc_vme:inst57|testmodereg                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg6[0]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|vmel2amodereg                                                                                  ; 1                 ; 7       ;
;      - tdc_vme:inst57|haltmodereg                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|testdatamodereg                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg37[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg4[0]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg7[0]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg2[0]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg5[0]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg32[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg22[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg65[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg66[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg45[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg53[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg51[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg40[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg46[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg28[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg8[0]                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg69[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg50[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg58[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg47[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg52[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg25[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg35[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg24[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg21[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg38[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg68[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg33[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg63[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg64[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg61[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg56[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg62[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg60[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg67[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg30[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg26[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg36[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg59[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg39[0]                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg27[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg20[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg42[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg34[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg31[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg57[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg55[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg1[0]~feeder                                                                             ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg29[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg43[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg48[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg23[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg41[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg49[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg44[0]~feeder                                                                          ; 1                 ; 7       ;
;      - tdc_vme:inst57|ctrlreg3[0]~feeder                                                                             ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlreg54[0]~feeder                                                                          ; 1                 ; 7       ;
; JC_uW_CLK                                                                                                            ;                   ;         ;
; JC_uW_DATA                                                                                                           ;                   ;         ;
; JC_GOE                                                                                                               ;                   ;         ;
; JC_uW_LE                                                                                                             ;                   ;         ;
; JC_LD                                                                                                                ;                   ;         ;
; JC_SYNCn                                                                                                             ;                   ;         ;
; 0_ENABLE                                                                                                             ;                   ;         ;
; 0_RX_DV                                                                                                              ;                   ;         ;
; 0_RX_ER                                                                                                              ;                   ;         ;
; 1_ENABLE                                                                                                             ;                   ;         ;
; 1_RX_DV                                                                                                              ;                   ;         ;
; 1_RX_ER                                                                                                              ;                   ;         ;
; 2_ENABLE                                                                                                             ;                   ;         ;
; 2_RX_DV                                                                                                              ;                   ;         ;
; 2_RX_ER                                                                                                              ;                   ;         ;
; 3_ENABLE                                                                                                             ;                   ;         ;
; 3_RX_DV                                                                                                              ;                   ;         ;
; 3_RX_ER                                                                                                              ;                   ;         ;
; 0_TX_ER                                                                                                              ;                   ;         ;
; 0_TX_EN                                                                                                              ;                   ;         ;
; 0_LCKREFN                                                                                                            ;                   ;         ;
; 1_LCKREFN                                                                                                            ;                   ;         ;
; 1_TX_ER                                                                                                              ;                   ;         ;
; 1_TX_EN                                                                                                              ;                   ;         ;
; 3_LCKREFN                                                                                                            ;                   ;         ;
; 3_TX_ER                                                                                                              ;                   ;         ;
; 3_TX_EN                                                                                                              ;                   ;         ;
; 2_LCKREFN                                                                                                            ;                   ;         ;
; 2_TX_ER                                                                                                              ;                   ;         ;
; 2_TX_EN                                                                                                              ;                   ;         ;
; debug[19]                                                                                                            ;                   ;         ;
; debug[18]                                                                                                            ;                   ;         ;
; debug[17]                                                                                                            ;                   ;         ;
; debug[16]                                                                                                            ;                   ;         ;
; debug[15]                                                                                                            ;                   ;         ;
; debug[14]                                                                                                            ;                   ;         ;
; debug[13]                                                                                                            ;                   ;         ;
; debug[12]                                                                                                            ;                   ;         ;
; debug[11]                                                                                                            ;                   ;         ;
; debug[10]                                                                                                            ;                   ;         ;
; debug[9]                                                                                                             ;                   ;         ;
; debug[8]                                                                                                             ;                   ;         ;
; debug[7]                                                                                                             ;                   ;         ;
; debug[6]                                                                                                             ;                   ;         ;
; debug[5]                                                                                                             ;                   ;         ;
; debug[4]                                                                                                             ;                   ;         ;
;      - CL_dff1:inst9|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; 1                 ; 7       ;
; debug[3]                                                                                                             ;                   ;         ;
; debug[2]                                                                                                             ;                   ;         ;
;      - CL_dff1:inst1|lpm_ff:lpm_ff_component|dffs[0]~feeder                                                          ; 0                 ; 7       ;
; am[2]                                                                                                                ;                   ;         ;
; inputbus[15]                                                                                                         ;                   ;         ;
; inputbus[14]                                                                                                         ;                   ;         ;
; inputbus[7]                                                                                                          ;                   ;         ;
; inputbus[6]                                                                                                          ;                   ;         ;
; inputbus[5]                                                                                                          ;                   ;         ;
; inputbus[4]                                                                                                          ;                   ;         ;
; DigIn[0]                                                                                                             ;                   ;         ;
; _vme_write                                                                                                           ;                   ;         ;
;      - tdc_vme:inst57|dataout[31]~59                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|vme_reset~3                                                                                    ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlwrite69~1                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|vme_ctrlwrite2                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|vme_ctrlwrite1                                                                                 ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlwrite69~2                                                                                ; 1                 ; 7       ;
;      - tdc_vme:inst57|m_ctrlwrite37~1                                                                                ; 1                 ; 7       ;
;      - dir_trans                                                                                                     ; 1                 ; 7       ;
; Debug_LVDS_IN_0                                                                                                      ;                   ;         ;
;      - Debug_LVDS_OUT_0                                                                                              ; 0                 ; 7       ;
; Debug_LVDS_IN_1                                                                                                      ;                   ;         ;
;      - Debug_LVDS_OUT_1                                                                                              ; 0                 ; 7       ;
; _ds[1]                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|_vme_data_str~2                                                                           ; 1                 ; 7       ;
;      - vme_interface:inst2|_modsel~2                                                                                 ; 0                 ; 0       ;
; _ds[0]                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|_vme_data_str~2                                                                           ; 1                 ; 7       ;
;      - vme_interface:inst2|_modsel~2                                                                                 ; 0                 ; 0       ;
; master_clock0                                                                                                        ;                   ;         ;
; 0_RX_CLK                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 0       ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[0]  ; 0                 ; 0       ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[1]  ; 0                 ; 0       ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[2]  ; 0                 ; 0       ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[4]  ; 0                 ; 0       ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[3]  ; 0                 ; 0       ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|parity5       ; 0                 ; 0       ;
; 0_RXD[0]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 0_RXD[10]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[11]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[12]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[13]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 0_RXD[14]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 0_RXD[15]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 0_RXD[1]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 0_RXD[2]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[3]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 0_RXD[4]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[5]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[6]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 0_RXD[7]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[8]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 0_RXD[9]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RX_CLK                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 0       ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[0]  ; 1                 ; 0       ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[1]  ; 1                 ; 0       ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[2]  ; 1                 ; 0       ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[4]  ; 1                 ; 0       ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[3]  ; 1                 ; 0       ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|parity5       ; 1                 ; 0       ;
; 1_RXD[0]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 1_RXD[10]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 1_RXD[11]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 1_RXD[12]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 1_RXD[13]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[14]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[15]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[1]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[2]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[3]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[4]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[5]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 1_RXD[6]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 1_RXD[7]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 1_RXD[8]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 1                 ; 7       ;
; 1_RXD[9]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0     ; 0                 ; 7       ;
; 3_RX_CLK                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 0       ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[0] ; 0                 ; 0       ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[1] ; 0                 ; 0       ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[2] ; 0                 ; 0       ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[4] ; 0                 ; 0       ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[3] ; 0                 ; 0       ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|parity5      ; 0                 ; 0       ;
; 3_RXD[0]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[10]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[11]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 3_RXD[12]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 3_RXD[13]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 3_RXD[14]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[15]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[1]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[2]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 3_RXD[3]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[4]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[5]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[6]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 3_RXD[7]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 3_RXD[8]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 3_RXD[9]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; _as                                                                                                                  ;                   ;         ;
;      - vme_interface:inst2|valid_addr                                                                                ; 1                 ; 0       ;
;      - vme_interface:inst2|_modsel~2                                                                                 ; 1                 ; 0       ;
; _iack                                                                                                                ;                   ;         ;
;      - vme_interface:inst2|_modsel~2                                                                                 ; 1                 ; 0       ;
; clkswitch_Local                                                                                                      ;                   ;         ;
;      - PLL_VME:inst22|altpll:altpll_component|pll                                                                    ; 1                 ; 0       ;
; LocalClock                                                                                                           ;                   ;         ;
; master_clock2                                                                                                        ;                   ;         ;
; sysclk                                                                                                               ;                   ;         ;
;      - debug[8]                                                                                                      ; 0                 ; 7       ;
; _ga[2]                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~0                            ; 1                 ; 7       ;
; address[29]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~0                            ; 0                 ; 7       ;
; _ga[0]                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~0                            ; 1                 ; 7       ;
; address[27]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~0                            ; 1                 ; 7       ;
; am[0]                                                                                                                ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~1                            ; 1                 ; 7       ;
; am[3]                                                                                                                ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~1                            ; 1                 ; 7       ;
; am[4]                                                                                                                ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~1                            ; 0                 ; 7       ;
; _lword                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~1                            ; 0                 ; 7       ;
; am[5]                                                                                                                ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~1                            ; 0                 ; 7       ;
; _ga[1]                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]                              ; 1                 ; 7       ;
; address[28]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]                              ; 1                 ; 7       ;
; _ga[3]                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~2                            ; 1                 ; 7       ;
; address[30]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~2                            ; 0                 ; 7       ;
; _ga[4]                                                                                                               ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~2                            ; 1                 ; 7       ;
; address[31]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|lpm_compare:comp|cmpr_o9g:auto_generated|aneb_result_wire[0]~2                            ; 1                 ; 7       ;
; address[4]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|counter_reg_bit1a[2]                      ; 0                 ; 7       ;
; address[5]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|counter_reg_bit1a[3]                      ; 1                 ; 7       ;
; address[8]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|vme_addr[8]                                                                               ; 1                 ; 7       ;
; address[10]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[10]                                                                              ; 0                 ; 7       ;
; address[26]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[26]                                                                              ; 1                 ; 7       ;
; address[23]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[23]                                                                              ; 1                 ; 7       ;
; address[22]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[22]                                                                              ; 0                 ; 7       ;
; address[25]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[25]                                                                              ; 0                 ; 7       ;
; address[24]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[24]                                                                              ; 0                 ; 7       ;
; address[14]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[14]                                                                              ; 1                 ; 7       ;
; address[15]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[15]                                                                              ; 0                 ; 7       ;
; address[16]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[16]                                                                              ; 0                 ; 7       ;
; address[17]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[17]                                                                              ; 0                 ; 7       ;
; address[19]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[19]                                                                              ; 0                 ; 7       ;
; address[18]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[18]                                                                              ; 0                 ; 7       ;
; address[21]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[21]                                                                              ; 0                 ; 7       ;
; address[20]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[20]                                                                              ; 0                 ; 7       ;
; address[9]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|vme_addr[9]                                                                               ; 1                 ; 7       ;
; address[11]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[11]                                                                              ; 0                 ; 7       ;
; address[13]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[13]                                                                              ; 0                 ; 7       ;
; address[12]                                                                                                          ;                   ;         ;
;      - vme_interface:inst2|vme_addr[12]                                                                              ; 0                 ; 7       ;
; address[7]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|counter_reg_bit1a[5]                      ; 0                 ; 7       ;
; address[6]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|counter_reg_bit1a[4]                      ; 0                 ; 7       ;
; address[3]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|counter_reg_bit1a[1]                      ; 1                 ; 7       ;
; address[2]                                                                                                           ;                   ;         ;
;      - vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|counter_reg_bit1a[0]                      ; 0                 ; 7       ;
; DigIn_AUX                                                                                                            ;                   ;         ;
;      - line_dff:inst276|lpm_ff:lpm_ff_component|dffs[0]                                                              ; 0                 ; 7       ;
; am[1]                                                                                                                ;                   ;         ;
;      - vme_interface:inst2|blt                                                                                       ; 1                 ; 7       ;
; master_clock4                                                                                                        ;                   ;         ;
; master_clock3                                                                                                        ;                   ;         ;
; inputbus[0]                                                                                                          ;                   ;         ;
;      - line_dff:inst299|lpm_ff:lpm_ff_component|dffs[0]                                                              ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[58]                   ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[58]                      ; 1                 ; 7       ;
; inputbus[2]                                                                                                          ;                   ;         ;
;      - line_dff:inst305|lpm_ff:lpm_ff_component|dffs[0]                                                              ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[60]~feeder            ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[60]~feeder               ; 1                 ; 7       ;
; inputbus[1]                                                                                                          ;                   ;         ;
;      - line_dff:inst302|lpm_ff:lpm_ff_component|dffs[0]                                                              ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_trigger_in_reg[59]~feeder            ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|acq_data_in_reg[59]~feeder               ; 1                 ; 7       ;
; 2_RX_CLK                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 0       ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[0] ; 0                 ; 0       ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[1] ; 0                 ; 0       ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[2] ; 0                 ; 0       ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[4] ; 0                 ; 0       ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|counter6a[3] ; 0                 ; 0       ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|a_graycounter_22c:wrptr_gp|parity5      ; 0                 ; 0       ;
; 2_RXD[14]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 2_RXD[13]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 2_RXD[12]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 2_RXD[11]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[10]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[9]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[8]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[7]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 2_RXD[6]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[5]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[4]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 2_RXD[3]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[2]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 1                 ; 7       ;
; 2_RXD[1]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 2_RXD[0]                                                                                                             ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; 2_RXD[15]                                                                                                            ;                   ;         ;
;      - GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ram_block7a0    ; 0                 ; 7       ;
; inputbus[3]                                                                                                          ;                   ;         ;
;      - line_dff:inst309|lpm_ff:lpm_ff_component|dffs[0]                                                              ; 0                 ; 7       ;
; DigIn[1]                                                                                                             ;                   ;         ;
;      - DigIn[1]~clkctrl                                                                                              ; 1                 ; 0       ;
; inputbus[13]                                                                                                         ;                   ;         ;
;      - ext_dff00:inst442|lpm_ff:lpm_ff_component|dffs[1]                                                             ; 1                 ; 7       ;
; inputbus[12]                                                                                                         ;                   ;         ;
;      - ext_dff00:inst442|lpm_ff:lpm_ff_component|dffs[0]                                                             ; 1                 ; 7       ;
; inputbus[11]                                                                                                         ;                   ;         ;
;      - ext_dff00:inst108|lpm_ff:lpm_ff_component|dffs[3]                                                             ; 0                 ; 7       ;
; inputbus[10]                                                                                                         ;                   ;         ;
;      - ext_dff00:inst108|lpm_ff:lpm_ff_component|dffs[2]~feeder                                                      ; 1                 ; 7       ;
; inputbus[9]                                                                                                          ;                   ;         ;
;      - ext_dff00:inst108|lpm_ff:lpm_ff_component|dffs[1]                                                             ; 1                 ; 7       ;
; inputbus[8]                                                                                                          ;                   ;         ;
;      - ext_dff00:inst108|lpm_ff:lpm_ff_component|dffs[0]                                                             ; 0                 ; 7       ;
+----------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; 0_RX_CLK                                                                                                                                                                                                                                            ; PIN_G24            ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 1_RX_CLK                                                                                                                                                                                                                                            ; PIN_C6             ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 2_RX_CLK                                                                                                                                                                                                                                            ; PIN_AJ5            ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; 3_RX_CLK                                                                                                                                                                                                                                            ; PIN_AF22           ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]                                                                                                                                                   ; LCFF_X9_Y65_N21    ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]                                                                                                                                                  ; LCFF_X56_Y4_N5     ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]                                                                                                                                                  ; LCFF_X26_Y4_N21    ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]                                                                                                                                                   ; LCFF_X82_Y65_N29   ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LVDS_RX_Debug:inst160|err_cnt~1                                                                                                                                                                                                                     ; LCCOMB_X9_Y21_N20  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LVDS_RX_Debug:inst161|err_cnt~1                                                                                                                                                                                                                     ; LCCOMB_X7_Y23_N2   ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LVDS_RX_Debug:inst162|err_cnt~1                                                                                                                                                                                                                     ; LCCOMB_X6_Y30_N10  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LVDS_RX_Debug:inst91|err_cnt~1                                                                                                                                                                                                                      ; LCCOMB_X6_Y20_N6   ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LocalClock                                                                                                                                                                                                                                          ; PIN_A17            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst188|mode~12                                                                                                                                                                                                                       ; LCCOMB_X34_Y50_N22 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[10]~12                                                                                                                                                                                                                ; LCCOMB_X32_Y56_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[11]~13                                                                                                                                                                                                                ; LCCOMB_X32_Y56_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[12]~14                                                                                                                                                                                                                ; LCCOMB_X35_Y56_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[13]~8                                                                                                                                                                                                                 ; LCCOMB_X35_Y56_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[14]~9                                                                                                                                                                                                                 ; LCCOMB_X35_Y56_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[15]~1                                                                                                                                                                                                                 ; LCCOMB_X34_Y56_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[16]~5                                                                                                                                                                                                                 ; LCCOMB_X36_Y56_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[17]~4                                                                                                                                                                                                                 ; LCCOMB_X36_Y56_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[18]~3                                                                                                                                                                                                                 ; LCCOMB_X38_Y56_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[19]~2                                                                                                                                                                                                                 ; LCCOMB_X38_Y56_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[1]~17                                                                                                                                                                                                                 ; LCCOMB_X36_Y55_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[2]~15                                                                                                                                                                                                                 ; LCCOMB_X35_Y55_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[3]~18                                                                                                                                                                                                                 ; LCCOMB_X35_Y55_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[4]~16                                                                                                                                                                                                                 ; LCCOMB_X35_Y55_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[5]~6                                                                                                                                                                                                                  ; LCCOMB_X34_Y56_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[6]~10                                                                                                                                                                                                                 ; LCCOMB_X34_Y56_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[7]~11                                                                                                                                                                                                                 ; LCCOMB_X34_Y56_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[8]~0                                                                                                                                                                                                                  ; LCCOMB_X34_Y56_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|control[9]~7                                                                                                                                                                                                                  ; LCCOMB_X34_Y56_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|error~0                                                                                                                                                                                                                       ; LCCOMB_X34_Y53_N10 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst212|mode~12                                                                                                                                                                                                                       ; LCCOMB_X34_Y53_N6  ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst216|mode~12                                                                                                                                                                                                                       ; LCCOMB_X38_Y56_N20 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OL_Controller:inst218|mode~12                                                                                                                                                                                                                       ; LCCOMB_X35_Y57_N24 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PLL_TEST:inst21|altpll:altpll_component|_clk0                                                                                                                                                                                                       ; PLL_2              ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PLL_TEST:inst5|altpll:altpll_component|_clk0                                                                                                                                                                                                        ; PLL_3              ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL_VME:inst22|altpll:altpll_component|_clk2                                                                                                                                                                                                        ; PLL_11             ; 3193    ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; VME_thing:inst69|dff32:inst136|lpm_ff:lpm_ff_component|dffs[17]                                                                                                                                                                                     ; LCFF_X30_Y34_N15   ; 259     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VME_thing:inst69|dff_one:inst41|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                     ; LCFF_X46_Y38_N11   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; _as                                                                                                                                                                                                                                                 ; PIN_A29            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y34_N1     ; 1049    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y34_N1     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altpll00:inst233|altpll:altpll_component|_clk0                                                                                                                                                                                                      ; PLL_6              ; 12533   ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; altpll00:inst233|altpll:altpll_component|_clk5                                                                                                                                                                                                      ; PLL_6              ; 45      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clus_ofc_err:inst294|got_tlk_err_bus                                                                                                                                                                                                                ; LCFF_X13_Y17_N3    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delta_factory:inst282|gap_cnt~25                                                                                                                                                                                                                    ; LCCOMB_X14_Y46_N12 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dff_one:inst15|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                                      ; LCFF_X33_Y37_N19   ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; et_err:inst307|dc_cnt[5]~1                                                                                                                                                                                                                          ; LCCOMB_X75_Y20_N24 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_err:inst307|got_dc_err_bus                                                                                                                                                                                                                       ; LCFF_X75_Y23_N3    ; 237     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_err:inst307|got_tlk_err_bus                                                                                                                                                                                                                      ; LCFF_X78_Y23_N11   ; 237     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_err:inst307|tlk_cnt[5]~1                                                                                                                                                                                                                         ; LCCOMB_X78_Y24_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_err:inst467|dc_cnt[5]~1                                                                                                                                                                                                                          ; LCCOMB_X25_Y9_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_err:inst467|got_dc_err_bus                                                                                                                                                                                                                       ; LCFF_X17_Y9_N25    ; 237     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_err:inst467|got_tlk_err_bus                                                                                                                                                                                                                      ; LCFF_X17_Y9_N13    ; 237     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_err:inst467|tlk_cnt[5]~1                                                                                                                                                                                                                         ; LCCOMB_X16_Y7_N26  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_ofc_err:inst56|got_dc_err_bus                                                                                                                                                                                                                    ; LCFF_X10_Y41_N3    ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; et_ofc_err:inst56|got_tlk_err_bus                                                                                                                                                                                                                   ; LCFF_X9_Y44_N25    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst328                                                                                                                                                                                                                                             ; LCCOMB_X56_Y38_N0  ; 192     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; inst357                                                                                                                                                                                                                                             ; LCCOMB_X21_Y46_N16 ; 64      ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; inst39                                                                                                                                                                                                                                              ; LCCOMB_X28_Y58_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst409                                                                                                                                                                                                                                             ; LCCOMB_X21_Y46_N22 ; 64      ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; inst490                                                                                                                                                                                                                                             ; LCCOMB_X21_Y46_N30 ; 64      ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; inst68                                                                                                                                                                                                                                              ; LCCOMB_X28_Y58_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; inst84                                                                                                                                                                                                                                              ; LCCOMB_X29_Y50_N16 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; line_dff:inst499|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                                    ; LCFF_X57_Y11_N1    ; 5205    ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; live_mux:inst495|lpm_mux:lpm_mux_component|mux_nie:auto_generated|external_reg[0]                                                                                                                                                                   ; LCFF_X25_Y40_N29   ; 40      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; lv1_delay:inst456|delay~1                                                                                                                                                                                                                           ; LCCOMB_X24_Y42_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|LessThan3~0                                                                                                                                                                                                                   ; LCCOMB_X43_Y9_N10  ; 98      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|Mux5~20                                                                                                                                                                                                                       ; LCCOMB_X55_Y10_N30 ; 1036    ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|always0~8                                                                                                                                                                                                                     ; LCCOMB_X43_Y7_N6   ; 113     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|delay_plv1~2                                                                                                                                                                                                                  ; LCCOMB_X51_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|out_lv1b_req                                                                                                                                                                                                                  ; LCFF_X46_Y13_N23   ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|pipeline[0]                                                                                                                                                                                                                   ; LCFF_X57_Y12_N5    ; 28      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|pipeline~60                                                                                                                                                                                                                   ; LCCOMB_X55_Y13_N24 ; 135     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|rden                                                                                                                                                                                                                          ; LCFF_X42_Y11_N11   ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lv1a_pipeline:inst116|wena_nclus                                                                                                                                                                                                                    ; LCFF_X32_Y8_N17    ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; lv1b_dff:inst42|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                                     ; LCFF_X30_Y18_N7    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; master_clock0                                                                                                                                                                                                                                       ; PIN_AM17           ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; master_clock2                                                                                                                                                                                                                                       ; PIN_C17            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; master_clock3                                                                                                                                                                                                                                       ; PIN_T1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; master_clock4                                                                                                                                                                                                                                       ; PIN_U32            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; nclus_simulator:inst72|got_plv1_trig~3                                                                                                                                                                                                              ; LCCOMB_X26_Y51_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nclus_simulator:inst72|iaddr~0                                                                                                                                                                                                                      ; LCCOMB_X30_Y51_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; raw_generator:inst107|always0~2                                                                                                                                                                                                                     ; LCCOMB_X29_Y52_N30 ; 145     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; raw_generator:inst107|got_pulse~0                                                                                                                                                                                                                   ; LCCOMB_X33_Y55_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; raw_generator:inst107|pulse_cnt~1                                                                                                                                                                                                                   ; LCCOMB_X33_Y55_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; raw_generator:inst80|got_pulse~0                                                                                                                                                                                                                    ; LCCOMB_X33_Y53_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; raw_generator:inst80|pulse_cnt~1                                                                                                                                                                                                                    ; LCCOMB_X33_Y53_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sim_mem_switch3:inst88|lpm_compare:lpm_compare_component|cmpr_m8j:auto_generated|aneb_result_wire[0]~0                                                                                                                                              ; LCCOMB_X29_Y50_N30 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sim_mem_switch3:inst88|lpm_compare:lpm_compare_component|cmpr_m8j:auto_generated|aneb_result_wire[0]~1                                                                                                                                              ; LCCOMB_X29_Y50_N10 ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sim_mem_switch3:inst88|lpm_compare:lpm_compare_component|cmpr_m8j:auto_generated|aneb_result_wire[0]~2                                                                                                                                              ; LCCOMB_X29_Y50_N14 ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                            ; LCFF_X67_Y57_N19   ; 32      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][4]                                                                                                                                                                                                                      ; LCFF_X69_Y56_N19   ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]                                                                                                                                                                                                                      ; LCFF_X69_Y56_N21   ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][7]~2                                                                                                                                                                                                                    ; LCCOMB_X69_Y56_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[7]~1                                                                                                                                                                                                                      ; LCCOMB_X67_Y56_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                                                                        ; LCFF_X70_Y57_N11   ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                                                                                                      ; LCFF_X66_Y56_N23   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][7]~1                                                                                                                                                                                                             ; LCCOMB_X67_Y56_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~6                                                                                                                                                                                                  ; LCCOMB_X70_Y57_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                 ; LCFF_X67_Y55_N25   ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                ; LCFF_X67_Y57_N7    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                 ; LCFF_X67_Y57_N31   ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                 ; LCFF_X69_Y57_N1    ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                          ; LCCOMB_X67_Y57_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                ; LCFF_X66_Y57_N17   ; 44      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_bpf:auto_generated|eq_node[0]~1                                                      ; LCCOMB_X66_Y56_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_bpf:auto_generated|eq_node[1]~0                                                      ; LCCOMB_X66_Y56_N8  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; LCFF_X66_Y58_N13   ; 44      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; LCCOMB_X66_Y58_N6  ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; LCFF_X67_Y56_N27   ; 919     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; LCCOMB_X65_Y58_N12 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; LCCOMB_X66_Y58_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                      ; LCCOMB_X70_Y58_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LCCOMB_X65_Y58_N0  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rfi:auto_generated|cout_actual ; LCCOMB_X66_Y55_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2di:auto_generated|cout_actual                ; LCCOMB_X70_Y55_N24 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_ovi:auto_generated|cout_actual                   ; LCCOMB_X63_Y58_N4  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LCCOMB_X65_Y58_N26 ; 323     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LCCOMB_X66_Y55_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LCCOMB_X65_Y58_N30 ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LCCOMB_X69_Y57_N8  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~1                                                                                                                                                ; LCCOMB_X69_Y57_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; LCCOMB_X65_Y58_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; LCCOMB_X65_Y58_N2  ; 498     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tapdel10:inst13|del1                                                                                                                                                                                                                                ; LCFF_X32_Y37_N7    ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tapdel10:inst13|del5                                                                                                                                                                                                                                ; LCFF_X26_Y50_N13   ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|dataout[31]~59                                                                                                                                                                                                                       ; LCCOMB_X32_Y37_N0  ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite20                                                                                                                                                                                                                        ; LCCOMB_X32_Y37_N20 ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; tdc_vme:inst57|m_ctrlwrite21                                                                                                                                                                                                                        ; LCCOMB_X33_Y35_N10 ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite22                                                                                                                                                                                                                        ; LCCOMB_X32_Y37_N4  ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite23                                                                                                                                                                                                                        ; LCCOMB_X34_Y33_N6  ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite24                                                                                                                                                                                                                        ; LCCOMB_X32_Y37_N24 ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; tdc_vme:inst57|m_ctrlwrite25                                                                                                                                                                                                                        ; LCCOMB_X32_Y37_N30 ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; tdc_vme:inst57|m_ctrlwrite26                                                                                                                                                                                                                        ; LCCOMB_X25_Y37_N14 ; 32      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite27                                                                                                                                                                                                                        ; LCCOMB_X25_Y37_N2  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite28                                                                                                                                                                                                                        ; LCCOMB_X20_Y34_N24 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite29                                                                                                                                                                                                                        ; LCCOMB_X24_Y41_N20 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite30                                                                                                                                                                                                                        ; LCCOMB_X38_Y25_N10 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite31                                                                                                                                                                                                                        ; LCCOMB_X45_Y37_N12 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite32                                                                                                                                                                                                                        ; LCCOMB_X29_Y29_N22 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite33                                                                                                                                                                                                                        ; LCCOMB_X34_Y26_N8  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite34                                                                                                                                                                                                                        ; LCCOMB_X46_Y37_N28 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite35                                                                                                                                                                                                                        ; LCCOMB_X42_Y37_N12 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite36                                                                                                                                                                                                                        ; LCCOMB_X34_Y29_N4  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite37                                                                                                                                                                                                                        ; LCCOMB_X29_Y33_N28 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite38                                                                                                                                                                                                                        ; LCCOMB_X42_Y25_N18 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite39                                                                                                                                                                                                                        ; LCCOMB_X33_Y25_N20 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite40                                                                                                                                                                                                                        ; LCCOMB_X20_Y44_N18 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite41                                                                                                                                                                                                                        ; LCCOMB_X16_Y37_N18 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite42                                                                                                                                                                                                                        ; LCCOMB_X52_Y40_N0  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite43                                                                                                                                                                                                                        ; LCCOMB_X16_Y37_N26 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite44                                                                                                                                                                                                                        ; LCCOMB_X29_Y44_N24 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite45                                                                                                                                                                                                                        ; LCCOMB_X33_Y43_N12 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite46                                                                                                                                                                                                                        ; LCCOMB_X24_Y44_N22 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite47                                                                                                                                                                                                                        ; LCCOMB_X45_Y40_N8  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite48                                                                                                                                                                                                                        ; LCCOMB_X16_Y34_N22 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite49                                                                                                                                                                                                                        ; LCCOMB_X16_Y40_N30 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite50                                                                                                                                                                                                                        ; LCCOMB_X33_Y36_N26 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite51                                                                                                                                                                                                                        ; LCCOMB_X20_Y40_N30 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite52                                                                                                                                                                                                                        ; LCCOMB_X48_Y40_N16 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite53                                                                                                                                                                                                                        ; LCCOMB_X20_Y40_N24 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite54                                                                                                                                                                                                                        ; LCCOMB_X29_Y43_N12 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite55                                                                                                                                                                                                                        ; LCCOMB_X34_Y44_N0  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite56                                                                                                                                                                                                                        ; LCCOMB_X34_Y40_N30 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite57                                                                                                                                                                                                                        ; LCCOMB_X34_Y40_N0  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite58                                                                                                                                                                                                                        ; LCCOMB_X33_Y36_N22 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite59                                                                                                                                                                                                                        ; LCCOMB_X28_Y36_N22 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite60                                                                                                                                                                                                                        ; LCCOMB_X38_Y37_N6  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite61                                                                                                                                                                                                                        ; LCCOMB_X38_Y35_N28 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite62                                                                                                                                                                                                                        ; LCCOMB_X33_Y34_N10 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite63                                                                                                                                                                                                                        ; LCCOMB_X33_Y29_N10 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite64                                                                                                                                                                                                                        ; LCCOMB_X33_Y35_N2  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite65                                                                                                                                                                                                                        ; LCCOMB_X33_Y39_N0  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite66                                                                                                                                                                                                                        ; LCCOMB_X32_Y30_N26 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite67                                                                                                                                                                                                                        ; LCCOMB_X33_Y31_N8  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite68                                                                                                                                                                                                                        ; LCCOMB_X48_Y29_N8  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|m_ctrlwrite69                                                                                                                                                                                                                        ; LCCOMB_X33_Y33_N26 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite1                                                                                                                                                                                                                       ; LCCOMB_X32_Y45_N30 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite2                                                                                                                                                                                                                       ; LCCOMB_X29_Y41_N24 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite3                                                                                                                                                                                                                       ; LCCOMB_X32_Y41_N18 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite4                                                                                                                                                                                                                       ; LCCOMB_X33_Y41_N14 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite5                                                                                                                                                                                                                       ; LCCOMB_X33_Y45_N6  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite6                                                                                                                                                                                                                       ; LCCOMB_X24_Y37_N22 ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite7                                                                                                                                                                                                                       ; LCCOMB_X33_Y38_N4  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_ctrlwrite8                                                                                                                                                                                                                       ; LCCOMB_X35_Y37_N8  ; 32      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_haltmodewrite                                                                                                                                                                                                                    ; LCCOMB_X35_Y37_N16 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_testdatamodewrite                                                                                                                                                                                                                ; LCCOMB_X34_Y37_N6  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_testmodewrite                                                                                                                                                                                                                    ; LCCOMB_X35_Y37_N0  ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; tdc_vme:inst57|vme_vmel2amodewrite                                                                                                                                                                                                                  ; LCCOMB_X35_Y37_N26 ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|always0~7                                                                                                                                                                                                                    ; LCCOMB_X48_Y49_N8  ; 110     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|out_ena_delta                                                                                                                                                                                                                ; LCFF_X51_Y14_N1    ; 120     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|rena_et~0                                                                                                                                                                                                                    ; LCCOMB_X47_Y53_N0  ; 65      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|status_delay_et_align_ptn~1                                                                                                                                                                                                  ; LCCOMB_X49_Y46_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|status_delay_et_delta_ptn~1                                                                                                                                                                                                  ; LCCOMB_X28_Y47_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|status_delay_veto0_align_ptn~1                                                                                                                                                                                               ; LCCOMB_X49_Y46_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|status_delay_veto0_delta_ptn~1                                                                                                                                                                                               ; LCCOMB_X48_Y49_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|status_delay_veto1_align_ptn~1                                                                                                                                                                                               ; LCCOMB_X48_Y46_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; time_controller:inst36|status_delay_veto1_delta_ptn~1                                                                                                                                                                                               ; LCCOMB_X48_Y49_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trig_factory:inst271|gap_cnt~5                                                                                                                                                                                                                      ; LCCOMB_X20_Y49_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trig_type_lv1a_delta:inst243|delay_et~1                                                                                                                                                                                                             ; LCCOMB_X36_Y42_N12 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vme_interface:inst2|_modsel~2                                                                                                                                                                                                                       ; LCCOMB_X34_Y37_N26 ; 24      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; vme_interface:inst2|_vme_data_str~2                                                                                                                                                                                                                 ; LCCOMB_X32_Y37_N12 ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; vme_interface:inst2|_~1                                                                                                                                                                                                                             ; LCCOMB_X29_Y37_N18 ; 6       ; Async. load                ; no     ; --                   ; --               ; --                        ;
; vme_interface:inst2|blt                                                                                                                                                                                                                             ; LCFF_X34_Y37_N7    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vme_interface:inst2|del80                                                                                                                                                                                                                           ; LCFF_X32_Y37_N19   ; 498     ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; wraw:inst414|always0~0                                                                                                                                                                                                                              ; LCCOMB_X56_Y24_N30 ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~1                                                                                                                                                                                                                                ; LCCOMB_X52_Y24_N6  ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~10                                                                                                                                                                                                                               ; LCCOMB_X52_Y24_N16 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~11                                                                                                                                                                                                                               ; LCCOMB_X52_Y24_N28 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~2                                                                                                                                                                                                                                ; LCCOMB_X56_Y24_N14 ; 48      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~27                                                                                                                                                                                                                               ; LCCOMB_X52_Y24_N14 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~28                                                                                                                                                                                                                               ; LCCOMB_X52_Y24_N18 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~29                                                                                                                                                                                                                               ; LCCOMB_X52_Y24_N12 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~30                                                                                                                                                                                                                               ; LCCOMB_X56_Y24_N26 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~31                                                                                                                                                                                                                               ; LCCOMB_X56_Y24_N6  ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~32                                                                                                                                                                                                                               ; LCCOMB_X56_Y24_N4  ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~33                                                                                                                                                                                                                               ; LCCOMB_X52_Y24_N10 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~34                                                                                                                                                                                                                               ; LCCOMB_X56_Y24_N24 ; 50      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~6                                                                                                                                                                                                                                ; LCCOMB_X52_Y24_N30 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~8                                                                                                                                                                                                                                ; LCCOMB_X52_Y24_N26 ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|et256~9                                                                                                                                                                                                                                ; LCCOMB_X52_Y24_N2  ; 49      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~0                                                                                                                                                                                                                            ; LCCOMB_X24_Y22_N8  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~1                                                                                                                                                                                                                            ; LCCOMB_X56_Y24_N20 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~10                                                                                                                                                                                                                           ; LCCOMB_X55_Y21_N8  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~11                                                                                                                                                                                                                           ; LCCOMB_X62_Y39_N4  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~12                                                                                                                                                                                                                           ; LCCOMB_X57_Y38_N28 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~13                                                                                                                                                                                                                           ; LCCOMB_X57_Y41_N26 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~14                                                                                                                                                                                                                           ; LCCOMB_X55_Y34_N12 ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~14DUPLICATE                                                                                                                                                                                                                  ; LCCOMB_X55_Y34_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~2                                                                                                                                                                                                                            ; LCCOMB_X21_Y27_N10 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~3                                                                                                                                                                                                                            ; LCCOMB_X19_Y27_N30 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~4                                                                                                                                                                                                                            ; LCCOMB_X21_Y28_N22 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~5                                                                                                                                                                                                                            ; LCCOMB_X20_Y28_N0  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~6                                                                                                                                                                                                                            ; LCCOMB_X28_Y26_N20 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~7                                                                                                                                                                                                                            ; LCCOMB_X53_Y24_N14 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~8                                                                                                                                                                                                                            ; LCCOMB_X55_Y26_N0  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256_2~9                                                                                                                                                                                                                            ; LCCOMB_X59_Y23_N10 ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wraw:inst414|veto256~1                                                                                                                                                                                                                              ; LCCOMB_X26_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                         ;
+------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                           ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; DigIn[1]                                       ; PIN_E1             ; 1       ; Global Clock         ; GCLK15           ; --                        ;
; PLL_TEST:inst21|altpll:altpll_component|_clk0  ; PLL_2              ; 1       ; Global Clock         ; GCLK1            ; --                        ;
; PLL_TEST:inst5|altpll:altpll_component|_clk0   ; PLL_3              ; 1       ; Global Clock         ; GCLK9            ; --                        ;
; PLL_VME:inst22|altpll:altpll_component|_clk2   ; PLL_11             ; 3193    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                   ; JTAG_X0_Y34_N1     ; 1049    ; Global Clock         ; GCLK3            ; --                        ;
; altpll00:inst233|altpll:altpll_component|_clk0 ; PLL_6              ; 12533   ; Global Clock         ; GCLK5            ; --                        ;
; altpll00:inst233|altpll:altpll_component|_clk1 ; PLL_6              ; 1       ; Global Clock         ; GCLK7            ; --                        ;
; altpll00:inst233|altpll:altpll_component|_clk5 ; PLL_6              ; 45      ; Global Clock         ; GCLK4            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite20                   ; LCCOMB_X32_Y37_N20 ; 32      ; Global Clock         ; GCLK12           ; --                        ;
; tdc_vme:inst57|m_ctrlwrite21                   ; LCCOMB_X33_Y35_N10 ; 32      ; Global Clock         ; GCLK2            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite22                   ; LCCOMB_X32_Y37_N4  ; 32      ; Global Clock         ; GCLK8            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite23                   ; LCCOMB_X34_Y33_N6  ; 32      ; Global Clock         ; GCLK6            ; --                        ;
; tdc_vme:inst57|m_ctrlwrite24                   ; LCCOMB_X32_Y37_N24 ; 32      ; Global Clock         ; GCLK11           ; --                        ;
; tdc_vme:inst57|m_ctrlwrite25                   ; LCCOMB_X32_Y37_N30 ; 32      ; Global Clock         ; GCLK10           ; --                        ;
; tdc_vme:inst57|m_ctrlwrite26                   ; LCCOMB_X25_Y37_N14 ; 32      ; Global Clock         ; GCLK0            ; --                        ;
; vme_interface:inst2|del80                      ; LCFF_X32_Y37_N19   ; 498     ; Global Clock         ; GCLK14           ; --                        ;
+------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; line_dff:inst499|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                                  ; 5205    ;
; vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|safe_q[4]                                                                                                                                                                     ; 1725    ;
; vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|safe_q[3]                                                                                                                                                                     ; 1426    ;
; vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|safe_q[5]                                                                                                                                                                     ; 1177    ;
; lv1a_pipeline:inst116|Mux5~20                                                                                                                                                                                                                     ; 1036    ;
; vme_interface:inst2|vme_addr[8]                                                                                                                                                                                                                   ; 939     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                    ; 919     ;
; tdc_vme:inst57|_~15                                                                                                                                                                                                                               ; 868     ;
; tdc_vme:inst57|_~45                                                                                                                                                                                                                               ; 678     ;
; tdc_vme:inst57|_~10                                                                                                                                                                                                                               ; 603     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                            ; 498     ;
; vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|safe_q[2]                                                                                                                                                                     ; 474     ;
; vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|safe_q[0]                                                                                                                                                                     ; 416     ;
; inst328                                                                                                                                                                                                                                           ; 384     ;
; VME_thing:inst69|dff_one:inst29|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                   ; 360     ;
; tdc_vme:inst57|_~33                                                                                                                                                                                                                               ; 345     ;
; tdc_vme:inst57|_~65                                                                                                                                                                                                                               ; 330     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                           ; 323     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rfi:auto_generated|safe_q[2] ; 318     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rfi:auto_generated|safe_q[1] ; 318     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_rfi:auto_generated|safe_q[0] ; 318     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                    ; 317     ;
; tdc_vme:inst57|_~51                                                                                                                                                                                                                               ; 278     ;
; VME_thing:inst69|dff32:inst24|lpm_ff:lpm_ff_component|dffs[16]                                                                                                                                                                                    ; 262     ;
; VME_thing:inst69|dff32:inst24|lpm_ff:lpm_ff_component|dffs[17]                                                                                                                                                                                    ; 261     ;
; VME_thing:inst69|dff32:inst136|lpm_ff:lpm_ff_component|dffs[17]                                                                                                                                                                                   ; 259     ;
; VME_thing:inst69|dff32:inst136|lpm_ff:lpm_ff_component|dffs[16]                                                                                                                                                                                   ; 259     ;
; vme_interface:inst2|lpm_counter:address_cnt|cntr_5ih:auto_generated|safe_q[1]                                                                                                                                                                     ; 237     ;
; et_err:inst467|got_tlk_err_bus                                                                                                                                                                                                                    ; 237     ;
; et_err:inst467|got_dc_err_bus                                                                                                                                                                                                                     ; 237     ;
; et_err:inst307|got_tlk_err_bus                                                                                                                                                                                                                    ; 237     ;
; et_err:inst307|got_dc_err_bus                                                                                                                                                                                                                     ; 237     ;
; tdc_vme:inst57|m_ctrlwrite68~0                                                                                                                                                                                                                    ; 221     ;
; line_dff:inst304|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                                  ; 217     ;
; line_dff:inst301|lpm_ff:lpm_ff_component|dffs[0]                                                                                                                                                                                                  ; 217     ;
; tdc_vme:inst57|m_ctrlwrite65~0                                                                                                                                                                                                                    ; 209     ;
; tdc_vme:inst57|m_ctrlwrite64~0                                                                                                                                                                                                                    ; 203     ;
; tdc_vme:inst57|m_ctrlwrite52~0                                                                                                                                                                                                                    ; 202     ;
; stat_nclus:inst43|always0~0                                                                                                                                                                                                                       ; 201     ;
; vme_interface:inst2|vme_addr[10]                                                                                                                                                                                                                  ; 199     ;
; wraw:inst414|raw_waddr[5]                                                                                                                                                                                                                         ; 197     ;
; wraw:inst414|raw_waddr[0]                                                                                                                                                                                                                         ; 197     ;
; wraw:inst414|raw_waddr[6]                                                                                                                                                                                                                         ; 196     ;
; wraw:inst414|raw_waddr[3]                                                                                                                                                                                                                         ; 196     ;
; wraw:inst414|raw_waddr[1]                                                                                                                                                                                                                         ; 196     ;
; wraw:inst414|raw_waddr[8]                                                                                                                                                                                                                         ; 195     ;
; wraw:inst414|raw_waddr[7]                                                                                                                                                                                                                         ; 195     ;
; wraw:inst414|raw_waddr[4]                                                                                                                                                                                                                         ; 195     ;
; wraw:inst414|raw_waddr[2]                                                                                                                                                                                                                         ; 195     ;
; VME_thing:inst69|dff32:inst6|lpm_ff:lpm_ff_component|dffs[12]                                                                                                                                                                                     ; 195     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ALTSYNCRAM                                                        ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 0     ; 1    ; 0      ; None ; M4K_X8_Y65                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
; GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 0     ; 1    ; 0      ; None ; M4K_X31_Y10                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ALTSYNCRAM                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 0     ; 1    ; 0      ; None ; M4K_X27_Y4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
; GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|altsyncram_3ou:fifo_ram|ALTSYNCRAM                                                        ; AUTO ; Simple Dual Port ; Dual Clocks ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 256    ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 0     ; 1    ; 0      ; None ; M4K_X81_Y65                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; lv1a_pipeline:inst116|nclus_mem:_nclusmem|altsyncram:altsyncram_component|altsyncram_adr1:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 4            ; 1024         ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 1024                        ; 4                           ; 1024                        ; 4                           ; 4096                ; 0     ; 1    ; 0      ; None ; M4K_X31_Y8                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
; lv1a_pipeline:inst116|raw_mem_pipe:_etmem|altsyncram:altsyncram_component|altsyncram_ggr1:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 0     ; 15   ; 0      ; None ; M4K_X54_Y9, M4K_X58_Y13, M4K_X31_Y12, M4K_X31_Y7, M4K_X58_Y12, M4K_X27_Y7, M4K_X27_Y11, M4K_X27_Y8, M4K_X27_Y10, M4K_X54_Y8, M4K_X54_Y11, M4K_X27_Y9, M4K_X27_Y13, M4K_X58_Y9, M4K_X58_Y11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
; lv1a_pipeline:inst116|raw_mem_pipe:_trigmem|altsyncram:altsyncram_component|altsyncram_ggr1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 1024                        ; 13                          ; 1024                        ; 13                          ; 13312               ; 0     ; 4    ; 0      ; None ; M4K_X54_Y12, M4K_X58_Y10, M4K_X54_Y13, M4K_X54_Y9                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
; lv1a_pipeline:inst116|time_mem:_timemem|altsyncram:altsyncram_component|altsyncram_cgr1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 20   ; 0      ; None ; M4K_X54_Y9, M4K_X58_Y13, M4K_X31_Y12, M4K_X54_Y10, M4K_X31_Y13, M4K_X31_Y7, M4K_X58_Y12, M4K_X31_Y9, M4K_X27_Y7, M4K_X27_Y11, M4K_X27_Y8, M4K_X31_Y11, M4K_X27_Y10, M4K_X54_Y8, M4K_X54_Y11, M4K_X27_Y9, M4K_X27_Y12, M4K_X27_Y13, M4K_X58_Y9, M4K_X58_Y11                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
; lv1a_pipeline:inst116|time_mem:_vetomem|altsyncram:altsyncram_component|altsyncram_cgr1:auto_generated|ALTSYNCRAM                                              ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 0     ; 21   ; 0      ; None ; M4K_X54_Y9, M4K_X58_Y13, M4K_X31_Y12, M4K_X54_Y10, M4K_X31_Y13, M4K_X31_Y7, M4K_X58_Y12, M4K_X31_Y9, M4K_X27_Y7, M4K_X27_Y11, M4K_X27_Y8, M4K_X31_Y11, M4K_X27_Y10, M4K_X54_Y8, M4K_X54_Y11, M4K_X27_Y9, M4K_X27_Y12, M4K_X27_Y13, M4K_X58_Y9, M4K_X58_Y11, M4K_X54_Y7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; raw_sim_mem:inst33|altsyncram:altsyncram_component|altsyncram_tgn1:auto_generated|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X27_Y56, M4K_X31_Y56, M4K_X31_Y54, M4K_X31_Y61, M4K_X27_Y54, M4K_X31_Y60, M4K_X27_Y55, M4K_X27_Y59, M4K_X27_Y60, M4K_X31_Y58, M4K_X31_Y57, M4K_X27_Y58, M4K_X31_Y55, M4K_X31_Y59, M4K_X27_Y61, M4K_X27_Y53                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
; raw_sim_mem:inst86|altsyncram:altsyncram_component|altsyncram_tgn1:auto_generated|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 4096                        ; 15                          ; 4096                        ; 15                          ; 61440               ; 0     ; 15   ; 0      ; None ; M4K_X27_Y48, M4K_X8_Y49, M4K_X8_Y52, M4K_X31_Y49, M4K_X31_Y51, M4K_X27_Y52, M4K_X31_Y48, M4K_X8_Y48, M4K_X8_Y50, M4K_X8_Y51, M4K_X8_Y53, M4K_X27_Y49, M4K_X27_Y51, M4K_X27_Y50, M4K_X31_Y50                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; raw_sim_mem:inst8|altsyncram:altsyncram_component|altsyncram_tgn1:auto_generated|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 65536  ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X27_Y62, M4K_X8_Y63, M4K_X8_Y61, M4K_X27_Y57, M4K_X31_Y64, M4K_X27_Y63, M4K_X27_Y64, M4K_X31_Y62, M4K_X31_Y63, M4K_X8_Y57, M4K_X8_Y58, M4K_X8_Y60, M4K_X8_Y55, M4K_X8_Y62, M4K_X8_Y56, M4K_X8_Y59                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; rawmem:inst419|altsyncram:altsyncram_component|altsyncram_85p1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 256          ; 1024         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 1024                        ; 256                         ; 1024                        ; 256                         ; 262144              ; 0     ; 64   ; 0      ; None ; M4K_X27_Y41, M4K_X31_Y34, M4K_X31_Y17, M4K_X27_Y36, M4K_X27_Y23, M4K_X27_Y30, M4K_X31_Y25, M4K_X31_Y30, M4K_X31_Y36, M4K_X27_Y40, M4K_X27_Y29, M4K_X27_Y32, M4K_X8_Y43, M4K_X8_Y42, M4K_X27_Y43, M4K_X8_Y39, M4K_X8_Y25, M4K_X8_Y37, M4K_X8_Y32, M4K_X8_Y31, M4K_X8_Y17, M4K_X8_Y18, M4K_X8_Y24, M4K_X8_Y22, M4K_X27_Y20, M4K_X31_Y18, M4K_X27_Y16, M4K_X27_Y15, M4K_X27_Y33, M4K_X31_Y39, M4K_X31_Y26, M4K_X27_Y46, M4K_X54_Y38, M4K_X58_Y42, M4K_X81_Y29, M4K_X81_Y41, M4K_X81_Y30, M4K_X81_Y37, M4K_X81_Y33, M4K_X81_Y44, M4K_X58_Y29, M4K_X58_Y40, M4K_X54_Y24, M4K_X54_Y40, M4K_X58_Y21, M4K_X58_Y46, M4K_X54_Y20, M4K_X31_Y46, M4K_X54_Y26, M4K_X54_Y43, M4K_X54_Y25, M4K_X54_Y46, M4K_X81_Y23, M4K_X58_Y35, M4K_X54_Y16, M4K_X58_Y33, M4K_X54_Y17, M4K_X54_Y35, M4K_X54_Y15, M4K_X54_Y31, M4K_X58_Y18, M4K_X58_Y30, M4K_X54_Y27, M4K_X58_Y34 ;
; rawmem:inst420|altsyncram:altsyncram_component|altsyncram_85p1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 256          ; 1024         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 1024                        ; 256                         ; 1024                        ; 256                         ; 262144              ; 0     ; 64   ; 0      ; None ; M4K_X27_Y42, M4K_X31_Y38, M4K_X31_Y16, M4K_X27_Y37, M4K_X27_Y24, M4K_X27_Y28, M4K_X27_Y25, M4K_X31_Y27, M4K_X31_Y37, M4K_X27_Y47, M4K_X31_Y29, M4K_X27_Y31, M4K_X8_Y47, M4K_X8_Y45, M4K_X31_Y40, M4K_X8_Y38, M4K_X8_Y28, M4K_X8_Y36, M4K_X8_Y30, M4K_X8_Y34, M4K_X8_Y16, M4K_X8_Y21, M4K_X8_Y26, M4K_X8_Y23, M4K_X31_Y20, M4K_X27_Y18, M4K_X27_Y17, M4K_X27_Y19, M4K_X31_Y33, M4K_X27_Y39, M4K_X31_Y28, M4K_X27_Y45, M4K_X54_Y41, M4K_X58_Y44, M4K_X81_Y26, M4K_X81_Y42, M4K_X81_Y31, M4K_X81_Y35, M4K_X81_Y32, M4K_X81_Y40, M4K_X58_Y27, M4K_X58_Y39, M4K_X58_Y24, M4K_X54_Y42, M4K_X54_Y21, M4K_X58_Y47, M4K_X31_Y21, M4K_X31_Y47, M4K_X54_Y22, M4K_X54_Y45, M4K_X54_Y23, M4K_X54_Y47, M4K_X81_Y21, M4K_X58_Y36, M4K_X54_Y18, M4K_X54_Y36, M4K_X58_Y17, M4K_X54_Y37, M4K_X58_Y19, M4K_X54_Y28, M4K_X58_Y16, M4K_X58_Y31, M4K_X54_Y30, M4K_X58_Y38 ;
; rawmem:inst493|altsyncram:altsyncram_component|altsyncram_85p1:auto_generated|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks ; 1024         ; 256          ; 1024         ; 256          ; yes                    ; no                      ; yes                    ; yes                     ; 262144 ; 1024                        ; 256                         ; 1024                        ; 256                         ; 262144              ; 0     ; 64   ; 0      ; None ; M4K_X31_Y41, M4K_X27_Y34, M4K_X31_Y15, M4K_X27_Y38, M4K_X31_Y22, M4K_X27_Y26, M4K_X31_Y23, M4K_X27_Y27, M4K_X31_Y44, M4K_X27_Y44, M4K_X31_Y31, M4K_X27_Y35, M4K_X8_Y46, M4K_X8_Y41, M4K_X8_Y44, M4K_X8_Y40, M4K_X8_Y29, M4K_X8_Y35, M4K_X8_Y33, M4K_X8_Y27, M4K_X8_Y15, M4K_X8_Y19, M4K_X8_Y20, M4K_X27_Y22, M4K_X31_Y14, M4K_X31_Y19, M4K_X27_Y14, M4K_X27_Y21, M4K_X31_Y35, M4K_X31_Y43, M4K_X31_Y32, M4K_X31_Y42, M4K_X58_Y37, M4K_X54_Y39, M4K_X81_Y28, M4K_X81_Y43, M4K_X81_Y27, M4K_X81_Y38, M4K_X81_Y34, M4K_X81_Y39, M4K_X58_Y25, M4K_X58_Y41, M4K_X58_Y23, M4K_X58_Y28, M4K_X81_Y24, M4K_X58_Y43, M4K_X31_Y24, M4K_X31_Y45, M4K_X58_Y22, M4K_X58_Y45, M4K_X58_Y20, M4K_X54_Y44, M4K_X81_Y22, M4K_X81_Y36, M4K_X58_Y15, M4K_X54_Y33, M4K_X54_Y14, M4K_X54_Y32, M4K_X54_Y19, M4K_X54_Y29, M4K_X58_Y14, M4K_X58_Y32, M4K_X58_Y26, M4K_X54_Y34 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4ss3:auto_generated|ALTSYNCRAM ; M4K  ; Simple Dual Port ; Dual Clocks ; 1024         ; 158          ; 1024         ; 158          ; yes                    ; no                      ; yes                    ; no                      ; 161792 ; 1024                        ; 158                         ; 1024                        ; 158                         ; 161792              ; 0     ; 40   ; 0      ; None ; M4K_X54_Y63, M4K_X58_Y62, M4K_X58_Y63, M4K_X81_Y59, M4K_X81_Y60, M4K_X81_Y62, M4K_X81_Y61, M4K_X81_Y63, M4K_X81_Y56, M4K_X81_Y58, M4K_X81_Y57, M4K_X54_Y57, M4K_X58_Y57, M4K_X58_Y55, M4K_X58_Y51, M4K_X58_Y54, M4K_X58_Y50, M4K_X58_Y58, M4K_X54_Y58, M4K_X54_Y49, M4K_X58_Y53, M4K_X58_Y59, M4K_X54_Y54, M4K_X54_Y55, M4K_X54_Y61, M4K_X54_Y60, M4K_X58_Y60, M4K_X54_Y62, M4K_X54_Y59, M4K_X58_Y61, M4K_X58_Y56, M4K_X81_Y55, M4K_X81_Y52, M4K_X81_Y53, M4K_X58_Y49, M4K_X54_Y56, M4K_X58_Y52, M4K_X81_Y49, M4K_X81_Y50, M4K_X81_Y54                                                                                                                                                                                                                                                                                                              ;
; time_controller:inst36|et_raw_mem:_etmem|altsyncram:altsyncram_component|altsyncram_8eo1:auto_generated|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 17           ; 512          ; 17           ; yes                    ; no                      ; yes                    ; yes                     ; 8704   ; 512                         ; 17                          ; 512                         ; 17                          ; 8704                ; 0     ; 2    ; 0      ; None ; M4K_X31_Y52, M4K_X31_Y53                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; time_controller:inst36|raw_mem:_veto0mem|altsyncram:altsyncram_component|altsyncram_6eo1:auto_generated|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X54_Y52, M4K_X54_Y53                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; time_controller:inst36|raw_mem:_veto1mem|altsyncram:altsyncram_component|altsyncram_6eo1:auto_generated|ALTSYNCRAM                                             ; AUTO ; Simple Dual Port ; Dual Clocks ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X54_Y50, M4K_X54_Y51                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Interconnect Usage Summary                                            ;
+-------------------------------------------+---------------------------+
; Interconnect Resource Type                ; Usage                     ;
+-------------------------------------------+---------------------------+
; Block interconnects                       ; 51,846 / 276,692 ( 19 % ) ;
; C16 interconnects                         ; 1,267 / 7,476 ( 17 % )    ;
; C4 interconnects                          ; 30,784 / 202,240 ( 15 % ) ;
; DPA clocks                                ; 0 / 8 ( 0 % )             ;
; DQS bus muxes                             ; 0 / 36 ( 0 % )            ;
; DQS-18 I/O buses                          ; 0 / 8 ( 0 % )             ;
; DQS-36 I/O buses                          ; 0 / 4 ( 0 % )             ;
; DQS-4 I/O buses                           ; 0 / 36 ( 0 % )            ;
; DQS-9 I/O buses                           ; 0 / 18 ( 0 % )            ;
; Differential I/O clocks                   ; 0 / 32 ( 0 % )            ;
; Direct links                              ; 6,307 / 276,692 ( 2 % )   ;
; Global clocks                             ; 16 / 16 ( 100 % )         ;
; Local interconnects                       ; 14,118 / 72,768 ( 19 % )  ;
; NDQS bus muxes                            ; 0 / 36 ( 0 % )            ;
; NDQS-18 I/O buses                         ; 0 / 8 ( 0 % )             ;
; NDQS-36 I/O buses                         ; 0 / 4 ( 0 % )             ;
; NDQS-4 I/O buses                          ; 0 / 36 ( 0 % )            ;
; NDQS-9 I/O buses                          ; 0 / 18 ( 0 % )            ;
; PLL transmitter or receiver load enables  ; 0 / 16 ( 0 % )            ;
; PLL transmitter or receiver synch. clocks ; 0 / 16 ( 0 % )            ;
; R24 interconnects                         ; 1,268 / 7,684 ( 17 % )    ;
; R24/C16 interconnect drivers              ; 2,164 / 24,208 ( 9 % )    ;
; R4 interconnects                          ; 45,428 / 318,656 ( 14 % ) ;
; Regional clocks                           ; 0 / 32 ( 0 % )            ;
+-------------------------------------------+---------------------------+


+-------------------------------------------------------------------+
; LAB Logic Elements                                                ;
+----------------------------------+--------------------------------+
; Number of ALMs  (Average = 7.41) ; Number of LABs  (Total = 2387) ;
+----------------------------------+--------------------------------+
; 1                                ; 46                             ;
; 2                                ; 38                             ;
; 3                                ; 47                             ;
; 4                                ; 57                             ;
; 5                                ; 52                             ;
; 6                                ; 68                             ;
; 7                                ; 96                             ;
; 8                                ; 1983                           ;
+----------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.30) ; Number of LABs  (Total = 2387) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 131                            ;
; 1 Async. load                      ; 1                              ;
; 1 Clock                            ; 1680                           ;
; 1 Clock enable                     ; 333                            ;
; 1 Sync. clear                      ; 197                            ;
; 1 Sync. load                       ; 261                            ;
; 2 Clock enables                    ; 39                             ;
; 2 Clocks                           ; 463                            ;
; 3 Clock enables                    ; 7                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.50) ; Number of LABs  (Total = 2387) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 21                             ;
; 2                                            ; 34                             ;
; 3                                            ; 28                             ;
; 4                                            ; 32                             ;
; 5                                            ; 25                             ;
; 6                                            ; 35                             ;
; 7                                            ; 33                             ;
; 8                                            ; 81                             ;
; 9                                            ; 55                             ;
; 10                                           ; 61                             ;
; 11                                           ; 58                             ;
; 12                                           ; 81                             ;
; 13                                           ; 70                             ;
; 14                                           ; 98                             ;
; 15                                           ; 89                             ;
; 16                                           ; 112                            ;
; 17                                           ; 112                            ;
; 18                                           ; 139                            ;
; 19                                           ; 134                            ;
; 20                                           ; 191                            ;
; 21                                           ; 172                            ;
; 22                                           ; 151                            ;
; 23                                           ; 149                            ;
; 24                                           ; 141                            ;
; 25                                           ; 111                            ;
; 26                                           ; 71                             ;
; 27                                           ; 24                             ;
; 28                                           ; 35                             ;
; 29                                           ; 5                              ;
; 30                                           ; 12                             ;
; 31                                           ; 2                              ;
; 32                                           ; 25                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.05) ; Number of LABs  (Total = 2387) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 1                              ;
; 1                                               ; 101                            ;
; 2                                               ; 127                            ;
; 3                                               ; 132                            ;
; 4                                               ; 200                            ;
; 5                                               ; 177                            ;
; 6                                               ; 213                            ;
; 7                                               ; 221                            ;
; 8                                               ; 260                            ;
; 9                                               ; 143                            ;
; 10                                              ; 196                            ;
; 11                                              ; 155                            ;
; 12                                              ; 82                             ;
; 13                                              ; 79                             ;
; 14                                              ; 68                             ;
; 15                                              ; 63                             ;
; 16                                              ; 74                             ;
; 17                                              ; 23                             ;
; 18                                              ; 20                             ;
; 19                                              ; 14                             ;
; 20                                              ; 15                             ;
; 21                                              ; 2                              ;
; 22                                              ; 12                             ;
; 23                                              ; 6                              ;
; 24                                              ; 1                              ;
; 25                                              ; 0                              ;
; 26                                              ; 1                              ;
; 27                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 16.73) ; Number of LABs  (Total = 2387) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 9                              ;
; 2                                            ; 44                             ;
; 3                                            ; 54                             ;
; 4                                            ; 95                             ;
; 5                                            ; 62                             ;
; 6                                            ; 85                             ;
; 7                                            ; 101                            ;
; 8                                            ; 108                            ;
; 9                                            ; 96                             ;
; 10                                           ; 67                             ;
; 11                                           ; 75                             ;
; 12                                           ; 78                             ;
; 13                                           ; 89                             ;
; 14                                           ; 65                             ;
; 15                                           ; 84                             ;
; 16                                           ; 85                             ;
; 17                                           ; 90                             ;
; 18                                           ; 82                             ;
; 19                                           ; 84                             ;
; 20                                           ; 81                             ;
; 21                                           ; 91                             ;
; 22                                           ; 72                             ;
; 23                                           ; 75                             ;
; 24                                           ; 80                             ;
; 25                                           ; 90                             ;
; 26                                           ; 58                             ;
; 27                                           ; 60                             ;
; 28                                           ; 43                             ;
; 29                                           ; 55                             ;
; 30                                           ; 43                             ;
; 31                                           ; 44                             ;
; 32                                           ; 37                             ;
; 33                                           ; 36                             ;
; 34                                           ; 36                             ;
; 35                                           ; 27                             ;
; 36                                           ; 5                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 31    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                     ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+--------+------------------------+-------------------+
; Status       ; ID        ; Category                                ; Rule Description                                                                                     ; Severity ; Information                                                              ; Device ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+--------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                         ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                         ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                         ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks            ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks            ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks                   ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks                   ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O       ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O       ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O       ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O       ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O       ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O       ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; No PCI I/O assignments found.                                            ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; No PCI I/O assignments found.                                            ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O       ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O       ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O       ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O       ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O       ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000032 ; I/O Properties Checks for Multiple I/Os ; I/O registers and SERDES should not be used at the same XY location.                                 ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks                 ; Current density for consecutive I/Os should not exceed 250mA for row I/Os and 250mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks              ; Single-ended outputs should be 1 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Pass         ; IO_000037 ; SI Related Distance Checks              ; Single-ended I/O and differential I/O should not coexist in a PLL output I/O bank.                   ; High     ; 0 such failures found.                                                   ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000038 ; SI Related SSO Limit Checks             ; Single-ended outputs and High-speed LVDS should not coexist in an I/O bank.                          ; High     ; No High-speed LVDS found.                                                ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks             ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; ALL    ; I/O                    ;                   ;
; Inapplicable ; IO_000040 ; SI Related SSO Limit Checks             ; The total drive strength of single ended outputs in a DPA bank should not exceed 120mA.              ; High     ; No DPA found.                                                            ; ALL    ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                              ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; ALL    ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                              ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; ALL    ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+--------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000032    ; IO_000033 ; IO_000034    ; IO_000037 ; IO_000038    ; IO_000042    ; IO_000040    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+--------------+
; Total Pass            ; 406          ; 82           ; 406          ; 0            ; 0            ; 411       ; 406          ; 0            ; 411       ; 411       ; 0            ; 106          ; 0            ; 0            ; 0            ; 0            ; 106          ; 0            ; 0            ; 0            ; 29           ; 106          ; 0            ; 0            ; 194          ; 411       ; 290          ; 411       ; 0            ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 5            ; 329          ; 5            ; 411          ; 411          ; 0         ; 5            ; 411          ; 0         ; 0         ; 411          ; 305          ; 411          ; 411          ; 411          ; 411          ; 305          ; 411          ; 411          ; 411          ; 382          ; 305          ; 411          ; 411          ; 217          ; 0         ; 121          ; 0         ; 411          ; 411          ; 411          ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0         ; 0            ; 0            ; 0            ;
; _dtack                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _berr                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; vme_data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; JC_uW_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; JC_uW_DATA            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; JC_GOE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; JC_uW_LE              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; JC_LD                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; JC_SYNCn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_ENABLE              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RX_DV               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_ENABLE              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RX_DV               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_ENABLE              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RX_DV               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_ENABLE              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RX_DV               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TX_EN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_LCKREFN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_LCKREFN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TX_EN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_LCKREFN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TX_EN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_LCKREFN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TX_ER               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TX_EN               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[19]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[18]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[17]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[16]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; am[2]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; dir_trans             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; transceivers_OE       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_0                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigIn[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; led_2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput_AUX2        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput_AUX1        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_OUT_0      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_OUT_1      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput_AUX3        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_XCLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_XCLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_XCLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_XCLK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; samplingclock         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_TXD[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_TXD[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[15]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[14]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[13]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[12]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[11]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[10]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_TXD[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[15]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[14]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[13]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[12]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[11]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[10]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[9]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[8]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[7]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[6]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[5]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[4]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[3]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[2]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[1]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_TXD[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; ClockSwitchControl[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; ClockSwitchControl[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; ClockSwitchControl[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; ClockSwitchControl[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _vme_write            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_IN_0       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_IN_1       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _ds[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _ds[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock0         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RX_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 0_RXD[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RX_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1_RXD[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RX_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 3_RXD[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _as                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _iack                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; clkswitch_Local       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; LocalClock            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; sysclk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _ga[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[29]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _ga[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[27]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; am[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; am[3]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; am[4]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _lword                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; am[5]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _ga[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[28]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _ga[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[30]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; _ga[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[31]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[26]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[25]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; address[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigIn_AUX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; am[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock4         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock3         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RX_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2_RXD[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigIn[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[15](n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[14](n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[7](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[6](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[5](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[4](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigIn[0](n)           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput(n)          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput_AUX2(n)     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput_AUX1(n)     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_OUT_0(n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_OUT_1(n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigOutput_AUX3(n)     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; samplingclock(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[15](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[14](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[13](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[12](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[11](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[10](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[9](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[8](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[7](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[6](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[5](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[4](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[3](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[2](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[1](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 1st_outputbus[0](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[15](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[14](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[13](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[12](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[11](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[10](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[9](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[8](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[7](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[6](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[5](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[4](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[3](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[2](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[1](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; 2nd_outputbus[0](n)   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_IN_0(n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; Debug_LVDS_IN_1(n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock0(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; LocalClock(n)         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock2(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigIn_AUX(n)          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock4(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; master_clock3(n)      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[0](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[2](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[1](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[3](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; DigIn[1](n)           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[13](n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[12](n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[11](n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[10](n)       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[9](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
; inputbus[8](n)        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+-----------+--------------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; On                       ;
; Error check frequency divisor                ; 2                        ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; ASDO,nCSO                                    ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                                   ;
+----------------------------------------------+----------------------------------------------------------------------+-------------------+
; Source Clock(s)                              ; Destination Clock(s)                                                 ; Delay Added in ns ;
+----------------------------------------------+----------------------------------------------------------------------+-------------------+
; PLL_VME:inst22|altpll:altpll_component|_clk2 ; PLL_VME:inst22|altpll:altpll_component|_clk2                         ; 7370.88           ;
; PLL_VME:inst22|altpll:altpll_component|_clk2 ; PLL_VME:inst22|altpll:altpll_component|_clk2,_ds[1],_ds[0],_as,_iack ; 436.955           ;
+----------------------------------------------+----------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Tue Jan 25 14:41:48 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off sigma_delta -c sigma_delta
Info: Parallel compilation is enabled and will use 6 of the 6 processors detected
Info: Selected device EP2S90F1020C3 for design "sigma_delta"
Info: Selected Migration Device List
    Info: Selected EP2S130F1020C3 for migration
    Info: Selected EP2S130F1020C4 for migration
    Info: Selected EP2S130F1020C5 for migration
    Info: Selected EP2S130F1020I4 for migration
    Info: Selected EP2S180F1020C3 for migration
    Info: Selected EP2S180F1020C4 for migration
    Info: Selected EP2S180F1020C5 for migration
    Info: Selected EP2S180F1020I4 for migration
    Info: Selected EP2S60F1020C3 for migration
    Info: Selected EP2S60F1020C3ES for migration
    Info: Selected EP2S60F1020C4 for migration
    Info: Selected EP2S60F1020C4ES for migration
    Info: Selected EP2S60F1020C5 for migration
    Info: Selected EP2S60F1020C5ES for migration
    Info: Selected EP2S60F1020I4 for migration
    Info: Selected EP2S90F1020C4 for migration
    Info: Selected EP2S90F1020C5 for migration
    Info: Selected EP2S90F1020I4 for migration
Info: Selected migration device list is legal with 1001 total of migratable pins
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "altpll00:inst233|altpll:altpll_component|pll" as Enhanced PLL type
    Info: PLL constraints from migration devices are also being used
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll00:inst233|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll00:inst233|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 210 degrees (4667 ps) for altpll00:inst233|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll00:inst233|altpll:altpll_component|_clk5 port
Info: Implemented PLL "PLL_TEST:inst21|altpll:altpll_component|pll" as Fast PLL type
    Info: PLL constraints from migration devices are also being used
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_TEST:inst21|altpll:altpll_component|_clk0 port
Info: Implemented PLL "PLL_TEST:inst5|altpll:altpll_component|pll" as Fast PLL type
    Info: PLL constraints from migration devices are also being used
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_TEST:inst5|altpll:altpll_component|_clk0 port
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Selected device migration path implemented 16 pin(s) as GND
    Info: Pin "L28"
    Info: Pin "L27"
    Info: Pin "AF28"
    Info: Pin "AF27"
    Info: Pin "AG25"
    Info: Pin "AG21"
    Info: Pin "AF14"
    Info: Pin "AE9"
    Info: Pin "AF6"
    Info: Pin "AF5"
    Info: Pin "H6"
    Info: Pin "H5"
    Info: Pin "H9"
    Info: Pin "G14"
    Info: Pin "F21"
    Info: Pin "F25"
Info: Selected device migration path implemented 24 pin(s) as NC
    Info: Pin "G28"
    Info: Pin "G27"
    Info: Pin "J30"
    Info: Pin "J29"
    Info: Pin "P23"
    Info: Pin "P22"
    Info: Pin "W23"
    Info: Pin "W22"
    Info: Pin "AC30"
    Info: Pin "AC29"
    Info: Pin "AD30"
    Info: Pin "AD29"
    Info: Pin "AE6"
    Info: Pin "AE5"
    Info: Pin "AD4"
    Info: Pin "AD3"
    Info: Pin "W11"
    Info: Pin "W10"
    Info: Pin "N11"
    Info: Pin "N10"
    Info: Pin "H4"
    Info: Pin "H3"
    Info: Pin "G6"
    Info: Pin "G5"
Warning: Devices selected for migration have different speed grades -- frequency limits are checked only for current device, not all devices
Info: Selected device migration path cannot use 40 pins as regular I/Os
    Info: Pin G28
    Info: Pin G27
    Info: Pin L28
    Info: Pin L27
    Info: Pin J30
    Info: Pin J29
    Info: Pin P23
    Info: Pin P22
    Info: Pin W23
    Info: Pin W22
    Info: Pin AC30
    Info: Pin AC29
    Info: Pin AD30
    Info: Pin AD29
    Info: Pin AF28
    Info: Pin AF27
    Info: Pin AG25
    Info: Pin AG21
    Info: Pin AF14
    Info: Pin AE9
    Info: Pin AF6
    Info: Pin AF5
    Info: Pin AE6
    Info: Pin AE5
    Info: Pin AD4
    Info: Pin AD3
    Info: Pin W11
    Info: Pin W10
    Info: Pin N11
    Info: Pin N10
    Info: Pin H4
    Info: Pin H3
    Info: Pin G6
    Info: Pin G5
    Info: Pin H6
    Info: Pin H5
    Info: Pin H9
    Info: Pin G14
    Info: Pin F21
    Info: Pin F25
Info: Selected device migration path cannot use 2 pins as RUP I/Os
    Info: Pin AD10
    Info: Pin L12
Info: Selected device migration path cannot use 2 pins as RDN I/Os
    Info: Pin AB11
    Info: Pin K11
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~DATA0~ is reserved at location H19
    Info: Pin ~CRC_ERROR~ is reserved at location G20
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Implemented PLL "PLL_VME:inst22|altpll:altpll_component|pll" as Enhanced PLL type
    Info: PLL constraints from migration devices are also being used
    Info: Implementing clock multiplication of 1, clock division of 4, and phase shift of 0 degrees (0 ps) for PLL_VME:inst22|altpll:altpll_component|_clk2 port
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Promoted node altpll00:inst233|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_6)
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info: Automatically promoted node altpll00:inst233|altpll:altpll_component|_clk1 (placed in counter C3 of PLL_6)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node altpll00:inst233|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_6)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X48_Y0_N11
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X48_Y0_N10
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X48_Y0_N9
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X48_Y0_N7
Info: Promoted node altpll00:inst233|altpll:altpll_component|_clk5 (placed in counter C1 of PLL_6)
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Promoted node DigIn[1] 
    Info: Promoted destinations to use location or clock signal Global Clock
Info: Pin DigIn[1] drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node PLL_TEST:inst5|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node PLL_TEST:inst21|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node PLL_VME:inst22|altpll:altpll_component|_clk2 (placed in counter C0 of PLL_11)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node vme_interface:inst2|del80 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node tdc_vme:inst57|dataout[31]~59
        Info: Destination node tdc_vme:inst57|vme_reset~3
        Info: Destination node tdc_vme:inst57|m_ctrlwrite69~1
        Info: Destination node tdc_vme:inst57|vme_ctrlwrite2
        Info: Destination node tdc_vme:inst57|vme_ctrlwrite1
        Info: Destination node tdc_vme:inst57|m_ctrlwrite69~2
        Info: Destination node tdc_vme:inst57|m_ctrlwrite37~1
Info: Automatically promoted node tdc_vme:inst57|m_ctrlwrite20 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node tdc_vme:inst57|m_ctrlwrite21 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node tdc_vme:inst57|m_ctrlwrite22 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node tdc_vme:inst57|m_ctrlwrite23 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node tdc_vme:inst57|m_ctrlwrite24 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node tdc_vme:inst57|m_ctrlwrite25 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node tdc_vme:inst57|m_ctrlwrite26 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Warning: Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Finished register packing
    Extra Info: Packed 81 registers into blocks of type I/O
Warning: Design has one or more differential I/O pins that do not connect to SERDES receiver or transmitter -- changes to this connectivity may affect fitting results
    Warning: Differential I/O pin inputbus[15] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[14] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[7] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[6] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[5] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[4] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin DigIn[0] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin DigOutput does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin DigOutput_AUX2 does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin DigOutput_AUX1 does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin Debug_LVDS_OUT_0 does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin Debug_LVDS_OUT_1 does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin DigOutput_AUX3 does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[15] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[14] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[13] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[12] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[11] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[10] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[9] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[8] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[7] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[6] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[5] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[4] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[3] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[2] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[1] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 1st_outputbus[0] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[15] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[14] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[13] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[12] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[11] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[10] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[9] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[8] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[7] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[6] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[5] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[4] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[3] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[2] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[1] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin 2nd_outputbus[0] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin Debug_LVDS_IN_0 does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin Debug_LVDS_IN_1 does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin DigIn_AUX does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[0] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[2] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[1] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[3] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin DigIn[1] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[13] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[12] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[11] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[10] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[9] does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin inputbus[8] does not connect to any SERDES receiver or transmitter
Warning: PLL "altpll00:inst233|altpll:altpll_component|pll" output port clk[1] feeds output pin "samplingclock" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Evaluation Phase
    Info: Asynchronous signal |sigma_delta|vme_interface:inst2|_vme_data_str~2
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|GLINK_fifo:inst10|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|GLINK_fifo:inst98|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|GLINK_fifo:inst178|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|GLINK_fifo:inst177|dcfifo:dcfifo_component|dcfifo_f7i1:auto_generated|dffpipe_c2e:rdaclr|dffe8a[0]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|sld_hub:auto_hub|clr_reg
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|sld_hub:auto_hub|virtual_ir_scan_reg
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]
        Info: Signal not critical. No action is required
    Info: Asynchronous signal |sigma_delta|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]
        Info: Signal not critical. No action is required
    Info: Found 10 asynchronous signals of which 0 will be pipelined
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 184 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:25
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "master_clock1"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "clkswitch" is assigned to location or region, but does not exist in design
    Warning: Node "master_clock1" is assigned to location or region, but does not exist in design
    Warning: Node "master_clock1(n)" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:43
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:10
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:01:30
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info: Automatic asynchronous signal pipelining - Execution Phase
Info: Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:09
Info: Estimated most critical path is register to register delay of 10.699 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X57_Y11; Fanout = 5152; REG Node = 'line_dff:inst499|lpm_ff:lpm_ff_component|dffs[0]'
    Info: 2: + IC(3.542 ns) + CELL(0.357 ns) = 3.899 ns; Loc. = LAB_X16_Y45; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~24'
    Info: 3: + IC(0.347 ns) + CELL(0.053 ns) = 4.299 ns; Loc. = LAB_X16_Y45; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~11'
    Info: 4: + IC(0.347 ns) + CELL(0.053 ns) = 4.699 ns; Loc. = LAB_X16_Y45; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~12'
    Info: 5: + IC(0.347 ns) + CELL(0.053 ns) = 5.099 ns; Loc. = LAB_X16_Y45; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~13'
    Info: 6: + IC(0.128 ns) + CELL(0.272 ns) = 5.499 ns; Loc. = LAB_X16_Y45; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~15'
    Info: 7: + IC(0.347 ns) + CELL(0.053 ns) = 5.899 ns; Loc. = LAB_X16_Y45; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~16'
    Info: 8: + IC(0.715 ns) + CELL(0.053 ns) = 6.667 ns; Loc. = LAB_X16_Y46; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~17'
    Info: 9: + IC(0.347 ns) + CELL(0.053 ns) = 7.067 ns; Loc. = LAB_X16_Y46; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~18'
    Info: 10: + IC(0.347 ns) + CELL(0.053 ns) = 7.467 ns; Loc. = LAB_X16_Y46; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~19'
    Info: 11: + IC(0.347 ns) + CELL(0.053 ns) = 7.867 ns; Loc. = LAB_X16_Y46; Fanout = 1; COMB Node = 'delta_factory:inst282|LessThan1~20'
    Info: 12: + IC(0.664 ns) + CELL(0.053 ns) = 8.584 ns; Loc. = LAB_X14_Y46; Fanout = 23; COMB Node = 'delta_factory:inst282|LessThan1~21'
    Info: 13: + IC(0.347 ns) + CELL(0.053 ns) = 8.984 ns; Loc. = LAB_X14_Y46; Fanout = 30; COMB Node = 'delta_factory:inst282|LessThan1~22'
    Info: 14: + IC(0.022 ns) + CELL(0.378 ns) = 9.384 ns; Loc. = LAB_X14_Y46; Fanout = 31; COMB Node = 'delta_factory:inst282|gap_cnt~25'
    Info: 15: + IC(0.569 ns) + CELL(0.746 ns) = 10.699 ns; Loc. = LAB_X14_Y47; Fanout = 1; REG Node = 'delta_factory:inst282|gap_cnt[17]'
    Info: Total cell delay = 2.283 ns ( 21.34 % )
    Info: Total interconnect delay = 8.416 ns ( 78.66 % )
Info: Fitter routing operations beginning
Info: 959 (of 112623) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 14% of the available device resources
    Info: Peak interconnect usage is 54% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info: Fitter routing operations ending: elapsed time is 00:01:39
Info: Started post-fitting delay annotation
Warning: Found 198 output pins without output pin load capacitance assignment
    Info: Pin "_dtack" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "_berr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "vme_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "JC_uW_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "JC_uW_DATA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "JC_GOE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "JC_uW_LE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "JC_LD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "JC_SYNCn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_ENABLE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_RX_DV" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_RX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_ENABLE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_RX_DV" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_RX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_ENABLE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_RX_DV" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_RX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_ENABLE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_RX_DV" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_RX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TX_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_LCKREFN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_LCKREFN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TX_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_LCKREFN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TX_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_LCKREFN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TX_ER" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TX_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dir_trans" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "transceivers_OE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "led_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DigOutput" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DigOutput_AUX2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DigOutput_AUX1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Debug_LVDS_OUT_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Debug_LVDS_OUT_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DigOutput_AUX3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_XCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_XCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_XCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_XCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "samplingclock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "0_TXD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1_TXD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "1st_outputbus[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2_TXD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "2nd_outputbus[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "3_TXD[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ClockSwitchControl[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ClockSwitchControl[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ClockSwitchControl[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ClockSwitchControl[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 48 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin JC_uW_CLK has a permanently disabled output enable
    Info: Pin JC_uW_DATA has a permanently disabled output enable
    Info: Pin JC_GOE has a permanently disabled output enable
    Info: Pin JC_uW_LE has a permanently disabled output enable
    Info: Pin JC_LD has a permanently disabled output enable
    Info: Pin JC_SYNCn has a permanently disabled output enable
    Info: Pin 0_ENABLE has a permanently enabled output enable
    Info: Pin 0_RX_DV has a permanently disabled output enable
    Info: Pin 0_RX_ER has a permanently disabled output enable
    Info: Pin 1_ENABLE has a permanently enabled output enable
    Info: Pin 1_RX_DV has a permanently disabled output enable
    Info: Pin 1_RX_ER has a permanently disabled output enable
    Info: Pin 2_ENABLE has a permanently enabled output enable
    Info: Pin 2_RX_DV has a permanently disabled output enable
    Info: Pin 2_RX_ER has a permanently disabled output enable
    Info: Pin 3_ENABLE has a permanently enabled output enable
    Info: Pin 3_RX_DV has a permanently disabled output enable
    Info: Pin 3_RX_ER has a permanently disabled output enable
    Info: Pin 0_TX_ER has a permanently enabled output enable
    Info: Pin 0_TX_EN has a permanently enabled output enable
    Info: Pin 0_LCKREFN has a permanently enabled output enable
    Info: Pin 1_LCKREFN has a permanently enabled output enable
    Info: Pin 1_TX_ER has a permanently enabled output enable
    Info: Pin 1_TX_EN has a permanently enabled output enable
    Info: Pin 3_LCKREFN has a permanently enabled output enable
    Info: Pin 3_TX_ER has a permanently enabled output enable
    Info: Pin 3_TX_EN has a permanently enabled output enable
    Info: Pin 2_LCKREFN has a permanently enabled output enable
    Info: Pin 2_TX_ER has a permanently enabled output enable
    Info: Pin 2_TX_EN has a permanently enabled output enable
    Info: Pin debug[19] has a permanently enabled output enable
    Info: Pin debug[18] has a permanently enabled output enable
    Info: Pin debug[17] has a permanently enabled output enable
    Info: Pin debug[16] has a permanently enabled output enable
    Info: Pin debug[15] has a permanently enabled output enable
    Info: Pin debug[14] has a permanently enabled output enable
    Info: Pin debug[13] has a permanently enabled output enable
    Info: Pin debug[12] has a permanently enabled output enable
    Info: Pin debug[11] has a permanently enabled output enable
    Info: Pin debug[10] has a permanently enabled output enable
    Info: Pin debug[9] has a permanently enabled output enable
    Info: Pin debug[8] has a permanently enabled output enable
    Info: Pin debug[7] has a permanently disabled output enable
    Info: Pin debug[6] has a permanently disabled output enable
    Info: Pin debug[5] has a permanently enabled output enable
    Info: Pin debug[4] has a permanently disabled output enable
    Info: Pin debug[3] has a permanently enabled output enable
    Info: Pin debug[2] has a permanently disabled output enable
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file C:/workspace/TopCDT_v40_mini/sigma_delta.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 74 warnings
    Info: Peak virtual memory: 5236 megabytes
    Info: Processing ended: Tue Jan 25 14:46:58 2022
    Info: Elapsed time: 00:05:10
    Info: Total CPU time (on all processors): 00:08:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/workspace/TopCDT_v40_mini/sigma_delta.fit.smsg.


