---
title: 内存屏障笔记
date: 2025-2-11 2:00:00 +0800
categories: [笔记, 异步程序]
tags: [内存屏障, 多线程]     # TAG names should always be lowercase
---

刷 B 站偶遇 C++ 内存模型，偶遇内存屏障，拼尽全力无法战胜。

花了两天时间，看了五六篇博客以及 cpp 和 rust 的官方文档。目前看下来的结论是：内存屏障是跨越软件和硬件上的同步机制。在软件上，需要处理编译器的乱序执行（指令重排）所带来的问题；在硬件上，需要处理 CPU 的乱序执行和缓存一致性中 Store Buffer 与 Invalidate Queue 所带来的问题。或许可以将内存屏障看作是一系列的语义约定，程序员按照约定进行使用，而编译器、CPU 等则按照约定进行实现。

> 内存屏障并不影响原子变量的原子性，原子变量本身就会是同步的。内存屏障的主要目的在于保护其它变量的顺序，例如在锁的释放时，保证所有线程能够看到在锁释放前发生的所有修改。
{: .prompt-tip}

## 乱序执行

为了加快运行速度，现代编译器和 CPU 都会进行乱序执行。编译器会删去部分死代码，调整运算顺序什么的。虽然运行结果和源代码一致，但是运行的过程却不一定一致，这就导致在多线程程序中，可能会发生一些预料之外的情况。

## 缓存一致性

除了乱序执行之外，现代 CPU 还有 cache，为了保证缓存一致性，比较常用的是 MEIS 方法。但是严格遵守 MEIS 又会带来性能上的损失，于是又引入了 Store Buffer 与 Invalidate Queue。Store Buffer 使得 CPU 可以直接修改值而不需要等待回复，等到回复后再将 Store Buffer 的内容写入 cache。Invalidate Queue 使得 CPU 可以直接回复 Ack，等到 CPU 空闲时再处理 Invalidate Queue 中的信息。

## 各种内存屏障

说是各种，其实主要还是记录一下 Rust 的内存屏障。它们和 C++20 的内存屏障是相同的，只是少了一些而已。

### Relaxed

语义：没有任何排序约束，只要求保证原子操作。

### Release

语义：当应用于存储操作时，对于所有以 `Acquire` 或更强的序加载此值的线程，保证 `Release` 之前的操作在存储操作发生之前执行。话句话说，存储操作之前的所有写操作都可以被以 `Acquire` 或更强的序加载此值的线程观测到。

此排序仅适用于可以执行存储的操作。如果将这个序用于既有加载又有存储的操作，那么加载是 `Relaxed` 的，而存储是 `Release` 的。

实现：软件上保证所有在 `Release` 之前的操作不会被重排到 `Release` 之后，硬件上保证 `Release` 的存储操作之后需要将 Store Buffer 清空，刷入 cache，并等待其它所有线程返回 Invalidate Acknowledge 信息后才能继续运行。

### Acquire

语义：当应用于加载操作时，如果加载的值是以 `Release` 或更强的序被存储的，那么所有在 `Acquire` 之后发生的操作，保证在存储操作发生之后执行。话句话说，所有的后续的读操作都可以看到存储之前的写操作。

此排序仅适用于可以执行加载的操作。如果将这个序用于既有加载又有存储的操作，那么加载是 `Acquire` 的，而存储是 `Relaxed` 的。

实现：软件上保证所有在 `Acquire` 之后的操作不会被重排到 `Acquire` 之前，硬件上保证 `Acquire` 的加载操作之前需要将 Invalidate Queue 清空。

### AcqRel

语义：同时具有 `Acquire` 和 `Release` 的效果：对于加载，它使用 `Acquire` 序。对于存储，它使用 `Release` 序。

注意，在 `compare_and_swap` 的情况下，有可能最终没有执行任何存储操作，因此它只有 `Acquire` 序。不过可以确定的是，`AcqRel` 永远不会执行 `Relaxed` 序。

### SeqCst (sequentially consistent)

语义：类似于 `Acquire` / `Release` / `AcqRel`（分别用于 `load`， `store` 和 `load-with-store` 操作），并额外保证所有的线程以相同的顺序看到所有 `SeqCst` 的操作。

猜测的实现：软件上不变，硬件上使用同步机制，保证总线只有一个 CPU 发 Invalidate 消息？总之主要的目的是让所有 CPU 核心中的 Store Buffer 和 Invalidate Queue 的顺序一致。

## 参考文献

[1] [cpprefence](https://en.cppreference.com/w/cpp/atomic/memory_order)  
[2] [rust std](https://doc.rust-lang.org/std/sync/atomic/enum.Ordering.html)  
[3] [说透缓存一致性与内存屏障](https://www.cnblogs.com/chanmufeng/p/16523365.html)
