{
    "original_text": "A 120-mW 3-D rendering engine with 6-Mb embedded DRAM and 3.2-GB/s runtime reconfigurable bus for PDA chip A low-power three-dimensional (3-D) rendering engine is implemented as part of a mobile personal digital assistant (PDA) chip. Six-megabit embedded DRAM macros attached to 8-pixel-parallel rendering logic are logically localized with a 3.2-GB/s runtime reconfigurable bus, reducing the area by 25% compared with conventional local frame-buffer architectures. The low power consumption is achieved by polygon-dependent access to the embedded DRAM macros with line-block mapping providing read-modify-write data transaction. The 3-D rendering engine with 2.22-Mpolygons/s drawing speed was fabricated using 0.18- mu m CMOS embedded memory logic technology. Its area is 24 mm/sup 2/ and its power consumption is 120 mW",
    "original_translation": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW",
    "error_count": 17,
    "keys": {
        "low-power 3D rendering engine": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "three-dimensional rendering engine": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "mobile PDA chip": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "mobile personal digital assistant chip": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "embedded DRAM macros": {
            "translated_key": "macros DRAM embebidos",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, lo que reduce el área en un 25% en comparación con las arquitecturas de buffer de marcos locales convencionales. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las \"macros DRAM embebidos\" con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": [
                ""
            ]
        },
        "8-pixel-parallel rendering logic": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderización de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, lo que reduce el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "reconfigurable bus": {
            "translated_key": "bus reconfigurable",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y un \"bus reconfigurable\" de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un \"bus reconfigurable\" de 3,2-GB/s en tiempo de ejecución, reduciendo el área en un 25% en comparación con las arquitecturas de buffer de marcos locales convencionales. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": [
                ""
            ]
        },
        "low power consumption": {
            "translated_key": "bajo consumo de energía",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El \"bajo consumo de energía\" se logra mediante el acceso dependiente del polígono a las macros DRAM embebidas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": [
                ""
            ]
        },
        "polygon-dependent access": {
            "translated_key": "acceso dependiente del polígono",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el \"acceso dependiente del polígono\" a las macros DRAM integradas con mapeo de bloques de línea que proporciona una transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": [
                ""
            ]
        },
        "line-block mapping": {
            "translated_key": "line-block mapping",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con \"line-block mapping\" que proporciona una transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": [
                ""
            ]
        },
        "read-modify-write data transaction": {
            "translated_key": "transacción de datos de lectura-modificación-escritura",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con una asignación de bloques de línea que proporciona \"transacción de datos de lectura-modificación-escritura\". El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": [
                ""
            ]
        },
        "CMOS embedded memory logic technology": {
            "translated_key": "tecnología de lógica de memoria integrada CMOS",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderización 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó utilizando 0,18- mu m \"tecnología de lógica de memoria integrada CMOS\". Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": [
                ""
            ]
        },
        "3D graphics rendering": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "120 mW": {
            "translated_key": "120 mW",
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es \"120 mW\" ",
            "error": [
                ""
            ]
        },
        "6 Mbit": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "3.2 GB/s": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "0.18 micron": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "CMOS digital integrated circuits": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "computer graphic equipment": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "low-power electronics": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "microprocessor chips": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "mobile computing": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "notebook computers": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "random-access storage": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        },
        "rendering (computer graphics)": {
            "translated_key": [],
            "translated_annotated_text": "Un motor de renderización 3D de 120 mW con DRAM integrado de 6 Mb y bus reconfigurable en tiempo de ejecución de 3,2-GB/s para chip PDA Un motor de renderización tridimensional de baja potencia (3-D) se implementa como parte de un chip de asistente digital personal móvil (PDA). Las macros DRAM de seis megabits conectadas a la lógica de renderizado de 8 píxeles y paralelos están lógicamente localizadas con un bus reconfigurable en tiempo de ejecución de 3,2-GB/s, reduciendo el área en un 25% en comparación con las arquitecturas locales convencionales de buffer-frame. El bajo consumo de energía se logra mediante el acceso dependiente del polígono a las macros DRAM integradas con mapeo de bloques de línea que proporciona transacción de datos de lectura-modificación-escritura. El motor de renderizado 3-D con velocidad de dibujo de 2,22-Mpolygons/s se fabricó con tecnología de lógica de memoria integrada CMOS de 0,18-mu m. Su área es de 24 mm/sup 2/ y su consumo de energía es de 120 mW ",
            "error": []
        }
    }
}