CLK_EXT_DIFF,VAR_0
CLK_INT_DIFF,VAR_1
CLK_INT_SING,VAR_2
CMU_REG0,VAR_3
CMU_REG0_PLL_REF_SEL_SET,FUNC_0
CMU_REG1,VAR_4
CMU_REG12,VAR_5
CMU_REG12_STATE_DELAY9_SET,FUNC_1
CMU_REG13,VAR_6
CMU_REG14,VAR_7
CMU_REG1_REFCLK_CMOS_SEL_SET,FUNC_2
cmu_rd,FUNC_3
cmu_wr,FUNC_4
dev_dbg,FUNC_5
xgene_phy_cfg_cmu_clk_type,FUNC_6
ctx,VAR_8
cmu_type,VAR_9
clk_type,VAR_10
val,VAR_11
