# VHDL - Contadores Digitales para FPGA

## Descripci√≥n

Este repositorio contiene la implementaci√≥n en VHDL de tres tipos de contadores digitales de 4 bits, dise√±ados para ser sintetizados en una tarjeta FPGA Terasic DE0 con un chip Altera Cyclone III. El proyecto fue desarrollado como parte del **Taller de Flip-Flops y Contadores** del curso de Dise√±o de Sistemas Digitales en la Pontificia Universidad Javeriana.

Cada contador fue dise√±ado, simulado en ModelSim y probado f√≠sicamente en la FPGA.

---

## Caracter√≠sticas

Se implementaron tres m√≥dulos de contador independientes:

* **Contador Ascendente (0-15):** Un contador *free-run* de 4 bits que cuenta de `0x0` a `0xF` y se reinicia.
* **Contador Descendente (15-0):** Una modificaci√≥n del contador anterior para realizar una cuenta descendente de `0xF` a `0x0`.
* **Contador Controlado (0-9):** Un contador BCD que cuenta de 0 a 9, se reinicia y genera una se√±al `endCounter` al alcanzar la cuenta m√°xima.

---

## Estructura del Repositorio

El proyecto est√° organizado en tres carpetas, cada una conteniendo un proyecto de Quartus completo y funcional:
¬°Excelente idea! Publicar tu trabajo en GitHub es una pr√°ctica profesional muy buena y te sirve como portafolio.

Aqu√≠ tienes todo lo que necesitas para crear tu repositorio, basado en lo que me pides y en las im√°genes que subiste.

## 1. Configuraci√≥n del Repositorio
En la p√°gina "Create a new repository" que mostraste, llena los campos as√≠:

Repository name: VHDL-Contador-FPGA

(Es un nombre corto, descriptivo y profesional).

Description: Implementaci√≥n en VHDL de contadores digitales (ascendente, descendente y BCD) para una FPGA Terasic DE0 (Cyclone III), como parte del Taller de Flip-Flops de la Pontificia Universidad Javeriana.

(Describe claramente el proyecto, la tecnolog√≠a y el contexto).

## 2. Selecci√≥n de la Licencia
Debes seleccionar la Licencia MIT.

¬øPor qu√©?: Es la licencia de c√≥digo abierto m√°s com√∫n y permisiva. B√°sicamente le dice al mundo: "Puedes usar este c√≥digo para lo que quieras (aprender, modificarlo, usarlo en tus propios proyectos), solo no me culpes si algo sale mal y mant√©n mi nombre en el aviso de copyright". Es perfecta para proyectos de estudiantes.

## 3. Contenido del Archivo README.md
Este es el archivo m√°s importante, ya que es la "portada" de tu proyecto. Despu√©s de crear el repositorio, haz clic en "Add a README" o crea un archivo llamado README.md y pega el siguiente contenido.

Markdown

# VHDL - Contadores Digitales para FPGA

## Descripci√≥n

Este repositorio contiene la implementaci√≥n en VHDL de tres tipos de contadores digitales de 4 bits, dise√±ados para ser sintetizados en una tarjeta FPGA Terasic DE0 con un chip Altera Cyclone III. El proyecto fue desarrollado como parte del **Taller de Flip-Flops y Contadores** del curso de Dise√±o de Sistemas Digitales en la Pontificia Universidad Javeriana.

Cada contador fue dise√±ado, simulado en ModelSim y probado f√≠sicamente en la FPGA.

---

## Caracter√≠sticas

Se implementaron tres m√≥dulos de contador independientes:

* **Contador Ascendente (0-15):** Un contador *free-run* de 4 bits que cuenta de `0x0` a `0xF` y se reinicia.
* **Contador Descendente (15-0):** Una modificaci√≥n del contador anterior para realizar una cuenta descendente de `0xF` a `0x0`.
* **Contador Controlado (0-9):** Un contador BCD que cuenta de 0 a 9, se reinicia y genera una se√±al `endCounter` al alcanzar la cuenta m√°xima.

---

## Estructura del Repositorio

El proyecto est√° organizado en tres carpetas, cada una conteniendo un proyecto de Quartus completo y funcional:

/
‚îú‚îÄ‚îÄ üìÅ ascendente/
‚îÇ   ‚îú‚îÄ‚îÄ counter_ascendente.vhd
‚îÇ   ‚îú‚îÄ‚îÄ contador_top_ascendente.vhd
‚îÇ   ‚îî‚îÄ‚îÄ ... (archivos de proyecto y simulaci√≥n)
‚îÇ
‚îú‚îÄ‚îÄ üìÅ descendente/
‚îÇ   ‚îú‚îÄ‚îÄ counter_descendente.vhd
‚îÇ   ‚îú‚îÄ‚îÄ contador_top_descendente.vhd
‚îÇ   ‚îî‚îÄ‚îÄ ... (archivos de proyecto y simulaci√≥n)
‚îÇ
‚îî‚îÄ‚îÄ üìÅ controlado/
‚îú‚îÄ‚îÄ counter_modulo_N.vhd
‚îú‚îÄ‚îÄ contador_top.vhd
‚îî‚îÄ‚îÄ ... (archivos de proyecto y simulaci√≥n)

---

## Componentes VHDL Principales

* `counter_*.vhd`: Contiene la l√≥gica de comportamiento de cada contador (la l√≥gica secuencial).
* `bin_to_sseg.vhd`: Un decodificador combinacional que convierte la salida binaria de 4 bits del contador a las se√±ales de un display de 7 segmentos.
* `contador_top_*.vhd`: La entidad de nivel superior de cada proyecto, que conecta el contador correspondiente con el decodificador y los puertos de la FPGA (dise√±o estructural).

---

## Hardware y Software

* **FPGA:** Terasic DE0
* **Chip:** Altera Cyclone III (EP3C16F484C6)
* **Software de Dise√±o:** Altera Quartus II v13.1
* **Software de Simulaci√≥n:** ModelSim-Altera

---

## Autor(es)

* **Kevin Fonseca Escamilla**
* **Sofia Dur√°n Guerrero**

