---
title: "Chapter01_Introduction"
excerpt: "Chapter01. Design of Digital System"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter01_DSS

toc: true
toc_sticky: true

date: 2025-04-23
last_modified_at: 2025-04-26
---


# Chapter 1: Introduction 목차 정리

## 1. Contemporary Digital System Design
- 1-1. Components of Electronic Systems  
  - Hardware (H/W)  
  - Software (S/W)  
- 1-2. Digital System  
  - Combinational Logic  
  - Sequential Logic  
- 1-3. Advantages and Disadvantages of Digital System  
- 1-4. Increasing Complexity of Digital Systems  
- 1-5. Design Trends  
- 1-6. Design Constraints  
  - Area  
  - Speed  
  - Power  
  - Testability  

## 2. VLSI (Very Large Scale Integration)
- 2-1. Manufacturing Technology  
- 2-2. Design Technology  
- 2-3. Why VLSI?  

## 3. ASIC (Application Specific Integrated Circuit)
- 3-1. ASIC Fabrication Process  
- 3-2. ASIC Components  
  - Cell Library  
  - Gate Array  
  - Standard Cell  

## 4. Hardware Implementation Methods
- 4-1. Full Custom  
- 4-2. Semi-Custom (Standard Cell, Gate Array)  
- 4-3. Programmable (FPGA, PLD)  

## 5. SoC (System on a Chip)
- 5-1. SoC Definition  
- 5-2. SoC Hardware Components  
- 5-3. SoC Software Components  
- 5-4. Benefits of SoC  
- 5-5. Example: Generic Wireless/Computing SoC  

## 6. Productivity Improvement in Design
- 6-1. Reuse of IP (Intellectual Property)  
- 6-2. Platform-Based Design  
- 6-3. High-Level Design (SPW, COSSAP)  
- 6-4. Function-Architecture Co-Design  

## 7. Evolution of Nanoelectronics
- 7-1. Chip-on-Board  
- 7-2. ASIC to System-on-Chip  
- 7-3. 3D IC Technology and Packaging  
  - TSV (Through Silicon Via)  
  - High Bandwidth Memory (HBM)  

## 8. ASIC Design Flow
- 8-1. Specification Definition  
- 8-2. Behavioral-Level Design  
- 8-3. RTL (Register Transfer Level) Design  
- 8-4. Logic Synthesis  
  - Translation (Elaboration)  
  - Optimization  
  - Technology Mapping  
- 8-5. Placement and Routing  
  - Partitioning  
  - Floorplanning  
  - Placement  
  - Routing  
- 8-6. Layout Verification  
  - DRC (Design Rule Checking)  
  - LVS (Layout vs. Schematic)  
  - ERC (Electrical Rule Checking)  
- 8-7. Fabrication and Testing  

## 9. FPGA/PLD Design Flow
- 9-1. Netlist Mapping to FPGA/PLD  
- 9-2. Configuration Bitstream Generation  

## 10. Design-for-Test (DFT)
- 10-1. Need for DFT  
- 10-2. Methods to Improve Testability  

## 11. Design Issues in Complex Digital Systems
- 11-1. Area / Speed / Power / Testability Trade-offs  
- 11-2. System Integration Challenges  
- 11-3. Interface Issues with Analog Components  
- 11-4. Design for Testability  

## 12. Summary

---

# 1. Contemporary Digital System Design

## 1-1. Components of Electronic Systems

**Hardware (H/W)**  
- 전자 회로 블록으로 구성된 물리적 장치들  
- 예시: CPU Core, DSP Core, Digital Logic Circuits, RF Circuits, I/O Devices

**Software (S/W)**  
- 프로그래밍 코드로 구성된 모듈들  
- 예시:  
  - 운영체제(OS), 시스템 소프트웨어  
  - 데이터 구조 / 데이터베이스  
  - 임베디드 소프트웨어 & 펌웨어  
  - 애플리케이션 소프트웨어  

---

## 1-2. Digital System

디지털 시스템은 **스위칭 네트워크**로 구성되며, 두 가지 주요 논리로 나뉜다:

**Combinational Logic**  
- 출력은 입력의 순수 함수  
- 메모리 없음  
- 시간에 독립적  
- 예: 논리 게이트, ALU, 디코더  

**Sequential Logic**  
- 출력이 입력 + 현재 상태의 함수  
- **메모리 요소 (Flip-Flops)** 필요  
- 예: 레지스터, 카운터, FSM  

---

## 1-3. Advantages and Disadvantages of Digital System

**장점:**  
- 노이즈 내성 우수  
- 정확하고 신뢰성 있음  
- 고속 동작  
- SoC에 적합 (작고, 저전력, 저비용)

**단점:**  
- 아날로그 세상과 인터페이스 필요 (ADC, DAC)  
- 자연적으로 아날로그인 센서/신호는 별도 처리 필요  

---

## 1-4. Increasing Complexity of Digital Systems

- 예:  
  - P6 마이크로프로세서 → 약 1천만 트랜지스터  
  - LTE 모뎀 → 약 3천만 로직 게이트  
- **구식 설계 방식:**  
  - 진리표, K-map, 상태도 사용  
  - PCB 수준 설계 → 현대 시스템에 부적합  

- **현대 설계 방식:**  
  - HDL(Verilog, VHDL) 기반 설계  
  - **IP 재사용**, **하드웨어-소프트웨어 공동 설계 (HW/SW Co-design)**  
  - SoC, VLSI 중심  

---

## 1-5. Design Trends

- **복잡성 증가 → 다양한 설계 트레이드오프 고려 필요**
  - 면적 (Area)  
  - 속도 (Speed)  
  - 전력 (Power)  
  - 테스트 용이성 (Testability)

---

## 1-6. Design Constraints

디지털 시스템 설계 시 **다양한 제약 조건**을 균형 있게 만족시켜야 함:

- **면적 (Area)**: 칩 크기, 셀 밀도  
- **속도 (Speed)**: 클럭 속도, 응답 시간  
- **전력 (Power)**: 소비 전력, 배터리 사용 시간  
- **테스트 용이성 (Testability)**: 제조 후 테스트 가능한 구조 설계  

---

# 2. VLSI (Very Large Scale Integration)

## 2-1. Manufacturing Technology

**제조 기술 (Manufacturing Technology)**  
- MOSFET 트랜지스터 채널의 **최소 길이 (Minimum Channel Length)** 감소  
- 다층 금속 배선 (Multi-layer Interconnection) 사용  
- 결과적으로 칩 밀도(Density) 증가 및 고성능 회로 구현 가능

---

## 2-2. Design Technology

**설계 기술 (Design Technology)**  
- 복잡한 회로 설계를 위해 **CAD(Computer-Aided Design) 도구** 사용  
  - 예: 논리 합성(Logical Synthesis), 배치/배선(Placement & Routing), 시뮬레이션(Simulation)  
- 자동화된 설계 흐름으로 설계 생산성 향상

---

## 2-3. Why VLSI?

**VLSI를 사용하는 이유**  
- **새로운 시장 창출**: 고성능, 소형화된 제품 개발 가능  
- **동작 속도 향상 (Operation Speed)**  
- **설계 투자 보호**: 기존 IP 및 설계 재사용 가능  

---

# 3. ASIC (Application Specific Integrated Circuit)

## 3-1. ASIC Fabrication Process

**ASIC 제작 절차**

- **대량 생산**을 위한 칩 설계 및 제작
- **NRE(Non-Recurring Engineering) 비용**:  
  - 약 \$0.1M ~ \$1M 소요
- **제작 공정 흐름**  
  1. **공정 선택**: 예) CMOS 0.13μm, 75nm 공정  
  2. **Chip Layout**:  
     - 플로어 플래닝(Floor-Planning)  
     - 배치 및 배선(Placement & Routing)  
  3. **레이아웃 검증**:  
     - DRC(Design Rule Checking)  
     - ERC(Electrical Rule Checking)  
     - LVS(Layout vs Schematic)  
  4. **Fabrication(제작)**: 패턴 생성 → 포토 리소그래피 등
  5. **Post-Simulation(후처리 시뮬레이션)**: 물리적 제조 이후 검증

- **제작 시간**  
  - Gate Array 방식: 약 4~6주  
  - Standard Cell 방식: 약 8~12주

---

## 3-2. ASIC Components

**ASIC을 구성하는 주요 요소**

### - Cell Library
- 다양한 논리 게이트 및 기능 블록(예: AND, OR, 플립플롭 등) 모음
- ASIC 벤더가 제공하는 **시뮬레이션 및 레이아웃 최적화** 완료된 셀 모음

### - Gate Array
- **미리 제작된 웨이퍼** 위에, 금속 배선만 추가해 회로 구성
- 빠른 제작 가능, 다만 구조 유연성은 낮음

### - Standard Cell
- 사전 설계된 **로직 블록(standard cells)**을 조합해 회로 구성
- 높은 유연성 및 성능 제공
- Gate Array에 비해 비용이 더 들 수 있음

---

# 4. Hardware Implementation Methods

## 4-1. Full Custom

**풀 커스텀 (Full Custom) 설계**

- 회로의 **모든 트랜지스터와 배선**을 직접 설계
- 최적화 수준 최고 → **성능, 면적, 전력 소비 최적**
- 설계 및 제작 시간이 매우 길고, 비용이 높음
- 주로 고성능, 대량 생산 제품(예: 고속 프로세서)에 사용

---

## 4-2. Semi-Custom

**세미 커스텀 (Semi-Custom) 설계**

- **Standard Cell 기반 설계** 또는 **Gate Array 기반 설계**를 의미
- 셀 라이브러리를 조합해 회로 설계
- 장점:
  - 개발 기간 단축
  - 설계 비용 절감
- 대표 방식:
  - **Standard Cell** 방식
  - **Gate Array** 방식

---

## 4-3. Programmable (FPGA, PLD)

**프로그램 가능 하드웨어 (Programmable Devices)**

- **FPGA(Field Programmable Gate Array)**  
  - 제작 후 사용자가 프로그램 가능
  - LUT(Look-Up Table) 기반 로직 구현
- **PLD(Programmable Logic Device)**  
  - 비교적 작은 로직 회로를 빠르게 구현

**장점**  
- 설계 수정이 용이
- 초기 제품 개발 및 프로토타이핑에 유리

**단점**  
- ASIC 대비 속도, 전력, 면적 효율이 떨어질 수 있음

---

# 5. SoC (System on a Chip)

## 5-1. SoC Definition

**SoC(System on a Chip)**  
- 하나의 칩 안에 시스템 전체 기능을 통합한 형태
- 여러 구성 요소들을 하나의 실리콘 칩 위에 통합하여  
  **소형화, 고성능, 저전력, 저비용** 구현

---

## 5-2. SoC Hardware Components

SoC에 포함되는 하드웨어 구성 요소:

- **CPU / DSP Core**  
  - 시스템 제어, 연산 기능 담당

- **메모리 (Memory)**  
  - 코드, 데이터 저장 (예: SRAM, Flash 등)

- **Co-Processor & Peripherals**  
  - 영상처리, 통신, I/O 등 목적에 따라 추가되는 회로들

- **Analog / RF 회로**  
  - 무선 통신 등 아날로그 신호 처리 담당

---

## 5-3. SoC Software Components

SoC에서 동작하는 소프트웨어 구성 요소:

- **System Software**  
  - RTOS(Real-Time Operating System), 디바이스 드라이버 등

- **Application Software**  
  - 알고리즘, 사용자 프로그램

- **Development Tools**  
  - 시뮬레이터(ISS), 디버거, 컴파일러 등

---

## 5-4. Benefits of SoC

SoC 설계를 통한 주요 이점:

- **시스템 전체 비용 절감**  
- **성능 향상**  
- **전력 소비 감소**  
- **하드웨어 소형화**  
- **재사용 용이 (IP 기반 설계)**  
- **고수준 추상화 설계 가능**

---

## 5-5. Example: Generic Wireless/Computing SoC

**무선/컴퓨팅용 SoC 예시 구성**

- **uP Core** (CPU/DSP Core)  
- **SRAM, ROM, Flash** (메모리)  
- **USB, Serial I/F, FIFO** (주변 회로)  
- **MPEG Decoder, Camera Interface, Logic Block** 등  
- 모든 요소가 하나의 칩 위에서 동작

---

# 6. Productivity Improvement in Design

## 6-1. Reuse of IP (Intellectual Property)

**IP(지적 재산 블록) 재사용**

- 이미 검증된 **회로 블록(IP)**을 새로운 설계에 재활용
- 예시: CPU 코어, 버스 인터페이스, 메모리 컨트롤러 등
- 장점:
  - 개발 시간 단축
  - 오류 감소
  - 품질 및 신뢰성 향상

---

## 6-2. Platform-Based Design

**플랫폼 기반 설계 (Platform-Based Design)**

- 특정 응용 분야에 최적화된 **플랫폼 아키텍처** 위에  
  다양한 기능을 추가하여 제품 개발
- 이전 시스템 구조 재사용 가능  
- 예: IoT 디바이스 플랫폼, 스마트폰 칩셋 플랫폼

---

## 6-3. High-Level Design (SPW, COSSAP 등)

**고수준 설계 언어 및 도구 사용**

- C 언어 이상의 추상화 수준에서 설계 진행
- **생산성 지표 예시**:  
  - 어셈블리 → 하루 20~30줄  
  - C → 하루 200줄
- 사용 도구 예시:
  - **SPW (Mentor Graphics)**  
  - **COSSAP (Synopsys)**  

---

## 6-4. Function-Architecture Co-Design

**기능-아키텍처 동시 설계**

- 기능(software)과 구조(hardware)를 동시에 설계하여  
  최적의 성능과 자원 배분 달성
- 하드웨어/소프트웨어 분할을 효율적으로 수행

---

# 7. Evolution of Nanoelectronics

## 7-1. Chip-on-Board

**Chip-on-Board(COB)**

- 다이(Die)를 직접 PCB(Printed Circuit Board)에 장착하고 와이어 본딩
- 작은 크기, 간단한 조립 가능
- 하지만 패키징 보호 부족 → 환경에 취약

---

## 7-2. ASIC to System-on-Chip

**ASIC → SoC로의 진화**

- 과거: 별도 칩(ASIC)들이 보드 위에서 통합됨
- 현재: **SoC(System on a Chip)** 형태로  
  여러 기능을 하나의 칩에 집적
- 장점:
  - 비용 절감
  - 성능 향상
  - 전력 소모 감소
  - 제품 크기 축소

---

## 7-3. 3D IC Technology and Packaging

**3D IC 기술과 고대역 패키징**

- **3D IC(3차원 적층 칩)**:
  - 칩을 수직 방향으로 적층(Stacking)  
  - 고속 인터페이스 및 짧은 배선 거리 확보
- **TSV (Through-Silicon Via)**:
  - 실리콘 관통 비아를 통해 칩 간 전기적 연결
- **HBM (High Bandwidth Memory)**:
  - 메모리 다이를 수직으로 쌓아 대역폭 극대화

**장점**  
- 시스템 성능 향상
- 전력 소비 감소
- 차지 면적 감소

---

### 참고: 3D IC 패키징 예시

- GDDR5 → HBM2 진화
- [ASIC + DRAM] → [ASIC with HBM] 으로 고속 패키지 변화

---

# 8. ASIC Design Flow

## 8-1. Specification Definition

**시스템 사양 정의 (Specification Definition)**

- 목표 시스템의 **기능적 요구사항** 명세
- 성능 목표 설정
  - 속도(Speed)
  - 신호대 잡음비(SNR)
  - 비트 오류율(BER)
  - 전력 소비(Power) 등
- 입출력(I/O) 신호 정의 및 사용자 인터페이스 설명
- 검증 및 테스트 계획 포함

---

## 8-2. Behavioral-Level Design

**행동 수준 설계 (Behavioral-Level Design)**

- 시스템 동작을 **C 코드 또는 HDL**로 모델링
- 기능적 검증 수행 (Behavioral Simulation)
- 사양과 동작 모델 일치 여부 확인

---

## 8-3. RTL (Register Transfer Level) Design

**레지스터 전송 수준 설계 (RTL Design)**

- **Verilog** 또는 **VHDL**을 사용하여 하드웨어의 구조/동작 명세
- **레지스터와 연산 블록 간 데이터 흐름**을 명확히 표현
- 동작 예시 (4-bit counter):

```verilog
always @(posedge clk or negedge rst_n) begin
  if (!rst_n)
    dout <= 4'b0;
  else if (load)
    dout <= din;
  else if (!enb_n)
    dout <= dout + 1;
end
```

---

## 8-4. Logic Synthesis

**논리 합성 (Logic Synthesis)**

- **RTL 코드 → 게이트 수준 네트리스트** 변환
- 주 흐름:

  1. **Translation (Elaboration)**  
     - RTL을 내부 표현으로 변환
  2. **Optimization**  
     - 타이밍, 면적, 전력 최적화
  3. **Technology Mapping**  
     - 실제 셀 라이브러리로 매핑

- 최종 목표:  
  $$
  \text{RTL} \quad \longrightarrow \quad \text{Optimized Gate-Level Netlist}
  $$

---

## 8-5. Placement and Routing

**배치 및 배선 (Placement and Routing)**

- **Partitioning**: 회로를 논리적 블록으로 분할
- **Floorplanning**: 블록을 칩 영역에 배치
- **Placement**: 셀과 블록들의 정확한 위치 결정
- **Routing**: 셀 간 연결(배선) 수행

- 라우팅은 두 단계로 진행:
  - **Global Routing**: 대략적 경로 설정
  - **Detailed Routing**: 실제 선로 배정

---

## 8-6. Layout Verification

**레이아웃 검증 (Layout Verification)**

- DRC (Design Rule Check): 설계 규칙 위반 검증
- LVS (Layout vs. Schematic): 회로도와 레이아웃 일치성 검증
- ERC (Electrical Rule Check): 전기적 규칙 확인

---

## 8-7. Fabrication and Testing

**칩 제조 및 테스트 (Fabrication and Testing)**

- 최종 GDSII 파일 생성 → 팹(Fab)에 전달
- 칩 제작 (수주간 소요)
- 제작된 칩에 대해 기능 테스트 및 결함 검사 수행
- DFT(Design For Testability) 구조 삽입 필요

---

# 9. FPGA/PLD Design Flow

## 9-1. Netlist Mapping to FPGA/PLD

**FPGA/PLD로의 넷리스트 매핑 과정**

- 합성(Synthesis)된 **게이트 수준 넷리스트(Netlist)**를  
  **FPGA/PLD**의 구성 요소에 매핑
- 매핑 대상:
  - LUT(Look-Up Table)
  - 플립플롭
  - 스위치 박스
  - 내부 배선 리소스 등

- **FPGA 맵핑 과정**:
  1. 넷리스트를 LUT/플립플롭 조합으로 변환
  2. 타이밍 제약(Timing Constraints) 만족시키기 위해 최적화
  3. 자원(Resource) 최적 배분

---

## 9-2. Configuration Bitstream Generation

**FPGA 비트스트림 생성 및 프로그래밍**

- 매핑 완료 후,  
  **Configuration Bitstream** 생성
- 비트스트림은:
  - LUT 내용
  - 배선 정보
  - 스위치 설정 등 포함

- 비트스트림을 FPGA에 다운로드 →  
  FPGA의 기능이 프로그래밍됨

**참고:**  
- PLD는 소규모 로직 매핑에 주로 사용
- FPGA는 복잡한 시스템까지 구현 가능

---

# 10. Design-for-Test (DFT)

## 10-1. Need for DFT

**왜 DFT가 필요한가?**

- **디지털 시스템의 복잡도 증가**로 인해 내부 상태를 외부에서 직접 관찰하기 어려움
- 칩이 제작된 후, 결함을 효과적으로 찾기 위해 **테스트 구조 내장 필요**
- 설계 초기부터 **테스트를 고려한 구조(DFT)** 설계가 필요

**문제점 예시**:
- 내부 신호에 접근 불가
- 제조 결함의 위치 추적 어려움
- 검증 누락 → 생산 불량 증가

---

## 10-2. Methods to Improve Testability

**테스트 용이성을 높이는 대표적인 기법들**

- **Scan Chain 삽입**
  - 플립플롭들을 시프트 레지스터처럼 연결
  - 내부 상태를 외부에서 읽고 쓸 수 있도록 함

- **Built-In Self-Test (BIST)**
  - 칩이 스스로 자신의 회로를 테스트
  - 테스트 패턴 생성기 + 응답 분석기 내장

- **Boundary Scan (JTAG)**
  - 외부 인터페이스 경계를 따라 신호 주입 및 관찰
  - 표준화된 IEEE 1149.1 구조

- **Test Point 삽입**
  - 중요 노드에 테스트 회로 삽입

---

**요약**  
DFT는 **제품의 품질 향상과 테스트 비용 절감**을 위한 핵심 전략이다.  
설계 초기에 DFT 구조를 고려하지 않으면  
제작 후 발견되는 버그 수정 비용이 폭발적으로 증가함.

---

# 11. Design Issues in Complex Digital Systems

## 11-1. Area / Speed / Power / Testability Trade-offs

- **면적(Area)**: 작은 칩 크기 → 비용 절감  
- **속도(Speed)**: 높은 클럭 주파수 → 빠른 동작  
- **전력(Power)**: 낮은 소비 전력 → 발열/배터리 효율 향상  
- **테스트 용이성(Testability)**: 생산 이후 결함 검출을 위한 설계  
- → 이 네 가지 요소는 상호 트레이드오프 관계에 있음  
  예: 속도를 높이면 전력 소비 증가 가능

---

## 11-2. System Integration Challenges

- 다양한 블록(CPU, DSP, Memory, I/O)을 하나의 시스템으로 통합할 때
  - 인터페이스 복잡도 증가
  - 타이밍 동기화 이슈
  - 설계 규모 증가로 인한 검증/테스트 부담 증가

---

## 11-3. Interface Issues with Analog Components

- 아날로그 ↔ 디지털 변환 문제 존재
  - ADC (Analog-to-Digital Converter)
  - DAC (Digital-to-Analog Converter)
- 아날로그 신호 특성 때문에  
  **노이즈**, **정확도**, **동기화** 등의 문제 발생 가능

---

## 11-4. Design for Testability

- 제품 수율 향상을 위한 **테스트 구조 삽입 필수**
- **Scan Chain**, **BIST**, **JTAG** 등을 적절히 설계에 통합해야 함

---

# 12. Summary

- 현대 디지털 시스템은 **높은 성능, 낮은 전력, 소형화**를 동시에 추구
- ASIC, SoC, FPGA 설계는 복잡하지만,  
  HDL, IP 재사용, 고수준 설계 도구 등을 통해 생산성을 높일 수 있음
- **ASIC 설계 흐름(Design Flow)**:  
  사양 → 행동 모델 → RTL 설계 → 논리 합성 → 물리 구현 → 검증 → 제조
- **DFT와 테스트성 확보**는 고품질 제품 생산을 위한 필수 요소
- 트레이드오프와 복잡성 속에서 **균형 잡힌 설계 전략**이 핵심

---