# Signed Magnitude Adder
음수 연산이 고려된 6bit Sign and Magnitude Adder 모듈  
입력 3가지: +/-연산 Select Signal, 2-input 각 6bit (Sign 1bit, Magnitude 5bit), 출력 1가지: 7bit (Sign 1bit, Magnitude 6bit)  
테스트벤치를 작성하여 8가지 이상의 다양한 조건을 고려한 경우의 수에 대해 시뮬레이션    
Verilog 산술연산자 이용 불가, Magnitude 연산 처리 모듈 설계시 Pipeline 구조 적용  
  
<https://koreascience.kr/article/JAKO200809906435680.page>  
