<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:48.2248</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.06.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0068943</applicationNumber><claimCount>17</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE HAVING THE  SAME</inventionTitleEng><openDate>2023.12.14</openDate><openNumber>10-2023-0168460</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.05</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/13</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 수평 방향으로 구분된 제1 영역 및 제2 영역을 포함하는 제1 절연층; 상기 제1 절연층의 상기 제1 영역 상에 배치된 제1 패턴부 및 상기 절연층의 상기 제2 영역 상에 배치된 제2 패턴부를 포함하는 제1 회로 패턴층; 및 상기 제1 절연층 상에 배치된 제1 보호층을 포함하고, 상기 제1 보호층은, 상기 제1 영역과 전체적으로 수직으로 중첩된 제1 개구; 및 상기 제2 영역과 부분적으로 수직으로 중첩된 제2 개구를 포함하고, 상기 제2 패턴부의 상면은 상기 제1 절연층의 상면보다 낮게 위치하고, 상기 제1 패턴부의 상면의 적어도 일부는 상기 제2 패턴부의 상면보다 낮게 위치한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 수평 방향으로 구분된 제1 영역 및 제2 영역을 포함하는 제1 절연층;상기 제1 절연층의 상기 제1 영역 상에 배치된 제1 패턴부 및 상기 절연층의 상기 제2 영역 상에 배치된 제2 패턴부를 포함하는 제1 회로 패턴층; 및상기 제1 절연층 상에 배치된 제1 보호층을 포함하고,상기 제1 보호층은,상기 제1 영역과 전체적으로 수직으로 중첩된 제1 개구; 및상기 제2 영역과 부분적으로 수직으로 중첩된 제2 개구를 포함하고,상기 제2 패턴부의 상면은 상기 제1 절연층의 상면보다 낮게 위치하고,상기 제1 패턴부의 상면의 적어도 일부는 상기 제2 패턴부의 상면보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 패턴부는 제1-1 패턴 및 제1-2 패턴을 포함하고,상기 제2 패턴부는 제2 패턴을 포함하며,상기 제1-1 패턴의 상면은,상기 제1-2 패턴의 상면 및 상기 제2 패턴의 상면보다 낮게 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1-2 패턴의 상면은 상기 제2 패턴의 상면과 동일 평면 상에 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제1-2 패턴의 상면은 상기 제2 패턴의 상면보다 낮게 또는 높게 위치하고,상기 제1-2 패턴의 상면과 상기 제2 패턴의 상면 사이의 높이 차이는,상기 제1-2 패턴의 상면과 상기 제1-1 패턴의 상면 사이의 높이 차이, 및 상기 제2 패턴의 상면과 상기 제1-1 패턴의 상면 사이의 높이 차이보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 제1 절연층의 상면으로부터 상기 제1-2 패턴의 상면 또는 상기 제2 패턴부의 상면까지의 수직 거리는 2㎛ 내지 5㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 제1 절연층의 상면으로부터 상기 제1-1 패턴의 상면까지의 수직 거리는 5㎛ 내지 18㎛의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제2항 내지 제6항 중 어느 한 항에 있어서,상기 제1-1 패턴은 칩이 실장되는 제1 패드이고,상기 제1-2 패턴은 상기 제1 패드 및 상기 제2 패턴 중 적어도 하나와 연결되는 트레이스이며,상기 제2 패턴은 외부 기판과 결합되는 제2 패드인,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제2항 내지 제6항 중 어느 한 항에 있어서,상기 제1-1 패턴은 칩이 부착되는 더미 패턴의 제1 패드이고,상기 제1-2 패턴은 상기 제1 패드에 부착된 상기 칩의 단자와 연결되는 연결 부재의 본딩 패턴이며,상기 제2 패턴은 외부 기판과 결합되는 제2 패드인,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제1 패드의 폭은 상기 트레이스의 폭보다 크고,상기 제2 패드의 폭은 상기 제1 패드 및 상기 트레이스의 폭보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제2항 내지 제6항 중 어느 한 항에 있어서,상기 제1-1 패턴, 상기 제1-2 패턴 및 상기 제2 패턴의 하면은 동일 평면 상에 위치하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 제2항 내지 제6항 중 어느 한 항에 있어서,상기 제1-1 패턴의 두께는,상기 제1-2 패턴의 두께 및 상기 제2 패턴의 두께보다 작은,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제2항 내지 제6항 중 어느 한 항에 있어서,상기 제1-1 패턴은 상기 제1-1 패턴의 상면에 형성되고, 상기 제1-1 패턴의 하면을 향하여 오목한 제1 리세스를 포함하고,상기 제1-2 패턴은 상기 제1-2 패턴의 상면에 형성되고, 상기 제1-2 패턴의 하면을 향하여 오목한 제2 리세스를 포함하고,상기 제2 패턴은 상기 제2 패턴의 상면에 형성되고, 상기 제2 패턴의 하면을 향하여 오목한 제3 리세스를 포함하며,상기 제1 리세스의 깊이는,상기 제2 리세스의 깊이 및 상기 제3 리세스의 깊이보다 큰,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제1 영역 및 상기 제1 영역과 수평 방향으로 구분된 제2 영역을 포함하는 제1 절연층;상기 제1 절연층의 상기 제1 영역 상에 배치된 제1 패턴부 및 상기 절연층의 상기 제2 영역 상에 배치된 제2 패턴부를 포함하는 제1 회로 패턴층; 및상기 제1 절연층 상에 배치되고, 상기 제1 영역과 전체적으로 수직으로 중첩된 제1 개구와, 상기 제2 영역과 부분적으로 수직으로 중첩된 제2 개구를 포함하는 제1 보호층; 및상기 제1 패턴부 상에 배치된 제1 칩;을 포함하고,상기 제1 패턴부는 제1-1 패턴 및 제1-2 패턴을 포함하고,상기 제2 패턴부는 제2 패턴을 포함하며,상기 제1 칩은 상기 제1 패턴부의 상기 제1-1 패턴 상에 배치되고, 상기 제1-1 패턴은 상기 제1-1 패턴의 상면에서 상기 제1-1 패턴의 하면을 향하여 오목한 제1 리세스를 포함하고,상기 제1-2 패턴은 상기 제1-2 패턴의 상면에서 상기 제1-2 패턴의 하면을 향하여 오목한 제2 리세스를 포함하고,상기 제2 패턴은 상기 제2 패턴의 상면에서 상기 제2 패턴의 하면을 향하여 오목한 제3 리세스를 포함하며,상기 제1 리세스의 깊이는 상기 제2 리세스의 깊이 및 상기 제3 리세스의 깊이보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제1-1 패턴은 상기 제1 칩이 실장되는 제1 패드이고,상기 제1-2 패턴은 상기 제1 패드 및 상기 제2 패턴 중 적어도 하나와 연결되는 트레이스이며,상기 제1 패드 상에 배치된 제1 접속부를 포함하고,상기 제1 칩은 상기 제1 접속부 상에 배치되고, 상기 제1 리세스 내에 배치되는 단자를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제1-1 패턴은 상기 제1 칩이 부착되는 더미 패턴의 제1 패드이고,상기 제1-2 패턴은 상기 제1 칩의 단자와 연결되는 본딩 패턴이며,상기 제1 패드 상에 배치된 접착 부재; 및상기 제1 칩의 단자와 상기 본딩 패턴 사이를 연결하는 연결 부재를 더 포함하고,상기 제1 칩의 적어도 일부는 상기 제1 리세스 내에 배치되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제14항 또는 제15항에 있어서,상기 제2 패턴 상에 배치된 범프;상기 범프 및 상기 제1 칩을 몰딩하는 몰딩층; 및상기 범프 상에 배치되고, 제2 칩을 포함하는 외부 기판을 포함하고,상기 몰딩층은 상기 제1-2 패턴의 상기 제2 리세스를 채우며 형성되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 칩은 적어도 하나의 로직 칩을 포함하고,상기 제2 칩은 메모리 칩을 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, DONG SUN</engName><name>김동선</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>NAM, SANG HYUCK</engName><name>남상혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.06.07</receiptDate><receiptNumber>1-1-2022-0592832-96</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.05</receiptDate><receiptNumber>1-1-2025-0634310-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220068943.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938dac956462521541af8104b2621451286c7ee9143f001b7ea0386e94fd395ace2484d1f1c627e8c4249aa8ea0cdd6ccb4fec0fc0e062cf6f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4b61e46b54c89a438c2686847ca85fc57e3dca754f5f528c69e5f7aad34cb9d951f9c2beb7a33389462372960187507c2734aab2f20ea530</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>