---
layout: page
title: Te√≥rica 8
permalink: /apuntes/orga2/teo8/
---
# Teo 8 - Orga 2

(03:20hs)

# Paginaci√≥n de la Memoria

### **Segmentaci√≥n:**

- ‚úÖ Provee un entorno flexible en la programaci√≥n de aplicaciones.
- ‚ùå Para administrar memoria por parte de un sistema operativo, la variabilidad del tama√±o de los segmentos nos complica mucho los algoritmos de un sistema de memoria virtual.

Cada vez que hab√≠a un segmento que causaba una falla (o sea que a√∫n no estaba cargado en la memoria virtual), el sistema operativo ten√≠a que ir a buscarlo para traerlo a la memoria virtual. **Cuando no hay espacio suficiente** en memoria tiene que **desalojar segmentos** con la pol√≠tica correspondiente (LRU), que usa el bit Accessed. Adem√°s, ¬øhay espacio suficiente una vez que desalojamos para el nuevo segmento?. Hay que chequear, porque tienen tama√±o variable. Si no alcanza el espacio hay que seguir desalojando segmentos.

 ‚Äî> Por todo esto, el sistema de segmentaci√≥n puede ser muy lento en tiempo de procesamiento.

### **Paginaci√≥n:**

- ‚ùå M√°s r√≠gido para aplicar en la programaci√≥n de aplicaciones.
- ‚úÖ Que los bloques sean del mismo tama√±o hace que el desarrollo del algoritmo de memoria virtual sea mucho m√°s simple.

Si queremos acceder a una direcci√≥n, adem√°s de chequear el segmento, hay que chequear la p√°gina. Si la p√°gina no est√°, la buscamos y luego simplemente buscamos la LRU y las intercambiamos.

---

## Paginaci√≥n

Los sistemas operativos, tradicionalmente, dise√±aron su sistema de memoria virtual usando p√°ginas (bloques de memoria del mismo tama√±o).

### **Generaci√≥n de la direcci√≥n f√≠sica**

**Segmentaci√≥n**

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled.png)

Un segmento es un espacio lineal de direcciones, entonces usa **direcci√≥n lineal**. De no mediar otra etapa, este n√∫mero sale por el bus de address convertido en **direcci√≥n f√≠sica**. O sea direcci√≥n lineal = direcci√≥n f√≠sica.

En la Unidad de Paginaci√≥n se debe habilitar seteando el bit **CR0.PG.** 
(Bit 32 del CR0). El procesador **DEBE** estar antes en Modo Protegido.

**Paginaci√≥n**

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%201.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%201.png)

Ahora, con paginaci√≥n, la direcci√≥n lineal pasa por la Unidad de Paginaci√≥n y ah√≠ se converte en la direcci√≥n f√≠sica. La direcci√≥n f√≠sica no tiene por qu√© ser igual a la direcci√≥n lineal. Si queremos que valgan lo mismo, podemos hacer un mapeo conocido como **Identity Mapping.** 

### La Unidad de Paginaci√≥n:

- Permite raccionar el espacio lineal de un segmento en p√°ginas de menor tama√±o.
- El SO tiene en RAM unas pocas p√°ginas de cada segmento.
- El resto est√°n en Memoria Virtual para ser intercambiadas cuando se las necesite. No es necesario tener el segmento completo en la RAM.
- As√≠, el SO puede alojar en memoria mayor cantidad de procesos.
- La frecuencia con que cada proceso bien programado tiene que traer otra p√°gina de memoria es bastante moderada.

## Modos de paginaci√≥n

- **Modo original**: p√°ginas de 4Kbytes.
- **PAE**: permite mapear por encima de los 4Gb. Mejor m√©todo.

Despu√©s hay otros para 64 bits.

Modo de paginaci√≥n que vamos a usar ‚Üí IA-32: p√°ginas de 4Kb

## **Paginaci√≥n IA-32**

- Tama√±o de p√°gina de 4Kb.
- El espacio lineal de 4Gb, que es lo m√°ximo que podemos direccionar, se divide en p√°ginas de 4Kb de manera completa (2^20 p√°ginas).

Vamos a necesitar algunas **estructuras** para tratar las p√°ginas.

1. Direcci√≥n base.
2. L√≠mite (no es tan necesario, sabemos que son de 4Kb).
3. Atributos de acceso.

Pero hay algunas simplificaciones:

1. Cada p√°gina comienza en la direcci√≥n de memoria siguiente al √∫ltimo byte de la p√°gina anterior. Los 12 bits menos significativos siempre valen 0, porque est√°n alineadas a 4Kb (2^12 bytes). Entonces s√≥lo necesitamos saber los 20bits m√°s significatimos.
A la direcci√≥n base (esos 20 bits) se la conoce como **Page Frame.**
2. No hace falta especificar el l√≠mite
3. Se necesitan bits para permisos y derechos de acceso.

Entonces, necesitamos 20 bits para la base y nos arreglamos con 12 bits para atributos. Nos queda un descriptor de p√°gina de 32 bits.

### Tabla de descriptores - Niveles

Como tenemos 4Gb direccionables, podemos tener hasta 2^20 = 1 mill√≥n de p√°ginas. Pero ¬øvamos a tener una tabla con 1 mill√≥n de descriptores que ocupar√≠an 4Mb? 

No, vamos a usar **tablas de descriptores de paginaci√≥n por niveles.**

Vamos a tener 1024 tablas de descriptores de p√°ginas, cada una con 1024 descriptores de p√°gina. Adem√°s, tenemos una tabla que dirige todo desde arriba, que es la que tiene 1024 **descriptores de TABLAS de p√°ginas.**

Cada tabla ocupa una p√°gina. (1024*32 bits = 4Kb)

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%202.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%202.png)

No necesitamos tener TODAS las tablas a la vez en la RAM, por cada tarea vamos a ir a buscarlas, por eso no terminamos ocupando 4Mb de una.

Nivel 1 ‚Üí **Directorio de Tablas de P√°ginas (DPT)**

Nivel 2 ‚Üí **Tablas de P√°ginas (PT)**

### P√°ginas y tareas

La paginaci√≥n IA-32 se pens√≥ para administrar la memoria por tarea, entonces cada tarea tiene su propia estructura de p√°ginas. Eso le da m√°s seguridad al Sistema Operativo en la administraci√≥n de memoria. 

Este sistema permite **iniciar** una tarea s√≥lo con un directorio de tablas (DPT) y una tabla de p√°ginas (PT). O sea 2 p√°ginas.

Las 1024 entradas de la PT describen p√°ginas de memoria que describen datos de la tarea, cantidad m√°s que suficiente para iniciar un proceso.

El SO habilita a cada tarea unas pocas p√°ginas para c√≥digo y datos. Si el proceso requiera m√°s memoria, se van a ir agregando en la tabla de p√°ginas del segundo nivel nuevos descriptores.
Esto permite asignar a la tarea hasta 4Mb de memoria. Si se solicita a√∫n m√°s memoria, se va a tener que generar un segundo descriptor en el DPT, que permitir√° habilitar otra tabla de p√°ginas para esa tarea, o sea otros 4Mb.

Para cada tarea, el procesador necesita conocer la **direcci√≥n f√≠sica** en donde se inicia la estructura de Descriptores de P√°ginas. El registro **CR3** va a contener la direcci√≥n f√≠sica donde comienza el DPT.

El procesador, una vez que recibe la direcci√≥n lineal, la divide en 3 campos de bits que ser√°n utilizados como:

- √çndice en el DTP, para ver qu√© PT usamos y qu√© atributos tiene.
- √çndice en la PT, para ver qu√© p√°gina de esa PT queremos.
- Desplazamiento relativo al comienzo de la p√°gina que encontramos para buscar nuestra variable o c√≥digo.

### Traducci√≥n de direcci√≥n l√≥gica

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%203.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%203.png)

De la unidad de segmentaci√≥n, nos llega una direcci√≥n lineal.

Los 10 bits m√°s altos nos lleva a la p√°gina que contiene la tabla que contiene a los descriptores de p√°gina. Los 10 del medio nos dan el descriptor de la p√°gina a la que queremos ir y los 12 menos significativos representan el offset dentro de esa p√°gina.

Las entradas en el DPT se llaman **Page Directory Entry,** y las entradas en cada Tabla se llaman **Page Table Entry.** Notar que estas entradas son descriptores de 32 bits.

**Primeras conclusiones:**

1. No es necesario que las p√°ginas de un segmento est√©n contiguas, porque la traducci√≥n se encarga de todo eso. Si una instrucci√≥n queda al final de una p√°gina, al realizarse el pr√≥ximo fetch, el sistema de Paginaci√≥n generar√° entradas PDE-PTE diferentes de la intrucci√≥n anterior.
2. Por cada fetch, escritura o lectura de memoria hay que acceder a memoria 2 veces para leer el PDE y PTE. Tenemos que leer cada vez 2 descriptores. En la unidad de paginaci√≥n existe un cache de traducciones, el **Traslation Lookaside Buffer.**
    
    En la segmentaci√≥n se resolv√≠a con los registros cach√© ocultos, ahora con el TLB.
    

### Traslation Lookaside Buffer (TLB)

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%204.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%204.png)

La primera vez que vayamos a una p√°gina hay que hacer toda la bola y conseguirse la direcci√≥n. Una vez que hacemos eso, nos guardamos en el TLB el √≠ndice del DPT y el √≠ndice de la PT. 

La pr√≥xima vez que se quiera acceder a esa p√°gina, nos fijamos (en la parte azul de la izquierda) si ya fuimos a esa p√°gina y usamos su direcci√≥n base (parte del medio) + el offset original para ir a buscar nuesto dato.

O sea (creo que) la parte de la izquierda nos sirve para comparar y la parte del medio para ir a esa direcci√≥n.

Los bits de control sirven para varias cosas, como por ejemplo para pol√≠ticas de desalojo.

Actualmente se tiene un TLB para c√≥digo y otro para datos. Se ubican en la cach√© L1 de c√≥digo y datos del procesador.

Como la paginaci√≥n se organiza en base a tareas, cada tarea tendr√° su propia estructura. Entonces, el **CR3** va a ir cambiando de una tarea a la otra. Cuando cambiamos el **CR3** se resetea el TLB (excepto entradas globales).

---

---

**Pentium Pro** introduce 2 m√©todos para extender la capacidad de direccionamiento f√≠sico, para que se pudiera acceder por encima de los 4Gb:

- Physical Address Extensions (PAE)
- Page Size Extensions (PSE-36).

Ambos son excluyentes y se activan en **CR4.**

PAE es el que se impuso (üí™).

---

---

### C√≥mo son los descriptores de p√°gina

**CR3: Descriptor de la P√°gina que contiene al DPT.**

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%205.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%205.png)

Bit 4: **Page cach√© disable**. Para deshabilitar el caching de la p√°gina.

Bit 3: **Page write through.** Te administra c√≥mo manejar la coherencia, cuando est√° habilitado el caching.

**Descriptor de una Tabla de P√°ginas.**

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%206.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%206.png)

- Bit 7 - PS (Page Size): si usamos p√°ginas de 4Kb o de 4Mb. En nuestro caso, como PSE-36 va a estar desactivada, deber√≠a ser siempre 0.
- Bit 6 - IGN (ignore): siempre en 0.
- Bits 4 y 3 - (PCD y PWT): lo mismo que en el CR3.
- Bit 2 - U/S (User/Supervisor): si est√° en 0, supervisor. Si est√° en 1, user. En los segmentos ten√≠amos 4 niveles de privilegio, ahora hay s√≥lo 2.
- Bit 1 - R/W: si est√° en 0, es Read-Only. Sino es Read and Write.
- Bit 0 - P (present): igual que en segmentaci√≥n.
- Bit 5 - A (accessed): igual que en segmentaci√≥n.

**Descriptor de una P√°gina.**

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%207.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%207.png)

Dirty: una p√°gina est√° sucia / fue modificada. Cuando hay que desalojar la p√°gina le vemos el D y si est√° en 0 no tiene sentido guardarla en la memoria virtual, simplemente la pisamos. Pero si est√° en 1, significa que alguien la modific√≥, entonces necesitamos guardarla antes de pisarla.

Global: la p√°gina es global. Cuando cambi√°bamos el CR3 (cambi√°bamos de tarea) se limpiaba el TLB. Pero si queremos usar p√°ginas en varias tareas, para cosas que se utilizan muy seguido, podemos marcar esa p√°gina como global. En ese caso, el TLB no se va a limpiar por completo cuando se cambie CR3, las entradas global van a quedar ah√≠ hasta que (muy pocas chances) sea la LRU.

O sea, las p√°ginas globales no se ven afectadas por cambios en CR3 pero s√≠ les caben las pol√≠ticas de desalojo de las p√°ginas.

## Paginaci√≥n PAE

**Caracter√≠sticas:**

- Permite trabajar con p√°ginas de 4Kb o de 2Mb y as√≠ direccionar el espacio f√≠sico completo (+4Gb), pudiendo combinar ambos tama√±os.
- Actualmente PAE permite trabajar con 52 bits de memoria f√≠sica (hasta 4Pbyte de RAM).

PAE se activa en **CR4**

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%208.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%208.png)

El bit 5 - PAE hay que ponerlo en 1 y el bit 4 - PSE en 0.

Una vez activado, PAE permite traducir una direcci√≥n lineal de 32 bits a una direcci√≥n f√≠sica de hasta 52 bits.

![Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%209.png](../teos/teo8/Teo%208%20-%20Orga%202%20ca981e6b5d0e460a82f72c54a732a757/Untitled%209.png)

En PAE se arma una estructura jer√°rquica de 3 niveles. Hay m√°s de un directorio de tablas de p√°gina.

---

**Quedan 3 videos (01:15hs)**