### 快捷键
#软件 
模块：
- 控制朝向 `up/down/left/right`
- 控制引脚位宽 `alt+[num]`
- 控制引脚数目 `[num]`
- 复制模块 `ctrl+d`

### 竞争与延迟
当电路传播路径不一致时，电路可能发生竞争（电平到达时间不一致），这种变化可能会被边沿敏感的组件捕捉到（比如clk寄存器）。
正确方法：
1. 修改路径组件数量一致（大概
2. 将一些多出来的非门集成到门电路引脚处（而不是单独作为一个组件）
dbg方法：
使用单步时钟调试（step stimulation），可以看到竞争变化（时序不一致）

### 震荡现象
电路存在不合理回路，导致电路逻辑值死循环变化。此时logisim会退出模拟（因为死循环不能模拟），但我们可以通过单步时钟调试（step stimulation）查看电路变化。
![[Pasted image 20221122090847.png]]
- dbg方法：
1. 有意识断掉一些路径，看震荡是否消失
2. 使用单步调试