Fitter report for mma_top
Thu Oct 02 22:51:57 2014
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing
 38. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+------------------------------------+-----------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 02 22:51:57 2014   ;
; Quartus II Version                 ; 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name                      ; mma_top                                 ;
; Top-level Entity Name              ; mma_top                                 ;
; Family                             ; Cyclone III                             ;
; Device                             ; EP3C25Q240C8                            ;
; Timing Models                      ; Final                                   ;
; Total logic elements               ; 885 / 24,624 ( 4 % )                    ;
;     Total combinational functions  ; 620 / 24,624 ( 3 % )                    ;
;     Dedicated logic registers      ; 733 / 24,624 ( 3 % )                    ;
; Total registers                    ; 733                                     ;
; Total pins                         ; 89 / 149 ( 60 % )                       ;
; Total virtual pins                 ; 0                                       ;
; Total memory bits                  ; 196,608 / 608,256 ( 32 % )              ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                         ;
; Total PLLs                         ; 1 / 4 ( 25 % )                          ;
+------------------------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP3C25Q240C8        ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Stop After Congestion Map Generation                                       ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                          ; Off                 ; Off                                   ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Use Best Effort Settings for Compilation                                   ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; led0      ; Missing drive strength and slew rate ;
; led1      ; Missing drive strength and slew rate ;
; vga_clk   ; Missing drive strength and slew rate ;
; hsync_l   ; Missing drive strength and slew rate ;
; vsync_l   ; Missing drive strength and slew rate ;
; blank_n_l ; Missing drive strength and slew rate ;
; sync_n_l  ; Missing drive strength and slew rate ;
; vga_l[0]  ; Missing drive strength and slew rate ;
; vga_l[1]  ; Missing drive strength and slew rate ;
; vga_l[2]  ; Missing drive strength and slew rate ;
; vga_l[3]  ; Missing drive strength and slew rate ;
; vga_l[4]  ; Missing drive strength and slew rate ;
; vga_l[5]  ; Missing drive strength and slew rate ;
; vga_l[6]  ; Missing drive strength and slew rate ;
; vga_l[7]  ; Missing drive strength and slew rate ;
; vga_l[8]  ; Missing drive strength and slew rate ;
; vga_l[9]  ; Missing drive strength and slew rate ;
; vga_l[10] ; Missing drive strength and slew rate ;
; vga_l[11] ; Missing drive strength and slew rate ;
; vga_l[12] ; Missing drive strength and slew rate ;
; vga_l[13] ; Missing drive strength and slew rate ;
; vga_l[14] ; Missing drive strength and slew rate ;
; vga_l[15] ; Missing drive strength and slew rate ;
; vga_l[16] ; Missing drive strength and slew rate ;
; vga_l[17] ; Missing drive strength and slew rate ;
; vga_l[18] ; Missing drive strength and slew rate ;
; vga_l[19] ; Missing drive strength and slew rate ;
; vga_l[20] ; Missing drive strength and slew rate ;
; vga_l[21] ; Missing drive strength and slew rate ;
; vga_l[22] ; Missing drive strength and slew rate ;
; vga_l[23] ; Missing drive strength and slew rate ;
; hsync_r   ; Missing drive strength and slew rate ;
; vsync_r   ; Missing drive strength and slew rate ;
; blank_n_r ; Missing drive strength and slew rate ;
; sync_n_r  ; Missing drive strength and slew rate ;
; vga_r[0]  ; Missing drive strength and slew rate ;
; vga_r[1]  ; Missing drive strength and slew rate ;
; vga_r[2]  ; Missing drive strength and slew rate ;
; vga_r[3]  ; Missing drive strength and slew rate ;
; vga_r[4]  ; Missing drive strength and slew rate ;
; vga_r[5]  ; Missing drive strength and slew rate ;
; vga_r[6]  ; Missing drive strength and slew rate ;
; vga_r[7]  ; Missing drive strength and slew rate ;
; vga_r[8]  ; Missing drive strength and slew rate ;
; vga_r[9]  ; Missing drive strength and slew rate ;
; vga_r[10] ; Missing drive strength and slew rate ;
; vga_r[11] ; Missing drive strength and slew rate ;
; vga_r[12] ; Missing drive strength and slew rate ;
; vga_r[13] ; Missing drive strength and slew rate ;
; vga_r[14] ; Missing drive strength and slew rate ;
; vga_r[15] ; Missing drive strength and slew rate ;
; vga_r[16] ; Missing drive strength and slew rate ;
; vga_r[17] ; Missing drive strength and slew rate ;
; vga_r[18] ; Missing drive strength and slew rate ;
; vga_r[19] ; Missing drive strength and slew rate ;
; vga_r[20] ; Missing drive strength and slew rate ;
; vga_r[21] ; Missing drive strength and slew rate ;
; vga_r[22] ; Missing drive strength and slew rate ;
; vga_r[23] ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Netlist                 ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
;                         ;                     ;
; Placement               ;                     ;
;     -- Requested        ; 0 / 1643 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 1643 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 1643    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/myverilog/mma_top1/mma_top.pin.


+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+---------------------------------------------+-------------------------------------------+
; Resource                                    ; Usage                                     ;
+---------------------------------------------+-------------------------------------------+
; Total logic elements                        ; 885 / 24,624 ( 4 % )                      ;
;     -- Combinational with no register       ; 152                                       ;
;     -- Register only                        ; 265                                       ;
;     -- Combinational with a register        ; 468                                       ;
;                                             ;                                           ;
; Logic element usage by number of LUT inputs ;                                           ;
;     -- 4 input functions                    ; 331                                       ;
;     -- 3 input functions                    ; 176                                       ;
;     -- <=2 input functions                  ; 113                                       ;
;     -- Register only                        ; 265                                       ;
;                                             ;                                           ;
; Logic elements by mode                      ;                                           ;
;     -- normal mode                          ; 561                                       ;
;     -- arithmetic mode                      ; 59                                        ;
;                                             ;                                           ;
; Total registers*                            ; 733 / 25,294 ( 3 % )                      ;
;     -- Dedicated logic registers            ; 733 / 24,624 ( 3 % )                      ;
;     -- I/O registers                        ; 0 / 670 ( 0 % )                           ;
;                                             ;                                           ;
; Total LABs:  partially or completely used   ; 84 / 1,539 ( 5 % )                        ;
; User inserted logic elements                ; 0                                         ;
; Virtual pins                                ; 0                                         ;
; I/O pins                                    ; 89 / 149 ( 60 % )                         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                             ;
; Global signals                              ; 8                                         ;
; M9Ks                                        ; 24 / 66 ( 36 % )                          ;
; Total block memory bits                     ; 196,608 / 608,256 ( 32 % )                ;
; Total block memory implementation bits      ; 221,184 / 608,256 ( 36 % )                ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )                           ;
; PLLs                                        ; 1 / 4 ( 25 % )                            ;
; Global clocks                               ; 8 / 20 ( 40 % )                           ;
; JTAGs                                       ; 0 / 1 ( 0 % )                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                              ;
; Peak interconnect usage (total/H/V)         ; 16% / 16% / 15%                           ;
; Maximum fan-out node                        ; oclk~inputclkctrl                         ;
; Maximum fan-out                             ; 464                                       ;
; Highest non-global fan-out signal           ; vga_controler:vga_controler_inst|rdreq2~0 ;
; Highest non-global fan-out                  ; 112                                       ;
; Total fan-out                               ; 5462                                      ;
; Average fan-out                             ; 3.10                                      ;
+---------------------------------------------+-------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk         ; 210   ; 7        ; 25           ; 34           ; 7            ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[0]  ; 82    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[10] ; 64    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[11] ; 63    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[12] ; 57    ; 2        ; 0            ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[13] ; 56    ; 2        ; 0            ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[14] ; 55    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[15] ; 52    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[16] ; 51    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[17] ; 50    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[18] ; 49    ; 2        ; 0            ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[19] ; 46    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[1]  ; 81    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[20] ; 45    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[21] ; 44    ; 2        ; 0            ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[22] ; 43    ; 2        ; 0            ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[23] ; 41    ; 2        ; 0            ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[2]  ; 80    ; 3        ; 14           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[3]  ; 78    ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[4]  ; 76    ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[5]  ; 73    ; 3        ; 7            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[6]  ; 72    ; 3        ; 5            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[7]  ; 71    ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[8]  ; 68    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; data_in[9]  ; 65    ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; de_in       ; 39    ; 2        ; 0            ; 13           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hsync_in    ; 37    ; 2        ; 0            ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; oclk        ; 34    ; 2        ; 0            ; 16           ; 21           ; 464                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n       ; 144   ; 5        ; 53           ; 14           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; vsync_in    ; 38    ; 2        ; 0            ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; blank_n_l ; 177   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; blank_n_r ; 230   ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hsync_l   ; 161   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; hsync_r   ; 207   ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led0      ; 147   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led1      ; 148   ; 5        ; 53           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; sync_n_l  ; 176   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; sync_n_r  ; 226   ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_clk   ; 240   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[0]  ; 162   ; 6        ; 53           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[10] ; 186   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[11] ; 185   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[12] ; 184   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[13] ; 183   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[14] ; 182   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[15] ; 181   ; 7        ; 51           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[16] ; 202   ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[17] ; 201   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[18] ; 200   ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[19] ; 197   ; 7        ; 38           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[1]  ; 164   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[20] ; 196   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[21] ; 195   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[22] ; 194   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[23] ; 189   ; 7        ; 45           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[2]  ; 166   ; 6        ; 53           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[3]  ; 167   ; 6        ; 53           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[4]  ; 168   ; 6        ; 53           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[5]  ; 169   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[6]  ; 171   ; 6        ; 53           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[7]  ; 173   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[8]  ; 188   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_l[9]  ; 187   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[0]  ; 214   ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[10] ; 236   ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[11] ; 235   ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[12] ; 234   ; 8        ; 7            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[13] ; 233   ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[14] ; 232   ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[15] ; 231   ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[16] ; 22    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[17] ; 21    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[18] ; 18    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[19] ; 13    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[1]  ; 216   ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[20] ; 9     ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[21] ; 6     ; 1        ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[22] ; 5     ; 1        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[23] ; 4     ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[2]  ; 217   ; 8        ; 20           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[3]  ; 218   ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[4]  ; 219   ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[5]  ; 221   ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[6]  ; 223   ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[7]  ; 224   ; 8        ; 16           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[8]  ; 238   ; 8        ; 3            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vga_r[9]  ; 237   ; 8        ; 3            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vsync_l   ; 160   ; 6        ; 53           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; vsync_r   ; 203   ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated       ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated       ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                                     ; As output driving ground  ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                                    ; As input tri-stated       ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                                      ; -                         ; -                       ; Dedicated Programming Pin ;
; 144      ; DIFFIO_R9n, DEV_OE                       ; Use as general purpose IO ; rst_n                   ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                                ; -                         ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; 160      ; DIFFIO_R5p, CRC_ERROR                    ; Use as general purpose IO ; vsync_l                 ; Dual Purpose Pin          ;
; 162      ; DIFFIO_R4n, nCEO                         ; Use as programming pin    ; vga_l[0]                ; Dual Purpose Pin          ;
; 164      ; DIFFIO_R4p, CLKUSR                       ; Use as general purpose IO ; vga_l[1]                ; Dual Purpose Pin          ;
; 167      ; DIFFIO_R3n, nWE                          ; Use as regular IO         ; vga_l[3]                ; Dual Purpose Pin          ;
; 168      ; DIFFIO_R3p, nOE                          ; Use as regular IO         ; vga_l[4]                ; Dual Purpose Pin          ;
; 171      ; DIFFIO_R3p, nOE                          ; -                         ; vga_l[6]                ; Dual Purpose Pin          ;
; 173      ; PADD23                                   ; Use as regular IO         ; vga_l[7]                ; Dual Purpose Pin          ;
; 176      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO         ; sync_n_l                ; Dual Purpose Pin          ;
; 194      ; DIFFIO_T20p, PADD0                       ; Use as regular IO         ; vga_l[22]               ; Dual Purpose Pin          ;
; 196      ; DIFFIO_T19n, PADD1                       ; Use as regular IO         ; vga_l[20]               ; Dual Purpose Pin          ;
; 197      ; DIFFIO_T19p, PADD2                       ; Use as regular IO         ; vga_l[19]               ; Dual Purpose Pin          ;
; 200      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO         ; vga_l[18]               ; Dual Purpose Pin          ;
; 201      ; DIFFIO_T16n, PADD5                       ; Use as regular IO         ; vga_l[17]               ; Dual Purpose Pin          ;
; 202      ; DIFFIO_T15n, PADD7                       ; Use as regular IO         ; vga_l[16]               ; Dual Purpose Pin          ;
; 203      ; DIFFIO_T15p, PADD8                       ; Use as regular IO         ; vsync_r                 ; Dual Purpose Pin          ;
; 207      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO         ; hsync_r                 ; Dual Purpose Pin          ;
; 214      ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO         ; vga_r[0]                ; Dual Purpose Pin          ;
; 218      ; DIFFIO_T10n, DATA2                       ; Use as regular IO         ; vga_r[3]                ; Dual Purpose Pin          ;
; 219      ; DIFFIO_T10p, DATA3                       ; Use as regular IO         ; vga_r[4]                ; Dual Purpose Pin          ;
; 221      ; DIFFIO_T9p, DATA4                        ; Use as regular IO         ; vga_r[5]                ; Dual Purpose Pin          ;
; 224      ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO         ; vga_r[7]                ; Dual Purpose Pin          ;
; 226      ; DATA5                                    ; Use as regular IO         ; sync_n_r                ; Dual Purpose Pin          ;
; 231      ; DIFFIO_T6p, DATA6                        ; Use as regular IO         ; vga_r[15]               ; Dual Purpose Pin          ;
; 232      ; DIFFIO_T5n, DATA7                        ; Use as regular IO         ; vga_r[14]               ; Dual Purpose Pin          ;
; 233      ; DIFFIO_T3p, DATA11                       ; Use as regular IO         ; vga_r[13]               ; Dual Purpose Pin          ;
; 236      ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO         ; vga_r[10]               ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ;
; 2        ; 16 / 17 ( 94 % ) ; 2.5V          ; --           ;
; 3        ; 12 / 20 ( 60 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 3 / 19 ( 16 % )  ; 2.5V          ; --           ;
; 6        ; 12 / 15 ( 80 % ) ; 2.5V          ; --           ;
; 7        ; 19 / 20 ( 95 % ) ; 2.5V          ; --           ;
; 8        ; 19 / 22 ( 86 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; vga_r[23]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 1          ; 1        ; vga_r[22]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 2          ; 1        ; vga_r[21]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 5          ; 1        ; vga_r[20]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 8          ; 1        ; vga_r[19]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 12         ; 1        ; vga_r[18]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 20       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 15         ; 1        ; vga_r[17]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 16         ; 1        ; vga_r[16]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 25         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 28         ; 2        ; oclk                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 31         ; 2        ; hsync_in                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 32         ; 2        ; vsync_in                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 35         ; 2        ; de_in                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 36         ; 2        ; data_in[23]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 2        ; data_in[22]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 2        ; data_in[21]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 2        ; data_in[20]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 2        ; data_in[19]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 43         ; 2        ; data_in[18]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 44         ; 2        ; data_in[17]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ; 45         ; 2        ; data_in[16]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 46         ; 2        ; data_in[15]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 49         ; 2        ; data_in[14]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 50         ; 2        ; data_in[13]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 51         ; 2        ; data_in[12]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 54         ; 3        ; data_in[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 55         ; 3        ; data_in[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 56         ; 3        ; data_in[9]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 59         ; 3        ; data_in[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 60         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 61         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 62         ; 3        ; data_in[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 63         ; 3        ; data_in[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 64         ; 3        ; data_in[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 67         ; 3        ; data_in[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 68         ; 3        ; data_in[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 72         ; 3        ; data_in[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 73         ; 3        ; data_in[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 74         ; 3        ; data_in[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 77         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 79         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 86       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 81         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 82         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 86         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 94       ; 91         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 105        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 106        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 108      ; 107        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ; 108        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 110        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 111        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 112        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 116        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 117        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 119        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 120        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 121        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 122        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 126        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 127        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 128        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 132        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 133        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 134        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 135        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 136        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 137        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 138        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 140        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 141        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 142        ; 5        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 143        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 146      ; 144        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 146        ; 5        ; led0                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ; 147        ; 5        ; led1                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 149      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 159        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 160        ; 6        ; vsync_l                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 161        ; 6        ; hsync_l                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 162        ; 6        ; vga_l[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 163        ; 6        ; vga_l[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 164        ; 6        ; vga_l[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 165        ; 6        ; vga_l[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 166        ; 6        ; vga_l[4]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 167        ; 6        ; vga_l[5]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 169        ; 6        ; vga_l[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 170        ; 6        ; vga_l[7]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 175      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 176      ; 173        ; 6        ; sync_n_l                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 174        ; 6        ; blank_n_l                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 176        ; 7        ; vga_l[15]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 177        ; 7        ; vga_l[14]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 178        ; 7        ; vga_l[13]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 180        ; 7        ; vga_l[12]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 181        ; 7        ; vga_l[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 182        ; 7        ; vga_l[10]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 183        ; 7        ; vga_l[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 184        ; 7        ; vga_l[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 185        ; 7        ; vga_l[23]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 189        ; 7        ; vga_l[22]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 190        ; 7        ; vga_l[21]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 191        ; 7        ; vga_l[20]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 192        ; 7        ; vga_l[19]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 197        ; 7        ; vga_l[18]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 198        ; 7        ; vga_l[17]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 200        ; 7        ; vga_l[16]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 201        ; 7        ; vsync_r                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 205        ; 7        ; hsync_r                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 210        ; 7        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 211      ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 215        ; 8        ; vga_r[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 216        ; 8        ; vga_r[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 217        ; 8        ; vga_r[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 218        ; 8        ; vga_r[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 219        ; 8        ; vga_r[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ; 221        ; 8        ; vga_r[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 222      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 223      ; 224        ; 8        ; vga_r[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 225        ; 8        ; vga_r[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 227        ; 8        ; sync_n_r                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 230        ; 8        ; blank_n_r                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 231        ; 8        ; vga_r[15]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 232        ; 8        ; vga_r[14]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 237        ; 8        ; vga_r[13]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 238        ; 8        ; vga_r[12]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 239        ; 8        ; vga_r[11]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 242        ; 8        ; vga_r[10]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 243        ; 8        ; vga_r[9]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 244        ; 8        ; vga_r[8]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 245        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 246        ; 8        ; vga_clk                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                              ;
+-------------------------------+------------------------------------------------------------------------------------------+
; Name                          ; pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------------------+
; SDC pin name                  ; pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                                   ;
; Compensate clock              ; clock0                                                                                   ;
; Compensated input/output pins ; --                                                                                       ;
; Switchover type               ; --                                                                                       ;
; Input frequency 0             ; 50.0 MHz                                                                                 ;
; Input frequency 1             ; --                                                                                       ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                 ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                ;
; VCO post scale                ; 2                                                                                        ;
; VCO frequency control         ; Auto                                                                                     ;
; VCO phase shift step          ; 208 ps                                                                                   ;
; VCO multiply                  ; --                                                                                       ;
; VCO divide                    ; --                                                                                       ;
; Freq min lock                 ; 25.0 MHz                                                                                 ;
; Freq max lock                 ; 54.18 MHz                                                                                ;
; M VCO Tap                     ; 0                                                                                        ;
; M Initial                     ; 1                                                                                        ;
; M value                       ; 12                                                                                       ;
; N value                       ; 1                                                                                        ;
; Charge pump current           ; setting 1                                                                                ;
; Loop filter resistance        ; setting 27                                                                               ;
; Loop filter capacitance       ; setting 0                                                                                ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                       ;
; Real time reconfigurable      ; Off                                                                                      ;
; Scan chain MIF file           ; --                                                                                       ;
; Preserve PLL counter order    ; Off                                                                                      ;
; PLL location                  ; PLL_3                                                                                    ;
; Inclk0 signal                 ; clk                                                                                      ;
; Inclk1 signal                 ; --                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                            ;
; Inclk1 signal type            ; --                                                                                       ;
+-------------------------------+------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+
; pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 12   ; 25  ; 24.0 MHz         ; 0 (0 ps)    ; 1.80 (208 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                               ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mma_top                                         ; 885 (0)     ; 733 (0)                   ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 89   ; 0            ; 152 (0)      ; 265 (0)           ; 468 (0)          ; |mma_top                                                                                                                                                          ; work         ;
;    |input_sync:input_sync_inst|                  ; 27 (27)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 1 (1)            ; |mma_top|input_sync:input_sync_inst                                                                                                                               ;              ;
;    |pingpong_fifo:pingpong_fifo_inst|            ; 737 (132)   ; 608 (104)                 ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (27)     ; 234 (0)           ; 375 (128)        ; |mma_top|pingpong_fifo:pingpong_fifo_inst                                                                                                                         ;              ;
;       |fifo1_1:fifo1_1_inst|                     ; 152 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 59 (0)            ; 67 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst                                                                                                    ;              ;
;          |dcfifo:dcfifo_component|               ; 152 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 59 (0)            ; 67 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component                                                                            ;              ;
;             |dcfifo_2gi1:auto_generated|         ; 152 (36)    ; 126 (24)                  ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (8)       ; 59 (23)           ; 67 (5)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated                                                 ;              ;
;                |a_gray2bin_vgb:wrptr_g_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:wrptr_g_gray2bin                 ;              ;
;                |a_gray2bin_vgb:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:ws_dgrp_gray2bin                 ;              ;
;                |a_graycounter_pjc:wrptr_gp|      ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 19 (19)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp                      ;              ;
;                |a_graycounter_u57:rdptr_g1p|     ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_u57:rdptr_g1p                     ;              ;
;                |alt_synch_pipe_uld:rs_dgwp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp                      ;              ;
;                   |dffpipe_te9:dffpipe5|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe5 ;              ;
;                |alt_synch_pipe_vld:ws_dgrp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp                      ;              ;
;                   |dffpipe_ue9:dffpipe8|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_ue9:dffpipe8 ;              ;
;                |altsyncram_5l31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram                        ;              ;
;                |cmpr_g66:wrfull_eq_comp|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|cmpr_g66:wrfull_eq_comp                         ;              ;
;                |dffpipe_qe9:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 9 (9)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_brp                              ;              ;
;                |dffpipe_qe9:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_bwp                              ;              ;
;       |fifo1_2:fifo1_2_inst|                     ; 152 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 59 (0)            ; 67 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst                                                                                                    ;              ;
;          |dcfifo:dcfifo_component|               ; 152 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 59 (0)            ; 67 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component                                                                            ;              ;
;             |dcfifo_2gi1:auto_generated|         ; 152 (36)    ; 126 (24)                  ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (9)       ; 59 (23)           ; 67 (4)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated                                                 ;              ;
;                |a_gray2bin_vgb:wrptr_g_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:wrptr_g_gray2bin                 ;              ;
;                |a_gray2bin_vgb:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:ws_dgrp_gray2bin                 ;              ;
;                |a_graycounter_pjc:wrptr_gp|      ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp                      ;              ;
;                |a_graycounter_u57:rdptr_g1p|     ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_u57:rdptr_g1p                     ;              ;
;                |alt_synch_pipe_uld:rs_dgwp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp                      ;              ;
;                   |dffpipe_te9:dffpipe5|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe5 ;              ;
;                |alt_synch_pipe_vld:ws_dgrp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 7 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp                      ;              ;
;                   |dffpipe_ue9:dffpipe8|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 7 (7)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_ue9:dffpipe8 ;              ;
;                |altsyncram_5l31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram                        ;              ;
;                |cmpr_g66:wrfull_eq_comp|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|cmpr_g66:wrfull_eq_comp                         ;              ;
;                |dffpipe_qe9:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_brp                              ;              ;
;                |dffpipe_qe9:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_bwp                              ;              ;
;       |fifo2_1:fifo2_1_inst|                     ; 150 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 57 (0)            ; 69 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst                                                                                                    ;              ;
;          |dcfifo:dcfifo_component|               ; 150 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 57 (0)            ; 69 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component                                                                            ;              ;
;             |dcfifo_2gi1:auto_generated|         ; 150 (36)    ; 126 (24)                  ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (8)       ; 57 (23)           ; 69 (5)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated                                                 ;              ;
;                |a_gray2bin_vgb:wrptr_g_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:wrptr_g_gray2bin                 ;              ;
;                |a_gray2bin_vgb:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:ws_dgrp_gray2bin                 ;              ;
;                |a_graycounter_pjc:wrptr_gp|      ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 19 (19)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp                      ;              ;
;                |a_graycounter_u57:rdptr_g1p|     ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_u57:rdptr_g1p                     ;              ;
;                |alt_synch_pipe_uld:rs_dgwp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 6 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp                      ;              ;
;                   |dffpipe_te9:dffpipe5|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe5 ;              ;
;                |alt_synch_pipe_vld:ws_dgrp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp                      ;              ;
;                   |dffpipe_ue9:dffpipe8|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 8 (8)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_ue9:dffpipe8 ;              ;
;                |altsyncram_5l31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram                        ;              ;
;                |cmpr_g66:wrfull_eq_comp|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|cmpr_g66:wrfull_eq_comp                         ;              ;
;                |dffpipe_qe9:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_brp                              ;              ;
;                |dffpipe_qe9:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_bwp                              ;              ;
;       |fifo2_2:fifo2_2_inst|                     ; 151 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 59 (0)            ; 67 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst                                                                                                    ;              ;
;          |dcfifo:dcfifo_component|               ; 151 (0)     ; 126 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 59 (0)            ; 67 (0)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component                                                                            ;              ;
;             |dcfifo_2gi1:auto_generated|         ; 151 (36)    ; 126 (24)                  ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (8)       ; 59 (23)           ; 67 (5)           ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated                                                 ;              ;
;                |a_gray2bin_vgb:wrptr_g_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:wrptr_g_gray2bin                 ;              ;
;                |a_gray2bin_vgb:ws_dgrp_gray2bin| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_gray2bin_vgb:ws_dgrp_gray2bin                 ;              ;
;                |a_graycounter_pjc:wrptr_gp|      ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 19 (19)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp                      ;              ;
;                |a_graycounter_u57:rdptr_g1p|     ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 16 (16)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_u57:rdptr_g1p                     ;              ;
;                |alt_synch_pipe_uld:rs_dgwp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 5 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp                      ;              ;
;                   |dffpipe_te9:dffpipe5|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 5 (5)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_uld:rs_dgwp|dffpipe_te9:dffpipe5 ;              ;
;                |alt_synch_pipe_vld:ws_dgrp|      ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 9 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp                      ;              ;
;                   |dffpipe_ue9:dffpipe8|         ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 9 (9)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|alt_synch_pipe_vld:ws_dgrp|dffpipe_ue9:dffpipe8 ;              ;
;                |altsyncram_5l31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram                        ;              ;
;                |cmpr_g66:wrfull_eq_comp|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|cmpr_g66:wrfull_eq_comp                         ;              ;
;                |dffpipe_qe9:ws_brp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_brp                              ;              ;
;                |dffpipe_qe9:ws_bwp|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |mma_top|pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|dffpipe_qe9:ws_bwp                              ;              ;
;    |pingpong_wr:pingpong_wr_inst|                ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; |mma_top|pingpong_wr:pingpong_wr_inst                                                                                                                             ;              ;
;    |pllnrst:pllnrst_inst|                        ; 6 (5)       ; 5 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 3 (2)            ; |mma_top|pllnrst:pllnrst_inst                                                                                                                                     ;              ;
;       |pll:pll_inst|                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |mma_top|pllnrst:pllnrst_inst|pll:pll_inst                                                                                                                        ;              ;
;          |altpll:altpll_component|               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |mma_top|pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component                                                                                                ;              ;
;             |pll_altpll:auto_generated|          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mma_top|pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                      ;              ;
;    |vga_controler:vga_controler_inst|            ; 96 (96)     ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 2 (2)             ; 77 (77)          ; |mma_top|vga_controler:vga_controler_inst                                                                                                                         ;              ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; led0        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_clk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync_l     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync_l     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blank_n_l   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sync_n_l    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_l[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync_r     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync_r     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blank_n_r   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sync_n_r    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[18]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[19]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[20]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[21]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[22]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[23]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; oclk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n       ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; de_in       ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; hsync_in    ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; vsync_in    ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; data_in[0]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[1]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[2]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[3]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; data_in[4]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[5]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[6]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[7]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; data_in[8]  ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[9]  ; Input    ; --            ; (6) 2587 ps   ; --                    ; --  ; --   ;
; data_in[10] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[11] ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; data_in[12] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; data_in[13] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; data_in[14] ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; data_in[15] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; data_in[16] ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; data_in[17] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; data_in[18] ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; data_in[19] ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; data_in[20] ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; data_in[21] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; data_in[22] ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; data_in[23] ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; oclk                                              ;                   ;         ;
; clk                                               ;                   ;         ;
; rst_n                                             ;                   ;         ;
;      - pllnrst:pllnrst_inst|pllrst_n_r            ; 1                 ; 6       ;
;      - pllnrst:pllnrst_inst|pll2sysrst_n~0        ; 1                 ; 6       ;
;      - pllnrst:pllnrst_inst|pllrst_n_ff1          ; 1                 ; 6       ;
; de_in                                             ;                   ;         ;
;      - input_sync:input_sync_inst|de~feeder       ; 1                 ; 6       ;
; hsync_in                                          ;                   ;         ;
;      - input_sync:input_sync_inst|hsync~0         ; 0                 ; 6       ;
; vsync_in                                          ;                   ;         ;
;      - input_sync:input_sync_inst|vsync~feeder    ; 0                 ; 6       ;
; data_in[0]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[0]~feeder  ; 0                 ; 6       ;
; data_in[1]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[1]         ; 0                 ; 6       ;
; data_in[2]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[2]~feeder  ; 0                 ; 6       ;
; data_in[3]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[3]         ; 1                 ; 6       ;
; data_in[4]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[4]~feeder  ; 0                 ; 6       ;
; data_in[5]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[5]         ; 0                 ; 6       ;
; data_in[6]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[6]~feeder  ; 0                 ; 6       ;
; data_in[7]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[7]~feeder  ; 1                 ; 6       ;
; data_in[8]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[8]         ; 0                 ; 6       ;
; data_in[9]                                        ;                   ;         ;
;      - input_sync:input_sync_inst|data[9]~feeder  ; 1                 ; 6       ;
; data_in[10]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[10]~feeder ; 0                 ; 6       ;
; data_in[11]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[11]~feeder ; 0                 ; 6       ;
; data_in[12]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[12]        ; 0                 ; 6       ;
; data_in[13]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[13]~feeder ; 0                 ; 6       ;
; data_in[14]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[14]~feeder ; 1                 ; 6       ;
; data_in[15]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[15]~feeder ; 0                 ; 6       ;
; data_in[16]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[16]~feeder ; 1                 ; 6       ;
; data_in[17]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[17]        ; 0                 ; 6       ;
; data_in[18]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[18]~feeder ; 1                 ; 6       ;
; data_in[19]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[19]~feeder ; 1                 ; 6       ;
; data_in[20]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[20]        ; 1                 ; 6       ;
; data_in[21]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[21]~feeder ; 0                 ; 6       ;
; data_in[22]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[22]~feeder ; 0                 ; 6       ;
; data_in[23]                                       ;                   ;         ;
;      - input_sync:input_sync_inst|data[23]~feeder ; 1                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                   ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                    ; PIN_210            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                    ; PIN_210            ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; oclk                                                                                                                   ; PIN_34             ; 464     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0 ; LCCOMB_X34_Y27_N24 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0 ; LCCOMB_X25_Y26_N14 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0 ; LCCOMB_X29_Y25_N4  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0 ; LCCOMB_X28_Y26_N10 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; pingpong_wr:pingpong_wr_inst|clr1                                                                                      ; FF_X52_Y17_N21     ; 264     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pingpong_wr:pingpong_wr_inst|clr2                                                                                      ; FF_X52_Y17_N7      ; 264     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pingpong_wr:pingpong_wr_inst|fsm_dly[0]~1                                                                              ; LCCOMB_X25_Y23_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pllnrst:pllnrst_inst|pll2sysrst_n~0                                                                                    ; LCCOMB_X23_Y22_N8  ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                   ; PLL_3              ; 314     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                   ; PLL_3              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pllnrst:pllnrst_inst|pllrst_n_r                                                                                        ; FF_X23_Y22_N1      ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pllnrst:pllnrst_inst|sysrst_n_r                                                                                        ; FF_X25_Y32_N9      ; 224     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; rst_n                                                                                                                  ; PIN_144            ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; vga_controler:vga_controler_inst|LessThan0~1                                                                           ; LCCOMB_X34_Y24_N26 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_controler:vga_controler_inst|hsync_neg                                                                             ; LCCOMB_X31_Y22_N16 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; vga_controler:vga_controler_inst|rdreq1~0                                                                              ; LCCOMB_X31_Y24_N18 ; 99      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_controler:vga_controler_inst|rdreq2~0                                                                              ; LCCOMB_X32_Y24_N24 ; 100     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                 ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                                                  ; PIN_210           ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; oclk                                                                                                 ; PIN_34            ; 464     ; 132                                  ; Global Clock         ; GCLK3            ; --                        ;
; pingpong_wr:pingpong_wr_inst|clr1                                                                    ; FF_X52_Y17_N21    ; 264     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pingpong_wr:pingpong_wr_inst|clr2                                                                    ; FF_X52_Y17_N7     ; 264     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; pllnrst:pllnrst_inst|pll2sysrst_n~0                                                                  ; LCCOMB_X23_Y22_N8 ; 2       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_3             ; 314     ; 140                                  ; Global Clock         ; GCLK13           ; --                        ;
; pllnrst:pllnrst_inst|pllrst_n_r                                                                      ; FF_X23_Y22_N1     ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pllnrst:pllnrst_inst|sysrst_n_r                                                                      ; FF_X25_Y32_N9     ; 224     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vga_controler:vga_controler_inst|rdreq2~0                                                                                                         ; 112     ;
; vga_controler:vga_controler_inst|rdreq1~0                                                                                                         ; 111     ;
; pingpong_fifo:pingpong_fifo_inst|de2_1                                                                                                            ; 49      ;
; pingpong_fifo:pingpong_fifo_inst|de1_1                                                                                                            ; 49      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_full                                                                                                       ; 29      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_full                                                                                                       ; 28      ;
; pingpong_fifo:pingpong_fifo_inst|Equal2~3                                                                                                         ; 25      ;
; pingpong_fifo:pingpong_fifo_inst|Equal0~2                                                                                                         ; 25      ;
; pingpong_fifo:pingpong_fifo_inst|de2_2                                                                                                            ; 25      ;
; pingpong_fifo:pingpong_fifo_inst|de1_2                                                                                                            ; 25      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0                            ; 20      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0                            ; 20      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0                            ; 20      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|valid_wrreq~0                            ; 20      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[3] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[2] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[5] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[4] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[7] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[6] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[3] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[2] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[5] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[4] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[7] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[6] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[3] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[2] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[5] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[4] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[7] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[6] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[3] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[2] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[5] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[4] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[7] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[6] ; 15      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[1] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[0] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[1] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[0] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[1] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[0] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[1] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[0] ; 14      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_u57:rdptr_g1p|counter5a5   ; 13      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_u57:rdptr_g1p|counter5a2   ; 13      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[9] ; 13      ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_pjc:wrptr_gp|counter13a[8] ; 13      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+
; Name                                                                                                                                         ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+
; pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 6    ; None ; M9K_X33_Y31_N0, M9K_X22_Y31_N0, M9K_X33_Y30_N0, M9K_X22_Y30_N0, M9K_X22_Y29_N0, M9K_X33_Y32_N0 ;
; pingpong_fifo:pingpong_fifo_inst|fifo1_2:fifo1_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 6    ; None ; M9K_X33_Y21_N0, M9K_X22_Y21_N0, M9K_X33_Y22_N0, M9K_X22_Y20_N0, M9K_X22_Y22_N0, M9K_X22_Y23_N0 ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_1:fifo2_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 6    ; None ; M9K_X33_Y29_N0, M9K_X33_Y23_N0, M9K_X22_Y25_N0, M9K_X22_Y28_N0, M9K_X33_Y25_N0, M9K_X33_Y28_N0 ;
; pingpong_fifo:pingpong_fifo_inst|fifo2_2:fifo2_2_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|altsyncram_5l31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 24           ; 2048         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 49152 ; 2048                        ; 24                          ; 2048                        ; 24                          ; 49152               ; 6    ; None ; M9K_X33_Y26_N0, M9K_X33_Y24_N0, M9K_X22_Y26_N0, M9K_X22_Y27_N0, M9K_X22_Y24_N0, M9K_X33_Y27_N0 ;
+----------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,770 / 71,559 ( 2 % ) ;
; C16 interconnects          ; 60 / 2,597 ( 2 % )     ;
; C4 interconnects           ; 936 / 46,848 ( 2 % )   ;
; Direct links               ; 250 / 71,559 ( < 1 % ) ;
; Global clocks              ; 8 / 20 ( 40 % )        ;
; Local interconnects        ; 428 / 24,624 ( 2 % )   ;
; R24 interconnects          ; 80 / 2,496 ( 3 % )     ;
; R4 interconnects           ; 1,300 / 62,424 ( 2 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.54) ; Number of LABs  (Total = 84) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 11                           ;
; 2                                           ; 6                            ;
; 3                                           ; 2                            ;
; 4                                           ; 3                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 3                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 3                            ;
; 14                                          ; 5                            ;
; 15                                          ; 4                            ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.19) ; Number of LABs  (Total = 84) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 72                           ;
; 1 Clock                            ; 69                           ;
; 1 Clock enable                     ; 17                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Async. clears                    ; 11                           ;
; 2 Clocks                           ; 14                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.20) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 8                            ;
; 3                                            ; 1                            ;
; 4                                            ; 5                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 5                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 8                            ;
; 27                                           ; 4                            ;
; 28                                           ; 2                            ;
; 29                                           ; 4                            ;
; 30                                           ; 6                            ;
; 31                                           ; 6                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.83) ; Number of LABs  (Total = 84) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 8                            ;
; 3                                               ; 5                            ;
; 4                                               ; 3                            ;
; 5                                               ; 4                            ;
; 6                                               ; 4                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 3                            ;
; 10                                              ; 4                            ;
; 11                                              ; 6                            ;
; 12                                              ; 5                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 4                            ;
; 16                                              ; 7                            ;
; 17                                              ; 1                            ;
; 18                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.23) ; Number of LABs  (Total = 84) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 9                            ;
; 4                                            ; 6                            ;
; 5                                            ; 2                            ;
; 6                                            ; 6                            ;
; 7                                            ; 8                            ;
; 8                                            ; 4                            ;
; 9                                            ; 1                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 3                            ;
; 14                                           ; 4                            ;
; 15                                           ; 4                            ;
; 16                                           ; 3                            ;
; 17                                           ; 4                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 2                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 89        ; 0            ; 89        ; 0            ; 0            ; 89        ; 89        ; 0            ; 89        ; 89        ; 0            ; 59           ; 0            ; 0            ; 30           ; 0            ; 59           ; 30           ; 0            ; 0            ; 0            ; 59           ; 0            ; 0            ; 0            ; 0            ; 0            ; 89        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 89           ; 0         ; 89           ; 89           ; 0         ; 0         ; 89           ; 0         ; 0         ; 89           ; 30           ; 89           ; 89           ; 59           ; 89           ; 30           ; 59           ; 89           ; 89           ; 89           ; 30           ; 89           ; 89           ; 89           ; 89           ; 89           ; 0         ; 89           ; 89           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; led0               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync_l            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync_l            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blank_n_l          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync_n_l           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[18]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[19]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[20]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[21]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[22]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_l[23]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync_r            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync_r            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blank_n_r          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sync_n_r           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[18]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[19]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[20]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[21]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[22]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[23]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oclk               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; de_in              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync_in           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync_in           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_in[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; Unreserved               ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                                                     ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                   ; Destination Clock(s)                                              ; Delay Added in ns ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0] ; oclk                                                              ; 11.0674           ;
; pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.54377           ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Thu Oct 02 22:51:34 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off mma_top -c mma_top
Info: Selected device EP3C25Q240C8 for design "mma_top"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16Q240C8 is compatible
    Info: Device EP3C40Q240C8 is compatible
Info: Fitter converted 4 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info: Pin ~ALTERA_DCLK~ is reserved at location 23
    Info: Pin ~ALTERA_DATA0~ is reserved at location 24
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity dcfifo_2gi1
        Info: set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ue9:dffpipe8|dffe9a* 
        Info: set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_te9:dffpipe5|dffe6a* 
Info: Reading SDC File: 'mma_top.sdc'
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 12 -duty_cycle 50.00 -name {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {oclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {oclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {oclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {oclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {oclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {oclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {oclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {oclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {oclk}] -rise_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {oclk}] -fall_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {oclk}] -rise_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {oclk}] -fall_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {oclk}] -rise_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {oclk}] -fall_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {oclk}] -rise_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {oclk}] -fall_to [get_clocks {pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 3 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.000          clk
    Info:   21.000         oclk
    Info:   41.666 pllnrst_inst|pll_inst|altpll_component|auto_generated|pll1|clk[0]
Info: Automatically promoted node clk~input (placed in PIN 210 (CLK9, DIFFCLK_5p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info: Automatically promoted node pllnrst:pllnrst_inst|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info: Automatically promoted node oclk~input (placed in PIN 34 (CLK3, DIFFCLK_1n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node pingpong_wr:pingpong_wr_inst|clr1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pingpong_wr:pingpong_wr_inst|clr2 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pllnrst:pllnrst_inst|sysrst_n_r 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node vga_controler:vga_controler_inst|rdreq2~0
        Info: Destination node vga_controler:vga_controler_inst|rdreq1~0
        Info: Destination node pingpong_fifo:pingpong_fifo_inst|fifo1_1:fifo1_1_inst|dcfifo:dcfifo_component|dcfifo_2gi1:auto_generated|a_graycounter_u57:rdptr_g1p|_~2
Info: Automatically promoted node pllnrst:pllnrst_inst|pll2sysrst_n~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node pllnrst:pllnrst_inst|pllrst_n_r 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources
    Info: Peak interconnect usage is 14% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info: Fitter routing operations ending: elapsed time is 00:00:07
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 271 megabytes
    Info: Processing ended: Thu Oct 02 22:51:58 2014
    Info: Elapsed time: 00:00:24
    Info: Total CPU time (on all processors): 00:00:21


