# Verilog_HDL

P/S: Chắc chắn sẽ ngồi tổng hợp thành 1 file verilog duy nhất mỗi topic sau khi có thời gian rảnh =::::)))
