<html>
  <head>
    <meta charset="utf-8" />
<meta name="description" content="" />
<meta name="viewport" content="width=device-width, initial-scale=1" />
<title>Verilog没有葵花宝典——day4（组合逻辑） | 1/2顶点</title>
<link rel="shortcut icon" href="https://halftop.github.io/favicon.ico">
<link rel="stylesheet" href="https://halftop.github.io/styles/main.css">

<script src="https://cdn.bootcss.com/highlight.js/9.12.0/highlight.min.js"></script>
<script src="https://cdn.bootcss.com/moment.js/2.23.0/moment.min.js"></script>


  </head>
  <body>
    <div class="main">
      <div class="main-content">
        <div class="site-header">
  <a href="https://halftop.github.io">
  <img class="avatar" src="https://halftop.github.io/images/avatar.png" alt="" width="80px" height="80px">
  </a>
  <h1 class="site-title">
    1/2顶点
  </h1>
  <p class="site-description">
    有输入有输出，才是正确的学习方式。
  </p>
  <div class="menu-container">
    
      
        <a href="/" class="menu">
          首页
        </a>
      
    
      
        <a href="/archives" class="menu">
          归档
        </a>
      
    
      
        <a href="/tags" class="menu">
          标签
        </a>
      
    
      
        <a href="/post/about" class="menu">
          关于
        </a>
      
    
  </div>
</div>

      
        <div class="post-detail">
          <article class="post">
            <h2 class="post-title">
              Verilog没有葵花宝典——day4（组合逻辑）
            </h2>
            <div class="post-info">
              <time class="post-time">
                · 2019-04-25 ·
              </time>
              
                <a href="https://halftop.github.io/tag/f0tARmjal" class="post-tags">
                  # IC
                </a>
              
                <a href="https://halftop.github.io/tag/ADa051R6R" class="post-tags">
                  # Verilog HDL
                </a>
              
                <a href="https://halftop.github.io/tag/bwS6E4Jqc" class="post-tags">
                  # 学习笔记
                </a>
              
            </div>
            <div class="post-content">
              <h2 id="题目">题目</h2>
<blockquote>
<ol>
<li>什么是竞争和冒险？</li>
<li>设计一个2-4译码器。</li>
<li>输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？</li>
<li>如果一个标准单元库只有三个cell：2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)，如何实现以下功能？
<ol>
<li>反相器inv</li>
<li>缓冲器buffer</li>
<li>两输入与门and2</li>
<li>两输入或门or2</li>
<li>四输入的mux  mux4</li>
<li>一位全加器 fa</li>
</ol>
</li>
</ol>
</blockquote>
<!-- more --> 
<h3 id="1-什么是竞争和冒险">1. 什么是竞争和冒险？</h3>
<p>这个题以前做过，自己总结了一篇比较详细的内容：<a href="https://halftop.github.io/post/verilog99_11">通过做verilog99题的第11题学习竞争与冒险</a></p>
<p><strong>冒险</strong>：在信号传输与状态变换时会发生的延迟（Delay）。事实上，由于这些延迟，当输入信号发生变化时，其输出信号不能立即跟随输入信号的变化而变化，而是经过一段过渡时间后才能达到原先所期望的状态，从而可能产生瞬间的错误输出，造成逻辑功能的瞬时紊乱。这种现象被称为逻辑电路的“<em><strong>冒险现象</strong></em>”（Hazard），简称“险象”。</p>
<p>产生冒险的原因——<strong>竞争</strong>：在组合逻辑电路中，输入信号的变化传输到电路各级门时，在时间上有先有后，这种先后所形成的时间差称为竞争（Competition）。</p>
<h3 id="2-设计一个2-4译码器">2. 设计一个2-4译码器。</h3>
<h4 id="verilog描述">verilog描述</h4>
<pre><code class="language-v">module decoder2_4(
	input		[1:0]	a,
	output	reg	[3:0]	b
);
always @ (*)
	case(a)
		2'b00:b=4'b1110;
		2'b01:b=4'b1101;
		2'b10:b=4'b1011;
		2'b11:b=4'b0111;
		default:b=4'b1111;
	endcase
endmodule
</code></pre>
<h4 id="门级电路图">门级电路图</h4>
<p>电路图在下面，因为反相器、与非门和或非门是cmos集成电路的基本单元，所以选择了这样的实现形式。</p>
<figure class="half">
	<img src="https://ws1.sinaimg.cn/large/7f79daaely1g1oepelcemj21341d0djp.jpg" alt="卡诺图化简" title="卡诺图化简" width="220">
	<img src="https://ws3.sinaimg.cn/large/7f79daaely1g1oeqjjlauj20640570sn.jpg" alt="2-4译码器门级电路图" title="2-4译码器门级电路图">
</figure>
<h3 id="3-输入一个8bit数输出其中1的个数-如果只能使用1bit全加器最少需要几个">3. 输入一个8bit数，输出其中1的个数。如果只能使用1bit全加器，最少需要几个？</h3>
<h4 id="verilog描述-2">verilog描述</h4>
<pre><code class="language-v">module test_20(
	input 	[7:0]	i_data,
	output	[2:0]	o_count
);
assign o_count = ( ( (i_data[0] + i_data[1]) + (i_data[2] + i_data[3]) ) + ( (i_data[4] +  i_data[5]) + (i_data[6] + i_data[7]) ) );

endmodule
</code></pre>
<h4 id="本题至少使用几个1bit全加器">本题至少使用几个1bit全加器</h4>
<p>下图使用八个1来说明。若不是最少请指正。</p>
<center>
    <img src="https://ws1.sinaimg.cn/large/7f79daaely1g1ol572qzdj20ss0ssact.jpg" alt="全加器计数" title="全加器计数" width="400">
</center>
<h3 id="4-使用2输入muxo-s-a-btieh输出常数1tiel输出常数0实现以下功能">4. 使用2输入mux(o = s ？a ：b;)，TIEH(输出常数1)，TIEL(输出常数0)实现以下功能。</h3>
<center>
    <img src="https://ws1.sinaimg.cn/large/7f79daaely1g2eqsji2fgj22dr1onh34.jpg" alt="4.1-4.5" title="4.1-4.5" width="500">
</center>
<center>
    <img src="https://ws1.sinaimg.cn/mw690/7f79daaely1g2equ4tnj6j22dr1on4dn.jpg" alt="4.6" title="4.6" width="500">
</center>
            </div>
          </article>
        </div>
    
        
          <div class="next-post">
            <div class="next">下一篇</div>
            <a href="https://halftop.github.io/post/verilog-day3">
              <h3 class="post-title">
                Verilog没有葵花宝典——day3（标准单元库）
              </h3>
            </a>
          </div>  
        

        
          
            <link rel="stylesheet" href="https://unpkg.com/gitalk/dist/gitalk.css">
<script src="https://unpkg.com/gitalk/dist/gitalk.min.js"></script>

<div id="gitalk-container"></div>

<script>

  var gitalk = new Gitalk({
    clientID: '42b8247150af6c920554',
    clientSecret: 'ea9863ece62308a1854e39455221fa1ace6f8cd6',
    repo: 'halftop.github.io',
    owner: 'halftop',
    admin: ['halftop'],
    id: location.pathname,      // Ensure uniqueness and length less than 50
    distractionFreeMode: false  // Facebook-like distraction free mode
  })

  gitalk.render('gitalk-container')

</script>

          

          
        
    
        <div class="site-footer">
  Stop learning,do it!
</div>

<script>
  hljs.initHighlightingOnLoad()
</script>

      </div>
    </div>
  </body>
</html>
