# Prova finale di reti logiche 2023 - WindowedWatchdogCounter

Valutazione finale: **30** 

### Obiettivo 
Implementazione di un windowed watchdog counter in linguaggio vhdl con le seguenti caratteristiche:
- prescaler in grado di dividere il clock per potenze del 2 da 1 a 1024
- tre soglie: soglia massima, minima e di non maskable interrupt
- le soglie e il valore di prescaling devono essere programmabili

relazione finale: https://github.com/SimoneLucca2/WindowedWatchdogCounter/blob/master/Relazione.docx
