Fitter report for ALU
Mon Apr 29 19:28:23 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 29 19:28:23 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; ALU                                         ;
; Top-level Entity Name              ; ALU                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 121 / 10,320 ( 1 % )                        ;
;     Total combinational functions  ; 121 / 10,320 ( 1 % )                        ;
;     Dedicated logic registers      ; 0 / 10,320 ( 0 % )                          ;
; Total registers                    ; 0                                           ;
; Total pins                         ; 56 / 180 ( 31 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE10F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 244 ) ; 0.00 % ( 0 / 244 )         ; 0.00 % ( 0 / 244 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 244 ) ; 0.00 % ( 0 / 244 )         ; 0.00 % ( 0 / 244 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 234 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/Mi unidad/Electrónica 5/TP2/ALU/output_files/ALU.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 121 / 10,320 ( 1 % ) ;
;     -- Combinational with no register       ; 121                  ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 0                    ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 78                   ;
;     -- 3 input functions                    ; 37                   ;
;     -- <=2 input functions                  ; 6                    ;
;     -- Register only                        ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 88                   ;
;     -- arithmetic mode                      ; 33                   ;
;                                             ;                      ;
; Total registers*                            ; 0 / 11,172 ( 0 % )   ;
;     -- Dedicated logic registers            ; 0 / 10,320 ( 0 % )   ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 9 / 645 ( 1 % )      ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 56 / 180 ( 31 % )    ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global signals                              ; 0                    ;
;     -- Global clocks                        ; 0 / 10 ( 0 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0.6% / 0.6% / 0.7%   ;
; Peak interconnect usage (total/H/V)         ; 2.8% / 2.3% / 3.5%   ;
; Maximum fan-out                             ; 49                   ;
; Highest non-global fan-out                  ; 49                   ;
; Total fan-out                               ; 511                  ;
; Average fan-out                             ; 2.10                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 121 / 10320 ( 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 121                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 78                  ; 0                              ;
;     -- 3 input functions                    ; 37                  ; 0                              ;
;     -- <=2 input functions                  ; 6                   ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 88                  ; 0                              ;
;     -- arithmetic mode                      ; 33                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 0                   ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 10320 ( 0 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 9 / 645 ( 1 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 56                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 506                 ; 5                              ;
;     -- Registered Connections               ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 37                  ; 0                              ;
;     -- Output Ports                         ; 19                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A[0]    ; C11   ; 7        ; 23           ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[10]   ; D8    ; 8        ; 13           ; 24           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[11]   ; D16   ; 6        ; 34           ; 19           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[12]   ; D12   ; 7        ; 30           ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[13]   ; N15   ; 5        ; 34           ; 7            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[14]   ; F14   ; 6        ; 34           ; 19           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[15]   ; A13   ; 7        ; 30           ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[1]    ; A8    ; 8        ; 16           ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[2]    ; B14   ; 7        ; 28           ; 24           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[3]    ; G11   ; 6        ; 34           ; 20           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[4]    ; E15   ; 6        ; 34           ; 12           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[5]    ; A12   ; 7        ; 25           ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[6]    ; N16   ; 5        ; 34           ; 7            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[7]    ; F10   ; 7        ; 23           ; 24           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[8]    ; D15   ; 6        ; 34           ; 19           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; A[9]    ; G16   ; 6        ; 34           ; 17           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[0]    ; F9    ; 7        ; 23           ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[10]   ; C8    ; 8        ; 13           ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[11]   ; F1    ; 1        ; 0            ; 19           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[12]   ; A14   ; 7        ; 28           ; 24           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[13]   ; C16   ; 6        ; 34           ; 20           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[14]   ; J13   ; 5        ; 34           ; 11           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[15]   ; F13   ; 6        ; 34           ; 17           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[1]    ; F11   ; 7        ; 23           ; 24           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[2]    ; D11   ; 7        ; 32           ; 24           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[3]    ; F15   ; 6        ; 34           ; 18           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[4]    ; E16   ; 6        ; 34           ; 12           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[5]    ; E10   ; 7        ; 28           ; 24           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[6]    ; C15   ; 6        ; 34           ; 20           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[7]    ; P11   ; 4        ; 28           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[8]    ; B13   ; 7        ; 30           ; 24           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; B[9]    ; A10   ; 7        ; 21           ; 24           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; CTRL[0] ; J15   ; 5        ; 34           ; 10           ; 7            ; 49                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; CTRL[1] ; D1    ; 1        ; 0            ; 21           ; 21           ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; CTRL[2] ; A11   ; 7        ; 25           ; 24           ; 14           ; 45                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; CTRL[3] ; B12   ; 7        ; 25           ; 24           ; 7            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; CYin    ; B9    ; 7        ; 16           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CYout  ; J16   ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; CYout1 ; G15   ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; CYout2 ; E11   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[0]   ; B10   ; 7        ; 21           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[10]  ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[11]  ; B16   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[12]  ; J14   ; 5        ; 34           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[13]  ; A9    ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[14]  ; E9    ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[15]  ; D14   ; 7        ; 32           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[1]   ; C9    ; 7        ; 18           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[2]   ; D9    ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[3]   ; B11   ; 7        ; 25           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[4]   ; J11   ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[5]   ; M10   ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[6]   ; T12   ; 4        ; 25           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[7]   ; K15   ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[8]   ; J12   ; 5        ; 34           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[9]   ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; CYout                   ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; CTRL[0]                 ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; A[9]                    ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; CYout1                  ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; B[3]                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 6 / 17 ( 35 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ;
; 3        ; 0 / 26 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 4 / 27 ( 15 % )   ; 2.5V          ; --           ;
; 5        ; 10 / 25 ( 40 % )  ; 2.5V          ; --           ;
; 6        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 24 / 26 ( 92 % )  ; 2.5V          ; --           ;
; 8        ; 3 / 26 ( 12 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; A[1]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; C[13]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; B[9]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; CTRL[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; A[5]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; A[15]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 155        ; 7        ; B[12]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; CYin                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; C[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; C[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; CTRL[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; B[8]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 156        ; 7        ; A[2]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; C[11]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; B[10]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; C[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; A[0]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; B[6]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 146        ; 6        ; B[13]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 8          ; 1        ; CTRL[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; A[10]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; C[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; B[2]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 152        ; 7        ; A[12]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; C[15]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 144        ; 6        ; A[8]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; A[11]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; C[14]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; B[5]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; CYout2                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; A[4]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 127        ; 6        ; B[4]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 12         ; 1        ; B[11]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; B[0]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; A[7]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; B[1]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; B[15]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; A[14]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; B[3]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; A[3]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; CYout1                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; A[9]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; C[4]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; C[8]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; B[14]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; C[12]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; CTRL[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; CYout                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; C[7]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; C[9]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; C[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; A[13]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; A[6]                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; B[7]                                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; C[10]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; C[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; CYout    ; Incomplete set of assignments ;
; CYout1   ; Incomplete set of assignments ;
; CYout2   ; Incomplete set of assignments ;
; C[15]    ; Incomplete set of assignments ;
; C[14]    ; Incomplete set of assignments ;
; C[13]    ; Incomplete set of assignments ;
; C[12]    ; Incomplete set of assignments ;
; C[11]    ; Incomplete set of assignments ;
; C[10]    ; Incomplete set of assignments ;
; C[9]     ; Incomplete set of assignments ;
; C[8]     ; Incomplete set of assignments ;
; C[7]     ; Incomplete set of assignments ;
; C[6]     ; Incomplete set of assignments ;
; C[5]     ; Incomplete set of assignments ;
; C[4]     ; Incomplete set of assignments ;
; C[3]     ; Incomplete set of assignments ;
; C[2]     ; Incomplete set of assignments ;
; C[1]     ; Incomplete set of assignments ;
; C[0]     ; Incomplete set of assignments ;
; CTRL[0]  ; Incomplete set of assignments ;
; CTRL[3]  ; Incomplete set of assignments ;
; CTRL[1]  ; Incomplete set of assignments ;
; CTRL[2]  ; Incomplete set of assignments ;
; B[15]    ; Incomplete set of assignments ;
; A[15]    ; Incomplete set of assignments ;
; B[14]    ; Incomplete set of assignments ;
; A[14]    ; Incomplete set of assignments ;
; B[13]    ; Incomplete set of assignments ;
; A[13]    ; Incomplete set of assignments ;
; B[12]    ; Incomplete set of assignments ;
; A[12]    ; Incomplete set of assignments ;
; B[11]    ; Incomplete set of assignments ;
; A[11]    ; Incomplete set of assignments ;
; B[10]    ; Incomplete set of assignments ;
; A[10]    ; Incomplete set of assignments ;
; B[9]     ; Incomplete set of assignments ;
; A[9]     ; Incomplete set of assignments ;
; B[8]     ; Incomplete set of assignments ;
; A[8]     ; Incomplete set of assignments ;
; B[7]     ; Incomplete set of assignments ;
; A[7]     ; Incomplete set of assignments ;
; B[6]     ; Incomplete set of assignments ;
; A[6]     ; Incomplete set of assignments ;
; B[5]     ; Incomplete set of assignments ;
; A[5]     ; Incomplete set of assignments ;
; B[4]     ; Incomplete set of assignments ;
; A[4]     ; Incomplete set of assignments ;
; B[3]     ; Incomplete set of assignments ;
; A[3]     ; Incomplete set of assignments ;
; B[2]     ; Incomplete set of assignments ;
; A[2]     ; Incomplete set of assignments ;
; B[1]     ; Incomplete set of assignments ;
; A[1]     ; Incomplete set of assignments ;
; B[0]     ; Incomplete set of assignments ;
; A[0]     ; Incomplete set of assignments ;
; CYin     ; Incomplete set of assignments ;
; CYout    ; Missing location assignment   ;
; CYout1   ; Missing location assignment   ;
; CYout2   ; Missing location assignment   ;
; C[15]    ; Missing location assignment   ;
; C[14]    ; Missing location assignment   ;
; C[13]    ; Missing location assignment   ;
; C[12]    ; Missing location assignment   ;
; C[11]    ; Missing location assignment   ;
; C[10]    ; Missing location assignment   ;
; C[9]     ; Missing location assignment   ;
; C[8]     ; Missing location assignment   ;
; C[7]     ; Missing location assignment   ;
; C[6]     ; Missing location assignment   ;
; C[5]     ; Missing location assignment   ;
; C[4]     ; Missing location assignment   ;
; C[3]     ; Missing location assignment   ;
; C[2]     ; Missing location assignment   ;
; C[1]     ; Missing location assignment   ;
; C[0]     ; Missing location assignment   ;
; CTRL[0]  ; Missing location assignment   ;
; CTRL[3]  ; Missing location assignment   ;
; CTRL[1]  ; Missing location assignment   ;
; CTRL[2]  ; Missing location assignment   ;
; B[15]    ; Missing location assignment   ;
; A[15]    ; Missing location assignment   ;
; B[14]    ; Missing location assignment   ;
; A[14]    ; Missing location assignment   ;
; B[13]    ; Missing location assignment   ;
; A[13]    ; Missing location assignment   ;
; B[12]    ; Missing location assignment   ;
; A[12]    ; Missing location assignment   ;
; B[11]    ; Missing location assignment   ;
; A[11]    ; Missing location assignment   ;
; B[10]    ; Missing location assignment   ;
; A[10]    ; Missing location assignment   ;
; B[9]     ; Missing location assignment   ;
; A[9]     ; Missing location assignment   ;
; B[8]     ; Missing location assignment   ;
; A[8]     ; Missing location assignment   ;
; B[7]     ; Missing location assignment   ;
; A[7]     ; Missing location assignment   ;
; B[6]     ; Missing location assignment   ;
; A[6]     ; Missing location assignment   ;
; B[5]     ; Missing location assignment   ;
; A[5]     ; Missing location assignment   ;
; B[4]     ; Missing location assignment   ;
; A[4]     ; Missing location assignment   ;
; B[3]     ; Missing location assignment   ;
; A[3]     ; Missing location assignment   ;
; B[2]     ; Missing location assignment   ;
; A[2]     ; Missing location assignment   ;
; B[1]     ; Missing location assignment   ;
; A[1]     ; Missing location assignment   ;
; B[0]     ; Missing location assignment   ;
; A[0]     ; Missing location assignment   ;
; CYin     ; Missing location assignment   ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                               ; Entity Name  ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+--------------+
; |ALU                                         ; 121 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 56   ; 0            ; 121 (1)      ; 0 (0)             ; 0 (0)            ; |ALU                                                                                                              ; ALU          ; work         ;
;    |amasb:AplusBplusCARRY|                   ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusBplusCARRY                                                                                        ; amasb        ; work         ;
;       |lpm_add_sub0:AplusBplusCY|            ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY                                                              ; lpm_add_sub0 ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component| ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component                            ; lpm_add_sub  ; work         ;
;             |add_sub_vci:auto_generated|     ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated ; add_sub_vci  ; work         ;
;    |amasb:AplusB|                            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusB                                                                                                 ; amasb        ; work         ;
;       |lpm_add_sub0:AplusBplusCY|            ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusB|lpm_add_sub0:AplusBplusCY                                                                       ; lpm_add_sub0 ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component                                     ; lpm_add_sub  ; work         ;
;             |add_sub_vci:auto_generated|     ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |ALU|amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated          ; add_sub_vci  ; work         ;
;    |lpm_mux0:LPM_MUX_DE_6_A_1|               ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|lpm_mux0:LPM_MUX_DE_6_A_1                                                                                    ; lpm_mux0     ; work         ;
;       |lpm_mux:LPM_MUX_component|            ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 0 (0)             ; 0 (0)            ; |ALU|lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component                                                          ; lpm_mux      ; work         ;
;          |mux_tae:auto_generated|            ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (85)      ; 0 (0)             ; 0 (0)            ; |ALU|lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated                                   ; mux_tae      ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; CYout   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CYout1  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CYout2  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CTRL[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CTRL[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CTRL[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CTRL[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[15]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[15]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[14]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[14]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[13]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[13]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[12]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[12]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[11]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[11]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[10]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[10]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[9]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[9]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[8]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[7]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[7]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[6]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[4]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A[4]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; A[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; B[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; A[0]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CYin    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                   ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CTRL[0]                                                                                                                               ;                   ;         ;
;      - inst11~0                                                                                                                       ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~18                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~19                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~20                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~24                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[14]~26                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[14]~29                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[13]~32                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[13]~33                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~36                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~37                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~38                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~40                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~41                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~42                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~44                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~45                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~46                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~48                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~49                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~50                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~52                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~53                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~54                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~56                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~57                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~58                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~60                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~61                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~62                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~64                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~65                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~66                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~68                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~69                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~70                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~72                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~73                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~75                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~76                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~78                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~80                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~81                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~83                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~86                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~87                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~89                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~91                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~92                                   ; 1                 ; 6       ;
; CTRL[3]                                                                                                                               ;                   ;         ;
;      - inst11~0                                                                                                                       ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~23                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~24                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~25                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~27                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~28                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~36                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~74                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~79                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~84                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~85                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~89                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~94                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~95                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~96                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~97                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~98                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~99                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~100                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~101                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~102                                  ; 0                 ; 6       ;
; CTRL[1]                                                                                                                               ;                   ;         ;
;      - inst11~0                                                                                                                       ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~19                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~20                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~21                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~22                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~24                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~25                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~27                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~28                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~36                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~73                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~78                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~83                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~86                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~87                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~90                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~91                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~92                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~94                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~95                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~96                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~97                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~98                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~99                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~100                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~101                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~102                                  ; 0                 ; 6       ;
; CTRL[2]                                                                                                                               ;                   ;         ;
;      - inst11~0                                                                                                                       ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~19                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~20                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~25                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[14]~29                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[14]~30                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[14]~31                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[13]~33                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[13]~34                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[13]~35                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~36                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~37                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~38                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~40                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~41                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~42                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~44                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~45                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~46                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~48                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~49                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~50                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~52                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~53                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~54                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~56                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~57                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~58                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~60                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~61                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~62                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~64                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~65                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~66                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~68                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~69                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~70                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[4]~72                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~74                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~76                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~79                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~81                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~84                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~85                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~90                                   ; 0                 ; 6       ;
; B[15]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~30                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[16]~32 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~19                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~20                                  ; 0                 ; 6       ;
; A[15]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~30                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[16]~32 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[15]~23                                  ; 0                 ; 6       ;
; B[14]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~28                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[15]~30 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[14]~29                                  ; 0                 ; 6       ;
; A[14]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~28                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[15]~30 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[14]~29                                  ; 0                 ; 6       ;
; B[13]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~26                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[14]~28 ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[13]~33                                  ; 1                 ; 6       ;
; A[13]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~26                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[14]~28 ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[13]~33                                  ; 1                 ; 6       ;
; B[12]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~24                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[13]~26 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~37                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~40                                  ; 0                 ; 6       ;
; A[12]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~24                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[13]~26 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~37                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[12]~40                                  ; 0                 ; 6       ;
; B[11]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~22                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[12]~24 ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~41                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~44                                  ; 1                 ; 6       ;
; A[11]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~22                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[12]~24 ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~41                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[11]~44                                  ; 1                 ; 6       ;
; B[10]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~20                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[11]~22 ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~45                                  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~48                                  ; 1                 ; 6       ;
; A[10]                                                                                                                                 ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~20                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[11]~22 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~45                                  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[10]~48                                  ; 0                 ; 6       ;
; B[9]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~18                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[10]~20 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~49                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~52                                   ; 0                 ; 6       ;
; A[9]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~18                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[10]~20 ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~49                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[9]~52                                   ; 0                 ; 6       ;
; B[8]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~16                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[9]~18  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~53                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~56                                   ; 0                 ; 6       ;
; A[8]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~16                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[9]~18  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~53                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[8]~56                                   ; 1                 ; 6       ;
; B[7]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~14                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[8]~16  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~57                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~60                                   ; 1                 ; 6       ;
; A[7]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~14                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[8]~16  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~57                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[7]~60                                   ; 1                 ; 6       ;
; B[6]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~12                    ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[7]~14  ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~61                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~64                                   ; 0                 ; 6       ;
; A[6]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~12                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[7]~14  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~61                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[6]~64                                   ; 1                 ; 6       ;
; B[5]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~10                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[6]~12  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~65                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~68                                   ; 1                 ; 6       ;
; A[5]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~10                    ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[6]~12  ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~65                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[5]~68                                   ; 1                 ; 6       ;
; B[4]                                                                                                                                  ;                   ;         ;
; A[4]                                                                                                                                  ;                   ;         ;
; B[3]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~6                     ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[4]~8   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~73                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~76                                   ; 0                 ; 6       ;
; A[3]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~6                     ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[4]~8   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~73                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[3]~76                                   ; 0                 ; 6       ;
; B[2]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~4                     ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[3]~6   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~78                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~81                                   ; 1                 ; 6       ;
; A[2]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~4                     ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[3]~6   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~78                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[2]~81                                   ; 0                 ; 6       ;
; B[1]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~2                     ; 1                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[2]~4   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~83                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~86                                   ; 1                 ; 6       ;
; A[1]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~2                     ; 0                 ; 6       ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[2]~4   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~83                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[1]~86                                   ; 0                 ; 6       ;
; B[0]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[1]~2   ; 0                 ; 6       ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~0                     ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~89                                   ; 0                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~91                                   ; 0                 ; 6       ;
; A[0]                                                                                                                                  ;                   ;         ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[1]~2   ; 1                 ; 6       ;
;      - amasb:AplusB|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|op_1~0                     ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~89                                   ; 1                 ; 6       ;
;      - lpm_mux0:LPM_MUX_DE_6_A_1|lpm_mux:LPM_MUX_component|mux_tae:auto_generated|result_node[0]~91                                   ; 1                 ; 6       ;
; CYin                                                                                                                                  ;                   ;         ;
;      - amasb:AplusBplusCARRY|lpm_add_sub0:AplusBplusCY|lpm_add_sub:LPM_ADD_SUB_component|add_sub_vci:auto_generated|result_int[0]~1   ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 188 / 32,401 ( < 1 % ) ;
; C16 interconnects     ; 20 / 1,326 ( 2 % )     ;
; C4 interconnects      ; 128 / 21,816 ( < 1 % ) ;
; Direct links          ; 1 / 32,401 ( < 1 % )   ;
; Global clocks         ; 0 / 10 ( 0 % )         ;
; Local interconnects   ; 49 / 10,320 ( < 1 % )  ;
; R24 interconnects     ; 20 / 1,289 ( 2 % )     ;
; R4 interconnects      ; 105 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 13.44) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
; 7                                           ; 0                           ;
; 8                                           ; 1                           ;
; 9                                           ; 0                           ;
; 10                                          ; 0                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 2                           ;
; 15                                          ; 1                           ;
; 16                                          ; 4                           ;
+---------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 13.33) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 1                           ;
; 7                                            ; 0                           ;
; 8                                            ; 1                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 2                           ;
; 15                                           ; 2                           ;
; 16                                           ; 3                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 8.11) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 1                           ;
; 2                                               ; 0                           ;
; 3                                               ; 0                           ;
; 4                                               ; 1                           ;
; 5                                               ; 2                           ;
; 6                                               ; 1                           ;
; 7                                               ; 0                           ;
; 8                                               ; 1                           ;
; 9                                               ; 0                           ;
; 10                                              ; 0                           ;
; 11                                              ; 0                           ;
; 12                                              ; 0                           ;
; 13                                              ; 1                           ;
; 14                                              ; 0                           ;
; 15                                              ; 1                           ;
; 16                                              ; 1                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 18.11) ; Number of LABs  (Total = 9) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 1                           ;
; 9                                            ; 0                           ;
; 10                                           ; 0                           ;
; 11                                           ; 0                           ;
; 12                                           ; 0                           ;
; 13                                           ; 0                           ;
; 14                                           ; 0                           ;
; 15                                           ; 0                           ;
; 16                                           ; 2                           ;
; 17                                           ; 1                           ;
; 18                                           ; 0                           ;
; 19                                           ; 1                           ;
; 20                                           ; 2                           ;
; 21                                           ; 0                           ;
; 22                                           ; 1                           ;
; 23                                           ; 0                           ;
; 24                                           ; 0                           ;
; 25                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 56        ; 0            ; 0            ; 56        ; 56        ; 0            ; 19           ; 0            ; 0            ; 37           ; 0            ; 19           ; 37           ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 56        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 56           ; 56           ; 56           ; 56           ; 56           ; 0         ; 56           ; 56           ; 0         ; 0         ; 56           ; 37           ; 56           ; 56           ; 19           ; 56           ; 37           ; 19           ; 56           ; 56           ; 56           ; 37           ; 56           ; 56           ; 56           ; 56           ; 56           ; 0         ; 56           ; 56           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CYout              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CYout1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CYout2             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CTRL[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CTRL[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CTRL[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CTRL[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CYin               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE10F17C6 for design "ALU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
    Info (176445): Device EP4CE22F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 56 pins of 56 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 56 (unused VREF, 2.5V VCCIO, 37 input, 19 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.03 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file G:/Mi unidad/Electrónica 5/TP2/ALU/output_files/ALU.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5148 megabytes
    Info: Processing ended: Mon Apr 29 19:28:24 2019
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/Mi unidad/Electrónica 5/TP2/ALU/output_files/ALU.fit.smsg.


