
## 游닂 Referencia R치pida de VHDL

### 1. Se침ales vs. Variables
Entender la diferencia es crucial para el dise침o digital.

| Caracter칤stica | Se침al (`SIGNAL`) | Variable (`VARIABLE`) |
| :--- | :--- | :--- |
| **Operador** | `<=` | `:=` |
| **츼mbito** | Global (Arquitectura) | Local (Proceso/Subprograma) |
| **Actualizaci칩n** | Al finalizar el proceso (programada) | Inmediata (secuencial) |
| **Uso** | Conexiones f칤sicas, registros | C치lculos intermedios, bucles |

**Ejemplo:**
```vhdl
PROCESS(clk)
    VARIABLE v_cuenta : INTEGER := 0; 
BEGIN
    v_cuenta := v_cuenta + 1; -- Actualiza inmediatamente
    s_salida <= v_cuenta;     -- Se actualiza al final del proceso
END PROCESS;
```

### 2. Tipos de Datos Comunes
Requieren `USE ieee.std_logic_1164.all;` y `USE ieee.numeric_std.all;`.

*   **`STD_LOGIC`**: Bit individual (`'0'`, `'1'`, `'Z'`, `'X'`).
*   **`STD_LOGIC_VECTOR`**: Arreglo de bits (Bus). Ej: `SIGNAL bus : STD_LOGIC_VECTOR(7 DOWNTO 0);`
*   **`INTEGER`**: N칰meros enteros (ideal para 칤ndices y rangos).
*   **`UNSIGNED` / `SIGNED`**: Vectores interpretados num칠ricamente para aritm칠tica.

### 3. Palabras Reservadas Clave

*   **`PROCESS` (Secuencial):** Bloque fundamental para l칩gica secuencial y algoritmos. Se ejecuta paso a paso.
*   **`GENERATE` (Concurrente):** "Bucle" de hardware. Replica estructuras f칤sicas en paralelo.
*   **`COMPONENT` / `PORT MAP` (Estructural):** Permite instanciar y conectar m칩dulos dentro de otros (Jerarqu칤a).
*   **`PACKAGE` (Modular):** Agrupa funciones, tipos y constantes reutilizables.
