digraph "CFG for '_Z8vignettePKhPhffmm' function" {
	label="CFG for '_Z8vignettePKhPhffmm' function";

	Node0x5c60e50 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%6:\l  %7 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %8 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %9 = getelementptr i8, i8 addrspace(4)* %8, i64 4\l  %10 = bitcast i8 addrspace(4)* %9 to i16 addrspace(4)*\l  %11 = load i16, i16 addrspace(4)* %10, align 4, !range !4, !invariant.load !5\l  %12 = zext i16 %11 to i32\l  %13 = mul i32 %7, %12\l  %14 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %15 = add i32 %13, %14\l  %16 = zext i32 %15 to i64\l  %17 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %18 = getelementptr i8, i8 addrspace(4)* %8, i64 6\l  %19 = bitcast i8 addrspace(4)* %18 to i16 addrspace(4)*\l  %20 = load i16, i16 addrspace(4)* %19, align 2, !range !4, !invariant.load !5\l  %21 = zext i16 %20 to i32\l  %22 = mul i32 %17, %21\l  %23 = tail call i32 @llvm.amdgcn.workitem.id.y(), !range !6\l  %24 = add i32 %22, %23\l  %25 = zext i32 %24 to i64\l  %26 = icmp ult i64 %16, %4\l  %27 = icmp ult i64 %25, %5\l  %28 = select i1 %26, i1 %27, i1 false\l  br i1 %28, label %29, label %85\l|{<s0>T|<s1>F}}"];
	Node0x5c60e50:s0 -> Node0x5c649a0;
	Node0x5c60e50:s1 -> Node0x5c64a30;
	Node0x5c649a0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%29:\l29:                                               \l  %30 = mul i64 %25, %4\l  %31 = add i64 %30, %16\l  %32 = uitofp i32 %15 to float\l  %33 = uitofp i64 %5 to float\l  %34 = fdiv contract float %32, %33\l  %35 = uitofp i64 %4 to float\l  %36 = fdiv contract float %35, %33\l  %37 = fmul contract float %36, 5.000000e-01\l  %38 = fsub contract float %34, %37\l  %39 = uitofp i32 %24 to float\l  %40 = fdiv contract float %39, %33\l  %41 = fadd contract float %40, -5.000000e-01\l  %42 = fmul contract float %38, %38\l  %43 = fmul contract float %41, %41\l  %44 = fadd contract float %42, %43\l  %45 = fcmp olt float %44, 0x39F0000000000000\l  %46 = select i1 %45, float 0x41F0000000000000, float 1.000000e+00\l  %47 = fmul float %44, %46\l  %48 = tail call float @llvm.sqrt.f32(float %47)\l  %49 = bitcast float %48 to i32\l  %50 = add nsw i32 %49, -1\l  %51 = bitcast i32 %50 to float\l  %52 = add nsw i32 %49, 1\l  %53 = bitcast i32 %52 to float\l  %54 = tail call i1 @llvm.amdgcn.class.f32(float %47, i32 608)\l  %55 = select i1 %45, float 0x3EF0000000000000, float 1.000000e+00\l  %56 = fneg float %53\l  %57 = tail call float @llvm.fma.f32(float %56, float %48, float %47)\l  %58 = fcmp ogt float %57, 0.000000e+00\l  %59 = fneg float %51\l  %60 = tail call float @llvm.fma.f32(float %59, float %48, float %47)\l  %61 = fcmp ole float %60, 0.000000e+00\l  %62 = select i1 %61, float %51, float %48\l  %63 = select i1 %58, float %53, float %62\l  %64 = fmul float %55, %63\l  %65 = select i1 %54, float %47, float %64\l  %66 = fcmp contract olt float %65, %2\l  br i1 %66, label %67, label %70\l|{<s0>T|<s1>F}}"];
	Node0x5c649a0:s0 -> Node0x5c64e40;
	Node0x5c649a0:s1 -> Node0x5c675b0;
	Node0x5c64e40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b99e70",label="{%67:\l67:                                               \l  %68 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %31\l  %69 = load i8, i8 addrspace(1)* %68, align 1, !tbaa !7, !amdgpu.noclobber !5\l  br label %82\l}"];
	Node0x5c64e40 -> Node0x5c67940;
	Node0x5c675b0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#f7b99e70",label="{%70:\l70:                                               \l  %71 = fcmp contract ogt float %65, %3\l  br i1 %71, label %82, label %72\l|{<s0>T|<s1>F}}"];
	Node0x5c675b0:s0 -> Node0x5c67940;
	Node0x5c675b0:s1 -> Node0x5c67ad0;
	Node0x5c67ad0 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%72:\l72:                                               \l  %73 = fsub contract float %65, %2\l  %74 = fsub contract float %3, %2\l  %75 = fdiv contract float %73, %74\l  %76 = fsub contract float 1.000000e+00, %75\l  %77 = getelementptr inbounds i8, i8 addrspace(1)* %0, i64 %31\l  %78 = load i8, i8 addrspace(1)* %77, align 1, !tbaa !7, !amdgpu.noclobber !5\l  %79 = uitofp i8 %78 to float\l  %80 = fmul contract float %76, %79\l  %81 = fptoui float %80 to i8\l  br label %82\l}"];
	Node0x5c67ad0 -> Node0x5c67940;
	Node0x5c67940 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#e8765c70",label="{%82:\l82:                                               \l  %83 = phi i8 [ %69, %67 ], [ %81, %72 ], [ 0, %70 ]\l  %84 = getelementptr inbounds i8, i8 addrspace(1)* %1, i64 %31\l  store i8 %83, i8 addrspace(1)* %84, align 1, !tbaa !7\l  br label %85\l}"];
	Node0x5c67940 -> Node0x5c64a30;
	Node0x5c64a30 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%85:\l85:                                               \l  ret void\l}"];
}
